センサ素子およびその駆動方法、ならびに入力装置、入力機能付き表示装置および通信デバイス
【課題】簡易な構成で、容量素子の飽和を防止することができ、かつ外部からの光や熱などの外部エネルギーの影響を排除することの可能なセンサ素子およびその駆動方法、ならびに入力装置、入力機能付き表示装置および通信デバイスを提供する。
【解決手段】２つのダイオード素子１０，２０が互いに直列に接続され、かつ容量素子３０の一端が２つのダイオード素子１０，２０の接続部分に接続されている。ダイオード素子１０におけるカソード電極１６とゲート電極１２との電位関係と、ダイオード素子２０におけるアノード電極１５とゲート電極１２との電位関係とを変えて、２つのダイオード素子１０，２０が交互にオンオフされる。
【解決手段】２つのダイオード素子１０，２０が互いに直列に接続され、かつ容量素子３０の一端が２つのダイオード素子１０，２０の接続部分に接続されている。ダイオード素子１０におけるカソード電極１６とゲート電極１２との電位関係と、ダイオード素子２０におけるアノード電極１５とゲート電極１２との電位関係とを変えて、２つのダイオード素子１０，２０が交互にオンオフされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば光や熱などのエネルギーを検知するセンサ素子およびその駆動方法と、上記エネルギーの大きさに応じた情報の入力を受け付ける入力装置、入力機能付き表示装置および通信デバイスとに関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ表示装置のような平面型の表示装置においては、表示画面やその近傍に光センサ素子を設けることにより、タッチパネルやスキャナなどの画面入力や、バックライトの輝度制御を実現するなどの多機能化が進んでいる。このような表示装置に設けられる光センサ素子としては、製造工程の簡便さから、シリコン（Ｓｉ）薄膜を用いたＰＩＮ型薄膜ダイオードが多く用いられている。
【０００３】
ＰＩＮ型薄膜ダイオードからなる光センサ素子では、真性半導体領域を間にしてｐ型半導体領域およびｎ型半導体領域を有する半導体層が設けられており、真性半導体領域が受光部として機能する。また、このような構成の光センサ素子においては、リーク電流の防止を目的として、真性半導体領域との対向領域に、絶縁膜を介してゲート電極を設ける構成が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００４−１１９７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、この方法を検証してみると、たとえゲート電圧を制御してリーク電流を低減しても、リーク電流は、高々、オン状態の１／１０程度にしかならない。そのため、上記光センサ素子をマトリクス状に並べ、各光センサ素子のカソードを選択線に、各光センサ素子のアノードを信号線に、ゲート電極を共通線にそれぞれ接続することにより画像入力回路を形成し、選択線に一定の電圧を印加することにより上記光センサ素子をオン状態として光電流を読み出す方法では、上記光センサ素子を一の信号線に１０段以上連結すると、信号が読み取れないという不具合があった。そこで、画像入力回路として、一般的なＣＭＯＳセンサで用いられる回路構成を適用することも考えられる。しかし、この場合には、容量素子に蓄積された電荷を読み出す読み出し期間において、本来入手したい指などの信号光と、それ以外の外光（例えば太陽光など）とを区別することができないという問題があった。
【０００６】
そのような問題に対して、例えば、バックライト側から、バックライト光や検出用の光（赤外光など）を時分割照射し、その照射時の指などの反射信号のみを差分検出することにより、外光の影響を排除することが考えられる。しかし、この場合でも、室外環境などで、強い外光が入射する場合には、光電流が増加することにより容量素子が飽和し、反射信号のみを差分検出することができなくなるという問題があった。
【０００７】
そこで、例えば、各画素において、２つの光センサ素子を直列に並べ、バックライトの明滅に同期して、２つの光センサ素子をスイッチングトランジスタで交互にスイッチングし、外光成分を取り除く方法も考えられる。しかし、この場合には、回路構成が非常に複雑となり、画像入力回路を表示装置と一体に形成することは現実的でないという問題があった。
【０００８】
なお、上記の問題は、ＰＩＮ型薄膜ダイオードを光センサ素子として用いた場合だけでなく、ＰＮ型薄膜ダイオードを光センサ素子として用いた場合や、ＰＩＮ型薄膜ダイオード、ＰＮ型薄膜ダイオードなどのダイオードを熱などのエネルギーを検出するセンサ素子として用いた場合に総じて生じるものである。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡易な構成で、容量素子の飽和を防止することができ、かつ外部からの光や熱などの外部エネルギーの影響を排除することの可能なセンサ素子およびその駆動方法、ならびに入力装置、入力機能付き表示装置および通信デバイスを提供することにある。
【課題を解決するための手段】
【００１０】
本発明のセンサ素子は、互いに直列に接続された２つのダイオード素子と、一端が２つのダイオード素子の接続部分に接続された容量素子とを備えたものである。各ダイオード素子は、面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、ｐ型半導体領域に接続されたアノード電極と、ｎ型半導体領域に接続されたカソード電極と、積層方向において半導体層と対向配置されたゲート絶縁膜と、ゲート絶縁膜を介して半導体層と対向配置されたゲート電極とを有している。
【００１１】
本発明のセンサ素子では、２つのダイオード素子が互いに直列に接続され、かつ容量素子の一端が２つのダイオード素子の接続部分に接続された簡易な回路構成となっている。さらに、各ダイオード素子には、アノード電極とカソード電極の他に、ゲート絶縁膜を介して半導体層と対向配置されたゲート電極が設けられている。これにより、例えば、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えることにより、互いに直列に接続された２つのダイオード素子を別個にオンオフ駆動することが可能である。ここで、例えば、ダイオード素子の背後に光源を配置し、その光源の明滅に同期して、２つのダイオード素子をオンオフ駆動した場合には、容量素子を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。
【００１２】
本発明の入力装置は、一の面内にマトリクス状に配置された複数の上記センサ素子と、複数のセンサ素子を駆動する駆動部とを備えている。駆動部は、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようになっている。
【００１３】
本発明の入力機能付き表示装置は、一の面内にマトリクス状に配置された複数の表示素子および複数の上記センサ素子と、複数の表示素子および前記複数のセンサ素子を駆動する駆動部とを備えている。駆動部は、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようになっている。
【００１４】
本発明の通信デバイスは、１または複数の上記センサ素子と、１または複数のセンサ素子を駆動する駆動部とを備えている。駆動部は、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようになっている。
【００１５】
本発明の入力装置、入力機能付き表示装置および通信デバイスでは、２つのダイオード素子が互いに直列に接続され、かつ容量素子の一端が２つのダイオード素子の接続部分に接続された簡易な回路構成となっている。さらに、各ダイオード素子には、アノード電極とカソード電極の他に、ゲート絶縁膜を介して半導体層と対向配置されたゲート電極が設けられている。そのため、駆動部によって、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオードを別個にオンオフ駆動することが可能である。ここで、例えば、ダイオード素子の背後に光源を配置し、その光源の明滅に同期して、２つのダイオード素子をオンオフ駆動した場合には、容量素子を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。
【００１６】
本発明のセンサ素子の駆動方法は、上記センサ素子において、アノード電極が容量素子に接続された方のダイオード素子（第一ダイオード素子）におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子（第二ダイオード素子）におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするものである。
【００１７】
本発明のセンサ素子の駆動方法では、上記した簡易な回路構成のセンサ素子において、第一ダイオード素子におけるカソード電極とゲート電極との電位関係と、第二ダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子が別個にオンオフされる。ここで、例えば、ダイオード素子の背後に光源を配置し、その光源の明滅に同期して、２つのダイオード素子がオンオフ駆動された場合には、容量素子を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。
【発明の効果】
【００１８】
本発明のセンサ素子、入力装置、入力機能付き表示装置および通信デバイスによれば、第一ダイオード素子におけるカソード電極とゲート電極との電位関係と、第二ダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフすることができる。これにより、簡易な構成で、容量素子の飽和を防止することができ、かつ外部からの光や熱などの外部エネルギーの影響を排除することができる。
【００１９】
本発明のセンサ素子の駆動方法によれば、上記センサ素子において、第一ダイオード素子におけるカソード電極とゲート電極との電位関係と、第二ダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようにしたので、簡易な構成で、容量素子の飽和を防止することができ、かつ外部からの光や熱などの外部エネルギーの影響を排除することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態（以下、単に実施の形態という）について、図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施の形態に係るセンサ素子１の回路構成の一例を表したものである。本実施の形態のセンサ素子１は、例えば、図示しないが、プラスチックフィルム基板やガラス基板などの絶縁性基板上に、有機ＥＬ素子などの発光素子や、液晶素子と共に形成されるものである。
【００２２】
センサ素子１は、例えば、ダイオード素子１０，２０と、容量素子３０とを含んで構成されている。ダイオード素子１０，２０は、与えられた光または熱などのエネルギーの大きさに応じた電荷を発生するものであり、フォトダイオードを含んで構成されている。容量素子３０は、ダイオード素子１０で発生した電荷を蓄積したり、蓄積された電荷をダイオード素子２０で発生した電荷量に応じて放出したりするものであり、キャパシタにより構成されている。
【００２３】
なお、本実施の形態のダイオード素子１０が本発明の「第一ダイオード」の一具体例に相当し、ダイオード素子２０が本発明の「第二ダイオード」の一具体例に相当する。ダイオード素子１０，２０の内部構成については、後に詳述する。
【００２４】
このセンサ素子１では、例えば、ダイオード素子１０のカソードが電源電圧線ＶＤＤに接続され、ダイオード素子１０のアノードがダイオード素子２０のカソードと、容量素子３０の一端と、出力線ＯＵＴの一端とに接続されている。ダイオード素子２０のアノードが参照電圧線ＶＳＳに接続され、容量素子３０の他端が、例えば参照電圧線ＶＳＳに接続されている。さらに、ダイオード素子１０のゲートが制御線ＣＮＴ１の一端に接続され、ダイオード素子２０のゲートが制御線ＣＮＴ２の一端に接続されている。なお、制御線ＣＮＴ１、ＣＮＴ２は互いに絶縁分離された別個の配線である。また、容量素子３０の他端は、参照電圧線ＶＳＳとは異なる電圧線（図示せず）に接続されていてもよい。
【００２５】
図２は、図１のダイオード素子１０，２０の断面構成の一例を表したものである。このダイオード素子１０，２０は、例えば、基板１１上に、ゲート電極１２と、ゲート絶縁膜１３と、半導体層１４と、アノード電極１５およびカソード電極１６とを基板１１側から順に備えたボトムゲート型の薄膜ダイオードである。
【００２６】
基板１１は、例えば、プラスチックフィルム基板やガラス基板などの絶縁性基板である。ゲート電極１２は、例えば、Ａｌによって構成されている。このゲート電極１２は、少なくとも後述の真性半導体領域１４Ｃとの対向領域に形成されており、例えば矩形状となっている。なお、図２には、ゲート電極１２が真性半導体領域１４Ｃだけでなく、後述のｐ型半導体領域１４Ａの一部やｎ型半導体領域１４Ｂの一部を含む部分との対向領域に形成されている場合が例示されている。これにより、ゲート電極１２は、低抵抗の電極となっており、かつ基板１１側から入射した光が真性半導体領域１４Ｃに入射するのを遮断する遮光膜として機能する。なお、半導体層１４が真性半導体領域１４Ｃを含まず、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂが互いに直接に接している場合には、ゲート電極１２は、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂの接合界面を含む部分との対向領域に形成される。
【００２７】
ゲート絶縁膜１３は、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。このゲート絶縁膜１３は、積層方向において半導体層１４と対向配置されている。このゲート絶縁膜１３は、例えば、少なくとも、真性半導体領域１４Ｃを含む部分との対向領域、またはｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂの接合界面を含む部分との対向領域に形成されており、例えば、ゲート電極１２を覆うように形成されている。なお、図２には、ゲート絶縁膜１３が、ゲート電極１２を含む基板１１の表面全体に渡って形成されている場合が例示されている。
【００２８】
半導体層１４は、ゲート電極１２との対向領域を横切るように形成されており、アノード電極１５およびカソード電極１６の対向方向（後述）に延在して形成されている。この半導体層１４の上面は、アノード電極１５およびカソード電極１６とのコンタクト部分を除いて、絶縁膜１７によって覆われている。この絶縁膜１７の上面のうち、真性半導体領域１４Ｃを含む部分との対向領域、またはｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂの接合界面を含む部分との対向領域が外部からの光が入射する光入射面となる。なお、絶縁膜１７は、入射光に対して透明な材料からなり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。
【００２９】
上記した半導体層１４は、少なくとも、面内方向において互いに対向するｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂを有しており、必要に応じて、ｐ型半導体領域１４Ａとｎ型半導体領域１４Ｂとの間に、真性半導体領域１４Ｃを有している。なお、図２には、半導体層１４に真性半導体領域１４Ｃが設けられている場合が例示されている。図２に示したように、半導体層１４に真性半導体領域１４Ｃが設けられている場合には、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂは互いに直接に接触せず、真性半導体領域１４Ｄを介して配置されることになる。したがって、この場合には、半導体層１４に、面内方向にＰＩＮ構造が形成されることになる。一方、半導体層１４に真性半導体領域１４Ｃが設けられていない場合には、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂが互いに直接に接触する。したがって、この場合には、半導体層１４に、面内方向にＰＮ構造が形成されることになる。
【００３０】
ここで、ｐ型半導体領域１４Ａは、例えば、ｐ型不純物を含有するシリコン薄膜からなり、ｎ型半導体領域１４Ｂは、例えば、ｎ型不純物を含有するシリコン薄膜からなる。真性半導体領域１４Ｃは、例えば、不純物がドープされていないシリコン薄膜からなる。
【００３１】
アノード電極１５およびカソード電極１６は、例えば、Ａｌによって構成されている。アノード電極１５およびカソード電極１６は、絶縁膜１７に形成された開口内に形成されると共に、その上面が絶縁膜１７から露出している。アノード電極１５はｐ型半導体領域１４Ａと電気的に接続されており、カソード電極１６はｎ型半導体領域１４Ｂと電気的に接続されている。
【００３２】
次に、本実施の形態のセンサ素子１の動作について説明する。
【００３３】
センサ素子１では、ダイオード素子１０，２０のＩ−Ｖ特性が、例えばゲート電極１２、アノード電極１５およびカソード電極１６の３つの電極の電圧値によって制御される。具体的には、ダイオード素子１０におけるカソード電極１６とゲート電極１２との電位関係と、ダイオード素子２０におけるアノード電極１６とゲート電極１２との電位関係とを変えて、２つのダイオード素子１０，２０が別個に（例えば交互に）オンオフされる。
【００３４】
図３は、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）の一例について説明するための波形図である。図中のφ１はダイオード素子１０のゲート電極１２の電圧であり、Ｖ１はダイオード素子１０のカソード電極１６の電圧であり、φ２はダイオード素子２０のゲート電極１２の電圧であり、Ｖ２はダイオード素子２０のカソード電極１６の電圧である。Ｖｏは、互いに直列に接続されたダイオード素子１０，２０の接続点での電圧であり、センサ素子１の出力電圧に相当する。φ１（ｏｎ）はダイオード素子１０において、オン時のゲート電極１２の電圧であり、φ１（ｏｆｆ）はダイオード素子１０において、オフ時のゲート電極１２の電圧である。φ２（ｏｎ）はダイオード素子２０において、オン時のゲート電極１２の電圧であり、φ２（ｏｆｆ）はダイオード素子２０において、オフ時のゲート電極１２の電圧である。なお、図中の丸１は、ダイオード素子１０がオフし、ダイオード素子２０がオンしているタイミングを指しており、図中の丸２は、ダイオード素子１０がオンし、ダイオード素子２０がオフしているタイミングを指している。
【００３５】
図３に例示したように、丸１のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｆｆ）まで上げられ、ダイオード素子１０がオフすると共に、φ２がφ２（ｏｎ）まで上げられ、ダイオード素子２０がオンする。このとき、例えば、ダイオード素子２０のオンと同期して、ダイオード素子１０，２０の背後（基板１１の裏面）側から、可視光または赤外光が照射され、その照射光がセンサ素子１の上方（基板１１とは反対側の面の上方）に配置された指やペンなどの物体で反射され、その反射光Ｌ１が外光Ｌ２（環境光）と共にダイオード素子２０に入射したとする。すると、ダイオード素子２０に入射した光（反射光Ｌ１＋外光Ｌ２）の光量に応じて、経路Ｐ１（図１参照）を介して容量素子３０から電荷が放出され、出力電圧Ｖｏが下降する。
【００３６】
また、図３に例示したように、丸２のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｎ）まで下げられ、ダイオード素子１０がオンすると共に、φ２がφ２（ｏｆｆ）まで下げられ、ダイオード素子２０がオフする。このとき、例えば、ダイオード素子２０のオフと同期して、ダイオード素子１０，２０の背後側から照射されていた可視光または赤外光が消され、センサ素子１の上方に配置された指やペンなどの物体からの反射光がなくなり、外光Ｌ２だけがダイオード素子１０に入射したとする。すると、ダイオード素子１０に入射した光（外光Ｌ２）の光量に応じて、経路Ｐ２（図１参照）を介して容量素子３０に電荷が蓄積され、出力電圧Ｖｏが若干上昇する。
【００３７】
なお、上記のφ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）の大小関係を式で表すと以下のようになる。
φ１（ｏｎ）＜φ１（ｏｆｆ）
φ２（ｏｎ）＞φ２（ｏｆｆ）
【００３８】
そして、上述したような放電動作と蓄積動作とが繰り返し行われ、最終的に容量素子３０に蓄積された電荷が検出信号として読み出される。具体的には、出力電圧Ｖｏが出力線ＯＵＴから読み出される。このようにして得られた出力電圧Ｖｏは、外光Ｌ２の成分が差し引かれたものである。したがって、図３に例示したようにして、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）をすることにより、外光Ｌ２の影響を排除して、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を検出することができる。
【００３９】
なお、図３に例示したように、ダイオード素子１０がオフ状態となる期間と、ダイオード素子２０がオフ状態となる期間とが互いに重ならないようになっていることが好ましい。
【００４０】
また、図３に例示したように、ダイオード素子１０，２０をオフ状態にする際に、Ｖ１とφ１（ｏｆｆ）との電位差、Ｖ２とφ２（ｏｆｆ）との電位差をなるべく小さくすることが好ましい。特に、半導体層１４として低温ポリシリコン膜を用いた場合には、上記した電位差を大きくすると、膜中や結晶粒界にある欠陥準位へ電荷がトラップされ易くなる。その結果、ダイオード素子１０，２０をオンからオフに移行させたり、オフからオンに移行させたりする際に、トラップ、デトラップが起こり、正確な光信号の取出しが出来なくなることがある。一方、上記した電位差を小さくすると、そのような問題が生じなくなり、高速なスイッチング動作が可能となる。
【００４１】
次に、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）について説明する。
【００４２】
図４は、ダイオード素子１０，２０のＩ−Ｖ特性の一例を表したものである。横軸がゲート電圧であり、縦軸がダイオード素子１０，２０を流れる電流である。図中のＶｕは、ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧を指しており、Ｖｄは、ゲート電圧を徐々に上げていったときに、出力電流が急激に小さくなる立ち下がり電圧を指している。ダイオード素子１０，２０のそれぞれの立ち上がり電圧や立ち下がり電圧は基本的にはほぼ同一であるが、便宜的に、ダイオード素子１０の立ち上がり電圧をＶｇ１、ダイオード素子１０の立ち下がり電圧をＶｇ２とし、ダイオード素子２０の立ち上がり電圧をＶｇ３、ダイオード素子２０の立ち下がり電圧をＶｇ４とする。
【００４３】
ダイオード素子１０，２０に流れる電流の大きさは、カソード電極１６とゲート電極１２との電位関係や、アノード電極１５とゲート電極１２との電位関係によって変動する。具体的には、ダイオード素子１０，２０のゲート電極１２の電圧φ１，φ２が立ち上がり電圧Ｖｕ（Ｖｇ１，Ｖｇ３）以下となっているときや、立ち下がり電圧Ｖｄ（Ｖｇ２，Ｖｇ４）以上となっているときには、ダイオード素子１０，２０がオフし、電流がほとんど流れない（図４中のオフ動作領域β１，β２参照）。一方、ダイオード素子１０，２０のゲート電極１２の電圧φ１，φ２が立ち上がり電圧Ｖｕ（Ｖｇ１，Ｖｇ３）よりも大きく、立ち下がり電圧Ｖｄ（Ｖｇ２，Ｖｇ４）よりも小さいときには、ダイオード素子１０，２０がオンし、大きな電流が流れる（図４中のオン動作領域α参照）。なお、ダイオード素子１０のカソード電極１６の電圧Ｖ１およびダイオード素子２０のアノード電極１５の電圧Ｖ２が一定値となっているものとする。
【００４４】
したがって、この特徴を積極的に利用して、ゲート電極１２の電圧φ１，φ２を制御することにより、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行うことができる。
【００４５】
具体的には、図４の丸１（図３の丸１に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｎ）からφ１（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β１に移行させる）と共に、ゲート電極１２の電圧φ２をφ２（ｏｆｆ）からφ２（ｏｎ）に変位させる（オフ動作領域β２からオン動作領域αに移行させる）ことにより、ダイオード素子２０をオフさせると共に、ダイオード素子１０をオンさせることができる。このとき、以下の式（３）、（４）が成り立つ。
Ｖｇ２＜φ１…（３）
Ｖｇ３＜φ２＜Ｖｇ４…（４）
【００４６】
また、図４の丸２（図３の丸２に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｆｆ）からφ１（ｏｎ）に変位させる(オフ動作領域β１からオン動作領域αに移行させる)と共に、ゲート電極１２の電圧φ２をφ２（ｏｎ）からφ２（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β２に移行させる）ことにより、ダイオード素子２０をオンさせると共に、ダイオード素子１０をオフさせることができる。このとき、以下の式（１）、（２）が成り立つ。
Ｖｇ１＜φ１＜Ｖｇ２…（１）
φ２＜Ｖｇ３…（２）
【００４７】
このように、本実施の形態では、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用することにより、ダイオード素子１０，２０を互いに直列に接続した簡易な構成で、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を実現している。
【００４８】
また、本実施の形態では、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行っているので、室外環境などで、強い外光が入射した場合であっても、容量素子３０が飽和することがなく、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を確実に検出することができる。
【００４９】
［変形例］
上記実施の形態のセンサ素子１において、上記の効果を損なうことなく、図３とは異なる動作をさせることが可能である。
【００５０】
（変形例１）
図５は、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）の他の例について説明するための波形図である。図中の各記号の意味は図３に記載の各記号と同様である。図５では、φ１、φ２が一定値となっており、Ｖ１、Ｖ２が矩形状に変化している。
【００５１】
図５に例示したように、丸１のタイミングでは、φ１、φ２が一定値となっている状態で、Ｖ１がＶ１（ｏｆｆ）まで下げられ、ダイオード素子１０がオフすると共に、Ｖ２がＶ２（ｏｎ）まで下げられ、ダイオード素子２０がオンする。このとき、例えば、ダイオード素子２０のオンと同期して、ダイオード素子１０，２０の背後（基板１１の裏面）側から、可視光または赤外光が照射され、その照射光がセンサ素子１の上方（基板１１とは反対側の面の上方）に配置された指やペンなどの物体で反射され、その反射光Ｌ１が外光Ｌ２（環境光）と共にダイオード素子２０に入射したとする。すると、ダイオード素子２０に入射した光（反射光Ｌ１＋外光Ｌ２）の光量に応じて、経路Ｐ１（図１参照）を介して容量素子３０から電荷が放出され、出力電圧Ｖｏが下降する。
【００５２】
また、図５に例示したように、丸２のタイミングでは、φ１、φ２が一定値となっている状態で、Ｖ１がφ２（ｏｎ）まで上げられ、ダイオード素子１０がオンすると共に、Ｖ２がＶ２（ｏｆｆ）まで上げられ、ダイオード素子２０がオフする。このとき、例えば、ダイオード素子２０のオフと同期して、ダイオード素子１０，２０の背後側から照射されていた可視光または赤外光が消され、センサ素子１の上方に配置された指やペンなどの物体からの反射光がなくなり、外光Ｌ２だけがダイオード素子１０に入射したとする。すると、ダイオード素子１０に入射した光（外光Ｌ２）の光量に応じて、経路Ｐ２（図１参照）を介して容量素子３０に電荷が蓄積され、出力電圧Ｖｏが若干上昇する。
【００５３】
なお、上記のＶ１（ｏｎ）、Ｖ１（ｏｆｆ）、Ｖ２（ｏｎ）、Ｖ２（ｏｆｆ）の大小関係を式で表すと以下のようになる。
Ｖ１（ｏｎ）＞Ｖ１（ｏｆｆ）
Ｖ２（ｏｎ）＜Ｖ２（ｏｆｆ）
【００５４】
そして、上述したような放電動作と蓄積動作とが繰り返し行われ、最終的に容量素子３０に蓄積された電荷が検出信号として読み出される。具体的には、出力電圧Ｖｏが出力線ＯＵＴから読み出される。このようにして得られた出力電圧Ｖｏは、外光Ｌ２の成分が差し引かれたものである。したがって、図５に例示したようにして、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）をすることによっても、外光Ｌ２の影響を排除して、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を検出することができる。
【００５５】
図６は、本変形例におけるダイオード素子１０，２０のＩ−Ｖ特性の一例を表したものである。横軸はＶ１，Ｖ２の変動をφ１，φ２の変動とみなしたときのゲート電圧であり、縦軸がダイオード素子１０，２０を流れる電流である。図中のＶｕ′は、Ｖ１，Ｖ２の変動をφ１，φ２の変動とみなしたときの立ち上がり電圧を指しており、Ｖｄ′は、Ｖ１，Ｖ２の変動をφ１，φ２の変動とみなしたときの立ち下がり電圧を指している。
【００５６】
本変形例では、半導体層１４内の導電型やキャリア密度にも依るが、ダイオード素子１０，２０のゲート電極１２の電圧φ１，φ２を一定値とした場合に、ダイオード素子１０のカソード電極１６の電圧Ｖ１がφ１以下となっているときや、ダイオード素子２０のアノード電極１５の電圧Ｖ２がφ２以上となっているときには、ダイオード素子２０がオフし、電流がほとんど流れない（図６中のオフ動作領域β１，β２参照）。一方、ダイオード素子１０のカソード電極１６の電圧Ｖ１がφ１よりも大きいときや、ダイオード素子２０のアノード電極１５の電圧Ｖ２がφ２よりも小さいときには、ダイオード素子２０がオフし、電流がほとんど流れない（図６中のオフ動作領域β１，β２参照）。
【００５７】
したがって、本変形例でも、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用することにより、ダイオード素子１０，２０を互いに直列に接続した簡易な構成で、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を実現することができる。
【００５８】
また、本変形例でも、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行っているので、室外環境などで、強い外光が入射した場合であっても、容量素子３０が飽和することがなく、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を確実に検出することができる。
【００５９】
（変形例２）
図７（Ａ），（Ｂ）は、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）のその他の例について説明するための波形図である。図中の各記号の意味は図３に記載の各記号と同様である。図７（Ａ），（Ｂ）では、図３と同様、Ｖ１、Ｖ２が一定値となっており、φ１、φ２が矩形状に変化している。なお、図の見やすさを勘案して、Ｖ１、φ１の波形を図７（Ａ）に、Ｖ２、φ２の波形を図７（Ｂ）にそれぞれ分けて記載し、双方の図に、出力電圧Ｖｏの波形を記載した。
【００６０】
図７（Ａ），（Ｂ）に例示したように、丸１のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｆｆ）まで下げられ、ダイオード素子１０がオフすると共に、φ２がφ２（ｏｎ）まで下げられ、ダイオード素子２０がオンする。このとき、例えば、ダイオード素子２０のオンと同期して、ダイオード素子１０，２０の背後（基板１１の裏面）側から、可視光または赤外光が照射され、その照射光がセンサ素子１の上方（基板１１とは反対側の面の上方）に配置された指やペンなどの物体で反射され、その反射光Ｌ１が外光Ｌ２（環境光）と共にダイオード素子２０に入射したとする。すると、ダイオード素子２０に入射した光（反射光Ｌ１＋外光Ｌ２）の光量に応じて、経路Ｐ１（図１参照）を介して容量素子３０から電荷が放出され、出力電圧Ｖｏが下降する。
【００６１】
また、図７（Ａ），（Ｂ）に例示したように、丸２のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｎ）まで上げられ、ダイオード素子１０がオンすると共に、φ２がφ２（ｏｆｆ）まで上げられ、ダイオード素子２０がオフする。このとき、例えば、ダイオード素子２０のオフと同期して、ダイオード素子１０，２０の背後側から照射されていた可視光または赤外光が消され、センサ素子１の上方に配置された指やペンなどの物体からの反射光がなくなり、外光Ｌ２だけがダイオード素子１０に入射したとする。すると、ダイオード素子１０に入射した光（外光Ｌ２）の光量に応じて、経路Ｐ２（図１参照）を介して容量素子３０に電荷が蓄積され、出力電圧Ｖｏが若干上昇する。
【００６２】
なお、上記のφ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）の大小関係を式で表すと以下のようになる。
φ１（ｏｎ）＞φ１（ｏｆｆ）
φ２（ｏｎ）＜φ２（ｏｆｆ）
【００６３】
そして、上述したような放電動作と蓄積動作とが繰り返し行われ、最終的に容量素子３０に蓄積された電荷が検出信号として読み出される。具体的には、出力電圧Ｖｏが出力線ＯＵＴから読み出される。このようにして得られた出力電圧Ｖｏは、外光Ｌ２の成分が差し引かれたものである。したがって、図７（Ａ），（Ｂ）に例示したようにして、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）をすることにより、外光Ｌ２の影響を排除して、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を検出することができる。
【００６４】
なお、図７（Ａ），（Ｂ）に例示したように、ダイオード素子１０がオン状態となる期間と、ダイオード素子２０がオン状態となる期間とが互いに重ならないようになっていることが好ましい。
【００６５】
次に、本変形例におけるダイオード素子１０，２０のオンオフ制御（スイッチング制御）について説明する。
【００６６】
図８は、ダイオード素子１０，２０のＩ−Ｖ特性の一例を表したものである。横軸がゲート電圧であり、縦軸がダイオード素子１０，２０を流れる電流である。
【００６７】
本変形例においても、上記実施の形態で言及したように、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用して、ゲート電極１２の電圧φ１，φ２を制御することにより、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行うことができる。
【００６８】
具体的には、図８の丸１（図７（Ａ）の丸１に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｎ）からφ１（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β２に移行させる）と共に、ゲート電極１２の電圧φ２をφ２（ｏｆｆ）からφ２（ｏｎ）に変位させる（オフ動作領域β１からオン動作領域αに移行させる）ことにより、ダイオード素子１０をオフさせると共に、ダイオード素子２０をオンさせることができる。このとき、以下の式（７）、（８）が成り立つ。
φ１＜Ｖｇ１…（７）
Ｖｇ３＜φ２＜Ｖｇ４…（８）
【００６９】
また、図８の丸２（図７（Ａ）の丸２に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｆｆ）からφ１（ｏｎ）に変位させる(オフ動作領域β２からオン動作領域αに移行させる)と共に、ゲート電極１２の電圧φ２をφ２（ｏｎ）からφ２（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β１に移行させる）ことにより、ダイオード素子１０をオンさせると共に、ダイオード素子２０をオフさせることができる。このとき、以下の式（５）、（６）が成り立つ。
Ｖｇ１＜φ１＜Ｖｇ２…（５）
Ｖｇ４＜φ２…（６）
【００７０】
このように、本変形例では、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用することにより、ダイオード素子１０，２０を互いに直列に接続した簡易な構成で、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を実現している。
【００７１】
また、本変形例では、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行っているので、室外環境などで、強い外光が入射した場合であっても、容量素子３０が飽和することがなく、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を確実に検出することができる。
【００７２】
（変形例３）
上記実施の形態および上記各変形例では、ダイオード素子１０，２０がボトムゲート型の薄膜ダイオードである場合について説明したが、ダイオード素子１０，２０は、例えば、図９に示したように、基板１１上に、遮光膜２１と、バッファ絶縁膜２２と、半導体層１４と、ゲート絶縁膜２３と、ゲート電極２４とを基板１１側から順に備えたトップゲート型の薄膜ダイオードであってもよい。
【００７３】
なお、上記において、遮光膜２１は、上記実施の形態のゲート電極１２と同様、少なくとも後述の真性半導体領域１４Ｃとの対向領域に形成されており、例えば矩形状となっている。なお、図９には、遮光膜２１が真性半導体領域１４Ｃだけでなく、ｐ型半導体領域１４Ａの一部やｎ型半導体領域１４Ｂの一部を含む部分との対向領域に形成されている場合が例示されている。これにより、遮光膜２１は、基板１１側から入射した光が、真性半導体領域１４Ｃを含む部分との対向領域に入射するのを遮断する機能を有している。また、バッファ絶縁膜２２は、上記実施の形態のゲート絶縁膜１３と同様、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。このバッファ絶縁膜２２は、ゲート電極１２を含む基板１１の表面全体に渡って形成されており、平坦化膜の役割を有している。
【００７４】
また、ゲート電極２４は、少なくとも真性半導体領域１４Ｃの全体もしくは一部との対向領域に形成されており、例えば矩形状となっている。なお、図９には、ゲート電極２４が真性半導体領域１４Ｃの一部との対向領域に形成されている場合が例示されている。
【００７５】
（変形例４）
また、ダイオード素子１０，２０は、例えば、図１０に示したように、絶縁膜１７の表面のうち、真性半導体領域１４Ｃを含む部分との対向領域に、ゲート電極１８をさらに追加し、デュアルゲート型の薄膜ダイオードにしてもよい。
【００７６】
（変形例５）
上記実施の形態および上記各変形例では、ダイオード素子２０に反射光Ｌ１＋外光Ｌ２が入射し、ダイオード素子１０には外光Ｌ２だけが入射する場合について説明したが、例えば、図１１に示したように、ダイオード素子１０に反射光Ｌ１＋外光Ｌ２が入射し、ダイオード素子２０に外光Ｌ２だけが入射するようにしてもよい。ただし、そのようにした場合には、出力電圧Ｖｏが図３、図５、図７に例示した方向とは逆の方向に変位することになる。
【００７７】
なお、上記各変形例においても、真性半導体領域１４Ｃを半導体層１４からなくすることも可能である。
【００７８】
次に、上記実施の形態および上記各変形例にかかるセンサ素子１の適用例について説明する。
【００７９】
（適用例１）
図１２は、本発明の一適用例にかかる表示装置２（入力機能付き表示装置）の概略構成を表したものである。なお、本発明の入力装置については、表示装置２によって具現化されるので、表示装置２の説明と併せて説明する。
【００８０】
表示装置２は、表示パネル３１と、Ｉ／Ｏ表示パネル３１と、バックライト３２と、表示ドライブ回路３３と、受光ドライブ回路３４（駆動部）と、画像処理部３５と、アプリケーションプログラム実行部３６とを備えている。
【００８１】
Ｉ／Ｏ表示パネル３１は、例えば、中央の表示領域に複数の画素が全面に渡ってマトリクス状に配置された液晶パネル（ＬＣＤ（Liquid Crystal Display））からなり、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する機能（表示機能）を有している。また、後述するように、Ｉ／Ｏ表示パネル３１の表示領域には、光センサ素子１が配置され、Ｉ／Ｏ表示パネル３１の表示面に接触または近接する物体を検知するセンサ機能（撮像機能）が設けられている。
【００８２】
また、バックライト３２は、Ｉ／Ｏ表示パネル３１の光源であり、例えば複数の発光ダイオードを面内に配列して構成されている。このバックライト３２は、後述するようにＩ／Ｏ表示パネル３１の動作タイミングに同期した所定のタイミングで、高速に発光ダイオードのオンオフ動作を行うようになっている。バックライト３２は、例えば、可視光または赤外光を射出することが可能となっている。
【００８３】
受光ドライブ回路３４は、Ｉ／Ｏ表示パネル３１において受光データが得られるように（物体を撮像するように）、このＩ／Ｏ表示パネル３１の駆動を行う（線順次動作の駆動を行う）回路である。なお、各画素での受光データは、例えばフレーム単位でフレームメモリ３３ａに蓄積され、撮像画像として画像処理部３５へ出力されるようになっている。
【００８４】
画像処理部３５は、受光ドライブ回路３４から出力される撮像画像に基づいて所定の画像処理（演算処理）を行い、表示パネル３１に接触または近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。
【００８５】
アプリケーションプログラム実行部３６は、画像処理部３５による検知結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば検知した物体の位置座標を表示データに含むようにし、表示パネル３１上に表示させるものなどが挙げられる。なお、このアプリケーションプログラム実行部３６で生成される表示データは表示ドライブ回路３３へ供給されるようになっている。
【００８６】
図１３は、表示パネル３１の表示領域における画素部４０の回路構成の一例を表したものである。表示パネル３１の表示領域には、複数の画素部４０と、複数のセンサ素子１とが配列されている。
【００８７】
画素部４０は、表示領域内において、水平方向に配線された複数の走査線４１と、垂直方向に配線された複数の信号線４２との各交差部に配置されている。各画素部４０には、例えばスイッチング素子としての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）４３が設けられている。
【００８８】
薄膜トランジスタ４３は、ゲートが走査線４１に接続され、ソースおよびドレインの一方が信号線４２に接続され、ソースおよびドレインの他方が画素電極４４に接続されている。また、各画素部４０には、全ての画素部４０に共通電位を与える共通電極４５が設けられており、これらの各画素電極４４と共通電極４５との間に液晶層４６が挟持されている。
【００８９】
そして、走査線４１を介して供給される駆動信号に基づいて薄膜トランジスタ４３がオンオフ動作し、オン状態のときに信号線４２から供給される表示信号に基づいて画素電極４４に画素電圧が印加され、画素電極４４と共通電極４５との間の電界によって液晶層４６が駆動される構成となっている。
【００９０】
図１４は、表示領域内に配置される薄膜トランジスタ４３およびダイオード素子１０，２０の断面構成の一例を表したものである。薄膜トランジスタ４３は、ダイオード素子１０，２０と共通の構成となっており、例えば、基板１１上に、ゲート電極５１と、ゲート絶縁膜１３と、半導体層５２と、ソース電極５３およびドレイン電極５４とを基板１１側から順に備えたボトムゲート型の薄膜トランジスタである。なお、図１４には、薄膜トランジスタ４３およびダイオード素子１０，２０を覆う平坦化膜２５や、トップゲートとして用いるゲート電極２６、ゲート電極２６に接続されたゲート配線２７、ドレイン電極５４に接続された画素電極４４が設けられている場合が例示されている。
【００９１】
本適用例では、表示パネル３１の表示領域に、表示パネル３１の表示面に接触または近接する物体を検知するセンサとして、光センサ素子１が設けられている。これにより、室外環境などで、強い外光が入射した場合であっても、容量素子３０を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。その結果、表示領域上に配置された指やペンなどの物体の位置を確実に検出することができる。
【００９２】
（適用例２）
図１５は、本発明の他の適用例にかかる通信デバイス３の概略構成を表したものである。この通信デバイス３は、明滅可能な１または複数の発光素子６１と、１または複数のセンサ素子１からなるセンサ素子６２と、これらをドライブするドライブ回路６３とを備えている。この通信デバイス３では、他の通信デバイス３の発光素子６１からの光を検知するセンサとして、光センサ素子１が設けられている。これにより、室外環境などで、強い外光が入射した場合であっても、容量素子３０を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。その結果、表示領域上に配置された指やペンなどの物体の位置を確実に検出することができる。
【００９３】
以上、実施の形態、変形例および適用例を挙げて本発明の光センサ素子などについて説明したが、本発明は上記実施の形態等に限定されるものではなく、本発明の光センサ素子などの構成は、上記実施の形態等と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
【００９４】
例えば、上記実施の形態等では、半導体層１４に信号光または信号熱が断続的に与えられている期間のうち半導体層１４に信号光または信号熱が与えられている間、ダイオード素子１０およびダイオード素子２０のいずれか一方だけをオンしていた。さらに、半導体層１４に信号光または信号熱が断続的に与えられている期間のうち半導体層１４に信号光または信号熱が与えられていない間、ダイオード素子１０およびダイオード素子２０のうち半導体層１４に光または熱が与えられている間にオフしていた方のダイオード素子だけをオンしていた。このとき、さらに、所定のタイミングにおいて、ダイオード素子１０，２０を同時にオンしたり、同時にオフしたりすることも可能である。また、例えば、図３に示したように、ゲート電極１２の電圧φ１，φ２の立ち上がりと立ち下がりのタイミングを、マージンなどを考慮してずらすことにより、ダイオード素子１０，２０が同時にオンしていたり、同時にオフしていたりする期間があってもよい。
【図面の簡単な説明】
【００９５】
【図１】本発明の一実施の形態に係る光センサ素子の回路図である。
【図２】図１のダイオード素子の断面図である。
【図３】図１の光センサ素子のオンオフ制御の一例について説明するための波形図である。
【図４】図１のダイオード素子のＩ−Ｖ特性を表す特性図である。
【図５】図１の光センサ素子のオンオフ制御の他の例について説明するための波形図である。
【図６】図５のダイオード素子のＩ−Ｖ特性を表す特性図である。
【図７】図１の光センサ素子のオンオフ制御のその他の例について説明するための波形図である。
【図８】図７のダイオード素子のＩ−Ｖ特性を表す特性図である。
【図９】図１のダイオード素子の一変形例の断面図である。
【図１０】図１のダイオード素子の他の変形例の断面図である。
【図１１】図１の光センサ素子の一変形例の断面図である。
【図１２】本発明の一適用例に係る表示装置の概略構成図である。
【図１３】図１２の画素部の構成図である。
【図１４】図１３の薄膜トランジスタおよび光センサ素子の断面図である。
【図１５】本発明の他の適用例に係る表示装置の概略構成図である。
【符号の説明】
【００９６】
１…センサ素子、２…表示装置、３…通信デバイス、１０，２０…ダイオード素子、１１…基板、１２，１８，２４，２６，５１…ゲート電極、１３，２３，２７…ゲート絶縁膜、１４，５２…半導体層、１４Ａ，５２Ｃ…ｐ型半導体領域、１４Ｂ，５２Ａ，５２Ｂ…ｎ型半導体領域、１４Ｃ…真性半導体領域、１５…アノード電極、１６…カソード電極、１７…絶縁膜、２１…遮光膜、２２…バッファ絶縁膜、２５…平坦化膜、３０…容量素子、３１…Ｉ／Ｏ表示パネル、３２…バックライト、３３…表示ドライブ回路、３４…受光ドライブ回路、３４ａ…フレームメモリ、３５…画像処理部、３６…アプリケーションプログラム実行部、４０…画素部、４１…走査線、４２…信号線、４３…薄膜トランジスタ、４４…画素電極、４５…共通電極、４６…液晶層、５３…ソース電極、５４…ドレイン電極、６１…発光素子、６２…センサ素子、６３…ドライブ回路、α…オン動作領域、β１，β２…オフ動作領域、Ｖｕ…立ち上がり電圧、Ｖｄ…立ち下がり電圧。
【技術分野】
【０００１】
本発明は、例えば光や熱などのエネルギーを検知するセンサ素子およびその駆動方法と、上記エネルギーの大きさに応じた情報の入力を受け付ける入力装置、入力機能付き表示装置および通信デバイスとに関する。
【背景技術】
【０００２】
近年、液晶表示装置や有機ＥＬ表示装置のような平面型の表示装置においては、表示画面やその近傍に光センサ素子を設けることにより、タッチパネルやスキャナなどの画面入力や、バックライトの輝度制御を実現するなどの多機能化が進んでいる。このような表示装置に設けられる光センサ素子としては、製造工程の簡便さから、シリコン（Ｓｉ）薄膜を用いたＰＩＮ型薄膜ダイオードが多く用いられている。
【０００３】
ＰＩＮ型薄膜ダイオードからなる光センサ素子では、真性半導体領域を間にしてｐ型半導体領域およびｎ型半導体領域を有する半導体層が設けられており、真性半導体領域が受光部として機能する。また、このような構成の光センサ素子においては、リーク電流の防止を目的として、真性半導体領域との対向領域に、絶縁膜を介してゲート電極を設ける構成が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００４−１１９７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、この方法を検証してみると、たとえゲート電圧を制御してリーク電流を低減しても、リーク電流は、高々、オン状態の１／１０程度にしかならない。そのため、上記光センサ素子をマトリクス状に並べ、各光センサ素子のカソードを選択線に、各光センサ素子のアノードを信号線に、ゲート電極を共通線にそれぞれ接続することにより画像入力回路を形成し、選択線に一定の電圧を印加することにより上記光センサ素子をオン状態として光電流を読み出す方法では、上記光センサ素子を一の信号線に１０段以上連結すると、信号が読み取れないという不具合があった。そこで、画像入力回路として、一般的なＣＭＯＳセンサで用いられる回路構成を適用することも考えられる。しかし、この場合には、容量素子に蓄積された電荷を読み出す読み出し期間において、本来入手したい指などの信号光と、それ以外の外光（例えば太陽光など）とを区別することができないという問題があった。
【０００６】
そのような問題に対して、例えば、バックライト側から、バックライト光や検出用の光（赤外光など）を時分割照射し、その照射時の指などの反射信号のみを差分検出することにより、外光の影響を排除することが考えられる。しかし、この場合でも、室外環境などで、強い外光が入射する場合には、光電流が増加することにより容量素子が飽和し、反射信号のみを差分検出することができなくなるという問題があった。
【０００７】
そこで、例えば、各画素において、２つの光センサ素子を直列に並べ、バックライトの明滅に同期して、２つの光センサ素子をスイッチングトランジスタで交互にスイッチングし、外光成分を取り除く方法も考えられる。しかし、この場合には、回路構成が非常に複雑となり、画像入力回路を表示装置と一体に形成することは現実的でないという問題があった。
【０００８】
なお、上記の問題は、ＰＩＮ型薄膜ダイオードを光センサ素子として用いた場合だけでなく、ＰＮ型薄膜ダイオードを光センサ素子として用いた場合や、ＰＩＮ型薄膜ダイオード、ＰＮ型薄膜ダイオードなどのダイオードを熱などのエネルギーを検出するセンサ素子として用いた場合に総じて生じるものである。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡易な構成で、容量素子の飽和を防止することができ、かつ外部からの光や熱などの外部エネルギーの影響を排除することの可能なセンサ素子およびその駆動方法、ならびに入力装置、入力機能付き表示装置および通信デバイスを提供することにある。
【課題を解決するための手段】
【００１０】
本発明のセンサ素子は、互いに直列に接続された２つのダイオード素子と、一端が２つのダイオード素子の接続部分に接続された容量素子とを備えたものである。各ダイオード素子は、面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、ｐ型半導体領域に接続されたアノード電極と、ｎ型半導体領域に接続されたカソード電極と、積層方向において半導体層と対向配置されたゲート絶縁膜と、ゲート絶縁膜を介して半導体層と対向配置されたゲート電極とを有している。
【００１１】
本発明のセンサ素子では、２つのダイオード素子が互いに直列に接続され、かつ容量素子の一端が２つのダイオード素子の接続部分に接続された簡易な回路構成となっている。さらに、各ダイオード素子には、アノード電極とカソード電極の他に、ゲート絶縁膜を介して半導体層と対向配置されたゲート電極が設けられている。これにより、例えば、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えることにより、互いに直列に接続された２つのダイオード素子を別個にオンオフ駆動することが可能である。ここで、例えば、ダイオード素子の背後に光源を配置し、その光源の明滅に同期して、２つのダイオード素子をオンオフ駆動した場合には、容量素子を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。
【００１２】
本発明の入力装置は、一の面内にマトリクス状に配置された複数の上記センサ素子と、複数のセンサ素子を駆動する駆動部とを備えている。駆動部は、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようになっている。
【００１３】
本発明の入力機能付き表示装置は、一の面内にマトリクス状に配置された複数の表示素子および複数の上記センサ素子と、複数の表示素子および前記複数のセンサ素子を駆動する駆動部とを備えている。駆動部は、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようになっている。
【００１４】
本発明の通信デバイスは、１または複数の上記センサ素子と、１または複数のセンサ素子を駆動する駆動部とを備えている。駆動部は、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようになっている。
【００１５】
本発明の入力装置、入力機能付き表示装置および通信デバイスでは、２つのダイオード素子が互いに直列に接続され、かつ容量素子の一端が２つのダイオード素子の接続部分に接続された簡易な回路構成となっている。さらに、各ダイオード素子には、アノード電極とカソード電極の他に、ゲート絶縁膜を介して半導体層と対向配置されたゲート電極が設けられている。そのため、駆動部によって、アノード電極が容量素子に接続された方のダイオード素子におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオードを別個にオンオフ駆動することが可能である。ここで、例えば、ダイオード素子の背後に光源を配置し、その光源の明滅に同期して、２つのダイオード素子をオンオフ駆動した場合には、容量素子を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。
【００１６】
本発明のセンサ素子の駆動方法は、上記センサ素子において、アノード電極が容量素子に接続された方のダイオード素子（第一ダイオード素子）におけるカソード電極とゲート電極との電位関係と、カソード電極が容量素子に接続された方のダイオード素子（第二ダイオード素子）におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするものである。
【００１７】
本発明のセンサ素子の駆動方法では、上記した簡易な回路構成のセンサ素子において、第一ダイオード素子におけるカソード電極とゲート電極との電位関係と、第二ダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子が別個にオンオフされる。ここで、例えば、ダイオード素子の背後に光源を配置し、その光源の明滅に同期して、２つのダイオード素子がオンオフ駆動された場合には、容量素子を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。
【発明の効果】
【００１８】
本発明のセンサ素子、入力装置、入力機能付き表示装置および通信デバイスによれば、第一ダイオード素子におけるカソード電極とゲート電極との電位関係と、第二ダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフすることができる。これにより、簡易な構成で、容量素子の飽和を防止することができ、かつ外部からの光や熱などの外部エネルギーの影響を排除することができる。
【００１９】
本発明のセンサ素子の駆動方法によれば、上記センサ素子において、第一ダイオード素子におけるカソード電極とゲート電極との電位関係と、第二ダイオード素子におけるアノード電極とゲート電極との電位関係とを変えて、２つのダイオード素子を別個にオンオフするようにしたので、簡易な構成で、容量素子の飽和を防止することができ、かつ外部からの光や熱などの外部エネルギーの影響を排除することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態（以下、単に実施の形態という）について、図面を参照して詳細に説明する。
【００２１】
図１は、本発明の一実施の形態に係るセンサ素子１の回路構成の一例を表したものである。本実施の形態のセンサ素子１は、例えば、図示しないが、プラスチックフィルム基板やガラス基板などの絶縁性基板上に、有機ＥＬ素子などの発光素子や、液晶素子と共に形成されるものである。
【００２２】
センサ素子１は、例えば、ダイオード素子１０，２０と、容量素子３０とを含んで構成されている。ダイオード素子１０，２０は、与えられた光または熱などのエネルギーの大きさに応じた電荷を発生するものであり、フォトダイオードを含んで構成されている。容量素子３０は、ダイオード素子１０で発生した電荷を蓄積したり、蓄積された電荷をダイオード素子２０で発生した電荷量に応じて放出したりするものであり、キャパシタにより構成されている。
【００２３】
なお、本実施の形態のダイオード素子１０が本発明の「第一ダイオード」の一具体例に相当し、ダイオード素子２０が本発明の「第二ダイオード」の一具体例に相当する。ダイオード素子１０，２０の内部構成については、後に詳述する。
【００２４】
このセンサ素子１では、例えば、ダイオード素子１０のカソードが電源電圧線ＶＤＤに接続され、ダイオード素子１０のアノードがダイオード素子２０のカソードと、容量素子３０の一端と、出力線ＯＵＴの一端とに接続されている。ダイオード素子２０のアノードが参照電圧線ＶＳＳに接続され、容量素子３０の他端が、例えば参照電圧線ＶＳＳに接続されている。さらに、ダイオード素子１０のゲートが制御線ＣＮＴ１の一端に接続され、ダイオード素子２０のゲートが制御線ＣＮＴ２の一端に接続されている。なお、制御線ＣＮＴ１、ＣＮＴ２は互いに絶縁分離された別個の配線である。また、容量素子３０の他端は、参照電圧線ＶＳＳとは異なる電圧線（図示せず）に接続されていてもよい。
【００２５】
図２は、図１のダイオード素子１０，２０の断面構成の一例を表したものである。このダイオード素子１０，２０は、例えば、基板１１上に、ゲート電極１２と、ゲート絶縁膜１３と、半導体層１４と、アノード電極１５およびカソード電極１６とを基板１１側から順に備えたボトムゲート型の薄膜ダイオードである。
【００２６】
基板１１は、例えば、プラスチックフィルム基板やガラス基板などの絶縁性基板である。ゲート電極１２は、例えば、Ａｌによって構成されている。このゲート電極１２は、少なくとも後述の真性半導体領域１４Ｃとの対向領域に形成されており、例えば矩形状となっている。なお、図２には、ゲート電極１２が真性半導体領域１４Ｃだけでなく、後述のｐ型半導体領域１４Ａの一部やｎ型半導体領域１４Ｂの一部を含む部分との対向領域に形成されている場合が例示されている。これにより、ゲート電極１２は、低抵抗の電極となっており、かつ基板１１側から入射した光が真性半導体領域１４Ｃに入射するのを遮断する遮光膜として機能する。なお、半導体層１４が真性半導体領域１４Ｃを含まず、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂが互いに直接に接している場合には、ゲート電極１２は、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂの接合界面を含む部分との対向領域に形成される。
【００２７】
ゲート絶縁膜１３は、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。このゲート絶縁膜１３は、積層方向において半導体層１４と対向配置されている。このゲート絶縁膜１３は、例えば、少なくとも、真性半導体領域１４Ｃを含む部分との対向領域、またはｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂの接合界面を含む部分との対向領域に形成されており、例えば、ゲート電極１２を覆うように形成されている。なお、図２には、ゲート絶縁膜１３が、ゲート電極１２を含む基板１１の表面全体に渡って形成されている場合が例示されている。
【００２８】
半導体層１４は、ゲート電極１２との対向領域を横切るように形成されており、アノード電極１５およびカソード電極１６の対向方向（後述）に延在して形成されている。この半導体層１４の上面は、アノード電極１５およびカソード電極１６とのコンタクト部分を除いて、絶縁膜１７によって覆われている。この絶縁膜１７の上面のうち、真性半導体領域１４Ｃを含む部分との対向領域、またはｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂの接合界面を含む部分との対向領域が外部からの光が入射する光入射面となる。なお、絶縁膜１７は、入射光に対して透明な材料からなり、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。
【００２９】
上記した半導体層１４は、少なくとも、面内方向において互いに対向するｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂを有しており、必要に応じて、ｐ型半導体領域１４Ａとｎ型半導体領域１４Ｂとの間に、真性半導体領域１４Ｃを有している。なお、図２には、半導体層１４に真性半導体領域１４Ｃが設けられている場合が例示されている。図２に示したように、半導体層１４に真性半導体領域１４Ｃが設けられている場合には、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂは互いに直接に接触せず、真性半導体領域１４Ｄを介して配置されることになる。したがって、この場合には、半導体層１４に、面内方向にＰＩＮ構造が形成されることになる。一方、半導体層１４に真性半導体領域１４Ｃが設けられていない場合には、ｐ型半導体領域１４Ａおよびｎ型半導体領域１４Ｂが互いに直接に接触する。したがって、この場合には、半導体層１４に、面内方向にＰＮ構造が形成されることになる。
【００３０】
ここで、ｐ型半導体領域１４Ａは、例えば、ｐ型不純物を含有するシリコン薄膜からなり、ｎ型半導体領域１４Ｂは、例えば、ｎ型不純物を含有するシリコン薄膜からなる。真性半導体領域１４Ｃは、例えば、不純物がドープされていないシリコン薄膜からなる。
【００３１】
アノード電極１５およびカソード電極１６は、例えば、Ａｌによって構成されている。アノード電極１５およびカソード電極１６は、絶縁膜１７に形成された開口内に形成されると共に、その上面が絶縁膜１７から露出している。アノード電極１５はｐ型半導体領域１４Ａと電気的に接続されており、カソード電極１６はｎ型半導体領域１４Ｂと電気的に接続されている。
【００３２】
次に、本実施の形態のセンサ素子１の動作について説明する。
【００３３】
センサ素子１では、ダイオード素子１０，２０のＩ−Ｖ特性が、例えばゲート電極１２、アノード電極１５およびカソード電極１６の３つの電極の電圧値によって制御される。具体的には、ダイオード素子１０におけるカソード電極１６とゲート電極１２との電位関係と、ダイオード素子２０におけるアノード電極１６とゲート電極１２との電位関係とを変えて、２つのダイオード素子１０，２０が別個に（例えば交互に）オンオフされる。
【００３４】
図３は、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）の一例について説明するための波形図である。図中のφ１はダイオード素子１０のゲート電極１２の電圧であり、Ｖ１はダイオード素子１０のカソード電極１６の電圧であり、φ２はダイオード素子２０のゲート電極１２の電圧であり、Ｖ２はダイオード素子２０のカソード電極１６の電圧である。Ｖｏは、互いに直列に接続されたダイオード素子１０，２０の接続点での電圧であり、センサ素子１の出力電圧に相当する。φ１（ｏｎ）はダイオード素子１０において、オン時のゲート電極１２の電圧であり、φ１（ｏｆｆ）はダイオード素子１０において、オフ時のゲート電極１２の電圧である。φ２（ｏｎ）はダイオード素子２０において、オン時のゲート電極１２の電圧であり、φ２（ｏｆｆ）はダイオード素子２０において、オフ時のゲート電極１２の電圧である。なお、図中の丸１は、ダイオード素子１０がオフし、ダイオード素子２０がオンしているタイミングを指しており、図中の丸２は、ダイオード素子１０がオンし、ダイオード素子２０がオフしているタイミングを指している。
【００３５】
図３に例示したように、丸１のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｆｆ）まで上げられ、ダイオード素子１０がオフすると共に、φ２がφ２（ｏｎ）まで上げられ、ダイオード素子２０がオンする。このとき、例えば、ダイオード素子２０のオンと同期して、ダイオード素子１０，２０の背後（基板１１の裏面）側から、可視光または赤外光が照射され、その照射光がセンサ素子１の上方（基板１１とは反対側の面の上方）に配置された指やペンなどの物体で反射され、その反射光Ｌ１が外光Ｌ２（環境光）と共にダイオード素子２０に入射したとする。すると、ダイオード素子２０に入射した光（反射光Ｌ１＋外光Ｌ２）の光量に応じて、経路Ｐ１（図１参照）を介して容量素子３０から電荷が放出され、出力電圧Ｖｏが下降する。
【００３６】
また、図３に例示したように、丸２のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｎ）まで下げられ、ダイオード素子１０がオンすると共に、φ２がφ２（ｏｆｆ）まで下げられ、ダイオード素子２０がオフする。このとき、例えば、ダイオード素子２０のオフと同期して、ダイオード素子１０，２０の背後側から照射されていた可視光または赤外光が消され、センサ素子１の上方に配置された指やペンなどの物体からの反射光がなくなり、外光Ｌ２だけがダイオード素子１０に入射したとする。すると、ダイオード素子１０に入射した光（外光Ｌ２）の光量に応じて、経路Ｐ２（図１参照）を介して容量素子３０に電荷が蓄積され、出力電圧Ｖｏが若干上昇する。
【００３７】
なお、上記のφ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）の大小関係を式で表すと以下のようになる。
φ１（ｏｎ）＜φ１（ｏｆｆ）
φ２（ｏｎ）＞φ２（ｏｆｆ）
【００３８】
そして、上述したような放電動作と蓄積動作とが繰り返し行われ、最終的に容量素子３０に蓄積された電荷が検出信号として読み出される。具体的には、出力電圧Ｖｏが出力線ＯＵＴから読み出される。このようにして得られた出力電圧Ｖｏは、外光Ｌ２の成分が差し引かれたものである。したがって、図３に例示したようにして、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）をすることにより、外光Ｌ２の影響を排除して、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を検出することができる。
【００３９】
なお、図３に例示したように、ダイオード素子１０がオフ状態となる期間と、ダイオード素子２０がオフ状態となる期間とが互いに重ならないようになっていることが好ましい。
【００４０】
また、図３に例示したように、ダイオード素子１０，２０をオフ状態にする際に、Ｖ１とφ１（ｏｆｆ）との電位差、Ｖ２とφ２（ｏｆｆ）との電位差をなるべく小さくすることが好ましい。特に、半導体層１４として低温ポリシリコン膜を用いた場合には、上記した電位差を大きくすると、膜中や結晶粒界にある欠陥準位へ電荷がトラップされ易くなる。その結果、ダイオード素子１０，２０をオンからオフに移行させたり、オフからオンに移行させたりする際に、トラップ、デトラップが起こり、正確な光信号の取出しが出来なくなることがある。一方、上記した電位差を小さくすると、そのような問題が生じなくなり、高速なスイッチング動作が可能となる。
【００４１】
次に、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）について説明する。
【００４２】
図４は、ダイオード素子１０，２０のＩ−Ｖ特性の一例を表したものである。横軸がゲート電圧であり、縦軸がダイオード素子１０，２０を流れる電流である。図中のＶｕは、ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧を指しており、Ｖｄは、ゲート電圧を徐々に上げていったときに、出力電流が急激に小さくなる立ち下がり電圧を指している。ダイオード素子１０，２０のそれぞれの立ち上がり電圧や立ち下がり電圧は基本的にはほぼ同一であるが、便宜的に、ダイオード素子１０の立ち上がり電圧をＶｇ１、ダイオード素子１０の立ち下がり電圧をＶｇ２とし、ダイオード素子２０の立ち上がり電圧をＶｇ３、ダイオード素子２０の立ち下がり電圧をＶｇ４とする。
【００４３】
ダイオード素子１０，２０に流れる電流の大きさは、カソード電極１６とゲート電極１２との電位関係や、アノード電極１５とゲート電極１２との電位関係によって変動する。具体的には、ダイオード素子１０，２０のゲート電極１２の電圧φ１，φ２が立ち上がり電圧Ｖｕ（Ｖｇ１，Ｖｇ３）以下となっているときや、立ち下がり電圧Ｖｄ（Ｖｇ２，Ｖｇ４）以上となっているときには、ダイオード素子１０，２０がオフし、電流がほとんど流れない（図４中のオフ動作領域β１，β２参照）。一方、ダイオード素子１０，２０のゲート電極１２の電圧φ１，φ２が立ち上がり電圧Ｖｕ（Ｖｇ１，Ｖｇ３）よりも大きく、立ち下がり電圧Ｖｄ（Ｖｇ２，Ｖｇ４）よりも小さいときには、ダイオード素子１０，２０がオンし、大きな電流が流れる（図４中のオン動作領域α参照）。なお、ダイオード素子１０のカソード電極１６の電圧Ｖ１およびダイオード素子２０のアノード電極１５の電圧Ｖ２が一定値となっているものとする。
【００４４】
したがって、この特徴を積極的に利用して、ゲート電極１２の電圧φ１，φ２を制御することにより、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行うことができる。
【００４５】
具体的には、図４の丸１（図３の丸１に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｎ）からφ１（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β１に移行させる）と共に、ゲート電極１２の電圧φ２をφ２（ｏｆｆ）からφ２（ｏｎ）に変位させる（オフ動作領域β２からオン動作領域αに移行させる）ことにより、ダイオード素子２０をオフさせると共に、ダイオード素子１０をオンさせることができる。このとき、以下の式（３）、（４）が成り立つ。
Ｖｇ２＜φ１…（３）
Ｖｇ３＜φ２＜Ｖｇ４…（４）
【００４６】
また、図４の丸２（図３の丸２に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｆｆ）からφ１（ｏｎ）に変位させる(オフ動作領域β１からオン動作領域αに移行させる)と共に、ゲート電極１２の電圧φ２をφ２（ｏｎ）からφ２（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β２に移行させる）ことにより、ダイオード素子２０をオンさせると共に、ダイオード素子１０をオフさせることができる。このとき、以下の式（１）、（２）が成り立つ。
Ｖｇ１＜φ１＜Ｖｇ２…（１）
φ２＜Ｖｇ３…（２）
【００４７】
このように、本実施の形態では、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用することにより、ダイオード素子１０，２０を互いに直列に接続した簡易な構成で、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を実現している。
【００４８】
また、本実施の形態では、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行っているので、室外環境などで、強い外光が入射した場合であっても、容量素子３０が飽和することがなく、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を確実に検出することができる。
【００４９】
［変形例］
上記実施の形態のセンサ素子１において、上記の効果を損なうことなく、図３とは異なる動作をさせることが可能である。
【００５０】
（変形例１）
図５は、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）の他の例について説明するための波形図である。図中の各記号の意味は図３に記載の各記号と同様である。図５では、φ１、φ２が一定値となっており、Ｖ１、Ｖ２が矩形状に変化している。
【００５１】
図５に例示したように、丸１のタイミングでは、φ１、φ２が一定値となっている状態で、Ｖ１がＶ１（ｏｆｆ）まで下げられ、ダイオード素子１０がオフすると共に、Ｖ２がＶ２（ｏｎ）まで下げられ、ダイオード素子２０がオンする。このとき、例えば、ダイオード素子２０のオンと同期して、ダイオード素子１０，２０の背後（基板１１の裏面）側から、可視光または赤外光が照射され、その照射光がセンサ素子１の上方（基板１１とは反対側の面の上方）に配置された指やペンなどの物体で反射され、その反射光Ｌ１が外光Ｌ２（環境光）と共にダイオード素子２０に入射したとする。すると、ダイオード素子２０に入射した光（反射光Ｌ１＋外光Ｌ２）の光量に応じて、経路Ｐ１（図１参照）を介して容量素子３０から電荷が放出され、出力電圧Ｖｏが下降する。
【００５２】
また、図５に例示したように、丸２のタイミングでは、φ１、φ２が一定値となっている状態で、Ｖ１がφ２（ｏｎ）まで上げられ、ダイオード素子１０がオンすると共に、Ｖ２がＶ２（ｏｆｆ）まで上げられ、ダイオード素子２０がオフする。このとき、例えば、ダイオード素子２０のオフと同期して、ダイオード素子１０，２０の背後側から照射されていた可視光または赤外光が消され、センサ素子１の上方に配置された指やペンなどの物体からの反射光がなくなり、外光Ｌ２だけがダイオード素子１０に入射したとする。すると、ダイオード素子１０に入射した光（外光Ｌ２）の光量に応じて、経路Ｐ２（図１参照）を介して容量素子３０に電荷が蓄積され、出力電圧Ｖｏが若干上昇する。
【００５３】
なお、上記のＶ１（ｏｎ）、Ｖ１（ｏｆｆ）、Ｖ２（ｏｎ）、Ｖ２（ｏｆｆ）の大小関係を式で表すと以下のようになる。
Ｖ１（ｏｎ）＞Ｖ１（ｏｆｆ）
Ｖ２（ｏｎ）＜Ｖ２（ｏｆｆ）
【００５４】
そして、上述したような放電動作と蓄積動作とが繰り返し行われ、最終的に容量素子３０に蓄積された電荷が検出信号として読み出される。具体的には、出力電圧Ｖｏが出力線ＯＵＴから読み出される。このようにして得られた出力電圧Ｖｏは、外光Ｌ２の成分が差し引かれたものである。したがって、図５に例示したようにして、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）をすることによっても、外光Ｌ２の影響を排除して、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を検出することができる。
【００５５】
図６は、本変形例におけるダイオード素子１０，２０のＩ−Ｖ特性の一例を表したものである。横軸はＶ１，Ｖ２の変動をφ１，φ２の変動とみなしたときのゲート電圧であり、縦軸がダイオード素子１０，２０を流れる電流である。図中のＶｕ′は、Ｖ１，Ｖ２の変動をφ１，φ２の変動とみなしたときの立ち上がり電圧を指しており、Ｖｄ′は、Ｖ１，Ｖ２の変動をφ１，φ２の変動とみなしたときの立ち下がり電圧を指している。
【００５６】
本変形例では、半導体層１４内の導電型やキャリア密度にも依るが、ダイオード素子１０，２０のゲート電極１２の電圧φ１，φ２を一定値とした場合に、ダイオード素子１０のカソード電極１６の電圧Ｖ１がφ１以下となっているときや、ダイオード素子２０のアノード電極１５の電圧Ｖ２がφ２以上となっているときには、ダイオード素子２０がオフし、電流がほとんど流れない（図６中のオフ動作領域β１，β２参照）。一方、ダイオード素子１０のカソード電極１６の電圧Ｖ１がφ１よりも大きいときや、ダイオード素子２０のアノード電極１５の電圧Ｖ２がφ２よりも小さいときには、ダイオード素子２０がオフし、電流がほとんど流れない（図６中のオフ動作領域β１，β２参照）。
【００５７】
したがって、本変形例でも、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用することにより、ダイオード素子１０，２０を互いに直列に接続した簡易な構成で、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を実現することができる。
【００５８】
また、本変形例でも、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行っているので、室外環境などで、強い外光が入射した場合であっても、容量素子３０が飽和することがなく、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を確実に検出することができる。
【００５９】
（変形例２）
図７（Ａ），（Ｂ）は、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）のその他の例について説明するための波形図である。図中の各記号の意味は図３に記載の各記号と同様である。図７（Ａ），（Ｂ）では、図３と同様、Ｖ１、Ｖ２が一定値となっており、φ１、φ２が矩形状に変化している。なお、図の見やすさを勘案して、Ｖ１、φ１の波形を図７（Ａ）に、Ｖ２、φ２の波形を図７（Ｂ）にそれぞれ分けて記載し、双方の図に、出力電圧Ｖｏの波形を記載した。
【００６０】
図７（Ａ），（Ｂ）に例示したように、丸１のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｆｆ）まで下げられ、ダイオード素子１０がオフすると共に、φ２がφ２（ｏｎ）まで下げられ、ダイオード素子２０がオンする。このとき、例えば、ダイオード素子２０のオンと同期して、ダイオード素子１０，２０の背後（基板１１の裏面）側から、可視光または赤外光が照射され、その照射光がセンサ素子１の上方（基板１１とは反対側の面の上方）に配置された指やペンなどの物体で反射され、その反射光Ｌ１が外光Ｌ２（環境光）と共にダイオード素子２０に入射したとする。すると、ダイオード素子２０に入射した光（反射光Ｌ１＋外光Ｌ２）の光量に応じて、経路Ｐ１（図１参照）を介して容量素子３０から電荷が放出され、出力電圧Ｖｏが下降する。
【００６１】
また、図７（Ａ），（Ｂ）に例示したように、丸２のタイミングでは、Ｖ１、Ｖ２が一定値となっている状態で、φ１がφ１（ｏｎ）まで上げられ、ダイオード素子１０がオンすると共に、φ２がφ２（ｏｆｆ）まで上げられ、ダイオード素子２０がオフする。このとき、例えば、ダイオード素子２０のオフと同期して、ダイオード素子１０，２０の背後側から照射されていた可視光または赤外光が消され、センサ素子１の上方に配置された指やペンなどの物体からの反射光がなくなり、外光Ｌ２だけがダイオード素子１０に入射したとする。すると、ダイオード素子１０に入射した光（外光Ｌ２）の光量に応じて、経路Ｐ２（図１参照）を介して容量素子３０に電荷が蓄積され、出力電圧Ｖｏが若干上昇する。
【００６２】
なお、上記のφ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）の大小関係を式で表すと以下のようになる。
φ１（ｏｎ）＞φ１（ｏｆｆ）
φ２（ｏｎ）＜φ２（ｏｆｆ）
【００６３】
そして、上述したような放電動作と蓄積動作とが繰り返し行われ、最終的に容量素子３０に蓄積された電荷が検出信号として読み出される。具体的には、出力電圧Ｖｏが出力線ＯＵＴから読み出される。このようにして得られた出力電圧Ｖｏは、外光Ｌ２の成分が差し引かれたものである。したがって、図７（Ａ），（Ｂ）に例示したようにして、２つのダイオード素子１０，２０のオンオフ制御（スイッチング制御）をすることにより、外光Ｌ２の影響を排除して、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を検出することができる。
【００６４】
なお、図７（Ａ），（Ｂ）に例示したように、ダイオード素子１０がオン状態となる期間と、ダイオード素子２０がオン状態となる期間とが互いに重ならないようになっていることが好ましい。
【００６５】
次に、本変形例におけるダイオード素子１０，２０のオンオフ制御（スイッチング制御）について説明する。
【００６６】
図８は、ダイオード素子１０，２０のＩ−Ｖ特性の一例を表したものである。横軸がゲート電圧であり、縦軸がダイオード素子１０，２０を流れる電流である。
【００６７】
本変形例においても、上記実施の形態で言及したように、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用して、ゲート電極１２の電圧φ１，φ２を制御することにより、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行うことができる。
【００６８】
具体的には、図８の丸１（図７（Ａ）の丸１に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｎ）からφ１（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β２に移行させる）と共に、ゲート電極１２の電圧φ２をφ２（ｏｆｆ）からφ２（ｏｎ）に変位させる（オフ動作領域β１からオン動作領域αに移行させる）ことにより、ダイオード素子１０をオフさせると共に、ダイオード素子２０をオンさせることができる。このとき、以下の式（７）、（８）が成り立つ。
φ１＜Ｖｇ１…（７）
Ｖｇ３＜φ２＜Ｖｇ４…（８）
【００６９】
また、図８の丸２（図７（Ａ）の丸２に対応している）に示したように、ゲート電極１２の電圧φ１をφ１（ｏｆｆ）からφ１（ｏｎ）に変位させる(オフ動作領域β２からオン動作領域αに移行させる)と共に、ゲート電極１２の電圧φ２をφ２（ｏｎ）からφ２（ｏｆｆ）に変位させる（オン動作領域αからオフ動作領域β１に移行させる）ことにより、ダイオード素子１０をオンさせると共に、ダイオード素子２０をオフさせることができる。このとき、以下の式（５）、（６）が成り立つ。
Ｖｇ１＜φ１＜Ｖｇ２…（５）
Ｖｇ４＜φ２…（６）
【００７０】
このように、本変形例では、ダイオード素子１０，２０のＩ−Ｖ特性を積極的に利用することにより、ダイオード素子１０，２０を互いに直列に接続した簡易な構成で、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を実現している。
【００７１】
また、本変形例では、ダイオード素子１０，２０のオンオフ制御（スイッチング制御）を行っているので、室外環境などで、強い外光が入射した場合であっても、容量素子３０が飽和することがなく、センサ素子１の上方に配置された指やペンなどの物体からの反射信号を確実に検出することができる。
【００７２】
（変形例３）
上記実施の形態および上記各変形例では、ダイオード素子１０，２０がボトムゲート型の薄膜ダイオードである場合について説明したが、ダイオード素子１０，２０は、例えば、図９に示したように、基板１１上に、遮光膜２１と、バッファ絶縁膜２２と、半導体層１４と、ゲート絶縁膜２３と、ゲート電極２４とを基板１１側から順に備えたトップゲート型の薄膜ダイオードであってもよい。
【００７３】
なお、上記において、遮光膜２１は、上記実施の形態のゲート電極１２と同様、少なくとも後述の真性半導体領域１４Ｃとの対向領域に形成されており、例えば矩形状となっている。なお、図９には、遮光膜２１が真性半導体領域１４Ｃだけでなく、ｐ型半導体領域１４Ａの一部やｎ型半導体領域１４Ｂの一部を含む部分との対向領域に形成されている場合が例示されている。これにより、遮光膜２１は、基板１１側から入射した光が、真性半導体領域１４Ｃを含む部分との対向領域に入射するのを遮断する機能を有している。また、バッファ絶縁膜２２は、上記実施の形態のゲート絶縁膜１３と同様、例えば、酸化シリコン（ＳｉＯ２）や窒化シリコン（ＳｉＮ）などを主成分として含んで構成されている。このバッファ絶縁膜２２は、ゲート電極１２を含む基板１１の表面全体に渡って形成されており、平坦化膜の役割を有している。
【００７４】
また、ゲート電極２４は、少なくとも真性半導体領域１４Ｃの全体もしくは一部との対向領域に形成されており、例えば矩形状となっている。なお、図９には、ゲート電極２４が真性半導体領域１４Ｃの一部との対向領域に形成されている場合が例示されている。
【００７５】
（変形例４）
また、ダイオード素子１０，２０は、例えば、図１０に示したように、絶縁膜１７の表面のうち、真性半導体領域１４Ｃを含む部分との対向領域に、ゲート電極１８をさらに追加し、デュアルゲート型の薄膜ダイオードにしてもよい。
【００７６】
（変形例５）
上記実施の形態および上記各変形例では、ダイオード素子２０に反射光Ｌ１＋外光Ｌ２が入射し、ダイオード素子１０には外光Ｌ２だけが入射する場合について説明したが、例えば、図１１に示したように、ダイオード素子１０に反射光Ｌ１＋外光Ｌ２が入射し、ダイオード素子２０に外光Ｌ２だけが入射するようにしてもよい。ただし、そのようにした場合には、出力電圧Ｖｏが図３、図５、図７に例示した方向とは逆の方向に変位することになる。
【００７７】
なお、上記各変形例においても、真性半導体領域１４Ｃを半導体層１４からなくすることも可能である。
【００７８】
次に、上記実施の形態および上記各変形例にかかるセンサ素子１の適用例について説明する。
【００７９】
（適用例１）
図１２は、本発明の一適用例にかかる表示装置２（入力機能付き表示装置）の概略構成を表したものである。なお、本発明の入力装置については、表示装置２によって具現化されるので、表示装置２の説明と併せて説明する。
【００８０】
表示装置２は、表示パネル３１と、Ｉ／Ｏ表示パネル３１と、バックライト３２と、表示ドライブ回路３３と、受光ドライブ回路３４（駆動部）と、画像処理部３５と、アプリケーションプログラム実行部３６とを備えている。
【００８１】
Ｉ／Ｏ表示パネル３１は、例えば、中央の表示領域に複数の画素が全面に渡ってマトリクス状に配置された液晶パネル（ＬＣＤ（Liquid Crystal Display））からなり、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する機能（表示機能）を有している。また、後述するように、Ｉ／Ｏ表示パネル３１の表示領域には、光センサ素子１が配置され、Ｉ／Ｏ表示パネル３１の表示面に接触または近接する物体を検知するセンサ機能（撮像機能）が設けられている。
【００８２】
また、バックライト３２は、Ｉ／Ｏ表示パネル３１の光源であり、例えば複数の発光ダイオードを面内に配列して構成されている。このバックライト３２は、後述するようにＩ／Ｏ表示パネル３１の動作タイミングに同期した所定のタイミングで、高速に発光ダイオードのオンオフ動作を行うようになっている。バックライト３２は、例えば、可視光または赤外光を射出することが可能となっている。
【００８３】
受光ドライブ回路３４は、Ｉ／Ｏ表示パネル３１において受光データが得られるように（物体を撮像するように）、このＩ／Ｏ表示パネル３１の駆動を行う（線順次動作の駆動を行う）回路である。なお、各画素での受光データは、例えばフレーム単位でフレームメモリ３３ａに蓄積され、撮像画像として画像処理部３５へ出力されるようになっている。
【００８４】
画像処理部３５は、受光ドライブ回路３４から出力される撮像画像に基づいて所定の画像処理（演算処理）を行い、表示パネル３１に接触または近接する物体に関する情報（位置座標データ、物体の形状や大きさに関するデータなど）を検出し、取得するものである。
【００８５】
アプリケーションプログラム実行部３６は、画像処理部３５による検知結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば検知した物体の位置座標を表示データに含むようにし、表示パネル３１上に表示させるものなどが挙げられる。なお、このアプリケーションプログラム実行部３６で生成される表示データは表示ドライブ回路３３へ供給されるようになっている。
【００８６】
図１３は、表示パネル３１の表示領域における画素部４０の回路構成の一例を表したものである。表示パネル３１の表示領域には、複数の画素部４０と、複数のセンサ素子１とが配列されている。
【００８７】
画素部４０は、表示領域内において、水平方向に配線された複数の走査線４１と、垂直方向に配線された複数の信号線４２との各交差部に配置されている。各画素部４０には、例えばスイッチング素子としての薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）４３が設けられている。
【００８８】
薄膜トランジスタ４３は、ゲートが走査線４１に接続され、ソースおよびドレインの一方が信号線４２に接続され、ソースおよびドレインの他方が画素電極４４に接続されている。また、各画素部４０には、全ての画素部４０に共通電位を与える共通電極４５が設けられており、これらの各画素電極４４と共通電極４５との間に液晶層４６が挟持されている。
【００８９】
そして、走査線４１を介して供給される駆動信号に基づいて薄膜トランジスタ４３がオンオフ動作し、オン状態のときに信号線４２から供給される表示信号に基づいて画素電極４４に画素電圧が印加され、画素電極４４と共通電極４５との間の電界によって液晶層４６が駆動される構成となっている。
【００９０】
図１４は、表示領域内に配置される薄膜トランジスタ４３およびダイオード素子１０，２０の断面構成の一例を表したものである。薄膜トランジスタ４３は、ダイオード素子１０，２０と共通の構成となっており、例えば、基板１１上に、ゲート電極５１と、ゲート絶縁膜１３と、半導体層５２と、ソース電極５３およびドレイン電極５４とを基板１１側から順に備えたボトムゲート型の薄膜トランジスタである。なお、図１４には、薄膜トランジスタ４３およびダイオード素子１０，２０を覆う平坦化膜２５や、トップゲートとして用いるゲート電極２６、ゲート電極２６に接続されたゲート配線２７、ドレイン電極５４に接続された画素電極４４が設けられている場合が例示されている。
【００９１】
本適用例では、表示パネル３１の表示領域に、表示パネル３１の表示面に接触または近接する物体を検知するセンサとして、光センサ素子１が設けられている。これにより、室外環境などで、強い外光が入射した場合であっても、容量素子３０を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。その結果、表示領域上に配置された指やペンなどの物体の位置を確実に検出することができる。
【００９２】
（適用例２）
図１５は、本発明の他の適用例にかかる通信デバイス３の概略構成を表したものである。この通信デバイス３は、明滅可能な１または複数の発光素子６１と、１または複数のセンサ素子１からなるセンサ素子６２と、これらをドライブするドライブ回路６３とを備えている。この通信デバイス３では、他の通信デバイス３の発光素子６１からの光を検知するセンサとして、光センサ素子１が設けられている。これにより、室外環境などで、強い外光が入射した場合であっても、容量素子３０を飽和させずに、外部からの光や熱などの外部エネルギーの成分を取り除くことができる。その結果、表示領域上に配置された指やペンなどの物体の位置を確実に検出することができる。
【００９３】
以上、実施の形態、変形例および適用例を挙げて本発明の光センサ素子などについて説明したが、本発明は上記実施の形態等に限定されるものではなく、本発明の光センサ素子などの構成は、上記実施の形態等と同様の効果を得ることが可能な限りにおいて自由に変形可能である。
【００９４】
例えば、上記実施の形態等では、半導体層１４に信号光または信号熱が断続的に与えられている期間のうち半導体層１４に信号光または信号熱が与えられている間、ダイオード素子１０およびダイオード素子２０のいずれか一方だけをオンしていた。さらに、半導体層１４に信号光または信号熱が断続的に与えられている期間のうち半導体層１４に信号光または信号熱が与えられていない間、ダイオード素子１０およびダイオード素子２０のうち半導体層１４に光または熱が与えられている間にオフしていた方のダイオード素子だけをオンしていた。このとき、さらに、所定のタイミングにおいて、ダイオード素子１０，２０を同時にオンしたり、同時にオフしたりすることも可能である。また、例えば、図３に示したように、ゲート電極１２の電圧φ１，φ２の立ち上がりと立ち下がりのタイミングを、マージンなどを考慮してずらすことにより、ダイオード素子１０，２０が同時にオンしていたり、同時にオフしていたりする期間があってもよい。
【図面の簡単な説明】
【００９５】
【図１】本発明の一実施の形態に係る光センサ素子の回路図である。
【図２】図１のダイオード素子の断面図である。
【図３】図１の光センサ素子のオンオフ制御の一例について説明するための波形図である。
【図４】図１のダイオード素子のＩ−Ｖ特性を表す特性図である。
【図５】図１の光センサ素子のオンオフ制御の他の例について説明するための波形図である。
【図６】図５のダイオード素子のＩ−Ｖ特性を表す特性図である。
【図７】図１の光センサ素子のオンオフ制御のその他の例について説明するための波形図である。
【図８】図７のダイオード素子のＩ−Ｖ特性を表す特性図である。
【図９】図１のダイオード素子の一変形例の断面図である。
【図１０】図１のダイオード素子の他の変形例の断面図である。
【図１１】図１の光センサ素子の一変形例の断面図である。
【図１２】本発明の一適用例に係る表示装置の概略構成図である。
【図１３】図１２の画素部の構成図である。
【図１４】図１３の薄膜トランジスタおよび光センサ素子の断面図である。
【図１５】本発明の他の適用例に係る表示装置の概略構成図である。
【符号の説明】
【００９６】
１…センサ素子、２…表示装置、３…通信デバイス、１０，２０…ダイオード素子、１１…基板、１２，１８，２４，２６，５１…ゲート電極、１３，２３，２７…ゲート絶縁膜、１４，５２…半導体層、１４Ａ，５２Ｃ…ｐ型半導体領域、１４Ｂ，５２Ａ，５２Ｂ…ｎ型半導体領域、１４Ｃ…真性半導体領域、１５…アノード電極、１６…カソード電極、１７…絶縁膜、２１…遮光膜、２２…バッファ絶縁膜、２５…平坦化膜、３０…容量素子、３１…Ｉ／Ｏ表示パネル、３２…バックライト、３３…表示ドライブ回路、３４…受光ドライブ回路、３４ａ…フレームメモリ、３５…画像処理部、３６…アプリケーションプログラム実行部、４０…画素部、４１…走査線、４２…信号線、４３…薄膜トランジスタ、４４…画素電極、４５…共通電極、４６…液晶層、５３…ソース電極、５４…ドレイン電極、６１…発光素子、６２…センサ素子、６３…ドライブ回路、α…オン動作領域、β１，β２…オフ動作領域、Ｖｕ…立ち上がり電圧、Ｖｄ…立ち下がり電圧。
【特許請求の範囲】
【請求項１】
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を備え、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を有するセンサ素子。
【請求項２】
前記半導体層は、前記ｐ型半導体領域と前記ｎ型半導体領域との間に真性半導体領域を有する請求項１に記載のセンサ素子。
【請求項３】
前記各ダイオード素子は、前記半導体層に与えられた光または熱の大きさに応じて電荷を発生する請求項１または請求項２に記載のセンサ素子。
【請求項４】
前記各ダイオード素子は基板上に形成され、
前記ゲート絶縁膜および前記ゲート電極は前記半導体層との関係で基板側に形成されている請求項１または請求項２に記載のセンサ素子。
【請求項５】
前記各ダイオード素子は基板上に形成され、
前記ゲート絶縁膜および前記ゲート電極は前記半導体層との関係で基板とは反対側に形成されている請求項１または請求項２に記載のセンサ素子。
【請求項６】
前記各ダイオード素子は基板上に形成され、
前記ゲート絶縁膜および前記ゲート電極は前記半導体層との関係で基板側に形成され、
前記各ダイオード素子は、
前記半導体層との関係で前記ゲート絶縁膜とは反対側に形成された第二ゲート絶縁膜と、
前記第二ゲート絶縁膜を介して前記半導体層と対向配置された第二ゲート電極と
を有する請求項１または請求項２に記載のセンサ素子。
【請求項７】
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、前記ｐ型半導体領域に接続されたアノード電極と、前記ｎ型半導体領域に接続されたカソード電極と、積層方向において前記半導体層と対向配置されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極とを有すると共に互いに直列に接続された２つのダイオード素子と、一端が前記２つのダイオード素子の接続部分に接続された容量素子とを備えたセンサ素子の、前記アノード電極が前記容量素子に接続された方のダイオード素子（第一ダイオード素子）における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子（第二ダイオード素子）における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフするセンサ素子の駆動方法。
【請求項８】
前記半導体層は、前記ｐ型半導体領域と前記ｎ型半導体領域との間に真性半導体領域を有する請求項７に記載のセンサ素子の駆動方法。
【請求項９】
前記第一ダイオード素子において、オン時の前記ゲート電極の電圧をφ１（ｏｎ）、オフ時の前記ゲート電極の電圧をφ１（ｏｆｆ）とし、前記第二ダイオード素子において、オン時の前記ゲート電極の電圧をφ２（ｏｎ）、オフ時の前記ゲート電極の電圧をφ２（ｏｆｆ）とすると、φ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）が以下の関係を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
φ１（ｏｎ）＜φ１（ｏｆｆ）
φ２（ｏｎ）＞φ２（ｏｆｆ）
【請求項１０】
前記第一ダイオード素子において、オン時の前記カソード電極の電圧をＶ１（ｏｎ）、オフ時の前記カソード電極の電圧をＶ１（ｏｆｆ）とし、前記第二ダイオード素子において、オン時の前記アノード電極の電圧をＶ２（ｏｎ）、オフ時の前記アノード電極の電圧をＶ２（ｏｆｆ）とすると、Ｖ１（ｏｎ）、Ｖ１（ｏｆｆ）、Ｖ２（ｏｎ）、Ｖ２（ｏｆｆ）が以下の関係を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
Ｖ１（ｏｎ）＞Ｖ１（ｏｆｆ）
Ｖ１（ｏｎ）＜Ｖ２（ｏｆｆ）
【請求項１１】
前記第一ダイオード素子において、オン時の前記ゲート電極の電圧をφ１（ｏｎ）、オフ時の前記ゲート電極の電圧をφ１（ｏｆｆ）とし、前記第二ダイオード素子において、オン時の前記ゲート電極の電圧をφ２（ｏｎ）、オフ時の前記ゲート電極の電圧をφ２（ｏｆｆ）とすると、φ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）が以下の関係を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
φ１（ｏｎ）＞φ１（ｏｆｆ）
φ２（ｏｎ）＜φ２（ｏｆｆ）
【請求項１２】
前記第一ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ１、出力電流が急激に小さくなる立ち下がり電圧をＶｇ２とし、前記第二ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ３、出力電流が急激に小さくなる立ち下がり電圧をＶｇ４とし、さらに、前記第一ダイオード素子における前記ゲート電極の電圧をφ１、前記第二ダイオード素子における前記ゲート電極の電圧をφ２とすると、前記第一ダイオード素子がオンし、前記第二ダイオード素子がオフしている時のφ１、φ２が以下の式（１）、（２）を満たし、前記第一ダイオード素子がオフし、前記第二ダイオード素子がオンしている時のφ１、φ２が以下の式（３）、（４）を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
Ｖｇ１＜φ１＜Ｖｇ２…（１）
φ２＜Ｖｇ３…（２）
Ｖｇ２＜φ１…（３）
Ｖｇ３＜φ２＜Ｖｇ４…（４）
【請求項１３】
前記第一ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ１、出力電流が急激に小さくなる立ち下がり電圧をＶｇ２とし、前記第二ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ３、出力電流が急激に小さくなる立ち下がり電圧をＶｇ４とし、さらに、前記第一ダイオード素子における前記ゲート電極の電圧をφ１、前記第二ダイオード素子における前記ゲート電極の電圧をφ２とすると、前記第一ダイオード素子がオンし、前記第二ダイオード素子がオフしている時のφ１、φ２が以下の式（５）、（６）を満たし、前記第一ダイオード素子がオフし、前記第二ダイオード素子がオンしている時のφ１、φ２が以下の式（７）、（８）を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
Ｖｇ１＜φ１＜Ｖｇ２…（５）
Ｖｇ４＜φ２…（６）
φ１＜Ｖｇ１…（７）
Ｖｇ３＜φ２＜Ｖｇ４…（８）
【請求項１４】
前記半導体層に信号光または信号熱が断続的に与えられている期間のうち前記半導体層に信号光または信号熱が与えられている間、前記第一ダイオード素子および前記第二ダイオード素子のいずれか一方だけをオンし、前記半導体層に信号光または信号熱が断続的に与えられている期間のうち前記半導体層に信号光または信号熱が与えられていない間、前記第一ダイオード素子および前記第二ダイオード素子のうち前記半導体層に光または熱が与えられている間にオフしていた方のダイオード素子だけをオンする請求項７または請求項８に記載のセンサ素子の駆動方法。
【請求項１５】
一の面内にマトリクス状に配置された複数のセンサ素子と、
前記複数のセンサ素子を駆動する駆動部と
を備え、
前記各センサ素子は、
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を有し、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を含み、
前記駆動部は、前記アノード電極が前記容量素子に接続された方のダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフする入力装置。
【請求項１６】
前記複数のセンサ素子の背後に光源を備える請求項１５に記載の入力装置。
【請求項１７】
一の面内にマトリクス状に配置された複数の表示素子および複数のセンサ素子と、
前記複数の表示素子および前記複数のセンサ素子を駆動する駆動部と
を備え、
前記各センサ素子は、
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を有し、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を含み、
前記駆動部は、前記アノード電極が前記容量素子に接続された方のダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフする入力機能付き表示装置。
【請求項１８】
１または複数のセンサ素子と、
前記１または複数のセンサ素子を駆動する駆動部と
を備え、
前記１または複数のセンサ素子は、
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を有し、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を含み、
前記駆動部は、前記アノード電極が前記容量素子に接続された方のダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフする通信デバイス。
【請求項１】
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を備え、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を有するセンサ素子。
【請求項２】
前記半導体層は、前記ｐ型半導体領域と前記ｎ型半導体領域との間に真性半導体領域を有する請求項１に記載のセンサ素子。
【請求項３】
前記各ダイオード素子は、前記半導体層に与えられた光または熱の大きさに応じて電荷を発生する請求項１または請求項２に記載のセンサ素子。
【請求項４】
前記各ダイオード素子は基板上に形成され、
前記ゲート絶縁膜および前記ゲート電極は前記半導体層との関係で基板側に形成されている請求項１または請求項２に記載のセンサ素子。
【請求項５】
前記各ダイオード素子は基板上に形成され、
前記ゲート絶縁膜および前記ゲート電極は前記半導体層との関係で基板とは反対側に形成されている請求項１または請求項２に記載のセンサ素子。
【請求項６】
前記各ダイオード素子は基板上に形成され、
前記ゲート絶縁膜および前記ゲート電極は前記半導体層との関係で基板側に形成され、
前記各ダイオード素子は、
前記半導体層との関係で前記ゲート絶縁膜とは反対側に形成された第二ゲート絶縁膜と、
前記第二ゲート絶縁膜を介して前記半導体層と対向配置された第二ゲート電極と
を有する請求項１または請求項２に記載のセンサ素子。
【請求項７】
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、前記ｐ型半導体領域に接続されたアノード電極と、前記ｎ型半導体領域に接続されたカソード電極と、積層方向において前記半導体層と対向配置されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極とを有すると共に互いに直列に接続された２つのダイオード素子と、一端が前記２つのダイオード素子の接続部分に接続された容量素子とを備えたセンサ素子の、前記アノード電極が前記容量素子に接続された方のダイオード素子（第一ダイオード素子）における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子（第二ダイオード素子）における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフするセンサ素子の駆動方法。
【請求項８】
前記半導体層は、前記ｐ型半導体領域と前記ｎ型半導体領域との間に真性半導体領域を有する請求項７に記載のセンサ素子の駆動方法。
【請求項９】
前記第一ダイオード素子において、オン時の前記ゲート電極の電圧をφ１（ｏｎ）、オフ時の前記ゲート電極の電圧をφ１（ｏｆｆ）とし、前記第二ダイオード素子において、オン時の前記ゲート電極の電圧をφ２（ｏｎ）、オフ時の前記ゲート電極の電圧をφ２（ｏｆｆ）とすると、φ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）が以下の関係を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
φ１（ｏｎ）＜φ１（ｏｆｆ）
φ２（ｏｎ）＞φ２（ｏｆｆ）
【請求項１０】
前記第一ダイオード素子において、オン時の前記カソード電極の電圧をＶ１（ｏｎ）、オフ時の前記カソード電極の電圧をＶ１（ｏｆｆ）とし、前記第二ダイオード素子において、オン時の前記アノード電極の電圧をＶ２（ｏｎ）、オフ時の前記アノード電極の電圧をＶ２（ｏｆｆ）とすると、Ｖ１（ｏｎ）、Ｖ１（ｏｆｆ）、Ｖ２（ｏｎ）、Ｖ２（ｏｆｆ）が以下の関係を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
Ｖ１（ｏｎ）＞Ｖ１（ｏｆｆ）
Ｖ１（ｏｎ）＜Ｖ２（ｏｆｆ）
【請求項１１】
前記第一ダイオード素子において、オン時の前記ゲート電極の電圧をφ１（ｏｎ）、オフ時の前記ゲート電極の電圧をφ１（ｏｆｆ）とし、前記第二ダイオード素子において、オン時の前記ゲート電極の電圧をφ２（ｏｎ）、オフ時の前記ゲート電極の電圧をφ２（ｏｆｆ）とすると、φ１（ｏｎ）、φ１（ｏｆｆ）、φ２（ｏｎ）、φ２（ｏｆｆ）が以下の関係を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
φ１（ｏｎ）＞φ１（ｏｆｆ）
φ２（ｏｎ）＜φ２（ｏｆｆ）
【請求項１２】
前記第一ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ１、出力電流が急激に小さくなる立ち下がり電圧をＶｇ２とし、前記第二ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ３、出力電流が急激に小さくなる立ち下がり電圧をＶｇ４とし、さらに、前記第一ダイオード素子における前記ゲート電極の電圧をφ１、前記第二ダイオード素子における前記ゲート電極の電圧をφ２とすると、前記第一ダイオード素子がオンし、前記第二ダイオード素子がオフしている時のφ１、φ２が以下の式（１）、（２）を満たし、前記第一ダイオード素子がオフし、前記第二ダイオード素子がオンしている時のφ１、φ２が以下の式（３）、（４）を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
Ｖｇ１＜φ１＜Ｖｇ２…（１）
φ２＜Ｖｇ３…（２）
Ｖｇ２＜φ１…（３）
Ｖｇ３＜φ２＜Ｖｇ４…（４）
【請求項１３】
前記第一ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ１、出力電流が急激に小さくなる立ち下がり電圧をＶｇ２とし、前記第二ダイオード素子において、前記ゲート電圧を徐々に上げていったときに、出力電流が急激に大きくなる立ち上がり電圧をＶｇ３、出力電流が急激に小さくなる立ち下がり電圧をＶｇ４とし、さらに、前記第一ダイオード素子における前記ゲート電極の電圧をφ１、前記第二ダイオード素子における前記ゲート電極の電圧をφ２とすると、前記第一ダイオード素子がオンし、前記第二ダイオード素子がオフしている時のφ１、φ２が以下の式（５）、（６）を満たし、前記第一ダイオード素子がオフし、前記第二ダイオード素子がオンしている時のφ１、φ２が以下の式（７）、（８）を満たすように、前記第一ダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記第二ダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変える請求項７または請求項８に記載のセンサ素子の駆動方法。
Ｖｇ１＜φ１＜Ｖｇ２…（５）
Ｖｇ４＜φ２…（６）
φ１＜Ｖｇ１…（７）
Ｖｇ３＜φ２＜Ｖｇ４…（８）
【請求項１４】
前記半導体層に信号光または信号熱が断続的に与えられている期間のうち前記半導体層に信号光または信号熱が与えられている間、前記第一ダイオード素子および前記第二ダイオード素子のいずれか一方だけをオンし、前記半導体層に信号光または信号熱が断続的に与えられている期間のうち前記半導体層に信号光または信号熱が与えられていない間、前記第一ダイオード素子および前記第二ダイオード素子のうち前記半導体層に光または熱が与えられている間にオフしていた方のダイオード素子だけをオンする請求項７または請求項８に記載のセンサ素子の駆動方法。
【請求項１５】
一の面内にマトリクス状に配置された複数のセンサ素子と、
前記複数のセンサ素子を駆動する駆動部と
を備え、
前記各センサ素子は、
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を有し、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を含み、
前記駆動部は、前記アノード電極が前記容量素子に接続された方のダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフする入力装置。
【請求項１６】
前記複数のセンサ素子の背後に光源を備える請求項１５に記載の入力装置。
【請求項１７】
一の面内にマトリクス状に配置された複数の表示素子および複数のセンサ素子と、
前記複数の表示素子および前記複数のセンサ素子を駆動する駆動部と
を備え、
前記各センサ素子は、
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を有し、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を含み、
前記駆動部は、前記アノード電極が前記容量素子に接続された方のダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフする入力機能付き表示装置。
【請求項１８】
１または複数のセンサ素子と、
前記１または複数のセンサ素子を駆動する駆動部と
を備え、
前記１または複数のセンサ素子は、
互いに直列に接続された２つのダイオード素子と、
一端が前記２つのダイオード素子の接続部分に接続された容量素子と
を有し、
前記各ダイオード素子は、
面内方向において互いに対向するｐ型半導体領域およびｎ型半導体領域を有する半導体層と、
前記ｐ型半導体領域に接続されたアノード電極と、
前記ｎ型半導体領域に接続されたカソード電極と、
積層方向において前記半導体層と対向配置されたゲート絶縁膜と、
前記ゲート絶縁膜を介して前記半導体層と対向配置されたゲート電極と
を含み、
前記駆動部は、前記アノード電極が前記容量素子に接続された方のダイオード素子における前記カソード電極と前記ゲート電極との電位関係と、前記カソード電極が前記容量素子に接続された方のダイオード素子における前記アノード電極と前記ゲート電極との電位関係とを変えて、前記２つのダイオード素子を別個にオンオフする通信デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−９２９３５（Ｐ２０１０−９２９３５Ａ）
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願番号】特願２００８−２５８８６２（Ｐ２００８−２５８８６２）
【出願日】平成２０年１０月３日（２００８．１０．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願日】平成２０年１０月３日（２００８．１０．３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]