タイミング回復のためのサイクルスリップ検出
【課題】タイミング回復のためのサイクルスリップ検出の提供。
【解決手段】タイミング回復のために制御ループ中のループフィルタＬＦの出力信号を使用するステップと、前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するステップと、第１の閾値を超えるサンプルの隣接するブロックの平均タイミング誤差値の変化を累積するステップとを含む。第２の閾値を超える隣接するブロックの累積した平均タイミング誤差変化がサイクルスリップとして表明され、サイクルスリップの数が許容閾値である第３の閾値によって決定される。さらに、先入れ先出しメモリＦＩＦＯがサンプル挿入または削除のために設けられ、それは、サンプル挿入またはサンプル削除が向上した信頼性を伴ってサンプル領域で行われ、サイクルスリップ検出の改善された方法が雑音および不適切に選ばれたタイミングループパラメータに対する頑健性の増強のために推奨される。
【解決手段】タイミング回復のために制御ループ中のループフィルタＬＦの出力信号を使用するステップと、前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するステップと、第１の閾値を超えるサンプルの隣接するブロックの平均タイミング誤差値の変化を累積するステップとを含む。第２の閾値を超える隣接するブロックの累積した平均タイミング誤差変化がサイクルスリップとして表明され、サイクルスリップの数が許容閾値である第３の閾値によって決定される。さらに、先入れ先出しメモリＦＩＦＯがサンプル挿入または削除のために設けられ、それは、サンプル挿入またはサンプル削除が向上した信頼性を伴ってサンプル領域で行われ、サイクルスリップ検出の改善された方法が雑音および不適切に選ばれたタイミングループパラメータに対する頑健性の増強のために推奨される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイミング回復のためのサイクルスリップ検出の方法および構成に関し、より詳細には、補間タイミング回復として知られる技法を使用するタイミング回復制御ループおよび改善されたサイクルスリップ検出ならびに前記サイクルスリップ検出に基づく改善されたサイクルスリップ補正の完全デジタル実装に関する。
【背景技術】
【０００２】
タイミング回復の目的は、非同期でサンプリングされた読出し信号（read-out signal）をボーレート同期信号（baud rate synchronous signal）に変換することであり、ボーレート同期信号は、例えば、ビット検出、ランレングス制限復号またはジョイントビット検出およびランレングス制限復号または後続チャネル復号（subsequent channel decoding）に使用される。ＩＴＲと略記される補間タイミング回復（interpolated timing recovery）として知られる技法を使用するタイミング回復制御ループの完全デジタル実装は、図１に示すように、非特許文献１によって既に開示されている。
【０００３】
密度の増加とともに、磁気記憶システムおよび光記憶システムは高い符号間干渉および低い信号対雑音比を示し、それによりタイミング回復はより難しくなる。符号間干渉の増加および信号対雑音比の低下に関連して、サイクルスリップの確率が増加し、すなわち、タイミング回復後のサンプルは理想サンプルとして１ビットまたは複数ビットだけ左または右にシフトされる。ビット同期を失うことに起因して、サイクルスリップはバースト誤りをもたらす。
【０００４】
サイクルスリップ検出器ならびにそれを使用する位相ロックループ回路およびデジタル信号再生装置が特許文献１に既に開示されている。読出し信号のゼロ交差を位相誤差検出に使用してタイミング位相誤差を評価し、２つの隣接するゼロ交差を検査することによってサイクルスリップを検出する。しかし、ゼロ交差に基づくタイミング回復は、符号間干渉および低い信号対雑音比の条件下では十分に行われないと予想され、それは、読出し信号のゼロ交差がそのような条件下では信頼できるタイミング情報を与えないからである。さらに、２つの隣接する瞬間的なタイミング誤差がサイクルスリップを検出するために固定閾値と比較されるが、サイクルスリップは誤って評価されたタイミング誤差に敏感である可能性があり、周波数オフセットがある状態で誤った警報をもたらす可能性がある。
【０００５】
さらに、ローパスフィルタ処理を使用するサイクルスリップ検出が、Ｔｈｕｒｉｎｇｅｒによって特許文献２に既に開示されている。位相検出器出力と、閾値と比較されたフィルタ処理後の位相差とがサイクルスリップ検出に使用される。２つの搬送波をもつアナログ位相ロックループとアナログ位相検出器とを使用して位相差を決定する。
【０００６】
サイクルスリップを検出するための簡単な手法が非特許文献２に提案された。詳細には、現在評価されているタイミング誤差とその遅延したバージョンとの間の差が固定閾値よりも大きい場合、サイクルスリップが検出される。誤って評価されたタイミング誤差はサイクルスリップの誤った検出をもたらす。さらに、周波数オフセットが誤った警報を引き起こすこともある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第５，７９０，６１３号明細書
【特許文献２】米国特許第６，９７３，１５０号明細書
【非特許文献】
【０００８】
【非特許文献１】P. Kovintavewatら, “Interpolated timing recovery”, in CRC Handbook of Coding and Signal Processing for Magnetic Recording Systems, pp. 27-1--27-16, 2005
【非特許文献２】A. Nayakの論文, “Iterative Timing Recovery for Magnetic Recording Channels with Low Signal-to-Noise Ratio,” page 139, 2004
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、特に、符号間干渉、低い信号対雑音比、および周波数オフセットがある状態でのタイミング回復ユニットの完全デジタル実装のためにサイクルスリップ検出を改善することである。
【００１０】
本発明のさらなる態様は、検出したサイクルスリップに基づく適切なサイクルスリップ補償によってシステム性能全体を改善することである。
【課題を解決するための手段】
【００１１】
タイミング回復制御ループの完全デジタル実装におけるループフィルタからの出力は、タイミング回復のためにタイミング誤差検出器からのタイミング誤差を使用する従来技術と比較して、タイミング誤差軌跡を追跡し、サイクルスリップを補正するのにより好適であることが見いだされた。
【００１２】
つまり、タイミング回復制御ループの完全デジタル実装におけるループフィルタの出力信号から平均タイミング誤差を形成し、連続する平均タイミング誤差の変化を第１の閾値と比較することが推奨される。第１の閾値を超えるフィルタ処理後のタイミング誤差の隣接するブロックにおける平均タイミング誤差値の変化が累積され、第２の閾値を超える隣接するブロックの累積した平均タイミング誤差変化がサイクルスリップ検出に使用される。フィルタ処理後のタイミング誤差のブロックを形成する所定の評価ウィンドウ（evaluation window）を使用して、ループフィルタの出力信号から平均タイミング誤差を形成する。評価ウィンドウサイズはループフィルタパラメータに依存し、さらに、閾値はそれに対応して選択されなければならない。速いタイミング誤差変化は前記平均値を形成することによって除去され、サイクルスリップ検出は、累積した平均値変化を、予想される振幅変動に応じて０．５と１との間の範囲で選択することができる前記第２の閾値と比較することによって行われる。しかし、０．６が前記第２の閾値にとって非常によい実行値であることを見いだした。閾値を超えるかまたはそれに達する同じ方向の有意なタイミング誤差変化だけが、サイクルスリップ検出を行うために考慮に入れられるように、平均タイミング誤差は累積される。隣接するブロックのフィルタ処理後のタイミング誤差の平均タイミング誤差変化が比較され、差が第１の閾値を超えないかまたはそれに達することがない場合、前記比較の結果はゼロにリセットされる。したがって、局所的に有意な変化だけが評価される。さらに、第３の閾値が、サイクルスリップサイズの誤った決定、すなわち、同じ方向の連続する変化の間のビットシフトの数の誤った決定を避けるために使用される。
【００１３】
サイクルスリップが検出されると、累積したタイミング誤差変化の符号（sign）と大きさとを使用してサイクルスリップの方向とサイズとを決定する。最後に、サンプル挿入またはサンプル削除が、推奨したサイクルスリップ検出に従って検出および決定されたサイクルスリップに基づいてサイクルスリップ補償のために実行される。
【００１４】
明らかに、タイミング誤差変化が両方向にあると予想され、平均値から引き出された有意なタイミング誤差変化だけでは分解能が低下し、同じ方向の有意なタイミング誤差変化しか評価しないことがサイクルスリップの数および方向を確実に決定するのを妨げていると予想できるとき、平均タイミング誤差を使用し、同じ方向の有意なタイミング誤差だけを考慮に入れることによってサイクルスリップ検出を行うのは一見して適切な方法でないように見える。
【００１５】
サイクルスリップの数に関連する問題は、平均タイミング誤差からサイクルスリップ検出を行うために比較的小さい第１の閾値が選択されなければならず、最悪の場合、平均タイミング誤差の０．６の連続的な変化が、実際には１つだけであるのに、２つの連続するサイクルスリップとして検出されることである。
【００１６】
しかし、現在の平均タイミング誤差と前の平均タイミング誤差との比較に由来する符号から方向を引き出し、許容閾値として第３の閾値を使用することによってサイクルスリップの数を決定することが可能であることを見いだした。推奨する方法および構成は、雑音および不適切に選ばれたタイミングループパラメータに対する頑健性（robustness）、周波数オフセットをもつシステムの適用可能性、ならびに改善された信号完全性およびシステム性能のために改善されたサイクルスリップ検出およびサイクルスリップ補正を提供する。推奨する解決策による改善の１つの根拠は、タイミング回復制御ループ中のループフィルタがローパスフィルタであり、そのローパスフィルタはタイミング誤差評価雑音をある程度まで既にフィルタ除去し、したがって雑音に対するシステム頑健性を向上させることに基づいている。しかし、ループフィルタの出力信号は正しい評価を妨げる多くの揺らぎ（fluctuation）を示し、その結果、一見して、ループフィルタの出力信号はサイクルスリップの方向および数の検出に悪影響を有すると想定されるにもかかわらず、平均タイミング誤差の有意な変化がサイクルスリップ検出に使用される。一方、ループフィルタの出力信号の前記揺らぎの故に、前記平均タイミング誤差はより信頼できるサイクルスリップを本質的に検出するのにより好適である。
【００１７】
タイミング回復のために、先入れ先出し（first-in first-out）メモリが付加され、サンプル挿入またはサンプル削除が、推奨したサイクルスリップ検出に従って検出および決定されたサイクルスリップに応じて制御される。それは、タイミング回復が、有利には、対応する誤り率をもつ広いガウス分布を有する時間領域の代わりにサンプル領域において確実に行われることを意味する。例えば、磁気記憶システムおよび光記憶システムに関するようなチャネル知識により適用可能である本発明の一実施形態によれば、部分応答イコライザが補間タイミング回復ループに埋め込まれる。イコライザは、全チャネルインパルス応答を所望の部分応答ターゲットにまで整形し、その結果、イコライザは部分応答ターゲットによるチャネルビットの畳み込みにフィルタ処理後の付加雑音を加えたものに等しい。補間回路の再サンプリングのタイミングは、タイミング誤差検出器、ループフィルタ、および数値制御発振器を含むデジタル位相ロックループによって調整され、サイクルスリップは前記先入れ先出しメモリによって補正される。
【００１８】
タイミング回復のためのサイクルスリップ検出に関して提案する方法および構成の利点は、信頼性、雑音および不適切に選ばれたタイミングループパラメータに対する頑健性の増強、周波数オフセットをもつシステムの適用可能性、ならびに改善された信号完全性およびシステム性能である。
【００１９】
本発明をよりよく理解するために、例示的な一実施形態が添付の図面を参照しながら以下の説明で詳述される。
【００２０】
本発明の例示的な実施形態が添付の図面を参照しながら説明される。
【図面の簡単な説明】
【００２１】
【図１】従来技術で知られている補間タイミング回復のためのタイミング回復制御ループの完全デジタル実装のブロック図である。
【図２】補間タイミング回復のためのタイミング回復制御ループにおけるループフィルタの出力の信号の図である。
【図３】本発明に従ってサイクルスリップを検出する方法を示す流れ図である。
【図４】フィルタ処理後のタイミング誤差およびその平均の図である。
【図５】図４に示された平均タイミング誤差から誤って検出されたサイクルスリップを含む図である。
【図６】フィルタ処理後のタイミング誤差およびその平均の図である。
【図７】図６に示された平均タイミング誤差から本発明に従って検出されたサイクルスリップの図である。
【図８】サイクルスリップを検出し補正するための例示的な構成のブロック図である。
【図９】サイクルスリップの方向および数を検出する方法を示す流れ図である。
【図１０】チャネル知識によりサイクルスリップを検出し補正するための例示的な構成のブロック図である。
【図１１】図２の第１のサイクルスリップを示す、雑音のない部分応答基準信号および部分応答イコライザの出力の信号の図である。
【図１２】図２の第２のサイクルスリップを示す、雑音のない部分応答基準信号および部分応答イコライザの出力の信号の図である。
【図１３】サイクルスリップ検出器およびサイクルスリップサイズ評価器のブロック図である。
【発明を実施するための形態】
【００２２】
同様の数字および文字は、諸図面の図の全体を通して同様の要素を示す。
【００２３】
最初に図１を参照すると、図１は、全体的に、非特許文献１の図２７．２に開示されているような補間タイミング回復のためのタイミング回復制御ループの完全デジタル実装の基本部分を示す。例えば、高密度データ記憶媒体を読み取ることによって供給されたまたは移動電話によって受信されたようなデジタルデータを含む受信アナログ信号ＲＡＳは、固定サンプリング周波数ｆｓｆを有するアナログデジタル変換器ＡＤＣに与えられ、それは、受信信号が非同期でサンプリングされることを意味する。非同期サンプリングの利点は、サンプリング周波数が符号周波数（symbol frequency）の倍数である必要がなく、補間タイミング回復として知られているシステムをタイミング調整に使用して、高いデータレートによるオーバーサンプリングなしで、またはわずかな、例えば５％のオーバーサンプリングにより同期したサンプルを得ることである。図１に示されたような完全デジタルタイミング回復回路は、直列接続された前記アナログデジタル変換器ＡＤＣ、補間回路ＩＰ、およびデータ検出器ＤＤ、ならびに補間回路ＩＰを含む補間制御ループを含む。補間制御ループは、直接におよび符号検出器ＳｙＤを介して補間回路ＩＰの出力に接続されているタイミング誤差検出器ＴＥＤと、ループフィルタＬＦと、次のサンプリング位相オフセットを更新するためのデジタルアキュムレータｄＡＣＣと、補間回路ＩＰに接続された補間回路制御ユニットＩＰＣとを含む。補間フィルタに基づく完全デジタルタイミング回復回路は、最小平均二乗誤差手法を考慮して設計される。それにもかかわらず、Ｐ．Ｋｏｖｉｎｔａｖｅｗａｔらによって開示された分析によれば、そのようなシステムは、符号間干渉、低い信号対雑音比、および周波数オフセットがある状態に敏感であることが既に示されている。これは図２に示された図によって確認される。図２は、図１による補間タイミング回復のためのタイミング回復制御ループ中のループフィルタＬＦの出力の信号を示し、サイクルスリップＣＳ１およびＣＳ２が存在する。サイクルスリップは、受信したサンプルが、タイミング回復後に理想サンプルとして１ビットまたは複数ビットだけ左または右にシフトされることを意味する。図２に示すように、非同期にサンプリングされた受信信号ＲＡＳは、補間回路制御ループ中のループフィルタＬＦの出力において、サンプルインデックスＳＩに依存する、チャネルビット期間ＣＢｔに関して正規化されたフィルタ処理後のタイミング誤差に変動を引き起こす。ループフィルタＬＦの後のフィルタ処理後のタイミング誤差またはいわゆるチャネルビット時間誤差の有意な変化がサイクルスリップＣＳ１、ＣＳ２を示す。図２は、補間回路ＩＰの出力信号にサイクルスリップがある場合、連続的に有意な変化がループフィルタＬＦの後のフィルタ処理後のタイミング誤差に生じることを示している。図２に示されたようなサイクルスリップＣＳ１、ＣＳ２があることを明白にするために、部分応答イコライザＰＲＥＱが図１０に示されるように補間回路ＩＰに接続され、部分応答イコライザ出力信号と、対応するサンプルインデックスＳＩの部分応答基準信号との比較が図１１および図１２に示される。イコライザ出力信号は実線によって示され、破線は雑音のない部分応答基準信号を示す。図１１および図１２は、図２に示されたサイクルスリップＣＳ１、ＣＳ２の領域のサンプリングインデックスＳＩに関連する、図１０の部分応答イコライザＰＲＥＱの出力における信号の振幅値Ａを示す。図１１における振幅値Ａの異なるサンプリングインデックスＳＩへのシフトは図２に示された第１のサイクルスリップＣＳ１を示し、図１２に示された２サンプルのサイクルスリップは図２のサイクルスリップＣＳ２に対応する。前記図２は、周波数評価誤差によって引き起こされた周波数オフセットのために、タイミング回復ループがタイミング変動をゆっくりと追跡することも示している。そのような周波数評価誤差は、例えば、固定小数点実装の量子化誤差によって引き起こされることがある。周波数評価誤差のさらなる発生源は、例えば、一定角速度のためのディスク回転数変動である。さらに図２から、固定閾値が使用され、瞬間的なフィルタ処理後のタイミング誤差が固定閾値と比較される場合、多くの振幅値が誤って検出されることになることが明らかである。さらに、従来の部分応答最大尤度推定システムの場合におけるフィルタ処理後のタイミング誤差の遅いタイミング変動に加えて、残余等化誤差（residual equalization error）および／または雑音によって引き起こされた速く変化する部分がある。
【００２４】
前述の理由により、タイミング回復制御ループの完全デジタル実装のための改善されたサイクルスリップ検出、および検出されたサイクルスリップに基づく適切なサイクルスリップ補償が推奨される。改善されたサイクルスリップ検出ならびに改善されたサイクルスリップ検出に基づくサイクルスリップの補正のための構成の実施形態が、図８および図１０のブロック図によって示される。図８に示された実施形態は、図１から既に分かっている全ての要素と、さらに加えて、補間回路制御ループ中のループフィルタＬＦの出力に接続されたサイクルスリップ検出器ＣＳＤならびに補間回路ＩＰとデータ検出器ＤＤとの間に配置された先入れ先出しメモリＦＩＦＯとを含む。先入れ先出しメモリＦＩＦＯは、先入れ先出しメモリＦＩＦＯを制御するために、直接ラインを介してならびに検出されたサイクルスリップの数を与えるサイクルスリップサイズ評価器ＣＳｓＥｖを介して、サイクルスリップ検出器ＣＳＤにさらに接続される。本発明の一般原理は補間回路制御ループ中のループフィルタＬＦの出力信号をサイクルスリップ検出に使用することに基づいているので、図８の前記追加の要素は図１０による実施形態にも同様に配置される。サイクルスリップ検出器ＣＳＤは、ループフィルタＬＦの出力で供給されるフィルタ処理後のタイミング誤差を平均化する手段を含む。したがって、フィルタ処理後のタイミング誤差信号はブロックに分割され、平均タイミング誤差はこれらのブロックに対して評価される。ブロック長は、Ｍを正の整数として、２Mのように選択することができ、その結果、平均化は単純に右シフトすることによって達成され、効率的なハードウェア実装によって実現することができる。その場合に、平均化はアキュムレータおよびカウンタによって行うことができ、アキュムレータはフィルタ処理後のタイミング誤差を累積し、カウンタはシフト、すなわち平均化をいつ行うかを決定する。それは、平均化が効率的なハードウェア実装によって実現できることを意味する。フィルタ処理後のタイミング誤差の速く変化する変動は、フィルタ処理後のタイミング誤差を平均化することによって首尾よく抑制される。さらに、平均化は簡単なフィルタ処理方法と見なすことができる。あるいは、前述の平均化でなく、例えばローパスフィルタのような異なるフィルタ処理方法を使用して速く変化する変動を抑制することができるが、平均化は簡単で効果的な解決策を提供する。平均化は、フィルタ処理後のタイミング誤差のブロックを形成する所定の評価ウィンドウを使用して、ループフィルタの出力信号から平均タイミング誤差を形成することを意味する。評価ウィンドウサイズは、制御ループの位相依存利得部分、およびタイミング位相誤差へのループフィルタ利得の影響によって決まることになる雑音抑制の減衰係数（damping factor）のようなループフィルタパラメータに依存し、さらに、それに応じて、閾値は以下でより詳細に説明されるように選択されなければならない。下記において、フィルタ処理後のタイミング誤差という用語は、補間回路制御ループ中のループフィルタＬＦの出力でのタイミング誤差を意味することを述べるために使用される。閾値を超える同じ方向の有意なタイミング誤差変化だけが、サイクルスリップ検出を行うために考慮に入れられるように、平均タイミング誤差は累積される。前記累積（accumulation）の意味するところは、平均タイミング誤差変化が比較され、その結果は、差が第１および第２の閾値を超えない場合ゼロにリセットされることである。したがって、少なくとも１ビットのサイクルスリップを表す局所的に有意な変化だけが検出される。
【００２５】
サイクルスリップ検出の方法は、図３に示された流れ図によって示され、ここで、ｉはブロックインデックスｉを示し、τiはｉ番目のブロックの平均化されたフィルタ処理後のタイミング誤差を示し、ＳΔはサイクルスリップ指標として平均タイミング誤差の累積変化を示す。図３は簡潔な説明のための例としての方法を示すが、フィルタ処理後のタイミング誤差の平均化に関して再帰的実施も可能である。平均化されたフィルタ処理後のタイミング誤差を累積することに基づくサイクルスリップ検出ＣＳＤは、図３に示されるような以下のステップで実行される。
【００２６】
１．初期化：ｉ＝１、τ0＝０、ＳΔ＝０、ここで、τ0は、第１のブロックを扱うためにτi−τi-1の整合性のためにだけ導入される。
【００２７】
２．２つの隣接するブロック間に、平均化されたフィルタ処理後のタイミング誤差に関して有意な変化がある、すなわち、ＴＨΔが第１の閾値を示すとして、｜τi−τi-1｜＞ＴＨΔである場合，ステップ４に行き、さもなければフィルタ処理後のタイミング誤差の平均の累積変化をリセットしてＳΔ＝０とする。
【００２８】
２つの方向の変化に対して２つの第１の閾値＋ＴＨΔおよび−ＴＨΔを規定することも可能である。すなわち、τi−τi-1が正である場合、τi−τi-1は正の第１の閾値と比較され、さもなければ、τi−τi-1は負の第１の閾値と比較される。そして、これらの２つの第１の閾値＋ＴＨΔ、−ＴＨΔは、さらに、異なる大きさで選択することができ、符号は方向を示す。
【００２９】
３．ブロックインデックスを増加させてｉ＝ｉ＋１とし、ステップ２に行く。
【００３０】
４．累積したタイミング誤差変化を更新して、ＳΔ＝ＳΔ＋（τi−τi-1）とする。平均タイミング誤差の累積変化ＳΔの更新は、現在評価しているブロックへの前のブロックからの揺らぎの影響を低減させる、（τi−τi-1）の符号と異なる符号を有することがあり、その結果、確実にサイクルスリップを示す同じ方向の有意な変化だけが評価されることになる。
【００３１】
５．サイクルスリップ条件を検査する。平均タイミング誤差の累積変化ＳΔの大きさが第２の閾値ＴＨよりも大きい場合、サイクルスリップ検出器ＣＳＤによって検出されたとしてサイクルスリップを表明し、リセットしてＳΔ＝０とする。その後、ステップ３に行く。
【００３２】
それは、平均タイミング誤差変化が比較され、差が第１の閾値を超えない場合、累積した平均タイミング誤差変化がゼロにリセットされることを意味する。したがって、少なくとも１ビットのサイクルスリップを確実に表す同じ方向の局所的に有意な変化だけが検出される。前述のように、さらに、２つの第２の閾値ＴＨを使用して、符号によって正方向または負方向のサイクルスリップを検出することができる。ＤＰＬＬと略記されるデジタル位相ロックループであるタイミング回復用制御ループのパラメータを考慮して、第１の閾値ＴＨΔおよび第２の閾値ＴＨは選択されなければならない。そのような制御ループ中のループフィルタＬＦは、一般に、位相誤差および周波数誤差の両方を扱う２次ループフィルタである。それは、チャネルビット期間に関して正規化された１ビットスリップが１つのタイミング位相誤差を示し、そのようなタイミング位相変化を行うのに制御ループが必要とする時間は、チャネルビット期間に関して正規化される場合、
【００３３】
【数１】
【００３４】
に近似的に等しく、ここで、Ｋｆは、雑音抑制の減衰係数の
【００３５】
【数２】
【００３６】
の周波数依存利得部分であり、Ｋｐは制御ループの位相依存利得部分であることを意味する。
【００３７】
それは、例えば、雑音抑制の減衰係数ζ＝１．５および位相依存利得部分Ｋp＝０．００３を有する所与の制御ループでは、制御ループは、２π／ωd≒６２８に対応するそのようなタイミング位相変化を行うための正規化時間を必要とすることを意味する。その結果、１ビットスリップは６２８サンプルに対応し、評価ウィンドウは前記サンプルの数を考慮に入れて決定されなければならない。
【００３８】
さらに、タイミング誤差の累積変化は、サイクルスリップ検出のための前記第２の閾値と比較されるべきであり、その結果、前記第２の閾値は０．５と１との間の範囲で選択されなければならない。例示的な実施形態に関連して、第２の閾値の値ＴＨ＝０．６は信頼できる検出に十分であることが見いだされた。それは、例えば、４つの累積変化がサイクルスリップ検出に使用されるべきである場合、第１の閾値ＴＨΔは第２の閾値ＴＨの４分の１でなければならず、ウィンドウサイズは約６２８／４＝１５７サンプルでなければならないことを意味する。あるいは、例えば、６２８／８≒７８サンプルのウィンドウサイズを選択することができ、そのとき、第１の閾値ＴＨΔは０．０７５のように選択されなければならない。簡単な実装では、２Mのウィンドウサイズを使用することができる。したがって、前述の例では、第１の閾値ＴＨΔ＝０．１５を考慮して１２８サンプルのウィンドウサイズを使用することができ、またはＴＨΔ＝０．０７５に等しい第１の閾値に対する６４サンプルのウィンドウサイズを適用できる。すなわち、より小さいウィンドウサイズでは、対応してより小さいＴＨΔを選択しなければならない。
【００３９】
それは、符号間干渉、低い信号対雑音比、および周波数オフセットがある状態でも適用可能である、サイクルスリップを検出するための信頼できる方法が推奨されることを意味する。前記改善されたサイクルスリップ検出の根拠は、符号間干渉、低い信号対雑音比、および周波数オフセットに対する頑健性である。ループフィルタＬＦはローパスフィルタであり、タイミング誤差評価雑音を既にフィルタ除去しているが、これは小さいウィンドウでタイミング誤差を平均化することによって強化される。したがって、変化の比較ならびに有意な変化の評価は、タイミング誤差評価雑音に対するシステム頑健性を向上させる。
【００４０】
２４０００から４４０００に渡るサンプルインデックスＳＩについてチャネルビット期間ＣＢｔに関して正規化されたフィルタ処理後のタイミング誤差およびそれの平均の例が図４に示される。平均値を形成するための２５６サンプルに等しいブロック長またはウィンドウ、ＴＨΔ＝０．１５に等しい第１の閾値、およびＴＨ＝０．６０に等しい第２の閾値は、図５に示すようなサイクルスリップＣＳＩの検出をもたらす。
【００４１】
推奨するサイクルスリップ検出は符号間干渉、低い信号対雑音比、および周波数オフセットがある状態でサイクルスリップＣＳＩを確実に検出するが、サイクルスリップの数は誤って検出される。誤って検出されたサイクルスリップの数ＷＮは、図５に前記サイクルスリップを囲む円によって示される。それは、一見して、サイクルスリップ検出の推奨する方法はサイクルスリップ補正に適用できないことを意味する。しかし、これに関連する問題は、サイクルスリップを示すために使用される第２の閾値ＴＨ＝０．６０が同じ方向の連続的な変化にとって比較的小さいことであることが見いだされた。最悪の場合、平均タイミング誤差の連続する変化ＳΔ＝１．２は２つの連続するサイクルスリップとして検出されることになるが、実際には１つだけである。したがって、第３の閾値、すなわちいわゆる許容閾値ＴＨtolを使用して、サイクルスリップサイズの誤った決定、すなわち同じ方向のタイミング誤差の連続する変化中のビットシフトの数の誤った決定を避ける。累積変化がこの許容閾値ＴＨtolよりも少ない場合、１つのサイクルスリップだけが示される。それは、図９に示されるような推奨する方法の修正バージョンがサイクルスリップ補償に使用されることを意味する。
【００４２】
図９の流れ図によって示される修正されたサイクルスリップ検出は以下のステップで実行される。
【００４３】
１．初期化：ｉ＝１、τ0＝０、ＳΔ＝０、ｎｅｘｔＢｌｋ＝０、ここで、τ0は、サンプルの第１のブロックを扱うためにτi−τi-1の整合性のためにだけ導入される。新しい変数ｎｅｘｔＢｌｋは前に検出されたサイクルスリップの次のブロックを示すために導入される。変数ｎｅｘｔＢｌｋ＝１は、同じ方向の連続する変化中にサイクルスリップの間違った数を検出しないようにすることと関連する。
【００４４】
２．２つの隣接するブロック間に、平均化されたフィルタ処理後のタイミング誤差に関して有意な変化がある、すなわち、｜τi−τi-1｜＞ＴＨΔである場合、ステップ４に行き、さもなければ、変化をＳΔ＝０にリセットし、ｎｅｘｔＢｌｋ＝０をセットする。
【００４５】
前述のように２つの方向の変化に対して２つの閾値を規定することも可能である。
【００４６】
３．ブロックインデックスを増加させてｉ＝ｉ＋１とし、ステップ２に行く。
【００４７】
４．３つの条件が考えられる。
・ ｎｅｘｔＢｌｋ＝１、すなわち、現在のブロックが前に検出されたサイクルスリップのまさに次のブロックである。
・ ｏｌｄＳｉｇｎ＝ｓｉｇｎ｛τi−τi-1｝は、現在の変化が前に検出されたサイクルスリップと同じ方向であることを示し、ここで、ｏｌｄＳｉｇｎは最後に検出されたサイクルスリップの方向を示す。
・ ｜ｏｌｄＳΔ＋τi−τi-1｜＜ＴＨtolは、同じ方向の連続的する変化が許容閾値ＴＨtolによって予め定められた許容範囲を超えないことを示し、ここで、ｏｌｄＳΔは最後のサイクルスリップの累積したタイミング誤差変化を示す。
【００４８】
３つの条件が全て満たされる場合、更新は累積したタイミング誤差変化に対して実行されず、変数ｎｅｘｔＢｌｋはｎｅｘｔＢｌｋ＝０にセットされ、最後のサイクルスリップの累積したタイミング誤差変化は更新されてｏｌｄＳΔ←ｏｌｄＳΔ＋τi−τi-1となって次にステップ３に行き、さもなければ、ＳΔ←ＳΔ＋（τi−τi-1）およびｎｅｘｔＢｌｋ＝０である。
【００４９】
５．サイクルスリップ条件を検査する。ＳΔの大きさが第２の閾値ＴＨよりも大きい場合、サイクルスリップが検出されたと表明し、ｏｌｄＳΔ＝ＳΔ、ｏｌｄＳｉｇｎ＝ｓｉgｎ｛ＳΔ｝、ｎｅｘｔＢｌｋ＝０、ＳΔ＝０をセットし、次に、ステップ３に行く。
【００５０】
推奨した方法の修正は、サイクルスリップの検出に加えてサイクルスリップの正確な数も与え、それにより、この方法は信頼できるサイクルスリップ補償、すなわち信頼できるタイミング回復にも適用可能になることを意味する。
【００５１】
既に前述したように、２つの閾値を使用して正方向または負方向のサイクルスリップを検出することができる。
【００５２】
それは、サイクルスリップが検出される場合、累積したタイミング誤差変化の符号および大きさは、サイクルスリップ補償および信頼できるタイミング回復のためのサンプル挿入またはサンプル削除に適用できることを意味する。
【００５３】
タイミング回復のために、補間回路ＩＰの出力は先入れ先出しメモリＦＩＦＯに接続され、データは、図８に示すように、サイクルスリップの方向および数に関して、検出されたサイクルスリップに応じて制御される。
【００５４】
図１０に示すようにチャネル知識をもつビット検出Ｂｄに適用できる本発明の一実施形態によれば、図８に示された要素に加えて、部分応答イコライザＰＲＥＱが補間タイミング回復ループに埋め込まれる。イコライザＰＲＥＱは、全チャネルインパルス応答を所望の部分応答ターゲットにまで整形し、その結果、イコライザＰＲＥＱ出力は、部分応答ターゲットによるチャネルビットの畳み込みにフィルタ処理後の付加雑音を加えたものに等しい。したがって、図１０に示すように、図８の符号検出器ＳｙＤは部分応答レベル検出器ＰＲＬｄと取り替えられる。
【００５５】
補間回路ＩＰの再サンプリングのタイミングは、タイミング誤差検出器ＴＥＤ、ループフィルタＬＦ、および数値制御発振器ＮＣＯを含むデジタル位相ロックループによって調整され、サイクルスリップは前記先入れ先出しメモリＦＩＦＯによって補正される。
【００５６】
タイミング回復用制御ループのループフィルタＬＦに接続されたサイクルスリップ検出器ＣＳＤ、および前記サイクルスリップ検出器ＣＳＤに接続されたサイクルスリップサイズ評価器ＣＳｓＥｖの構成が図１３に示される。前述の方法によれば、サイクルスリップ検出器ＣＳＤは、ループフィルタＬＦによって供給されるフィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するための平均タイミング誤差値生成手段ＡＴＥを含む。平均タイミング誤差値生成手段ＡＴＥの出力は、現在の平均タイミング誤差値と前の平均タイミング誤差値と間の差を第１の閾値ＴＨΔと比較するための第１の比較器ＣＯＭＰ１に接続され、第１の比較器ＣＯＭＰ１は、第１の閾値ＴＨΔを連続的に超える平均タイミング誤差値を累積するためのアキュムレータＡＣＣＵに接続される。サイクルスリップ検出信号を供給するために、前記アキュムレータＡＣＣＵは、累積した平均タイミング誤差変化ＳΔを第２の閾値ＴＨと比較する第２の比較器ＣＯＭＰ２に接続され、サイクルスリップの数を決定するために、前記アキュムレータＡＣＣＵはサイクルスリップサイズ評価器ＣＳｓＥｖに接続され、サイクルスリップサイズ評価器ＣＳｓＥｖは、累積した平均タイミング誤差変化ＳΔを第３の閾値ＴＨtolと比較する第３の比較器ＣＯＭＰ３によって形成される。第２の比較器ＣＯＭＰ２の出力は、例えば、接続された先入れ先出しメモリＦＩＦＯにサイクルスリップ検出信号を供給するサイクルスリップ検出器ＣＳＤの出力を形成し、第３の比較器ＣＯＭＰ３の出力は、検出されたサイクルスリップの数に従って信号を供給するサイクルスリップサイズ評価器ＣＳｓＥｖの出力である。サイクルスリップ検出器ＣＳＤの平均タイミング誤差値生成手段ＡＴＥは、例えば、値を累積するアキュムレータ、および平均値を生成するために値の右シフトを決定するカウンタのような、よく知られており、したがって図示されていない平均値を生成する手段である。
【００５７】
タイミング回復のためのサイクルスリップ検出に関して提案した方法および構成の利点は、雑音および不適切に選ばれたタイミングループパラメータに対する頑健性の増強、周波数オフセットをもつシステムの適用可能性、ならびに改善された信号完全性およびシステム性能である。推奨したタイミング回復のさらなる利点は、完全デジタル実装と、サンプル挿入またはサンプル削除が、向上した信頼性を伴ってサンプル領域で行われることである。ここで説明した実施形態は例として詳述されており、当業者なら添付の特許請求の範囲に詳述されるような本発明の範囲内にとどまる本発明の他の実施形態を実現することができる。
【技術分野】
【０００１】
本発明は、タイミング回復のためのサイクルスリップ検出の方法および構成に関し、より詳細には、補間タイミング回復として知られる技法を使用するタイミング回復制御ループおよび改善されたサイクルスリップ検出ならびに前記サイクルスリップ検出に基づく改善されたサイクルスリップ補正の完全デジタル実装に関する。
【背景技術】
【０００２】
タイミング回復の目的は、非同期でサンプリングされた読出し信号（read-out signal）をボーレート同期信号（baud rate synchronous signal）に変換することであり、ボーレート同期信号は、例えば、ビット検出、ランレングス制限復号またはジョイントビット検出およびランレングス制限復号または後続チャネル復号（subsequent channel decoding）に使用される。ＩＴＲと略記される補間タイミング回復（interpolated timing recovery）として知られる技法を使用するタイミング回復制御ループの完全デジタル実装は、図１に示すように、非特許文献１によって既に開示されている。
【０００３】
密度の増加とともに、磁気記憶システムおよび光記憶システムは高い符号間干渉および低い信号対雑音比を示し、それによりタイミング回復はより難しくなる。符号間干渉の増加および信号対雑音比の低下に関連して、サイクルスリップの確率が増加し、すなわち、タイミング回復後のサンプルは理想サンプルとして１ビットまたは複数ビットだけ左または右にシフトされる。ビット同期を失うことに起因して、サイクルスリップはバースト誤りをもたらす。
【０００４】
サイクルスリップ検出器ならびにそれを使用する位相ロックループ回路およびデジタル信号再生装置が特許文献１に既に開示されている。読出し信号のゼロ交差を位相誤差検出に使用してタイミング位相誤差を評価し、２つの隣接するゼロ交差を検査することによってサイクルスリップを検出する。しかし、ゼロ交差に基づくタイミング回復は、符号間干渉および低い信号対雑音比の条件下では十分に行われないと予想され、それは、読出し信号のゼロ交差がそのような条件下では信頼できるタイミング情報を与えないからである。さらに、２つの隣接する瞬間的なタイミング誤差がサイクルスリップを検出するために固定閾値と比較されるが、サイクルスリップは誤って評価されたタイミング誤差に敏感である可能性があり、周波数オフセットがある状態で誤った警報をもたらす可能性がある。
【０００５】
さらに、ローパスフィルタ処理を使用するサイクルスリップ検出が、Ｔｈｕｒｉｎｇｅｒによって特許文献２に既に開示されている。位相検出器出力と、閾値と比較されたフィルタ処理後の位相差とがサイクルスリップ検出に使用される。２つの搬送波をもつアナログ位相ロックループとアナログ位相検出器とを使用して位相差を決定する。
【０００６】
サイクルスリップを検出するための簡単な手法が非特許文献２に提案された。詳細には、現在評価されているタイミング誤差とその遅延したバージョンとの間の差が固定閾値よりも大きい場合、サイクルスリップが検出される。誤って評価されたタイミング誤差はサイクルスリップの誤った検出をもたらす。さらに、周波数オフセットが誤った警報を引き起こすこともある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第５，７９０，６１３号明細書
【特許文献２】米国特許第６，９７３，１５０号明細書
【非特許文献】
【０００８】
【非特許文献１】P. Kovintavewatら, “Interpolated timing recovery”, in CRC Handbook of Coding and Signal Processing for Magnetic Recording Systems, pp. 27-1--27-16, 2005
【非特許文献２】A. Nayakの論文, “Iterative Timing Recovery for Magnetic Recording Channels with Low Signal-to-Noise Ratio,” page 139, 2004
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の一態様は、特に、符号間干渉、低い信号対雑音比、および周波数オフセットがある状態でのタイミング回復ユニットの完全デジタル実装のためにサイクルスリップ検出を改善することである。
【００１０】
本発明のさらなる態様は、検出したサイクルスリップに基づく適切なサイクルスリップ補償によってシステム性能全体を改善することである。
【課題を解決するための手段】
【００１１】
タイミング回復制御ループの完全デジタル実装におけるループフィルタからの出力は、タイミング回復のためにタイミング誤差検出器からのタイミング誤差を使用する従来技術と比較して、タイミング誤差軌跡を追跡し、サイクルスリップを補正するのにより好適であることが見いだされた。
【００１２】
つまり、タイミング回復制御ループの完全デジタル実装におけるループフィルタの出力信号から平均タイミング誤差を形成し、連続する平均タイミング誤差の変化を第１の閾値と比較することが推奨される。第１の閾値を超えるフィルタ処理後のタイミング誤差の隣接するブロックにおける平均タイミング誤差値の変化が累積され、第２の閾値を超える隣接するブロックの累積した平均タイミング誤差変化がサイクルスリップ検出に使用される。フィルタ処理後のタイミング誤差のブロックを形成する所定の評価ウィンドウ（evaluation window）を使用して、ループフィルタの出力信号から平均タイミング誤差を形成する。評価ウィンドウサイズはループフィルタパラメータに依存し、さらに、閾値はそれに対応して選択されなければならない。速いタイミング誤差変化は前記平均値を形成することによって除去され、サイクルスリップ検出は、累積した平均値変化を、予想される振幅変動に応じて０．５と１との間の範囲で選択することができる前記第２の閾値と比較することによって行われる。しかし、０．６が前記第２の閾値にとって非常によい実行値であることを見いだした。閾値を超えるかまたはそれに達する同じ方向の有意なタイミング誤差変化だけが、サイクルスリップ検出を行うために考慮に入れられるように、平均タイミング誤差は累積される。隣接するブロックのフィルタ処理後のタイミング誤差の平均タイミング誤差変化が比較され、差が第１の閾値を超えないかまたはそれに達することがない場合、前記比較の結果はゼロにリセットされる。したがって、局所的に有意な変化だけが評価される。さらに、第３の閾値が、サイクルスリップサイズの誤った決定、すなわち、同じ方向の連続する変化の間のビットシフトの数の誤った決定を避けるために使用される。
【００１３】
サイクルスリップが検出されると、累積したタイミング誤差変化の符号（sign）と大きさとを使用してサイクルスリップの方向とサイズとを決定する。最後に、サンプル挿入またはサンプル削除が、推奨したサイクルスリップ検出に従って検出および決定されたサイクルスリップに基づいてサイクルスリップ補償のために実行される。
【００１４】
明らかに、タイミング誤差変化が両方向にあると予想され、平均値から引き出された有意なタイミング誤差変化だけでは分解能が低下し、同じ方向の有意なタイミング誤差変化しか評価しないことがサイクルスリップの数および方向を確実に決定するのを妨げていると予想できるとき、平均タイミング誤差を使用し、同じ方向の有意なタイミング誤差だけを考慮に入れることによってサイクルスリップ検出を行うのは一見して適切な方法でないように見える。
【００１５】
サイクルスリップの数に関連する問題は、平均タイミング誤差からサイクルスリップ検出を行うために比較的小さい第１の閾値が選択されなければならず、最悪の場合、平均タイミング誤差の０．６の連続的な変化が、実際には１つだけであるのに、２つの連続するサイクルスリップとして検出されることである。
【００１６】
しかし、現在の平均タイミング誤差と前の平均タイミング誤差との比較に由来する符号から方向を引き出し、許容閾値として第３の閾値を使用することによってサイクルスリップの数を決定することが可能であることを見いだした。推奨する方法および構成は、雑音および不適切に選ばれたタイミングループパラメータに対する頑健性（robustness）、周波数オフセットをもつシステムの適用可能性、ならびに改善された信号完全性およびシステム性能のために改善されたサイクルスリップ検出およびサイクルスリップ補正を提供する。推奨する解決策による改善の１つの根拠は、タイミング回復制御ループ中のループフィルタがローパスフィルタであり、そのローパスフィルタはタイミング誤差評価雑音をある程度まで既にフィルタ除去し、したがって雑音に対するシステム頑健性を向上させることに基づいている。しかし、ループフィルタの出力信号は正しい評価を妨げる多くの揺らぎ（fluctuation）を示し、その結果、一見して、ループフィルタの出力信号はサイクルスリップの方向および数の検出に悪影響を有すると想定されるにもかかわらず、平均タイミング誤差の有意な変化がサイクルスリップ検出に使用される。一方、ループフィルタの出力信号の前記揺らぎの故に、前記平均タイミング誤差はより信頼できるサイクルスリップを本質的に検出するのにより好適である。
【００１７】
タイミング回復のために、先入れ先出し（first-in first-out）メモリが付加され、サンプル挿入またはサンプル削除が、推奨したサイクルスリップ検出に従って検出および決定されたサイクルスリップに応じて制御される。それは、タイミング回復が、有利には、対応する誤り率をもつ広いガウス分布を有する時間領域の代わりにサンプル領域において確実に行われることを意味する。例えば、磁気記憶システムおよび光記憶システムに関するようなチャネル知識により適用可能である本発明の一実施形態によれば、部分応答イコライザが補間タイミング回復ループに埋め込まれる。イコライザは、全チャネルインパルス応答を所望の部分応答ターゲットにまで整形し、その結果、イコライザは部分応答ターゲットによるチャネルビットの畳み込みにフィルタ処理後の付加雑音を加えたものに等しい。補間回路の再サンプリングのタイミングは、タイミング誤差検出器、ループフィルタ、および数値制御発振器を含むデジタル位相ロックループによって調整され、サイクルスリップは前記先入れ先出しメモリによって補正される。
【００１８】
タイミング回復のためのサイクルスリップ検出に関して提案する方法および構成の利点は、信頼性、雑音および不適切に選ばれたタイミングループパラメータに対する頑健性の増強、周波数オフセットをもつシステムの適用可能性、ならびに改善された信号完全性およびシステム性能である。
【００１９】
本発明をよりよく理解するために、例示的な一実施形態が添付の図面を参照しながら以下の説明で詳述される。
【００２０】
本発明の例示的な実施形態が添付の図面を参照しながら説明される。
【図面の簡単な説明】
【００２１】
【図１】従来技術で知られている補間タイミング回復のためのタイミング回復制御ループの完全デジタル実装のブロック図である。
【図２】補間タイミング回復のためのタイミング回復制御ループにおけるループフィルタの出力の信号の図である。
【図３】本発明に従ってサイクルスリップを検出する方法を示す流れ図である。
【図４】フィルタ処理後のタイミング誤差およびその平均の図である。
【図５】図４に示された平均タイミング誤差から誤って検出されたサイクルスリップを含む図である。
【図６】フィルタ処理後のタイミング誤差およびその平均の図である。
【図７】図６に示された平均タイミング誤差から本発明に従って検出されたサイクルスリップの図である。
【図８】サイクルスリップを検出し補正するための例示的な構成のブロック図である。
【図９】サイクルスリップの方向および数を検出する方法を示す流れ図である。
【図１０】チャネル知識によりサイクルスリップを検出し補正するための例示的な構成のブロック図である。
【図１１】図２の第１のサイクルスリップを示す、雑音のない部分応答基準信号および部分応答イコライザの出力の信号の図である。
【図１２】図２の第２のサイクルスリップを示す、雑音のない部分応答基準信号および部分応答イコライザの出力の信号の図である。
【図１３】サイクルスリップ検出器およびサイクルスリップサイズ評価器のブロック図である。
【発明を実施するための形態】
【００２２】
同様の数字および文字は、諸図面の図の全体を通して同様の要素を示す。
【００２３】
最初に図１を参照すると、図１は、全体的に、非特許文献１の図２７．２に開示されているような補間タイミング回復のためのタイミング回復制御ループの完全デジタル実装の基本部分を示す。例えば、高密度データ記憶媒体を読み取ることによって供給されたまたは移動電話によって受信されたようなデジタルデータを含む受信アナログ信号ＲＡＳは、固定サンプリング周波数ｆｓｆを有するアナログデジタル変換器ＡＤＣに与えられ、それは、受信信号が非同期でサンプリングされることを意味する。非同期サンプリングの利点は、サンプリング周波数が符号周波数（symbol frequency）の倍数である必要がなく、補間タイミング回復として知られているシステムをタイミング調整に使用して、高いデータレートによるオーバーサンプリングなしで、またはわずかな、例えば５％のオーバーサンプリングにより同期したサンプルを得ることである。図１に示されたような完全デジタルタイミング回復回路は、直列接続された前記アナログデジタル変換器ＡＤＣ、補間回路ＩＰ、およびデータ検出器ＤＤ、ならびに補間回路ＩＰを含む補間制御ループを含む。補間制御ループは、直接におよび符号検出器ＳｙＤを介して補間回路ＩＰの出力に接続されているタイミング誤差検出器ＴＥＤと、ループフィルタＬＦと、次のサンプリング位相オフセットを更新するためのデジタルアキュムレータｄＡＣＣと、補間回路ＩＰに接続された補間回路制御ユニットＩＰＣとを含む。補間フィルタに基づく完全デジタルタイミング回復回路は、最小平均二乗誤差手法を考慮して設計される。それにもかかわらず、Ｐ．Ｋｏｖｉｎｔａｖｅｗａｔらによって開示された分析によれば、そのようなシステムは、符号間干渉、低い信号対雑音比、および周波数オフセットがある状態に敏感であることが既に示されている。これは図２に示された図によって確認される。図２は、図１による補間タイミング回復のためのタイミング回復制御ループ中のループフィルタＬＦの出力の信号を示し、サイクルスリップＣＳ１およびＣＳ２が存在する。サイクルスリップは、受信したサンプルが、タイミング回復後に理想サンプルとして１ビットまたは複数ビットだけ左または右にシフトされることを意味する。図２に示すように、非同期にサンプリングされた受信信号ＲＡＳは、補間回路制御ループ中のループフィルタＬＦの出力において、サンプルインデックスＳＩに依存する、チャネルビット期間ＣＢｔに関して正規化されたフィルタ処理後のタイミング誤差に変動を引き起こす。ループフィルタＬＦの後のフィルタ処理後のタイミング誤差またはいわゆるチャネルビット時間誤差の有意な変化がサイクルスリップＣＳ１、ＣＳ２を示す。図２は、補間回路ＩＰの出力信号にサイクルスリップがある場合、連続的に有意な変化がループフィルタＬＦの後のフィルタ処理後のタイミング誤差に生じることを示している。図２に示されたようなサイクルスリップＣＳ１、ＣＳ２があることを明白にするために、部分応答イコライザＰＲＥＱが図１０に示されるように補間回路ＩＰに接続され、部分応答イコライザ出力信号と、対応するサンプルインデックスＳＩの部分応答基準信号との比較が図１１および図１２に示される。イコライザ出力信号は実線によって示され、破線は雑音のない部分応答基準信号を示す。図１１および図１２は、図２に示されたサイクルスリップＣＳ１、ＣＳ２の領域のサンプリングインデックスＳＩに関連する、図１０の部分応答イコライザＰＲＥＱの出力における信号の振幅値Ａを示す。図１１における振幅値Ａの異なるサンプリングインデックスＳＩへのシフトは図２に示された第１のサイクルスリップＣＳ１を示し、図１２に示された２サンプルのサイクルスリップは図２のサイクルスリップＣＳ２に対応する。前記図２は、周波数評価誤差によって引き起こされた周波数オフセットのために、タイミング回復ループがタイミング変動をゆっくりと追跡することも示している。そのような周波数評価誤差は、例えば、固定小数点実装の量子化誤差によって引き起こされることがある。周波数評価誤差のさらなる発生源は、例えば、一定角速度のためのディスク回転数変動である。さらに図２から、固定閾値が使用され、瞬間的なフィルタ処理後のタイミング誤差が固定閾値と比較される場合、多くの振幅値が誤って検出されることになることが明らかである。さらに、従来の部分応答最大尤度推定システムの場合におけるフィルタ処理後のタイミング誤差の遅いタイミング変動に加えて、残余等化誤差（residual equalization error）および／または雑音によって引き起こされた速く変化する部分がある。
【００２４】
前述の理由により、タイミング回復制御ループの完全デジタル実装のための改善されたサイクルスリップ検出、および検出されたサイクルスリップに基づく適切なサイクルスリップ補償が推奨される。改善されたサイクルスリップ検出ならびに改善されたサイクルスリップ検出に基づくサイクルスリップの補正のための構成の実施形態が、図８および図１０のブロック図によって示される。図８に示された実施形態は、図１から既に分かっている全ての要素と、さらに加えて、補間回路制御ループ中のループフィルタＬＦの出力に接続されたサイクルスリップ検出器ＣＳＤならびに補間回路ＩＰとデータ検出器ＤＤとの間に配置された先入れ先出しメモリＦＩＦＯとを含む。先入れ先出しメモリＦＩＦＯは、先入れ先出しメモリＦＩＦＯを制御するために、直接ラインを介してならびに検出されたサイクルスリップの数を与えるサイクルスリップサイズ評価器ＣＳｓＥｖを介して、サイクルスリップ検出器ＣＳＤにさらに接続される。本発明の一般原理は補間回路制御ループ中のループフィルタＬＦの出力信号をサイクルスリップ検出に使用することに基づいているので、図８の前記追加の要素は図１０による実施形態にも同様に配置される。サイクルスリップ検出器ＣＳＤは、ループフィルタＬＦの出力で供給されるフィルタ処理後のタイミング誤差を平均化する手段を含む。したがって、フィルタ処理後のタイミング誤差信号はブロックに分割され、平均タイミング誤差はこれらのブロックに対して評価される。ブロック長は、Ｍを正の整数として、２Mのように選択することができ、その結果、平均化は単純に右シフトすることによって達成され、効率的なハードウェア実装によって実現することができる。その場合に、平均化はアキュムレータおよびカウンタによって行うことができ、アキュムレータはフィルタ処理後のタイミング誤差を累積し、カウンタはシフト、すなわち平均化をいつ行うかを決定する。それは、平均化が効率的なハードウェア実装によって実現できることを意味する。フィルタ処理後のタイミング誤差の速く変化する変動は、フィルタ処理後のタイミング誤差を平均化することによって首尾よく抑制される。さらに、平均化は簡単なフィルタ処理方法と見なすことができる。あるいは、前述の平均化でなく、例えばローパスフィルタのような異なるフィルタ処理方法を使用して速く変化する変動を抑制することができるが、平均化は簡単で効果的な解決策を提供する。平均化は、フィルタ処理後のタイミング誤差のブロックを形成する所定の評価ウィンドウを使用して、ループフィルタの出力信号から平均タイミング誤差を形成することを意味する。評価ウィンドウサイズは、制御ループの位相依存利得部分、およびタイミング位相誤差へのループフィルタ利得の影響によって決まることになる雑音抑制の減衰係数（damping factor）のようなループフィルタパラメータに依存し、さらに、それに応じて、閾値は以下でより詳細に説明されるように選択されなければならない。下記において、フィルタ処理後のタイミング誤差という用語は、補間回路制御ループ中のループフィルタＬＦの出力でのタイミング誤差を意味することを述べるために使用される。閾値を超える同じ方向の有意なタイミング誤差変化だけが、サイクルスリップ検出を行うために考慮に入れられるように、平均タイミング誤差は累積される。前記累積（accumulation）の意味するところは、平均タイミング誤差変化が比較され、その結果は、差が第１および第２の閾値を超えない場合ゼロにリセットされることである。したがって、少なくとも１ビットのサイクルスリップを表す局所的に有意な変化だけが検出される。
【００２５】
サイクルスリップ検出の方法は、図３に示された流れ図によって示され、ここで、ｉはブロックインデックスｉを示し、τiはｉ番目のブロックの平均化されたフィルタ処理後のタイミング誤差を示し、ＳΔはサイクルスリップ指標として平均タイミング誤差の累積変化を示す。図３は簡潔な説明のための例としての方法を示すが、フィルタ処理後のタイミング誤差の平均化に関して再帰的実施も可能である。平均化されたフィルタ処理後のタイミング誤差を累積することに基づくサイクルスリップ検出ＣＳＤは、図３に示されるような以下のステップで実行される。
【００２６】
１．初期化：ｉ＝１、τ0＝０、ＳΔ＝０、ここで、τ0は、第１のブロックを扱うためにτi−τi-1の整合性のためにだけ導入される。
【００２７】
２．２つの隣接するブロック間に、平均化されたフィルタ処理後のタイミング誤差に関して有意な変化がある、すなわち、ＴＨΔが第１の閾値を示すとして、｜τi−τi-1｜＞ＴＨΔである場合，ステップ４に行き、さもなければフィルタ処理後のタイミング誤差の平均の累積変化をリセットしてＳΔ＝０とする。
【００２８】
２つの方向の変化に対して２つの第１の閾値＋ＴＨΔおよび−ＴＨΔを規定することも可能である。すなわち、τi−τi-1が正である場合、τi−τi-1は正の第１の閾値と比較され、さもなければ、τi−τi-1は負の第１の閾値と比較される。そして、これらの２つの第１の閾値＋ＴＨΔ、−ＴＨΔは、さらに、異なる大きさで選択することができ、符号は方向を示す。
【００２９】
３．ブロックインデックスを増加させてｉ＝ｉ＋１とし、ステップ２に行く。
【００３０】
４．累積したタイミング誤差変化を更新して、ＳΔ＝ＳΔ＋（τi−τi-1）とする。平均タイミング誤差の累積変化ＳΔの更新は、現在評価しているブロックへの前のブロックからの揺らぎの影響を低減させる、（τi−τi-1）の符号と異なる符号を有することがあり、その結果、確実にサイクルスリップを示す同じ方向の有意な変化だけが評価されることになる。
【００３１】
５．サイクルスリップ条件を検査する。平均タイミング誤差の累積変化ＳΔの大きさが第２の閾値ＴＨよりも大きい場合、サイクルスリップ検出器ＣＳＤによって検出されたとしてサイクルスリップを表明し、リセットしてＳΔ＝０とする。その後、ステップ３に行く。
【００３２】
それは、平均タイミング誤差変化が比較され、差が第１の閾値を超えない場合、累積した平均タイミング誤差変化がゼロにリセットされることを意味する。したがって、少なくとも１ビットのサイクルスリップを確実に表す同じ方向の局所的に有意な変化だけが検出される。前述のように、さらに、２つの第２の閾値ＴＨを使用して、符号によって正方向または負方向のサイクルスリップを検出することができる。ＤＰＬＬと略記されるデジタル位相ロックループであるタイミング回復用制御ループのパラメータを考慮して、第１の閾値ＴＨΔおよび第２の閾値ＴＨは選択されなければならない。そのような制御ループ中のループフィルタＬＦは、一般に、位相誤差および周波数誤差の両方を扱う２次ループフィルタである。それは、チャネルビット期間に関して正規化された１ビットスリップが１つのタイミング位相誤差を示し、そのようなタイミング位相変化を行うのに制御ループが必要とする時間は、チャネルビット期間に関して正規化される場合、
【００３３】
【数１】
【００３４】
に近似的に等しく、ここで、Ｋｆは、雑音抑制の減衰係数の
【００３５】
【数２】
【００３６】
の周波数依存利得部分であり、Ｋｐは制御ループの位相依存利得部分であることを意味する。
【００３７】
それは、例えば、雑音抑制の減衰係数ζ＝１．５および位相依存利得部分Ｋp＝０．００３を有する所与の制御ループでは、制御ループは、２π／ωd≒６２８に対応するそのようなタイミング位相変化を行うための正規化時間を必要とすることを意味する。その結果、１ビットスリップは６２８サンプルに対応し、評価ウィンドウは前記サンプルの数を考慮に入れて決定されなければならない。
【００３８】
さらに、タイミング誤差の累積変化は、サイクルスリップ検出のための前記第２の閾値と比較されるべきであり、その結果、前記第２の閾値は０．５と１との間の範囲で選択されなければならない。例示的な実施形態に関連して、第２の閾値の値ＴＨ＝０．６は信頼できる検出に十分であることが見いだされた。それは、例えば、４つの累積変化がサイクルスリップ検出に使用されるべきである場合、第１の閾値ＴＨΔは第２の閾値ＴＨの４分の１でなければならず、ウィンドウサイズは約６２８／４＝１５７サンプルでなければならないことを意味する。あるいは、例えば、６２８／８≒７８サンプルのウィンドウサイズを選択することができ、そのとき、第１の閾値ＴＨΔは０．０７５のように選択されなければならない。簡単な実装では、２Mのウィンドウサイズを使用することができる。したがって、前述の例では、第１の閾値ＴＨΔ＝０．１５を考慮して１２８サンプルのウィンドウサイズを使用することができ、またはＴＨΔ＝０．０７５に等しい第１の閾値に対する６４サンプルのウィンドウサイズを適用できる。すなわち、より小さいウィンドウサイズでは、対応してより小さいＴＨΔを選択しなければならない。
【００３９】
それは、符号間干渉、低い信号対雑音比、および周波数オフセットがある状態でも適用可能である、サイクルスリップを検出するための信頼できる方法が推奨されることを意味する。前記改善されたサイクルスリップ検出の根拠は、符号間干渉、低い信号対雑音比、および周波数オフセットに対する頑健性である。ループフィルタＬＦはローパスフィルタであり、タイミング誤差評価雑音を既にフィルタ除去しているが、これは小さいウィンドウでタイミング誤差を平均化することによって強化される。したがって、変化の比較ならびに有意な変化の評価は、タイミング誤差評価雑音に対するシステム頑健性を向上させる。
【００４０】
２４０００から４４０００に渡るサンプルインデックスＳＩについてチャネルビット期間ＣＢｔに関して正規化されたフィルタ処理後のタイミング誤差およびそれの平均の例が図４に示される。平均値を形成するための２５６サンプルに等しいブロック長またはウィンドウ、ＴＨΔ＝０．１５に等しい第１の閾値、およびＴＨ＝０．６０に等しい第２の閾値は、図５に示すようなサイクルスリップＣＳＩの検出をもたらす。
【００４１】
推奨するサイクルスリップ検出は符号間干渉、低い信号対雑音比、および周波数オフセットがある状態でサイクルスリップＣＳＩを確実に検出するが、サイクルスリップの数は誤って検出される。誤って検出されたサイクルスリップの数ＷＮは、図５に前記サイクルスリップを囲む円によって示される。それは、一見して、サイクルスリップ検出の推奨する方法はサイクルスリップ補正に適用できないことを意味する。しかし、これに関連する問題は、サイクルスリップを示すために使用される第２の閾値ＴＨ＝０．６０が同じ方向の連続的な変化にとって比較的小さいことであることが見いだされた。最悪の場合、平均タイミング誤差の連続する変化ＳΔ＝１．２は２つの連続するサイクルスリップとして検出されることになるが、実際には１つだけである。したがって、第３の閾値、すなわちいわゆる許容閾値ＴＨtolを使用して、サイクルスリップサイズの誤った決定、すなわち同じ方向のタイミング誤差の連続する変化中のビットシフトの数の誤った決定を避ける。累積変化がこの許容閾値ＴＨtolよりも少ない場合、１つのサイクルスリップだけが示される。それは、図９に示されるような推奨する方法の修正バージョンがサイクルスリップ補償に使用されることを意味する。
【００４２】
図９の流れ図によって示される修正されたサイクルスリップ検出は以下のステップで実行される。
【００４３】
１．初期化：ｉ＝１、τ0＝０、ＳΔ＝０、ｎｅｘｔＢｌｋ＝０、ここで、τ0は、サンプルの第１のブロックを扱うためにτi−τi-1の整合性のためにだけ導入される。新しい変数ｎｅｘｔＢｌｋは前に検出されたサイクルスリップの次のブロックを示すために導入される。変数ｎｅｘｔＢｌｋ＝１は、同じ方向の連続する変化中にサイクルスリップの間違った数を検出しないようにすることと関連する。
【００４４】
２．２つの隣接するブロック間に、平均化されたフィルタ処理後のタイミング誤差に関して有意な変化がある、すなわち、｜τi−τi-1｜＞ＴＨΔである場合、ステップ４に行き、さもなければ、変化をＳΔ＝０にリセットし、ｎｅｘｔＢｌｋ＝０をセットする。
【００４５】
前述のように２つの方向の変化に対して２つの閾値を規定することも可能である。
【００４６】
３．ブロックインデックスを増加させてｉ＝ｉ＋１とし、ステップ２に行く。
【００４７】
４．３つの条件が考えられる。
・ ｎｅｘｔＢｌｋ＝１、すなわち、現在のブロックが前に検出されたサイクルスリップのまさに次のブロックである。
・ ｏｌｄＳｉｇｎ＝ｓｉｇｎ｛τi−τi-1｝は、現在の変化が前に検出されたサイクルスリップと同じ方向であることを示し、ここで、ｏｌｄＳｉｇｎは最後に検出されたサイクルスリップの方向を示す。
・ ｜ｏｌｄＳΔ＋τi−τi-1｜＜ＴＨtolは、同じ方向の連続的する変化が許容閾値ＴＨtolによって予め定められた許容範囲を超えないことを示し、ここで、ｏｌｄＳΔは最後のサイクルスリップの累積したタイミング誤差変化を示す。
【００４８】
３つの条件が全て満たされる場合、更新は累積したタイミング誤差変化に対して実行されず、変数ｎｅｘｔＢｌｋはｎｅｘｔＢｌｋ＝０にセットされ、最後のサイクルスリップの累積したタイミング誤差変化は更新されてｏｌｄＳΔ←ｏｌｄＳΔ＋τi−τi-1となって次にステップ３に行き、さもなければ、ＳΔ←ＳΔ＋（τi−τi-1）およびｎｅｘｔＢｌｋ＝０である。
【００４９】
５．サイクルスリップ条件を検査する。ＳΔの大きさが第２の閾値ＴＨよりも大きい場合、サイクルスリップが検出されたと表明し、ｏｌｄＳΔ＝ＳΔ、ｏｌｄＳｉｇｎ＝ｓｉgｎ｛ＳΔ｝、ｎｅｘｔＢｌｋ＝０、ＳΔ＝０をセットし、次に、ステップ３に行く。
【００５０】
推奨した方法の修正は、サイクルスリップの検出に加えてサイクルスリップの正確な数も与え、それにより、この方法は信頼できるサイクルスリップ補償、すなわち信頼できるタイミング回復にも適用可能になることを意味する。
【００５１】
既に前述したように、２つの閾値を使用して正方向または負方向のサイクルスリップを検出することができる。
【００５２】
それは、サイクルスリップが検出される場合、累積したタイミング誤差変化の符号および大きさは、サイクルスリップ補償および信頼できるタイミング回復のためのサンプル挿入またはサンプル削除に適用できることを意味する。
【００５３】
タイミング回復のために、補間回路ＩＰの出力は先入れ先出しメモリＦＩＦＯに接続され、データは、図８に示すように、サイクルスリップの方向および数に関して、検出されたサイクルスリップに応じて制御される。
【００５４】
図１０に示すようにチャネル知識をもつビット検出Ｂｄに適用できる本発明の一実施形態によれば、図８に示された要素に加えて、部分応答イコライザＰＲＥＱが補間タイミング回復ループに埋め込まれる。イコライザＰＲＥＱは、全チャネルインパルス応答を所望の部分応答ターゲットにまで整形し、その結果、イコライザＰＲＥＱ出力は、部分応答ターゲットによるチャネルビットの畳み込みにフィルタ処理後の付加雑音を加えたものに等しい。したがって、図１０に示すように、図８の符号検出器ＳｙＤは部分応答レベル検出器ＰＲＬｄと取り替えられる。
【００５５】
補間回路ＩＰの再サンプリングのタイミングは、タイミング誤差検出器ＴＥＤ、ループフィルタＬＦ、および数値制御発振器ＮＣＯを含むデジタル位相ロックループによって調整され、サイクルスリップは前記先入れ先出しメモリＦＩＦＯによって補正される。
【００５６】
タイミング回復用制御ループのループフィルタＬＦに接続されたサイクルスリップ検出器ＣＳＤ、および前記サイクルスリップ検出器ＣＳＤに接続されたサイクルスリップサイズ評価器ＣＳｓＥｖの構成が図１３に示される。前述の方法によれば、サイクルスリップ検出器ＣＳＤは、ループフィルタＬＦによって供給されるフィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するための平均タイミング誤差値生成手段ＡＴＥを含む。平均タイミング誤差値生成手段ＡＴＥの出力は、現在の平均タイミング誤差値と前の平均タイミング誤差値と間の差を第１の閾値ＴＨΔと比較するための第１の比較器ＣＯＭＰ１に接続され、第１の比較器ＣＯＭＰ１は、第１の閾値ＴＨΔを連続的に超える平均タイミング誤差値を累積するためのアキュムレータＡＣＣＵに接続される。サイクルスリップ検出信号を供給するために、前記アキュムレータＡＣＣＵは、累積した平均タイミング誤差変化ＳΔを第２の閾値ＴＨと比較する第２の比較器ＣＯＭＰ２に接続され、サイクルスリップの数を決定するために、前記アキュムレータＡＣＣＵはサイクルスリップサイズ評価器ＣＳｓＥｖに接続され、サイクルスリップサイズ評価器ＣＳｓＥｖは、累積した平均タイミング誤差変化ＳΔを第３の閾値ＴＨtolと比較する第３の比較器ＣＯＭＰ３によって形成される。第２の比較器ＣＯＭＰ２の出力は、例えば、接続された先入れ先出しメモリＦＩＦＯにサイクルスリップ検出信号を供給するサイクルスリップ検出器ＣＳＤの出力を形成し、第３の比較器ＣＯＭＰ３の出力は、検出されたサイクルスリップの数に従って信号を供給するサイクルスリップサイズ評価器ＣＳｓＥｖの出力である。サイクルスリップ検出器ＣＳＤの平均タイミング誤差値生成手段ＡＴＥは、例えば、値を累積するアキュムレータ、および平均値を生成するために値の右シフトを決定するカウンタのような、よく知られており、したがって図示されていない平均値を生成する手段である。
【００５７】
タイミング回復のためのサイクルスリップ検出に関して提案した方法および構成の利点は、雑音および不適切に選ばれたタイミングループパラメータに対する頑健性の増強、周波数オフセットをもつシステムの適用可能性、ならびに改善された信号完全性およびシステム性能である。推奨したタイミング回復のさらなる利点は、完全デジタル実装と、サンプル挿入またはサンプル削除が、向上した信頼性を伴ってサンプル領域で行われることである。ここで説明した実施形態は例として詳述されており、当業者なら添付の特許請求の範囲に詳述されるような本発明の範囲内にとどまる本発明の他の実施形態を実現することができる。
【特許請求の範囲】
【請求項１】
フィルタ処理後のタイミング誤差信号を供給するタイミング回復制御ループ中のループフィルタ（ＬＦ）と、サイクルスリップ検出器とを有するデジタル実装されたタイミング回復ユニットによるサイクルスリップ検出の方法であって、
前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するステップと、
第１の閾値（ＴＨΔ）を超える隣接するブロックの前記平均タイミング誤差値の変化を累積するステップと、
隣接するブロックの累積した平均タイミング誤差変化（ＳΔ）が第２の閾値（ＴＨ）を超える場合、サイクルスリップを表明するステップと
を含むことを特徴とする方法。
【請求項２】
前記フィルタ処理後のタイミング誤差信号は、ブロックに対する平均タイミング誤差値を生成するためにサンプルのブロックに分割されることを特徴とする請求項１に記載の方法。
【請求項３】
ローパスフィルタが、前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するために使用されることを特徴とする請求項１に記載の方法。
【請求項４】
２つの隣接するブロック間の平均タイミング誤差値変化（τi−τi-1）が比較され、差が前記第１の閾値（ＴＨΔ）を超えない場合、前記比較の結果はゼロにリセットされることを特徴とする請求項１に記載の方法。
【請求項５】
サイクルスリップの方向が、累積した平均タイミング誤差変化（ＳΔ）の符号に従って決定されることを特徴とする請求項１に記載の方法。
【請求項６】
累積した平均タイミング誤差変化（ＳΔ）は、サイクルスリップの数を決定するために第３の閾値（ＴＨtol）と比較されることを特徴とする請求項１に記載の方法。
【請求項７】
第２の閾値（ＴＨ）を超える前記累積した平均タイミング誤差変化（ＳΔ）、累積した平均タイミング誤差変化（ＳΔ）の符号、および累積した平均タイミング誤差変化（ＳΔ）と第３の閾値（ＴＨtol）との比較が、タイミング回復のためのサイクルスリップ補償を行うために先入れ先出しメモリ（ＦＩＦＯ）におけるサンプル挿入または削除に使用されることを特徴とする請求項１に記載の方法。
【請求項８】
フィルタ処理後のタイミング誤差信号を供給するタイミング回復制御ループ中のループフィルタ（ＬＦ）と、サイクルスリップ検出器とを有するデジタル実装されたタイミング回復ユニットによるサイクルスリップ検出の構成であって、
前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成する平均タイミング誤差値生成手段（ＡＴＥ）が設けられ、
現在の平均タイミング誤差値と前の平均タイミング誤差値との間の差を第１の閾値（ＴＨΔ）と比較する第１の比較器（ＣＯＭＰ１）が、前記平均タイミング誤差値生成手段（ＡＴＥ）に印加され、
前記第１の閾値（ＴＨΔ）を超える隣接するブロックの平均タイミング誤差値の変化を累積するアキュムレータ（ＡＣＣＵ）が、前記第１の比較器（ＣＯＭＰ１）に接続され、
累積した平均タイミング誤差変化（ＳΔ）が第２の閾値（ＴＨ）を超える場合、前記アキュムレータ（ＡＣＣＵ）に印加された第２の比較器（ＣＯＭＰ２）がサイクルスリップ検出信号を供給することを特徴とする構成。
【請求項９】
前記平均タイミング誤差値生成手段（ＡＴＥ）は、前記ループフィルタ（ＬＦ）によって供給されたフィルタ処理後のタイミング誤差値を累積するためのアキュムレータと、平均タイミング誤差値を生成するためにフィルタ処理後のタイミング誤差値の右シフトを決定するためのカウンタとを含むことを特徴とする請求項８に記載の構成。
【請求項１０】
累積した平均タイミング誤差変化（ＳΔ）を第３の閾値（ＴＨtol）と比較することによって、サイクルスリップの数を決定するための第３の比較器（ＣＯＭＰ３）をさらに含むことを特徴とする請求項８に記載の構成。
【請求項１１】
前記サイクルスリップ検出器（ＣＳＤ）は先入れ先出しメモリ（ＦＩＦＯ）に接続され、前記先入れ先出しメモリ（ＦＩＦＯ）は、サンプル挿入または削除によってサイクルスリップ補償を制御するための完全デジタル実装されたタイミング回復ユニット中のタイミング回復手段の出力に接続されることを特徴とする請求項８に記載の構成。
【請求項１２】
前記タイミング回復手段の前記出力は、完全デジタル実装されたタイミング回復ユニット中の補間回路（ＩＰ）の出力であることを特徴とする請求項１１に記載の構成。
【請求項１３】
前記タイミング回復手段の前記出力は、前記完全デジタル実装されたタイミング回復ユニットの前記タイミング回復制御ループ中に配置された部分応答イコライザ（ＰＲＥＱ）の出力であることを特徴とする請求項１１に記載の構成。
【請求項１】
フィルタ処理後のタイミング誤差信号を供給するタイミング回復制御ループ中のループフィルタ（ＬＦ）と、サイクルスリップ検出器とを有するデジタル実装されたタイミング回復ユニットによるサイクルスリップ検出の方法であって、
前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するステップと、
第１の閾値（ＴＨΔ）を超える隣接するブロックの前記平均タイミング誤差値の変化を累積するステップと、
隣接するブロックの累積した平均タイミング誤差変化（ＳΔ）が第２の閾値（ＴＨ）を超える場合、サイクルスリップを表明するステップと
を含むことを特徴とする方法。
【請求項２】
前記フィルタ処理後のタイミング誤差信号は、ブロックに対する平均タイミング誤差値を生成するためにサンプルのブロックに分割されることを特徴とする請求項１に記載の方法。
【請求項３】
ローパスフィルタが、前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成するために使用されることを特徴とする請求項１に記載の方法。
【請求項４】
２つの隣接するブロック間の平均タイミング誤差値変化（τi−τi-1）が比較され、差が前記第１の閾値（ＴＨΔ）を超えない場合、前記比較の結果はゼロにリセットされることを特徴とする請求項１に記載の方法。
【請求項５】
サイクルスリップの方向が、累積した平均タイミング誤差変化（ＳΔ）の符号に従って決定されることを特徴とする請求項１に記載の方法。
【請求項６】
累積した平均タイミング誤差変化（ＳΔ）は、サイクルスリップの数を決定するために第３の閾値（ＴＨtol）と比較されることを特徴とする請求項１に記載の方法。
【請求項７】
第２の閾値（ＴＨ）を超える前記累積した平均タイミング誤差変化（ＳΔ）、累積した平均タイミング誤差変化（ＳΔ）の符号、および累積した平均タイミング誤差変化（ＳΔ）と第３の閾値（ＴＨtol）との比較が、タイミング回復のためのサイクルスリップ補償を行うために先入れ先出しメモリ（ＦＩＦＯ）におけるサンプル挿入または削除に使用されることを特徴とする請求項１に記載の方法。
【請求項８】
フィルタ処理後のタイミング誤差信号を供給するタイミング回復制御ループ中のループフィルタ（ＬＦ）と、サイクルスリップ検出器とを有するデジタル実装されたタイミング回復ユニットによるサイクルスリップ検出の構成であって、
前記フィルタ処理後のタイミング誤差信号から平均タイミング誤差値を生成する平均タイミング誤差値生成手段（ＡＴＥ）が設けられ、
現在の平均タイミング誤差値と前の平均タイミング誤差値との間の差を第１の閾値（ＴＨΔ）と比較する第１の比較器（ＣＯＭＰ１）が、前記平均タイミング誤差値生成手段（ＡＴＥ）に印加され、
前記第１の閾値（ＴＨΔ）を超える隣接するブロックの平均タイミング誤差値の変化を累積するアキュムレータ（ＡＣＣＵ）が、前記第１の比較器（ＣＯＭＰ１）に接続され、
累積した平均タイミング誤差変化（ＳΔ）が第２の閾値（ＴＨ）を超える場合、前記アキュムレータ（ＡＣＣＵ）に印加された第２の比較器（ＣＯＭＰ２）がサイクルスリップ検出信号を供給することを特徴とする構成。
【請求項９】
前記平均タイミング誤差値生成手段（ＡＴＥ）は、前記ループフィルタ（ＬＦ）によって供給されたフィルタ処理後のタイミング誤差値を累積するためのアキュムレータと、平均タイミング誤差値を生成するためにフィルタ処理後のタイミング誤差値の右シフトを決定するためのカウンタとを含むことを特徴とする請求項８に記載の構成。
【請求項１０】
累積した平均タイミング誤差変化（ＳΔ）を第３の閾値（ＴＨtol）と比較することによって、サイクルスリップの数を決定するための第３の比較器（ＣＯＭＰ３）をさらに含むことを特徴とする請求項８に記載の構成。
【請求項１１】
前記サイクルスリップ検出器（ＣＳＤ）は先入れ先出しメモリ（ＦＩＦＯ）に接続され、前記先入れ先出しメモリ（ＦＩＦＯ）は、サンプル挿入または削除によってサイクルスリップ補償を制御するための完全デジタル実装されたタイミング回復ユニット中のタイミング回復手段の出力に接続されることを特徴とする請求項８に記載の構成。
【請求項１２】
前記タイミング回復手段の前記出力は、完全デジタル実装されたタイミング回復ユニット中の補間回路（ＩＰ）の出力であることを特徴とする請求項１１に記載の構成。
【請求項１３】
前記タイミング回復手段の前記出力は、前記完全デジタル実装されたタイミング回復ユニットの前記タイミング回復制御ループ中に配置された部分応答イコライザ（ＰＲＥＱ）の出力であることを特徴とする請求項１１に記載の構成。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００９−２７８６２１（Ｐ２００９−２７８６２１Ａ）
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−１０１２７６（Ｐ２００９−１０１２７６）
【出願日】平成２１年４月１７日（２００９．４．１７）
【出願人】（５０１２６３８１０）トムソン ライセンシング (2,848)
【氏名又は名称原語表記】Ｔｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ
【住所又は居所原語表記】４６ Ｑｕａｉ Ａ． Ｌｅ Ｇａｌｌｏ， Ｆ−９２１００ Ｂｏｕｌｏｇｎｅ−Ｂｉｌｌａｎｃｏｕｒｔ， Ｆｒａｎｃｅ
【Ｆターム（参考）】
【公開日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００９−１０１２７６（Ｐ２００９−１０１２７６）
【出願日】平成２１年４月１７日（２００９．４．１７）
【出願人】（５０１２６３８１０）トムソン ライセンシング (2,848)
【氏名又は名称原語表記】Ｔｈｏｍｓｏｎ Ｌｉｃｅｎｓｉｎｇ
【住所又は居所原語表記】４６ Ｑｕａｉ Ａ． Ｌｅ Ｇａｌｌｏ， Ｆ−９２１００ Ｂｏｕｌｏｇｎｅ−Ｂｉｌｌａｎｃｏｕｒｔ， Ｆｒａｎｃｅ
【Ｆターム（参考）】
[ Back to top ]