チップフィルムパッケージ、及びこれを含むディスプレイパネルアセンブリ
【課題】リード間の短絡を抑え、かつリードと外部端子との間に十分な接触面積を確保したまま、リードのファインピッチ化を実現できるチップフィルムパッケージ、及びそれを含むディスプレイパネルアセンブリを提供する。
【解決手段】本発明によるチップフィルムパッケージでは、絶縁材から成るベースフィルムの上に形成されている配線パターンが、その一端に形成されているリードを介して外部端子に接続されている。そのリードでは、ベースフィルムに接した第１面の幅が、外部端子に接続されている第２面の幅より狭い。
【解決手段】本発明によるチップフィルムパッケージでは、絶縁材から成るベースフィルムの上に形成されている配線パターンが、その一端に形成されているリードを介して外部端子に接続されている。そのリードでは、ベースフィルムに接した第１面の幅が、外部端子に接続されている第２面の幅より狭い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイパネルアセンブリに関し、特にそれに搭載されたチップフィルムパッケージに関する。
【背景技術】
【０００２】
近年、携帯電話、携帯情報端末、液晶表示パネル、ノートブック型コンピュータなど、電子機器の小型化、薄型化、軽量化が進んでいる。それに伴い、それらの電子機器での半導体装置（半導体チップ）の実装技術についても、小型化、軽量化、高機能化、高性能化、高密度化が進められている。特に、チップフィルムパッケージの利用頻度が増えている。
【０００３】
チップフィルムパッケージでは、ポリイミドなどの絶縁材で構成されたベースフィルムに配線パターンとリードとが形成され、それらが互いに連結されている。チップフィルムパッケージの製造には通常、タブ（ＴＡＢ；Tape Automated Bonding）方式が用いられている。ＴＡＢ方式では特に、半導体チップの上に予め形成された複数のバンプを一度に配線パターンに接合させる。このようなＴＡＢ方式によって製造されたチップフィルムパッケージを特にタブテープと称することもある。
【特許文献１】特開2005−109255号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ディスプレイパネルアセンブリでは、ディスプレイパネルを駆動する回路にチップフィルムパッケージが利用されている。その場合、チップフィルムパッケージのリードはディスプレイパネルの信号線に電気的に接続されている。ディスプレイパネルの解像度が高いほど信号線のピッチは狭い。従って、ディスプレイパネルに対する更なる高解像度の要求に応えるには、チップフィルムパッケージのリードの更なるファインピッチ化が必要である。
【０００５】
しかし、従来のチップフィルムパッケージでは、リード間の短絡を抑えたままでリードのピッチを更に狭めるには、リード全体の幅の縮小が必要である。従って、リードと外部端子との間に十分な接触面積を確保することが困難である。特にディスプレイパネルアセンブリでは、チップフィルムパッケージがディスプレイパネルの縁に沿って折り曲げられて実装される。その場合、リードとディスプレイパネルの接続端子との間の接触面積が不十分であれば、両者の間にクラックが発生しやすい。クラックは、チップフィルムパッケージからディスプレイパネルへの信号の伝達を阻むので好ましくない。このように、従来のチップフィルムパッケージではリードの幅に下限があるので、リードの更なるファインピッチ化が困難である。
【０００６】
本発明は、リード間の短絡を抑え、かつリードと外部端子との間に十分な接触面積を確保したまま、リードの更なるファインピッチ化を実現することができるチップフィルムパッケージ、及び、そのようなファインピッチのチップフィルムパッケージを含むディスプレイパネルアセンブリの提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明によるチップフィルムパッケージは好ましくはディスプレイパネルアセンブリに搭載される。そのチップフィルムパッケージは、絶縁材から成るベースフィルム、そのベースフィルムの上に形成されて所定の回路を構成する配線パターン、及び、その配線パターンの一端に形成されて外部端子（好ましくは、ディスプレイパネルの周縁部に設けられている接続端子）に接続されるリード、を含む。特にそのリードでは、ベースフィルムに接する第１面の幅が、外部端子に接続される第２面の幅より狭い。
【発明の効果】
【０００８】
本発明によるチップフィルムパッケージでは上記の通り、リードの断面が台形状であり、特に、ベースフィルムに接するリードの第１面の幅が、外部端子に接続されるリードの第２面の幅より狭い。第１面の幅を十分に狭くすれば、リード間の短絡が最も生じやすいベースフィルムの表面で、リードの間隔を十分に大きく確保できる。一方、第２面の幅を十分に広くすれば、リードと外部端子との間に十分な接触面積を確保できる。このように、本発明によるチップフィルムパッケージは、リード間の短絡による不良を防止すると共に、リードと外部端子との間の確実な接触を維持したまま、リードの更なるファインピッチ化を実現できる。
【発明を実施するための最良の形態】
【０００９】
本発明の一実施形態によるディスプレイパネルアセンブリは好ましくは液晶表示装置に利用される。その他に、ＰＤＰまたは有機ＥＬディスプレイなどの表示装置に利用されても良い。
本発明の実施形態によるチップフィルムパッケージは好ましくはそのディスプレイパネルアセンブリに実装され、ディスプレイパネルを駆動するための半導体チップがベースフィルムの上にＴＡＢ方式によって接合されている。更に好ましくは、チップフィルムパッケージがチップオンフィルム（ＣＯＦ）として形成されている。その他に、テープキャリアパッケージ（ＴＣＰ）として形成されていても良い。
【００１０】
以下、添付の図面を参照しながら本発明の実施形態によるチップフィルムパッケージ及びそれを含むディスプレイパネルアセンブリを説明する。
図1は、そのディスプレイパネルアセンブリの斜視図である。図1に示されているように、ディスプレイパネルアセンブリ200は、ディスプレイパネル210、複数のゲートチップフィルムパッケージ150、151、152、複数のデータチップフィルムパッケージ99、100、及び印刷回路基板220を含む。
【００１１】
ディスプレイパネル210は下部基板212と上部基板214とで構成されている。下部基板212は、ゲート線232、データ線234、薄膜トランジスタ、画素電極などを備えている。上部基板214は下部基板212より小さく、液晶層を隔てて下部基板212に対向している。上部基板214は、ブラックマトリックス、カラーフィルタ、共通電極などを備えている。ゲートチップフィルムパッケージ150、151、152は下部基板212の一端でゲート線232に接続されている。データチップフィルムパッケージ99、100は下部基板212の他端でデータ線234に接続されている。
【００１２】
印刷回路基板220には複数の駆動回路が実装されている。これらの駆動回路は好ましくは半導体チップである。印刷回路基板220の端部にはデータチップフィルムパッケージ99、100が接続されている。印刷回路基板220に実装された駆動回路はデータチップフィルムパッケージ99、100の各々に対してはデータ駆動信号を入力し、ゲートチップフィルムパッケージ150、151、152の各々に対してはゲート駆動信号を、データチップフィルムパッケージ99とゲート駆動信号伝送線230a、230b、230cとを通して入力する。
【００１３】
複数のゲート線232は、画像が表示される下部基板212の有効表示領域では等間隔に並んでいる。一方、下部基板212の周縁部（非有効表示領域）では、隣接する所定の本数から成るグループごとに集められ、間隔の狭い束を成している。更に、各グループが異なるゲートチップフィルムパッケージ150、151、152に接続されている。
複数のデータ線234は、下部基板212の有効表示領域では等間隔に並んでいる。一方、下部基板212の周縁部（非有効表示領域）では、隣接する所定の本数から成るグループごとに集められ、間隔の狭い束を成している。更に、各グループが異なるデータチップフィルムパッケージ99、100に接続されている。
【００１４】
各ゲートチップフィルムパッケージ150、151、152ではベースフィルム上に配線パターンが形成されている。更に、ゲート駆動用半導体チップがその配線パターンに電気的に接続されている。ゲート駆動用半導体チップは好ましくは、配線パターンにＴＡＢ方式で実装されている。各ゲートチップフィルムパッケージ150、151、152は、印刷回路基板220から出力されるゲート駆動信号を下部基板212の薄膜トランジスタに伝送する。
【００１５】
第１のデータチップフィルムパッケージ99はディスプレイパネル210にゲート駆動信号及びデータ駆動信号の両方を提供する。第２のデータチップフィルムパッケージ100はディスプレイパネル210にデータ駆動信号のみを提供する。第１のデータチップフィルムパッケージ99では、ベースフィルム上に配線パターンが形成されている。更に、データ駆動用半導体チップがその配線パターンに電気的に接続されている。データ駆動用半導体チップは好ましくはその配線パターンにＴＡＢ方式で実装されている。配線パターンの一部は、データ駆動用半導体チップには接続されることなく、下部基板212に設けられている第１のゲート駆動信号伝送線230aに接続されている。第１のゲート駆動信号伝送線230aは、印刷回路基板220から出力されるゲート駆動信号を第１のゲートチップフィルムパッケージ150に伝送する。配線パターンの他の部分はデータ駆動用半導体チップに接続され、更にそのデータ駆動用半導体チップを通して下部基板212のデータ線234に接続されている。それらの接続部分を通し、印刷回路基板220から出力されるデータ駆動信号が下部基板212の薄膜トランジスタに伝送される。第１のデータチップフィルムパッケージ99を除く第２のデータチップフィルムパッケージ100では、第１のデータチップフィルムパッケージ99と同様に、ベースフィルム上に配線パターンが形成され、その配線パターンにデータ駆動用半導体チップが電気的に接続されている。データ駆動用半導体チップは好ましくは、配線パターンにＴＡＢ方式で実装されている。第２のデータチップフィルムパッケージ100は、印刷回路基板220から出力されるデータ駆動信号を下部基板212の薄膜トランジスタに伝送する。
【００１６】
第１のゲートチップフィルムパッケージ150と第１のデータチップフィルムパッケージ99との間に挟まれた下部基板212の角には、第１のゲート駆動信号伝送線230aが配置されている。第１のゲート駆動信号伝送線230aの一端は第１のゲートチップフィルムパッケージ150に接続され、他端は第１のデータチップフィルムパッケージ99に接続されている。ゲート線232の各グループの間には、第１のゲート駆動信号伝送線230aから分離された別のゲート駆動信号伝送線（第２のゲート駆動信号伝送線230b、第３のゲート駆動信号伝送線230c等）が配置されている。各ゲート駆動信号伝送線230b、230cは下部基板212の縁からゲート線232の各グループに対して平行に延び、約90°ずつ2回折れ曲がり、ゲート線232の別のグループに対して平行に下部基板212の縁に戻っている。
【００１７】
本発明の実施形態によるディスプレイパネルアセンブリ200では、印刷回路基板220からディスプレイパネル210への信号供給が下記のように行われる。
外部の情報処理装置（例えばコンピュータ本体）から印刷回路基板220に画像信号が入力されるとき、印刷回路基板220は、入力された画像信号に応じてゲート駆動信号及びデータ駆動信号を生成する。データ駆動信号は、データチップフィルムパッケージ99、100の各配線パターンを通ってデータ駆動用半導体チップに入力され、そこで処理される。処理されたデータ駆動信号は、各データチップフィルムパッケージ99、100の配線パターンを通って下部基板212のデータ線234に入力される。
【００１８】
一方、ゲート駆動信号は、第１のデータチップフィルムパッケージ99の配線パターンの一部を通って下部基板212の第１のゲート駆動信号伝送線230aに入力される。ゲート駆動信号の一部は、第１のゲート駆動信号伝送線230aと第１のゲートチップフィルムパッケージ150の配線パターンとを通ってゲート駆動用半導体チップに入力され、そこで処理される。その処理によって得られるゲート出力信号は、第１のゲートチップフィルムパッケージ150の配線パターンを通って下部基板212のゲート線232に入力される。ゲート駆動信号の別の一部は、第１のゲートチップフィルムパッケージ150のゲート駆動用半導体チップによっては処理されず、第２のゲート駆動信号伝送線230bを通って第２のゲートチップフィルムパッケージ151に伝送される。同様に、ゲート駆動信号の更に別の一部が、第２のゲートチップフィルムパッケージ151のゲート駆動用半導体チップによっては処理されず、第３のゲート駆動信号伝送線230cを通って第３のゲートチップフィルムパッケージ152に伝送される。同様な過程を繰り返すことにより、各ゲートチップフィルムパッケージ150、151、152でゲート駆動信号が処理され、各処理によって得られたゲート出力信号が、各ゲートチップフィルムパッケージ150、151、152から下部基板212の各ゲート線232に入力される。
【００１９】
下部基板212のゲート線232にゲート出力信号が印加されれば、そのゲート線232に接続されている複数の薄膜トランジスタが全てターンオンする。更に、ターンオンした薄膜トランジスタを通して画素電極に、データ駆動用半導体チップからデータ電圧が印加される。その結果、画素電極と共通電極との間には電界が形成される。その電界が上部基板214と下部基板212との間に挟まれた液晶の配列を変化させる。その配列の変化に伴って各画素の透過率が変化することにより、所定の画像がディスプレイパネル210の有効表示領域に表示される。
【００２０】
以下、図2〜図4を参照しながら、本発明の実施形態によるデータチップフィルムパッケージの構造、特に、ディスプレイパネルに接着された部分について詳しく説明する。図2は、本発明の実施形態によるデータチップフィルムパッケージの斜視図である。図3は、図2のデータチップフィルムパッケージとディスプレイパネルとの間の接続部分の分解組立図である。図4は、図3に示されている直線A−A’に沿った断面図である。以下の説明では、図1に示されている第２のデータチップフィルムパッケージ100を例に挙げる。
【００２１】
データチップフィルムパッケージ100は軟性材質のベースフィルム110を含む。ベースフィルム110の一面には配線パターンが形成されている。配線パターンの末端にはリード120、126が形成され、外部配線に接続される。配線パターンには更に、データ駆動用半導体チップ140がＴＡＢ方式で実装されている。ベースフィルム110は好ましくは絶縁材から成り、更に好ましくは、ポリイミド樹脂又はポリエステル樹脂から成る。リードは、ベースフィルム110の一端に形成された入力リード120と、ベースフィルム110の他端に形成された出力リード126とを含む。配線パターンは入力配線パターン122と出力配線パターン124とを含む。入力配線パターン122は入力リード120から実質的に直線状に延びてデータ駆動用半導体チップ140に接続されている。出力配線パターン124は出力リード126から実質的に直線状に延びてデータ駆動用半導体チップ140に接続されている。データ駆動用半導体チップ140は、入力配線パターン122と出力配線パターン124とのそれぞれに、バンプ142を用いてボンディングされている。
【００２２】
配線パターン及びリードは好ましくは、銅（Cu）などの金属材料の箔から成る。更に好ましくは、銅箔の表面が、錫、金、ニッケル、または半田でメッキされている。ここで、ベースフィルム110の上に銅箔を形成する方法としては、キャスティング、ラミネーティング、電気メッキなどがある。キャスティングは、圧延銅箔の上に液状の絶縁材を噴射し、熱硬化によりその絶縁材からベースフィルムを形成する方法である。ラミネーティングは、ベースフィルムと圧延銅箔とを熱圧着する方法である。電気メッキは、銅を溶かした電解質溶液中に、銅シード層を蒸着したベースフィルムを入れ、その溶液中に電気を流してベースフィルムの上に銅箔を形成する方法である。
【００２３】
上記の方法でベースフィルムの上に形成された銅箔に対し、フォトリソグラフィ工程及びエッチング工程を行い、銅箔をパターニングする。それにより、銅箔に配線パターン及びリードを形成する。そのエッチング工程では特に、異方性エッチング液を用い、配線パターン及びリードをオーバーエッチングする。それにより、例えば図4に示されているように、出力リード126にアンダーカットが発生する。すなわち、異方性エッチング液により、ベースフィルム110の表面に接した出力リード126の部分が特に大きくエッチングされるので、ベースフィルム110の表面に接した出力リード126の第１面302の幅Wbが、その反対側の第２面304の幅Wtより狭くなる。こうして、出力リード126の断面が台形状に成る。
【００２４】
図2に示されているように、データ駆動用半導体チップ140が実装されているベースフィルム110の部分（チップ実装部）及びリード以外の部分は好ましくは保護膜130で覆われ、配線パターンが保護されている。保護膜130としては好ましくは、ソルダレジストが使用される。
【００２５】
図3に示されているように、データチップフィルムパッケージ100は下部基板212のデータ線234と、異方性導電フィルム（ＡＣＦ）240によって接続されている。図4に示されているように、異方性導電フィルム240は両面テープ構造であり、熱硬化性の接着剤242の中に微細な導電粒子244が混合されている。図3に示されているように、下部基板212の周縁部で、データ線234の各グループの端部に異方性導電フィルム240とデータチップフィルムパッケージ100とを順番に重ね、高温の圧力を加える。そのとき、図4に示されているように、各データ線234の末端と出力リード126の第２面304との間に挟まれた導電粒子244が砕け、導電粒子244の破片を介してデータ線234と出力リード126との間が通電可能に成る。一方、出力リード126の周囲には接着剤242が充填される。その接着剤242を加熱して硬化させることにより、下部基板212とデータチップフィルムパッケージ100との間が接着される。
【００２６】
図4に示されているように、出力リード126の断面が台形状である。特に、ベースフィルム110に接する出力リード126の第１面302の幅Wbが、データ線234に接続されている第２面304の幅Wtより狭い。それにより、以下に述べる通り、データ線234と出力リード126との間の接続を安定に維持したまま、出力リード126のファインピッチ化を実現できる。
隣接する二つの出力リード126の間での短絡を防いだまま、出力リード126のピッチPを減少させるには、出力リード126の幅を縮小しなければならない。ここで、出力リード126の間での短絡はベースフィルム110の表面に沿って生じる危険性が最も高い。そこで、第１面の幅Wbを十分に小さくすることにより、出力リード126の間での短絡が防止される。
【００２７】
一方、出力リード126の第２面304の幅Wtは第１面302の幅Wbに関わらず、それより大きく設定可能である。特に、第２面304の周囲には接着剤242が充填されているので、隣接する二つの第２面304の間の絶縁性は十分に高い。従って、出力リード126の間での短絡を防ぐために出力リード126の幅を減少させても、第２面304の幅Wtが比較的大きく維持される。それ故、データ線234と第２面304との間に十分な接触面積を確保できる。その結果、出力リード126とデータ線234との間を確実に接触させたまま、出力リード126のピッチPを減少させることができる。更に、出力リード126とデータ線234との間の接触部では、データチップフィルムパッケージ100の折り曲げに起因するクラックの進行が抑制される。こうして、データチップフィルムパッケージ100の不良の発生率を下げることができる。
【００２８】
リードの第１面302の幅Wbと第２面304の幅Wtとの間の比率Wb／Wtは好ましくは、0.6≦Wb／Wt＜1の関係を満たす。上記の通り、第１面302の幅Wbは第２面304の幅Wtより小さいので、Wb／Wt＜1である。一方、Wb／Wt≧0.6が満たされれば、第１面302の幅Wbと第２面304の幅Wtとの間の差が適度であるので、出力リード126の構造が安定に維持される。それにより、出力リード126のピッチPは好ましくは約25μm以下に、更に好ましくは約20μmまで減少できる。
【００２９】
以上、データチップフィルムパッケージ100の配線パターン及び出力リード126を説明した。尚、出力リード126の上記の構造は、ベースフィルム110の上に形成された他のリード及び配線パターン、すなわち、入力リード120、入力配線パターン122、及び出力配線パターン124に対しても適用できる。
【００３０】
以下、図5〜図7を参照しながら、本発明の実施形態によるゲートチップフィルムパッケージの構造、特に、ディスプレイパネルに接着された部分について詳しく説明する。図5は、本発明の実施形態によるゲートチップフィルムパッケージの斜視図である。図6は、図5のゲートチップフィルムパッケージとディスプレイパネルとの間の接続部分の分解組立図である。図7は、図6に示されている直線B−B’に沿った断面図である。
【００３１】
ゲートチップフィルムパッケージ150は軟性材質のベースフィルム160を含む。ベースフィルム160の一面には配線パターンが形成されている。配線パターンの末端にはリード170、176a、176bが形成されている。配線パターンには更に、ゲート駆動用半導体チップ190がＴＡＢ方式で実装されている。ベースフィルム160は好ましくは絶縁材から成り、更に好ましくは、ポリイミド樹脂またはポリエステル樹脂から成る。リードはベースフィルム160の一端に形成され、入力リード170、第１の出力リード176a、及び第２の出力リード176bを含む。配線パターンは、入力配線パターン172、第１の出力配線パターン174a、及び、第２の出力配線パターン174bを含む。入力配線パターン172は、入力リード170をゲート駆動用半導体チップ190に電気的に接続している。第１の出力配線パターン174aは、ゲート駆動用半導体チップ190を第１の出力リード176aに電気的に接続している。第２の出力配線パターン174bは、ゲート駆動用半導体チップ190を第２の出力リード176bに電気的に接続している。ゲート駆動用半導体チップ190は、入力配線パターン172、第１の出力配線パターン174a、及び第２の出力配線パターン174bの各々に、バンプ192を用いてボンディングされている。
【００３２】
入力配線パターン172は、入力リード170から延びてベースフィルム160の外周に沿って曲がり、ゲート駆動用半導体チップ190に接続されている。第１の出力配線パターン174aは、ゲート駆動用半導体チップ190から実質的に直線状に延びて第１の出力リード176aに接続されている。第２の出力配線パターン174bは、ゲート駆動用半導体チップ190から延びてベースフィルム160の外周に沿って曲がり、第２の出力リード176bに接続されている。
【００３３】
配線パターン及びリードは、図2に示されているデータチップフィルムパッケージ100の配線パターン及びリードと実質的に同じ材質を用い、実質的に同じ方法で形成することができる。特に配線パターン及びリードのパターニングでは、異方性エッチング液を用いて配線パターン及びリードをオーバーエッチングする。それにより、例えば図7に示されているように、第１の出力リード176aにはアンダーカットが発生する。すなわち異方性エッチング液により、ベースフィルム160の表面に接した第１の出力リード176aの部分が特に大きくエッチングされるので、ベースフィルム160に接した第１の出力リード176aの第１面302の幅Wbが、その反対側の第２面304の幅Wtより狭くなる。こうして、第１の出力リード176aの断面が台形状に成る。好ましくは、データチップフィルムパッケージ100の配線パターン及びリードと同様に、第１面302の幅Wbと第２面304の幅Wtとの間の比率が0.6≦Wb／Wt＜1の関係を満たす。そのとき、各リードのピッチPを好ましくは約25μm以下に、更に好ましくは約20μmまで減少できる。
【００３４】
図6に示されているように、ゲート駆動用半導体チップ190が実装されるベースフィルム160の部分（チップ実装部）及びリード以外の部分は好ましくは保護膜180で覆われ、配線パターンが保護される。保護膜180としては好ましくは、ソルダレジストが使用される。
【００３５】
図6に示されているように、ゲートチップフィルムパッケージ150は下部基板212のゲート線232と、異方性導電フィルム240によって接続されている。図7に示されているように、異方性導電フィルム240は両面テープ構造であり、熱硬化性の接着剤242の中に微細な導電粒子244が混合されている。図6に示されているように、下部基板212の周縁部で、ゲート線232の各グループの端部に異方性導電フィルム240とゲートチップフィルムパッケージ150とを順番に重ね、高温の圧力を加える。そのとき、図7に示されているように、各ゲート線232の末端と第１の出力リード176aの第２面304との間に挟まれた導電粒子244が砕け、導電粒子244の破片を介してゲート線232と第１の出力リード176aと間が通電可能に成る。同様に、入力リード170は導電粒子244の破片を介して第１のゲート駆動信号伝送線230aに通電可能に接続され、第２の出力リード176bは導電粒子244の破片を介して第２のゲート駆動信号伝送線230bに通電可能に接続される。一方、第１の出力リード176aの周囲には接着剤242が充填される。その接着剤242を加熱して硬化させることにより、下部基板212とゲートチップフィルムパッケージ150との間が接着される。
【００３６】
図4に示されている出力リード126と同様に、図7に示されているように、ゲートチップフィルムパッケージ150の配線パターン及びリードの各段面が台形状を有する。特に、ベースフィルム110に接するリード176aの第１面302の幅Wbが、ゲート線232に接続されている第２面304の幅Wtより狭い。それにより、データ線234とデータチップフィルムパッケージ100のリードとの間と同様に、ゲート線232とリード176aとの間の接続を安定に維持したまま、リード176aのファインピッチ化を実現できる。
【００３７】
以上、第１の出力リード176aについて説明した。尚、第１の出力リード176aの特徴は、ベースフィルム160の上に形成された他のリード及び配線パターン、すなわち、入力リード170、第２の出力リード176b、入力配線パターン172、第１の出力配線パターン174a、及び第２の出力配線パターン174bに対しても適用できる。
【００３８】
以上、本発明の好ましい実施形態を説明した。しかし、当業者は、本発明の技術的な思想や必須の特徴を変更することなく、本発明を他の具体的な形態によって実施できるであろう。従って、上記の実施形態は例示的なものに過ぎず、本発明の技術的範囲を限定するものではないことに留意すべきである。
【産業上の利用可能性】
【００３９】
本発明は特にディスプレイパネルアセンブリに利用されるチップフィルムパッケージに関し、上記の通り、リードの断面を台形状にする。このように、本発明は明らかに、産業上利用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態によるディスプレイパネルアセンブリの斜視図
【図２】本発明の一実施形態によるデータチップフィルムパッケージの斜視図
【図３】図2のデータチップフィルムパッケージとディスプレイパネルとの間の接続部分の分解組立図
【図４】図3に示されている直線A−A’に沿った断面図
【図５】本発明の一実施形態によるゲートチップフィルムパッケージの斜視図
【図６】図5のゲートチップフィルムパッケージとディスプレイパネルと間の接続部分の分解組立図
【図７】図6に示されている直線B−B’に沿った断面図
【符号の説明】
【００４１】
99、100 データチップフィルムパッケージ
110 ベースフィルム
120 入力リード
122 入力配線パターン
124 出力配線パターン
126 出力リード
130 保護膜
140 データ駆動用半導体チップ
142 バンプ
150 ゲートチップフィルムパッケージ
160 ベースフィルム
170 入力リード
172 入力配線パターン
174a、174b 出力配線パターン
176a、176b 出力リード
180 保護膜
190 ゲート駆動用半導体チップ
192 バンプ
200 ディスプレイパネルアセンブリ
210 ディスプレイパネル
212 下部基板
214 上部基板
220 印刷回路基板
230a、230b、230c ゲート駆動信号伝送線
232 ゲート線
234 データ線
302 第１面
304 第２面
【技術分野】
【０００１】
本発明はディスプレイパネルアセンブリに関し、特にそれに搭載されたチップフィルムパッケージに関する。
【背景技術】
【０００２】
近年、携帯電話、携帯情報端末、液晶表示パネル、ノートブック型コンピュータなど、電子機器の小型化、薄型化、軽量化が進んでいる。それに伴い、それらの電子機器での半導体装置（半導体チップ）の実装技術についても、小型化、軽量化、高機能化、高性能化、高密度化が進められている。特に、チップフィルムパッケージの利用頻度が増えている。
【０００３】
チップフィルムパッケージでは、ポリイミドなどの絶縁材で構成されたベースフィルムに配線パターンとリードとが形成され、それらが互いに連結されている。チップフィルムパッケージの製造には通常、タブ（ＴＡＢ；Tape Automated Bonding）方式が用いられている。ＴＡＢ方式では特に、半導体チップの上に予め形成された複数のバンプを一度に配線パターンに接合させる。このようなＴＡＢ方式によって製造されたチップフィルムパッケージを特にタブテープと称することもある。
【特許文献１】特開2005−109255号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ディスプレイパネルアセンブリでは、ディスプレイパネルを駆動する回路にチップフィルムパッケージが利用されている。その場合、チップフィルムパッケージのリードはディスプレイパネルの信号線に電気的に接続されている。ディスプレイパネルの解像度が高いほど信号線のピッチは狭い。従って、ディスプレイパネルに対する更なる高解像度の要求に応えるには、チップフィルムパッケージのリードの更なるファインピッチ化が必要である。
【０００５】
しかし、従来のチップフィルムパッケージでは、リード間の短絡を抑えたままでリードのピッチを更に狭めるには、リード全体の幅の縮小が必要である。従って、リードと外部端子との間に十分な接触面積を確保することが困難である。特にディスプレイパネルアセンブリでは、チップフィルムパッケージがディスプレイパネルの縁に沿って折り曲げられて実装される。その場合、リードとディスプレイパネルの接続端子との間の接触面積が不十分であれば、両者の間にクラックが発生しやすい。クラックは、チップフィルムパッケージからディスプレイパネルへの信号の伝達を阻むので好ましくない。このように、従来のチップフィルムパッケージではリードの幅に下限があるので、リードの更なるファインピッチ化が困難である。
【０００６】
本発明は、リード間の短絡を抑え、かつリードと外部端子との間に十分な接触面積を確保したまま、リードの更なるファインピッチ化を実現することができるチップフィルムパッケージ、及び、そのようなファインピッチのチップフィルムパッケージを含むディスプレイパネルアセンブリの提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明によるチップフィルムパッケージは好ましくはディスプレイパネルアセンブリに搭載される。そのチップフィルムパッケージは、絶縁材から成るベースフィルム、そのベースフィルムの上に形成されて所定の回路を構成する配線パターン、及び、その配線パターンの一端に形成されて外部端子（好ましくは、ディスプレイパネルの周縁部に設けられている接続端子）に接続されるリード、を含む。特にそのリードでは、ベースフィルムに接する第１面の幅が、外部端子に接続される第２面の幅より狭い。
【発明の効果】
【０００８】
本発明によるチップフィルムパッケージでは上記の通り、リードの断面が台形状であり、特に、ベースフィルムに接するリードの第１面の幅が、外部端子に接続されるリードの第２面の幅より狭い。第１面の幅を十分に狭くすれば、リード間の短絡が最も生じやすいベースフィルムの表面で、リードの間隔を十分に大きく確保できる。一方、第２面の幅を十分に広くすれば、リードと外部端子との間に十分な接触面積を確保できる。このように、本発明によるチップフィルムパッケージは、リード間の短絡による不良を防止すると共に、リードと外部端子との間の確実な接触を維持したまま、リードの更なるファインピッチ化を実現できる。
【発明を実施するための最良の形態】
【０００９】
本発明の一実施形態によるディスプレイパネルアセンブリは好ましくは液晶表示装置に利用される。その他に、ＰＤＰまたは有機ＥＬディスプレイなどの表示装置に利用されても良い。
本発明の実施形態によるチップフィルムパッケージは好ましくはそのディスプレイパネルアセンブリに実装され、ディスプレイパネルを駆動するための半導体チップがベースフィルムの上にＴＡＢ方式によって接合されている。更に好ましくは、チップフィルムパッケージがチップオンフィルム（ＣＯＦ）として形成されている。その他に、テープキャリアパッケージ（ＴＣＰ）として形成されていても良い。
【００１０】
以下、添付の図面を参照しながら本発明の実施形態によるチップフィルムパッケージ及びそれを含むディスプレイパネルアセンブリを説明する。
図1は、そのディスプレイパネルアセンブリの斜視図である。図1に示されているように、ディスプレイパネルアセンブリ200は、ディスプレイパネル210、複数のゲートチップフィルムパッケージ150、151、152、複数のデータチップフィルムパッケージ99、100、及び印刷回路基板220を含む。
【００１１】
ディスプレイパネル210は下部基板212と上部基板214とで構成されている。下部基板212は、ゲート線232、データ線234、薄膜トランジスタ、画素電極などを備えている。上部基板214は下部基板212より小さく、液晶層を隔てて下部基板212に対向している。上部基板214は、ブラックマトリックス、カラーフィルタ、共通電極などを備えている。ゲートチップフィルムパッケージ150、151、152は下部基板212の一端でゲート線232に接続されている。データチップフィルムパッケージ99、100は下部基板212の他端でデータ線234に接続されている。
【００１２】
印刷回路基板220には複数の駆動回路が実装されている。これらの駆動回路は好ましくは半導体チップである。印刷回路基板220の端部にはデータチップフィルムパッケージ99、100が接続されている。印刷回路基板220に実装された駆動回路はデータチップフィルムパッケージ99、100の各々に対してはデータ駆動信号を入力し、ゲートチップフィルムパッケージ150、151、152の各々に対してはゲート駆動信号を、データチップフィルムパッケージ99とゲート駆動信号伝送線230a、230b、230cとを通して入力する。
【００１３】
複数のゲート線232は、画像が表示される下部基板212の有効表示領域では等間隔に並んでいる。一方、下部基板212の周縁部（非有効表示領域）では、隣接する所定の本数から成るグループごとに集められ、間隔の狭い束を成している。更に、各グループが異なるゲートチップフィルムパッケージ150、151、152に接続されている。
複数のデータ線234は、下部基板212の有効表示領域では等間隔に並んでいる。一方、下部基板212の周縁部（非有効表示領域）では、隣接する所定の本数から成るグループごとに集められ、間隔の狭い束を成している。更に、各グループが異なるデータチップフィルムパッケージ99、100に接続されている。
【００１４】
各ゲートチップフィルムパッケージ150、151、152ではベースフィルム上に配線パターンが形成されている。更に、ゲート駆動用半導体チップがその配線パターンに電気的に接続されている。ゲート駆動用半導体チップは好ましくは、配線パターンにＴＡＢ方式で実装されている。各ゲートチップフィルムパッケージ150、151、152は、印刷回路基板220から出力されるゲート駆動信号を下部基板212の薄膜トランジスタに伝送する。
【００１５】
第１のデータチップフィルムパッケージ99はディスプレイパネル210にゲート駆動信号及びデータ駆動信号の両方を提供する。第２のデータチップフィルムパッケージ100はディスプレイパネル210にデータ駆動信号のみを提供する。第１のデータチップフィルムパッケージ99では、ベースフィルム上に配線パターンが形成されている。更に、データ駆動用半導体チップがその配線パターンに電気的に接続されている。データ駆動用半導体チップは好ましくはその配線パターンにＴＡＢ方式で実装されている。配線パターンの一部は、データ駆動用半導体チップには接続されることなく、下部基板212に設けられている第１のゲート駆動信号伝送線230aに接続されている。第１のゲート駆動信号伝送線230aは、印刷回路基板220から出力されるゲート駆動信号を第１のゲートチップフィルムパッケージ150に伝送する。配線パターンの他の部分はデータ駆動用半導体チップに接続され、更にそのデータ駆動用半導体チップを通して下部基板212のデータ線234に接続されている。それらの接続部分を通し、印刷回路基板220から出力されるデータ駆動信号が下部基板212の薄膜トランジスタに伝送される。第１のデータチップフィルムパッケージ99を除く第２のデータチップフィルムパッケージ100では、第１のデータチップフィルムパッケージ99と同様に、ベースフィルム上に配線パターンが形成され、その配線パターンにデータ駆動用半導体チップが電気的に接続されている。データ駆動用半導体チップは好ましくは、配線パターンにＴＡＢ方式で実装されている。第２のデータチップフィルムパッケージ100は、印刷回路基板220から出力されるデータ駆動信号を下部基板212の薄膜トランジスタに伝送する。
【００１６】
第１のゲートチップフィルムパッケージ150と第１のデータチップフィルムパッケージ99との間に挟まれた下部基板212の角には、第１のゲート駆動信号伝送線230aが配置されている。第１のゲート駆動信号伝送線230aの一端は第１のゲートチップフィルムパッケージ150に接続され、他端は第１のデータチップフィルムパッケージ99に接続されている。ゲート線232の各グループの間には、第１のゲート駆動信号伝送線230aから分離された別のゲート駆動信号伝送線（第２のゲート駆動信号伝送線230b、第３のゲート駆動信号伝送線230c等）が配置されている。各ゲート駆動信号伝送線230b、230cは下部基板212の縁からゲート線232の各グループに対して平行に延び、約90°ずつ2回折れ曲がり、ゲート線232の別のグループに対して平行に下部基板212の縁に戻っている。
【００１７】
本発明の実施形態によるディスプレイパネルアセンブリ200では、印刷回路基板220からディスプレイパネル210への信号供給が下記のように行われる。
外部の情報処理装置（例えばコンピュータ本体）から印刷回路基板220に画像信号が入力されるとき、印刷回路基板220は、入力された画像信号に応じてゲート駆動信号及びデータ駆動信号を生成する。データ駆動信号は、データチップフィルムパッケージ99、100の各配線パターンを通ってデータ駆動用半導体チップに入力され、そこで処理される。処理されたデータ駆動信号は、各データチップフィルムパッケージ99、100の配線パターンを通って下部基板212のデータ線234に入力される。
【００１８】
一方、ゲート駆動信号は、第１のデータチップフィルムパッケージ99の配線パターンの一部を通って下部基板212の第１のゲート駆動信号伝送線230aに入力される。ゲート駆動信号の一部は、第１のゲート駆動信号伝送線230aと第１のゲートチップフィルムパッケージ150の配線パターンとを通ってゲート駆動用半導体チップに入力され、そこで処理される。その処理によって得られるゲート出力信号は、第１のゲートチップフィルムパッケージ150の配線パターンを通って下部基板212のゲート線232に入力される。ゲート駆動信号の別の一部は、第１のゲートチップフィルムパッケージ150のゲート駆動用半導体チップによっては処理されず、第２のゲート駆動信号伝送線230bを通って第２のゲートチップフィルムパッケージ151に伝送される。同様に、ゲート駆動信号の更に別の一部が、第２のゲートチップフィルムパッケージ151のゲート駆動用半導体チップによっては処理されず、第３のゲート駆動信号伝送線230cを通って第３のゲートチップフィルムパッケージ152に伝送される。同様な過程を繰り返すことにより、各ゲートチップフィルムパッケージ150、151、152でゲート駆動信号が処理され、各処理によって得られたゲート出力信号が、各ゲートチップフィルムパッケージ150、151、152から下部基板212の各ゲート線232に入力される。
【００１９】
下部基板212のゲート線232にゲート出力信号が印加されれば、そのゲート線232に接続されている複数の薄膜トランジスタが全てターンオンする。更に、ターンオンした薄膜トランジスタを通して画素電極に、データ駆動用半導体チップからデータ電圧が印加される。その結果、画素電極と共通電極との間には電界が形成される。その電界が上部基板214と下部基板212との間に挟まれた液晶の配列を変化させる。その配列の変化に伴って各画素の透過率が変化することにより、所定の画像がディスプレイパネル210の有効表示領域に表示される。
【００２０】
以下、図2〜図4を参照しながら、本発明の実施形態によるデータチップフィルムパッケージの構造、特に、ディスプレイパネルに接着された部分について詳しく説明する。図2は、本発明の実施形態によるデータチップフィルムパッケージの斜視図である。図3は、図2のデータチップフィルムパッケージとディスプレイパネルとの間の接続部分の分解組立図である。図4は、図3に示されている直線A−A’に沿った断面図である。以下の説明では、図1に示されている第２のデータチップフィルムパッケージ100を例に挙げる。
【００２１】
データチップフィルムパッケージ100は軟性材質のベースフィルム110を含む。ベースフィルム110の一面には配線パターンが形成されている。配線パターンの末端にはリード120、126が形成され、外部配線に接続される。配線パターンには更に、データ駆動用半導体チップ140がＴＡＢ方式で実装されている。ベースフィルム110は好ましくは絶縁材から成り、更に好ましくは、ポリイミド樹脂又はポリエステル樹脂から成る。リードは、ベースフィルム110の一端に形成された入力リード120と、ベースフィルム110の他端に形成された出力リード126とを含む。配線パターンは入力配線パターン122と出力配線パターン124とを含む。入力配線パターン122は入力リード120から実質的に直線状に延びてデータ駆動用半導体チップ140に接続されている。出力配線パターン124は出力リード126から実質的に直線状に延びてデータ駆動用半導体チップ140に接続されている。データ駆動用半導体チップ140は、入力配線パターン122と出力配線パターン124とのそれぞれに、バンプ142を用いてボンディングされている。
【００２２】
配線パターン及びリードは好ましくは、銅（Cu）などの金属材料の箔から成る。更に好ましくは、銅箔の表面が、錫、金、ニッケル、または半田でメッキされている。ここで、ベースフィルム110の上に銅箔を形成する方法としては、キャスティング、ラミネーティング、電気メッキなどがある。キャスティングは、圧延銅箔の上に液状の絶縁材を噴射し、熱硬化によりその絶縁材からベースフィルムを形成する方法である。ラミネーティングは、ベースフィルムと圧延銅箔とを熱圧着する方法である。電気メッキは、銅を溶かした電解質溶液中に、銅シード層を蒸着したベースフィルムを入れ、その溶液中に電気を流してベースフィルムの上に銅箔を形成する方法である。
【００２３】
上記の方法でベースフィルムの上に形成された銅箔に対し、フォトリソグラフィ工程及びエッチング工程を行い、銅箔をパターニングする。それにより、銅箔に配線パターン及びリードを形成する。そのエッチング工程では特に、異方性エッチング液を用い、配線パターン及びリードをオーバーエッチングする。それにより、例えば図4に示されているように、出力リード126にアンダーカットが発生する。すなわち、異方性エッチング液により、ベースフィルム110の表面に接した出力リード126の部分が特に大きくエッチングされるので、ベースフィルム110の表面に接した出力リード126の第１面302の幅Wbが、その反対側の第２面304の幅Wtより狭くなる。こうして、出力リード126の断面が台形状に成る。
【００２４】
図2に示されているように、データ駆動用半導体チップ140が実装されているベースフィルム110の部分（チップ実装部）及びリード以外の部分は好ましくは保護膜130で覆われ、配線パターンが保護されている。保護膜130としては好ましくは、ソルダレジストが使用される。
【００２５】
図3に示されているように、データチップフィルムパッケージ100は下部基板212のデータ線234と、異方性導電フィルム（ＡＣＦ）240によって接続されている。図4に示されているように、異方性導電フィルム240は両面テープ構造であり、熱硬化性の接着剤242の中に微細な導電粒子244が混合されている。図3に示されているように、下部基板212の周縁部で、データ線234の各グループの端部に異方性導電フィルム240とデータチップフィルムパッケージ100とを順番に重ね、高温の圧力を加える。そのとき、図4に示されているように、各データ線234の末端と出力リード126の第２面304との間に挟まれた導電粒子244が砕け、導電粒子244の破片を介してデータ線234と出力リード126との間が通電可能に成る。一方、出力リード126の周囲には接着剤242が充填される。その接着剤242を加熱して硬化させることにより、下部基板212とデータチップフィルムパッケージ100との間が接着される。
【００２６】
図4に示されているように、出力リード126の断面が台形状である。特に、ベースフィルム110に接する出力リード126の第１面302の幅Wbが、データ線234に接続されている第２面304の幅Wtより狭い。それにより、以下に述べる通り、データ線234と出力リード126との間の接続を安定に維持したまま、出力リード126のファインピッチ化を実現できる。
隣接する二つの出力リード126の間での短絡を防いだまま、出力リード126のピッチPを減少させるには、出力リード126の幅を縮小しなければならない。ここで、出力リード126の間での短絡はベースフィルム110の表面に沿って生じる危険性が最も高い。そこで、第１面の幅Wbを十分に小さくすることにより、出力リード126の間での短絡が防止される。
【００２７】
一方、出力リード126の第２面304の幅Wtは第１面302の幅Wbに関わらず、それより大きく設定可能である。特に、第２面304の周囲には接着剤242が充填されているので、隣接する二つの第２面304の間の絶縁性は十分に高い。従って、出力リード126の間での短絡を防ぐために出力リード126の幅を減少させても、第２面304の幅Wtが比較的大きく維持される。それ故、データ線234と第２面304との間に十分な接触面積を確保できる。その結果、出力リード126とデータ線234との間を確実に接触させたまま、出力リード126のピッチPを減少させることができる。更に、出力リード126とデータ線234との間の接触部では、データチップフィルムパッケージ100の折り曲げに起因するクラックの進行が抑制される。こうして、データチップフィルムパッケージ100の不良の発生率を下げることができる。
【００２８】
リードの第１面302の幅Wbと第２面304の幅Wtとの間の比率Wb／Wtは好ましくは、0.6≦Wb／Wt＜1の関係を満たす。上記の通り、第１面302の幅Wbは第２面304の幅Wtより小さいので、Wb／Wt＜1である。一方、Wb／Wt≧0.6が満たされれば、第１面302の幅Wbと第２面304の幅Wtとの間の差が適度であるので、出力リード126の構造が安定に維持される。それにより、出力リード126のピッチPは好ましくは約25μm以下に、更に好ましくは約20μmまで減少できる。
【００２９】
以上、データチップフィルムパッケージ100の配線パターン及び出力リード126を説明した。尚、出力リード126の上記の構造は、ベースフィルム110の上に形成された他のリード及び配線パターン、すなわち、入力リード120、入力配線パターン122、及び出力配線パターン124に対しても適用できる。
【００３０】
以下、図5〜図7を参照しながら、本発明の実施形態によるゲートチップフィルムパッケージの構造、特に、ディスプレイパネルに接着された部分について詳しく説明する。図5は、本発明の実施形態によるゲートチップフィルムパッケージの斜視図である。図6は、図5のゲートチップフィルムパッケージとディスプレイパネルとの間の接続部分の分解組立図である。図7は、図6に示されている直線B−B’に沿った断面図である。
【００３１】
ゲートチップフィルムパッケージ150は軟性材質のベースフィルム160を含む。ベースフィルム160の一面には配線パターンが形成されている。配線パターンの末端にはリード170、176a、176bが形成されている。配線パターンには更に、ゲート駆動用半導体チップ190がＴＡＢ方式で実装されている。ベースフィルム160は好ましくは絶縁材から成り、更に好ましくは、ポリイミド樹脂またはポリエステル樹脂から成る。リードはベースフィルム160の一端に形成され、入力リード170、第１の出力リード176a、及び第２の出力リード176bを含む。配線パターンは、入力配線パターン172、第１の出力配線パターン174a、及び、第２の出力配線パターン174bを含む。入力配線パターン172は、入力リード170をゲート駆動用半導体チップ190に電気的に接続している。第１の出力配線パターン174aは、ゲート駆動用半導体チップ190を第１の出力リード176aに電気的に接続している。第２の出力配線パターン174bは、ゲート駆動用半導体チップ190を第２の出力リード176bに電気的に接続している。ゲート駆動用半導体チップ190は、入力配線パターン172、第１の出力配線パターン174a、及び第２の出力配線パターン174bの各々に、バンプ192を用いてボンディングされている。
【００３２】
入力配線パターン172は、入力リード170から延びてベースフィルム160の外周に沿って曲がり、ゲート駆動用半導体チップ190に接続されている。第１の出力配線パターン174aは、ゲート駆動用半導体チップ190から実質的に直線状に延びて第１の出力リード176aに接続されている。第２の出力配線パターン174bは、ゲート駆動用半導体チップ190から延びてベースフィルム160の外周に沿って曲がり、第２の出力リード176bに接続されている。
【００３３】
配線パターン及びリードは、図2に示されているデータチップフィルムパッケージ100の配線パターン及びリードと実質的に同じ材質を用い、実質的に同じ方法で形成することができる。特に配線パターン及びリードのパターニングでは、異方性エッチング液を用いて配線パターン及びリードをオーバーエッチングする。それにより、例えば図7に示されているように、第１の出力リード176aにはアンダーカットが発生する。すなわち異方性エッチング液により、ベースフィルム160の表面に接した第１の出力リード176aの部分が特に大きくエッチングされるので、ベースフィルム160に接した第１の出力リード176aの第１面302の幅Wbが、その反対側の第２面304の幅Wtより狭くなる。こうして、第１の出力リード176aの断面が台形状に成る。好ましくは、データチップフィルムパッケージ100の配線パターン及びリードと同様に、第１面302の幅Wbと第２面304の幅Wtとの間の比率が0.6≦Wb／Wt＜1の関係を満たす。そのとき、各リードのピッチPを好ましくは約25μm以下に、更に好ましくは約20μmまで減少できる。
【００３４】
図6に示されているように、ゲート駆動用半導体チップ190が実装されるベースフィルム160の部分（チップ実装部）及びリード以外の部分は好ましくは保護膜180で覆われ、配線パターンが保護される。保護膜180としては好ましくは、ソルダレジストが使用される。
【００３５】
図6に示されているように、ゲートチップフィルムパッケージ150は下部基板212のゲート線232と、異方性導電フィルム240によって接続されている。図7に示されているように、異方性導電フィルム240は両面テープ構造であり、熱硬化性の接着剤242の中に微細な導電粒子244が混合されている。図6に示されているように、下部基板212の周縁部で、ゲート線232の各グループの端部に異方性導電フィルム240とゲートチップフィルムパッケージ150とを順番に重ね、高温の圧力を加える。そのとき、図7に示されているように、各ゲート線232の末端と第１の出力リード176aの第２面304との間に挟まれた導電粒子244が砕け、導電粒子244の破片を介してゲート線232と第１の出力リード176aと間が通電可能に成る。同様に、入力リード170は導電粒子244の破片を介して第１のゲート駆動信号伝送線230aに通電可能に接続され、第２の出力リード176bは導電粒子244の破片を介して第２のゲート駆動信号伝送線230bに通電可能に接続される。一方、第１の出力リード176aの周囲には接着剤242が充填される。その接着剤242を加熱して硬化させることにより、下部基板212とゲートチップフィルムパッケージ150との間が接着される。
【００３６】
図4に示されている出力リード126と同様に、図7に示されているように、ゲートチップフィルムパッケージ150の配線パターン及びリードの各段面が台形状を有する。特に、ベースフィルム110に接するリード176aの第１面302の幅Wbが、ゲート線232に接続されている第２面304の幅Wtより狭い。それにより、データ線234とデータチップフィルムパッケージ100のリードとの間と同様に、ゲート線232とリード176aとの間の接続を安定に維持したまま、リード176aのファインピッチ化を実現できる。
【００３７】
以上、第１の出力リード176aについて説明した。尚、第１の出力リード176aの特徴は、ベースフィルム160の上に形成された他のリード及び配線パターン、すなわち、入力リード170、第２の出力リード176b、入力配線パターン172、第１の出力配線パターン174a、及び第２の出力配線パターン174bに対しても適用できる。
【００３８】
以上、本発明の好ましい実施形態を説明した。しかし、当業者は、本発明の技術的な思想や必須の特徴を変更することなく、本発明を他の具体的な形態によって実施できるであろう。従って、上記の実施形態は例示的なものに過ぎず、本発明の技術的範囲を限定するものではないことに留意すべきである。
【産業上の利用可能性】
【００３９】
本発明は特にディスプレイパネルアセンブリに利用されるチップフィルムパッケージに関し、上記の通り、リードの断面を台形状にする。このように、本発明は明らかに、産業上利用可能である。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態によるディスプレイパネルアセンブリの斜視図
【図２】本発明の一実施形態によるデータチップフィルムパッケージの斜視図
【図３】図2のデータチップフィルムパッケージとディスプレイパネルとの間の接続部分の分解組立図
【図４】図3に示されている直線A−A’に沿った断面図
【図５】本発明の一実施形態によるゲートチップフィルムパッケージの斜視図
【図６】図5のゲートチップフィルムパッケージとディスプレイパネルと間の接続部分の分解組立図
【図７】図6に示されている直線B−B’に沿った断面図
【符号の説明】
【００４１】
99、100 データチップフィルムパッケージ
110 ベースフィルム
120 入力リード
122 入力配線パターン
124 出力配線パターン
126 出力リード
130 保護膜
140 データ駆動用半導体チップ
142 バンプ
150 ゲートチップフィルムパッケージ
160 ベースフィルム
170 入力リード
172 入力配線パターン
174a、174b 出力配線パターン
176a、176b 出力リード
180 保護膜
190 ゲート駆動用半導体チップ
192 バンプ
200 ディスプレイパネルアセンブリ
210 ディスプレイパネル
212 下部基板
214 上部基板
220 印刷回路基板
230a、230b、230c ゲート駆動信号伝送線
232 ゲート線
234 データ線
302 第１面
304 第２面
【特許請求の範囲】
【請求項１】
絶縁材から成るベースフィルム、
前記ベースフィルムの上に形成されて所定の回路を構成する配線パターン、及び、
前記配線パターンの一端に形成されて外部端子に接続されるリードであり、前記ベースフィルムに接する第１面の幅が、前記外部端子に接続される第２面の幅より狭いリード、
を含むチップフィルムパッケージ。
【請求項２】
前記第２面の幅に対する前記第１面の幅の比率が0.6以上1未満である、請求項１に記載のチップフィルムパッケージ。
【請求項３】
前記リードのピッチが約25μm以下である、請求項１に記載のチップフィルムパッケージ。
【請求項４】
前記リードの断面が台形状である、請求項１に記載のチップフィルムパッケージ。
【請求項５】
前記配線パターンに電気的に接続される半導体チップ、をさらに含む、請求項１に記載のチップフィルムパッケージ。
【請求項６】
前記半導体チップが、ディスプレイパネルに伝送されるデータ駆動信号を処理する、請求項５に記載のチップフィルムパッケージ。
【請求項７】
前記リードが、前記ベースフィルムの一端に形成された入力リードと、前記ベースフィルムの他端に形成された出力リードとを含み、
前記配線パターンが、
前記入力リードから実質的に直線状に延びて前記半導体チップに接続されている入力配線パターンと、
前記出力リードから実質的に直線状に延びて前記半導体チップに接続されている出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項６に記載のチップフィルムパッケージ。
【請求項８】
前記半導体チップが、ディスプレイパネルに伝送されるゲート駆動信号を処理する、請求項５に記載のチップフィルムパッケージ。
【請求項９】
前記リードが、前記ベースフィルムの一端に形成された入力リード、第１の出力リード、及び第２の出力リードを含み、
前記配線パターンが、
前記入力リードから延びて前記ベースフィルムの外周に沿って曲がり、前記半導体チップに接続されている入力配線パターン、
前記半導体チップから実質的に直線状に延びて前記第１の出力リードに接続されている第１の出力配線パターン、及び、
前記半導体チップから延びて前記ベースフィルムの外周に沿って曲がり、前記第２の出力リードに接続されている第２の出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項８に記載のチップフィルムパッケージ。
【請求項１０】
周縁部に複数の接続端子を含み、前記接続端子を介して外部から駆動信号を受信して映像を表示するディスプレイパネル、及び、
前記接続端子に電気的に接続され、前記接続端子に前記駆動信号を与えるチップフィルムパッケージ、
を有するディスプレイパネルアセンブリであり、
前記チップフィルムパッケージが、
絶縁性材質から成るベースフィルム、
前記ベースフィルムの上に形成されて所定の回路を構成する配線パターン、
前記配線パターンに電気的に接続され、前記駆動信号を処理する半導体チップ、及び、
前記配線パターンの一端に形成されて前記接続端子に接続されているリードであり、前記ベースフィルムに接した第１面の幅が、前記接続端子に接続されている第２面の幅より狭いリード、
を含む、ディスプレイパネルアセンブリ。
【請求項１１】
前記第２面の幅に対する前記第１面の幅の比率が0.6以上1未満である、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１２】
前記リードのピッチが約25μm以下である、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１３】
前記リードの断面が台形状である、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１４】
前記チップフィルムパッケージが異方性導電フィルムによって前記接続端子に接続されている、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１５】
前記半導体チップが、前記ディスプレイパネルに伝送されるデータ駆動信号を処理する、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１６】
前記リードが、前記ベースフィルムの一端に形成された入力リードと、前記ベースフィルムの他端に形成された出力リードとを含み、
前記配線パターンが、
前記入力リードから実質的に直線状に延びて前記半導体チップに接続されている入力配線パターンと、
前記出力リードから実質的に直線状に延びて前記半導体チップに接続されている出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項１５に記載のディスプレイパネルアセンブリ。
【請求項１７】
前記半導体チップが、前記ディスプレイパネルに伝送されるゲート駆動信号を処理する、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１８】
前記リードが、前記ベースフィルムの一端に形成された入力リード、第１の出力リード、及び第２の出力リードを含み、
前記配線パターンが、
前記入力リードから延びて前記ベースフィルムの外周に沿って曲がり、前記半導体チップに接続されている入力配線パターン、
前記半導体チップから実質的に直線状に延びて前記第１の出力リードに接続されている第１の出力配線パターン、及び、
前記半導体チップから延びて前記ベースフィルムの外周に沿って曲がり、前記第２の出力リードに接続されている第２の出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項１７に記載のディスプレイパネルアセンブリ。
【請求項１】
絶縁材から成るベースフィルム、
前記ベースフィルムの上に形成されて所定の回路を構成する配線パターン、及び、
前記配線パターンの一端に形成されて外部端子に接続されるリードであり、前記ベースフィルムに接する第１面の幅が、前記外部端子に接続される第２面の幅より狭いリード、
を含むチップフィルムパッケージ。
【請求項２】
前記第２面の幅に対する前記第１面の幅の比率が0.6以上1未満である、請求項１に記載のチップフィルムパッケージ。
【請求項３】
前記リードのピッチが約25μm以下である、請求項１に記載のチップフィルムパッケージ。
【請求項４】
前記リードの断面が台形状である、請求項１に記載のチップフィルムパッケージ。
【請求項５】
前記配線パターンに電気的に接続される半導体チップ、をさらに含む、請求項１に記載のチップフィルムパッケージ。
【請求項６】
前記半導体チップが、ディスプレイパネルに伝送されるデータ駆動信号を処理する、請求項５に記載のチップフィルムパッケージ。
【請求項７】
前記リードが、前記ベースフィルムの一端に形成された入力リードと、前記ベースフィルムの他端に形成された出力リードとを含み、
前記配線パターンが、
前記入力リードから実質的に直線状に延びて前記半導体チップに接続されている入力配線パターンと、
前記出力リードから実質的に直線状に延びて前記半導体チップに接続されている出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項６に記載のチップフィルムパッケージ。
【請求項８】
前記半導体チップが、ディスプレイパネルに伝送されるゲート駆動信号を処理する、請求項５に記載のチップフィルムパッケージ。
【請求項９】
前記リードが、前記ベースフィルムの一端に形成された入力リード、第１の出力リード、及び第２の出力リードを含み、
前記配線パターンが、
前記入力リードから延びて前記ベースフィルムの外周に沿って曲がり、前記半導体チップに接続されている入力配線パターン、
前記半導体チップから実質的に直線状に延びて前記第１の出力リードに接続されている第１の出力配線パターン、及び、
前記半導体チップから延びて前記ベースフィルムの外周に沿って曲がり、前記第２の出力リードに接続されている第２の出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項８に記載のチップフィルムパッケージ。
【請求項１０】
周縁部に複数の接続端子を含み、前記接続端子を介して外部から駆動信号を受信して映像を表示するディスプレイパネル、及び、
前記接続端子に電気的に接続され、前記接続端子に前記駆動信号を与えるチップフィルムパッケージ、
を有するディスプレイパネルアセンブリであり、
前記チップフィルムパッケージが、
絶縁性材質から成るベースフィルム、
前記ベースフィルムの上に形成されて所定の回路を構成する配線パターン、
前記配線パターンに電気的に接続され、前記駆動信号を処理する半導体チップ、及び、
前記配線パターンの一端に形成されて前記接続端子に接続されているリードであり、前記ベースフィルムに接した第１面の幅が、前記接続端子に接続されている第２面の幅より狭いリード、
を含む、ディスプレイパネルアセンブリ。
【請求項１１】
前記第２面の幅に対する前記第１面の幅の比率が0.6以上1未満である、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１２】
前記リードのピッチが約25μm以下である、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１３】
前記リードの断面が台形状である、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１４】
前記チップフィルムパッケージが異方性導電フィルムによって前記接続端子に接続されている、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１５】
前記半導体チップが、前記ディスプレイパネルに伝送されるデータ駆動信号を処理する、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１６】
前記リードが、前記ベースフィルムの一端に形成された入力リードと、前記ベースフィルムの他端に形成された出力リードとを含み、
前記配線パターンが、
前記入力リードから実質的に直線状に延びて前記半導体チップに接続されている入力配線パターンと、
前記出力リードから実質的に直線状に延びて前記半導体チップに接続されている出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項１５に記載のディスプレイパネルアセンブリ。
【請求項１７】
前記半導体チップが、前記ディスプレイパネルに伝送されるゲート駆動信号を処理する、請求項１０に記載のディスプレイパネルアセンブリ。
【請求項１８】
前記リードが、前記ベースフィルムの一端に形成された入力リード、第１の出力リード、及び第２の出力リードを含み、
前記配線パターンが、
前記入力リードから延びて前記ベースフィルムの外周に沿って曲がり、前記半導体チップに接続されている入力配線パターン、
前記半導体チップから実質的に直線状に延びて前記第１の出力リードに接続されている第１の出力配線パターン、及び、
前記半導体チップから延びて前記ベースフィルムの外周に沿って曲がり、前記第２の出力リードに接続されている第２の出力配線パターンとを含み、
前記配線パターンの断面が台形状である、
請求項１７に記載のディスプレイパネルアセンブリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００８−６０５２６（Ｐ２００８−６０５２６Ａ）
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願番号】特願２００７−９９６８９（Ｐ２００７−９９６８９）
【出願日】平成１９年４月５日（２００７．４．５）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願日】平成１９年４月５日（２００７．４．５）
【出願人】（３９００１９８３９）三星電子株式会社 (8,520)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【Ｆターム（参考）】
[ Back to top ]