剥離テスト装置及び剥離テスト方法
【課題】剥離が発生した段階を知ることのできるテスト方法の提供。
【解決手段】前記複数の剥離補強ブロック２−１，２，３，４の各々は、複数の配線層に形成された配線群と、前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備える。前記テスト回路１は、前記複数の剥離補強ブロックに対応して設けられた、複数のデータ保持回路と、前記複数の剥離補強ブロックの各々の一端に、テスト信号を供給する、テスト信号供給端と、前記複数のデータ保持回路に接続された、不揮発性の記憶回路とを備える。前記複数のデータ保持回路の各々は、対応する前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号をテスト結果データとして保持する。前記不揮発性の記憶回路は、前記各データ保持回路に保持された前記テスト結果データを、前記各データ保持回路と対応付けて記憶するように、前記各データ保持回路と接続されている。
【解決手段】前記複数の剥離補強ブロック２−１，２，３，４の各々は、複数の配線層に形成された配線群と、前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備える。前記テスト回路１は、前記複数の剥離補強ブロックに対応して設けられた、複数のデータ保持回路と、前記複数の剥離補強ブロックの各々の一端に、テスト信号を供給する、テスト信号供給端と、前記複数のデータ保持回路に接続された、不揮発性の記憶回路とを備える。前記複数のデータ保持回路の各々は、対応する前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号をテスト結果データとして保持する。前記不揮発性の記憶回路は、前記各データ保持回路に保持された前記テスト結果データを、前記各データ保持回路と対応付けて記憶するように、前記各データ保持回路と接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、剥離テスト装置及び剥離テスト方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの集積回路は、半導体チップに形成される。半導体チップには、複数の配線層が形成される。複数の配線層は、層間膜を介して積層される。種々の原因により、層間膜が下地の膜から剥離してしまうことがある。そこで、層間膜の剥離を防止するための技術が、望まれている。
【０００３】
関連技術として、特許文献１（特開２００７−１６５３９２）に記載された半導体装置が挙げられる。この半導体装置は、多層配線構造を有する半導体チップの素子領域の外周部に、それぞれ多層配線構造を有する複数の第１の補強用パターンが平面同心状に形成された半導体装置である。この半導体装置において、少なくとも最内側の補強用パターンは、多層配線構造における各層の配線および各層間のビアがそれぞれ長さ方向に分割された状態で形成されている。この半導体装置は、分割された各配線および各ビアが全体として立体的に１つの配線経路を形成するように直列に接続されたスタックト・チェーン構造を有している。最上層の配線の配線経路両端に対応して一対のパッド電極が形成されている。一対のパッド電極間の電気的接続状態をモニタすることによって、層間膜剥離が発生したか否かを評価することができる。
【０００４】
他の関連技術として、特許文献２（特開２００５−１９１０８３）に記載された半導体集積回路が挙げられる。この半導体集積回路は、評価用配線と、評価用配線の一端に接続され、一端に所定の論理レベルを書き込む入力回路と、評価用配線の他端に接続され、他端の論理レベルをラッチするラッチ回路と、入力回路の出力をラッチ回路の入力に接続する第１スイッチ回路と、入力回路の出力を評価用配線の一端に接続する第２スイッチ回路と、評価用配線の他端をラッチ回路の入力に接続する第３スイッチ回路と、ラッチ回路にラッチされた論理レベルを読み出す出力回路とを備えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１６５３９２
【特許文献２】特開２００５−１９１０８３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
層間膜の剥離は、集積回路の製造過程で発生することもあれば、製品として集積回路を出荷した後で発生することもある。従って、層間膜の剥離がどの段階で発生したかを知ることが望まれる。しかし、既述の特許文献１および２の技術では、テスト時に剥離の有無を知ることができるだけであり、どの段階で剥離が発生したかについては知ることができない、という問題点があった。
【課題を解決するための手段】
【０００７】
本発明に係る剥離テスト装置は、複数の剥離補強ブロックと、テスト回路とを具備する。前記複数の剥離補強ブロックの各々は、複数の配線層に形成された配線群と、前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備える。前記テスト回路は、前記複数の剥離補強ブロックに対応して設けられた、複数のデータ保持回路と、前記複数の剥離補強ブロックの各々の一端に、テスト信号を供給する、テスト信号供給端と、前記複数のデータ保持回路に接続された、不揮発性の記憶回路とを備える。前記複数のデータ保持回路の各々は、対応する前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号をテスト結果データとして保持する。前記不揮発性の記憶回路は、前記各データ保持回路に保持された前記テスト結果データを、前記各データ保持回路と対応付けて記憶するように、前記各データ保持回路と接続されている。
【０００８】
この発明によれば、剥離補強ブロックにおいて配線層間で剥離が生じた場合、その剥離補強ブロックの一端と他端との間が電気的に遮断される。従って、各データ保持回路に保持されるテスト結果データを用いて、各剥離補強ブロックにおける剥離の有無を知ることができる。加えて、この発明では、テスト結果データが、不揮発性の記憶回路に記憶される。従って、記憶回路に記憶されたデータを参照すれば、どの段階で剥離が発生したかを確認することができる。
【０００９】
本発明に係る剥離テスト方法は、複数の剥離補強ブロックの各々の一端に、テスト信号を供給するステップと、前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号を、テスト結果データとして保持するステップと、前記不揮発性の記憶回路は、前記テスト結果データを、前記各データ保持回路と対応付けて、不揮発性の記憶回路に記憶させるステップとを具備する。前記各剥離補強ブロックは、複数の配線層に形成された配線群と、前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備えている。
【発明の効果】
【００１０】
本発明によれば、どの段階で剥離が発生したかを知ることのできる、剥離テスト装置、および剥離テスト方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る剥離テスト装置が設けられた半導体チップを示す概略図である。
【図２】剥離補強ブロックを示す概略断面図である。
【図３】テスト回路の構成を示す概略図である。
【図４】剥離補強ブロックとスキャンフリップフロップとの接続関係を示す図である。
【図５】剥離が発生した場合の剥離補強ブロックを示す概略断面図である。
【図６】剥離補強ブロック２の位置を示す図である。
【図７】第２の実施形態に係る各剥離補強ブロックを概略的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下に、図面を参照しつつ、本発明の実施形態について詳細に説明する。
【００１３】
（第１の実施形態）
図１は、本実施形態に係る剥離テスト装置が設けられた半導体チップ１０を示す概略図である。図１には示されていないが、半導体チップ１０には、複数の配線層が設けられている。複数の配線層は、層間膜を介して、積層されている。図１に示されるように、半導体チップ１０の中央部には、ＬＳＩ内部領域３（集積回路が形成された領域）が設けられている。また、半導体チップ１０の外周部には、複数の剥離補強ブロック２（２−１〜２−４）が設けられている。ＬＳＩ内部領域３には、集積回路の一部として、テスト回路１が形成されている。本実施形態に係る剥離テスト装置は、テスト回路１および複数の剥離補強ブロック２によって実現される。複数の剥離補強ブロック２は、テスト回路１と接続されている。
【００１４】
各剥離補強ブロック２は、層間膜の剥離を防止するために設けられている。各剥離補強ブロック２は、半導体チップの角部に設けられている。図２は、各剥離補強ブロック２を示す概略断面図である。図２に示されるように、各剥離補強ブロック２は、複数の配線層４（４−１〜４−３）に設けられた配線と、および各配線層間で配線を接続する導体ホール５とを備えている。導体ホール５は、複数の配線層のうちの最上層４−１と、複数の配線層のうちの最下層４−２との間を貫通するように、伸びている。このように、複数の配線層間に設けられた配線を導体ホールで接続するような構成を用いることにより、層間膜の剥離を起こりにくくすることができる。
【００１５】
テスト回路１は、各剥離補強ブロック２において、層間膜の剥離が発生しているか否かをテストするために設けられている。図３は、テスト回路１の構成を示す概略図である。図３に示されるように、テスト回路１は、複数のスキャンフリップフロップ６（６−１〜６−４）、スキャンイン端子ＳＩＮ、テスト信号供給端子ＩＮ、クロック信号供給端子ＣＬＫ、カウンター回路１１、および不揮発性の記憶部９を備えている。
【００１６】
複数のスキャンフリップフロップ６（６−１〜６−４）は、複数の剥離補強ブロック２（２−１〜２−４）に対応して設けられている。各スキャンフリップフロップ６は、マルチプレクサ８、およびフリップフロップ回路７を有している。フリップフロップ回路７の入力端は、マルチプレクサ８の出力端に接続されている。また、フリップフロップ回路７は、クロック信号供給端子ＣＬＫと接続されている。クロック信号供給端子ＣＬＫからは、クロック信号がフリップフロップ回路７に供給される。マルチプレクサ８は、２つの入力端を有しており、一方の入力端は、対応する剥離補強ブロック２に接続されている。マルチプレクサ８の他方の入力端は、上段のスキャンフリップフロップ６に含まれるフリップフロップ回路７の出力端に接続されている。但し、最上段のスキャンフリップフロップ６−１では、マルチプレクサ８の他方の入力端は、スキャンイン端子ＳＩＮに接続されている。また、最下段のスキャンフリップフロップ６−４では、フリップフロップ回路７の出力端が記憶部９に接続されている。
【００１７】
カウンター回路１１は、クロック信号供給端子ＣＬＫに接続されている。カウンター回路１１は、どの段階でテストが行われたかを識別可能にするために設けられている。カウンター回路１１は、クロック信号の供給回数を計数する機能を有しており、その係数結果を記憶部９に通知する。
【００１８】
続いて、各剥離補強ブロック２と各スキャンフリップフロップ６との接続関係について説明する。図４は、各剥離補強ブロック２と各スキャンフリップフロップ６との接続関係を示す図である。図４に示されるように、各剥離補強ブロック２の一端は、テスト信号供給端子ＩＮに接続されている。そして、各剥離補強ブロックの他端は、マルチプレクサ８の一方の入力端に接続されている。
【００１９】
次いで、上述の剥離テスト装置の動作方法について説明する。
【００２０】
まず、各スキャンフリップフロップ６のフリップフロップ回路７に、所定のデータが保持される。具体的には、各スキャンフリップフロップ６のマルチプレクサ８が、他方の入力端（上段のフリップフロップ回路７又はスキャンイン端子ＳＩＮ、に接続された入力端）から供給された信号を出力するように、制御される。そして、クロック信号の供給により、スキャンイン端子ＳＩＮから、各スキャンフリップフロップ６のフリップフロップ回路７に、所定のデータが供給される。これにより、フリップフロップ回路７に所定のデータが保持される。
【００２１】
次いで、マルチプレクサ８が、一方の入力端（対応する剥離補強ブロック２に接続された入力端）から供給された信号を出力するように、制御される。そして、テスト信号供給端子ＩＮから、各剥離補強ブロック２に対して、テスト信号が供給される。ここで、剥離補強ブロック２において層間膜の剥離などが発生していない場合、各剥離補強ブロック２からフリップフロップ回路７に対して、テスト信号が伝達される。その結果、フリップフロップ回路７に保持されたデータは、テスト信号に対応するデータに書き換えられる。一方、図５に示されるように、剥離補強ブロック２において層間膜の剥離１２が発生している場合、その剥離補強ブロック２の一端と他端との間が電気的に遮断される。従って、テスト信号は、剥離補強ブロック２を通過しない。フリップフロップ回路７に保持されたデータは、書き換えられない。また、カウンター回路１１は、テスト信号が供給された時点におけるクロック信号の供給回数を、時間データとして記憶部９に通知する。
【００２２】
その後、マルチプレクサ８が、再び、他方の入力端（上段のフリップフロップ回路７又はスキャンイン端子ＳＩＮ、に接続された入力端）から供給された信号を出力するように、制御される。そして、クロック信号により、各スキャンフリップフロップ６に保持されたデータが、テスト結果データとして、記憶部９に読み出される。記憶部９においては、テスト結果データが、各スキャンフリップフロップ６（各フリップフロップ回路７）を特定するデータと対応付けられ、記憶される。また、テスト結果データは、カウンター回路１１から送られてきた時間データとも対応付けられ、記憶される。
【００２３】
以上説明したように、本実施形態によれば、記憶部９に記憶されたテスト結果データを参照することにより、各剥離補強ブロック２において剥離が発生しているか否かを知ることができる。ここで、剥離補強ブロック２は複数設けられているため、剥離が発生している剥離補強ブロック２を特定することにより、半導体チップ１０内におけるどの位置で剥離が発生しているかを特定することができる。
【００２４】
また、単に剥離が発生しているか否かを確認するのであれば、特許文献１（特開２００７−１６５３９２）に記載されるように、各剥離補強ブロック２の最上層の配線に一対の電極パッドを設け、この一対の電極パッド間の電気的接続状態をモニタすることも考えられる。しかし、半導体チップは、通常、封止体によって封止されて用いられる。従って、封止後においては、剥離の有無を確認するために、封止体を破壊して電極パッドを露出させなければならない。これに対して、本実施形態では、テスト回路２によって剥離の有無が検査される。テスト回路２は集積回路の一部として形成されているため、封止後であっても、開封することなく、テストを実施することができる。
【００２５】
また、本実施形態では、テスト結果データが、不揮発性の記憶部９に記憶される。従って、テスト実施時に剥離の有無及び剥離場所を確認できるだけでなく、テストを実施したときから時間が経過した場合であっても、テスト結果データを確認することが可能になる。また、テスト結果データは時間データと対応付けられて記憶されるため、どの段階で剥離が発生したのかについても、確認することができる。例えば、出荷後に不良が生じた場合に、出荷前に行われたテストにおけるテスト結果データを読み出して確認することにより、剥離が出荷前に発生したのか、出荷後に発生したのかを知ることが可能になる。
【００２６】
尚、本実施形態では、複数の剥離補強ブロック２が、半導体チップ２の外周部における角部に設けられている場合について説明した。但し、複数の剥離補強ブロック２の位置については、特に限定されるものではない。例えば、図６に示されるように、複数の剥離補強ブロック２は、外周部１３における角部以外の場所に設けられたブロックを含んでいてもよい。
【００２７】
（第２の実施形態）
続いて、第２の実施形態について説明する。本実施形態では、各剥離補強ブロック２の構成が、第１の実施形態から変更されている。その他の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。
【００２８】
図７は、本実施形態における各剥離補強ブロック２を概略的に示す断面図である。図７に示されるように、各剥離補強ブロック２は、第α配線層４−αから第ｎ配線層４−ｎまでをつなぐように、構成されている。ここで、第α配線層４−αは、最上層の配線層４−１よりも下の層であり、第ｎ配線層４−ｎは、最下層の配線層４−２よりも上の層である。尚、第α配線層４−α及び第ｎ配線層４−ｎの何れか一方は、最上層の配線層４−１又は最下層の配線層４−２に一致していてもよい。すなわち、導体ホール５は、最上層から最下層までを貫通するように設けられているのではなく、最上層と最下層との間の一部を貫通するように、設けられている。
【００２９】
上述のような構成を採用することにより、複数の配線層４のうち、どの配線層間で剥離が発生したのかについても、特定することが可能となる。従って、製造時において、どの層を形成する工程で剥離が発生したのかについても、特定することが可能になる。
【００３０】
以上、本発明について、第１の実施形態及び第２の実施形態を用いて説明した。尚、これらの実施形態は互いに独立するものではなく、矛盾の無い範囲内で組み合わせて用いることも可能である。
【符号の説明】
【００３１】
１ テスト回路
２ 剥離補強ブロック
３ ＬＳＩ内部領域（集積回路）
４−１ 配線層（最上層）
４−２ 配線層（最下層）
４−３ 配線層（内部）
４−ｎ 第ｎ配線層
４−α 第α配線層
５ 導体ホール
６（６−１〜６−４） スキャンフリップフロップ
７ フリップフロップ回路
８ マルチプレクサ
９ 記憶部
１０ 半導体チップ
１１ カウンター回路
１２ 剥離
１３ 外周部
【技術分野】
【０００１】
本発明は、剥離テスト装置及び剥離テスト方法に関する。
【背景技術】
【０００２】
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）などの集積回路は、半導体チップに形成される。半導体チップには、複数の配線層が形成される。複数の配線層は、層間膜を介して積層される。種々の原因により、層間膜が下地の膜から剥離してしまうことがある。そこで、層間膜の剥離を防止するための技術が、望まれている。
【０００３】
関連技術として、特許文献１（特開２００７−１６５３９２）に記載された半導体装置が挙げられる。この半導体装置は、多層配線構造を有する半導体チップの素子領域の外周部に、それぞれ多層配線構造を有する複数の第１の補強用パターンが平面同心状に形成された半導体装置である。この半導体装置において、少なくとも最内側の補強用パターンは、多層配線構造における各層の配線および各層間のビアがそれぞれ長さ方向に分割された状態で形成されている。この半導体装置は、分割された各配線および各ビアが全体として立体的に１つの配線経路を形成するように直列に接続されたスタックト・チェーン構造を有している。最上層の配線の配線経路両端に対応して一対のパッド電極が形成されている。一対のパッド電極間の電気的接続状態をモニタすることによって、層間膜剥離が発生したか否かを評価することができる。
【０００４】
他の関連技術として、特許文献２（特開２００５−１９１０８３）に記載された半導体集積回路が挙げられる。この半導体集積回路は、評価用配線と、評価用配線の一端に接続され、一端に所定の論理レベルを書き込む入力回路と、評価用配線の他端に接続され、他端の論理レベルをラッチするラッチ回路と、入力回路の出力をラッチ回路の入力に接続する第１スイッチ回路と、入力回路の出力を評価用配線の一端に接続する第２スイッチ回路と、評価用配線の他端をラッチ回路の入力に接続する第３スイッチ回路と、ラッチ回路にラッチされた論理レベルを読み出す出力回路とを備えている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１６５３９２
【特許文献２】特開２００５−１９１０８３
【発明の概要】
【発明が解決しようとする課題】
【０００６】
層間膜の剥離は、集積回路の製造過程で発生することもあれば、製品として集積回路を出荷した後で発生することもある。従って、層間膜の剥離がどの段階で発生したかを知ることが望まれる。しかし、既述の特許文献１および２の技術では、テスト時に剥離の有無を知ることができるだけであり、どの段階で剥離が発生したかについては知ることができない、という問題点があった。
【課題を解決するための手段】
【０００７】
本発明に係る剥離テスト装置は、複数の剥離補強ブロックと、テスト回路とを具備する。前記複数の剥離補強ブロックの各々は、複数の配線層に形成された配線群と、前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備える。前記テスト回路は、前記複数の剥離補強ブロックに対応して設けられた、複数のデータ保持回路と、前記複数の剥離補強ブロックの各々の一端に、テスト信号を供給する、テスト信号供給端と、前記複数のデータ保持回路に接続された、不揮発性の記憶回路とを備える。前記複数のデータ保持回路の各々は、対応する前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号をテスト結果データとして保持する。前記不揮発性の記憶回路は、前記各データ保持回路に保持された前記テスト結果データを、前記各データ保持回路と対応付けて記憶するように、前記各データ保持回路と接続されている。
【０００８】
この発明によれば、剥離補強ブロックにおいて配線層間で剥離が生じた場合、その剥離補強ブロックの一端と他端との間が電気的に遮断される。従って、各データ保持回路に保持されるテスト結果データを用いて、各剥離補強ブロックにおける剥離の有無を知ることができる。加えて、この発明では、テスト結果データが、不揮発性の記憶回路に記憶される。従って、記憶回路に記憶されたデータを参照すれば、どの段階で剥離が発生したかを確認することができる。
【０００９】
本発明に係る剥離テスト方法は、複数の剥離補強ブロックの各々の一端に、テスト信号を供給するステップと、前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号を、テスト結果データとして保持するステップと、前記不揮発性の記憶回路は、前記テスト結果データを、前記各データ保持回路と対応付けて、不揮発性の記憶回路に記憶させるステップとを具備する。前記各剥離補強ブロックは、複数の配線層に形成された配線群と、前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備えている。
【発明の効果】
【００１０】
本発明によれば、どの段階で剥離が発生したかを知ることのできる、剥離テスト装置、および剥離テスト方法が提供される。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る剥離テスト装置が設けられた半導体チップを示す概略図である。
【図２】剥離補強ブロックを示す概略断面図である。
【図３】テスト回路の構成を示す概略図である。
【図４】剥離補強ブロックとスキャンフリップフロップとの接続関係を示す図である。
【図５】剥離が発生した場合の剥離補強ブロックを示す概略断面図である。
【図６】剥離補強ブロック２の位置を示す図である。
【図７】第２の実施形態に係る各剥離補強ブロックを概略的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下に、図面を参照しつつ、本発明の実施形態について詳細に説明する。
【００１３】
（第１の実施形態）
図１は、本実施形態に係る剥離テスト装置が設けられた半導体チップ１０を示す概略図である。図１には示されていないが、半導体チップ１０には、複数の配線層が設けられている。複数の配線層は、層間膜を介して、積層されている。図１に示されるように、半導体チップ１０の中央部には、ＬＳＩ内部領域３（集積回路が形成された領域）が設けられている。また、半導体チップ１０の外周部には、複数の剥離補強ブロック２（２−１〜２−４）が設けられている。ＬＳＩ内部領域３には、集積回路の一部として、テスト回路１が形成されている。本実施形態に係る剥離テスト装置は、テスト回路１および複数の剥離補強ブロック２によって実現される。複数の剥離補強ブロック２は、テスト回路１と接続されている。
【００１４】
各剥離補強ブロック２は、層間膜の剥離を防止するために設けられている。各剥離補強ブロック２は、半導体チップの角部に設けられている。図２は、各剥離補強ブロック２を示す概略断面図である。図２に示されるように、各剥離補強ブロック２は、複数の配線層４（４−１〜４−３）に設けられた配線と、および各配線層間で配線を接続する導体ホール５とを備えている。導体ホール５は、複数の配線層のうちの最上層４−１と、複数の配線層のうちの最下層４−２との間を貫通するように、伸びている。このように、複数の配線層間に設けられた配線を導体ホールで接続するような構成を用いることにより、層間膜の剥離を起こりにくくすることができる。
【００１５】
テスト回路１は、各剥離補強ブロック２において、層間膜の剥離が発生しているか否かをテストするために設けられている。図３は、テスト回路１の構成を示す概略図である。図３に示されるように、テスト回路１は、複数のスキャンフリップフロップ６（６−１〜６−４）、スキャンイン端子ＳＩＮ、テスト信号供給端子ＩＮ、クロック信号供給端子ＣＬＫ、カウンター回路１１、および不揮発性の記憶部９を備えている。
【００１６】
複数のスキャンフリップフロップ６（６−１〜６−４）は、複数の剥離補強ブロック２（２−１〜２−４）に対応して設けられている。各スキャンフリップフロップ６は、マルチプレクサ８、およびフリップフロップ回路７を有している。フリップフロップ回路７の入力端は、マルチプレクサ８の出力端に接続されている。また、フリップフロップ回路７は、クロック信号供給端子ＣＬＫと接続されている。クロック信号供給端子ＣＬＫからは、クロック信号がフリップフロップ回路７に供給される。マルチプレクサ８は、２つの入力端を有しており、一方の入力端は、対応する剥離補強ブロック２に接続されている。マルチプレクサ８の他方の入力端は、上段のスキャンフリップフロップ６に含まれるフリップフロップ回路７の出力端に接続されている。但し、最上段のスキャンフリップフロップ６−１では、マルチプレクサ８の他方の入力端は、スキャンイン端子ＳＩＮに接続されている。また、最下段のスキャンフリップフロップ６−４では、フリップフロップ回路７の出力端が記憶部９に接続されている。
【００１７】
カウンター回路１１は、クロック信号供給端子ＣＬＫに接続されている。カウンター回路１１は、どの段階でテストが行われたかを識別可能にするために設けられている。カウンター回路１１は、クロック信号の供給回数を計数する機能を有しており、その係数結果を記憶部９に通知する。
【００１８】
続いて、各剥離補強ブロック２と各スキャンフリップフロップ６との接続関係について説明する。図４は、各剥離補強ブロック２と各スキャンフリップフロップ６との接続関係を示す図である。図４に示されるように、各剥離補強ブロック２の一端は、テスト信号供給端子ＩＮに接続されている。そして、各剥離補強ブロックの他端は、マルチプレクサ８の一方の入力端に接続されている。
【００１９】
次いで、上述の剥離テスト装置の動作方法について説明する。
【００２０】
まず、各スキャンフリップフロップ６のフリップフロップ回路７に、所定のデータが保持される。具体的には、各スキャンフリップフロップ６のマルチプレクサ８が、他方の入力端（上段のフリップフロップ回路７又はスキャンイン端子ＳＩＮ、に接続された入力端）から供給された信号を出力するように、制御される。そして、クロック信号の供給により、スキャンイン端子ＳＩＮから、各スキャンフリップフロップ６のフリップフロップ回路７に、所定のデータが供給される。これにより、フリップフロップ回路７に所定のデータが保持される。
【００２１】
次いで、マルチプレクサ８が、一方の入力端（対応する剥離補強ブロック２に接続された入力端）から供給された信号を出力するように、制御される。そして、テスト信号供給端子ＩＮから、各剥離補強ブロック２に対して、テスト信号が供給される。ここで、剥離補強ブロック２において層間膜の剥離などが発生していない場合、各剥離補強ブロック２からフリップフロップ回路７に対して、テスト信号が伝達される。その結果、フリップフロップ回路７に保持されたデータは、テスト信号に対応するデータに書き換えられる。一方、図５に示されるように、剥離補強ブロック２において層間膜の剥離１２が発生している場合、その剥離補強ブロック２の一端と他端との間が電気的に遮断される。従って、テスト信号は、剥離補強ブロック２を通過しない。フリップフロップ回路７に保持されたデータは、書き換えられない。また、カウンター回路１１は、テスト信号が供給された時点におけるクロック信号の供給回数を、時間データとして記憶部９に通知する。
【００２２】
その後、マルチプレクサ８が、再び、他方の入力端（上段のフリップフロップ回路７又はスキャンイン端子ＳＩＮ、に接続された入力端）から供給された信号を出力するように、制御される。そして、クロック信号により、各スキャンフリップフロップ６に保持されたデータが、テスト結果データとして、記憶部９に読み出される。記憶部９においては、テスト結果データが、各スキャンフリップフロップ６（各フリップフロップ回路７）を特定するデータと対応付けられ、記憶される。また、テスト結果データは、カウンター回路１１から送られてきた時間データとも対応付けられ、記憶される。
【００２３】
以上説明したように、本実施形態によれば、記憶部９に記憶されたテスト結果データを参照することにより、各剥離補強ブロック２において剥離が発生しているか否かを知ることができる。ここで、剥離補強ブロック２は複数設けられているため、剥離が発生している剥離補強ブロック２を特定することにより、半導体チップ１０内におけるどの位置で剥離が発生しているかを特定することができる。
【００２４】
また、単に剥離が発生しているか否かを確認するのであれば、特許文献１（特開２００７−１６５３９２）に記載されるように、各剥離補強ブロック２の最上層の配線に一対の電極パッドを設け、この一対の電極パッド間の電気的接続状態をモニタすることも考えられる。しかし、半導体チップは、通常、封止体によって封止されて用いられる。従って、封止後においては、剥離の有無を確認するために、封止体を破壊して電極パッドを露出させなければならない。これに対して、本実施形態では、テスト回路２によって剥離の有無が検査される。テスト回路２は集積回路の一部として形成されているため、封止後であっても、開封することなく、テストを実施することができる。
【００２５】
また、本実施形態では、テスト結果データが、不揮発性の記憶部９に記憶される。従って、テスト実施時に剥離の有無及び剥離場所を確認できるだけでなく、テストを実施したときから時間が経過した場合であっても、テスト結果データを確認することが可能になる。また、テスト結果データは時間データと対応付けられて記憶されるため、どの段階で剥離が発生したのかについても、確認することができる。例えば、出荷後に不良が生じた場合に、出荷前に行われたテストにおけるテスト結果データを読み出して確認することにより、剥離が出荷前に発生したのか、出荷後に発生したのかを知ることが可能になる。
【００２６】
尚、本実施形態では、複数の剥離補強ブロック２が、半導体チップ２の外周部における角部に設けられている場合について説明した。但し、複数の剥離補強ブロック２の位置については、特に限定されるものではない。例えば、図６に示されるように、複数の剥離補強ブロック２は、外周部１３における角部以外の場所に設けられたブロックを含んでいてもよい。
【００２７】
（第２の実施形態）
続いて、第２の実施形態について説明する。本実施形態では、各剥離補強ブロック２の構成が、第１の実施形態から変更されている。その他の点については、第１の実施形態と同様とすることができるので、詳細な説明は省略する。
【００２８】
図７は、本実施形態における各剥離補強ブロック２を概略的に示す断面図である。図７に示されるように、各剥離補強ブロック２は、第α配線層４−αから第ｎ配線層４−ｎまでをつなぐように、構成されている。ここで、第α配線層４−αは、最上層の配線層４−１よりも下の層であり、第ｎ配線層４−ｎは、最下層の配線層４−２よりも上の層である。尚、第α配線層４−α及び第ｎ配線層４−ｎの何れか一方は、最上層の配線層４−１又は最下層の配線層４−２に一致していてもよい。すなわち、導体ホール５は、最上層から最下層までを貫通するように設けられているのではなく、最上層と最下層との間の一部を貫通するように、設けられている。
【００２９】
上述のような構成を採用することにより、複数の配線層４のうち、どの配線層間で剥離が発生したのかについても、特定することが可能となる。従って、製造時において、どの層を形成する工程で剥離が発生したのかについても、特定することが可能になる。
【００３０】
以上、本発明について、第１の実施形態及び第２の実施形態を用いて説明した。尚、これらの実施形態は互いに独立するものではなく、矛盾の無い範囲内で組み合わせて用いることも可能である。
【符号の説明】
【００３１】
１ テスト回路
２ 剥離補強ブロック
３ ＬＳＩ内部領域（集積回路）
４−１ 配線層（最上層）
４−２ 配線層（最下層）
４−３ 配線層（内部）
４−ｎ 第ｎ配線層
４−α 第α配線層
５ 導体ホール
６（６−１〜６−４） スキャンフリップフロップ
７ フリップフロップ回路
８ マルチプレクサ
９ 記憶部
１０ 半導体チップ
１１ カウンター回路
１２ 剥離
１３ 外周部
【特許請求の範囲】
【請求項１】
複数の剥離補強ブロックと、
テスト回路と、
を具備し、
前記複数の剥離補強ブロックの各々は、
複数の配線層に形成された配線群と、
前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備え、
前記テスト回路は、
前記複数の剥離補強ブロックに対応して設けられた、複数のデータ保持回路と、
前記複数の剥離補強ブロックの各々の一端に、テスト信号を供給する、テスト信号供給端と、
前記複数のデータ保持回路に接続された、不揮発性の記憶回路とを備え、
前記複数のデータ保持回路の各々は、対応する前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号をテスト結果データとして保持し、
前記不揮発性の記憶回路は、前記各データ保持回路に保持された前記テスト結果データを、前記各データ保持回路と対応付けて記憶するように、前記各データ保持回路と接続されている
剥離テスト装置。
【請求項２】
請求項１に記載された剥離テスト装置であって、
更に、
前記テスト回路は、前記テスト信号が供給された時刻を示す時刻データを生成する時刻データ生成回路を備え、
前記記憶回路は、前記テスト結果データを、前記時刻データと対応付けて記憶する
剥離テスト装置。
【請求項３】
請求項１又は２に記載された剥離テスト装置であって、
前記各データ保持回路は、フリップフロップ回路を備えている
剥離テスト装置。
【請求項４】
請求項１乃至３のいずれかに記載された剥離テスト装置であって、
前記複数の剥離補強ブロックは、中央部に集積回路装置が形成された半導体チップの外周部に設けられている
剥離テスト装置。
【請求項５】
請求項４に記載された剥離テスト装置であって、
前記複数の剥離補強ブロックは、前記半導体チップの角部に設けられている
剥離テスト装置。
【請求項６】
請求項１乃至５のいずれかに記載された剥離テスト装置であって、
前記導体ホールは、前記複数の配線層のうちの最上層と、前記複数の配線層のうちの最下層との間を貫通するように、設けられている
剥離テスト装置。
【請求項７】
請求項１乃至５のいずれかに記載された剥離テスト装置であって、
前記導体ホールは、前記複数の配線層のうちの一部の配線層間を貫通するように、設けられている
剥離テスト装置。
【請求項８】
複数の剥離補強ブロックの各々の一端に、テスト信号を供給するステップと、
前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号を、テスト結果データとして保持するステップと、
前記不揮発性の記憶回路は、前記テスト結果データを、前記各データ保持回路と対応付けて、不揮発性の記憶回路に記憶させるステップと、
を具備し、
前記各剥離補強ブロックは、
複数の配線層に形成された配線群と、
前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備えている
剥離テスト方法。
【請求項１】
複数の剥離補強ブロックと、
テスト回路と、
を具備し、
前記複数の剥離補強ブロックの各々は、
複数の配線層に形成された配線群と、
前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備え、
前記テスト回路は、
前記複数の剥離補強ブロックに対応して設けられた、複数のデータ保持回路と、
前記複数の剥離補強ブロックの各々の一端に、テスト信号を供給する、テスト信号供給端と、
前記複数のデータ保持回路に接続された、不揮発性の記憶回路とを備え、
前記複数のデータ保持回路の各々は、対応する前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号をテスト結果データとして保持し、
前記不揮発性の記憶回路は、前記各データ保持回路に保持された前記テスト結果データを、前記各データ保持回路と対応付けて記憶するように、前記各データ保持回路と接続されている
剥離テスト装置。
【請求項２】
請求項１に記載された剥離テスト装置であって、
更に、
前記テスト回路は、前記テスト信号が供給された時刻を示す時刻データを生成する時刻データ生成回路を備え、
前記記憶回路は、前記テスト結果データを、前記時刻データと対応付けて記憶する
剥離テスト装置。
【請求項３】
請求項１又は２に記載された剥離テスト装置であって、
前記各データ保持回路は、フリップフロップ回路を備えている
剥離テスト装置。
【請求項４】
請求項１乃至３のいずれかに記載された剥離テスト装置であって、
前記複数の剥離補強ブロックは、中央部に集積回路装置が形成された半導体チップの外周部に設けられている
剥離テスト装置。
【請求項５】
請求項４に記載された剥離テスト装置であって、
前記複数の剥離補強ブロックは、前記半導体チップの角部に設けられている
剥離テスト装置。
【請求項６】
請求項１乃至５のいずれかに記載された剥離テスト装置であって、
前記導体ホールは、前記複数の配線層のうちの最上層と、前記複数の配線層のうちの最下層との間を貫通するように、設けられている
剥離テスト装置。
【請求項７】
請求項１乃至５のいずれかに記載された剥離テスト装置であって、
前記導体ホールは、前記複数の配線層のうちの一部の配線層間を貫通するように、設けられている
剥離テスト装置。
【請求項８】
複数の剥離補強ブロックの各々の一端に、テスト信号を供給するステップと、
前記各剥離補強ブロックの他端から前記テスト信号に応じて出力される信号を、テスト結果データとして保持するステップと、
前記不揮発性の記憶回路は、前記テスト結果データを、前記各データ保持回路と対応付けて、不揮発性の記憶回路に記憶させるステップと、
を具備し、
前記各剥離補強ブロックは、
複数の配線層に形成された配線群と、
前記複数の配線層間で前記配線群を電気的に接続する、導体ホールとを備えている
剥離テスト方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１５１０８４（Ｐ２０１１−１５１０８４Ａ）
【公開日】平成２３年８月４日（２０１１．８．４）
【国際特許分類】
【出願番号】特願２０１０−９４４３（Ｐ２０１０−９４４３）
【出願日】平成２２年１月１９日（２０１０．１．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年８月４日（２０１１．８．４）
【国際特許分類】
【出願日】平成２２年１月１９日（２０１０．１．１９）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]