半導体パッケージ
【課題】異方性導電材料により貫通孔内電極の導通部分を形成することにより、信頼性の高い半導体パッケージを提供する。
【解決手段】半導体基板１に形成した貫通孔２の内部を異方性導電材料１２により充填し、貫通孔２の上部で半導体基板１に設けられた配線層５と異方性導電材料１２とを接続し、貫通孔２の下部に導電部材８の一部を挿入して、該導電部材８と異方性導電材料１２とを接続することにより配線層５と導電部材８とを電気的に接続する。これにより貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に設けることができる。
【解決手段】半導体基板１に形成した貫通孔２の内部を異方性導電材料１２により充填し、貫通孔２の上部で半導体基板１に設けられた配線層５と異方性導電材料１２とを接続し、貫通孔２の下部に導電部材８の一部を挿入して、該導電部材８と異方性導電材料１２とを接続することにより配線層５と導電部材８とを電気的に接続する。これにより貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に設けることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に貫通電極を有する半導体パッケージに関するものである。
【背景技術】
【０００２】
図１２は従来の半導体パッケージの一例の断面図、図１３は従来の半導体パッケージの貫通孔部分の拡大断面図である。
【０００３】
図１２，図１３において、半導体基板１にドライエッチング加工などで貫通孔２を形成した後、貫通孔２の側壁にＣＶＤ法などにより絶縁膜３を堆積し、この絶縁膜３上にシード層を形成した後、めっき法などにより導電性物質を充填させることによって半導体基板１を貫通する貫通電極４を形成する。貫通孔２の形成後または形成前に、半導体基板１の第１面（上面）に第１配線層５を形成して、半導体基板１に実装された、あるいは半導体基板１自体に作りこまれた回路素子６と電気的に接続させる。また半導体基板１の第２面（下面）に第２配線層７を形成した後、半田ボールなどの導電部材８を介して外部回路９と電気的に接続する構成になっている。
【０００４】
なお、図１３において、１０は貫通電極４内の絶縁体、１１は半導体基板１の第１面に形成された絶縁層を示す。
【０００５】
前記貫通電極４を形成する方法としては、一般的には貫通孔２を形成した後に、貫通孔２の側壁にシール層を形成し、めっき法を用いて貫通孔２の全体または一部を導電性物質で充填させることにより、半導体基板１の表面と裏面間の導通をとるための配線層を形成する方法がある（特許文献１参照）。
【特許文献１】特開２０００−３５７６９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の構成では、ドライエッチング加工などで貫通孔２を形成し、その表面に絶縁膜３を堆積させた後、シード層を形成するため、貫通孔２の形状において孔内部中央部の内径が孔開口径よりも大きい構造をしている場合、また、スキャロップと呼ばれる貫通孔２に対して垂直方向にベローズ状の凸凹構造が発生し、貫通孔２と同一方向にほぼ規則的に窪んだ部分が形成されてしまう場合、また、孔開口部にひさし状の構造がある場合には、貫通孔２の側壁に形成された絶縁膜やシード層における膜厚の均一性が悪く、貫通孔２の側壁に対する膜の密着性が悪くなり、結果として形成した貫通電極４の信頼性が低くなる。
【０００７】
また、スパッタリング法を用いて前記シード層を成膜した場合、構造的に窪んだ部分においてシード層が不連続になりやすく、また、孔開口部付近にひさし状の構造があると、スパッタリングの原理上、金属粒子がひさしの部分で遮蔽されるため、そのひさしの裏側にはシード層が形成されないため、後工程のめっきが均一に形成されず、貫通電極４の信頼性が低くなるという課題を有していた。
【０００８】
本発明は、前記従来の課題を解決するものであって、半導体基板の貫通孔に形成する電極の信頼性の向上を図った半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明の半導体パッケージは、回路素子と電気的に接続される第１配線が第１面に設けられた半導体基板と、前記半導体基板の前記第１面とは反対側の第２面に設けられ、かつ一部が前記半導体基板を貫通する貫通孔中に挿入される導電部材と、前記導電部材と前記第１配線とを電気的に接続するため前記貫通孔中に充填される異方性導電材料とにより構成したことを特徴とする。
【００１０】
本構成によって、従来では貫通孔側壁に沿って形成されていた導通経路を、貫通孔中に一部が挿入される導電部材と、貫通孔中に充填される異方性導電材料とにより形成することにより、貫通孔の中央部部分に形成することが可能になる。
【発明の効果】
【００１１】
以上のように、本発明の半導体パッケージによれば、貫通孔に形成される導通経路を、貫通孔の中央部に形成することができるため、貫通孔の側壁構造に影響されない導通経路を確立することができ、貫通孔内電極の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の説明において、既に説明した構成要素と同じ構成要素については、同一符号を付して詳しい説明は省略する。
【００１３】
（実施の形態１）
図１は本発明の実施の形態１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００１４】
図１において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍ〜２００μｍ程度で、孔深さが１０μｍ〜４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、この異方性導電材料１２に、半導体基板１の第２面（下面）において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００１５】
本実施の形態１では、図１３に示す従来のように貫通孔２を形成した後に、絶縁層３の堆積やシード層形成、導電性物質を充填する代わりに、異方性導電材料１２を貫通孔２に充填し、貫通孔２に導電部材８を形成する。単に導電部材８を形成しただけでは、半導体基板１の第１面（上面）に形成された配線層５と導電部材８との導通経路は確立されない。
【００１６】
ここで、異方性導電材料１２を用いた電気的接続構造について説明する。
【００１７】
一般的に液晶表示パネルの周辺回路の接続に使用されている異方性導電ペーストも、異方性導電材料の１つである。異方性導電材料は、Ｎｉ単体や金メッキ処理された金属核、あるいはスチレン，アクリル，酸化チタンなどの樹脂核に金メッキ処理したものなどの導電性粒子と、熱可塑性樹脂，合成ゴム，熱硬化性樹脂などのバインダと呼ばれる材料とによって構成されている。
【００１８】
導電性粒子間の接続原理は、ある一定時間、熱と圧力を加えることでバインダを広げ、電極間に導電性粒子を少なくとも１つ以上挟み込むことにより、厚み方向に対して導電性を確保することができ、その状態でバインダを熱により硬化させることによって導電性粒子間の接続を維持できる。
【００１９】
また、本実施の形態１において、圧力が加わっていない貫通孔２の側壁周辺では隣り合う異方性導電材料１２の導電性粒子同士が密着、接合していないために絶縁性を保つことが可能になる。
【００２０】
上記のような原理により、本実施の形態１においても異方性導電材料１２を充填した貫通孔２の端面に導電部材８を圧着した状態で導電性材料を硬化させることにより、貫通孔２の中央部近傍で導通経路を確立することができる。これにより導通経路が側壁に沿って形成されないため、貫通孔２の側壁形状の凸凹などの影響を無視することができる。
【００２１】
導電部材８は、本例では球形であるが、楕円形での半球形あるいは四角形などの多角形であってもよい。
【００２２】
異方性導電材料１２の形成方法として、前記印刷やインクジェット法の他に、スピンコート法でもよい。電極や配線の材質としては、アルミニウム，銅，金、もしくはタングステン、またはこれらの合金が用いられる。銅などのシード層と絶縁膜との間には、チタンやチタンタングステン，チタンナイトライド，タンタルナイトライドからなる拡散防止膜が形成されていてもよいし、形成されていなくてもよい。
【００２３】
また、異方性導電材料１２を貫通孔２に充填する前に、アッシングなどのプラズマ処理や表面活性剤を塗布するなどの処理を実施してもよい。これらにより異方性導電材料１２に含まれるバインダと貫通孔２側壁との濡れ性が向上し、貫通孔２の側壁近傍にバインダを集まりやすくなり、結果として貫通孔２の中央部に導電性粒子を集めることができ、安定した導通経路を確保することができる。
【００２４】
貫通孔２の深さが浅い場合は問題ないと考えられるが、１００μｍ以上のように深い場合、導通経路が貫通孔２の中央近傍で形成されず、貫通孔２の側壁との絶縁性が保てないことが予想される。その場合、圧着する導電部材８の直径を小さくすることなどにより、異方性導電材料１２の導電粒子間の密着を貫通孔２の中央部だけに制御することができる。貫通孔２がさらに深くなった場合など、絶縁性を保てない場合は、従来例のように絶縁層３を貫通孔２の側壁に形成してもよい。
【００２５】
また、貫通孔形成方法として、前記ドライエッチング法の他に、レーザ法，ブラスト法，ウエットエッチング法，電界エッチング法などを採用することができる。
【００２６】
かかる実施の形態１の構成によれば、半導体基板１を貫通する貫通孔２と、半導体基板１の配線層５が形成される第１面とは反対の半導体基板１の第２面側に配置され、かつ一部が貫通孔２中に挿入される導電部材８と、この導電部材８と配線層５とを電気的に接続するため貫通孔２に充填される異方性導電材料１２とにより、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立することができるため、半導体パッケージの信頼性が向上する。
【００２７】
なお、本実施の形態１において、配線として導電部材８を直接形成した構成例を示したが、半導体基板１の第２面に配線層などを形成して、他の回路基板と配線するような構成としてもよい。
【００２８】
（実施の形態２）
図２は本発明の実施の形態２の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００２９】
図２において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００３０】
前記実施の形態１では、貫通孔２は半導体基板１の厚み方向に垂直に形成されているが、本実施の形態２では、貫通孔２を半導体基板１の第１面における貫通孔面積が第２面における貫通孔面積以下になるようなテーパ形状にしている。また、半導体基板１の途中で分岐するような構成にしてもよい。貫通孔２をテーパ形状にすることによる利点としては、異方性導電材料１２が貫通孔２に流入されやすくなり、気泡やボイドの発生の少ない充填が可能になることが予想される。また、半導体基板１の第２面に形成される導電部材８との距離も確保できるため絶縁性の信頼性も向上する。
【００３１】
かかる実施の形態２の構成により、実施の形態１と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００３２】
なお、貫通孔２の開口部形状は、真円，楕円、あるいは四角形などの多角形であってもよい。
【００３３】
（実施の形態３）
図３は本発明の実施の形態３の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００３４】
図３において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００３５】
前記実施の形態２では貫通孔２はテーパ形状をしているが、本実施の形態３では、半導体基板１の第１面における貫通孔面積が第２面の貫通孔面積以上になるように孔形成を行っている。また、半導体基板１の第２面でなく、貫通孔２内部で、その断面積が貫通孔２の深さ方向で異なるようにしてもよい。例えば、貫通孔２の開口部付近がひさし状構造や、貫通孔２の側壁が凸凹構造やスキャロップ構造をしていてもよい。この場合、異方性導電材料１２が充填できる限り、貫通孔２の形状を任意に変えることが可能である。
【００３６】
かかる実施の形態３の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００３７】
（実施の形態４）
図４は本発明の実施の形態４の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００３８】
図４において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００３９】
貫通孔２の開口部の構造は、実施の形態１では半導体基板１に対して垂直に形成されているが、本実施の形態４では、貫通孔２の開口面積の全体あるいは一部を包含するような開口面積を有する絶縁層１３を半導体基板１の第２面に形成している。絶縁層１３の絶縁膜材料としては、酸化シリコン，窒化シリコン，カーボン系ポリマーなどが用いられ、また１層だけでなく複数層であってもよい。
【００４０】
かかる実施の形態４の構成によれば、絶縁層１３を半導体基板１の第２面に形成しているが、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００４１】
（実施の形態５）
図５（ａ）は本発明の実施の形態５の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００４２】
図５（ａ）において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００４３】
本実施の形態５では、導電部材８に導電材料からなる導電接続部材１４を設け、導電性接続部材１４を導電部材８に圧着するようにして異方性導電材料１２に接触させ、その周囲を樹脂などで充填し固着させている。
【００４４】
また、導電部材８と導電性接続部材１４とを、図５（ｂ）に示すように、一体化させた突起付き導電部材１５を形成してもよい。
【００４５】
かかる実施の形態５の構成によれば、導電部材８を突起部分を介して異方性導電材料１２に接触させるが、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００４６】
なお、図５（ｂ）に示した突起付き導電部材１５の形状は、一例を示したものであり、導電性や半導体基板との絶縁性を確保できる形状であれば、どのような形状の導電部材であっても用いることができる。
【００４７】
（実施の形態６）
図６は本発明の実施の形態６の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００４８】
図６において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００４９】
前記実施の形態５では突起付き導電部材１５を用いる構成を説明したが、突起付き導電部材１５を用いると、突起付き導電部材１５における突起位置が貫通孔２の中央付近からずれることにより、条件によっては絶縁性が確保できなくなることが予想される。
【００５０】
そこで、本実施の形態６では、半導体基板１の第２面における貫通孔２の開口部に、突起付き導電部材１５の突起部径より若干大きな開口１３ａを有する絶縁層１３を形成している。この絶縁層１３の開口１３ａの形状を種々設定することにより、突起付き導電部材１５の突起位置を規制することが可能になり、安定した絶縁性を確保することができる。
【００５１】
かかる実施の形態６の構成によれば、導電部材８を突起部分を介して異方性導電材料１２に安定して接触させることができ、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００５２】
なお、本実施の形態６において、絶縁層１３は１層として説明したが、複数層にしてもよい。
【００５３】
（実施の形態７）
図７は本発明の実施の形態７の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００５４】
図７において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００５５】
前記実施の形態６では、突起付き導電部材１５の突起位置を規制する開口を有する絶縁層１３により絶縁性を確保できることを説明したが、この構成の場合、突起付き導電部材１５の押し込み量がばらついた場合、異方性導電材料１２を介して第１配線層５を押し上げるようにして破壊させてしまったり、あるいは導通経路が確保できなかったりすることが予想される。
【００５６】
そこで、本実施の形態７では、突起付き導電部材１６の頭部１６ａと当接する絶縁層１３の厚みを変えることにより、突起付き導電部材１５の突起部分による異方性導電材料１２への圧着量を制御することが可能になり、安定した導通経路を確保することを可能にしている。
【００５７】
かかる実施の形態７の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００５８】
（実施の形態８）
図８は本発明の実施の形態８の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００５９】
図８において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００６０】
本実施の形態８では、前記実施の形態における導電部材８を、円柱状など柱状導電部材１７とし、この柱状導電部材１７を貫通孔２に挿入して、その周辺を樹脂などで固着させている。
【００６１】
また、本実施の形態８では、接着剤１８により外部回路（基板）９と半導体基板１とを接続しているが、配線部同士の金属接合、あるいは貫通孔外側部分のシリコンなどによる半導体部分同士の接合、または半導体と金属接合により外部回路９との接続を実施してもよい。
【００６２】
電極や配線はアルミニウム，銅，金、あるいはタングステンまたはこれらの合金でもよい。また、配線部は、導電性材料に絶縁膜などを積層し、パターニングなどにより形成してもよい。この場合、配線部はスパッタリング法やめっき法などにより形成してもよい。
【００６３】
本実施の形態８では柱状導電部材１７を介して外部回路９と異方性導電材料１２との電気的接続が行われる。異方性導電材料１２における導電性粒子間の接着に関しては、外部回路９との積層前のパッケージ単体時に実施しても、また外部回路９への積層時に実施してもよい。
【００６４】
従来では、外部基板との積層をした場合、導通経路がめっき法などにより形成されているため電極部は硬度をもった固体状態であり、積層時の圧着力が大き過ぎると第１配線層あるいは導電部材などが破壊されることが予想される。しかし、本実施の形態８では、導通経路部にバインダを含んだ異方性導電材料１２を用いているため、過度の圧着力を吸収することができ、前記破壊などの不具合の発生を防止することができる。
【００６５】
かかる実施の形態８の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００６６】
（実施の形態９）
図９は本発明の実施の形態９の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００６７】
図９において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００６８】
本実施の形態９では、柱状導電部材１７を介して複数（図では２層を示している）の半導体パッケージＰを積層している。このように多層パッケージにした場合、各半導体パッケージＰの配線厚みや半導体基板１の厚みのバラツキにより、同時に積層し導通経路を形成しようとした場合、接続が不十分な電極や、配線層そのものが破壊される部分が発生することが予想される。
【００６９】
このため本実施の形態９では、半導体パッケージＰ間に高さ決め部材１９を数箇所配置することにより、安定した導通経路を確保するようにしている。
【００７０】
かかる実施の形態９の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００７１】
（実施の形態１０）
図１０は本発明の実施の形態９の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００７２】
図１０において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００７３】
本実施の形態１０では、半導体基板１の第１面側の貫通孔２部分に、貫通孔２より小径の通孔１１ａが形成された数十μｍ以上の絶縁層１１を形成し、貫通孔２における半導体基板１の第１面側に凹部を形成するようにしている。これにより異方性導電材料１２の導電性粒子が通孔（凹部）１１ａに入り込み、貫通孔２の中央部での導電経路を作り易くすることができる。
【００７４】
また、導電部材８の代わりに実施の形態５の突起付き導電部材１５や、実施形態８，９の柱状導電部材１７を使用することができる。また、半導体パッケージとしては多層パッケージの構造であってもよい。
【００７５】
また、異方性導電材料１２は貫通孔２全体に充填されているが、導電性が保たれれば貫通孔２の一部に配するようにしてもよい。貫通孔２内部での端面形状は垂直になっているが、テーパが付いている方が望ましい。
【００７６】
かかる実施の形態１０の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００７７】
（実施の形態１１）
図１１は本発明の実施の形態１１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００７８】
図１１において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００７９】
本実施の形態１１では、半導体基板１の第２面に導電部材８を２箇所設けることにより貫通孔２における導通経路を２系統形成している。導電部材８は絶縁性を確保できる限り３箇所以上設けてもよい。
【００８０】
従来では、将来的に予想される電子デバイスの高機能化に対応するために多ピン化が要求された場合、より微細な径の貫通孔を多数形成する必要が発生する。しかし、本実施の形態１１のように、１つの貫通孔２内に複数の導通経路が形成できれば、微細な貫通孔の形成も必要なくなり、ピン数やピンの位置に関係なく導通経路を確保することができる。
【００８１】
かかる実施の形態１１の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない複数の導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【産業上の利用可能性】
【００８２】
本発明の半導体パッケージは、貫通電極において異方性導電材料で構成され、かつ貫通電極の端面に貫通孔面積よりも小さな面積の電極を形成することにより、貫通孔側壁構造に影響されない導通経路を貫通孔中央部に確立でき、半導体パッケージの信頼性を向上することができ、貫通電極を用いたデバイスの小型化だけでなく、多段チップ積層技術の用途にも応用できる。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施の形態１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図２】本発明の実施の形態２の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図３】本発明の実施の形態３の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図４】本発明の実施の形態４の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図５】本発明の実施の形態５の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図６】本発明の実施の形態６の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図７】本発明の実施の形態７の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図８】本発明の実施の形態８の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図９】本発明の実施の形態９の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図１０】本発明の実施の形態１０の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図１１】本発明の実施の形態１１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図１２】従来の半導体パッケージの一例の断面図
【図１３】従来の半導体パッケージの貫通孔部分の拡大断面図
【符号の説明】
【００８４】
１ 半導体基板
２ 貫通孔
３ 絶縁層
５ 配線層
８ 導電部材
９ 外部回路
１１ 絶縁層
１１ａ 絶縁層の通孔
１２ 異方性導電材料
１３ 絶縁層
１３ａ 絶縁層の開口
１４ 導電接続部材
１５ 突起付き導電部材
１６ 突起付き導電部材
１６ａ 突起付き導電部材の頭部
１７ 柱状導電部材
１８ 接着剤
１９ 高さ決め部材
【技術分野】
【０００１】
本発明は、半導体基板に貫通電極を有する半導体パッケージに関するものである。
【背景技術】
【０００２】
図１２は従来の半導体パッケージの一例の断面図、図１３は従来の半導体パッケージの貫通孔部分の拡大断面図である。
【０００３】
図１２，図１３において、半導体基板１にドライエッチング加工などで貫通孔２を形成した後、貫通孔２の側壁にＣＶＤ法などにより絶縁膜３を堆積し、この絶縁膜３上にシード層を形成した後、めっき法などにより導電性物質を充填させることによって半導体基板１を貫通する貫通電極４を形成する。貫通孔２の形成後または形成前に、半導体基板１の第１面（上面）に第１配線層５を形成して、半導体基板１に実装された、あるいは半導体基板１自体に作りこまれた回路素子６と電気的に接続させる。また半導体基板１の第２面（下面）に第２配線層７を形成した後、半田ボールなどの導電部材８を介して外部回路９と電気的に接続する構成になっている。
【０００４】
なお、図１３において、１０は貫通電極４内の絶縁体、１１は半導体基板１の第１面に形成された絶縁層を示す。
【０００５】
前記貫通電極４を形成する方法としては、一般的には貫通孔２を形成した後に、貫通孔２の側壁にシール層を形成し、めっき法を用いて貫通孔２の全体または一部を導電性物質で充填させることにより、半導体基板１の表面と裏面間の導通をとるための配線層を形成する方法がある（特許文献１参照）。
【特許文献１】特開２０００−３５７６９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来の構成では、ドライエッチング加工などで貫通孔２を形成し、その表面に絶縁膜３を堆積させた後、シード層を形成するため、貫通孔２の形状において孔内部中央部の内径が孔開口径よりも大きい構造をしている場合、また、スキャロップと呼ばれる貫通孔２に対して垂直方向にベローズ状の凸凹構造が発生し、貫通孔２と同一方向にほぼ規則的に窪んだ部分が形成されてしまう場合、また、孔開口部にひさし状の構造がある場合には、貫通孔２の側壁に形成された絶縁膜やシード層における膜厚の均一性が悪く、貫通孔２の側壁に対する膜の密着性が悪くなり、結果として形成した貫通電極４の信頼性が低くなる。
【０００７】
また、スパッタリング法を用いて前記シード層を成膜した場合、構造的に窪んだ部分においてシード層が不連続になりやすく、また、孔開口部付近にひさし状の構造があると、スパッタリングの原理上、金属粒子がひさしの部分で遮蔽されるため、そのひさしの裏側にはシード層が形成されないため、後工程のめっきが均一に形成されず、貫通電極４の信頼性が低くなるという課題を有していた。
【０００８】
本発明は、前記従来の課題を解決するものであって、半導体基板の貫通孔に形成する電極の信頼性の向上を図った半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明の半導体パッケージは、回路素子と電気的に接続される第１配線が第１面に設けられた半導体基板と、前記半導体基板の前記第１面とは反対側の第２面に設けられ、かつ一部が前記半導体基板を貫通する貫通孔中に挿入される導電部材と、前記導電部材と前記第１配線とを電気的に接続するため前記貫通孔中に充填される異方性導電材料とにより構成したことを特徴とする。
【００１０】
本構成によって、従来では貫通孔側壁に沿って形成されていた導通経路を、貫通孔中に一部が挿入される導電部材と、貫通孔中に充填される異方性導電材料とにより形成することにより、貫通孔の中央部部分に形成することが可能になる。
【発明の効果】
【００１１】
以上のように、本発明の半導体パッケージによれば、貫通孔に形成される導通経路を、貫通孔の中央部に形成することができるため、貫通孔の側壁構造に影響されない導通経路を確立することができ、貫通孔内電極の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、以下の説明において、既に説明した構成要素と同じ構成要素については、同一符号を付して詳しい説明は省略する。
【００１３】
（実施の形態１）
図１は本発明の実施の形態１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００１４】
図１において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍ〜２００μｍ程度で、孔深さが１０μｍ〜４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、この異方性導電材料１２に、半導体基板１の第２面（下面）において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００１５】
本実施の形態１では、図１３に示す従来のように貫通孔２を形成した後に、絶縁層３の堆積やシード層形成、導電性物質を充填する代わりに、異方性導電材料１２を貫通孔２に充填し、貫通孔２に導電部材８を形成する。単に導電部材８を形成しただけでは、半導体基板１の第１面（上面）に形成された配線層５と導電部材８との導通経路は確立されない。
【００１６】
ここで、異方性導電材料１２を用いた電気的接続構造について説明する。
【００１７】
一般的に液晶表示パネルの周辺回路の接続に使用されている異方性導電ペーストも、異方性導電材料の１つである。異方性導電材料は、Ｎｉ単体や金メッキ処理された金属核、あるいはスチレン，アクリル，酸化チタンなどの樹脂核に金メッキ処理したものなどの導電性粒子と、熱可塑性樹脂，合成ゴム，熱硬化性樹脂などのバインダと呼ばれる材料とによって構成されている。
【００１８】
導電性粒子間の接続原理は、ある一定時間、熱と圧力を加えることでバインダを広げ、電極間に導電性粒子を少なくとも１つ以上挟み込むことにより、厚み方向に対して導電性を確保することができ、その状態でバインダを熱により硬化させることによって導電性粒子間の接続を維持できる。
【００１９】
また、本実施の形態１において、圧力が加わっていない貫通孔２の側壁周辺では隣り合う異方性導電材料１２の導電性粒子同士が密着、接合していないために絶縁性を保つことが可能になる。
【００２０】
上記のような原理により、本実施の形態１においても異方性導電材料１２を充填した貫通孔２の端面に導電部材８を圧着した状態で導電性材料を硬化させることにより、貫通孔２の中央部近傍で導通経路を確立することができる。これにより導通経路が側壁に沿って形成されないため、貫通孔２の側壁形状の凸凹などの影響を無視することができる。
【００２１】
導電部材８は、本例では球形であるが、楕円形での半球形あるいは四角形などの多角形であってもよい。
【００２２】
異方性導電材料１２の形成方法として、前記印刷やインクジェット法の他に、スピンコート法でもよい。電極や配線の材質としては、アルミニウム，銅，金、もしくはタングステン、またはこれらの合金が用いられる。銅などのシード層と絶縁膜との間には、チタンやチタンタングステン，チタンナイトライド，タンタルナイトライドからなる拡散防止膜が形成されていてもよいし、形成されていなくてもよい。
【００２３】
また、異方性導電材料１２を貫通孔２に充填する前に、アッシングなどのプラズマ処理や表面活性剤を塗布するなどの処理を実施してもよい。これらにより異方性導電材料１２に含まれるバインダと貫通孔２側壁との濡れ性が向上し、貫通孔２の側壁近傍にバインダを集まりやすくなり、結果として貫通孔２の中央部に導電性粒子を集めることができ、安定した導通経路を確保することができる。
【００２４】
貫通孔２の深さが浅い場合は問題ないと考えられるが、１００μｍ以上のように深い場合、導通経路が貫通孔２の中央近傍で形成されず、貫通孔２の側壁との絶縁性が保てないことが予想される。その場合、圧着する導電部材８の直径を小さくすることなどにより、異方性導電材料１２の導電粒子間の密着を貫通孔２の中央部だけに制御することができる。貫通孔２がさらに深くなった場合など、絶縁性を保てない場合は、従来例のように絶縁層３を貫通孔２の側壁に形成してもよい。
【００２５】
また、貫通孔形成方法として、前記ドライエッチング法の他に、レーザ法，ブラスト法，ウエットエッチング法，電界エッチング法などを採用することができる。
【００２６】
かかる実施の形態１の構成によれば、半導体基板１を貫通する貫通孔２と、半導体基板１の配線層５が形成される第１面とは反対の半導体基板１の第２面側に配置され、かつ一部が貫通孔２中に挿入される導電部材８と、この導電部材８と配線層５とを電気的に接続するため貫通孔２に充填される異方性導電材料１２とにより、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立することができるため、半導体パッケージの信頼性が向上する。
【００２７】
なお、本実施の形態１において、配線として導電部材８を直接形成した構成例を示したが、半導体基板１の第２面に配線層などを形成して、他の回路基板と配線するような構成としてもよい。
【００２８】
（実施の形態２）
図２は本発明の実施の形態２の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００２９】
図２において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００３０】
前記実施の形態１では、貫通孔２は半導体基板１の厚み方向に垂直に形成されているが、本実施の形態２では、貫通孔２を半導体基板１の第１面における貫通孔面積が第２面における貫通孔面積以下になるようなテーパ形状にしている。また、半導体基板１の途中で分岐するような構成にしてもよい。貫通孔２をテーパ形状にすることによる利点としては、異方性導電材料１２が貫通孔２に流入されやすくなり、気泡やボイドの発生の少ない充填が可能になることが予想される。また、半導体基板１の第２面に形成される導電部材８との距離も確保できるため絶縁性の信頼性も向上する。
【００３１】
かかる実施の形態２の構成により、実施の形態１と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００３２】
なお、貫通孔２の開口部形状は、真円，楕円、あるいは四角形などの多角形であってもよい。
【００３３】
（実施の形態３）
図３は本発明の実施の形態３の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００３４】
図３において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００３５】
前記実施の形態２では貫通孔２はテーパ形状をしているが、本実施の形態３では、半導体基板１の第１面における貫通孔面積が第２面の貫通孔面積以上になるように孔形成を行っている。また、半導体基板１の第２面でなく、貫通孔２内部で、その断面積が貫通孔２の深さ方向で異なるようにしてもよい。例えば、貫通孔２の開口部付近がひさし状構造や、貫通孔２の側壁が凸凹構造やスキャロップ構造をしていてもよい。この場合、異方性導電材料１２が充填できる限り、貫通孔２の形状を任意に変えることが可能である。
【００３６】
かかる実施の形態３の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００３７】
（実施の形態４）
図４は本発明の実施の形態４の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００３８】
図４において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００３９】
貫通孔２の開口部の構造は、実施の形態１では半導体基板１に対して垂直に形成されているが、本実施の形態４では、貫通孔２の開口面積の全体あるいは一部を包含するような開口面積を有する絶縁層１３を半導体基板１の第２面に形成している。絶縁層１３の絶縁膜材料としては、酸化シリコン，窒化シリコン，カーボン系ポリマーなどが用いられ、また１層だけでなく複数層であってもよい。
【００４０】
かかる実施の形態４の構成によれば、絶縁層１３を半導体基板１の第２面に形成しているが、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００４１】
（実施の形態５）
図５（ａ）は本発明の実施の形態５の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００４２】
図５（ａ）において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００４３】
本実施の形態５では、導電部材８に導電材料からなる導電接続部材１４を設け、導電性接続部材１４を導電部材８に圧着するようにして異方性導電材料１２に接触させ、その周囲を樹脂などで充填し固着させている。
【００４４】
また、導電部材８と導電性接続部材１４とを、図５（ｂ）に示すように、一体化させた突起付き導電部材１５を形成してもよい。
【００４５】
かかる実施の形態５の構成によれば、導電部材８を突起部分を介して異方性導電材料１２に接触させるが、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００４６】
なお、図５（ｂ）に示した突起付き導電部材１５の形状は、一例を示したものであり、導電性や半導体基板との絶縁性を確保できる形状であれば、どのような形状の導電部材であっても用いることができる。
【００４７】
（実施の形態６）
図６は本発明の実施の形態６の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００４８】
図６において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００４９】
前記実施の形態５では突起付き導電部材１５を用いる構成を説明したが、突起付き導電部材１５を用いると、突起付き導電部材１５における突起位置が貫通孔２の中央付近からずれることにより、条件によっては絶縁性が確保できなくなることが予想される。
【００５０】
そこで、本実施の形態６では、半導体基板１の第２面における貫通孔２の開口部に、突起付き導電部材１５の突起部径より若干大きな開口１３ａを有する絶縁層１３を形成している。この絶縁層１３の開口１３ａの形状を種々設定することにより、突起付き導電部材１５の突起位置を規制することが可能になり、安定した絶縁性を確保することができる。
【００５１】
かかる実施の形態６の構成によれば、導電部材８を突起部分を介して異方性導電材料１２に安定して接触させることができ、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００５２】
なお、本実施の形態６において、絶縁層１３は１層として説明したが、複数層にしてもよい。
【００５３】
（実施の形態７）
図７は本発明の実施の形態７の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００５４】
図７において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００５５】
前記実施の形態６では、突起付き導電部材１５の突起位置を規制する開口を有する絶縁層１３により絶縁性を確保できることを説明したが、この構成の場合、突起付き導電部材１５の押し込み量がばらついた場合、異方性導電材料１２を介して第１配線層５を押し上げるようにして破壊させてしまったり、あるいは導通経路が確保できなかったりすることが予想される。
【００５６】
そこで、本実施の形態７では、突起付き導電部材１６の頭部１６ａと当接する絶縁層１３の厚みを変えることにより、突起付き導電部材１５の突起部分による異方性導電材料１２への圧着量を制御することが可能になり、安定した導通経路を確保することを可能にしている。
【００５７】
かかる実施の形態７の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００５８】
（実施の形態８）
図８は本発明の実施の形態８の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００５９】
図８において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００６０】
本実施の形態８では、前記実施の形態における導電部材８を、円柱状など柱状導電部材１７とし、この柱状導電部材１７を貫通孔２に挿入して、その周辺を樹脂などで固着させている。
【００６１】
また、本実施の形態８では、接着剤１８により外部回路（基板）９と半導体基板１とを接続しているが、配線部同士の金属接合、あるいは貫通孔外側部分のシリコンなどによる半導体部分同士の接合、または半導体と金属接合により外部回路９との接続を実施してもよい。
【００６２】
電極や配線はアルミニウム，銅，金、あるいはタングステンまたはこれらの合金でもよい。また、配線部は、導電性材料に絶縁膜などを積層し、パターニングなどにより形成してもよい。この場合、配線部はスパッタリング法やめっき法などにより形成してもよい。
【００６３】
本実施の形態８では柱状導電部材１７を介して外部回路９と異方性導電材料１２との電気的接続が行われる。異方性導電材料１２における導電性粒子間の接着に関しては、外部回路９との積層前のパッケージ単体時に実施しても、また外部回路９への積層時に実施してもよい。
【００６４】
従来では、外部基板との積層をした場合、導通経路がめっき法などにより形成されているため電極部は硬度をもった固体状態であり、積層時の圧着力が大き過ぎると第１配線層あるいは導電部材などが破壊されることが予想される。しかし、本実施の形態８では、導通経路部にバインダを含んだ異方性導電材料１２を用いているため、過度の圧着力を吸収することができ、前記破壊などの不具合の発生を防止することができる。
【００６５】
かかる実施の形態８の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００６６】
（実施の形態９）
図９は本発明の実施の形態９の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００６７】
図９において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００６８】
本実施の形態９では、柱状導電部材１７を介して複数（図では２層を示している）の半導体パッケージＰを積層している。このように多層パッケージにした場合、各半導体パッケージＰの配線厚みや半導体基板１の厚みのバラツキにより、同時に積層し導通経路を形成しようとした場合、接続が不十分な電極や、配線層そのものが破壊される部分が発生することが予想される。
【００６９】
このため本実施の形態９では、半導体パッケージＰ間に高さ決め部材１９を数箇所配置することにより、安定した導通経路を確保するようにしている。
【００７０】
かかる実施の形態９の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００７１】
（実施の形態１０）
図１０は本発明の実施の形態９の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００７２】
図１０において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００７３】
本実施の形態１０では、半導体基板１の第１面側の貫通孔２部分に、貫通孔２より小径の通孔１１ａが形成された数十μｍ以上の絶縁層１１を形成し、貫通孔２における半導体基板１の第１面側に凹部を形成するようにしている。これにより異方性導電材料１２の導電性粒子が通孔（凹部）１１ａに入り込み、貫通孔２の中央部での導電経路を作り易くすることができる。
【００７４】
また、導電部材８の代わりに実施の形態５の突起付き導電部材１５や、実施形態８，９の柱状導電部材１７を使用することができる。また、半導体パッケージとしては多層パッケージの構造であってもよい。
【００７５】
また、異方性導電材料１２は貫通孔２全体に充填されているが、導電性が保たれれば貫通孔２の一部に配するようにしてもよい。貫通孔２内部での端面形状は垂直になっているが、テーパが付いている方が望ましい。
【００７６】
かかる実施の形態１０の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【００７７】
（実施の形態１１）
図１１は本発明の実施の形態１１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図である。
【００７８】
図１１において、半導体基板１にドライエッチングによって形成された貫通孔２は、開口径が５μｍから２００μｍ程度で、孔深さが１０μｍから４００μｍ程度の大きさである。貫通孔２を形成した後、印刷法やインクジェット法などにより異方性導電材料１２を貫通孔２に充填し、半導体基板１の第２面において貫通孔２に一部が挿入される半田ボールなどの導電部材８を接触させている。
【００７９】
本実施の形態１１では、半導体基板１の第２面に導電部材８を２箇所設けることにより貫通孔２における導通経路を２系統形成している。導電部材８は絶縁性を確保できる限り３箇所以上設けてもよい。
【００８０】
従来では、将来的に予想される電子デバイスの高機能化に対応するために多ピン化が要求された場合、より微細な径の貫通孔を多数形成する必要が発生する。しかし、本実施の形態１１のように、１つの貫通孔２内に複数の導通経路が形成できれば、微細な貫通孔の形成も必要なくなり、ピン数やピンの位置に関係なく導通経路を確保することができる。
【００８１】
かかる実施の形態１１の構成によれば、前記実施の形態と同様に、貫通孔２の側壁構造に影響されない複数の導通経路を貫通孔２の中央部に確立でき、半導体パッケージの信頼性が向上する。
【産業上の利用可能性】
【００８２】
本発明の半導体パッケージは、貫通電極において異方性導電材料で構成され、かつ貫通電極の端面に貫通孔面積よりも小さな面積の電極を形成することにより、貫通孔側壁構造に影響されない導通経路を貫通孔中央部に確立でき、半導体パッケージの信頼性を向上することができ、貫通電極を用いたデバイスの小型化だけでなく、多段チップ積層技術の用途にも応用できる。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施の形態１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図２】本発明の実施の形態２の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図３】本発明の実施の形態３の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図４】本発明の実施の形態４の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図５】本発明の実施の形態５の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図６】本発明の実施の形態６の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図７】本発明の実施の形態７の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図８】本発明の実施の形態８の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図９】本発明の実施の形態９の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図１０】本発明の実施の形態１０の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図１１】本発明の実施の形態１１の半導体パッケージにおける貫通電極部分の概略構成を示す断面図
【図１２】従来の半導体パッケージの一例の断面図
【図１３】従来の半導体パッケージの貫通孔部分の拡大断面図
【符号の説明】
【００８４】
１ 半導体基板
２ 貫通孔
３ 絶縁層
５ 配線層
８ 導電部材
９ 外部回路
１１ 絶縁層
１１ａ 絶縁層の通孔
１２ 異方性導電材料
１３ 絶縁層
１３ａ 絶縁層の開口
１４ 導電接続部材
１５ 突起付き導電部材
１６ 突起付き導電部材
１６ａ 突起付き導電部材の頭部
１７ 柱状導電部材
１８ 接着剤
１９ 高さ決め部材
【特許請求の範囲】
【請求項１】
回路素子と電気的に接続される第１配線が第１面に設けられた半導体基板と、前記半導体基板の前記第１面とは反対側の第２面に設けられ、かつ一部が前記半導体基板を貫通する貫通孔中に挿入される導電部材と、前記導電部材と前記第１配線とを電気的に接続するため前記貫通孔中に充填される異方性導電材料とにより構成したことを特徴とする半導体パッケージ。
【請求項２】
回路素子と電気的に接続される第１配線が第１面に設けられた半導体基板と、前記半導体基板の前記第１面とは反対側の第２面に形成されて開口部分を有する絶縁層と、前記第２面に設けられ一部が前記開口部分を通して、前記半導体基板を貫通する貫通孔中に挿入される導電部材と、前記導電部材と前記第１配線を電気的に接続するため前記貫通孔中に充填される異方性導電材料とにより構成したことを特徴とする半導体パッケージ。
【請求項３】
前記第１面に形成された前記貫通孔の直径を、前記第２面に形成された前記貫通孔の直径以下に設定したことを特徴とする請求項１または２記載の半導体パッケージ。
【請求項４】
前記第２面に形成された前記導電部材と前記異方性導電材料との接触面積を、前記第２面に形成された前記貫通孔の直径以下に設定したことを特徴とする請求項１〜３いずれか１項記載の半導体パッケージ。
【請求項５】
前記半導体基板を、シリコン，シリカゲルマニウムなどのシリコン系半導体、あるいはガリウムヒ素，ガリウムナイトライド，インジウムリンなどの化合物半導体から構成したことを特徴とする請求項１〜４いずれか１項記載の半導体パッケージ。
【請求項６】
前記貫通孔は、ドライエッチング法で前記半導体基板に貫通して形成した孔であることを特徴とする請求項１〜４いずれか１項記載の半導体パッケージ。
【請求項７】
前記異方性導電材料は、銅，銅合金，銀，ニッケル，低融点合金の金属微粒子、あるいは酸化亜鉛，酸化錫，酸化インジウムなどの金属酸化物微粒子、あるいは貴金属を被覆した銅，銀の微粒子を含む導電材料であることを特徴とする請求項１，２または４記載の半導体パッケージ。
【請求項１】
回路素子と電気的に接続される第１配線が第１面に設けられた半導体基板と、前記半導体基板の前記第１面とは反対側の第２面に設けられ、かつ一部が前記半導体基板を貫通する貫通孔中に挿入される導電部材と、前記導電部材と前記第１配線とを電気的に接続するため前記貫通孔中に充填される異方性導電材料とにより構成したことを特徴とする半導体パッケージ。
【請求項２】
回路素子と電気的に接続される第１配線が第１面に設けられた半導体基板と、前記半導体基板の前記第１面とは反対側の第２面に形成されて開口部分を有する絶縁層と、前記第２面に設けられ一部が前記開口部分を通して、前記半導体基板を貫通する貫通孔中に挿入される導電部材と、前記導電部材と前記第１配線を電気的に接続するため前記貫通孔中に充填される異方性導電材料とにより構成したことを特徴とする半導体パッケージ。
【請求項３】
前記第１面に形成された前記貫通孔の直径を、前記第２面に形成された前記貫通孔の直径以下に設定したことを特徴とする請求項１または２記載の半導体パッケージ。
【請求項４】
前記第２面に形成された前記導電部材と前記異方性導電材料との接触面積を、前記第２面に形成された前記貫通孔の直径以下に設定したことを特徴とする請求項１〜３いずれか１項記載の半導体パッケージ。
【請求項５】
前記半導体基板を、シリコン，シリカゲルマニウムなどのシリコン系半導体、あるいはガリウムヒ素，ガリウムナイトライド，インジウムリンなどの化合物半導体から構成したことを特徴とする請求項１〜４いずれか１項記載の半導体パッケージ。
【請求項６】
前記貫通孔は、ドライエッチング法で前記半導体基板に貫通して形成した孔であることを特徴とする請求項１〜４いずれか１項記載の半導体パッケージ。
【請求項７】
前記異方性導電材料は、銅，銅合金，銀，ニッケル，低融点合金の金属微粒子、あるいは酸化亜鉛，酸化錫，酸化インジウムなどの金属酸化物微粒子、あるいは貴金属を被覆した銅，銀の微粒子を含む導電材料であることを特徴とする請求項１，２または４記載の半導体パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００９−２８９９７１（Ｐ２００９−２８９９７１Ａ）
【公開日】平成２１年１２月１０日（２００９．１２．１０）
【国際特許分類】
【出願番号】特願２００８−１４０８６１（Ｐ２００８−１４０８６１）
【出願日】平成２０年５月２９日（２００８．５．２９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年１２月１０日（２００９．１２．１０）
【国際特許分類】
【出願日】平成２０年５月２９日（２００８．５．２９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]