半導体メモリカード
【課題】本発明は、配線基板の一方の表面側が樹脂封止され、配線基板の側面が製品外観に露出する半導体メモリカードにおいて、配線基板とモールド樹脂との密着性を高めることを特徴とする。
【解決手段】一方の表面上に複数の外部接続端子が形成された基板１１と、基板の他方の表面上に形成され、基板の外周部の少なくとも一部の領域に開口１５を有するソルダーレジスト膜１４と、基板の他方の表面上に搭載されたメモリチップ１７と、当該半導体メモリカードのパッケージを構成し、ソルダーレジスト膜１４及びメモリチップ１７を覆うように基板の他方の表面側を封止するモールド樹脂２０を具備する。
【解決手段】一方の表面上に複数の外部接続端子が形成された基板１１と、基板の他方の表面上に形成され、基板の外周部の少なくとも一部の領域に開口１５を有するソルダーレジスト膜１４と、基板の他方の表面上に搭載されたメモリチップ１７と、当該半導体メモリカードのパッケージを構成し、ソルダーレジスト膜１４及びメモリチップ１７を覆うように基板の他方の表面側を封止するモールド樹脂２０を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板上にメモリチップを搭載し、チップ搭載面を樹脂で封止することによりパッケージを構成した半導体メモリカードに関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、ＰＤＡ、デジタルカメラ、携帯電話等の様々な携帯用電子機器においては、リムーバル記憶デバイスの１つである半導体メモリカードが多く用いられている。半導体メモリカードとしては、ＰＣカード、及び小型のＳＤカード（登録商標）が注目されている。さらに、最近では、配線基板の一方の表面上に外部接続端子を形成し、配線基板の他方の表面上にメモリチップやコントローラチップを搭載し、チップ搭載面をモールド樹脂で封止してパッケージを構成することにより、より小型化された半導体メモリカードが実用化されている。このように、より小型化が図られた半導体メモリカードでは、配線基板の側面が製品外観に露出している。また、配線基板の両面には、外部接続端子の他に多数の配線が形成されており、これら配線相互のショート事故を防ぐ目的で、ソルダーレジストと呼ばれている保護膜が被覆されている。パッケージを構成するモールド樹脂部材は、配線基板の一方の表面上を被覆するソルダーレジストを覆うように形成される。
【０００３】
従来の半導体メモリカードは、側面が露出する外周部を含む配線基板のほぼ全面がソルダーレジストで被覆されている。カード外周部では、ソルダーレジストとモールド樹脂とが密着しているが、両者は互いに平滑な面で接しているために密着強度はあまり高くない。このため、外形加工中に配線基板とモールド樹脂とが剥離して基板側面にいわゆる口開きが発生し、不良となる問題がある。
【０００４】
なお、特許文献１には、チップ搭載用基板裏面の下面配線のソルダーレジスト膜の開口部に露出するパッド領域が外部接続端子として機能し、チップ搭載用基板に形成された封止用貫通穴内に封止樹脂が充填され、アンカー効果により封止樹脂とチップ搭載用基板の接合力を高めるようにした半導体装置が記載されている。
【特許文献１】特開２０００−１２４３４４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線基板側面においてモールド樹脂が剥離することによる不良の発生が防止できる半導体メモリカードを提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体メモリカードは、ホスト器機に装着して使用可能な半導体メモリカードにおいて、第１の表面上に複数の外部接続端子及び複数の配線が形成された配線基板と、前記配線基板の第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、前記配線基板の前記第２の表面上に搭載されたメモリチップと、当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層を具備している。
【０００７】
本発明の半導体メモリカードは、ホスト器機に装着して使用可能な半導体メモリカードにおいて、第１の表面上に複数の外部接続端子及び複数の配線が形成され、第２の表面上に複数の配線が形成された配線基板と、前記配線基板の前記第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、前記配線基板の前記第２の表面上に搭載されたメモリチップと、当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層を具備している。
【発明の効果】
【０００８】
本発明の半導体メモリカードよれば、配線基板側面においてモールド樹脂が剥離することによる不良の発生が防止できる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明を実施の形態により説明する。
【００１０】
図１は、本発明の第１の実施の形態に係る半導体メモリカードの断面図を示している。図中、１１は、例えばエポキシ樹脂、ガラスエポキシ樹脂等で構成された絶縁性の基板である。この基板１１の両面上に複数の外部接続端子及び配線等の導電体パターンが形成されることで配線基板が構成されている。図１では、基板１１の一方の表面上に複数の配線１２、及び複数の電極パッド１３が形成されている状態を示している。基板１１のメモリチップが搭載されない側である他方の表面上にはソルダーレジスト１４が全面に被覆されている。他方、基板１１のメモリチップ搭載側である一方の表面上には、基板１１の外周部の一部領域及び電極パッド１３上を除いて、ソルダーレジスト１４が被覆されている。基板１１の外周部においてソルダーレジスト１４が被覆されていない領域は開口１５で示されている。さらに、基板１１の一方の表面上には、絶縁性の接着シート１６を介してメモリチップ１７が接着されている。通常、メモリチップ１７上には、メモリチップ１７の動作を制御するコントローラチップが積層されるが、図１では図示を省略している。
【００１１】
メモリチップ１７上には複数の電極パッド１８が形成されている。そして、メモリチップ１７上の複数の電極パッド１８と、基板１１上に形成された複数の電極パッド１３とが金属ワイヤ１９により電気的に接続されている。さらに、基板１１のチップ１７搭載面側にはパッケージを構成するモールド樹脂２０が形成されている。
【００１２】
ここで、モールド樹脂２０を形成する際のモールド工程の際に、ソルダーレジスト１４が被覆されていない開口１５を埋めるようにモールド樹脂２０が入り込み、基板外周部の一部領域では、基板１１とモールド樹脂２０とが直接に接触する。
【００１３】
図２は、図１中の基板１１のチップ搭載面側の平面図を示している。図２中、ソルダーレジスト１４が被覆されている領域には斜線を施している。ソルダーレジスト１４が被覆されていない部分は、基板１１の外周部の一部領域に形成された開口１５と、メモリチップ１７上の電極パッド１８と接続される基板１１上の電極パッド１３、及びメモリチップ１７以外の部品、例えばチップコンデンサやチップ抵抗を基板１１上の電極パッドと接続するための電極パッド等を露出させるための開口２１となっている。
【００１４】
第１の実施の形態の半導体メモリカードでは、基板１１の外周部の一部領域にソルダーレジスト１４が被覆されていない開口１５が形成されている。そして、この開口１５内にモールド樹脂２０が入り込み、基板外周部の一部領域において基板１１とモールド樹脂２０とが直接に接触する。この結果、ソルダーレジスト１４が被覆されている部分と、被覆されていない部分とからなる凹凸によるアンカー効果により、基板１１とモールド樹脂２０の密着力が高まる。
【００１５】
ところで、図２に示すような形状の基板は、図３の平面図に示すように、１枚の大きな基板１１上に、複数個分の半導体メモリカードの配線パターンの形成、メモリチップの接着、金属ワイヤによるボンディング工程、メモリチップ接着面側の樹脂モールディング工程を経た後に、ウォータジェット加工等により個々のメモリカード４０毎に切り出される。そして、個々のメモリカードの外形切り出し加工時に、基板１１とモールド樹脂２０の密着力が高まっているので、基板１１の側面においてモールド樹脂２０が剥離することによる不良の発生を防止することができる。
【００１６】
図４は、図１中の基板１１のチップ搭載面とは反対面の平面図である。基板１１表面には、平面状の例えば８個の外部接続端子４１が形成されている。これら８個の外部接続端子４１は、基板１１上に形成された配線及び金属ワイヤを介して、メモリチップやコントローラチップと電気的に接続されている。ここで、８個の外部接続端子４１に対する信号の割り当ては、例えば、図４に示すようになっている。１番目の外部接続端子はデータ２（DATA2）に、２番目の外部接続端子はデータ３（DATA3）に、３番目の外部接続端子はコマンド（CMD）に、４番目の外部接続端子は電圧電圧（VDD）に、５番目の外部接続端子はクロック信号（CLK）に、６番目の外部接続端子は接地電圧（VSS）に、７番目の外部接続端子はデータ０（DATA0）に、８番目の外部接続端子はデータ１（DATA1）に、それぞれ割り当てられている。
【００１７】
半導体メモリカードは、パーソナルコンピュータ等の様々なホスト器機に設けられたスロットに対して装着可能なように形成されている。ホスト器機に設けられたホストコントローラ（図示せず）は、これら８個の外部接続端子４１を介して半導体メモリカードと各種信号及びデータを通信する。例えば、半導体メモリカードにデータが書き込まれる際には、ホストコントローラは書き込みコマンドを、３番目の外部接続端子（CMD）を介して半導体メモリカードにシリアルな信号として送出する。このとき、半導体メモリカードは、５番目の外部接続端子（CLK）に供給されているクロック信号に応答して、３番目の外部接続端子（CMD）に与えられる書き込みコマンドを取り込む。
【００１８】
図５は、図１中の基板１１のチップ搭載面に搭載されたチップと、チップと基板上の電極パッドとの間の接続状態を示す平面図である。
【００１９】
ここでは、基板１１上に、積層されたメモリチップとコントローラチップとが載置されている状態を示している。メモリチップ１７は例えば１Ｇビットのメモリ容量を有するＮＡＮＤ型メモリチップである。メモリチップ１７上にはコントローラチップ２２が接着されている。メモリチップ１７及びコントローラチップ２２上の電極パッドと、基板１１上の電極パッドとは、金属ワイヤ１９によりボンディングされている。なお、図５では、メモリチップ１７及びコントローラチップ２２の他に、チップ部品、例えばチップコンデンサ２３やチップ抵抗２４等が基板１１上の電極パッドに電気的に接続されている状態を示している。
【００２０】
図６は、図１中の基板１１のチップ搭載面に形成された電極パッド及び配線パターンの一具体例を示す平面図である。図３を用いて説明したように、半導体メモリカードは、１枚の大きな基板上に、複数個分のメモリカードの配線パターンの形成、メモリチップの接着、金属ワイヤによるボンディング工程、メモリチップ接着面側の樹脂モールディング工程を経た後に、ウォータジェット加工等により個々に切り出されることで形成される。上記配線パターンは、絶縁性の基板の全面に金属、例えばＣｕの膜を形成し、このＣｕに対して所望のパターン形状のメッキを施し、その後、エッチングすることにより形成される。そして、上記Ｃｕに対してメッキを行う際に、基板１１の外周部におけるソルダーレジスト１４が被覆されていない図１中の各開口１５に対応した領域に存在するＣｕに対してメッキを施さないことにより、その後のエッチング工程でこの領域には配線パターンが形成されなくなる。すなわち、これにより、配線パターンの端部が半導体メモリカードの外部に露出しないようにできる。これにより、配線パターンが外気に晒されることによる腐食等の発生を防止することができる。
【００２１】
図７は、図１中の基板１１のチップ非搭載面に形成された配線パターンの一具体例を示す平面図である。なお、図７では、図４とは異なり、基板１１のチップ搭載面側から見た配線パターンを示している。ここで、上部の８箇所の方形上の配線部分は、図４中の外部接続端子４１に相当する。また、下部のＴＰと表示されている部分は、テスト用のパッドであり、実使用時にはテープ等でシールされる。
【００２２】
ところで、基板１１上に形成されたＣｕの膜に対して電解メッキを施す場合、Ｃｕの膜に電位を与える必要がある。このため、図８の平面図に示すように、個々に切り出し加工される前の基板には、配線、特にメッキが必要な電極パッドに電位を与えるためのメッキ用給電線５１がメモリカードの周囲に形成される。電解メッキが施こされ、半導体チップの搭載、金属ワイヤによるボンディング、樹脂モールドが行われた後に、個々のメモリカード毎に基板１１の外形線に沿って切り出し加工される。図８は、切り出し加工前の基板に形成された電極パッド及び配線パターンの一具体例を示す平面図であり、切り出し加工後の基板の外形線が符号５２で示されている。切り出し加工の際に、メッキ用給電線５１が外形線５２の箇所で切断されるので、完成後に製品側面にメッキ用給電線５１の端面が露出する。メッキ用給電線５１の端面が製品側面に露出すると、外部からのノイズや静電気の影響を受け易くなり、メモリチップの誤動作、データ破壊が生じる。従って、メッキ用給電線５１を形成することは好ましくない。
【００２３】
次に、メッキ用給電線を形成しないでメッキを行うことにより、メッキ用給電線の端面が製品側面に露出しないようにする方法について説明する。
【００２４】
図９（ａ）〜（ｉ）は、本発明の第２の実施の形態に係る半導体メモリカードの製造方法を工程順に示す断面図である。なお、この場合、図３に示すように、１枚の大きな基板上に複数個分の半導体メモリカードが形成された後に個々のカード毎に分離される。
【００２５】
まず、図９（ａ）に示すように、基板１１にスルーホール２５が開口され、続いてＣｕメッキが施され、スルーホール２５の内周面を含む基板１１の両面上にＣｕからなる金属薄膜２６が形成される。
【００２６】
次に、図９（ｂ）に示すように、基板１１の両面がドライフィルム２７でマスキングされ、露光・現像が行われることで、メッキが必要な箇所のドライフィルム２７に開口２８が形成される。
【００２７】
次に、図９（ｃ）に示すように、電解Ａｕメッキが行われることにより、ドライフィルム２７の開口２８が形成されている位置の金属薄膜２６上にＡｕ膜２９が形成される。このメッキの際に、従来のメッキ給電線に相当する部分の金属薄膜２６上にはＡｕ膜２９は形成されない。Ａｕメッキの後は、図９（ｄ）に示すように、ドライフィルム２７が剥離される。
【００２８】
次に、図９（ｅ）に示すように、所定の配線パターンを有するマスク層３０が基板両面の金属薄膜２６上に形成された後、図９（ｆ）に示すように、このマスク層３０を用いて基板両面の金属薄膜２６が選択エッチングされる。このエッチングの際に、各カードの周辺部に位置する金属薄膜２６が除去される。つまり、個々のカード毎に分離された際に、カードの周辺から金属薄膜２６が露出しないように金属薄膜２６が選択エッチングされる。この後、図９（ｇ）に示すように、マスク層３０が剥離される。この工程により、基板１１の両面上にＣｕからなる複数の配線１２、及び表面上にＡｕ膜が形成されている電極パッド１３が形成される。
【００２９】
この後、図９（ｈ）に示すように、基板１１の両面上にソルダーレジスト１４が印刷により形成された後、さらに、図９（ｉ）に示すように、基板１１の外周部の一部領域及び電極パッド１３上のソルダーレジスト１４が除去される。この後は、基板１１上に半導体チップが搭載され、金属ワイヤによるボンディングが行われた後、樹脂モールド工程が行われ、さらに個々のメモリカード毎に切り出し加工される。
【００３０】
図１０は、上記のような方法により形成される半導体メモリカードにおける半導体チップの非搭載面の配線の一例を示す平面図であり、図１１は完成後の半導体メモリカードの一部の断面を示している。なお、図１１において図１と対応する箇所には同じ符号を付してその説明は省略する。
【００３１】
上記の方法によれば、メモリカードの周囲にメッキ用給電線を形成する必要がないので、製品側面にメッキ用給電線（配線の一部）の端面が露出することがなくなる。この結果、外部からのノイズや静電気の影響を受け難くすることができ、メモリチップの誤動作、データ破壊を防止することができる。
【００３２】
さらに、基板上にメッキ用給電線を形成しなくてもよいので、配線を形成できる領域が増え、配線長を長くしかつ配線幅を太くすることができて、配線引き回しの最適化を図ることができる。あるいは、図１０に示すように、基板１１上の空きスペースにＧＮＤプレーン５３等を配置することにより、電気的特性面でも有利になる。
【００３３】
なお、上記説明では、Ｃｕからなる金属薄膜２６上に電解メッキによりＡｕ膜２９を形成する場合を説明したが、これはＡｕ膜の他に種々のメッキ膜、例えばＮｉ−Ａｕ膜を形成してもよい。
【００３４】
図１２は、本発明の第３の実施の形態に係る半導体メモリカードで使用される基板１１の平面図を示している。第１の実施の形態の半導体メモリカードでは、基板１１の外周部の一部領域にソルダーレジスト１４が被覆されていない開口１５が形成される場合を説明した。
【００３５】
これに対し、第３の実施の形態のメモリカードでは、基板１１の外周部の連続した領域にソルダーレジスト１４が被覆されていない開口１５が形成される。
【００３６】
このような構成によれば、基板１１とモールド樹脂２０の密着力がより高まり、基板１１側面においてモールド樹脂２０が剥離することによる不良の発生を防止することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施の形態に係る半導体メモリカードの断面図。
【図２】図１中の基板のチップ搭載面側の平面図。
【図３】第１の実施の形態に係る半導体メモリカードの製造工程の一部を示す平面図。
【図４】図１中の基板のチップ搭載面とは反対面の平面図。
【図５】図１中の基板のチップ搭載面に搭載されたチップと基板上の電極パッドとの間の接続状態を示す平面図。
【図６】図１中の基板のチップ搭載面に形成された電極パッド及び配線パターンの一具体例を示す平面図。
【図７】図１中の基板のチップ非搭載面に形成された配線パターンの一具体例を示す平面図。
【図８】メッキ用給電線を有する基板の平面図。
【図９】本発明の第２の実施の形態に係る半導体メモリカードの製造方法を工程順に示す断面図。
【図１０】第２の実施の形態の方法により形成される半導体メモリカードにおける半導体チップの非搭載面の配線の一例を示す平面図。
【図１１】第２の実施の形態の方法により形成される半導体メモリカードの一部の断面図。
【図１２】本発明の第３の実施の形態に係る半導体メモリカードで使用される基板の平面図。
【符号の説明】
【００３８】
１１‥基板、１２‥配線、１３‥電極パッド、１４‥ソルダーレジスト、１５‥開口、１６‥接着シート、１７‥メモリチップ、１８‥電極パッド、１９‥金属ワイヤ、２０‥モールド樹脂。
【技術分野】
【０００１】
本発明は、配線基板上にメモリチップを搭載し、チップ搭載面を樹脂で封止することによりパッケージを構成した半導体メモリカードに関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータ、ＰＤＡ、デジタルカメラ、携帯電話等の様々な携帯用電子機器においては、リムーバル記憶デバイスの１つである半導体メモリカードが多く用いられている。半導体メモリカードとしては、ＰＣカード、及び小型のＳＤカード（登録商標）が注目されている。さらに、最近では、配線基板の一方の表面上に外部接続端子を形成し、配線基板の他方の表面上にメモリチップやコントローラチップを搭載し、チップ搭載面をモールド樹脂で封止してパッケージを構成することにより、より小型化された半導体メモリカードが実用化されている。このように、より小型化が図られた半導体メモリカードでは、配線基板の側面が製品外観に露出している。また、配線基板の両面には、外部接続端子の他に多数の配線が形成されており、これら配線相互のショート事故を防ぐ目的で、ソルダーレジストと呼ばれている保護膜が被覆されている。パッケージを構成するモールド樹脂部材は、配線基板の一方の表面上を被覆するソルダーレジストを覆うように形成される。
【０００３】
従来の半導体メモリカードは、側面が露出する外周部を含む配線基板のほぼ全面がソルダーレジストで被覆されている。カード外周部では、ソルダーレジストとモールド樹脂とが密着しているが、両者は互いに平滑な面で接しているために密着強度はあまり高くない。このため、外形加工中に配線基板とモールド樹脂とが剥離して基板側面にいわゆる口開きが発生し、不良となる問題がある。
【０００４】
なお、特許文献１には、チップ搭載用基板裏面の下面配線のソルダーレジスト膜の開口部に露出するパッド領域が外部接続端子として機能し、チップ搭載用基板に形成された封止用貫通穴内に封止樹脂が充填され、アンカー効果により封止樹脂とチップ搭載用基板の接合力を高めるようにした半導体装置が記載されている。
【特許文献１】特開２０００−１２４３４４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、配線基板側面においてモールド樹脂が剥離することによる不良の発生が防止できる半導体メモリカードを提供することである。
【課題を解決するための手段】
【０００６】
本発明の半導体メモリカードは、ホスト器機に装着して使用可能な半導体メモリカードにおいて、第１の表面上に複数の外部接続端子及び複数の配線が形成された配線基板と、前記配線基板の第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、前記配線基板の前記第２の表面上に搭載されたメモリチップと、当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層を具備している。
【０００７】
本発明の半導体メモリカードは、ホスト器機に装着して使用可能な半導体メモリカードにおいて、第１の表面上に複数の外部接続端子及び複数の配線が形成され、第２の表面上に複数の配線が形成された配線基板と、前記配線基板の前記第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、前記配線基板の前記第２の表面上に搭載されたメモリチップと、当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層を具備している。
【発明の効果】
【０００８】
本発明の半導体メモリカードよれば、配線基板側面においてモールド樹脂が剥離することによる不良の発生が防止できる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して本発明を実施の形態により説明する。
【００１０】
図１は、本発明の第１の実施の形態に係る半導体メモリカードの断面図を示している。図中、１１は、例えばエポキシ樹脂、ガラスエポキシ樹脂等で構成された絶縁性の基板である。この基板１１の両面上に複数の外部接続端子及び配線等の導電体パターンが形成されることで配線基板が構成されている。図１では、基板１１の一方の表面上に複数の配線１２、及び複数の電極パッド１３が形成されている状態を示している。基板１１のメモリチップが搭載されない側である他方の表面上にはソルダーレジスト１４が全面に被覆されている。他方、基板１１のメモリチップ搭載側である一方の表面上には、基板１１の外周部の一部領域及び電極パッド１３上を除いて、ソルダーレジスト１４が被覆されている。基板１１の外周部においてソルダーレジスト１４が被覆されていない領域は開口１５で示されている。さらに、基板１１の一方の表面上には、絶縁性の接着シート１６を介してメモリチップ１７が接着されている。通常、メモリチップ１７上には、メモリチップ１７の動作を制御するコントローラチップが積層されるが、図１では図示を省略している。
【００１１】
メモリチップ１７上には複数の電極パッド１８が形成されている。そして、メモリチップ１７上の複数の電極パッド１８と、基板１１上に形成された複数の電極パッド１３とが金属ワイヤ１９により電気的に接続されている。さらに、基板１１のチップ１７搭載面側にはパッケージを構成するモールド樹脂２０が形成されている。
【００１２】
ここで、モールド樹脂２０を形成する際のモールド工程の際に、ソルダーレジスト１４が被覆されていない開口１５を埋めるようにモールド樹脂２０が入り込み、基板外周部の一部領域では、基板１１とモールド樹脂２０とが直接に接触する。
【００１３】
図２は、図１中の基板１１のチップ搭載面側の平面図を示している。図２中、ソルダーレジスト１４が被覆されている領域には斜線を施している。ソルダーレジスト１４が被覆されていない部分は、基板１１の外周部の一部領域に形成された開口１５と、メモリチップ１７上の電極パッド１８と接続される基板１１上の電極パッド１３、及びメモリチップ１７以外の部品、例えばチップコンデンサやチップ抵抗を基板１１上の電極パッドと接続するための電極パッド等を露出させるための開口２１となっている。
【００１４】
第１の実施の形態の半導体メモリカードでは、基板１１の外周部の一部領域にソルダーレジスト１４が被覆されていない開口１５が形成されている。そして、この開口１５内にモールド樹脂２０が入り込み、基板外周部の一部領域において基板１１とモールド樹脂２０とが直接に接触する。この結果、ソルダーレジスト１４が被覆されている部分と、被覆されていない部分とからなる凹凸によるアンカー効果により、基板１１とモールド樹脂２０の密着力が高まる。
【００１５】
ところで、図２に示すような形状の基板は、図３の平面図に示すように、１枚の大きな基板１１上に、複数個分の半導体メモリカードの配線パターンの形成、メモリチップの接着、金属ワイヤによるボンディング工程、メモリチップ接着面側の樹脂モールディング工程を経た後に、ウォータジェット加工等により個々のメモリカード４０毎に切り出される。そして、個々のメモリカードの外形切り出し加工時に、基板１１とモールド樹脂２０の密着力が高まっているので、基板１１の側面においてモールド樹脂２０が剥離することによる不良の発生を防止することができる。
【００１６】
図４は、図１中の基板１１のチップ搭載面とは反対面の平面図である。基板１１表面には、平面状の例えば８個の外部接続端子４１が形成されている。これら８個の外部接続端子４１は、基板１１上に形成された配線及び金属ワイヤを介して、メモリチップやコントローラチップと電気的に接続されている。ここで、８個の外部接続端子４１に対する信号の割り当ては、例えば、図４に示すようになっている。１番目の外部接続端子はデータ２（DATA2）に、２番目の外部接続端子はデータ３（DATA3）に、３番目の外部接続端子はコマンド（CMD）に、４番目の外部接続端子は電圧電圧（VDD）に、５番目の外部接続端子はクロック信号（CLK）に、６番目の外部接続端子は接地電圧（VSS）に、７番目の外部接続端子はデータ０（DATA0）に、８番目の外部接続端子はデータ１（DATA1）に、それぞれ割り当てられている。
【００１７】
半導体メモリカードは、パーソナルコンピュータ等の様々なホスト器機に設けられたスロットに対して装着可能なように形成されている。ホスト器機に設けられたホストコントローラ（図示せず）は、これら８個の外部接続端子４１を介して半導体メモリカードと各種信号及びデータを通信する。例えば、半導体メモリカードにデータが書き込まれる際には、ホストコントローラは書き込みコマンドを、３番目の外部接続端子（CMD）を介して半導体メモリカードにシリアルな信号として送出する。このとき、半導体メモリカードは、５番目の外部接続端子（CLK）に供給されているクロック信号に応答して、３番目の外部接続端子（CMD）に与えられる書き込みコマンドを取り込む。
【００１８】
図５は、図１中の基板１１のチップ搭載面に搭載されたチップと、チップと基板上の電極パッドとの間の接続状態を示す平面図である。
【００１９】
ここでは、基板１１上に、積層されたメモリチップとコントローラチップとが載置されている状態を示している。メモリチップ１７は例えば１Ｇビットのメモリ容量を有するＮＡＮＤ型メモリチップである。メモリチップ１７上にはコントローラチップ２２が接着されている。メモリチップ１７及びコントローラチップ２２上の電極パッドと、基板１１上の電極パッドとは、金属ワイヤ１９によりボンディングされている。なお、図５では、メモリチップ１７及びコントローラチップ２２の他に、チップ部品、例えばチップコンデンサ２３やチップ抵抗２４等が基板１１上の電極パッドに電気的に接続されている状態を示している。
【００２０】
図６は、図１中の基板１１のチップ搭載面に形成された電極パッド及び配線パターンの一具体例を示す平面図である。図３を用いて説明したように、半導体メモリカードは、１枚の大きな基板上に、複数個分のメモリカードの配線パターンの形成、メモリチップの接着、金属ワイヤによるボンディング工程、メモリチップ接着面側の樹脂モールディング工程を経た後に、ウォータジェット加工等により個々に切り出されることで形成される。上記配線パターンは、絶縁性の基板の全面に金属、例えばＣｕの膜を形成し、このＣｕに対して所望のパターン形状のメッキを施し、その後、エッチングすることにより形成される。そして、上記Ｃｕに対してメッキを行う際に、基板１１の外周部におけるソルダーレジスト１４が被覆されていない図１中の各開口１５に対応した領域に存在するＣｕに対してメッキを施さないことにより、その後のエッチング工程でこの領域には配線パターンが形成されなくなる。すなわち、これにより、配線パターンの端部が半導体メモリカードの外部に露出しないようにできる。これにより、配線パターンが外気に晒されることによる腐食等の発生を防止することができる。
【００２１】
図７は、図１中の基板１１のチップ非搭載面に形成された配線パターンの一具体例を示す平面図である。なお、図７では、図４とは異なり、基板１１のチップ搭載面側から見た配線パターンを示している。ここで、上部の８箇所の方形上の配線部分は、図４中の外部接続端子４１に相当する。また、下部のＴＰと表示されている部分は、テスト用のパッドであり、実使用時にはテープ等でシールされる。
【００２２】
ところで、基板１１上に形成されたＣｕの膜に対して電解メッキを施す場合、Ｃｕの膜に電位を与える必要がある。このため、図８の平面図に示すように、個々に切り出し加工される前の基板には、配線、特にメッキが必要な電極パッドに電位を与えるためのメッキ用給電線５１がメモリカードの周囲に形成される。電解メッキが施こされ、半導体チップの搭載、金属ワイヤによるボンディング、樹脂モールドが行われた後に、個々のメモリカード毎に基板１１の外形線に沿って切り出し加工される。図８は、切り出し加工前の基板に形成された電極パッド及び配線パターンの一具体例を示す平面図であり、切り出し加工後の基板の外形線が符号５２で示されている。切り出し加工の際に、メッキ用給電線５１が外形線５２の箇所で切断されるので、完成後に製品側面にメッキ用給電線５１の端面が露出する。メッキ用給電線５１の端面が製品側面に露出すると、外部からのノイズや静電気の影響を受け易くなり、メモリチップの誤動作、データ破壊が生じる。従って、メッキ用給電線５１を形成することは好ましくない。
【００２３】
次に、メッキ用給電線を形成しないでメッキを行うことにより、メッキ用給電線の端面が製品側面に露出しないようにする方法について説明する。
【００２４】
図９（ａ）〜（ｉ）は、本発明の第２の実施の形態に係る半導体メモリカードの製造方法を工程順に示す断面図である。なお、この場合、図３に示すように、１枚の大きな基板上に複数個分の半導体メモリカードが形成された後に個々のカード毎に分離される。
【００２５】
まず、図９（ａ）に示すように、基板１１にスルーホール２５が開口され、続いてＣｕメッキが施され、スルーホール２５の内周面を含む基板１１の両面上にＣｕからなる金属薄膜２６が形成される。
【００２６】
次に、図９（ｂ）に示すように、基板１１の両面がドライフィルム２７でマスキングされ、露光・現像が行われることで、メッキが必要な箇所のドライフィルム２７に開口２８が形成される。
【００２７】
次に、図９（ｃ）に示すように、電解Ａｕメッキが行われることにより、ドライフィルム２７の開口２８が形成されている位置の金属薄膜２６上にＡｕ膜２９が形成される。このメッキの際に、従来のメッキ給電線に相当する部分の金属薄膜２６上にはＡｕ膜２９は形成されない。Ａｕメッキの後は、図９（ｄ）に示すように、ドライフィルム２７が剥離される。
【００２８】
次に、図９（ｅ）に示すように、所定の配線パターンを有するマスク層３０が基板両面の金属薄膜２６上に形成された後、図９（ｆ）に示すように、このマスク層３０を用いて基板両面の金属薄膜２６が選択エッチングされる。このエッチングの際に、各カードの周辺部に位置する金属薄膜２６が除去される。つまり、個々のカード毎に分離された際に、カードの周辺から金属薄膜２６が露出しないように金属薄膜２６が選択エッチングされる。この後、図９（ｇ）に示すように、マスク層３０が剥離される。この工程により、基板１１の両面上にＣｕからなる複数の配線１２、及び表面上にＡｕ膜が形成されている電極パッド１３が形成される。
【００２９】
この後、図９（ｈ）に示すように、基板１１の両面上にソルダーレジスト１４が印刷により形成された後、さらに、図９（ｉ）に示すように、基板１１の外周部の一部領域及び電極パッド１３上のソルダーレジスト１４が除去される。この後は、基板１１上に半導体チップが搭載され、金属ワイヤによるボンディングが行われた後、樹脂モールド工程が行われ、さらに個々のメモリカード毎に切り出し加工される。
【００３０】
図１０は、上記のような方法により形成される半導体メモリカードにおける半導体チップの非搭載面の配線の一例を示す平面図であり、図１１は完成後の半導体メモリカードの一部の断面を示している。なお、図１１において図１と対応する箇所には同じ符号を付してその説明は省略する。
【００３１】
上記の方法によれば、メモリカードの周囲にメッキ用給電線を形成する必要がないので、製品側面にメッキ用給電線（配線の一部）の端面が露出することがなくなる。この結果、外部からのノイズや静電気の影響を受け難くすることができ、メモリチップの誤動作、データ破壊を防止することができる。
【００３２】
さらに、基板上にメッキ用給電線を形成しなくてもよいので、配線を形成できる領域が増え、配線長を長くしかつ配線幅を太くすることができて、配線引き回しの最適化を図ることができる。あるいは、図１０に示すように、基板１１上の空きスペースにＧＮＤプレーン５３等を配置することにより、電気的特性面でも有利になる。
【００３３】
なお、上記説明では、Ｃｕからなる金属薄膜２６上に電解メッキによりＡｕ膜２９を形成する場合を説明したが、これはＡｕ膜の他に種々のメッキ膜、例えばＮｉ−Ａｕ膜を形成してもよい。
【００３４】
図１２は、本発明の第３の実施の形態に係る半導体メモリカードで使用される基板１１の平面図を示している。第１の実施の形態の半導体メモリカードでは、基板１１の外周部の一部領域にソルダーレジスト１４が被覆されていない開口１５が形成される場合を説明した。
【００３５】
これに対し、第３の実施の形態のメモリカードでは、基板１１の外周部の連続した領域にソルダーレジスト１４が被覆されていない開口１５が形成される。
【００３６】
このような構成によれば、基板１１とモールド樹脂２０の密着力がより高まり、基板１１側面においてモールド樹脂２０が剥離することによる不良の発生を防止することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１の実施の形態に係る半導体メモリカードの断面図。
【図２】図１中の基板のチップ搭載面側の平面図。
【図３】第１の実施の形態に係る半導体メモリカードの製造工程の一部を示す平面図。
【図４】図１中の基板のチップ搭載面とは反対面の平面図。
【図５】図１中の基板のチップ搭載面に搭載されたチップと基板上の電極パッドとの間の接続状態を示す平面図。
【図６】図１中の基板のチップ搭載面に形成された電極パッド及び配線パターンの一具体例を示す平面図。
【図７】図１中の基板のチップ非搭載面に形成された配線パターンの一具体例を示す平面図。
【図８】メッキ用給電線を有する基板の平面図。
【図９】本発明の第２の実施の形態に係る半導体メモリカードの製造方法を工程順に示す断面図。
【図１０】第２の実施の形態の方法により形成される半導体メモリカードにおける半導体チップの非搭載面の配線の一例を示す平面図。
【図１１】第２の実施の形態の方法により形成される半導体メモリカードの一部の断面図。
【図１２】本発明の第３の実施の形態に係る半導体メモリカードで使用される基板の平面図。
【符号の説明】
【００３８】
１１‥基板、１２‥配線、１３‥電極パッド、１４‥ソルダーレジスト、１５‥開口、１６‥接着シート、１７‥メモリチップ、１８‥電極パッド、１９‥金属ワイヤ、２０‥モールド樹脂。
【特許請求の範囲】
【請求項１】
ホスト器機に装着して使用可能な半導体メモリカードにおいて、
第１の表面上に複数の外部接続端子及び複数の配線が形成された配線基板と、
前記配線基板の第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、
前記配線基板の前記第２の表面上に搭載されたメモリチップと、
当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層
を具備したことを特徴する半導体メモリカード。
【請求項２】
ホスト器機に装着して使用可能な半導体メモリカードにおいて、
第１の表面上に複数の外部接続端子及び複数の配線が形成され、第２の表面上に複数の配線が形成された配線基板と、
前記配線基板の前記第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、
前記配線基板の前記第２の表面上に搭載されたメモリチップと、
当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層
を具備したことを特徴する半導体メモリカード。
【請求項３】
前記保護膜の開口は、前記外周部の連続した領域に形成されることを特徴する請求項１または２記載の半導体メモリカード。
【請求項４】
前記樹脂層は、前記保護膜の開口内において前記配線基板に接することを特徴する請求項１乃至３のいずれか１項記載の半導体メモリカード。
【請求項５】
前記保護膜がソルダーレジストであることを特徴する請求項１乃至４のいずれか１項記載の半導体メモリカード。
【請求項６】
前記配線基板は、端部から前記配線の端面が露出していないことを特徴する請求項１乃至５のいずれか１項記載の半導体メモリカード。
【請求項１】
ホスト器機に装着して使用可能な半導体メモリカードにおいて、
第１の表面上に複数の外部接続端子及び複数の配線が形成された配線基板と、
前記配線基板の第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、
前記配線基板の前記第２の表面上に搭載されたメモリチップと、
当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層
を具備したことを特徴する半導体メモリカード。
【請求項２】
ホスト器機に装着して使用可能な半導体メモリカードにおいて、
第１の表面上に複数の外部接続端子及び複数の配線が形成され、第２の表面上に複数の配線が形成された配線基板と、
前記配線基板の前記第２の表面上に形成され、前記配線基板の外周部の少なくとも一部の領域に開口を有する保護膜と、
前記配線基板の前記第２の表面上に搭載されたメモリチップと、
当該半導体メモリカードのパッケージを構成し、前記保護膜及び前記メモリチップを覆うように前記配線基板の前記第２の表面側を封止する樹脂層
を具備したことを特徴する半導体メモリカード。
【請求項３】
前記保護膜の開口は、前記外周部の連続した領域に形成されることを特徴する請求項１または２記載の半導体メモリカード。
【請求項４】
前記樹脂層は、前記保護膜の開口内において前記配線基板に接することを特徴する請求項１乃至３のいずれか１項記載の半導体メモリカード。
【請求項５】
前記保護膜がソルダーレジストであることを特徴する請求項１乃至４のいずれか１項記載の半導体メモリカード。
【請求項６】
前記配線基板は、端部から前記配線の端面が露出していないことを特徴する請求項１乃至５のいずれか１項記載の半導体メモリカード。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−４７７５（Ｐ２００７−４７７５Ａ）
【公開日】平成１９年１月１１日（２００７．１．１１）
【国際特許分類】
【出願番号】特願２００６−１２６８３８（Ｐ２００６−１２６８３８）
【出願日】平成１８年４月２８日（２００６．４．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年１月１１日（２００７．１．１１）
【国際特許分類】
【出願日】平成１８年４月２８日（２００６．４．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]