半導体基板アセンブリおよびそれを作製しダイシングするための方法
第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を用いて半導体デバイスを形成する方法は、レーザ光のビームが第１の表面と第２の表面との間の基板内に焦点合わせされ、レーザ光のビームが基板に熱により弱化された区域（ＴＷＺ）を形成するように、レーザ光のビームを基板に方向付けることを含む。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの作製に関し、より詳細には、半導体ウエハを個別の要素にダイシングすることに関する。
【背景技術】
【０００２】
半導体デバイスは一般に、デバイスに対する機械的サポートを与え、またデバイスの電気的性能にもしばしば寄与する基板上に作製される。シリコン、ゲルマニウム、ガリウム砒素、サファイア、およびシリコンカーバイドが、半導体デバイスの基板として一般に用いられる材料のいくつかである。多くの他の材料も基板として用いられている。半導体デバイスの製造は、一般に、単一の基板上に多くの半導体デバイスを作製することを伴う。
【０００３】
基板は一般に円形ウエハの形に形成され、その直径は現在、例えば、１インチ（２．５４cm）以下から１２インチ（３０．５cm）以上までの範囲であり、関係している材料の種類による。しかしながら、例えば、正方形、長方形、または三角形のウエハなどの他の形も可能である。半導体デバイスは、半導体、絶縁体、および金属材料の薄膜の精密な形成によりウエハ上に形成される。それらの薄膜は、堆積された後にパターニングされ、ダイオード、トランジスタ、太陽電池、および他のデバイスなどの有用な半導体デバイスが形成される。
【０００４】
個別の半導体デバイスは、一般に、それらが形成されるウエハのサイズと比べて極めて小さい。例えば、Ｎｏｒｔｈ Ｃａｒｏｌｉｎａ州ＤｕｒｈａｍのＣｒｅｅ，Ｉｎｃ．により製造されるＣ４３０−ＸＢ２９０ ＬＥＤチップなどの一般的な発光ダイオード（ＬＥＤ）は、わずか約２９０ミクロン×２９０ミクロン平方である（１ミクロン＝０．０００１cm）。したがって、非常に多くのＬＥＤチップ（「ダイ」とも呼ばれる）を、単一の直径２インチ（５．０８cm）のシリコンカーバイド（ＳｉＣ）ウエハ上に形成することができる。ウエハ上にダイが形成された後、ダイを取り付けて、カプセル化し、そして個別のデバイスを形成することができるように、個別のダイの少なくとも一部を分離する必要がある。個別のダイを分離するプロセスは、ウエハを「ダイシングする」するまたは「個片化する（ｓｉｎｇｕｌａｔｅ）」と呼ばれる。
【０００５】
ウエハを個別の半導体デバイスにダイシングすることは、多くの方法により達成することができる。ウエハのダイシングの１つの方法は、ウエハを粘着性表面上に取り付け、丸のこでウエハをソーイングし、そして多くの個別にダイシングされた正方形または長方形のデバイスを形成することを伴う。ダイシングの他の方法は、「スクライブアンドブレイク（ｓｃｒｉｂｅ−ａｎｄ−ｂｒｅａｋ）」技法を含む。これらの方法では、のこぎり又はレーザによるアブレーションを用いて、ウエハ表面に１つまたは複数のトレンチまたはスクライブラインを形成する。ついでウエハには、ウエハを個別のダイに分割するのに十分な負荷がかけられる。スクライブラインは、ウエハに弱い線をもたらし、その結果、ウエハがそのスクライブラインに沿って割れる。
【０００６】
【特許文献１】米国仮特許出願第60/320,182号明細書
【特許文献２】米国特許出願第10/610,329号明細書
【特許文献３】米国特許第6,201,262号明細書
【特許文献４】米国特許第6,187,606号明細書
【特許文献５】米国特許第6,120,600号明細書
【特許文献６】米国特許第5,912,477号明細書
【特許文献７】米国特許第5,739,554号明細書
【特許文献８】米国特許第5,631,190号明細書
【特許文献９】米国特許第5,604,135号明細書
【特許文献１０】米国特許第5,523,589号明細書
【特許文献１１】米国特許第5,416,342号明細書
【特許文献１２】米国特許第5,393,993号明細書
【特許文献１３】米国特許第5,338,944号明細書
【特許文献１４】米国特許第5,210,051号明細書
【特許文献１５】米国特許第5,027,168号明細書
【特許文献１６】米国特許第4,966,862号明細書
【特許文献１７】米国特許第4,918,497号明細書
【特許文献１８】米国仮特許出願第60/294,378号明細書
【特許文献１９】米国仮特許出願第60/294,445号明細書
【特許文献２０】米国特許出願第10/140,796号明細書
【特許文献２１】米国特許出願第10/140,796号明細書
【特許文献２２】米国仮特許出願第60/307,235号明細書
【特許文献２３】米国特許出願第10/057,821号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
個片化に関する検討は、発光ダイオード（ＬＥＤ）の製造において特に重要であるだろう。ＬＥＤは家庭用および商用アプリケーションで広く利用されている。当業者には既知であるように、発光ダイオードは一般に、マイクロエレクトロニック基板上のダイオード領域を備える。マイクロエレクトロニック基板は、例えば、ガリウム砒素、ガリウム燐、それらの合金、シリコンカーバイド、および／またはサファイアからなることができる。ＬＥＤの継続した発展が、可視領域およびその外を扱うことができる、高効率で機械的にロバストな光源をもたらした。これらの特性は、固体デバイスの可能性として長いサービス耐用年数と結びついて多様な新しいディスプレイアプリケーションを可能にし、広く定着している白熱ランプと競合する状況にＬＥＤを置く可能性がある。ＧａＮベースの発光ダイオード（ＬＥＤ）は一般に、複数のＧａＮベースのエピタキシャル層が堆積される、例えばサファイアまたはＳｉＣなどの、絶縁性の、半導体の、または導電性の基板を備える。エピタキシャル層は、エネルギーを加えられたときに発光するｐ−ｎ接合を有する活性領域を備える。
【課題を解決するための手段】
【０００８】
本発明の実施形態によると、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を用いて半導体デバイスを形成する方法は、レーザ光のビームが第１の表面と第２の表面との間の基板内に焦点合わせされ、レーザ光のビームが基板に熱により弱化された区域（ｔｈｅｒｍａｌｌｙ ｗｅａｋｅｎｅｄ ｚｏｎｅ）（ＴＷＺ）を形成するように、レーザ光のビームを基板に方向付けることを含む。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。当該方法は、分割ラインに沿って基板を分割し、第１および第２のダイを形成することをさらに含むことができ、第１のダイは基板の第１のデバイス領域を備え、第２のダイは基板の第２のデバイス領域を備える。
【０００９】
本発明のさらなる実施形態によると、半導体基板アセンブリは、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備え、第１のデバイス領域と第２のデバイス領域との間に広がり、それらをつなぐ接続部を備える半導体基板を備える。熱により弱化された区域（ＴＷＺ）が、接続部内の、第１の表面と第２の表面との間に位置する。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。第１および第２のデバイス領域は、分割ラインに沿って基板を分割することにより分離可能であり、第１および第２のダイを形成する。ＴＷＺは、接続部の厚さの少なくとも５０％の深さを有する。
【００１０】
本発明のさらなる実施形態によると、半導体基板アセンブリは、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を備える。熱により弱化された区域（ＴＷＺ）が、基板内の、第１の表面と第２の表面との間に位置する。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。完全にアブレート（ａｂｌａｔｅ）されたアブレーショントレンチが、基板表面に画定され、分割ラインに沿って広がる。アブレーショントレンチおよびＴＷＺを合わせた基板内への深さと、ＴＷＺの最大幅およびアブレーショントレンチの最大幅のうちの大きい方との比は、少なくとも１：１である。第１および第２のデバイス領域は、分割ラインに沿って基板を分割することにより分離可能であり、第１および第２のダイを形成する。
【００１１】
本発明のさらなる実施形態によると、半導体基板アセンブリは、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を備える。熱により弱化された区域（ＴＷＺ）が、基板内の、第１の表面と第２の表面との間に位置する。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。ＴＷＺは、基板内へのＴＷＺ深さおよび基板にわたるＴＷＺ最大幅を有し、ＴＷＺ深さとＴＷＺ最大幅との比は、少なくとも１：１である。第１および第２のデバイス領域は、分割ラインに沿って基板を分割することにより分離可能であり、第１および第２のダイを形成する。
【００１２】
本発明の目的は、図面および以下の好ましい実施形態の詳細な説明を読むことにより当業者に理解されるだろう。詳細な説明は、本発明の単なる例示である。
【００１３】
本発明の他の特徴は、添付図面とともに読まれるとき、以下の特定の実施形態の詳細な説明からより容易に理解されるだろう。
【発明を実施するための最良の形態】
【００１４】
本発明は、本発明の実施形態が示されている添付図面を参照して、以下に十分に説明される。しかしながら、この発明は、多くの異なる形態で具現できるのであり、本明細書に記載される実施形態に制限されるものとして解釈すべきではない。むしろ、これらの実施形態は、この開示が徹底的で完全なものになり、当業者に本発明の範囲を十分に伝えるために提供されている。同様の数字は全体にわたり同様の要素を指す。さらに、図面に示される様々な層および領域は図式的に示されている。当業者は理解するように、基板または他の層の「上」に形成された層への本明細書における言及は、基板または他の層の上に直接的に形成された層、または基板または他の層の上に形成された、介在する１つまたは複数の層の上に形成された層を指す場合がある。したがって、本発明は、添付図面に示された相対的大きさおよび間隔に制限されない。
【００１５】
本明細書において用いられるとき、「半導体ウエハ」という用語は、ウエハの基板それ自体が半導体材料であるかどうかに関わらず、少なくとも１つの半導体材料の領域を有するウエハを指す。例えば、非半導体材料基板上に半導体材料の層を設け、半導体ウエハを得ることができる。さらに、本明細書において用いられるとき、「ウエハ」という用語は、ウエハ全体またはその一部分を記述するために用いられる場合がある。一部分を記述するのは、例えば、製造過程において完全なウエハが破損し、ウエハの一部分のみが利用可能である場合や、異なるデバイスがウエハ上に作製され、個別のデバイスにダイシングされる前にはウエハが異なるデバイス部分に分離されている場合などである。
【００１６】
図１を参照すると、本発明の方法に従い、同一の半導体基板上に形成された複数の半導体デバイスが、お互いから以下のように分離される。レーザ光のビームが、ウエハのデバイス間に、適した量の熱により弱化された区域（ＴＷＺ）が形成されるように、ウエハに方向付けられる（ブロック１０）。レーザ光のビームは、そのようにして形成されたＴＷＺが、デバイス間に広がり、デバイスの隣接する端に沿う分割ラインを画定するように方向付けられる。デバイスはその後に、分割ラインに沿ってウエハを分割することにより、個片化される（ブロック１４）。そのような個片化は、任意の適した手段または方法を用いて達成することができる。例えば、個片化は、分割ラインに沿ってウエハに機械的応力を加えることにより果たすことができる。
【００１７】
図２〜６を参照して、半導体デバイスを個片化する、より具体的な方法が説明される。活性デバイス部分１２２を備えるデバイス層が、半導体基板またはウエハ１１０のデバイス表面１１４の上に形成される（ブロック２０）。いくつかの実施形態によると、基板１１０はシリコンカーバイド（ＳｉＣ）からなる。デバイス部分１２２は、基板１１０のそれぞれの領域１１２を覆う。例えば、意図されるデバイスがＬＥＤである場合、デバイス部分１２２は、ＧａＮベースの層などのIII族窒化物を備えることができる。
【００１８】
デバイス層がエッチングされ、分離トレンチ１３２が形成され、分離トレンチ１３２はメサを画定する（ブロック２２）。デバイスは、参照により本明細書に組み込まれる特許文献１に説明されるような、イオン注入などのメサエッチング以外の方法により分離することができる。各メサは、それぞれの活性デバイス部分１２２を備える。したがって、デバイス部分１２２はストリート（ｓｔｒｅｅｔ）１６０、１６２（図５）により分離される。いくつかの実施形態によると、デバイス層は、基板１１０の表面１１４まで完全にエッチングされ、その結果、表面１１４の露出したストリップ１１４Ａが各ストリート１６０、１６２を画定する。各デバイス部分１２２は、ＬＥＤなどの単一のデバイスからなるか、または一群のＬＥＤなどの複数のデバイスを備えることができる。
【００１９】
コンタクト１２４および１２８は、図３に示すように、得られたメサの上、および基板１１０の（デバイス表面１１４と反対側の）成形（ｓｈａｐｉｎｇ）表面１１６上の対応する場所に形成される（ブロック２４）。これも図３に示すように、共晶コンタクト１２６がコンタクト１２４の上に形成される（ブロック２６）。
【００２０】
前述のようにして、図３に示すような中間基板アセンブリ１００Ａが形成される。レーザ１５０からのレーザ光のビーム１５２が、基板アセンブリ１００Ａのウエハ１１０に方向付けられ、その中にＴＷＺのライン１５６Ａを生成し（図４）、それによって前述の分割ライン１６４、１６６を生成する（ブロック３０；図５）。レーザビーム１５２は、レンズ１５５により収束および焦点合わせされる。レーザビーム１５２は、レーザビーム１５２が分離トレンチ１３２を通過して各ストリート１６０、１６２に沿って投射するように、ウエハ１１０全体にわたりデバイス部分１２２の間を（レーザ１５０、基板アセンブリ１００Ａ、または両方を相対的に移動することで）スキャンする。このようにして、分割ライン１６４、１６６を、図５に示すようにストリート１６０、１６２と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。制御装置１５４を、レーザ１５０の動作、およびレーザビーム１５２と基板アセンブリ１００Ａとの間の相対的移動を制御するために設けることができる。
【００２１】
上で説明したスキャニング動作中、レーザビーム１５２は、図３に示すように、その焦点Ｆ１が表面１１４、１１６の間の基板１１０内に位置するように発生される。いくつかの実施形態によると、レーザビーム１５２の（デバイス側の表面１１４から測定した）焦点深度Ｄ１は、基板１１０の幅にわたり実質的に均一である。
【００２２】
このようにして、相当量のＴＷＺ１５６Ａ（図４）が、表面１１４をアブレートすることなく、または表面１１４の限られた量のアブレーションのみを伴い、ストリート１６０、１６２に沿って生成される。ＴＷＺ１５６Ａは、ＴＷＺ１５６Ａ内の基板１１０の材料を機械的に弱める役割を果たす。したがって、分割ライン１６４、１６６により分離される基板１１０の部分はＴＷＺ１５６Ａによりつながったままであるが、結合または接続は弱化されている。
【００２３】
ＴＷＺ１５６Ａは、基板１１０の表面１１４、１１６の間に広がることができる。ＴＷＺ１５６Ａは、内部アブレーション、つまり基板材料がアブレートされた表面が基板表面の内部または間のままであるような、基板１１０の表面１１４、１１６の内部または間の基板材料のアブレーションを含むことができる。アブレートされた材料は、基板の表面１１４、１１６の間から脱出する場合があり、または、再堆積もしくは流動し、場所を変えて基板内のままである場合がある。ＴＷＺは、熱に影響された区域（ｈｅａｔ ａｆｆｅｃｔｅｄ ｚｏｎｅ）（ＨＡＺ）を含むことができる。ＴＷＺは、少なくとも１つの面において弱化されるように、レーザによりモルフォロジーまたは結晶構造が変更され、損傷され、または改変された基板部分を含む場合がある。アブレーションメカニズムは、単結晶ＳｉＣの融解または蒸発、結晶境界（ｃｒｙｓｔａｌ ｂｏｕｄａｒｙ）の蒸発、および／または結晶境界内の欠陥の生成を含むことができる。先におよび以下に議論するように、外部表面１１４もアブレートされる場合がある。つまり、材料が外部表面から完全にアブレートされ、その結果、材料が除去され、残った表面が、表面に対して開かれているトレンチまたはボイドを画定する（本明細書において「表面アブレーション」または「表面のアブレーション」と呼ぶ）。
【００２４】
いくつかの実施形態によると、基板１１０の適した弱化を可能にするのに十分なＴＷＺを与えると同時に、表面１１４Ａのアブレーションが実現可能な限り最小化される。いくつかの実施形態によると、分割ライン１６４、１６６のＴＷＺ１５６Ａが、基板表面１１４Ａのアブレーションを実質的に引き起こさずに生成される。さらなる実施形態によると、以下で議論するように表面１１４Ａのなんらかのアブレーションが許容され、または意図される場合がある。
【００２５】
いくつかの実施形態によると、（デバイス側表面１１４から測定した）レーザビーム１５２の焦点深度Ｄ１は、約０〜３０μｍの間である。より具体的には、焦点深度Ｄ１を、約２０〜３０μｍとすることができる。いくつかの実施形態によると、焦点深度Ｄ１は、個片化ステップ時における、基板領域１１２間の基板１１０の接続部１１１（図４）の厚さＴ１の約４０から６０％の間とすることができる。
【００２６】
いくつかの実施形態によると、ＴＷＺ１５６Ａは、少なくとも５μｍの（関連する分割ライン１６４、１６６の長さ方向と直角な断面で測定された）最大幅Ｈを有する。いくつかの実施形態によると、最大幅Ｈは、約５から３０μｍの間である。いくつかの実施形態によると、ＴＷＺ１５６Ａの最大幅Ｈは、関連する分割ライン１６４、１６６の長さ方向に沿って実質的に均一である。いくつかの実施形態によると、ＴＷＺ１５６Ａの深さＩは少なくとも５μｍである。いくつかの実施形態によると、深さＩは、５から３０μｍの間である。いくつかの実施形態によると、深さＩは、接続部１１１の厚さＴ１の少なくとも５０％であり、より具体的な実施形態によると、少なくとも９５％である。いくつかの実施形態によると、ＴＷＺ１５６Ａは、基板１１０の厚さ全体にわたり広がる（すなわち、離れた表面１１６Ａまで）。いくつかの実施形態によると、深さＩは、レーザからの熱がサポートテープを通じて燃やすことを回避するために、厚さＴ１の約９５から９９％の間である。
【００２７】
任意選択として、デバイス部分１２２と反対の基板１１０の面が成形トレンチ１３６、したがって成形された基板アセンブリ１００Ｂを形成するように形づくられる（ブロック３２；図４）。成形トレンチ１３６を、ダイシング、ソーイング、エッチング、ウォーターソーイング、レーザによるスクライブ、または他の適した方法の任意のものを用いて生成することができる。例えば、ソーブレード（ｓａｗ ｂｌａｄｅ）を用いて基板１１０にラインを切り、最上部に立方体部分を備えた角錐台の形を画定することができる。いくつかの実施形態によると、基板アセンブリ１００Ａは、基板１１０の成形ステップの間、粘着性表面（例えば、粘着性テープ）１４０（図４）に取り付けられる。
【００２８】
基板１１０にわたる成形トレンチ１３６のパターンは、分割ライン１６４、１６６のパターンと同一とすることができる。いくつかの実施形態によると、成形トレンチ１３６は、分割ライン１６４、１６６のそれぞれと平行であり、またそれぞれと一列に並ぶようにされることができる。いくつかの実施形態によると、成形トレンチ１３６は、分割ライン１６４、１６６と同一の広がりを持つ。
【００２９】
成形された基板アセンブリ１００Ｂ（または、成形ステップが省略された場合には成形されていない基板アセンブリ１００Ａ）が、その後に図６に示すように、分割ライン１６４、１６６に沿って基板１１０を分割すること、ひび割れさせること（ｃｒａｃｋｉｎｇ）、またはソーイングすることにより個片化される（ブロック３４）。このようにして、複数のダイが形成される。各ダイは、各々のチップ１０２（図４）を備え、チップは、例えばＬＥＤチップの場合がある。各チップ１０２は、デバイス層１２２、デバイス層１２２に関連付けられたコンタクト１２４、１２６、１２８の各々、およびデバイス層１２２が取り付けられている基板領域１１２の各々を備える。基板アセンブリ１００Ｂは、ローラなどの、分割ライン１６４、１６６に沿って機械的応力を加えるのに適した装置および方法を用いて分割することができる。粘着性表面１４０を引き伸ばしてダイをお互いに分離し、ピックアンドプレイス（ｐｉｃｋ ａｎｄ ｐｌａｃｅ）装置を用いてダイを粘着性表面１４０から離すことができる。
【００３０】
図７〜９を参照して、半導体デバイスを個片化する代替方法をこれから説明する。その方法によると、図２のフローチャートのブロック２０、ブロック２２、ブロック２４、およびブロック２６のステップにそれぞれ対応して、ブロック５０、ブロック５２、ブロック５４、およびブロック５６（図７）のステップが実行される。このようにして、図３に示す基板アセンブリ１００Ａが形成される。その後、基板アセンブリ１００Ａが図２のブロック３２のステップに関して上述したように成形され、図８に示す基板アセンブリ１００Ｃが形成される（ブロック６０）。そのように成形された基板アセンブリ１００Ｃは上述した成形トレンチ１３６を備え、成形および／またはそれに続くステップを促進するために粘着性表面１４０の上に取り付けることができる。
【００３１】
成形ステップに続き、レーザ光のビーム１５３が、成形トレンチ１３６を通過して基板１１０の成形された面から基板１１０に方向付けられて、その中にＴＷＺ１５６Ａに対応するＴＷＺ１５６Ｂ（図９）のラインが生成される。その結果、前述の分割ライン１６４、１６６（ブロック６２）が生成され、図９に示す基板アセンブリ１００Ｄが形成される。レーザビーム１５３は、レーザビーム１５２が成形トレンチ１３６を通過して、そして成形トレンチ１３６に沿って投射するように、基板１１０全体にわたりデバイス部分１２２の間で（レーザ１５０、基板アセンブリ１００Ｃ、または両方を相対的に移動することにより）スキャンされる。このようにして、分割ライン１６４、１６６を、図５に示すようにストリート１６０、１６２と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。制御装置１５４が、レーザ１５０の動作、およびレーザビーム１５２と基板アセンブリ１００Ｃとの間の相対的移動を制御することができる。
【００３２】
上述のスキャニング動作中、レーザビーム１５３は、図８に示すように表面１１４、１１６の間の基板１１０内に焦点Ｆ２が位置するように発生される。いくつかの実施形態によると、（デバイス側の表面１１６から測定された）レーザビーム１５３の焦点深度Ｄ２は、基板１１０の幅にわたり実質的に均一である。
【００３３】
いくつかの実施形態によると、基板１１０の適した弱化を可能にするのに十分なＴＷＺを与えると同時に、表面１１６Ａのアブレーションが実現可能な限り最小化される。いくつかの実施形態によると、分割ライン１６４、１６６のＴＷＺ１５６Ｂが、基板表面１１６Ａのアブレーションを実質的に引き起こさずに生成される。さらなる実施形態によると、以下で議論するように表面１１６Ａのなんらかのアブレーションが許容され、または意図される場合がある。
【００３４】
いくつかの実施形態によると、レーザビーム１５３の焦点深度Ｄ２が、レーザビーム１５２の焦点深度に関して上述したのと同一である、表面１１４Ａに関する焦点深度Ｄ１を与えるように選択される（すなわち、Ｔ１−Ｄ２＝Ｄ１）。
【００３５】
前述の代替方法で、基板アセンブリ１００Ｄ（図９）が生産される。基板アセンブリ１００Ｄをその後、図２のブロック３４を参照して上述したように個片化することができる（ブロック６４）。
【００３６】
上述の方法および基板アセンブリ１００Ｂの寸法および他の側面は、図７の方法および基板アセンブリ１００Ｄに同様に適用することができる。基板アセンブリ１００ＤのＴＷＺ１５６Ｂの断面の構成および位置付けは、レーザ光が反対側から導入されるので、基板アセンブリ１００ＢのＴＷＺ１５６Ａの断面の構成および位置付けとは異なることがある。
【００３７】
さらなる実施形態によると、表面１１４Ａまたは１１６Ａのいくらかのアブレーションが許容され、または意図される。つまり、表面の一部が完全にアブレートされ、表面アブレーションおよび表面に対して開かれたボイドまたはトレンチが設けられることがある。そのようなアブレーションは、基板１１０の分割を直接的に促進するために、および／または追加の若しくは（例えば、深さ方向に）より望ましい場所のＴＷＺを可能にするために設けられることができる。追加的または代替的に、そのようなアブレーションは、参照によりその開示が本明細書に組み込まれる特許文献２に開示されるように、パシベーション層の塗布のためのトレンチを形成する役割を果たすことができる。
【００３８】
図１０を参照すると、その中に本発明の実施形態による基板アセンブリ１００Ｅが示されている。基板アセンブリ１００Ｅは、レーザビーム１５２が表面１１４を完全にアブレートして、図１０中のアブレーショントレンチ１１８およびＴＷＺ１５６Ａに対応するＴＷＺ１５６Ｃを形成するように動作すること除いて、図２に関して上述したように形成できる。アブレーショントレンチ１１８は、ストリート１６０、１６２および分割ライン１６４、１６６と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。
【００３９】
図１１を参照すると、その中に本発明の実施形態による基板アセンブリ１００Ｆが示されている。基板アセンブリ１００Ｆは、レーザビーム１５３が表面１１６を完全にアブレートして、図１１中のアブレーショントレンチ１１９およびＴＷＺ１５６Ａに対応するＴＷＺ１５６Ｄを形成するように動作すること除いて、図７に関して上述したように形成できる。アブレーショントレンチ１１９は、ストリート１６０、１６２および分割ライン１６４、１６６と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。
【００４０】
いくつかの実施形態によると、アブレーショントレンチ１１８または１１９は、それぞれ基板内にわずか約５０μｍの深さＤ３またはＤ４を有する。より具体的な実施形態によると、深さＤ３またはＤ４は、５から５０μｍの間である。いくつかの実施形態によると、深さＤ３またはＤ４は、基板１１０の接続部１１１の厚さＴ１のわずか９９％である。より具体的な実施形態によると、深さＤ３またはＤ４は厚さＴ１のわずか５０％である。いくつかの実施形態によると、アブレーショントレンチ１１８または１１９は、分割ラインに直角の、わずか約３０μｍの幅Ｗ１またはＷ２をそれぞれ有する。
【００４１】
レーザ１５０として任意の適したレーザを用いることができる。適したレーザは、ＤＰＳＳ、Ｎｄ−ＹＡＧ、ＣＯ２、エキシマ、および／または他の適したレーザとすることができる。
【００４２】
いくつかの実施形態によると、レーザ光のビーム１５２、１５３は、約５から２５の半値幅（ＦＷＨＭ）焦点スポットサイズを有する。いくつかの実施形態によると、レーザビーム１５２、１５３のパルスレートは、約１０から５０kHzの間である。より具体的な実施形態によると、レーザビーム１５２、１５３のパルスレートは、約２０から４０kHzの間である。いくつかの実施形態によると、レーザ光のビーム１５２、１５３は、約０．８から５Wの間の出力を有する。上述の方法は１つのレーザ光のビーム１５２、１５３を用いたが、同時または連続に複数のレーザビームを用いることができる。
【００４３】
ＴＷＺ１５６Ａ〜Ｄは、｛ＴＷＺの深さ（例えば、ＴＷＺ１５６Ａの深さＩ）｝と｛ＴＷＺの基板表面内の最大幅（例えば、ＴＷＺ１５６Ａの幅Ｈ）｝との比により特徴づけることができる。この比は、「ＴＷＺ縦横比」と呼ばれる。いくつかの実施形態によると、ＴＷＺ縦横比は少なくとも１：１である。いくつかの実施形態によると、ＴＷＺ縦横比は約１：１から５：１の間であり、いくつかの実施形態によると２．２５：１から５：１の間である。
【００４４】
レーザにより生成された分割ラインは、｛存在する場合にはアブレートされたトレンチ（例えば、トレンチ１１８またはトレンチ１１９）、とＴＷＺを合わせた深さ｝と｛ＴＷＺまたはアブレートされたトレンチの最大幅のうちの大きい方｝との比により特徴づけることができる。この比は、「レーザ影響後（ｌａｓｅｒ−ａｆｆｅｃｔｅｄ）縦横比」と呼ばれる。いくつかの実施形態によると、レーザ影響後縦横比は少なくとも１：１である。いくつかの実施形態によると、レーザ影響後縦横比は約１：１から５：１の間であり、いくつかの実施形態によると２．２５：１から５：１の間である。
【００４５】
本発明による方法および基板アセンブリは、従来技術の個片化方法および基板アセンブリよりも多くの利点を提供することができる。ソーまたはレーザにより形成されたデバイス間の切り口またはストリートの幅は、デバイスに当てることのできるウエハの面積を制限する。アブレーションを低減または削減することにより、ストリート幅を低減でき、それによって基板上により高密度でデバイスを形成することが可能となる。
【００４６】
従来技術によるスクライブアンドブレイク処置のソーイングまたはレーザアブレーティングステップは、破片またはスラグを発生させる場合がある。デバイスの汚染を回避または制限するためには、デバイスを破片またはスラグから保護すること、またはデバイスから破片またはスラグを除去する１つまたは複数のさらなるステップを設けることが必要である。本発明によりアブレーションを低減または削減することで、スラグまたは破片の形成が相応に低減または回避される。したがって、スラグまたは破片汚染が低減されるので、デバイスをクリーニングまたは保護するための必要が削減または低減される。
【００４７】
本発明による方法および基板アセンブリは、より良好に画定された一貫した分割ラインを設け、それによってより制御されたクラックの伝播を促進することによっても、従来技術の個片化方法および基板アセンブリに対する利点を提供する。特に、ＴＷＺは、基板が個片化されるときに一般に生じうる、意図された分割ラインを横断するクラックの伝播を低減または削減することができる。そのような意図されないクラックは、隣接するチップまで広がりそれを破壊し、および／または汚染物である破片を生成することがある。分割収率（ｂｒｅａｋ ｙｉｅｌｄ）は、相当に改善される。特に、比較的高いＴＷＺ縦横比およびレーザ影響後縦横比は、他の、表面をアブレートするレーザによるスクライブアンドブレイク方法において直面されることのある、ダイのフライオフ（ｆｌｙ−ｏｆｆ）および他の問題を低減することができる。
【００４８】
分離トレンチ１３２および成形トレンチ１３６の寸法は、デバイス１０２の要件およびトレンチ１３２、１３６を形成するのに用いられる装置および技法による場合がある。いくつかの実施形態によると、分離トレンチ１３２はわずか約５０μｍの公称幅Ｗ３を有する。いくつかの実施形態によると、幅Ｗ３は、３０から５０μｍの間である。いくつかの実施形態によると、成形トレンチ１３６は、基板１２０内に少なくとも２５μｍの深さＤ５（図４）を有する。いくつかの実施形態によると、深さＤ５は、２００から２２５μｍの間である。いくつかの実施形態によると、成形トレンチ１３６は、少なくとも２５μｍの公称幅Ｗ４（図４）を有する。いくつかの実施形態によると、幅Ｗ４は１５０から２００μｍの間である。いくつかの好ましい実施形態によると、成形トレンチ１３６は約０．７５：１から２．２５：１の間の縦横比（深さＤ５と幅Ｗ４）を有する。いくつかの実施形態によると、深さＤ５は、基板１１０の厚さＴ２（図３）全体の７５から８０％の間である。
【００４９】
上述のように、いくつかの実施形態によると、マイクロエレクトロニック基板１１０はＳｉＣからなる。本発明の態様が、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、これらの合金、および／またはサファイアなどの他の材料から形成された基板とともに用いることができることも企図されている。
【００５０】
本発明のある実施形態で、活性デバイス領域１２２は、Ｎｏｒｔｈ Ｃａｒｏｌｉｎａ州ＤｕｒｈａｍのＣｒｅｅ，Ｉｎｃ．により製造され販売されるデバイスのような、シリコンカーバイド基板上に作製されたガリウム窒化物ベースのＬＥＤまたはレーザとすることができる。例えば、本発明は、本明細書において完全に記載されたのと同じように参照により本明細書にその開示が組み込まれる、特許文献３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１５、１６および／または１７に説明されるＬＥＤおよび／またはレーザとの使用に適している可能性がある。他の適したＬＥＤおよび／またはレーザは、完全に記載されたのと同じように参照により本明細書にその開示が組み込まれる、特許文献１８〜２３に説明されている。
【００５１】
本発明の特定の実施形態で、発光デバイスは、活性領域で発生した光をデバイスを通じて反射させるための反射層を提供するｐ電極を備えることができる。反射性ｐ電極および関連する構造は、本明細書において完全に記載されたのと同じように参照により本明細書に組み込まれる、特許文献２３に説明されている。
【００５２】
ＬＥＤおよび／またはレーザは、発光が基板を通じて生じるように「フリップチップ」配置で動作するように構成することができる。そのような実施形態で、例えば特許文献２２、２３に説明されるように、デバイスの光出力を向上させるように基板をパターンニングすることができる。
【００５３】
コンタクト（例えば、コンタクト１２４、１２６）は、各々の基板領域１１２の同一面上（すなわち、チップの同一面上）に位置することができる。そのようなチップ構成は、本明細書で説明される作製ステップの順序に改変を可能にし、および／または要求することがある。
【００５４】
本発明の実施形態をガリウム窒化物ベースのデバイスを参照して説明してきたが、本発明の教示および利益は、他のIII族窒化物または他の半導体材料において提供されることができる。さらに、本発明の実施形態は、図４に示すように立方体部分および角錐台部分を備えた成形された基板を参照して説明してきたが、他の形の基板を用いることができる。したがって、本発明の実施形態は、本明細書で説明される特定の形に制限されるものとして解釈すべきではない。
【００５５】
上述のように、本発明のある実施形態で、発光デバイスは成形された基板を有することができる。ＳｉＣの高屈折率のため、ＳｉＣ基板を通過する光は、光が界面にかなり低入射角で（すなわち、かなり直角に近く）当たらない限り、基板の表面で基板内へ内部全反射される傾向にある。内部全反射の臨界角は、ＳｉＣ基板と界面を形成する材料による。より多くの光線がＳｉＣの表面に低入射角で当たるようにすることで内部全反射を制限するやり方でＳｉＣ基板を成形することにより、ＳｉＣベースのＬＥＤからの光出力を増加させることが可能である。そのようなチップ成形技法および得られるチップが、参照により本明細書に組み込まれる特許文献２３に示されている。
【００５６】
ＬＥＤおよび／またはレーザを参照して説明したが、本発明の方法およびアセンブリは、個片化される、例えばダイオード、トランジスタ、サイリスタなどの他のデバイスについても用いることができる。
【００５７】
さらにデバイス作製の動作は図２および７において特定の順序を参照して示されているが、本発明の実施形態は、そのような順序に制限されるものとして解釈すべきではない。例えば、ＴＷＺ１５６Ａ〜Ｄは、デバイス層の形成、メサのエッチング、および一部またはすべてのコンタクトの形成より先に形成されることができる。したがって、本発明は、図２および７に示された特定の動作順序に制限されるものとして解釈すべきではない。
【００５８】
（例１）
図１２および１３は、レーザによりスクライブされた第１のＳｉＣウエハの写真であり、レーザの焦点深度はウエハの表面であった。ウエハの厚さは、２５０μｍであった。ウエハ材料は、３００μｍ平方のダイのピッチパターンを有する６Ｈ ＳｉＣであった。ウエハは、反転したピラミッド形を形成するように後ろ側からソーイングされた。レーザエネルギーがメサまたはウエハのエピタキシ側に加えられ、「ストリート」（すなわち、ダイ間の非活性領域）の中心に方向付けられた。ウエハはその後、Ｄｙｎａｔｅｘ分割ツールを用いてスクライブラインに沿って割られた。分割に沿って形成された端が、図１２および１３に３００倍および１０００倍の拡大でそれぞれ示されている。第１のウエハの分割収率はだいたい８５％であった。
【００５９】
（例２）
図１４および１５は、レーザによりスクライブされた第２のＳｉＣウエハの写真であり、レーザの焦点深度はウエハの表面から１０μｍ下であった。ウエハの厚さは、２５０μｍであった。ウエハ材料は、３００μｍ平方のダイのピッチパターンを有する６Ｈ ＳｉＣであった。ウエハは、反転したピラミッド形を形成するように後ろ側からソーイングされた。レーザエネルギーがメサまたはウエハのエピタキシ側に加えられ、「ストリート」の中心に方向付けられた。ウエハはその後、Ｄｙｎａｔｅｘ分割ツールを用いてスクライブラインに沿って割られた。分割に沿って形成された端が、図１４および１５に３００倍および１０００倍の拡大でそれぞれ示されている。第２のウエハの分割収率は１００％であった。
【００６０】
前述したものは、本発明の例示であって、本発明を制限すると解釈すべきでない。いくつかの本発明の例示的実施形態を説明してきたが、当業者は、当発明の新規な教示および利点から実質的に逸脱することなく、例示的実施形態において多くの改変が容易に可能であることを理解するだろう。したがって、そのような改変のすべてが、当発明の範囲に含まれることが意図されている。それゆえ、前述したものは本発明の例示であって、開示された特定の実施形態に制限されるものとして解釈すべきではなく、また、他の実施形態に加え、開示された実施形態に対する改変が本発明の範囲に含まれることが意図されていることを理解されたい。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態による、デバイスの製造における処理ステップを示すフローチャートである。
【図２】本発明の実施形態による、デバイスの製造における処理ステップを示すさらなるフローチャートである。
【図３】本発明の実施形態による、基板アセンブリ、レーザ、レーザビーム、および制御装置の一部の略図である。
【図４】本発明の実施形態による、さらなる基板アセンブリの一部の略図である。
【図５】図４の基板アセンブリの平面図である。
【図６】図４および５の基板アセンブリから個片化された一対のダイの略図である。
【図７】本発明の実施形態による、デバイスの製造における処理ステップを示すフローチャートである。
【図８】本発明の実施形態による、基板アセンブリ、レーザ、レーザビーム、および制御装置の一部の略図である。
【図９】本発明の実施形態による、さらなる基板アセンブリの一部の略図である。
【図１０】本発明の実施形態による、基板アセンブリの一部の略図である。
【図１１】本発明の実施形態による、基板アセンブリの一部の略図である。
【図１２】第１のスクライビングプロセスの実験結果を示す写真である。
【図１３】第１のスクライビングプロセスの実験結果を示す写真である。
【図１４】本発明の実施形態による、第２のスクライビングプロセスの実験結果を示す写真である。
【図１５】本発明の実施形態による、第２のスクライビングプロセスの実験結果を示す写真である。
【技術分野】
【０００１】
本発明は、半導体デバイスの作製に関し、より詳細には、半導体ウエハを個別の要素にダイシングすることに関する。
【背景技術】
【０００２】
半導体デバイスは一般に、デバイスに対する機械的サポートを与え、またデバイスの電気的性能にもしばしば寄与する基板上に作製される。シリコン、ゲルマニウム、ガリウム砒素、サファイア、およびシリコンカーバイドが、半導体デバイスの基板として一般に用いられる材料のいくつかである。多くの他の材料も基板として用いられている。半導体デバイスの製造は、一般に、単一の基板上に多くの半導体デバイスを作製することを伴う。
【０００３】
基板は一般に円形ウエハの形に形成され、その直径は現在、例えば、１インチ（２．５４cm）以下から１２インチ（３０．５cm）以上までの範囲であり、関係している材料の種類による。しかしながら、例えば、正方形、長方形、または三角形のウエハなどの他の形も可能である。半導体デバイスは、半導体、絶縁体、および金属材料の薄膜の精密な形成によりウエハ上に形成される。それらの薄膜は、堆積された後にパターニングされ、ダイオード、トランジスタ、太陽電池、および他のデバイスなどの有用な半導体デバイスが形成される。
【０００４】
個別の半導体デバイスは、一般に、それらが形成されるウエハのサイズと比べて極めて小さい。例えば、Ｎｏｒｔｈ Ｃａｒｏｌｉｎａ州ＤｕｒｈａｍのＣｒｅｅ，Ｉｎｃ．により製造されるＣ４３０−ＸＢ２９０ ＬＥＤチップなどの一般的な発光ダイオード（ＬＥＤ）は、わずか約２９０ミクロン×２９０ミクロン平方である（１ミクロン＝０．０００１cm）。したがって、非常に多くのＬＥＤチップ（「ダイ」とも呼ばれる）を、単一の直径２インチ（５．０８cm）のシリコンカーバイド（ＳｉＣ）ウエハ上に形成することができる。ウエハ上にダイが形成された後、ダイを取り付けて、カプセル化し、そして個別のデバイスを形成することができるように、個別のダイの少なくとも一部を分離する必要がある。個別のダイを分離するプロセスは、ウエハを「ダイシングする」するまたは「個片化する（ｓｉｎｇｕｌａｔｅ）」と呼ばれる。
【０００５】
ウエハを個別の半導体デバイスにダイシングすることは、多くの方法により達成することができる。ウエハのダイシングの１つの方法は、ウエハを粘着性表面上に取り付け、丸のこでウエハをソーイングし、そして多くの個別にダイシングされた正方形または長方形のデバイスを形成することを伴う。ダイシングの他の方法は、「スクライブアンドブレイク（ｓｃｒｉｂｅ−ａｎｄ−ｂｒｅａｋ）」技法を含む。これらの方法では、のこぎり又はレーザによるアブレーションを用いて、ウエハ表面に１つまたは複数のトレンチまたはスクライブラインを形成する。ついでウエハには、ウエハを個別のダイに分割するのに十分な負荷がかけられる。スクライブラインは、ウエハに弱い線をもたらし、その結果、ウエハがそのスクライブラインに沿って割れる。
【０００６】
【特許文献１】米国仮特許出願第60/320,182号明細書
【特許文献２】米国特許出願第10/610,329号明細書
【特許文献３】米国特許第6,201,262号明細書
【特許文献４】米国特許第6,187,606号明細書
【特許文献５】米国特許第6,120,600号明細書
【特許文献６】米国特許第5,912,477号明細書
【特許文献７】米国特許第5,739,554号明細書
【特許文献８】米国特許第5,631,190号明細書
【特許文献９】米国特許第5,604,135号明細書
【特許文献１０】米国特許第5,523,589号明細書
【特許文献１１】米国特許第5,416,342号明細書
【特許文献１２】米国特許第5,393,993号明細書
【特許文献１３】米国特許第5,338,944号明細書
【特許文献１４】米国特許第5,210,051号明細書
【特許文献１５】米国特許第5,027,168号明細書
【特許文献１６】米国特許第4,966,862号明細書
【特許文献１７】米国特許第4,918,497号明細書
【特許文献１８】米国仮特許出願第60/294,378号明細書
【特許文献１９】米国仮特許出願第60/294,445号明細書
【特許文献２０】米国特許出願第10/140,796号明細書
【特許文献２１】米国特許出願第10/140,796号明細書
【特許文献２２】米国仮特許出願第60/307,235号明細書
【特許文献２３】米国特許出願第10/057,821号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
個片化に関する検討は、発光ダイオード（ＬＥＤ）の製造において特に重要であるだろう。ＬＥＤは家庭用および商用アプリケーションで広く利用されている。当業者には既知であるように、発光ダイオードは一般に、マイクロエレクトロニック基板上のダイオード領域を備える。マイクロエレクトロニック基板は、例えば、ガリウム砒素、ガリウム燐、それらの合金、シリコンカーバイド、および／またはサファイアからなることができる。ＬＥＤの継続した発展が、可視領域およびその外を扱うことができる、高効率で機械的にロバストな光源をもたらした。これらの特性は、固体デバイスの可能性として長いサービス耐用年数と結びついて多様な新しいディスプレイアプリケーションを可能にし、広く定着している白熱ランプと競合する状況にＬＥＤを置く可能性がある。ＧａＮベースの発光ダイオード（ＬＥＤ）は一般に、複数のＧａＮベースのエピタキシャル層が堆積される、例えばサファイアまたはＳｉＣなどの、絶縁性の、半導体の、または導電性の基板を備える。エピタキシャル層は、エネルギーを加えられたときに発光するｐ−ｎ接合を有する活性領域を備える。
【課題を解決するための手段】
【０００８】
本発明の実施形態によると、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を用いて半導体デバイスを形成する方法は、レーザ光のビームが第１の表面と第２の表面との間の基板内に焦点合わせされ、レーザ光のビームが基板に熱により弱化された区域（ｔｈｅｒｍａｌｌｙ ｗｅａｋｅｎｅｄ ｚｏｎｅ）（ＴＷＺ）を形成するように、レーザ光のビームを基板に方向付けることを含む。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。当該方法は、分割ラインに沿って基板を分割し、第１および第２のダイを形成することをさらに含むことができ、第１のダイは基板の第１のデバイス領域を備え、第２のダイは基板の第２のデバイス領域を備える。
【０００９】
本発明のさらなる実施形態によると、半導体基板アセンブリは、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備え、第１のデバイス領域と第２のデバイス領域との間に広がり、それらをつなぐ接続部を備える半導体基板を備える。熱により弱化された区域（ＴＷＺ）が、接続部内の、第１の表面と第２の表面との間に位置する。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。第１および第２のデバイス領域は、分割ラインに沿って基板を分割することにより分離可能であり、第１および第２のダイを形成する。ＴＷＺは、接続部の厚さの少なくとも５０％の深さを有する。
【００１０】
本発明のさらなる実施形態によると、半導体基板アセンブリは、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を備える。熱により弱化された区域（ＴＷＺ）が、基板内の、第１の表面と第２の表面との間に位置する。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。完全にアブレート（ａｂｌａｔｅ）されたアブレーショントレンチが、基板表面に画定され、分割ラインに沿って広がる。アブレーショントレンチおよびＴＷＺを合わせた基板内への深さと、ＴＷＺの最大幅およびアブレーショントレンチの最大幅のうちの大きい方との比は、少なくとも１：１である。第１および第２のデバイス領域は、分割ラインに沿って基板を分割することにより分離可能であり、第１および第２のダイを形成する。
【００１１】
本発明のさらなる実施形態によると、半導体基板アセンブリは、第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を備える。熱により弱化された区域（ＴＷＺ）が、基板内の、第１の表面と第２の表面との間に位置する。ＴＷＺは、第１のデバイス領域と第２のデバイス領域との間に広がり、分割ラインを画定する。ＴＷＺは、基板内へのＴＷＺ深さおよび基板にわたるＴＷＺ最大幅を有し、ＴＷＺ深さとＴＷＺ最大幅との比は、少なくとも１：１である。第１および第２のデバイス領域は、分割ラインに沿って基板を分割することにより分離可能であり、第１および第２のダイを形成する。
【００１２】
本発明の目的は、図面および以下の好ましい実施形態の詳細な説明を読むことにより当業者に理解されるだろう。詳細な説明は、本発明の単なる例示である。
【００１３】
本発明の他の特徴は、添付図面とともに読まれるとき、以下の特定の実施形態の詳細な説明からより容易に理解されるだろう。
【発明を実施するための最良の形態】
【００１４】
本発明は、本発明の実施形態が示されている添付図面を参照して、以下に十分に説明される。しかしながら、この発明は、多くの異なる形態で具現できるのであり、本明細書に記載される実施形態に制限されるものとして解釈すべきではない。むしろ、これらの実施形態は、この開示が徹底的で完全なものになり、当業者に本発明の範囲を十分に伝えるために提供されている。同様の数字は全体にわたり同様の要素を指す。さらに、図面に示される様々な層および領域は図式的に示されている。当業者は理解するように、基板または他の層の「上」に形成された層への本明細書における言及は、基板または他の層の上に直接的に形成された層、または基板または他の層の上に形成された、介在する１つまたは複数の層の上に形成された層を指す場合がある。したがって、本発明は、添付図面に示された相対的大きさおよび間隔に制限されない。
【００１５】
本明細書において用いられるとき、「半導体ウエハ」という用語は、ウエハの基板それ自体が半導体材料であるかどうかに関わらず、少なくとも１つの半導体材料の領域を有するウエハを指す。例えば、非半導体材料基板上に半導体材料の層を設け、半導体ウエハを得ることができる。さらに、本明細書において用いられるとき、「ウエハ」という用語は、ウエハ全体またはその一部分を記述するために用いられる場合がある。一部分を記述するのは、例えば、製造過程において完全なウエハが破損し、ウエハの一部分のみが利用可能である場合や、異なるデバイスがウエハ上に作製され、個別のデバイスにダイシングされる前にはウエハが異なるデバイス部分に分離されている場合などである。
【００１６】
図１を参照すると、本発明の方法に従い、同一の半導体基板上に形成された複数の半導体デバイスが、お互いから以下のように分離される。レーザ光のビームが、ウエハのデバイス間に、適した量の熱により弱化された区域（ＴＷＺ）が形成されるように、ウエハに方向付けられる（ブロック１０）。レーザ光のビームは、そのようにして形成されたＴＷＺが、デバイス間に広がり、デバイスの隣接する端に沿う分割ラインを画定するように方向付けられる。デバイスはその後に、分割ラインに沿ってウエハを分割することにより、個片化される（ブロック１４）。そのような個片化は、任意の適した手段または方法を用いて達成することができる。例えば、個片化は、分割ラインに沿ってウエハに機械的応力を加えることにより果たすことができる。
【００１７】
図２〜６を参照して、半導体デバイスを個片化する、より具体的な方法が説明される。活性デバイス部分１２２を備えるデバイス層が、半導体基板またはウエハ１１０のデバイス表面１１４の上に形成される（ブロック２０）。いくつかの実施形態によると、基板１１０はシリコンカーバイド（ＳｉＣ）からなる。デバイス部分１２２は、基板１１０のそれぞれの領域１１２を覆う。例えば、意図されるデバイスがＬＥＤである場合、デバイス部分１２２は、ＧａＮベースの層などのIII族窒化物を備えることができる。
【００１８】
デバイス層がエッチングされ、分離トレンチ１３２が形成され、分離トレンチ１３２はメサを画定する（ブロック２２）。デバイスは、参照により本明細書に組み込まれる特許文献１に説明されるような、イオン注入などのメサエッチング以外の方法により分離することができる。各メサは、それぞれの活性デバイス部分１２２を備える。したがって、デバイス部分１２２はストリート（ｓｔｒｅｅｔ）１６０、１６２（図５）により分離される。いくつかの実施形態によると、デバイス層は、基板１１０の表面１１４まで完全にエッチングされ、その結果、表面１１４の露出したストリップ１１４Ａが各ストリート１６０、１６２を画定する。各デバイス部分１２２は、ＬＥＤなどの単一のデバイスからなるか、または一群のＬＥＤなどの複数のデバイスを備えることができる。
【００１９】
コンタクト１２４および１２８は、図３に示すように、得られたメサの上、および基板１１０の（デバイス表面１１４と反対側の）成形（ｓｈａｐｉｎｇ）表面１１６上の対応する場所に形成される（ブロック２４）。これも図３に示すように、共晶コンタクト１２６がコンタクト１２４の上に形成される（ブロック２６）。
【００２０】
前述のようにして、図３に示すような中間基板アセンブリ１００Ａが形成される。レーザ１５０からのレーザ光のビーム１５２が、基板アセンブリ１００Ａのウエハ１１０に方向付けられ、その中にＴＷＺのライン１５６Ａを生成し（図４）、それによって前述の分割ライン１６４、１６６を生成する（ブロック３０；図５）。レーザビーム１５２は、レンズ１５５により収束および焦点合わせされる。レーザビーム１５２は、レーザビーム１５２が分離トレンチ１３２を通過して各ストリート１６０、１６２に沿って投射するように、ウエハ１１０全体にわたりデバイス部分１２２の間を（レーザ１５０、基板アセンブリ１００Ａ、または両方を相対的に移動することで）スキャンする。このようにして、分割ライン１６４、１６６を、図５に示すようにストリート１６０、１６２と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。制御装置１５４を、レーザ１５０の動作、およびレーザビーム１５２と基板アセンブリ１００Ａとの間の相対的移動を制御するために設けることができる。
【００２１】
上で説明したスキャニング動作中、レーザビーム１５２は、図３に示すように、その焦点Ｆ１が表面１１４、１１６の間の基板１１０内に位置するように発生される。いくつかの実施形態によると、レーザビーム１５２の（デバイス側の表面１１４から測定した）焦点深度Ｄ１は、基板１１０の幅にわたり実質的に均一である。
【００２２】
このようにして、相当量のＴＷＺ１５６Ａ（図４）が、表面１１４をアブレートすることなく、または表面１１４の限られた量のアブレーションのみを伴い、ストリート１６０、１６２に沿って生成される。ＴＷＺ１５６Ａは、ＴＷＺ１５６Ａ内の基板１１０の材料を機械的に弱める役割を果たす。したがって、分割ライン１６４、１６６により分離される基板１１０の部分はＴＷＺ１５６Ａによりつながったままであるが、結合または接続は弱化されている。
【００２３】
ＴＷＺ１５６Ａは、基板１１０の表面１１４、１１６の間に広がることができる。ＴＷＺ１５６Ａは、内部アブレーション、つまり基板材料がアブレートされた表面が基板表面の内部または間のままであるような、基板１１０の表面１１４、１１６の内部または間の基板材料のアブレーションを含むことができる。アブレートされた材料は、基板の表面１１４、１１６の間から脱出する場合があり、または、再堆積もしくは流動し、場所を変えて基板内のままである場合がある。ＴＷＺは、熱に影響された区域（ｈｅａｔ ａｆｆｅｃｔｅｄ ｚｏｎｅ）（ＨＡＺ）を含むことができる。ＴＷＺは、少なくとも１つの面において弱化されるように、レーザによりモルフォロジーまたは結晶構造が変更され、損傷され、または改変された基板部分を含む場合がある。アブレーションメカニズムは、単結晶ＳｉＣの融解または蒸発、結晶境界（ｃｒｙｓｔａｌ ｂｏｕｄａｒｙ）の蒸発、および／または結晶境界内の欠陥の生成を含むことができる。先におよび以下に議論するように、外部表面１１４もアブレートされる場合がある。つまり、材料が外部表面から完全にアブレートされ、その結果、材料が除去され、残った表面が、表面に対して開かれているトレンチまたはボイドを画定する（本明細書において「表面アブレーション」または「表面のアブレーション」と呼ぶ）。
【００２４】
いくつかの実施形態によると、基板１１０の適した弱化を可能にするのに十分なＴＷＺを与えると同時に、表面１１４Ａのアブレーションが実現可能な限り最小化される。いくつかの実施形態によると、分割ライン１６４、１６６のＴＷＺ１５６Ａが、基板表面１１４Ａのアブレーションを実質的に引き起こさずに生成される。さらなる実施形態によると、以下で議論するように表面１１４Ａのなんらかのアブレーションが許容され、または意図される場合がある。
【００２５】
いくつかの実施形態によると、（デバイス側表面１１４から測定した）レーザビーム１５２の焦点深度Ｄ１は、約０〜３０μｍの間である。より具体的には、焦点深度Ｄ１を、約２０〜３０μｍとすることができる。いくつかの実施形態によると、焦点深度Ｄ１は、個片化ステップ時における、基板領域１１２間の基板１１０の接続部１１１（図４）の厚さＴ１の約４０から６０％の間とすることができる。
【００２６】
いくつかの実施形態によると、ＴＷＺ１５６Ａは、少なくとも５μｍの（関連する分割ライン１６４、１６６の長さ方向と直角な断面で測定された）最大幅Ｈを有する。いくつかの実施形態によると、最大幅Ｈは、約５から３０μｍの間である。いくつかの実施形態によると、ＴＷＺ１５６Ａの最大幅Ｈは、関連する分割ライン１６４、１６６の長さ方向に沿って実質的に均一である。いくつかの実施形態によると、ＴＷＺ１５６Ａの深さＩは少なくとも５μｍである。いくつかの実施形態によると、深さＩは、５から３０μｍの間である。いくつかの実施形態によると、深さＩは、接続部１１１の厚さＴ１の少なくとも５０％であり、より具体的な実施形態によると、少なくとも９５％である。いくつかの実施形態によると、ＴＷＺ１５６Ａは、基板１１０の厚さ全体にわたり広がる（すなわち、離れた表面１１６Ａまで）。いくつかの実施形態によると、深さＩは、レーザからの熱がサポートテープを通じて燃やすことを回避するために、厚さＴ１の約９５から９９％の間である。
【００２７】
任意選択として、デバイス部分１２２と反対の基板１１０の面が成形トレンチ１３６、したがって成形された基板アセンブリ１００Ｂを形成するように形づくられる（ブロック３２；図４）。成形トレンチ１３６を、ダイシング、ソーイング、エッチング、ウォーターソーイング、レーザによるスクライブ、または他の適した方法の任意のものを用いて生成することができる。例えば、ソーブレード（ｓａｗ ｂｌａｄｅ）を用いて基板１１０にラインを切り、最上部に立方体部分を備えた角錐台の形を画定することができる。いくつかの実施形態によると、基板アセンブリ１００Ａは、基板１１０の成形ステップの間、粘着性表面（例えば、粘着性テープ）１４０（図４）に取り付けられる。
【００２８】
基板１１０にわたる成形トレンチ１３６のパターンは、分割ライン１６４、１６６のパターンと同一とすることができる。いくつかの実施形態によると、成形トレンチ１３６は、分割ライン１６４、１６６のそれぞれと平行であり、またそれぞれと一列に並ぶようにされることができる。いくつかの実施形態によると、成形トレンチ１３６は、分割ライン１６４、１６６と同一の広がりを持つ。
【００２９】
成形された基板アセンブリ１００Ｂ（または、成形ステップが省略された場合には成形されていない基板アセンブリ１００Ａ）が、その後に図６に示すように、分割ライン１６４、１６６に沿って基板１１０を分割すること、ひび割れさせること（ｃｒａｃｋｉｎｇ）、またはソーイングすることにより個片化される（ブロック３４）。このようにして、複数のダイが形成される。各ダイは、各々のチップ１０２（図４）を備え、チップは、例えばＬＥＤチップの場合がある。各チップ１０２は、デバイス層１２２、デバイス層１２２に関連付けられたコンタクト１２４、１２６、１２８の各々、およびデバイス層１２２が取り付けられている基板領域１１２の各々を備える。基板アセンブリ１００Ｂは、ローラなどの、分割ライン１６４、１６６に沿って機械的応力を加えるのに適した装置および方法を用いて分割することができる。粘着性表面１４０を引き伸ばしてダイをお互いに分離し、ピックアンドプレイス（ｐｉｃｋ ａｎｄ ｐｌａｃｅ）装置を用いてダイを粘着性表面１４０から離すことができる。
【００３０】
図７〜９を参照して、半導体デバイスを個片化する代替方法をこれから説明する。その方法によると、図２のフローチャートのブロック２０、ブロック２２、ブロック２４、およびブロック２６のステップにそれぞれ対応して、ブロック５０、ブロック５２、ブロック５４、およびブロック５６（図７）のステップが実行される。このようにして、図３に示す基板アセンブリ１００Ａが形成される。その後、基板アセンブリ１００Ａが図２のブロック３２のステップに関して上述したように成形され、図８に示す基板アセンブリ１００Ｃが形成される（ブロック６０）。そのように成形された基板アセンブリ１００Ｃは上述した成形トレンチ１３６を備え、成形および／またはそれに続くステップを促進するために粘着性表面１４０の上に取り付けることができる。
【００３１】
成形ステップに続き、レーザ光のビーム１５３が、成形トレンチ１３６を通過して基板１１０の成形された面から基板１１０に方向付けられて、その中にＴＷＺ１５６Ａに対応するＴＷＺ１５６Ｂ（図９）のラインが生成される。その結果、前述の分割ライン１６４、１６６（ブロック６２）が生成され、図９に示す基板アセンブリ１００Ｄが形成される。レーザビーム１５３は、レーザビーム１５２が成形トレンチ１３６を通過して、そして成形トレンチ１３６に沿って投射するように、基板１１０全体にわたりデバイス部分１２２の間で（レーザ１５０、基板アセンブリ１００Ｃ、または両方を相対的に移動することにより）スキャンされる。このようにして、分割ライン１６４、１６６を、図５に示すようにストリート１６０、１６２と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。制御装置１５４が、レーザ１５０の動作、およびレーザビーム１５２と基板アセンブリ１００Ｃとの間の相対的移動を制御することができる。
【００３２】
上述のスキャニング動作中、レーザビーム１５３は、図８に示すように表面１１４、１１６の間の基板１１０内に焦点Ｆ２が位置するように発生される。いくつかの実施形態によると、（デバイス側の表面１１６から測定された）レーザビーム１５３の焦点深度Ｄ２は、基板１１０の幅にわたり実質的に均一である。
【００３３】
いくつかの実施形態によると、基板１１０の適した弱化を可能にするのに十分なＴＷＺを与えると同時に、表面１１６Ａのアブレーションが実現可能な限り最小化される。いくつかの実施形態によると、分割ライン１６４、１６６のＴＷＺ１５６Ｂが、基板表面１１６Ａのアブレーションを実質的に引き起こさずに生成される。さらなる実施形態によると、以下で議論するように表面１１６Ａのなんらかのアブレーションが許容され、または意図される場合がある。
【００３４】
いくつかの実施形態によると、レーザビーム１５３の焦点深度Ｄ２が、レーザビーム１５２の焦点深度に関して上述したのと同一である、表面１１４Ａに関する焦点深度Ｄ１を与えるように選択される（すなわち、Ｔ１−Ｄ２＝Ｄ１）。
【００３５】
前述の代替方法で、基板アセンブリ１００Ｄ（図９）が生産される。基板アセンブリ１００Ｄをその後、図２のブロック３４を参照して上述したように個片化することができる（ブロック６４）。
【００３６】
上述の方法および基板アセンブリ１００Ｂの寸法および他の側面は、図７の方法および基板アセンブリ１００Ｄに同様に適用することができる。基板アセンブリ１００ＤのＴＷＺ１５６Ｂの断面の構成および位置付けは、レーザ光が反対側から導入されるので、基板アセンブリ１００ＢのＴＷＺ１５６Ａの断面の構成および位置付けとは異なることがある。
【００３７】
さらなる実施形態によると、表面１１４Ａまたは１１６Ａのいくらかのアブレーションが許容され、または意図される。つまり、表面の一部が完全にアブレートされ、表面アブレーションおよび表面に対して開かれたボイドまたはトレンチが設けられることがある。そのようなアブレーションは、基板１１０の分割を直接的に促進するために、および／または追加の若しくは（例えば、深さ方向に）より望ましい場所のＴＷＺを可能にするために設けられることができる。追加的または代替的に、そのようなアブレーションは、参照によりその開示が本明細書に組み込まれる特許文献２に開示されるように、パシベーション層の塗布のためのトレンチを形成する役割を果たすことができる。
【００３８】
図１０を参照すると、その中に本発明の実施形態による基板アセンブリ１００Ｅが示されている。基板アセンブリ１００Ｅは、レーザビーム１５２が表面１１４を完全にアブレートして、図１０中のアブレーショントレンチ１１８およびＴＷＺ１５６Ａに対応するＴＷＺ１５６Ｃを形成するように動作すること除いて、図２に関して上述したように形成できる。アブレーショントレンチ１１８は、ストリート１６０、１６２および分割ライン１６４、１６６と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。
【００３９】
図１１を参照すると、その中に本発明の実施形態による基板アセンブリ１００Ｆが示されている。基板アセンブリ１００Ｆは、レーザビーム１５３が表面１１６を完全にアブレートして、図１１中のアブレーショントレンチ１１９およびＴＷＺ１５６Ａに対応するＴＷＺ１５６Ｄを形成するように動作すること除いて、図７に関して上述したように形成できる。アブレーショントレンチ１１９は、ストリート１６０、１６２および分割ライン１６４、１６６と実質的に同一の広がりを持ち、一列に並ぶようなパターンで形成することができる。
【００４０】
いくつかの実施形態によると、アブレーショントレンチ１１８または１１９は、それぞれ基板内にわずか約５０μｍの深さＤ３またはＤ４を有する。より具体的な実施形態によると、深さＤ３またはＤ４は、５から５０μｍの間である。いくつかの実施形態によると、深さＤ３またはＤ４は、基板１１０の接続部１１１の厚さＴ１のわずか９９％である。より具体的な実施形態によると、深さＤ３またはＤ４は厚さＴ１のわずか５０％である。いくつかの実施形態によると、アブレーショントレンチ１１８または１１９は、分割ラインに直角の、わずか約３０μｍの幅Ｗ１またはＷ２をそれぞれ有する。
【００４１】
レーザ１５０として任意の適したレーザを用いることができる。適したレーザは、ＤＰＳＳ、Ｎｄ−ＹＡＧ、ＣＯ２、エキシマ、および／または他の適したレーザとすることができる。
【００４２】
いくつかの実施形態によると、レーザ光のビーム１５２、１５３は、約５から２５の半値幅（ＦＷＨＭ）焦点スポットサイズを有する。いくつかの実施形態によると、レーザビーム１５２、１５３のパルスレートは、約１０から５０kHzの間である。より具体的な実施形態によると、レーザビーム１５２、１５３のパルスレートは、約２０から４０kHzの間である。いくつかの実施形態によると、レーザ光のビーム１５２、１５３は、約０．８から５Wの間の出力を有する。上述の方法は１つのレーザ光のビーム１５２、１５３を用いたが、同時または連続に複数のレーザビームを用いることができる。
【００４３】
ＴＷＺ１５６Ａ〜Ｄは、｛ＴＷＺの深さ（例えば、ＴＷＺ１５６Ａの深さＩ）｝と｛ＴＷＺの基板表面内の最大幅（例えば、ＴＷＺ１５６Ａの幅Ｈ）｝との比により特徴づけることができる。この比は、「ＴＷＺ縦横比」と呼ばれる。いくつかの実施形態によると、ＴＷＺ縦横比は少なくとも１：１である。いくつかの実施形態によると、ＴＷＺ縦横比は約１：１から５：１の間であり、いくつかの実施形態によると２．２５：１から５：１の間である。
【００４４】
レーザにより生成された分割ラインは、｛存在する場合にはアブレートされたトレンチ（例えば、トレンチ１１８またはトレンチ１１９）、とＴＷＺを合わせた深さ｝と｛ＴＷＺまたはアブレートされたトレンチの最大幅のうちの大きい方｝との比により特徴づけることができる。この比は、「レーザ影響後（ｌａｓｅｒ−ａｆｆｅｃｔｅｄ）縦横比」と呼ばれる。いくつかの実施形態によると、レーザ影響後縦横比は少なくとも１：１である。いくつかの実施形態によると、レーザ影響後縦横比は約１：１から５：１の間であり、いくつかの実施形態によると２．２５：１から５：１の間である。
【００４５】
本発明による方法および基板アセンブリは、従来技術の個片化方法および基板アセンブリよりも多くの利点を提供することができる。ソーまたはレーザにより形成されたデバイス間の切り口またはストリートの幅は、デバイスに当てることのできるウエハの面積を制限する。アブレーションを低減または削減することにより、ストリート幅を低減でき、それによって基板上により高密度でデバイスを形成することが可能となる。
【００４６】
従来技術によるスクライブアンドブレイク処置のソーイングまたはレーザアブレーティングステップは、破片またはスラグを発生させる場合がある。デバイスの汚染を回避または制限するためには、デバイスを破片またはスラグから保護すること、またはデバイスから破片またはスラグを除去する１つまたは複数のさらなるステップを設けることが必要である。本発明によりアブレーションを低減または削減することで、スラグまたは破片の形成が相応に低減または回避される。したがって、スラグまたは破片汚染が低減されるので、デバイスをクリーニングまたは保護するための必要が削減または低減される。
【００４７】
本発明による方法および基板アセンブリは、より良好に画定された一貫した分割ラインを設け、それによってより制御されたクラックの伝播を促進することによっても、従来技術の個片化方法および基板アセンブリに対する利点を提供する。特に、ＴＷＺは、基板が個片化されるときに一般に生じうる、意図された分割ラインを横断するクラックの伝播を低減または削減することができる。そのような意図されないクラックは、隣接するチップまで広がりそれを破壊し、および／または汚染物である破片を生成することがある。分割収率（ｂｒｅａｋ ｙｉｅｌｄ）は、相当に改善される。特に、比較的高いＴＷＺ縦横比およびレーザ影響後縦横比は、他の、表面をアブレートするレーザによるスクライブアンドブレイク方法において直面されることのある、ダイのフライオフ（ｆｌｙ−ｏｆｆ）および他の問題を低減することができる。
【００４８】
分離トレンチ１３２および成形トレンチ１３６の寸法は、デバイス１０２の要件およびトレンチ１３２、１３６を形成するのに用いられる装置および技法による場合がある。いくつかの実施形態によると、分離トレンチ１３２はわずか約５０μｍの公称幅Ｗ３を有する。いくつかの実施形態によると、幅Ｗ３は、３０から５０μｍの間である。いくつかの実施形態によると、成形トレンチ１３６は、基板１２０内に少なくとも２５μｍの深さＤ５（図４）を有する。いくつかの実施形態によると、深さＤ５は、２００から２２５μｍの間である。いくつかの実施形態によると、成形トレンチ１３６は、少なくとも２５μｍの公称幅Ｗ４（図４）を有する。いくつかの実施形態によると、幅Ｗ４は１５０から２００μｍの間である。いくつかの好ましい実施形態によると、成形トレンチ１３６は約０．７５：１から２．２５：１の間の縦横比（深さＤ５と幅Ｗ４）を有する。いくつかの実施形態によると、深さＤ５は、基板１１０の厚さＴ２（図３）全体の７５から８０％の間である。
【００４９】
上述のように、いくつかの実施形態によると、マイクロエレクトロニック基板１１０はＳｉＣからなる。本発明の態様が、ガリウム砒素（ＧａＡｓ）、ガリウム燐（ＧａＰ）、これらの合金、および／またはサファイアなどの他の材料から形成された基板とともに用いることができることも企図されている。
【００５０】
本発明のある実施形態で、活性デバイス領域１２２は、Ｎｏｒｔｈ Ｃａｒｏｌｉｎａ州ＤｕｒｈａｍのＣｒｅｅ，Ｉｎｃ．により製造され販売されるデバイスのような、シリコンカーバイド基板上に作製されたガリウム窒化物ベースのＬＥＤまたはレーザとすることができる。例えば、本発明は、本明細書において完全に記載されたのと同じように参照により本明細書にその開示が組み込まれる、特許文献３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１５、１６および／または１７に説明されるＬＥＤおよび／またはレーザとの使用に適している可能性がある。他の適したＬＥＤおよび／またはレーザは、完全に記載されたのと同じように参照により本明細書にその開示が組み込まれる、特許文献１８〜２３に説明されている。
【００５１】
本発明の特定の実施形態で、発光デバイスは、活性領域で発生した光をデバイスを通じて反射させるための反射層を提供するｐ電極を備えることができる。反射性ｐ電極および関連する構造は、本明細書において完全に記載されたのと同じように参照により本明細書に組み込まれる、特許文献２３に説明されている。
【００５２】
ＬＥＤおよび／またはレーザは、発光が基板を通じて生じるように「フリップチップ」配置で動作するように構成することができる。そのような実施形態で、例えば特許文献２２、２３に説明されるように、デバイスの光出力を向上させるように基板をパターンニングすることができる。
【００５３】
コンタクト（例えば、コンタクト１２４、１２６）は、各々の基板領域１１２の同一面上（すなわち、チップの同一面上）に位置することができる。そのようなチップ構成は、本明細書で説明される作製ステップの順序に改変を可能にし、および／または要求することがある。
【００５４】
本発明の実施形態をガリウム窒化物ベースのデバイスを参照して説明してきたが、本発明の教示および利益は、他のIII族窒化物または他の半導体材料において提供されることができる。さらに、本発明の実施形態は、図４に示すように立方体部分および角錐台部分を備えた成形された基板を参照して説明してきたが、他の形の基板を用いることができる。したがって、本発明の実施形態は、本明細書で説明される特定の形に制限されるものとして解釈すべきではない。
【００５５】
上述のように、本発明のある実施形態で、発光デバイスは成形された基板を有することができる。ＳｉＣの高屈折率のため、ＳｉＣ基板を通過する光は、光が界面にかなり低入射角で（すなわち、かなり直角に近く）当たらない限り、基板の表面で基板内へ内部全反射される傾向にある。内部全反射の臨界角は、ＳｉＣ基板と界面を形成する材料による。より多くの光線がＳｉＣの表面に低入射角で当たるようにすることで内部全反射を制限するやり方でＳｉＣ基板を成形することにより、ＳｉＣベースのＬＥＤからの光出力を増加させることが可能である。そのようなチップ成形技法および得られるチップが、参照により本明細書に組み込まれる特許文献２３に示されている。
【００５６】
ＬＥＤおよび／またはレーザを参照して説明したが、本発明の方法およびアセンブリは、個片化される、例えばダイオード、トランジスタ、サイリスタなどの他のデバイスについても用いることができる。
【００５７】
さらにデバイス作製の動作は図２および７において特定の順序を参照して示されているが、本発明の実施形態は、そのような順序に制限されるものとして解釈すべきではない。例えば、ＴＷＺ１５６Ａ〜Ｄは、デバイス層の形成、メサのエッチング、および一部またはすべてのコンタクトの形成より先に形成されることができる。したがって、本発明は、図２および７に示された特定の動作順序に制限されるものとして解釈すべきではない。
【００５８】
（例１）
図１２および１３は、レーザによりスクライブされた第１のＳｉＣウエハの写真であり、レーザの焦点深度はウエハの表面であった。ウエハの厚さは、２５０μｍであった。ウエハ材料は、３００μｍ平方のダイのピッチパターンを有する６Ｈ ＳｉＣであった。ウエハは、反転したピラミッド形を形成するように後ろ側からソーイングされた。レーザエネルギーがメサまたはウエハのエピタキシ側に加えられ、「ストリート」（すなわち、ダイ間の非活性領域）の中心に方向付けられた。ウエハはその後、Ｄｙｎａｔｅｘ分割ツールを用いてスクライブラインに沿って割られた。分割に沿って形成された端が、図１２および１３に３００倍および１０００倍の拡大でそれぞれ示されている。第１のウエハの分割収率はだいたい８５％であった。
【００５９】
（例２）
図１４および１５は、レーザによりスクライブされた第２のＳｉＣウエハの写真であり、レーザの焦点深度はウエハの表面から１０μｍ下であった。ウエハの厚さは、２５０μｍであった。ウエハ材料は、３００μｍ平方のダイのピッチパターンを有する６Ｈ ＳｉＣであった。ウエハは、反転したピラミッド形を形成するように後ろ側からソーイングされた。レーザエネルギーがメサまたはウエハのエピタキシ側に加えられ、「ストリート」の中心に方向付けられた。ウエハはその後、Ｄｙｎａｔｅｘ分割ツールを用いてスクライブラインに沿って割られた。分割に沿って形成された端が、図１４および１５に３００倍および１０００倍の拡大でそれぞれ示されている。第２のウエハの分割収率は１００％であった。
【００６０】
前述したものは、本発明の例示であって、本発明を制限すると解釈すべきでない。いくつかの本発明の例示的実施形態を説明してきたが、当業者は、当発明の新規な教示および利点から実質的に逸脱することなく、例示的実施形態において多くの改変が容易に可能であることを理解するだろう。したがって、そのような改変のすべてが、当発明の範囲に含まれることが意図されている。それゆえ、前述したものは本発明の例示であって、開示された特定の実施形態に制限されるものとして解釈すべきではなく、また、他の実施形態に加え、開示された実施形態に対する改変が本発明の範囲に含まれることが意図されていることを理解されたい。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態による、デバイスの製造における処理ステップを示すフローチャートである。
【図２】本発明の実施形態による、デバイスの製造における処理ステップを示すさらなるフローチャートである。
【図３】本発明の実施形態による、基板アセンブリ、レーザ、レーザビーム、および制御装置の一部の略図である。
【図４】本発明の実施形態による、さらなる基板アセンブリの一部の略図である。
【図５】図４の基板アセンブリの平面図である。
【図６】図４および５の基板アセンブリから個片化された一対のダイの略図である。
【図７】本発明の実施形態による、デバイスの製造における処理ステップを示すフローチャートである。
【図８】本発明の実施形態による、基板アセンブリ、レーザ、レーザビーム、および制御装置の一部の略図である。
【図９】本発明の実施形態による、さらなる基板アセンブリの一部の略図である。
【図１０】本発明の実施形態による、基板アセンブリの一部の略図である。
【図１１】本発明の実施形態による、基板アセンブリの一部の略図である。
【図１２】第１のスクライビングプロセスの実験結果を示す写真である。
【図１３】第１のスクライビングプロセスの実験結果を示す写真である。
【図１４】本発明の実施形態による、第２のスクライビングプロセスの実験結果を示す写真である。
【図１５】本発明の実施形態による、第２のスクライビングプロセスの実験結果を示す写真である。
【特許請求の範囲】
【請求項１】
第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を用いて半導体デバイスを形成する方法であって、
レーザ光のビームを前記基板に方向付けるステップであって、前記レーザ光のビームが、前記基板の前記第１の表面と前記第２との表面の間の前記基板内に焦点合わせされ、前記レーザ光のビームが、前記基板に、熱により弱化された区域（ＴＷＺ）を形成し、前記ＴＷＺは、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するステップ
を含むことを特徴とする方法。
【請求項２】
前記基板を前記分割ラインに沿って分割し第１および第２のダイを形成することであって、前記第１のダイは、前記基板の前記第１のデバイス領域を備え、前記第２のダイは、前記基板の前記第２のデバイス領域を備えることをさらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記ＴＷＺは、前記第１のデバイス部分と第２のデバイス部分との間の前記基板の接続部内に、少なくとも前記接続部の厚さの５０％の深さを有することを特徴とする請求項１に記載の方法。
【請求項４】
前記ＴＷＺの前記接続部内の深さは、前記接続部の厚さの少なくとも９５％を有することを特徴とする請求項３に記載の方法。
【請求項５】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームが前記基板の表面アブレーションを実質的に引き起こさないように行われることを特徴とする請求項１に記載の方法。
【請求項６】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームが、前記基板の前記第１および第２の表面のうちの少なくとも１つに、前記分割ラインに沿って広がる完全にアブレートされたアブレーショントレンチを形成するように行われることを特徴とする請求項１に記載の方法。
【請求項７】
前記アブレーショントレンチおよび前記ＴＷＺを合わせた前記基板内への深さと、前記ＴＷＺの最大幅および前記アブレーショントレンチの最大幅のうちの大きい方との比が、少なくとも１：１であることを特徴とする請求６に記載の方法。
【請求項８】
前記レーザ光のビームを方向付けるステップは、前記アブレーショントレンチが、前記基板内に、前記第１のデバイス領域と第２のデバイス領域との間の前記基板の接続部の厚さのわずか約５０％の深さを有するように行われることを特徴とする請求項６に記載の方法。
【請求項９】
前記レーザ光のビームを方向付けるステップは、前記アブレーショントレンチが前記基板内にわずか５０μｍの深さを有するように行われることを特徴とする請求項６に記載の方法。
【請求項１０】
前記レーザ光のビームを方向付けるステップは、前記アブレーショントレンチが、前記分割ラインと直角な方向にわずか３０μｍの幅を有するように行われることを特徴とする請求項９に記載の方法。
【請求項１１】
前記レーザ光のビームを方向付けるステップは、前記ＴＷＺが前記基板内へのＴＷＺ深さおよび前記基板にわたるＴＷＺ最大幅を有し、前記ＴＷＺ深さとＴＷＺ最大幅との比が少なくとも１：１であるように行われることを特徴とする請求項１に記載の方法。
【請求項１２】
前記基板の前記第１の表面上に少なくとも１つのデバイス層を形成することであって、前記少なくとも１つのデバイス層は、前記第１および第２のデバイス領域上にそれぞれ配置された第１および第２のデバイス部分を備えることを含むことを特徴とする請求項１に記載の方法。
【請求項１３】
前記少なくとも１つのデバイス層を形成するステップは、前記レーザ光のビームを方向付けるステップに先行することを特徴とする請求項１２に記載の方法。
【請求項１４】
前記基板を前記分割ラインに沿って分割し第１および第２のダイを形成することであって、前記第１のダイは、前記基板の前記第１のデバイス領域および前記第１のデバイス部分を備え、前記第２のダイは、前記基板の前記第２のデバイス領域および前記第２のデバイス部分を備えることをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記第１および第２のダイは、それぞれ第１および第２の発光ダイオード（ＬＥＤ）を備えることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記第１および第２のダイは、それぞれ第１および第２のレーザダイオードを備えることを特徴とする請求項１４に記載の方法。
【請求項１７】
前記少なくとも１つのデバイス層に分離トレンチを形成することであって、前記分離トレンチは、前記第１のデバイス部分を備える第１のメサ、および前記第２のデバイス部分を備える第２のメサを画定することをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項１８】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームを、前記分離トレンチを通過して前記基板に方向付けることを含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記分離トレンチを形成するステップは、前記少なくとも１つのデバイス層をエッチングすることを含むことを特徴とする請求項１７に記載の方法。
【請求項２０】
前記第１および第２のデバイス部分上にそれぞれ第１および第２のコンタクトを形成することをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項２１】
各前記第１および第２のコンタクトの上にそれぞれ第１および第２の共晶金属コンタクトを形成することをさらに含むことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記第１および第２のコンタクトと反対の前記基板の前記第１の面上にそれぞれ第３および４のコンタクトを形成することをさらに含むことを特徴とする請求項２０に記載の方法。
【請求項２３】
前記少なくとも１つのデバイス層は、III族窒化物を備えることを特徴とする請求項１２に記載の方法。
【請求項２４】
前記基板の前記第２の面に成形トレンチを形成することを含むことを特徴とする請求項１に記載の方法。
【請求項２５】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームを、前記成形トレンチを通過して前記基板に方向付けることを含むことを特徴とする請求項２４に記載の方法。
【請求項２６】
前記成形トレンチを形成するステップは、前記基板の前記第２の面内に前記成形トレンチをソーイングすることを含むことを特徴とする請求項２４に記載の方法。
【請求項２７】
前記成形トレンチをソーイングするステップは、前記成形トレンチが最上部に立方体部分を備えた角錐台の形であるように前記成形トレンチを形成することを含むことを特徴とする請求項２６に記載の方法。
【請求項２８】
前記成形トレンチは、前記基板内に少なくとも約２５μｍの深さを有することを特徴とする請求項２４に記載の方法。
【請求項２９】
前記成形トレンチは、前記基板内に少なくとも約２００から２２５μｍの間の深さを有することを特徴とする請求項２８に記載の方法。
【請求項３０】
前記成形トレンチを形成するステップは、前記成形トレンチが前記分割ラインと実質的に平行であるように前記成形トレンチを形成することを含むことを特徴とする請求項２４に記載の方法。
【請求項３１】
前記成形トレンチを形成するステップは、前記成形トレンチが前記分割ラインと実質的に一列に並ぶように前記成形トレンチを形成することを含むことを特徴とする請求項３０に記載の方法。
【請求項３２】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項１に記載の方法。
【請求項３３】
ａ）第１および第２の対向する表面を有し、第１および第２のデバイス領域を備え、前記第１のデバイス領域と第２のデバイス領域との間に広がりそれらを接合する接続部を備える半導体基板と、
ｂ）前記接続部内で前記第１の表面と第２の表面との間の、熱によって弱化された区域（ＴＷＺ）であって、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するＴＷＺと
を備え、
ｃ）前記第１および第２のデバイス領域は、前記基板を前記分割ラインに沿って分割することにより、第１および第２のダイを形成するように分離可能であり、
ｄ）前記ＴＷＺは、前記接続部内に、前記接続部の厚さの少なくとも５０％の深さを有する
ことを特徴とする半導体基板アセンブリ。
【請求項３４】
前記接続部内への前記ＴＷＺの深さは、少なくとも前記接続部の厚さの９５％であることを特徴とする請求項３３に記載のアセンブリ。
【請求項３５】
前記基板の前記第１および第２の表面のそれぞれは、実質的に表面アブレートされていないことを特徴とする請求項３３に記載のアセンブリ。
【請求項３６】
前記基板の表面に画定され、前記分割ラインに沿って広がる完全にアブレートされたアブレーショントレンチを備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項３７】
前記アブレーショントレンチは、前記接続部内に、前記接続部の厚さのわずか５０％の深さを有することを特徴とする請求項３６に記載のアセンブリ。
【請求項３８】
前記アブレーショントレンチは、前記基板内に、わずか５０μｍの深さを有することを特徴とする請求項３６に記載のアセンブリ。
【請求項３９】
前記アブレーショントレンチは、前記分割ラインに直角な方向にわずか３０μｍの幅を有することを特徴とする請求項３６に記載のアセンブリ。
【請求項４０】
前記基板の前記第１の表面上に少なくとも１つのデバイス層を備え、前記少なくとも１つのデバイス層は、前記第１および第２のデバイス領域上にそれぞれ配置された第１および第２のデバイス部分を備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項４１】
前記アセンブリを前記分割ラインに沿って分割し第１および第２のダイを形成するときに、前記第１のダイは、前記基板の前記第１のデバイス領域および前記第１のデバイス部分を備え、前記第２のダイは、前記基板の前記第２のデバイス領域および前記第２のデバイス部分を備えるように構成されていることを特徴とする請求項４０に記載のアセンブリ。
【請求項４２】
前記アセンブリを前記分割ラインに沿って分割し第１および第２のダイを形成するときに、前記第１および第２のダイは、それぞれ第１および第２の発光ダイオード（ＬＥＤ）を備えるように構成されていることを特徴とする請求項４１に記載のアセンブリ。
【請求項４３】
前記アセンブリを前記分割ラインに沿って分割し第１および第２のダイを形成するときに、前記第１および第２のダイは、それぞれ第１および第２のレーザダイオードを備えるように構成されていることを特徴とする請求項４１に記載のアセンブリ。
【請求項４４】
前記少なくとも１つのデバイス層に分離トレンチを備え、前記分離トレンチは、前記第１のデバイス部分を備える第１のメサ、および前記第２のデバイス部分を備える第２のメサを画定することを特徴とする請求項４０に記載のアセンブリ。
【請求項４５】
前記第１および第２のデバイス部分上にそれぞれある第１および第２のコンタクトを備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項４６】
各前記第１および第２のコンタクト上にそれぞれある第１および第２の共晶金属コンタクトを備えることを特徴とする請求項４５に記載のアセンブリ。
【請求項４７】
前記第１および第２のコンタクトと反対の前記基板の前記第１の面上にそれぞれある第３および４のコンタクトを備えることを特徴とする請求項４５に記載のアセンブリ。
【請求項４８】
前記少なくとも１つのデバイス層は、III族窒化物を備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項４９】
前記基板の前記第２の面に成形トレンチを備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項５０】
前記成形トレンチは、最上部に立方体部分を備えた角錐台の形であることを特徴とする請求項４９に記載のアセンブリ。
【請求項５１】
前記成形トレンチは、前記基板内に、少なくとも約２５μｍの深さを有することを特徴とする請求項４９に記載のアセンブリ。
【請求項５２】
前記成形トレンチは、前記基板内に、約２００から２２５μｍの深さを有することを特徴とする請求項５１に記載のアセンブリ。
【請求項５３】
前記成形トレンチは、前記分割ラインに実質的に平行であることを特徴とする請求項４９に記載のアセンブリ。
【請求項５４】
前記成形トレンチは、前記分割ラインと実質的に一列に並んでいることを特徴とする請求項５３に記載のアセンブリ。
【請求項５５】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項３３に記載のアセンブリ。
【請求項５６】
ａ）第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板と、
ｂ）前記基板内で前記第１の表面と第２の表面との間の、熱によって弱化された区域（ＴＷＺ）であって、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するＴＷＺと、
ｃ）前記基板の表面に画定され前記分割ラインに沿って広がる完全にアブレートされたアブレーショントレンチと
を備え、
ｄ）前記基板内への、前記アブレーショントレンチおよび前記ＴＷＺを合わせた深さと、前記ＴＷＺの最大幅および前記アブレーショントレンチの最大幅のうちの大きい方との比は、少なくとも１：１であり、
ｅ）前記第１および第２のデバイス領域は、前記基板を前記分割ラインに沿って分割することにより第１および第２のダイを形成するように分離可能である
ことを特徴とする半導体基板アセンブリ。
【請求項５７】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項５６に記載のアセンブリ。
【請求項５８】
ａ）第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板と、
ｂ）前記基板内で前記第１の表面と第２の表面との間の、熱によって弱化された区域（ＴＷＺ）であって、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するＴＷＺと
を備え、
ｃ）前記ＴＷＺは、前記基板内へのＴＷＺ深さおよび前記基板にわたるＴＷＺ最大幅を有し、前記ＴＷＺ深さと前記ＴＷＺ最大幅との比は、少なくとも１：１であり、
ｄ）前記第１および第２のデバイス領域は、前記基板を前記分割ラインに沿って分割することにより第１および第２のダイを形成するように分離可能である
ことを特徴とする半導体基板アセンブリ。
【請求項５９】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項５８に記載のアセンブリ。
【請求項１】
第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板を用いて半導体デバイスを形成する方法であって、
レーザ光のビームを前記基板に方向付けるステップであって、前記レーザ光のビームが、前記基板の前記第１の表面と前記第２との表面の間の前記基板内に焦点合わせされ、前記レーザ光のビームが、前記基板に、熱により弱化された区域（ＴＷＺ）を形成し、前記ＴＷＺは、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するステップ
を含むことを特徴とする方法。
【請求項２】
前記基板を前記分割ラインに沿って分割し第１および第２のダイを形成することであって、前記第１のダイは、前記基板の前記第１のデバイス領域を備え、前記第２のダイは、前記基板の前記第２のデバイス領域を備えることをさらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記ＴＷＺは、前記第１のデバイス部分と第２のデバイス部分との間の前記基板の接続部内に、少なくとも前記接続部の厚さの５０％の深さを有することを特徴とする請求項１に記載の方法。
【請求項４】
前記ＴＷＺの前記接続部内の深さは、前記接続部の厚さの少なくとも９５％を有することを特徴とする請求項３に記載の方法。
【請求項５】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームが前記基板の表面アブレーションを実質的に引き起こさないように行われることを特徴とする請求項１に記載の方法。
【請求項６】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームが、前記基板の前記第１および第２の表面のうちの少なくとも１つに、前記分割ラインに沿って広がる完全にアブレートされたアブレーショントレンチを形成するように行われることを特徴とする請求項１に記載の方法。
【請求項７】
前記アブレーショントレンチおよび前記ＴＷＺを合わせた前記基板内への深さと、前記ＴＷＺの最大幅および前記アブレーショントレンチの最大幅のうちの大きい方との比が、少なくとも１：１であることを特徴とする請求６に記載の方法。
【請求項８】
前記レーザ光のビームを方向付けるステップは、前記アブレーショントレンチが、前記基板内に、前記第１のデバイス領域と第２のデバイス領域との間の前記基板の接続部の厚さのわずか約５０％の深さを有するように行われることを特徴とする請求項６に記載の方法。
【請求項９】
前記レーザ光のビームを方向付けるステップは、前記アブレーショントレンチが前記基板内にわずか５０μｍの深さを有するように行われることを特徴とする請求項６に記載の方法。
【請求項１０】
前記レーザ光のビームを方向付けるステップは、前記アブレーショントレンチが、前記分割ラインと直角な方向にわずか３０μｍの幅を有するように行われることを特徴とする請求項９に記載の方法。
【請求項１１】
前記レーザ光のビームを方向付けるステップは、前記ＴＷＺが前記基板内へのＴＷＺ深さおよび前記基板にわたるＴＷＺ最大幅を有し、前記ＴＷＺ深さとＴＷＺ最大幅との比が少なくとも１：１であるように行われることを特徴とする請求項１に記載の方法。
【請求項１２】
前記基板の前記第１の表面上に少なくとも１つのデバイス層を形成することであって、前記少なくとも１つのデバイス層は、前記第１および第２のデバイス領域上にそれぞれ配置された第１および第２のデバイス部分を備えることを含むことを特徴とする請求項１に記載の方法。
【請求項１３】
前記少なくとも１つのデバイス層を形成するステップは、前記レーザ光のビームを方向付けるステップに先行することを特徴とする請求項１２に記載の方法。
【請求項１４】
前記基板を前記分割ラインに沿って分割し第１および第２のダイを形成することであって、前記第１のダイは、前記基板の前記第１のデバイス領域および前記第１のデバイス部分を備え、前記第２のダイは、前記基板の前記第２のデバイス領域および前記第２のデバイス部分を備えることをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記第１および第２のダイは、それぞれ第１および第２の発光ダイオード（ＬＥＤ）を備えることを特徴とする請求項１４に記載の方法。
【請求項１６】
前記第１および第２のダイは、それぞれ第１および第２のレーザダイオードを備えることを特徴とする請求項１４に記載の方法。
【請求項１７】
前記少なくとも１つのデバイス層に分離トレンチを形成することであって、前記分離トレンチは、前記第１のデバイス部分を備える第１のメサ、および前記第２のデバイス部分を備える第２のメサを画定することをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項１８】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームを、前記分離トレンチを通過して前記基板に方向付けることを含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記分離トレンチを形成するステップは、前記少なくとも１つのデバイス層をエッチングすることを含むことを特徴とする請求項１７に記載の方法。
【請求項２０】
前記第１および第２のデバイス部分上にそれぞれ第１および第２のコンタクトを形成することをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項２１】
各前記第１および第２のコンタクトの上にそれぞれ第１および第２の共晶金属コンタクトを形成することをさらに含むことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記第１および第２のコンタクトと反対の前記基板の前記第１の面上にそれぞれ第３および４のコンタクトを形成することをさらに含むことを特徴とする請求項２０に記載の方法。
【請求項２３】
前記少なくとも１つのデバイス層は、III族窒化物を備えることを特徴とする請求項１２に記載の方法。
【請求項２４】
前記基板の前記第２の面に成形トレンチを形成することを含むことを特徴とする請求項１に記載の方法。
【請求項２５】
前記レーザ光のビームを方向付けるステップは、前記レーザ光のビームを、前記成形トレンチを通過して前記基板に方向付けることを含むことを特徴とする請求項２４に記載の方法。
【請求項２６】
前記成形トレンチを形成するステップは、前記基板の前記第２の面内に前記成形トレンチをソーイングすることを含むことを特徴とする請求項２４に記載の方法。
【請求項２７】
前記成形トレンチをソーイングするステップは、前記成形トレンチが最上部に立方体部分を備えた角錐台の形であるように前記成形トレンチを形成することを含むことを特徴とする請求項２６に記載の方法。
【請求項２８】
前記成形トレンチは、前記基板内に少なくとも約２５μｍの深さを有することを特徴とする請求項２４に記載の方法。
【請求項２９】
前記成形トレンチは、前記基板内に少なくとも約２００から２２５μｍの間の深さを有することを特徴とする請求項２８に記載の方法。
【請求項３０】
前記成形トレンチを形成するステップは、前記成形トレンチが前記分割ラインと実質的に平行であるように前記成形トレンチを形成することを含むことを特徴とする請求項２４に記載の方法。
【請求項３１】
前記成形トレンチを形成するステップは、前記成形トレンチが前記分割ラインと実質的に一列に並ぶように前記成形トレンチを形成することを含むことを特徴とする請求項３０に記載の方法。
【請求項３２】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項１に記載の方法。
【請求項３３】
ａ）第１および第２の対向する表面を有し、第１および第２のデバイス領域を備え、前記第１のデバイス領域と第２のデバイス領域との間に広がりそれらを接合する接続部を備える半導体基板と、
ｂ）前記接続部内で前記第１の表面と第２の表面との間の、熱によって弱化された区域（ＴＷＺ）であって、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するＴＷＺと
を備え、
ｃ）前記第１および第２のデバイス領域は、前記基板を前記分割ラインに沿って分割することにより、第１および第２のダイを形成するように分離可能であり、
ｄ）前記ＴＷＺは、前記接続部内に、前記接続部の厚さの少なくとも５０％の深さを有する
ことを特徴とする半導体基板アセンブリ。
【請求項３４】
前記接続部内への前記ＴＷＺの深さは、少なくとも前記接続部の厚さの９５％であることを特徴とする請求項３３に記載のアセンブリ。
【請求項３５】
前記基板の前記第１および第２の表面のそれぞれは、実質的に表面アブレートされていないことを特徴とする請求項３３に記載のアセンブリ。
【請求項３６】
前記基板の表面に画定され、前記分割ラインに沿って広がる完全にアブレートされたアブレーショントレンチを備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項３７】
前記アブレーショントレンチは、前記接続部内に、前記接続部の厚さのわずか５０％の深さを有することを特徴とする請求項３６に記載のアセンブリ。
【請求項３８】
前記アブレーショントレンチは、前記基板内に、わずか５０μｍの深さを有することを特徴とする請求項３６に記載のアセンブリ。
【請求項３９】
前記アブレーショントレンチは、前記分割ラインに直角な方向にわずか３０μｍの幅を有することを特徴とする請求項３６に記載のアセンブリ。
【請求項４０】
前記基板の前記第１の表面上に少なくとも１つのデバイス層を備え、前記少なくとも１つのデバイス層は、前記第１および第２のデバイス領域上にそれぞれ配置された第１および第２のデバイス部分を備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項４１】
前記アセンブリを前記分割ラインに沿って分割し第１および第２のダイを形成するときに、前記第１のダイは、前記基板の前記第１のデバイス領域および前記第１のデバイス部分を備え、前記第２のダイは、前記基板の前記第２のデバイス領域および前記第２のデバイス部分を備えるように構成されていることを特徴とする請求項４０に記載のアセンブリ。
【請求項４２】
前記アセンブリを前記分割ラインに沿って分割し第１および第２のダイを形成するときに、前記第１および第２のダイは、それぞれ第１および第２の発光ダイオード（ＬＥＤ）を備えるように構成されていることを特徴とする請求項４１に記載のアセンブリ。
【請求項４３】
前記アセンブリを前記分割ラインに沿って分割し第１および第２のダイを形成するときに、前記第１および第２のダイは、それぞれ第１および第２のレーザダイオードを備えるように構成されていることを特徴とする請求項４１に記載のアセンブリ。
【請求項４４】
前記少なくとも１つのデバイス層に分離トレンチを備え、前記分離トレンチは、前記第１のデバイス部分を備える第１のメサ、および前記第２のデバイス部分を備える第２のメサを画定することを特徴とする請求項４０に記載のアセンブリ。
【請求項４５】
前記第１および第２のデバイス部分上にそれぞれある第１および第２のコンタクトを備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項４６】
各前記第１および第２のコンタクト上にそれぞれある第１および第２の共晶金属コンタクトを備えることを特徴とする請求項４５に記載のアセンブリ。
【請求項４７】
前記第１および第２のコンタクトと反対の前記基板の前記第１の面上にそれぞれある第３および４のコンタクトを備えることを特徴とする請求項４５に記載のアセンブリ。
【請求項４８】
前記少なくとも１つのデバイス層は、III族窒化物を備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項４９】
前記基板の前記第２の面に成形トレンチを備えることを特徴とする請求項３３に記載のアセンブリ。
【請求項５０】
前記成形トレンチは、最上部に立方体部分を備えた角錐台の形であることを特徴とする請求項４９に記載のアセンブリ。
【請求項５１】
前記成形トレンチは、前記基板内に、少なくとも約２５μｍの深さを有することを特徴とする請求項４９に記載のアセンブリ。
【請求項５２】
前記成形トレンチは、前記基板内に、約２００から２２５μｍの深さを有することを特徴とする請求項５１に記載のアセンブリ。
【請求項５３】
前記成形トレンチは、前記分割ラインに実質的に平行であることを特徴とする請求項４９に記載のアセンブリ。
【請求項５４】
前記成形トレンチは、前記分割ラインと実質的に一列に並んでいることを特徴とする請求項５３に記載のアセンブリ。
【請求項５５】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項３３に記載のアセンブリ。
【請求項５６】
ａ）第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板と、
ｂ）前記基板内で前記第１の表面と第２の表面との間の、熱によって弱化された区域（ＴＷＺ）であって、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するＴＷＺと、
ｃ）前記基板の表面に画定され前記分割ラインに沿って広がる完全にアブレートされたアブレーショントレンチと
を備え、
ｄ）前記基板内への、前記アブレーショントレンチおよび前記ＴＷＺを合わせた深さと、前記ＴＷＺの最大幅および前記アブレーショントレンチの最大幅のうちの大きい方との比は、少なくとも１：１であり、
ｅ）前記第１および第２のデバイス領域は、前記基板を前記分割ラインに沿って分割することにより第１および第２のダイを形成するように分離可能である
ことを特徴とする半導体基板アセンブリ。
【請求項５７】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項５６に記載のアセンブリ。
【請求項５８】
ａ）第１および第２の対向する表面を有し、第１および第２のデバイス領域を備える半導体基板と、
ｂ）前記基板内で前記第１の表面と第２の表面との間の、熱によって弱化された区域（ＴＷＺ）であって、前記第１のデバイス領域と第２のデバイス領域との間に広がり分割ラインを画定するＴＷＺと
を備え、
ｃ）前記ＴＷＺは、前記基板内へのＴＷＺ深さおよび前記基板にわたるＴＷＺ最大幅を有し、前記ＴＷＺ深さと前記ＴＷＺ最大幅との比は、少なくとも１：１であり、
ｄ）前記第１および第２のデバイス領域は、前記基板を前記分割ラインに沿って分割することにより第１および第２のダイを形成するように分離可能である
ことを特徴とする半導体基板アセンブリ。
【請求項５９】
前記基板は、ＳｉＣにより形成されていることを特徴とする請求項５８に記載のアセンブリ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公表番号】特表２００７−５１４３１５（Ｐ２００７−５１４３１５Ａ）
【公表日】平成１９年５月３１日（２００７．５．３１）
【国際特許分類】
【出願番号】特願２００６−５４３８０４（Ｐ２００６−５４３８０４）
【出願日】平成１６年１０月１８日（２００４．１０．１８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３４３８４
【国際公開番号】ＷＯ２００５／０６２３７６
【国際公開日】平成１７年７月７日（２００５．７．７）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成１９年５月３１日（２００７．５．３１）
【国際特許分類】
【出願日】平成１６年１０月１８日（２００４．１０．１８）
【国際出願番号】ＰＣＴ／ＵＳ２００４／０３４３８４
【国際公開番号】ＷＯ２００５／０６２３７６
【国際公開日】平成１７年７月７日（２００５．７．７）
【出願人】（５９２０５４８５６）クリー インコーポレイテッド (468)
【氏名又は名称原語表記】ＣＲＥＥ ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]