半導体発光装置の製造方法及び半導体発光装置
【課題】支持基板から表面白金族金属層及び裏面白金族金属層が剥がれることがない半導体発光装置及びその製造方法を提供する。
【解決手段】成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合することで半導体発光装置を形成する製造方法において、加熱処理によって支持基板の表面上及び裏面上のそれぞれに表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する。
【解決手段】成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合することで半導体発光装置を形成する製造方法において、加熱処理によって支持基板の表面上及び裏面上のそれぞれに表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光装置の製造方法及び半導体発光装置に関し、特に、半田層による成長用基板と支持基板とを接合する技術を用いた半導体発光装置の製造方法及びこれによって製造される半導体発光装置に関する。
【背景技術】
【０００２】
従来から、成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合する（貼り合わせる）技術を用いて、半導体発光装置を製造する方法が知られている。このような積層構造体と支持基板とを貼り合わせる技術を利用した半導体発光装置の製造方法は、例えば、特許文献１に開示されている。
【０００３】
以下に、従来の半導体発光装置の製造方法について説明する。先ず、ｎ型シリコン（Ｓｉ）からなる支持基板の表面上及び裏面上のそれぞれに表面金属層及び裏面金属層が形成される。更に、表面金属層の上に金錫（ＡｕＳｎ）層が積層され、支持体部の形成が完了する。次に、ガリウム砒素（ＧａＡｓ）からなる成長用基板の表面上に、複数の半導体層が積層される。更に、積層された半導体層上に反射電極層及び拡散防止層及び金（Ａｕ）を順次積層し、加熱処理を施して発光体部の形成が完了する。なお、支持体部及び発光体部の形成時の加熱温度は、例えば、約摂氏５００度（５００℃）である。
【０００４】
次に、ＡｕＳｎ層とＡｕ層とが密着され、支持体部及び発光体部に加熱処理が施されることより、支持体部及び発光体部が接合され、接合体が形成される。続いて、エッチングによって接合体から支持基板が除去される。当該除去によって露出した半導体層上に金属が形成され、当該金属に加熱処理が施されることによって表面電極が形成される。なお、支持体部及び発光体部を接合する工程の加熱温度は、例えば、約３４０℃であり、表面電極を形成する工程の加熱温度は、例えば、約４００℃である。
【０００５】
しかしながら、上述する製造方法においては、成長用基板の除去工程時及びチップへの加工工程後の素子抜き取り工程時に、表面金属層及び裏面金属層が支持基板から剥がれてしまう問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２７００７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の如き事情に鑑みてなされたものであり、支持基板から表面金属層及び裏面金属層が剥がれることがない半導体発光装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明の半導体発光装置の製造方法は、支持基板の表面上及裏面上のそれぞれに白金族元素からなる表面白金族金属層及び裏面白金族金属層を形成するとともに、表面白金族金属層の上に第１の接合金属層を積層して支持体部を形成する工程と、成長用基板の上に発光動作層、電極層及び第２の接合金属層を順次積層して発光体部を形成する工程と、第１の接合金属層と第２の接合金属層とを圧着するとともに加熱し、第１の接合金属層及び第２の接合金属層を溶融させて支持体部及び発光体部を接合して接合体を形成する工程と、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する加熱処理工程と、を有することを特徴とする。
【０００９】
また、上述した課題を解決するために、本発明の半導体発光装置は、支持基板の上方に形成された接合層と、接合層の上に形成された電極層と、電極層の上に形成された発光動作層と、発光動作層の上に形成された外部接続電極と、を備える半導体発光装置であって、支持基板の表面上及び裏面上には、それぞれ、支持基板の構成元素と白金族元素との合金からなる表面合金層及び裏面合金層が形成され、表面合金層及び裏面合金層には、白金族元素のみからなる領域が隣接して存在しないことを特徴とする。
【発明の効果】
【００１０】
成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合することで半導体発光装置を形成する製造方法において、加熱処理によって支持基板の表面上及び裏面上のそれぞれに形成された表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する。
【００１１】
このような表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することにより、支持基板の表面上及び裏面上に白金族金属のみからなる層と合金層とで形成される剥離しやすい界面がなくなり、支持基板の表面及び裏面上における表面白金族金属層及び裏面白金族金属層の剥離を防止することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例である半導体発光装置の各製造工程における断面図である。
【図２】本発明の実施例である半導体発光装置の各製造工程における断面図である。
【図３】図２の破線に囲まれた領域３の部分拡大図である。
【図４】本発明の実施例である半導体発光装置の製造工程における断面図である。
【図５】本発明の実施例である半導体発光装置の製造工程における断面図である。
【図６】本発明の実施例である半導体発光装置の製造工程における断面図である。
【図７】本発明の実施例である半導体発光装置の断面図である。
【図８】本発明の実施例である半導体発光装置の上面図である。
【図９】Ｐｔ層の剥がれ試験についての条件を説明した図である。
【図１０】Ｐｔ層の剥がれ試験において使用される試料の断面図である。
【図１１】Ｐｔ層の剥がれ試験の評価方法を説明した図である。
【図１２】Ｐｔ層の剥がれ試験の試験結果を示した図である。
【図１３】支持基板及びＰｔ層におけるオージェ電子分光による測定スペクトルである。
【図１４】支持基板及びＰｔ層におけるオージェ電子分光による測定スペクトルである。
【図１５】Ｐｔ層の剥離及びオージェ電子分光の測定方向を説明するための断面図である。
【図１６】Ｐｔ層における珪素原子の２ｓ軌道の光電子スペクトルである。
【図１７】Ｐｔ層における珪素原子の２ｓ軌道の光電子スペクトルである。
【図１８】図１６（ｂ）のピーク部分を波形分離した拡大図である。
【図１９】Ｐｔ層における白金原子の４ｆ軌道の光電子スペクトルである。
【図２０】Ｐｔ層における白金原子の４ｆ軌道の光電子スペクトルである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例】
【００１４】
（半導体発光装置の製造方法及びその構造）
先ず、図１乃至８を参照しつつ、本発明の実施例である半導体発光装置の構造及びその製造方法について説明する。
【００１５】
ホウ素（Ｂ）が添加されたシリコン（Ｓｉ）からなる支持基板１１が準備される（図１（ａ））。次に、電子線加熱蒸着法によって支持基板１１の両面に、金属層として第１の白金（Ｐｔ）層（表面白金族金属層）１２及び第２のＰｔ層（裏面白金族金属層）１３が形成される（図１（ｂ））。第１及び第２のＰｔ層の膜厚は、約３０ナノメートル（ｎｍ）である。
【００１６】
次に、電子線加熱蒸着法によって第２のＰｔ層１３上に、チタン（Ｔｉ）層１４が形成される。更に、電子線加熱蒸着法によってＴｉ層１４上に、第１のＮｉ層１５が形成される（図１（ｃ））。Ｔｉ層１４の膜厚は、例えば、約１５０ｎｍである。また、第１のＮｉ層１５の膜厚は、例えば、約１００ｎｍである。本実施例においては、後述する金錫（ＡｕＳｎ）半田層に対して濡れ性が高い第１のＮｉ層１５がＴｉ層１４上に形成されているが、例えば、パラジウム（Ｐｄ）からなる層をＴｉ層１４上に形成しても良い。
【００１７】
次に、電子線加熱蒸着法によって第１のＮｉ層１５上にＡｕＳｎ半田層１６が形成される（図１（ｄ））。ＡｕＳｎ半田層１６のＡｕとＳｎとの組成比は、重量比で約８：２、原子数比で約７：３である。また、ＡｕＳｎ半田層１６の膜厚は、例えば、約３００ｎｍである。本実施例においては、第１のＮｉ層１５とＡｕＳｎ半田層１６とから第１の接合金属層が形成されている。本工程の終了により、支持体部２０の形成が完了する。
【００１８】
なお、第１のＰｔ層１２、第２のＰｔ層１３、Ｔｉ層１４、第１のＮｉ層１５及びＡｕＳｎ半田層１６は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成されても良い。
【００１９】
次に、成長用基板としてｎ型のガリウム砒素（ＧａＡｓ）基板２１が準備される（図２（ａ））。続いて、ＧａＡｓ基板２１上に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、ＡｌＧａＩｎＰ系の化合物半導体からなり、且つ、複数の半導体層が積層されることで発光動作層として機能する発光動作層２２が形成される（図２（ｂ））。成長条件は、例えば、成長温度が約摂氏７００度（７００℃）、成長圧力が約１０キロパスカル（ｋＰａ）である。また、有機金属（ＭＯ）ガス用の原料としては、例えば、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩ）が用いられる。Ｖ族ガスとしては、例えば、アルシン（ＡｓＨ3）及びフォスフィン（ＰＨ3）が用いられる。不純物添加用の原料としては、例えば、ｎ型不純物としてシラン（ＳｉＨ4）が用いられ、ｐ型不純物としてジメチルジンク（ＤＭＺｎ）が用いられる。
【００２０】
具体的な発光動作層２２の構造は、図３に示されているように、ｎ型クラッド層２２ａ、活性層２２ｂ及びｐ型クラッド層２２ｃから構成されている。具体的な製造工程は、以下の通りである。
【００２１】
先ず、組成が（ＡｌxＧａ1-x）yＩｎ1-yＰ（0≦ｘ≦１、0＜ｙ≦１）で、Ｓｉの濃度が約３．０×１０17ｃｍ-3のｎ型クラッド層２２ａが、ＧａＡｓ基板２１上に形成される。例えば、ｎ型クラッド層２２ａの組成は、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐである。なお、ｎ型クラッド層２２ａの膜厚は、例えば、約１０００ｎｍである。
【００２２】
次に、組成が（ＡｌxＧａ1-x）yＩｎ1-yＰ（0≦ｘ≦１、0＜ｙ＜１）の活性層２２ｂが、ｎ型クラッド層２２ａ上形成される。ここで、ｘ及びｙの値は、活性層２２ｂのバンドギャップがｎ型クラッド層２２ａ及びｐ型クラッド層２２ｃのバンドギャップよりも小さくなるように設定される。例えば、活性層２２ｂは、井戸層が（Ａｌ0.15Ｇａ0.85）0.5Ｉｎ0.5Ｐ又は（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐであり、障壁層が（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐである量子井戸を有する構造である。なお、活性層２２ｂは、単一構造（バルク構造）であっても良い。また、活性層２２ｂの膜厚は、例えば、約２００〜５００ｎｍである。活性層２２ｂは、本実施例の組成に限定されるものではなく、例えば、アルミニウムを含まないＩｎＧａＰ系からなる層（すなわち、ｘ＝０）であっても良い。例えば、ＩｎＧａＰ系の活性層としては、Ｉｎ0.5Ｇａ0.5Ｐがある。
【００２３】
次に、組成が（ＡｌxＧａ1-x）yＩｎ1-yＰ（0≦ｘ≦１、0＜ｙ≦１）で、亜鉛（Ｚｎ）の濃度が約５．０×１０17ｃｍ-3のｐ型クラッド層２２ｃが、活性層２２ｂ上に形成される。例えば、ｐ型クラッド層２２ｃの組成は、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐである。なお、ｐ型クラッド層２２ｃの膜厚は、例えば約１０００ｎｍである。かかる工程を経て、発光動作層２２の形成が完了する。なお、発光動作層２２は、単純なｐｎ接合からなる層や、シングルへテロ構造であっても良い。
【００２４】
また、ＧａＡｓ基板２１とｎ型クラッド層２２ａとの間に、ｎ型ＧａＡｓバッファ層（図示せず）が下地として形成されも良い。この場合には、ＧａＡｓ基板２１上にシリコン等の不純物が添加されることにより、ｎ型ＧａＡｓバッファ層が形成される。ｎ型ＧａＡｓバッファ層の膜厚は、例えば、約２００ｎｍである。
【００２５】
次に、スパッタリングにより、発光動作層２２上に反射電極層として金−亜鉛（ＡｕＺｎ）層２３が堆積される（図２（ｃ））。ＡｕＺｎ層２３は、発光動作層２２において発生した光を光取り出し面側に反射する。これにより、半導体発光素子の光取り出し効率を向上させることができる。
【００２６】
次に、反応性スパッタリングにより、ＡｕＺｎ層２３上に第１の窒化タンタル（ＴａＮ）層２４が形成される。続いて、反応性スパッタリングにより、第１のＴａＮ層２４上にチタン−タングステン（ＴｉＷ）層２５が形成される。更に、反応性スパッタリングにより、ＴｉＷ層２５上に第２のＴａＮ層２６が形成される（図２（ｄ））。例えば、第１のＴａＮ層２４の膜厚は約２００ｎｍであり、ＴｉＷ層２５の膜厚は約１００ｎｍであり、第２のＴａＮ層２６の膜厚は約１００ｎｍである。第１のＴａＮ層２４、ＴｉＷ層２５及び、第２のＴａＮ層２６は、後述する接合部材（共晶材料）が拡散によってＡｕＺｎ層２３に侵入することを防止する。第２のＴａＮ層２６の形成後、発光動作層２２とＡｕＺｎ層２３とのオーミック接合を得るために、窒素雰囲気下で約５００℃の加熱処理が施される。
【００２７】
次に、電子線加熱蒸着法によって第２のＴａＮ層２６上に、第２のＮｉ層２７が形成される。更に、電子線加熱蒸着法によって第２のＮｉ層２７上に、Ａｕ層２８が形成される（図２（ｅ））。例えば、第２のＮｉ層２７の膜厚は約１００ｎｍであり、Ａｕ層２８の膜厚は約３０ｎｍである。なお、第２のＮｉ層２７及びＡｕ層２８は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成されても良い。本実施例においては、第２のＮｉ層２７とＡｕ層２８とから第２の接合金属層が形成されている。本工程の終了により、発光体部３０の形成が完了する。
【００２８】
次に、支持体部２０のＡｕＳｎ半田層１６と、発光体部３０のＡｕ層２８と、が対向した状態で、支持体部２０及び発光体部３０が密着される。その後、密着した支持体部２０及び発光体部３０が窒素雰囲気下で熱圧着される（図４）。熱圧着の条件は、例えば、圧力が約１メガパスカル（ＭＰａ）、温度が約３４０℃、圧着時間が約１０分間である。この熱圧着によって、ＡｕＳｎ半田層１６が溶融し、第２のＮｉ層２７及びＡｕ層２８が、溶融しているＡｕＳｎ半田層１６に溶解する。更に、ＡｕＳｎ半田層１６のＡｕ及びＳｎ及びＡｕ層２８のＡｕが、第１のＮｉ層１５及び第２のＮｉ層２７に拡散して吸収される。更に、溶融したＡｕＳｎ半田層１６が固化することにより、ＡｕＳｎＮｉからなる接合層５１が形成される。これにより支持体部２０と発光体部３０とが接合され、接合体６０が形成される（図５）。なお、接合材料（第１のＮｉ層１５、ＡｕＳｎ層１６、第２のＮｉ層２７及びＡｕ層２８）、接合時の雰囲気、接合温度及び接合時間は、上述した条件に限られることはなく、酸化等により接合強度を劣化させなければ、支持体部２０と発光体部３０とを接合することができる他の条件であっても良い。
【００２９】
次に、アンモニア水と過酸化水素水との混合液を用いたウエットエッチングにより、接合体６０からＧａＡｓ基板２１が除去される。ＧａＡｓ基板２１が除去されることにより、発光動作層２２の表面が露出する（図６）。なお、ＧａＡｓ基板２１の除去は、ドライエッチング、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）、機械的研削など、又はこれらを組み合わせた方法によって行われても良い。
【００３０】
次に、発光動作層２２上にレジストが塗布される。塗布されたレジストが所望の電極パターンになるように、パターニングが施される。パターニングされたレジストの開口部分に、電子線加熱蒸着法によって金・ゲルマニウム・ ニッケル（ＡｕＧｅＮｉ）が蒸着される。その後に、レジストを除去すること（リフトオフ法）で、所望の形状のＡｕＧｅＮｉが形成される。更に、ＡｕＧｅＮｉ及び接合体６０に対して、窒素雰囲気下で約４００℃の加熱処理が施される。これによってＡｕＧｅＮｉと発光動作層２２との合金化が図られ、発光動作層２２と良好なオーミック接合した外部接続電極７１が形成される。更に、本工程を経ることにより、第１のＰｔ層１２及び第２のＰｔ層１３の全体が支持基板１１とシリサイド化（合金化）し、第１の合金層（裏面合金層）７２及び第２の合金層（表面合金層）７３が形成される。本工程の終了により、半導体発光装置１００が完成する（図７）。
【００３１】
外部接続電極７１の形状は、例えば、図８に示されているような格子状の線状電極７１aと、線状電極の中心部に位置する円状のボンディングパッド７１ｂと、から構成される。なお、電子線加熱蒸着法によって蒸着される外部接続電極７１の材料はＡｕＧｅＮｉに限られず、例えば、ＡｕＳｎＮｉ、ＡｕＳｎ、ＡｕＧｅ等であっても良い。
【００３２】
なお、上述した製造方法は一例にすぎず、例えば、第１のＰｔ層１２及び第２のＰｔ層１３を形成した後に、第１のＰｔ層１２及び第２のＰｔ層１３の全体を支持基板と合金化（シリサイド化）するための加熱処理を施しても良い。
【００３３】
以下に、第１のＰｔ層１２及び第２のＰｔ層１３の全体を支持基板と合金化することで支持基板の表裏面上における剥離が防止されることを説明する。更に、Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理を行わずに、その後の製造上の加熱処理によってＰｔ層全体を支持基板とシリサイド化することができる理由も説明する。
【００３４】
（引き剥がしによるＰｔ層の膜厚の評価）
次に、図９乃至図１５を参照しつつ、上述した製造方法によって形成された半導体発光装置１００の第１及び第２のＰｔ層と支持基板１１との間に良好な密着性が得られ、第１及び第２のＰｔ層が支持基板１１から剥がれることがないことを説明する。
【００３５】
支持基板（ＢがドープされたＳｉ基板）上からのＰｔ層の剥がれを確認するために、支持基板の表面及び裏面の各々に２５、５０、１００、２００ｎｍの４種類の膜厚を有するＰｔ層が形成され、全ての支持基板に対して３４０℃で１０分間の加熱処理が実施され（第１の加熱処理）、更に各膜厚のＰｔ層を備える支持基板毎に３５０℃、４００℃、４５０℃、５００℃の４種類の加熱温度で、各１８０秒間の加熱処理が実施（第２の加熱処理）された（図９参照）。ここで、第１の加熱処理においては、上述した製造方法における支持体部２０と発光体部３０とを貼り合わせる工程（図４）の加熱条件が想定されている。また、第２の加熱処理においては、上述した製造方法における外部接続電極７１と発光動作層２２とのオーミック接合のための加熱条件が想定されている。なお、支持基板の表面とは鏡面研磨が施された面であり、裏面とはエッチング処理が施された（鏡面研磨が施されていない）面である（図１０参照）。以下において、支持基板の表面に形成されるＰｔ層を表面Ｐｔ層と、裏面に形成されるＰｔ層を裏面Ｐｔ層と称する。
【００３６】
次に、具体的な評価手順について図１１を参照しつつ詳細に説明する。先ず、３インチの支持基板が４枚準備され、準備された各支持基板が４分割され、分割後の支持基板の自然酸化膜が除去される。その後に、電子加熱蒸着法により、Ｐｔ層（表面Ｐｔ層及び裏面Ｐｔ層）が支持基板の表面及び裏面に形成される。ここで、Ｐｔ層の膜厚は、準備された３インチの支持基板毎に２５、５０、１００、２００ｎｍの４種類である。すなわち、同じＰｔ層の膜厚を備える４分の１サイズの支持基板が４枚形成される。
【００３７】
Ｐｔ層形成後に、４分の１サイズの各支持基板に対して、３４０℃、１０分間の第１の加熱処理が施される。第１の加熱処理後に、膜厚の異なるＰｔ層を備える支持基板毎に３５０℃、４００℃、４５０℃又は５００℃のいずれかの加熱温度で、１８０秒間の第２の加熱処理が施される。なお、上述した半導体発光装置の製造方法においては、外部接続電極７１と発光動作層２２とのオーミック接合のための加熱温度は４００℃に設定されているが、本評価においては、合金温度によるＰｔ層の密着度を確認するために上記４種類の温度条件とした。
【００３８】
次に、４分の１サイズの各支持基板が粘着シートに貼り付けられる。ここでの貼り付けにおいては、裏面Ｐｔ層が粘着シートに貼り付けられ、表面Ｐｔ層が上側に位置する。支持基板が粘着シートに貼り付けられた後に、支持基板が０．３５ｍｍ角でダンシングされる。なお、当該ダイシングにより、裏面Ｐｔ層も０．３５ｍｍ角でダイシングされる。当該ダイシング後に、裏面Ｐｔ層が上面に位置するように、支持基板が他の粘着シートに転写される（すなわち、当該他の粘着シートと表面Ｐｔ層とが貼り合わされる）。ここで、当該転写よってシリサイド化の不十分な裏面Ｐｔ層が粘着シートに残り、シリサイド化が十分な裏面Ｐｔ層は支持基板とともに他の粘着シートに転写されることになる。すなわち、当該転写によって裏面Ｐｔ層の剥離評価を実施することができた。
【００３９】
裏面Ｐｔ層の剥離評価後に、表面Ｐｔ層が上面に位置するように、支持基板が他の粘着シートに転写される（すなわち、当該他の粘着シートと裏面Ｐｔ層とが貼り合わされる）。当該転写においても上記転写同様に、シリサイド化の不十分な表面Ｐｔ層が粘着シートに残り、シリサイド化が十分な表面Ｐｔ層は支持基板とともに他の粘着シートに転写されることになる。これにより、表面Ｐｔ層の剥離評価を実施することができた。
【００４０】
図１２は、上述した表面Ｐｔ層及び裏面Ｐｔ層の剥離評価の結果を示した表である。図１２から判るように、表面Ｐｔ層及び裏面Ｐｔ層の膜厚が２５、５０ｎｍの場合には、表面Ｐｔ層及び裏面Ｐｔ層が支持基板から剥がれることがなかった。これは、表面Ｐｔ層及び裏面Ｐｔ層が支持基板と十分にシリサイド化し、表面Ｐｔ層及び裏面Ｐｔ層と支持基板との間において良好な密着性が得られていることを示している。表面Ｐｔ層及び裏面Ｐｔ層が１００ｎｍの場合には、表面Ｐｔ層のみが支持基板から剥がれ、裏面Ｐｔ層は支持基板から剥がれなかった。また、表面Ｐｔ層及び裏面Ｐｔ層が２００ｎｍの場合には、表面Ｐｔ層及び裏面Ｐｔ層が支持基板から剥がれてしまった。表面Ｐｔ層及び裏面Ｐｔ層が１００ｎｍの場合において、表面Ｐｔ層と裏面Ｐｔ層との間に上記のような結果の差異が生じた理由としては、支持基板１１の表面は鏡面研磨が施されているために、表面Ｐｔ層が剥がれやすくなっていることが考えられる。なお、図１２における剥がれあり（×）とは、４分の１のサイズの支持基板内において、０．３５ｍｍ角の素子の１つでもＰｔ層が剥離している状態のことである。
【００４１】
次に図１３（ａ）、（ｂ）及び図１４（ａ）、（ｂ）、（ｃ）を参照しつつ加熱前後におけるＰｔ層のオージェ電子分光法（ＡＥＳ：Auger Electron Spectroscopy）による評価結果を説明する。Ｐｔ層の膜厚を５０ｎｍ又は２００ｎｍとし、第１及び第２加熱処理（４００℃、１８０秒間）の前後で評価した。図１３（ａ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理前の支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１３（ｂ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後の支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１４（ａ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理前の支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１４（ｂ）、（ｃ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理後の剥離の発生したサンプルの支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１４（ｂ）は加熱処理後に剥離の発生しなかった領域（図１５における矢印１４０ｂ参照）におけるＡＥＳ深さ方向スペクトルであり、図１４（ｃ）は加熱処理後に剥離の発生した領域（図１５における矢印１４０ｃ参照）におけるＡＥＳ深さ方向スペクトルである。
【００４２】
図１３（ａ）、（ｂ）から示されているように、Ｐｔ層の膜厚が５０ｎｍのサンプルにおいては、第１及び第２の加熱後にＰｔ層全体が支持基板とシリサイド化し、支持基板上にはシリサイド層（Ｐｔ−Ｓｉ）のみが形成されていることが判った。すなわち、支持基板の表裏面上には、Ｐｔのみからなる層（すなわち、シリサイド化していないＰｔ層）は存在していないことが判った。これより、支持基板上のシリサイド層には、Ｐｔのみからなる層が隣接して存在しないことも示された。
【００４３】
図１４（ａ）、（ｂ）から示されているように、Ｐｔ層の膜厚が２００ｎｍのサンプルにおいては、第１及び第２の加熱後にＰｔ層全体が支持基板とシリサイド化していないことが判った。すなわち、支持基板の表裏面上には、Ｐｔのみからなる層が残っていることが判った。また、図１４（ｃ）には、Ｐｔのみからなる層が見られないことから、剥離がＰｔのみからなる層とシリサイド層との界面で発生していることが判った。
【００４４】
図１２の結果並びに図１３（ａ）、（ｂ）及び図１４（ａ）、（ｂ）、（ｃ）のスペクトルから、剥離の無いサンプルはＰｔ層の全体が支持基板とシリサイド化していることが判った。更に、支持基板から剥離した部分は、Ｐｔのみからなる層であることが判った。以上のことから、支持基板の表裏面に形成したＰｔ層の全体を支持基板とシリサイド化することで、支持基板の表裏面で発生する剥離を防止することができると考えられる。すなわち、支持基板の表裏面で発生する剥離を防止するためには、Ｐｔ層の膜厚及びＰｔ層を支持基板とシリサイド化するための加熱条件（加熱温度及び時間）が重要であることが考えられる。
【００４５】
また、上記の結果から、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整することにより、第１の加熱処理及び第２の加熱処理が施されれば、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化するための加熱処理が不要になることがいえる。すなわち、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整すれば、接合時の加熱処理及び外部接続電極７１の形成時の加熱処理より、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができる。従って、表面Ｐｔ層及び裏面Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理が不要になり、半導体発光装置自体の製造時間の短縮化を図ることができるメリットがある。
【００４６】
（Ｘ線光電子分光法による評価）
Ｐｔ層の膜厚を５０ｎｍ及び２００ｎｍとし、第１及び第２加熱処理（４００℃）の前後におけるＰｔ層をＸ線光電子分光法（ＸＰＳ：X-ray Photoelectron Spectroscopy）によって分析した。以下に、かかる分析結果（ＸＰＳ光電子ワイドスペクトル）を用いて、Ｐｔ層のシリサイド化について説明する。なお、本分析における第２の加熱処理の条件は、４００℃で１８０秒間である。また、Ｐｔ層が形成された支持基板を、以下において試料と称する。
【００４７】
図１６（ａ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理前のＰｔ層における珪素原子の２ｓ軌道（以下、Ｓｉ２ｓと記載する）の光電子スペクトルである。図１６（ｂ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＳｉ２ｓの光電子スペクトルである。図１７（ａ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理前のＰｔ層におけるＳｉ２ｓの光電子スペクトルである。図１７（ｂ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＳｉ２ｓの光電子スペクトルである。なお、横軸は結合エネルギーであり、縦軸はカウント／秒である。
【００４８】
図１６（ａ）及び図１７（ａ）から判るように、Ｐｔ層の膜厚が５０ｎｍ又は２００ｎｍであって、第１及び第２の加熱処理前の試料においては、Ｓｉ２ｓ光電子スペクトルのピークが検出されなかった。図１６（ｂ）及び図１７（ｂ）から判るように、Ｐｔ層の膜厚が５０ｎｍ又は２００ｎｍであって、第１及び第２の加熱処理後の試料においては、Ｓｉ２ｓ光電子スペクトルのピークが検出された。いずれの場合も、検出されたピークの位置は、１５３．８４ｅＶであった。
【００４９】
図１６（ｂ）に示されたＳｉ２ｓ光電子スペクトルのピーク部分は、図１８に示されているように、１５３．８８ｅＶと１５１．７７ｅＶに波形分離が行えた。ここで、１５３．８８ｅＶのピークは、一般に知れるＳｉＯ2のＳｉ２ｓ光電子スペクトルのピークの位置と一致していた。また、１５１．７７ｅＶのピークは、一般に知れる白金・シリコン（Ｐｔ2Ｓｉ）のＳｉ２ｓ光電子スペクトルのピークの位置と一致していた。
【００５０】
図１９（ａ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理前のＰｔ層における白金原子の４ｆ軌道（以下、Ｐｔ４ｆと記載する）の光電子スペクトルである。図１９（ｂ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＰｔ４ｆの光電子スペクトルである。図２０（ａ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理前のＰｔ層におけるＰｔ４ｆの光電子スペクトルである。図２０（ｂ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＰｔ４ｆの光電子スペクトルである。なお、横軸は結合エネルギーであり、縦軸はカウント／秒である。
【００５１】
図１９（ａ）、（ｂ）及び図２０（ａ）、（ｂ）から判るように、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後の試料においては、Ｐｔ４ｆ光電子スペクトルのピーク強度が他の試料のピーク強度よりも弱かった。また、Ｐｔ層の膜厚が５０ｎｍであって第１及び第２の加熱処理後の試料を除いた残りの試料においては、Ｐｔ４ｆ光電子スペクトルのピーク強度がほぼ同等であった。Ｐｔ層の膜厚が５０ｎｍの試料において、加熱処理前のＰｔ４ｆのピークの位置は７０．８９ｅＶ〜７０．９７ｅＶであったが、加熱処理後のＰｔ４ｆのピークの位置は７２．０６ｅＶであった。ここで、加熱処理後のＰｔ４ｆのピークの位置は、一般に知れるＰｔ2ＳｉのＰｔ４ｆ光電子スペクトルの強度のピークの位置と一致していた。
【００５２】
以上の分析結果より、Ｐｔ層の膜厚が２００ｎｍの場合には、加熱処理後においてもＰｔ層と支持基板とのシリサイド化が十分に進行していないと考えられる。一方、Ｐｔ層の膜厚が２５ｎｍの場合には、加熱処理によってＰｔ層と支持基板とのシリサイド化が十分に進み、Ｐｔ2Ｓｉが形成された。また、支持基板の表面に拡散したＳｉは酸素と結合することによりＳｉＯ2になったと考えられる。
【００５３】
以上の剥離試験及び分析の結果から、支持基板の表裏面に形成されるＰｔ層の膜厚の違いにより、Ｐｔ層と支持基板とのシリサイド化の進行度合いが異なることが判った。また、Ｐｔ層全体が支持基板とシリサイド化していない場合には、Ｐｔのみからなる層（シリサイド化していないＰｔ層）とシリサイド層（Ｐｔ−Ｓｉ）との界面付近における膜質の差が生じていることが判った。更に、かかる膜質の差により、シリサイド化していないＰｔ層がシリサイド層から剥離していると考えられる。このことから、支持基板の表裏面に形成したＰｔ層の全体を支持基板とシリサイド化することで、支持基板の表裏面で発生する剥離を防止することができると考えられる。すなわち、支持基板の表裏面で発生する剥離を防止するためには、Ｐｔ層の膜厚及びＰｔ層を支持基板とシリサイド化するための加熱条件（加熱温度及び時間）が重要であると考えられる。
【００５４】
また、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整することにより、第１の加熱処理及び第２の加熱処理が施されれば、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができるといえる。すなわち、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整し、接合時の加熱処理及び外部接続電極の形成時の加熱処理を行えば、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができる。これにより、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化するためだけの加熱処理が不要になる。
【００５５】
更に、表面Ｐｔ層及び裏面Ｐｔ層の膜厚が２５ｎｍ未満になると、加熱処理等
によって表面に拡散したＳｉが酸素と結合し、支持基板上の全面にＳｉＯ2が形成されてしまう。このようなＳｉＯ2の形成により、半導体発光部との電気的な導通を得ることが不可能になるため、ＳｉＯ2の形成の観点からは表面Ｐｔ層及び裏面Ｐｔ層の膜厚を２５ｎｍ以上にする必要がある。
【００５６】
以上のことから、表面Ｐｔ層及び裏面Ｐｔ層の膜厚を２５ｎｍ〜５０ｎｍの範囲内で調整することがより好ましく、かかる範囲内に表面Ｐｔ層及び裏面Ｐｔ層の膜厚を調整すれば、後の製造工程である接合体の形成時及び外部接続電極形成時の加熱処理により、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができる。すなわち、表面Ｐｔ層及び裏面Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理が不要になり、半導体発光装置の製造時間及び製造コストを削減することができる。
【００５７】
なお、支持基板上に形成される表面白金族金属層及び裏面白金族金属層が他の白金族元素であるＮｉ及びＰｄにおいても、上記範囲内の膜厚にすることにより、Ｐｔ層と同様の効果を得ることができる。これは、Ｎｉ及びＰｄのシリサイドの形成温度が約３００℃であり、活性化エネルギーが１．５ｅＶあり、成長速度の時間依存性がｔ1/2あり、これらの３つの事項がＰｔと同等の特性であるためである。従って、持基板上に形成される表面白金族金属層及び裏面白金族金属層は、Ｐｔ、Ｎｉ又はＰｄのうちの少なくとも２つを組み合わせた合金から構成されている場合にも、上記範囲内の膜厚にすることにより、Ｐｔ層と同様の効果を得ることができる。
【００５８】
以上のように、本発明においては、成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合することで半導体発光装置を形成する製造方法において、加熱処理によって支持基板の表面上及び裏面上のそれぞれに表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する。
【００５９】
このような表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することにより、支持基板の表面上及び裏面上に白金族金属のみからなる剥離しやすい層がなくなり、支持基板の表面及び裏面上における剥離を防止することができる。
【００６０】
また、表面白金族金属層及び裏面白金族金属層の膜厚を２５ｎｍ以上５０ｎｍ以下で形成する。このような表面白金族金属層及び裏面白金族金属層の膜厚調整により、その後の接合体形成及び外部電極形成工程における加熱処理のみで、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することができる。
【００６１】
これにより、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化するためだけに行われる加熱処理を削減できるので、半導体発光装置の製造時間の短縮及び製造コストの削減を容易に図ることがでる。また、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することができるので、信頼性に優れ且つコスト削減がされた半導体装置を提供することができる。
【符号の説明】
【００６２】
１１ 支持基板
１２ 第１のＰｔ層（表面白金族金属層）
１３ 第２のＰｔ層（裏面白金族金属層）
１４ Ｔｉ層
１５ 第１のＮｉ層
１６ ＡｕＳｎ層
２０ 支持体部
２１ ＧａＡｓ基板
２２ 発光動作層
２３ ＡｕＺｎ層
２４ ＴａＮ層
２５ ＴｉＷ層
２６ ＴａＮ層
２７ 第２のＮｉ層
２８ Ａｕ層
２０ 発光体部
６０ 接合体
７１ 外部接続電極
７２ 第１の合金層（裏面合金層）
７３ 第２の合金層（表面合金層）
１００ 半導体発光装置
【技術分野】
【０００１】
本発明は、半導体発光装置の製造方法及び半導体発光装置に関し、特に、半田層による成長用基板と支持基板とを接合する技術を用いた半導体発光装置の製造方法及びこれによって製造される半導体発光装置に関する。
【背景技術】
【０００２】
従来から、成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合する（貼り合わせる）技術を用いて、半導体発光装置を製造する方法が知られている。このような積層構造体と支持基板とを貼り合わせる技術を利用した半導体発光装置の製造方法は、例えば、特許文献１に開示されている。
【０００３】
以下に、従来の半導体発光装置の製造方法について説明する。先ず、ｎ型シリコン（Ｓｉ）からなる支持基板の表面上及び裏面上のそれぞれに表面金属層及び裏面金属層が形成される。更に、表面金属層の上に金錫（ＡｕＳｎ）層が積層され、支持体部の形成が完了する。次に、ガリウム砒素（ＧａＡｓ）からなる成長用基板の表面上に、複数の半導体層が積層される。更に、積層された半導体層上に反射電極層及び拡散防止層及び金（Ａｕ）を順次積層し、加熱処理を施して発光体部の形成が完了する。なお、支持体部及び発光体部の形成時の加熱温度は、例えば、約摂氏５００度（５００℃）である。
【０００４】
次に、ＡｕＳｎ層とＡｕ層とが密着され、支持体部及び発光体部に加熱処理が施されることより、支持体部及び発光体部が接合され、接合体が形成される。続いて、エッチングによって接合体から支持基板が除去される。当該除去によって露出した半導体層上に金属が形成され、当該金属に加熱処理が施されることによって表面電極が形成される。なお、支持体部及び発光体部を接合する工程の加熱温度は、例えば、約３４０℃であり、表面電極を形成する工程の加熱温度は、例えば、約４００℃である。
【０００５】
しかしながら、上述する製造方法においては、成長用基板の除去工程時及びチップへの加工工程後の素子抜き取り工程時に、表面金属層及び裏面金属層が支持基板から剥がれてしまう問題があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２７００７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は、以上の如き事情に鑑みてなされたものであり、支持基板から表面金属層及び裏面金属層が剥がれることがない半導体発光装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明の半導体発光装置の製造方法は、支持基板の表面上及裏面上のそれぞれに白金族元素からなる表面白金族金属層及び裏面白金族金属層を形成するとともに、表面白金族金属層の上に第１の接合金属層を積層して支持体部を形成する工程と、成長用基板の上に発光動作層、電極層及び第２の接合金属層を順次積層して発光体部を形成する工程と、第１の接合金属層と第２の接合金属層とを圧着するとともに加熱し、第１の接合金属層及び第２の接合金属層を溶融させて支持体部及び発光体部を接合して接合体を形成する工程と、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する加熱処理工程と、を有することを特徴とする。
【０００９】
また、上述した課題を解決するために、本発明の半導体発光装置は、支持基板の上方に形成された接合層と、接合層の上に形成された電極層と、電極層の上に形成された発光動作層と、発光動作層の上に形成された外部接続電極と、を備える半導体発光装置であって、支持基板の表面上及び裏面上には、それぞれ、支持基板の構成元素と白金族元素との合金からなる表面合金層及び裏面合金層が形成され、表面合金層及び裏面合金層には、白金族元素のみからなる領域が隣接して存在しないことを特徴とする。
【発明の効果】
【００１０】
成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合することで半導体発光装置を形成する製造方法において、加熱処理によって支持基板の表面上及び裏面上のそれぞれに形成された表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する。
【００１１】
このような表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することにより、支持基板の表面上及び裏面上に白金族金属のみからなる層と合金層とで形成される剥離しやすい界面がなくなり、支持基板の表面及び裏面上における表面白金族金属層及び裏面白金族金属層の剥離を防止することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例である半導体発光装置の各製造工程における断面図である。
【図２】本発明の実施例である半導体発光装置の各製造工程における断面図である。
【図３】図２の破線に囲まれた領域３の部分拡大図である。
【図４】本発明の実施例である半導体発光装置の製造工程における断面図である。
【図５】本発明の実施例である半導体発光装置の製造工程における断面図である。
【図６】本発明の実施例である半導体発光装置の製造工程における断面図である。
【図７】本発明の実施例である半導体発光装置の断面図である。
【図８】本発明の実施例である半導体発光装置の上面図である。
【図９】Ｐｔ層の剥がれ試験についての条件を説明した図である。
【図１０】Ｐｔ層の剥がれ試験において使用される試料の断面図である。
【図１１】Ｐｔ層の剥がれ試験の評価方法を説明した図である。
【図１２】Ｐｔ層の剥がれ試験の試験結果を示した図である。
【図１３】支持基板及びＰｔ層におけるオージェ電子分光による測定スペクトルである。
【図１４】支持基板及びＰｔ層におけるオージェ電子分光による測定スペクトルである。
【図１５】Ｐｔ層の剥離及びオージェ電子分光の測定方向を説明するための断面図である。
【図１６】Ｐｔ層における珪素原子の２ｓ軌道の光電子スペクトルである。
【図１７】Ｐｔ層における珪素原子の２ｓ軌道の光電子スペクトルである。
【図１８】図１６（ｂ）のピーク部分を波形分離した拡大図である。
【図１９】Ｐｔ層における白金原子の４ｆ軌道の光電子スペクトルである。
【図２０】Ｐｔ層における白金原子の４ｆ軌道の光電子スペクトルである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
【実施例】
【００１４】
（半導体発光装置の製造方法及びその構造）
先ず、図１乃至８を参照しつつ、本発明の実施例である半導体発光装置の構造及びその製造方法について説明する。
【００１５】
ホウ素（Ｂ）が添加されたシリコン（Ｓｉ）からなる支持基板１１が準備される（図１（ａ））。次に、電子線加熱蒸着法によって支持基板１１の両面に、金属層として第１の白金（Ｐｔ）層（表面白金族金属層）１２及び第２のＰｔ層（裏面白金族金属層）１３が形成される（図１（ｂ））。第１及び第２のＰｔ層の膜厚は、約３０ナノメートル（ｎｍ）である。
【００１６】
次に、電子線加熱蒸着法によって第２のＰｔ層１３上に、チタン（Ｔｉ）層１４が形成される。更に、電子線加熱蒸着法によってＴｉ層１４上に、第１のＮｉ層１５が形成される（図１（ｃ））。Ｔｉ層１４の膜厚は、例えば、約１５０ｎｍである。また、第１のＮｉ層１５の膜厚は、例えば、約１００ｎｍである。本実施例においては、後述する金錫（ＡｕＳｎ）半田層に対して濡れ性が高い第１のＮｉ層１５がＴｉ層１４上に形成されているが、例えば、パラジウム（Ｐｄ）からなる層をＴｉ層１４上に形成しても良い。
【００１７】
次に、電子線加熱蒸着法によって第１のＮｉ層１５上にＡｕＳｎ半田層１６が形成される（図１（ｄ））。ＡｕＳｎ半田層１６のＡｕとＳｎとの組成比は、重量比で約８：２、原子数比で約７：３である。また、ＡｕＳｎ半田層１６の膜厚は、例えば、約３００ｎｍである。本実施例においては、第１のＮｉ層１５とＡｕＳｎ半田層１６とから第１の接合金属層が形成されている。本工程の終了により、支持体部２０の形成が完了する。
【００１８】
なお、第１のＰｔ層１２、第２のＰｔ層１３、Ｔｉ層１４、第１のＮｉ層１５及びＡｕＳｎ半田層１６は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成されても良い。
【００１９】
次に、成長用基板としてｎ型のガリウム砒素（ＧａＡｓ）基板２１が準備される（図２（ａ））。続いて、ＧａＡｓ基板２１上に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により、ＡｌＧａＩｎＰ系の化合物半導体からなり、且つ、複数の半導体層が積層されることで発光動作層として機能する発光動作層２２が形成される（図２（ｂ））。成長条件は、例えば、成長温度が約摂氏７００度（７００℃）、成長圧力が約１０キロパスカル（ｋＰａ）である。また、有機金属（ＭＯ）ガス用の原料としては、例えば、トリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩ）が用いられる。Ｖ族ガスとしては、例えば、アルシン（ＡｓＨ3）及びフォスフィン（ＰＨ3）が用いられる。不純物添加用の原料としては、例えば、ｎ型不純物としてシラン（ＳｉＨ4）が用いられ、ｐ型不純物としてジメチルジンク（ＤＭＺｎ）が用いられる。
【００２０】
具体的な発光動作層２２の構造は、図３に示されているように、ｎ型クラッド層２２ａ、活性層２２ｂ及びｐ型クラッド層２２ｃから構成されている。具体的な製造工程は、以下の通りである。
【００２１】
先ず、組成が（ＡｌxＧａ1-x）yＩｎ1-yＰ（0≦ｘ≦１、0＜ｙ≦１）で、Ｓｉの濃度が約３．０×１０17ｃｍ-3のｎ型クラッド層２２ａが、ＧａＡｓ基板２１上に形成される。例えば、ｎ型クラッド層２２ａの組成は、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐである。なお、ｎ型クラッド層２２ａの膜厚は、例えば、約１０００ｎｍである。
【００２２】
次に、組成が（ＡｌxＧａ1-x）yＩｎ1-yＰ（0≦ｘ≦１、0＜ｙ＜１）の活性層２２ｂが、ｎ型クラッド層２２ａ上形成される。ここで、ｘ及びｙの値は、活性層２２ｂのバンドギャップがｎ型クラッド層２２ａ及びｐ型クラッド層２２ｃのバンドギャップよりも小さくなるように設定される。例えば、活性層２２ｂは、井戸層が（Ａｌ0.15Ｇａ0.85）0.5Ｉｎ0.5Ｐ又は（Ａｌ0.1Ｇａ0.9）0.5Ｉｎ0.5Ｐであり、障壁層が（Ａｌ0.5Ｇａ0.5）0.5Ｉｎ0.5Ｐである量子井戸を有する構造である。なお、活性層２２ｂは、単一構造（バルク構造）であっても良い。また、活性層２２ｂの膜厚は、例えば、約２００〜５００ｎｍである。活性層２２ｂは、本実施例の組成に限定されるものではなく、例えば、アルミニウムを含まないＩｎＧａＰ系からなる層（すなわち、ｘ＝０）であっても良い。例えば、ＩｎＧａＰ系の活性層としては、Ｉｎ0.5Ｇａ0.5Ｐがある。
【００２３】
次に、組成が（ＡｌxＧａ1-x）yＩｎ1-yＰ（0≦ｘ≦１、0＜ｙ≦１）で、亜鉛（Ｚｎ）の濃度が約５．０×１０17ｃｍ-3のｐ型クラッド層２２ｃが、活性層２２ｂ上に形成される。例えば、ｐ型クラッド層２２ｃの組成は、（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐである。なお、ｐ型クラッド層２２ｃの膜厚は、例えば約１０００ｎｍである。かかる工程を経て、発光動作層２２の形成が完了する。なお、発光動作層２２は、単純なｐｎ接合からなる層や、シングルへテロ構造であっても良い。
【００２４】
また、ＧａＡｓ基板２１とｎ型クラッド層２２ａとの間に、ｎ型ＧａＡｓバッファ層（図示せず）が下地として形成されも良い。この場合には、ＧａＡｓ基板２１上にシリコン等の不純物が添加されることにより、ｎ型ＧａＡｓバッファ層が形成される。ｎ型ＧａＡｓバッファ層の膜厚は、例えば、約２００ｎｍである。
【００２５】
次に、スパッタリングにより、発光動作層２２上に反射電極層として金−亜鉛（ＡｕＺｎ）層２３が堆積される（図２（ｃ））。ＡｕＺｎ層２３は、発光動作層２２において発生した光を光取り出し面側に反射する。これにより、半導体発光素子の光取り出し効率を向上させることができる。
【００２６】
次に、反応性スパッタリングにより、ＡｕＺｎ層２３上に第１の窒化タンタル（ＴａＮ）層２４が形成される。続いて、反応性スパッタリングにより、第１のＴａＮ層２４上にチタン−タングステン（ＴｉＷ）層２５が形成される。更に、反応性スパッタリングにより、ＴｉＷ層２５上に第２のＴａＮ層２６が形成される（図２（ｄ））。例えば、第１のＴａＮ層２４の膜厚は約２００ｎｍであり、ＴｉＷ層２５の膜厚は約１００ｎｍであり、第２のＴａＮ層２６の膜厚は約１００ｎｍである。第１のＴａＮ層２４、ＴｉＷ層２５及び、第２のＴａＮ層２６は、後述する接合部材（共晶材料）が拡散によってＡｕＺｎ層２３に侵入することを防止する。第２のＴａＮ層２６の形成後、発光動作層２２とＡｕＺｎ層２３とのオーミック接合を得るために、窒素雰囲気下で約５００℃の加熱処理が施される。
【００２７】
次に、電子線加熱蒸着法によって第２のＴａＮ層２６上に、第２のＮｉ層２７が形成される。更に、電子線加熱蒸着法によって第２のＮｉ層２７上に、Ａｕ層２８が形成される（図２（ｅ））。例えば、第２のＮｉ層２７の膜厚は約１００ｎｍであり、Ａｕ層２８の膜厚は約３０ｎｍである。なお、第２のＮｉ層２７及びＡｕ層２８は、スパッタリング、抵抗加熱蒸着又は電子ビーム蒸着などの蒸着法によって形成されても良い。本実施例においては、第２のＮｉ層２７とＡｕ層２８とから第２の接合金属層が形成されている。本工程の終了により、発光体部３０の形成が完了する。
【００２８】
次に、支持体部２０のＡｕＳｎ半田層１６と、発光体部３０のＡｕ層２８と、が対向した状態で、支持体部２０及び発光体部３０が密着される。その後、密着した支持体部２０及び発光体部３０が窒素雰囲気下で熱圧着される（図４）。熱圧着の条件は、例えば、圧力が約１メガパスカル（ＭＰａ）、温度が約３４０℃、圧着時間が約１０分間である。この熱圧着によって、ＡｕＳｎ半田層１６が溶融し、第２のＮｉ層２７及びＡｕ層２８が、溶融しているＡｕＳｎ半田層１６に溶解する。更に、ＡｕＳｎ半田層１６のＡｕ及びＳｎ及びＡｕ層２８のＡｕが、第１のＮｉ層１５及び第２のＮｉ層２７に拡散して吸収される。更に、溶融したＡｕＳｎ半田層１６が固化することにより、ＡｕＳｎＮｉからなる接合層５１が形成される。これにより支持体部２０と発光体部３０とが接合され、接合体６０が形成される（図５）。なお、接合材料（第１のＮｉ層１５、ＡｕＳｎ層１６、第２のＮｉ層２７及びＡｕ層２８）、接合時の雰囲気、接合温度及び接合時間は、上述した条件に限られることはなく、酸化等により接合強度を劣化させなければ、支持体部２０と発光体部３０とを接合することができる他の条件であっても良い。
【００２９】
次に、アンモニア水と過酸化水素水との混合液を用いたウエットエッチングにより、接合体６０からＧａＡｓ基板２１が除去される。ＧａＡｓ基板２１が除去されることにより、発光動作層２２の表面が露出する（図６）。なお、ＧａＡｓ基板２１の除去は、ドライエッチング、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）、機械的研削など、又はこれらを組み合わせた方法によって行われても良い。
【００３０】
次に、発光動作層２２上にレジストが塗布される。塗布されたレジストが所望の電極パターンになるように、パターニングが施される。パターニングされたレジストの開口部分に、電子線加熱蒸着法によって金・ゲルマニウム・ ニッケル（ＡｕＧｅＮｉ）が蒸着される。その後に、レジストを除去すること（リフトオフ法）で、所望の形状のＡｕＧｅＮｉが形成される。更に、ＡｕＧｅＮｉ及び接合体６０に対して、窒素雰囲気下で約４００℃の加熱処理が施される。これによってＡｕＧｅＮｉと発光動作層２２との合金化が図られ、発光動作層２２と良好なオーミック接合した外部接続電極７１が形成される。更に、本工程を経ることにより、第１のＰｔ層１２及び第２のＰｔ層１３の全体が支持基板１１とシリサイド化（合金化）し、第１の合金層（裏面合金層）７２及び第２の合金層（表面合金層）７３が形成される。本工程の終了により、半導体発光装置１００が完成する（図７）。
【００３１】
外部接続電極７１の形状は、例えば、図８に示されているような格子状の線状電極７１aと、線状電極の中心部に位置する円状のボンディングパッド７１ｂと、から構成される。なお、電子線加熱蒸着法によって蒸着される外部接続電極７１の材料はＡｕＧｅＮｉに限られず、例えば、ＡｕＳｎＮｉ、ＡｕＳｎ、ＡｕＧｅ等であっても良い。
【００３２】
なお、上述した製造方法は一例にすぎず、例えば、第１のＰｔ層１２及び第２のＰｔ層１３を形成した後に、第１のＰｔ層１２及び第２のＰｔ層１３の全体を支持基板と合金化（シリサイド化）するための加熱処理を施しても良い。
【００３３】
以下に、第１のＰｔ層１２及び第２のＰｔ層１３の全体を支持基板と合金化することで支持基板の表裏面上における剥離が防止されることを説明する。更に、Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理を行わずに、その後の製造上の加熱処理によってＰｔ層全体を支持基板とシリサイド化することができる理由も説明する。
【００３４】
（引き剥がしによるＰｔ層の膜厚の評価）
次に、図９乃至図１５を参照しつつ、上述した製造方法によって形成された半導体発光装置１００の第１及び第２のＰｔ層と支持基板１１との間に良好な密着性が得られ、第１及び第２のＰｔ層が支持基板１１から剥がれることがないことを説明する。
【００３５】
支持基板（ＢがドープされたＳｉ基板）上からのＰｔ層の剥がれを確認するために、支持基板の表面及び裏面の各々に２５、５０、１００、２００ｎｍの４種類の膜厚を有するＰｔ層が形成され、全ての支持基板に対して３４０℃で１０分間の加熱処理が実施され（第１の加熱処理）、更に各膜厚のＰｔ層を備える支持基板毎に３５０℃、４００℃、４５０℃、５００℃の４種類の加熱温度で、各１８０秒間の加熱処理が実施（第２の加熱処理）された（図９参照）。ここで、第１の加熱処理においては、上述した製造方法における支持体部２０と発光体部３０とを貼り合わせる工程（図４）の加熱条件が想定されている。また、第２の加熱処理においては、上述した製造方法における外部接続電極７１と発光動作層２２とのオーミック接合のための加熱条件が想定されている。なお、支持基板の表面とは鏡面研磨が施された面であり、裏面とはエッチング処理が施された（鏡面研磨が施されていない）面である（図１０参照）。以下において、支持基板の表面に形成されるＰｔ層を表面Ｐｔ層と、裏面に形成されるＰｔ層を裏面Ｐｔ層と称する。
【００３６】
次に、具体的な評価手順について図１１を参照しつつ詳細に説明する。先ず、３インチの支持基板が４枚準備され、準備された各支持基板が４分割され、分割後の支持基板の自然酸化膜が除去される。その後に、電子加熱蒸着法により、Ｐｔ層（表面Ｐｔ層及び裏面Ｐｔ層）が支持基板の表面及び裏面に形成される。ここで、Ｐｔ層の膜厚は、準備された３インチの支持基板毎に２５、５０、１００、２００ｎｍの４種類である。すなわち、同じＰｔ層の膜厚を備える４分の１サイズの支持基板が４枚形成される。
【００３７】
Ｐｔ層形成後に、４分の１サイズの各支持基板に対して、３４０℃、１０分間の第１の加熱処理が施される。第１の加熱処理後に、膜厚の異なるＰｔ層を備える支持基板毎に３５０℃、４００℃、４５０℃又は５００℃のいずれかの加熱温度で、１８０秒間の第２の加熱処理が施される。なお、上述した半導体発光装置の製造方法においては、外部接続電極７１と発光動作層２２とのオーミック接合のための加熱温度は４００℃に設定されているが、本評価においては、合金温度によるＰｔ層の密着度を確認するために上記４種類の温度条件とした。
【００３８】
次に、４分の１サイズの各支持基板が粘着シートに貼り付けられる。ここでの貼り付けにおいては、裏面Ｐｔ層が粘着シートに貼り付けられ、表面Ｐｔ層が上側に位置する。支持基板が粘着シートに貼り付けられた後に、支持基板が０．３５ｍｍ角でダンシングされる。なお、当該ダイシングにより、裏面Ｐｔ層も０．３５ｍｍ角でダイシングされる。当該ダイシング後に、裏面Ｐｔ層が上面に位置するように、支持基板が他の粘着シートに転写される（すなわち、当該他の粘着シートと表面Ｐｔ層とが貼り合わされる）。ここで、当該転写よってシリサイド化の不十分な裏面Ｐｔ層が粘着シートに残り、シリサイド化が十分な裏面Ｐｔ層は支持基板とともに他の粘着シートに転写されることになる。すなわち、当該転写によって裏面Ｐｔ層の剥離評価を実施することができた。
【００３９】
裏面Ｐｔ層の剥離評価後に、表面Ｐｔ層が上面に位置するように、支持基板が他の粘着シートに転写される（すなわち、当該他の粘着シートと裏面Ｐｔ層とが貼り合わされる）。当該転写においても上記転写同様に、シリサイド化の不十分な表面Ｐｔ層が粘着シートに残り、シリサイド化が十分な表面Ｐｔ層は支持基板とともに他の粘着シートに転写されることになる。これにより、表面Ｐｔ層の剥離評価を実施することができた。
【００４０】
図１２は、上述した表面Ｐｔ層及び裏面Ｐｔ層の剥離評価の結果を示した表である。図１２から判るように、表面Ｐｔ層及び裏面Ｐｔ層の膜厚が２５、５０ｎｍの場合には、表面Ｐｔ層及び裏面Ｐｔ層が支持基板から剥がれることがなかった。これは、表面Ｐｔ層及び裏面Ｐｔ層が支持基板と十分にシリサイド化し、表面Ｐｔ層及び裏面Ｐｔ層と支持基板との間において良好な密着性が得られていることを示している。表面Ｐｔ層及び裏面Ｐｔ層が１００ｎｍの場合には、表面Ｐｔ層のみが支持基板から剥がれ、裏面Ｐｔ層は支持基板から剥がれなかった。また、表面Ｐｔ層及び裏面Ｐｔ層が２００ｎｍの場合には、表面Ｐｔ層及び裏面Ｐｔ層が支持基板から剥がれてしまった。表面Ｐｔ層及び裏面Ｐｔ層が１００ｎｍの場合において、表面Ｐｔ層と裏面Ｐｔ層との間に上記のような結果の差異が生じた理由としては、支持基板１１の表面は鏡面研磨が施されているために、表面Ｐｔ層が剥がれやすくなっていることが考えられる。なお、図１２における剥がれあり（×）とは、４分の１のサイズの支持基板内において、０．３５ｍｍ角の素子の１つでもＰｔ層が剥離している状態のことである。
【００４１】
次に図１３（ａ）、（ｂ）及び図１４（ａ）、（ｂ）、（ｃ）を参照しつつ加熱前後におけるＰｔ層のオージェ電子分光法（ＡＥＳ：Auger Electron Spectroscopy）による評価結果を説明する。Ｐｔ層の膜厚を５０ｎｍ又は２００ｎｍとし、第１及び第２加熱処理（４００℃、１８０秒間）の前後で評価した。図１３（ａ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理前の支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１３（ｂ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後の支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１４（ａ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理前の支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１４（ｂ）、（ｃ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理後の剥離の発生したサンプルの支持基板及びＰｔ層におけるＡＥＳ深さ方向スペクトルである。図１４（ｂ）は加熱処理後に剥離の発生しなかった領域（図１５における矢印１４０ｂ参照）におけるＡＥＳ深さ方向スペクトルであり、図１４（ｃ）は加熱処理後に剥離の発生した領域（図１５における矢印１４０ｃ参照）におけるＡＥＳ深さ方向スペクトルである。
【００４２】
図１３（ａ）、（ｂ）から示されているように、Ｐｔ層の膜厚が５０ｎｍのサンプルにおいては、第１及び第２の加熱後にＰｔ層全体が支持基板とシリサイド化し、支持基板上にはシリサイド層（Ｐｔ−Ｓｉ）のみが形成されていることが判った。すなわち、支持基板の表裏面上には、Ｐｔのみからなる層（すなわち、シリサイド化していないＰｔ層）は存在していないことが判った。これより、支持基板上のシリサイド層には、Ｐｔのみからなる層が隣接して存在しないことも示された。
【００４３】
図１４（ａ）、（ｂ）から示されているように、Ｐｔ層の膜厚が２００ｎｍのサンプルにおいては、第１及び第２の加熱後にＰｔ層全体が支持基板とシリサイド化していないことが判った。すなわち、支持基板の表裏面上には、Ｐｔのみからなる層が残っていることが判った。また、図１４（ｃ）には、Ｐｔのみからなる層が見られないことから、剥離がＰｔのみからなる層とシリサイド層との界面で発生していることが判った。
【００４４】
図１２の結果並びに図１３（ａ）、（ｂ）及び図１４（ａ）、（ｂ）、（ｃ）のスペクトルから、剥離の無いサンプルはＰｔ層の全体が支持基板とシリサイド化していることが判った。更に、支持基板から剥離した部分は、Ｐｔのみからなる層であることが判った。以上のことから、支持基板の表裏面に形成したＰｔ層の全体を支持基板とシリサイド化することで、支持基板の表裏面で発生する剥離を防止することができると考えられる。すなわち、支持基板の表裏面で発生する剥離を防止するためには、Ｐｔ層の膜厚及びＰｔ層を支持基板とシリサイド化するための加熱条件（加熱温度及び時間）が重要であることが考えられる。
【００４５】
また、上記の結果から、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整することにより、第１の加熱処理及び第２の加熱処理が施されれば、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化するための加熱処理が不要になることがいえる。すなわち、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整すれば、接合時の加熱処理及び外部接続電極７１の形成時の加熱処理より、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができる。従って、表面Ｐｔ層及び裏面Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理が不要になり、半導体発光装置自体の製造時間の短縮化を図ることができるメリットがある。
【００４６】
（Ｘ線光電子分光法による評価）
Ｐｔ層の膜厚を５０ｎｍ及び２００ｎｍとし、第１及び第２加熱処理（４００℃）の前後におけるＰｔ層をＸ線光電子分光法（ＸＰＳ：X-ray Photoelectron Spectroscopy）によって分析した。以下に、かかる分析結果（ＸＰＳ光電子ワイドスペクトル）を用いて、Ｐｔ層のシリサイド化について説明する。なお、本分析における第２の加熱処理の条件は、４００℃で１８０秒間である。また、Ｐｔ層が形成された支持基板を、以下において試料と称する。
【００４７】
図１６（ａ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理前のＰｔ層における珪素原子の２ｓ軌道（以下、Ｓｉ２ｓと記載する）の光電子スペクトルである。図１６（ｂ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＳｉ２ｓの光電子スペクトルである。図１７（ａ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理前のＰｔ層におけるＳｉ２ｓの光電子スペクトルである。図１７（ｂ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＳｉ２ｓの光電子スペクトルである。なお、横軸は結合エネルギーであり、縦軸はカウント／秒である。
【００４８】
図１６（ａ）及び図１７（ａ）から判るように、Ｐｔ層の膜厚が５０ｎｍ又は２００ｎｍであって、第１及び第２の加熱処理前の試料においては、Ｓｉ２ｓ光電子スペクトルのピークが検出されなかった。図１６（ｂ）及び図１７（ｂ）から判るように、Ｐｔ層の膜厚が５０ｎｍ又は２００ｎｍであって、第１及び第２の加熱処理後の試料においては、Ｓｉ２ｓ光電子スペクトルのピークが検出された。いずれの場合も、検出されたピークの位置は、１５３．８４ｅＶであった。
【００４９】
図１６（ｂ）に示されたＳｉ２ｓ光電子スペクトルのピーク部分は、図１８に示されているように、１５３．８８ｅＶと１５１．７７ｅＶに波形分離が行えた。ここで、１５３．８８ｅＶのピークは、一般に知れるＳｉＯ2のＳｉ２ｓ光電子スペクトルのピークの位置と一致していた。また、１５１．７７ｅＶのピークは、一般に知れる白金・シリコン（Ｐｔ2Ｓｉ）のＳｉ２ｓ光電子スペクトルのピークの位置と一致していた。
【００５０】
図１９（ａ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理前のＰｔ層における白金原子の４ｆ軌道（以下、Ｐｔ４ｆと記載する）の光電子スペクトルである。図１９（ｂ）は、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＰｔ４ｆの光電子スペクトルである。図２０（ａ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理前のＰｔ層におけるＰｔ４ｆの光電子スペクトルである。図２０（ｂ）は、Ｐｔ層の膜厚が２００ｎｍであって、第１及び第２の加熱処理後のＰｔ層におけるＰｔ４ｆの光電子スペクトルである。なお、横軸は結合エネルギーであり、縦軸はカウント／秒である。
【００５１】
図１９（ａ）、（ｂ）及び図２０（ａ）、（ｂ）から判るように、Ｐｔ層の膜厚が５０ｎｍであって、第１及び第２の加熱処理後の試料においては、Ｐｔ４ｆ光電子スペクトルのピーク強度が他の試料のピーク強度よりも弱かった。また、Ｐｔ層の膜厚が５０ｎｍであって第１及び第２の加熱処理後の試料を除いた残りの試料においては、Ｐｔ４ｆ光電子スペクトルのピーク強度がほぼ同等であった。Ｐｔ層の膜厚が５０ｎｍの試料において、加熱処理前のＰｔ４ｆのピークの位置は７０．８９ｅＶ〜７０．９７ｅＶであったが、加熱処理後のＰｔ４ｆのピークの位置は７２．０６ｅＶであった。ここで、加熱処理後のＰｔ４ｆのピークの位置は、一般に知れるＰｔ2ＳｉのＰｔ４ｆ光電子スペクトルの強度のピークの位置と一致していた。
【００５２】
以上の分析結果より、Ｐｔ層の膜厚が２００ｎｍの場合には、加熱処理後においてもＰｔ層と支持基板とのシリサイド化が十分に進行していないと考えられる。一方、Ｐｔ層の膜厚が２５ｎｍの場合には、加熱処理によってＰｔ層と支持基板とのシリサイド化が十分に進み、Ｐｔ2Ｓｉが形成された。また、支持基板の表面に拡散したＳｉは酸素と結合することによりＳｉＯ2になったと考えられる。
【００５３】
以上の剥離試験及び分析の結果から、支持基板の表裏面に形成されるＰｔ層の膜厚の違いにより、Ｐｔ層と支持基板とのシリサイド化の進行度合いが異なることが判った。また、Ｐｔ層全体が支持基板とシリサイド化していない場合には、Ｐｔのみからなる層（シリサイド化していないＰｔ層）とシリサイド層（Ｐｔ−Ｓｉ）との界面付近における膜質の差が生じていることが判った。更に、かかる膜質の差により、シリサイド化していないＰｔ層がシリサイド層から剥離していると考えられる。このことから、支持基板の表裏面に形成したＰｔ層の全体を支持基板とシリサイド化することで、支持基板の表裏面で発生する剥離を防止することができると考えられる。すなわち、支持基板の表裏面で発生する剥離を防止するためには、Ｐｔ層の膜厚及びＰｔ層を支持基板とシリサイド化するための加熱条件（加熱温度及び時間）が重要であると考えられる。
【００５４】
また、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整することにより、第１の加熱処理及び第２の加熱処理が施されれば、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができるといえる。すなわち、表面Ｐｔ層及び裏面Ｐｔ層を５０ｎｍ以下に調整し、接合時の加熱処理及び外部接続電極の形成時の加熱処理を行えば、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができる。これにより、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化するためだけの加熱処理が不要になる。
【００５５】
更に、表面Ｐｔ層及び裏面Ｐｔ層の膜厚が２５ｎｍ未満になると、加熱処理等
によって表面に拡散したＳｉが酸素と結合し、支持基板上の全面にＳｉＯ2が形成されてしまう。このようなＳｉＯ2の形成により、半導体発光部との電気的な導通を得ることが不可能になるため、ＳｉＯ2の形成の観点からは表面Ｐｔ層及び裏面Ｐｔ層の膜厚を２５ｎｍ以上にする必要がある。
【００５６】
以上のことから、表面Ｐｔ層及び裏面Ｐｔ層の膜厚を２５ｎｍ〜５０ｎｍの範囲内で調整することがより好ましく、かかる範囲内に表面Ｐｔ層及び裏面Ｐｔ層の膜厚を調整すれば、後の製造工程である接合体の形成時及び外部接続電極形成時の加熱処理により、表面Ｐｔ層及び裏面Ｐｔ層の全体を支持基板とシリサイド化することができる。すなわち、表面Ｐｔ層及び裏面Ｐｔ層を支持基板とシリサイド化するためだけの加熱処理が不要になり、半導体発光装置の製造時間及び製造コストを削減することができる。
【００５７】
なお、支持基板上に形成される表面白金族金属層及び裏面白金族金属層が他の白金族元素であるＮｉ及びＰｄにおいても、上記範囲内の膜厚にすることにより、Ｐｔ層と同様の効果を得ることができる。これは、Ｎｉ及びＰｄのシリサイドの形成温度が約３００℃であり、活性化エネルギーが１．５ｅＶあり、成長速度の時間依存性がｔ1/2あり、これらの３つの事項がＰｔと同等の特性であるためである。従って、持基板上に形成される表面白金族金属層及び裏面白金族金属層は、Ｐｔ、Ｎｉ又はＰｄのうちの少なくとも２つを組み合わせた合金から構成されている場合にも、上記範囲内の膜厚にすることにより、Ｐｔ層と同様の効果を得ることができる。
【００５８】
以上のように、本発明においては、成長用基板上に複数の半導体層が積層された積層構造体と、成長用基板とは異なる材質の支持基板と、を半田等の接合材料を介して接合することで半導体発光装置を形成する製造方法において、加熱処理によって支持基板の表面上及び裏面上のそれぞれに表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化する。
【００５９】
このような表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することにより、支持基板の表面上及び裏面上に白金族金属のみからなる剥離しやすい層がなくなり、支持基板の表面及び裏面上における剥離を防止することができる。
【００６０】
また、表面白金族金属層及び裏面白金族金属層の膜厚を２５ｎｍ以上５０ｎｍ以下で形成する。このような表面白金族金属層及び裏面白金族金属層の膜厚調整により、その後の接合体形成及び外部電極形成工程における加熱処理のみで、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することができる。
【００６１】
これにより、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化するためだけに行われる加熱処理を削減できるので、半導体発光装置の製造時間の短縮及び製造コストの削減を容易に図ることがでる。また、表面白金族金属層及び裏面白金族金属層の全体を支持基板と合金化することができるので、信頼性に優れ且つコスト削減がされた半導体装置を提供することができる。
【符号の説明】
【００６２】
１１ 支持基板
１２ 第１のＰｔ層（表面白金族金属層）
１３ 第２のＰｔ層（裏面白金族金属層）
１４ Ｔｉ層
１５ 第１のＮｉ層
１６ ＡｕＳｎ層
２０ 支持体部
２１ ＧａＡｓ基板
２２ 発光動作層
２３ ＡｕＺｎ層
２４ ＴａＮ層
２５ ＴｉＷ層
２６ ＴａＮ層
２７ 第２のＮｉ層
２８ Ａｕ層
２０ 発光体部
６０ 接合体
７１ 外部接続電極
７２ 第１の合金層（裏面合金層）
７３ 第２の合金層（表面合金層）
１００ 半導体発光装置
【特許請求の範囲】
【請求項１】
支持基板の表面上及裏面上のそれぞれに白金族元素からなる表面白金族金属層及び裏面白金族金属層を形成するとともに、前記表面白金族金属層の上に第１の接合金属層を積層して支持体部を形成する工程と、
成長用基板の上に発光動作層、電極層及び第２の接合金属層を順次積層して発光体部を形成する工程と、
前記第１の接合金属層と前記第２の接合金属層とを圧着するとともに加熱し、前記第１の接合金属層及び前記第２の接合金属層を溶融させて前記支持体部及び前記発光体部を接合して接合体を形成する工程と、
前記表面白金族金属層及び前記裏面白金族金属層の全体を前記支持基板と合金化する加熱処理工程と、を有することを特徴とする半導体発光装置の製造方法。
【請求項２】
前記表面白金族金属層及び前記裏面白金族金属層の膜厚は、２５ナノメートル以上５０ナノメートル以下であることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記接合体から前記成長用基板を除去するとともに、前記除去工程により露出した前記発光動作層の露出面上に金属を形成し、加熱して外部接続電極を形成する工程を更に有し、前記加熱工程は前記接合体の形成時の加熱処理及び前記外部接続電極の形成時の加熱処理からなることを特徴とする請求項１又は請求項２に記載の製造方法。
【請求項４】
前記接合体の形成時における加熱温度は、摂氏３４０度以上であることを特徴とする請求項３に記載の製造方法。
【請求項５】
前記外部接続電極の形成時における加熱温度は、摂氏４００度以上であることを特徴とする請求項４に記載の製造方法。
【請求項６】
前記支持基板はシリコン基板であり、当該２つの加熱処理によって前記表面白金族金属層及び前記裏面白金族金属層の全体を前記支持基板とシリサイド化することを特徴とする請求項１乃至５のいずれか１に記載の製造方法。
【請求項７】
前記表面白金族金属層及び前記裏面白金族金属層が白金からなることを特徴とする請求項１乃至６のいずれか１に記載の製造方法。
【請求項８】
支持基板の上方に形成された接合層と、
前記接合層の上に形成された電極層と、
前記電極層の上に形成された発光動作層と、
前記発光動作層の上に形成された外部接続電極と、を備える半導体発光装置であって、
前記支持基板の表面上及び裏面上には、それぞれ、前記支持基板の構成元素と白金族元素との合金からなる表面合金層及び裏面合金層が形成され、
前記表面合金層及び前記裏面合金層には、前記白金族元素のみからなる領域が隣接して存在しないことを特徴とする半導体発光装置。
【請求項９】
前記表面合金層及び前記裏面合金層は、前記接合層及び前記外部接続電極の各々の形成工程時の加熱処理によって、前記支持基板の表面上及び裏面上に予め形成された前記白金族元素からなる層の全体を支持基板と合金化することで形成されることを特徴とする請求項８に記載の半導体発光装置。
【請求項１０】
前記支持基板はシリコン基板であり、前記表面合金層及び前記裏面合金層はシリサイド層であることを特徴とする請求項９に記載の半導体発光装置。
【請求項１】
支持基板の表面上及裏面上のそれぞれに白金族元素からなる表面白金族金属層及び裏面白金族金属層を形成するとともに、前記表面白金族金属層の上に第１の接合金属層を積層して支持体部を形成する工程と、
成長用基板の上に発光動作層、電極層及び第２の接合金属層を順次積層して発光体部を形成する工程と、
前記第１の接合金属層と前記第２の接合金属層とを圧着するとともに加熱し、前記第１の接合金属層及び前記第２の接合金属層を溶融させて前記支持体部及び前記発光体部を接合して接合体を形成する工程と、
前記表面白金族金属層及び前記裏面白金族金属層の全体を前記支持基板と合金化する加熱処理工程と、を有することを特徴とする半導体発光装置の製造方法。
【請求項２】
前記表面白金族金属層及び前記裏面白金族金属層の膜厚は、２５ナノメートル以上５０ナノメートル以下であることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記接合体から前記成長用基板を除去するとともに、前記除去工程により露出した前記発光動作層の露出面上に金属を形成し、加熱して外部接続電極を形成する工程を更に有し、前記加熱工程は前記接合体の形成時の加熱処理及び前記外部接続電極の形成時の加熱処理からなることを特徴とする請求項１又は請求項２に記載の製造方法。
【請求項４】
前記接合体の形成時における加熱温度は、摂氏３４０度以上であることを特徴とする請求項３に記載の製造方法。
【請求項５】
前記外部接続電極の形成時における加熱温度は、摂氏４００度以上であることを特徴とする請求項４に記載の製造方法。
【請求項６】
前記支持基板はシリコン基板であり、当該２つの加熱処理によって前記表面白金族金属層及び前記裏面白金族金属層の全体を前記支持基板とシリサイド化することを特徴とする請求項１乃至５のいずれか１に記載の製造方法。
【請求項７】
前記表面白金族金属層及び前記裏面白金族金属層が白金からなることを特徴とする請求項１乃至６のいずれか１に記載の製造方法。
【請求項８】
支持基板の上方に形成された接合層と、
前記接合層の上に形成された電極層と、
前記電極層の上に形成された発光動作層と、
前記発光動作層の上に形成された外部接続電極と、を備える半導体発光装置であって、
前記支持基板の表面上及び裏面上には、それぞれ、前記支持基板の構成元素と白金族元素との合金からなる表面合金層及び裏面合金層が形成され、
前記表面合金層及び前記裏面合金層には、前記白金族元素のみからなる領域が隣接して存在しないことを特徴とする半導体発光装置。
【請求項９】
前記表面合金層及び前記裏面合金層は、前記接合層及び前記外部接続電極の各々の形成工程時の加熱処理によって、前記支持基板の表面上及び裏面上に予め形成された前記白金族元素からなる層の全体を支持基板と合金化することで形成されることを特徴とする請求項８に記載の半導体発光装置。
【請求項１０】
前記支持基板はシリコン基板であり、前記表面合金層及び前記裏面合金層はシリサイド層であることを特徴とする請求項９に記載の半導体発光装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１０−２０５８３８（Ｐ２０１０−２０５８３８Ａ）
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願番号】特願２００９−４８１９３（Ｐ２００９−４８１９３）
【出願日】平成２１年３月２日（２００９．３．２）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
【公開日】平成２２年９月１６日（２０１０．９．１６）
【国際特許分類】
【出願日】平成２１年３月２日（２００９．３．２）
【出願人】（０００００２３０３）スタンレー電気株式会社 (2,684)
【Ｆターム（参考）】
[ Back to top ]