半導体装置
【課題】トランジスタ２００の外形の厚さを薄くし、かつエジェクタピン跡２２が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様でボンディングワイヤ４による結線を可能とする。
【解決手段】トランジスタ２００は樹脂パッケージ２０内に半導体チップ１を備える。樹脂パッケージ２０の第１の側面２３には外部ドレイン電極として機能する外部リード４１〜４４が配列される。リードフレーム５は外部リード４１〜４４と面状部５１とを有する。面状部５１は半導体チップ１のドレイン電極が設けられる第１面１ａに接続される。樹脂パッケージ２０の第２の側面２４には外部ソース電極として機能する外部リード４５〜４８が配列される。外部リード４５〜４８はワイヤ４によって、半導体チップ１のソース電極が設けられる第２面１ｂに接続される。樹脂パッケージ２０の上面２１上に残されるエジェクタピン跡２２は、第１の側面２３側に位置する。
【解決手段】トランジスタ２００は樹脂パッケージ２０内に半導体チップ１を備える。樹脂パッケージ２０の第１の側面２３には外部ドレイン電極として機能する外部リード４１〜４４が配列される。リードフレーム５は外部リード４１〜４４と面状部５１とを有する。面状部５１は半導体チップ１のドレイン電極が設けられる第１面１ａに接続される。樹脂パッケージ２０の第２の側面２４には外部ソース電極として機能する外部リード４５〜４８が配列される。外部リード４５〜４８はワイヤ４によって、半導体チップ１のソース電極が設けられる第２面１ｂに接続される。樹脂パッケージ２０の上面２１上に残されるエジェクタピン跡２２は、第１の側面２３側に位置する。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は半導体装置に関し、特に電力用トランジスタの構造に関する。
【背景技術】
【０００２】
図７は従来の半導体装置であるトランジスタ１００の外観を例示する平面図である。ここではトランジスタ１００はＴＳＳＯＰ（thin shrink small outline package）型の外形を有している。ＴＳＳＯＰ型の外形においては、表面実装型で高さが約1.1mmに抑えられている。この故に、ＴＳＳＯＰ型の外形を有する電力用トランジスタは、携帯電話などの携帯機器に使用される半導体素子として好適である。
【０００３】
トランジスタ１００はその外観上、樹脂パッケージ２０と、外部リード群３０，３９とを備えている。樹脂パッケージ２０は第１及び第２の側面２３，２４を有しており、外部リード群３０，３９はそれぞれ第１及び第２の側面２３，２４から突出している。
【０００４】
図８はトランジスタ１００の内部を例示する平面図であり、樹脂パッケージ２０の内部を示すべく、樹脂パッケージ２０はその輪郭のみを破線で示している。また、図９は図８の切断個所ＡＡに沿った、トランジスタ１００の断面図である。
【０００５】
トランジスタ１００は樹脂パッケージ２０の内部に半導体チップ１と、リードフレーム５と、ボンディングワイヤ４とを備えている。リードフレーム５は外部リード群３９をその端部に有し、樹脂パッケージ２０の底面２５側から半導体チップ１を載置する面状部５１も有している。ボンディングワイヤ４の一端は樹脂パッケージ２０の上面２１側から半導体チップ１にボンディングし、他端は外部リード群３０と接続されている。
【０００６】
外部リード群３０は外部ソース電極Ｓとして機能する外部リード３１，３２，３３と、外部ゲート電極Ｇとして機能する外部リード３４とを含んでいる。また外部リード群３９は外部ドレイン電極Ｄとして機能する外部リード３５，３６，３７，３８を含んでいる。
【０００７】
トランジスタ１００は周知の技術により、半導体チップ１をリードフレーム５にボンディングし、ボンディングワイヤ４による結線を行い、更に樹脂を用いた封止処理を行って樹脂パッケージ２０が形成される。
【０００８】
なお、本願に関連する先行技術文献を下記に記す。
【０００９】
【特許文献１】特開平１０−０５０９１２号公報
【特許文献２】特開平０６−１４０４５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
樹脂パッケージ２０は封止処理において成型されるので、一般的なプラスチックス成型の場合と同様に、成型用の金型からエジェクタピンで押し出されることにより金型から引き離される。このときの圧痕がエジェクタピン跡２２であり、樹脂パッケージ２０の上面２１に凹部を呈して残る。
【００１１】
トランジスタ１００が電力用トランジスタである場合には、電流破壊耐量を向上させたり、オン電圧を低減させるため、ボンディングワイヤ４が半導体チップ１の複数の個所から分散して外部リード３１，３２，３３へと接続することが望ましい。このような複数の結線を行うためには、ボンディングワイヤ４が半導体チップ１上で懸架される高さは大きいことが望ましい。
【００１２】
トランジスタ１００はＴＳＳＯＰ型の外形を呈しているので、樹脂パッケージ２０の厚さは薄い。しかもボンディングワイヤ４の一端は樹脂パッケージ２０の上面２１側で半導体チップ１と外部リード群３０と結線する。従ってボンディングワイヤ４が半導体チップ１上で懸架される高さを大きくすると、エジェクタピン跡２２によって、ボンディングワイヤ４が上面２１から樹脂パッケージ２０の外部へと露出する可能性がある。
【００１３】
本発明は上記の事情に鑑みてなされたもので、電力用トランジスタの外形の厚さを薄くし、かつエジェクタピン跡が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様でボンディングワイヤによる結線が可能な、半導体装置の構造を提供することを目的としている。
【課題を解決するための手段】
【００１４】
この発明のうち請求項１にかかるものは、第１の電流電極及び第２の電流電極を含む半導体素子を有し、前記第１の電流電極が配置される第１面と、前記第１面と対向して前記第２の電流電極が配置される第２面とを更に有する半導体チップと、前記半導体チップの前記第１面において前記第１の電流電極に接続される面状部と、複数の第１の外部リードを有する端部とを含むリードフレームと、接続体と、前記接続体を介して、前記第２の電流電極と共通して接続される複数の第２の外部リードと、前記複数の第１の外部リードが配列される第１の側面と、前記複数の第２の外部リードが配列され前記第１の側面と対向する第２の側面と、前記半導体チップの前記第２面に対向する表面とを有するパッケージとを備える半導体装置である。前記接続体における前記半導体チップの前記第２面と接続する部分は、前記半導体チップの前記第２面と前記パッケージの前記表面との間に位置し、前記パッケージの前記表面上であって、前記複数の第一の外部リード及び前記複数の第二の外部リードのうち、前記第一の側面に配列した前記複数の第一の外部リードのうちの最端に位置する２つの第一の外部リードの一方に最も近い位置に唯一のエジェクタピン跡を残す。
【００１５】
この発明のうち請求項２にかかるものは、請求項１記載の半導体装置であって、前記半導体チップの前記第２の面に垂直な方向に沿った前記エジェクタピン跡の投影が前記半導体チップの端と交差する。
【００１６】
この発明のうち請求項３にかかるものは、請求項１又は請求項２に記載の半導体装置であって、前記接続体は、前記第２の電流電極のそれぞれ異なる箇所に接続する複数本の金属ワイヤである。
【００１７】
この発明のうち請求項４にかかるものは、請求項１又は請求項２に記載の半導体装置であって、前記接続体は金属板である。
【００１８】
この発明のうち請求項５にかかるものは、請求項４記載の半導体装置であって、前記金属板は、前記第２の電流電極に接続する第１の箇所と、前記複数の第２の外部リードに接続する第２の箇所と、前記第１の箇所及び第２の箇所より凸状をなす第３の箇所とを有する。
【００１９】
この発明のうち請求項６にかかるものは、請求項１ないし請求項５のいずれか一つに記載の半導体装置であって、前記半導体素子はゲート電極をさらに含み、前記パッケージの前記第２の側面には、前記ゲート電極に印加する電圧を制御する第３の端子が配置される。
【発明の効果】
【００２０】
本発明によれば、半導体装置の外形の厚さを薄くし、かつエジェクタピン跡が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様で、接続体を介して第２の電流電極と複数の第２の外部リードとを結線することができる。また第一及び第二の外部リードを見分けやすくする。
【発明を実施するための最良の形態】
【００２１】
実施の形態１．
図１は本発明の実施の形態１にかかる半導体装置であるトランジスタ２００の外観を例示する平面図である。図２はトランジスタ２００の内部を例示する平面図である。図３は図１の切断個所ＢＢに沿った、トランジスタ２００の断面図である。
【００２２】
トランジスタ２００はその外観上、樹脂パッケージ２０と、外部リード４１〜４８を備えている。但し図２においては樹脂パッケージ２０の内部を示すべく、樹脂パッケージ２０はその輪郭のみを破線で示している。樹脂パッケージ２０は相互に対向する第１及び第２の側面２３，２４と、相互に対向する上面２１及び底面２５を有している。外部リード４１〜４４は第１の側面２３に突出して配置されており、外部リード群４０を構成している。外部リード４５〜４８は第２の側面２４に突出して配置されており、外部リード群４９を構成している。
【００２３】
トランジスタ２００は樹脂パッケージ２０の内部に半導体チップ１と、リードフレーム５と、ボンディングワイヤ４とを備えている。リードフレーム５は外部リード群４０をその端部に有し、底面２５側から半導体チップ１を載置する面状部５１も有している。つまり底面２５はリードフレーム５よりも半導体チップ１から遠い。ボンディングワイヤ４の一端は上面２１側から半導体チップ１にボンディングし、他端は外部リード群４９と接続されている。つまり上面２１はワイヤ４よりも半導体チップ１から遠い。
【００２４】
図４は、半導体チップ１と面状部５１との境界近傍を拡大して示す断面図である。半導体チップ１が電力用のＭＯＳトランジスタである場合、通常はその第１面１ａ側にはドレイン電極が配置され、第１面１ａと対向する第２面１ｂにソース電極及びゲート電極が配置される。本発明においては第１面１ａには面状部５１が接続され、外部リード４１〜４４は外部ドレイン電極Ｄとして機能する。一方、ワイヤ４は複数設けられ、そのうちの１本は半導体チップ１のゲート電極１ｇと外部リード４５とを結線する。これにより外部リード４５は外部ゲート電極Ｇとして機能する。残りのワイヤ４は外部リード４６〜４８と第２面１ｂのソース電極とを結線する。
【００２５】
図３及び図４を参照して、半導体チップ１の第２面１ｂに垂直な方向に沿ったエジェクタピン跡２２の投影が半導体チップ１の端と交差している。また樹脂パッケージ２０の上面２１は半導体チップ１の第２面１ｂと対向する。ボンディングワイヤ４において半導体チップ１の第２面１ｂと接続する部分は、半導体チップ１の上面２１と樹脂パッケージ２０の上面２１との間に位置する。外部ゲート電極Ｇを用いてゲート電極に印加する電圧が制御される。
【００２６】
トランジスタ２００が電力用半導体、例えば半導体チップ１がＭＯＳトランジスタである場合、当該ＭＯＳトランジスタ内での電流経路の両端となる一対の電流電極、すなわちソース、ドレインについてオン電圧を低減することが望ましい。これはトランジスタ２００がＴＳＳＯＰ型の形状を採って、携帯機器に適用される場合に特に望まれる。かかる携帯機器では電力消費を低減する目的で、その動作電圧も低く設定されるからである。
【００２７】
上記のオン電圧を低減するためには半導体チップ１の表面のシート抵抗を低減することが望ましい。そしてシート抵抗を低減すべく、外部リード４６〜４８と結線される複数のワイヤ４は、第２面１ｂのソース電極上に分散してボンディングされる。より具体的には、複数のワイヤ４は、ソース電極のそれぞれ異なる箇所に接続する金属ワイヤである。このような複数のボンディングは、ワイヤ４での電流集中の回避にも寄与する。なお、外部リード４６〜４８は図２に示される様に、一体に形成することができる。
【００２８】
本実施の形態においても周知の技術により、半導体チップ１をリードフレーム５にボンディングし、ボンディングワイヤ４による結線を行い、更に樹脂を用いた封止処理を行って樹脂パッケージ２０が形成される。樹脂パッケージ２０には、その上面２１においてエジェクタピン跡２２が穿たれる。但しエジェクタピン跡２２は第１の側面２３側に位置する。外部リード４６〜４８は第２の側面２４に配列されるので、ワイヤ４はエジェクタピン跡２２と半導体チップ１との間の領域を除いても、第２面１ｂに広く分散してボンディングさせることができる。そしてボンディングワイヤ４が半導体チップ１上で懸架される高さを大きくしても、エジェクタピン跡２２によって、ボンディングワイヤ４が上面２１から樹脂パッケージ２０の外部へと露出する可能性は非常に低くなる。
【００２９】
以上のようにして本実施の形態にかかる半導体装置の構造によれば、トランジスタ、特に電力用のトランジスタの外形の厚さを薄くし、かつエジェクタピン跡が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様でボンディングワイヤによる結線が可能となる。
【００３０】
なお、エジェクタピン跡２２を用いて外部リード４１〜４８を見分けやすくなるという利点もある。例えば唯一のエジェクタピン跡２２を、外部リード４１〜４８のうち、第１の側面２３に配列した外部リード４１〜４４のうちの最端に位置する２つの外部リード４１，４４の一方である外部リード４１の近傍に残すことにより、外部リード４１〜４８が見分けやすくなる。
【００３１】
実施の形態２．
図５及び図６は本発明の実施の形態２にかかる半導体装置であるトランジスタ２０１の内部を例示する平面図と断面図であり、それぞれ図２及び図３に対応する。
【００３２】
本実施の形態においては、トランジスタ２０１はトランジスタ２００とは、外部リード４６〜４８と第２面１ｂのソース電極とのボンディングを金属板６を採用している点でのみ異なっている。金属板６は第２面１ｂのソース電極上に広い領域で接続されるので、実施の形態１で示されたような複数のワイヤ４と同様に、半導体チップ１の表面のシート抵抗を低減する。またドレイン電極における電流の集中も小さい。
【００３３】
図６を参照して金属板６は、ソース電極に接続する箇所と、外部リード４６〜４８（図６では符号４９で纏めて示す）に接続する箇所と、これら二つの箇所から凸状をなす箇所とを有している。
【００３４】
上述の２つの実施の形態ではトランジスタ２００，２０１としてＭＯＳトランジスタを例示して説明したが、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）に本発明を適用することができる。特にストロボ発光用のＩＧＢＴにおいて高電流及びオン状態のロスとなる飽和電圧を低減する場合に、金属板６及びこれに相当する複数のワイヤ４による結線は望ましい。本発明をＩＧＢＴに適用する場合、上記説明においてドレイン電極はコレクタ電極、ソース電極はエミッタ電極に、それぞれ読み替えられる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１にかかる半導体装置の外形を例示する平面図である。
【図２】本発明の実施の形態１にかかる半導体装置の内部を例示する平面図である。
【図３】図１の切断個所ＢＢに沿った断面図である。
【図４】図３を拡大して示す断面図である。
【図５】本発明の実施の形態２にかかる半導体装置の内部を例示する平面図である。
【図６】本発明の実施の形態２にかかる半導体装置の断面図である。
【図７】従来の半導体装置の外形を例示する平面図である。
【図８】従来の半導体装置の内部を例示する平面図である。
【図９】図７の切断個所ＡＡに沿った断面図である。
【符号の説明】
【００３６】
１ 半導体チップ、１ａ 第１面、１ｂ 第２面、１ｇ ゲート電極、４ ワイヤ、５ リードフレーム、６ 金属板、２０ 樹脂パッケージ、２１ 上面、２２ エジェクタピン跡、２３ 第１の側面、２４ 第２の側面、２５ 底面、４１〜４８ 外部リード、５１ 面状部、Ｄ 外部ドレイン電極、Ｇ 外部ゲート電極、Ｓ 外部ソース電極。
【技術分野】
【０００１】
この発明は半導体装置に関し、特に電力用トランジスタの構造に関する。
【背景技術】
【０００２】
図７は従来の半導体装置であるトランジスタ１００の外観を例示する平面図である。ここではトランジスタ１００はＴＳＳＯＰ（thin shrink small outline package）型の外形を有している。ＴＳＳＯＰ型の外形においては、表面実装型で高さが約1.1mmに抑えられている。この故に、ＴＳＳＯＰ型の外形を有する電力用トランジスタは、携帯電話などの携帯機器に使用される半導体素子として好適である。
【０００３】
トランジスタ１００はその外観上、樹脂パッケージ２０と、外部リード群３０，３９とを備えている。樹脂パッケージ２０は第１及び第２の側面２３，２４を有しており、外部リード群３０，３９はそれぞれ第１及び第２の側面２３，２４から突出している。
【０００４】
図８はトランジスタ１００の内部を例示する平面図であり、樹脂パッケージ２０の内部を示すべく、樹脂パッケージ２０はその輪郭のみを破線で示している。また、図９は図８の切断個所ＡＡに沿った、トランジスタ１００の断面図である。
【０００５】
トランジスタ１００は樹脂パッケージ２０の内部に半導体チップ１と、リードフレーム５と、ボンディングワイヤ４とを備えている。リードフレーム５は外部リード群３９をその端部に有し、樹脂パッケージ２０の底面２５側から半導体チップ１を載置する面状部５１も有している。ボンディングワイヤ４の一端は樹脂パッケージ２０の上面２１側から半導体チップ１にボンディングし、他端は外部リード群３０と接続されている。
【０００６】
外部リード群３０は外部ソース電極Ｓとして機能する外部リード３１，３２，３３と、外部ゲート電極Ｇとして機能する外部リード３４とを含んでいる。また外部リード群３９は外部ドレイン電極Ｄとして機能する外部リード３５，３６，３７，３８を含んでいる。
【０００７】
トランジスタ１００は周知の技術により、半導体チップ１をリードフレーム５にボンディングし、ボンディングワイヤ４による結線を行い、更に樹脂を用いた封止処理を行って樹脂パッケージ２０が形成される。
【０００８】
なお、本願に関連する先行技術文献を下記に記す。
【０００９】
【特許文献１】特開平１０−０５０９１２号公報
【特許文献２】特開平０６−１４０４５０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
樹脂パッケージ２０は封止処理において成型されるので、一般的なプラスチックス成型の場合と同様に、成型用の金型からエジェクタピンで押し出されることにより金型から引き離される。このときの圧痕がエジェクタピン跡２２であり、樹脂パッケージ２０の上面２１に凹部を呈して残る。
【００１１】
トランジスタ１００が電力用トランジスタである場合には、電流破壊耐量を向上させたり、オン電圧を低減させるため、ボンディングワイヤ４が半導体チップ１の複数の個所から分散して外部リード３１，３２，３３へと接続することが望ましい。このような複数の結線を行うためには、ボンディングワイヤ４が半導体チップ１上で懸架される高さは大きいことが望ましい。
【００１２】
トランジスタ１００はＴＳＳＯＰ型の外形を呈しているので、樹脂パッケージ２０の厚さは薄い。しかもボンディングワイヤ４の一端は樹脂パッケージ２０の上面２１側で半導体チップ１と外部リード群３０と結線する。従ってボンディングワイヤ４が半導体チップ１上で懸架される高さを大きくすると、エジェクタピン跡２２によって、ボンディングワイヤ４が上面２１から樹脂パッケージ２０の外部へと露出する可能性がある。
【００１３】
本発明は上記の事情に鑑みてなされたもので、電力用トランジスタの外形の厚さを薄くし、かつエジェクタピン跡が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様でボンディングワイヤによる結線が可能な、半導体装置の構造を提供することを目的としている。
【課題を解決するための手段】
【００１４】
この発明のうち請求項１にかかるものは、第１の電流電極及び第２の電流電極を含む半導体素子を有し、前記第１の電流電極が配置される第１面と、前記第１面と対向して前記第２の電流電極が配置される第２面とを更に有する半導体チップと、前記半導体チップの前記第１面において前記第１の電流電極に接続される面状部と、複数の第１の外部リードを有する端部とを含むリードフレームと、接続体と、前記接続体を介して、前記第２の電流電極と共通して接続される複数の第２の外部リードと、前記複数の第１の外部リードが配列される第１の側面と、前記複数の第２の外部リードが配列され前記第１の側面と対向する第２の側面と、前記半導体チップの前記第２面に対向する表面とを有するパッケージとを備える半導体装置である。前記接続体における前記半導体チップの前記第２面と接続する部分は、前記半導体チップの前記第２面と前記パッケージの前記表面との間に位置し、前記パッケージの前記表面上であって、前記複数の第一の外部リード及び前記複数の第二の外部リードのうち、前記第一の側面に配列した前記複数の第一の外部リードのうちの最端に位置する２つの第一の外部リードの一方に最も近い位置に唯一のエジェクタピン跡を残す。
【００１５】
この発明のうち請求項２にかかるものは、請求項１記載の半導体装置であって、前記半導体チップの前記第２の面に垂直な方向に沿った前記エジェクタピン跡の投影が前記半導体チップの端と交差する。
【００１６】
この発明のうち請求項３にかかるものは、請求項１又は請求項２に記載の半導体装置であって、前記接続体は、前記第２の電流電極のそれぞれ異なる箇所に接続する複数本の金属ワイヤである。
【００１７】
この発明のうち請求項４にかかるものは、請求項１又は請求項２に記載の半導体装置であって、前記接続体は金属板である。
【００１８】
この発明のうち請求項５にかかるものは、請求項４記載の半導体装置であって、前記金属板は、前記第２の電流電極に接続する第１の箇所と、前記複数の第２の外部リードに接続する第２の箇所と、前記第１の箇所及び第２の箇所より凸状をなす第３の箇所とを有する。
【００１９】
この発明のうち請求項６にかかるものは、請求項１ないし請求項５のいずれか一つに記載の半導体装置であって、前記半導体素子はゲート電極をさらに含み、前記パッケージの前記第２の側面には、前記ゲート電極に印加する電圧を制御する第３の端子が配置される。
【発明の効果】
【００２０】
本発明によれば、半導体装置の外形の厚さを薄くし、かつエジェクタピン跡が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様で、接続体を介して第２の電流電極と複数の第２の外部リードとを結線することができる。また第一及び第二の外部リードを見分けやすくする。
【発明を実施するための最良の形態】
【００２１】
実施の形態１．
図１は本発明の実施の形態１にかかる半導体装置であるトランジスタ２００の外観を例示する平面図である。図２はトランジスタ２００の内部を例示する平面図である。図３は図１の切断個所ＢＢに沿った、トランジスタ２００の断面図である。
【００２２】
トランジスタ２００はその外観上、樹脂パッケージ２０と、外部リード４１〜４８を備えている。但し図２においては樹脂パッケージ２０の内部を示すべく、樹脂パッケージ２０はその輪郭のみを破線で示している。樹脂パッケージ２０は相互に対向する第１及び第２の側面２３，２４と、相互に対向する上面２１及び底面２５を有している。外部リード４１〜４４は第１の側面２３に突出して配置されており、外部リード群４０を構成している。外部リード４５〜４８は第２の側面２４に突出して配置されており、外部リード群４９を構成している。
【００２３】
トランジスタ２００は樹脂パッケージ２０の内部に半導体チップ１と、リードフレーム５と、ボンディングワイヤ４とを備えている。リードフレーム５は外部リード群４０をその端部に有し、底面２５側から半導体チップ１を載置する面状部５１も有している。つまり底面２５はリードフレーム５よりも半導体チップ１から遠い。ボンディングワイヤ４の一端は上面２１側から半導体チップ１にボンディングし、他端は外部リード群４９と接続されている。つまり上面２１はワイヤ４よりも半導体チップ１から遠い。
【００２４】
図４は、半導体チップ１と面状部５１との境界近傍を拡大して示す断面図である。半導体チップ１が電力用のＭＯＳトランジスタである場合、通常はその第１面１ａ側にはドレイン電極が配置され、第１面１ａと対向する第２面１ｂにソース電極及びゲート電極が配置される。本発明においては第１面１ａには面状部５１が接続され、外部リード４１〜４４は外部ドレイン電極Ｄとして機能する。一方、ワイヤ４は複数設けられ、そのうちの１本は半導体チップ１のゲート電極１ｇと外部リード４５とを結線する。これにより外部リード４５は外部ゲート電極Ｇとして機能する。残りのワイヤ４は外部リード４６〜４８と第２面１ｂのソース電極とを結線する。
【００２５】
図３及び図４を参照して、半導体チップ１の第２面１ｂに垂直な方向に沿ったエジェクタピン跡２２の投影が半導体チップ１の端と交差している。また樹脂パッケージ２０の上面２１は半導体チップ１の第２面１ｂと対向する。ボンディングワイヤ４において半導体チップ１の第２面１ｂと接続する部分は、半導体チップ１の上面２１と樹脂パッケージ２０の上面２１との間に位置する。外部ゲート電極Ｇを用いてゲート電極に印加する電圧が制御される。
【００２６】
トランジスタ２００が電力用半導体、例えば半導体チップ１がＭＯＳトランジスタである場合、当該ＭＯＳトランジスタ内での電流経路の両端となる一対の電流電極、すなわちソース、ドレインについてオン電圧を低減することが望ましい。これはトランジスタ２００がＴＳＳＯＰ型の形状を採って、携帯機器に適用される場合に特に望まれる。かかる携帯機器では電力消費を低減する目的で、その動作電圧も低く設定されるからである。
【００２７】
上記のオン電圧を低減するためには半導体チップ１の表面のシート抵抗を低減することが望ましい。そしてシート抵抗を低減すべく、外部リード４６〜４８と結線される複数のワイヤ４は、第２面１ｂのソース電極上に分散してボンディングされる。より具体的には、複数のワイヤ４は、ソース電極のそれぞれ異なる箇所に接続する金属ワイヤである。このような複数のボンディングは、ワイヤ４での電流集中の回避にも寄与する。なお、外部リード４６〜４８は図２に示される様に、一体に形成することができる。
【００２８】
本実施の形態においても周知の技術により、半導体チップ１をリードフレーム５にボンディングし、ボンディングワイヤ４による結線を行い、更に樹脂を用いた封止処理を行って樹脂パッケージ２０が形成される。樹脂パッケージ２０には、その上面２１においてエジェクタピン跡２２が穿たれる。但しエジェクタピン跡２２は第１の側面２３側に位置する。外部リード４６〜４８は第２の側面２４に配列されるので、ワイヤ４はエジェクタピン跡２２と半導体チップ１との間の領域を除いても、第２面１ｂに広く分散してボンディングさせることができる。そしてボンディングワイヤ４が半導体チップ１上で懸架される高さを大きくしても、エジェクタピン跡２２によって、ボンディングワイヤ４が上面２１から樹脂パッケージ２０の外部へと露出する可能性は非常に低くなる。
【００２９】
以上のようにして本実施の形態にかかる半導体装置の構造によれば、トランジスタ、特に電力用のトランジスタの外形の厚さを薄くし、かつエジェクタピン跡が存在しても、電流破壊耐量を向上させたり、オン電圧を低減させる態様でボンディングワイヤによる結線が可能となる。
【００３０】
なお、エジェクタピン跡２２を用いて外部リード４１〜４８を見分けやすくなるという利点もある。例えば唯一のエジェクタピン跡２２を、外部リード４１〜４８のうち、第１の側面２３に配列した外部リード４１〜４４のうちの最端に位置する２つの外部リード４１，４４の一方である外部リード４１の近傍に残すことにより、外部リード４１〜４８が見分けやすくなる。
【００３１】
実施の形態２．
図５及び図６は本発明の実施の形態２にかかる半導体装置であるトランジスタ２０１の内部を例示する平面図と断面図であり、それぞれ図２及び図３に対応する。
【００３２】
本実施の形態においては、トランジスタ２０１はトランジスタ２００とは、外部リード４６〜４８と第２面１ｂのソース電極とのボンディングを金属板６を採用している点でのみ異なっている。金属板６は第２面１ｂのソース電極上に広い領域で接続されるので、実施の形態１で示されたような複数のワイヤ４と同様に、半導体チップ１の表面のシート抵抗を低減する。またドレイン電極における電流の集中も小さい。
【００３３】
図６を参照して金属板６は、ソース電極に接続する箇所と、外部リード４６〜４８（図６では符号４９で纏めて示す）に接続する箇所と、これら二つの箇所から凸状をなす箇所とを有している。
【００３４】
上述の２つの実施の形態ではトランジスタ２００，２０１としてＭＯＳトランジスタを例示して説明したが、ＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）に本発明を適用することができる。特にストロボ発光用のＩＧＢＴにおいて高電流及びオン状態のロスとなる飽和電圧を低減する場合に、金属板６及びこれに相当する複数のワイヤ４による結線は望ましい。本発明をＩＧＢＴに適用する場合、上記説明においてドレイン電極はコレクタ電極、ソース電極はエミッタ電極に、それぞれ読み替えられる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１にかかる半導体装置の外形を例示する平面図である。
【図２】本発明の実施の形態１にかかる半導体装置の内部を例示する平面図である。
【図３】図１の切断個所ＢＢに沿った断面図である。
【図４】図３を拡大して示す断面図である。
【図５】本発明の実施の形態２にかかる半導体装置の内部を例示する平面図である。
【図６】本発明の実施の形態２にかかる半導体装置の断面図である。
【図７】従来の半導体装置の外形を例示する平面図である。
【図８】従来の半導体装置の内部を例示する平面図である。
【図９】図７の切断個所ＡＡに沿った断面図である。
【符号の説明】
【００３６】
１ 半導体チップ、１ａ 第１面、１ｂ 第２面、１ｇ ゲート電極、４ ワイヤ、５ リードフレーム、６ 金属板、２０ 樹脂パッケージ、２１ 上面、２２ エジェクタピン跡、２３ 第１の側面、２４ 第２の側面、２５ 底面、４１〜４８ 外部リード、５１ 面状部、Ｄ 外部ドレイン電極、Ｇ 外部ゲート電極、Ｓ 外部ソース電極。
【特許請求の範囲】
【請求項１】
第１の電流電極及び第２の電流電極を含む半導体素子を有し、前記第１の電流電極が配置される第１面と、前記第１面と対向して前記第２の電流電極が配置される第２面とを更に有する半導体チップと、
前記半導体チップの前記第１面において前記第１の電流電極に接続される面状部と、複数の第１の外部リードを有する端部とを含むリードフレームと、
接続体と、
前記接続体を介して、前記第２の電流電極に接続される複数の第２の外部リードと、
前記複数の第１の外部リードが配列される第１の側面と、前記複数の第２の外部リードが配列され前記第１の側面と対向する第２の側面と、前記半導体チップの前記第２面に対向する表面とを有するパッケージと
を備え、
前記接続体における前記半導体チップの前記第２面と接続する部分は、前記半導体チップの前記第２面と前記パッケージの前記表面との間に位置し、
前記パッケージの前記表面上であって、前記複数の第一の外部リード及び前記複数の第二の外部リードのうち、前記第一の側面に配列した前記複数の第一の外部リードのうちの最端に位置する２つの第一の外部リードの一方に最も近い位置に唯一のエジェクタピン跡を残す半導体装置。
【請求項２】
前記半導体チップの前記第２の面に垂直な方向に沿った前記エジェクタピン跡の投影が前記半導体チップの端と交差する、請求項１記載の半導体装置。
【請求項３】
前記接続体は、前記第２の電流電極のそれぞれ異なる箇所に接続する複数本の金属ワイヤである請求項１又は請求項２記載の半導体装置。
【請求項４】
前記接続体は金属板である、請求項１又は請求項２記載の半導体装置。
【請求項５】
前記金属板は、前記第２の電流電極に接続する第１の箇所と、前記複数の第２の外部リードに接続する第２の箇所と、前記第１の箇所及び第２の箇所より凸状をなす第３の箇所とを有する、請求項４記載の半導体装置。
【請求項６】
前記半導体素子は、ゲート電極をさらに含み、
前記パッケージの前記第２の側面には、前記ゲート電極に印加する電圧を制御する第３の端子が配置される、請求項１ないし請求項５のいずれか一つに記載の半導体装置。
【請求項１】
第１の電流電極及び第２の電流電極を含む半導体素子を有し、前記第１の電流電極が配置される第１面と、前記第１面と対向して前記第２の電流電極が配置される第２面とを更に有する半導体チップと、
前記半導体チップの前記第１面において前記第１の電流電極に接続される面状部と、複数の第１の外部リードを有する端部とを含むリードフレームと、
接続体と、
前記接続体を介して、前記第２の電流電極に接続される複数の第２の外部リードと、
前記複数の第１の外部リードが配列される第１の側面と、前記複数の第２の外部リードが配列され前記第１の側面と対向する第２の側面と、前記半導体チップの前記第２面に対向する表面とを有するパッケージと
を備え、
前記接続体における前記半導体チップの前記第２面と接続する部分は、前記半導体チップの前記第２面と前記パッケージの前記表面との間に位置し、
前記パッケージの前記表面上であって、前記複数の第一の外部リード及び前記複数の第二の外部リードのうち、前記第一の側面に配列した前記複数の第一の外部リードのうちの最端に位置する２つの第一の外部リードの一方に最も近い位置に唯一のエジェクタピン跡を残す半導体装置。
【請求項２】
前記半導体チップの前記第２の面に垂直な方向に沿った前記エジェクタピン跡の投影が前記半導体チップの端と交差する、請求項１記載の半導体装置。
【請求項３】
前記接続体は、前記第２の電流電極のそれぞれ異なる箇所に接続する複数本の金属ワイヤである請求項１又は請求項２記載の半導体装置。
【請求項４】
前記接続体は金属板である、請求項１又は請求項２記載の半導体装置。
【請求項５】
前記金属板は、前記第２の電流電極に接続する第１の箇所と、前記複数の第２の外部リードに接続する第２の箇所と、前記第１の箇所及び第２の箇所より凸状をなす第３の箇所とを有する、請求項４記載の半導体装置。
【請求項６】
前記半導体素子は、ゲート電極をさらに含み、
前記パッケージの前記第２の側面には、前記ゲート電極に印加する電圧を制御する第３の端子が配置される、請求項１ないし請求項５のいずれか一つに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００７−３１１８２９（Ｐ２００７−３１１８２９Ａ）
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願番号】特願２００７−２１８２２６（Ｐ２００７−２１８２２６）
【出願日】平成１９年８月２４日（２００７．８．２４）
【分割の表示】特願２００１−３０６３１１（Ｐ２００１−３０６３１１）の分割
【原出願日】平成１３年１０月２日（２００１．１０．２）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願日】平成１９年８月２４日（２００７．８．２４）
【分割の表示】特願２００１−３０６３１１（Ｐ２００１−３０６３１１）の分割
【原出願日】平成１３年１０月２日（２００１．１０．２）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]