半導体装置
【課題】 チップサイズの増大を抑制しつつ、半導体チップの特性検査によるボンディング用パッドの損傷を防止する。
【解決手段】 半導体ウェハＷには、能動領域が形成されたチップ領域１が配置され、チップ領域１はスクライブライン２を介して互いに隔てられ、チップ領域１の周辺部には、スクライブライン２上に延伸されるようにして電極パッド３が配置されている。
【解決手段】 半導体ウェハＷには、能動領域が形成されたチップ領域１が配置され、チップ領域１はスクライブライン２を介して互いに隔てられ、チップ領域１の周辺部には、スクライブライン２上に延伸されるようにして電極パッド３が配置されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、ボンディング用パッドおよびプローブ検査用パッドを半導体ウェハ上に配置する方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、半導体ウェハ上に形成された半導体チップの良否検査を行うために、ボンディング用パッドにプローブを接触させながら、半導体チップの電気的特性を測定することが行われている。
また、例えば、特許文献１、２には、ボンディング用パッドにプローブを接触させることでボンディング用パッドが損傷することを防止するため、ボンディング用パッドに接続されたプローブ検査用パッドをスクライブライン上に配置する方法が開示されている。
【特許文献１】特開平６−６１２９８号公報
【特許文献２】特開平７−１１１２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１、２に開示された方法では、スクライブライン上に配置されたプローブ検査用パッドとチップ領域上に配置されたボンディング用パッドとが配線を介して接続されるため、プローブ検査用パッドとボンディング用パッドとを接続するための配線を配置するための領域をチップ領域上に確保する必要があり、チップサイズの増大を招くという問題があった。
【０００４】
また、特許文献１、２に開示された方法では、プローブ検査用パッドはアルミニウムなどの金属にて構成されるため、プローブ検査用パッドをスクライブライン上に配置すると、半導体ウェハのダイシングに悪影響を及ぼすという問題があった。
そこで、本発明の目的は、チップサイズの増大を抑制しつつ、半導体チップの特性検査によるボンディング用パッドの損傷を防止することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、能動領域が形成された半導体チップと、前記半導体チップのスクライブライン上に延伸されるようにして前記半導体チップ上に形成された電極パッドとを備えることを特徴とする。
これにより、スクライブライン方向に電極パッドを拡大することが可能となり、チップサイズを増大させることなく、ボンディング用領域とプローブ検査用領域とを１個の電極パッドに別個に確保することができる。このため、ボンディング用領域の損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となり、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことができる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、能動領域が形成された半導体チップと、前記半導体チップ上に形成されたボンディング用パッドと、前記半導体チップのスクライブライン上にかかるように配置された特性検査用多結晶シリコン層と、前記ボンディング用パッドと前記特性検査用多結晶シリコン層とを接続する配線層とを備えることを特徴とする。
【０００７】
これにより、ボンディング用パッドと特性検査用パッドとを接続することを可能としつつ、特性検査用パッドを多結晶シリコン層で構成することができる。このため、ボンディング用パッドの損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となるとともに、特性検査用パッドをスクライブライン上に配置した場合においても、アルミニウムなどの金属膜がスクライブライン上に配置されることを防止することができる。このため、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことが可能となるとともに、半導体ウェハのダイシングに悪影響を及ぼすことを防止することができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記スクライブライン上にかかるように配置された特性検査用多結晶シリコン層は、前記能動領域に形成されたゲート電極に用いられる多結晶シリコン層の一部であることを特徴とする。
これにより、ゲート電極を形成する時に、プローブ検査用多結晶シリコン層をスクライブライン上に一括して形成することが可能となり、製造工程の増大を抑制しつつ、ボンディング用パッドの損傷を防止することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図である。
図１において、半導体ウェハＷには、能動領域が形成されたチップ領域１が配置され、チップ領域１はスクライブライン２を介して互いに隔てられている。そして、チップ領域１の周辺部には電極パッド３が配置され、電極パッド３は配線層４を介して能動領域に接続されている。また、チップ領域１に配置された電極パッド３は、スクライブライン２上に延伸されている。なお、スクライブライン２上に延伸された電極パッド３の形状は長方形とすることができる。
【００１０】
そして、チップ領域１の良否検査を行う場合、電極パッド３のスクライブライン２上の領域にプローブを接触させることにより、半導体ウェハＷの状態のままチップ領域１の特性検査を行うことができる。
そして、チップ領域１の特性検査が終了すると、スクライブライン２に沿って半導体ウェハＷをダイシングすることにより、チップ領域１が固片化された半導体チップを形成する。そして、チップ領域１が固片化された半導体チップが形成されると、半導体チップ上に残った電極パッド３にワイヤボンディングを行うことができる。
【００１１】
これにより、スクライブライン１の方向に電極パッド３を拡大することが可能となり、チップサイズを増大させることなく、ボンディング用領域とプローブ検査用領域とを１個の電極パッド３に別個に確保することができる。このため、ボンディング用領域の損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となり、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことができる。
【００１２】
図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図２（ａ）において、半導体基板１１には、能動領域が形成されたチップ領域ＲＬ１、ＲＬ２が配置され、チップ領域ＲＬ１、ＲＬ２はスクライブラインＲＳを介して互いに隔てられている。そして、半導体基板１１にはスクライブラインＲＳ上に延伸された素子分離絶縁膜１２が形成され、チップ領域ＲＬ１、ＲＬ２には、ゲート絶縁膜１３ａ、１３ｂをそれぞれ介してゲート電極１４ａ、１４ｂがそれぞれ形成されている。
【００１３】
そして、ゲート電極１４ａ、１４ｂの一方の側にはソース層１５ａ、１５ｂがそれぞれ形成されるとともに、ゲート電極１４ａ、１４ｂの他方の側にはドレイン層１６ａ、１６ｂがそれぞれ形成されている。また、素子分離絶縁膜１２上には、チップ領域ＲＬ１、ＲＬ２からスクライブラインＲＳ上にそれぞれ延伸された多結晶シリコン層２１ａ、２１ｂが形成されている。そして、ゲート電極１４ａ、１４ｂおよび多結晶シリコン層２１ａ、２１ｂ上には層間絶縁層１７が形成され、層間絶縁層１７上にはボンディング用パッド１９ａ、１９ｂおよび配線層２０が形成されている。
【００１４】
そして、ボンディング用パッド１９ａ、１９ｂは、層間絶縁層１７に埋め込まれた埋め込み配線１８ａ、１８ｂを介して多結晶シリコン層２１ａ、２１ｂに接続されている。また、層間絶縁層１７には、スクライブラインＲＳ上の多結晶シリコン層２１ａ、２１ｂを露出させる開口部２２が形成されている。
そして、チップ領域ＲＬ１、ＲＬ２の良否検査を行う場合、多結晶シリコン層２１ａ、２１ｂにプローブを接触させることにより、ウェハのままチップ領域ＲＬ１、ＲＬ２の特性検査を行うことができる。
【００１５】
そして、チップ領域ＲＬ１、ＲＬ２の特性検査が終了すると、図２（ｂ）に示すように、スクライブラインＲＳに沿って半導体基板１１をダイシングすることにより、チップ領域ＲＬ１、ＲＬ２が固片化された半導体チップを形成する。そして、チップ領域ＲＬ１、ＲＬ２が固片化された半導体チップが形成されると、半導体チップ上のボンディング用パッド１９ａ、１９ｂにワイヤボンディングを行うことができる。
【００１６】
これにより、ボンディング用パッド１９ａ、１９ｂと特性検査用パッドとを接続することを可能としつつ、特性検査用パッドを多結晶シリコン層２１ａ、２１ｂで構成することができる。このため、ボンディング用パッド１９ａ、１９ｂの損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となるとともに、特性検査用パッドをスクライブラインＲＳ上に配置した場合においても、アルミニウムなどの金属膜がスクライブラインＲＳ上に配置されることを防止することができる。このため、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことが可能となるとともに、半導体ウェハのダイシングに悪影響を及ぼすことを防止することができる。
【００１７】
なお、スクライブラインＲＳ上に延伸された多結晶シリコン層２１ａ、２１ｂは、ゲート電極１４ａ、１４ｂに用いられる多結晶シリコン層の一部から構成することができる。これにより、ゲート電極１４ａ、１４ｂを形成する時に、多結晶シリコン層２１ａ、２１ｂをスクライブラインＲＳ上に一括して形成することが可能となり、製造工程の増大を抑制しつつ、ボンディング用パッド１９ａ、１９ｂの損傷を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す平面図。
【図２】本発明の第２実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
【００１９】
Ｗ 半導体ウェハ、１、ＲＳ スクライブライン、２、ＲＬ１、ＲＬ２ チップ領域、３ 電極パッド、４ 配線層、１１ 半導体基板、１２ 素子分離絶縁膜、１３ａ、１３ｂ ゲート絶縁膜、１４ａ、１４ｂ ゲート電極、１５ａ、１５ｂ ソース層、１６ａ、１６ｂ ドレイン層、１７ 層間絶縁層、１８ａ、１８ｂ 埋め込み配線１９ａ、１９ｂ ボンディング用パッド、２０ 配線層、２１ａ、２１ｂ 多結晶シリコン層、２２ 開口部
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、ボンディング用パッドおよびプローブ検査用パッドを半導体ウェハ上に配置する方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体装置では、半導体ウェハ上に形成された半導体チップの良否検査を行うために、ボンディング用パッドにプローブを接触させながら、半導体チップの電気的特性を測定することが行われている。
また、例えば、特許文献１、２には、ボンディング用パッドにプローブを接触させることでボンディング用パッドが損傷することを防止するため、ボンディング用パッドに接続されたプローブ検査用パッドをスクライブライン上に配置する方法が開示されている。
【特許文献１】特開平６−６１２９８号公報
【特許文献２】特開平７−１１１２８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１、２に開示された方法では、スクライブライン上に配置されたプローブ検査用パッドとチップ領域上に配置されたボンディング用パッドとが配線を介して接続されるため、プローブ検査用パッドとボンディング用パッドとを接続するための配線を配置するための領域をチップ領域上に確保する必要があり、チップサイズの増大を招くという問題があった。
【０００４】
また、特許文献１、２に開示された方法では、プローブ検査用パッドはアルミニウムなどの金属にて構成されるため、プローブ検査用パッドをスクライブライン上に配置すると、半導体ウェハのダイシングに悪影響を及ぼすという問題があった。
そこで、本発明の目的は、チップサイズの増大を抑制しつつ、半導体チップの特性検査によるボンディング用パッドの損傷を防止することが可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、能動領域が形成された半導体チップと、前記半導体チップのスクライブライン上に延伸されるようにして前記半導体チップ上に形成された電極パッドとを備えることを特徴とする。
これにより、スクライブライン方向に電極パッドを拡大することが可能となり、チップサイズを増大させることなく、ボンディング用領域とプローブ検査用領域とを１個の電極パッドに別個に確保することができる。このため、ボンディング用領域の損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となり、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことができる。
【０００６】
また、本発明の一態様に係る半導体装置によれば、能動領域が形成された半導体チップと、前記半導体チップ上に形成されたボンディング用パッドと、前記半導体チップのスクライブライン上にかかるように配置された特性検査用多結晶シリコン層と、前記ボンディング用パッドと前記特性検査用多結晶シリコン層とを接続する配線層とを備えることを特徴とする。
【０００７】
これにより、ボンディング用パッドと特性検査用パッドとを接続することを可能としつつ、特性検査用パッドを多結晶シリコン層で構成することができる。このため、ボンディング用パッドの損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となるとともに、特性検査用パッドをスクライブライン上に配置した場合においても、アルミニウムなどの金属膜がスクライブライン上に配置されることを防止することができる。このため、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことが可能となるとともに、半導体ウェハのダイシングに悪影響を及ぼすことを防止することができる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記スクライブライン上にかかるように配置された特性検査用多結晶シリコン層は、前記能動領域に形成されたゲート電極に用いられる多結晶シリコン層の一部であることを特徴とする。
これにより、ゲート電極を形成する時に、プローブ検査用多結晶シリコン層をスクライブライン上に一括して形成することが可能となり、製造工程の増大を抑制しつつ、ボンディング用パッドの損傷を防止することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の概略構成を示す平面図である。
図１において、半導体ウェハＷには、能動領域が形成されたチップ領域１が配置され、チップ領域１はスクライブライン２を介して互いに隔てられている。そして、チップ領域１の周辺部には電極パッド３が配置され、電極パッド３は配線層４を介して能動領域に接続されている。また、チップ領域１に配置された電極パッド３は、スクライブライン２上に延伸されている。なお、スクライブライン２上に延伸された電極パッド３の形状は長方形とすることができる。
【００１０】
そして、チップ領域１の良否検査を行う場合、電極パッド３のスクライブライン２上の領域にプローブを接触させることにより、半導体ウェハＷの状態のままチップ領域１の特性検査を行うことができる。
そして、チップ領域１の特性検査が終了すると、スクライブライン２に沿って半導体ウェハＷをダイシングすることにより、チップ領域１が固片化された半導体チップを形成する。そして、チップ領域１が固片化された半導体チップが形成されると、半導体チップ上に残った電極パッド３にワイヤボンディングを行うことができる。
【００１１】
これにより、スクライブライン１の方向に電極パッド３を拡大することが可能となり、チップサイズを増大させることなく、ボンディング用領域とプローブ検査用領域とを１個の電極パッド３に別個に確保することができる。このため、ボンディング用領域の損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となり、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことができる。
【００１２】
図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図２（ａ）において、半導体基板１１には、能動領域が形成されたチップ領域ＲＬ１、ＲＬ２が配置され、チップ領域ＲＬ１、ＲＬ２はスクライブラインＲＳを介して互いに隔てられている。そして、半導体基板１１にはスクライブラインＲＳ上に延伸された素子分離絶縁膜１２が形成され、チップ領域ＲＬ１、ＲＬ２には、ゲート絶縁膜１３ａ、１３ｂをそれぞれ介してゲート電極１４ａ、１４ｂがそれぞれ形成されている。
【００１３】
そして、ゲート電極１４ａ、１４ｂの一方の側にはソース層１５ａ、１５ｂがそれぞれ形成されるとともに、ゲート電極１４ａ、１４ｂの他方の側にはドレイン層１６ａ、１６ｂがそれぞれ形成されている。また、素子分離絶縁膜１２上には、チップ領域ＲＬ１、ＲＬ２からスクライブラインＲＳ上にそれぞれ延伸された多結晶シリコン層２１ａ、２１ｂが形成されている。そして、ゲート電極１４ａ、１４ｂおよび多結晶シリコン層２１ａ、２１ｂ上には層間絶縁層１７が形成され、層間絶縁層１７上にはボンディング用パッド１９ａ、１９ｂおよび配線層２０が形成されている。
【００１４】
そして、ボンディング用パッド１９ａ、１９ｂは、層間絶縁層１７に埋め込まれた埋め込み配線１８ａ、１８ｂを介して多結晶シリコン層２１ａ、２１ｂに接続されている。また、層間絶縁層１７には、スクライブラインＲＳ上の多結晶シリコン層２１ａ、２１ｂを露出させる開口部２２が形成されている。
そして、チップ領域ＲＬ１、ＲＬ２の良否検査を行う場合、多結晶シリコン層２１ａ、２１ｂにプローブを接触させることにより、ウェハのままチップ領域ＲＬ１、ＲＬ２の特性検査を行うことができる。
【００１５】
そして、チップ領域ＲＬ１、ＲＬ２の特性検査が終了すると、図２（ｂ）に示すように、スクライブラインＲＳに沿って半導体基板１１をダイシングすることにより、チップ領域ＲＬ１、ＲＬ２が固片化された半導体チップを形成する。そして、チップ領域ＲＬ１、ＲＬ２が固片化された半導体チップが形成されると、半導体チップ上のボンディング用パッド１９ａ、１９ｂにワイヤボンディングを行うことができる。
【００１６】
これにより、ボンディング用パッド１９ａ、１９ｂと特性検査用パッドとを接続することを可能としつつ、特性検査用パッドを多結晶シリコン層２１ａ、２１ｂで構成することができる。このため、ボンディング用パッド１９ａ、１９ｂの損傷を防止しつつ、半導体チップのプローブ検査を行うことが可能となるとともに、特性検査用パッドをスクライブラインＲＳ上に配置した場合においても、アルミニウムなどの金属膜がスクライブラインＲＳ上に配置されることを防止することができる。このため、半導体チップの良否検査を精度よく行うことを可能としつつ、ワイヤボンディングを安定的に行うことが可能となるとともに、半導体ウェハのダイシングに悪影響を及ぼすことを防止することができる。
【００１７】
なお、スクライブラインＲＳ上に延伸された多結晶シリコン層２１ａ、２１ｂは、ゲート電極１４ａ、１４ｂに用いられる多結晶シリコン層の一部から構成することができる。これにより、ゲート電極１４ａ、１４ｂを形成する時に、多結晶シリコン層２１ａ、２１ｂをスクライブラインＲＳ上に一括して形成することが可能となり、製造工程の増大を抑制しつつ、ボンディング用パッド１９ａ、１９ｂの損傷を防止することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係る半導体装置の概略構成を示す平面図。
【図２】本発明の第２実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
【００１９】
Ｗ 半導体ウェハ、１、ＲＳ スクライブライン、２、ＲＬ１、ＲＬ２ チップ領域、３ 電極パッド、４ 配線層、１１ 半導体基板、１２ 素子分離絶縁膜、１３ａ、１３ｂ ゲート絶縁膜、１４ａ、１４ｂ ゲート電極、１５ａ、１５ｂ ソース層、１６ａ、１６ｂ ドレイン層、１７ 層間絶縁層、１８ａ、１８ｂ 埋め込み配線１９ａ、１９ｂ ボンディング用パッド、２０ 配線層、２１ａ、２１ｂ 多結晶シリコン層、２２ 開口部
【特許請求の範囲】
【請求項１】
能動領域が形成された半導体チップと、
前記半導体チップのスクライブライン上に延伸されるようにして前記半導体チップ上に形成された電極パッドとを備えることを特徴とする半導体装置。
【請求項２】
能動領域が形成された半導体チップと、
前記半導体チップ上に形成されたボンディング用パッドと、
前記半導体チップのスクライブライン上にかかるように配置された特性検査用多結晶シリコン層と、
前記ボンディング用パッドと前記特性検査用多結晶シリコン層とを接続する配線層とを備えることを特徴とする半導体装置。
【請求項３】
前記スクライブライン上にかかるように配置された特性検査用多結晶シリコン層は、前記能動領域に形成されたゲート電極に用いられる多結晶シリコン層の一部であることを特徴とする請求項２記載の半導体装置。
【請求項１】
能動領域が形成された半導体チップと、
前記半導体チップのスクライブライン上に延伸されるようにして前記半導体チップ上に形成された電極パッドとを備えることを特徴とする半導体装置。
【請求項２】
能動領域が形成された半導体チップと、
前記半導体チップ上に形成されたボンディング用パッドと、
前記半導体チップのスクライブライン上にかかるように配置された特性検査用多結晶シリコン層と、
前記ボンディング用パッドと前記特性検査用多結晶シリコン層とを接続する配線層とを備えることを特徴とする半導体装置。
【請求項３】
前記スクライブライン上にかかるように配置された特性検査用多結晶シリコン層は、前記能動領域に形成されたゲート電極に用いられる多結晶シリコン層の一部であることを特徴とする請求項２記載の半導体装置。
【図１】
【図２】
【図２】
【公開番号】特開２００７−３６１４９（Ｐ２００７−３６１４９Ａ）
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願番号】特願２００５−２２１３７６（Ｐ２００５−２２１３７６）
【出願日】平成１７年７月２９日（２００５．７．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年２月８日（２００７．２．８）
【国際特許分類】
【出願日】平成１７年７月２９日（２００５．７．２９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]