回路基板及び電子装置
【課題】開示の技術によれば、回路基板の表面に形成される保護膜の膜厚の抑制と、該保護膜による回路基板の表面保護と、を実現しつつ、電極パッドに供給される半田ペーストを増加することができる。
【解決手段】
少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有する回路基板。
【解決手段】
少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有する回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、回路基板及び電子装置に関する。
【背景技術】
【０００２】
例えば電子装置に搭載される回路基板は、基板本体と、基板本体の表面に設けられる電極パッドと、基板本体の表面に設けられ、電極パッドに対応する位置に開口が形成された保護膜としてのソルダーレジストと、を備える。ソルダーレジストは、電極パッドに供給された半田材が溶融したときに該半田材が回路基板上を濡れ広がることを防止する機能と、回路基板の表面を保護する機能と、を有している。
【０００３】
以上のような回路基板の電極パッドに半田ペーストを供給する場合、いわゆる印刷法が採用されることがある。印刷法では、回路基板のソルダーレジスト上に半田マスク（印刷版）を載置し、該半田マスクに形成されたマスク開口を介して、ソルダーレジストの開口内に位置する電極パッドに半田ペーストを供給する。
【０００４】
回路基板に電子部品を実装する場合には、回路基板の電極パッドに供給された半田ペースト上に、電子部品のリード端子を搭載して、リフロー炉内で半田ペーストを加熱する。半田ペーストが溶融すると、該半田ペースト上に載置されていた電子部品のリード端子は、電子部品の重さにより、半田ペースト内に沈み込む。これにより、電子部品のリード端子は、半田ペースト中の半田材料により回路基板の電極パッドに接合され、該電極パッドに電気的に接続される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−３３５７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、電子部品のリード端子の高さは、必ずしも均一ではない。又、回路基板あるいは電子部品の形状は、必ずしも設計どおりではない。さらに、回路基板及び電子部品に反りなどの変形が生じることもある。このため、電極パッド及びリード端子の間隔には、通常「ばらつき」が発生する。
【０００７】
電極パッドに供給される半田ペーストの分量が少ないと、半田ペーストの溶融により電子部品が沈み込んでも、半田ペーストが電極パッド及びリード端子の間隔の「ばらつき」を吸収しきれず、一部のリード端子では、電極パッド及びリード端子間の接続不良が発生することがある。特に近年、電極パッド（及びリード端子）の狭ピッチ化に付随して、電極パッド自身が小型化しているため、電極パッドに供給される半田ペーストが減少しており、益々、電極パッド及びリード端子間の接続不良が発生しやすい状況となっている。
【０００８】
そこで、電極パッド及びリード端子間の接続不良を減らすために、例えば１５０μｍの半田マスクの板厚を例えば２００μｍまで増加して、電極パッド上に供給される半田ペーストを増量することがある。しかし、半田マスクを厚くすると、半田マスクを回路基板から剥離するときに、半田ペーストがマスク開口内に残留してしまい、電極パッドに充分な分量、即ちリード端子間の高さのばらつきを吸収し得る分量の半田ペーストを供給できないことがある。
【０００９】
半田マスクを厚くせずに、電極パッドに供給される半田ペーストを増量するためには、例えばソルダーレジストの、電極パッドに対応する位置に形成される開口を大きくすることが考えられる。しかし、ソルダーレジストが回路基板の保護機能を有することを考慮すると、ソルダーレジストに形成される開口を大きくすることには限界がある。
【００１０】
又、半田マスクを厚くせずに、電極パッドに供給される半田ペーストを増量するためには、例えばソルダーレジストの膜厚を増加して、該ソルダーレジストの、電極パッドに対応する位置に形成される開口を深くすることが考えられる。しかし、ソルダーレジストの膜厚を増加すると、電極パッド上に供給される半田ペーストの厚さも増加するため、電子部品のリード端子がソルダーペースト内に沈み込む際に、大量の半田が開口内から回路基板上に流れ出し、所謂、半田ブリッジを引き起こすことがある。
【００１１】
そこで、開示の技術は、回路基板の表面に形成される保護膜の膜厚の抑制と、該保護膜による回路基板の表面保護と、を実現しつつ、電極パッドに供給される半田ペーストを増加することができる回路基板及び電子装置を提供する。
【課題を解決するための手段】
【００１２】
開示の技術の一観点によれば、少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有する回路基板が提供される。
【発明の効果】
【００１３】
開示の技術によれば、回路基板の表面に形成される保護膜の膜厚の抑制と、該保護膜による回路基板の表面保護と、を実現しつつ、電極パッドに供給される半田ペーストを増加することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態にかかる回路基板の概略図である。
【図２】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図３】第１の実施形態にかかる電子装置の概略図である。
【図４】第１の実施形態にかかる電子装置の製造工程の説明図である。
【図５】第１の実施形態にかかる電子装置の製造工程の説明図である。
【図６】第２の実施形態にかかる回路基板の概略図である。
【図７】第３の実施形態にかかる電子装置の概略図である。
【図８】第４の実施形態にかかる回路基板の製造工程の説明図である。
【図９】第４の実施形態にかかる回路基板の製造工程の説明図である。
【図１０】第４の実施形態にかかる回路基板の製造工程の説明図である。
【図１１】第５の実施形態にかかる回路基板の概略図である。
【図１２】第５の実施形態にかかる回路基板の製造工程の説明図である。
【図１３】第６の実施形態にかかる回路基板の概略図である。
【発明を実施するための形態】
【００１５】
［第１の実施形態］
先ず、図１〜図５を参照して、第１の実施形態を説明する。
（回路基板１０の構成）
図１は、第１の実施形態にかかる回路基板１０の概略図であって、図１（ａ）は回路基板１０の表面、図１（ｂ）は図１（ａ）の１ｂ−１ｂ線における断面を、それぞれ示している。
【００１６】
図１に示すように、回路基板１０は、基材１１と、多層配線層１２と、電極パッド１３と、第１のソルダーレジスト１４と、第２のソルダーレジスト１５と、を備える。回路基板１０の種類は、特に限定されるものではなく、例えば、プリント基板、又はセラミック基板を用いても良い。
【００１７】
基材１１は、平面視で長方形状に形成されている。回路基板１０がプリント基板であれば、基材１１の材料として、例えばガラス繊維にエポキシ樹脂を含浸させたものが用られる。又、回路基板１０がセラミック基板であれば、基材１１の材料として、例えばアルミナセラミックスなどが用いられる。
【００１８】
多層配線層１２は、基材１１上に配置された配線パターン１２ａと、配線パターン１２ａ上に配置された絶縁層１２ｂと、絶縁層１２ｂに埋め込まれ、配線パターン１２ａ及び電極パッド１３を電気的に接続するビア１２ｃと、を備える。配線パターン１２ａは、基材１１の表面に貼り付けられた金属箔などをパターニングしたものである。配線パターン１２ａの材料は、例えば銅やアルミなどの金属を用いても良い。絶縁層１２ｂの材料は、例えばエポキシ樹脂又はポリイミド樹脂などを用いても良い。ビア１２ｃの材料は、例えば銅やアルミなどの金属を用いても良い。
【００１９】
電極パッド１３は、多層配線層１２の絶縁層１２ｂ上に、マトリクス状に配列されていている。電極パッド１３は、例えば平面視で長方形状に形成され、それぞれのパッド表面には、後述する電子部品２０のリード端子２２Ｓ、２２Ｌが接続される。電極パッド１３の材料は、例えば銅などの金属を用いても良い。電極パッド１３の表面（周面を含む）にニッケル及び金などの鍍金層を形成しても良い。電極パッド１３の厚さは、例えば４０μｍ〜６０μｍとする。電極パッド１３のピッチＰは、後述する電子部品２０のリード端子２２Ｓ、２２Ｌのピッチに対応するものであり、例えば１．０ｍｍ〜１．２７ｍｍとする。しかし、本実施形態にかかる電極パッド１３のピッチＰは、これに限定されるものではなく、電子部品２０のリード端子２２Ｓ、２２Ｌのピッチに応じて、例えば０．４ｍｍ〜１．０ｍｍとしても良い。電極パッド１３の幅Ｗ（ピッチＰの方向における幅）は、例えば０．１ｍｍ〜０．４ｍｍとする。但し、電極パッド１３のピッチＰに応じて、電極パッド１３の幅Ｗを０．１ｍｍ未満としても良い。
【００２０】
第１、第２のソルダーレジスト１４、１５は、回路基板１０の表面保護膜として用いられものであり、回路基板１０の表面を保護する機能の他、電極パッド１３上で溶融した半田材が回路基板１０上に濡れ広がることを防止する機能を備えている。
【００２１】
第１のソルダーレジスト１４は、多層配線層１２の絶縁層１２ｂ上に配置され、電極パッド１３に対応する位置には、それぞれ第１の開口１４ａが形成されている。第１の開口１４ａは、それぞれ電極パッド１３を包囲していて、電極パッド１３及び第１の開口１４ａの隙間からは、下地の絶縁層１２ｂが露出している。このように、本実施形態では、電極パッド１３の周囲に、第１のソルダーレジスト１４が存在しない領域を配置して、電極パッド１３の側面を露出させている。このため、後述する半田部材３０を、電極パッド１３の表面だけでなく、電極パッド１３の側面にも接合することができる。但し、第１のソルダーレジスト１４は、多層配線層１２を保護する役割を有しているため、電極パッド１３から大きく遠ざけることは出来ない。従って、電極パッド１３の周面から第１の開口１４ａの内面までの寸法Ｌ１は、例えば５０μｍ〜１００μｍに設定される。なお、第１の開口１４ａの形状は、電極パッド１３の形状に対応させても良い。第１のソルダーレジスト１４の材料は、例えば熱硬化性樹脂や感光性樹脂とする。第１のソルダーレジスト１４の膜厚は、例えば１μｍ〜４５μｍとする。
【００２２】
第２のソルダーレジスト１５は、第１のソルダーレジスト１４上に配置され、電極パッド１３に対応する位置、即ち第１の開口１４ａに対応する位置には、それぞれ第２の開口１５ａが形成されている。第２の開口１５ａは、それぞれ電極パッド１３及び第１の開口１４ａを包囲していて、第２の開口１５ａからは、第１のソルダーレジスト１４が露出している。即ち、第１のソルダーレジスト１４は、第２のソルダーレジスト１５の第２の開口１５ａの内側まで延在している。これにより、電極パッド１３の周囲には、第１、第２の開口１４ａ、１５ａにより規定される半田収容領域１６が形成される。半田収容領域１６は、後述する電子装置を製造するときに、半田ペーストＰを収容するものである。第１の開口１４ａの内面から第２の開口１５ａの内面までの寸法Ｌ２は、必要な半田ペーストＰの体積、半田マスクＭｓのマスク開口Ｍｓｏの内部容積、第１の開口１４ａの内部容積、及び電極パッド１３の体積などにより決定されるものであるが、本実施形態では、例えば１０μｍ〜１００μｍに設定される。なお、第２の開口１５ａの形状は、例えば第１の開口１４ａの形状に対応させても良い。第２のソルダーレジスト１５の材料は、特に限定されるものではないが、絶縁性及び難燃性を有していれば、例えば熱硬化性樹脂や感光性樹脂などの樹脂材料、基板マーキング用のシルク印刷で用いられるインク材、又はポリイミドテープやカプトンテープなどのテープ材を用いても良い。即ち、第２のソルダーレジスト１５の材料は、樹脂材料、インク材、テープ材など、絶縁性及び難燃性を有する、あらゆる材料を含むものとする。第２のソルダーレジスト１５の材料を第１のソルダーレジスト１４と異ならせても良い。第２のソルダーレジスト１５の膜厚は、第１のソルダーレジスト１４の膜厚と同等、例えば１μｍ〜４５μｍとする。第２の開口１５ａの内面及び第１の開口１４ａの距離Ｌ２は、隣接する電極パッド１３間に、少なくとも第２のソルダーレジスト１５が存在し得るように決定すれば良く、本実施形態では、例えば５０μｍ〜２００μｍとしている。
【００２３】
なお、本実施形態では、前述のように、第１、第２のソルダーレジスト１４、１５の膜厚を、それぞれ１μｍ〜４５μｍとしている。しかし、第１、第２のソルダーレジスト１４、１５の合計膜厚が１０μｍを下回ると、回路基板の表面が露出してしまい、回路基板を保護できない恐れがある。又、第１、第２のソルダーレジスト１４、１５の合計膜厚が５０μｍを上回ると、後述する電子部品２０が沈み込むときに、半田収容領域１６から多量の半田ペーストＰが溢れ出し、電極パッド１３間で半田ブリッジが生じるリスクが高まる。従って、第１、第２のソルダーレジスト１４、１５の膜厚は、両者の合計膜厚が１０μｍ〜５０μｍとなるように設定される。
（回路基板１０の製造工程）
図２は、第１の実施形態にかかる回路基板１０の製造工程の説明図である。
【００２４】
先ず、図２（ａ）に示すように、基板１７を準備する。基板１７は、回路基板１０から第１、第２のソルダーレジスト１４、１５を除いたものである。
【００２５】
次に、図２（ｂ）に示すように、基板１７の表面に、第１の開口１４ａを有する第１のソルダーレジスト１４を形成する。第１のソルダーレジスト１４の形成方法は、例えばスクリーン印刷などの印刷法を用いても良い。印刷用のマスクは、基板１７に搭載される所謂スクリーンであって、第１のソルダーレジスト１４の第１の開口１４ａに対応する形状及び寸法のマスク領域を有している。なお、第１のソルダーレジスト１４の形成後、第１のソルダーレジスト１４を、例えば加熱により硬化させても良い。
【００２６】
次に、図２（ｃ）に示すように、第１のソルダーレジスト１４上に、第２の開口１５ａを有する第２のソルダーレジスト１５を形成する。これにより、電極パッド１３の周囲に、第１、第２の開口１４ａ、１５ａにより規定される半田収容領域１６が形成される。第２のソルダーレジスト１５の形成後、第２のソルダーレジスト１５を、例えば加熱により硬化させても良い。第１のソルダーレジスト１４が硬化済であれば、第２のソルダーレジスト１５の形成中に、該第２のソルダーレジスト１５が歪むことがない。このため、第２のソルダーレジスト１５に第２の開口１５ａを精度よく形成することができる。第２のソルダーレジスト１５の形成方法は、第１のソルダーレジスト１４の形成方法と同様に、例えば印刷法を用いても良い。印刷用のマスクは、第１のソルダーレジスト１４に搭載される所謂スクリーンであって、第２のソルダーレジスト１４の第２の開口１５ａに対応する形状及び寸法のマスク領域を有している。
【００２７】
なお、第１、第２のソルダーレジスト１４、１５の膜厚、及び寸法Ｌ１、Ｌ２は、後述するように、電極パッド１３に供給される半田ペーストＰの体積に依存する。従って、第１、第２のソルダーレジスト１４、１５を形成する前に、電子部品２０のリード端子２２Ｓ、２２Ｌの高さのばらつきを測定して、該ばらつきを吸収できる半田ペーストＰの体積を算出する必要がある。該ばらつきを吸収できる半田ペーストＰの体積が求まれば、使用する半田マスクＭｓのマスク開口Ｍｓｏの内部容積と、電極パッド１３の体積と、に基づき、必要な半田収容領域１６の内部容積が定まるので、該半田収容領域１６の内部容積を確保できるように、第１、第２のソルダーレジスト１４、１５の膜厚、及び寸法Ｌ１、Ｌ２を決定すれば良い。
【００２８】
以上の製造工程により、本実施形態にかかる回路基板１０が製造される。
（電子装置の構成）
図３は、第１の実施形態にかかる電子製品の概略図である。なお、図３は、回路基板１０の詳細構造を省略している。
【００２９】
図３に示すように、電子装置は、回路基板１０と、電子部品２０と、半田部材３０と、を備える。
【００３０】
電子部品２０は、表面実装型の電子部品であって、部品本体２１と、複数のリード端子２２Ｓ、２２Ｌと、を備える。リード端子２２Ｓ、２２Ｌは、それぞれ部品本体２１の実装面２１ａから回路基板１０側に延在する第１の延在部２２ａと、第１の延在部２２ａから部品本体２１の実装面２１ａと平行に延在する第２の延在部２２ｂと、を備える。
【００３１】
本実施形態では、電子部品２０として、例えばサーバや伝送装置などの電子装置に搭載される基板対基板コネクタ、又はパソコンなどの電子装置に搭載されるＤＩＭＭ(Dual Inline Memory Module)メモリ用のコネクタなどを想定している。このため、本実施形態では、リード端子２２Ｓ、２２Ｌのピッチを、例えば１．０ｍｍ〜１．２７ｍｍとしている。
【００３２】
以上のような電子部品２０のリード端子２２Ｓ、２２Ｌは、半田部材３０を介して、それぞれ回路基板１０の電極パッド１３に接続されている。部品本体２１の実装面２１ａからリード端子２２Ｓ、２２Ｌの第２の延在部２２ｂまでの距離（高さ）は、リード端子２２Ｓ、２２Ｌごとに異なる。これは、電子部品２０の製造工程のばらつき、又は回路基板１０や電子部品２０の反りに起因するものである。このため、回路基板２０に実装されている電子部品２０のリード端子２２Ｓ、２２Ｌの中には、電極パッド１３に接触しているリード端子２２Ｌと、電極パッド２２に接触していないリード端子２２Ｓと、が含まれる。しかし、本実施形態では、後述するように、電極パッド１３上に、リード端子の高さのばらつきを吸収し得る充分な分量の半田部材３０が配置されているので、図３に示すように、リード端子２２Ｌ、２２Ｓの双方とも、それぞれ半田部材３０を介して、電極パッド１３に電気的に接続されている。
【００３３】
しかし、本実施形態にかかるリード端子２２Ｓ、２２Ｌのピッチは、これに限定されるものではなく、例えば０．４ｍｍ〜１．０ｍｍとしても良い。又、本実施形態にかかる電子部品２０は、コネクタ類に限定されるものではなく、他の電子部品であっても良い。さらに、端子の種類も限定されるものではなく、バンプ型の端子、その他の端子を用いても良い。
【００３４】
又、本実施形態では、電極パッド１３の平面形状を長方形状としているが、電子部品２０として、ＢＧＡタイプのパッケージを用いる場合、電極パッド１３の平面形状を円形とすることもある。
（電子装置の製造方法）
図４は、第１の実施形態にかかる電子装置の製造工程の説明図である。図５は、第１の実施形態にかかる電子装置の製造工程の説明図である。なお、図４、図５は、回路基板１０の詳細構造を省略している。
【００３５】
先ず、図４（ａ）に示すように、半田マスクＭｓを準備する。半田マスクＭｓは、例えばステンレスやアルミなどの可撓性を有する金属板に、半田ペーストＰを供給するためのマスク開口Ｍｓｏを形成したものである。マスク開口Ｍｓｏの位置、形状及び寸法は、第２のソルダーレジスト１５の第２の開口１５ａの位置、形状及び寸法に対応している。半田マスクＭｓの厚さは、後述する半田ペーストＰの供給量に応じて決定されるものであるが、本実施形態では、例えば１２０μｍ〜１５０μｍとしている。以上のような半田マスクＭｓを回路基板１０上に載置する。
【００３６】
なお、半田ペーストＰの供給量は、電子部品２０のリード端子２２Ｓ、２２Ｌのコプレナリティに応じて決定されるものである。例えばリード端子２２Ｓ、２２ＬのコプレナリティＣｐに電極パッド１３の面積を乗算したものを、半田ペーストＰの供給量としても良い。又、半田ペーストＰの供給量を決定する際に、リード端子２２Ｓ、２２ＬのコプレナリティＣｐだけでなく、電子部品２０又は回路基板１０の反りなどを考慮しても良い。
【００３７】
次に、図４（ｂ）に示すように、スキージＳを用いて、半田マスクＭｓ上に供給される半田ペーストＰを、マスク開口Ｍｓｏから第１、第２の開口１４ａ、１５ａ内に充填する。これにより、電極パッド１３上に、半田収容空間１６及びマスク開口Ｍｓｏに対応する分量の半田ペーストＰが供給される。即ち、電極パッド１３上に供給される半田ペーストＰの分量は、マスク開口Ｍｓｏの内部容積と、第１の開口１４ａの内部容積と、第２の開口１５ａの内部容積と、の合算値から電極パッド１３の体積を差し引いた分量となる。従って、第２のソルダーレジスト１５を備えていない回路基板に比べて、第２のソルダーレジスト１５の第２の開口１５ａの内部容積の分量だけ、より多くの半田ペーストＰを電極パッド１３上に供給することができる。これにより、半田マスクＭｓを厚くすることなく、電極パッド１３に供給される半田ペーストＰを増量することができる。
【００３８】
次に、図４（ｃ）に示すように、回路基板１０から半田マスクＭｓを取り除く。このとき、半田マスクＭｓの板厚が１２０μｍ〜１５０μｍと薄いので、半田ペーストＰは、マスク開口Ｍｓｏ内に残留することなく、回路基板１０の電極パッド１３上に残置される。
【００３９】
次に、図５（ａ）に示すように、電極パッド１３上に供給された半田ペーストＰ上に、それぞれ電子部品２０のリード端子２２Ｓ、２２Ｌを載置する。このとき、複数のリード端子２２Ｓ、２２Ｌの中には、半田ペーストＰに接触するリード端子２２Ｌと、半田ペーストＰに接触しないリード端子２２Ｓが含まれる。
【００４０】
次に、図５（ｂ）に示すように、電子部品２０が搭載された回路基板１０を、例えばリフロー炉内で加熱して、半田ペーストＰに含まれる半田粒子（図示しない）を溶融する。半田粒子が溶融すると、半田ペーストＰが流動化するため、半田ペーストＰ上に載置されていたリード端子２２Ｌは、電子部品２０の重さにより沈み込む。このとき、半田ペーストＰから離間していたリード端子２２Ｓも同様に、電子部品の重さにより沈み込む。又、溶融した半田粒子は、自身の表面張力により、電極パッド１３上に凝集して、電子部品２０のリード端子２２Ｓ、２２Ｌ側に盛り上がる。これにより、電子部品２０のリード端子２２Ｓ、２２Ｌは、溶融した半田粒子に取り込まれ、該溶融した半田粒子を介して、電極パッド１３に電気的に接続される。このとき、電極パッド１３上には、第２のソルダーレジスト１５の第２の開口１５ａの内部容積の分量だけ、より多くの半田ペーストＰが供給されているので、溶融した半田粒子は、より高く盛り上がる。従って、リード端子２２Ｓ、２２Ｌの高さに、例えば１５０μｍ以上の大きなばらつきがあっても、リード端子２２Ｓ、２２Ｌを確実に電極パッド１３に接続することができる。即ち、第２のソルダーレジスト１５を備えていない回路基板であれば、接続不良となるようなリード端子２２Ｓ、２２Ｌであっても、電極パッド１３に接続することができる。溶融した半田粒子は、自然冷却又は強制冷却により硬化して、前述の半田部材３０となる。
【００４１】
以上のように、本実施形態では、第１の開口１４ａを有する第１のソルダーレジスト１４上に、第１の開口１４ａよりも大きい第２の開口１５ａを有する第２のソルダーレジスト１５を形成している。このため、第１、第２のソルダーレジスト１４、１５の合計膜厚の抑制と、回路基板１０の表面保護と、を実現しつつ、リード端子２２Ｓ、２２Ｌの高さばらつきの吸収に必要な分量の半田ペーストＰを、電極パッド１３上に供給することができる。
【００４２】
要するに、従来のソルダーレジストの膜厚を単に増加しても、半田ペーストＰを増量することは可能であるが、前述したように、ソルダーレジストの膜厚に上限があるため、如何にソルダーレジストの膜厚を抑制しつつ、半田ペーストＰを増量するか、ということが重要になる。又、従来のソルダーレジストに形成される、電極パッドを露出させる開口を大きくしても、半田ペーストＰを増量することは可能であるが、前述したように、回路基板１０の表面保護を考慮すると、如何に回路基板１０の露出表面を減らしつつ、半田ペーストＰを増量するか、ということが重要になる。
【００４３】
そこで、本実施形態では、第１の開口１４ａが形成された第１のソルダーレジスト１４に、回路基板１０の保護機能を担わせ、第１の開口１４ａより大きい第２の開口１４ｂが形成された第２のソルダーレジスト１５に、半田ペーストＰの増量機能を担わせているのである。
【００４４】
なお、本実施形態では、第１、第２のソルダーレジスト１４、１５の膜厚を同等としているが、本発明は、これに限定されるものではない。例えば、第２のソルダーレジスト１５を第１のソルダーレジスト１４よりも厚くしても良い。第２の開口１５ａは、第１の開口１４ａよりも大きいので、第２のソルダーレジスト１５を第１のソルダーレジスト１４よりも厚くすれば、電極パッド１３上に供給される半田ペーストＰを、効率よく増量することができる。
［第２の実施形態］
次に、図６を参照して、第２の実施形態を説明する。
【００４５】
図６は、第２の実施形態にかかる回路基板４０の概略図であって、図６（ａ）は回路基板４０の表面、図６（ｂ）は図６（ａ）の６ｂ−６ｂ線における断面を、それぞれ示している。なお、図６の破断領域Ｈ１は、回路基板４０から第２のソルダーレジスト１５を除いた領域を示している。
【００４６】
図６に示すように、第２の実施形態にかかる回路基板４０は、第１の実施形態にかかる回路基板１０の絶縁層１２ｂ上に、さらに配線パターン１２ｄを備える。配線パターン１２ｄは、絶縁層１２ｂの表面に貼り付けられた例えば金属箔をパターニングしたものである。配線パターン１２ｄの材料は、例えば銅やアルミなどの金属を用いても良い。第１のソルダーレジスト１４は、該配線層１２ｄ及び絶縁層１２ｂ上に配置され、配線パターン１２ｄ上に、第１の開口１４ａを有している。第１の開口１４ａは、配線パターン１２ｄを部分的に露出させ、当該露出部分を電極パッド１３としている。即ち電極パッド１３は、第１の開口１４ａにより規定されている。
【００４７】
以上のように、第１のソルダーレジスト１４の第１の開口１４ａにより電極パッド１３を規定したとしても、第２のソルダーレジスト１５の第２の開口１５ａの内部容積の分量だけ、より多くの半田ペーストＰを電極パッド１３上に供給できる。このため、第１の実施形態と同様、大きなばらつきを有するリード端子２２Ｓ、２２Ｌを電極パッド１３に接続することができる。
［第３の実施形態］
次に、図７を参照して、第３の実施形態を説明する。
【００４８】
図７は、第３の実施形態にかかる電子装置の概略図である。なお、図７は、回路基板４１の詳細構造を省略している。
【００４９】
図７に示すように、第３の実施形態にかかる電子装置は、回路基板４１上に、電子部品２０と、電子部品５０と、が実装されている。回路基板４１は、第１の実施形態にかかる回路基板１０に、電子部品５０の実装領域を追加したものである。
【００５０】
電子部品５０は、部品本体５１と、複数の端子５２と、を備える。電子部品５０の端子５２は、それぞれ回路基板４１の実装領域に形成された電極パッド５３に、半田部材５４を介して接続されている。電子部品５０は、特に限定されるものではなく、例えば抵抗素子やコンデンサなどの受動部品、又はトランジスタなどの能動部品としても良い。
【００５１】
電極パッド５３に半田ペーストＰを供給するときにも、半田マスク（図示しない）が用いられる。このとき使用する半田マスクは、第１の実施形態で使用した半田マスクＭｓに、電極パッド５３に半田ペーストＰを供給するための開口を追加したものを用いれば良い。半田マスクは、半田マスクＭｓと同様、１２０μｍ〜１５０μｍの厚さであるため、回路基板５０に押し付けると、回路基板４１の凹凸に倣って撓る。このため、回路基板４１に半田マスクを押し付けて、スキージングするだけで、電極パッド５３それぞれに半田ペーストＰを供給することが出来る。
【００５２】
以上のように、回路基板４１に複数種の電子部品が実装されている場合、図７（ａ）に示すように、電子部品２０の実装領域だけに、第２のソルダーレジスト１５を形成しても良い。リード端子２２Ｓ、２２Ｌの高さに許容できないばらつきがある電子部品２０の実装領域だけに、第２のソルダーレジスト１５を形成することで、第２のソルダーレジスト１５の材料を必要最小限に減らすことができる。但し、図７（ｂ）に示すように、リード端子２２Ｓ、２２Ｌの高さに許容できないばらつきがある電子部品２０が少なくとも実装されるのであれば、電子部品２０の実装領域及び電子部品５０の実装領域の双方に、第２のソルダーレジスト１５を形成しても良い。
［第４の実施形態］
次に、図８−図１０を参照して、第４の実施形態を説明する。
【００５３】
図８は、第４の実施形態にかかる回路基板の製造方法の説明図である。図９は、第４の実施形態にかかる回路基板の製造方法の説明図である。図１０は、第４の実施形態にかかる回路基板の製造方法の説明図である。
【００５４】
図８（ａ）に示すように、基板１７を準備する。基板１７は、回路基板１０から第１、第２のソルダーレジスト１４、１５を除いたものである。
【００５５】
次に、図８（ｂ）に示すように、基板１７の表面に液状のフォトレジスト材料を供給して、第１のフォトレジスト膜１９ａを形成する。フォトレジスト材料としては、例えば感光性ポリイミド樹脂を用いても良い。フォトレジスト材料の供給法としては、例えばスプレー法を用いても良い。必要に応じて、第１のフォトレジスト膜１９ａを加熱しても良い。加熱温度及び加熱時間は、例えば８０℃、２０分〜３０分としても良い。第１のフォトレジスト膜１９ａの膜厚は、例えば１μｍ〜４５μｍとする。
【００５６】
次に、図８（ｃ）に示すように、第１のフォトマスクＭ１を用いて、第１のフォトレジスト膜１９ａを露光する。図中の符号Ｌ１は、露光用の光源を示している。第１のフォトマスクＭ１は、透光性のマスク開口Ｍ１ｏを有する。マスク開口Ｍ１ｏは、基板１７の上方に第１のフォトマスクＭ１を位置決めしたときに、電極パッド１３に対応する位置に配置され、それぞれ電極パッド１３より大きい長方形状に形成されている。従って、第１のフォトマスクＭ１を用いて、第１のフォトレジスト膜１９ａを露光すると、マスク開口Ｍ１ｏを透過した光が第１のフォトレジスト膜１９ａに照射されて、該第１のフォトレジスト膜１９ａに、第１のソルダーレジスト１４の第１の開口１４ａに対応する形状及び寸法の露光パターン（図示しない）が形成される。
【００５７】
次に、図９（ａ）に示すように、第１のフォトレジスト膜１９ａに現像液を供給して、第１のフォトレジスト膜１９ａの未露光領域を除去する。これにより、基板１７上に第１のソルダーレジスト１４が形成される。現像液は、第１のフォトレジスト膜１９ａの材料に応じて選択すれば良いが、例えばアルカリ水溶液を用いれば良い。続いて、第１のソルダーレジスト１４を加熱する。加熱温度及び加熱時間は、第１のフォトレジスト膜１９ａが感光性を呈さなくなるように設定される。そこで、本実施形態では、加熱温度を１００℃〜２００℃、加熱時間を５０分〜６０分とする。
【００５８】
次に、図９（ｂ）に示すように、第１のソルダーレジスト１４の表面に、液状のフォトレジスト材料を供給して、第２のフォトレジスト膜１９ｂを形成する。フォトレジスト材料としては、例えば感光性ポリイミド樹脂を用いても良い。フォトレジスト材料の供給法としては、例えばスプレー法を用いても良い。必要に応じて、第２のフォトレジスト膜１９ｂを加熱しても良い。加熱温度及び加熱時間は、例えば８０℃、２０分〜３０分としても良い。第２のフォトレジスト膜１９ｂの膜厚は、例えば１μｍ〜４５μｍとする。
【００５９】
但し、第１、第２のフォトレジスト膜１９ａ、１９ｂの膜厚は、両者の合計膜厚が１０μｍ〜５０μｍとなるように決定する。
【００６０】
次に、図９（ｃ）に示すように、第２のフォトマスクＭ２を用いて、第２のフォトレジスト膜１９ｂを露光する。図中の符号Ｌ２は、露光用の光源を示している。第２のフォトマスクＭ２は、透光性のマスク開口Ｍ２ｏを有する。マスク開口Ｍ２ｏは、基板１７の上方に第２のフォトマスクＭ２を位置決めしたときに、第１のフォトマスクＭ１のマスク開口Ｍ１ｏに対応する位置に配置され、それぞれ第１のフォトマスクＭ１のマスク開口Ｍ１ｏよりも大きい長方形状に形成されている。従って、第２のフォトマスクＭ２を用いて、第２のフォトレジスト膜１９ｂを露光すると、マスク開口Ｍ２ｏを透過した光が第２のフォトレジスト膜１９ｂに照射されて、該第２のフォトレジスト膜１９ｂに、第２のソルダーレジスト１５の第２の開口１５ａに対応する形状及び寸法の露光パターン（図示しない）が形成される。
【００６１】
次に、図１０に示すように、第２のフォトレジスト膜１９ｂに現像液を供給して、第２のフォトレジスト膜１９ｂの未露光部分を除去する。このとき、第１のソルダーレジスト１４は、感光性を有していないので、第１のソルダーレジスト１４が変形することはない。これにより、第１のソルダーレジスト１４上に第２のソルダーレジスト１５が形成される。現像液は、第２のフォトレジスト膜１９ｂのフォトレジスト材料に応じて選択すれば良いが、例えばアルカリ水溶液を用いれば良い。続いて、第２のソルダーレジスト１５を加熱する。加熱温度及び加熱時間は、第２のフォトレジスト膜１９ｂが感光性を呈さなくなるように設定される。そこで、本実施形態では、加熱温度を１００℃〜２００℃、加熱時間を５０分〜６０分とする。以上の製造方法により、本実施形態にかかる回路基板１０が製造される。
【００６２】
以上のように、フォトリソグラフィーにより第１、第２のソルダーレジスト１４、１５を形成すれば、第１、第２の開口１４ａ、１５ａの寸法及び形状を高精度にすることができるから、半田ペーストＰの供給量のばらつきを抑制することができる。
［第５の実施形態］
次に、図１１、図１２を参照して、第５の実施形態を説明する。
【００６３】
図１１は、第５の実施形態にかかる回路基板４２の概略図であって、図１１（ａ）は回路基板４２の表面、図１１（ｂ）は図１１（ａ）の１１ｂ−１１ｂ線における断面を、それぞれ示している。なお、図１１の破断領域Ｈ２は、回路基板４２から第１、第２のソルダーレジスト１４、１５を除いた領域を示している。図１２は、第５の実施形態にかかる回路基板の製造工程の説明図である。
【００６４】
図１１に示すように、第５の実施形態にかかる回路基板４２は、絶縁層１２ｂ上にダミーパターン（パターン）１８Ａを備え、該ダミーパターン１８Ａ上に、第１、第２のソルダーレジスト１４、１５が形成されている。ダミーパターン１８Ａは、平面視で梯子型に形成され、それぞれの枠状部内に電極パッド１３が配置されている。ダミーパターン１８Ａの厚さは、電極パッド１３と同様に、例えば４０μｍ〜６０μｍとされる。ダミーパターン１８Ａの寸法及び形状は、平面視で第２のソルダーレジスト１４と同等の寸法及び形状としても良い。ダミーパターン１８Ａの材料は、電極パッド１３と同様に、例えば銅又はアルミなどの金属を用いても良い。電極パッド１３と同様の材料を用いる場合、図１２（ａ）に示すように、多層配線層１２の絶縁層１２ｂ上に金属膜１３ｍを形成した後、該金属膜１３ｍをエッチングすることにより、図１２（ｂ）に示すように、電極パッド１３及びダミーパターン１８Ａを同時にパターニングする。こうすれば、別段の製造工程を追加する必要がないので、製造工程を簡単化することができる。なお、後述する第６の実施形態にかかるダミーパターン１８Ｂも同等の要領で製造しても良い。
【００６５】
以上のように、第５の実施形態では、第１、第２のソルダーレジスト１４、１５が該ダミーパターン１８Ａ上に形成されているので、第１、第２のソルダーレジスト１４、１５は、それぞれダミーパターン１８Ａの膜厚の分量だけ、電極パッド１３よりも高く盛り上がる。従って、第１の実施形態にかかる回路基板１０に比べて、より多くの半田ペーストＰを電極パッド１３上に供給することができる。
［第６の実施形態］
次に、図１３を参照して、第６の実施形態を説明する。
【００６６】
図１３は、第６の実施形態にかかる回路基板４３の平面図であって、図１３（ａ）は回路基板４３の表面、図１３（ｂ）は図１３（ａ）の１３ｂ−１３ｂ線における断面、をそれぞれ示している。なお、図１３の破断領域Ｈ３は、回路基板４３から第１、第２のソルダーレジスト１４、１５を除いた領域を示している。
【００６７】
図１３に示すように、第６の実施形態にかかる回路基板４３は、第５の実施形態にかかる回路基板４２の絶縁層１２ｂ上に、さらに配線パターン１２ｅを備える。配線パターン１２ｅは、絶縁層１２ｂの表面に貼り付けられた例えば金属箔をパターニングしたものである。配線パターン１２ｅの材料は、例えば銅やアルミなどの金属を用いても良い。第１のソルダーレジスト１４は、該配線パターン１２ｅ及び絶縁層１２ｂ上に配置され、配線パターン１２ｅ上には、第１の開口１４ａが形成されている。第１の開口１４ａは、配線パターン１２ｅを部分的に露出させ、当該露出部分を電極パッド１３としている。即ち、電極パッド１３は、第１の開口１４ａ規定されている。ダミーパターン１８Ｂは、電極パッド１３から延在する配線パターン１２ｅをダミーパターン１８Ｂの外側に引き出すために、配線パターン１２ｅに対応する位置に不連続部Ｓを備える。このように、ダミーパターン１８Ｂは、連続的に形成されている必要はない。ダミーパターン１８Ｂが不連続部Ｓを有していても、配線パターン１２ｅ及びダミーパターン１８Ｂの隙間を小さくすれば、第２のソルダーレジスト１５の高さに影響が出ることはない。従って、第５の実施形態と同様に、より多くの半田ペーストＰを電極パッドＰ上に供給することができる。
【符号の説明】
【００６８】
１０、４０、４１、４２、４３：回路基板
１１：基材
１３：電極パッド
１４：第１のソルダーレジスト
１４ａ：第１の開口
１５：第２のソルダーレジスト
１５ａ：第２の開口
１８Ａ：ダミーパターン
１８Ｂ：ダミーパターン
Ｍｓ：半田マスク
Ｍｓｏ：マスク開口
Ｍ１：第１のフォトマスク
Ｍ１ｏ：第１のマスク開口
Ｍ２：第２のフォトマスク
Ｍ２ｏ：第２のマスク開口
Ｐ：半田ペースト
【技術分野】
【０００１】
開示の技術は、回路基板及び電子装置に関する。
【背景技術】
【０００２】
例えば電子装置に搭載される回路基板は、基板本体と、基板本体の表面に設けられる電極パッドと、基板本体の表面に設けられ、電極パッドに対応する位置に開口が形成された保護膜としてのソルダーレジストと、を備える。ソルダーレジストは、電極パッドに供給された半田材が溶融したときに該半田材が回路基板上を濡れ広がることを防止する機能と、回路基板の表面を保護する機能と、を有している。
【０００３】
以上のような回路基板の電極パッドに半田ペーストを供給する場合、いわゆる印刷法が採用されることがある。印刷法では、回路基板のソルダーレジスト上に半田マスク（印刷版）を載置し、該半田マスクに形成されたマスク開口を介して、ソルダーレジストの開口内に位置する電極パッドに半田ペーストを供給する。
【０００４】
回路基板に電子部品を実装する場合には、回路基板の電極パッドに供給された半田ペースト上に、電子部品のリード端子を搭載して、リフロー炉内で半田ペーストを加熱する。半田ペーストが溶融すると、該半田ペースト上に載置されていた電子部品のリード端子は、電子部品の重さにより、半田ペースト内に沈み込む。これにより、電子部品のリード端子は、半田ペースト中の半田材料により回路基板の電極パッドに接合され、該電極パッドに電気的に接続される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−３３５７９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、電子部品のリード端子の高さは、必ずしも均一ではない。又、回路基板あるいは電子部品の形状は、必ずしも設計どおりではない。さらに、回路基板及び電子部品に反りなどの変形が生じることもある。このため、電極パッド及びリード端子の間隔には、通常「ばらつき」が発生する。
【０００７】
電極パッドに供給される半田ペーストの分量が少ないと、半田ペーストの溶融により電子部品が沈み込んでも、半田ペーストが電極パッド及びリード端子の間隔の「ばらつき」を吸収しきれず、一部のリード端子では、電極パッド及びリード端子間の接続不良が発生することがある。特に近年、電極パッド（及びリード端子）の狭ピッチ化に付随して、電極パッド自身が小型化しているため、電極パッドに供給される半田ペーストが減少しており、益々、電極パッド及びリード端子間の接続不良が発生しやすい状況となっている。
【０００８】
そこで、電極パッド及びリード端子間の接続不良を減らすために、例えば１５０μｍの半田マスクの板厚を例えば２００μｍまで増加して、電極パッド上に供給される半田ペーストを増量することがある。しかし、半田マスクを厚くすると、半田マスクを回路基板から剥離するときに、半田ペーストがマスク開口内に残留してしまい、電極パッドに充分な分量、即ちリード端子間の高さのばらつきを吸収し得る分量の半田ペーストを供給できないことがある。
【０００９】
半田マスクを厚くせずに、電極パッドに供給される半田ペーストを増量するためには、例えばソルダーレジストの、電極パッドに対応する位置に形成される開口を大きくすることが考えられる。しかし、ソルダーレジストが回路基板の保護機能を有することを考慮すると、ソルダーレジストに形成される開口を大きくすることには限界がある。
【００１０】
又、半田マスクを厚くせずに、電極パッドに供給される半田ペーストを増量するためには、例えばソルダーレジストの膜厚を増加して、該ソルダーレジストの、電極パッドに対応する位置に形成される開口を深くすることが考えられる。しかし、ソルダーレジストの膜厚を増加すると、電極パッド上に供給される半田ペーストの厚さも増加するため、電子部品のリード端子がソルダーペースト内に沈み込む際に、大量の半田が開口内から回路基板上に流れ出し、所謂、半田ブリッジを引き起こすことがある。
【００１１】
そこで、開示の技術は、回路基板の表面に形成される保護膜の膜厚の抑制と、該保護膜による回路基板の表面保護と、を実現しつつ、電極パッドに供給される半田ペーストを増加することができる回路基板及び電子装置を提供する。
【課題を解決するための手段】
【００１２】
開示の技術の一観点によれば、少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有する回路基板が提供される。
【発明の効果】
【００１３】
開示の技術によれば、回路基板の表面に形成される保護膜の膜厚の抑制と、該保護膜による回路基板の表面保護と、を実現しつつ、電極パッドに供給される半田ペーストを増加することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態にかかる回路基板の概略図である。
【図２】第１の実施形態にかかる回路基板の製造工程の説明図である。
【図３】第１の実施形態にかかる電子装置の概略図である。
【図４】第１の実施形態にかかる電子装置の製造工程の説明図である。
【図５】第１の実施形態にかかる電子装置の製造工程の説明図である。
【図６】第２の実施形態にかかる回路基板の概略図である。
【図７】第３の実施形態にかかる電子装置の概略図である。
【図８】第４の実施形態にかかる回路基板の製造工程の説明図である。
【図９】第４の実施形態にかかる回路基板の製造工程の説明図である。
【図１０】第４の実施形態にかかる回路基板の製造工程の説明図である。
【図１１】第５の実施形態にかかる回路基板の概略図である。
【図１２】第５の実施形態にかかる回路基板の製造工程の説明図である。
【図１３】第６の実施形態にかかる回路基板の概略図である。
【発明を実施するための形態】
【００１５】
［第１の実施形態］
先ず、図１〜図５を参照して、第１の実施形態を説明する。
（回路基板１０の構成）
図１は、第１の実施形態にかかる回路基板１０の概略図であって、図１（ａ）は回路基板１０の表面、図１（ｂ）は図１（ａ）の１ｂ−１ｂ線における断面を、それぞれ示している。
【００１６】
図１に示すように、回路基板１０は、基材１１と、多層配線層１２と、電極パッド１３と、第１のソルダーレジスト１４と、第２のソルダーレジスト１５と、を備える。回路基板１０の種類は、特に限定されるものではなく、例えば、プリント基板、又はセラミック基板を用いても良い。
【００１７】
基材１１は、平面視で長方形状に形成されている。回路基板１０がプリント基板であれば、基材１１の材料として、例えばガラス繊維にエポキシ樹脂を含浸させたものが用られる。又、回路基板１０がセラミック基板であれば、基材１１の材料として、例えばアルミナセラミックスなどが用いられる。
【００１８】
多層配線層１２は、基材１１上に配置された配線パターン１２ａと、配線パターン１２ａ上に配置された絶縁層１２ｂと、絶縁層１２ｂに埋め込まれ、配線パターン１２ａ及び電極パッド１３を電気的に接続するビア１２ｃと、を備える。配線パターン１２ａは、基材１１の表面に貼り付けられた金属箔などをパターニングしたものである。配線パターン１２ａの材料は、例えば銅やアルミなどの金属を用いても良い。絶縁層１２ｂの材料は、例えばエポキシ樹脂又はポリイミド樹脂などを用いても良い。ビア１２ｃの材料は、例えば銅やアルミなどの金属を用いても良い。
【００１９】
電極パッド１３は、多層配線層１２の絶縁層１２ｂ上に、マトリクス状に配列されていている。電極パッド１３は、例えば平面視で長方形状に形成され、それぞれのパッド表面には、後述する電子部品２０のリード端子２２Ｓ、２２Ｌが接続される。電極パッド１３の材料は、例えば銅などの金属を用いても良い。電極パッド１３の表面（周面を含む）にニッケル及び金などの鍍金層を形成しても良い。電極パッド１３の厚さは、例えば４０μｍ〜６０μｍとする。電極パッド１３のピッチＰは、後述する電子部品２０のリード端子２２Ｓ、２２Ｌのピッチに対応するものであり、例えば１．０ｍｍ〜１．２７ｍｍとする。しかし、本実施形態にかかる電極パッド１３のピッチＰは、これに限定されるものではなく、電子部品２０のリード端子２２Ｓ、２２Ｌのピッチに応じて、例えば０．４ｍｍ〜１．０ｍｍとしても良い。電極パッド１３の幅Ｗ（ピッチＰの方向における幅）は、例えば０．１ｍｍ〜０．４ｍｍとする。但し、電極パッド１３のピッチＰに応じて、電極パッド１３の幅Ｗを０．１ｍｍ未満としても良い。
【００２０】
第１、第２のソルダーレジスト１４、１５は、回路基板１０の表面保護膜として用いられものであり、回路基板１０の表面を保護する機能の他、電極パッド１３上で溶融した半田材が回路基板１０上に濡れ広がることを防止する機能を備えている。
【００２１】
第１のソルダーレジスト１４は、多層配線層１２の絶縁層１２ｂ上に配置され、電極パッド１３に対応する位置には、それぞれ第１の開口１４ａが形成されている。第１の開口１４ａは、それぞれ電極パッド１３を包囲していて、電極パッド１３及び第１の開口１４ａの隙間からは、下地の絶縁層１２ｂが露出している。このように、本実施形態では、電極パッド１３の周囲に、第１のソルダーレジスト１４が存在しない領域を配置して、電極パッド１３の側面を露出させている。このため、後述する半田部材３０を、電極パッド１３の表面だけでなく、電極パッド１３の側面にも接合することができる。但し、第１のソルダーレジスト１４は、多層配線層１２を保護する役割を有しているため、電極パッド１３から大きく遠ざけることは出来ない。従って、電極パッド１３の周面から第１の開口１４ａの内面までの寸法Ｌ１は、例えば５０μｍ〜１００μｍに設定される。なお、第１の開口１４ａの形状は、電極パッド１３の形状に対応させても良い。第１のソルダーレジスト１４の材料は、例えば熱硬化性樹脂や感光性樹脂とする。第１のソルダーレジスト１４の膜厚は、例えば１μｍ〜４５μｍとする。
【００２２】
第２のソルダーレジスト１５は、第１のソルダーレジスト１４上に配置され、電極パッド１３に対応する位置、即ち第１の開口１４ａに対応する位置には、それぞれ第２の開口１５ａが形成されている。第２の開口１５ａは、それぞれ電極パッド１３及び第１の開口１４ａを包囲していて、第２の開口１５ａからは、第１のソルダーレジスト１４が露出している。即ち、第１のソルダーレジスト１４は、第２のソルダーレジスト１５の第２の開口１５ａの内側まで延在している。これにより、電極パッド１３の周囲には、第１、第２の開口１４ａ、１５ａにより規定される半田収容領域１６が形成される。半田収容領域１６は、後述する電子装置を製造するときに、半田ペーストＰを収容するものである。第１の開口１４ａの内面から第２の開口１５ａの内面までの寸法Ｌ２は、必要な半田ペーストＰの体積、半田マスクＭｓのマスク開口Ｍｓｏの内部容積、第１の開口１４ａの内部容積、及び電極パッド１３の体積などにより決定されるものであるが、本実施形態では、例えば１０μｍ〜１００μｍに設定される。なお、第２の開口１５ａの形状は、例えば第１の開口１４ａの形状に対応させても良い。第２のソルダーレジスト１５の材料は、特に限定されるものではないが、絶縁性及び難燃性を有していれば、例えば熱硬化性樹脂や感光性樹脂などの樹脂材料、基板マーキング用のシルク印刷で用いられるインク材、又はポリイミドテープやカプトンテープなどのテープ材を用いても良い。即ち、第２のソルダーレジスト１５の材料は、樹脂材料、インク材、テープ材など、絶縁性及び難燃性を有する、あらゆる材料を含むものとする。第２のソルダーレジスト１５の材料を第１のソルダーレジスト１４と異ならせても良い。第２のソルダーレジスト１５の膜厚は、第１のソルダーレジスト１４の膜厚と同等、例えば１μｍ〜４５μｍとする。第２の開口１５ａの内面及び第１の開口１４ａの距離Ｌ２は、隣接する電極パッド１３間に、少なくとも第２のソルダーレジスト１５が存在し得るように決定すれば良く、本実施形態では、例えば５０μｍ〜２００μｍとしている。
【００２３】
なお、本実施形態では、前述のように、第１、第２のソルダーレジスト１４、１５の膜厚を、それぞれ１μｍ〜４５μｍとしている。しかし、第１、第２のソルダーレジスト１４、１５の合計膜厚が１０μｍを下回ると、回路基板の表面が露出してしまい、回路基板を保護できない恐れがある。又、第１、第２のソルダーレジスト１４、１５の合計膜厚が５０μｍを上回ると、後述する電子部品２０が沈み込むときに、半田収容領域１６から多量の半田ペーストＰが溢れ出し、電極パッド１３間で半田ブリッジが生じるリスクが高まる。従って、第１、第２のソルダーレジスト１４、１５の膜厚は、両者の合計膜厚が１０μｍ〜５０μｍとなるように設定される。
（回路基板１０の製造工程）
図２は、第１の実施形態にかかる回路基板１０の製造工程の説明図である。
【００２４】
先ず、図２（ａ）に示すように、基板１７を準備する。基板１７は、回路基板１０から第１、第２のソルダーレジスト１４、１５を除いたものである。
【００２５】
次に、図２（ｂ）に示すように、基板１７の表面に、第１の開口１４ａを有する第１のソルダーレジスト１４を形成する。第１のソルダーレジスト１４の形成方法は、例えばスクリーン印刷などの印刷法を用いても良い。印刷用のマスクは、基板１７に搭載される所謂スクリーンであって、第１のソルダーレジスト１４の第１の開口１４ａに対応する形状及び寸法のマスク領域を有している。なお、第１のソルダーレジスト１４の形成後、第１のソルダーレジスト１４を、例えば加熱により硬化させても良い。
【００２６】
次に、図２（ｃ）に示すように、第１のソルダーレジスト１４上に、第２の開口１５ａを有する第２のソルダーレジスト１５を形成する。これにより、電極パッド１３の周囲に、第１、第２の開口１４ａ、１５ａにより規定される半田収容領域１６が形成される。第２のソルダーレジスト１５の形成後、第２のソルダーレジスト１５を、例えば加熱により硬化させても良い。第１のソルダーレジスト１４が硬化済であれば、第２のソルダーレジスト１５の形成中に、該第２のソルダーレジスト１５が歪むことがない。このため、第２のソルダーレジスト１５に第２の開口１５ａを精度よく形成することができる。第２のソルダーレジスト１５の形成方法は、第１のソルダーレジスト１４の形成方法と同様に、例えば印刷法を用いても良い。印刷用のマスクは、第１のソルダーレジスト１４に搭載される所謂スクリーンであって、第２のソルダーレジスト１４の第２の開口１５ａに対応する形状及び寸法のマスク領域を有している。
【００２７】
なお、第１、第２のソルダーレジスト１４、１５の膜厚、及び寸法Ｌ１、Ｌ２は、後述するように、電極パッド１３に供給される半田ペーストＰの体積に依存する。従って、第１、第２のソルダーレジスト１４、１５を形成する前に、電子部品２０のリード端子２２Ｓ、２２Ｌの高さのばらつきを測定して、該ばらつきを吸収できる半田ペーストＰの体積を算出する必要がある。該ばらつきを吸収できる半田ペーストＰの体積が求まれば、使用する半田マスクＭｓのマスク開口Ｍｓｏの内部容積と、電極パッド１３の体積と、に基づき、必要な半田収容領域１６の内部容積が定まるので、該半田収容領域１６の内部容積を確保できるように、第１、第２のソルダーレジスト１４、１５の膜厚、及び寸法Ｌ１、Ｌ２を決定すれば良い。
【００２８】
以上の製造工程により、本実施形態にかかる回路基板１０が製造される。
（電子装置の構成）
図３は、第１の実施形態にかかる電子製品の概略図である。なお、図３は、回路基板１０の詳細構造を省略している。
【００２９】
図３に示すように、電子装置は、回路基板１０と、電子部品２０と、半田部材３０と、を備える。
【００３０】
電子部品２０は、表面実装型の電子部品であって、部品本体２１と、複数のリード端子２２Ｓ、２２Ｌと、を備える。リード端子２２Ｓ、２２Ｌは、それぞれ部品本体２１の実装面２１ａから回路基板１０側に延在する第１の延在部２２ａと、第１の延在部２２ａから部品本体２１の実装面２１ａと平行に延在する第２の延在部２２ｂと、を備える。
【００３１】
本実施形態では、電子部品２０として、例えばサーバや伝送装置などの電子装置に搭載される基板対基板コネクタ、又はパソコンなどの電子装置に搭載されるＤＩＭＭ(Dual Inline Memory Module)メモリ用のコネクタなどを想定している。このため、本実施形態では、リード端子２２Ｓ、２２Ｌのピッチを、例えば１．０ｍｍ〜１．２７ｍｍとしている。
【００３２】
以上のような電子部品２０のリード端子２２Ｓ、２２Ｌは、半田部材３０を介して、それぞれ回路基板１０の電極パッド１３に接続されている。部品本体２１の実装面２１ａからリード端子２２Ｓ、２２Ｌの第２の延在部２２ｂまでの距離（高さ）は、リード端子２２Ｓ、２２Ｌごとに異なる。これは、電子部品２０の製造工程のばらつき、又は回路基板１０や電子部品２０の反りに起因するものである。このため、回路基板２０に実装されている電子部品２０のリード端子２２Ｓ、２２Ｌの中には、電極パッド１３に接触しているリード端子２２Ｌと、電極パッド２２に接触していないリード端子２２Ｓと、が含まれる。しかし、本実施形態では、後述するように、電極パッド１３上に、リード端子の高さのばらつきを吸収し得る充分な分量の半田部材３０が配置されているので、図３に示すように、リード端子２２Ｌ、２２Ｓの双方とも、それぞれ半田部材３０を介して、電極パッド１３に電気的に接続されている。
【００３３】
しかし、本実施形態にかかるリード端子２２Ｓ、２２Ｌのピッチは、これに限定されるものではなく、例えば０．４ｍｍ〜１．０ｍｍとしても良い。又、本実施形態にかかる電子部品２０は、コネクタ類に限定されるものではなく、他の電子部品であっても良い。さらに、端子の種類も限定されるものではなく、バンプ型の端子、その他の端子を用いても良い。
【００３４】
又、本実施形態では、電極パッド１３の平面形状を長方形状としているが、電子部品２０として、ＢＧＡタイプのパッケージを用いる場合、電極パッド１３の平面形状を円形とすることもある。
（電子装置の製造方法）
図４は、第１の実施形態にかかる電子装置の製造工程の説明図である。図５は、第１の実施形態にかかる電子装置の製造工程の説明図である。なお、図４、図５は、回路基板１０の詳細構造を省略している。
【００３５】
先ず、図４（ａ）に示すように、半田マスクＭｓを準備する。半田マスクＭｓは、例えばステンレスやアルミなどの可撓性を有する金属板に、半田ペーストＰを供給するためのマスク開口Ｍｓｏを形成したものである。マスク開口Ｍｓｏの位置、形状及び寸法は、第２のソルダーレジスト１５の第２の開口１５ａの位置、形状及び寸法に対応している。半田マスクＭｓの厚さは、後述する半田ペーストＰの供給量に応じて決定されるものであるが、本実施形態では、例えば１２０μｍ〜１５０μｍとしている。以上のような半田マスクＭｓを回路基板１０上に載置する。
【００３６】
なお、半田ペーストＰの供給量は、電子部品２０のリード端子２２Ｓ、２２Ｌのコプレナリティに応じて決定されるものである。例えばリード端子２２Ｓ、２２ＬのコプレナリティＣｐに電極パッド１３の面積を乗算したものを、半田ペーストＰの供給量としても良い。又、半田ペーストＰの供給量を決定する際に、リード端子２２Ｓ、２２ＬのコプレナリティＣｐだけでなく、電子部品２０又は回路基板１０の反りなどを考慮しても良い。
【００３７】
次に、図４（ｂ）に示すように、スキージＳを用いて、半田マスクＭｓ上に供給される半田ペーストＰを、マスク開口Ｍｓｏから第１、第２の開口１４ａ、１５ａ内に充填する。これにより、電極パッド１３上に、半田収容空間１６及びマスク開口Ｍｓｏに対応する分量の半田ペーストＰが供給される。即ち、電極パッド１３上に供給される半田ペーストＰの分量は、マスク開口Ｍｓｏの内部容積と、第１の開口１４ａの内部容積と、第２の開口１５ａの内部容積と、の合算値から電極パッド１３の体積を差し引いた分量となる。従って、第２のソルダーレジスト１５を備えていない回路基板に比べて、第２のソルダーレジスト１５の第２の開口１５ａの内部容積の分量だけ、より多くの半田ペーストＰを電極パッド１３上に供給することができる。これにより、半田マスクＭｓを厚くすることなく、電極パッド１３に供給される半田ペーストＰを増量することができる。
【００３８】
次に、図４（ｃ）に示すように、回路基板１０から半田マスクＭｓを取り除く。このとき、半田マスクＭｓの板厚が１２０μｍ〜１５０μｍと薄いので、半田ペーストＰは、マスク開口Ｍｓｏ内に残留することなく、回路基板１０の電極パッド１３上に残置される。
【００３９】
次に、図５（ａ）に示すように、電極パッド１３上に供給された半田ペーストＰ上に、それぞれ電子部品２０のリード端子２２Ｓ、２２Ｌを載置する。このとき、複数のリード端子２２Ｓ、２２Ｌの中には、半田ペーストＰに接触するリード端子２２Ｌと、半田ペーストＰに接触しないリード端子２２Ｓが含まれる。
【００４０】
次に、図５（ｂ）に示すように、電子部品２０が搭載された回路基板１０を、例えばリフロー炉内で加熱して、半田ペーストＰに含まれる半田粒子（図示しない）を溶融する。半田粒子が溶融すると、半田ペーストＰが流動化するため、半田ペーストＰ上に載置されていたリード端子２２Ｌは、電子部品２０の重さにより沈み込む。このとき、半田ペーストＰから離間していたリード端子２２Ｓも同様に、電子部品の重さにより沈み込む。又、溶融した半田粒子は、自身の表面張力により、電極パッド１３上に凝集して、電子部品２０のリード端子２２Ｓ、２２Ｌ側に盛り上がる。これにより、電子部品２０のリード端子２２Ｓ、２２Ｌは、溶融した半田粒子に取り込まれ、該溶融した半田粒子を介して、電極パッド１３に電気的に接続される。このとき、電極パッド１３上には、第２のソルダーレジスト１５の第２の開口１５ａの内部容積の分量だけ、より多くの半田ペーストＰが供給されているので、溶融した半田粒子は、より高く盛り上がる。従って、リード端子２２Ｓ、２２Ｌの高さに、例えば１５０μｍ以上の大きなばらつきがあっても、リード端子２２Ｓ、２２Ｌを確実に電極パッド１３に接続することができる。即ち、第２のソルダーレジスト１５を備えていない回路基板であれば、接続不良となるようなリード端子２２Ｓ、２２Ｌであっても、電極パッド１３に接続することができる。溶融した半田粒子は、自然冷却又は強制冷却により硬化して、前述の半田部材３０となる。
【００４１】
以上のように、本実施形態では、第１の開口１４ａを有する第１のソルダーレジスト１４上に、第１の開口１４ａよりも大きい第２の開口１５ａを有する第２のソルダーレジスト１５を形成している。このため、第１、第２のソルダーレジスト１４、１５の合計膜厚の抑制と、回路基板１０の表面保護と、を実現しつつ、リード端子２２Ｓ、２２Ｌの高さばらつきの吸収に必要な分量の半田ペーストＰを、電極パッド１３上に供給することができる。
【００４２】
要するに、従来のソルダーレジストの膜厚を単に増加しても、半田ペーストＰを増量することは可能であるが、前述したように、ソルダーレジストの膜厚に上限があるため、如何にソルダーレジストの膜厚を抑制しつつ、半田ペーストＰを増量するか、ということが重要になる。又、従来のソルダーレジストに形成される、電極パッドを露出させる開口を大きくしても、半田ペーストＰを増量することは可能であるが、前述したように、回路基板１０の表面保護を考慮すると、如何に回路基板１０の露出表面を減らしつつ、半田ペーストＰを増量するか、ということが重要になる。
【００４３】
そこで、本実施形態では、第１の開口１４ａが形成された第１のソルダーレジスト１４に、回路基板１０の保護機能を担わせ、第１の開口１４ａより大きい第２の開口１４ｂが形成された第２のソルダーレジスト１５に、半田ペーストＰの増量機能を担わせているのである。
【００４４】
なお、本実施形態では、第１、第２のソルダーレジスト１４、１５の膜厚を同等としているが、本発明は、これに限定されるものではない。例えば、第２のソルダーレジスト１５を第１のソルダーレジスト１４よりも厚くしても良い。第２の開口１５ａは、第１の開口１４ａよりも大きいので、第２のソルダーレジスト１５を第１のソルダーレジスト１４よりも厚くすれば、電極パッド１３上に供給される半田ペーストＰを、効率よく増量することができる。
［第２の実施形態］
次に、図６を参照して、第２の実施形態を説明する。
【００４５】
図６は、第２の実施形態にかかる回路基板４０の概略図であって、図６（ａ）は回路基板４０の表面、図６（ｂ）は図６（ａ）の６ｂ−６ｂ線における断面を、それぞれ示している。なお、図６の破断領域Ｈ１は、回路基板４０から第２のソルダーレジスト１５を除いた領域を示している。
【００４６】
図６に示すように、第２の実施形態にかかる回路基板４０は、第１の実施形態にかかる回路基板１０の絶縁層１２ｂ上に、さらに配線パターン１２ｄを備える。配線パターン１２ｄは、絶縁層１２ｂの表面に貼り付けられた例えば金属箔をパターニングしたものである。配線パターン１２ｄの材料は、例えば銅やアルミなどの金属を用いても良い。第１のソルダーレジスト１４は、該配線層１２ｄ及び絶縁層１２ｂ上に配置され、配線パターン１２ｄ上に、第１の開口１４ａを有している。第１の開口１４ａは、配線パターン１２ｄを部分的に露出させ、当該露出部分を電極パッド１３としている。即ち電極パッド１３は、第１の開口１４ａにより規定されている。
【００４７】
以上のように、第１のソルダーレジスト１４の第１の開口１４ａにより電極パッド１３を規定したとしても、第２のソルダーレジスト１５の第２の開口１５ａの内部容積の分量だけ、より多くの半田ペーストＰを電極パッド１３上に供給できる。このため、第１の実施形態と同様、大きなばらつきを有するリード端子２２Ｓ、２２Ｌを電極パッド１３に接続することができる。
［第３の実施形態］
次に、図７を参照して、第３の実施形態を説明する。
【００４８】
図７は、第３の実施形態にかかる電子装置の概略図である。なお、図７は、回路基板４１の詳細構造を省略している。
【００４９】
図７に示すように、第３の実施形態にかかる電子装置は、回路基板４１上に、電子部品２０と、電子部品５０と、が実装されている。回路基板４１は、第１の実施形態にかかる回路基板１０に、電子部品５０の実装領域を追加したものである。
【００５０】
電子部品５０は、部品本体５１と、複数の端子５２と、を備える。電子部品５０の端子５２は、それぞれ回路基板４１の実装領域に形成された電極パッド５３に、半田部材５４を介して接続されている。電子部品５０は、特に限定されるものではなく、例えば抵抗素子やコンデンサなどの受動部品、又はトランジスタなどの能動部品としても良い。
【００５１】
電極パッド５３に半田ペーストＰを供給するときにも、半田マスク（図示しない）が用いられる。このとき使用する半田マスクは、第１の実施形態で使用した半田マスクＭｓに、電極パッド５３に半田ペーストＰを供給するための開口を追加したものを用いれば良い。半田マスクは、半田マスクＭｓと同様、１２０μｍ〜１５０μｍの厚さであるため、回路基板５０に押し付けると、回路基板４１の凹凸に倣って撓る。このため、回路基板４１に半田マスクを押し付けて、スキージングするだけで、電極パッド５３それぞれに半田ペーストＰを供給することが出来る。
【００５２】
以上のように、回路基板４１に複数種の電子部品が実装されている場合、図７（ａ）に示すように、電子部品２０の実装領域だけに、第２のソルダーレジスト１５を形成しても良い。リード端子２２Ｓ、２２Ｌの高さに許容できないばらつきがある電子部品２０の実装領域だけに、第２のソルダーレジスト１５を形成することで、第２のソルダーレジスト１５の材料を必要最小限に減らすことができる。但し、図７（ｂ）に示すように、リード端子２２Ｓ、２２Ｌの高さに許容できないばらつきがある電子部品２０が少なくとも実装されるのであれば、電子部品２０の実装領域及び電子部品５０の実装領域の双方に、第２のソルダーレジスト１５を形成しても良い。
［第４の実施形態］
次に、図８−図１０を参照して、第４の実施形態を説明する。
【００５３】
図８は、第４の実施形態にかかる回路基板の製造方法の説明図である。図９は、第４の実施形態にかかる回路基板の製造方法の説明図である。図１０は、第４の実施形態にかかる回路基板の製造方法の説明図である。
【００５４】
図８（ａ）に示すように、基板１７を準備する。基板１７は、回路基板１０から第１、第２のソルダーレジスト１４、１５を除いたものである。
【００５５】
次に、図８（ｂ）に示すように、基板１７の表面に液状のフォトレジスト材料を供給して、第１のフォトレジスト膜１９ａを形成する。フォトレジスト材料としては、例えば感光性ポリイミド樹脂を用いても良い。フォトレジスト材料の供給法としては、例えばスプレー法を用いても良い。必要に応じて、第１のフォトレジスト膜１９ａを加熱しても良い。加熱温度及び加熱時間は、例えば８０℃、２０分〜３０分としても良い。第１のフォトレジスト膜１９ａの膜厚は、例えば１μｍ〜４５μｍとする。
【００５６】
次に、図８（ｃ）に示すように、第１のフォトマスクＭ１を用いて、第１のフォトレジスト膜１９ａを露光する。図中の符号Ｌ１は、露光用の光源を示している。第１のフォトマスクＭ１は、透光性のマスク開口Ｍ１ｏを有する。マスク開口Ｍ１ｏは、基板１７の上方に第１のフォトマスクＭ１を位置決めしたときに、電極パッド１３に対応する位置に配置され、それぞれ電極パッド１３より大きい長方形状に形成されている。従って、第１のフォトマスクＭ１を用いて、第１のフォトレジスト膜１９ａを露光すると、マスク開口Ｍ１ｏを透過した光が第１のフォトレジスト膜１９ａに照射されて、該第１のフォトレジスト膜１９ａに、第１のソルダーレジスト１４の第１の開口１４ａに対応する形状及び寸法の露光パターン（図示しない）が形成される。
【００５７】
次に、図９（ａ）に示すように、第１のフォトレジスト膜１９ａに現像液を供給して、第１のフォトレジスト膜１９ａの未露光領域を除去する。これにより、基板１７上に第１のソルダーレジスト１４が形成される。現像液は、第１のフォトレジスト膜１９ａの材料に応じて選択すれば良いが、例えばアルカリ水溶液を用いれば良い。続いて、第１のソルダーレジスト１４を加熱する。加熱温度及び加熱時間は、第１のフォトレジスト膜１９ａが感光性を呈さなくなるように設定される。そこで、本実施形態では、加熱温度を１００℃〜２００℃、加熱時間を５０分〜６０分とする。
【００５８】
次に、図９（ｂ）に示すように、第１のソルダーレジスト１４の表面に、液状のフォトレジスト材料を供給して、第２のフォトレジスト膜１９ｂを形成する。フォトレジスト材料としては、例えば感光性ポリイミド樹脂を用いても良い。フォトレジスト材料の供給法としては、例えばスプレー法を用いても良い。必要に応じて、第２のフォトレジスト膜１９ｂを加熱しても良い。加熱温度及び加熱時間は、例えば８０℃、２０分〜３０分としても良い。第２のフォトレジスト膜１９ｂの膜厚は、例えば１μｍ〜４５μｍとする。
【００５９】
但し、第１、第２のフォトレジスト膜１９ａ、１９ｂの膜厚は、両者の合計膜厚が１０μｍ〜５０μｍとなるように決定する。
【００６０】
次に、図９（ｃ）に示すように、第２のフォトマスクＭ２を用いて、第２のフォトレジスト膜１９ｂを露光する。図中の符号Ｌ２は、露光用の光源を示している。第２のフォトマスクＭ２は、透光性のマスク開口Ｍ２ｏを有する。マスク開口Ｍ２ｏは、基板１７の上方に第２のフォトマスクＭ２を位置決めしたときに、第１のフォトマスクＭ１のマスク開口Ｍ１ｏに対応する位置に配置され、それぞれ第１のフォトマスクＭ１のマスク開口Ｍ１ｏよりも大きい長方形状に形成されている。従って、第２のフォトマスクＭ２を用いて、第２のフォトレジスト膜１９ｂを露光すると、マスク開口Ｍ２ｏを透過した光が第２のフォトレジスト膜１９ｂに照射されて、該第２のフォトレジスト膜１９ｂに、第２のソルダーレジスト１５の第２の開口１５ａに対応する形状及び寸法の露光パターン（図示しない）が形成される。
【００６１】
次に、図１０に示すように、第２のフォトレジスト膜１９ｂに現像液を供給して、第２のフォトレジスト膜１９ｂの未露光部分を除去する。このとき、第１のソルダーレジスト１４は、感光性を有していないので、第１のソルダーレジスト１４が変形することはない。これにより、第１のソルダーレジスト１４上に第２のソルダーレジスト１５が形成される。現像液は、第２のフォトレジスト膜１９ｂのフォトレジスト材料に応じて選択すれば良いが、例えばアルカリ水溶液を用いれば良い。続いて、第２のソルダーレジスト１５を加熱する。加熱温度及び加熱時間は、第２のフォトレジスト膜１９ｂが感光性を呈さなくなるように設定される。そこで、本実施形態では、加熱温度を１００℃〜２００℃、加熱時間を５０分〜６０分とする。以上の製造方法により、本実施形態にかかる回路基板１０が製造される。
【００６２】
以上のように、フォトリソグラフィーにより第１、第２のソルダーレジスト１４、１５を形成すれば、第１、第２の開口１４ａ、１５ａの寸法及び形状を高精度にすることができるから、半田ペーストＰの供給量のばらつきを抑制することができる。
［第５の実施形態］
次に、図１１、図１２を参照して、第５の実施形態を説明する。
【００６３】
図１１は、第５の実施形態にかかる回路基板４２の概略図であって、図１１（ａ）は回路基板４２の表面、図１１（ｂ）は図１１（ａ）の１１ｂ−１１ｂ線における断面を、それぞれ示している。なお、図１１の破断領域Ｈ２は、回路基板４２から第１、第２のソルダーレジスト１４、１５を除いた領域を示している。図１２は、第５の実施形態にかかる回路基板の製造工程の説明図である。
【００６４】
図１１に示すように、第５の実施形態にかかる回路基板４２は、絶縁層１２ｂ上にダミーパターン（パターン）１８Ａを備え、該ダミーパターン１８Ａ上に、第１、第２のソルダーレジスト１４、１５が形成されている。ダミーパターン１８Ａは、平面視で梯子型に形成され、それぞれの枠状部内に電極パッド１３が配置されている。ダミーパターン１８Ａの厚さは、電極パッド１３と同様に、例えば４０μｍ〜６０μｍとされる。ダミーパターン１８Ａの寸法及び形状は、平面視で第２のソルダーレジスト１４と同等の寸法及び形状としても良い。ダミーパターン１８Ａの材料は、電極パッド１３と同様に、例えば銅又はアルミなどの金属を用いても良い。電極パッド１３と同様の材料を用いる場合、図１２（ａ）に示すように、多層配線層１２の絶縁層１２ｂ上に金属膜１３ｍを形成した後、該金属膜１３ｍをエッチングすることにより、図１２（ｂ）に示すように、電極パッド１３及びダミーパターン１８Ａを同時にパターニングする。こうすれば、別段の製造工程を追加する必要がないので、製造工程を簡単化することができる。なお、後述する第６の実施形態にかかるダミーパターン１８Ｂも同等の要領で製造しても良い。
【００６５】
以上のように、第５の実施形態では、第１、第２のソルダーレジスト１４、１５が該ダミーパターン１８Ａ上に形成されているので、第１、第２のソルダーレジスト１４、１５は、それぞれダミーパターン１８Ａの膜厚の分量だけ、電極パッド１３よりも高く盛り上がる。従って、第１の実施形態にかかる回路基板１０に比べて、より多くの半田ペーストＰを電極パッド１３上に供給することができる。
［第６の実施形態］
次に、図１３を参照して、第６の実施形態を説明する。
【００６６】
図１３は、第６の実施形態にかかる回路基板４３の平面図であって、図１３（ａ）は回路基板４３の表面、図１３（ｂ）は図１３（ａ）の１３ｂ−１３ｂ線における断面、をそれぞれ示している。なお、図１３の破断領域Ｈ３は、回路基板４３から第１、第２のソルダーレジスト１４、１５を除いた領域を示している。
【００６７】
図１３に示すように、第６の実施形態にかかる回路基板４３は、第５の実施形態にかかる回路基板４２の絶縁層１２ｂ上に、さらに配線パターン１２ｅを備える。配線パターン１２ｅは、絶縁層１２ｂの表面に貼り付けられた例えば金属箔をパターニングしたものである。配線パターン１２ｅの材料は、例えば銅やアルミなどの金属を用いても良い。第１のソルダーレジスト１４は、該配線パターン１２ｅ及び絶縁層１２ｂ上に配置され、配線パターン１２ｅ上には、第１の開口１４ａが形成されている。第１の開口１４ａは、配線パターン１２ｅを部分的に露出させ、当該露出部分を電極パッド１３としている。即ち、電極パッド１３は、第１の開口１４ａ規定されている。ダミーパターン１８Ｂは、電極パッド１３から延在する配線パターン１２ｅをダミーパターン１８Ｂの外側に引き出すために、配線パターン１２ｅに対応する位置に不連続部Ｓを備える。このように、ダミーパターン１８Ｂは、連続的に形成されている必要はない。ダミーパターン１８Ｂが不連続部Ｓを有していても、配線パターン１２ｅ及びダミーパターン１８Ｂの隙間を小さくすれば、第２のソルダーレジスト１５の高さに影響が出ることはない。従って、第５の実施形態と同様に、より多くの半田ペーストＰを電極パッドＰ上に供給することができる。
【符号の説明】
【００６８】
１０、４０、４１、４２、４３：回路基板
１１：基材
１３：電極パッド
１４：第１のソルダーレジスト
１４ａ：第１の開口
１５：第２のソルダーレジスト
１５ａ：第２の開口
１８Ａ：ダミーパターン
１８Ｂ：ダミーパターン
Ｍｓ：半田マスク
Ｍｓｏ：マスク開口
Ｍ１：第１のフォトマスク
Ｍ１ｏ：第１のマスク開口
Ｍ２：第２のフォトマスク
Ｍ２ｏ：第２のマスク開口
Ｐ：半田ペースト
【特許請求の範囲】
【請求項１】
少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、
上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有することを特徴とする回路基板。
【請求項２】
上記電極パッド上のハンダ部材の体積が、上記電極パッド領域の表面保護膜の開口部分の大きさに対応する請求項１に記載の回路基板。
【請求項３】
上記電極パッドの周囲には、上記電極パッド領域を包囲する環状の配線パターンが形成され、当該配線パターン上に上記表面保護膜が形成されている請求項１又は２に記載の回路基板。
【請求項４】
電子部品と、少なくとも上記電子部品がハンダ接続により搭載された電極パッド領域を除き表面保護膜が形成された回路基板と、を備える電子装置であって、
上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有することを特徴とする電子装置。
【請求項５】
上記電極パッド上のハンダ部材の体積が、上記電極パッド領域の表面保護膜の開口部分の大きさに対応する請求項４に記載の電子装置。
【請求項６】
上記電極パッド領域の周囲には、上記電極パッド領域を包囲する環状の配線パターンが形成され、当該配線パターン上に上記表面保護膜が形成されている請求項４又は５に記載の電子装置。
【請求項１】
少なくとも電子部品がハンダ接続により搭載される電極パッド領域を除き表面保護膜が形成された回路基板であって、
上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有することを特徴とする回路基板。
【請求項２】
上記電極パッド上のハンダ部材の体積が、上記電極パッド領域の表面保護膜の開口部分の大きさに対応する請求項１に記載の回路基板。
【請求項３】
上記電極パッドの周囲には、上記電極パッド領域を包囲する環状の配線パターンが形成され、当該配線パターン上に上記表面保護膜が形成されている請求項１又は２に記載の回路基板。
【請求項４】
電子部品と、少なくとも上記電子部品がハンダ接続により搭載された電極パッド領域を除き表面保護膜が形成された回路基板と、を備える電子装置であって、
上記表面保護膜は多層で構成され、上記電極パッド領域の開口面積が下層から上層に向かって拡大する部分を有することを特徴とする電子装置。
【請求項５】
上記電極パッド上のハンダ部材の体積が、上記電極パッド領域の表面保護膜の開口部分の大きさに対応する請求項４に記載の電子装置。
【請求項６】
上記電極パッド領域の周囲には、上記電極パッド領域を包囲する環状の配線パターンが形成され、当該配線パターン上に上記表面保護膜が形成されている請求項４又は５に記載の電子装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−１５６２５７（Ｐ２０１２−１５６２５７Ａ）
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−１３３０９（Ｐ２０１１−１３３０９）
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２３年１月２５日（２０１１．１．２５）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]