固体撮像装置
【課題】 受光感度を向上させることができる固体撮像装置を提供する。
【解決手段】 半導体基板１１と、半導体基板１１上に形成されるウェル領域１２と、ウェル領域１２内に形成されるフォトダイオード層２１と、ウェル領域１２上のフォトダイオード層２１に隣接し、ゲート酸化膜１７と半導体材料１８との積層構造である読み出しゲート電極１５と、読み出しゲート電極１５の側部に形成されるドレイン層２０を備える。そして、フォトダイオード層２１側の半導体材料１８の一部が、ドレイン層２０側の半導体材料１８の一部よりも薄いことを特徴としている。
【解決手段】 半導体基板１１と、半導体基板１１上に形成されるウェル領域１２と、ウェル領域１２内に形成されるフォトダイオード層２１と、ウェル領域１２上のフォトダイオード層２１に隣接し、ゲート酸化膜１７と半導体材料１８との積層構造である読み出しゲート電極１５と、読み出しゲート電極１５の側部に形成されるドレイン層２０を備える。そして、フォトダイオード層２１側の半導体材料１８の一部が、ドレイン層２０側の半導体材料１８の一部よりも薄いことを特徴としている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
従来、固体撮像装置であるＣＭＯＳセンサの構造は、例えば、半導体基板上にＰ−ウェル領域が設けられ、このＰ−ウェル領域の表面に素子分離領域が選択的に形成されている。この素子分離領域間の素子形成領域には、フォトダイオード層、読み出しゲートトランジスタが隣接するように形成されている。この読み出しゲートトランジスタは、Ｐ−ウェル領域表面に形成され、ゲート酸化膜とシリコン膜との積層構造をとり、読み出しゲート電極に隣接したフォトダイオード層の逆側のＰ−ウェル領域表面にドレイン領域が形成されている。そして、フォトダイオード層は、Ｐ−ウェル領域内に一端が読み出しゲート電極の下部にまで延在したＮ型の不純物領域が形成され、Ｐ−ウェル領域表面には、読み出しゲート電極に設けられたゲート酸化膜が形成されている。
【０００３】
しかしながら、近年のＣＭＯＳセンサの高性能化に伴い、マトリクス状に形成されるＣＭＯＳセンサの微細化が進んでいる。そのため、１画素を小さくすると、フォトダイオード層が小さくなり、受光感度が下がってしまうという問題点がある。
【０００４】
そこで、この感度低下を防ぐために、フォトダイオード層表面にシリコンナイトライド膜を載せてＣＭＯＳセンサの感度をあげる従来技術がある（例えば、特許文献１参照。）。しかしながら、この従来技術だけでは、大きな感度の増加は期待できない。
【特許文献１】特開２００３−１８８３６７号公報（第２０頁、図１４、図２８）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、受光感度を向上させることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の固体撮像装置は、半導体基板と、前記半導体基板上に形成されるウェル領域と、前記ウェル領域内に形成されるフォトダイオード層と、前記ウェル領域上の前記フォトダイオード層に隣接し、ゲート酸化膜と半導体材料との積層構造であるゲート電極と、前記ゲート電極の側部に形成されるドレイン層と、を備え、前記フォトダイオード層側の前記半導体材料の一部が前記フォトダイオード層と逆側の前記半導体材料の一部よりも薄いことを特徴としている。
【発明の効果】
【０００７】
本発明によれば、固体撮像装置の受光感度を向上させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例について、図面を参照して説明する。各実施例の固体撮像装置では、ＣＭＯＳセンサを例にとって説明する。
【実施例１】
【０００９】
図１は、本発明の実施例１に係るＣＭＯＳセンサの構造を示す平面図及び断面図である。図１（ａ）は、本発明の実施例１に係るＣＭＯＳセンサの構造を示す平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ´面の断面図を示す。
【００１０】
図１（ａ）に示すように、Ｐ型半導体基板１１上にＰ−ウェル領域１２が設けられ、このＰ−ウェル領域１２の表面に素子分離領域１３が選択的に形成されている。この素子分離領域１３間の素子形成領域１４には、読み出しゲート電極１５、フォトダイオード層形成領域１６が隣接して形成されている。
【００１１】
この読み出しゲート電極１５は、その読み出しゲート電極の一部がフォトダイオード層形成領域１６に張り出した構造をしている。また、図１（ｂ）に示すように、Ｐ−ウェル領域１２表面に形成され、ゲート酸化膜１７と多結晶シリコン膜１８との積層構造をとり、読み出しゲート電極１５に隣接したフォトダイオード層形成領域１６の逆側のＰ−ウェル領域１２表面にドレイン領域２０が形成されている。また、この読み出しゲート電極１５の多結晶シリコン膜１８は、フォトダイオード層２１側の多結晶シリコン膜１８の一部が多結晶シリコン膜１８の膜厚に比べ、薄く形成され、薄膜化部分１９を有している。また、Ｐ−ウェル領域１２表面には、読み出しゲート電極の多結晶シリコン膜１８下部にゲート酸化膜１７が形成されている。
【００１２】
そして、フォトダイオード層形成領域１６には、Ｐ−ウェル領域１２内に一端が読み出しゲート電極１５の張り出し部分の下部にまで延在したＮ型の不純物領域２１が形成され、また、このフォトダイオード層形成領域１６のＰ−ウェル領域１２表面には、Ｐ型の不純物を高濃度にイオン注入してなるサーフェスシールド層２２が設けられ、このフォトダイオード層形成領域１６の表面での空乏化を防いでいる。
【００１３】
上記のように構成される本発明の実施例１に係るＣＭＯＳセンサは、以下の製造方法で形成することができる。図２、図３は、その本発明の実施例１に係るＣＭＯＳセンサの製造方法を示す断面図である。ここで、図１と同一の構成については、同一の符号を附して説明する。
【００１４】
まず、図２（ａ）に示すように、Ｐ型半導体基板１１の表面上にP−ウェル領域１２及び素子分離領域１３のための絶縁膜を形成する。そして、その素子分離領域１３間のP−ウェル領域１２である素子形成領域１４表面にゲート酸化膜１７を形成する。
【００１５】
次に、図２（ｂ）に示すように、素子形成領域１４にフォトレジスト２３をマスクに、リンなどのＮ型の不純物を所定の深さになるようにイオン注入し、フォトダイオード層形成領域１６にＮ型不純物領域２１を形成する。
【００１６】
次に、図２（ｃ）に示すように、フォトレジスト２３を除去した後、例えば、ＣＶＤ法によって全面に多結晶シリコン膜１８を堆積させる。そして、この多結晶シリコン膜１８をフォトレジストをマスクにエッチングして、読み出しゲート電極１５を形成する。このとき、Ｎ型不純物領域２１の一部が読み出しゲート電極１５の下部にまで達するように、読み出しゲート電極１５の形成を行う。
【００１７】
次に、図２（ｄ）に示すように、フォトダイオード層形成領域１６を覆うようにフォトレジスト２４を形成する。そして、このフォトレジスト２４をマスクに、リンなどのＮ型不純物をイオン注入して、読み出しゲート電極１５に対して自己整合的にN型ドレイン領域２０を形成する。
【００１８】
次に、図３（ａ）に示すように、フォトレジスト２４を除去した後、フォトダイオード層形成領域１６側の読み出しゲート電極１５上部の一部が露出するように、フォトレジスト２５を形成する。
【００１９】
次に、図３（ｂ）に示すように、このフォトレジスト２５をマスクに、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）若しくはＣＤＥ（Chemical Dry Etching）を用いて、読み出しゲート電極１５の一部を選択的にエッチングし、フォトダイオード層形成領域１６側に薄膜化部分１９を形成する。このとき、エッチングされたフォトダイオード層形成領域１６側の読み出しゲート電極１５の多結晶シリコン膜１８の膜厚は、ゲート長に対してしきい値が変化しない程度の膜厚であることが望ましく、本実施例では、例えば、エッチング前の多結晶シリコン膜１８の膜厚の２０分の１以下であることが望ましい。
【００２０】
次に、図３（ｃ）に示すように、読み出しゲート電極１５のN型ドレイン領域２０を覆うようにフォトレジスト２６を形成する。そして、フォトレジスト２６をマスクに、ボロンなどのＰ型不純物をイオン注入して、読み出しゲート電極１５に対して自己整合的にサーフェスシールド層２２を形成する。そして、図３（ｄ）に示すように、フォトレジスト２６を除去することにより、本実施例の固体撮像装置を形成することができる。
【００２１】
以上の構成により、本発明の実施例１に係るＣＭＯＳセンサは、フォトダイオード側の読み出しゲート電極の一部に通常の読み出しゲート電極よりも薄い領域を設けることにより、フォトダイオード層に受光される光の障壁を減らすことができ、受光感度を上げることができる。また、受光感度を上げることができるので、微細化されても受光感度を下げることなく、微細化に適したＣＭＯＳセンサを形成することができる。
【００２２】
ここで、読み出しゲート電極に用いられている多結晶シリコン膜は、吸収係数が高く、特に青色の光が多結晶シリコン膜に吸収されてしまうという問題点がある。しかし、本発明の実施例１に係る固体撮像装置の構成により、フォトダイオード層側の読み出しゲート電極の一部が薄膜化されているので、読み出しゲート電極に吸収される青色の光を少なくすることができ、青色の光に対しては受光感度を上げる効果がさらに期待できる。また、多結晶シリコン膜に吸収されやすいものとして、緑色の光や紫外光が上げられるが、これらの光に対しても同様に受光感度をさらに上げる効果が期待できる。また、本実施例では、読み出しゲート電極として、多結晶シリコン膜を用いていたが、その他にもシリコンを含む材料で読み出しゲート電極を形成してもかまわない。
【実施例２】
【００２３】
図４は、本発明の実施例２に係るＣＭＯＳセンサの構造を示す平面図及び断面図である。図４（ａ）は、本発明の実施例２に係るＣＭＯＳセンサの構造を示す平面図であり、図４（ｂ）は、図４（ａ）のＢ−Ｂ´面の断面図を示す。
【００２４】
本実施例の実施例１との違いは、実施例1では、フォトダイオード層形成領域１６に張り出していた読み出しゲート電極１５の一部をエッチングすることにより、フォトダイオード層形成領域１６に張り出していた読み出しゲート電極１５の一部を薄膜化して、薄膜化部分１９を形成していたが、本実施例では、図４に示すように、フォトダイオード層形成領域１６に面する読み出しゲート電極１５を薄膜化している。尚、実施例１と同一の構成については、同一符号を附して説明を省略する。
【００２５】
ここで、図４において、フォトダイオード層２１に張り出した部分が含まれない読み出しゲート電極を示したが、図１のように、読み出しゲート電極の一部が、フォトダイオード層２１側に張り出した構造をしていてもかまわない。その場合、フォトダイオード層２１側に張り出した読み出しゲート電極も薄膜化部分を形成することになる。
【００２６】
上記のように構成される本発明の実施例２に係るＣＭＯＳセンサの製造方法は、実施例１と同様の方法で形成することができ、説明は省略する。
【００２７】
以上の構成により、本発明の実施例２に係るＣＭＯＳセンサは、実施例１に比べ、フォトダイオード層側のゲート電極を薄膜化部分にすることにより、フォトダイオード層に受光される光の障壁をさらに減らしているので、フォトダイオード層によって受光される光の受光感度をさらに上げることができる。また、同様に、受光感度を上げることができるので、微細化されても受光感度を下げることなく、微細化に適したＣＭＯＳセンサを形成することができる。
【００２８】
ここで、読み出しゲート電極に用いられている多結晶シリコン膜は、吸収係数が高く、特に青色の光が多結晶シリコン膜に吸収されてしまうという問題点がある。しかし、本発明の実施例２に係る固体撮像装置の構成により、フォトダイオード層側の読み出しゲート電極の一部が薄膜化されているので、読み出しゲート電極に吸収される青色の光を少なくすることができ、青色の光に対しては受光感度を上げる効果がさらに期待できる。また、青色以外にも多結晶シリコン膜に吸収されやすいものとして、緑色の光や紫外光が上げられるが、これらの光に対しても同様に受光感度をさらに上げる効果が期待できる。また、本実施例では、読み出しゲート電極として、多結晶シリコン膜を用いていたが、その他にもシリコンを含む材料で読み出しゲート電極を形成してもかまわない。
【実施例３】
【００２９】
図５は、本発明の実施例３に係るＣＭＯＳセンサの構造を示す平面図である。本実施例に係るＣＭＯＳセンサの構造を示す断面図は、図１（ｂ）と同様の構成をしているので、説明は省略する。尚、実施例１と同一の構成については、同一符号を附して説明を省略する。
【００３０】
図５に示すように、本実施例では、フォトダイオード層形成領域１６に張り出していた読み出しゲート電極１５の際だけでなく、張り出していない読み出しゲート電極１５の際までサーフェスシールド層２２を形成している。
【００３１】
ここで、多結晶シリコン膜１８の薄膜化部分１９は、読み出しゲート電極の張り出した部分に形成されているが、それ以外にも実施例２のようにフォトダイオード層側の読み出しゲート電極の一部を薄膜化してもかまわない。
【００３２】
上記のように構成される本発明の実施例３に係るＣＭＯＳセンサの製造方法は、実施例１と同様の方法で形成することができ、説明は省略する。
【００３３】
以上の構成により、本発明の実施例３に係るＣＭＯＳセンサは、実施例１と同様、フォトダイオード層によって受光される光の受光感度を上げることができる。また、同様に、受光感度を上げることができるので、微細化されても受光感度を下げることなく、微細化に適したＣＭＯＳセンサを形成することができる。
【００３４】
また、サーフェスシールド層が張り出していない読み出しゲート電極の際まで形成するので、読み出しゲート電極をマスクにして、サーフェスシールド層を自己整合的に形成することができ、製造工程を簡略することができる。
【００３５】
ここで、読み出しゲート電極に用いられている多結晶シリコン膜は、吸収係数が高く、特に青色の光が多結晶シリコン膜に吸収されてしまうという問題点がある。しかし、本発明の実施例３に係る固体撮像装置の構成により、フォトダイオード層側の読み出しゲート電極の一部が薄膜化されているので、読み出しゲート電極に吸収される青色の光を少なくすることができ、青色の光に対しては受光感度を上げる効果がさらに期待できる。また、青色以外にも多結晶シリコン膜に吸収されやすいものとして、緑色の光や紫外光が上げられるが、これらの光に対しても同様に受光感度をさらに上げる効果が期待できる。また、本実施例では、読み出しゲート電極として、多結晶シリコン膜を用いていたが、その他にもシリコンを含む材料で読み出しゲート電極を形成してもかまわない。
【００３６】
また、上記各実施例では、読み出しゲート電極として、ゲート酸化膜を介した多結晶シリコン膜の一層の構造を示したが、それに限定されるわけではなく、例えば、多結晶シリコン膜とシリサイドとからなような２層の積層構造の読み出しゲート電極においても、本実施例と同様の効果が得られる。さらに読み出しゲート電極を二層以上の多層積層構造にしてもかまわない。この場合、例えば、ゲート電極の薄膜化部分は、ゲート電極の多層積層構造の所望の上層部分をエッチングすることにより、形成することができる。そのため、積層されたゲート電極の選択比の違いを用いて、薄膜化部分のエッチングを行うことができるので、多結晶シリコン膜の一層の読み出しゲート電極に比べ、薄膜化部分の膜厚を制御しやすい。
【００３７】
なお、本発明は、上述したような実施例に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。例えば、本実施例では、ＣＭＯＳセンサを例に説明をしてきたが、それ以外にもＣＣＤセンサにも用いることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１に係る固体撮像装置の構造を示す平面図及び断面図。
【図２】本発明の実施例１に係る固体撮像装置の製造方法を示す工程断面図。
【図３】本発明の実施例１に係る固体撮像装置の製造方法を示す工程断面図。
【図４】本発明の実施例２に係る固体撮像装置の構造を示す平面図及び断面図。
【図５】本発明の実施例３に係る固体撮像装置の構造を示す平面図及び断面図。
【符号の説明】
【００３９】
１１ Ｐ型シリコン基板
１２ Ｐ型ウェル領域
１３ 素子分離領域
１４ 素子形成領域
１５ 読み出しゲート電極
１６ フォトダイオード層形成領域
１７ ゲート酸化膜
１８ 多結晶シリコン膜
１９ 薄膜化部分
２０ N型ドレイン領域
２１ Ｎ型不純物領域（フォトダイオード層）
２２ サーフェスシールド層
２３、２４、２５、２６ フォトレジスト
【技術分野】
【０００１】
本発明は、固体撮像装置に関するものである。
【背景技術】
【０００２】
従来、固体撮像装置であるＣＭＯＳセンサの構造は、例えば、半導体基板上にＰ−ウェル領域が設けられ、このＰ−ウェル領域の表面に素子分離領域が選択的に形成されている。この素子分離領域間の素子形成領域には、フォトダイオード層、読み出しゲートトランジスタが隣接するように形成されている。この読み出しゲートトランジスタは、Ｐ−ウェル領域表面に形成され、ゲート酸化膜とシリコン膜との積層構造をとり、読み出しゲート電極に隣接したフォトダイオード層の逆側のＰ−ウェル領域表面にドレイン領域が形成されている。そして、フォトダイオード層は、Ｐ−ウェル領域内に一端が読み出しゲート電極の下部にまで延在したＮ型の不純物領域が形成され、Ｐ−ウェル領域表面には、読み出しゲート電極に設けられたゲート酸化膜が形成されている。
【０００３】
しかしながら、近年のＣＭＯＳセンサの高性能化に伴い、マトリクス状に形成されるＣＭＯＳセンサの微細化が進んでいる。そのため、１画素を小さくすると、フォトダイオード層が小さくなり、受光感度が下がってしまうという問題点がある。
【０００４】
そこで、この感度低下を防ぐために、フォトダイオード層表面にシリコンナイトライド膜を載せてＣＭＯＳセンサの感度をあげる従来技術がある（例えば、特許文献１参照。）。しかしながら、この従来技術だけでは、大きな感度の増加は期待できない。
【特許文献１】特開２００３−１８８３６７号公報（第２０頁、図１４、図２８）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、受光感度を向上させることができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の固体撮像装置は、半導体基板と、前記半導体基板上に形成されるウェル領域と、前記ウェル領域内に形成されるフォトダイオード層と、前記ウェル領域上の前記フォトダイオード層に隣接し、ゲート酸化膜と半導体材料との積層構造であるゲート電極と、前記ゲート電極の側部に形成されるドレイン層と、を備え、前記フォトダイオード層側の前記半導体材料の一部が前記フォトダイオード層と逆側の前記半導体材料の一部よりも薄いことを特徴としている。
【発明の効果】
【０００７】
本発明によれば、固体撮像装置の受光感度を向上させることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例について、図面を参照して説明する。各実施例の固体撮像装置では、ＣＭＯＳセンサを例にとって説明する。
【実施例１】
【０００９】
図１は、本発明の実施例１に係るＣＭＯＳセンサの構造を示す平面図及び断面図である。図１（ａ）は、本発明の実施例１に係るＣＭＯＳセンサの構造を示す平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ´面の断面図を示す。
【００１０】
図１（ａ）に示すように、Ｐ型半導体基板１１上にＰ−ウェル領域１２が設けられ、このＰ−ウェル領域１２の表面に素子分離領域１３が選択的に形成されている。この素子分離領域１３間の素子形成領域１４には、読み出しゲート電極１５、フォトダイオード層形成領域１６が隣接して形成されている。
【００１１】
この読み出しゲート電極１５は、その読み出しゲート電極の一部がフォトダイオード層形成領域１６に張り出した構造をしている。また、図１（ｂ）に示すように、Ｐ−ウェル領域１２表面に形成され、ゲート酸化膜１７と多結晶シリコン膜１８との積層構造をとり、読み出しゲート電極１５に隣接したフォトダイオード層形成領域１６の逆側のＰ−ウェル領域１２表面にドレイン領域２０が形成されている。また、この読み出しゲート電極１５の多結晶シリコン膜１８は、フォトダイオード層２１側の多結晶シリコン膜１８の一部が多結晶シリコン膜１８の膜厚に比べ、薄く形成され、薄膜化部分１９を有している。また、Ｐ−ウェル領域１２表面には、読み出しゲート電極の多結晶シリコン膜１８下部にゲート酸化膜１７が形成されている。
【００１２】
そして、フォトダイオード層形成領域１６には、Ｐ−ウェル領域１２内に一端が読み出しゲート電極１５の張り出し部分の下部にまで延在したＮ型の不純物領域２１が形成され、また、このフォトダイオード層形成領域１６のＰ−ウェル領域１２表面には、Ｐ型の不純物を高濃度にイオン注入してなるサーフェスシールド層２２が設けられ、このフォトダイオード層形成領域１６の表面での空乏化を防いでいる。
【００１３】
上記のように構成される本発明の実施例１に係るＣＭＯＳセンサは、以下の製造方法で形成することができる。図２、図３は、その本発明の実施例１に係るＣＭＯＳセンサの製造方法を示す断面図である。ここで、図１と同一の構成については、同一の符号を附して説明する。
【００１４】
まず、図２（ａ）に示すように、Ｐ型半導体基板１１の表面上にP−ウェル領域１２及び素子分離領域１３のための絶縁膜を形成する。そして、その素子分離領域１３間のP−ウェル領域１２である素子形成領域１４表面にゲート酸化膜１７を形成する。
【００１５】
次に、図２（ｂ）に示すように、素子形成領域１４にフォトレジスト２３をマスクに、リンなどのＮ型の不純物を所定の深さになるようにイオン注入し、フォトダイオード層形成領域１６にＮ型不純物領域２１を形成する。
【００１６】
次に、図２（ｃ）に示すように、フォトレジスト２３を除去した後、例えば、ＣＶＤ法によって全面に多結晶シリコン膜１８を堆積させる。そして、この多結晶シリコン膜１８をフォトレジストをマスクにエッチングして、読み出しゲート電極１５を形成する。このとき、Ｎ型不純物領域２１の一部が読み出しゲート電極１５の下部にまで達するように、読み出しゲート電極１５の形成を行う。
【００１７】
次に、図２（ｄ）に示すように、フォトダイオード層形成領域１６を覆うようにフォトレジスト２４を形成する。そして、このフォトレジスト２４をマスクに、リンなどのＮ型不純物をイオン注入して、読み出しゲート電極１５に対して自己整合的にN型ドレイン領域２０を形成する。
【００１８】
次に、図３（ａ）に示すように、フォトレジスト２４を除去した後、フォトダイオード層形成領域１６側の読み出しゲート電極１５上部の一部が露出するように、フォトレジスト２５を形成する。
【００１９】
次に、図３（ｂ）に示すように、このフォトレジスト２５をマスクに、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）若しくはＣＤＥ（Chemical Dry Etching）を用いて、読み出しゲート電極１５の一部を選択的にエッチングし、フォトダイオード層形成領域１６側に薄膜化部分１９を形成する。このとき、エッチングされたフォトダイオード層形成領域１６側の読み出しゲート電極１５の多結晶シリコン膜１８の膜厚は、ゲート長に対してしきい値が変化しない程度の膜厚であることが望ましく、本実施例では、例えば、エッチング前の多結晶シリコン膜１８の膜厚の２０分の１以下であることが望ましい。
【００２０】
次に、図３（ｃ）に示すように、読み出しゲート電極１５のN型ドレイン領域２０を覆うようにフォトレジスト２６を形成する。そして、フォトレジスト２６をマスクに、ボロンなどのＰ型不純物をイオン注入して、読み出しゲート電極１５に対して自己整合的にサーフェスシールド層２２を形成する。そして、図３（ｄ）に示すように、フォトレジスト２６を除去することにより、本実施例の固体撮像装置を形成することができる。
【００２１】
以上の構成により、本発明の実施例１に係るＣＭＯＳセンサは、フォトダイオード側の読み出しゲート電極の一部に通常の読み出しゲート電極よりも薄い領域を設けることにより、フォトダイオード層に受光される光の障壁を減らすことができ、受光感度を上げることができる。また、受光感度を上げることができるので、微細化されても受光感度を下げることなく、微細化に適したＣＭＯＳセンサを形成することができる。
【００２２】
ここで、読み出しゲート電極に用いられている多結晶シリコン膜は、吸収係数が高く、特に青色の光が多結晶シリコン膜に吸収されてしまうという問題点がある。しかし、本発明の実施例１に係る固体撮像装置の構成により、フォトダイオード層側の読み出しゲート電極の一部が薄膜化されているので、読み出しゲート電極に吸収される青色の光を少なくすることができ、青色の光に対しては受光感度を上げる効果がさらに期待できる。また、多結晶シリコン膜に吸収されやすいものとして、緑色の光や紫外光が上げられるが、これらの光に対しても同様に受光感度をさらに上げる効果が期待できる。また、本実施例では、読み出しゲート電極として、多結晶シリコン膜を用いていたが、その他にもシリコンを含む材料で読み出しゲート電極を形成してもかまわない。
【実施例２】
【００２３】
図４は、本発明の実施例２に係るＣＭＯＳセンサの構造を示す平面図及び断面図である。図４（ａ）は、本発明の実施例２に係るＣＭＯＳセンサの構造を示す平面図であり、図４（ｂ）は、図４（ａ）のＢ−Ｂ´面の断面図を示す。
【００２４】
本実施例の実施例１との違いは、実施例1では、フォトダイオード層形成領域１６に張り出していた読み出しゲート電極１５の一部をエッチングすることにより、フォトダイオード層形成領域１６に張り出していた読み出しゲート電極１５の一部を薄膜化して、薄膜化部分１９を形成していたが、本実施例では、図４に示すように、フォトダイオード層形成領域１６に面する読み出しゲート電極１５を薄膜化している。尚、実施例１と同一の構成については、同一符号を附して説明を省略する。
【００２５】
ここで、図４において、フォトダイオード層２１に張り出した部分が含まれない読み出しゲート電極を示したが、図１のように、読み出しゲート電極の一部が、フォトダイオード層２１側に張り出した構造をしていてもかまわない。その場合、フォトダイオード層２１側に張り出した読み出しゲート電極も薄膜化部分を形成することになる。
【００２６】
上記のように構成される本発明の実施例２に係るＣＭＯＳセンサの製造方法は、実施例１と同様の方法で形成することができ、説明は省略する。
【００２７】
以上の構成により、本発明の実施例２に係るＣＭＯＳセンサは、実施例１に比べ、フォトダイオード層側のゲート電極を薄膜化部分にすることにより、フォトダイオード層に受光される光の障壁をさらに減らしているので、フォトダイオード層によって受光される光の受光感度をさらに上げることができる。また、同様に、受光感度を上げることができるので、微細化されても受光感度を下げることなく、微細化に適したＣＭＯＳセンサを形成することができる。
【００２８】
ここで、読み出しゲート電極に用いられている多結晶シリコン膜は、吸収係数が高く、特に青色の光が多結晶シリコン膜に吸収されてしまうという問題点がある。しかし、本発明の実施例２に係る固体撮像装置の構成により、フォトダイオード層側の読み出しゲート電極の一部が薄膜化されているので、読み出しゲート電極に吸収される青色の光を少なくすることができ、青色の光に対しては受光感度を上げる効果がさらに期待できる。また、青色以外にも多結晶シリコン膜に吸収されやすいものとして、緑色の光や紫外光が上げられるが、これらの光に対しても同様に受光感度をさらに上げる効果が期待できる。また、本実施例では、読み出しゲート電極として、多結晶シリコン膜を用いていたが、その他にもシリコンを含む材料で読み出しゲート電極を形成してもかまわない。
【実施例３】
【００２９】
図５は、本発明の実施例３に係るＣＭＯＳセンサの構造を示す平面図である。本実施例に係るＣＭＯＳセンサの構造を示す断面図は、図１（ｂ）と同様の構成をしているので、説明は省略する。尚、実施例１と同一の構成については、同一符号を附して説明を省略する。
【００３０】
図５に示すように、本実施例では、フォトダイオード層形成領域１６に張り出していた読み出しゲート電極１５の際だけでなく、張り出していない読み出しゲート電極１５の際までサーフェスシールド層２２を形成している。
【００３１】
ここで、多結晶シリコン膜１８の薄膜化部分１９は、読み出しゲート電極の張り出した部分に形成されているが、それ以外にも実施例２のようにフォトダイオード層側の読み出しゲート電極の一部を薄膜化してもかまわない。
【００３２】
上記のように構成される本発明の実施例３に係るＣＭＯＳセンサの製造方法は、実施例１と同様の方法で形成することができ、説明は省略する。
【００３３】
以上の構成により、本発明の実施例３に係るＣＭＯＳセンサは、実施例１と同様、フォトダイオード層によって受光される光の受光感度を上げることができる。また、同様に、受光感度を上げることができるので、微細化されても受光感度を下げることなく、微細化に適したＣＭＯＳセンサを形成することができる。
【００３４】
また、サーフェスシールド層が張り出していない読み出しゲート電極の際まで形成するので、読み出しゲート電極をマスクにして、サーフェスシールド層を自己整合的に形成することができ、製造工程を簡略することができる。
【００３５】
ここで、読み出しゲート電極に用いられている多結晶シリコン膜は、吸収係数が高く、特に青色の光が多結晶シリコン膜に吸収されてしまうという問題点がある。しかし、本発明の実施例３に係る固体撮像装置の構成により、フォトダイオード層側の読み出しゲート電極の一部が薄膜化されているので、読み出しゲート電極に吸収される青色の光を少なくすることができ、青色の光に対しては受光感度を上げる効果がさらに期待できる。また、青色以外にも多結晶シリコン膜に吸収されやすいものとして、緑色の光や紫外光が上げられるが、これらの光に対しても同様に受光感度をさらに上げる効果が期待できる。また、本実施例では、読み出しゲート電極として、多結晶シリコン膜を用いていたが、その他にもシリコンを含む材料で読み出しゲート電極を形成してもかまわない。
【００３６】
また、上記各実施例では、読み出しゲート電極として、ゲート酸化膜を介した多結晶シリコン膜の一層の構造を示したが、それに限定されるわけではなく、例えば、多結晶シリコン膜とシリサイドとからなような２層の積層構造の読み出しゲート電極においても、本実施例と同様の効果が得られる。さらに読み出しゲート電極を二層以上の多層積層構造にしてもかまわない。この場合、例えば、ゲート電極の薄膜化部分は、ゲート電極の多層積層構造の所望の上層部分をエッチングすることにより、形成することができる。そのため、積層されたゲート電極の選択比の違いを用いて、薄膜化部分のエッチングを行うことができるので、多結晶シリコン膜の一層の読み出しゲート電極に比べ、薄膜化部分の膜厚を制御しやすい。
【００３７】
なお、本発明は、上述したような実施例に何ら限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変形して実施することができる。例えば、本実施例では、ＣＭＯＳセンサを例に説明をしてきたが、それ以外にもＣＣＤセンサにも用いることができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１に係る固体撮像装置の構造を示す平面図及び断面図。
【図２】本発明の実施例１に係る固体撮像装置の製造方法を示す工程断面図。
【図３】本発明の実施例１に係る固体撮像装置の製造方法を示す工程断面図。
【図４】本発明の実施例２に係る固体撮像装置の構造を示す平面図及び断面図。
【図５】本発明の実施例３に係る固体撮像装置の構造を示す平面図及び断面図。
【符号の説明】
【００３９】
１１ Ｐ型シリコン基板
１２ Ｐ型ウェル領域
１３ 素子分離領域
１４ 素子形成領域
１５ 読み出しゲート電極
１６ フォトダイオード層形成領域
１７ ゲート酸化膜
１８ 多結晶シリコン膜
１９ 薄膜化部分
２０ N型ドレイン領域
２１ Ｎ型不純物領域（フォトダイオード層）
２２ サーフェスシールド層
２３、２４、２５、２６ フォトレジスト
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されるウェル領域と、
前記ウェル領域内に形成されるフォトダイオード層と、
前記ウェル領域上の前記フォトダイオード層に隣接し、ゲート酸化膜と半導体材料との積層構造であるゲート電極と、
前記ウェル領域内の前記ゲート電極の側部に形成されるドレイン層と、
を備え、前記フォトダイオード層側の前記半導体材料の一部が前記半導体材料の膜厚よりも薄いことを特徴とする固体撮像装置。
【請求項２】
前記ゲート電極は、前記フォトダイオード層側の前記半導体材料の一部に段差を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記ゲート電極は、前記フォトダイオード層側の一部に前記フォトダイオード層側に突出した突出部を有することを特徴とする請求項１又は請求項２記載の固体撮像装置。
【請求項４】
前記フォトダイオード層は、前記ゲート電極下部の一部まで延在することを特徴とする請求項１乃至請求項３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記フォトダイオード層は、青色、緑色、紫外光のうち少なくとも一つを受光することを特徴とする請求項１乃至請求項４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記半導体材料は、シリコンを含む材料であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記ウェル領域上にサーフェスシールド層を有することを特徴とする請求項１乃至請求項６のいずれか1項に記載の固体撮像装置。
【請求項８】
前記半導体材料は、少なくとも２層以上の積層構造であることを特徴とする請求項１乃至請求項７にいずれか１項に記載の固体撮像装置。
【請求項１】
半導体基板と、
前記半導体基板上に形成されるウェル領域と、
前記ウェル領域内に形成されるフォトダイオード層と、
前記ウェル領域上の前記フォトダイオード層に隣接し、ゲート酸化膜と半導体材料との積層構造であるゲート電極と、
前記ウェル領域内の前記ゲート電極の側部に形成されるドレイン層と、
を備え、前記フォトダイオード層側の前記半導体材料の一部が前記半導体材料の膜厚よりも薄いことを特徴とする固体撮像装置。
【請求項２】
前記ゲート電極は、前記フォトダイオード層側の前記半導体材料の一部に段差を有することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記ゲート電極は、前記フォトダイオード層側の一部に前記フォトダイオード層側に突出した突出部を有することを特徴とする請求項１又は請求項２記載の固体撮像装置。
【請求項４】
前記フォトダイオード層は、前記ゲート電極下部の一部まで延在することを特徴とする請求項１乃至請求項３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記フォトダイオード層は、青色、緑色、紫外光のうち少なくとも一つを受光することを特徴とする請求項１乃至請求項４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記半導体材料は、シリコンを含む材料であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記ウェル領域上にサーフェスシールド層を有することを特徴とする請求項１乃至請求項６のいずれか1項に記載の固体撮像装置。
【請求項８】
前記半導体材料は、少なくとも２層以上の積層構造であることを特徴とする請求項１乃至請求項７にいずれか１項に記載の固体撮像装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−２７５６９（Ｐ２００７−２７５６９Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００５−２１０２７８（Ｐ２００５−２１０２７８）
【出願日】平成１７年７月２０日（２００５．７．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願日】平成１７年７月２０日（２００５．７．２０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]