微小光学デバイス
【課題】当技術分野では、能動光学デバイスを導波路および光ファイバをはじめとする光学要素に高性能、低コストで結合できる光アセンブリを提供する必要がある。
【解決手段】本発明は導波路用の光ピグテイルアセンブリとして使用することができる微小光学デバイスを提供する。例示的な構成において、上記アセンブリはオプトエレクトロニクス要素および光ファイバを含む第１チップを含む。光ファイバおよびオプトエレクトロニクス要素は、光集積チップ上の１以上の導波路をはじめとする光学要素に結合される。
【解決手段】本発明は導波路用の光ピグテイルアセンブリとして使用することができる微小光学デバイスを提供する。例示的な構成において、上記アセンブリはオプトエレクトロニクス要素および光ファイバを含む第１チップを含む。光ファイバおよびオプトエレクトロニクス要素は、光集積チップ上の１以上の導波路をはじめとする光学要素に結合される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、微小光学デバイスに関する。さらに詳細には、本発明は、例えば光集積チップ上の１以上の導波路をはじめとする光学要素に光学的に結合される、オプトエレクトロニクス要素および光ファイバを有するピグテイルチップを含むピグテイルアセンブリとして使用することができる微小光学デバイスに関する。
【背景技術】
【０００２】
導波路チップまたは平面光波回路とも称される光集積チップ（ＩＯＣ）は、多くの場合、光ファイバにピグテイルで接続（または接着）される。Ｋｗｏｎらの米国特許第６，８３９，４９２号はかかる構造が開示されている。多くの場合、このピグテイルは、単独または精細配列のいずれかの１以上のファイバを含むガラス、セラミック、またはシリコンフェルールを使用してなされる。導波路とファイバピグテイルアセンブリとの端部は一体に突き合せ結合され、位置合わせされ、及び接着され、これにより光ファイバおよび光集積チップの間を限られた損失で光を通過させることができる。しかし、導波路デバイスを構築する際の難題は、高性能と低コストを達成すると同時に、能動デバイス例えばレーザおよび光検出器を組み込むことであった。従来の能動デバイスは個別にパッケージングされて、デバイス間に伝わる光ファイバを有する導波路に接合されるか、または光集積チップ上に直接置かれるかのいずれかである。能動デバイスとチップ上の導波路とを結合するために、格子結合器および光集積チップ内の埋込み微小反射体の使用をはじめとする様々な方法が用いられてきた。これらの機構を作製し、光を反射、屈折、または回折することによって光を光導波路の平面から上方に移動させる。このような機構を導波路ダイに組み込むことは、一般にコストが嵩み、追加の処理ステップを必要とする。
【特許文献１】米国特許第６，８３９，４９２号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、当技術分野では、能動光学デバイスを導波路および光ファイバなどの光学要素に高性能、低コストで結合できる光アセンブリを提供する必要がある。
【課題を解決するための手段】
【０００４】
本発明は微小光学デバイスを提供する。微小光学デバイスには、基体と、基体端部の第１領域を横切って光学的に通信するように配向された基体上のオプトエレクトロニクス要素と、基体端部の第２領域を横切って光学的に通信するように配向された基体上の光ファイバとを含む第１チップ；ならびに上記第１および第２端部領域をそれぞれ横切って、オプトエレクトロニクス要素および光ファイバと光学的に通信するように配向された光学要素を含む。光学要素は、オプトエレクトロニクス要素と光ファイバとの間の光学経路内に、第１チップに隣接して配置される。１つの構成では、光学要素は光導波路である。微小光学デバイスは第２チップ、例えば、光学要素を含む光集積チップを含んでもよい。
【０００５】
本発明の前述の概要および以下の詳細な説明は、添付図面と合わせて読むことにより最もよく理解される。
【発明を実施するための最良の形態】
【０００６】
ここからは図を参照する。すべての図面を通して類似の要素は同様の参照符号が付され、本発明による微小光学デバイスは一般に１００で示される。ピグテイルアセンブリ１００は、ピグテイルチップ１０をはじめとするピグテイルサブアセンブリを含み、ピグテイルチップ１０は、基体９、能動デバイス（例えばオプトエレクトロニクス要素１２）を含み、および光ファイバ１８をはじめとする光チャネルを含む。本明細書で使用されるとき、用語の「オプトエレクトロニクス要素」は、例えば光源、光検出器、およびＭＥＭＳデバイスをはじめとする、光ビームを放射、検出、または別の方法で変更する能動デバイスを含む。用語「光学要素」は、光導波路、光ファイバ、レンズ、格子、プリズム、フィルタ等をはじめとする光学素子を含む。用語「上に」は相互に直接接触している構成要素に限定されず、層、構造体および空間が介在することも含み得る。
【０００７】
オプトエレクトロニクス要素１２および光ファイバ１８が、結合端１１をはじめとする基体９の単一端の第１および第２領域のそれぞれを横切って光学的に通信するように、オプトエレクトロニクス要素１２および光ファイバ１８は典型的に、ピグテイルチップ１０上に配向される。オプトエレクトロニクス要素１２および光ファイバ１８の、これら構成要素の光学的な通信が単一端１１を横切ってなされる上記構成は、オプトエレクトロニクス要素１２および光ファイバ１８が、例えばピグテイルチップ１０の単一端１１において、光集積チップ２０上の１以上の導波路をはじめとする光学要素と突き合わせ結合されることを可能にする。光集積チップ２０は、光集積チップ２０がピグテイルチップ１０に突き合せ結合されたとき、オプトエレクトロニクス要素１２と光ファイバ１８との間の光学的な通信を可能にするように構成された導波路２２を含む。
【０００８】
光集積チップ２０は、１以上の機能（破線で示されている）、例えば波長多重化、波長多重分離、光減衰、光増幅、切換、変調、およびモード変換を提供する。光集積チップはさらに、このチップ上または内部に形成された、１以上の追加の能動および／または受動デバイス（例えば、レーザ、光検出器、集積回路、ドライバ、フィルタ、レンズ、プリズム）を含むことできる。酸窒化シリコンまたは半導体（例えばシリコン、リン化インジウムおよび砒化ゲルマニウム）をベースとするものをはじめとする高デルタｎ導波路あるいはフォトニッククリスタル素子は、小型形状に作製できるそれらの能力の故に特に好適である。このように、本発明は、オプトエレクトロニクス要素１２と光チャネル（例えば光ファイバ１８）との間を、光集積チップの一部として提供され得る導波路２２をはじめとする光学要素を介して光学的に通信することを可能とする微小光学ピグテイルアセンブリ１００を提供する。例示的な１つの用途において、本発明の微小光学アセンブリはトリプレクサ形態に使用される。かかる形態は、例えばファイバ−住宅用途（例えば１４９０ｎｍおよび１５５０ｎｍの入力信号および１３１０ｎｍの出力信号を使用する）における使用において見受けられる。
【０００９】
次に図１に戻り、詳細に説明する。ピグテイルチップ１０は、例えばオプトエレクトロニクス要素１２をはじめとする少なくとも１つの能動デバイスと、例えば光ファイバ１８をはじめとする少なくとも１つの光チャネルとを望ましく含む。任意に、レンズ１４をはじめとする光学要素は、オプトエレクトロニクス要素１２に光学的に通じているピグテイルチップ上に設けることができ、これにより光学要素１２への光、または光学要素１２からの光の連結を容易し得る。（本明細書で使用されるとき、用語の「光」は、可視スペクトルに限定されず、可視スペクトルの外側の電磁放射線も含む）。能動デバイス１２は、単独、あるいは例えば光学要素１４または他の能動デバイスをはじめとする他の光学要素と共に、密封パッケージ１３の一部を形成するように、任意に密封することができる。かかる構造体には、例えば、オプトエレクトロニクス要素からまたはオプトエレクトロニクス要素へのオプトエレクトロニクス信号が通過することができる透過な壁またはリッド、あるいはオプトエレクトロニクス要素を覆う低温ＣＤＶコーティングをはじめとする密封コーティングを含むことができる。
【００１０】
フォトリソグラフ処理をはじめとする製造プロセスを利用して、光ファイバ１８の位置に対するオプトエレクトロニクス要素１２の相対位置を正確に確立することができるように、望ましくは、オプトエレクトロニクス要素１２および光ファイバ１８は、同一基体９上に配置される。例えば、望ましくはピグテイルチップは、フォトリソグラフ処理に適する単結晶シリコンであり得る。詳細には、光ファイバ１８の位置は、ピグテイルチップ１０の上面に配置されるＶ形溝１６を設けることにより決定することができる。Ｖ形溝１６は、従来の方法または他の好適な方法を用いて、単結晶シリコンウェーハをエッチングすることにより作り出され得る。例えば、Ｖ形溝１６の表面が｛１１１｝結晶面となるように、（１００）シリコンウェーハの異方性エッチングによってＶ形溝１６を設けることができる。同一の異方性エッチング処理の過程において、オプトエレクトロニクス要素１２およびボールレンズ１４の位置が規定される。例えば、ボールレンズ１４の位置は、Ｖ形溝１６と同時にエッチングされ、これによりＶピットも｛１１１｝結晶面である表面を含んでいてもよい、Ｖピットまたはピラミッド形ピットを設けることにより規定され得る。同様に、同一のエッチング工程の間にオプトエレクトロニクス要素１２の位置を規定して、適切な形状の空洞を設け、この空洞内にオプトエレクトロニクス要素１２を密封することができる。他の好適なチップ材料および製造プロセスを使用することもでき、例えば堆積およびエッチングプロセスによって、オプトエレクトロニクス要素１２および光ファイバ１８を任意の他の光学要素と共に相互に高精度に位置決定し、オプトエレクトロニクス要素および光学要素を密封するための位置決め基準を形成することもできる。
【００１１】
オプトエレクトロニクス要素１２（光学レンズ１４と共に）および光ファイバ１８は、オプトエレクトロニクス要素１２および光ファイバ１８がピグテイルチップ１０の単一結合端１１を横切って（例えば、上、下、または貫通）通信され得るようにピグテイルチップ１０上に配向され、これにより、オプトエレクトロニクス要素１２および光ファイバ１８を、単一光学要素に突き合せ結合することによって光学的に結合することができる。例えば、オプトエレクトロニクス要素１２および光ファイバ１８は、光集積チップ２０に同時に突き合せ結合され得る。その際、光集積チップ２０は光集積チップ２０の結合表面２１に配置された第１および第２端２３、２４を有し得る光導波路２２を含む。導波路２２の第１端２３および第２端２４は、導波路およびピグテイルチップ２０、１０が相互に突き合わせ結合されるように光集積チップ２０の結合端２１をピグテイルチップ１０の結合端１１に対面するように置くことにより、光ファイバ１８およびオプトエレクトロニクス要素１２にそれぞれ光学的に結合され得る。導波路端２３、２４が光ファイバ１８およびオプトエレクトロニクス要素１２にそれぞれ正しく位置合わせされ、光学的連結を最大にしていることを確認するために、ピグテイルチップ１０と光集積チップ２０との位置合わせの工程の間に、オプトエレクトロニクス要素１２に電力を供給し、または応答指令信号を送ってもよい。
【００１２】
例えば、オプトエレクトロニクス要素１２がレーザなどの光源を含む場合、該レーザを起動して、導波路２２により受光され且つ光ファイバ１８に送られる光を放射することができる。検出器を設けて、光ファイバ１８の出力を監視し、チップ１０、２０が最良に位置合わせされ、光通過量が最大になる場合を検出することができる。あるいは、例えば、オプトエレクトロニクス要素１２が検出器を含む場合、オプトエレクトロニクス要素１２が、チップ１０、２０が最良に位置合わせされて光通過量が最大になる場合を検出できるように、光源が、結合端１１に対向する抹消側の光ファイバ１８の端部において光ファイバ１８に結合され得る。チップ１０、２０の最適位置が決定されると、チップ１０、２０を一体に接着し、光ファイバ１８、オプトエレクトロニクス要素１２、および導波路２２の間を限られた損失で光を通過させることができる。しかし、場合によっては、ピグテイルチップ１０を光集積チップ２０に結合する過程において、オプトエレクトロニクス要素１２に電力を供給するかまたは応答指令信号を送ることが不都合または望ましくないこともある。このような場合においては、図２に示されるとおり、ピグテイルチップ１０および光集積チップ２０のそれぞれに追加の光チャネルを設けて、ピグテイルチップ１０と光集積チップ２０との受動的位置合わせを可能にすることが望ましい場合もある。
【００１３】
例えば、図２を参照すると、本発明によるピグテイルアセンブリの別の例示的な構成が、一般に示された２００で説明されている。注記されている点を除いて、図１に関する上記の説明は、図２に対しても、および本発明の他の典型的な態様に対しても適用できる。ピグテイルアセンブリ２００は、ピグテイルチップ２１０をはじめとするピグテイルサブアセンブリを含み、上記ピグテイルチップ２１０は、基体２０９、能動デバイス、例えばオプトエレクトロニクス要素２１２および光学レンズ２１４を含み、少なくとも２つの光チャネル（例えば信号ファイバ２１８および位置合わせファイバ２１９）を含む。能動デバイス２１２は単独、あるいは他の光学要素（例えば光学要素２１４または他の能動デバイス）と一緒に、例えば図１に関して上で述べたように密封パッケージ２１３の一部を形成するように任意に密封することができる。図１のピグテイルチップ構成と同様の方法において、オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９が、例えば結合端２１１のような基体２０９の単一端の第１、第２および第３領域それぞれを横切って光学的に通信し、オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９が、単一の光学要素に突き合せ結合されることにより光学的に連結されることを可能にするように、オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９が、ピグテイルチップ２１０上に望ましく配向される。
【００１４】
第２の光チャネル、例えば位置合わせファイバ２１９を設けることにより、オプトエレクトロニクス要素２１２に電力を供給しまたは応答指令信号を送ることなく、光集積チップ２２０上のピグテイルチップ２１０と導波路などの光学要素との間の位置合わせを可能にする。ピグテイルチップ２１０は図１のピグテイルチップ１０に関して上に述べた製造プロセスによって作製できる。詳細には、ファイバ２１８、２１９の位置は、基体２０９に上面に配置されるＶ形溝２３１、２３２を設けることにより決定することができ、オプトエレクトロニクス要素２１２の位置は同一工程で規定され、適切な形状の空洞を設けて、この空洞内にオプトエレクトロニクス要素２１２を密封できる。例えば単一モードの１３００〜１６００ｎｍ通信デバイスを含むような、典型的用途においては、構成要素（例えば、ファイバ２１８、２１９およびオプトエレクトロニクスデバイス２１２）が相互に相対的に配置される精度は、例えば数ミクロン以内であり得る。光集積チップ２２０は導波路２２２を含み、この導波路は、光集積チップ２２０がピグテイルチップ２１０に突き合わせ結合されると、信号ファイバ２１８とオプトエレクトロニクス要素２１２との間、ならびに信号ファイバ２１８と位置合わせファイバ２１９との間の光学的な通信を可能にするように構成されている。この際、導波路２２２は、信号ファイバ２１８とオプトエレクトロニクス要素２１２との間の光学的な通信を可能にするループバック導波路２３３と、信号ファイバ２１８と位置合わせファイバ２１９との間の光学的な通信を可能にするタップ導波路２３４とをそれぞれ含む。
【００１５】
オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９は、光集積チップ２２０に同時に突き合せ結合され得る。光集積チップ２２０は、光導波路２２２を含み、光導波路２２２は、光集積チップ２２０の結合表面２２１に配置された第１、第２、および第３端２２３、２２４、２２５を望ましく有し得る。導波路およびピグテイルチップ２２０、２１０を相互に突き合わせ結合できるように、光集積チップ２２０の結合端２２１をピグテイルチップ２１０の結合端２１１に対面するように置くことにより、導波路２２２の第１端２２３を信号ファイバ２１８に、第２端２２４をオプトエレクトロニクス要素２１２に、および第３端２２５を位置合わせファイバ２１９に光学的に結合することができる。導波路端２２３、２２４が信号ファイバ２１８およびオプトエレクトロニクス要素２１２に適切に位置合わせされ、光学的連結を最大にしていることを確認するために、ピグテイルチップ２１０と光集積チップ２２０との位置合わせの工程中に、オプトエレクトロニクス要素２１２に電力を供給するか、または応答指令信号を送る必要がない。この代わりに、適切な位置合わせは、信号ファイバ２１８と位置合わせファイバ２１９との間の光学的な通信を監視することにより確認することができる。
【００１６】
例えば、光源が、結合端２１１に対向する抹消側の光ファイバ２１８、２１９の各々の端部において、位置合わせファイバ２１９または信号ファイバ２１８のいずれかに結合され得る。さらに、チップ２１０、２２０が最良に位置合わせされ光通過量が最大になる場合を検出することができるように、光源が結合されない他方のファイバ２１８、２１９の遠位末端に検出器を設けることができる。チップ２１０、２２０の最適位置が決定されると、チップ２１０、２２０を一体に接着し、信号ファイバ２１８、オプトエレクトロニクス要素２１２、および導波路２２２の間を限られた損失で光を通過させることができる。したがって、外部光源および外部検出器を設けることにより、位置合わせ工程の間に、オプトエレクトロニクス要素２１２に電力を供給するか、または応答指令信号を送る必要がなくなる。
【００１７】
さらに、本発明によるピグテイルアセンブリの別の典型的な構成であってオプトエレクトロニクス要素３１２に電力を供給するか、または監視することを必要とせずに位置合わせできる構成が、図３及び一般に示された３００で説明されている。ピグテイルアセンブリ３００はピグテイルチップ３１０をはじめとするピグテイルサブアセンブリを含み、ピグテイルチップ３１０は、基体３０９、能動デバイス、例えばオプトエレクトロニクス要素３１２および光レンズ３１４を含み、且つ少なくとも３つの光チャネル、例えば信号ファイバ３１８並びに第１および第２位置合わせファイバ３１７、３１９を含む。図１を参照して上に述べたような密封パッケージ３１３の部分を形成するために、能動デバイス３１２は、単独、または例えば光学要素３１４または他の能動デバイスなどの他の光学要素と一緒に任意に密封することができる。図２のピグテイルチップ構成と同じ方法において、オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９が、結合端３１１のような基体３０９の単一端の第１、第２、第３および第４領域それぞれを横切って光学的に通信されるように、オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９がピグテイルチップ３１０上に望ましく配向される。詳細には、信号ファイバ３１８、位置合わせファイバ３１７、３１９は、ピグテイルチップ３１０に上面に配置されたＶ形溝３３１、３３２、３３３を設けることにより決定することができ、オプトエレクトロニクス要素３１２の位置は適切な形状の空洞を設けることにより同一工程で規定することができ、この空洞内にオプトエレクトロニクス要素３１２を密封することができる。
【００１８】
第２および第３の光チャネル、例えば位置合わせファイバ３１７、３１９を設けることにより、光集積チップ３２０上の１以上の導波路をはじめとする光学要素と、ピグテイルチップ３１０との間に位置合わせが、専用の位置合わせチャネル、例えば位置合わせファイバ３１７、３１９によって達成可能になる。図２の構成のピグテイルチップ２１０と同様に、ピグテイルチップ３１０は、構成要素が相互に相対的に配置される精度と同様の精度を有する同様の製造プロセスによって作製できる。
【００１９】
光集積チップ３２０は、光集積チップ３２０がピグテイルチップ３１０に突き合わせ結合されたときに信号ファイバ３１８とオプトエレクトロニクス要素３１２との間の光学的な通信を可能にするように構成された信号ループバック導波路３２２を含み、且つ第１位置合わせファイバ３１７と第２位置合わせファイバ３１９との間の光学的な通信を可能にするように構成された位置合わせループバック導波路３２３を含む。光学要素に突き合わせ結合することによって、ピグテイルチップ３１０の単一結合端３１１を横切って、信号ファイバ３１８がオプトエレクトロニクス要素３１２と光学的に通信し、且つ位置合わせファイバ３１７、３１９が互に通信し、オプトエレクトロニクス要素３１２、信号ファイバ３１８と、位置合わせファイバ３１７、３１９とを光学的に結合することができるように、オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９がピグテイルチップ３１０上に配向される。
【００２０】
オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９は、光集積チップ３２０に同時に突き合わせ結合され得る。この際、信号ループバック導波路３２２が光集積チップ３２０の結合表面３２１に配置される第１端３２４、および第２端３２５を望ましく含む。信号ループバック導波路３２２の第１端３２４は信号ファイバ３１８に、第２端３２５はオプトエレクトロニクス要素３１２に光学的に結合され得る。同様に、位置合わせループバック導波路３２３は、光集積チップ３２０の結合表面３２１に配置された第１端３２６および第２端３２７を望ましく含み得る。位置合わせループバック導波路３２３の第１端３２６は第１位置合わせファイバ３１７に、第２端３２７は第２位置合わせファイバ３１９に光学的に結合され得る。したがって、導波路およびピグテイルチップ３２０、３１０が相互に突き合わせ結合されるように光集積チップ３２０の結合端３１１をピグテイルチップ３１０の結合端３１１に対面して置くことにより、第１および第２位置合わせファイバ３１７、３１９、ならびに信号ファイバ３１８およびオプトエレクトロニクス要素３１２は、それぞれ光学的に通信することができるようになり得る。
【００２１】
図２の構成と同様に、ピグテイルチップ３１０と光集積チップ３２０との位置合わせ工程中に、オプトエレクトロニクス要素３１２に電力を供給するか、または応答指令信号を送る必要がない。この代わりに、適切な位置合わせは、位置合わせファイバ３１７、３１９の間の光学的な通信を監視することにより確認することができる。例えば、光源は、結合端３１１に対向する抹消側の位置合わせファイバ３１７、３１９の端部において第１および第２位置合わせファイバ３１７、３１９のどちらかに結合される。さらに、チップ３１０、３２０が最良に位置合わせされ、光通過量が最大になる場合を検出器が検出できるように、検出器を光源が結合されていない、他の位置合わせファイバ３１７、３１９の遠端に設けることができる。チップ３１０、３２０の最適位置が決定されると、チップ３１０、３２０を一体に接着することができ、信号ファイバ３１８とオプトエレクトロニクス要素３１２との間を限られた損失で光を通過させることができる。したがって、外部光源および外部検出器を設けることにより、位置合わせプロセスの過程において、オプトエレクトロニクス要素３１２に電力を供給するか、または応答指令信号を送る必要がなくなる。
【００２２】
さらに、本発明によるピグテイルアセンブリのさらなる例示的な構成（一般的に示された４００）が、ピグテイルアセンブリが図４Ａおよび４Ｂで説明され、これは、例えば垂直キャビティ面発光レーザ（ＶＣＳＥＬ）または光検出器おはじめとする面発光（または受光）デバイス４５０をピグテイル接続するのに特に好適である。ピグテイルアセンブリ４００はピグテイルチップ４１０をはじめとするピグテイルサブアセンブリを含み、ピグテイルチップ４１０は、基体４０９、能動デバイス、例えばオプトエレクトロニクス要素４１２および光レンズ４１４を含み、光ファイバ４１８をはじめとする光チャネルを含む。任意に、ピグテイルチップ４１０はオプトエレクトロニクス要素４１２を有するか、または有しない面発光デバイス４５０を含んでいても良い。図１に関し上に述べたような密封パッケージ４１３の一部を形成するように、能動デバイス４１２、４５０の一方または両方を、光学要素４１４および他の能動デバイスをはじめとする他の光学要素と一緒に、任意に密封することができる。光ファイバ４１８の位置は、基体４０９に上面に配置されるＶ形溝４１６を設けることにより決定することができる。さらに、ピグテイルチップ４１０は、（１００）シリコン内の｛１１１｝結晶面であるピグテイルチップ内に設けられるのが望ましい反射ファセット４４５を含む。
【００２３】
好ましくは、図４Ｂの示されるように、面発光デバイス４５０が反射ファセット４４５と光学的に通信するように、面発光デバイス４５０は反射ファセット４４５を覆って配置され得る。面発光デバイス４５０がピグテイルチップ４１０の結合端４１１を横切って光学的に通信できるように、反射ファセット４４５はピグテイルチップ４１０の結合端４１１に対して配向される。このように、オプトエレクトロニクス要素４１２、面発光デバイス４５０、および光ファイバ４１８が、光学要素に突き合せ結合することにより光学的に連結され、オプトエレクトロニクス要素４１２、面発光デバイス４５０、および光ファイバ４１８が、結合端４１１をはじめとする基体４０９の単一端を横切って光学的に通信できるように、オプトエレクトロニクス要素４１２、面発光デバイス４５０、および光ファイバ４１８をピグテイルチップ４１０上に配向することが望ましい。ピグテイルチップ４１０は図１のピグテイルチップ１０に関して上に述べた製造プロセスによって提供され得る。例えば、反射ファセット４４５は部分的Ｖピット４４７の表面として提供できる。反射ファセット４４５を有するＶピット４４７は、Ｖ形溝４１６を提供したものと同一工程の間に、（１００）シリコンウェーハの異方性エッチングによって作製することができる。例えば単一モードの１３００〜１６００ｎｍ通信デバイスを含むような、典型的用途においては、構成要素（例えば、ファイバ４１８、面発光デバイス４５０、およびオプトエレクトロニクス要素４１２）が相互に相対的に配置される精度は、例えば数ミクロン以内であり得る。
【００２４】
光集積チップ４２０は導波路４２２を含み、この導波路は、光集積チップ４２０がピグテイルチップ４１０に突き合わせ結合されると、オプトエレクトロニクス要素４１２および面発光デバイス４５０のそれぞれと光ファイバ４１８との間の光学的な通信を可能にするように構成されている。この際、導波路４２２は、光ファイバ４１８とオプトエレクトロニクス要素４１２との間の光学的な通信を可能にするループバック導波路４３３と、光ファイバ４１８と面発光デバイス４５０との間の光学的な通信を可能にするタップ導波路４３４とを含む。
【００２５】
例えば、オプトエレクトロニクス要素４１２、光ファイバ４１８、および面発光デバイス４５０は、光集積チップ４２０に同時に突き合せ結合できる。光導波路４２２は、光集積チップ４２０の結合表面４２１に配置された第１、第２、および第３端４２３、４２４、４２５を望ましく含み得る。導波路およびピグテイルチップ４２０、４１０を相互に突き合わせ結合できるように光集積チップ４２０の結合端４２１をピグテイルチップ４１０の結合端４１１に対面するように置くことによって、導波路４２２の第１端４２３を光ファイバ４１８に、第２端４２４をオプトエレクトロニクス要素４１２に、及び第３端４２５を面発光デバイス４５０に光学的に結合することができる。
【００２６】
導波路端４２３、４２４ ４２５が光ファイバ４１８、オプトエレクトロニクス要素４１２および面発光デバイス４５０にそれぞれ正しく位置合わせされていることを確認するために、図１の構成に関して上に述べものと同様の方法で、ピグテイルチップ４１０と光集積チップ４２０との位置合わせのプロセスの過程において、オプトエレクトロニクス要素４１２または面発光デバイス４５０のいずれかにに電力を供給し、応答指令信号を送ることができる。
【００２７】
本発明のこれらおよび他の利点は、当業者には、前述の明細書の説明から明らかである。例えば、各オプトエレクトロニクス要素との光学的な通信のため光集積チップ上の光導波路構造体と共に複数のオプトエレクトロニクス要素を単一ピグテイルチップ上に提供することができる。したがって、当業者であれば、本発明の広範な発明概念から逸脱することなく、上述の態様に対し様々な変更または修正が可能であることを認識する。本発明は本明細書に記載の特定の実施形態に限定されず、特許請求の範囲に記載される本発明の範囲および精神に包含される、全ての変形形態または修正形態を含むことを意図していることが理解されるべきである。
【図面の簡単な説明】
【００２８】
【図１】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と光ファイバとを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と光ファイバとの間を光学的に通信することを可能とするためにピグテイルチップに突き合せ結合される光集積チップとを含む。
【図２】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と第１および第２光ファイバとを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と第１光ファイバとの間を光学的に通信させることを可能にし、且つ第１ファイバと第２ファイバとの間の光学的な通信を可能とするためにピグテイルチップに突き合せ結合される光集積チップを含む。
【図３】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と第１、第２および第３光ファイバを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と第２光ファイバとの間の光学的な通信を可能とし、且つ第１ファイバと第３ファイバとの間の光学的な通信を可能とするためにピグテイルチップに突き合わせ結合される光集積チップを含む。
【図４Ａ】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と光ファイバおよび反射ファセットを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と光ファイバとの間の光学的な通信を可能とし、且つ光ファイバと反射ファセットとの間の光学的な通信を可能とするためにピグテイルチップに突き合せ結合される光集積チップを含む。
【図４Ｂ】反射ファセットと光学的に通信するように反射ファセット上に配置された面発光デバイスを有する図４Ａの微小光学デバイスの概略図である
【符号の説明】
【００２９】
１００、２００、３００、４００ ピグテイルアセンブリ、微小光学デバイス
９、２０９、３０９、４０９ 基体
１０、２１０、３１０、４１０ ピグテイルチップ
１１、２１１、３１１、４１１ 結合端
１２、２１２、３１２、４１２ オプトエレクトロニクス要素、能動デバイス
１３、２１３、３１３、４１３ 密封パッケージ
１４、２１４、３１４、４１４ 光学レンズ
１６、２３１、２３２、３３１、３３２、３３３、４１６ Ｖ形溝
１８、４１８ 光ファイバ
２０、２２０、３２０、４２０ 光集積チップ
２１、２２１、３２１、４２１ 結合表面
２２、２２２、４２２ 導波路
２３、２２３、３２４、３２６、４２３ 第１端
２４、２２４、３２５、３２７、４２４ 第２端
２１８、３１８ 信号ファイバ
２１９、位置合わせファイバ
３１７、第１位置合わせファイバ
３１９、第２位置合わせファイバ
２２５、４２５ 第３端
２３３、４３３ ループバック導波路
２３４、４３４ タップ導波路
３２２ 信号ループバック導波路
３２３ 位置合わせループバック
４４５ 反射ファセット
４４７ 部分的Ｖピット
４５０ 面発光デバイス
【技術分野】
【０００１】
本発明は一般に、微小光学デバイスに関する。さらに詳細には、本発明は、例えば光集積チップ上の１以上の導波路をはじめとする光学要素に光学的に結合される、オプトエレクトロニクス要素および光ファイバを有するピグテイルチップを含むピグテイルアセンブリとして使用することができる微小光学デバイスに関する。
【背景技術】
【０００２】
導波路チップまたは平面光波回路とも称される光集積チップ（ＩＯＣ）は、多くの場合、光ファイバにピグテイルで接続（または接着）される。Ｋｗｏｎらの米国特許第６，８３９，４９２号はかかる構造が開示されている。多くの場合、このピグテイルは、単独または精細配列のいずれかの１以上のファイバを含むガラス、セラミック、またはシリコンフェルールを使用してなされる。導波路とファイバピグテイルアセンブリとの端部は一体に突き合せ結合され、位置合わせされ、及び接着され、これにより光ファイバおよび光集積チップの間を限られた損失で光を通過させることができる。しかし、導波路デバイスを構築する際の難題は、高性能と低コストを達成すると同時に、能動デバイス例えばレーザおよび光検出器を組み込むことであった。従来の能動デバイスは個別にパッケージングされて、デバイス間に伝わる光ファイバを有する導波路に接合されるか、または光集積チップ上に直接置かれるかのいずれかである。能動デバイスとチップ上の導波路とを結合するために、格子結合器および光集積チップ内の埋込み微小反射体の使用をはじめとする様々な方法が用いられてきた。これらの機構を作製し、光を反射、屈折、または回折することによって光を光導波路の平面から上方に移動させる。このような機構を導波路ダイに組み込むことは、一般にコストが嵩み、追加の処理ステップを必要とする。
【特許文献１】米国特許第６，８３９，４９２号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、当技術分野では、能動光学デバイスを導波路および光ファイバなどの光学要素に高性能、低コストで結合できる光アセンブリを提供する必要がある。
【課題を解決するための手段】
【０００４】
本発明は微小光学デバイスを提供する。微小光学デバイスには、基体と、基体端部の第１領域を横切って光学的に通信するように配向された基体上のオプトエレクトロニクス要素と、基体端部の第２領域を横切って光学的に通信するように配向された基体上の光ファイバとを含む第１チップ；ならびに上記第１および第２端部領域をそれぞれ横切って、オプトエレクトロニクス要素および光ファイバと光学的に通信するように配向された光学要素を含む。光学要素は、オプトエレクトロニクス要素と光ファイバとの間の光学経路内に、第１チップに隣接して配置される。１つの構成では、光学要素は光導波路である。微小光学デバイスは第２チップ、例えば、光学要素を含む光集積チップを含んでもよい。
【０００５】
本発明の前述の概要および以下の詳細な説明は、添付図面と合わせて読むことにより最もよく理解される。
【発明を実施するための最良の形態】
【０００６】
ここからは図を参照する。すべての図面を通して類似の要素は同様の参照符号が付され、本発明による微小光学デバイスは一般に１００で示される。ピグテイルアセンブリ１００は、ピグテイルチップ１０をはじめとするピグテイルサブアセンブリを含み、ピグテイルチップ１０は、基体９、能動デバイス（例えばオプトエレクトロニクス要素１２）を含み、および光ファイバ１８をはじめとする光チャネルを含む。本明細書で使用されるとき、用語の「オプトエレクトロニクス要素」は、例えば光源、光検出器、およびＭＥＭＳデバイスをはじめとする、光ビームを放射、検出、または別の方法で変更する能動デバイスを含む。用語「光学要素」は、光導波路、光ファイバ、レンズ、格子、プリズム、フィルタ等をはじめとする光学素子を含む。用語「上に」は相互に直接接触している構成要素に限定されず、層、構造体および空間が介在することも含み得る。
【０００７】
オプトエレクトロニクス要素１２および光ファイバ１８が、結合端１１をはじめとする基体９の単一端の第１および第２領域のそれぞれを横切って光学的に通信するように、オプトエレクトロニクス要素１２および光ファイバ１８は典型的に、ピグテイルチップ１０上に配向される。オプトエレクトロニクス要素１２および光ファイバ１８の、これら構成要素の光学的な通信が単一端１１を横切ってなされる上記構成は、オプトエレクトロニクス要素１２および光ファイバ１８が、例えばピグテイルチップ１０の単一端１１において、光集積チップ２０上の１以上の導波路をはじめとする光学要素と突き合わせ結合されることを可能にする。光集積チップ２０は、光集積チップ２０がピグテイルチップ１０に突き合せ結合されたとき、オプトエレクトロニクス要素１２と光ファイバ１８との間の光学的な通信を可能にするように構成された導波路２２を含む。
【０００８】
光集積チップ２０は、１以上の機能（破線で示されている）、例えば波長多重化、波長多重分離、光減衰、光増幅、切換、変調、およびモード変換を提供する。光集積チップはさらに、このチップ上または内部に形成された、１以上の追加の能動および／または受動デバイス（例えば、レーザ、光検出器、集積回路、ドライバ、フィルタ、レンズ、プリズム）を含むことできる。酸窒化シリコンまたは半導体（例えばシリコン、リン化インジウムおよび砒化ゲルマニウム）をベースとするものをはじめとする高デルタｎ導波路あるいはフォトニッククリスタル素子は、小型形状に作製できるそれらの能力の故に特に好適である。このように、本発明は、オプトエレクトロニクス要素１２と光チャネル（例えば光ファイバ１８）との間を、光集積チップの一部として提供され得る導波路２２をはじめとする光学要素を介して光学的に通信することを可能とする微小光学ピグテイルアセンブリ１００を提供する。例示的な１つの用途において、本発明の微小光学アセンブリはトリプレクサ形態に使用される。かかる形態は、例えばファイバ−住宅用途（例えば１４９０ｎｍおよび１５５０ｎｍの入力信号および１３１０ｎｍの出力信号を使用する）における使用において見受けられる。
【０００９】
次に図１に戻り、詳細に説明する。ピグテイルチップ１０は、例えばオプトエレクトロニクス要素１２をはじめとする少なくとも１つの能動デバイスと、例えば光ファイバ１８をはじめとする少なくとも１つの光チャネルとを望ましく含む。任意に、レンズ１４をはじめとする光学要素は、オプトエレクトロニクス要素１２に光学的に通じているピグテイルチップ上に設けることができ、これにより光学要素１２への光、または光学要素１２からの光の連結を容易し得る。（本明細書で使用されるとき、用語の「光」は、可視スペクトルに限定されず、可視スペクトルの外側の電磁放射線も含む）。能動デバイス１２は、単独、あるいは例えば光学要素１４または他の能動デバイスをはじめとする他の光学要素と共に、密封パッケージ１３の一部を形成するように、任意に密封することができる。かかる構造体には、例えば、オプトエレクトロニクス要素からまたはオプトエレクトロニクス要素へのオプトエレクトロニクス信号が通過することができる透過な壁またはリッド、あるいはオプトエレクトロニクス要素を覆う低温ＣＤＶコーティングをはじめとする密封コーティングを含むことができる。
【００１０】
フォトリソグラフ処理をはじめとする製造プロセスを利用して、光ファイバ１８の位置に対するオプトエレクトロニクス要素１２の相対位置を正確に確立することができるように、望ましくは、オプトエレクトロニクス要素１２および光ファイバ１８は、同一基体９上に配置される。例えば、望ましくはピグテイルチップは、フォトリソグラフ処理に適する単結晶シリコンであり得る。詳細には、光ファイバ１８の位置は、ピグテイルチップ１０の上面に配置されるＶ形溝１６を設けることにより決定することができる。Ｖ形溝１６は、従来の方法または他の好適な方法を用いて、単結晶シリコンウェーハをエッチングすることにより作り出され得る。例えば、Ｖ形溝１６の表面が｛１１１｝結晶面となるように、（１００）シリコンウェーハの異方性エッチングによってＶ形溝１６を設けることができる。同一の異方性エッチング処理の過程において、オプトエレクトロニクス要素１２およびボールレンズ１４の位置が規定される。例えば、ボールレンズ１４の位置は、Ｖ形溝１６と同時にエッチングされ、これによりＶピットも｛１１１｝結晶面である表面を含んでいてもよい、Ｖピットまたはピラミッド形ピットを設けることにより規定され得る。同様に、同一のエッチング工程の間にオプトエレクトロニクス要素１２の位置を規定して、適切な形状の空洞を設け、この空洞内にオプトエレクトロニクス要素１２を密封することができる。他の好適なチップ材料および製造プロセスを使用することもでき、例えば堆積およびエッチングプロセスによって、オプトエレクトロニクス要素１２および光ファイバ１８を任意の他の光学要素と共に相互に高精度に位置決定し、オプトエレクトロニクス要素および光学要素を密封するための位置決め基準を形成することもできる。
【００１１】
オプトエレクトロニクス要素１２（光学レンズ１４と共に）および光ファイバ１８は、オプトエレクトロニクス要素１２および光ファイバ１８がピグテイルチップ１０の単一結合端１１を横切って（例えば、上、下、または貫通）通信され得るようにピグテイルチップ１０上に配向され、これにより、オプトエレクトロニクス要素１２および光ファイバ１８を、単一光学要素に突き合せ結合することによって光学的に結合することができる。例えば、オプトエレクトロニクス要素１２および光ファイバ１８は、光集積チップ２０に同時に突き合せ結合され得る。その際、光集積チップ２０は光集積チップ２０の結合表面２１に配置された第１および第２端２３、２４を有し得る光導波路２２を含む。導波路２２の第１端２３および第２端２４は、導波路およびピグテイルチップ２０、１０が相互に突き合わせ結合されるように光集積チップ２０の結合端２１をピグテイルチップ１０の結合端１１に対面するように置くことにより、光ファイバ１８およびオプトエレクトロニクス要素１２にそれぞれ光学的に結合され得る。導波路端２３、２４が光ファイバ１８およびオプトエレクトロニクス要素１２にそれぞれ正しく位置合わせされ、光学的連結を最大にしていることを確認するために、ピグテイルチップ１０と光集積チップ２０との位置合わせの工程の間に、オプトエレクトロニクス要素１２に電力を供給し、または応答指令信号を送ってもよい。
【００１２】
例えば、オプトエレクトロニクス要素１２がレーザなどの光源を含む場合、該レーザを起動して、導波路２２により受光され且つ光ファイバ１８に送られる光を放射することができる。検出器を設けて、光ファイバ１８の出力を監視し、チップ１０、２０が最良に位置合わせされ、光通過量が最大になる場合を検出することができる。あるいは、例えば、オプトエレクトロニクス要素１２が検出器を含む場合、オプトエレクトロニクス要素１２が、チップ１０、２０が最良に位置合わせされて光通過量が最大になる場合を検出できるように、光源が、結合端１１に対向する抹消側の光ファイバ１８の端部において光ファイバ１８に結合され得る。チップ１０、２０の最適位置が決定されると、チップ１０、２０を一体に接着し、光ファイバ１８、オプトエレクトロニクス要素１２、および導波路２２の間を限られた損失で光を通過させることができる。しかし、場合によっては、ピグテイルチップ１０を光集積チップ２０に結合する過程において、オプトエレクトロニクス要素１２に電力を供給するかまたは応答指令信号を送ることが不都合または望ましくないこともある。このような場合においては、図２に示されるとおり、ピグテイルチップ１０および光集積チップ２０のそれぞれに追加の光チャネルを設けて、ピグテイルチップ１０と光集積チップ２０との受動的位置合わせを可能にすることが望ましい場合もある。
【００１３】
例えば、図２を参照すると、本発明によるピグテイルアセンブリの別の例示的な構成が、一般に示された２００で説明されている。注記されている点を除いて、図１に関する上記の説明は、図２に対しても、および本発明の他の典型的な態様に対しても適用できる。ピグテイルアセンブリ２００は、ピグテイルチップ２１０をはじめとするピグテイルサブアセンブリを含み、上記ピグテイルチップ２１０は、基体２０９、能動デバイス、例えばオプトエレクトロニクス要素２１２および光学レンズ２１４を含み、少なくとも２つの光チャネル（例えば信号ファイバ２１８および位置合わせファイバ２１９）を含む。能動デバイス２１２は単独、あるいは他の光学要素（例えば光学要素２１４または他の能動デバイス）と一緒に、例えば図１に関して上で述べたように密封パッケージ２１３の一部を形成するように任意に密封することができる。図１のピグテイルチップ構成と同様の方法において、オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９が、例えば結合端２１１のような基体２０９の単一端の第１、第２および第３領域それぞれを横切って光学的に通信し、オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９が、単一の光学要素に突き合せ結合されることにより光学的に連結されることを可能にするように、オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９が、ピグテイルチップ２１０上に望ましく配向される。
【００１４】
第２の光チャネル、例えば位置合わせファイバ２１９を設けることにより、オプトエレクトロニクス要素２１２に電力を供給しまたは応答指令信号を送ることなく、光集積チップ２２０上のピグテイルチップ２１０と導波路などの光学要素との間の位置合わせを可能にする。ピグテイルチップ２１０は図１のピグテイルチップ１０に関して上に述べた製造プロセスによって作製できる。詳細には、ファイバ２１８、２１９の位置は、基体２０９に上面に配置されるＶ形溝２３１、２３２を設けることにより決定することができ、オプトエレクトロニクス要素２１２の位置は同一工程で規定され、適切な形状の空洞を設けて、この空洞内にオプトエレクトロニクス要素２１２を密封できる。例えば単一モードの１３００〜１６００ｎｍ通信デバイスを含むような、典型的用途においては、構成要素（例えば、ファイバ２１８、２１９およびオプトエレクトロニクスデバイス２１２）が相互に相対的に配置される精度は、例えば数ミクロン以内であり得る。光集積チップ２２０は導波路２２２を含み、この導波路は、光集積チップ２２０がピグテイルチップ２１０に突き合わせ結合されると、信号ファイバ２１８とオプトエレクトロニクス要素２１２との間、ならびに信号ファイバ２１８と位置合わせファイバ２１９との間の光学的な通信を可能にするように構成されている。この際、導波路２２２は、信号ファイバ２１８とオプトエレクトロニクス要素２１２との間の光学的な通信を可能にするループバック導波路２３３と、信号ファイバ２１８と位置合わせファイバ２１９との間の光学的な通信を可能にするタップ導波路２３４とをそれぞれ含む。
【００１５】
オプトエレクトロニクス要素２１２、信号ファイバ２１８、および位置合わせファイバ２１９は、光集積チップ２２０に同時に突き合せ結合され得る。光集積チップ２２０は、光導波路２２２を含み、光導波路２２２は、光集積チップ２２０の結合表面２２１に配置された第１、第２、および第３端２２３、２２４、２２５を望ましく有し得る。導波路およびピグテイルチップ２２０、２１０を相互に突き合わせ結合できるように、光集積チップ２２０の結合端２２１をピグテイルチップ２１０の結合端２１１に対面するように置くことにより、導波路２２２の第１端２２３を信号ファイバ２１８に、第２端２２４をオプトエレクトロニクス要素２１２に、および第３端２２５を位置合わせファイバ２１９に光学的に結合することができる。導波路端２２３、２２４が信号ファイバ２１８およびオプトエレクトロニクス要素２１２に適切に位置合わせされ、光学的連結を最大にしていることを確認するために、ピグテイルチップ２１０と光集積チップ２２０との位置合わせの工程中に、オプトエレクトロニクス要素２１２に電力を供給するか、または応答指令信号を送る必要がない。この代わりに、適切な位置合わせは、信号ファイバ２１８と位置合わせファイバ２１９との間の光学的な通信を監視することにより確認することができる。
【００１６】
例えば、光源が、結合端２１１に対向する抹消側の光ファイバ２１８、２１９の各々の端部において、位置合わせファイバ２１９または信号ファイバ２１８のいずれかに結合され得る。さらに、チップ２１０、２２０が最良に位置合わせされ光通過量が最大になる場合を検出することができるように、光源が結合されない他方のファイバ２１８、２１９の遠位末端に検出器を設けることができる。チップ２１０、２２０の最適位置が決定されると、チップ２１０、２２０を一体に接着し、信号ファイバ２１８、オプトエレクトロニクス要素２１２、および導波路２２２の間を限られた損失で光を通過させることができる。したがって、外部光源および外部検出器を設けることにより、位置合わせ工程の間に、オプトエレクトロニクス要素２１２に電力を供給するか、または応答指令信号を送る必要がなくなる。
【００１７】
さらに、本発明によるピグテイルアセンブリの別の典型的な構成であってオプトエレクトロニクス要素３１２に電力を供給するか、または監視することを必要とせずに位置合わせできる構成が、図３及び一般に示された３００で説明されている。ピグテイルアセンブリ３００はピグテイルチップ３１０をはじめとするピグテイルサブアセンブリを含み、ピグテイルチップ３１０は、基体３０９、能動デバイス、例えばオプトエレクトロニクス要素３１２および光レンズ３１４を含み、且つ少なくとも３つの光チャネル、例えば信号ファイバ３１８並びに第１および第２位置合わせファイバ３１７、３１９を含む。図１を参照して上に述べたような密封パッケージ３１３の部分を形成するために、能動デバイス３１２は、単独、または例えば光学要素３１４または他の能動デバイスなどの他の光学要素と一緒に任意に密封することができる。図２のピグテイルチップ構成と同じ方法において、オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９が、結合端３１１のような基体３０９の単一端の第１、第２、第３および第４領域それぞれを横切って光学的に通信されるように、オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９がピグテイルチップ３１０上に望ましく配向される。詳細には、信号ファイバ３１８、位置合わせファイバ３１７、３１９は、ピグテイルチップ３１０に上面に配置されたＶ形溝３３１、３３２、３３３を設けることにより決定することができ、オプトエレクトロニクス要素３１２の位置は適切な形状の空洞を設けることにより同一工程で規定することができ、この空洞内にオプトエレクトロニクス要素３１２を密封することができる。
【００１８】
第２および第３の光チャネル、例えば位置合わせファイバ３１７、３１９を設けることにより、光集積チップ３２０上の１以上の導波路をはじめとする光学要素と、ピグテイルチップ３１０との間に位置合わせが、専用の位置合わせチャネル、例えば位置合わせファイバ３１７、３１９によって達成可能になる。図２の構成のピグテイルチップ２１０と同様に、ピグテイルチップ３１０は、構成要素が相互に相対的に配置される精度と同様の精度を有する同様の製造プロセスによって作製できる。
【００１９】
光集積チップ３２０は、光集積チップ３２０がピグテイルチップ３１０に突き合わせ結合されたときに信号ファイバ３１８とオプトエレクトロニクス要素３１２との間の光学的な通信を可能にするように構成された信号ループバック導波路３２２を含み、且つ第１位置合わせファイバ３１７と第２位置合わせファイバ３１９との間の光学的な通信を可能にするように構成された位置合わせループバック導波路３２３を含む。光学要素に突き合わせ結合することによって、ピグテイルチップ３１０の単一結合端３１１を横切って、信号ファイバ３１８がオプトエレクトロニクス要素３１２と光学的に通信し、且つ位置合わせファイバ３１７、３１９が互に通信し、オプトエレクトロニクス要素３１２、信号ファイバ３１８と、位置合わせファイバ３１７、３１９とを光学的に結合することができるように、オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９がピグテイルチップ３１０上に配向される。
【００２０】
オプトエレクトロニクス要素３１２、信号ファイバ３１８、および位置合わせファイバ３１７、３１９は、光集積チップ３２０に同時に突き合わせ結合され得る。この際、信号ループバック導波路３２２が光集積チップ３２０の結合表面３２１に配置される第１端３２４、および第２端３２５を望ましく含む。信号ループバック導波路３２２の第１端３２４は信号ファイバ３１８に、第２端３２５はオプトエレクトロニクス要素３１２に光学的に結合され得る。同様に、位置合わせループバック導波路３２３は、光集積チップ３２０の結合表面３２１に配置された第１端３２６および第２端３２７を望ましく含み得る。位置合わせループバック導波路３２３の第１端３２６は第１位置合わせファイバ３１７に、第２端３２７は第２位置合わせファイバ３１９に光学的に結合され得る。したがって、導波路およびピグテイルチップ３２０、３１０が相互に突き合わせ結合されるように光集積チップ３２０の結合端３１１をピグテイルチップ３１０の結合端３１１に対面して置くことにより、第１および第２位置合わせファイバ３１７、３１９、ならびに信号ファイバ３１８およびオプトエレクトロニクス要素３１２は、それぞれ光学的に通信することができるようになり得る。
【００２１】
図２の構成と同様に、ピグテイルチップ３１０と光集積チップ３２０との位置合わせ工程中に、オプトエレクトロニクス要素３１２に電力を供給するか、または応答指令信号を送る必要がない。この代わりに、適切な位置合わせは、位置合わせファイバ３１７、３１９の間の光学的な通信を監視することにより確認することができる。例えば、光源は、結合端３１１に対向する抹消側の位置合わせファイバ３１７、３１９の端部において第１および第２位置合わせファイバ３１７、３１９のどちらかに結合される。さらに、チップ３１０、３２０が最良に位置合わせされ、光通過量が最大になる場合を検出器が検出できるように、検出器を光源が結合されていない、他の位置合わせファイバ３１７、３１９の遠端に設けることができる。チップ３１０、３２０の最適位置が決定されると、チップ３１０、３２０を一体に接着することができ、信号ファイバ３１８とオプトエレクトロニクス要素３１２との間を限られた損失で光を通過させることができる。したがって、外部光源および外部検出器を設けることにより、位置合わせプロセスの過程において、オプトエレクトロニクス要素３１２に電力を供給するか、または応答指令信号を送る必要がなくなる。
【００２２】
さらに、本発明によるピグテイルアセンブリのさらなる例示的な構成（一般的に示された４００）が、ピグテイルアセンブリが図４Ａおよび４Ｂで説明され、これは、例えば垂直キャビティ面発光レーザ（ＶＣＳＥＬ）または光検出器おはじめとする面発光（または受光）デバイス４５０をピグテイル接続するのに特に好適である。ピグテイルアセンブリ４００はピグテイルチップ４１０をはじめとするピグテイルサブアセンブリを含み、ピグテイルチップ４１０は、基体４０９、能動デバイス、例えばオプトエレクトロニクス要素４１２および光レンズ４１４を含み、光ファイバ４１８をはじめとする光チャネルを含む。任意に、ピグテイルチップ４１０はオプトエレクトロニクス要素４１２を有するか、または有しない面発光デバイス４５０を含んでいても良い。図１に関し上に述べたような密封パッケージ４１３の一部を形成するように、能動デバイス４１２、４５０の一方または両方を、光学要素４１４および他の能動デバイスをはじめとする他の光学要素と一緒に、任意に密封することができる。光ファイバ４１８の位置は、基体４０９に上面に配置されるＶ形溝４１６を設けることにより決定することができる。さらに、ピグテイルチップ４１０は、（１００）シリコン内の｛１１１｝結晶面であるピグテイルチップ内に設けられるのが望ましい反射ファセット４４５を含む。
【００２３】
好ましくは、図４Ｂの示されるように、面発光デバイス４５０が反射ファセット４４５と光学的に通信するように、面発光デバイス４５０は反射ファセット４４５を覆って配置され得る。面発光デバイス４５０がピグテイルチップ４１０の結合端４１１を横切って光学的に通信できるように、反射ファセット４４５はピグテイルチップ４１０の結合端４１１に対して配向される。このように、オプトエレクトロニクス要素４１２、面発光デバイス４５０、および光ファイバ４１８が、光学要素に突き合せ結合することにより光学的に連結され、オプトエレクトロニクス要素４１２、面発光デバイス４５０、および光ファイバ４１８が、結合端４１１をはじめとする基体４０９の単一端を横切って光学的に通信できるように、オプトエレクトロニクス要素４１２、面発光デバイス４５０、および光ファイバ４１８をピグテイルチップ４１０上に配向することが望ましい。ピグテイルチップ４１０は図１のピグテイルチップ１０に関して上に述べた製造プロセスによって提供され得る。例えば、反射ファセット４４５は部分的Ｖピット４４７の表面として提供できる。反射ファセット４４５を有するＶピット４４７は、Ｖ形溝４１６を提供したものと同一工程の間に、（１００）シリコンウェーハの異方性エッチングによって作製することができる。例えば単一モードの１３００〜１６００ｎｍ通信デバイスを含むような、典型的用途においては、構成要素（例えば、ファイバ４１８、面発光デバイス４５０、およびオプトエレクトロニクス要素４１２）が相互に相対的に配置される精度は、例えば数ミクロン以内であり得る。
【００２４】
光集積チップ４２０は導波路４２２を含み、この導波路は、光集積チップ４２０がピグテイルチップ４１０に突き合わせ結合されると、オプトエレクトロニクス要素４１２および面発光デバイス４５０のそれぞれと光ファイバ４１８との間の光学的な通信を可能にするように構成されている。この際、導波路４２２は、光ファイバ４１８とオプトエレクトロニクス要素４１２との間の光学的な通信を可能にするループバック導波路４３３と、光ファイバ４１８と面発光デバイス４５０との間の光学的な通信を可能にするタップ導波路４３４とを含む。
【００２５】
例えば、オプトエレクトロニクス要素４１２、光ファイバ４１８、および面発光デバイス４５０は、光集積チップ４２０に同時に突き合せ結合できる。光導波路４２２は、光集積チップ４２０の結合表面４２１に配置された第１、第２、および第３端４２３、４２４、４２５を望ましく含み得る。導波路およびピグテイルチップ４２０、４１０を相互に突き合わせ結合できるように光集積チップ４２０の結合端４２１をピグテイルチップ４１０の結合端４１１に対面するように置くことによって、導波路４２２の第１端４２３を光ファイバ４１８に、第２端４２４をオプトエレクトロニクス要素４１２に、及び第３端４２５を面発光デバイス４５０に光学的に結合することができる。
【００２６】
導波路端４２３、４２４ ４２５が光ファイバ４１８、オプトエレクトロニクス要素４１２および面発光デバイス４５０にそれぞれ正しく位置合わせされていることを確認するために、図１の構成に関して上に述べものと同様の方法で、ピグテイルチップ４１０と光集積チップ４２０との位置合わせのプロセスの過程において、オプトエレクトロニクス要素４１２または面発光デバイス４５０のいずれかにに電力を供給し、応答指令信号を送ることができる。
【００２７】
本発明のこれらおよび他の利点は、当業者には、前述の明細書の説明から明らかである。例えば、各オプトエレクトロニクス要素との光学的な通信のため光集積チップ上の光導波路構造体と共に複数のオプトエレクトロニクス要素を単一ピグテイルチップ上に提供することができる。したがって、当業者であれば、本発明の広範な発明概念から逸脱することなく、上述の態様に対し様々な変更または修正が可能であることを認識する。本発明は本明細書に記載の特定の実施形態に限定されず、特許請求の範囲に記載される本発明の範囲および精神に包含される、全ての変形形態または修正形態を含むことを意図していることが理解されるべきである。
【図面の簡単な説明】
【００２８】
【図１】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と光ファイバとを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と光ファイバとの間を光学的に通信することを可能とするためにピグテイルチップに突き合せ結合される光集積チップとを含む。
【図２】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と第１および第２光ファイバとを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と第１光ファイバとの間を光学的に通信させることを可能にし、且つ第１ファイバと第２ファイバとの間の光学的な通信を可能とするためにピグテイルチップに突き合せ結合される光集積チップを含む。
【図３】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と第１、第２および第３光ファイバを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と第２光ファイバとの間の光学的な通信を可能とし、且つ第１ファイバと第３ファイバとの間の光学的な通信を可能とするためにピグテイルチップに突き合わせ結合される光集積チップを含む。
【図４Ａ】本発明による微小光学デバイスの概略図であり、この微小光学デバイスは、ピグテイルチップの上に配置されたオプトエレクトロニクス要素と光ファイバおよび反射ファセットを有するピグテイルチップ；ならびに、オプトエレクトロニクス要素と光ファイバとの間の光学的な通信を可能とし、且つ光ファイバと反射ファセットとの間の光学的な通信を可能とするためにピグテイルチップに突き合せ結合される光集積チップを含む。
【図４Ｂ】反射ファセットと光学的に通信するように反射ファセット上に配置された面発光デバイスを有する図４Ａの微小光学デバイスの概略図である
【符号の説明】
【００２９】
１００、２００、３００、４００ ピグテイルアセンブリ、微小光学デバイス
９、２０９、３０９、４０９ 基体
１０、２１０、３１０、４１０ ピグテイルチップ
１１、２１１、３１１、４１１ 結合端
１２、２１２、３１２、４１２ オプトエレクトロニクス要素、能動デバイス
１３、２１３、３１３、４１３ 密封パッケージ
１４、２１４、３１４、４１４ 光学レンズ
１６、２３１、２３２、３３１、３３２、３３３、４１６ Ｖ形溝
１８、４１８ 光ファイバ
２０、２２０、３２０、４２０ 光集積チップ
２１、２２１、３２１、４２１ 結合表面
２２、２２２、４２２ 導波路
２３、２２３、３２４、３２６、４２３ 第１端
２４、２２４、３２５、３２７、４２４ 第２端
２１８、３１８ 信号ファイバ
２１９、位置合わせファイバ
３１７、第１位置合わせファイバ
３１９、第２位置合わせファイバ
２２５、４２５ 第３端
２３３、４３３ ループバック導波路
２３４、４３４ タップ導波路
３２２ 信号ループバック導波路
３２３ 位置合わせループバック
４４５ 反射ファセット
４４７ 部分的Ｖピット
４５０ 面発光デバイス
【特許請求の範囲】
【請求項１】
基体と、
基体端部の第１領域を横切って光学的に通信するように配向された、基体上のオプトエレクトロニクス要素と、
基体端部の第２領域を横切って光学的に通信するように配向された、基体上の光ファイバと、
を含む第１チップ；及び
前記第１および第２端領域を横切ってそれぞれオプトエレクトロニクス要素および光ファイバと光学的に通信するように配向された光学要素であって、オプトエレクトロニクス要素と光ファイバとの間の光学経路内に、第１チップに隣接して配置されている光学要素；
を含む、微小光学デバイス。
【請求項２】
前記第１チップに結合された第２チップを含み、第２チップが前記光学要素を含む、請求項１記載の微小光学デバイス。
【請求項３】
前記第２チップが光集積チップであり、および前記光学要素が複数の導波路を含む、請求項２記載の微小光学デバイス。
【請求項４】
前記光集積チップが、そのチップ上に能動デバイスを含む、または前記光集積チップが、その中に形成された能動デバイスを含む、請求項３記載の微小光学デバイス。
【請求項５】
前記第１チップが、前記基体の端部の第３領域を横切って光学的に通信するように配向された、該基体上の第２光ファイバを含む、請求項１記載の微小光学デバイス。
【請求項６】
前記光学要素が、前記第１光ファイバと前記第２光ファイバとの間の光学経路内に配置されている、請求項５記載の微小光学デバイス。
【請求項７】
前記光学要素が、タップ形態、ループバック形態、またはそれらの組み合わせにおいて１以上の光導波路を含む、請求項５記載の微小光学デバイス。
【請求項８】
外部光源および検出器が、それぞれ前記第１光ファイバおよび前記第２光ファイバに接続され、オプトエレクトロニクス要素を起動することなく、前記第１チップを前記光学要素に位置合わせすることができるように、前記第１光ファイバおよび前記第２光ファイバが構成されている、請求項５記載の微小光学デバイス。
【請求項９】
前記基体が、基体表面における前記端部に結晶学的にエッチングされた反射ファセットを含み、及び前記オプトエレクトロニクス要素が前記反射ファセット上に配置され、前記反射ファセットと前記オプトエレクトロニクス要素との間の光学的な通信を可能にしている、請求項１記載の微小光学デバイス。
【請求項１０】
前記オプトエレクトロニクス要素が密封されている、請求項１記載の微小光学デバイス。
【請求項１】
基体と、
基体端部の第１領域を横切って光学的に通信するように配向された、基体上のオプトエレクトロニクス要素と、
基体端部の第２領域を横切って光学的に通信するように配向された、基体上の光ファイバと、
を含む第１チップ；及び
前記第１および第２端領域を横切ってそれぞれオプトエレクトロニクス要素および光ファイバと光学的に通信するように配向された光学要素であって、オプトエレクトロニクス要素と光ファイバとの間の光学経路内に、第１チップに隣接して配置されている光学要素；
を含む、微小光学デバイス。
【請求項２】
前記第１チップに結合された第２チップを含み、第２チップが前記光学要素を含む、請求項１記載の微小光学デバイス。
【請求項３】
前記第２チップが光集積チップであり、および前記光学要素が複数の導波路を含む、請求項２記載の微小光学デバイス。
【請求項４】
前記光集積チップが、そのチップ上に能動デバイスを含む、または前記光集積チップが、その中に形成された能動デバイスを含む、請求項３記載の微小光学デバイス。
【請求項５】
前記第１チップが、前記基体の端部の第３領域を横切って光学的に通信するように配向された、該基体上の第２光ファイバを含む、請求項１記載の微小光学デバイス。
【請求項６】
前記光学要素が、前記第１光ファイバと前記第２光ファイバとの間の光学経路内に配置されている、請求項５記載の微小光学デバイス。
【請求項７】
前記光学要素が、タップ形態、ループバック形態、またはそれらの組み合わせにおいて１以上の光導波路を含む、請求項５記載の微小光学デバイス。
【請求項８】
外部光源および検出器が、それぞれ前記第１光ファイバおよび前記第２光ファイバに接続され、オプトエレクトロニクス要素を起動することなく、前記第１チップを前記光学要素に位置合わせすることができるように、前記第１光ファイバおよび前記第２光ファイバが構成されている、請求項５記載の微小光学デバイス。
【請求項９】
前記基体が、基体表面における前記端部に結晶学的にエッチングされた反射ファセットを含み、及び前記オプトエレクトロニクス要素が前記反射ファセット上に配置され、前記反射ファセットと前記オプトエレクトロニクス要素との間の光学的な通信を可能にしている、請求項１記載の微小光学デバイス。
【請求項１０】
前記オプトエレクトロニクス要素が密封されている、請求項１記載の微小光学デバイス。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【公開番号】特開２００７−１０８７５１（Ｐ２００７−１０８７５１Ａ）
【公開日】平成１９年４月２６日（２００７．４．２６）
【国際特許分類】
【外国語出願】
【出願番号】特願２００６−２７７３００（Ｐ２００６−２７７３００）
【出願日】平成１８年１０月１１日（２００６．１０．１１）
【出願人】（５９１０１６８６２）ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． (270)
【Ｆターム（参考）】
【公開日】平成１９年４月２６日（２００７．４．２６）
【国際特許分類】
【出願番号】特願２００６−２７７３００（Ｐ２００６−２７７３００）
【出願日】平成１８年１０月１１日（２００６．１０．１１）
【出願人】（５９１０１６８６２）ローム・アンド・ハース・エレクトロニック・マテリアルズ，エル．エル．シー． (270)
【Ｆターム（参考）】
[ Back to top ]