投影装置及びその制御方法
【課題】多画素の画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減する。
【解決手段】１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対して、それぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。このとき、画像が記憶される記憶領域のアドレスは、アドレス順に読み出した際に、台形補正が適用された１つの画像として投影される際の走査順となるように決定される。
【解決手段】１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対して、それぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。このとき、画像が記憶される記憶領域のアドレスは、アドレス順に読み出した際に、台形補正が適用された１つの画像として投影される際の走査順となるように決定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、台形補正を適用して画像を投影する技術に関する。
【背景技術】
【０００２】
液晶プロジェクタ等の投影装置は、設置場所が限られる場合や、観測者の視界を妨げないように設置する場合等、スクリーン等の投影面に対して正対しない位置から、上向きや下向き等の方法で投影しなければならないことがある。このような場合、光軸と投影面がなす角度が、予め設定された適切に投影可能な角度と異なるため、投影面に投影される被投影画像には歪みが生じる。例えば、矩形の画像を表示した場合は台形状の歪み（キーストーン歪み）が生じる。
【０００３】
このように投影面への投影方法によって生じた被投影画像の歪みを、投影画像に台形補正（台形歪み補正、キーストーン補正）を行うことによって、被投影画像と投影画像とを相似形にする技術が知られている。投影装置の中には、投影装置の傾斜角度や投影された被投影画像の形状から、投影面における画像の歪みを検出し、自動で台形補正を行う機能を備えるものも存在する。
【０００４】
近年、デジタルテレビ放送の開始等により、映像コンテンツの解像度（画素数）は高くなってきており、高解像度の映像コンテンツを、投影装置を用いて視聴する需要も増えつつある。投影装置において高解像度の映像コンテンツを投影するためには、映像コンテンツの１フレームにかかる時間が一定であるため、画素数の増加にしたがって、１画素を処理するためのクロックを高速化して、多画素の映像コンテンツの再生を実現していた。
【０００５】
しかしながら、高解像度の映像コンテンツを投影装置で投影しつつ、台形補正を行う場合、台形補正に係る乗算処理やメモリアクセスを必要とするため、次のような問題がある。即ち、多画素の映像コンテンツを再生するために高速クロックを必要とする場合、台形補正に係る乗算処理やメモリアクセスが１クロック内に完了できず、映像のフレームレートが破綻することがあった。
特許文献１には、上述したような多画素の映像コンテンツを、映像の色情報のビット数を低減することでフレームレートの破綻を防ぐ技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２５１７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では色情報のビット数を低減するため、投影される画像において画質劣化が生じる。また、画像の拡大処理を伴う台形補正処理においては、色情報のビット数の低減による画質劣化が、顕著に現れてしまうことがあった。
【０００８】
また、多画素の映像コンテンツを分割し、複数の画像処理回路で台形補正処理を並列に行うことによって、映像コンテンツの処理に要する時間を短縮する方法が考えられるが、これまで具体的な提案はなされていない。
【０００９】
本発明は、上述の問題点に鑑みてなされたものであり、画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明の投影装置は、以下の構成を備える。
投影画像を走査方向の順に読み出して投影面に投影することにより、投影面上に被投影画像を形成する投影装置であって、アドレス構造を有する記憶手段と、投影画像を分割して得られた複数の分割画像を取得する取得手段と、投影面と投影装置との位置関係により生ずる被投影画像の歪みを補正するために、投影画像を補正する補正量を決定する決定手段と、被投影画像の歪みを補正しない場合は、取得手段により取得された複数の分割画像のそれぞれを、補正せずに記憶手段に記憶する補正手段であって、被投影画像の歪みを補正する場合は、決定手段により決定された補正量を用いて、取得手段により取得された複数の分割画像のそれぞれを補正し、記憶手段に記憶する補正手段と、補正手段により補正された複数の分割画像を、記憶手段に記憶する際のアドレスを制御する制御手段と、被投影画像の歪みを補正しない場合は、記憶手段から所定のアドレス順に読み出して、投影画像を投影面に投影する投影手段であって、被投影画像の歪みを補正する場合は、補正手段により補正され記憶手段に記憶された複数の分割画像を、記憶手段から歪みを補正しない場合に読み出すアドレス順と同じアドレス順に読み出して、該複数の分割画像が連結された１つの画像として投影面に投影する投影手段と、を備え、制御手段は、投影手段により読み出される際に、補正手段により補正された複数の分割画像に含まれる、投影画像に係る画像信号が存在するラインが不連続とならないように、記憶手段に記憶する際のアドレスを制御することを特徴とする。
【発明の効果】
【００１１】
このような構成により本発明によれば、多画素の画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減することを可能とする。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る液晶プロジェクタの機能構成を示すブロック図。
【図２】実施形態に係る画像分割部の機能構成を示すブロック図。
【図３】垂直方向の台形補正処理を説明するための図。
【図４】実施形態１の各ブロックにおける処理のタイムチャート。
【図５】実施形態に係る画像処理部の機能構成を示すブロック図。
【図６】実施形態１の台形補正処理を説明するための図。
【図７】実施形態に係る台形補正処理のフローチャート。
【図８】実施形態１に係る分類される画像の領域を説明するための図。
【図９】実施形態に係る画像合成部の機能構成を示すブロック図。
【図１０】水平方向の台形補正処理を説明するための図。
【図１１】実施形態２の各ブロックにおける処理のタイムチャート。
【図１２】実施形態３に係る画像合成部の機能構成を示すブロック図。
【図１３】実施形態３の画像処理部における処理のタイムチャート。
【図１４】実施形態３に係る分類される画像の領域を説明するための図。
【図１５】実施形態３の画像合成部における処理のタイムチャート。
【図１６】実施形態に係る画像処理部における処理の他のタイムチャート。
【発明を実施するための形態】
【００１３】
（実施形態１）
以下、本発明の好適な一実施形態について、図面を参照して詳細に説明する。なお、以下に説明する一実施形態は、投影装置の一例としての、投影画像を分割し、分割したそれぞれの画像に台形補正処理を適用することが可能な液晶プロジェクタに、本発明を適用した例を説明する。
【００１４】
図１は、本発明の実施形態に係る液晶プロジェクタ１００の機能構成を示すブロック図である。
制御部１０１は、例えばＣＰＵであり、不図示の不揮発性メモリに記憶されている、液晶プロジェクタ１００の各ブロックの制御プログラムを、不図示のＲＡＭに展開して実行することにより、液晶プロジェクタ１００の各ブロックの動作を制御する。操作部１０２は、電源ボタンやカーソルキー等の液晶プロジェクタ１００が備えるユーザからの入力を受け付ける入力インタフェースであり、ユーザによってなされた操作を制御部１０１に伝送する。第１赤外線受信部１２１及び第２赤外線受信部１２２は、液晶プロジェクタ１００の前後面に設けられた赤外線信号を受光するブロックである。第１赤外線受信部１２１及び第２赤外線受信部１２２は、操作部１０２と同様に、ユーザがリモートコントローラを操作することにより送信された赤外線信号を解析し、ユーザによってなされた操作を制御部１０１に伝送する。また表示部１２７は、例えば小型ＬＣＤ等の表示装置であり、表示制御部１２８によって制御され、ユーザに対し液晶プロジェクタ１００の設定の通知や、ＧＵＩデータ等を表示する。
【００１５】
アナログ入力部１１０、デジタル入力部１１２、ＵＳＢ Ｉ／Ｆ１１３、カードＩ／Ｆ１１４、通信部１１５、及び内蔵メモリ１１６は、いずれも液晶プロジェクタ１００が備える、映像信号の入力を受け付けるインタフェースである。アナログ入力部１１０は、アナログ映像信号が入力された場合、入力されたアナログ映像信号はＡ／Ｄ変換部１１１でデジタル映像信号に変更された後、画像分割部１３３に入力される。また、各入力インタフェースからは、映像信号に限らず、画像ファイルや動画像ファイル等が入力され、ファイル再生部１３２によって液晶プロジェクタ１００で再生可能な映像信号に変換された後、画像分割部１３３に伝送される。
【００１６】
画像分割部１３３は、入力された映像信号の１フレームに係る１つの画像（投影画像）を複数の画像に分割して出力する。本発明では、１つの画像処理部のみで種々の画像処理を適用する際に処理に時間を要すため、提示する画像が規定のフレーム数／秒を実現できないような高解像度の（画素数が多い）画像を処理することを前提とする。このため本実施形態の液晶プロジェクタ１００は、第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、第４画像処理部１２０の４つの画像処理部を備え、画像分割部１３３は投影画像を４つの領域に分割し、各画像処理部に出力する。なお、画像を提示するタイミングについては、入力された映像信号とともに受信する垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（ＨＳＹＮＣ）基づいて行われる。
【００１７】
第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０は、それぞれ入力された画像に対し、後述する液晶部１０４に画像を提示するために、種々の画像処理を適用し、画像合成部１３５に出力する。例えば、入力された画像を液晶部１０４の表示解像度に変換する解像度変換処理や、色調補正及びガンマ補正処理等を行う。また液晶部１０４が交流駆動を行う場合は、入力された映像信号のフレーム数を倍にして出力することにより、液晶部１０４において電圧方向がいずれであっても画像を表示可能とする。なお、本発明では各画像処理部において、スクリーンに対して斜め方向から映像を投影した際に、被投影画像が例えば台形状に歪んでしまう場合に、歪みを打ち消すように画像の形状を変形させる台形補正（キーストーン補正）処理を行う。台形補正処理は、例えば傾きセンサ１３４において検出された液晶プロジェクタ１００の傾斜角度や、撮像部１２４を備える場合は、例えば、投影対象のスクリーンの端辺等、スクリーンの形状を検出することにより台形補正の補正量を決定して行われる。台形補正処理において、傾斜角度の情報だけでなく、投影光学系１０７のズーム状態や光学特性情報を用いることで高精度な台形補正処理を行うことが可能であり、これらの情報は制御部１０１が台形補正後の画像端点の座標情報とともに各画像処理部に提供する。また、例えばユーザが操作部１０２を操作し、任意の台形補正の補正量を設定する場合は、各画像処理部は設定された値に基づいて台形補正処理を行う。
【００１８】
画像合成部１３５は、各画像処理部で種々の画像処理が適用された画像を、１つの画像の形に合成して液晶駆動部１０５に出力する。具体的には、画像合成部１３５では入力された画像を画像合成部１３５の内部メモリに一度記憶し、制御部１０１が内部メモリから画素信号をラスタスキャン順に読み出して液晶駆動部１０５に出力し、液晶部１０４に表示させる。液晶部１０４は、例えば１枚のフルカラー液晶素子や、ＲＧＢそれぞれの液晶素子等であり、液晶駆動部１０５が入力された画像信号に基づいて各画素への電圧出力を変化させることにより、液晶素子上に投影画像を形成する。液晶部１０４に形成された画像は、光源制御部１０８によって駆動された光源１０６によって、投影光学系１０７を介して外部のスクリーン（投影面）に結像（投影）される。光源１０６は、例えばスクリーン測光部１２５で測定された投影面上の輝度レベルが適正となるように算出された光量値に従って、光源制御部１０８によって光量を制御される。光源１０６の光量の情報は、光路上に設けられた光源測光部１２６のセンサによって検出され、光源制御部１０８にフィードバックされる。また投影光学系１０７は、ズームレンズ、焦点レンズ、シフトレンズ等で構成されるレンズ群であり、光学系制御部１０９によって駆動され、投影された画像のズーム倍率変更、焦点調整、投影位置制御等が可能である。例えば、焦点検出部１２３によって検出された、スクリーンと液晶プロジェクタ１００との距離から、焦点距離を算出し、制御部１０１は算出された焦点距離に基づいて、光学系制御部１０９に投影光学系１０７が有する焦点レンズを駆動させる。
【００１９】
電源入力部１３０は、外部から交流電力の入力を受け付けるインタフェースであり、入力された交流電力を所定の電圧に整流し、電源部１０３に供給する。電源部１０３は、電源駆動を行う液晶プロジェクタ１００の各ブロックに対し、制御部１０１を介して電力供給を行うブロックである。また電源部１０３は、バッテリ１２９に対して電力供給を行うことによりバッテリ１２９に蓄電し、電源入力部１３０に交流電力の入力がない際にも予備電力としてバッテリ１２９を利用することが可能である。タイマ１３１は、液晶プロジェクタ１００の各ブロックの処理に係る動作時間等を検出するタイマである。
【００２０】
このような構成をもつ本実施形態の液晶プロジェクタ１００において、投影する１つの画像を複数の画像に分割して、それぞれについて台形補正処理を行った後、台形補正が適用された１つの画像として投影する際の全体的な処理の詳細を、図を用いて説明する。
【００２１】
デジタル入力部１１２等の入力インタフェースから入力された、映像信号の１フレームに係る画像は、制御部１０１によって画像分割部１３３に入力される。本実施形態では、画像分割部１３３において、入力された画像を図３（ａ）のように垂直方向に４分割するものとする。このため画像分割部１３３には図２のように、分割された画像を記憶する第１分割メモリ２０１、第２分割メモリ２０２、第３分割メモリ２０３、及び第４分割メモリ２０４を備える。また画像分割部１３３は、分割された画像の記憶されるアドレスの管理や、各画像処理部への入出力のタイミングを制御する、第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８を備える。
【００２２】
画像分割部１３３に入力された１つの画像は、制御部１０１の指示により、分割する領域の画像をそれぞれの分割メモリに書き込むことにより分割する。画像分割部１３３に入力される画像はラスタスキャンの走査方向に従って走査順に読み込まれるため、本実施形態のように垂直方向に４分割する際は、映像信号とともに入力されるＶＳＹＮＣを利用する。なお、本実施形態ではラスタスキャンの走査方向は水平方向（左から右）で一定であるものとし、画像において左上の画素から水平方向のラインの画素を読み込んだ（走査）後、下のラインの左端の画素から水平方向への走査を繰り返すものとする。第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８は、入力されたＶＳＹＮＣの４分の１の期間でパルスを発生するＱＶＳＹＮＣを生成する。そして、それぞれの分割メモリ制御部は図４（ａ）のタイムチャートように、それぞれ異なるＱＶＳＹＮＣで分割メモリへの書き込み許可信号、チップセレクト（ＣＳ）信号、及び書き込みアドレスの情報を送信する。これにより、ラスタスキャン順に入力された画像信号は、垂直方向のライン毎に、書き込みが許可されている分割メモリに書き込まれるため、４つの分割メモリに分割されることになる。即ち、図３（ａ）のＤ１は第１分割メモリ２０１に、Ｄ２は第２分割メモリ２０２に、Ｄ３は第３分割メモリ２０３に、Ｄ４は第４分割メモリ２０４に書き込まれることになる。このようにそれぞれの分割メモリに読み込まれて分割された画像信号は、図４（ｂ）のタイムチャートのようにＶＳＹＮＣ信号に合わせて、それぞれ後段の画像処理部に出力される。
【００２３】
画像分割部１３３で分割された４つの画像信号は、４つの画像処理部で並列して画像処理が適用される。第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０は、全て同じ構成を備えるため、以下、第１画像処理部１１７を例にとって、各画像処理部での処理について説明する。
【００２４】
図５（ａ）は第１画像処理部１１７の機能構成を示すブロック図である。
第１画像処理部１１７に入力された画像信号は、第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶された後、制御部１０１の指示により解像度変換部５０１に伝送され、解像度変換処理が適用される。解像度変換部５０１では、液晶部１０４の設定にあわせ、入力された画像を所定の解像度に変換し、再び第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶される。なお、本実施形態では第１画像処理メモリ８０１は、第１画像処理部１１７での種々の画像処理を行うために必要な最低限の容量をもつ場合を想定する。即ち、解像度変換部５０１から出力された画像は、第１画像処理メモリ８０１の先頭アドレスから記憶され、第１画像処理部１１７に入力された画像が記憶されているアドレスに上書きされて記憶される。ただし、第１画像処理メモリ８０１が十分な領域を持つ場合は、解像度変換処理が適用された画像と、第１画像処理部１１７に入力された画像とは、別々にアドレスに記憶され、共存可能であってもよい。
【００２５】
解像度変換部５０１によって解像度変換がなされた画像は、台形補正部５０２で台形補正処理が適用される。本実施形態では、例えば液晶プロジェクタ１００を、投影面であるスクリーンに対して、スクリーンの下方から打ち上げる（液晶プロジェクタ１００がスクリーンに対して仰角を成す）形で投影する場合の台形補正について考える。スクリーンの下方から打ち上げた場合、図３（ａ）のような画像を投影すると、スクリーン上には図３（ｂ）のように、投影された画像は引き伸ばされて台形に変形する（歪む）。このとき、台形補正処理によって、図３（ａ）の画像を図３（ｃ）に示すような台形型に変形させて投影させることにより、図３（ｄ）のように、スクリーンには歪みが補正された図３（ａ）の画像と相似形の画像を投影することが可能である。本発明において、分割された画像は各画像処理部の台形補正部において、それぞれ座標に応じた台形補正処理が適用されることになる。
【００２６】
ここで、図５（ｂ）のブロック図を用いて、台形補正部５０２の機能構成についてさらに詳細に説明する。
台形補正メモリ制御部５１１は、台形補正部５０２の処理を制御するブロックである。台形補正メモリ制御部５１１は、制御部１０１の指示を受けて第１画像処理メモリ８０１から台形補正処理を適用する、解像度変換部５０１で解像度変換が適用された画像を取得し、ブロックメモリ５１２に記憶する。このとき、台形補正メモリ制御部５１１が読み出した画素の情報、及び読み出した画素が記憶されるブロックメモリ５１２のアドレスの情報は、後述する座標演算部５１４で決定される。
【００２７】
座標演算部５１４は、制御部１０１から傾斜角度、投影光学系１０７のズーム状態、光学特性情報、台形補正後の画像の４隅の端点の座標値を制御部１０１から受信する。そして、座標演算部５１４は、受信した情報を基に台形補正後の画像の座標と、台形補正後の画像の対応関係を表す座標対応情報を算出する。座標対応情報とは、台形補正後の任意の座標の画素の情報が、第１画像処理メモリ８０１に記憶されている分割された画像のうち、どのアドレスに記憶されている画素の情報であるかを表す情報である。なお、本実施形態では、台形補正前の画像の画素から台形補正後の画素の情報を抽出して配置することにより台形補正を行う方法について説明するが台形補正の手法はこれに限らず、例えば補正前の複数の画素の色情報から、補正後の画素の色情報を算出してもよい。このようにして算出された座標対応情報は台形補正メモリ制御部５１１に伝送され、台形補正メモリ制御部５１１は座標対応情報を基に、第１画像処理メモリ８０１から画像の情報を読み出し、ブロックメモリ５１２に記憶させる。このとき、ブロックメモリ５１２には、台形補正後の画像の情報がラスタスキャンの順に記憶されているものとする。
【００２８】
フィルタ処理部５１３は、ブロックメモリ５１２に記憶された台形補正処理が適用された画像の情報に対し、例えば線形補間やバイキュービック補間のような補間処理を適用する。フィルタ処理部５１３は、ブロックメモリ５１２に記憶された画像に補間処理を適用した後、得られた画像を再び第１画像処理メモリ８０１に、ラスタスキャンの順にアドレスに配置されるように出力する。なお、第１画像処理メモリ８０１への台形補正処理が適用された画像の記憶されるアドレスは、第１画像処理メモリ制御部５０５によって制御される。
【００２９】
（台形補正処理）
このような構成をもつ本実施形態の台形補正部５０２で実行される台形補正処理について、図７のフローチャートを用いて説明する。なお、本実施形態において台形補正処理は、傾きセンサ１３４で液晶プロジェクタ１００の傾斜角度が検出され、かつ投影する１つの画像が画像分割部１３３において分割されて各画像処理部に入力された際に、制御部１０１が開始するものとして説明する。しかしながら本台形補正処理は、少なくとも画像処理部での台形補正処理を適用する前に、制御部１０１によって開始されればよい。
【００３０】
Ｓ７０１で、制御部１０１は傾きセンサ１３４から現在の液晶プロジェクタ１００の傾斜角度の情報を取得し、液晶プロジェクタ１００とスクリーンとの位置関係を把握する。制御部１０１は得られた傾斜角度の情報から、スクリーン上に投影された画像が、投影する画像と相似形に表示されるために、必要な変形量を算出する（Ｓ７０２）。具体的には制御部１０１は、例えば投影画像がＨｔ×Ｖｔ画素の画像であった場合、得られた傾斜角度の情報から、投影された画像が投影画像と相似形に表示される、図６（ａ）のような台形の端点の情報を算出する。
【００３１】
Ｓ７０３で、制御部１０１は画像シフト量を決定する。画像シフト量とは、投影画像を分割した画像に台形補正処理を適用して得られた画像が、分割をせずに投影画像に台形補正処理を適用した場合に得られる台形画像において、補正前の位置からどれだけシフトした位置に配置されるかを表す情報である。例えば図３（ａ）のように投影画像を垂直方向にＤ１、Ｄ２、Ｄ３、及びＤ４の４つの領域に分割した場合、それぞれの画像はＨｔ×Ｖｔ／４画素の領域の情報となっている。これに対して台形補正処理の適用後に投影されるＨｔ×Ｖｔ画素の画像において、画像信号が存在する領域は、端点（Ｘ１，Ｙ１）（Ｘ２，Ｙ２）（Ｘ３，Ｙ３）（Ｘ４，Ｙ４）で表される台形領域となる。このとき、分割された画像に対して各画像処理部で台形補正処理を適用した際に得られた画像信号は、図６（ａ）のように配置されることになる。即ち、Ｈｔ×Ｖｔ／４画素のそれぞれの領域で台形補正処理が適用された画像は、投影される画像においては図６（ｂ）のように補正前の下端の座標から、それぞれＶｓ１、Ｖｓ２、Ｖｓ３だけシフトした位置に配置される。制御部１０１は、このように台形補正処理を適用後に、補正された画像が配置される座標までのシフト量を、画像シフト量として算出する。
【００３２】
Ｓ７０４で、制御部１０１はＳ７０３で決定した画像シフト量を基に、各画像処理部に入力された分割された画像のそれぞれについて、台形補正処理の適用後の画像端点の座標の情報を決定し、各画像処理部に伝送する。図６（ｃ）は、各画像処理部に入力された分割された画像の、台形補正処理の適用後の端点の座標を示した図である。例えば、垂直方向に４分割された際の一番上部の領域に当たるＤ１の画像は、端点の座標が（Ｘａ１，Ｙａ１）（Ｘａ２，Ｙａ２）（Ｘａ３，Ｙａ３）（Ｘａ４，Ｙａ４）となる。図６（ｂ）のように、Ｄ１の領域は、最終的に投影される画像において、Ｖｓ１ラインだけシフトする必要があるため、Ｙａ１＝Ｙ１−Ｖｓ１（画像下方向を正方向とする）となる。また、本実施形態では台形補正を行った場合に垂直方向への縮小処理が含まれるため、分割された画像のそれぞれにおいて投影画像に係る画像信号が存在しないラインが生じる。投影画像に係る画像信号が存在しないラインとは、投影画像を分割した画像に台形補正処理を適用した際に、水平方向または垂直方向のいずれかの方向に投影画像に係る画像が縮小されるために生じる、投影画像に無関係のラインである。投影画像に係る画像信号が存在しないラインの画素等、台形補正によって生じる投影画像に無関係の画素は、本実施形態では無信号であるものとして扱い、例えば無信号であることを表す情報か、黒の色情報を持つ画素として処理する。図６（ｃ）には画像信号が存在しないラインが、それぞれＶｄ１、Ｖｄ２、Ｖｄ３、Ｖｄ４ライン分存在することを示している。
【００３３】
Ｓ７０５で、台形補正メモリ制御部５１１は制御部１０１の制御の下、入力された台形補正処理の適用後の画像端点の座標情報を用いて座標演算部５１４に、台形補正前後の座標対応情報を算出させる。そして台形補正メモリ制御部５１１は、座標対応情報に基づいて第１画像処理メモリ８０１から台形補正後の画像となる画素の情報を取得して、ブロックメモリ５１２にラスタスキャン順となるように記憶させていく。なお、ラスタスキャン順になるようにブロックメモリ５１２に配置させるとは、ブロックメモリ５１２のアドレスに次のように記憶されることを指す。例えば図６（ｃ）のようにＤ１の画像は台形補正処理を適用することにより、画像信号が存在しない走査方向のラインがＶｄ１ライン存在する。このため、ブロックメモリ５１２上には、先頭とするアドレスから最初のＶｄ１ライン分のアドレスには画像信号は記憶されず、無信号であることを表す情報が記憶される。また、Ｖｄ１ラインの１ラインの下のラインのアドレスには、Ｘａ１の座標に対応するアドレスまでが無信号、Ｘａ１からＸａ２の座標に対応するアドレスまでが画像信号が存在し、Ｘａ２の次の座標からラインの最後の座標（Ｈｔ）のアドレスまでが無信号となる。このようにブロックメモリ５１２上には、台形補正後の全ての画素の情報がブロックメモリ５１２に記憶され、ブロックメモリ５１２からアドレス順に読み込むと、台形補正処理が適用された画像の情報が走査順に読み込まれるように、各画素の情報が記憶される。
【００３４】
その後、台形補正メモリ制御部５１１は制御部１０１の制御の下、ブロックメモリ５１２に記憶された台形補正処理が適用された画像に対して、フィルタ第１画像処理部１１７での補間処理を適用させた後、画像を第１画像処理メモリ８０１に出力させる。このとき台形補正部５０２のフィルタ処理部５１３から出力された画像は、第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶される。なお、第１画像処理メモリ８０１に記憶されるアドレスは、上述した解像度変換部５０１において説明したように、台形補正処理が適用された画像も、解像度変換処理が適用された画像が記憶されているアドレスに上書きして記憶されればよい。
【００３５】
このようにして第１画像処理メモリ８０１に台形補正後の画像を記憶した後、制御部１０１は、台形補正メモリ制御部５１１から第１画像処理メモリ８０１への台形補正処理を適用した画像の記憶が完了したことを受信すると、台形補正処理を完了する。
【００３６】
さらに、台形補正部５０２で台形補正処理が適用された画像は、ガンマ補正部５０３及びむら補正部５０４で画質補正処理を適用された後、第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶される。
【００３７】
以上のように、各画像処理部で台形補正処理を含む種々の画像処理を行うと、第１画像処理メモリ８０１、第２画像処理メモリ８０２、第３画像処理メモリ８０３、及び第４画像処理メモリ８０４には、図８のような画像の情報が記憶される。いずれの画像処理メモリにおいても、台形補正処理が適用され、画像信号が存在しないラインを含む画像が、画像合成部１３５によって読み出される際にラスタスキャン順になるように、画像処理メモリのアドレスに記憶されている。
【００３８】
（画像合成処理）
上述したように、各画像処理部で種々の画像処理が適用された後、画像合成部１３５でそれぞれの画像を合成することで、本実施形態の液晶プロジェクタ１００は１つの画像を台形補正して投影している場合と同様に、台形補正した画像の投影を行うことができる。以下、画像合成部１３５で行われる画像合成処理について、詳細に説明する。
【００３９】
図９は、画像合成部１３５の機能構成を示した図である。
画像合成部１３５は、画像を記憶する第１合成メモリ９０１、第２合成メモリ９０２、第３合成メモリ９０３、及び第４合成メモリ９０４を備える。さらに各合成メモリの読み出し、書き込みを制御する、第１合成メモリ制御部９０５、第２合成メモリ制御部９０６、第３合成メモリ制御部９０７、及び第４合成メモリ制御部９０８を備える。また、画像合成部１３５には各画像処理部から入力された画像を記憶する合成メモリを切り替えるための、セレクタ９０９、９１０、９１１及び９１２と、液晶駆動部１０５へ画像を出力するために、読み出す合成メモリを選択するセレクタ９１３を備える。
【００４０】
本実施形態では、第１合成メモリ９０１から第４合成メモリ９０４まで順番に、各合成メモリのアドレス順に画像信号を読み出した場合に、投影する台形補正処理が適用された１つの画像の走査順となるように、各合成メモリに記憶される。即ち、画像合成部１３５に各画像処理部から入力された台形補正処理が適用された画像は、セレクタ９０９から９１２によって記憶先となる合成メモリに入力され、各合成メモリにおいて投影する画像を垂直方向に４分割した画像の情報が記憶される。
【００４１】
以下、画像合成部１３５で行われる複数の合成メモリ上での画像合成処理について、図を用いて説明する。
各画像処理部において種々の画像処理が適用された画像は、それぞれの画像処理メモリにおいて図８のように記憶されている。このとき、それぞれの画像処理メモリに記憶されている画像には、画像信号が存在しないラインＶｄ１、Ｖｄ２、Ｖｄ３、及びＶｄ４を含む。画像合成部１３５に入力された際に、投影する画像がラスタスキャン順に第１合成メモリ９０１から第４合成メモリ９０４に記憶されるためには、これらの画像信号が存在しないラインを移動し、画像信号が存在するラインが不連続とならないようにする必要がある。このため、本実施形態ではそれぞれの画像処理メモリに記憶されている画像を、図８のような領域に分類する。
【００４２】
第４画像処理メモリ８０４に記憶されている画像は、画像の上端から画像信号が存在しないラインＶｄ４分の領域ｄ１と、それ以外の領域ｄ２の２つの領域に分割される。また、第３画像処理メモリ８０３に記憶されている画像は、画像の上端から画像信号が存在しないラインＶｄ３分の領域ｃ１と、画像の下端からラインＶｄ３分の領域ｃ３と、それ以外の領域ｃ２の３つの領域に分割される。また、第２画像処理メモリ８０２は、画像の上端から画像信号が存在しないラインＶｄ２分の領域ｂ１と、画像の下端からラインＶｄ３＋Ｖｄ４分の領域ｂ３と、それ以外の領域ｂ２の３つの領域に分割される。また、第１画像処理メモリ８０１は、画像の下端からラインＶｄ２＋Ｖｄ３＋Ｖｄ４分の領域ａ２と、それ以外の領域ａ１の２つの領域に分割される。このように分割された領域は、次のように各画像処理部から入力された画像を記憶する合成メモリを選択するセレクタに入力されることで、各合成メモリに伝送して記憶することが可能である。
【００４３】
まず図４（ｃ）を用いて、各セレクタに入力される画像領域の順番を説明する。
セレクタ９０９には、ＶＳＹＮＣ期間内に第１画像処理部１１７の第１画像処理メモリ制御部５０５によって、第１画像処理メモリ８０１から領域ａ２、領域ａ１の順番で画像がラスタスキャン方式で入力される。セレクタ９１０には、ＶＳＹＮＣ期間内に第２画像処理部１１８の不図示の第２画像処理メモリ制御部によって、第２画像処理メモリ８０２から領域ｂ３、領域ｂ１、領域ｂ２の順番で画像がラスタスキャン方式で入力される。セレクタ９１１には、ＶＳＹＮＣ期間内に第３画像処理部１１９の不図示の第３画像処理メモリ制御部によって、第３画像処理メモリ８０３から領域ｃ３、領域ｃ１、領域ｃ２の順番で画像がラスタスキャン方式で入力される。セレクタ９１２には、ＶＳＹＮＣ期間内に第４画像処理部１２０の不図示の第４画像処理メモリ制御部によって、第４画像処理メモリ８０４から領域ｄ１、領域ｄ２の順番で画像がラスタスキャン方式で入力される。
【００４４】
次に、図４（ｄ）を用いて、各合成メモリに入力される画像領域の順番を説明する。
第１合成メモリ９０１は、まずセレクタ９１２によって選択され、領域ｄ１の画像がセレクタ９１２を介して入力され、次にセレクタ９１１によって選択され、領域ｃ１の画像がセレクタ９１１を介して入力される。さらに第１合成メモリ９０１は、セレクタ９１０によって選択され、領域ｂ１の画像がセレクタ９１０を介して伝送され、最後にセレクタ９０９によって選択され、領域ａ１の画像がセレクタ９０９を介して入力される。このようにすることで、第１合成メモリ９０１には各画像処理メモリに存在していた、画像信号が存在しないライン（Ｖｄ４、Ｖｄ３、Ｖｄ２）が先頭に集中して記憶され、続いて画像信号が開始するラインが存在する領域ａ１が記憶される。即ち、第１合成メモリ９０１には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、１番上部に位置する画像がラスタスキャン順に記憶されることになる。
【００４５】
第２合成メモリ９０２は、まずセレクタ９０９によって選択され、領域ａ２の画像がセレクタ９０９を介して入力され、次にセレクタ９１０によって選択され、領域ｂ２の画像がセレクタ９１０を介して入力される。このようにすることで、第２合成メモリ９０２には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、上から２番目に位置する画像がラスタスキャン順に記憶されることになる。
【００４６】
第３合成メモリ９０３は、まずセレクタ９１０によって選択され、領域ｂ３の画像がセレクタ９１０を介して入力され、次にセレクタ９１１によって選択され、領域ｃ２の画像がセレクタ９１１を介して入力される。このようにすることで、第３合成メモリ９０３には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、下から２番目に位置する画像がラスタスキャン順に記憶されることになる。
【００４７】
第４合成メモリ９０４は、まずセレクタ９１１によって選択され、領域ｃ３の画像がセレクタ９１１を介して入力され、次にセレクタ９１２によって選択され、領域ｄ２の画像がセレクタ９１２を介して入力される。このようにすることで、第４合成メモリ９０４には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、１番下部に位置する画像がラスタスキャン順に記憶されることになる。
【００４８】
このようにして、第１合成メモリ９０１から第４合成メモリ９０４に、台形補正処理を適用して投影する１つの画像がラスタスキャン順に分割されて記憶されるようにすることが可能である。また、図４（ｄ）に示されている通り、上述したように各画像処理メモリに記憶されている画像の領域を分割して伝送することにより、各合成メモリに同時にアクセスすることによる記憶処理の遅れを引き起こすことなく、画像合成処理を完了することができる。即ち、画像合成部１３５では、各画像処理部から画像を読み込む際に、各画像処理部で読み出す画像の領域の制御、及び入力された画像を書き込む合成メモリの選択を制御することにより、ＶＳＹＮＣ期間内に投影する画像を合成メモリに書き込むことが可能である。
【００４９】
なお、このように各合成メモリに記憶された、台形補正処理を適用して投影する１つの画像は、図４（ｅ）のようにそれぞれの合成メモリ制御部によって、ＱＶＳＹＮＣごとに第１合成メモリ９０１から順に読み出されて液晶駆動部１０５に出力される。制御部１０１は、ＶＳＹＮＣの間にセレクタ９１３及び各合成メモリ制御部を制御することにより、投影する画像を液晶駆動部１０５に伝送し、液晶部１０４に提示させる。そして、液晶部１０４に形成された画像は、光源１０６から放出された光によって光学像に変換され、投影光学系１０７を通して、スクリーンに投影される。なお、本構成においては、各合成メモリからの読み出しの動作クロックは、各合成メモリへの書き込みの動作クロックの約４倍の速度のクロックを用いることになる。
【００５０】
なお、本実施形態では、液晶駆動部１０５が１つで構成されている例について説明したが、例えば液晶駆動部１０５を複数備える構成であっても構わない。この場合例えば、各合成メモリに記憶された画像を、それぞれの液晶駆動部１０５に伝送し、複数の液晶駆動部で、それぞれに割り当てられた液晶部１０４の領域を駆動させ、投影する画像を形成させればよい。この場合、各合成メモリからの読み出しの動作速度は、各合成メモリへの書き込みの動作速度とほぼ等しくできる。また、本実施形態では各合成メモリの先頭アドレスから、第１合成メモリ９０１、第２合成メモリ９０２、第３合成メモリ９０３、第４合成メモリ９０４の順に読み出して投影すると、ラスタスキャン順に投影されるものとして説明した。しかしながら本発明の実施はこれに限らず、台形補正を行って投影する場合に、少なくとも台形補正を行わずに投影を行う際に読み出すアドレス順と同じアドレス順に読み出して投影した場合に、ラスタスキャン順に投影されればよい。
【００５１】
以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した分割画像を連結して投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対して、それぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。このとき、画像が記憶される記憶領域のアドレスは、台形補正を行わずに投影する場合に読み出すアドレス順と同じアドレス順に読み出した際に、台形補正が適用された１つの画像として投影される際の走査順となるように決定される。
【００５２】
また、台形補正が適用された複数の分割画像は、画像信号が存在するラインと、画像信号が存在しないラインとを有する。このため、台形補正が適用された複数の画像を記憶領域に記憶する際に画像信号が存在するラインが不連続とならないように、記憶するアドレスを制御する。
【００５３】
これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正処理を適用するため、台形補正処理に要する時間を短縮し、描画フレームレートを破綻させずに多画素の画像を投影できる。また、複数の画像処理回路で並列に演算処理を行うため、色情報の情報量を低下させる等、演算量を削減するための処理を行う必要がなく、画質劣化を軽減できる。さらに、台形補正が適用された複数の画像を記憶する記憶領域のアドレスを制御することにより、走査順に画像を読み出して投影可能となるため、分割を行わずに台形補正を行って投影する従来の方式のように、投影に係る画像の読み出しを簡単にすることができる。
【００５４】
（実施形態２）
前述の実施形態１では、画像を走査方向に平行なラインで、垂直方向に４分割し、走査方向と直交する方向（垂直方向）の台形補正処理を適用する例について説明した。本実施形態では図１０（ａ）のように、投影画像を、画像の中心を通る２つの直交するラインで４分割して、図１０（ｂ）のように生じる歪みを補正するための台形補正処理を適用する例について説明する。即ち、走査方向に直交するラインで画像を分割し、走査方向と同一の方向（水平方向）の台形補正処理を適用した後、台形補正が適用された１つの画像として投影する際の全体的な処理について説明する。なお、以下に説明する本実施形態の投影装置の一例である液晶プロジェクタは、実施形態１と同様の機能構成をもつため、各ブロックの説明は省略する。
【００５５】
本実施形態の液晶プロジェクタ１００は、スクリーンの左側に設置され、スクリーンに対して投影を行う。このとき、図１０（ａ）のような矩形画像は、投影された際に図１０（ｂ）のように画像の右辺が垂直方向に拡大された台形型に歪む。投影する矩形画像は、台形補正処理を適用して図１０（ｃ）のような形状に変形させることにより、図１０（ｄ）のように投影する矩形画像と相似形の画像として、スクリーンに投影することができる。
【００５６】
以下、画像分割部１３３、各画像処理部、及び画像合成部１３５で行われる具体的な台形補正に係る処理について説明する。
画像分割部１３３は、入力された映像信号の１フレームに係る１つの画像を、上述したように画像の中心を通る２つの直交するラインで区切られる４つの領域に分割する。具体的には、図１０（ａ）のように投影する画像がＨｔ×Ｖｔ画素の画像であった場合、画像分割部１３３は画像を（Ｈｔ／２）×（Ｖｔ／２）画素の４つの領域に分割する。
【００５７】
画像分割部１３３は、映像入力インタフェースから入力された１フレームの画像を、分割する領域の画像を、書き込みが許可されている分割メモリに書き込むことにより分割する。画像分割部１３３に入力される画像はラスタスキャンの走査方向に従って走査順に読み込まれるため、本実施形態ではＶＳＹＮＣ及びＨＳＹＮＣを利用することにより画像を４つの領域に分割する。
【００５８】
第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８は、入力されたＶＳＹＮＣの２分の１の期間でパルスを発生するＷＶＳＹＮＣを生成する。また、各分割メモリ制御部は、入力されたＨＳＹＮＣの２分の１の期間でパルスを発生するＷＨＳＹＮＣを生成する。そして、各分割メモリ制御部は、図１１（ａ）のタイムチャートのように、それぞれ異なるＷＶＳＹＮＣ及びＷＨＳＹＮＣで分割メモリへの書き込み許可信号、チップセレクト信号、及び書き込みアドレスの情報を送信する。例えば図１０（ａ）のように分割する領域をＤ１からＤ４とし、それぞれが第１分割メモリ２０１から第４分割メモリ２０４に分離されて記憶される場合、最初のＷＶＳＹＮＣでは画像の上半分のＤ１とＤ３が読み込まれる。画像が１ライン読み込まれる際に２回のＷＨＳＹＮＣが発生し、１回目のＷＨＳＹＮＣでは、Ｄ１のラインの画素が第１分割メモリ２０１に読み込まれるように第１分割メモリ制御部２０５は書き込み許可信号を送信する。また２回目のＷＨＳＹＮＣでは、Ｄ３のラインの画素が第３分割メモリ２０３に読み込まれるように第３分割メモリ制御部２０７は書き込み許可信号を送信する。また、次のＷＶＳＹＮＣでは画像の下半分のＤ２とＤ４が読み込まれ、１ラインの読み込みで発生する２回のＷＨＳＹＮＣで、Ｄ２とＤ４が読み込まれる。即ち、１回目のＷＨＳＹＮＣでは、Ｄ２のラインの画素が第２分割メモリ２０２に読み込まれるように第２分割メモリ制御部２０６は書き込み許可信号を送信する。また、２回目のＷＨＳＹＮＣでは、Ｄ４のラインの画素が第４分割メモリ２０４に読み込まれるように第４分割メモリ制御部２０８は書き込み許可信号を送信する。このようにして、ラスタスキャン順に入力された画像信号は、読み込み中に発生するＷＶＳＹＮＣ及びＷＨＳＹＮＣによって変更される、書き込みが許可されている分割メモリに書き込まれるため、４つの分割メモリに分割されることになる。そして、それぞれの分割メモリに読み込まれて分割された画像信号は、図１１（ｂ）のタイムチャートのように、ＶＳＹＮＣ信号にあわせてＶｔ／２ラインが読み出され、それぞれ後段の画像処理部に出力される。
【００５９】
（画像合成処理）
以下、画像合成部１３５で行われる画像合成処理について、詳細に説明する。
第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０に入力された画像は、台形補正処理を含む、種々の画像処理を適用された後、それぞれの画像処理メモリに記憶される。第１画像処理メモリ８０１、第２画像処理メモリ８０２、第３画像処理メモリ８０３、及び第４画像処理メモリ８０４に記憶されている画像は、図１０（ｅ）に示すように台形補正によって変形されている。最終的に台形補正処理が適用された１つの画像として投影される画像において領域Ｄ１とＤ３は隣接するため、本実施形態では実施形態１と異なり、画像信号が存在しないラインは走査方向と直交する。具体的には、第１画像処理メモリ８０１に記憶されている（Ｈｔ／２）×（Ｖｔ／２）画素の画像のうち、右端に位置する水平方向のＨｓラインが、本実施形態における画像信号が存在しないラインとなる。即ち、いずれの画像処理メモリにおいても、台形補正処理が適用され、画像信号が存在しないラインを含む画像が、領域におけるラスタスキャン順に、画像処理メモリのアドレスに記憶されている。
【００６０】
このため、画像合成部１３５から読み出す際に、投影する画像がラスタスキャン順に各合成メモリから読み出されるためには、次のようにする必要がある。即ち、これらの画像信号が存在しないラインを移動し、画像信号が存在するラインが各合成メモリにおいて、不連続とならないように記憶されているようにする必要がある。本実施形態では、各画像処理メモリに記憶されている画像を図１０（ｅ）のような領域に分類し、画像合成部１３５に出力する際に、各画像処理メモリ制御部によって画像処理メモリから読み出す順番が制御される。第１画像処理メモリ８０１及び第２画像処理メモリ８０２に記憶されている画像は、画像の右端から画像信号が存在しないラインＨｓ分の領域ａ２及び領域ｂ２と、それ以外の領域ａ１及び領域ｂ１の２つの領域に分割される。第３画像処理メモリ８０３及び第４画像処理メモリ８０４に記憶されている画像は、画像の左端からラインＨｓ分の領域ｃ１及び領域ｄ１と、それ以外の領域ｃ２及び領域ｄ２の２つの領域に分割される。このように分割された領域は、次のように各画像処理部から入力された画像を記憶する合成メモリを選択するセレクタに入力されることで、各合成メモリに伝送して記憶することが可能である。
【００６１】
まず図１１（ｃ）を用いて、各セレクタに入力される画像領域の順番を説明する。
セレクタ９０９には、２ＨＳＹＮＣ期間内に第１画像処理部１１７の第１画像処理メモリ制御部５０５によって、第１画像処理メモリ８０１から領域ａ１の１ライン、領域ａ２の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。セレクタ９１０には、２ＨＳＹＮＣ期間内に第２画像処理部１１８の不図示の第２画像処理メモリ制御部によって、第２画像処理メモリ８０２から領域ｂ１の１ライン、領域ｂ２の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。セレクタ９１１には、２ＨＳＹＮＣ期間内に第３画像処理部１１９の不図示の第３画像処理メモリ制御部によって、第３画像処理メモリ８０３から領域ｃ２の１ライン、領域ｃ１の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。セレクタ９１２には、２ＨＳＹＮＣ期間内に第４画像処理部１２０の不図示の第４画像処理メモリ制御部によって、第４画像処理メモリ８０４から領域ｄ２の１ライン、領域ｄ１の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。
【００６２】
次に図１１（ｄ）を用いて、各合成メモリに入力される画像領域の順番を説明する。
第１合成メモリ９０１は、まずセレクタ９０９によって選択され、領域ａ１の１ラインがセレクタ９０９を介して入力され、次にセレクタ９１１によって選択され、領域ｃ１の１ラインがセレクタ９１１を介して入力される。このように第１合成メモリ９０１には、２ＨＳＹＮＣ期間内に入力される画像の領域が切り替えられ、１ライン分の画像を読み込む処理を、Ｖｔ／２ライン分繰り返すことにより、画像信号が存在しないラインを含まない、連続した画像が記憶される。即ち、第１合成メモリ９０１には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、左上に位置する画像がラスタスキャン順に記憶されることになる。
【００６３】
第２合成メモリ９０２は、まずセレクタ９１０によって選択され、領域ｂ１の１ラインがセレクタ９１０を介して入力され、次にセレクタ９１２によって選択され、領域ｄ１の１ラインがセレクタ９１２を介して入力される。このようにすることで、第２合成メモリ９０２には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、左下に位置する画像がラスタスキャン順に記憶されることになる。
【００６４】
第３合成メモリ９０３は、まずセレクタ９１１によって選択され、領域ｃ２の１ラインがセレクタ９１１を介して入力され、次にセレクタ９０９によって選択され、領域ａ２の１ラインがセレクタ９０９を介して入力される。このように第１合成メモリ９０１には、２ＨＳＹＮＣ期間内に入力される画像の領域が切り替えられ、１ライン分の画像を読み込む処理を、Ｖｔ／２ライン分繰り返すことにより、画像信号が存在しないラインが左端に集中して記憶される。即ち、第３合成メモリ９０３には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、右上に位置する画像がラスタスキャン順に記憶されることになる。
【００６５】
第４合成メモリ９０４は、まずセレクタ９１２によって選択され、領域ｄ２の１ラインがセレクタ９１２を介して入力され、次にセレクタ９１０によって選択され、領域ｂ２の１ラインがセレクタ９１０を介して入力される。このようにすることで、第４合成メモリ９０４には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、右下に位置する画像がラスタスキャン順に記憶されることになる。
【００６６】
このようにして、第１合成メモリ９０１から第４合成メモリ９０４に、台形補正処理を適用して投影する１つの画像が、各領域のラスタスキャン順に分割されて記憶されるようにすることが可能である。また、図１１（ｄ）に示されている通り、上述したように各画像処理メモリに記憶されている画像の領域を分割して伝送することにより、各合成メモリに同時にアクセスすることによる記憶処理の遅れを引き起こすことなく、画像合成処理を完了することができる。
なお、このように各合成メモリに記憶された、台形補正処理を適用して投影する１つの画像は、各合成メモリ制御部によって次のように読み出されることにより、液晶駆動部１０５にラスタスキャン順で出力されることになる。
【００６７】
具体的には、各合成メモリ制御部は映像入力インタフェースにおいて、映像信号とともに入力されるＶＳＹＮＣ及びＨＳＹＮＣから、それぞれ２分の１の期間でパルスを発生するＷＶＳＹＮＣ及びＷＨＳＹＮＣを生成する。制御部１０１は、例えば第１合成メモリ制御部９０５においてＷＶＳＹＮＣを検出すると、ＷＨＳＹＮＣのパルスに同期して、まずセレクタ９１３に第１合成メモリ９０１を選択させる。そして、第１合成メモリ制御部９０５は、第１合成メモリ９０１のＨｔ／２ライン分の画像（水平１ライン中）を液晶駆動部１０５に出力する。また、次のＷＨＳＹＮＣのパルスに同期して、制御部１０１はセレクタ９１３に第３合成メモリ９０３を選択させ、第３合成メモリ制御部９０７は第３合成メモリ９０３のＨｔ／２ライン分の画像を液晶駆動部１０５に出力する。このように、次のＷＶＳＹＮＣが検出されるまで、第１合成メモリ９０１及び第３合成メモリ９０３から交互に画像を１ラインずつ読み出す処理を繰り返すことにより、台形補正処理を適用して投影する１つの画像の上半分の領域の画像が走査順に読み込まれる。また、次のＷＶＳＹＮＣが検出された際も、同様に第２合成メモリ９０２及び第４合成メモリ９０４から交互に画像を１ラインずつ読み出すことにより、最終的に台形補正処理を適用して投影する１つの画像の全てのラインが読み込まれる。なお、本構成においては、各合成メモリからの読み出しのクロック速度は、各合成メモリへの書き込みの動作クロックの約４倍のクロックを用いることとなる。
【００６８】
なお、本実施形態では、液晶駆動部１０５に画像を出力する際に、合成メモリからの読み出しを制御することによって、画像をラスタスキャン順に液晶駆動部１０５に出力する方法について説明したが、本発明の実施はこれに限らない。即ち、本実施形態のように、走査方向に直交するラインで画像を分割する際も、実施形態１と同じように、各合成メモリから所定の順番に読み出すことで、走査順に画像を液晶駆動部１０５に出力することも可能である。具体的には、各画像処理部から画像合成部１３５に画像が入力される際に、制御部１０１はセレクタを制御し、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像が、それぞれの合成メモリにラスタスキャン順に記憶されるように制御する。例えば、第１合成メモリ９０１には領域ａ１、領域ｃ１、領域ｃ２、領域ａ２の順番になるように、第１画像処理メモリ８０１及び第３画像処理メモリ８０３からそれぞれの領域の１ラインずつを読み出して記憶させる。これをＶｔ／４ライン分繰り返すことにより、第１合成メモリ９０１には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、１番上部に位置する画像を記憶させることができる。
【００６９】
以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した分割画像を連結して投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対してそれぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。このとき、画像が記憶される記憶領域のアドレスは、補正量に関わらず、台形補正を行わずに投影する場合に読み出すアドレス順と同じアドレス順に読み出した際に、台形補正が適用された１つの画像として投影される際の走査順となるように決定される。
【００７０】
また、走査方向と同一の方向の台形補正を行う場合、投影装置は台形補正が適用された分割画像を、走査方向に直交する方向の画像信号が存在するラインと、画像信号が存在しないラインとに分類する。そして画像信号が存在するラインが不連続とならないように、台形補正が適用された画像を記憶するアドレスを制御する。
【００７１】
これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正処理を適用するため、台形補正処理に要する時間を短縮し、描画フレームレートを破綻させずに多画素の画像を投影できる。また、複数の画像処理回路で並列に演算処理を行うため、色情報の情報量を低下させる等、演算量を削減するための処理を行う必要がなく、画質劣化を軽減できる。さらに、台形補正が適用された複数の画像を記憶する記憶領域のアドレスを制御することにより、走査順に画像を読み出して投影可能となるため、分割を行わずに台形補正を行って投影する従来の方式のように、投影に係る画像の読み出しを簡単にすることができる。
【００７２】
（実施形態３）
上述した実施形態１及び２では、分割した画像を各画像処理部で台形補正処理を適用した後、画像合成部１３５において複数の合成メモリに分類されて記憶される方法について説明した。本実施形態では、画像合成部１３５は１つの合成メモリ及び合成メモリ制御部のみを備える構成である場合について説明する。なお、本実施形態において、画像合成部１３５以外の液晶プロジェクタ１００の構成は、上述した実施形態１及び２と同一であるものとして、各ブロックの機能構成の説明は省略する。
【００７３】
図１２は、本実施形態の画像合成部１３５の機能構成を示した図である。
画像合成部１３５は、１つの合成メモリ１２０１と、１つの合成メモリ制御部１２０２、及びセレクタ１２０３により構成される。合成メモリが１つである場合、上述したように画像合成部１３５への画像の入力は並行して行うことができないため、図１３のようにそれぞれの画像処理部から順に入力された画像は、合成メモリ１２０１のアドレス順に記憶されることになる。以下、本実施形態の画像合成処理について、図を用いて説明する。なお、本実施形態では実施形態１と同様に、画像分割部１３３において、投影する画像を垂直方向に４分割して各画像処理部に入力されるものとして説明するが、画像を分割する方法はこれに限らない。
【００７４】
（画像合成処理）
各画像処理部から、画像合成部１３５の合成メモリ１２０１に出力されて記憶された画像は、合成メモリ１２０２のアドレス順に読み出した場合、途中に画像信号が存在しないラインが含まれる。即ち、合成メモリ１２０２上では画像信号が存在するラインが不連続であり、液晶駆動部１０５に画像を出力する際に、合成メモリ制御部１２０２はラスタスキャン順になるように画像の読み出しを制御する必要がある。
【００７５】
図１４は、第１画像処理メモリ８０１から第４画像処理メモリ８０４に記憶されている、各画像処理部で台形補正処理が適用された画像である。本実施形態では、各画像処理メモリに記憶されている画像を、画像信号が存在しないラインと画像信号が存在するラインの２つの領域に分類し、領域の情報を例えば制御部１０１は不図示のＲＡＭに記憶するものとする。例えば、第２画像処理メモリ８０２には、画像信号が存在しないＶｄ２ラインの領域ｂ１と、それ以外の領域ｂ２とに画像を分類する。なお、第１画像処理メモリ８０１に記憶されている画像の画像信号が存在するラインは、最終的にスクリーンに投影する際にも、画像信号が存在しないラインに続くため、本実施形態では画像信号の有無によって分類せず、１つの領域ａとする。
【００７６】
画像合成部１３５の合成メモリ１２０１から、合成メモリ制御部１２０２によって画像が液晶駆動部１０５に出力される際は、上述の分類した領域の情報を用いて画像の読み出しが制御される。具体的には、合成メモリ制御部１２０２は液晶駆動部１０５に出力する画像が、台形補正処理を適用して投影する１つの画像のラスタスキャン順となるように、合成メモリ１２０１から画像を読み出して出力する。
【００７７】
図１５（ａ）は、合成メモリ制御部１２０２が液晶駆動部１０５に出力する領域の画像を、合成メモリ１２０１より読み出す際の順番を表したタイムチャートである。合成メモリ制御部１２０２は制御部１０１から分類された領域の情報を取得し、まず画像信号が存在しないラインの領域をラスタスキャン順に読み出して液晶駆動部１０５に出力する（領域ｂ１、領域ｃ１、領域ｄ１）。続いて合成メモリ制御部１２０２は、画像信号が存在するラインを有する領域をラスタスキャン順に読み出して液晶駆動部１０５に出力する（領域ａ、領域ｂ２、領域ｃ２、領域ｄ２）。合成メモリ制御部１２０２は、このような読み出し処理をＶＳＹＮＣ期間内に行う。このように、画像合成部１３５の合成メモリ１２０１から読み出して出力する際に、読み出す画像が、台形補正処理を適用して投影する画像のラスタスキャン順となるようにすることが可能である。また、台形補正処理を適用して投影する画像のラスタスキャン順となるようにすることで、液晶駆動部１０５は入力された画像をバッファに蓄積することなく次々に処理して液晶部１０４を制御することができるため、処理に要する時間を低減することができる。
【００７８】
なお、本実施形態では画像合成部１３５から液晶駆動部１０５に画像を出力する際にラスタスキャン順となるよう、合成メモリ制御部１２０２が合成メモリ１２０１の画像を読み出す方法について説明したが、本発明の実施はこれに限らない。例えば、画像合成部１３５が備える合成メモリが１つであるような場合、各画像処理部から合成メモリ１２０１に画像を記憶する際に、各画像処理部から入力される画像が、台形補正処理を適用して投影する１つの画像のラスタスキャン順となるようにしてもよい。即ち、各画像処理部の画像処理メモリから出力される画像を、図１５（ｂ）のように各画像処理メモリから出力する領域の順番及びタイミングを制御することにより、合成メモリ１２０１に記憶されるようにしてもよい。このようにすることで、合成メモリ制御部１２０２は合成メモリ１２０１のアドレス順に読み出すことで、液晶駆動部１０５に投影する画像をラスタスキャン順に出力することができる。
【００７９】
以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した分割画像を連結して投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対してそれぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。そして投影装置は、記憶領域に記憶された複数の画像を、台形補正が適用された１つの画像として投影する際に、台形補正が適用された１つの画像の走査順となるように、記憶領域から読み出すアドレスを制御する。
【００８０】
これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正処理を適用するため、台形補正処理に要する時間を短縮し、描画フレームレートを破綻させずに多画素の画像を投影できる。また、複数の画像処理回路で並列に演算処理を行うため、色情報の情報量を低下させる等、演算量を削減するための処理を行う必要がなく、画質劣化を軽減できる。さらに、台形補正が適用された１つの画像として投影する際に、読み出す記憶領域のアドレスを制御することにより、走査順に画像を読み出して投影可能となる。
【００８１】
なお、上述した３つの実施形態では、画像処理部から画像合成部１３５に画像を出力する際に、画像信号が存在しないラインの情報も伝送するものとして説明したが、本発明の実施はこれに限らない。即ち、画像信号が存在するラインの情報のみを、画像処理部から画像合成部１３５に出力する形でもよく、この場合、画像信号が存在しないラインの分オフセットした、合成メモリのアドレスから、画像合成部１３５は入力された画像を記憶すればよい。例えば、各画像処理部で台形補正処理を適用した結果、画像処理メモリにおいて図１４のように、画像信号が存在しないラインの領域と画像信号が存在するラインの領域とを分割する場合は、次のようにすればよい。図１６は、図１４のように領域を分割した場合に、各画像処理部から画像合成部１３５に入力される領域とタイミングを表したタイムチャートである。このように、各画像処理部からは画像信号が存在しない領域は画像合成部１３５に出力されず、画像信号が存在する領域ａ、領域ｂ２、領域ｃ２、領域ｄ２のみを出力するようにすることで、処理に要する時間をさらに低減することができる。
【００８２】
なお、画像処理部から画像信号が存在するラインの領域のみ、画像合成部１３５に出力する場合、液晶プロジェクタ１００の設置位置の移動等によって、台形補正の補正量が変化する際は例えば次のように処理すればよい。液晶プロジェクタ１００の設置位置が変化する場合、台形補正の補正量も変化するため、投影する画像の形状も変化する。このとき、液晶部１０４において、液晶プロジェクタ１００の移動前に画像信号が入力されていた画素に、移動後は画像信号が入力されないことがあるため、前のフレームの画像がメモリに残っていて投影されてしまうことがある。このような場合、例えば液晶プロジェクタ１００の移動を検出、もしくは台形補正の補正量が変化した際は、少なくとも１フレームは画像信号が存在しないラインの情報も画像合成部１３５に出力すればよい。即ち、移動後には画像信号が入力されないような画素のアドレスについて、画像信号が存在しないという情報で更新することによって、前のフレームの画像がメモリに残っていて投影されてしまうことを防ぐことができる。なお、台形補正量の変化によって画像信号が存在しないラインが減少する場合、画像信号が存在しないラインの情報は画像合成部１３５に出力しなくてもよい。
【００８３】
また、上述した実施形態では、１系統の入力インタフェースから入力された画像を、画像分割部１３３で分割して、それぞれに台形補正処理を適用する例について説明したが、複数の系統の入力インタフェースから、すでに分割された画像が入力されてもよい。この場合、画像分割部１３３は介さず、入力された画像は直接、各画像処理部に伝送されて台形補正等の補正処理が適用される。
【００８４】
（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【技術分野】
【０００１】
本発明は、台形補正を適用して画像を投影する技術に関する。
【背景技術】
【０００２】
液晶プロジェクタ等の投影装置は、設置場所が限られる場合や、観測者の視界を妨げないように設置する場合等、スクリーン等の投影面に対して正対しない位置から、上向きや下向き等の方法で投影しなければならないことがある。このような場合、光軸と投影面がなす角度が、予め設定された適切に投影可能な角度と異なるため、投影面に投影される被投影画像には歪みが生じる。例えば、矩形の画像を表示した場合は台形状の歪み（キーストーン歪み）が生じる。
【０００３】
このように投影面への投影方法によって生じた被投影画像の歪みを、投影画像に台形補正（台形歪み補正、キーストーン補正）を行うことによって、被投影画像と投影画像とを相似形にする技術が知られている。投影装置の中には、投影装置の傾斜角度や投影された被投影画像の形状から、投影面における画像の歪みを検出し、自動で台形補正を行う機能を備えるものも存在する。
【０００４】
近年、デジタルテレビ放送の開始等により、映像コンテンツの解像度（画素数）は高くなってきており、高解像度の映像コンテンツを、投影装置を用いて視聴する需要も増えつつある。投影装置において高解像度の映像コンテンツを投影するためには、映像コンテンツの１フレームにかかる時間が一定であるため、画素数の増加にしたがって、１画素を処理するためのクロックを高速化して、多画素の映像コンテンツの再生を実現していた。
【０００５】
しかしながら、高解像度の映像コンテンツを投影装置で投影しつつ、台形補正を行う場合、台形補正に係る乗算処理やメモリアクセスを必要とするため、次のような問題がある。即ち、多画素の映像コンテンツを再生するために高速クロックを必要とする場合、台形補正に係る乗算処理やメモリアクセスが１クロック内に完了できず、映像のフレームレートが破綻することがあった。
特許文献１には、上述したような多画素の映像コンテンツを、映像の色情報のビット数を低減することでフレームレートの破綻を防ぐ技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２５１７２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１では色情報のビット数を低減するため、投影される画像において画質劣化が生じる。また、画像の拡大処理を伴う台形補正処理においては、色情報のビット数の低減による画質劣化が、顕著に現れてしまうことがあった。
【０００８】
また、多画素の映像コンテンツを分割し、複数の画像処理回路で台形補正処理を並列に行うことによって、映像コンテンツの処理に要する時間を短縮する方法が考えられるが、これまで具体的な提案はなされていない。
【０００９】
本発明は、上述の問題点に鑑みてなされたものであり、画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減することを目的とする。
【課題を解決するための手段】
【００１０】
前述の目的を達成するために、本発明の投影装置は、以下の構成を備える。
投影画像を走査方向の順に読み出して投影面に投影することにより、投影面上に被投影画像を形成する投影装置であって、アドレス構造を有する記憶手段と、投影画像を分割して得られた複数の分割画像を取得する取得手段と、投影面と投影装置との位置関係により生ずる被投影画像の歪みを補正するために、投影画像を補正する補正量を決定する決定手段と、被投影画像の歪みを補正しない場合は、取得手段により取得された複数の分割画像のそれぞれを、補正せずに記憶手段に記憶する補正手段であって、被投影画像の歪みを補正する場合は、決定手段により決定された補正量を用いて、取得手段により取得された複数の分割画像のそれぞれを補正し、記憶手段に記憶する補正手段と、補正手段により補正された複数の分割画像を、記憶手段に記憶する際のアドレスを制御する制御手段と、被投影画像の歪みを補正しない場合は、記憶手段から所定のアドレス順に読み出して、投影画像を投影面に投影する投影手段であって、被投影画像の歪みを補正する場合は、補正手段により補正され記憶手段に記憶された複数の分割画像を、記憶手段から歪みを補正しない場合に読み出すアドレス順と同じアドレス順に読み出して、該複数の分割画像が連結された１つの画像として投影面に投影する投影手段と、を備え、制御手段は、投影手段により読み出される際に、補正手段により補正された複数の分割画像に含まれる、投影画像に係る画像信号が存在するラインが不連続とならないように、記憶手段に記憶する際のアドレスを制御することを特徴とする。
【発明の効果】
【００１１】
このような構成により本発明によれば、多画素の画像を分割して台形補正処理を並列に行うことにより、処理に要する時間を短縮する、または画質劣化を低減することを可能とする。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る液晶プロジェクタの機能構成を示すブロック図。
【図２】実施形態に係る画像分割部の機能構成を示すブロック図。
【図３】垂直方向の台形補正処理を説明するための図。
【図４】実施形態１の各ブロックにおける処理のタイムチャート。
【図５】実施形態に係る画像処理部の機能構成を示すブロック図。
【図６】実施形態１の台形補正処理を説明するための図。
【図７】実施形態に係る台形補正処理のフローチャート。
【図８】実施形態１に係る分類される画像の領域を説明するための図。
【図９】実施形態に係る画像合成部の機能構成を示すブロック図。
【図１０】水平方向の台形補正処理を説明するための図。
【図１１】実施形態２の各ブロックにおける処理のタイムチャート。
【図１２】実施形態３に係る画像合成部の機能構成を示すブロック図。
【図１３】実施形態３の画像処理部における処理のタイムチャート。
【図１４】実施形態３に係る分類される画像の領域を説明するための図。
【図１５】実施形態３の画像合成部における処理のタイムチャート。
【図１６】実施形態に係る画像処理部における処理の他のタイムチャート。
【発明を実施するための形態】
【００１３】
（実施形態１）
以下、本発明の好適な一実施形態について、図面を参照して詳細に説明する。なお、以下に説明する一実施形態は、投影装置の一例としての、投影画像を分割し、分割したそれぞれの画像に台形補正処理を適用することが可能な液晶プロジェクタに、本発明を適用した例を説明する。
【００１４】
図１は、本発明の実施形態に係る液晶プロジェクタ１００の機能構成を示すブロック図である。
制御部１０１は、例えばＣＰＵであり、不図示の不揮発性メモリに記憶されている、液晶プロジェクタ１００の各ブロックの制御プログラムを、不図示のＲＡＭに展開して実行することにより、液晶プロジェクタ１００の各ブロックの動作を制御する。操作部１０２は、電源ボタンやカーソルキー等の液晶プロジェクタ１００が備えるユーザからの入力を受け付ける入力インタフェースであり、ユーザによってなされた操作を制御部１０１に伝送する。第１赤外線受信部１２１及び第２赤外線受信部１２２は、液晶プロジェクタ１００の前後面に設けられた赤外線信号を受光するブロックである。第１赤外線受信部１２１及び第２赤外線受信部１２２は、操作部１０２と同様に、ユーザがリモートコントローラを操作することにより送信された赤外線信号を解析し、ユーザによってなされた操作を制御部１０１に伝送する。また表示部１２７は、例えば小型ＬＣＤ等の表示装置であり、表示制御部１２８によって制御され、ユーザに対し液晶プロジェクタ１００の設定の通知や、ＧＵＩデータ等を表示する。
【００１５】
アナログ入力部１１０、デジタル入力部１１２、ＵＳＢ Ｉ／Ｆ１１３、カードＩ／Ｆ１１４、通信部１１５、及び内蔵メモリ１１６は、いずれも液晶プロジェクタ１００が備える、映像信号の入力を受け付けるインタフェースである。アナログ入力部１１０は、アナログ映像信号が入力された場合、入力されたアナログ映像信号はＡ／Ｄ変換部１１１でデジタル映像信号に変更された後、画像分割部１３３に入力される。また、各入力インタフェースからは、映像信号に限らず、画像ファイルや動画像ファイル等が入力され、ファイル再生部１３２によって液晶プロジェクタ１００で再生可能な映像信号に変換された後、画像分割部１３３に伝送される。
【００１６】
画像分割部１３３は、入力された映像信号の１フレームに係る１つの画像（投影画像）を複数の画像に分割して出力する。本発明では、１つの画像処理部のみで種々の画像処理を適用する際に処理に時間を要すため、提示する画像が規定のフレーム数／秒を実現できないような高解像度の（画素数が多い）画像を処理することを前提とする。このため本実施形態の液晶プロジェクタ１００は、第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、第４画像処理部１２０の４つの画像処理部を備え、画像分割部１３３は投影画像を４つの領域に分割し、各画像処理部に出力する。なお、画像を提示するタイミングについては、入力された映像信号とともに受信する垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（ＨＳＹＮＣ）基づいて行われる。
【００１７】
第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０は、それぞれ入力された画像に対し、後述する液晶部１０４に画像を提示するために、種々の画像処理を適用し、画像合成部１３５に出力する。例えば、入力された画像を液晶部１０４の表示解像度に変換する解像度変換処理や、色調補正及びガンマ補正処理等を行う。また液晶部１０４が交流駆動を行う場合は、入力された映像信号のフレーム数を倍にして出力することにより、液晶部１０４において電圧方向がいずれであっても画像を表示可能とする。なお、本発明では各画像処理部において、スクリーンに対して斜め方向から映像を投影した際に、被投影画像が例えば台形状に歪んでしまう場合に、歪みを打ち消すように画像の形状を変形させる台形補正（キーストーン補正）処理を行う。台形補正処理は、例えば傾きセンサ１３４において検出された液晶プロジェクタ１００の傾斜角度や、撮像部１２４を備える場合は、例えば、投影対象のスクリーンの端辺等、スクリーンの形状を検出することにより台形補正の補正量を決定して行われる。台形補正処理において、傾斜角度の情報だけでなく、投影光学系１０７のズーム状態や光学特性情報を用いることで高精度な台形補正処理を行うことが可能であり、これらの情報は制御部１０１が台形補正後の画像端点の座標情報とともに各画像処理部に提供する。また、例えばユーザが操作部１０２を操作し、任意の台形補正の補正量を設定する場合は、各画像処理部は設定された値に基づいて台形補正処理を行う。
【００１８】
画像合成部１３５は、各画像処理部で種々の画像処理が適用された画像を、１つの画像の形に合成して液晶駆動部１０５に出力する。具体的には、画像合成部１３５では入力された画像を画像合成部１３５の内部メモリに一度記憶し、制御部１０１が内部メモリから画素信号をラスタスキャン順に読み出して液晶駆動部１０５に出力し、液晶部１０４に表示させる。液晶部１０４は、例えば１枚のフルカラー液晶素子や、ＲＧＢそれぞれの液晶素子等であり、液晶駆動部１０５が入力された画像信号に基づいて各画素への電圧出力を変化させることにより、液晶素子上に投影画像を形成する。液晶部１０４に形成された画像は、光源制御部１０８によって駆動された光源１０６によって、投影光学系１０７を介して外部のスクリーン（投影面）に結像（投影）される。光源１０６は、例えばスクリーン測光部１２５で測定された投影面上の輝度レベルが適正となるように算出された光量値に従って、光源制御部１０８によって光量を制御される。光源１０６の光量の情報は、光路上に設けられた光源測光部１２６のセンサによって検出され、光源制御部１０８にフィードバックされる。また投影光学系１０７は、ズームレンズ、焦点レンズ、シフトレンズ等で構成されるレンズ群であり、光学系制御部１０９によって駆動され、投影された画像のズーム倍率変更、焦点調整、投影位置制御等が可能である。例えば、焦点検出部１２３によって検出された、スクリーンと液晶プロジェクタ１００との距離から、焦点距離を算出し、制御部１０１は算出された焦点距離に基づいて、光学系制御部１０９に投影光学系１０７が有する焦点レンズを駆動させる。
【００１９】
電源入力部１３０は、外部から交流電力の入力を受け付けるインタフェースであり、入力された交流電力を所定の電圧に整流し、電源部１０３に供給する。電源部１０３は、電源駆動を行う液晶プロジェクタ１００の各ブロックに対し、制御部１０１を介して電力供給を行うブロックである。また電源部１０３は、バッテリ１２９に対して電力供給を行うことによりバッテリ１２９に蓄電し、電源入力部１３０に交流電力の入力がない際にも予備電力としてバッテリ１２９を利用することが可能である。タイマ１３１は、液晶プロジェクタ１００の各ブロックの処理に係る動作時間等を検出するタイマである。
【００２０】
このような構成をもつ本実施形態の液晶プロジェクタ１００において、投影する１つの画像を複数の画像に分割して、それぞれについて台形補正処理を行った後、台形補正が適用された１つの画像として投影する際の全体的な処理の詳細を、図を用いて説明する。
【００２１】
デジタル入力部１１２等の入力インタフェースから入力された、映像信号の１フレームに係る画像は、制御部１０１によって画像分割部１３３に入力される。本実施形態では、画像分割部１３３において、入力された画像を図３（ａ）のように垂直方向に４分割するものとする。このため画像分割部１３３には図２のように、分割された画像を記憶する第１分割メモリ２０１、第２分割メモリ２０２、第３分割メモリ２０３、及び第４分割メモリ２０４を備える。また画像分割部１３３は、分割された画像の記憶されるアドレスの管理や、各画像処理部への入出力のタイミングを制御する、第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８を備える。
【００２２】
画像分割部１３３に入力された１つの画像は、制御部１０１の指示により、分割する領域の画像をそれぞれの分割メモリに書き込むことにより分割する。画像分割部１３３に入力される画像はラスタスキャンの走査方向に従って走査順に読み込まれるため、本実施形態のように垂直方向に４分割する際は、映像信号とともに入力されるＶＳＹＮＣを利用する。なお、本実施形態ではラスタスキャンの走査方向は水平方向（左から右）で一定であるものとし、画像において左上の画素から水平方向のラインの画素を読み込んだ（走査）後、下のラインの左端の画素から水平方向への走査を繰り返すものとする。第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８は、入力されたＶＳＹＮＣの４分の１の期間でパルスを発生するＱＶＳＹＮＣを生成する。そして、それぞれの分割メモリ制御部は図４（ａ）のタイムチャートように、それぞれ異なるＱＶＳＹＮＣで分割メモリへの書き込み許可信号、チップセレクト（ＣＳ）信号、及び書き込みアドレスの情報を送信する。これにより、ラスタスキャン順に入力された画像信号は、垂直方向のライン毎に、書き込みが許可されている分割メモリに書き込まれるため、４つの分割メモリに分割されることになる。即ち、図３（ａ）のＤ１は第１分割メモリ２０１に、Ｄ２は第２分割メモリ２０２に、Ｄ３は第３分割メモリ２０３に、Ｄ４は第４分割メモリ２０４に書き込まれることになる。このようにそれぞれの分割メモリに読み込まれて分割された画像信号は、図４（ｂ）のタイムチャートのようにＶＳＹＮＣ信号に合わせて、それぞれ後段の画像処理部に出力される。
【００２３】
画像分割部１３３で分割された４つの画像信号は、４つの画像処理部で並列して画像処理が適用される。第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０は、全て同じ構成を備えるため、以下、第１画像処理部１１７を例にとって、各画像処理部での処理について説明する。
【００２４】
図５（ａ）は第１画像処理部１１７の機能構成を示すブロック図である。
第１画像処理部１１７に入力された画像信号は、第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶された後、制御部１０１の指示により解像度変換部５０１に伝送され、解像度変換処理が適用される。解像度変換部５０１では、液晶部１０４の設定にあわせ、入力された画像を所定の解像度に変換し、再び第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶される。なお、本実施形態では第１画像処理メモリ８０１は、第１画像処理部１１７での種々の画像処理を行うために必要な最低限の容量をもつ場合を想定する。即ち、解像度変換部５０１から出力された画像は、第１画像処理メモリ８０１の先頭アドレスから記憶され、第１画像処理部１１７に入力された画像が記憶されているアドレスに上書きされて記憶される。ただし、第１画像処理メモリ８０１が十分な領域を持つ場合は、解像度変換処理が適用された画像と、第１画像処理部１１７に入力された画像とは、別々にアドレスに記憶され、共存可能であってもよい。
【００２５】
解像度変換部５０１によって解像度変換がなされた画像は、台形補正部５０２で台形補正処理が適用される。本実施形態では、例えば液晶プロジェクタ１００を、投影面であるスクリーンに対して、スクリーンの下方から打ち上げる（液晶プロジェクタ１００がスクリーンに対して仰角を成す）形で投影する場合の台形補正について考える。スクリーンの下方から打ち上げた場合、図３（ａ）のような画像を投影すると、スクリーン上には図３（ｂ）のように、投影された画像は引き伸ばされて台形に変形する（歪む）。このとき、台形補正処理によって、図３（ａ）の画像を図３（ｃ）に示すような台形型に変形させて投影させることにより、図３（ｄ）のように、スクリーンには歪みが補正された図３（ａ）の画像と相似形の画像を投影することが可能である。本発明において、分割された画像は各画像処理部の台形補正部において、それぞれ座標に応じた台形補正処理が適用されることになる。
【００２６】
ここで、図５（ｂ）のブロック図を用いて、台形補正部５０２の機能構成についてさらに詳細に説明する。
台形補正メモリ制御部５１１は、台形補正部５０２の処理を制御するブロックである。台形補正メモリ制御部５１１は、制御部１０１の指示を受けて第１画像処理メモリ８０１から台形補正処理を適用する、解像度変換部５０１で解像度変換が適用された画像を取得し、ブロックメモリ５１２に記憶する。このとき、台形補正メモリ制御部５１１が読み出した画素の情報、及び読み出した画素が記憶されるブロックメモリ５１２のアドレスの情報は、後述する座標演算部５１４で決定される。
【００２７】
座標演算部５１４は、制御部１０１から傾斜角度、投影光学系１０７のズーム状態、光学特性情報、台形補正後の画像の４隅の端点の座標値を制御部１０１から受信する。そして、座標演算部５１４は、受信した情報を基に台形補正後の画像の座標と、台形補正後の画像の対応関係を表す座標対応情報を算出する。座標対応情報とは、台形補正後の任意の座標の画素の情報が、第１画像処理メモリ８０１に記憶されている分割された画像のうち、どのアドレスに記憶されている画素の情報であるかを表す情報である。なお、本実施形態では、台形補正前の画像の画素から台形補正後の画素の情報を抽出して配置することにより台形補正を行う方法について説明するが台形補正の手法はこれに限らず、例えば補正前の複数の画素の色情報から、補正後の画素の色情報を算出してもよい。このようにして算出された座標対応情報は台形補正メモリ制御部５１１に伝送され、台形補正メモリ制御部５１１は座標対応情報を基に、第１画像処理メモリ８０１から画像の情報を読み出し、ブロックメモリ５１２に記憶させる。このとき、ブロックメモリ５１２には、台形補正後の画像の情報がラスタスキャンの順に記憶されているものとする。
【００２８】
フィルタ処理部５１３は、ブロックメモリ５１２に記憶された台形補正処理が適用された画像の情報に対し、例えば線形補間やバイキュービック補間のような補間処理を適用する。フィルタ処理部５１３は、ブロックメモリ５１２に記憶された画像に補間処理を適用した後、得られた画像を再び第１画像処理メモリ８０１に、ラスタスキャンの順にアドレスに配置されるように出力する。なお、第１画像処理メモリ８０１への台形補正処理が適用された画像の記憶されるアドレスは、第１画像処理メモリ制御部５０５によって制御される。
【００２９】
（台形補正処理）
このような構成をもつ本実施形態の台形補正部５０２で実行される台形補正処理について、図７のフローチャートを用いて説明する。なお、本実施形態において台形補正処理は、傾きセンサ１３４で液晶プロジェクタ１００の傾斜角度が検出され、かつ投影する１つの画像が画像分割部１３３において分割されて各画像処理部に入力された際に、制御部１０１が開始するものとして説明する。しかしながら本台形補正処理は、少なくとも画像処理部での台形補正処理を適用する前に、制御部１０１によって開始されればよい。
【００３０】
Ｓ７０１で、制御部１０１は傾きセンサ１３４から現在の液晶プロジェクタ１００の傾斜角度の情報を取得し、液晶プロジェクタ１００とスクリーンとの位置関係を把握する。制御部１０１は得られた傾斜角度の情報から、スクリーン上に投影された画像が、投影する画像と相似形に表示されるために、必要な変形量を算出する（Ｓ７０２）。具体的には制御部１０１は、例えば投影画像がＨｔ×Ｖｔ画素の画像であった場合、得られた傾斜角度の情報から、投影された画像が投影画像と相似形に表示される、図６（ａ）のような台形の端点の情報を算出する。
【００３１】
Ｓ７０３で、制御部１０１は画像シフト量を決定する。画像シフト量とは、投影画像を分割した画像に台形補正処理を適用して得られた画像が、分割をせずに投影画像に台形補正処理を適用した場合に得られる台形画像において、補正前の位置からどれだけシフトした位置に配置されるかを表す情報である。例えば図３（ａ）のように投影画像を垂直方向にＤ１、Ｄ２、Ｄ３、及びＤ４の４つの領域に分割した場合、それぞれの画像はＨｔ×Ｖｔ／４画素の領域の情報となっている。これに対して台形補正処理の適用後に投影されるＨｔ×Ｖｔ画素の画像において、画像信号が存在する領域は、端点（Ｘ１，Ｙ１）（Ｘ２，Ｙ２）（Ｘ３，Ｙ３）（Ｘ４，Ｙ４）で表される台形領域となる。このとき、分割された画像に対して各画像処理部で台形補正処理を適用した際に得られた画像信号は、図６（ａ）のように配置されることになる。即ち、Ｈｔ×Ｖｔ／４画素のそれぞれの領域で台形補正処理が適用された画像は、投影される画像においては図６（ｂ）のように補正前の下端の座標から、それぞれＶｓ１、Ｖｓ２、Ｖｓ３だけシフトした位置に配置される。制御部１０１は、このように台形補正処理を適用後に、補正された画像が配置される座標までのシフト量を、画像シフト量として算出する。
【００３２】
Ｓ７０４で、制御部１０１はＳ７０３で決定した画像シフト量を基に、各画像処理部に入力された分割された画像のそれぞれについて、台形補正処理の適用後の画像端点の座標の情報を決定し、各画像処理部に伝送する。図６（ｃ）は、各画像処理部に入力された分割された画像の、台形補正処理の適用後の端点の座標を示した図である。例えば、垂直方向に４分割された際の一番上部の領域に当たるＤ１の画像は、端点の座標が（Ｘａ１，Ｙａ１）（Ｘａ２，Ｙａ２）（Ｘａ３，Ｙａ３）（Ｘａ４，Ｙａ４）となる。図６（ｂ）のように、Ｄ１の領域は、最終的に投影される画像において、Ｖｓ１ラインだけシフトする必要があるため、Ｙａ１＝Ｙ１−Ｖｓ１（画像下方向を正方向とする）となる。また、本実施形態では台形補正を行った場合に垂直方向への縮小処理が含まれるため、分割された画像のそれぞれにおいて投影画像に係る画像信号が存在しないラインが生じる。投影画像に係る画像信号が存在しないラインとは、投影画像を分割した画像に台形補正処理を適用した際に、水平方向または垂直方向のいずれかの方向に投影画像に係る画像が縮小されるために生じる、投影画像に無関係のラインである。投影画像に係る画像信号が存在しないラインの画素等、台形補正によって生じる投影画像に無関係の画素は、本実施形態では無信号であるものとして扱い、例えば無信号であることを表す情報か、黒の色情報を持つ画素として処理する。図６（ｃ）には画像信号が存在しないラインが、それぞれＶｄ１、Ｖｄ２、Ｖｄ３、Ｖｄ４ライン分存在することを示している。
【００３３】
Ｓ７０５で、台形補正メモリ制御部５１１は制御部１０１の制御の下、入力された台形補正処理の適用後の画像端点の座標情報を用いて座標演算部５１４に、台形補正前後の座標対応情報を算出させる。そして台形補正メモリ制御部５１１は、座標対応情報に基づいて第１画像処理メモリ８０１から台形補正後の画像となる画素の情報を取得して、ブロックメモリ５１２にラスタスキャン順となるように記憶させていく。なお、ラスタスキャン順になるようにブロックメモリ５１２に配置させるとは、ブロックメモリ５１２のアドレスに次のように記憶されることを指す。例えば図６（ｃ）のようにＤ１の画像は台形補正処理を適用することにより、画像信号が存在しない走査方向のラインがＶｄ１ライン存在する。このため、ブロックメモリ５１２上には、先頭とするアドレスから最初のＶｄ１ライン分のアドレスには画像信号は記憶されず、無信号であることを表す情報が記憶される。また、Ｖｄ１ラインの１ラインの下のラインのアドレスには、Ｘａ１の座標に対応するアドレスまでが無信号、Ｘａ１からＸａ２の座標に対応するアドレスまでが画像信号が存在し、Ｘａ２の次の座標からラインの最後の座標（Ｈｔ）のアドレスまでが無信号となる。このようにブロックメモリ５１２上には、台形補正後の全ての画素の情報がブロックメモリ５１２に記憶され、ブロックメモリ５１２からアドレス順に読み込むと、台形補正処理が適用された画像の情報が走査順に読み込まれるように、各画素の情報が記憶される。
【００３４】
その後、台形補正メモリ制御部５１１は制御部１０１の制御の下、ブロックメモリ５１２に記憶された台形補正処理が適用された画像に対して、フィルタ第１画像処理部１１７での補間処理を適用させた後、画像を第１画像処理メモリ８０１に出力させる。このとき台形補正部５０２のフィルタ処理部５１３から出力された画像は、第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶される。なお、第１画像処理メモリ８０１に記憶されるアドレスは、上述した解像度変換部５０１において説明したように、台形補正処理が適用された画像も、解像度変換処理が適用された画像が記憶されているアドレスに上書きして記憶されればよい。
【００３５】
このようにして第１画像処理メモリ８０１に台形補正後の画像を記憶した後、制御部１０１は、台形補正メモリ制御部５１１から第１画像処理メモリ８０１への台形補正処理を適用した画像の記憶が完了したことを受信すると、台形補正処理を完了する。
【００３６】
さらに、台形補正部５０２で台形補正処理が適用された画像は、ガンマ補正部５０３及びむら補正部５０４で画質補正処理を適用された後、第１画像処理メモリ制御部５０５によって第１画像処理メモリ８０１の指定されたアドレスに記憶される。
【００３７】
以上のように、各画像処理部で台形補正処理を含む種々の画像処理を行うと、第１画像処理メモリ８０１、第２画像処理メモリ８０２、第３画像処理メモリ８０３、及び第４画像処理メモリ８０４には、図８のような画像の情報が記憶される。いずれの画像処理メモリにおいても、台形補正処理が適用され、画像信号が存在しないラインを含む画像が、画像合成部１３５によって読み出される際にラスタスキャン順になるように、画像処理メモリのアドレスに記憶されている。
【００３８】
（画像合成処理）
上述したように、各画像処理部で種々の画像処理が適用された後、画像合成部１３５でそれぞれの画像を合成することで、本実施形態の液晶プロジェクタ１００は１つの画像を台形補正して投影している場合と同様に、台形補正した画像の投影を行うことができる。以下、画像合成部１３５で行われる画像合成処理について、詳細に説明する。
【００３９】
図９は、画像合成部１３５の機能構成を示した図である。
画像合成部１３５は、画像を記憶する第１合成メモリ９０１、第２合成メモリ９０２、第３合成メモリ９０３、及び第４合成メモリ９０４を備える。さらに各合成メモリの読み出し、書き込みを制御する、第１合成メモリ制御部９０５、第２合成メモリ制御部９０６、第３合成メモリ制御部９０７、及び第４合成メモリ制御部９０８を備える。また、画像合成部１３５には各画像処理部から入力された画像を記憶する合成メモリを切り替えるための、セレクタ９０９、９１０、９１１及び９１２と、液晶駆動部１０５へ画像を出力するために、読み出す合成メモリを選択するセレクタ９１３を備える。
【００４０】
本実施形態では、第１合成メモリ９０１から第４合成メモリ９０４まで順番に、各合成メモリのアドレス順に画像信号を読み出した場合に、投影する台形補正処理が適用された１つの画像の走査順となるように、各合成メモリに記憶される。即ち、画像合成部１３５に各画像処理部から入力された台形補正処理が適用された画像は、セレクタ９０９から９１２によって記憶先となる合成メモリに入力され、各合成メモリにおいて投影する画像を垂直方向に４分割した画像の情報が記憶される。
【００４１】
以下、画像合成部１３５で行われる複数の合成メモリ上での画像合成処理について、図を用いて説明する。
各画像処理部において種々の画像処理が適用された画像は、それぞれの画像処理メモリにおいて図８のように記憶されている。このとき、それぞれの画像処理メモリに記憶されている画像には、画像信号が存在しないラインＶｄ１、Ｖｄ２、Ｖｄ３、及びＶｄ４を含む。画像合成部１３５に入力された際に、投影する画像がラスタスキャン順に第１合成メモリ９０１から第４合成メモリ９０４に記憶されるためには、これらの画像信号が存在しないラインを移動し、画像信号が存在するラインが不連続とならないようにする必要がある。このため、本実施形態ではそれぞれの画像処理メモリに記憶されている画像を、図８のような領域に分類する。
【００４２】
第４画像処理メモリ８０４に記憶されている画像は、画像の上端から画像信号が存在しないラインＶｄ４分の領域ｄ１と、それ以外の領域ｄ２の２つの領域に分割される。また、第３画像処理メモリ８０３に記憶されている画像は、画像の上端から画像信号が存在しないラインＶｄ３分の領域ｃ１と、画像の下端からラインＶｄ３分の領域ｃ３と、それ以外の領域ｃ２の３つの領域に分割される。また、第２画像処理メモリ８０２は、画像の上端から画像信号が存在しないラインＶｄ２分の領域ｂ１と、画像の下端からラインＶｄ３＋Ｖｄ４分の領域ｂ３と、それ以外の領域ｂ２の３つの領域に分割される。また、第１画像処理メモリ８０１は、画像の下端からラインＶｄ２＋Ｖｄ３＋Ｖｄ４分の領域ａ２と、それ以外の領域ａ１の２つの領域に分割される。このように分割された領域は、次のように各画像処理部から入力された画像を記憶する合成メモリを選択するセレクタに入力されることで、各合成メモリに伝送して記憶することが可能である。
【００４３】
まず図４（ｃ）を用いて、各セレクタに入力される画像領域の順番を説明する。
セレクタ９０９には、ＶＳＹＮＣ期間内に第１画像処理部１１７の第１画像処理メモリ制御部５０５によって、第１画像処理メモリ８０１から領域ａ２、領域ａ１の順番で画像がラスタスキャン方式で入力される。セレクタ９１０には、ＶＳＹＮＣ期間内に第２画像処理部１１８の不図示の第２画像処理メモリ制御部によって、第２画像処理メモリ８０２から領域ｂ３、領域ｂ１、領域ｂ２の順番で画像がラスタスキャン方式で入力される。セレクタ９１１には、ＶＳＹＮＣ期間内に第３画像処理部１１９の不図示の第３画像処理メモリ制御部によって、第３画像処理メモリ８０３から領域ｃ３、領域ｃ１、領域ｃ２の順番で画像がラスタスキャン方式で入力される。セレクタ９１２には、ＶＳＹＮＣ期間内に第４画像処理部１２０の不図示の第４画像処理メモリ制御部によって、第４画像処理メモリ８０４から領域ｄ１、領域ｄ２の順番で画像がラスタスキャン方式で入力される。
【００４４】
次に、図４（ｄ）を用いて、各合成メモリに入力される画像領域の順番を説明する。
第１合成メモリ９０１は、まずセレクタ９１２によって選択され、領域ｄ１の画像がセレクタ９１２を介して入力され、次にセレクタ９１１によって選択され、領域ｃ１の画像がセレクタ９１１を介して入力される。さらに第１合成メモリ９０１は、セレクタ９１０によって選択され、領域ｂ１の画像がセレクタ９１０を介して伝送され、最後にセレクタ９０９によって選択され、領域ａ１の画像がセレクタ９０９を介して入力される。このようにすることで、第１合成メモリ９０１には各画像処理メモリに存在していた、画像信号が存在しないライン（Ｖｄ４、Ｖｄ３、Ｖｄ２）が先頭に集中して記憶され、続いて画像信号が開始するラインが存在する領域ａ１が記憶される。即ち、第１合成メモリ９０１には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、１番上部に位置する画像がラスタスキャン順に記憶されることになる。
【００４５】
第２合成メモリ９０２は、まずセレクタ９０９によって選択され、領域ａ２の画像がセレクタ９０９を介して入力され、次にセレクタ９１０によって選択され、領域ｂ２の画像がセレクタ９１０を介して入力される。このようにすることで、第２合成メモリ９０２には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、上から２番目に位置する画像がラスタスキャン順に記憶されることになる。
【００４６】
第３合成メモリ９０３は、まずセレクタ９１０によって選択され、領域ｂ３の画像がセレクタ９１０を介して入力され、次にセレクタ９１１によって選択され、領域ｃ２の画像がセレクタ９１１を介して入力される。このようにすることで、第３合成メモリ９０３には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、下から２番目に位置する画像がラスタスキャン順に記憶されることになる。
【００４７】
第４合成メモリ９０４は、まずセレクタ９１１によって選択され、領域ｃ３の画像がセレクタ９１１を介して入力され、次にセレクタ９１２によって選択され、領域ｄ２の画像がセレクタ９１２を介して入力される。このようにすることで、第４合成メモリ９０４には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、１番下部に位置する画像がラスタスキャン順に記憶されることになる。
【００４８】
このようにして、第１合成メモリ９０１から第４合成メモリ９０４に、台形補正処理を適用して投影する１つの画像がラスタスキャン順に分割されて記憶されるようにすることが可能である。また、図４（ｄ）に示されている通り、上述したように各画像処理メモリに記憶されている画像の領域を分割して伝送することにより、各合成メモリに同時にアクセスすることによる記憶処理の遅れを引き起こすことなく、画像合成処理を完了することができる。即ち、画像合成部１３５では、各画像処理部から画像を読み込む際に、各画像処理部で読み出す画像の領域の制御、及び入力された画像を書き込む合成メモリの選択を制御することにより、ＶＳＹＮＣ期間内に投影する画像を合成メモリに書き込むことが可能である。
【００４９】
なお、このように各合成メモリに記憶された、台形補正処理を適用して投影する１つの画像は、図４（ｅ）のようにそれぞれの合成メモリ制御部によって、ＱＶＳＹＮＣごとに第１合成メモリ９０１から順に読み出されて液晶駆動部１０５に出力される。制御部１０１は、ＶＳＹＮＣの間にセレクタ９１３及び各合成メモリ制御部を制御することにより、投影する画像を液晶駆動部１０５に伝送し、液晶部１０４に提示させる。そして、液晶部１０４に形成された画像は、光源１０６から放出された光によって光学像に変換され、投影光学系１０７を通して、スクリーンに投影される。なお、本構成においては、各合成メモリからの読み出しの動作クロックは、各合成メモリへの書き込みの動作クロックの約４倍の速度のクロックを用いることになる。
【００５０】
なお、本実施形態では、液晶駆動部１０５が１つで構成されている例について説明したが、例えば液晶駆動部１０５を複数備える構成であっても構わない。この場合例えば、各合成メモリに記憶された画像を、それぞれの液晶駆動部１０５に伝送し、複数の液晶駆動部で、それぞれに割り当てられた液晶部１０４の領域を駆動させ、投影する画像を形成させればよい。この場合、各合成メモリからの読み出しの動作速度は、各合成メモリへの書き込みの動作速度とほぼ等しくできる。また、本実施形態では各合成メモリの先頭アドレスから、第１合成メモリ９０１、第２合成メモリ９０２、第３合成メモリ９０３、第４合成メモリ９０４の順に読み出して投影すると、ラスタスキャン順に投影されるものとして説明した。しかしながら本発明の実施はこれに限らず、台形補正を行って投影する場合に、少なくとも台形補正を行わずに投影を行う際に読み出すアドレス順と同じアドレス順に読み出して投影した場合に、ラスタスキャン順に投影されればよい。
【００５１】
以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した分割画像を連結して投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対して、それぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。このとき、画像が記憶される記憶領域のアドレスは、台形補正を行わずに投影する場合に読み出すアドレス順と同じアドレス順に読み出した際に、台形補正が適用された１つの画像として投影される際の走査順となるように決定される。
【００５２】
また、台形補正が適用された複数の分割画像は、画像信号が存在するラインと、画像信号が存在しないラインとを有する。このため、台形補正が適用された複数の画像を記憶領域に記憶する際に画像信号が存在するラインが不連続とならないように、記憶するアドレスを制御する。
【００５３】
これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正処理を適用するため、台形補正処理に要する時間を短縮し、描画フレームレートを破綻させずに多画素の画像を投影できる。また、複数の画像処理回路で並列に演算処理を行うため、色情報の情報量を低下させる等、演算量を削減するための処理を行う必要がなく、画質劣化を軽減できる。さらに、台形補正が適用された複数の画像を記憶する記憶領域のアドレスを制御することにより、走査順に画像を読み出して投影可能となるため、分割を行わずに台形補正を行って投影する従来の方式のように、投影に係る画像の読み出しを簡単にすることができる。
【００５４】
（実施形態２）
前述の実施形態１では、画像を走査方向に平行なラインで、垂直方向に４分割し、走査方向と直交する方向（垂直方向）の台形補正処理を適用する例について説明した。本実施形態では図１０（ａ）のように、投影画像を、画像の中心を通る２つの直交するラインで４分割して、図１０（ｂ）のように生じる歪みを補正するための台形補正処理を適用する例について説明する。即ち、走査方向に直交するラインで画像を分割し、走査方向と同一の方向（水平方向）の台形補正処理を適用した後、台形補正が適用された１つの画像として投影する際の全体的な処理について説明する。なお、以下に説明する本実施形態の投影装置の一例である液晶プロジェクタは、実施形態１と同様の機能構成をもつため、各ブロックの説明は省略する。
【００５５】
本実施形態の液晶プロジェクタ１００は、スクリーンの左側に設置され、スクリーンに対して投影を行う。このとき、図１０（ａ）のような矩形画像は、投影された際に図１０（ｂ）のように画像の右辺が垂直方向に拡大された台形型に歪む。投影する矩形画像は、台形補正処理を適用して図１０（ｃ）のような形状に変形させることにより、図１０（ｄ）のように投影する矩形画像と相似形の画像として、スクリーンに投影することができる。
【００５６】
以下、画像分割部１３３、各画像処理部、及び画像合成部１３５で行われる具体的な台形補正に係る処理について説明する。
画像分割部１３３は、入力された映像信号の１フレームに係る１つの画像を、上述したように画像の中心を通る２つの直交するラインで区切られる４つの領域に分割する。具体的には、図１０（ａ）のように投影する画像がＨｔ×Ｖｔ画素の画像であった場合、画像分割部１３３は画像を（Ｈｔ／２）×（Ｖｔ／２）画素の４つの領域に分割する。
【００５７】
画像分割部１３３は、映像入力インタフェースから入力された１フレームの画像を、分割する領域の画像を、書き込みが許可されている分割メモリに書き込むことにより分割する。画像分割部１３３に入力される画像はラスタスキャンの走査方向に従って走査順に読み込まれるため、本実施形態ではＶＳＹＮＣ及びＨＳＹＮＣを利用することにより画像を４つの領域に分割する。
【００５８】
第１分割メモリ制御部２０５、第２分割メモリ制御部２０６、第３分割メモリ制御部２０７、及び第４分割メモリ制御部２０８は、入力されたＶＳＹＮＣの２分の１の期間でパルスを発生するＷＶＳＹＮＣを生成する。また、各分割メモリ制御部は、入力されたＨＳＹＮＣの２分の１の期間でパルスを発生するＷＨＳＹＮＣを生成する。そして、各分割メモリ制御部は、図１１（ａ）のタイムチャートのように、それぞれ異なるＷＶＳＹＮＣ及びＷＨＳＹＮＣで分割メモリへの書き込み許可信号、チップセレクト信号、及び書き込みアドレスの情報を送信する。例えば図１０（ａ）のように分割する領域をＤ１からＤ４とし、それぞれが第１分割メモリ２０１から第４分割メモリ２０４に分離されて記憶される場合、最初のＷＶＳＹＮＣでは画像の上半分のＤ１とＤ３が読み込まれる。画像が１ライン読み込まれる際に２回のＷＨＳＹＮＣが発生し、１回目のＷＨＳＹＮＣでは、Ｄ１のラインの画素が第１分割メモリ２０１に読み込まれるように第１分割メモリ制御部２０５は書き込み許可信号を送信する。また２回目のＷＨＳＹＮＣでは、Ｄ３のラインの画素が第３分割メモリ２０３に読み込まれるように第３分割メモリ制御部２０７は書き込み許可信号を送信する。また、次のＷＶＳＹＮＣでは画像の下半分のＤ２とＤ４が読み込まれ、１ラインの読み込みで発生する２回のＷＨＳＹＮＣで、Ｄ２とＤ４が読み込まれる。即ち、１回目のＷＨＳＹＮＣでは、Ｄ２のラインの画素が第２分割メモリ２０２に読み込まれるように第２分割メモリ制御部２０６は書き込み許可信号を送信する。また、２回目のＷＨＳＹＮＣでは、Ｄ４のラインの画素が第４分割メモリ２０４に読み込まれるように第４分割メモリ制御部２０８は書き込み許可信号を送信する。このようにして、ラスタスキャン順に入力された画像信号は、読み込み中に発生するＷＶＳＹＮＣ及びＷＨＳＹＮＣによって変更される、書き込みが許可されている分割メモリに書き込まれるため、４つの分割メモリに分割されることになる。そして、それぞれの分割メモリに読み込まれて分割された画像信号は、図１１（ｂ）のタイムチャートのように、ＶＳＹＮＣ信号にあわせてＶｔ／２ラインが読み出され、それぞれ後段の画像処理部に出力される。
【００５９】
（画像合成処理）
以下、画像合成部１３５で行われる画像合成処理について、詳細に説明する。
第１画像処理部１１７、第２画像処理部１１８、第３画像処理部１１９、及び第４画像処理部１２０に入力された画像は、台形補正処理を含む、種々の画像処理を適用された後、それぞれの画像処理メモリに記憶される。第１画像処理メモリ８０１、第２画像処理メモリ８０２、第３画像処理メモリ８０３、及び第４画像処理メモリ８０４に記憶されている画像は、図１０（ｅ）に示すように台形補正によって変形されている。最終的に台形補正処理が適用された１つの画像として投影される画像において領域Ｄ１とＤ３は隣接するため、本実施形態では実施形態１と異なり、画像信号が存在しないラインは走査方向と直交する。具体的には、第１画像処理メモリ８０１に記憶されている（Ｈｔ／２）×（Ｖｔ／２）画素の画像のうち、右端に位置する水平方向のＨｓラインが、本実施形態における画像信号が存在しないラインとなる。即ち、いずれの画像処理メモリにおいても、台形補正処理が適用され、画像信号が存在しないラインを含む画像が、領域におけるラスタスキャン順に、画像処理メモリのアドレスに記憶されている。
【００６０】
このため、画像合成部１３５から読み出す際に、投影する画像がラスタスキャン順に各合成メモリから読み出されるためには、次のようにする必要がある。即ち、これらの画像信号が存在しないラインを移動し、画像信号が存在するラインが各合成メモリにおいて、不連続とならないように記憶されているようにする必要がある。本実施形態では、各画像処理メモリに記憶されている画像を図１０（ｅ）のような領域に分類し、画像合成部１３５に出力する際に、各画像処理メモリ制御部によって画像処理メモリから読み出す順番が制御される。第１画像処理メモリ８０１及び第２画像処理メモリ８０２に記憶されている画像は、画像の右端から画像信号が存在しないラインＨｓ分の領域ａ２及び領域ｂ２と、それ以外の領域ａ１及び領域ｂ１の２つの領域に分割される。第３画像処理メモリ８０３及び第４画像処理メモリ８０４に記憶されている画像は、画像の左端からラインＨｓ分の領域ｃ１及び領域ｄ１と、それ以外の領域ｃ２及び領域ｄ２の２つの領域に分割される。このように分割された領域は、次のように各画像処理部から入力された画像を記憶する合成メモリを選択するセレクタに入力されることで、各合成メモリに伝送して記憶することが可能である。
【００６１】
まず図１１（ｃ）を用いて、各セレクタに入力される画像領域の順番を説明する。
セレクタ９０９には、２ＨＳＹＮＣ期間内に第１画像処理部１１７の第１画像処理メモリ制御部５０５によって、第１画像処理メモリ８０１から領域ａ１の１ライン、領域ａ２の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。セレクタ９１０には、２ＨＳＹＮＣ期間内に第２画像処理部１１８の不図示の第２画像処理メモリ制御部によって、第２画像処理メモリ８０２から領域ｂ１の１ライン、領域ｂ２の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。セレクタ９１１には、２ＨＳＹＮＣ期間内に第３画像処理部１１９の不図示の第３画像処理メモリ制御部によって、第３画像処理メモリ８０３から領域ｃ２の１ライン、領域ｃ１の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。セレクタ９１２には、２ＨＳＹＮＣ期間内に第４画像処理部１２０の不図示の第４画像処理メモリ制御部によって、第４画像処理メモリ８０４から領域ｄ２の１ライン、領域ｄ１の１ラインの順番で、交互に全ラインの画像がラスタスキャン方式で入力される。
【００６２】
次に図１１（ｄ）を用いて、各合成メモリに入力される画像領域の順番を説明する。
第１合成メモリ９０１は、まずセレクタ９０９によって選択され、領域ａ１の１ラインがセレクタ９０９を介して入力され、次にセレクタ９１１によって選択され、領域ｃ１の１ラインがセレクタ９１１を介して入力される。このように第１合成メモリ９０１には、２ＨＳＹＮＣ期間内に入力される画像の領域が切り替えられ、１ライン分の画像を読み込む処理を、Ｖｔ／２ライン分繰り返すことにより、画像信号が存在しないラインを含まない、連続した画像が記憶される。即ち、第１合成メモリ９０１には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、左上に位置する画像がラスタスキャン順に記憶されることになる。
【００６３】
第２合成メモリ９０２は、まずセレクタ９１０によって選択され、領域ｂ１の１ラインがセレクタ９１０を介して入力され、次にセレクタ９１２によって選択され、領域ｄ１の１ラインがセレクタ９１２を介して入力される。このようにすることで、第２合成メモリ９０２には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、左下に位置する画像がラスタスキャン順に記憶されることになる。
【００６４】
第３合成メモリ９０３は、まずセレクタ９１１によって選択され、領域ｃ２の１ラインがセレクタ９１１を介して入力され、次にセレクタ９０９によって選択され、領域ａ２の１ラインがセレクタ９０９を介して入力される。このように第１合成メモリ９０１には、２ＨＳＹＮＣ期間内に入力される画像の領域が切り替えられ、１ライン分の画像を読み込む処理を、Ｖｔ／２ライン分繰り返すことにより、画像信号が存在しないラインが左端に集中して記憶される。即ち、第３合成メモリ９０３には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、右上に位置する画像がラスタスキャン順に記憶されることになる。
【００６５】
第４合成メモリ９０４は、まずセレクタ９１２によって選択され、領域ｄ２の１ラインがセレクタ９１２を介して入力され、次にセレクタ９１０によって選択され、領域ｂ２の１ラインがセレクタ９１０を介して入力される。このようにすることで、第４合成メモリ９０４には台形補正を適用して投影する１つの画像を、中心を通る直交するラインで４分割した画像のうち、右下に位置する画像がラスタスキャン順に記憶されることになる。
【００６６】
このようにして、第１合成メモリ９０１から第４合成メモリ９０４に、台形補正処理を適用して投影する１つの画像が、各領域のラスタスキャン順に分割されて記憶されるようにすることが可能である。また、図１１（ｄ）に示されている通り、上述したように各画像処理メモリに記憶されている画像の領域を分割して伝送することにより、各合成メモリに同時にアクセスすることによる記憶処理の遅れを引き起こすことなく、画像合成処理を完了することができる。
なお、このように各合成メモリに記憶された、台形補正処理を適用して投影する１つの画像は、各合成メモリ制御部によって次のように読み出されることにより、液晶駆動部１０５にラスタスキャン順で出力されることになる。
【００６７】
具体的には、各合成メモリ制御部は映像入力インタフェースにおいて、映像信号とともに入力されるＶＳＹＮＣ及びＨＳＹＮＣから、それぞれ２分の１の期間でパルスを発生するＷＶＳＹＮＣ及びＷＨＳＹＮＣを生成する。制御部１０１は、例えば第１合成メモリ制御部９０５においてＷＶＳＹＮＣを検出すると、ＷＨＳＹＮＣのパルスに同期して、まずセレクタ９１３に第１合成メモリ９０１を選択させる。そして、第１合成メモリ制御部９０５は、第１合成メモリ９０１のＨｔ／２ライン分の画像（水平１ライン中）を液晶駆動部１０５に出力する。また、次のＷＨＳＹＮＣのパルスに同期して、制御部１０１はセレクタ９１３に第３合成メモリ９０３を選択させ、第３合成メモリ制御部９０７は第３合成メモリ９０３のＨｔ／２ライン分の画像を液晶駆動部１０５に出力する。このように、次のＷＶＳＹＮＣが検出されるまで、第１合成メモリ９０１及び第３合成メモリ９０３から交互に画像を１ラインずつ読み出す処理を繰り返すことにより、台形補正処理を適用して投影する１つの画像の上半分の領域の画像が走査順に読み込まれる。また、次のＷＶＳＹＮＣが検出された際も、同様に第２合成メモリ９０２及び第４合成メモリ９０４から交互に画像を１ラインずつ読み出すことにより、最終的に台形補正処理を適用して投影する１つの画像の全てのラインが読み込まれる。なお、本構成においては、各合成メモリからの読み出しのクロック速度は、各合成メモリへの書き込みの動作クロックの約４倍のクロックを用いることとなる。
【００６８】
なお、本実施形態では、液晶駆動部１０５に画像を出力する際に、合成メモリからの読み出しを制御することによって、画像をラスタスキャン順に液晶駆動部１０５に出力する方法について説明したが、本発明の実施はこれに限らない。即ち、本実施形態のように、走査方向に直交するラインで画像を分割する際も、実施形態１と同じように、各合成メモリから所定の順番に読み出すことで、走査順に画像を液晶駆動部１０５に出力することも可能である。具体的には、各画像処理部から画像合成部１３５に画像が入力される際に、制御部１０１はセレクタを制御し、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像が、それぞれの合成メモリにラスタスキャン順に記憶されるように制御する。例えば、第１合成メモリ９０１には領域ａ１、領域ｃ１、領域ｃ２、領域ａ２の順番になるように、第１画像処理メモリ８０１及び第３画像処理メモリ８０３からそれぞれの領域の１ラインずつを読み出して記憶させる。これをＶｔ／４ライン分繰り返すことにより、第１合成メモリ９０１には、台形補正処理を適用して投影する１つの画像を垂直方向に４分割した画像のうち、１番上部に位置する画像を記憶させることができる。
【００６９】
以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した分割画像を連結して投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対してそれぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。このとき、画像が記憶される記憶領域のアドレスは、補正量に関わらず、台形補正を行わずに投影する場合に読み出すアドレス順と同じアドレス順に読み出した際に、台形補正が適用された１つの画像として投影される際の走査順となるように決定される。
【００７０】
また、走査方向と同一の方向の台形補正を行う場合、投影装置は台形補正が適用された分割画像を、走査方向に直交する方向の画像信号が存在するラインと、画像信号が存在しないラインとに分類する。そして画像信号が存在するラインが不連続とならないように、台形補正が適用された画像を記憶するアドレスを制御する。
【００７１】
これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正処理を適用するため、台形補正処理に要する時間を短縮し、描画フレームレートを破綻させずに多画素の画像を投影できる。また、複数の画像処理回路で並列に演算処理を行うため、色情報の情報量を低下させる等、演算量を削減するための処理を行う必要がなく、画質劣化を軽減できる。さらに、台形補正が適用された複数の画像を記憶する記憶領域のアドレスを制御することにより、走査順に画像を読み出して投影可能となるため、分割を行わずに台形補正を行って投影する従来の方式のように、投影に係る画像の読み出しを簡単にすることができる。
【００７２】
（実施形態３）
上述した実施形態１及び２では、分割した画像を各画像処理部で台形補正処理を適用した後、画像合成部１３５において複数の合成メモリに分類されて記憶される方法について説明した。本実施形態では、画像合成部１３５は１つの合成メモリ及び合成メモリ制御部のみを備える構成である場合について説明する。なお、本実施形態において、画像合成部１３５以外の液晶プロジェクタ１００の構成は、上述した実施形態１及び２と同一であるものとして、各ブロックの機能構成の説明は省略する。
【００７３】
図１２は、本実施形態の画像合成部１３５の機能構成を示した図である。
画像合成部１３５は、１つの合成メモリ１２０１と、１つの合成メモリ制御部１２０２、及びセレクタ１２０３により構成される。合成メモリが１つである場合、上述したように画像合成部１３５への画像の入力は並行して行うことができないため、図１３のようにそれぞれの画像処理部から順に入力された画像は、合成メモリ１２０１のアドレス順に記憶されることになる。以下、本実施形態の画像合成処理について、図を用いて説明する。なお、本実施形態では実施形態１と同様に、画像分割部１３３において、投影する画像を垂直方向に４分割して各画像処理部に入力されるものとして説明するが、画像を分割する方法はこれに限らない。
【００７４】
（画像合成処理）
各画像処理部から、画像合成部１３５の合成メモリ１２０１に出力されて記憶された画像は、合成メモリ１２０２のアドレス順に読み出した場合、途中に画像信号が存在しないラインが含まれる。即ち、合成メモリ１２０２上では画像信号が存在するラインが不連続であり、液晶駆動部１０５に画像を出力する際に、合成メモリ制御部１２０２はラスタスキャン順になるように画像の読み出しを制御する必要がある。
【００７５】
図１４は、第１画像処理メモリ８０１から第４画像処理メモリ８０４に記憶されている、各画像処理部で台形補正処理が適用された画像である。本実施形態では、各画像処理メモリに記憶されている画像を、画像信号が存在しないラインと画像信号が存在するラインの２つの領域に分類し、領域の情報を例えば制御部１０１は不図示のＲＡＭに記憶するものとする。例えば、第２画像処理メモリ８０２には、画像信号が存在しないＶｄ２ラインの領域ｂ１と、それ以外の領域ｂ２とに画像を分類する。なお、第１画像処理メモリ８０１に記憶されている画像の画像信号が存在するラインは、最終的にスクリーンに投影する際にも、画像信号が存在しないラインに続くため、本実施形態では画像信号の有無によって分類せず、１つの領域ａとする。
【００７６】
画像合成部１３５の合成メモリ１２０１から、合成メモリ制御部１２０２によって画像が液晶駆動部１０５に出力される際は、上述の分類した領域の情報を用いて画像の読み出しが制御される。具体的には、合成メモリ制御部１２０２は液晶駆動部１０５に出力する画像が、台形補正処理を適用して投影する１つの画像のラスタスキャン順となるように、合成メモリ１２０１から画像を読み出して出力する。
【００７７】
図１５（ａ）は、合成メモリ制御部１２０２が液晶駆動部１０５に出力する領域の画像を、合成メモリ１２０１より読み出す際の順番を表したタイムチャートである。合成メモリ制御部１２０２は制御部１０１から分類された領域の情報を取得し、まず画像信号が存在しないラインの領域をラスタスキャン順に読み出して液晶駆動部１０５に出力する（領域ｂ１、領域ｃ１、領域ｄ１）。続いて合成メモリ制御部１２０２は、画像信号が存在するラインを有する領域をラスタスキャン順に読み出して液晶駆動部１０５に出力する（領域ａ、領域ｂ２、領域ｃ２、領域ｄ２）。合成メモリ制御部１２０２は、このような読み出し処理をＶＳＹＮＣ期間内に行う。このように、画像合成部１３５の合成メモリ１２０１から読み出して出力する際に、読み出す画像が、台形補正処理を適用して投影する画像のラスタスキャン順となるようにすることが可能である。また、台形補正処理を適用して投影する画像のラスタスキャン順となるようにすることで、液晶駆動部１０５は入力された画像をバッファに蓄積することなく次々に処理して液晶部１０４を制御することができるため、処理に要する時間を低減することができる。
【００７８】
なお、本実施形態では画像合成部１３５から液晶駆動部１０５に画像を出力する際にラスタスキャン順となるよう、合成メモリ制御部１２０２が合成メモリ１２０１の画像を読み出す方法について説明したが、本発明の実施はこれに限らない。例えば、画像合成部１３５が備える合成メモリが１つであるような場合、各画像処理部から合成メモリ１２０１に画像を記憶する際に、各画像処理部から入力される画像が、台形補正処理を適用して投影する１つの画像のラスタスキャン順となるようにしてもよい。即ち、各画像処理部の画像処理メモリから出力される画像を、図１５（ｂ）のように各画像処理メモリから出力する領域の順番及びタイミングを制御することにより、合成メモリ１２０１に記憶されるようにしてもよい。このようにすることで、合成メモリ制御部１２０２は合成メモリ１２０１のアドレス順に読み出すことで、液晶駆動部１０５に投影する画像をラスタスキャン順に出力することができる。
【００７９】
以上説明したように、本実施形態の投影装置は、台形補正を行って投影画像を投影する際に、投影画像を分割し、それぞれについて台形補正を適用した分割画像を連結して投影する。具体的には投影装置は、１つの投影画像を複数の分割画像に分割し、分割された複数の分割画像に対してそれぞれに係る補正量の台形補正を適用し、アドレス構造を有する記憶領域に記憶させる。そして投影装置は、記憶領域に記憶された複数の画像を、台形補正が適用された１つの画像として投影する際に、台形補正が適用された１つの画像の走査順となるように、記憶領域から読み出すアドレスを制御する。
【００８０】
これにより投影装置は、分割した画像に対して複数の画像処理回路で台形補正処理を適用するため、台形補正処理に要する時間を短縮し、描画フレームレートを破綻させずに多画素の画像を投影できる。また、複数の画像処理回路で並列に演算処理を行うため、色情報の情報量を低下させる等、演算量を削減するための処理を行う必要がなく、画質劣化を軽減できる。さらに、台形補正が適用された１つの画像として投影する際に、読み出す記憶領域のアドレスを制御することにより、走査順に画像を読み出して投影可能となる。
【００８１】
なお、上述した３つの実施形態では、画像処理部から画像合成部１３５に画像を出力する際に、画像信号が存在しないラインの情報も伝送するものとして説明したが、本発明の実施はこれに限らない。即ち、画像信号が存在するラインの情報のみを、画像処理部から画像合成部１３５に出力する形でもよく、この場合、画像信号が存在しないラインの分オフセットした、合成メモリのアドレスから、画像合成部１３５は入力された画像を記憶すればよい。例えば、各画像処理部で台形補正処理を適用した結果、画像処理メモリにおいて図１４のように、画像信号が存在しないラインの領域と画像信号が存在するラインの領域とを分割する場合は、次のようにすればよい。図１６は、図１４のように領域を分割した場合に、各画像処理部から画像合成部１３５に入力される領域とタイミングを表したタイムチャートである。このように、各画像処理部からは画像信号が存在しない領域は画像合成部１３５に出力されず、画像信号が存在する領域ａ、領域ｂ２、領域ｃ２、領域ｄ２のみを出力するようにすることで、処理に要する時間をさらに低減することができる。
【００８２】
なお、画像処理部から画像信号が存在するラインの領域のみ、画像合成部１３５に出力する場合、液晶プロジェクタ１００の設置位置の移動等によって、台形補正の補正量が変化する際は例えば次のように処理すればよい。液晶プロジェクタ１００の設置位置が変化する場合、台形補正の補正量も変化するため、投影する画像の形状も変化する。このとき、液晶部１０４において、液晶プロジェクタ１００の移動前に画像信号が入力されていた画素に、移動後は画像信号が入力されないことがあるため、前のフレームの画像がメモリに残っていて投影されてしまうことがある。このような場合、例えば液晶プロジェクタ１００の移動を検出、もしくは台形補正の補正量が変化した際は、少なくとも１フレームは画像信号が存在しないラインの情報も画像合成部１３５に出力すればよい。即ち、移動後には画像信号が入力されないような画素のアドレスについて、画像信号が存在しないという情報で更新することによって、前のフレームの画像がメモリに残っていて投影されてしまうことを防ぐことができる。なお、台形補正量の変化によって画像信号が存在しないラインが減少する場合、画像信号が存在しないラインの情報は画像合成部１３５に出力しなくてもよい。
【００８３】
また、上述した実施形態では、１系統の入力インタフェースから入力された画像を、画像分割部１３３で分割して、それぞれに台形補正処理を適用する例について説明したが、複数の系統の入力インタフェースから、すでに分割された画像が入力されてもよい。この場合、画像分割部１３３は介さず、入力された画像は直接、各画像処理部に伝送されて台形補正等の補正処理が適用される。
【００８４】
（その他の実施形態）
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア（プログラム）を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）がプログラムを読み出して実行する処理である。
【特許請求の範囲】
【請求項１】
投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置であって、
アドレス構造を有する記憶手段と、
前記投影画像を分割して得られた複数の分割画像を取得する取得手段と、
前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定手段と、
前記被投影画像の歪みを補正しない場合は、前記取得手段により取得された前記複数の分割画像のそれぞれを、補正せずに前記記憶手段に記憶する補正手段であって、
前記被投影画像の歪みを補正する場合は、前記決定手段により決定された前記補正量を用いて、前記取得手段により取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正手段と、
前記補正手段により補正された前記複数の分割画像を、前記記憶手段に記憶する際のアドレスを制御する制御手段と、
前記被投影画像の歪みを補正しない場合は、前記記憶手段から所定のアドレス順に読み出して、前記投影画像を前記投影面に投影する投影手段であって、
前記被投影画像の歪みを補正する場合は、前記補正手段により補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から前記歪みを補正しない場合に読み出すアドレス順と同じアドレス順に読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影手段と、を備え、
前記制御手段は、前記投影手段により読み出される際に、前記補正手段により補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段に記憶する際のアドレスを制御することを特徴とする投影装置。
【請求項２】
前記取得手段により取得された前記複数の分割画像が、前記投影画像を前記走査方向に直交する方向で分割して得られた画像である場合、
前記制御手段は、前記投影手段により読み出される際に、前記補正手段により補正された前記複数の分割画像に含まれる、前記走査方向に直交する方向の前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段に記憶する際のアドレスを制御することを特徴とする請求項１に記載の投影装置。
【請求項３】
前記補正手段により補正された前記複数の分割画像を記憶する、複数の前記記憶手段を備える場合、
前記投影手段は、前記複数の分割画像が連結された１つの画像の走査方向の順となるように、複数の前記記憶手段を切り替えて、前記複数の分割画像を読み出すことを特徴とする請求項１または２に記載の投影装置。
【請求項４】
前記制御手段は、前記補正手段により補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在しないラインを、前記記憶手段に記憶しないことを特徴とする請求項１乃至３のいずれか１項に記載の投影装置。
【請求項５】
投影装置の傾斜角度を検出する検出手段をさらに備え、
前記決定手段は、前記検出手段により検出された傾斜角度に応じて前記補正量を決定することを特徴とする請求項１乃至４のいずれか１項に記載の投影装置。
【請求項６】
前記投影面を撮像する撮像手段をさらに備え、
前記決定手段は、前記撮像手段により撮像された前記投影面の形状に応じて、前記補正量を決定することを特徴とする請求項１乃至５のいずれか１項に記載の投影装置。
【請求項７】
前記決定手段は、ユーザによって設定された値に基づいて前記補正量を決定することを特徴とする請求項１乃至６のいずれか１項に記載の投影装置。
【請求項８】
投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置であって、
アドレス構造を有する記憶手段と、
前記投影画像を分割して得られた複数の分割画像を取得する取得手段と、
前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定手段と、
前記決定手段により決定された前記補正量を用いて、前記取得手段により取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正手段と、
前記補正手段により補正された前記複数の分割画像を、前記記憶手段から読み出す際のアドレスを制御する制御手段と、
前記補正手段により補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影手段と、を備え、
前記制御手段は、前記補正手段により補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段から読み出す際のアドレスを制御することを特徴とする投影装置。
【請求項９】
アドレス構造を有する記憶手段を備え、投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置の制御方法であって、
取得手段が、前記投影画像を分割して得られた複数の分割画像を取得する取得工程と、
決定手段が、前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定工程と、
補正手段が、
前記被投影画像の歪みを補正しない場合は、前記取得工程で取得された前記複数の分割画像のそれぞれを、補正せずに前記記憶手段に記憶する補正工程であって、
前記被投影画像の歪みを補正する場合は、前記決定工程で決定された前記補正量を用いて、前記取得工程で取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正工程と、
制御手段が、前記補正工程で補正された前記複数の分割画像を、前記記憶手段に記憶する際のアドレスを制御する制御工程と、
投影手段が、
前記被投影画像の歪みを補正しない場合は、前記記憶手段から所定のアドレス順に読み出して、前記投影画像を前記投影面に投影する投影工程であって、
前記被投影画像の歪みを補正する場合は、前記補正工程で補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から前記歪みを補正しない場合に読み出すアドレス順と同じアドレス順に読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影工程と、を備え、
前記制御工程において前記制御手段は、前記投影工程で読み出される際に、前記補正工程で補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段に記憶する際のアドレスを制御することを特徴とする投影装置の制御方法。
【請求項１０】
アドレス構造を有する記憶手段を備え、投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置の制御方法であって、
取得手段が、前記投影画像を分割して得られた複数の分割画像を取得する取得工程と、
決定手段が、前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定工程と、
補正手段が、前記決定工程で決定された前記補正量を用いて、前記取得工程で取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正工程と、
制御手段が、前記補正工程で補正された前記複数の分割画像を、前記記憶手段から読み出す際のアドレスを制御する制御工程と、
投影手段が、前記補正工程で補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影工程と、を備え、
前記制御工程において前記制御手段は、前記補正工程で補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段から読み出す際のアドレスを制御することを特徴とする投影装置の制御方法。
【請求項１】
投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置であって、
アドレス構造を有する記憶手段と、
前記投影画像を分割して得られた複数の分割画像を取得する取得手段と、
前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定手段と、
前記被投影画像の歪みを補正しない場合は、前記取得手段により取得された前記複数の分割画像のそれぞれを、補正せずに前記記憶手段に記憶する補正手段であって、
前記被投影画像の歪みを補正する場合は、前記決定手段により決定された前記補正量を用いて、前記取得手段により取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正手段と、
前記補正手段により補正された前記複数の分割画像を、前記記憶手段に記憶する際のアドレスを制御する制御手段と、
前記被投影画像の歪みを補正しない場合は、前記記憶手段から所定のアドレス順に読み出して、前記投影画像を前記投影面に投影する投影手段であって、
前記被投影画像の歪みを補正する場合は、前記補正手段により補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から前記歪みを補正しない場合に読み出すアドレス順と同じアドレス順に読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影手段と、を備え、
前記制御手段は、前記投影手段により読み出される際に、前記補正手段により補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段に記憶する際のアドレスを制御することを特徴とする投影装置。
【請求項２】
前記取得手段により取得された前記複数の分割画像が、前記投影画像を前記走査方向に直交する方向で分割して得られた画像である場合、
前記制御手段は、前記投影手段により読み出される際に、前記補正手段により補正された前記複数の分割画像に含まれる、前記走査方向に直交する方向の前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段に記憶する際のアドレスを制御することを特徴とする請求項１に記載の投影装置。
【請求項３】
前記補正手段により補正された前記複数の分割画像を記憶する、複数の前記記憶手段を備える場合、
前記投影手段は、前記複数の分割画像が連結された１つの画像の走査方向の順となるように、複数の前記記憶手段を切り替えて、前記複数の分割画像を読み出すことを特徴とする請求項１または２に記載の投影装置。
【請求項４】
前記制御手段は、前記補正手段により補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在しないラインを、前記記憶手段に記憶しないことを特徴とする請求項１乃至３のいずれか１項に記載の投影装置。
【請求項５】
投影装置の傾斜角度を検出する検出手段をさらに備え、
前記決定手段は、前記検出手段により検出された傾斜角度に応じて前記補正量を決定することを特徴とする請求項１乃至４のいずれか１項に記載の投影装置。
【請求項６】
前記投影面を撮像する撮像手段をさらに備え、
前記決定手段は、前記撮像手段により撮像された前記投影面の形状に応じて、前記補正量を決定することを特徴とする請求項１乃至５のいずれか１項に記載の投影装置。
【請求項７】
前記決定手段は、ユーザによって設定された値に基づいて前記補正量を決定することを特徴とする請求項１乃至６のいずれか１項に記載の投影装置。
【請求項８】
投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置であって、
アドレス構造を有する記憶手段と、
前記投影画像を分割して得られた複数の分割画像を取得する取得手段と、
前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定手段と、
前記決定手段により決定された前記補正量を用いて、前記取得手段により取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正手段と、
前記補正手段により補正された前記複数の分割画像を、前記記憶手段から読み出す際のアドレスを制御する制御手段と、
前記補正手段により補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影手段と、を備え、
前記制御手段は、前記補正手段により補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段から読み出す際のアドレスを制御することを特徴とする投影装置。
【請求項９】
アドレス構造を有する記憶手段を備え、投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置の制御方法であって、
取得手段が、前記投影画像を分割して得られた複数の分割画像を取得する取得工程と、
決定手段が、前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定工程と、
補正手段が、
前記被投影画像の歪みを補正しない場合は、前記取得工程で取得された前記複数の分割画像のそれぞれを、補正せずに前記記憶手段に記憶する補正工程であって、
前記被投影画像の歪みを補正する場合は、前記決定工程で決定された前記補正量を用いて、前記取得工程で取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正工程と、
制御手段が、前記補正工程で補正された前記複数の分割画像を、前記記憶手段に記憶する際のアドレスを制御する制御工程と、
投影手段が、
前記被投影画像の歪みを補正しない場合は、前記記憶手段から所定のアドレス順に読み出して、前記投影画像を前記投影面に投影する投影工程であって、
前記被投影画像の歪みを補正する場合は、前記補正工程で補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から前記歪みを補正しない場合に読み出すアドレス順と同じアドレス順に読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影工程と、を備え、
前記制御工程において前記制御手段は、前記投影工程で読み出される際に、前記補正工程で補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段に記憶する際のアドレスを制御することを特徴とする投影装置の制御方法。
【請求項１０】
アドレス構造を有する記憶手段を備え、投影画像を走査方向の順に読み出して投影面に投影することにより、前記投影面上に被投影画像を形成する投影装置の制御方法であって、
取得手段が、前記投影画像を分割して得られた複数の分割画像を取得する取得工程と、
決定手段が、前記投影面と投影装置との位置関係により生ずる前記被投影画像の歪みを補正するために、前記投影画像を補正する補正量を決定する決定工程と、
補正手段が、前記決定工程で決定された前記補正量を用いて、前記取得工程で取得された前記複数の分割画像のそれぞれを補正し、前記記憶手段に記憶する補正工程と、
制御手段が、前記補正工程で補正された前記複数の分割画像を、前記記憶手段から読み出す際のアドレスを制御する制御工程と、
投影手段が、前記補正工程で補正され前記記憶手段に記憶された前記複数の分割画像を、前記記憶手段から読み出して、該複数の分割画像が連結された１つの画像として前記投影面に投影する投影工程と、を備え、
前記制御工程において前記制御手段は、前記補正工程で補正された前記複数の分割画像に含まれる、前記投影画像に係る画像信号が存在するラインが不連続とならないように、前記記憶手段から読み出す際のアドレスを制御することを特徴とする投影装置の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−２４４２２０（Ｐ２０１１−２４４２２０Ａ）
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願番号】特願２０１０−１１４７０５（Ｐ２０１０−１１４７０５）
【出願日】平成２２年５月１８日（２０１０．５．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願日】平成２２年５月１８日（２０１０．５．１８）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]