整流器
【課題】 簡易な構成で、低損失で交流を整流することができる整流器を提供することである。
【解決手段】 ｐ型半導体からなるベースＢとサブエミッタＳは、互いに接しないようにして、ｎ型半導体からなるコレクタＣに接合されている。ｎ型半導体からなるエミッタＥは、ベースＢに接合されている。ベースＢ−エミッタＥ間には抵抗器Ｒが接続され、サブエミッタＳにはバイアス用電源ＶＢの正極が接続され、エミッタＥには負極が接続される。コレクタＣとエミッタＥが実質的に同電位となったとき、ベースＢ−サブエミッタＳ間が導通して抵抗器Ｒに電圧降下が生じるが、コレクタＣ−エミッタＥ間は導通しない。コレクタＣを基準としたエミッタＥの電圧が更に低下すると、コレクタＣ−エミッタＥ間が導通する。
【解決手段】 ｐ型半導体からなるベースＢとサブエミッタＳは、互いに接しないようにして、ｎ型半導体からなるコレクタＣに接合されている。ｎ型半導体からなるエミッタＥは、ベースＢに接合されている。ベースＢ−エミッタＥ間には抵抗器Ｒが接続され、サブエミッタＳにはバイアス用電源ＶＢの正極が接続され、エミッタＥには負極が接続される。コレクタＣとエミッタＥが実質的に同電位となったとき、ベースＢ−サブエミッタＳ間が導通して抵抗器Ｒに電圧降下が生じるが、コレクタＣ−エミッタＥ間は導通しない。コレクタＣを基準としたエミッタＥの電圧が更に低下すると、コレクタＣ−エミッタＥ間が導通する。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、整流器に関し、特に、低損失で交流を整流するための整流器に関する。
【０００２】
【従来の技術】交流電圧を直流電圧に変換する整流回路は、従来より、シリコンダイオード、ショットキーバリアダイオード等を用いて構成されている。しかし、これらダイオードを用いた整流回路では、ダイオードの順方向電圧が０．４Ｖ〜１．０Ｖ程度であり、整流回路を構成するダイオードでの電圧降下、即ち、損失が大きく、整流の効率が低いという問題があった。
【０００３】この問題を解決する手法として、バイポーラトランジスタやＦＥＴ（Field Effect Transistor）が備える電流路を流れる電流やそれらの両端間の電圧を検出して、それらのバイポーラトランジスタやＦＥＴをオン及びオフする同期整流の技術がある。トランジスタを用いて同期整流を行う場合は、トランジスタが、整流する対象の電圧の印加を検知したり、負荷への電流の流入を検知したりすることにより、トランジスタの電流路のオン及びオフのタイミングが決定されている。
【０００４】整流する対象の電圧が印加されたことを検知するには、コンパレータや演算増幅器を用いる手法がある。また、負荷への電流の流入を検知する手法としては、電流トランスを用いる手法や、抵抗器を用いる手法がある。電流トランスを用いる手法では、負荷への電流供給路に電流トランスの一次巻線を挿入して、該電流トランスの二次巻線から、負荷に流れる電流に比例した大きさの信号を取り出す。また、抵抗器を用いる手法では、負荷への電流供給路に抵抗器を挿入し、該抵抗器の両端間の電圧を計測することによって負荷に流れる電流を検出する。
【０００５】なお、電流トランスや抵抗器を用いて電流を検知する手法は、トランジスタの電流路のオン及びオフのタイミングを決定する目的に限られず、電流を検出する手法として広く用いられている。
【０００６】
【発明が解決しようとする課題】しかし、上述のいずれの手法においても、コンパレータ、演算増幅器、電流トランスあるいは抵抗器が付加される結果、回路構成は複雑となっていた。
【０００７】また、上述のいずれの手法においても、コンパレータ、演算増幅器、電流トランスあるいは抵抗器は、これら自体が電力を消費するため、損失が発生する。このため、この損失が無視し得る範囲内に止まるようにするため、電流トランスの消費電力を十分に小さくしたり、抵抗器の抵抗値を十分小さくする必要がある。
【０００８】しかし、電流トランスの感度を高めるためには、電流トランスの二次巻線の巻数を増やす必要があり、電流トランスの二次巻線の巻数が増大すると、二次トランス自体による電力の損失が増加する。また、負荷への電流供給路に挿入された抵抗器の両端間の電圧は、この抵抗器の抵抗値の大きさに比例して増大する。しかし、この抵抗器による損失も、抵抗値が大きくなるほど増大する。
【０００９】また、電流トランスは、電源からみて誘導性負荷として作用するため、電流トランスの二次巻線に現れる電圧の位相は、電源から供給される電圧の位相と異なる値となる。そして、この位相のずれは、負荷のインピーダンスや電源から供給される電圧の周波数に依存して変化する。このため、電流トランスの二次巻線に現れる電圧を用いて、整流を行うトランジスタのオン及びオフのタイミングを決定することはきわめて困難である。
【００１０】また、コンパレータや演算増幅器の入力端は、トランジスタの制御端（すなわち、バイポーラトランジスタのベースや、電界効果トランジスタのゲート）に接続されている。トランジスタの制御端は耐圧が小さく、整流する対象の電圧が瞬間的にこのトランジスタの耐圧の定格を超える等の原因で、容易に破壊に至る。
【００１１】また、バイポーラトランジスタを整流に用いる場合、バイポーラトランジスタの電流路（すなわち、エミッタ−コレクタ間）のオン抵抗の値を十分に低くするためには、バイポーラトランジスタのベースに十分なベース電流を流す必要がある。しかし、ベース電流を増大させるほど、バイポーラトランジスタ自身による損失もまた増大する。
【００１２】この発明は、上述した事情に鑑みてなされたもので、簡易な構成で、低損失で交流を整流することができる整流器と、そのような整流器の製造を容易にするトランジスタとを提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため、この発明の第１の観点にかかる整流器は、第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第１、第２及び第４の半導体層をそれぞれコレクタ、ベース及びエミッタとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１、第２及び第３の半導体層をそれぞれベース、コレクタ及びエミッタとする第２のバイポーラトランジスタとして機能するトランジスタと、前記第２及び第４の半導体層の間に接続されたインピーダンス源と、前記第１及び第４の半導体層が実質的に同電位となったとき、前記第２のバイポーラトランジスタのコレクタ及びエミッタと前記インピーダンス源とを含む電流路に電流が流れるようにし、且つ、前記第１の半導体層の電位を基準とした前記第４の半導体層の電圧が所定の条件を満たすようになったとき、前記第１のバイポーラトランジスタのエミッタ及びコレクタを含む電流路がオンするような電圧が前記インピーダンス源の両端間に発生するように、前記第１、第２及び第３の半導体層の電位を決定するバイアス用電圧源と、を有することを特徴とする。
【００１４】このような整流器によれば、第１の半導体層の電位を基準とした第４の半導体層の電圧が所定の条件を満たすようになったとき、第１のバイポーラトランジスタがオンする。オン状態にあるバイポーラトランジスタのコレクタ−エミッタ間の電圧はほぼ０ボルトであるため、このような整流器は、簡単な構成でありながら、低損失で交流を整流する。
【００１５】また、この発明の第２の観点にかかるトランジスタは、第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第２の半導体層をベースとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１の半導体層をベースとする第２のバイポーラトランジスタとして機能する、ことを特徴とする。
【００１６】このようなバイポーラトランジスタが、第２及び第４の半導体層の間に接続されたインピーダンス源と、第１及び第４の半導体層が実質的に同電位となったとき、第２のバイポーラトランジスタのコレクタ及びエミッタとインピーダンス源とを含む電流路に電流が流れるようにし、且つ、第１の半導体層の電位を基準とした第４の半導体層の電圧が所定の条件を満たすようになったとき、第１のバイポーラトランジスタのエミッタ及びコレクタを含む電流路がオンするような電圧がインピーダンス源の両端間に発生するように、第１、第２及び第３の半導体層の電位を決定するバイアス用電圧源とにより整流器を構成すれば、この整流器は、第１の半導体層の電位を基準とした第４の半導体層の電圧が所定の条件を満たすようになったとき、第１のバイポーラトランジスタがオンする。オン状態にあるバイポーラトランジスタのコレクタ−エミッタ間の電圧はほぼ０ボルトであるため、このようなバイポーラトランジスタから構成される整流器は、簡単な構成でありながら、低損失で交流を整流する。
【００１７】第１の半導体層から放出される多数キャリアは、第１及び第２のバイポーラトランジスタがオン状態にあるとき、第２及び第３の半導体層に引き寄せられる。しかし、前記第２の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に配置され、前記第３の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に位置しないように配置されているものとすれば、第２の半導体層が、第３の半導体層より強くこの多数キャリアを引き寄せるので、この多数キャリアの流れは、その大部分が第１のバイポーラトランジスタのコレクタ電流となる。従ってインピーダンス源による不要な電力消費が抑制される。
【００１８】また、前記第３の半導体層はメッシュ状に形成されており、前記第３の半導体層が形成するメッシュは、前記第２の半導体層に接しないようにして、且つ、前記第１及び第２の半導体層を直線的に結ぶ線分上に位置するようにして、前記第１の半導体層内に埋設されているものとすれば、第３の半導体層が引き寄せた多数キャリアは、第３の半導体層が形成するメッシュを通過して第２の半導体層により引き寄せられるので、この多数キャリアの流れは、その大部分が第１のバイポーラトランジスタのコレクタ電流となる。従って、インピーダンス源による不要な電力消費も抑制される。
【００１９】
【発明の実施の形態】以下、図面を参照して、この発明の実施の形態を説明する。図１は、この発明の実施の形態にかかる整流器の構成を示す回路図である。図示するように、この整流器は、トランジスタＴＲと、抵抗器Ｒと、バイアス用電源ＶＢとより構成される。
【００２０】トランジスタＴＲは、図１に示すように、エミッタＥ、サブエミッタＳ、ベースＢ及びコレクタＣを備えており、コレクタＣ、ベースＢ及びエミッタＥが第１のバイポーラトランジスタＱ１（以下、バイポーラトランジスタＱ１と呼ぶ）を形成し、ベースＢ、コレクタＣ及びサブエミッタＳが第２のバイポーラトランジスタＱ２（以下、バイポーラトランジスタＱ２と呼ぶ）を形成する。
【００２１】なお、コレクタＣ、ベースＢ及びエミッタＥは、それぞれ、バイポーラトランジスタＱ１のエミッタ、ベース及びコレクタとして機能する。また、ベースＢ、コレクタＣ及びサブエミッタＳは、それぞれ、バイポーラトランジスタＱ２のコレクタ、ベース及びエミッタとして機能する。
【００２２】コレクタＣはｎ型半導体領域（以下、ｎ型領域と呼ぶ）からなり、ベースＢ及びサブエミッタＳに接合されていて、外部接続用のコレクタ端子ｔＣが接続されている。
【００２３】ベースＢ及びサブエミッタＳは、いずれもｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなり、互いが直接に接することなく、各々コレクタＣに接合されている。ベースＢには、外部接続用のベース端子ｔＢが接続されており、サブエミッタＳには、外部接続用のサブエミッタ端子ｔＳが接続されている。
【００２４】エミッタＥは、ｎ型領域からなり、コレクタＣにもサブエミッタＳにも接することなく、ベースＢに接合されている。ベースＢには、外部接続用のベース端子ｔＢが接続されている。
【００２５】トランジスタＴＲのエミッタ端子ｔＥは、この整流器のアノードをなし、トランジスタＴＲのコレクタ端子ｔＣは、この整流器のカソードをなす。
【００２６】抵抗器Ｒは、トランジスタＴＲのベース端子ｔＢとエミッタ端子ｔＥとの間に接続されている。バイアス用電源ＶＢの正極はサブエミッタ端子ｔＳに接続されており、バイアス用電源ＶＢの負極は、エミッタ端子ｔＥに接続されている。
【００２７】バイアス用電源ＶＢの電圧及び抵抗器Ｒの抵抗値は、バイポーラトランジスタＱ２がオン状態になったとき、抵抗器Ｒの両端間に発生する電位差が、バイポーラトランジスタＱ１をオンさせるための実質的に最小の電位差となるように選ばれている。
【００２８】また、バイアス用電源ＶＢの電圧は、バイアス用電源ＶＢの両端から直流電圧が供給された状態で、この整流器のアノードの電位が、カソードの電位と実質的に同電位のときバイポーラトランジスタＱ２がオフし、この整流器のアノードの電位が、カソードの電位よりわずかに高くなったとき、バイポーラトランジスタＱ２がオンするように選ばれている。
【００２９】図１の整流器において、バイアス用電源ＶＢの両端から直流電圧が供給された状態で、この整流器のアノード及びカソードがいずれも開放されていたとする。この場合、バイポーラトランジスタＱ２のベースであるコレクタＣには、実質的に電流が流れない。従って、バイポーラトランジスタＱ２はオフする。
【００３０】従って、バイポーラトランジスタＱ２のコレクタであるベースＢと、バイポーラトランジスタＱ２のエミッタであるサブエミッタＳとの間には、実質的に電流が流れない。このため、抵抗器Ｒにも実質的に電流が流れず、従って抵抗器Ｒの両端間には実質的に電圧降下が発生しない。
【００３１】このため、バイポーラトランジスタＱ１のベースであるベースＢとバイポーラトランジスタＱ１のエミッタであるエミッタＥとの間の電圧はほぼ０となり、従ってバイポーラトランジスタＱ１はオフする。すなわち、この整流器のアノード及びカソードの間は、実質的に遮断される。
【００３２】次に、バイアス用電源ＶＢの両端から直流電圧が供給された状態で、この整流器のアノードの電位が、カソードの電位よりわずかに高くなったとする。この場合、サブエミッタＳ（バイポーラトランジスタＱ２のエミッタ）の電位を基準としたコレクタＣ（バイポーラトランジスタＱ２のベース）の電圧は、バイアス用電源ＶＢの負極を基準とした正極の電圧よりわずかに高くなる。この結果、サブエミッタＳ（バイポーラトランジスタＱ２のエミッタ）からコレクタＣ（バイポーラトランジスタＱ２のベース）へとベース電流が流れ、バイポーラトランジスタＱ２はオンする。
【００３３】従って、バイポーラトランジスタＱ２のコレクタであるベースＢと、バイポーラトランジスタＱ２のエミッタであるサブエミッタＳとの間、及び抵抗器Ｒにはコレクタ電流が流れる。このため、抵抗器Ｒの両端間には、バイポーラトランジスタＱ１がオンするのにやや足らない程度の電圧降下が発生する。従って、バイポーラトランジスタＱ１は引き続きオフし続け、この整流器のアノード及びカソードの間は、引き続き実質的に遮断される。
【００３４】そして、この整流器のカソードの電位を基準としたアノードの電圧を更に高くしたとする。この場合も、飽和しているトランジスタＱ２のコレクタ電流を流している抵抗器Ｒの両端間の電圧はほぼ一定に保たれるため、バイポーラトランジスタのコレクタ（トランジスタＴＲのコレクタＣ）の電位を基準としたベース（トランジスタＴＲのベースＢ）の電圧は相対的に上昇し、バイポーラトランジスタＱ１がオンするのに足る程度の値となる。
【００３５】従って、バイポーラトランジスタＱ１は、そのコレクタ（コレクタＣ）がエミッタとして機能し、エミッタ（エミッタＥ）がコレクタとして機能した状態でオンし、この整流器のアノード及びカソードの間は実質的に導通する。
【００３６】なお、この電流検出器の構成は上述のものに限られない。例えば、トランジスタＴＲの構成は上述のものに限られない。具体的には、コレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの導電型（不純物型）は、それぞれｎ型、ｐ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ型、ｎ型、ｎ型及びｐ型としてもよい。この場合におけるトランジスタＴＲの動作は、第１及び第２のバイポーラトランジスタをオン状態とするためにベースＢやコレクタＣに流すべき電流の向きが逆になる点を除き、コレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの導電型がそれぞれｎ型、ｐ型、ｐ型及びｎ型である上述の構成のトランジスタＴＲの動作と実質的に同一である。
【００３７】また、ベースＢとサブエミッタＳの不純物濃度をほぼ同程度とすれば、バイポーラトランジスタＱ２のコレクタ−エミッタ間の耐圧が高くなる。
【００３８】また、トランジスタＴＲのベースＢ−エミッタＥ間の接合面の面積は、図２に示すように、ベースＢ−コレクタＣ間の接合面の面積より小さくなっていてもよい。図２の構成においては、エミッタＥからベースＢを介してコレクタＣに注入するキャリアの量は、わずかなベース電流により制御することができる。すなわち、トランジスタＴＲのベースＢの入力インピーダンスは大きくなり、また電流増幅率が大きくなる。なお、エミッタＥからベースＢに流れ込んだ少数キャリアはベースＢに幅広く拡散し、コレクタＣに流れるコレクタ電流として吸収される。
【００３９】また、ベースＢ−エミッタＥ間の接合面の面積を小さくすることにより、これらの部分が形成するコンデンサが有する接合容量も小さくなる。このため、図１のトランジスタＴＲでは、良好な周波数特性を得ること（すなわち、高いトランジション周波数を得ること）もできる。従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図２に示すトランジスタＴＲは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用できる。
【００４０】また、トランジスタＴＲは、図３に示すように、基板上にプレーナ型に集積されていてもよい。
【００４１】図３の構成において、トランジスタＴＲのコレクタＣは、ｎ型半導体からなる基板より構成されている。
【００４２】また、トランジスタＴＲのベースＢ及びサブエミッタＳは、基板にリンなどからなるｐ型不純物を拡散して生成されるｐ型半導体層より構成される。ただし、ベースＢは、コレクタＣとエミッタＥとを実質的に最短距離で結ぶ線分上に位置するように集積され、サブエミッタＳは、コレクタＣとエミッタＥとを実質的に最短距離で結ぶ線分上に位置しないように集積されている。
【００４３】また、トランジスタＴＲのエミッタＥは、トランジスタＴＲのベースＢの表面に砒素などからなるｎ型不純物を拡散して生成されるｎ型半導体層より構成される。
【００４４】トランジスタＴＲのコレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの表面には、例えば金属等の導体から構成されるコンタクトが各々接続されている。そのうち、コレクタＣに接続されているものがコレクタ端子ｔＣを構成し、ベースＢに接続されているものがベース端子ｔＢを構成し、サブエミッタＳに接続されているものがサブエミッタ端子ｔＳを構成し、エミッタＥに接続されているものがエミッタ端子ｔＥを構成する。
【００４５】図３の構成においては、コレクタＣから放出される多数キャリアである電子は、バイポーラトランジスタＱ１及びＱ２がオン状態にあるとき、サブエミッタＳ及びベースＢに引き寄せられる。しかし、ベースＢは、サブエミッタＳより強くこの電子を引き寄せるので、この電子の流れは、その大部分がトランジスタＱ１のコレクタ電流となる。従って、トランジスタＱ２のコレクタ電流の増加が抑制され、抵抗器Ｒによる不要な電力消費も抑制される。
【００４６】また、トランジスタＴＲは、図４に示す構成を有していてもよい。図４の構成において、トランジスタＴＲのコレクタＣは、図３の構成と同様、ｎ型半導体からなる基板より構成されている。
【００４７】また、トランジスタＴＲのサブエミッタＳは、図示するようにｐ型半導体からなるメッシュを形成している。このメッシュは、ベースＢ及びコレクタＣを直線的に結ぶ線分上に位置するようにして、且つ、ベースＢと接しないようにして、且つ、一部がコレクタＣから露出するようにして、コレクタＣ内に埋設されている。サブエミッタＳは、たとえば、コレクタＣにｐ型不純物をイオン注入することにより形成される。
【００４８】また、トランジスタＴＲのベースＢは、基板にｐ型不純物を拡散して生成されるｐ型半導体層より構成される。ベースＢは、コレクタＣとエミッタＥとを実質的に最短距離で結ぶ線分上に位置するように集積されている。
【００４９】また、トランジスタＴＲのエミッタＥは、図３の構成と同様、トランジスタＴＲのベースＢの表面にｎ型不純物を拡散して生成されるｎ型半導体層より構成される。
【００５０】図４の構成においても、図示するように、トランジスタＴＲのコレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの表面には、導体から構成されるコンタクトが各々接続されている。そのうち、コレクタＣに接続されているものがコレクタ端子ｔＣを構成し、ベースＢに接続されているものがベース端子ｔＢを構成し、サブエミッタＳに接続されているものがサブエミッタ端子ｔＳを構成し、エミッタＥに接続されているものがエミッタ端子ｔＥを構成する。
【００５１】図４の構成においても、コレクタＣから放出される多数キャリアである電子は、バイポーラトランジスタＱ１及びＱ２がオン状態にあるとき、サブエミッタＳ及びベースＢに引き寄せられる。しかし、図４の構成において、サブエミッタＳが引き寄せた電子は、サブエミッタＳが形成するメッシュを通過してベースＢにより引き寄せられるので、この電子の流れは、その大部分がトランジスタＱ１のコレクタ電流となる。従って、トランジスタＱ２のコレクタ電流の増加が抑制され、従って抵抗器Ｒによる不要な電力消費も抑制される。
【００５２】図３や図４に示すように、トランジスタＴＲが、単一の基板上に集積されることにより、この整流器はモノリシック半導体集積回路より構成されることとなるので、この整流器を含んだ装置の構成が物理的に簡略化され、装置のサイズも小さくなる。なお、更に、抵抗器Ｒが、薄膜抵抗器や拡散抵抗器から構成されていてもよい。
【００５３】
【発明の効果】以上説明したように、この発明によれば、簡易な構成で、低損失で交流を整流することができる整流器と、そのような整流器の製造を容易にするトランジスタとが実現される。
【図面の簡単な説明】
【図１】この発明の実施の形態にかかる整流器の構成を示す回路図である。
【図２】図１の整流器のトランジスタの変形例の構成を示す模式的断面図である。
【図３】図１の整流器のトランジスタの変形例の構成を示す模式的断面図である。
【図４】図１の整流器のトランジスタの変形例の構成を示す模式的断面図である。
【符号の説明】
ＴＲ トランジスタ
Ｂ ベース
Ｅ エミッタ
Ｃ コレクタ
Ｓ サブエミッタ
ｔＢ ベース端子
ｔＣ コレクタ端子
ｔＥ エミッタ端子
ｔＳ サブエミッタ端子
Ｒ 抵抗器
ＶＢ バイアス用電源
【０００１】
【発明の属する技術分野】この発明は、整流器に関し、特に、低損失で交流を整流するための整流器に関する。
【０００２】
【従来の技術】交流電圧を直流電圧に変換する整流回路は、従来より、シリコンダイオード、ショットキーバリアダイオード等を用いて構成されている。しかし、これらダイオードを用いた整流回路では、ダイオードの順方向電圧が０．４Ｖ〜１．０Ｖ程度であり、整流回路を構成するダイオードでの電圧降下、即ち、損失が大きく、整流の効率が低いという問題があった。
【０００３】この問題を解決する手法として、バイポーラトランジスタやＦＥＴ（Field Effect Transistor）が備える電流路を流れる電流やそれらの両端間の電圧を検出して、それらのバイポーラトランジスタやＦＥＴをオン及びオフする同期整流の技術がある。トランジスタを用いて同期整流を行う場合は、トランジスタが、整流する対象の電圧の印加を検知したり、負荷への電流の流入を検知したりすることにより、トランジスタの電流路のオン及びオフのタイミングが決定されている。
【０００４】整流する対象の電圧が印加されたことを検知するには、コンパレータや演算増幅器を用いる手法がある。また、負荷への電流の流入を検知する手法としては、電流トランスを用いる手法や、抵抗器を用いる手法がある。電流トランスを用いる手法では、負荷への電流供給路に電流トランスの一次巻線を挿入して、該電流トランスの二次巻線から、負荷に流れる電流に比例した大きさの信号を取り出す。また、抵抗器を用いる手法では、負荷への電流供給路に抵抗器を挿入し、該抵抗器の両端間の電圧を計測することによって負荷に流れる電流を検出する。
【０００５】なお、電流トランスや抵抗器を用いて電流を検知する手法は、トランジスタの電流路のオン及びオフのタイミングを決定する目的に限られず、電流を検出する手法として広く用いられている。
【０００６】
【発明が解決しようとする課題】しかし、上述のいずれの手法においても、コンパレータ、演算増幅器、電流トランスあるいは抵抗器が付加される結果、回路構成は複雑となっていた。
【０００７】また、上述のいずれの手法においても、コンパレータ、演算増幅器、電流トランスあるいは抵抗器は、これら自体が電力を消費するため、損失が発生する。このため、この損失が無視し得る範囲内に止まるようにするため、電流トランスの消費電力を十分に小さくしたり、抵抗器の抵抗値を十分小さくする必要がある。
【０００８】しかし、電流トランスの感度を高めるためには、電流トランスの二次巻線の巻数を増やす必要があり、電流トランスの二次巻線の巻数が増大すると、二次トランス自体による電力の損失が増加する。また、負荷への電流供給路に挿入された抵抗器の両端間の電圧は、この抵抗器の抵抗値の大きさに比例して増大する。しかし、この抵抗器による損失も、抵抗値が大きくなるほど増大する。
【０００９】また、電流トランスは、電源からみて誘導性負荷として作用するため、電流トランスの二次巻線に現れる電圧の位相は、電源から供給される電圧の位相と異なる値となる。そして、この位相のずれは、負荷のインピーダンスや電源から供給される電圧の周波数に依存して変化する。このため、電流トランスの二次巻線に現れる電圧を用いて、整流を行うトランジスタのオン及びオフのタイミングを決定することはきわめて困難である。
【００１０】また、コンパレータや演算増幅器の入力端は、トランジスタの制御端（すなわち、バイポーラトランジスタのベースや、電界効果トランジスタのゲート）に接続されている。トランジスタの制御端は耐圧が小さく、整流する対象の電圧が瞬間的にこのトランジスタの耐圧の定格を超える等の原因で、容易に破壊に至る。
【００１１】また、バイポーラトランジスタを整流に用いる場合、バイポーラトランジスタの電流路（すなわち、エミッタ−コレクタ間）のオン抵抗の値を十分に低くするためには、バイポーラトランジスタのベースに十分なベース電流を流す必要がある。しかし、ベース電流を増大させるほど、バイポーラトランジスタ自身による損失もまた増大する。
【００１２】この発明は、上述した事情に鑑みてなされたもので、簡易な構成で、低損失で交流を整流することができる整流器と、そのような整流器の製造を容易にするトランジスタとを提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため、この発明の第１の観点にかかる整流器は、第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第１、第２及び第４の半導体層をそれぞれコレクタ、ベース及びエミッタとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１、第２及び第３の半導体層をそれぞれベース、コレクタ及びエミッタとする第２のバイポーラトランジスタとして機能するトランジスタと、前記第２及び第４の半導体層の間に接続されたインピーダンス源と、前記第１及び第４の半導体層が実質的に同電位となったとき、前記第２のバイポーラトランジスタのコレクタ及びエミッタと前記インピーダンス源とを含む電流路に電流が流れるようにし、且つ、前記第１の半導体層の電位を基準とした前記第４の半導体層の電圧が所定の条件を満たすようになったとき、前記第１のバイポーラトランジスタのエミッタ及びコレクタを含む電流路がオンするような電圧が前記インピーダンス源の両端間に発生するように、前記第１、第２及び第３の半導体層の電位を決定するバイアス用電圧源と、を有することを特徴とする。
【００１４】このような整流器によれば、第１の半導体層の電位を基準とした第４の半導体層の電圧が所定の条件を満たすようになったとき、第１のバイポーラトランジスタがオンする。オン状態にあるバイポーラトランジスタのコレクタ−エミッタ間の電圧はほぼ０ボルトであるため、このような整流器は、簡単な構成でありながら、低損失で交流を整流する。
【００１５】また、この発明の第２の観点にかかるトランジスタは、第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第２の半導体層をベースとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１の半導体層をベースとする第２のバイポーラトランジスタとして機能する、ことを特徴とする。
【００１６】このようなバイポーラトランジスタが、第２及び第４の半導体層の間に接続されたインピーダンス源と、第１及び第４の半導体層が実質的に同電位となったとき、第２のバイポーラトランジスタのコレクタ及びエミッタとインピーダンス源とを含む電流路に電流が流れるようにし、且つ、第１の半導体層の電位を基準とした第４の半導体層の電圧が所定の条件を満たすようになったとき、第１のバイポーラトランジスタのエミッタ及びコレクタを含む電流路がオンするような電圧がインピーダンス源の両端間に発生するように、第１、第２及び第３の半導体層の電位を決定するバイアス用電圧源とにより整流器を構成すれば、この整流器は、第１の半導体層の電位を基準とした第４の半導体層の電圧が所定の条件を満たすようになったとき、第１のバイポーラトランジスタがオンする。オン状態にあるバイポーラトランジスタのコレクタ−エミッタ間の電圧はほぼ０ボルトであるため、このようなバイポーラトランジスタから構成される整流器は、簡単な構成でありながら、低損失で交流を整流する。
【００１７】第１の半導体層から放出される多数キャリアは、第１及び第２のバイポーラトランジスタがオン状態にあるとき、第２及び第３の半導体層に引き寄せられる。しかし、前記第２の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に配置され、前記第３の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に位置しないように配置されているものとすれば、第２の半導体層が、第３の半導体層より強くこの多数キャリアを引き寄せるので、この多数キャリアの流れは、その大部分が第１のバイポーラトランジスタのコレクタ電流となる。従ってインピーダンス源による不要な電力消費が抑制される。
【００１８】また、前記第３の半導体層はメッシュ状に形成されており、前記第３の半導体層が形成するメッシュは、前記第２の半導体層に接しないようにして、且つ、前記第１及び第２の半導体層を直線的に結ぶ線分上に位置するようにして、前記第１の半導体層内に埋設されているものとすれば、第３の半導体層が引き寄せた多数キャリアは、第３の半導体層が形成するメッシュを通過して第２の半導体層により引き寄せられるので、この多数キャリアの流れは、その大部分が第１のバイポーラトランジスタのコレクタ電流となる。従って、インピーダンス源による不要な電力消費も抑制される。
【００１９】
【発明の実施の形態】以下、図面を参照して、この発明の実施の形態を説明する。図１は、この発明の実施の形態にかかる整流器の構成を示す回路図である。図示するように、この整流器は、トランジスタＴＲと、抵抗器Ｒと、バイアス用電源ＶＢとより構成される。
【００２０】トランジスタＴＲは、図１に示すように、エミッタＥ、サブエミッタＳ、ベースＢ及びコレクタＣを備えており、コレクタＣ、ベースＢ及びエミッタＥが第１のバイポーラトランジスタＱ１（以下、バイポーラトランジスタＱ１と呼ぶ）を形成し、ベースＢ、コレクタＣ及びサブエミッタＳが第２のバイポーラトランジスタＱ２（以下、バイポーラトランジスタＱ２と呼ぶ）を形成する。
【００２１】なお、コレクタＣ、ベースＢ及びエミッタＥは、それぞれ、バイポーラトランジスタＱ１のエミッタ、ベース及びコレクタとして機能する。また、ベースＢ、コレクタＣ及びサブエミッタＳは、それぞれ、バイポーラトランジスタＱ２のコレクタ、ベース及びエミッタとして機能する。
【００２２】コレクタＣはｎ型半導体領域（以下、ｎ型領域と呼ぶ）からなり、ベースＢ及びサブエミッタＳに接合されていて、外部接続用のコレクタ端子ｔＣが接続されている。
【００２３】ベースＢ及びサブエミッタＳは、いずれもｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなり、互いが直接に接することなく、各々コレクタＣに接合されている。ベースＢには、外部接続用のベース端子ｔＢが接続されており、サブエミッタＳには、外部接続用のサブエミッタ端子ｔＳが接続されている。
【００２４】エミッタＥは、ｎ型領域からなり、コレクタＣにもサブエミッタＳにも接することなく、ベースＢに接合されている。ベースＢには、外部接続用のベース端子ｔＢが接続されている。
【００２５】トランジスタＴＲのエミッタ端子ｔＥは、この整流器のアノードをなし、トランジスタＴＲのコレクタ端子ｔＣは、この整流器のカソードをなす。
【００２６】抵抗器Ｒは、トランジスタＴＲのベース端子ｔＢとエミッタ端子ｔＥとの間に接続されている。バイアス用電源ＶＢの正極はサブエミッタ端子ｔＳに接続されており、バイアス用電源ＶＢの負極は、エミッタ端子ｔＥに接続されている。
【００２７】バイアス用電源ＶＢの電圧及び抵抗器Ｒの抵抗値は、バイポーラトランジスタＱ２がオン状態になったとき、抵抗器Ｒの両端間に発生する電位差が、バイポーラトランジスタＱ１をオンさせるための実質的に最小の電位差となるように選ばれている。
【００２８】また、バイアス用電源ＶＢの電圧は、バイアス用電源ＶＢの両端から直流電圧が供給された状態で、この整流器のアノードの電位が、カソードの電位と実質的に同電位のときバイポーラトランジスタＱ２がオフし、この整流器のアノードの電位が、カソードの電位よりわずかに高くなったとき、バイポーラトランジスタＱ２がオンするように選ばれている。
【００２９】図１の整流器において、バイアス用電源ＶＢの両端から直流電圧が供給された状態で、この整流器のアノード及びカソードがいずれも開放されていたとする。この場合、バイポーラトランジスタＱ２のベースであるコレクタＣには、実質的に電流が流れない。従って、バイポーラトランジスタＱ２はオフする。
【００３０】従って、バイポーラトランジスタＱ２のコレクタであるベースＢと、バイポーラトランジスタＱ２のエミッタであるサブエミッタＳとの間には、実質的に電流が流れない。このため、抵抗器Ｒにも実質的に電流が流れず、従って抵抗器Ｒの両端間には実質的に電圧降下が発生しない。
【００３１】このため、バイポーラトランジスタＱ１のベースであるベースＢとバイポーラトランジスタＱ１のエミッタであるエミッタＥとの間の電圧はほぼ０となり、従ってバイポーラトランジスタＱ１はオフする。すなわち、この整流器のアノード及びカソードの間は、実質的に遮断される。
【００３２】次に、バイアス用電源ＶＢの両端から直流電圧が供給された状態で、この整流器のアノードの電位が、カソードの電位よりわずかに高くなったとする。この場合、サブエミッタＳ（バイポーラトランジスタＱ２のエミッタ）の電位を基準としたコレクタＣ（バイポーラトランジスタＱ２のベース）の電圧は、バイアス用電源ＶＢの負極を基準とした正極の電圧よりわずかに高くなる。この結果、サブエミッタＳ（バイポーラトランジスタＱ２のエミッタ）からコレクタＣ（バイポーラトランジスタＱ２のベース）へとベース電流が流れ、バイポーラトランジスタＱ２はオンする。
【００３３】従って、バイポーラトランジスタＱ２のコレクタであるベースＢと、バイポーラトランジスタＱ２のエミッタであるサブエミッタＳとの間、及び抵抗器Ｒにはコレクタ電流が流れる。このため、抵抗器Ｒの両端間には、バイポーラトランジスタＱ１がオンするのにやや足らない程度の電圧降下が発生する。従って、バイポーラトランジスタＱ１は引き続きオフし続け、この整流器のアノード及びカソードの間は、引き続き実質的に遮断される。
【００３４】そして、この整流器のカソードの電位を基準としたアノードの電圧を更に高くしたとする。この場合も、飽和しているトランジスタＱ２のコレクタ電流を流している抵抗器Ｒの両端間の電圧はほぼ一定に保たれるため、バイポーラトランジスタのコレクタ（トランジスタＴＲのコレクタＣ）の電位を基準としたベース（トランジスタＴＲのベースＢ）の電圧は相対的に上昇し、バイポーラトランジスタＱ１がオンするのに足る程度の値となる。
【００３５】従って、バイポーラトランジスタＱ１は、そのコレクタ（コレクタＣ）がエミッタとして機能し、エミッタ（エミッタＥ）がコレクタとして機能した状態でオンし、この整流器のアノード及びカソードの間は実質的に導通する。
【００３６】なお、この電流検出器の構成は上述のものに限られない。例えば、トランジスタＴＲの構成は上述のものに限られない。具体的には、コレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの導電型（不純物型）は、それぞれｎ型、ｐ型、ｐ型及びｎ型である必要はなく、それぞれ、ｐ型、ｎ型、ｎ型及びｐ型としてもよい。この場合におけるトランジスタＴＲの動作は、第１及び第２のバイポーラトランジスタをオン状態とするためにベースＢやコレクタＣに流すべき電流の向きが逆になる点を除き、コレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの導電型がそれぞれｎ型、ｐ型、ｐ型及びｎ型である上述の構成のトランジスタＴＲの動作と実質的に同一である。
【００３７】また、ベースＢとサブエミッタＳの不純物濃度をほぼ同程度とすれば、バイポーラトランジスタＱ２のコレクタ−エミッタ間の耐圧が高くなる。
【００３８】また、トランジスタＴＲのベースＢ−エミッタＥ間の接合面の面積は、図２に示すように、ベースＢ−コレクタＣ間の接合面の面積より小さくなっていてもよい。図２の構成においては、エミッタＥからベースＢを介してコレクタＣに注入するキャリアの量は、わずかなベース電流により制御することができる。すなわち、トランジスタＴＲのベースＢの入力インピーダンスは大きくなり、また電流増幅率が大きくなる。なお、エミッタＥからベースＢに流れ込んだ少数キャリアはベースＢに幅広く拡散し、コレクタＣに流れるコレクタ電流として吸収される。
【００３９】また、ベースＢ−エミッタＥ間の接合面の面積を小さくすることにより、これらの部分が形成するコンデンサが有する接合容量も小さくなる。このため、図１のトランジスタＴＲでは、良好な周波数特性を得ること（すなわち、高いトランジション周波数を得ること）もできる。従来の大電力用トランジスタは、電流増幅率が小さく周波数特性も悪いという欠点があった。これに対し、図２に示すトランジスタＴＲは、大電力用であっても小電力用並に制御が容易であるので、電力制御用として幅広く使用できる。
【００４０】また、トランジスタＴＲは、図３に示すように、基板上にプレーナ型に集積されていてもよい。
【００４１】図３の構成において、トランジスタＴＲのコレクタＣは、ｎ型半導体からなる基板より構成されている。
【００４２】また、トランジスタＴＲのベースＢ及びサブエミッタＳは、基板にリンなどからなるｐ型不純物を拡散して生成されるｐ型半導体層より構成される。ただし、ベースＢは、コレクタＣとエミッタＥとを実質的に最短距離で結ぶ線分上に位置するように集積され、サブエミッタＳは、コレクタＣとエミッタＥとを実質的に最短距離で結ぶ線分上に位置しないように集積されている。
【００４３】また、トランジスタＴＲのエミッタＥは、トランジスタＴＲのベースＢの表面に砒素などからなるｎ型不純物を拡散して生成されるｎ型半導体層より構成される。
【００４４】トランジスタＴＲのコレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの表面には、例えば金属等の導体から構成されるコンタクトが各々接続されている。そのうち、コレクタＣに接続されているものがコレクタ端子ｔＣを構成し、ベースＢに接続されているものがベース端子ｔＢを構成し、サブエミッタＳに接続されているものがサブエミッタ端子ｔＳを構成し、エミッタＥに接続されているものがエミッタ端子ｔＥを構成する。
【００４５】図３の構成においては、コレクタＣから放出される多数キャリアである電子は、バイポーラトランジスタＱ１及びＱ２がオン状態にあるとき、サブエミッタＳ及びベースＢに引き寄せられる。しかし、ベースＢは、サブエミッタＳより強くこの電子を引き寄せるので、この電子の流れは、その大部分がトランジスタＱ１のコレクタ電流となる。従って、トランジスタＱ２のコレクタ電流の増加が抑制され、抵抗器Ｒによる不要な電力消費も抑制される。
【００４６】また、トランジスタＴＲは、図４に示す構成を有していてもよい。図４の構成において、トランジスタＴＲのコレクタＣは、図３の構成と同様、ｎ型半導体からなる基板より構成されている。
【００４７】また、トランジスタＴＲのサブエミッタＳは、図示するようにｐ型半導体からなるメッシュを形成している。このメッシュは、ベースＢ及びコレクタＣを直線的に結ぶ線分上に位置するようにして、且つ、ベースＢと接しないようにして、且つ、一部がコレクタＣから露出するようにして、コレクタＣ内に埋設されている。サブエミッタＳは、たとえば、コレクタＣにｐ型不純物をイオン注入することにより形成される。
【００４８】また、トランジスタＴＲのベースＢは、基板にｐ型不純物を拡散して生成されるｐ型半導体層より構成される。ベースＢは、コレクタＣとエミッタＥとを実質的に最短距離で結ぶ線分上に位置するように集積されている。
【００４９】また、トランジスタＴＲのエミッタＥは、図３の構成と同様、トランジスタＴＲのベースＢの表面にｎ型不純物を拡散して生成されるｎ型半導体層より構成される。
【００５０】図４の構成においても、図示するように、トランジスタＴＲのコレクタＣ、ベースＢ、サブエミッタＳ及びエミッタＥの表面には、導体から構成されるコンタクトが各々接続されている。そのうち、コレクタＣに接続されているものがコレクタ端子ｔＣを構成し、ベースＢに接続されているものがベース端子ｔＢを構成し、サブエミッタＳに接続されているものがサブエミッタ端子ｔＳを構成し、エミッタＥに接続されているものがエミッタ端子ｔＥを構成する。
【００５１】図４の構成においても、コレクタＣから放出される多数キャリアである電子は、バイポーラトランジスタＱ１及びＱ２がオン状態にあるとき、サブエミッタＳ及びベースＢに引き寄せられる。しかし、図４の構成において、サブエミッタＳが引き寄せた電子は、サブエミッタＳが形成するメッシュを通過してベースＢにより引き寄せられるので、この電子の流れは、その大部分がトランジスタＱ１のコレクタ電流となる。従って、トランジスタＱ２のコレクタ電流の増加が抑制され、従って抵抗器Ｒによる不要な電力消費も抑制される。
【００５２】図３や図４に示すように、トランジスタＴＲが、単一の基板上に集積されることにより、この整流器はモノリシック半導体集積回路より構成されることとなるので、この整流器を含んだ装置の構成が物理的に簡略化され、装置のサイズも小さくなる。なお、更に、抵抗器Ｒが、薄膜抵抗器や拡散抵抗器から構成されていてもよい。
【００５３】
【発明の効果】以上説明したように、この発明によれば、簡易な構成で、低損失で交流を整流することができる整流器と、そのような整流器の製造を容易にするトランジスタとが実現される。
【図面の簡単な説明】
【図１】この発明の実施の形態にかかる整流器の構成を示す回路図である。
【図２】図１の整流器のトランジスタの変形例の構成を示す模式的断面図である。
【図３】図１の整流器のトランジスタの変形例の構成を示す模式的断面図である。
【図４】図１の整流器のトランジスタの変形例の構成を示す模式的断面図である。
【符号の説明】
ＴＲ トランジスタ
Ｂ ベース
Ｅ エミッタ
Ｃ コレクタ
Ｓ サブエミッタ
ｔＢ ベース端子
ｔＣ コレクタ端子
ｔＥ エミッタ端子
ｔＳ サブエミッタ端子
Ｒ 抵抗器
ＶＢ バイアス用電源
【特許請求の範囲】
【請求項１】第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第１、第２及び第４の半導体層をそれぞれコレクタ、ベース及びエミッタとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１、第２及び第３の半導体層をそれぞれベース、コレクタ及びエミッタとする第２のバイポーラトランジスタとして機能するトランジスタと、前記第２及び第４の半導体層の間に接続されたインピーダンス源と、前記第１及び第４の半導体層が実質的に同電位となったとき、前記第２のバイポーラトランジスタのコレクタ及びエミッタと前記インピーダンス源とを含む電流路に電流が流れるようにし、且つ、前記第１の半導体層の電位を基準とした前記第４の半導体層の電圧が所定の条件を満たすようになったとき、前記第１のバイポーラトランジスタのエミッタ及びコレクタを含む電流路がオンするような電圧が前記インピーダンス源の両端間に発生するように、前記第１、第２及び第３の半導体層の電位を決定するバイアス用電圧源と、を有することを特徴とする整流器。
【請求項２】前記第２の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に配置され、前記第３の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に位置しないように配置されている、ことを特徴とする請求項１に記載の整流器。
【請求項３】前記第３の半導体層はメッシュ状に形成されており、前記第３の半導体層が形成するメッシュは、前記第２の半導体層に接しないようにして、且つ、前記第１及び第２の半導体層を直線的に結ぶ線分上に位置するようにして、前記第１の半導体層内に埋設されている、ことを特徴とする請求項１に記載の整流器。
【請求項４】第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第２の半導体層をベースとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１の半導体層をベースとする第２のバイポーラトランジスタとして機能する、ことを特徴とするトランジスタ。
【請求項５】前記第２の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に配置され、前記第３の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に位置しないように配置されている、ことを特徴とする請求項４に記載のトランジスタ。
【請求項６】前記第３の半導体層はメッシュ状に形成されており、前記第３の半導体層が形成するメッシュは、前記第２の半導体層に接しないようにして、且つ、前記第１及び第２の半導体層を直線的に結ぶ線分上に位置するようにして、前記第１の半導体層内に埋設されている、ことを特徴とする請求項４に記載のトランジスタ。
【請求項１】第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第１、第２及び第４の半導体層をそれぞれコレクタ、ベース及びエミッタとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１、第２及び第３の半導体層をそれぞれベース、コレクタ及びエミッタとする第２のバイポーラトランジスタとして機能するトランジスタと、前記第２及び第４の半導体層の間に接続されたインピーダンス源と、前記第１及び第４の半導体層が実質的に同電位となったとき、前記第２のバイポーラトランジスタのコレクタ及びエミッタと前記インピーダンス源とを含む電流路に電流が流れるようにし、且つ、前記第１の半導体層の電位を基準とした前記第４の半導体層の電圧が所定の条件を満たすようになったとき、前記第１のバイポーラトランジスタのエミッタ及びコレクタを含む電流路がオンするような電圧が前記インピーダンス源の両端間に発生するように、前記第１、第２及び第３の半導体層の電位を決定するバイアス用電圧源と、を有することを特徴とする整流器。
【請求項２】前記第２の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に配置され、前記第３の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に位置しないように配置されている、ことを特徴とする請求項１に記載の整流器。
【請求項３】前記第３の半導体層はメッシュ状に形成されており、前記第３の半導体層が形成するメッシュは、前記第２の半導体層に接しないようにして、且つ、前記第１及び第２の半導体層を直線的に結ぶ線分上に位置するようにして、前記第１の半導体層内に埋設されている、ことを特徴とする請求項１に記載の整流器。
【請求項４】第１導電型の第１の半導体層と、前記第１の半導体層に接合された、第２導電型の第２の半導体層と、前記第２の半導体層に接しないようにして前記第１の半導体層に接合された、第２導電型の第３の半導体層と、前記第２の半導体層に接合された第１導電型の第４の半導体層と、を備え、前記第１、第２及び第４の半導体層が、前記第２の半導体層をベースとする第１のバイポーラトランジスタとして機能し、前記第１、第２及び第３の半導体層が、前記第１の半導体層をベースとする第２のバイポーラトランジスタとして機能する、ことを特徴とするトランジスタ。
【請求項５】前記第２の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に配置され、前記第３の半導体層は、前記第１及び第４の半導体層を実質的に最短距離で結ぶ線分上に位置しないように配置されている、ことを特徴とする請求項４に記載のトランジスタ。
【請求項６】前記第３の半導体層はメッシュ状に形成されており、前記第３の半導体層が形成するメッシュは、前記第２の半導体層に接しないようにして、且つ、前記第１及び第２の半導体層を直線的に結ぶ線分上に位置するようにして、前記第１の半導体層内に埋設されている、ことを特徴とする請求項４に記載のトランジスタ。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０００−３４０５７５（Ｐ２０００−３４０５７５Ａ）
【公開日】平成１２年１２月８日（２０００．１２．８）
【国際特許分類】
【出願番号】特願平１１−１４７３７５
【出願日】平成１１年５月２７日（１９９９．５．２７）
【出願人】（０００１０２７２８）株式会社エヌ・ティ・ティ・データ (438)
【Ｆターム（参考）】
【公開日】平成１２年１２月８日（２０００．１２．８）
【国際特許分類】
【出願日】平成１１年５月２７日（１９９９．５．２７）
【出願人】（０００１０２７２８）株式会社エヌ・ティ・ティ・データ (438)
【Ｆターム（参考）】
[ Back to top ]