液晶表示装置およびその製造方法
【課題】受光素子３２の光感度を向上し、暗電流の発生を抑制する。
【解決手段】画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成する。しかし、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をしない。
【解決手段】画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成する。しかし、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をしない。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、および、その製造方法に関する。特に、本発明は、互いに対面する一対の基板と、その一対の基板が対面する間に設けられている液晶層とを有する液晶パネルを含み、一方の基板において他方の基板に対面する面の側に一対の電極が形成されており、当該一対の電極が液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、その一方の基板において他方の基板に対面する面に、他方の基板の側から一方の基板の側へ液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子が形成される液晶表示装置、および、その製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、一対の基板の間に液晶層が封入された液晶パネルを、表示パネルとして有している。液晶パネルは、たとえば、透過型であり、液晶パネルの背面に設けられたバックライトなどの照明装置により出射された照明光を変調して透過させる。そして、その変調した照明光によって画像の表示が、液晶パネルの正面において実施される。
【０００３】
この液晶パネルは、たとえば、アクティブマトリクス方式であり、画素スイッチング素子として機能する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が画素領域に複数形成されているＴＦＴアレイ基板と、そのＴＦＴアレイ基板に対面するように対向する対向基板と、ＴＦＴアレイ基板および対向基板の間に設けられた液晶層とを有する。
【０００４】
このアクティブマトリクス方式の液晶パネルにおいては、画素スイッチング素子が画素電極に電位を入力することによって、画素電極と共通電極との間において生ずる電界を液晶層に印加して、液晶層の液晶分子の配向を変化させる。そして、これにより、その画素を透過する光の透過率を制御し、その透過する光を変調させ、画像の表示を実施する。
【０００５】
このような液晶パネルにおいては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード，ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード，垂直配向モードなどの他、横電界を液晶層に印加するモードとして、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｃｈｉｎｇ）方式など、さまざまな表示モードが知られている。この液晶層に横電界を印加するモードにおいては、視線方向から見た液晶分子の誘電異方性をなく、好適な広視野角特性が実現できる（たとえば、特許文献１参照）。
【０００６】
また、上記のような液晶パネルにおいては、画素スイッチング素子として機能するＴＦＴなどの半導体素子の他に、光を受光して受光データを得る受光素子が画素領域に内蔵されたものが提案されている（たとえば、特許文献２，特許文献３参照）。たとえば、ＰＩＮ型のフォトダイオードが、受光素子として集積化されている。
【０００７】
上記の液晶パネルは、その内蔵する受光素子を位置センサ素子として利用することで、ユーザーインターフェイスとしての機能が実現できる。このタイプの液晶パネルにおいては、液晶パネルの前面に、別途、抵抗膜方式や静電容量方式の外付けのタッチパネルを設置する必要がなくなる。したがって、装置の低コスト化が可能になると共に、小型化および薄型化を容易に実現できる。また、さらに、抵抗膜方式や静電容量方式のタッチパネルを設置した場合には、そのタッチパネルによって画素領域において透過する光が減少する場合や、その光が干渉される場合があるため、表示画像の品質が低下する場合があるが、上記のように位置センサ素子として液晶パネルに受光素子を内蔵することによって、この不具合の発生を防止できる。
【０００８】
この液晶パネルにおいては、たとえば、バックライトから出射された照明光が液晶パネルを透過し、その液晶パネルの正面に触れられたユーザーの指やスタイラスペンなどの被検知体において反射された可視光線を、その内蔵された受光素子が受光する。その後、その受光素子によって得られた受光データに基づいて、液晶パネルの正面において被検知体が接触した座標位置を特定し、その特定された位置に対応する操作が、液晶表示装置自身や、その液晶表示装置を含む電子機器において実施される。
【０００９】
上記のように、液晶パネルに内蔵された受光素子を用いて、被検知体の座標位置を検出する場合には、その受光素子によって得られる受光データは、外光に含まれる可視光線の影響によって、多くのノイズを含む場合がある。また、黒表示などのように、暗い画像を表示する場合には、被検知体によって反射された可視光線が受光素子の受光面に到達しにくいため、可視光線を受光することが困難である。このため、正確に、被検知体の位置について検出をすることが困難な場合がある。
【００１０】
このような不具合を改善するために、赤外線など、可視光線以外の不可視光線を用いる技術が提案されている（たとえば、特許文献４，特許文献５参照）。
【００１１】
ここでは、被検知体から出射される赤外線などの不可視光線を受光素子が受光することによって、受光データを取得し、その取得したデータに基づいて、被検知体の位置を特定している。特に、人間の指は、赤外光波長での表面反射率が高いため、赤外光を用いることが好適である。
【００１２】
【特許文献１】特開２００７−２２６２００号公報
【特許文献２】特開２００６−３８５７号公報
【特許文献３】特開２００７−１２８４９７号公報
【特許文献４】特開２００４−３１８８１９号公報
【特許文献５】特開２００５−２７５６４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ＦＦＳ方式やＩＰＳ方式のように横電界を液晶層に印加する表示モードの場合においては、横電界を液晶層に印加する一対の電極の両者が、ＴＦＴアレイ基板に設けられる。ここでは、その一対の電極の両者は、画素スイッチング素子などの半導体素子を被覆するように形成された平坦化膜上において、互いの間に絶縁膜を介在して形成される。
【００１４】
図２９と図３０は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。図２９と図３０とにおいては、ＦＦＳ方式の液晶パネルを製造する際の製造工程において、ＴＦＴアレイ基板２０１を製造する製造工程を、（Ａ），（Ｂ），（Ｃ），（Ｄ）の順で示している。
【００１５】
まず、図２９（Ａ）に示すように、ガラス基板２０１ｇの表面に画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとの各半導体素子を形成する。
【００１６】
ここでは、たとえば、ポリシリコンを半導体薄膜としたボトムゲート構造のＴＦＴを、画素スイッチング素子３１および周辺回路素子ＳＫとして形成する。また、ＰＩＮ構造のフォトダイオードを、受光素子３２として形成する。
【００１７】
そして、図２９（Ａ）に示すように、その各半導体素子を被覆するように、ガラス基板２０１ｇの表面に平坦化膜６０ａを形成する。
【００１８】
たとえば、アクリル樹脂などの有機材料を用いて、この平坦化膜６０ａを形成する。
【００１９】
つぎに、図２９（Ｂ）に示すように、第１の透明導電膜６２ａｔを形成する。
【００２０】
ここでは、ＩＴＯなどの透明な導電材料を用いて、平坦化膜６０ａを被覆するように、この第１の透明導電膜６２ａｔを形成する。
【００２１】
そして、図２９（Ｂ）に示すように、絶縁膜６０ｂを形成する。
【００２２】
ここでは、たとえば、シリコン窒化膜を、絶縁膜６０ｂとして、第１の透明導電膜６２ａｔを被覆するように形成する。
【００２３】
そして、さらに、図２９（Ｂ）に示すように、第２の透明導電膜６２ｂｔを形成する。
【００２４】
ここでは、ＩＴＯなどの透明な導電材料を用いて、絶縁膜６０ｂを被覆するように、第２の透明導電膜６２ｂｔを形成する。
【００２５】
つぎに、図３０（Ｃ）に示すように、画素電極６２ｂを形成する。
【００２６】
ここでは、第２の透明導電膜６２ｂｔをリソグラフィ技術によってパターン加工することで、画素電極６２ｂを形成する。具体的には、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された領域に対応するように、画素電極６２ｂを形成する。たとえば、平面構造が櫛歯状になるように、第２の透明導電膜６２ｂｔをウェットエッチング処理でパターン加工することによって、画素電極６２ｂを形成する。
【００２７】
つぎに、図３０（Ｄ）に示すように、絶縁膜６０ｂをパターン加工する。
【００２８】
ここでは、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された領域に絶縁膜６０ｂを残し、他の受光素子３２と周辺回路素子ＳＫとが形成された領域に絶縁膜６０ｂを除去するように、リソグラフィ技術によって、絶縁膜６０ｂをパターン加工する。具体的には、ドライエッチング処理によって絶縁膜６０ｂをパターン加工する。たとえば、アルゴン（Ａｒ）で希釈した六フッ化硫黄（ＳＦ６）ガスを、０．５〜１５Ｐａの圧力の下、１５００〜５０００Ｗ、ステージ温度０〜３０℃、エッチング時間３０〜６０秒の条件において、絶縁膜６０ｂをパターン加工する。
【００２９】
そして、図３０（Ｄ）に示すように、共通電極６２ａを形成する。
【００３０】
ここでは、第１の透明導電膜６２ａｔをパターン加工することで、共通電極６２ａを形成する。具体的には、ガラス基板２０１ｇの面において、絶縁膜６０ｂと同様な形状になるように、共通電極６２ａを形成する。たとえば、第１の透明導電膜６２ａｔをウェットエッチング処理し、パターン加工することによって、共通電極６２ａを形成する。
【００３１】
そして、各部が形成されたＴＦＴアレイ基板と対向基板２０２とを貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板と対向基板とのそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板と対向基板とを、間隔を隔てて対面するように貼り合わせる。その後、そのＴＦＴアレイ基板と対向基板との間の間隔に液晶を注入し、液晶層を配向させて液晶パネルを形成する。そして、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
【００３２】
上記のように、ＦＦＳ方式の液晶パネルにおいては、ＴＦＴアレイ基板に画素電極６２ｂと共通電極６２ａとの両者が設けられている。そして、その画素電極６２ｂと共通電極６２ａとの間には、絶縁膜６０ｂが介在している。
【００３３】
上記の液晶パネルにて、受光素子３２が設けられたセンサ領域ＳＡにおいては、絶縁膜６０ｂがドライエッチング処理によって除去されている。このため、そのドライエッチング処理におけるプラズマによって、受光素子３２にダメージが与えられ、受光素子３２の光感度が劣化し、暗電流の発生が増加する不具合が生ずる場合がある。
【００３４】
特に、絶縁膜６０ｂをシリコン窒化膜で形成した場合には、ウェットエッチング処理におけるエッチングレートが低いため、生産効率の低下が生ずる。また、平坦化膜６０ａ上に残渣が残り、受光素子の受光データのＳ／Ｎ比が低下する場合がある。このため、ウェットエッチング処理ではなく、ドライエッチング処理にて、このシリコン窒化膜の絶縁膜６０ｂをパターン加工する場合が多く、上記の不具合の発生が顕在化する場合がある。
【００３５】
したがって、本発明は、受光素子の光感度が向上し、暗電流の発生を抑制可能な液晶表示装置、および、その製造方法を提供する。
【課題を解決するための手段】
【００３６】
本発明は、第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、前記第１基板において前記第２基板に対面する面の側に第１および第２の電極が形成されており、当該第１および第２の電極が前記液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、前記第１基板は、前記第２基板に対面する面に設けられており、前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子と、前記第２基板に対面する面の側において前記受光素子を被覆するように設けられた平坦化膜とを含み、前記第１および第２の電極は、前記画素領域において前記平坦化膜に設けられ、互いの間に絶縁膜が介在しており、前記絶縁膜は、前記平坦化膜の表面において、前記受光素子が設けられたセンサ領域に対応する領域に設けられている。
【００３７】
好適には、前記第１基板は、前記第２基板に対面する面の側に設けられた画素スイッチング素子を含み、前記画素スイッチング素子は、前記画素領域において複数の画素に対応するように複数設けられており、前記平坦化膜は、前記画素スイッチング素子を被覆して形成されており、前記第１電極は、前記画素領域において前記複数の画素に共通する共通電極として前記平坦化膜上に設けられており、前記絶縁膜は、前記第１電極を被覆するように前記平坦化膜上に設けられており、前記第２電極は、前記画素スイッチング素子に接続された画素電極であって、複数の画素に対応するように複数が前記絶縁膜上に設けられている。
【００３８】
好適には、前記液晶パネルは、前記画素領域の周辺に位置する周辺領域において、前記画素スイッチング素子と前記受光素子とを駆動する周辺駆動回路が、前記第１基板に形成されており、前記第１および第２の電極は、前記周辺領域において形成されず、前記画素領域において形成されている。
【００３９】
好適には、前記液晶パネルにおいて前記第２基板側の面に移動された被検知体の位置を検出する位置検出部を含み、前記受光素子は、前記画素領域において複数が配置されており、前記位置検出部は、前記複数の受光素子によって生成された受光データに基づいて、前記被検知体の位置を検出する。
【００４０】
好適には、前記液晶パネルにおいて前記第１基板側の面に照明光を出射する照明部を含み、前記液晶パネルは、前記照明部によって出射された照明光が、前記第１基板側の面から前記第２基板側の面へ透過し、当該透過した光によって前記画素領域において画像を表示するように構成されており、前記受光素子は、前記照明部によって出射され、前記液晶パネルを透過した照明光が、前記被検知体によって反射された反射光を前記受光面において受光する。
【００４１】
好適には、前記照明部は、可視光線と不可視光線とを前記照明光として出射するように構成されている。
【００４２】
本発明は、第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、画素領域において前記液晶層に横電界を印加する第１および第２の電極が、前記第１基板において前記第２基板に対面する面の側に設けられる液晶表示装置の製造方法において、前記画素領域にて前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子を、前記第１基板において前記第２基板に対面する面に形成する工程と、前記画素領域にて前記受光素子を被覆する平坦化膜を、前記第１基板において前記第２基板に対面する面に形成する工程と、前記画素領域にて前記第１および第２の電極の間に介在する絶縁膜を、前記第１基板において前記第２基板に対面する面に形成する工程とを有し、前記絶縁膜を形成する工程においては、前記平坦化膜の表面にて前記受光素子が設けられたセンサ領域に対応する領域に前記絶縁膜を形成し、前記センサ領域において前記平坦化膜の表面に形成された前記絶縁膜について除去するエッチング処理を実施しない。
【００４３】
本発明においては、画素領域にて受光素子が設けられたセンサ領域において、平坦化膜の表面に絶縁膜を形成し、そのセンサ領域において平坦化膜の表面に形成された絶縁膜について除去するドライエッチング処理を実施しない。
【発明の効果】
【００４４】
本発明によれば、受光素子の光感度が向上し、暗電流の発生を抑制可能な液晶表示装置、および、その製造方法を提供する。
【発明を実施するための最良の形態】
【００４５】
本発明にかかる実施形態の一例について説明する。
【００４６】
＜実施形態１＞
（液晶表示装置の構成）
図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【００４７】
本実施形態の液晶表示装置１００は、図１に示すように、液晶パネル２００と、バックライト３００と、データ処理部４００とを有する。各部について順次説明する。
【００４８】
液晶パネル２００は、アクティブマトリクス方式であり、図１に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。
【００４９】
この液晶パネル２００においては、ＴＦＴアレイ基板２０１と対向基板２０２とが、互いに間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。
【００５０】
そして、液晶パネル２００は、図１に示すように、ＴＦＴアレイ基板２０１の側に位置するようにバックライト３００が配置されており、ＴＦＴアレイ基板２０１において対向基板２０２に対面している面とは反対側の面に、バックライト３００から出射された照明光Ｒが照射される。
【００５１】
図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【００５２】
液晶パネル２００は、図２に示すように、画素領域ＰＡと、周辺領域ＣＡとを有する。
【００５３】
液晶パネル２００において画素領域ＰＡには、図２に示すように、複数の画素Ｐが面に沿って配置されている。具体的には、画素領域ＰＡにおいては、複数の画素Ｐが、ｘ方向と、ｘ方向に垂直なｙ方向とのそれぞれに、マトリクス状に並ぶように配置されている。
【００５４】
この画素領域ＰＡにおいては、液晶パネル２００の背面側に設置されたバックライト３００が出射した照明光Ｒを、第１の偏光板２０６を介して背面から受け、その背面から受けた照明光Ｒが透過する。そして、液晶パネル２００を透過した照明光Ｒが第２の偏光板２０７を透過し、画像表示が実行される。つまり、液晶パネル２００は、透過型である。
【００５５】
また、液晶表示装置１００は、たとえば、ノーマリ・ブラック方式であり、液晶パネル２００において液晶層２０３に電圧を加えない時に光透過率が低下して黒表示が実施され、一方で、液晶層２０３に電圧を加えた時に光透過率が上がり、白表示が実施されるように、第１の偏光板２０６と第２の偏光板２０７とが配置されている。たとえば、第１の偏光板２０６と第２の偏光板２０７とは、互いの透過軸がクロスニコルになるように、配置されている。
【００５６】
また、詳細については後述するが、本実施形態の液晶パネル２００は、ＦＦＳ方式であり、ＴＦＴアレイ基板２０１において対向基板２０２に対面する面の側に、画素電極（図示無し）と共通電極（図示無し）が形成されており、液晶層２０３においては、液晶分子が水平配向されている。このため、画素領域ＰＡにおいては、画素電極（図示無し）と共通電極（図示無し）とが液晶層２０３に横電界を印加することによって、液晶層２０３の液晶分子の長尺方向の向きを変えて、画像が表示される。
【００５７】
具体的には、画素領域ＰＡにおいては、複数の画素Ｐに対応するように、複数の画像スイッチング素子（図示無し）がＴＦＴアレイ基板２０１に設けられている。そして、複数の画素Ｐに対応するように、カラーフィルタ層（図示無し）が対向基板２０２に設けられている。この画素領域ＰＡにおいては、画素スイッチング素子が画素Ｐをスイッチング制御することによって、第１の偏光板２０６を介して背面において入射する照明光Ｒを変調する。たとえば、ポリシリコンを半導体薄膜とするＴＦＴが、画素スイッチング素子として形成され、画素Ｐをスイッチング制御する。そして、その変調された照明光Ｒが、カラーフィルタ層によって着色され、第２の偏光板２０７を介して、正面側から出射し、画素領域ＰＡにおいてカラー画像が表示される。
【００５８】
また、本実施形態の画素領域ＰＡにおいては、複数の画素Ｐに対応するように、受光素子（図示無し）が形成されている。たとえば、フォトダイオード（図示無し）を含むように、受光素子が形成されている。そして、液晶パネル２００においてバックライト３００が設置された背面に対して反対側となる正面に、ユーザーの指やタッチペンなどの被検知体Ｆが接触または近接した際に、その被検知体Ｆによって反射される反射光Ｈを受光素子が受光し、受光データを生成するように構成されている。すなわち、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう反射光Ｈを受光素子が受光し、光電変換することによって、受光データを生成する。
【００５９】
液晶パネル２００において周辺領域ＣＡは、図２に示すように、画素領域ＰＡの周辺を囲うように位置している。この周辺領域ＣＡにおいては、図２に示すように、表示用垂直駆動回路１１と、表示用水平駆動回路１２と、センサ用垂直駆動回路１３と、センサ用水平駆動回路１４とが、周辺回路として形成されている。たとえば、画素スイッチング素子３１と同様に、ポリシリコンを半導体薄膜とするＴＦＴが、この周辺回路を構成する周辺回路素子として形成されている。
【００６０】
そして、画素領域ＰＡにおいて画素Ｐに対応するように設けられた複数の画素スイッチング素子を、表示用垂直駆動回路１１および表示用水平駆動回路１２が駆動し、画像表示を実行する。そして、これと共に、画素領域ＰＡにおいて画素Ｐに対応するように設けられた複数の受光素子（図示無し）を、センサ用垂直駆動回路１３とセンサ用水平駆動回路１４とが駆動し、受光データを収集する。
【００６１】
具体的には、表示用垂直駆動回路１１は、ｙ方向において複数の画素Ｐに対応するように形成された画素スイッチング素子に、接続されている。そして、表示用垂直駆動回路１１は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の画素スイッチング素子に、走査信号を、順次、供給する。ここでは、ｘ方向に並ぶ複数の画素Ｐに対応して形成された複数の画素スイッチング素子のそれぞれにゲート線（図示無し）が接続され、そのゲート線が垂直方向ｙに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用垂直駆動回路１１は、その複数のゲート線を順次選択するように、走査信号を供給する。
【００６２】
表示用水平駆動回路１２は、ｘ方向において複数の画素Ｐに対応するように形成された各画素スイッチング素子（図示無し）に接続されている。そして、表示用水平駆動回路１２は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の画素スイッチング素子のそれぞれに、映像データ信号を順次供給する。ここでは、垂直方向ｙに並ぶ複数の画素Ｐに対応して形成された複数の画素スイッチング素子のそれぞれに信号線（図示無し）が接続され、その信号線が水平方向ｘに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用水平駆動回路１２は、その複数の信号線に、順次、映像データ信号を供給する。そして、表示用垂直駆動回路１１によって走査信号が供給された画素スイッチング素子を介して、その映像データ信号が液晶層２０３に印加され、画像表示が実行される。
【００６３】
センサ用垂直駆動回路１３は、ｙ方向において複数の画素Ｐに対応するように形成された複数の受光素子（図示無し）に接続されている。そして、センサ用垂直駆動回路１３は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の受光素子において、受光データを読み出す受光素子を選択するように走査信号を供給する。ここでは、ｘ方向に並ぶ複数の受光素子のそれぞれに対応するように、ゲート線（図示無し）が設けられ、そのゲート線がｙ方向に並ぶ複数の受光素子に対応するように複数形成されており、センサ用垂直駆動回路１３は、その複数のゲート線を順次選択するように走査信号を供給する。
【００６４】
センサ用水平駆動回路１４は、ｘ方向において複数の画素Ｐに対応するように形成された複数の受光素子（図示無し）に接続されている。そして、センサ用水平駆動回路１４は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の受光素子から受光データを、順次、読み出す。ここでは、ｙ方向に並ぶ複数の画素Ｐに対応して形成された複数の受光素子のそれぞれに、信号線（図示無し）が接続され、その信号線がｘ方向に並ぶ複数の画素Ｐに対応するように複数形成されており、センサ用水平駆動回路１４は、その複数の信号線を介して受光素子から、順次、受光データを読み出す。具体的には、センサ用垂直駆動回路１３によって走査信号が供給され、選択された受光素子から受光データを、順次、読み出す。
【００６５】
バックライト３００は、図１に示すように、液晶パネル２００の背面に対面しており、その液晶パネル２００の背面に照明光Ｒを出射する。
【００６６】
具体的には、バックライト３００は、液晶パネル２００を構成するＴＦＴアレイ基板２０１の側に配置されており、そのＴＦＴアレイ基板２０１において対向基板２０２に対面している面に対して反対側の面に、照明光Ｒを照射する。つまり、バックライト３００は、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ向かうように照明光Ｒを照明する。
【００６７】
データ処理部４００は、図１に示すように、制御部４０１と、位置検出部４０２とを有する。データ処理部４００は、コンピュータを含み、プログラムによってコンピュータが各部として動作するように構成されている。
【００６８】
データ処理部４００の制御部４０１は、液晶パネル２００とバックライト３００との動作を制御するように構成されている。制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に複数設けられた画素スイッチング素子（図示無し）の動作を制御する。たとえば、線順次駆動を実行させる。また、制御部４０１は、外部から供給される駆動信号に基づいて、バックライト３００に制御信号を供給することによって、バックライト３００の動作を制御し、バックライト３００から照明光Ｒを照射する。このように、制御部４０１は、液晶パネル２００とバックライト３００との動作を制御することによって、液晶パネル２００の画素領域ＰＡに画像を表示する。
【００６９】
このほかに、制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に位置センサ素子として複数設けられた受光素子（図示無し）の動作を制御し、その受光素子から受光データを収集する。たとえば、線順次駆動を実行させて、複数の受光素子から受光データを順次収集する。
【００７０】
データ処理部４００の位置検出部４０２は、液晶パネル２００に複数設けられた受光素子（図示無し）から収集した受光データに基づいて、液晶パネル２００の正面側において、画素領域ＰＡにユーザーの指やタッチペンなどの被検知体が接触または近接した位置を検出する。たとえば、受光データの信号強度が基準値よりも大きい座標位置を、被検知体Ｆが画素領域ＰＡにおいて接触した座標位置として検出する。
【００７１】
（ＴＦＴアレイ基板の構成）
図３は、本発明にかかる実施形態１において、ＴＦＴアレイ基板２０１の要部を模式的に示す断面図である。
【００７２】
図３に示すように、ＴＦＴアレイ基板２０１は、ガラス基板２０１ｇを含む。ガラス基板２０１ｇは、光を透過する絶縁体の基板であり、ガラスにより形成されている。そして、このガラス基板２０１ｇにて対向基板２０２に対面する側の面には、図３に示すように、画素スイッチング素子３１と、受光素子３２と、周辺回路素子ＳＫと、平坦化膜６０ａと、絶縁膜６０ｂと、共通電極６２ａと、画素電極６２ｂとが形成されている。
【００７３】
ＴＦＴアレイ基板２０１に設けられた各部について順次説明する。
【００７４】
画素スイッチング素子３１は、図３に示すように、画素領域ＰＡの表示領域ＴＡに形成されている。
【００７５】
図４は、本発明にかかる実施形態１において、画素スイッチング素子３１を示す断面図である。
【００７６】
図４に示すように、画素スイッチング素子３１は、ゲート電極４５と、ゲート絶縁膜４６ｇと、半導体層４８とを含み、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のボトムゲート型ＴＦＴとして形成されている。たとえば、Ｎチャネル型のＴＦＴとして形成されている。
【００７７】
具体的には、画素スイッチング素子３１において、ゲート電極４５は、モリブデン（Ｍｏ），チタン（Ｔｉ）、タンタル（Ｔａ）などの金属材料を用いて、層厚が６０〜９０ｎｍになるように形成されている。ここでは、図４に示すように、ゲート電極４５は、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｇを介して、半導体層４８のチャネル領域４８Ｃに対面するように設けられている。
【００７８】
また、画素スイッチング素子３１において、ゲート絶縁膜４６ｇは、図４に示すように、たとえば、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとを積層して、ゲート電極４５を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜４６ｇａを４０ｎｍ厚、シリコン酸化膜４６ｇｂを５０ｎｍ厚になるように形成する。
【００７９】
また、画素スイッチング素子３１において、半導体層４８は、たとえば、ポリシリコンで形成されている。たとえば、２０〜１６０ｎｍ厚のポリシリコン薄膜を、半導体層４８として形成する。この半導体層４８においては、図４に示すように、ゲート電極４５に対応するようにチャネル領域４８Ｃが形成されると共に、そのチャネル領域４８Ｃを挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。この一対のソース・ドレイン領域４８Ａ，４８Ｂは、チャネル領域４８Ｃを挟むように一対の低濃度不純物領域４８ＡＬ，４８ＢＬが形成され、さらに、その低濃度不純物領域４８ＡＬ，４８ＢＬよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨ，４８ＢＨが、その一対の低濃度不純物領域４８ＡＬ，４８ＢＬを挟むように形成されている。
【００８０】
そして、画素スイッチング素子３１において、ソース電極５３とドレイン電極５４とのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。ここでは、図４に示すように、層間絶縁膜４９が半導体層４８を被覆するように設けられており、ソース電極５３は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、一方のソース・ドレイン領域４８Ａに電気的に接続するように設けられている。そして、同様に、ドレイン電極５４は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、他方のソース・ドレイン領域４８Ｂに電気的に接続するように設けられている。
【００８１】
受光素子３２は、図３に示すように、画素領域ＰＡのセンサ領域ＳＡに形成されている。
【００８２】
図５は、本発明にかかる実施形態１において、受光素子３２を示す断面図である。
【００８３】
図５に示すように、受光素子３２は、ＰＩＮ構造のフォトダイオードであり、ゲート電極４３と、そのゲート電極４３上に設けられたゲート絶縁膜４６ｓと、そのゲート絶縁膜４６ｓを介してゲート電極４３に対面する半導体層４７とを含む。
【００８４】
この受光素子３２において、ゲート電極４３は、たとえば、モリブデンなどの金属材料を用いて形成されており、遮光層としての機能が付加されている。ここでは、図５に示すように、ゲート電極４３は、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｓを介して、半導体層４７のｉ層４７ｉに対面するように設けられている。
【００８５】
また、受光素子３２において、ゲート絶縁膜４６ｓは、シリコン窒化膜４６ｓａとシリコン酸化膜４６ｓｂを積層して、ゲート電極４３を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜４６ｓａを４０ｎｍ厚、シリコン酸化膜４６ｓｂを５０ｎｍ厚になるように形成する。
【００８６】
また、受光素子３２において、半導体層４７は、たとえば、ポリシリコンで形成されている。たとえば、２０〜１６０ｎｍ厚のポリシリコン薄膜を、半導体層４７として形成する。そして、半導体層４７は、図５に示すように、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉとを含む。ここでは、半導体層４７は、ｐ層４７ｐとｎ層４７ｎの間に、高抵抗のｉ層４７ｉが介在するように設けられている。ｐ層４７ｐは、たとえば、ホウ素イオンなどのｐ型不純物がドープされている。また、ｉ層４７ｉは、光電変換層であって、受光面ＪＳａを有し、その受光面ＪＳａにおいて光を受光し、光電変換が実施される。また、ｎ層４７ｎは、リンイオンなどのｎ型不純物がドープされている。ここでは、ｎ層４７ｎは、リーク電流の低減化のために、ｎ型不純物が高濃度にドープされた高濃度領域４７ｎｈと、高濃度領域４７ｎｈよりも低濃度にｎ型不純物がドープされた低濃度領域４７ｎｌとを有し、低濃度領域４７ｎｌが高濃度領域４７ｎｈとｉ層４７ｉとの間に介在するように形成されている。
【００８７】
そして、受光素子３２において、アノード電極５１とカソード電極５２とのそれぞれは、アルミニウムを用いて形成されている。ここでは、図５に示すように、層間絶縁膜４９が半導体層４７を被覆するように設けられており、アノード電極５１は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｐ層４７ｐに電気的に接続するように設けられている。そして、同様に、カソード電極５２は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｎ層４７ｎに電気的に接続するように設けられている。
【００８８】
周辺回路素子ＳＫは、図３に示すように、周辺領域ＣＡに形成されている。
【００８９】
この周辺回路素子ＳＫは、画素スイッチング素子３１と同様に、ボトムゲート型ＴＦＴとして形成されている。たとえば、Ｐチャネル型のＴＦＴとして形成されている。
【００９０】
平坦化膜６０ａは、図３に示すように、画素領域ＰＡおよび周辺領域ＣＡに形成されている。ここでは、平坦化膜６０ａは、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとを被覆するようにガラス基板２０１ｇの面に形成されており、そのガラス基板２０１ｇの面に表面が沿うように平坦化している。たとえば、アクリル系樹脂を１〜３μｍ厚になるように成膜することによって、この平坦化膜６０ａが形成される。
【００９１】
絶縁膜６０ｂは、図３に示すように、画素領域ＰＡおよび周辺領域ＣＡに形成されている。つまり、絶縁膜６０ｂは、平坦化膜６０ａの表面において、受光素子３２が設けられたセンサ領域ＳＡに対応する領域に設けられている。また、絶縁膜６０ｂは、平坦化膜６０ａの表面において、画素スイッチング素子３１が形成された表示領域ＴＡに対応する領域にて、共通電極６２ａを被覆するように設けられている。この絶縁膜６０ｂは、たとえば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜（ＳｉＯｘＮｙ）を用いて形成されいている。
【００９２】
共通電極６２ａは、画素領域ＰＡにおいて複数の画素Ｐに共通する電極であり、図３に示すように、周辺領域ＣＡに形成されず、画素領域ＰＡの表示領域ＴＡにおいて、平坦化膜６０ａの上に設けられている。共通電極６２ａは、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されている。ここでは、共通電極６２ａは、絶縁膜６０ｃを介して画素電極６２ｂに対面している。本実施形態においては、共通電極６２ａは、画素領域ＰＡのセンサ領域ＳＡと、周辺領域ＣＡとに形成されず、画素領域ＰＡにおいて画像表示が実行される表示領域ＴＡに形成されている。
【００９３】
画素電極６２ｂは、画素スイッチング素子３１に電気的に接続された電極であって、複数の画素Ｐに対応するように、画素領域ＰＡにおいて、複数が設けられている。ここでは、画素電極６２ｂは、図３に示すように、周辺領域ＣＡに形成されず、画素領域ＰＡの表示領域ＴＡにおいて、共通電極６２ａを被覆するように形成された絶縁膜６０ｂの上に設けられている。画素電極６２ｂは、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されており、画素スイッチング素子３１のドレイン電極５４に電気的に接続されている。そして、画素電極６２ｂは、画素スイッチング素子３１から映像信号として供給される電位によって、共通電極６２ａとの間において、横電界を生じさせ、液晶層２０３に電圧を印加する。
【００９４】
図６は、本発明にかかる実施形態１において、画素電極６２ｂを示す平面図である。
【００９５】
本実施形態においては、液晶パネル２００がＦＦＳ方式であるので、画素電極６２ｂは、図６に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面するｘｙ面において、櫛歯形状に形成されている。
【００９６】
具体的には、図６に示すように、画素電極６２ｂは、基幹部６２ｂｋと、枝部６２ｂｅとを有する。
【００９７】
基幹部６２ｂｋは、図６に示すように、ｘ方向に延在している。そして、たとえば、基幹部６２ｂｋの中央部分において、コンタクト（図示無し）が設けられ、そのコントクトによって、画素スイッチング素子３１のドレイン電極に電気的に接続されている。
【００９８】
枝部６２ｂｅは、図６に示すように、ｙ方向に延在している。この枝部６２ｂｅは、図６に示すように、ｘ方向において、複数が間隔を隔てて並ぶように配置されており、その複数のそれぞれは、一端部が基幹部６２ｂｋに接続され、ｙ方向において互いに平行になるように延在している。
【００９９】
（バックライトの構成）
図７は、本発明にかかる実施形態１において、バックライト３００を模式的に示す断面図である。図８は、本発明にかかる実施形態１において、バックライト３００の要部を模式的に示す斜視図である。
【０１００】
図７に示すように、バックライト３００は、光源３０１と、導光板３０２とを有しており、液晶パネル２００の画素領域ＰＡの全面を照明するように、照明光Ｒを出射する。
【０１０１】
光源３０１は、図７に示すように、光を照射する照射面ＥＳを含み、この照射面ＥＳが、導光板３０２において光が入射される入射面ＩＳに対面するように配置されている。ここでは、導光板３０２の側面に設けられている入射面ＩＳに、光源３０１の照射面ＥＳが対面している。そして、光源３０１は、制御信号が制御部４０１から供給され、その制御信号に基づいて、発光動作を実施するように構成されている。
【０１０２】
本実施形態においては、光源３０１は、図８に示すように、可視光源３０１ａと、赤外光源３０１ｂとを有する。
【０１０３】
可視光源３０１ａは、たとえば、白色ＬＥＤであり、白色の可視光線を照射するように構成されている。この可視光源３０１ａは、図８に示すように、導光板３０２の入射面ＩＳに照射面ＥＳが対面するように配置されており、その導光板３０２の入射面ＩＳに照射面ＥＳから可視光線を照射する。ここでは、可視光源３０１ａは、複数であり、その複数が、導光板３０２の入射面ＩＳに沿うように並べられて配置されている。
【０１０４】
赤外光源３０１ｂは、たとえば、赤外線ＬＥＤであり、赤外光線を照射するように構成されている。この赤外光源３０１ｂは、図８に示すように、導光板３０２の入射面ＩＳに照射面ＥＳが対面するように配置されており、その導光板３０２の入射面ＩＳに照射面ＥＳから赤外光線を照射する。たとえば、中心波長が８５０ｎｍである赤外光線を照射する。ここでは、可視光源３０１ａは、たとえば、単数であり、可視光源３０１ａが設けられた導光板３０２の入射面ＩＳにおいて、その可視光源３０１ａと並ぶように配置されている。本実施形態においては、図８に示すように、赤外光源３０１ｂは、可視光源３０１ａが設けられた導光板３０２の入射面ＩＳにおいて、略中央部分になるように配置されている。
【０１０５】
導光板３０２は、図７に示すように、入射面ＩＳに光源３０１の照射面ＥＳが対面するように設けられており、その照射面ＥＳから照射された光が入射される。そして、導光板３０２は、その入射面ＩＳに入射された光を導光する。そして、その導光した光を、入射面ＩＳに対して直交するように設けられた出射面ＰＳ１から照明光Ｒとして出射する。導光板３０２は、液晶パネル２００の背面に対面するように配置され、その液晶パネル２００の背面に向かって、出射面ＰＳ１から照明光Ｒを出射する。この導光板３０２は、たとえば、アクリル樹脂など、光透過性が高い透明な材料を用いて、射出成型により形成される。
【０１０６】
本実施形態においては、導光板３０２は、可視光源３０１ａから出射された可視光線と、赤外光源３０１ｂから出射された赤外光線との両者が、入射面ＩＳに入射され、その入射面ＩＳから入射された可視光線と赤外光線とを導光する。そして、その導光した可視光線と赤外光線とが、出射面ＰＳ１から照明光Ｒとして出射される。そして、上記のように、透過型の液晶パネル２００の画素領域ＰＡにおいて画像が表示される。
【０１０７】
導光板３０２は、図７に示すように、光学フィルム３０３と反射フィルム３０４とが設けられている。
【０１０８】
光学フィルム３０３は、図７に示すように、導光板３０２において出射面ＰＳ１に対面するように設けられている。光学フィルム３０３は、導光板３０２の出射面ＰＳ１から出射される照明光Ｒを受け、その光学特性を変調するように構成されている。
【０１０９】
本実施形態においては、光学フィルム３０３は、拡散シート３０３ａとプリズムシート３０３ｂとを有しており、拡散シート３０３ａとプリズムシート３０３ｂとが導光板３０２の側から順次配置されている。そして、拡散シート３０３ａは、導光板３０２の出射面ＰＳから出射される光を拡散し、プリズムシート３０３ｂは、その拡散された光を導光板３０２の出射面ＰＳの法線方向ｚに沿うように集光する。このようにすることで、光学フィルム３０３は、導光板３０２から出射された光を、平面光の照明光Ｒとして液晶パネル２００の裏面へ出射する。
【０１１０】
反射フィルム３０４は、図７に示すように、導光板３０２において出射面ＰＳに対して反対側に位置する面に対面するように設けられている。反射フィルム３０４は、導光板３０２において出射面ＰＳ１に対して反対側に位置する面ＰＳ２から出射される光を受けて、導光板３０２の出射面ＰＳ１の側へ、その光を反射する。
【０１１１】
（動作）
上記の液晶表示装置１００において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の動作について説明する。
【０１１２】
図９と図１０は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。ここで、図９は、液晶層２０３への電圧の印加がオフ状態である場合を示しており、一方で、図１０は、液晶層２０３への電圧の印加がオン状態である場合を示している。図９と図１０においては、要部を記載し、その他の部分については、記載を省略している。また、図９と図１０において、（ａ）は、断面図であり、（ｂ）は平面図である。
【０１１３】
液晶層２０３への電圧の印加がオフ状態である場合について説明する。
【０１１４】
この場合には、図９（ａ），（ｂ）に示すように、液晶パネル２００の表示領域ＴＡにおいては、液晶層２０３は、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。本実施形態においては、表示方式がノーマリ・ブラック方式になるように、各部が構成されている。このため、液晶パネル２００の表示領域ＴＡにおいては、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、第２の偏光板２０７を透過しないで吸収され、黒表示が実施される。
【０１１５】
一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、第２の偏光板２０７を透過する。
【０１１６】
これに対して、液晶パネル２００のセンサ領域ＳＡにおいては、図９（ａ），（ｂ）に示すように、液晶層２０３は、表示領域ＴＡの場合と同様に、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。このため、バックライト３００から照明された照明光Ｒにおいても、可視光線ＶＲは、液晶パネル２００を透過しない。
【０１１７】
一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、センサ領域ＳＡにて第２の偏光板２０７を透過する。このため、人体の指などの被検知体Ｆが画素領域ＰＡに接触もしくは移動された場合には、図９（ａ）に示すように、その透過した赤外光線ＩＲが、被検知体Ｆによって反射される。照明光Ｒの光路にある平坦化膜６０ａなどの各部材は、赤外光線ＩＲに対する吸収係数が小さく、ほぼゼロであるので、反射光Ｈは、赤外光線ＩＲを多く含んでいる。このため、その赤外光線ＩＲを多く含む反射光Ｈを、液晶パネル２００に設けられた受光素子３２が受光する。
【０１１８】
ここでは、受光面ＪＳａへ向かう反射光Ｈを受光素子３２が受光面ＪＳａで受光し、光電変換する。そして、その光電変換によって生じた電荷による受光データが、周辺回路によって読み出される。
【０１１９】
そして、上述したように、その読み出した受光データを用いて、位置検出部４０２が、液晶パネル２００の正面側において画素領域ＰＡに位置する被検知体Ｆの像をイメージングし、そのイメージングした画像から、被検知体Ｆの位置を検出する。
【０１２０】
液晶層２０３への電圧の印加がオン状態である場合について説明する。
【０１２１】
この場合には、図１０（ａ），（ｂ）に示すように、液晶パネル２００の表示領域ＴＡにおいては、液晶層２０３は、水平配向された液晶分子の長尺方向が、ｙ方向とは異なる方向に傾く。このため、液晶パネル２００の表示領域ＴＡにおいては、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、第２の偏光板２０７を透過し、白表示が実施される。また、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲについても、第２の偏光板２０７を透過する。
【０１２２】
これに対して、液晶パネル２００のセンサ領域ＳＡにおいては、画素電極６２ｂおよび共通電極６２ａが形成されておらず、液晶層２０３に電圧が印加されないため、液晶層２０３への電圧の印加がオフ状態である場合と同様に、液晶層２０３は、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。このため、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、液晶パネル２００を透過しない。
【０１２３】
一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、上記と同様に、図１０に示すように、センサ領域ＳＡにて第２の偏光板２０７を透過する。このため、人体の指などの被検知体Ｆが画素領域ＰＡに接触もしくは移動された場合には、図１０に示すように、その透過した赤外光線ＩＲが、被検知体Ｆによって反射され、その反射光Ｈを、液晶パネル２００に設けられた受光素子３２が受光する。そして、受光面ＪＳａへ向かう反射光Ｈを受光素子３２が受光面ＪＳａで受光し、光電変換することによって生ずる受光データが、周辺回路によって読み出される。
【０１２４】
そして、上述したように、その受光素子３２から読み出した受光データを用いて、位置検出部４０２が、液晶パネル２００の正面側において画素領域ＰＡに位置する被検知体Ｆの像をイメージングし、そのイメージングした画像から、被検知体Ｆの位置を検出する。
【０１２５】
（製造方法）
上記の液晶パネル２００について製造する製造方法を説明する。
【０１２６】
図１１と図１２と図１３とのそれぞれは、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。図１１と図１２と図１３とにおいては、本実施形態の液晶パネル２００を製造する際において、ＴＦＴアレイ基板２０１を製造する製造工程について、（Ａ），（Ｂ），（Ｃ），（Ｄ），（Ｅ），（Ｆ）の順で示している。
【０１２７】
まず、図１１（Ａ）に示すように、ガラス基板２０１ｇの表面に画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとの各半導体素子を形成する。
【０１２８】
ここでは、上述したように、たとえば、ポリシリコンを半導体薄膜としたボトムゲート構造のＴＦＴを、画素スイッチング素子３１および周辺回路素子ＳＫとして形成する。また、同様に、たとえば、ポリシリコンを半導体薄膜としたＰＩＮ構造のフォトダイオードを、受光素子３２として形成する。本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造する。
【０１２９】
具体的には、画素領域ＰＡの表示領域ＴＡに画素スイッチング素子３１を形成する。また、画素領域ＰＡのセンサ領域ＳＡに受光素子３２を形成する。また、周辺領域ＣＡに周辺回路を構成する周辺回路素子ＳＫを形成する。
【０１３０】
そして、図１１（Ａ）に示すように、ガラス基板２０１ｇの表面に平坦化膜６０ａを形成する。
【０１３１】
ここでは、画素領域ＰＡおよび周辺領域ＣＡにおいて、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとを被覆するように、平坦化膜６０ａをガラス基板２０１ｇの面に形成し、そのガラス基板２０１ｇの面に沿うように表面を平坦化している。
【０１３２】
たとえば、アクリル系樹脂を１〜３μｍ厚になるように成膜することによって、この平坦化膜６０ａを形成する。
【０１３３】
つぎに、図１１（Ｂ）に示すように、第１の透明導電膜６２ａｔを形成する。
【０１３４】
ここでは、ＩＴＯなどの透明な導電材料を用いて、平坦化膜６０ａを被覆するように、この第１の透明導電膜６２ａｔを形成する。
【０１３５】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に形成された平坦化膜６０ａの表面に、第２の透明導電膜６２ｂｔを形成する。
【０１３６】
つぎに、図１２（Ｃ）に示すように、共通電極６２ａを形成する。
【０１３７】
ここでは、第１の透明導電膜６２ａｔをパターン加工することで、共通電極６２ａを形成する。
【０１３８】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡにおいては、第１の透明導電膜６２ａｔを残し、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫとが形成された周辺領域ＣＡとにおいては、第１の透明導電膜６２ａｔを除去するように、第１の透明導電膜６２ａｔをリソグラフィ技術によってパターン加工し、ガラス基板２０１ｇの面に共通電極６２ａを形成する。たとえば、第１の透明導電膜６２ａｔをウェットエッチング処理し、パターン加工することによって、共通電極６２ａを形成する。
【０１３９】
つぎに、図１２（Ｄ）に示すように、絶縁膜６０ｂを形成する。
【０１４０】
ここでは、たとえば、シリコン窒化膜を、絶縁膜６０ｂとして、第１の透明導電膜６２ａｔを被覆するように形成する。
【０１４１】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に絶縁膜６０ｂを形成する。
【０１４２】
つぎに、図１３（Ｅ）に示すように、第２の透明導電膜６２ｂｔを形成する。
【０１４３】
ここでは、ＩＴＯなどの透明な導電材料を用いて、絶縁膜６０ｂを被覆するように、第２の透明導電膜６２ｂｔを形成する。
【０１４４】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に第２の透明導電膜６２ｂｔを形成する。
【０１４５】
つぎに、図１３（Ｆ）に示すように、画素電極６２ｂを形成する。
【０１４６】
ここでは、第２の透明導電膜６２ｂｔをリソグラフィ技術によってパターン加工することで、画素電極６２ｂを形成する。
【０１４７】
具体的には、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された表示領域ＴＡに対応するように、画素電極６２ｂを形成する。本実施形態においては、上述したように、平面構造が櫛歯状になるように、第２の透明導電膜６２ｂｔをウェットエッチング処理でパターン加工することによって、画素電極６２ｂを形成する。
【０１４８】
そして、上記のように各部が形成されたＴＦＴアレイ基板を、別途形成した対向基板２０２に貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板と対向基板とにおいて対面させる面のそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板と対向基板とを、間隔を隔てて対面するように貼り合わせる。
【０１４９】
その後、そのＴＦＴアレイ基板と対向基板との間の間隔に液晶を注入し、液晶層を配向させて液晶パネルを形成する。そして、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
【０１５０】
以上のように、本実施形態においては、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をしない。
【０１５１】
このため、ドライエッチング処理の実施によって絶縁膜６０ｂを除去した場合には、前述したように、そのドライエッチング処理におけるプラズマによって、受光素子３２にダメージが与えられ、受光素子３２の光感度が劣化し、暗電流の発生が増加する不具合が発生する場合があるが、本実施形態においては、このドライエッチング処理について実施をしないため、この不具合の発生を防止できる。
【０１５２】
図１４は、本発明にかかる実施形態における受光素子の光電流−バイアス電圧特性を示す図である。一方で、図１５は、本発明にかかる実施形態と異なり、図２９および図３０において示したように、平坦化膜６０ａの表面に形成された絶縁膜６０ｂをドライエッチング処理で除去した場合における受光素子の光電流−バイアス電圧特性を示す図である。図１４と図１５とにおいて、横軸は、バイアス電圧Ｖｎｐ（Ｖ）を示し、縦軸は、電流Ｉｎｐ（Ａ）であり、光電流と暗電流とのそれぞれを示している。ここでは、一定の光量の照射下で、受光素子３２のｎ層４７ｎとゲート電極４３への電位を同電位にし、ｎ層４７ｎとｐ層４７ｐとの間に印加する逆方向バイアス電圧を変化させて、本特性を測定した。
【０１５３】
図１４と図１５とに示すように、絶縁膜６０ｂをドライエッチング処理で除去しない場合と、絶縁膜６０ｂをドライエッチング処理で除去した場合とを比較すると、低バイアス電圧において得られる光電流が異なる。ここでは、本実施形態のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合は、絶縁膜６０ｂをドライエッチング処理で除去した場合と比較して、低バイアス電圧においても、高い値の光電流が得られる。本実施形態のように絶縁膜６０ｂをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子３２にダメージが与えられないために、ＰＩＮ接合部で欠陥準位が発生しない。よって、本実施形態においては、光照射時に欠陥準位において電子−正孔対がトラップされることがないので、上記のように好適な結果を得ることができる。
【０１５４】
また、図１４と図１５とに示すように、本実施形態のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合は、絶縁膜６０ｂをドライエッチング処理で除去した場合と比較して、暗電流の発生が少ない。上記のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子３２にダメージが与えられないために、ＰＩＮ接合部で欠陥準位が発生しない。よって、本実施形態においては、逆バイアス時に、その欠陥準位を介してリーク電流が増大することがないので、上記のような好適な結果を得ることができる。
【０１５５】
したがって、本実施形態は、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０１５６】
また、本実施形態においては、有機材料の平坦化膜６０ａ上に無機材料の絶縁膜６０ｂを積層しているので、外部環境から水分の浸入を阻止する能力が高いため、耐湿性を向上できる。受光素子３２に水分が浸入すると暗電流が増加する場合があるが、本実施形態においては、上記のように、耐湿性を向上させる効果があるので、良好な受光素子特性を実現することができる。
【０１５７】
また、本実施形態においては、周辺回路を形成する周辺領域ＣＡにおいて、平坦化膜６０ａ上に、共通電極などの透明導電膜を形成していない。周辺回路上に透明導電膜が存在していると、回路の寄生容量が増大して負荷が重くなり、消費電力が増大する。しかし、上記のように、周辺領域ＣＡにおいては、平坦化膜６０ａ上に透明導電膜を形成していないので、この不具合の発生を防止することができる。
【０１５８】
また、本実施形態においては、バックライト３００が可視光線ＶＲの他に、赤外光線ＩＲを含むように、照明光Ｒを出射する。このため、暗い環境下、または、輝度の低い画像を表示する時においても、その赤外光線ＩＲを、指またはスタイラスの先端にて反射させた光を検知することにより、その指またはスタイラスの位置情報を、高いＳ／Ｎ比で検出できる。よって、夜景のような輝度が低い画面がバックグラウンドであっても誤検知の確率が低く、グラフィカルユーザーインターフェースのデザイン自由度が増すとともに、信頼性が高いタッチパネル内蔵表示装置を実現することが可能である。
【０１５９】
＜実施形態２＞
以下より、本発明にかかる実施形態２について説明する。
【０１６０】
図１６は、本発明にかかる実施形態２において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【０１６１】
本実施形態は、図１６に示すように、センサ領域ＳＡに共通電極６２ａが形成されている。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１６２】
本実施形態においては、共通電極６２ａは、画素領域ＰＡの表示領域ＴＡの他に、図１６に示すように、センサ領域ＳＡにおいても形成されている。ここでは、センサ領域ＳＡにおいても、表示領域ＴＡと同様に、共通電極６２ａは、絶縁膜６０ｃと平坦化膜との間に介在するように形成されている。
【０１６３】
以上のように、本実施形態は、実施形態１と異なり、センサ領域ＳＡに共通電極６２ａが形成されている。しかし、本実施形態は、実施形態１と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０１６４】
したがって、本実施形態は、実施形態１と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０１６５】
特に、ドライエッチング処理にて共通電極６２ａにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域ＳＡに共通電極６２ａを残すので、そのドライエッチング処理によるダメージが受光素子３２に与えらないため、好適である。
【０１６６】
また、本実施形態においては、センサ領域ＳＡ上に共通電極６２ａを残しており、この共通電極６２ａが電界シールドとして働くために、センサ上部領域に存在する配線等から印加され得る、意図しない電界を遮蔽可能であるので、センサ性能への悪影響を防止することができる。また、共通電極６２ａをセンサ毎に分離すれば、意図的に電界を印加させて光電変換層であるｉ層４７の空乏層を変調し、光感度を増大させることも可能になる。
【０１６７】
＜実施形態３＞
以下より、本発明にかかる実施形態３について説明する。
【０１６８】
図１７は、本発明にかかる実施形態３において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【０１６９】
本実施形態は、図１７に示すように、センサ領域ＳＡに透明導電層６２Ｔが設けられている。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する個所については、説明を省略する。
【０１７０】
本実施形態においては、透明導電層６２Ｔは、図１７に示すように、画素領域ＰＡの表センサ域ＲＡにおいて、共通電極６２ａを被覆するように形成された絶縁膜６０ｂの上に設けられている。透明導電層６２Ｔは、画素電極６２ｂと同様に、たとえば、ＩＴＯを用いて形成されている。
【０１７１】
具体的には、実施形態１において図１３（Ｅ）に示すように形成された第２の透明導電膜６２ｂｔから画素電極６２ｂを形成する際に、センサ域ＲＡに設けられた第２の透明導電膜６２ｂｔを残すように、第２の透明導電膜６２ｂｔについてパターン加工をし、この透明導電層６２Ｔを形成する。
【０１７２】
以上のように、本実施形態は、実施形態２と異なり、センサ領域ＳＡに透明導電層６２Ｔが設けられている。しかし、本実施形態は、実施形態１および２と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０１７３】
したがって、本実施形態は、実施形態１および２と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０１７４】
特に、ドライエッチング処理にて画素電極６２ｂにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域ＳＡに透明導電層６２Ｔを残すので、そのドライエッチング処理によるダメージが受光素子３２に与えらないため、好適である。
【０１７５】
本実施形態では、共通電極６２ａ上に、更に透明導電層６２Ｔを形成しているので、共通電極６２ａと透明導電層６２Ｔとの間に静電容量が形成される。従って、実施形態２で記載した効果に加えて、例えば、センサの蓄積容量、または、画素電極の付加容量などのような、回路素子の一部として使用することも可能である。
【０１７６】
＜実施形態４＞
以下より、本発明にかかる実施形態４について説明する。
【０１７７】
図１８は、本発明にかかる実施形態４において、画素領域ＰＡにて画素スイッチング素子３１が設けられた表示領域ＴＡを示す断面図である。図１９は、本発明にかかる実施形態４において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。図２０は、本発明にかかる実施形態４において、受光素子３２を示す平面図である。図２１は、本発明にかかる実施形態４において、周辺回路素子ＳＫが設けられた周辺領域ＣＡを示す断面図である。
【０１７８】
本実施形態は、図１８に示すように、画素スイッチング素子３１の構成が実施形態１と異なる。また、本実施形態は、図１９および図２０に示すように、受光素子３２の構成が実施形態１と異なる。また、図２１に示すように、周辺回路素子ＳＫの構成が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１７９】
画素スイッチング素子３１は、実施形態１と異なり、ダブルゲートＴＦＴであり、図１８に示すように、第１のＴＦＴ３１ａと、第２のＴＦＴ３１ｂとを有する。
【０１８０】
画素スイッチング素子３１を構成する第１のＴＦＴ３１ａは、図１８に示すように、トップゲート構造であって、遮光層ＳＹａと、ゲート電極４５ａと、ゲート絶縁膜４６ｚａと、半導体層４８ａとを含む。
【０１８１】
第１のＴＦＴ３１ａにおいて、遮光層ＳＹａは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１８に示すように、遮光層ＳＹａは、絶縁膜４６を介して、半導体層４８ａのチャネル領域４８Ｃａに対面するように設けられている。
【０１８２】
また、第１のＴＦＴ３１ａにおいて、ゲート電極４５ａは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１８に示すように、ゲート電極４５ａは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚａを介して、半導体層４８ａのチャネル領域４８Ｃａに対面するように設けられている。
【０１８３】
また、第１のＴＦＴ３１ａにおいて、ゲート絶縁膜４６ｚａは、図１８に示すように、たとえば、シリコン酸化膜であり、半導体層４８ａのチャネル領域４８Ｃａとゲート電極４５ａとの間に介在するように形成されている。
【０１８４】
また、第１のＴＦＴ３１ａにおいて、半導体層４８ａは、たとえば、ポリシリコンで形成されている。この半導体層４８ａにおいては、図１８に示すように、ゲート電極４５ａに対応するようにチャネル領域４８Ｃａが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃａが遮光層ＳＹａに対面するように、形成されている。また、半導体層４８ａは、チャネル領域４８Ｃａを挟むように一対のソース・ドレイン領域４８Ａａ，４８Ｂａが形成されている。この一対のソース・ドレイン領域４８Ａａ，４８Ｂａは、チャネル領域４８Ｃａを挟むように一対の低濃度不純物領域４８ＡＬａ，４８ＢＬａが形成され、さらに、その低濃度不純物領域４８ＡＬａ，４８ＢＬａよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨａ，４８ＢＨａが、その一対の低濃度不純物領域４８ＡＬａ，４８ＢＬａを挟むように形成されている。
【０１８５】
そして、画素スイッチング素子３１を構成する第２のＴＦＴ３１ｂは、図１８に示すように、第１のＴＦＴ３１ａと同様に、トップゲート構造であって、遮光層ＳＹｂと、ゲート電極４５ｂと、ゲート絶縁膜４６ｚｂと、半導体層４８ｂとを含む。
【０１８６】
第２のＴＦＴ３１ｂにおいて、遮光層ＳＹｂは、第１のＴＦＴ３１ａの遮光層ＳＹａと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１８に示すように、遮光層ＳＹｂは、絶縁膜４６を介して、半導体層４８ｂのチャネル領域４８Ｃｂに対面するように設けられている。
【０１８７】
また、第２のＴＦＴ３１ｂにおいて、ゲート電極４５ｂは、第１のＴＦＴ３１ａのゲート電極４５ａと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１８に示すように、ゲート電極４５ｂは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｂを介して、半導体層４８ｂのチャネル領域４８Ｃｂに対面するように設けられている。
【０１８８】
また、第２のＴＦＴ３１ｂにおいて、ゲート絶縁膜４６ｚｂは、第１のＴＦＴ３１ａのゲート絶縁膜４６ｚａと同様に、図１８に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｂのチャネル領域４８Ｃｂとゲート電極４５ｂとの間に介在するように形成されている。
【０１８９】
また、第２のＴＦＴ３１ｂにおいて、半導体層４８ｂは、第１のＴＦＴ３１ａの半導体層４８ａと同様に、たとえば、ポリシリコンで形成されている。この半導体層４８ｂにおいては、図１８に示すように、ゲート電極４５ｂに対応するようにチャネル領域４８Ｃｂが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｂが遮光層ＳＹｂに対面するように、形成されている。また、半導体層４８ｂは、そのチャネル領域４８Ｃｂを挟むように一対のソース・ドレイン領域４８Ａｂ，４８Ｂｂが形成されている。この一対のソース・ドレイン領域４８Ａｂ，４８Ｂｂは、チャネル領域４８Ｃｂを挟むように一対の低濃度不純物領域４８ＡＬｂ，４８ＢＬｂが形成され、さらに、その低濃度不純物領域４８ＡＬｂ，４８ＢＬｂよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｂ，４８ＢＨｂが、その一対の低濃度不純物領域４８ＡＬｂ，４８ＢＬｂを挟むように形成されている。
【０１９０】
この画素スイッチング素子３１においては、図１８に示すように、第１のＴＦＴ３１ａの半導体層４８ａと、第２のＴＦＴ３１ｂの半導体層４８ｂとが、一体で形成されており、第１のＴＦＴ３１ａのソース・ドレイン領域４８Ｂａと、第２のＴＦＴ３１ｂのソース・ドレイン領域４８Ａｂとが隣接しており、互いに電気的に接続された状態になっている。
【０１９１】
そして、この画素スイッチング素子３１においては、ソース電極５３は、第１のＴＦＴ３１ａにおいて、第２のＴＦＴ３１ｂに接続されたソース・ドレイン領域４８Ｂａとは異なるソース・ドレイン領域４８Ａａに電気的に接続するように設けられている。また、ドレイン電極５４は、第２のＴＦＴ３１ｂにおいて、第１のＴＦＴ３１ａに接続されたソース・ドレイン領域４８Ａｂとは異なるソース・ドレイン領域４８Ｂｂに電気的に接続するように設けられている。ここでは、ソース電極５３とドレイン電極５４とのそれぞれは、実施形態１と同様にして、アルミニウムなどの導電材料を用いて形成されている。
【０１９２】
受光素子３２は、図１９と図２０に示すように、遮光層ＳＹと、ゲート電極４３と、ゲート絶縁膜４６ｏｘと、半導体層４７とを含み、実施形態１と異なり、トップゲート構造である。
【０１９３】
この受光素子３２において、遮光層ＳＹは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１９に示すように、遮光層ＳＹは、絶縁膜４６を介して、半導体層４７のｉ層４７ｉに対面するように設けられている。
【０１９４】
受光素子３２において、ゲート電極４３は、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１９に示すように、ゲート電極４３は、半導体層４７において遮光層ＳＹが形成されている面とは反対側において、ゲート絶縁膜４６ｏｘを介して、半導体層４７のｉ層４７ｉに対面するように設けられている。本実施形態においては、ゲート電極４３は、正面側から入射する光が遮光されずに半導体層４７のｉ層４７ｉの面に入射するように、半導体層４７のｉ層４７ｉに対面する面が、その半導体層４７のｉ層４７ｉの面よりも小さくなるように形成されている。つまり、ゲート電極４３は、半導体層４７のｉ層４７ｉの面の全体を被覆せずに、一部のみを被覆するように形成されている。
【０１９５】
また、受光素子３２において、ゲート絶縁膜４６ｏｘは、たとえば、シリコン酸化膜であり、半導体層４７のｉ層４７ｉとゲート電極４３との間に介在するように形成されている。
【０１９６】
また、受光素子３２において、半導体層４７は、実施形態１と同様に、たとえば、ポリシリコンで形成されており、図１９に示すように、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉとを含む。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、ｉ層４７ｉが遮光層ＳＹａに対面するように、半導体層４７が、形成されている。
【０１９７】
そして、受光素子３２において、アノード電極５１とカソード電極５２とのそれぞれは、実施形態１と同様に、アルミニウムを用いて形成されている。ここでは、図１９に示すように、層間絶縁膜４９が半導体層４７を被覆するように設けられており、アノード電極５１は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｐ層４７ｐに電気的に接続するように設けられている。そして、同様に、カソード電極５２は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｎ層４７ｎに電気的に接続するように設けられている。
【０１９８】
周辺回路素子ＳＫは、図２１に示すように、たとえば、第３のＴＦＴ３１ｃと、第４のＴＦＴ３１ｄとを有する。
【０１９９】
周辺回路素子ＳＫを構成する第３のＴＦＴ３１ｃは、図２１に示すように、トップゲート構造であって、遮光層ＳＹｃと、ゲート電極４５ｃと、ゲート絶縁膜４６ｚｃと、半導体層４８ｃとを含み、Ｎチャネル型のＴＦＴとして形成されている。
【０２００】
第３のＴＦＴ３１ｃにおいて、遮光層ＳＹｃは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇの上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図２１に示すように、遮光層ＳＹｃは、絶縁膜４６を介して、半導体層４８ｃのチャネル領域４８Ｃｃに対面するように設けられている。
【０２０１】
また、第３のＴＦＴ３１ｃにおいて、ゲート電極４５ｃは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図２１に示すように、ゲート電極４５ｃは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｃを介して、半導体層４８ｃのチャネル領域４８Ｃｃに対面するように設けられている。
【０２０２】
また、第３のＴＦＴ３１ｃにおいて、ゲート絶縁膜４６ｚｃは、図２１に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｃのチャネル領域４８Ｃｃとゲート電極４５ｃとの間に介在するように形成されている。
【０２０３】
また、第３のＴＦＴ３１ｃにおいて、半導体層４８ｃは、たとえば、ポリシリコンで形成されている。この半導体層４８ｃにおいては、図２１に示すように、ゲート電極４５ｃに対応するようにチャネル領域４８Ｃｃが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｃが遮光層ＳＹｃに対面するように、形成されている。また、半導体層４８ｃは、チャネル領域４８Ｃｃを挟むように一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃが形成されている。この一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃは、チャネル領域４８Ｃｃを挟むように一対の低濃度不純物領域４８ＡＬｃ，４８ＢＬｃが形成され、さらに、その低濃度不純物領域４８ＡＬｃ，４８ＢＬｃよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｃ，４８ＢＨｃが、その一対の低濃度不純物領域４８ＡＬｃ，４８ＢＬｃを挟むように形成されている。ここでは、半導体層４８ｃにｎ型不純物をドープすることで一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃを形成することによって、ｎチャネル型のＴＦＴとして第３のＴＦＴ３１ｃが形成されている。
【０２０４】
そして、周辺回路素子ＳＫを構成する第４のＴＦＴ３１ｄは、図２１に示すように、第３のＴＦＴ３１ｃと同様に、トップゲート構造であって、遮光層ＳＹｄと、ゲート電極４５ｄと、ゲート絶縁膜４６ｚｄと、半導体層４８ｄとを含み、ｐチャネル型のＴＦＴとして形成されている。
【０２０５】
第４のＴＦＴ３１ｄにおいて、遮光層ＳＹｄは、第３のＴＦＴ３１ｃの遮光層ＳＹｃと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図２１に示すように、遮光層ＳＹｄは、絶縁膜４６を介して、半導体層４８ｄのチャネル領域４８Ｃｄに対面するように設けられている。
【０２０６】
また、第４のＴＦＴ３１ｄにおいて、ゲート電極４５ｄは、第３のＴＦＴ３１ｃのゲート電極４５ｃと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図２１に示すように、ゲート電極４５ｄは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｄを介して、半導体層４８ｄのチャネル領域４８Ｃｄに対面するように設けられている。
【０２０７】
また、第４のＴＦＴ３１ｄにおいて、ゲート絶縁膜４６ｚｄは、第３のＴＦＴ３１ｃのゲート絶縁膜４６ｚｃと同様に、図２１に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｄのチャネル領域４８Ｃｄとゲート電極４５ｄとの間に介在するように形成されている。
【０２０８】
また、第４のＴＦＴ３１ｄにおいて、半導体層４８ｄは、第３のＴＦＴ３１ｃの半導体層４８ｃと同様に、たとえば、ポリシリコンで形成されている。この半導体層４８ｄにおいては、図２１に示すように、ゲート電極４５ｄに対応するようにチャネル領域４８Ｃｄが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｄが遮光層ＳＹｄに対面するように、形成されている。また、半導体層４８ｄは、そのチャネル領域４８Ｃｄを挟むように一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄが形成されている。この一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄは、チャネル領域４８Ｃｄを挟むように一対の低濃度不純物領域４８ＡＬｄ，４８ＢＬｄが形成され、さらに、その低濃度不純物領域４８ＡＬｄ，４８ＢＬｄよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｄ，４８ＢＨｄが、その一対の低濃度不純物領域４８ＡＬｄ，４８ＢＬｄを挟むように形成されている。ここでは、半導体層４８ｄにｐ型不純物をドープすることで一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄを形成することによって、ｐチャネル型のＴＦＴとして第４のＴＦＴ３１ｄが形成されている。
【０２０９】
この周辺回路素子ＳＫにおいては、図２１に示すように、第３のＴＦＴ３１ｃの半導体層４８ｃと、第４のＴＦＴ３１ｄの半導体層４８ｄとが、一体で形成されており、第３のＴＦＴ３１ｃのソース・ドレイン領域４８Ｂｃと、第４のＴＦＴ３１ｄのソース・ドレイン領域４８Ａｄとが隣接しており、互いに電気的に接続された状態になっている。
【０２１０】
そして、この周辺回路素子ＳＫにおいては、一対の電極５３ｃ，５４ｄのそれぞれが、第３のＴＦＴ３１ｃと、第４のＴＦＴ３１ｄとのそれぞれに設けられている。ここで、一方の電極５３ｃは、第３のＴＦＴ３１ｃにおいて、第４のＴＦＴ３１ｄに接続されたソース・ドレイン領域４８Ｂｃとは異なるソース・ドレイン領域４８Ａｃに電気的に接続するように設けられている。また、他方の電極５４ｄは、第４のＴＦＴ３１ｄにおいて、第３のＴＦＴ３１ｃに接続されたソース・ドレイン領域４８Ａｄとは異なるソース・ドレイン領域４８Ｂｄに電気的に接続するように設けられている。ここでは、一対の電極５３ｃ，５４ｄのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。
【０２１１】
以上のように、本実施形態は、実施形態１に対して、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとのそれぞれの構成が異なる。しかし、本実施形態は、実施形態１と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０２１２】
したがって、本実施形態は、実施形態１と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０２１３】
また、本実施形態においては、画素スイッチング素子３１としてダブルゲートＴＦＴを用いている。このため、本実施形態においては、画素スイッチング素子３１において発生するリーク電流を低減することができる。
【０２１４】
本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造している。このため、受光素子３２において赤外光線ＩＲを受光する感度を向上させるために、その受光素子３２の半導体層４７の層厚を厚くした場合においては、その画素スイッチング素子３１の半導体層４８ａ，４８ｂも同様に層厚が厚くなるので、その画素スイッチング素子３１においては、リーク電流の発生が顕著になる場合がある。しかし、本実施形態においては、上記のように、画素スイッチング素子３１としてダブルゲートＴＦＴを用いているため、画素スイッチング素子３１において発生するリーク電流を低減できる効果を、好適に奏することができる。
【０２１５】
＜実施形態５＞
以下より、本発明にかかる実施形態５について説明する。
【０２１６】
図２２は、本発明にかかる実施形態５において、液晶表示装置１００の構成を示す断面図である。また、図２３は、本発明にかかる実施形態５において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【０２１７】
本実施形態の液晶表示装置１００においては、図２２に示すように、バックライト３００に対する液晶パネル２００の配置が、実施形態４と異なる。また、図２３に示すように、センサ領域ＳＡに設けられた受光素子３２の構成が、実施形態４と異なる。この点を除き、本実施形態は、実施形態４と同様である。このため、重複する個所に関しては、説明を省略する。
【０２１８】
本実施形態の液晶表示装置１００において、液晶パネル２００は、図２２に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。
【０２１９】
この液晶パネル２００においては、実施形態４と同様に、ＴＦＴアレイ基板２０１と対向基板２０２とが、互いに間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。
【０２２０】
しかし、本実施形態においては、液晶パネル２００は、図２２に示すように、実施形態４と異なり、対向基板２０２の側に位置するようにバックライト３００が配置されており、対向基板２０２においてＴＦＴアレイ基板２０１に対面している面とは反対側の面に、バックライト３００から出射された照明光Ｒが照射される。
【０２２１】
つまり、本実施形態においては、液晶パネル２００は、図２２に示すように、正面側にＴＦＴアレイ基板２０１が位置し、背面側に対向基板２０２が位置するように配置されている。
【０２２２】
受光素子３２は、図２３に示すように、トップゲート構造であって、ゲート電極４３と、ゲート絶縁膜４６ｏｘと、半導体層４７とを含む。本実施形態においては、受光素子３２は、実施形態４と異なり、遮光層ＳＹが設けられていない。そして、実施形態４と異なり、ゲート電極４３が半導体層４７のｉ層４７ｉの面の全体を被覆するように形成されている。ゲート絶縁膜４６ｏｘと、半導体層４７とについては、実施形態４と同様にして形成されている。そして、受光素子３２は、ガラス基板２０１ｇの側から入射した光を受光し、受光データを生成する。
【０２２３】
以上のように、本実施形態は、実施形態４に対して、バックライト３００に対する液晶パネル２００の配置と、受光素子３２の構成が異なる。しかし、本実施形態は、実施形態４と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０２２４】
したがって、本実施形態は、実施形態４と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０２２５】
本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。
【０２２６】
たとえば、本実施形態においては、ＦＦＳ方式の液晶パネルに適用する場合について説明したが、これに限定されない。たとえば、ＩＰＳ方式であっても適用可能である。
【０２２７】
また、本実施形態においては、画素スイッチング素子などの半導体素子を構成する半導体層を、ポリシリコンによって形成する場合について説明したが、これに限定されない。とえば、アモルファスシリコンなど、他の半導体材料を用いてもよい。
【０２２８】
また、本実施形態においては、受光素子３２について、ＰＩＮ型のフォトダイオードを設けた場合について説明したが、これに限定されない。たとえば、ｉ層に不純物がドーピングされたＰＤＮ構造のフォトダイオードを、受光素子３２として形成しても同様な効果を奏することができる。また、半導体層の両面にゲート電極を形成し、両面ゲート構造としても良い。
【０２２９】
また、本実施形態においては、不可視光線として赤外光線を含むように照明光を照射する場合について説明したが、これに限定されない。たとえば、不可視光線として紫外光線を含むように照明光を照射してもよい。
【０２３０】
また、本実施形態においては、複数の画素Ｐに対応するように複数の受光素子３２を設ける場合について示したが、これに限定されない。たとえば、複数の画素Ｐに対して１つの受光素子３２を設けてもよく、逆に、１つの画素Ｐに対して複数の受光素子３２を設けてもよい。
【０２３１】
また、本実施形態の液晶表示装置１００は、さまざまな電子機器の部品として適用することができる。
【０２３２】
図２４から図２８は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【０２３３】
図２４に示すように、テレビジョン放送を受信し表示するテレビにおいて、その受信した画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３４】
また、図２５に示すように、デジタルスチルカメラにおいて、その撮像画像などの画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３５】
また、図２６に示すように、ノート型パーソナルコンピュータにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３６】
また、図２７に示すように、携帯電話端末において、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３７】
また、図２８に示すように、ビデオカメラにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３８】
なお、上記の実施形態において、液晶表示装置１００は、本発明の表示装置に相当する。また、上記の実施形態において、液晶パネル２００は、本発明の表示パネルに相当する。また、上記の実施形態において、ＴＦＴアレイ基板２０１は、本発明の第１基板に相当する。また、上記の実施形態において、対向基板２０２は、本発明の第２基板に相当する。また、上記の実施形態において、液晶層２０３は、本発明の液晶層に相当する。また、上記の実施形態において、バックライト３００は、本発明の照明部に相当する。また、上記の実施形態において、位置検出部４０２は、本発明の位置検出部に相当する。また、上記の実施形態において、画素スイッチング素子３１は、本発明の画素スイッチング素子に相当する。また、上記の実施形態において、受光素子３２は、本発明の受光素子に相当する。また、上記の実施形態において、平坦化膜６０ａは、本発明の平坦化膜に相当する。また、上記の実施形態において、絶縁膜６０ｂは、本発明の絶縁膜に相当する。また、上記の実施形態において、共通電極６２ａは、本発明の共通電極，第１電極に相当する。また、上記の実施形態において、画素電極６２ｂは、本発明の画素電極，第２電極に相当する。また、上記の実施形態において、画素領域ＰＡは、本発明の画素領域に相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、センサ領域ＳＡは、本発明のセンサ領域に相当する。
【図面の簡単な説明】
【０２３９】
【図１】図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【図２】図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【図３】図３は、本発明にかかる実施形態１において、ＴＦＴアレイ基板２０１の要部を模式的に示す断面図である。
【図４】図４は、本発明にかかる実施形態１において、画素スイッチング素子３１を示す断面図である。
【図５】図５は、本発明にかかる実施形態１において、受光素子３２を示す断面図である。
【図６】図６は、本発明にかかる実施形態１において、画素電極６２ｂを示す平面図である。
【図７】図７は、本発明にかかる実施形態１において、バックライト３００を模式的に示す断面図である。
【図８】図８は、本発明にかかる実施形態１において、バックライト３００の要部を模式的に示す斜視図である。
【図９】図９は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。
【図１０】図１０は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。
【図１１】図１１は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。
【図１２】図１２は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。
【図１３】図１３は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。
【図１４】図１４は、本発明にかかる実施形態における受光素子の光電流−バイアス電圧特性を示す図である。
【図１５】図１５は、本発明にかかる実施形態と異なり、図２９および図３０において示したように、平坦化膜６０ａの表面に形成された絶縁膜６０ｂをドライエッチング処理で除去した場合における受光素子の光電流−バイアス電圧特性を示す図である。
【図１６】図１６は、本発明にかかる実施形態２において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図１７】図１７は、本発明にかかる実施形態３において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図１８】図１８は、本発明にかかる実施形態４において、画素領域ＰＡにて画素スイッチング素子３１が設けられた表示領域ＴＡを示す断面図である。
【図１９】図１９は、本発明にかかる実施形態４において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図２０】図２０は、本発明にかかる実施形態４において、受光素子３２を示す平面図である。
【図２１】図２１は、本発明にかかる実施形態４において、周辺回路素子ＳＫが設けられた周辺領域ＣＡを示す断面図である。
【図２２】図２２は、本発明にかかる実施形態５において、液晶表示装置１００の構成を示す断面図である。
【図２３】図２３は、本発明にかかる実施形態５において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図２４】図２４は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２５】図２５は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２６】図２６は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２７】図２７は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２８】図２８は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２９】図２９は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。
【図３０】図３０は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。
【符号の説明】
【０２４０】
１００：液晶表示装置（液晶表示装置）、２００：液晶パネル（液晶パネル）、２０１：ＴＦＴアレイ基板（第１基板）、２０２：対向基板（第２基板）、２０３：液晶層（液晶層）、３００：バックライト（照明部）、３０１：光源、３０１ａ：可視光源、３０１ｂ：赤外光源、３０２：導光板、３０３：光学フィルム、３０４：反射フィルム、３０３ａ：拡散シート、３０３ｂ：プリズムシート、４００：データ処理部、４０１：制御部、４０２：位置検出部（位置検出部）、１１：表示用垂直駆動回路、１２：表示用水平駆動回路、１３：センサ用垂直駆動回路、１４：センサ用水平駆動回路、３１：画素スイッチング素子、３２：受光素子、６０ａ：平坦化膜（平坦化膜）、６０ｂ：絶縁膜（絶縁膜）、６２ａ：共通電極（共通電極，第１電極）、６２ｂ：画素電極（画素電極，第２電極）、ＪＳａ：受光面（受光面）、ＰＡ：画素領域（画素領域）、Ｐ：画素（画素）、ＳＡ：センサ領域（センサ領域）
【技術分野】
【０００１】
本発明は、液晶表示装置、および、その製造方法に関する。特に、本発明は、互いに対面する一対の基板と、その一対の基板が対面する間に設けられている液晶層とを有する液晶パネルを含み、一方の基板において他方の基板に対面する面の側に一対の電極が形成されており、当該一対の電極が液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、その一方の基板において他方の基板に対面する面に、他方の基板の側から一方の基板の側へ液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子が形成される液晶表示装置、および、その製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は、一対の基板の間に液晶層が封入された液晶パネルを、表示パネルとして有している。液晶パネルは、たとえば、透過型であり、液晶パネルの背面に設けられたバックライトなどの照明装置により出射された照明光を変調して透過させる。そして、その変調した照明光によって画像の表示が、液晶パネルの正面において実施される。
【０００３】
この液晶パネルは、たとえば、アクティブマトリクス方式であり、画素スイッチング素子として機能する薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が画素領域に複数形成されているＴＦＴアレイ基板と、そのＴＦＴアレイ基板に対面するように対向する対向基板と、ＴＦＴアレイ基板および対向基板の間に設けられた液晶層とを有する。
【０００４】
このアクティブマトリクス方式の液晶パネルにおいては、画素スイッチング素子が画素電極に電位を入力することによって、画素電極と共通電極との間において生ずる電界を液晶層に印加して、液晶層の液晶分子の配向を変化させる。そして、これにより、その画素を透過する光の透過率を制御し、その透過する光を変調させ、画像の表示を実施する。
【０００５】
このような液晶パネルにおいては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード，ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード，垂直配向モードなどの他、横電界を液晶層に印加するモードとして、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｃｈｉｎｇ）方式など、さまざまな表示モードが知られている。この液晶層に横電界を印加するモードにおいては、視線方向から見た液晶分子の誘電異方性をなく、好適な広視野角特性が実現できる（たとえば、特許文献１参照）。
【０００６】
また、上記のような液晶パネルにおいては、画素スイッチング素子として機能するＴＦＴなどの半導体素子の他に、光を受光して受光データを得る受光素子が画素領域に内蔵されたものが提案されている（たとえば、特許文献２，特許文献３参照）。たとえば、ＰＩＮ型のフォトダイオードが、受光素子として集積化されている。
【０００７】
上記の液晶パネルは、その内蔵する受光素子を位置センサ素子として利用することで、ユーザーインターフェイスとしての機能が実現できる。このタイプの液晶パネルにおいては、液晶パネルの前面に、別途、抵抗膜方式や静電容量方式の外付けのタッチパネルを設置する必要がなくなる。したがって、装置の低コスト化が可能になると共に、小型化および薄型化を容易に実現できる。また、さらに、抵抗膜方式や静電容量方式のタッチパネルを設置した場合には、そのタッチパネルによって画素領域において透過する光が減少する場合や、その光が干渉される場合があるため、表示画像の品質が低下する場合があるが、上記のように位置センサ素子として液晶パネルに受光素子を内蔵することによって、この不具合の発生を防止できる。
【０００８】
この液晶パネルにおいては、たとえば、バックライトから出射された照明光が液晶パネルを透過し、その液晶パネルの正面に触れられたユーザーの指やスタイラスペンなどの被検知体において反射された可視光線を、その内蔵された受光素子が受光する。その後、その受光素子によって得られた受光データに基づいて、液晶パネルの正面において被検知体が接触した座標位置を特定し、その特定された位置に対応する操作が、液晶表示装置自身や、その液晶表示装置を含む電子機器において実施される。
【０００９】
上記のように、液晶パネルに内蔵された受光素子を用いて、被検知体の座標位置を検出する場合には、その受光素子によって得られる受光データは、外光に含まれる可視光線の影響によって、多くのノイズを含む場合がある。また、黒表示などのように、暗い画像を表示する場合には、被検知体によって反射された可視光線が受光素子の受光面に到達しにくいため、可視光線を受光することが困難である。このため、正確に、被検知体の位置について検出をすることが困難な場合がある。
【００１０】
このような不具合を改善するために、赤外線など、可視光線以外の不可視光線を用いる技術が提案されている（たとえば、特許文献４，特許文献５参照）。
【００１１】
ここでは、被検知体から出射される赤外線などの不可視光線を受光素子が受光することによって、受光データを取得し、その取得したデータに基づいて、被検知体の位置を特定している。特に、人間の指は、赤外光波長での表面反射率が高いため、赤外光を用いることが好適である。
【００１２】
【特許文献１】特開２００７−２２６２００号公報
【特許文献２】特開２００６−３８５７号公報
【特許文献３】特開２００７−１２８４９７号公報
【特許文献４】特開２００４−３１８８１９号公報
【特許文献５】特開２００５−２７５６４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ＦＦＳ方式やＩＰＳ方式のように横電界を液晶層に印加する表示モードの場合においては、横電界を液晶層に印加する一対の電極の両者が、ＴＦＴアレイ基板に設けられる。ここでは、その一対の電極の両者は、画素スイッチング素子などの半導体素子を被覆するように形成された平坦化膜上において、互いの間に絶縁膜を介在して形成される。
【００１４】
図２９と図３０は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。図２９と図３０とにおいては、ＦＦＳ方式の液晶パネルを製造する際の製造工程において、ＴＦＴアレイ基板２０１を製造する製造工程を、（Ａ），（Ｂ），（Ｃ），（Ｄ）の順で示している。
【００１５】
まず、図２９（Ａ）に示すように、ガラス基板２０１ｇの表面に画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとの各半導体素子を形成する。
【００１６】
ここでは、たとえば、ポリシリコンを半導体薄膜としたボトムゲート構造のＴＦＴを、画素スイッチング素子３１および周辺回路素子ＳＫとして形成する。また、ＰＩＮ構造のフォトダイオードを、受光素子３２として形成する。
【００１７】
そして、図２９（Ａ）に示すように、その各半導体素子を被覆するように、ガラス基板２０１ｇの表面に平坦化膜６０ａを形成する。
【００１８】
たとえば、アクリル樹脂などの有機材料を用いて、この平坦化膜６０ａを形成する。
【００１９】
つぎに、図２９（Ｂ）に示すように、第１の透明導電膜６２ａｔを形成する。
【００２０】
ここでは、ＩＴＯなどの透明な導電材料を用いて、平坦化膜６０ａを被覆するように、この第１の透明導電膜６２ａｔを形成する。
【００２１】
そして、図２９（Ｂ）に示すように、絶縁膜６０ｂを形成する。
【００２２】
ここでは、たとえば、シリコン窒化膜を、絶縁膜６０ｂとして、第１の透明導電膜６２ａｔを被覆するように形成する。
【００２３】
そして、さらに、図２９（Ｂ）に示すように、第２の透明導電膜６２ｂｔを形成する。
【００２４】
ここでは、ＩＴＯなどの透明な導電材料を用いて、絶縁膜６０ｂを被覆するように、第２の透明導電膜６２ｂｔを形成する。
【００２５】
つぎに、図３０（Ｃ）に示すように、画素電極６２ｂを形成する。
【００２６】
ここでは、第２の透明導電膜６２ｂｔをリソグラフィ技術によってパターン加工することで、画素電極６２ｂを形成する。具体的には、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された領域に対応するように、画素電極６２ｂを形成する。たとえば、平面構造が櫛歯状になるように、第２の透明導電膜６２ｂｔをウェットエッチング処理でパターン加工することによって、画素電極６２ｂを形成する。
【００２７】
つぎに、図３０（Ｄ）に示すように、絶縁膜６０ｂをパターン加工する。
【００２８】
ここでは、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された領域に絶縁膜６０ｂを残し、他の受光素子３２と周辺回路素子ＳＫとが形成された領域に絶縁膜６０ｂを除去するように、リソグラフィ技術によって、絶縁膜６０ｂをパターン加工する。具体的には、ドライエッチング処理によって絶縁膜６０ｂをパターン加工する。たとえば、アルゴン（Ａｒ）で希釈した六フッ化硫黄（ＳＦ６）ガスを、０．５〜１５Ｐａの圧力の下、１５００〜５０００Ｗ、ステージ温度０〜３０℃、エッチング時間３０〜６０秒の条件において、絶縁膜６０ｂをパターン加工する。
【００２９】
そして、図３０（Ｄ）に示すように、共通電極６２ａを形成する。
【００３０】
ここでは、第１の透明導電膜６２ａｔをパターン加工することで、共通電極６２ａを形成する。具体的には、ガラス基板２０１ｇの面において、絶縁膜６０ｂと同様な形状になるように、共通電極６２ａを形成する。たとえば、第１の透明導電膜６２ａｔをウェットエッチング処理し、パターン加工することによって、共通電極６２ａを形成する。
【００３１】
そして、各部が形成されたＴＦＴアレイ基板と対向基板２０２とを貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板と対向基板とのそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板と対向基板とを、間隔を隔てて対面するように貼り合わせる。その後、そのＴＦＴアレイ基板と対向基板との間の間隔に液晶を注入し、液晶層を配向させて液晶パネルを形成する。そして、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
【００３２】
上記のように、ＦＦＳ方式の液晶パネルにおいては、ＴＦＴアレイ基板に画素電極６２ｂと共通電極６２ａとの両者が設けられている。そして、その画素電極６２ｂと共通電極６２ａとの間には、絶縁膜６０ｂが介在している。
【００３３】
上記の液晶パネルにて、受光素子３２が設けられたセンサ領域ＳＡにおいては、絶縁膜６０ｂがドライエッチング処理によって除去されている。このため、そのドライエッチング処理におけるプラズマによって、受光素子３２にダメージが与えられ、受光素子３２の光感度が劣化し、暗電流の発生が増加する不具合が生ずる場合がある。
【００３４】
特に、絶縁膜６０ｂをシリコン窒化膜で形成した場合には、ウェットエッチング処理におけるエッチングレートが低いため、生産効率の低下が生ずる。また、平坦化膜６０ａ上に残渣が残り、受光素子の受光データのＳ／Ｎ比が低下する場合がある。このため、ウェットエッチング処理ではなく、ドライエッチング処理にて、このシリコン窒化膜の絶縁膜６０ｂをパターン加工する場合が多く、上記の不具合の発生が顕在化する場合がある。
【００３５】
したがって、本発明は、受光素子の光感度が向上し、暗電流の発生を抑制可能な液晶表示装置、および、その製造方法を提供する。
【課題を解決するための手段】
【００３６】
本発明は、第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、前記第１基板において前記第２基板に対面する面の側に第１および第２の電極が形成されており、当該第１および第２の電極が前記液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、前記第１基板は、前記第２基板に対面する面に設けられており、前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子と、前記第２基板に対面する面の側において前記受光素子を被覆するように設けられた平坦化膜とを含み、前記第１および第２の電極は、前記画素領域において前記平坦化膜に設けられ、互いの間に絶縁膜が介在しており、前記絶縁膜は、前記平坦化膜の表面において、前記受光素子が設けられたセンサ領域に対応する領域に設けられている。
【００３７】
好適には、前記第１基板は、前記第２基板に対面する面の側に設けられた画素スイッチング素子を含み、前記画素スイッチング素子は、前記画素領域において複数の画素に対応するように複数設けられており、前記平坦化膜は、前記画素スイッチング素子を被覆して形成されており、前記第１電極は、前記画素領域において前記複数の画素に共通する共通電極として前記平坦化膜上に設けられており、前記絶縁膜は、前記第１電極を被覆するように前記平坦化膜上に設けられており、前記第２電極は、前記画素スイッチング素子に接続された画素電極であって、複数の画素に対応するように複数が前記絶縁膜上に設けられている。
【００３８】
好適には、前記液晶パネルは、前記画素領域の周辺に位置する周辺領域において、前記画素スイッチング素子と前記受光素子とを駆動する周辺駆動回路が、前記第１基板に形成されており、前記第１および第２の電極は、前記周辺領域において形成されず、前記画素領域において形成されている。
【００３９】
好適には、前記液晶パネルにおいて前記第２基板側の面に移動された被検知体の位置を検出する位置検出部を含み、前記受光素子は、前記画素領域において複数が配置されており、前記位置検出部は、前記複数の受光素子によって生成された受光データに基づいて、前記被検知体の位置を検出する。
【００４０】
好適には、前記液晶パネルにおいて前記第１基板側の面に照明光を出射する照明部を含み、前記液晶パネルは、前記照明部によって出射された照明光が、前記第１基板側の面から前記第２基板側の面へ透過し、当該透過した光によって前記画素領域において画像を表示するように構成されており、前記受光素子は、前記照明部によって出射され、前記液晶パネルを透過した照明光が、前記被検知体によって反射された反射光を前記受光面において受光する。
【００４１】
好適には、前記照明部は、可視光線と不可視光線とを前記照明光として出射するように構成されている。
【００４２】
本発明は、第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、画素領域において前記液晶層に横電界を印加する第１および第２の電極が、前記第１基板において前記第２基板に対面する面の側に設けられる液晶表示装置の製造方法において、前記画素領域にて前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子を、前記第１基板において前記第２基板に対面する面に形成する工程と、前記画素領域にて前記受光素子を被覆する平坦化膜を、前記第１基板において前記第２基板に対面する面に形成する工程と、前記画素領域にて前記第１および第２の電極の間に介在する絶縁膜を、前記第１基板において前記第２基板に対面する面に形成する工程とを有し、前記絶縁膜を形成する工程においては、前記平坦化膜の表面にて前記受光素子が設けられたセンサ領域に対応する領域に前記絶縁膜を形成し、前記センサ領域において前記平坦化膜の表面に形成された前記絶縁膜について除去するエッチング処理を実施しない。
【００４３】
本発明においては、画素領域にて受光素子が設けられたセンサ領域において、平坦化膜の表面に絶縁膜を形成し、そのセンサ領域において平坦化膜の表面に形成された絶縁膜について除去するドライエッチング処理を実施しない。
【発明の効果】
【００４４】
本発明によれば、受光素子の光感度が向上し、暗電流の発生を抑制可能な液晶表示装置、および、その製造方法を提供する。
【発明を実施するための最良の形態】
【００４５】
本発明にかかる実施形態の一例について説明する。
【００４６】
＜実施形態１＞
（液晶表示装置の構成）
図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【００４７】
本実施形態の液晶表示装置１００は、図１に示すように、液晶パネル２００と、バックライト３００と、データ処理部４００とを有する。各部について順次説明する。
【００４８】
液晶パネル２００は、アクティブマトリクス方式であり、図１に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。
【００４９】
この液晶パネル２００においては、ＴＦＴアレイ基板２０１と対向基板２０２とが、互いに間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。
【００５０】
そして、液晶パネル２００は、図１に示すように、ＴＦＴアレイ基板２０１の側に位置するようにバックライト３００が配置されており、ＴＦＴアレイ基板２０１において対向基板２０２に対面している面とは反対側の面に、バックライト３００から出射された照明光Ｒが照射される。
【００５１】
図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【００５２】
液晶パネル２００は、図２に示すように、画素領域ＰＡと、周辺領域ＣＡとを有する。
【００５３】
液晶パネル２００において画素領域ＰＡには、図２に示すように、複数の画素Ｐが面に沿って配置されている。具体的には、画素領域ＰＡにおいては、複数の画素Ｐが、ｘ方向と、ｘ方向に垂直なｙ方向とのそれぞれに、マトリクス状に並ぶように配置されている。
【００５４】
この画素領域ＰＡにおいては、液晶パネル２００の背面側に設置されたバックライト３００が出射した照明光Ｒを、第１の偏光板２０６を介して背面から受け、その背面から受けた照明光Ｒが透過する。そして、液晶パネル２００を透過した照明光Ｒが第２の偏光板２０７を透過し、画像表示が実行される。つまり、液晶パネル２００は、透過型である。
【００５５】
また、液晶表示装置１００は、たとえば、ノーマリ・ブラック方式であり、液晶パネル２００において液晶層２０３に電圧を加えない時に光透過率が低下して黒表示が実施され、一方で、液晶層２０３に電圧を加えた時に光透過率が上がり、白表示が実施されるように、第１の偏光板２０６と第２の偏光板２０７とが配置されている。たとえば、第１の偏光板２０６と第２の偏光板２０７とは、互いの透過軸がクロスニコルになるように、配置されている。
【００５６】
また、詳細については後述するが、本実施形態の液晶パネル２００は、ＦＦＳ方式であり、ＴＦＴアレイ基板２０１において対向基板２０２に対面する面の側に、画素電極（図示無し）と共通電極（図示無し）が形成されており、液晶層２０３においては、液晶分子が水平配向されている。このため、画素領域ＰＡにおいては、画素電極（図示無し）と共通電極（図示無し）とが液晶層２０３に横電界を印加することによって、液晶層２０３の液晶分子の長尺方向の向きを変えて、画像が表示される。
【００５７】
具体的には、画素領域ＰＡにおいては、複数の画素Ｐに対応するように、複数の画像スイッチング素子（図示無し）がＴＦＴアレイ基板２０１に設けられている。そして、複数の画素Ｐに対応するように、カラーフィルタ層（図示無し）が対向基板２０２に設けられている。この画素領域ＰＡにおいては、画素スイッチング素子が画素Ｐをスイッチング制御することによって、第１の偏光板２０６を介して背面において入射する照明光Ｒを変調する。たとえば、ポリシリコンを半導体薄膜とするＴＦＴが、画素スイッチング素子として形成され、画素Ｐをスイッチング制御する。そして、その変調された照明光Ｒが、カラーフィルタ層によって着色され、第２の偏光板２０７を介して、正面側から出射し、画素領域ＰＡにおいてカラー画像が表示される。
【００５８】
また、本実施形態の画素領域ＰＡにおいては、複数の画素Ｐに対応するように、受光素子（図示無し）が形成されている。たとえば、フォトダイオード（図示無し）を含むように、受光素子が形成されている。そして、液晶パネル２００においてバックライト３００が設置された背面に対して反対側となる正面に、ユーザーの指やタッチペンなどの被検知体Ｆが接触または近接した際に、その被検知体Ｆによって反射される反射光Ｈを受光素子が受光し、受光データを生成するように構成されている。すなわち、対向基板２０２の側からＴＦＴアレイ基板２０１の側へ向かう反射光Ｈを受光素子が受光し、光電変換することによって、受光データを生成する。
【００５９】
液晶パネル２００において周辺領域ＣＡは、図２に示すように、画素領域ＰＡの周辺を囲うように位置している。この周辺領域ＣＡにおいては、図２に示すように、表示用垂直駆動回路１１と、表示用水平駆動回路１２と、センサ用垂直駆動回路１３と、センサ用水平駆動回路１４とが、周辺回路として形成されている。たとえば、画素スイッチング素子３１と同様に、ポリシリコンを半導体薄膜とするＴＦＴが、この周辺回路を構成する周辺回路素子として形成されている。
【００６０】
そして、画素領域ＰＡにおいて画素Ｐに対応するように設けられた複数の画素スイッチング素子を、表示用垂直駆動回路１１および表示用水平駆動回路１２が駆動し、画像表示を実行する。そして、これと共に、画素領域ＰＡにおいて画素Ｐに対応するように設けられた複数の受光素子（図示無し）を、センサ用垂直駆動回路１３とセンサ用水平駆動回路１４とが駆動し、受光データを収集する。
【００６１】
具体的には、表示用垂直駆動回路１１は、ｙ方向において複数の画素Ｐに対応するように形成された画素スイッチング素子に、接続されている。そして、表示用垂直駆動回路１１は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の画素スイッチング素子に、走査信号を、順次、供給する。ここでは、ｘ方向に並ぶ複数の画素Ｐに対応して形成された複数の画素スイッチング素子のそれぞれにゲート線（図示無し）が接続され、そのゲート線が垂直方向ｙに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用垂直駆動回路１１は、その複数のゲート線を順次選択するように、走査信号を供給する。
【００６２】
表示用水平駆動回路１２は、ｘ方向において複数の画素Ｐに対応するように形成された各画素スイッチング素子（図示無し）に接続されている。そして、表示用水平駆動回路１２は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の画素スイッチング素子のそれぞれに、映像データ信号を順次供給する。ここでは、垂直方向ｙに並ぶ複数の画素Ｐに対応して形成された複数の画素スイッチング素子のそれぞれに信号線（図示無し）が接続され、その信号線が水平方向ｘに並ぶ複数の画素Ｐに対応するように複数形成されており、表示用水平駆動回路１２は、その複数の信号線に、順次、映像データ信号を供給する。そして、表示用垂直駆動回路１１によって走査信号が供給された画素スイッチング素子を介して、その映像データ信号が液晶層２０３に印加され、画像表示が実行される。
【００６３】
センサ用垂直駆動回路１３は、ｙ方向において複数の画素Ｐに対応するように形成された複数の受光素子（図示無し）に接続されている。そして、センサ用垂直駆動回路１３は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の受光素子において、受光データを読み出す受光素子を選択するように走査信号を供給する。ここでは、ｘ方向に並ぶ複数の受光素子のそれぞれに対応するように、ゲート線（図示無し）が設けられ、そのゲート線がｙ方向に並ぶ複数の受光素子に対応するように複数形成されており、センサ用垂直駆動回路１３は、その複数のゲート線を順次選択するように走査信号を供給する。
【００６４】
センサ用水平駆動回路１４は、ｘ方向において複数の画素Ｐに対応するように形成された複数の受光素子（図示無し）に接続されている。そして、センサ用水平駆動回路１４は、供給される制御信号に基づいて、そのｙ方向に並ぶ複数の受光素子から受光データを、順次、読み出す。ここでは、ｙ方向に並ぶ複数の画素Ｐに対応して形成された複数の受光素子のそれぞれに、信号線（図示無し）が接続され、その信号線がｘ方向に並ぶ複数の画素Ｐに対応するように複数形成されており、センサ用水平駆動回路１４は、その複数の信号線を介して受光素子から、順次、受光データを読み出す。具体的には、センサ用垂直駆動回路１３によって走査信号が供給され、選択された受光素子から受光データを、順次、読み出す。
【００６５】
バックライト３００は、図１に示すように、液晶パネル２００の背面に対面しており、その液晶パネル２００の背面に照明光Ｒを出射する。
【００６６】
具体的には、バックライト３００は、液晶パネル２００を構成するＴＦＴアレイ基板２０１の側に配置されており、そのＴＦＴアレイ基板２０１において対向基板２０２に対面している面に対して反対側の面に、照明光Ｒを照射する。つまり、バックライト３００は、ＴＦＴアレイ基板２０１の側から対向基板２０２の側へ向かうように照明光Ｒを照明する。
【００６７】
データ処理部４００は、図１に示すように、制御部４０１と、位置検出部４０２とを有する。データ処理部４００は、コンピュータを含み、プログラムによってコンピュータが各部として動作するように構成されている。
【００６８】
データ処理部４００の制御部４０１は、液晶パネル２００とバックライト３００との動作を制御するように構成されている。制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に複数設けられた画素スイッチング素子（図示無し）の動作を制御する。たとえば、線順次駆動を実行させる。また、制御部４０１は、外部から供給される駆動信号に基づいて、バックライト３００に制御信号を供給することによって、バックライト３００の動作を制御し、バックライト３００から照明光Ｒを照射する。このように、制御部４０１は、液晶パネル２００とバックライト３００との動作を制御することによって、液晶パネル２００の画素領域ＰＡに画像を表示する。
【００６９】
このほかに、制御部４０１は、液晶パネル２００に制御信号を供給することによって、液晶パネル２００に位置センサ素子として複数設けられた受光素子（図示無し）の動作を制御し、その受光素子から受光データを収集する。たとえば、線順次駆動を実行させて、複数の受光素子から受光データを順次収集する。
【００７０】
データ処理部４００の位置検出部４０２は、液晶パネル２００に複数設けられた受光素子（図示無し）から収集した受光データに基づいて、液晶パネル２００の正面側において、画素領域ＰＡにユーザーの指やタッチペンなどの被検知体が接触または近接した位置を検出する。たとえば、受光データの信号強度が基準値よりも大きい座標位置を、被検知体Ｆが画素領域ＰＡにおいて接触した座標位置として検出する。
【００７１】
（ＴＦＴアレイ基板の構成）
図３は、本発明にかかる実施形態１において、ＴＦＴアレイ基板２０１の要部を模式的に示す断面図である。
【００７２】
図３に示すように、ＴＦＴアレイ基板２０１は、ガラス基板２０１ｇを含む。ガラス基板２０１ｇは、光を透過する絶縁体の基板であり、ガラスにより形成されている。そして、このガラス基板２０１ｇにて対向基板２０２に対面する側の面には、図３に示すように、画素スイッチング素子３１と、受光素子３２と、周辺回路素子ＳＫと、平坦化膜６０ａと、絶縁膜６０ｂと、共通電極６２ａと、画素電極６２ｂとが形成されている。
【００７３】
ＴＦＴアレイ基板２０１に設けられた各部について順次説明する。
【００７４】
画素スイッチング素子３１は、図３に示すように、画素領域ＰＡの表示領域ＴＡに形成されている。
【００７５】
図４は、本発明にかかる実施形態１において、画素スイッチング素子３１を示す断面図である。
【００７６】
図４に示すように、画素スイッチング素子３１は、ゲート電極４５と、ゲート絶縁膜４６ｇと、半導体層４８とを含み、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造のボトムゲート型ＴＦＴとして形成されている。たとえば、Ｎチャネル型のＴＦＴとして形成されている。
【００７７】
具体的には、画素スイッチング素子３１において、ゲート電極４５は、モリブデン（Ｍｏ），チタン（Ｔｉ）、タンタル（Ｔａ）などの金属材料を用いて、層厚が６０〜９０ｎｍになるように形成されている。ここでは、図４に示すように、ゲート電極４５は、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｇを介して、半導体層４８のチャネル領域４８Ｃに対面するように設けられている。
【００７８】
また、画素スイッチング素子３１において、ゲート絶縁膜４６ｇは、図４に示すように、たとえば、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとを積層して、ゲート電極４５を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜４６ｇａを４０ｎｍ厚、シリコン酸化膜４６ｇｂを５０ｎｍ厚になるように形成する。
【００７９】
また、画素スイッチング素子３１において、半導体層４８は、たとえば、ポリシリコンで形成されている。たとえば、２０〜１６０ｎｍ厚のポリシリコン薄膜を、半導体層４８として形成する。この半導体層４８においては、図４に示すように、ゲート電極４５に対応するようにチャネル領域４８Ｃが形成されると共に、そのチャネル領域４８Ｃを挟むように一対のソース・ドレイン領域４８Ａ，４８Ｂが形成されている。この一対のソース・ドレイン領域４８Ａ，４８Ｂは、チャネル領域４８Ｃを挟むように一対の低濃度不純物領域４８ＡＬ，４８ＢＬが形成され、さらに、その低濃度不純物領域４８ＡＬ，４８ＢＬよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨ，４８ＢＨが、その一対の低濃度不純物領域４８ＡＬ，４８ＢＬを挟むように形成されている。
【００８０】
そして、画素スイッチング素子３１において、ソース電極５３とドレイン電極５４とのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。ここでは、図４に示すように、層間絶縁膜４９が半導体層４８を被覆するように設けられており、ソース電極５３は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、一方のソース・ドレイン領域４８Ａに電気的に接続するように設けられている。そして、同様に、ドレイン電極５４は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、他方のソース・ドレイン領域４８Ｂに電気的に接続するように設けられている。
【００８１】
受光素子３２は、図３に示すように、画素領域ＰＡのセンサ領域ＳＡに形成されている。
【００８２】
図５は、本発明にかかる実施形態１において、受光素子３２を示す断面図である。
【００８３】
図５に示すように、受光素子３２は、ＰＩＮ構造のフォトダイオードであり、ゲート電極４３と、そのゲート電極４３上に設けられたゲート絶縁膜４６ｓと、そのゲート絶縁膜４６ｓを介してゲート電極４３に対面する半導体層４７とを含む。
【００８４】
この受光素子３２において、ゲート電極４３は、たとえば、モリブデンなどの金属材料を用いて形成されており、遮光層としての機能が付加されている。ここでは、図５に示すように、ゲート電極４３は、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｓを介して、半導体層４７のｉ層４７ｉに対面するように設けられている。
【００８５】
また、受光素子３２において、ゲート絶縁膜４６ｓは、シリコン窒化膜４６ｓａとシリコン酸化膜４６ｓｂを積層して、ゲート電極４３を被覆するように形成されている。ここでは、たとえば、シリコン窒化膜４６ｓａを４０ｎｍ厚、シリコン酸化膜４６ｓｂを５０ｎｍ厚になるように形成する。
【００８６】
また、受光素子３２において、半導体層４７は、たとえば、ポリシリコンで形成されている。たとえば、２０〜１６０ｎｍ厚のポリシリコン薄膜を、半導体層４７として形成する。そして、半導体層４７は、図５に示すように、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉとを含む。ここでは、半導体層４７は、ｐ層４７ｐとｎ層４７ｎの間に、高抵抗のｉ層４７ｉが介在するように設けられている。ｐ層４７ｐは、たとえば、ホウ素イオンなどのｐ型不純物がドープされている。また、ｉ層４７ｉは、光電変換層であって、受光面ＪＳａを有し、その受光面ＪＳａにおいて光を受光し、光電変換が実施される。また、ｎ層４７ｎは、リンイオンなどのｎ型不純物がドープされている。ここでは、ｎ層４７ｎは、リーク電流の低減化のために、ｎ型不純物が高濃度にドープされた高濃度領域４７ｎｈと、高濃度領域４７ｎｈよりも低濃度にｎ型不純物がドープされた低濃度領域４７ｎｌとを有し、低濃度領域４７ｎｌが高濃度領域４７ｎｈとｉ層４７ｉとの間に介在するように形成されている。
【００８７】
そして、受光素子３２において、アノード電極５１とカソード電極５２とのそれぞれは、アルミニウムを用いて形成されている。ここでは、図５に示すように、層間絶縁膜４９が半導体層４７を被覆するように設けられており、アノード電極５１は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｐ層４７ｐに電気的に接続するように設けられている。そして、同様に、カソード電極５２は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｎ層４７ｎに電気的に接続するように設けられている。
【００８８】
周辺回路素子ＳＫは、図３に示すように、周辺領域ＣＡに形成されている。
【００８９】
この周辺回路素子ＳＫは、画素スイッチング素子３１と同様に、ボトムゲート型ＴＦＴとして形成されている。たとえば、Ｐチャネル型のＴＦＴとして形成されている。
【００９０】
平坦化膜６０ａは、図３に示すように、画素領域ＰＡおよび周辺領域ＣＡに形成されている。ここでは、平坦化膜６０ａは、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとを被覆するようにガラス基板２０１ｇの面に形成されており、そのガラス基板２０１ｇの面に表面が沿うように平坦化している。たとえば、アクリル系樹脂を１〜３μｍ厚になるように成膜することによって、この平坦化膜６０ａが形成される。
【００９１】
絶縁膜６０ｂは、図３に示すように、画素領域ＰＡおよび周辺領域ＣＡに形成されている。つまり、絶縁膜６０ｂは、平坦化膜６０ａの表面において、受光素子３２が設けられたセンサ領域ＳＡに対応する領域に設けられている。また、絶縁膜６０ｂは、平坦化膜６０ａの表面において、画素スイッチング素子３１が形成された表示領域ＴＡに対応する領域にて、共通電極６２ａを被覆するように設けられている。この絶縁膜６０ｂは、たとえば、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜（ＳｉＯｘＮｙ）を用いて形成されいている。
【００９２】
共通電極６２ａは、画素領域ＰＡにおいて複数の画素Ｐに共通する電極であり、図３に示すように、周辺領域ＣＡに形成されず、画素領域ＰＡの表示領域ＴＡにおいて、平坦化膜６０ａの上に設けられている。共通電極６２ａは、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されている。ここでは、共通電極６２ａは、絶縁膜６０ｃを介して画素電極６２ｂに対面している。本実施形態においては、共通電極６２ａは、画素領域ＰＡのセンサ領域ＳＡと、周辺領域ＣＡとに形成されず、画素領域ＰＡにおいて画像表示が実行される表示領域ＴＡに形成されている。
【００９３】
画素電極６２ｂは、画素スイッチング素子３１に電気的に接続された電極であって、複数の画素Ｐに対応するように、画素領域ＰＡにおいて、複数が設けられている。ここでは、画素電極６２ｂは、図３に示すように、周辺領域ＣＡに形成されず、画素領域ＰＡの表示領域ＴＡにおいて、共通電極６２ａを被覆するように形成された絶縁膜６０ｂの上に設けられている。画素電極６２ｂは、いわゆる透明電極であって、たとえば、ＩＴＯを用いて形成されており、画素スイッチング素子３１のドレイン電極５４に電気的に接続されている。そして、画素電極６２ｂは、画素スイッチング素子３１から映像信号として供給される電位によって、共通電極６２ａとの間において、横電界を生じさせ、液晶層２０３に電圧を印加する。
【００９４】
図６は、本発明にかかる実施形態１において、画素電極６２ｂを示す平面図である。
【００９５】
本実施形態においては、液晶パネル２００がＦＦＳ方式であるので、画素電極６２ｂは、図６に示すように、ＴＦＴアレイ基板２０１において対向基板２０２に対面するｘｙ面において、櫛歯形状に形成されている。
【００９６】
具体的には、図６に示すように、画素電極６２ｂは、基幹部６２ｂｋと、枝部６２ｂｅとを有する。
【００９７】
基幹部６２ｂｋは、図６に示すように、ｘ方向に延在している。そして、たとえば、基幹部６２ｂｋの中央部分において、コンタクト（図示無し）が設けられ、そのコントクトによって、画素スイッチング素子３１のドレイン電極に電気的に接続されている。
【００９８】
枝部６２ｂｅは、図６に示すように、ｙ方向に延在している。この枝部６２ｂｅは、図６に示すように、ｘ方向において、複数が間隔を隔てて並ぶように配置されており、その複数のそれぞれは、一端部が基幹部６２ｂｋに接続され、ｙ方向において互いに平行になるように延在している。
【００９９】
（バックライトの構成）
図７は、本発明にかかる実施形態１において、バックライト３００を模式的に示す断面図である。図８は、本発明にかかる実施形態１において、バックライト３００の要部を模式的に示す斜視図である。
【０１００】
図７に示すように、バックライト３００は、光源３０１と、導光板３０２とを有しており、液晶パネル２００の画素領域ＰＡの全面を照明するように、照明光Ｒを出射する。
【０１０１】
光源３０１は、図７に示すように、光を照射する照射面ＥＳを含み、この照射面ＥＳが、導光板３０２において光が入射される入射面ＩＳに対面するように配置されている。ここでは、導光板３０２の側面に設けられている入射面ＩＳに、光源３０１の照射面ＥＳが対面している。そして、光源３０１は、制御信号が制御部４０１から供給され、その制御信号に基づいて、発光動作を実施するように構成されている。
【０１０２】
本実施形態においては、光源３０１は、図８に示すように、可視光源３０１ａと、赤外光源３０１ｂとを有する。
【０１０３】
可視光源３０１ａは、たとえば、白色ＬＥＤであり、白色の可視光線を照射するように構成されている。この可視光源３０１ａは、図８に示すように、導光板３０２の入射面ＩＳに照射面ＥＳが対面するように配置されており、その導光板３０２の入射面ＩＳに照射面ＥＳから可視光線を照射する。ここでは、可視光源３０１ａは、複数であり、その複数が、導光板３０２の入射面ＩＳに沿うように並べられて配置されている。
【０１０４】
赤外光源３０１ｂは、たとえば、赤外線ＬＥＤであり、赤外光線を照射するように構成されている。この赤外光源３０１ｂは、図８に示すように、導光板３０２の入射面ＩＳに照射面ＥＳが対面するように配置されており、その導光板３０２の入射面ＩＳに照射面ＥＳから赤外光線を照射する。たとえば、中心波長が８５０ｎｍである赤外光線を照射する。ここでは、可視光源３０１ａは、たとえば、単数であり、可視光源３０１ａが設けられた導光板３０２の入射面ＩＳにおいて、その可視光源３０１ａと並ぶように配置されている。本実施形態においては、図８に示すように、赤外光源３０１ｂは、可視光源３０１ａが設けられた導光板３０２の入射面ＩＳにおいて、略中央部分になるように配置されている。
【０１０５】
導光板３０２は、図７に示すように、入射面ＩＳに光源３０１の照射面ＥＳが対面するように設けられており、その照射面ＥＳから照射された光が入射される。そして、導光板３０２は、その入射面ＩＳに入射された光を導光する。そして、その導光した光を、入射面ＩＳに対して直交するように設けられた出射面ＰＳ１から照明光Ｒとして出射する。導光板３０２は、液晶パネル２００の背面に対面するように配置され、その液晶パネル２００の背面に向かって、出射面ＰＳ１から照明光Ｒを出射する。この導光板３０２は、たとえば、アクリル樹脂など、光透過性が高い透明な材料を用いて、射出成型により形成される。
【０１０６】
本実施形態においては、導光板３０２は、可視光源３０１ａから出射された可視光線と、赤外光源３０１ｂから出射された赤外光線との両者が、入射面ＩＳに入射され、その入射面ＩＳから入射された可視光線と赤外光線とを導光する。そして、その導光した可視光線と赤外光線とが、出射面ＰＳ１から照明光Ｒとして出射される。そして、上記のように、透過型の液晶パネル２００の画素領域ＰＡにおいて画像が表示される。
【０１０７】
導光板３０２は、図７に示すように、光学フィルム３０３と反射フィルム３０４とが設けられている。
【０１０８】
光学フィルム３０３は、図７に示すように、導光板３０２において出射面ＰＳ１に対面するように設けられている。光学フィルム３０３は、導光板３０２の出射面ＰＳ１から出射される照明光Ｒを受け、その光学特性を変調するように構成されている。
【０１０９】
本実施形態においては、光学フィルム３０３は、拡散シート３０３ａとプリズムシート３０３ｂとを有しており、拡散シート３０３ａとプリズムシート３０３ｂとが導光板３０２の側から順次配置されている。そして、拡散シート３０３ａは、導光板３０２の出射面ＰＳから出射される光を拡散し、プリズムシート３０３ｂは、その拡散された光を導光板３０２の出射面ＰＳの法線方向ｚに沿うように集光する。このようにすることで、光学フィルム３０３は、導光板３０２から出射された光を、平面光の照明光Ｒとして液晶パネル２００の裏面へ出射する。
【０１１０】
反射フィルム３０４は、図７に示すように、導光板３０２において出射面ＰＳに対して反対側に位置する面に対面するように設けられている。反射フィルム３０４は、導光板３０２において出射面ＰＳ１に対して反対側に位置する面ＰＳ２から出射される光を受けて、導光板３０２の出射面ＰＳ１の側へ、その光を反射する。
【０１１１】
（動作）
上記の液晶表示装置１００において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の動作について説明する。
【０１１２】
図９と図１０は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。ここで、図９は、液晶層２０３への電圧の印加がオフ状態である場合を示しており、一方で、図１０は、液晶層２０３への電圧の印加がオン状態である場合を示している。図９と図１０においては、要部を記載し、その他の部分については、記載を省略している。また、図９と図１０において、（ａ）は、断面図であり、（ｂ）は平面図である。
【０１１３】
液晶層２０３への電圧の印加がオフ状態である場合について説明する。
【０１１４】
この場合には、図９（ａ），（ｂ）に示すように、液晶パネル２００の表示領域ＴＡにおいては、液晶層２０３は、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。本実施形態においては、表示方式がノーマリ・ブラック方式になるように、各部が構成されている。このため、液晶パネル２００の表示領域ＴＡにおいては、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、第２の偏光板２０７を透過しないで吸収され、黒表示が実施される。
【０１１５】
一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、第２の偏光板２０７を透過する。
【０１１６】
これに対して、液晶パネル２００のセンサ領域ＳＡにおいては、図９（ａ），（ｂ）に示すように、液晶層２０３は、表示領域ＴＡの場合と同様に、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。このため、バックライト３００から照明された照明光Ｒにおいても、可視光線ＶＲは、液晶パネル２００を透過しない。
【０１１７】
一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、センサ領域ＳＡにて第２の偏光板２０７を透過する。このため、人体の指などの被検知体Ｆが画素領域ＰＡに接触もしくは移動された場合には、図９（ａ）に示すように、その透過した赤外光線ＩＲが、被検知体Ｆによって反射される。照明光Ｒの光路にある平坦化膜６０ａなどの各部材は、赤外光線ＩＲに対する吸収係数が小さく、ほぼゼロであるので、反射光Ｈは、赤外光線ＩＲを多く含んでいる。このため、その赤外光線ＩＲを多く含む反射光Ｈを、液晶パネル２００に設けられた受光素子３２が受光する。
【０１１８】
ここでは、受光面ＪＳａへ向かう反射光Ｈを受光素子３２が受光面ＪＳａで受光し、光電変換する。そして、その光電変換によって生じた電荷による受光データが、周辺回路によって読み出される。
【０１１９】
そして、上述したように、その読み出した受光データを用いて、位置検出部４０２が、液晶パネル２００の正面側において画素領域ＰＡに位置する被検知体Ｆの像をイメージングし、そのイメージングした画像から、被検知体Ｆの位置を検出する。
【０１２０】
液晶層２０３への電圧の印加がオン状態である場合について説明する。
【０１２１】
この場合には、図１０（ａ），（ｂ）に示すように、液晶パネル２００の表示領域ＴＡにおいては、液晶層２０３は、水平配向された液晶分子の長尺方向が、ｙ方向とは異なる方向に傾く。このため、液晶パネル２００の表示領域ＴＡにおいては、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、第２の偏光板２０７を透過し、白表示が実施される。また、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲについても、第２の偏光板２０７を透過する。
【０１２２】
これに対して、液晶パネル２００のセンサ領域ＳＡにおいては、画素電極６２ｂおよび共通電極６２ａが形成されておらず、液晶層２０３に電圧が印加されないため、液晶層２０３への電圧の印加がオフ状態である場合と同様に、液晶層２０３は、水平配向された液晶分子の長尺方向が、たとえば、ｙ方向に沿っている。このため、バックライト３００から照明された照明光Ｒにおいて、可視光線ＶＲは、液晶パネル２００を透過しない。
【０１２３】
一方で、バックライト３００から照明された照明光Ｒにおいて、赤外光線ＩＲは、上記と同様に、図１０に示すように、センサ領域ＳＡにて第２の偏光板２０７を透過する。このため、人体の指などの被検知体Ｆが画素領域ＰＡに接触もしくは移動された場合には、図１０に示すように、その透過した赤外光線ＩＲが、被検知体Ｆによって反射され、その反射光Ｈを、液晶パネル２００に設けられた受光素子３２が受光する。そして、受光面ＪＳａへ向かう反射光Ｈを受光素子３２が受光面ＪＳａで受光し、光電変換することによって生ずる受光データが、周辺回路によって読み出される。
【０１２４】
そして、上述したように、その受光素子３２から読み出した受光データを用いて、位置検出部４０２が、液晶パネル２００の正面側において画素領域ＰＡに位置する被検知体Ｆの像をイメージングし、そのイメージングした画像から、被検知体Ｆの位置を検出する。
【０１２５】
（製造方法）
上記の液晶パネル２００について製造する製造方法を説明する。
【０１２６】
図１１と図１２と図１３とのそれぞれは、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。図１１と図１２と図１３とにおいては、本実施形態の液晶パネル２００を製造する際において、ＴＦＴアレイ基板２０１を製造する製造工程について、（Ａ），（Ｂ），（Ｃ），（Ｄ），（Ｅ），（Ｆ）の順で示している。
【０１２７】
まず、図１１（Ａ）に示すように、ガラス基板２０１ｇの表面に画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとの各半導体素子を形成する。
【０１２８】
ここでは、上述したように、たとえば、ポリシリコンを半導体薄膜としたボトムゲート構造のＴＦＴを、画素スイッチング素子３１および周辺回路素子ＳＫとして形成する。また、同様に、たとえば、ポリシリコンを半導体薄膜としたＰＩＮ構造のフォトダイオードを、受光素子３２として形成する。本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造する。
【０１２９】
具体的には、画素領域ＰＡの表示領域ＴＡに画素スイッチング素子３１を形成する。また、画素領域ＰＡのセンサ領域ＳＡに受光素子３２を形成する。また、周辺領域ＣＡに周辺回路を構成する周辺回路素子ＳＫを形成する。
【０１３０】
そして、図１１（Ａ）に示すように、ガラス基板２０１ｇの表面に平坦化膜６０ａを形成する。
【０１３１】
ここでは、画素領域ＰＡおよび周辺領域ＣＡにおいて、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとを被覆するように、平坦化膜６０ａをガラス基板２０１ｇの面に形成し、そのガラス基板２０１ｇの面に沿うように表面を平坦化している。
【０１３２】
たとえば、アクリル系樹脂を１〜３μｍ厚になるように成膜することによって、この平坦化膜６０ａを形成する。
【０１３３】
つぎに、図１１（Ｂ）に示すように、第１の透明導電膜６２ａｔを形成する。
【０１３４】
ここでは、ＩＴＯなどの透明な導電材料を用いて、平坦化膜６０ａを被覆するように、この第１の透明導電膜６２ａｔを形成する。
【０１３５】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に形成された平坦化膜６０ａの表面に、第２の透明導電膜６２ｂｔを形成する。
【０１３６】
つぎに、図１２（Ｃ）に示すように、共通電極６２ａを形成する。
【０１３７】
ここでは、第１の透明導電膜６２ａｔをパターン加工することで、共通電極６２ａを形成する。
【０１３８】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡにおいては、第１の透明導電膜６２ａｔを残し、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫとが形成された周辺領域ＣＡとにおいては、第１の透明導電膜６２ａｔを除去するように、第１の透明導電膜６２ａｔをリソグラフィ技術によってパターン加工し、ガラス基板２０１ｇの面に共通電極６２ａを形成する。たとえば、第１の透明導電膜６２ａｔをウェットエッチング処理し、パターン加工することによって、共通電極６２ａを形成する。
【０１３９】
つぎに、図１２（Ｄ）に示すように、絶縁膜６０ｂを形成する。
【０１４０】
ここでは、たとえば、シリコン窒化膜を、絶縁膜６０ｂとして、第１の透明導電膜６２ａｔを被覆するように形成する。
【０１４１】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に絶縁膜６０ｂを形成する。
【０１４２】
つぎに、図１３（Ｅ）に示すように、第２の透明導電膜６２ｂｔを形成する。
【０１４３】
ここでは、ＩＴＯなどの透明な導電材料を用いて、絶縁膜６０ｂを被覆するように、第２の透明導電膜６２ｂｔを形成する。
【０１４４】
具体的には、画素スイッチング素子３１が形成された表示領域ＴＡと、受光素子３２が形成されたセンサ領域ＳＡと、周辺回路素子ＳＫが形成された周辺領域ＣＡとを被覆するように、ガラス基板２０１ｇの面に第２の透明導電膜６２ｂｔを形成する。
【０１４５】
つぎに、図１３（Ｆ）に示すように、画素電極６２ｂを形成する。
【０１４６】
ここでは、第２の透明導電膜６２ｂｔをリソグラフィ技術によってパターン加工することで、画素電極６２ｂを形成する。
【０１４７】
具体的には、ガラス基板２０１ｇの面において、画素スイッチング素子３１が形成された表示領域ＴＡに対応するように、画素電極６２ｂを形成する。本実施形態においては、上述したように、平面構造が櫛歯状になるように、第２の透明導電膜６２ｂｔをウェットエッチング処理でパターン加工することによって、画素電極６２ｂを形成する。
【０１４８】
そして、上記のように各部が形成されたＴＦＴアレイ基板を、別途形成した対向基板２０２に貼り合わせる。ここでは、貼り合わせるに当たり、ＴＦＴアレイ基板と対向基板とにおいて対面させる面のそれぞれに、たとえば、ポリイミドで配向膜を形成した後に、その配向膜をラビング処理する。そして、ＴＦＴアレイ基板と対向基板とを、間隔を隔てて対面するように貼り合わせる。
【０１４９】
その後、そのＴＦＴアレイ基板と対向基板との間の間隔に液晶を注入し、液晶層を配向させて液晶パネルを形成する。そして、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
【０１５０】
以上のように、本実施形態においては、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をしない。
【０１５１】
このため、ドライエッチング処理の実施によって絶縁膜６０ｂを除去した場合には、前述したように、そのドライエッチング処理におけるプラズマによって、受光素子３２にダメージが与えられ、受光素子３２の光感度が劣化し、暗電流の発生が増加する不具合が発生する場合があるが、本実施形態においては、このドライエッチング処理について実施をしないため、この不具合の発生を防止できる。
【０１５２】
図１４は、本発明にかかる実施形態における受光素子の光電流−バイアス電圧特性を示す図である。一方で、図１５は、本発明にかかる実施形態と異なり、図２９および図３０において示したように、平坦化膜６０ａの表面に形成された絶縁膜６０ｂをドライエッチング処理で除去した場合における受光素子の光電流−バイアス電圧特性を示す図である。図１４と図１５とにおいて、横軸は、バイアス電圧Ｖｎｐ（Ｖ）を示し、縦軸は、電流Ｉｎｐ（Ａ）であり、光電流と暗電流とのそれぞれを示している。ここでは、一定の光量の照射下で、受光素子３２のｎ層４７ｎとゲート電極４３への電位を同電位にし、ｎ層４７ｎとｐ層４７ｐとの間に印加する逆方向バイアス電圧を変化させて、本特性を測定した。
【０１５３】
図１４と図１５とに示すように、絶縁膜６０ｂをドライエッチング処理で除去しない場合と、絶縁膜６０ｂをドライエッチング処理で除去した場合とを比較すると、低バイアス電圧において得られる光電流が異なる。ここでは、本実施形態のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合は、絶縁膜６０ｂをドライエッチング処理で除去した場合と比較して、低バイアス電圧においても、高い値の光電流が得られる。本実施形態のように絶縁膜６０ｂをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子３２にダメージが与えられないために、ＰＩＮ接合部で欠陥準位が発生しない。よって、本実施形態においては、光照射時に欠陥準位において電子−正孔対がトラップされることがないので、上記のように好適な結果を得ることができる。
【０１５４】
また、図１４と図１５とに示すように、本実施形態のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合は、絶縁膜６０ｂをドライエッチング処理で除去した場合と比較して、暗電流の発生が少ない。上記のように、絶縁膜６０ｂをドライエッチング処理で除去しない場合においては、ドライエッチング処理におけるプラズマによって受光素子３２にダメージが与えられないために、ＰＩＮ接合部で欠陥準位が発生しない。よって、本実施形態においては、逆バイアス時に、その欠陥準位を介してリーク電流が増大することがないので、上記のような好適な結果を得ることができる。
【０１５５】
したがって、本実施形態は、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０１５６】
また、本実施形態においては、有機材料の平坦化膜６０ａ上に無機材料の絶縁膜６０ｂを積層しているので、外部環境から水分の浸入を阻止する能力が高いため、耐湿性を向上できる。受光素子３２に水分が浸入すると暗電流が増加する場合があるが、本実施形態においては、上記のように、耐湿性を向上させる効果があるので、良好な受光素子特性を実現することができる。
【０１５７】
また、本実施形態においては、周辺回路を形成する周辺領域ＣＡにおいて、平坦化膜６０ａ上に、共通電極などの透明導電膜を形成していない。周辺回路上に透明導電膜が存在していると、回路の寄生容量が増大して負荷が重くなり、消費電力が増大する。しかし、上記のように、周辺領域ＣＡにおいては、平坦化膜６０ａ上に透明導電膜を形成していないので、この不具合の発生を防止することができる。
【０１５８】
また、本実施形態においては、バックライト３００が可視光線ＶＲの他に、赤外光線ＩＲを含むように、照明光Ｒを出射する。このため、暗い環境下、または、輝度の低い画像を表示する時においても、その赤外光線ＩＲを、指またはスタイラスの先端にて反射させた光を検知することにより、その指またはスタイラスの位置情報を、高いＳ／Ｎ比で検出できる。よって、夜景のような輝度が低い画面がバックグラウンドであっても誤検知の確率が低く、グラフィカルユーザーインターフェースのデザイン自由度が増すとともに、信頼性が高いタッチパネル内蔵表示装置を実現することが可能である。
【０１５９】
＜実施形態２＞
以下より、本発明にかかる実施形態２について説明する。
【０１６０】
図１６は、本発明にかかる実施形態２において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【０１６１】
本実施形態は、図１６に示すように、センサ領域ＳＡに共通電極６２ａが形成されている。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１６２】
本実施形態においては、共通電極６２ａは、画素領域ＰＡの表示領域ＴＡの他に、図１６に示すように、センサ領域ＳＡにおいても形成されている。ここでは、センサ領域ＳＡにおいても、表示領域ＴＡと同様に、共通電極６２ａは、絶縁膜６０ｃと平坦化膜との間に介在するように形成されている。
【０１６３】
以上のように、本実施形態は、実施形態１と異なり、センサ領域ＳＡに共通電極６２ａが形成されている。しかし、本実施形態は、実施形態１と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０１６４】
したがって、本実施形態は、実施形態１と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０１６５】
特に、ドライエッチング処理にて共通電極６２ａにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域ＳＡに共通電極６２ａを残すので、そのドライエッチング処理によるダメージが受光素子３２に与えらないため、好適である。
【０１６６】
また、本実施形態においては、センサ領域ＳＡ上に共通電極６２ａを残しており、この共通電極６２ａが電界シールドとして働くために、センサ上部領域に存在する配線等から印加され得る、意図しない電界を遮蔽可能であるので、センサ性能への悪影響を防止することができる。また、共通電極６２ａをセンサ毎に分離すれば、意図的に電界を印加させて光電変換層であるｉ層４７の空乏層を変調し、光感度を増大させることも可能になる。
【０１６７】
＜実施形態３＞
以下より、本発明にかかる実施形態３について説明する。
【０１６８】
図１７は、本発明にかかる実施形態３において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【０１６９】
本実施形態は、図１７に示すように、センサ領域ＳＡに透明導電層６２Ｔが設けられている。この点を除き、本実施形態は、実施形態２と同様である。このため、重複する個所については、説明を省略する。
【０１７０】
本実施形態においては、透明導電層６２Ｔは、図１７に示すように、画素領域ＰＡの表センサ域ＲＡにおいて、共通電極６２ａを被覆するように形成された絶縁膜６０ｂの上に設けられている。透明導電層６２Ｔは、画素電極６２ｂと同様に、たとえば、ＩＴＯを用いて形成されている。
【０１７１】
具体的には、実施形態１において図１３（Ｅ）に示すように形成された第２の透明導電膜６２ｂｔから画素電極６２ｂを形成する際に、センサ域ＲＡに設けられた第２の透明導電膜６２ｂｔを残すように、第２の透明導電膜６２ｂｔについてパターン加工をし、この透明導電層６２Ｔを形成する。
【０１７２】
以上のように、本実施形態は、実施形態２と異なり、センサ領域ＳＡに透明導電層６２Ｔが設けられている。しかし、本実施形態は、実施形態１および２と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０１７３】
したがって、本実施形態は、実施形態１および２と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０１７４】
特に、ドライエッチング処理にて画素電極６２ｂにパターン加工する際においては、上記と同様な不具合が発生する場合があるが、本実施形態においては、センサ領域ＳＡに透明導電層６２Ｔを残すので、そのドライエッチング処理によるダメージが受光素子３２に与えらないため、好適である。
【０１７５】
本実施形態では、共通電極６２ａ上に、更に透明導電層６２Ｔを形成しているので、共通電極６２ａと透明導電層６２Ｔとの間に静電容量が形成される。従って、実施形態２で記載した効果に加えて、例えば、センサの蓄積容量、または、画素電極の付加容量などのような、回路素子の一部として使用することも可能である。
【０１７６】
＜実施形態４＞
以下より、本発明にかかる実施形態４について説明する。
【０１７７】
図１８は、本発明にかかる実施形態４において、画素領域ＰＡにて画素スイッチング素子３１が設けられた表示領域ＴＡを示す断面図である。図１９は、本発明にかかる実施形態４において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。図２０は、本発明にかかる実施形態４において、受光素子３２を示す平面図である。図２１は、本発明にかかる実施形態４において、周辺回路素子ＳＫが設けられた周辺領域ＣＡを示す断面図である。
【０１７８】
本実施形態は、図１８に示すように、画素スイッチング素子３１の構成が実施形態１と異なる。また、本実施形態は、図１９および図２０に示すように、受光素子３２の構成が実施形態１と異なる。また、図２１に示すように、周辺回路素子ＳＫの構成が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する個所については、説明を省略する。
【０１７９】
画素スイッチング素子３１は、実施形態１と異なり、ダブルゲートＴＦＴであり、図１８に示すように、第１のＴＦＴ３１ａと、第２のＴＦＴ３１ｂとを有する。
【０１８０】
画素スイッチング素子３１を構成する第１のＴＦＴ３１ａは、図１８に示すように、トップゲート構造であって、遮光層ＳＹａと、ゲート電極４５ａと、ゲート絶縁膜４６ｚａと、半導体層４８ａとを含む。
【０１８１】
第１のＴＦＴ３１ａにおいて、遮光層ＳＹａは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１８に示すように、遮光層ＳＹａは、絶縁膜４６を介して、半導体層４８ａのチャネル領域４８Ｃａに対面するように設けられている。
【０１８２】
また、第１のＴＦＴ３１ａにおいて、ゲート電極４５ａは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１８に示すように、ゲート電極４５ａは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚａを介して、半導体層４８ａのチャネル領域４８Ｃａに対面するように設けられている。
【０１８３】
また、第１のＴＦＴ３１ａにおいて、ゲート絶縁膜４６ｚａは、図１８に示すように、たとえば、シリコン酸化膜であり、半導体層４８ａのチャネル領域４８Ｃａとゲート電極４５ａとの間に介在するように形成されている。
【０１８４】
また、第１のＴＦＴ３１ａにおいて、半導体層４８ａは、たとえば、ポリシリコンで形成されている。この半導体層４８ａにおいては、図１８に示すように、ゲート電極４５ａに対応するようにチャネル領域４８Ｃａが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃａが遮光層ＳＹａに対面するように、形成されている。また、半導体層４８ａは、チャネル領域４８Ｃａを挟むように一対のソース・ドレイン領域４８Ａａ，４８Ｂａが形成されている。この一対のソース・ドレイン領域４８Ａａ，４８Ｂａは、チャネル領域４８Ｃａを挟むように一対の低濃度不純物領域４８ＡＬａ，４８ＢＬａが形成され、さらに、その低濃度不純物領域４８ＡＬａ，４８ＢＬａよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨａ，４８ＢＨａが、その一対の低濃度不純物領域４８ＡＬａ，４８ＢＬａを挟むように形成されている。
【０１８５】
そして、画素スイッチング素子３１を構成する第２のＴＦＴ３１ｂは、図１８に示すように、第１のＴＦＴ３１ａと同様に、トップゲート構造であって、遮光層ＳＹｂと、ゲート電極４５ｂと、ゲート絶縁膜４６ｚｂと、半導体層４８ｂとを含む。
【０１８６】
第２のＴＦＴ３１ｂにおいて、遮光層ＳＹｂは、第１のＴＦＴ３１ａの遮光層ＳＹａと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１８に示すように、遮光層ＳＹｂは、絶縁膜４６を介して、半導体層４８ｂのチャネル領域４８Ｃｂに対面するように設けられている。
【０１８７】
また、第２のＴＦＴ３１ｂにおいて、ゲート電極４５ｂは、第１のＴＦＴ３１ａのゲート電極４５ａと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１８に示すように、ゲート電極４５ｂは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｂを介して、半導体層４８ｂのチャネル領域４８Ｃｂに対面するように設けられている。
【０１８８】
また、第２のＴＦＴ３１ｂにおいて、ゲート絶縁膜４６ｚｂは、第１のＴＦＴ３１ａのゲート絶縁膜４６ｚａと同様に、図１８に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｂのチャネル領域４８Ｃｂとゲート電極４５ｂとの間に介在するように形成されている。
【０１８９】
また、第２のＴＦＴ３１ｂにおいて、半導体層４８ｂは、第１のＴＦＴ３１ａの半導体層４８ａと同様に、たとえば、ポリシリコンで形成されている。この半導体層４８ｂにおいては、図１８に示すように、ゲート電極４５ｂに対応するようにチャネル領域４８Ｃｂが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｂが遮光層ＳＹｂに対面するように、形成されている。また、半導体層４８ｂは、そのチャネル領域４８Ｃｂを挟むように一対のソース・ドレイン領域４８Ａｂ，４８Ｂｂが形成されている。この一対のソース・ドレイン領域４８Ａｂ，４８Ｂｂは、チャネル領域４８Ｃｂを挟むように一対の低濃度不純物領域４８ＡＬｂ，４８ＢＬｂが形成され、さらに、その低濃度不純物領域４８ＡＬｂ，４８ＢＬｂよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｂ，４８ＢＨｂが、その一対の低濃度不純物領域４８ＡＬｂ，４８ＢＬｂを挟むように形成されている。
【０１９０】
この画素スイッチング素子３１においては、図１８に示すように、第１のＴＦＴ３１ａの半導体層４８ａと、第２のＴＦＴ３１ｂの半導体層４８ｂとが、一体で形成されており、第１のＴＦＴ３１ａのソース・ドレイン領域４８Ｂａと、第２のＴＦＴ３１ｂのソース・ドレイン領域４８Ａｂとが隣接しており、互いに電気的に接続された状態になっている。
【０１９１】
そして、この画素スイッチング素子３１においては、ソース電極５３は、第１のＴＦＴ３１ａにおいて、第２のＴＦＴ３１ｂに接続されたソース・ドレイン領域４８Ｂａとは異なるソース・ドレイン領域４８Ａａに電気的に接続するように設けられている。また、ドレイン電極５４は、第２のＴＦＴ３１ｂにおいて、第１のＴＦＴ３１ａに接続されたソース・ドレイン領域４８Ａｂとは異なるソース・ドレイン領域４８Ｂｂに電気的に接続するように設けられている。ここでは、ソース電極５３とドレイン電極５４とのそれぞれは、実施形態１と同様にして、アルミニウムなどの導電材料を用いて形成されている。
【０１９２】
受光素子３２は、図１９と図２０に示すように、遮光層ＳＹと、ゲート電極４３と、ゲート絶縁膜４６ｏｘと、半導体層４７とを含み、実施形態１と異なり、トップゲート構造である。
【０１９３】
この受光素子３２において、遮光層ＳＹは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図１９に示すように、遮光層ＳＹは、絶縁膜４６を介して、半導体層４７のｉ層４７ｉに対面するように設けられている。
【０１９４】
受光素子３２において、ゲート電極４３は、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図１９に示すように、ゲート電極４３は、半導体層４７において遮光層ＳＹが形成されている面とは反対側において、ゲート絶縁膜４６ｏｘを介して、半導体層４７のｉ層４７ｉに対面するように設けられている。本実施形態においては、ゲート電極４３は、正面側から入射する光が遮光されずに半導体層４７のｉ層４７ｉの面に入射するように、半導体層４７のｉ層４７ｉに対面する面が、その半導体層４７のｉ層４７ｉの面よりも小さくなるように形成されている。つまり、ゲート電極４３は、半導体層４７のｉ層４７ｉの面の全体を被覆せずに、一部のみを被覆するように形成されている。
【０１９５】
また、受光素子３２において、ゲート絶縁膜４６ｏｘは、たとえば、シリコン酸化膜であり、半導体層４７のｉ層４７ｉとゲート電極４３との間に介在するように形成されている。
【０１９６】
また、受光素子３２において、半導体層４７は、実施形態１と同様に、たとえば、ポリシリコンで形成されており、図１９に示すように、ｐ層４７ｐとｎ層４７ｎとｉ層４７ｉとを含む。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、ｉ層４７ｉが遮光層ＳＹａに対面するように、半導体層４７が、形成されている。
【０１９７】
そして、受光素子３２において、アノード電極５１とカソード電極５２とのそれぞれは、実施形態１と同様に、アルミニウムを用いて形成されている。ここでは、図１９に示すように、層間絶縁膜４９が半導体層４７を被覆するように設けられており、アノード電極５１は、その層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｐ層４７ｐに電気的に接続するように設けられている。そして、同様に、カソード電極５２は、層間絶縁膜４９を貫通するコンタクトホールに導電材料が埋め込まれ、パターン加工されることで、ｎ層４７ｎに電気的に接続するように設けられている。
【０１９８】
周辺回路素子ＳＫは、図２１に示すように、たとえば、第３のＴＦＴ３１ｃと、第４のＴＦＴ３１ｄとを有する。
【０１９９】
周辺回路素子ＳＫを構成する第３のＴＦＴ３１ｃは、図２１に示すように、トップゲート構造であって、遮光層ＳＹｃと、ゲート電極４５ｃと、ゲート絶縁膜４６ｚｃと、半導体層４８ｃとを含み、Ｎチャネル型のＴＦＴとして形成されている。
【０２００】
第３のＴＦＴ３１ｃにおいて、遮光層ＳＹｃは、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇの上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図２１に示すように、遮光層ＳＹｃは、絶縁膜４６を介して、半導体層４８ｃのチャネル領域４８Ｃｃに対面するように設けられている。
【０２０１】
また、第３のＴＦＴ３１ｃにおいて、ゲート電極４５ｃは、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図２１に示すように、ゲート電極４５ｃは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｃを介して、半導体層４８ｃのチャネル領域４８Ｃｃに対面するように設けられている。
【０２０２】
また、第３のＴＦＴ３１ｃにおいて、ゲート絶縁膜４６ｚｃは、図２１に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｃのチャネル領域４８Ｃｃとゲート電極４５ｃとの間に介在するように形成されている。
【０２０３】
また、第３のＴＦＴ３１ｃにおいて、半導体層４８ｃは、たとえば、ポリシリコンで形成されている。この半導体層４８ｃにおいては、図２１に示すように、ゲート電極４５ｃに対応するようにチャネル領域４８Ｃｃが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｃが遮光層ＳＹｃに対面するように、形成されている。また、半導体層４８ｃは、チャネル領域４８Ｃｃを挟むように一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃが形成されている。この一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃは、チャネル領域４８Ｃｃを挟むように一対の低濃度不純物領域４８ＡＬｃ，４８ＢＬｃが形成され、さらに、その低濃度不純物領域４８ＡＬｃ，４８ＢＬｃよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｃ，４８ＢＨｃが、その一対の低濃度不純物領域４８ＡＬｃ，４８ＢＬｃを挟むように形成されている。ここでは、半導体層４８ｃにｎ型不純物をドープすることで一対のソース・ドレイン領域４８Ａｃ，４８Ｂｃを形成することによって、ｎチャネル型のＴＦＴとして第３のＴＦＴ３１ｃが形成されている。
【０２０４】
そして、周辺回路素子ＳＫを構成する第４のＴＦＴ３１ｄは、図２１に示すように、第３のＴＦＴ３１ｃと同様に、トップゲート構造であって、遮光層ＳＹｄと、ゲート電極４５ｄと、ゲート絶縁膜４６ｚｄと、半導体層４８ｄとを含み、ｐチャネル型のＴＦＴとして形成されている。
【０２０５】
第４のＴＦＴ３１ｄにおいて、遮光層ＳＹｄは、第３のＴＦＴ３１ｃの遮光層ＳＹｃと同様に、たとえば、モリブデンなどの金属材料を用いて、ガラス基板２０１ｇ上に形成されており、液晶パネル２００の裏面側から入射する光を遮光する。ここでは、図２１に示すように、遮光層ＳＹｄは、絶縁膜４６を介して、半導体層４８ｄのチャネル領域４８Ｃｄに対面するように設けられている。
【０２０６】
また、第４のＴＦＴ３１ｄにおいて、ゲート電極４５ｄは、第３のＴＦＴ３１ｃのゲート電極４５ｃと同様に、たとえば、アルミニウムなどの金属材料を用いて形成されている。ここでは、図２１に示すように、ゲート電極４５ｄは、ガラス基板２０１ｇの面において、ゲート絶縁膜４６ｚｄを介して、半導体層４８ｄのチャネル領域４８Ｃｄに対面するように設けられている。
【０２０７】
また、第４のＴＦＴ３１ｄにおいて、ゲート絶縁膜４６ｚｄは、第３のＴＦＴ３１ｃのゲート絶縁膜４６ｚｃと同様に、図２１に示すように、たとえば、シリコン酸化膜であり、半導体層４８ｄのチャネル領域４８Ｃｄとゲート電極４５ｄとの間に介在するように形成されている。
【０２０８】
また、第４のＴＦＴ３１ｄにおいて、半導体層４８ｄは、第３のＴＦＴ３１ｃの半導体層４８ｃと同様に、たとえば、ポリシリコンで形成されている。この半導体層４８ｄにおいては、図２１に示すように、ゲート電極４５ｄに対応するようにチャネル領域４８Ｃｄが形成されている。ここでは、シリコン窒化膜４６ｇａとシリコン酸化膜４６ｇｂとが積層されて形成された絶縁膜４６を介して、チャネル領域４８Ｃｄが遮光層ＳＹｄに対面するように、形成されている。また、半導体層４８ｄは、そのチャネル領域４８Ｃｄを挟むように一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄが形成されている。この一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄは、チャネル領域４８Ｃｄを挟むように一対の低濃度不純物領域４８ＡＬｄ，４８ＢＬｄが形成され、さらに、その低濃度不純物領域４８ＡＬｄ，４８ＢＬｄよりも不純物の濃度が高い一対の高濃度不純物領域４８ＡＨｄ，４８ＢＨｄが、その一対の低濃度不純物領域４８ＡＬｄ，４８ＢＬｄを挟むように形成されている。ここでは、半導体層４８ｄにｐ型不純物をドープすることで一対のソース・ドレイン領域４８Ａｄ，４８Ｂｄを形成することによって、ｐチャネル型のＴＦＴとして第４のＴＦＴ３１ｄが形成されている。
【０２０９】
この周辺回路素子ＳＫにおいては、図２１に示すように、第３のＴＦＴ３１ｃの半導体層４８ｃと、第４のＴＦＴ３１ｄの半導体層４８ｄとが、一体で形成されており、第３のＴＦＴ３１ｃのソース・ドレイン領域４８Ｂｃと、第４のＴＦＴ３１ｄのソース・ドレイン領域４８Ａｄとが隣接しており、互いに電気的に接続された状態になっている。
【０２１０】
そして、この周辺回路素子ＳＫにおいては、一対の電極５３ｃ，５４ｄのそれぞれが、第３のＴＦＴ３１ｃと、第４のＴＦＴ３１ｄとのそれぞれに設けられている。ここで、一方の電極５３ｃは、第３のＴＦＴ３１ｃにおいて、第４のＴＦＴ３１ｄに接続されたソース・ドレイン領域４８Ｂｃとは異なるソース・ドレイン領域４８Ａｃに電気的に接続するように設けられている。また、他方の電極５４ｄは、第４のＴＦＴ３１ｄにおいて、第３のＴＦＴ３１ｃに接続されたソース・ドレイン領域４８Ａｄとは異なるソース・ドレイン領域４８Ｂｄに電気的に接続するように設けられている。ここでは、一対の電極５３ｃ，５４ｄのそれぞれは、アルミニウムなどの導電材料を用いて形成されている。
【０２１１】
以上のように、本実施形態は、実施形態１に対して、画素スイッチング素子３１と受光素子３２と周辺回路素子ＳＫとのそれぞれの構成が異なる。しかし、本実施形態は、実施形態１と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０２１２】
したがって、本実施形態は、実施形態１と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０２１３】
また、本実施形態においては、画素スイッチング素子３１としてダブルゲートＴＦＴを用いている。このため、本実施形態においては、画素スイッチング素子３１において発生するリーク電流を低減することができる。
【０２１４】
本実施形態においては、各半導体素子を形成する領域を被覆するように、ポリシリコン膜を成膜した後に、各半導体素子を構成する半導体層のパターン形状に対応するように、そのポリシリコン膜をパターン加工することによって、各半導体素子について製造している。このため、受光素子３２において赤外光線ＩＲを受光する感度を向上させるために、その受光素子３２の半導体層４７の層厚を厚くした場合においては、その画素スイッチング素子３１の半導体層４８ａ，４８ｂも同様に層厚が厚くなるので、その画素スイッチング素子３１においては、リーク電流の発生が顕著になる場合がある。しかし、本実施形態においては、上記のように、画素スイッチング素子３１としてダブルゲートＴＦＴを用いているため、画素スイッチング素子３１において発生するリーク電流を低減できる効果を、好適に奏することができる。
【０２１５】
＜実施形態５＞
以下より、本発明にかかる実施形態５について説明する。
【０２１６】
図２２は、本発明にかかる実施形態５において、液晶表示装置１００の構成を示す断面図である。また、図２３は、本発明にかかる実施形態５において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【０２１７】
本実施形態の液晶表示装置１００においては、図２２に示すように、バックライト３００に対する液晶パネル２００の配置が、実施形態４と異なる。また、図２３に示すように、センサ領域ＳＡに設けられた受光素子３２の構成が、実施形態４と異なる。この点を除き、本実施形態は、実施形態４と同様である。このため、重複する個所に関しては、説明を省略する。
【０２１８】
本実施形態の液晶表示装置１００において、液晶パネル２００は、図２２に示すように、ＴＦＴアレイ基板２０１と対向基板２０２と液晶層２０３とを有する。
【０２１９】
この液晶パネル２００においては、実施形態４と同様に、ＴＦＴアレイ基板２０１と対向基板２０２とが、互いに間隔を隔てるよう対面している。そして、そのＴＦＴアレイ基板２０１と対向基板２０２との間に挟まれるように、液晶層２０３が設けられている。
【０２２０】
しかし、本実施形態においては、液晶パネル２００は、図２２に示すように、実施形態４と異なり、対向基板２０２の側に位置するようにバックライト３００が配置されており、対向基板２０２においてＴＦＴアレイ基板２０１に対面している面とは反対側の面に、バックライト３００から出射された照明光Ｒが照射される。
【０２２１】
つまり、本実施形態においては、液晶パネル２００は、図２２に示すように、正面側にＴＦＴアレイ基板２０１が位置し、背面側に対向基板２０２が位置するように配置されている。
【０２２２】
受光素子３２は、図２３に示すように、トップゲート構造であって、ゲート電極４３と、ゲート絶縁膜４６ｏｘと、半導体層４７とを含む。本実施形態においては、受光素子３２は、実施形態４と異なり、遮光層ＳＹが設けられていない。そして、実施形態４と異なり、ゲート電極４３が半導体層４７のｉ層４７ｉの面の全体を被覆するように形成されている。ゲート絶縁膜４６ｏｘと、半導体層４７とについては、実施形態４と同様にして形成されている。そして、受光素子３２は、ガラス基板２０１ｇの側から入射した光を受光し、受光データを生成する。
【０２２３】
以上のように、本実施形態は、実施形態４に対して、バックライト３００に対する液晶パネル２００の配置と、受光素子３２の構成が異なる。しかし、本実施形態は、実施形態４と同様に、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡにおいて、平坦化膜６０ａの表面に絶縁膜６０ｂを形成するが、そのセンサ領域ＳＡにおいて平坦化膜６０ａの表面に形成された絶縁膜６０ｂを除去するドライエッチング処理については、実施をせずに、平坦化膜６０ａの表面に絶縁膜６０ｂを残している。
【０２２４】
したがって、本実施形態は、実施形態４と同様に、受光素子３２の光感度が向上し、暗電流の発生を抑制することができる。
【０２２５】
本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。
【０２２６】
たとえば、本実施形態においては、ＦＦＳ方式の液晶パネルに適用する場合について説明したが、これに限定されない。たとえば、ＩＰＳ方式であっても適用可能である。
【０２２７】
また、本実施形態においては、画素スイッチング素子などの半導体素子を構成する半導体層を、ポリシリコンによって形成する場合について説明したが、これに限定されない。とえば、アモルファスシリコンなど、他の半導体材料を用いてもよい。
【０２２８】
また、本実施形態においては、受光素子３２について、ＰＩＮ型のフォトダイオードを設けた場合について説明したが、これに限定されない。たとえば、ｉ層に不純物がドーピングされたＰＤＮ構造のフォトダイオードを、受光素子３２として形成しても同様な効果を奏することができる。また、半導体層の両面にゲート電極を形成し、両面ゲート構造としても良い。
【０２２９】
また、本実施形態においては、不可視光線として赤外光線を含むように照明光を照射する場合について説明したが、これに限定されない。たとえば、不可視光線として紫外光線を含むように照明光を照射してもよい。
【０２３０】
また、本実施形態においては、複数の画素Ｐに対応するように複数の受光素子３２を設ける場合について示したが、これに限定されない。たとえば、複数の画素Ｐに対して１つの受光素子３２を設けてもよく、逆に、１つの画素Ｐに対して複数の受光素子３２を設けてもよい。
【０２３１】
また、本実施形態の液晶表示装置１００は、さまざまな電子機器の部品として適用することができる。
【０２３２】
図２４から図２８は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【０２３３】
図２４に示すように、テレビジョン放送を受信し表示するテレビにおいて、その受信した画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３４】
また、図２５に示すように、デジタルスチルカメラにおいて、その撮像画像などの画像を表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３５】
また、図２６に示すように、ノート型パーソナルコンピュータにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３６】
また、図２７に示すように、携帯電話端末において、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３７】
また、図２８に示すように、ビデオカメラにおいて、操作画像などを表示画面に表示すると共に、オペレータの操作指令が入力される表示装置として液晶表示装置１００を適用することができる。
【０２３８】
なお、上記の実施形態において、液晶表示装置１００は、本発明の表示装置に相当する。また、上記の実施形態において、液晶パネル２００は、本発明の表示パネルに相当する。また、上記の実施形態において、ＴＦＴアレイ基板２０１は、本発明の第１基板に相当する。また、上記の実施形態において、対向基板２０２は、本発明の第２基板に相当する。また、上記の実施形態において、液晶層２０３は、本発明の液晶層に相当する。また、上記の実施形態において、バックライト３００は、本発明の照明部に相当する。また、上記の実施形態において、位置検出部４０２は、本発明の位置検出部に相当する。また、上記の実施形態において、画素スイッチング素子３１は、本発明の画素スイッチング素子に相当する。また、上記の実施形態において、受光素子３２は、本発明の受光素子に相当する。また、上記の実施形態において、平坦化膜６０ａは、本発明の平坦化膜に相当する。また、上記の実施形態において、絶縁膜６０ｂは、本発明の絶縁膜に相当する。また、上記の実施形態において、共通電極６２ａは、本発明の共通電極，第１電極に相当する。また、上記の実施形態において、画素電極６２ｂは、本発明の画素電極，第２電極に相当する。また、上記の実施形態において、画素領域ＰＡは、本発明の画素領域に相当する。また、上記の実施形態において、画素Ｐは、本発明の画素に相当する。また、上記の実施形態において、センサ領域ＳＡは、本発明のセンサ領域に相当する。
【図面の簡単な説明】
【０２３９】
【図１】図１は、本発明にかかる実施形態１において、液晶表示装置１００の構成を示す断面図である。
【図２】図２は、本発明にかかる実施形態１において、液晶パネル２００を示す平面図である。
【図３】図３は、本発明にかかる実施形態１において、ＴＦＴアレイ基板２０１の要部を模式的に示す断面図である。
【図４】図４は、本発明にかかる実施形態１において、画素スイッチング素子３１を示す断面図である。
【図５】図５は、本発明にかかる実施形態１において、受光素子３２を示す断面図である。
【図６】図６は、本発明にかかる実施形態１において、画素電極６２ｂを示す平面図である。
【図７】図７は、本発明にかかる実施形態１において、バックライト３００を模式的に示す断面図である。
【図８】図８は、本発明にかかる実施形態１において、バックライト３００の要部を模式的に示す斜視図である。
【図９】図９は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。
【図１０】図１０は、本発明に係る実施形態１において、被検知体Ｆとして人体の指が液晶パネル２００の画素領域ＰＡに接触もしくは移動された際に、その被検知体Ｆから得られる受光データに基づいて、被検知体Ｆの位置を検出する際の様子を模式的に示す図である。
【図１１】図１１は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。
【図１２】図１２は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。
【図１３】図１３は、本発明にかかる実施形態１において、液晶パネル２００について製造する際の製造工程の要部を示す断面図である。
【図１４】図１４は、本発明にかかる実施形態における受光素子の光電流−バイアス電圧特性を示す図である。
【図１５】図１５は、本発明にかかる実施形態と異なり、図２９および図３０において示したように、平坦化膜６０ａの表面に形成された絶縁膜６０ｂをドライエッチング処理で除去した場合における受光素子の光電流−バイアス電圧特性を示す図である。
【図１６】図１６は、本発明にかかる実施形態２において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図１７】図１７は、本発明にかかる実施形態３において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図１８】図１８は、本発明にかかる実施形態４において、画素領域ＰＡにて画素スイッチング素子３１が設けられた表示領域ＴＡを示す断面図である。
【図１９】図１９は、本発明にかかる実施形態４において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図２０】図２０は、本発明にかかる実施形態４において、受光素子３２を示す平面図である。
【図２１】図２１は、本発明にかかる実施形態４において、周辺回路素子ＳＫが設けられた周辺領域ＣＡを示す断面図である。
【図２２】図２２は、本発明にかかる実施形態５において、液晶表示装置１００の構成を示す断面図である。
【図２３】図２３は、本発明にかかる実施形態５において、画素領域ＰＡにて受光素子３２が設けられたセンサ領域ＳＡを示す断面図である。
【図２４】図２４は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２５】図２５は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２６】図２６は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２７】図２７は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２８】図２８は、本発明にかかる実施形態の液晶表示装置１００を適用した電子機器を示す図である。
【図２９】図２９は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。
【図３０】図３０は、ＦＦＳ方式の液晶パネルを製造する際の製造工程の要部を示す断面図である。
【符号の説明】
【０２４０】
１００：液晶表示装置（液晶表示装置）、２００：液晶パネル（液晶パネル）、２０１：ＴＦＴアレイ基板（第１基板）、２０２：対向基板（第２基板）、２０３：液晶層（液晶層）、３００：バックライト（照明部）、３０１：光源、３０１ａ：可視光源、３０１ｂ：赤外光源、３０２：導光板、３０３：光学フィルム、３０４：反射フィルム、３０３ａ：拡散シート、３０３ｂ：プリズムシート、４００：データ処理部、４０１：制御部、４０２：位置検出部（位置検出部）、１１：表示用垂直駆動回路、１２：表示用水平駆動回路、１３：センサ用垂直駆動回路、１４：センサ用水平駆動回路、３１：画素スイッチング素子、３２：受光素子、６０ａ：平坦化膜（平坦化膜）、６０ｂ：絶縁膜（絶縁膜）、６２ａ：共通電極（共通電極，第１電極）、６２ｂ：画素電極（画素電極，第２電極）、ＪＳａ：受光面（受光面）、ＰＡ：画素領域（画素領域）、Ｐ：画素（画素）、ＳＡ：センサ領域（センサ領域）
【特許請求の範囲】
【請求項１】
第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、前記第１基板において前記第２基板に対面する面の側に第１および第２の電極が形成されており、当該第１および第２の電極が前記液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、
前記第１基板は、
前記第２基板に対面する面に設けられており、前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子と、
前記第２基板に対面する面の側において前記受光素子を被覆するように設けられた平坦化膜と
を含み、
前記第１および第２の電極は、前記画素領域において前記平坦化膜に設けられ、互いの間に絶縁膜が介在しており、
前記絶縁膜は、前記平坦化膜の表面において、前記受光素子が設けられたセンサ領域に対応する領域に設けられている
液晶表示装置。
【請求項２】
前記第１基板は、
前記第２基板に対面する面の側に設けられた画素スイッチング素子
を含み、
前記画素スイッチング素子は、前記画素領域において複数の画素に対応するように複数設けられており、
前記平坦化膜は、前記画素スイッチング素子を被覆して形成されており、
前記第１電極は、前記画素領域において前記複数の画素に共通する共通電極として前記平坦化膜上に設けられており、
前記絶縁膜は、前記第１電極を被覆するように前記平坦化膜上に設けられており、
前記第２電極は、前記画素スイッチング素子に接続された画素電極であって、複数の画素に対応するように複数が前記絶縁膜上に設けられている、
請求項１に記載の液晶表示装置。
【請求項３】
前記液晶パネルは、前記画素領域の周辺に位置する周辺領域において、前記画素スイッチング素子と前記受光素子とを駆動する周辺駆動回路が、前記第１基板に形成されており、
前記第１および第２の電極は、前記周辺領域において形成されず、前記画素領域において形成されている、
請求項２に記載の液晶表示装置。
【請求項４】
前記液晶パネルにおいて前記第２基板側の面に移動された被検知体の位置を検出する位置検出部
を含み、
前記受光素子は、前記画素領域において複数が配置されており、
前記位置検出部は、前記複数の受光素子によって生成された受光データに基づいて、前記被検知体の位置を検出する、
請求項３に記載の液晶表示装置。
【請求項５】
前記液晶パネルにおいて前記第１基板側の面に照明光を出射する照明部
を含み、
前記液晶パネルは、前記照明部によって出射された照明光が、前記第１基板側の面から前記第２基板側の面へ透過し、当該透過した光によって前記画素領域において画像を表示するように構成されており、
前記受光素子は、前記照明部によって出射され、前記液晶パネルを透過した照明光が、前記被検知体によって反射された反射光を前記受光面において受光する、
請求項４に記載の液晶表示装置。
【請求項６】
前記照明部は、可視光線と不可視光線とを前記照明光として出射するように構成されている、
請求項５に記載の液晶表示装置。
【請求項７】
第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、画素領域において前記液晶層に横電界を印加する第１および第２の電極が、前記第１基板において前記第２基板に対面する面の側に設けられる液晶表示装置の製造方法において、
前記画素領域にて前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子を、前記第１基板において前記第２基板に対面する面に形成する工程と、
前記画素領域にて前記受光素子を被覆する平坦化膜を、前記第１基板において前記第２基板に対面する面に形成する工程と、
前記画素領域にて前記第１および第２の電極の間に介在する絶縁膜を、前記第１基板において前記第２基板に対面する面に形成する工程と
を有し、
前記絶縁膜を形成する工程においては、前記平坦化膜の表面にて前記受光素子が設けられたセンサ領域に対応する領域に前記絶縁膜を形成し、前記センサ領域において前記平坦化膜の表面に形成された前記絶縁膜について除去するエッチング処理を実施しない、
液晶表示装置の製造方法。
【請求項１】
第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、前記第１基板において前記第２基板に対面する面の側に第１および第２の電極が形成されており、当該第１および第２の電極が前記液晶層に横電界を印加することによって、画素領域において画像を表示する液晶表示装置であって、
前記第１基板は、
前記第２基板に対面する面に設けられており、前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子と、
前記第２基板に対面する面の側において前記受光素子を被覆するように設けられた平坦化膜と
を含み、
前記第１および第２の電極は、前記画素領域において前記平坦化膜に設けられ、互いの間に絶縁膜が介在しており、
前記絶縁膜は、前記平坦化膜の表面において、前記受光素子が設けられたセンサ領域に対応する領域に設けられている
液晶表示装置。
【請求項２】
前記第１基板は、
前記第２基板に対面する面の側に設けられた画素スイッチング素子
を含み、
前記画素スイッチング素子は、前記画素領域において複数の画素に対応するように複数設けられており、
前記平坦化膜は、前記画素スイッチング素子を被覆して形成されており、
前記第１電極は、前記画素領域において前記複数の画素に共通する共通電極として前記平坦化膜上に設けられており、
前記絶縁膜は、前記第１電極を被覆するように前記平坦化膜上に設けられており、
前記第２電極は、前記画素スイッチング素子に接続された画素電極であって、複数の画素に対応するように複数が前記絶縁膜上に設けられている、
請求項１に記載の液晶表示装置。
【請求項３】
前記液晶パネルは、前記画素領域の周辺に位置する周辺領域において、前記画素スイッチング素子と前記受光素子とを駆動する周辺駆動回路が、前記第１基板に形成されており、
前記第１および第２の電極は、前記周辺領域において形成されず、前記画素領域において形成されている、
請求項２に記載の液晶表示装置。
【請求項４】
前記液晶パネルにおいて前記第２基板側の面に移動された被検知体の位置を検出する位置検出部
を含み、
前記受光素子は、前記画素領域において複数が配置されており、
前記位置検出部は、前記複数の受光素子によって生成された受光データに基づいて、前記被検知体の位置を検出する、
請求項３に記載の液晶表示装置。
【請求項５】
前記液晶パネルにおいて前記第１基板側の面に照明光を出射する照明部
を含み、
前記液晶パネルは、前記照明部によって出射された照明光が、前記第１基板側の面から前記第２基板側の面へ透過し、当該透過した光によって前記画素領域において画像を表示するように構成されており、
前記受光素子は、前記照明部によって出射され、前記液晶パネルを透過した照明光が、前記被検知体によって反射された反射光を前記受光面において受光する、
請求項４に記載の液晶表示装置。
【請求項６】
前記照明部は、可視光線と不可視光線とを前記照明光として出射するように構成されている、
請求項５に記載の液晶表示装置。
【請求項７】
第１基板と、前記第１基板に対面する第２基板と、前記第１基板と前記第２基板との間に配置されている液晶層とを有する液晶パネルを含み、画素領域において前記液晶層に横電界を印加する第１および第２の電極が、前記第１基板において前記第２基板に対面する面の側に設けられる液晶表示装置の製造方法において、
前記画素領域にて前記第２基板の側から前記第１基板の側へ前記液晶層を介在して入射する入射光を受光面で受光し、受光データを生成する受光素子を、前記第１基板において前記第２基板に対面する面に形成する工程と、
前記画素領域にて前記受光素子を被覆する平坦化膜を、前記第１基板において前記第２基板に対面する面に形成する工程と、
前記画素領域にて前記第１および第２の電極の間に介在する絶縁膜を、前記第１基板において前記第２基板に対面する面に形成する工程と
を有し、
前記絶縁膜を形成する工程においては、前記平坦化膜の表面にて前記受光素子が設けられたセンサ領域に対応する領域に前記絶縁膜を形成し、前記センサ領域において前記平坦化膜の表面に形成された前記絶縁膜について除去するエッチング処理を実施しない、
液晶表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【公開番号】特開２００９−１９８７０３（Ｐ２００９−１９８７０３Ａ）
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００８−３９０１３（Ｐ２００８−３９０１３）
【出願日】平成２０年２月２０日（２００８．２．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成２０年２月２０日（２００８．２．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]