液晶駆動回路における電圧生成回路
【課題】 チャージポンプを用いて多種類の電圧値の電圧を生成する液晶駆動回路における電圧生成回路においてコンデンサの使用数を減らす。
【解決手段】 ソース線、ゲート線およびコモン電極を備えた液晶表示パネルを駆動するドライバに供給する駆動電圧に関して、選択期間における全期間において、ソース電圧およびコモン電圧を所望の電圧に維持するのではなく、選択期間の終了時を含む期間であって選択期間の終了時よりも前の所定期間において、ソース電圧およびコモン電圧を所望の電圧に維持するようにする。
【解決手段】 ソース線、ゲート線およびコモン電極を備えた液晶表示パネルを駆動するドライバに供給する駆動電圧に関して、選択期間における全期間において、ソース電圧およびコモン電圧を所望の電圧に維持するのではなく、選択期間の終了時を含む期間であって選択期間の終了時よりも前の所定期間において、ソース電圧およびコモン電圧を所望の電圧に維持するようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプを用いて入力電圧の電圧値とは異なる電圧を生成して出力する電圧生成回路に関し、特に、液晶駆動回路に適用するのに好適な電圧生成回路に関する。
【背景技術】
【０００２】
ＴＦＴ（Thin Film Transistor）を用いた液晶表示パネルを駆動する場合、画素毎に設けられているＴＦＴのゲートをオンさせるためのゲートオン電圧ＶＧＨ、ＴＦＴのゲートをオフさせるためのゲートオフ電圧ＶＧＬ、ＴＦＴのソースに印加されるデータ電圧ＶＤ、およびコモン電極に印加されるコモン電圧ＶＣＯＭのそれぞれの電圧が必要である。また、液晶表示パネルを直流電圧で駆動すると寿命が短くなる等の理由で、一般に、液晶表示パネルを駆動する駆動方法として交流駆動が用いられる。そのために、コモン電圧ＶＣＯＭとして正極性コモン電圧ＶＣＯＭＨおよび負極性コモン電圧ＶＣＯＭＬが必要になる。また、データ電圧ＶＤとして低電位のデータ電圧ＶＤＬおよび高電位のデータ電圧ＶＤＨが必要になる。
【０００３】
ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬは、それぞれの行（走査線）のＴＦＴのゲートに接続されるそれぞれのゲート線を駆動するゲートドライバに供給される。また、正極性コモン電圧ＶＣＯＭＨおよび負極性コモン電圧ＶＣＯＭＬは、コモン電極を駆動するコモン電極ドライバに供給される。そして、データ電圧ＶＤＬ，ＶＤＨは、それぞれの列のＴＦＴのソースに接続されるそれぞれのソース線を駆動するソースドライバに供給される。なお、低電位のデータ電圧ＶＤＬおよび高電位のデータ電圧ＶＤＨは接地電位ＶＳＳに対して同極性であるから、ソースドライバには高電位のデータ電圧ＶＤＨに相当する電圧のみが供給され、ソースドライバがその電圧から低電位のデータ電圧ＶＤＬを生成するように構成されることもある。
【０００４】
上記のように液晶駆動回路は複数種類の電圧を必要とするが、各電圧を生成するために、入力電圧ＶＤＤをチャージポンプで昇圧して各種類の電圧を生成し、生成した電圧を液晶駆動回路における各ドライバ（駆動回路）に供給する電圧生成回路（電源回路）が用いられる（例えば、特許文献１参照）。なお、液晶駆動回路が必要とする電圧を生成するために、電圧生成回路が入力電圧ＶＤＤを降圧することもあるが、説明を簡単にするために、以下、入力電圧ＶＤＤとは電圧値が異なる電圧を生成することを、「昇圧」と表現する。
【０００５】
チャージポンプにおいて、まずチャージポンプに対する入力電圧によってフライングコンデンサ（キックコンデンサ）を充電するようにスイッチ素子が切り替えられ、その後、フライングコンデンサの低電位側を入力電圧に接続するとともにフライングコンデンサの高電位側をホールドコンデンサに接続するようにスイッチ素子が切り替えられる構造を有する。スイッチ素子は、所定周波数のクロック信号に従って切替制御される。そして、ホールドコンデンサが保持する電圧が、負荷（例えば、ゲートドライバ、ソースドライバ、コモン電極ドライバ）に印加される。
【０００６】
【特許文献１】特開２００３−２９５８３０号公報（段落００１７−００１９、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以下、従来の電圧生成回路の問題点を説明する。図６は、チャージポンプを用いた電圧生成回路が生成する各種電圧の一例を示す説明図である。図６に示す例では、入力電圧ＶＤＤが接地電位ＶＳＳとともに電圧生成回路に入力される。電圧生成回路において、入力電圧ＶＤＤは電圧安定化されて電圧ＶＲとされた後、２倍昇圧されて電圧ＤＤＶＤＨが生成される。さらに、電圧ＤＤＶＤＨが３倍昇圧されて電圧ＶＧＨが生成され、電圧ＤＤＶＤＨが３倍昇圧されるとともに極性が反転されて（すなわち−３倍される。）電圧ＶＧＬが生成される。また、電圧ＤＤＶＤＨが電圧安定化されて電圧ＶＲＥＧＯＵＴおよび電圧ＶＣＯＭＨとされる。電圧ＶＲＥＧＯＵＴはソースドライバに供給される。ソースドライバは、例えば、電圧ＶＲＥＧＯＵＴをＶＤＨとして用い、電圧ＶＲＥＧＯＵＴからＶＤＬを作成する。また、入力電圧ＶＤＤの極性が反転され（すなわち−１倍される。）、電圧ＶＣＬとされる。電圧ＶＣＬは電圧安定化されて電圧ＶＣＯＭＬとされる。
【０００８】
図７は、図６に例示された各電圧を生成する電圧生成回路の構成例を示すブロック図である。図７に示す構成では、電圧安定化回路３１が、入力電圧ＶＤＤを電圧安定化して電圧ＶＲとする。第１昇圧回路４１は、電圧ＶＲを２倍昇して電圧ＤＤＶＤＨを生成する。第２昇圧回路４２は、電圧ＤＤＶＤＨを３倍昇して電圧ＶＧＨを生成する。第３昇圧回路４３は、第２昇圧回路４２の出力電圧を−１倍して電圧ＶＧＬを生成する。第４昇圧回路４４は、電圧ＶＲを−１倍して電圧ＶＣＬを生成する。また、電圧安定化回路３２は、電圧ＤＤＶＤＨを電圧安定化して電圧ＶＲＥＧＯＵＴとする。電圧安定化回路３３は、電圧ＤＤＶＤＨを電圧安定化して電圧ＶＣＯＭＨとする。そして、電圧安定化回路３４は、電圧ＶＣＬを電圧安定化して電圧ＶＣＯＭＬとする。
【０００９】
第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４は、それぞれ、スイッチ素子を内蔵し、フライングコンデンサＣ１１、フライングコンデンサＣ２１、フライングコンデンサＣ３１およびフライングコンデンサＣ４１を、入力される電圧に充電したり、入力される電圧をフライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１の印加電圧に加算して出力したりする。
【００１０】
また、第１昇圧回路４１には、電圧ＤＤＶＤＨを保持するためのホールドコンデンサＣ１が接続される。第２昇圧回路４２には、電圧ＶＧＨを保持するためのホールドコンデンサＣ２が接続される。第３昇圧回路４３には、電圧ＶＧＬを保持するためのホールドコンデンサＣ３が接続される。第４昇圧回路４４には、電圧ＶＣＬを保持するためのホールドコンデンサＣ４が接続される。また、電圧安定化回路３２には、電圧ＶＲＥＧＯＵＴを保持するためのホールドコンデンサＣ５が接続される。電圧安定化回路３３には、電圧ＶＣＯＭＨを保持するためのホールドコンデンサＣ６が接続される。電圧安定化回路３４には、電圧ＶＣＯＭＬを保持するためのホールドコンデンサＣ７が接続される。
【００１１】
図７に例示されているように、各電圧を生成する電圧生成回路には多数のコンデンサが用いられている。従って、部品点数が多くなっているとともに、基板上の実装面積もコンデンサに使われて基板サイズも大きくなる。その結果、電圧生成回路を組み込む液晶表示装置のコストが高くなり、また、小型化の阻害要因にもなる。
【００１２】
そこで、本発明は、チャージポンプを用いて多種類の電圧値の駆動電圧を生成する液晶駆動回路における電圧生成回路においてコンデンサの使用数を減らすことを目的とする。
【課題を解決するための手段】
【００１３】
本発明による液晶駆動回路における電圧生成回路は、複数のデータ電極と複数の走査電極とが交差するように配置された液晶表示パネルを駆動する液晶駆動回路で用いられ、チャージポンプを有する電圧生成回路であって、チャージポンプが、昇圧用クロック信号にもとづいて、フライングコンデンサを充電する期間と、フライングコンデンサの電圧を含む昇圧電圧を負荷側に供給する期間とを設定し、昇圧電圧を負荷側に供給する期間が選択期間における一部の期間であって選択期間の終了時、または開始時および終了時の双方を含むように、昇圧用クロック信号の周波数と位相を設定するクロック位相制御回路を備えたことを特徴とする。クロック位相制御回路がそのような制御を行うことによって、ホールドコンデンサを省略することができるようになる。
【００１４】
電圧生成回路が、ＴＦＴ液晶表示パネルを駆動する液晶駆動回路で用いられ電圧生成回路である場合には、クロック位相制御回路が、選択期間の開始時および終了時にゲート線に供給するゲート電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定する。
【００１５】
クロック位相制御回路が、少なくとも選択期間の終了時に、ソース線に供給するデータ電圧およびコモン電極に供給するコモン電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定することが好ましい。
【発明の効果】
【００１６】
本発明によれば、液晶駆動回路における駆動回路に供給される各種電圧を生成する場合にコンデンサの使用数を減らすことができ、液晶駆動回路およびそれを用いた液晶表示装置のコストを低減することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。図１は、チャージポンプを用いた電圧生成回路を有する液晶駆動回路を液晶表示パネル１０とともに示すブロック図である。図１に示す例では、ＴＦＴがマトリクス状に配され、画素電極とコモン電極との間に液晶が挟持されたＴＦＴ型の液晶表示パネル１０が用いられている。液晶表示パネル１０を駆動する液晶駆動回路は、液晶表示パネル１０における同列のＴＦＴのソースに接続されるデータ電極としての各ソース電極（ソース配線）が繋がれたソースドライバ（データ電極ドライバ）１２、液晶表示パネル１０における同行のＴＦＴのゲートに接続される走査電極としての各ゲート電極（ゲート配線）が繋がれたゲートドライバ（走査電極ドライバ）１３、チャージポンプを用いた電源回路（電圧生成回路）１４が設けられている。液晶表示パネル１０において、各データ電極と各走査電極とは交差するように配置されている。
【００１８】
また、この実施の形態では、ゲートドライバ１３が内蔵するコモン電圧出力部１３１が、液晶表示パネル１０のコモン電極（コモン配線）に正極性コモン電圧ＶＣＯＭＨまたは負極性電圧ＶＣＯＭＬを印加する。従って、電源回路１４からゲートドライバ１３に、正極性コモン電圧ＶＣＯＭＨおよび負極性電圧ＶＣＯＭＬを作成するための電圧が供給される。なお、コモン電圧出力部１３１は、ゲートドライバ１３とは独立して設けられていてもよい。また、コモン電圧出力部１３１に対して正極性コモン電圧ＶＣＯＭＨおよび負極性電圧ＶＣＯＭＬを作成するための電圧が供給されるように構成されることもあるが、この実施の形態では、電源回路１４からコモン電圧出力部１３１に、正極性コモン電圧ＶＣＯＭＨおよび負極性電圧ＶＣＯＭＬそのものが供給される場合を例にする。
【００１９】
制御回路としてのコントローラ１１は、駆動回路の外部から入力される画像データを一時記憶するフレームメモリ１１１を有し、ソースドライバ１２およびゲートドライバ１３に、フレームの開始を示す信号であるＦＬＭ（First Line Marker ）信号を出力するとともに、各選択期間（１本のゲート線にオン電圧としての選択電圧が印加される期間）毎に、ＬＰ（Latch Pulse ）信号を出力する。さらに、コントローラ１１は、ソースドライバ１２およびゲートドライバ１３に、極性を示す信号であるＭ信号を出力する。Ｍ信号は、各フレーム（ゲートドライバ１３が全てのゲート線について１回ずつ選択する場合の最初のゲートドライバ１３の選択開始から最後のゲートドライバ１３の選択終了までの期間）毎に出力される場合もあるが、この実施の形態では、１ライン毎に、すなわち、選択されるゲート線が切り替わる毎に、出力されるとする。なお、Ｍ信号が出力されるとは、具体的には、Ｍ信号の極性が反転することである。
【００２０】
ゲートドライバ１３は、カウンタを内蔵し、ＦＬＭ信号が入力されるとカウンタをリセットし、ＬＰ信号が入力されるとカウンタの値を＋１する。そして、カウンタの値が示すゲート線にＴＦＴのゲートを導通状態にさせるための選択電圧を印加し、他のゲート線にＴＦＴのゲートを遮断状態にさせるための非選択電圧を印加する。また、この実施の形態では、ゲートドライバ１３は、Ｍ信号が正極性を示していれば正極性コモン電圧ＶＣＯＭＨをコモン線に印加し、Ｍ信号が負極性を示していれば負極性コモン電圧ＶＣＯＭＬをコモン線に印加することにする。
【００２１】
ソースドライバ１２は、ＬＰ信号が入力されると、データ信号をラッチするとともに、ラッチしているデータ信号に応じたデータ電圧をソース線に印加する。ゲートドライバ１３はＬＰ信号に同期してゲート線に選択電圧を印加するので、ソースドライバ１２は、ゲート線への選択電圧の印加に同期して各ソース線にデータ電圧を印加することになる。このとき、Ｍ信号が正極性を示していれば、正極性のコモン電圧に対応するデータ信号（低電位のデータ電圧ＶＤＬ）を印加し、Ｍ信号が負極性を示していれば、負極性のコモン電圧に対応するデータ信号（高電位のデータ電圧ＶＤＨ）を印加する。
【００２２】
電源回路１４は、図６に示されたような各種電圧を生成する。なお、図６に示す例では、電圧ＶＲＥＧＯＵＴおよび電圧ＶＣＯＭＨは、電圧ＤＤＶＤＨと同電位である。ただし、安定化回路を介して電圧ＶＲＥＧＯＵＴおよび電圧ＶＣＯＭＨが生成されるので、それらの電圧の電圧値は、電圧ＤＤＶＤＨからやや低下した値になる。また、電圧ＶＣＯＭＬは、電圧ＶＣＬと同電位である。ただし、安定化回路を介して電圧ＶＣＯＭＬが生成されるので、その電圧の電圧値は、電圧ＶＣＬからやや低下した値になる。
【００２３】
図２は、電源回路１４の構成例を示すブロック図である。第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３、第４昇圧回路４４、電圧安定化回路３１、電圧安定化回路３２、電圧安定化回路３３および電圧安定化回路３４の構成は、図７に示された構成と同じである。すなわち、第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４は、それぞれ、チャージポンプを有し、入力電圧を所定の電圧値の電圧に昇圧する。また、電圧安定化回路３１、電圧安定化回路３２、電圧安定化回路３３および電圧安定化回路３４は、例えばボルテージフォロワで構成される。
【００２４】
また、電源回路１４は、クロック位相制御回路５１を有する。クロック位相制御回路５１には、Ｍ信号の周波数の２倍の周波数のクロック信号が入力され、クロック位相制御回路５１は、入力されたクロック信号の位相を、Ｍ信号の位相に対して所定量ずらして出力する（図３参照）。クロック信号の位相をＭ信号の位相に対してずらすとは、具体的には、クロック信号の立上がりタイミングを、Ｍ信号の立上がりタイミングおよび立下がりタイミングからずらすことを意味する。または、クロック位相制御回路５１には、高い周波数のクロック信号が入力され、クロック位相制御回路５１は、入力されたクロック信号を分周して、Ｍ信号の周波数の２倍の周波数のクロック信号を作成し、さらに、そのクロック信号の位相を、Ｍ信号の位相に対して所定量ずらして出力する。
【００２５】
クロック位相制御回路５１は、作成したクロック信号を昇圧用クロック信号として、第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４に対して出力する。
【００２６】
つまり、クロック位相制御回路５１は、所望の周波数の昇圧用クロック信号を作成するともに、所望の昇圧開始タイミング（出力電圧が所望の電圧値に立上がるタイミングすなわち負荷に設定電圧を供給し始めるタイミング）に応じて昇圧用クロック信号の位相をずらすように制御する。この例では、昇圧用クロック信号の所望の周期（所望の周波数の逆数）は、ＬＰ信号の周期（選択期間の開始時から次の選択期間の開始時までの周期）と同じである。なお、昇圧用クロック信号の周波数および位相の基準となる信号はＭ信号でなくてもよく、例えばＬＰ信号を利用して昇圧用クロック信号の周波数と位相を決めるようにしてもよい。
【００２７】
第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４は、それぞれ、入力電圧によってフライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１を充電するようにスイッチ素子が切り替えられ、その後、フライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１の低電位側を入力電圧に接続するとともにフライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１の高電位側を負荷（例えば、ゲートドライバ、ソースドライバ、コモン電極ドライバ）に接続するようにスイッチ素子が切り替えられるチャージポンプを内蔵している。
【００２８】
図２に示す構成において、図７に示された構成と異なる点は、ホールドコンデンサＣ１〜Ｃ７が取り付けられていないことである。図３のタイミング図および図４の回路図を参照してホールドコンデンサＣ１〜Ｃ７を取り付けなくてもよい理由を説明する。
【００２９】
図３では、第１昇圧回路４１の場合を例にする。クロック位相制御回路５１が出力する昇圧用クロック信号の周波数は、Ｍ信号の周波数の２倍である（図３（Ｃ），（Ｄ）参照）。そして、図３に示す例では、昇圧用クロック信号の立上がりタイミングは、Ｍ信号の立上がりタイミングまたは立下がりタイミングに対して、ほぼ１／４周期（９０°）ずれている。
【００３０】
図４は、第１昇圧回路４１の構成例と作用を説明するための回路図である。第１昇圧回路４１は、フライングコンデンサＣ１１の一端に第１のスイッチ素子４１１が接続され、フライングコンデンサＣ１１の他端に第２のスイッチ素子４１２が接続されたチャージポンプを含む。第１のスイッチ素子４１１は、フライングコンデンサＣ１１の一端を、入力電圧（この場合にはＶＲ）に接続するのか出力側に接続するのか切り替える。第２のスイッチ素子４１２は、フライングコンデンサＣ１１の他端を接地電位ＶＳＳに接続するのか入力電圧に接続するのか切り替える。なお、図４には、ホールドコンデンサＣ１が存在しないことが破線で示されている。
【００３１】
昇圧用クロック信号がローレベルである期間では、図４（Ａ）に示すように、第１のスイッチ素子４１１は、フライングコンデンサＣ１１の一端を入力電圧に接続し、第２のスイッチ素子４１２は、フライングコンデンサＣ１１の他端を接地電位ＶＳＳに接続して、フライングコンデンサＣ１１の電位を入力電圧と等しくする。また、昇圧用クロック信号がハイレベルである期間では、図４（Ｂ）に示すように、第１のスイッチ素子４１１は、フライングコンデンサＣ１１の一端を出力側に接続し、フライングコンデンサＣ１１の他端を入力電圧に接続して、入力電圧を２倍昇圧した電圧を出力する。
【００３２】
従って、第１昇圧回路４１は、図３（Ｂ）に示すような波形の電圧を出力する。なお、図３（Ｂ）において、破線は第１昇圧回路４１の入力電圧（この場合にはＶＲ）を示し、実線が出力電圧ＤＤＶＤＨを示す。また、ソースドライバ１２は、出力電圧ＤＤＶＤＨが電圧安定化回路３２で安定化された電圧ＶＲＥＧＯＵＴを高電位のデータ電圧ＶＤＨとし、電圧ＶＲＥＧＯＵＴを例えば抵抗で分圧してデータ電圧ＶＤＬとする。また、正極性コモン電圧ＶＣＯＭＨは出力電圧ＤＤＶＤＨが電圧安定化回路３３で安定化された電圧であるから、データ電圧ＶＤＨ、データ電圧ＶＤＬおよび正極性コモン電圧ＶＣＯＭＨの波形は、電圧ＤＤＶＤＨの波形と相似である。つまり、データ電圧ＶＤＨ、データ電圧ＶＤＬおよび正極性コモン電圧ＶＣＯＭＨの立上がりタイミング、立下がりタイミングおよび極性は、図３（Ｂ）に示す電圧ＤＤＶＤＨの立上がりタイミング、立下がりタイミングおよび極性と同じである。
【００３３】
図３（Ｅ）に示すように、第２昇圧回路４２が出力するＶＧＨも、電圧ＤＤＶＤＨの波形と相似である。なお、図３（Ｂ），（Ｅ）は理想的な電圧波形を示し、実際には、出力電圧ＤＤＶＤＨおよび正極性コモン電圧ＶＣＯＭＨは、立下がり時に垂直に立下がるのではなく、徐々に電圧が低下していく。
【００３４】
図３（Ａ）には、選択期間においてコモン電極に正極性コモン電圧ＶＣＯＭＨが印加される場合の一般的な電圧波形例が示されている。図３（Ａ）において、実線は所望のソース電圧（データ電圧ＶＤＬ）を示し、破線は所望のゲート電圧を示し、一点鎖線は所望のコモン電圧（正極性コモン電圧ＶＣＯＭＨ）を示す。所望の各電圧は、液晶表示パネル１０のソース線、ゲート線およびコモン電極に供給すべきあらかじめ決められた電圧（設定電圧）である。
【００３５】
画素が駆動される場合、ゲートがオンしている間、ソース線に供給されるデータ電圧によって、画素容量と蓄積容量（補助容量）が充電される。すなわち、データ信号に応じたデータ電圧が画素に書き込まれる。そして、ゲートがオフ状態にされている非選択期間では、画素容量と蓄積容量とによってデータ電圧が保持される。すると、選択期間におけるある程度の期間（図３に示す例では１選択期間の半分の期間）において画素容量と蓄積容量とにデータ電圧を供給することによって画素容量と蓄積容量とを充電し、かつ、ゲートがオフするときのデータ電圧が所望の電圧値（データ電圧として意図されている電圧値、すなわち正極性コモン電圧ＶＣＯＭＨがコモン電極印加されるべき期間ではＶＤＬ、負極性コモン電圧ＶＣＯＭＬがコモン電極印加されるべき期間ではＶＤＨ）になっていれば、選択期間における全期間において図３（Ａ）に示すような波形の電圧が液晶表示パネル１０に供給されなくても、画素容量と蓄積容量とに所望のデータ電圧を書き込むことができる。また、コモン電圧についても、同様に、選択期間におけるある程度の期間コモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になっていればよい。
【００３６】
なお、ソース線およびコモン電極にはスルーレート（入力電圧に対して実際の印加電圧の立上がり遅れ）があるので、ゲートがオフするタイミング（図３におけるＡ参照）すなわち選択期間の終了時の前の所定期間において、継続して、ソース線に対して所望のデータ電圧が供給され、コモン電極に対して所望のコモン電圧が供給されている必要がある。つまり、クロック位相制御回路５１は、少なくとも、選択期間の終了時には、ソース線およびコモン電極における電圧が所望の電圧値になっているように、昇圧用クロック信号の位相を設定する。図３に示す例では、ゲートがオフするタイミングの前で、選択期間の１／４の期間において、それらの所望の電圧値が維持されている。また、ゲート電圧については、選択期間の開始時と終了時の双方において所望のゲート電圧になっていることが好ましい。
【００３７】
以上のことから、図２に示されたようなホールドコンデンサがない電圧生成回路１４は、図３（Ｂ），（Ｅ）に例示したような各電圧を、ソースドライバ１２、ゲートドライバ１３（コモン電圧出力部１３１を含む。）に供給するのであるが、上述した理由により、所望の電圧を画素に書き込むことができる。この場合、フライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１が負荷側に接続されたときに、それらが一種のホールドコンデンサの役割を果たしていることになる。
【００３８】
なお、図３に示す波形例は一例であって、ゲート電圧、ソース電圧（データ電圧）およびコモン電圧について、選択期間におけるある程度の期間、ソース線、ゲート線およびコモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になっていれば、図３に例示したタイミングで各電圧を制御しなくても、選択期間において所望の電圧を画素に書き込むことができる。
【００３９】
図５は、比較例を示す説明図である。図５（Ａ）には、図３（Ａ）に相当する一般的な電圧波形が示され、図５（Ｂ）には、比較例としての第１昇圧回路４１の出力電圧波形が示されている。図５に示す比較例では、ゲートがオフ状態にされるとき（図５におけるＡ参照）に、第１昇圧回路４１の出力である電圧ＤＤＶＤＨが所望の電圧値になっていないので電圧ＤＤＶＤＨから作成される正極性コモン電圧ＶＣＯＭＨおよびデータ電圧ＶＤＬは所望の電圧値にならない。なお、データ電圧ＶＤＬはソースドライバ１２において、電圧ＤＤＶＤＨにもとづく電圧ＶＲＥＧＯＵＴから作成されるとする。
【００４０】
図５に示すような電圧波形が用いられる場合には、図３に示された場合とは異なり、ゲートがオフするときの電圧が所望の電圧値になっていないので、所望の電圧を画素に書き込むことができない。
【００４１】
以上に説明したように、上記の実施の形態では、選択期間におけるある程度の期間、ソース線およびコモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になるように制御することによって、図７に示されたホールドコンデンサＣ１〜Ｃ７を削除することができる。
【００４２】
なお、全てのホールドコンデンサＣ１〜Ｃ７を削除するのではなく、そのうちの一部を削除するようにしてもよい。例えば、上記のように理論的は削除可能であるが、スルーレートが大きいなどの理由で実際に削除すると表示品位が落ちるような場合には、スルーレートが大きい箇所についてはホールドコンデンサを残すようにする。
【００４３】
また、例えば、図２に示す構成において、ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬの生成に関するホールドコンデンサＣ１，Ｃ２，Ｃ３を残して選択期間全体に亘ってゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬが正規の値（所望の値）に維持されるようにし、データ電圧およびコモン電圧の生成に関する他のホールドコンデンサを削除して、クロック位相制御回路５１が、少なくとも選択期間の終了時に、ソース線に供給するデータ電圧およびコモン電極に供給するコモン電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定するようにしてもよい。また、ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬの生成に関するホールドコンデンサＣ２，Ｃ３を削除し、データ電圧およびコモン電圧の生成に関する他のホールドコンデンサを残して選択期間全体に亘ってデータ電圧およびコモン電圧が正規の値（所望の値）に維持されるようにし、クロック位相制御回路５１が、選択期間の開始時および終了時に、ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬが正規の値（所望の値）になっているように昇圧用クロック信号の周波数と位相を設定するようにしてもよい。
【００４４】
また、図３にはライン反転駆動を行う場合を例示されたが、フレーム反転駆動を行う場合でも、選択期間におけるある程度の期間、ソース線、ゲート線およびコモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になっていれば、フレーム反転駆動を行う場合にも本発明を適用することができる。
【産業上の利用可能性】
【００４５】
本発明は、チャージポンプを用いて昇圧を行う電圧生成回路のコストを低減するために好適に適用され、特に、液晶駆動回路に適用されるのに適する。
【図面の簡単な説明】
【００４６】
【図１】液晶駆動回路を液晶表示パネルとともに示すブロック図。
【図２】電源回路の構成例を示すブロック図。
【図３】第１昇圧回路の動作を説明するための説明図。
【図４】第１昇圧回路の構成例を示す回路図。
【図５】本発明の比較例を示す説明図。
【図６】電圧生成回路が生成する各種電圧の一例を示す説明図。
【図７】ホールドコンデンサを有する電圧生成回路の構成例を示すブロック図。
【符号の説明】
【００４７】
１０ 液晶表示パネル
１２ ソースドライバ
１３ ゲートドライバ
１４ 電源回路（電圧生成回路）
３１〜３４ 安定化回路
４１ 第１昇圧回路
４２ 第２昇圧回路
４３ 第３昇圧回路
４４ 第４昇圧回路
５１ クロック位相制御回路
Ｃ１〜Ｃ７ ホールドコンデンサ
Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１ フライングコンデンサ
【技術分野】
【０００１】
本発明は、チャージポンプを用いて入力電圧の電圧値とは異なる電圧を生成して出力する電圧生成回路に関し、特に、液晶駆動回路に適用するのに好適な電圧生成回路に関する。
【背景技術】
【０００２】
ＴＦＴ（Thin Film Transistor）を用いた液晶表示パネルを駆動する場合、画素毎に設けられているＴＦＴのゲートをオンさせるためのゲートオン電圧ＶＧＨ、ＴＦＴのゲートをオフさせるためのゲートオフ電圧ＶＧＬ、ＴＦＴのソースに印加されるデータ電圧ＶＤ、およびコモン電極に印加されるコモン電圧ＶＣＯＭのそれぞれの電圧が必要である。また、液晶表示パネルを直流電圧で駆動すると寿命が短くなる等の理由で、一般に、液晶表示パネルを駆動する駆動方法として交流駆動が用いられる。そのために、コモン電圧ＶＣＯＭとして正極性コモン電圧ＶＣＯＭＨおよび負極性コモン電圧ＶＣＯＭＬが必要になる。また、データ電圧ＶＤとして低電位のデータ電圧ＶＤＬおよび高電位のデータ電圧ＶＤＨが必要になる。
【０００３】
ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬは、それぞれの行（走査線）のＴＦＴのゲートに接続されるそれぞれのゲート線を駆動するゲートドライバに供給される。また、正極性コモン電圧ＶＣＯＭＨおよび負極性コモン電圧ＶＣＯＭＬは、コモン電極を駆動するコモン電極ドライバに供給される。そして、データ電圧ＶＤＬ，ＶＤＨは、それぞれの列のＴＦＴのソースに接続されるそれぞれのソース線を駆動するソースドライバに供給される。なお、低電位のデータ電圧ＶＤＬおよび高電位のデータ電圧ＶＤＨは接地電位ＶＳＳに対して同極性であるから、ソースドライバには高電位のデータ電圧ＶＤＨに相当する電圧のみが供給され、ソースドライバがその電圧から低電位のデータ電圧ＶＤＬを生成するように構成されることもある。
【０００４】
上記のように液晶駆動回路は複数種類の電圧を必要とするが、各電圧を生成するために、入力電圧ＶＤＤをチャージポンプで昇圧して各種類の電圧を生成し、生成した電圧を液晶駆動回路における各ドライバ（駆動回路）に供給する電圧生成回路（電源回路）が用いられる（例えば、特許文献１参照）。なお、液晶駆動回路が必要とする電圧を生成するために、電圧生成回路が入力電圧ＶＤＤを降圧することもあるが、説明を簡単にするために、以下、入力電圧ＶＤＤとは電圧値が異なる電圧を生成することを、「昇圧」と表現する。
【０００５】
チャージポンプにおいて、まずチャージポンプに対する入力電圧によってフライングコンデンサ（キックコンデンサ）を充電するようにスイッチ素子が切り替えられ、その後、フライングコンデンサの低電位側を入力電圧に接続するとともにフライングコンデンサの高電位側をホールドコンデンサに接続するようにスイッチ素子が切り替えられる構造を有する。スイッチ素子は、所定周波数のクロック信号に従って切替制御される。そして、ホールドコンデンサが保持する電圧が、負荷（例えば、ゲートドライバ、ソースドライバ、コモン電極ドライバ）に印加される。
【０００６】
【特許文献１】特開２００３−２９５８３０号公報（段落００１７−００１９、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以下、従来の電圧生成回路の問題点を説明する。図６は、チャージポンプを用いた電圧生成回路が生成する各種電圧の一例を示す説明図である。図６に示す例では、入力電圧ＶＤＤが接地電位ＶＳＳとともに電圧生成回路に入力される。電圧生成回路において、入力電圧ＶＤＤは電圧安定化されて電圧ＶＲとされた後、２倍昇圧されて電圧ＤＤＶＤＨが生成される。さらに、電圧ＤＤＶＤＨが３倍昇圧されて電圧ＶＧＨが生成され、電圧ＤＤＶＤＨが３倍昇圧されるとともに極性が反転されて（すなわち−３倍される。）電圧ＶＧＬが生成される。また、電圧ＤＤＶＤＨが電圧安定化されて電圧ＶＲＥＧＯＵＴおよび電圧ＶＣＯＭＨとされる。電圧ＶＲＥＧＯＵＴはソースドライバに供給される。ソースドライバは、例えば、電圧ＶＲＥＧＯＵＴをＶＤＨとして用い、電圧ＶＲＥＧＯＵＴからＶＤＬを作成する。また、入力電圧ＶＤＤの極性が反転され（すなわち−１倍される。）、電圧ＶＣＬとされる。電圧ＶＣＬは電圧安定化されて電圧ＶＣＯＭＬとされる。
【０００８】
図７は、図６に例示された各電圧を生成する電圧生成回路の構成例を示すブロック図である。図７に示す構成では、電圧安定化回路３１が、入力電圧ＶＤＤを電圧安定化して電圧ＶＲとする。第１昇圧回路４１は、電圧ＶＲを２倍昇して電圧ＤＤＶＤＨを生成する。第２昇圧回路４２は、電圧ＤＤＶＤＨを３倍昇して電圧ＶＧＨを生成する。第３昇圧回路４３は、第２昇圧回路４２の出力電圧を−１倍して電圧ＶＧＬを生成する。第４昇圧回路４４は、電圧ＶＲを−１倍して電圧ＶＣＬを生成する。また、電圧安定化回路３２は、電圧ＤＤＶＤＨを電圧安定化して電圧ＶＲＥＧＯＵＴとする。電圧安定化回路３３は、電圧ＤＤＶＤＨを電圧安定化して電圧ＶＣＯＭＨとする。そして、電圧安定化回路３４は、電圧ＶＣＬを電圧安定化して電圧ＶＣＯＭＬとする。
【０００９】
第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４は、それぞれ、スイッチ素子を内蔵し、フライングコンデンサＣ１１、フライングコンデンサＣ２１、フライングコンデンサＣ３１およびフライングコンデンサＣ４１を、入力される電圧に充電したり、入力される電圧をフライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１の印加電圧に加算して出力したりする。
【００１０】
また、第１昇圧回路４１には、電圧ＤＤＶＤＨを保持するためのホールドコンデンサＣ１が接続される。第２昇圧回路４２には、電圧ＶＧＨを保持するためのホールドコンデンサＣ２が接続される。第３昇圧回路４３には、電圧ＶＧＬを保持するためのホールドコンデンサＣ３が接続される。第４昇圧回路４４には、電圧ＶＣＬを保持するためのホールドコンデンサＣ４が接続される。また、電圧安定化回路３２には、電圧ＶＲＥＧＯＵＴを保持するためのホールドコンデンサＣ５が接続される。電圧安定化回路３３には、電圧ＶＣＯＭＨを保持するためのホールドコンデンサＣ６が接続される。電圧安定化回路３４には、電圧ＶＣＯＭＬを保持するためのホールドコンデンサＣ７が接続される。
【００１１】
図７に例示されているように、各電圧を生成する電圧生成回路には多数のコンデンサが用いられている。従って、部品点数が多くなっているとともに、基板上の実装面積もコンデンサに使われて基板サイズも大きくなる。その結果、電圧生成回路を組み込む液晶表示装置のコストが高くなり、また、小型化の阻害要因にもなる。
【００１２】
そこで、本発明は、チャージポンプを用いて多種類の電圧値の駆動電圧を生成する液晶駆動回路における電圧生成回路においてコンデンサの使用数を減らすことを目的とする。
【課題を解決するための手段】
【００１３】
本発明による液晶駆動回路における電圧生成回路は、複数のデータ電極と複数の走査電極とが交差するように配置された液晶表示パネルを駆動する液晶駆動回路で用いられ、チャージポンプを有する電圧生成回路であって、チャージポンプが、昇圧用クロック信号にもとづいて、フライングコンデンサを充電する期間と、フライングコンデンサの電圧を含む昇圧電圧を負荷側に供給する期間とを設定し、昇圧電圧を負荷側に供給する期間が選択期間における一部の期間であって選択期間の終了時、または開始時および終了時の双方を含むように、昇圧用クロック信号の周波数と位相を設定するクロック位相制御回路を備えたことを特徴とする。クロック位相制御回路がそのような制御を行うことによって、ホールドコンデンサを省略することができるようになる。
【００１４】
電圧生成回路が、ＴＦＴ液晶表示パネルを駆動する液晶駆動回路で用いられ電圧生成回路である場合には、クロック位相制御回路が、選択期間の開始時および終了時にゲート線に供給するゲート電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定する。
【００１５】
クロック位相制御回路が、少なくとも選択期間の終了時に、ソース線に供給するデータ電圧およびコモン電極に供給するコモン電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定することが好ましい。
【発明の効果】
【００１６】
本発明によれば、液晶駆動回路における駆動回路に供給される各種電圧を生成する場合にコンデンサの使用数を減らすことができ、液晶駆動回路およびそれを用いた液晶表示装置のコストを低減することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して説明する。図１は、チャージポンプを用いた電圧生成回路を有する液晶駆動回路を液晶表示パネル１０とともに示すブロック図である。図１に示す例では、ＴＦＴがマトリクス状に配され、画素電極とコモン電極との間に液晶が挟持されたＴＦＴ型の液晶表示パネル１０が用いられている。液晶表示パネル１０を駆動する液晶駆動回路は、液晶表示パネル１０における同列のＴＦＴのソースに接続されるデータ電極としての各ソース電極（ソース配線）が繋がれたソースドライバ（データ電極ドライバ）１２、液晶表示パネル１０における同行のＴＦＴのゲートに接続される走査電極としての各ゲート電極（ゲート配線）が繋がれたゲートドライバ（走査電極ドライバ）１３、チャージポンプを用いた電源回路（電圧生成回路）１４が設けられている。液晶表示パネル１０において、各データ電極と各走査電極とは交差するように配置されている。
【００１８】
また、この実施の形態では、ゲートドライバ１３が内蔵するコモン電圧出力部１３１が、液晶表示パネル１０のコモン電極（コモン配線）に正極性コモン電圧ＶＣＯＭＨまたは負極性電圧ＶＣＯＭＬを印加する。従って、電源回路１４からゲートドライバ１３に、正極性コモン電圧ＶＣＯＭＨおよび負極性電圧ＶＣＯＭＬを作成するための電圧が供給される。なお、コモン電圧出力部１３１は、ゲートドライバ１３とは独立して設けられていてもよい。また、コモン電圧出力部１３１に対して正極性コモン電圧ＶＣＯＭＨおよび負極性電圧ＶＣＯＭＬを作成するための電圧が供給されるように構成されることもあるが、この実施の形態では、電源回路１４からコモン電圧出力部１３１に、正極性コモン電圧ＶＣＯＭＨおよび負極性電圧ＶＣＯＭＬそのものが供給される場合を例にする。
【００１９】
制御回路としてのコントローラ１１は、駆動回路の外部から入力される画像データを一時記憶するフレームメモリ１１１を有し、ソースドライバ１２およびゲートドライバ１３に、フレームの開始を示す信号であるＦＬＭ（First Line Marker ）信号を出力するとともに、各選択期間（１本のゲート線にオン電圧としての選択電圧が印加される期間）毎に、ＬＰ（Latch Pulse ）信号を出力する。さらに、コントローラ１１は、ソースドライバ１２およびゲートドライバ１３に、極性を示す信号であるＭ信号を出力する。Ｍ信号は、各フレーム（ゲートドライバ１３が全てのゲート線について１回ずつ選択する場合の最初のゲートドライバ１３の選択開始から最後のゲートドライバ１３の選択終了までの期間）毎に出力される場合もあるが、この実施の形態では、１ライン毎に、すなわち、選択されるゲート線が切り替わる毎に、出力されるとする。なお、Ｍ信号が出力されるとは、具体的には、Ｍ信号の極性が反転することである。
【００２０】
ゲートドライバ１３は、カウンタを内蔵し、ＦＬＭ信号が入力されるとカウンタをリセットし、ＬＰ信号が入力されるとカウンタの値を＋１する。そして、カウンタの値が示すゲート線にＴＦＴのゲートを導通状態にさせるための選択電圧を印加し、他のゲート線にＴＦＴのゲートを遮断状態にさせるための非選択電圧を印加する。また、この実施の形態では、ゲートドライバ１３は、Ｍ信号が正極性を示していれば正極性コモン電圧ＶＣＯＭＨをコモン線に印加し、Ｍ信号が負極性を示していれば負極性コモン電圧ＶＣＯＭＬをコモン線に印加することにする。
【００２１】
ソースドライバ１２は、ＬＰ信号が入力されると、データ信号をラッチするとともに、ラッチしているデータ信号に応じたデータ電圧をソース線に印加する。ゲートドライバ１３はＬＰ信号に同期してゲート線に選択電圧を印加するので、ソースドライバ１２は、ゲート線への選択電圧の印加に同期して各ソース線にデータ電圧を印加することになる。このとき、Ｍ信号が正極性を示していれば、正極性のコモン電圧に対応するデータ信号（低電位のデータ電圧ＶＤＬ）を印加し、Ｍ信号が負極性を示していれば、負極性のコモン電圧に対応するデータ信号（高電位のデータ電圧ＶＤＨ）を印加する。
【００２２】
電源回路１４は、図６に示されたような各種電圧を生成する。なお、図６に示す例では、電圧ＶＲＥＧＯＵＴおよび電圧ＶＣＯＭＨは、電圧ＤＤＶＤＨと同電位である。ただし、安定化回路を介して電圧ＶＲＥＧＯＵＴおよび電圧ＶＣＯＭＨが生成されるので、それらの電圧の電圧値は、電圧ＤＤＶＤＨからやや低下した値になる。また、電圧ＶＣＯＭＬは、電圧ＶＣＬと同電位である。ただし、安定化回路を介して電圧ＶＣＯＭＬが生成されるので、その電圧の電圧値は、電圧ＶＣＬからやや低下した値になる。
【００２３】
図２は、電源回路１４の構成例を示すブロック図である。第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３、第４昇圧回路４４、電圧安定化回路３１、電圧安定化回路３２、電圧安定化回路３３および電圧安定化回路３４の構成は、図７に示された構成と同じである。すなわち、第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４は、それぞれ、チャージポンプを有し、入力電圧を所定の電圧値の電圧に昇圧する。また、電圧安定化回路３１、電圧安定化回路３２、電圧安定化回路３３および電圧安定化回路３４は、例えばボルテージフォロワで構成される。
【００２４】
また、電源回路１４は、クロック位相制御回路５１を有する。クロック位相制御回路５１には、Ｍ信号の周波数の２倍の周波数のクロック信号が入力され、クロック位相制御回路５１は、入力されたクロック信号の位相を、Ｍ信号の位相に対して所定量ずらして出力する（図３参照）。クロック信号の位相をＭ信号の位相に対してずらすとは、具体的には、クロック信号の立上がりタイミングを、Ｍ信号の立上がりタイミングおよび立下がりタイミングからずらすことを意味する。または、クロック位相制御回路５１には、高い周波数のクロック信号が入力され、クロック位相制御回路５１は、入力されたクロック信号を分周して、Ｍ信号の周波数の２倍の周波数のクロック信号を作成し、さらに、そのクロック信号の位相を、Ｍ信号の位相に対して所定量ずらして出力する。
【００２５】
クロック位相制御回路５１は、作成したクロック信号を昇圧用クロック信号として、第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４に対して出力する。
【００２６】
つまり、クロック位相制御回路５１は、所望の周波数の昇圧用クロック信号を作成するともに、所望の昇圧開始タイミング（出力電圧が所望の電圧値に立上がるタイミングすなわち負荷に設定電圧を供給し始めるタイミング）に応じて昇圧用クロック信号の位相をずらすように制御する。この例では、昇圧用クロック信号の所望の周期（所望の周波数の逆数）は、ＬＰ信号の周期（選択期間の開始時から次の選択期間の開始時までの周期）と同じである。なお、昇圧用クロック信号の周波数および位相の基準となる信号はＭ信号でなくてもよく、例えばＬＰ信号を利用して昇圧用クロック信号の周波数と位相を決めるようにしてもよい。
【００２７】
第１昇圧回路４１、第２昇圧回路４２、第３昇圧回路４３および第４昇圧回路４４は、それぞれ、入力電圧によってフライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１を充電するようにスイッチ素子が切り替えられ、その後、フライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１の低電位側を入力電圧に接続するとともにフライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１の高電位側を負荷（例えば、ゲートドライバ、ソースドライバ、コモン電極ドライバ）に接続するようにスイッチ素子が切り替えられるチャージポンプを内蔵している。
【００２８】
図２に示す構成において、図７に示された構成と異なる点は、ホールドコンデンサＣ１〜Ｃ７が取り付けられていないことである。図３のタイミング図および図４の回路図を参照してホールドコンデンサＣ１〜Ｃ７を取り付けなくてもよい理由を説明する。
【００２９】
図３では、第１昇圧回路４１の場合を例にする。クロック位相制御回路５１が出力する昇圧用クロック信号の周波数は、Ｍ信号の周波数の２倍である（図３（Ｃ），（Ｄ）参照）。そして、図３に示す例では、昇圧用クロック信号の立上がりタイミングは、Ｍ信号の立上がりタイミングまたは立下がりタイミングに対して、ほぼ１／４周期（９０°）ずれている。
【００３０】
図４は、第１昇圧回路４１の構成例と作用を説明するための回路図である。第１昇圧回路４１は、フライングコンデンサＣ１１の一端に第１のスイッチ素子４１１が接続され、フライングコンデンサＣ１１の他端に第２のスイッチ素子４１２が接続されたチャージポンプを含む。第１のスイッチ素子４１１は、フライングコンデンサＣ１１の一端を、入力電圧（この場合にはＶＲ）に接続するのか出力側に接続するのか切り替える。第２のスイッチ素子４１２は、フライングコンデンサＣ１１の他端を接地電位ＶＳＳに接続するのか入力電圧に接続するのか切り替える。なお、図４には、ホールドコンデンサＣ１が存在しないことが破線で示されている。
【００３１】
昇圧用クロック信号がローレベルである期間では、図４（Ａ）に示すように、第１のスイッチ素子４１１は、フライングコンデンサＣ１１の一端を入力電圧に接続し、第２のスイッチ素子４１２は、フライングコンデンサＣ１１の他端を接地電位ＶＳＳに接続して、フライングコンデンサＣ１１の電位を入力電圧と等しくする。また、昇圧用クロック信号がハイレベルである期間では、図４（Ｂ）に示すように、第１のスイッチ素子４１１は、フライングコンデンサＣ１１の一端を出力側に接続し、フライングコンデンサＣ１１の他端を入力電圧に接続して、入力電圧を２倍昇圧した電圧を出力する。
【００３２】
従って、第１昇圧回路４１は、図３（Ｂ）に示すような波形の電圧を出力する。なお、図３（Ｂ）において、破線は第１昇圧回路４１の入力電圧（この場合にはＶＲ）を示し、実線が出力電圧ＤＤＶＤＨを示す。また、ソースドライバ１２は、出力電圧ＤＤＶＤＨが電圧安定化回路３２で安定化された電圧ＶＲＥＧＯＵＴを高電位のデータ電圧ＶＤＨとし、電圧ＶＲＥＧＯＵＴを例えば抵抗で分圧してデータ電圧ＶＤＬとする。また、正極性コモン電圧ＶＣＯＭＨは出力電圧ＤＤＶＤＨが電圧安定化回路３３で安定化された電圧であるから、データ電圧ＶＤＨ、データ電圧ＶＤＬおよび正極性コモン電圧ＶＣＯＭＨの波形は、電圧ＤＤＶＤＨの波形と相似である。つまり、データ電圧ＶＤＨ、データ電圧ＶＤＬおよび正極性コモン電圧ＶＣＯＭＨの立上がりタイミング、立下がりタイミングおよび極性は、図３（Ｂ）に示す電圧ＤＤＶＤＨの立上がりタイミング、立下がりタイミングおよび極性と同じである。
【００３３】
図３（Ｅ）に示すように、第２昇圧回路４２が出力するＶＧＨも、電圧ＤＤＶＤＨの波形と相似である。なお、図３（Ｂ），（Ｅ）は理想的な電圧波形を示し、実際には、出力電圧ＤＤＶＤＨおよび正極性コモン電圧ＶＣＯＭＨは、立下がり時に垂直に立下がるのではなく、徐々に電圧が低下していく。
【００３４】
図３（Ａ）には、選択期間においてコモン電極に正極性コモン電圧ＶＣＯＭＨが印加される場合の一般的な電圧波形例が示されている。図３（Ａ）において、実線は所望のソース電圧（データ電圧ＶＤＬ）を示し、破線は所望のゲート電圧を示し、一点鎖線は所望のコモン電圧（正極性コモン電圧ＶＣＯＭＨ）を示す。所望の各電圧は、液晶表示パネル１０のソース線、ゲート線およびコモン電極に供給すべきあらかじめ決められた電圧（設定電圧）である。
【００３５】
画素が駆動される場合、ゲートがオンしている間、ソース線に供給されるデータ電圧によって、画素容量と蓄積容量（補助容量）が充電される。すなわち、データ信号に応じたデータ電圧が画素に書き込まれる。そして、ゲートがオフ状態にされている非選択期間では、画素容量と蓄積容量とによってデータ電圧が保持される。すると、選択期間におけるある程度の期間（図３に示す例では１選択期間の半分の期間）において画素容量と蓄積容量とにデータ電圧を供給することによって画素容量と蓄積容量とを充電し、かつ、ゲートがオフするときのデータ電圧が所望の電圧値（データ電圧として意図されている電圧値、すなわち正極性コモン電圧ＶＣＯＭＨがコモン電極印加されるべき期間ではＶＤＬ、負極性コモン電圧ＶＣＯＭＬがコモン電極印加されるべき期間ではＶＤＨ）になっていれば、選択期間における全期間において図３（Ａ）に示すような波形の電圧が液晶表示パネル１０に供給されなくても、画素容量と蓄積容量とに所望のデータ電圧を書き込むことができる。また、コモン電圧についても、同様に、選択期間におけるある程度の期間コモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になっていればよい。
【００３６】
なお、ソース線およびコモン電極にはスルーレート（入力電圧に対して実際の印加電圧の立上がり遅れ）があるので、ゲートがオフするタイミング（図３におけるＡ参照）すなわち選択期間の終了時の前の所定期間において、継続して、ソース線に対して所望のデータ電圧が供給され、コモン電極に対して所望のコモン電圧が供給されている必要がある。つまり、クロック位相制御回路５１は、少なくとも、選択期間の終了時には、ソース線およびコモン電極における電圧が所望の電圧値になっているように、昇圧用クロック信号の位相を設定する。図３に示す例では、ゲートがオフするタイミングの前で、選択期間の１／４の期間において、それらの所望の電圧値が維持されている。また、ゲート電圧については、選択期間の開始時と終了時の双方において所望のゲート電圧になっていることが好ましい。
【００３７】
以上のことから、図２に示されたようなホールドコンデンサがない電圧生成回路１４は、図３（Ｂ），（Ｅ）に例示したような各電圧を、ソースドライバ１２、ゲートドライバ１３（コモン電圧出力部１３１を含む。）に供給するのであるが、上述した理由により、所望の電圧を画素に書き込むことができる。この場合、フライングコンデンサＣ１１，Ｃ２１，Ｃ３１，Ｃ４１が負荷側に接続されたときに、それらが一種のホールドコンデンサの役割を果たしていることになる。
【００３８】
なお、図３に示す波形例は一例であって、ゲート電圧、ソース電圧（データ電圧）およびコモン電圧について、選択期間におけるある程度の期間、ソース線、ゲート線およびコモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になっていれば、図３に例示したタイミングで各電圧を制御しなくても、選択期間において所望の電圧を画素に書き込むことができる。
【００３９】
図５は、比較例を示す説明図である。図５（Ａ）には、図３（Ａ）に相当する一般的な電圧波形が示され、図５（Ｂ）には、比較例としての第１昇圧回路４１の出力電圧波形が示されている。図５に示す比較例では、ゲートがオフ状態にされるとき（図５におけるＡ参照）に、第１昇圧回路４１の出力である電圧ＤＤＶＤＨが所望の電圧値になっていないので電圧ＤＤＶＤＨから作成される正極性コモン電圧ＶＣＯＭＨおよびデータ電圧ＶＤＬは所望の電圧値にならない。なお、データ電圧ＶＤＬはソースドライバ１２において、電圧ＤＤＶＤＨにもとづく電圧ＶＲＥＧＯＵＴから作成されるとする。
【００４０】
図５に示すような電圧波形が用いられる場合には、図３に示された場合とは異なり、ゲートがオフするときの電圧が所望の電圧値になっていないので、所望の電圧を画素に書き込むことができない。
【００４１】
以上に説明したように、上記の実施の形態では、選択期間におけるある程度の期間、ソース線およびコモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になるように制御することによって、図７に示されたホールドコンデンサＣ１〜Ｃ７を削除することができる。
【００４２】
なお、全てのホールドコンデンサＣ１〜Ｃ７を削除するのではなく、そのうちの一部を削除するようにしてもよい。例えば、上記のように理論的は削除可能であるが、スルーレートが大きいなどの理由で実際に削除すると表示品位が落ちるような場合には、スルーレートが大きい箇所についてはホールドコンデンサを残すようにする。
【００４３】
また、例えば、図２に示す構成において、ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬの生成に関するホールドコンデンサＣ１，Ｃ２，Ｃ３を残して選択期間全体に亘ってゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬが正規の値（所望の値）に維持されるようにし、データ電圧およびコモン電圧の生成に関する他のホールドコンデンサを削除して、クロック位相制御回路５１が、少なくとも選択期間の終了時に、ソース線に供給するデータ電圧およびコモン電極に供給するコモン電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定するようにしてもよい。また、ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬの生成に関するホールドコンデンサＣ２，Ｃ３を削除し、データ電圧およびコモン電圧の生成に関する他のホールドコンデンサを残して選択期間全体に亘ってデータ電圧およびコモン電圧が正規の値（所望の値）に維持されるようにし、クロック位相制御回路５１が、選択期間の開始時および終了時に、ゲートオン電圧ＶＧＨおよびゲートオフ電圧ＶＧＬが正規の値（所望の値）になっているように昇圧用クロック信号の周波数と位相を設定するようにしてもよい。
【００４４】
また、図３にはライン反転駆動を行う場合を例示されたが、フレーム反転駆動を行う場合でも、選択期間におけるある程度の期間、ソース線、ゲート線およびコモン電極に所望の電圧が印加され、かつ、ゲートがオフするときの電圧が所望の電圧値になっていれば、フレーム反転駆動を行う場合にも本発明を適用することができる。
【産業上の利用可能性】
【００４５】
本発明は、チャージポンプを用いて昇圧を行う電圧生成回路のコストを低減するために好適に適用され、特に、液晶駆動回路に適用されるのに適する。
【図面の簡単な説明】
【００４６】
【図１】液晶駆動回路を液晶表示パネルとともに示すブロック図。
【図２】電源回路の構成例を示すブロック図。
【図３】第１昇圧回路の動作を説明するための説明図。
【図４】第１昇圧回路の構成例を示す回路図。
【図５】本発明の比較例を示す説明図。
【図６】電圧生成回路が生成する各種電圧の一例を示す説明図。
【図７】ホールドコンデンサを有する電圧生成回路の構成例を示すブロック図。
【符号の説明】
【００４７】
１０ 液晶表示パネル
１２ ソースドライバ
１３ ゲートドライバ
１４ 電源回路（電圧生成回路）
３１〜３４ 安定化回路
４１ 第１昇圧回路
４２ 第２昇圧回路
４３ 第３昇圧回路
４４ 第４昇圧回路
５１ クロック位相制御回路
Ｃ１〜Ｃ７ ホールドコンデンサ
Ｃ１１，Ｃ２１，Ｃ３１，Ｃ４１ フライングコンデンサ
【特許請求の範囲】
【請求項１】
複数のデータ電極と複数の走査電極とが交差するように配置された液晶表示パネルを駆動する液晶駆動回路で用いられ、チャージポンプを有する電圧生成回路であって、
チャージポンプは、昇圧用クロック信号にもとづいて、フライングコンデンサを充電する期間と、フライングコンデンサの電圧を含む昇圧電圧を負荷側に供給する期間とを設定し、
昇圧電圧を負荷側に供給する期間が選択期間における一部の期間であって選択期間の終了時、または開始時および終了時の双方を含むように、昇圧用クロック信号の周波数と位相を設定するクロック位相制御回路を備えた
ことを特徴とする液晶駆動回路における電圧生成回路。
【請求項２】
ＴＦＴ液晶表示パネルを駆動する液晶駆動回路で用いられ電圧生成回路であって、
クロック位相制御回路は、選択期間の開始時および終了時にゲート線に供給するゲート電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定する
請求項１記載の液晶駆動回路における電圧生成回路。
【請求項３】
クロック位相制御回路は、少なくとも選択期間の終了時に、ソース線に供給するデータ電圧およびコモン電極に供給するコモン電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定する
請求項２記載の液晶駆動回路における電圧生成回路。
【請求項１】
複数のデータ電極と複数の走査電極とが交差するように配置された液晶表示パネルを駆動する液晶駆動回路で用いられ、チャージポンプを有する電圧生成回路であって、
チャージポンプは、昇圧用クロック信号にもとづいて、フライングコンデンサを充電する期間と、フライングコンデンサの電圧を含む昇圧電圧を負荷側に供給する期間とを設定し、
昇圧電圧を負荷側に供給する期間が選択期間における一部の期間であって選択期間の終了時、または開始時および終了時の双方を含むように、昇圧用クロック信号の周波数と位相を設定するクロック位相制御回路を備えた
ことを特徴とする液晶駆動回路における電圧生成回路。
【請求項２】
ＴＦＴ液晶表示パネルを駆動する液晶駆動回路で用いられ電圧生成回路であって、
クロック位相制御回路は、選択期間の開始時および終了時にゲート線に供給するゲート電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定する
請求項１記載の液晶駆動回路における電圧生成回路。
【請求項３】
クロック位相制御回路は、少なくとも選択期間の終了時に、ソース線に供給するデータ電圧およびコモン電極に供給するコモン電圧が設定電圧になっているように昇圧用クロック信号の周波数と位相を設定する
請求項２記載の液晶駆動回路における電圧生成回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−２７６４５７（Ｐ２００６−２７６４５７Ａ）
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願番号】特願２００５−９５５１３（Ｐ２００５−９５５１３）
【出願日】平成１７年３月２９日（２００５．３．２９）
【出願人】（０００１０３７４７）オプトレックス株式会社 (843)
【Ｆターム（参考）】
【公開日】平成１８年１０月１２日（２００６．１０．１２）
【国際特許分類】
【出願日】平成１７年３月２９日（２００５．３．２９）
【出願人】（０００１０３７４７）オプトレックス株式会社 (843)
【Ｆターム（参考）】
[ Back to top ]