物理量検出装置および電子機器
【課題】物理量の入力に対して、高い線形性をもって容量素子の構造体が変位する物理量検出装置を提供すること。
【解決手段】物理量検出装置は、物理量に応じて変位する構造体を有し、前記構造体の変位に応じて静電容量が変化する物理量検出素子と、前記物理量検出素子に一定の電荷を供給する電荷供給回路と、前記電荷供給回路により電荷が供給された後で、前記物理量検出素子の静電容量に応じた信号を出力する出力回路とを有する。
【解決手段】物理量検出装置は、物理量に応じて変位する構造体を有し、前記構造体の変位に応じて静電容量が変化する物理量検出素子と、前記物理量検出素子に一定の電荷を供給する電荷供給回路と、前記電荷供給回路により電荷が供給された後で、前記物理量検出素子の静電容量に応じた信号を出力する出力回路とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量型の物理量検出装置に関する。
【背景技術】
【０００２】
加速度、圧力などの物理量を、これらの物理量に応じて変形する構造体（例えば、可動
電極と固定電極を含む容量素子）の静電容量の変化として検出する、静電容量型の物理量
検出装置が知られている。特許文献１は、シングルエンド型で離散時間的な動作をする静
電容量検出回路を開示している。特許文献２は、全差動型の静電容量検出回路を開示して
いる。特許文献３は、加速度によって錘に働く慣性力を、静電容量の変化で検出する加速
度センサーであって、錘の変位を常にゼロにするようなフィードバックループを有する、
クローズループ型の静電容量検出回路を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−９１５３５号公報
【特許文献２】特開２００７−１７１１７１号公報
【特許文献３】米国特許明細書第６３８６０３２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１および２においては、容量素子に一定の電圧を印加することにより溜まった
電荷が計測された。しかし、これらの技術によっては、物理量の入力に対し構造体の変位
が線形にならないという問題があった。特許文献３においては、構造体の変位が常にゼロ
になるように制御が行われるが、この制御を行うには複雑な回路が必要であるという問題
があった。また、特許文献３においては、フィードバックの最大値を超える加速度入力が
与えられるとフィードバックループの安定性が失われる可能性があるという問題があった
。
これに対し本発明は、物理量の入力に対して、高い線形性をもって容量素子の構造体が
変位する物理量検出装置を提供する。
【課題を解決するための手段】
【０００５】
本発明は、物理量に応じて変位する構造体を有し、前記構造体の変位に応じて静電容量
が変化する物理量検出素子と、前記物理量検出素子に一定量の電荷を供給する電荷供給回
路と、前記電荷供給回路により前記一定量の電荷が供給された後で、前記物理量検出素子
の静電容量に応じた信号を出力する出力回路とを有する物理量検出装置を提供する。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、物理量の入力に対して構造体を変位させる
ことができる。
【０００６】
好ましい態様において、前記電荷供給回路は、２つの入力端子および出力端子を有する
演算増幅器と、一定電圧の供給に用いられる電源線と、前記電源線に接続された第１端子
および前記演算増幅器の前記２つの入力端子のうち一方の入力端子に接続された第２端子
を有し、前記物理量検出素子に供給される電荷を蓄積する第１容量素子とを有し、前記物
理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続されていてもよ
い。
この物理量検出装置によれば、演算増幅器を用いた回路において、物理量検出素子に一
定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、物理量
の入力に対して構造体を変位させることができる。
【０００７】
別の好ましい態様において、前記電荷供給回路は、前記電源線と前記第１容量素子の前
記第１端子との間に接続された第１スイッチと、前記第１容量素子の前記第１端子と接地
電位線との間に接続された第２スイッチと、前記物理量検出素子に対して並列に接続され
た第３スイッチとを有し、前記演算増幅器の他方の入力端子は前記接地電位線に接続され
ており、前記第１スイッチおよび前記第２スイッチは排他的に閉じられ、前記第２スイッ
チおよび前記第３スイッチは排他的に閉じられてもよい。
この物理量検出装置によれば、スイッチで切り替える容量素子と演算増幅器を用いた回
路において、物理量検出素子に一定電圧を印加して静電容量を検出する構成と比較して、
より高い線形性をもって、物理量の入力に対して構造体を変位させることができる。
【０００８】
さらに別の好ましい態様において、前記出力回路は、前記演算増幅器の出力端子から出
力される電圧により示される値の逆数を演算する逆数演算回路を有してもよい。
この物理量検出装置によれば、容量変化に対して線形な出力を得ることができる。
【０００９】
さらに別の好ましい態様において、前記電荷供給回路は、２つの入力端子および出力端
子を有する演算増幅器と、一定の実効電圧を有する交流電圧を出力する交流電圧源と、前
記交流電圧源に接続された第１端子および前記演算増幅器の前記２つの入力端子のうち一
方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を蓄積
する第１容量素子と、前記物理量検出素子に対して並列に接続された抵抗素子とを有し、
前記物理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続され、前
記演算増幅器の他方の入力端子は接地電位線に接続されていてもよい。
この物理量検出装置によれば、交流電圧源を用いた回路において、物理量検出素子に一
定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、物理量
の入力に対して構造体を変位させることができる。
【００１０】
さらに別の好ましい態様において、前記物理量検出素子は、物理量の変化に対してある
向きに静電容量が変化する第１容量と、前記物理量の変化に対して前記第１容量と逆向き
に静電容量が変化する第２容量とを有し、前記電荷供給回路は、２つの入力端子および２
つの出力端子を有する全差動演算増幅器と、一定電圧の供給に用いられる電源線と、接地
電位の供給に用いられる接地電位線と、前記電源線および前記接地電位線のうち一方に排
他的に接続するスイッチ回路と、前記スイッチ回路に接続された第１端子および前記全差
動演算増幅器の前記２つの入力端子のうち一方の入力端子に接続された第２端子を有し、
前記物理量検出素子に供給される電荷を蓄積する第１容量素子と、前記スイッチ回路に接
続された第１端子および前記全差動演算増幅器の前記２つの入力端子のうち他方の入力端
子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を蓄積する第２容
量素子と、前記第１容量に対して並列に接続された第１スイッチと、前記第２容量に対し
て並列に接続された第２スイッチと、前記全差動演算増幅器の前記２つの入力端子のコモ
ンモード電圧を接地電位にする入力コモンフィードバック回路とを有し、前記第１容量お
よび前記第２容量は、前記全差動演算増幅器に対してそれぞれ異なる帰還回路を形成する
位置に接続され、前記第１スイッチおよび前記第２スイッチは、前記スイッチ回路と関連
して制御されてもよい。
この物理量検出装置によれば、全差動演算増幅器を用いた回路において、物理量検出素
子に一定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、
物理量の入力に対して構造体を変位させることができる。
【００１１】
さらに別の好ましい態様において、前記電荷供給回路は、定電流供給回路と、前記物理
量検出素子に並列に接続された第１スイッチと、一端が前記物理量検出素子に接続され、
他端が前記定電流供給回路に接続された第２スイッチと、前記第１スイッチの開閉を制御
する第１タイミング信号および前記第２スイッチの開閉を制御する第２タイミング信号を
出力するタイミング発生回路とを有し、前記第１タイミング信号は、第１時間、前記第１
スイッチを閉じさせる信号であり、前記第２タイミング信号は、前記第１スイッチが開い
た後で、第２時間、前記第２スイッチを閉じさせる信号であってもよい。
この物理量検出装置によれば、定電流供給回路を用いた回路において、物理量検出素子
に一定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、物
理量の入力に対して構造体を変位させることができる。
【００１２】
さらに別の好ましい態様において、前記電荷供給回路は、第１電流端子および第２電流
端子を有するカレントミラー回路と、前記物理量検出素子に並列に接続された第１スイッ
チと、一端が前記物理量検出素子に接続され、他端が前記第１電流端子に接続された第２
スイッチと、一端が前記第２電流端子に接続された容量素子と、前記容量素子に並列に接
続された第３スイッチと、一定電圧が入力される第１入力端子、前記容量素子の一端の電
圧が入力される第２入力端子、および前記第２入力端子から入力される電圧が前記第１入
力端子から入力される電圧より低いときは第１レベルの信号を出力し、前記第２入力端子
から入力される電圧が前記第１入力端子から入力される電圧に達したときは第２レベルの
信号を出力する出力端子を有する比較器とを有し、前記第１スイッチおよび前記第３スイ
ッチは、第１タイミング信号により開閉を制御され、前記第２スイッチは、第２タイミン
グ信号により開閉を制御され、前記比較器から出力される信号が前記第２タイミング信号
として用いられ、前記第１信号は、一定時間前記第１スイッチを閉じさせる信号であって
もよい。
この物理量検出装置によれば、カレントミラー回路を用いた回路において、物理量検出
素子に一定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって
、物理量の入力に対して構造体を変位させることができる。
【００１３】
さらに別の好ましい態様において、前記物理量は、加速度であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、加速度の入力に対して構造体を変位させる
ことができる。
【００１４】
さらに別の好ましい態様において、前記物理量は、圧力であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、圧力の入力に対して構造体を変位させるこ
とができる。
【００１５】
さらに別の好ましい態様において、前記物理量は、力であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、力の入力に対して構造体を変位させること
ができる。
【００１６】
さらに別の好ましい態様において、前記物理量は、角速度であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、角速度の入力に対して構造体を変位させる
ことができる。
【００１７】
また、本発明は、上記いずれかの物理量検出装置を有する電子機器を提供する。
この電子機器によれば、物理量検出素子に一定電圧を印加して静電容量を検出する構成
と比較して、より高い線形性をもって、物理量の入力に対して構造体を変位させることが
できる。
【図面の簡単な説明】
【００１８】
【図１】加速度検出素子１１の構造を例示する図。
【図２】加速度検出素子１１の等価回路を示す図。
【図３】静電容量検出回路を例示する図。
【図４】容量１１３の力学的構成を示す模式図。
【図５】本発明に係る物理量検出装置１０の構成を示す図。
【図６】第１実施形態に係る静電容量検出回路１の構成を示す図。
【図７】クロック信号Φ１およびΦ２を例示する図。
【図８】逆数演算回路の構成を例示する図。
【図９】第２実施形態に係る静電容量検出回路２の構成を示す図。
【図１０】第３実施形態に係る静電容量検出回路３の構成を示す図。
【図１１】第４実施形態に係る静電容量検出回路４の構成を示す図。
【図１２】タイミング信号Φ３およびΦ４を例示する図。
【図１３】変形例１に係る静電容量検出回路５の構成を示す図。
【図１４】変形例２に係る静電容量検出回路６の構成を示す図。
【図１５】タイミング信号Φ３およびΦ４を例示するタイミングチャート。
【図１６】変形例３に係る逆数演算回路の構成を示す図。
【図１７】変形例４に係る力検出素子７１の構成を示す図。
【図１８】変形例５に係る圧力検出素子７２の構成を示す図。
【図１９】電子機器１０００の構成を示す図。
【発明を実施するための形態】
【００１９】
０．静電容量型物理量検出装置の概要
図１は、加速度検出素子１１の構造を例示する図である。加速度検出素子１１は、静電
容量型の物理量検出素子の一例である。加速度検出素子１１は、物理量として加速度を検
出する。換言すると、加速度検出素子１１は、外力（この例では特に、加速度に起因する
慣性力）を受けて変位する構造体を有し、この構造体の変位に応じて静電容量が変化する
素子である。図１（Ａ）は、加速度がゼロの状態を、図１（Ｂ）は、図中右向き（ｙ軸方
向）に加速度ａ（＞０）が加えられた状態を示している。加速度検出素子１１は、固定部
１１１と、可動部１１２とを有する。固定部１１１は、加速度検出素子１１に加えられる
加速度によらずに基板（図示略）に対して固定されている部材である。可動部１１２は、
加速度に応じて変位する構造体の一例であり、錘部１１２１と、ばね部１１２２とを有す
る。ばね部１１２２の一端は基板に固定されており、他端は錘部１１２１に接続されてい
る。錘部１１２１は、ばね部１１２２により支持されている。錘部１１２１は、質量ｍを
有する。加速度検出素子１１に加速度ａが加えられると、錘部１１２１には、Ｆ＝ｍａの
力が働く。この力により、ばね部１１２２は変形し、錘部１１２１は固定部１１１に対し
て相対的に変位する。錘部１１２１は、可動電極１１２３および可動電極１１２４を有す
る。固定部１１１は、より詳細には、固定電極１１１１、固定電極１１１２、固定電極１
１１３、および固定電極１１１４を有する。固定電極１１１１および固定電極１１１２は
対向しており、両者に対向する位置に可動電極１１２３が設けられている。同様に、固定
電極１１１３および固定電極１１１４は対向しており、両者に対向する位置に可動電極１
１２４が設けられている。加速度検出素子１１は、例えば、Ｓｉ（シリコン）等の半導体
材料と、半導体加工技術を用いて形成される。
【００２０】
図２は、加速度検出素子１１の等価回路を示す図である。加速度検出素子１１は、直列
に接続された２つの容量、容量１１３および容量１１４を有する。容量１１３の一端には
入力端子１１５が接続されている。容量１１４の一端には入力端子１１６が接続されてい
る。容量１１３および容量１１４の他端同士は接続されており、入力端子１１７が接続さ
れている。容量１１３は、可動電極１１２３および固定電極１１１１、並びに可動電極１
１２４および固定電極１１１３による容量である。容量１１４は、可動電極１１２３およ
び固定電極１１１２、並びに可動電極１１２４および固定電極１１１４による容量である
。図１（Ｂ）に例示したように、図中右向きの加速度ａが加えられると、可動電極１１２
３と固定電極１１１２および可動電極１１２４と固定電極１１１４との距離は短くなり、
可動電極１１２３と固定電極１１１１および可動電極１１２４と固定電極１１１３との距
離は長くなる。すなわち、容量１１３および容量１１４は、入力された加速度に応じて互
いに逆向きの容量変化を起こす、いわゆる差動型の構成を有している。静電容量の変化を
検出することにより、錘部１１２１に加えられている加速度を検出することができる。な
お、図２では差動型の検出素子の例を示したが、シングルエンド型の検出素子が用いられ
てもよい。
【００２１】
図３は、従来技術に係る静電容量検出回路を例示する図である。容量１１３および容量
１１４における静電容量の変化を検出するには、これらの容量に電圧を印加する必要があ
る。この静電容量検出回路は、オペアンプ（演算増幅器）１２と、容量素子９３と、抵抗
素子９４とを有する。オペアンプ１２は、非反転入力端子（プラス入力端子）１２１、反
転入力端子（マイナス入力端子）１２２、および出力端子１２３を有する。反転入力端子
１２２は、入力端子１１７に接続されている。非反転入力端子１２１には、電圧ＶＤＤ／
２が印加される。オペアンプ１２のバーチャルショートにより、反転入力端子１２２は非
反転入力端子１２１と同電位となるので、入力端子１１７には電圧ＶＤＤ／２が印加され
る。入力端子１１５には、電圧ＶＤＤから接地電位ＧＮＤに周期的に変化する電圧信号が
入力される。入力端子１１６には、電圧ＶＤＤから接地電位ＧＮＤに周期的に変化し、入
力端子１１５に入力される信号とは逆の位相の電圧信号が入力される。すなわち、容量１
１３および容量１１４には、周期的に極性が反転し、絶対値がＶＤＤ／２の電圧が印加さ
れる。
【００２２】
出力端子１２３から出力される電圧Ｖｏは、次式で表される。
Ｖｏ＝（Ｃｓ１−Ｃｓ２）Ｖｃｓ／Ｃｆ …（１）
ここで、Ｃｓ１およびＣｓ２は、容量１１３および容量１１４の容量を示す。Ｖｃｓは、
入力端子１１５と入力端子１１６との間の電圧を示す。Ｃｆは、容量素子９３の静電容量
を示す。すなわち、図３の静電容量検出回路は、加速度検出素子１１のセンシング容量Ｃ
ｓ（容量１１３および容量１１４）に一定の電圧Ｖｒｅｆ（上記の例ではＶｒｅｆ＝ＶＤ
Ｄ／２）を加え、センシング容量に溜まった電荷Ｑ＝Ｃｓ・Ｖｒｅｆを計測する構成とな
っている。
【００２３】
図４は、容量１１３の力学的構成を示す模式図である。ここでは説明を簡単にするため
、固定電極１１１１および可動電極１１２３により形成される容量だけを考える。両電極
間に電圧を印加すると、電極間には静電力Ｆｅｓが働く。静電力Ｆｅｓは、次式で表され
る。
【数１】
ここで、Ａは固定電極１１１１および可動電極１１２３の面積を、ε０は真空の誘電率を
、εｒは電極間にある媒質の比誘電率を、Ｖは電極間の電圧を、ｘは、電極間の初期間隔
ｘ０を基準とした電極の変位を、それぞれ表す。式（２）によれば、静電力Ｆｅｓは、電
極の変位ｘに単純に比例する形では変化しないことがわかる。
【００２４】
式（２）が加速度検出素子１１に及ぼす影響について考える。加速度ａが加えられると
、錘部１１２１は変位する。加速度ａによる効果だけを考えると、この変位は加速度ａに
対して線形である。錘部１１２１が変位すると、式（２）により、電極間に働く静電力が
非線形に変化する。この静電力は、可動電極１１２３すなわち錘部１１２１の変位を引き
起こすので、全体として、錘部１１２１の変位は加速度ａに対して線形になっていない。
加速度ａに対する錘部１１２１の変位の線形性（すなわち、容量変化の線形性）は検出素
子（センサー）の重要な性能指標の一つであり、より線形性を向上させることが求められ
ている。
【００２５】
図３の静電容量検出回路における測定原理は、センシング容量Ｃｓに一定の電圧を加え
て静電容量を検出するものであった。しかし、この測定原理によると、式（２）からわか
るように、錘部１１２１の変位が加速度ａに対して線形にならないという問題がある。そ
こで、本実施形態においては、センシング容量Ｃｓに一定の電荷Ｑを蓄えることにより静
電容量が検出される。センシング容量Ｃｓに蓄えられる電荷Ｑが一定の場合、電極間に働
く静電力Ｆｅｓは、次式で表される。
【数２】
式（３）から明らかなように、電荷Ｑを一定とした場合、電極間に働く静電力は変位ｘに
よらずに一定である。
【００２６】
式（３）が加速度検出素子１１に及ぼす影響について考える。式（３）によれば、錘部
１１２１の変位に一定の静電力による効果、すなわち一定のオフセットが与えられること
になるが、加速度ａに対する変位の線形性には影響がない。したがって、センシング容量
Ｃｓに一定の電荷を与えてセンシング容量Ｃｓの静電容量を検出することにより、センシ
ング容量Ｃｓに一定の電圧を加える場合と比較して、より線形性を向上させることができ
る。
【００２７】
図５は、本発明に係る物理量検出装置１０の構成を示す図である。物理量検出装置１０
は、電荷供給回路１００と、出力回路２００とを有する。電荷供給回路は、センシング容
量Ｃｓに一定量の電荷を供給するための回路である。ここで、「一定量の電荷」とは、あ
る決まった量になるように制御された電荷をいい、必ずしも完全に正確に同一量である電
荷を意味するものではない。また、本稿における「一定量の電荷」とは、直流の場合にお
ける時間的に変動しないある決まった量の電荷に加え、交流の場合における実効値が一定
の電荷を含む概念である。出力回路２００は、電荷供給回路１００によりセンシング容量
Ｃｓに一定量の電荷が供給された後で、センシング容量Ｃｓの静電容量に応じた信号（例
えば、センシング容量Ｃｓの端子電圧）を取り出すための回路である。本稿における「一
定量の電荷が供給された後」とは、直流の場合におけるある決まった量の電荷がセンシン
グ容量Ｃｓに蓄積されている状態に加え、交流の場合における実効値が一定の電荷がセン
シング容量Ｃｓに供給されている状態を含む概念である。以下、これらの回路の具体例を
いくつか説明する。以下、回路の説明においては、加速度検出素子１１の代わりに、「セ
ンシング容量Ｃｓ」を用いる。また、説明を簡単にするため、特段の説明のない限り、セ
ンシング容量Ｃｓはシングルエンド構造を有する。
【００２８】
１．第１実施形態
図６は、第１実施形態に係る静電容量検出回路１の構成を示す図である。静電容量検出
回路１は、スイッチトキャパシターを用いたシングルエンド構成を有した、物理量検出装
置１０の一例である。電荷供給回路１００は、スイッチ１５と、スイッチ１６と、スイッ
チ１７と、オペアンプ１２と、容量素子１３とを有する。出力回路２００は、スイッチ１
８と、容量素子１４とを有する。センシング容量Ｃｓは、オペアンプ１２に対して帰還回
路を形成する位置に接続されている。オペアンプ１２の非反転入力端子１２１は接地電位
線に接続されている（以下単に「接地されている」という）。なお、接地の電位は回路の
構成に応じて任意に設定してよい。この実施例では、接地電位ＧＮＤを０Ｖとして説明を
進める。反転入力端子１２２には、容量素子１３が接続されている。容量素子１３は、セ
ンシング容量Ｃｓに供給するための一定量の電荷を蓄積する素子である。容量素子１３は
、入力端子１３１および出力端子１３２を有する。出力端子１３２は、反転入力端子１２
２に接続されている。入力端子１３１は、スイッチ１５の一端およびスイッチ１６の一端
に接続されている。スイッチ１５の他端は、電源線に接続されている。この電源線には、
一定の電圧Ｖｒｅｆが印加されている。スイッチ１６の他端は接地されている。スイッチ
１７は、センシング容量Ｃｓに並列に接続されている。スイッチ１７は、センシング容量
Ｃｓに溜まった電荷を放電するためのスイッチである。オペアンプ１２の出力端子１２３
は、スイッチ１８の一端に接続されている。スイッチ１８は、容量素子１４に電圧をサン
プリングするためのスイッチである。スイッチ１８の他端は、容量素子１４に接続されて
いる。容量素子１４は負荷容量である。スイッチ１８と容量素子１４は、オペアンプ１２
の出力をサンプリングする機能を提供しているが、出力回路２００としてサンプリング機
能が必要なければ、これらの素子は必須では無い。この場合、オペアンプ１２が出力回路
も兼ねていることになる。以下で説明するように、スイッチ１５およびスイッチ１６、並
びにスイッチ１６およびスイッチ１７は、それぞれ排他的に閉じられる。
【００２９】
図７は、クロック信号Φ１およびΦ２を例示する図である。クロック信号Φ１はスイッ
チ１５およびスイッチ１７の開閉を制御する信号であり、クロック信号Φ２はスイッチ１
６およびスイッチ１８の開閉を制御する信号である。スイッチ１５〜１８は例えばｎチャ
ネルのＭＯＳ（Metal-Oxide-Semiconductor）トランジスターであり、ゲートにＨ（High
）レベルの信号（電圧）が入力されるとソースとドレインが導通し（スイッチが閉じ）、
ゲートにＬ（Low）レベルの信号が入力されるとソースとドレインが絶縁する（スイッチ
が開く）。この例で、クロック信号Φ１およびΦ２は、同時にＨレベルになることがない
、ノン・オーバーラッピングクロックである。すなわち、スイッチ１５およびスイッチ１
６は、容量素子１３の入力端子１３１の電位を、ＶｒｅｆまたはＧＮＤに排他的に切り替
えるスイッチ回路を構成しているといえる。
【００３０】
まず、クロック信号Φ１がＨレベルであり、クロック信号Φ２がＬレベルである場合を
考える。容量素子１３の出力端子１３２の電位は、オペアンプ１２のバーチャルショート
により、接地電位ＧＮＤである。容量素子１３の入力端子１３１には、一定の電圧Ｖｒｅ
ｆが印加される。したがって、容量素子１３には、出力端子１３２をプラス側として、次
式で表される電荷Ｑが蓄積される。
Ｑ＝−Ｃｃ・Ｖｒｅｆ …（４）
ここで、Ｃｃは容量素子１３の静電容量である。また、このときスイッチ１７が閉じてい
るので、センシング容量Ｃｓに溜まった電荷は放電され、ゼロになる。
【００３１】
次に、クロック信号Φ１がＬレベルであり、クロック信号Φ２がＨレベルである場合を
考える。容量素子１３の入力端子１３１の電位は、接地電位ＧＮＤになる。オペアンプ１
２のバーチャルショートにより、容量素子１３の出力端子１３２の電位も接地電位ＧＮＤ
である。したがって、クロック信号Φ１がＨレベルの期間に容量素子１３に蓄積された電
荷Ｑは、すべてセンシング容量Ｃｓに流れ込む。すなわち、クロック信号Φ２がＨレベル
の期間において、センシング容量Ｃｓには一定の電荷Ｑ＝−Ｃｃ・Ｖｒｅｆが与えられる
。このとき、オペアンプ１２の出力電圧Ｖｏは、次式で表される。
Ｖｏ＝Ｑ／Ｃｓ＝−（Ｃｃ／Ｃｓ）・Ｖｒｅｆ …（５）
出力電圧Ｖｏは、スイッチ１８を介して容量素子１４に保持（サンプリング）される。
【００３２】
センシング容量Ｃｓの初期値（加速度がゼロのときの容量）をＣｓ０、加速度ａ（＞０
）が入力されたときの変化分をΔＣｓとすると、センシング容量Ｃｓは次式で表される。
Ｃｓ＝Ｃｓ０＋ΔＣｓ …（６）
式（６）を式（５）に代入すると、オペアンプ１２の出力電圧Ｖｏは、次式で表される。
Ｖｏ＝−（Ｃｃ・Ｖｒｅｆ）／（Ｃｓ０＋ΔＣｓ） …（７）
出力電圧Ｖｏの逆数をとれば、容量変化ΔＣｓを得ることができる。すなわち、加速度ａ
の入力に対し線形な出力ΔＣｓを得ることができる。
【００３３】
図８は、逆数演算回路の構成を例示する図である。静電容量検出回路１において、出力
回路２００は、この逆数演算回路を有する。この回路により、容量素子１４に保持された
出力電圧Ｖｏから容量変化ΔＣｓを得ることができる。この回路は、ＡＤＣ（Analog to
Digital Converter、アナログ／デジタル変換器）２１と、逆数演算回路８２とを有する
。ＡＤＣ８１は、アナログ入力端子８１１と、基準電圧入力端子８１２と、デジタル出力
端子８１３とを有する。ＡＤＣ８１は、アナログ入力端子８１１から入力されたアナログ
電圧を、基準電圧入力端子８１２から入力された電圧を基準として量子化し、ｎビットの
デジタル信号（デジタルコード）として出力する。逆数演算回路８２は、入力端子８２１
および出力端子８２２を有する。逆数演算回路８２は、入力端子８２１から入力されたデ
ジタル信号により示される値の逆数を演算して出力端子８２２から出力する回路である。
この例では、容量素子１４に保持されている電圧Ｖｏの極性が反転されてアナログ入力端
子８１１に入力されている。これは、信号の極性を整合させるためであるが、回路の接地
電位ＧＮＤの選び方によっては反転させなくてもよい。また、図８の例では基準電圧とし
て２Ｖｒｅｆが用いられたが、基準電圧はこれに限定されない。
【００３４】
以上で説明したように、静電容量検出回路１によれば、センシング容量Ｃｓに一定の電
圧を加える場合と比較して、錘部１１２１の変位（すなわち検出される容量変化）の加速
度ａに対する線形性を向上させることができる。
【００３５】
２．第２実施形態
図９は、第２実施形態に係る静電容量検出回路２の構成を示す図である。静電容量検出
回路１はスイッチを使った離散時間回路を用いた例であった。静電容量検出回路２は時連
続回路を用いた、物理量検出装置１０の一例である。静電容量検出回路２において、電荷
供給回路１００は、オペアンプ１２と、容量素子１３と、交流電圧源２１と、抵抗素子２
２とを有する。センシング容量Ｃｓは、オペアンプ１２に対して帰還回路を形成する位置
に接続されている。オペアンプ１２の非反転入力端子１２１は接地されている。反転入力
端子１２２には、容量素子１３が接続されている。出力端子１３２は、反転入力端子１２
２に接続されている。入力端子１３１は、交流電圧源２１に接続されている。交流電圧源
２１は、実効値が一定の交流電圧Ｖｉを出力する。すなわち、入力端子１３１には、交流
電圧Ｖｉが印加される。抵抗素子２２は、センシング容量Ｃｓに並列に接続されている。
抵抗素子２２は帰還抵抗である。
【００３６】
静電容量検出回路２の伝達関数Ｈ（ｊω）は、次式で表される。
【数３】
ここで、「||」は並列インピーダンスを表している。１／Ｒｆ≪ωＣｓの場合（すなわち
、ω≪１／（ＲｆＣｓ）の場合）、伝達関数Ｈ（ｊω）は、次式のように近似される。
【数４】
式（７）の伝達関数によれば、入力電圧Ｖｉに対する出力電圧Ｖｏは、次式で表される。
【数５】
式（１０）からわかるように、出力電圧Ｖｏから、センシング容量Ｃｓの容量変化ΔＣｓ
を得ることができる。なお、出力回路２００についての図示および説明は省略したが、静
電容量検出回路１と同様である（以下、他の実施形態についても同様）。
【００３７】
静電容量検出回路２において、オペアンプ１２の反転入力端子１２２は、バーチャルシ
ョートにより、入力電圧Ｖｉによらず仮想接地状態となっている。容量素子１３には、接
地電位ＧＮＤと入力電圧Ｖｉとの差に応じた電圧が印加される。すなわち、容量素子１３
には、次式で表される電荷Ｑ（ｔ）が蓄積される。
Ｑ（ｔ）＝Ｃｃ・Ｖｉ（ｔ） …（１１）
ここでは、電荷Ｑが交流電荷であり入力電圧Ｖｉが交流電圧であることを強調するため、
Ｑ（ｔ）およびＶｉ（ｔ）と表している。容量素子１３には、最大でＱｍａｘ＝Ｃｃ・Ｖ
ｉｍａｘの電荷が蓄積される（Ｖｉｍａｘは入力電圧Ｖｉ（ｔ）の最大値）。例えば入力
電圧Ｖｉ（ｔ）が接地電位ＧＮＤと等しい場合、容量素子１３に蓄積される電荷はゼロに
なる。それ以前に容量素子１３に溜められていた電荷は、センシング容量Ｃｓにすべて転
送される。すなわち、センシング容量Ｃｓには、式（１１）で表されるＱ（ｔ）が蓄積さ
れる（実際には容量素子に蓄積される電荷とセンシング容量の蓄積される電荷とは位相が
反転している）。入力電圧Ｖｉ（ｔ）は振幅一定の交流電流であるので、センシング容量
Ｃｓに蓄積される電荷も、振幅一定の交流電荷、すなわち、実効値が一定の交流電荷であ
る。このとき電極間には式（３）で表される静電力Ｆｅｓが働く。電荷Ｑ（ｔ）の実効値
は一定であるので、静電力Ｆｅｓの実効値は一定となる。すなわち、加速度ａの入力に対
し線形な出力ΔＣｓを得ることができる。
【００３８】
３．第３実施形態
図１０は、第３実施形態に係る静電容量検出回路３の構成を示す図である。静電容量検
出回路１はシングルエンド型回路の例であったが、静電容量検出回路３は差動型回路の、
物理量検出装置１０の一例である。すなわち、静電容量検出回路３において、センシング
容量Ｃｓは差動型の構成を有する。センシング容量Ｃｓは、センシング容量Ｃｓ１（１１
３）およびセンシング容量Ｃｓ２（１１４）を有する。センシング容量Ｃｓ１およびセン
シング容量Ｃｓ２は、入力される加速度の変化に対してそれぞれ逆向きに静電容量が変化
する。例えば、センシング容量Ｃｓ１の静電容量が増加すると、センシング容量Ｃｓ２の
静電容量は減少する。静電容量検出回路３において、電荷供給回路１００は、全差動オペ
アンプ３２と、容量素子３３１と、容量素子３３２と、容量素子３４１と、容量素子３４
２と、ＩＣＭＦＢ（Input Common Mode FeedBack、入力コモンフィードバック回路）３５
と、スイッチ３５と、スイッチ３６と、スイッチ３７１と、スイッチ３７２とを有する。
全差動オペアンプ３２は、非反転入力端子３２１と、反転入力端子３２２と、反転出力端
子３２３と、非反転出力端子３２４とを有する。静電容量検出回路３においては、センシ
ング容量Ｃｓは、センシング容量Ｃｓ１とセンシング容量Ｃｓ２とが区別して示されてい
る。
【００３９】
センシング容量Ｃｓ１およびセンシング容量Ｃｓ２は、それぞれ、全差動オペアンプ３
２に対して異なる帰還回路を形成する位置に接続されている。非反転入力端子３２１およ
び反転入力端子３２２には、電圧Ｖi+および電圧Ｖi-が入力される。反転出力端子３２３
および非反転出力端子３２４からは、電圧Ｖo-および電圧Ｖo+が出力される。全差動オペ
アンプ３２の入力コモンモード電圧Ｖicm＝（Ｖi+＋Ｖi-）／２は、ＩＣＭＦＢ３８によ
り、Ｖicm＝ＧＮＤとなるように制御されている。また、全差動オペアンプ３２の出力コ
モンモード電圧Ｖocm＝（Ｖo+＋Ｖo-）／２は、出力コモンフィードバック回路（図示略
）により、Ｖocm＝ＧＮＤとなるように制御されている。さらに、全差動オペアンプ３２
のバーチャルショートにより、Ｖi+＝Ｖi-であるから、非反転入力端子３２１および反転
入力端子３２２は仮想接地状態である。
【００４０】
スイッチ３５、スイッチ３６、スイッチ３７１、およびスイッチ３７２は、例えばｎチ
ャネルのＭＯＳトランジスターである。スイッチ３５、スイッチ３７１、およびスイッチ
３７２は、クロック信号Φ１（図７）により駆動される。スイッチ３６は、クロック信号
Φ２により駆動される。すなわち、スイッチ３５およびスイッチ３６は、電源線Ｖｒｅｆ
または接地電位線ＧＮＤに排他的に接続するスイッチ回路を構成している。静電容量検出
回路３は、基本的には静電容量検出回路１と同様に動作する。クロック信号Φ１がＨレベ
ルの期間において、容量素子３３１および容量素子３３２には、一定の電荷Ｑが蓄積され
る。クロック信号Φ２がＨレベルの期間において、電荷Ｑはセンシング容量Ｃｓ１および
センシング容量Ｃｓ２に転送される。センシング容量Ｃｓ１およびセンシング容量Ｃｓ２
に蓄積される電荷Ｑが一定であるので、電極間に働く静電力が一定となる。したがって、
加速度ａの入力に対し線形な出力ΔＣｓを得ることができる。なお、スイッチ３５とスイ
ッチ３６に与えるクロック信号Φ１、Φ２を入れ替えてもよい。この場合、センシング容
量Ｃｓ１、Ｃｓ２の電荷がリセットされる期間において、同様に容量素子３３１、３３２
の電荷もゼロとなる。スイッチ３７１、３７２が開放され、スイッチ３５がオンになると
、容量素子３３１、３３２には一定の電荷が流れ込み、その電流は全てセンシング容量Ｃ
ｓ１、Ｃｓ２に流れ込む。このようにして、センシング容量Ｃｓ１、Ｃｓ２には一定の電
荷が供給される。
【００４１】
４．第４実施形態
図１１は、第４実施形態に係る静電容量検出回路４の構成を示す図である。第１〜第３
実施形態においては、電圧源と容量素子とを用いて一定の電荷をセンシング容量Ｃｓに転
送する回路の例を説明した。静電容量検出回路４は、定電流供給回路を用いた、物理量検
出装置１０の一例である。静電容量検出回路４において、電荷供給回路１００は、定電流
源４１ならびにカレントミラー回路４２からなる定電流供給回路と、タイミング発生回路
４３と、スイッチ４４と、スイッチ４５とを有する。カレントミラー回路４２は、第１電
流端子４２１および第２電流端子４２２を有する。カレントミラー回路４２は、第１電流
端子４２１から出力される電流Ｉ1と同じ電流Ｉ2を第２電流端子４２２から出力する回路
である（Ｉ1＝Ｉ2）。第１電流端子４２１には、定電流源４１が接続されている。第２電
流端子４２２には、スイッチ４５を介してセンシング容量Ｃｓが接続されている。スイッ
チ４４は、センシング容量Ｃｓに並列に接続されている。タイミング発生回路４３は、ス
イッチ４４およびスイッチ４５の開閉のタイミングを制御する信号を出力する回路である
。タイミング発生回路４３は、信号出力端子４３１および信号出力端子４３２を有する。
信号出力端子４３１は、スイッチ４４を制御するためのタイミング信号Φ３を出力する端
子である。信号出力端子４３２は、スイッチ４５を制御するためのタイミング信号Φ４を
出力する端子である。スイッチ４４およびスイッチ４５は、例えばｎチャネルのＭＯＳト
ランジスターである。スイッチ４５のドレインおよびソースは、第２電流端子４２２およ
びセンシング容量Ｃｓの一端に接続されている。スイッチ４４のドレインおよびソースは
、センシング容量Ｃｓの一端および他端に接続されている。スイッチ４４およびスイッチ
４５のゲートは、信号出力端子４３１および信号出力端子４３２に接続されている。セン
シング容量Ｃｓの一端には、電圧出力端子Ｖｏが設けられている。
【００４２】
図１２は、タイミング信号Φ３およびΦ４を例示する図である。タイミング信号Φ３が
Ｈレベルである期間Ｔ１（このとき、タイミング信号Φ４はＬレベルである）において、
センシング容量Ｃｓの両電極はショートされ、それまで溜められていた電荷は放電される
。すなわち、センシング容量Ｃｓはリセットされる。タイミング信号Φ４がＨレベルであ
る期間Ｔ２（このとき、タイミング信号Φ３はＬレベルである）において、センシング容
量Ｃｓは定電流Ｉにより充電される。タイミング信号Φ４は、一定の期間Ｔｉｎｔｅｇが
経過するとＬレベルになる。期間Ｔｉｎｔｅｇの間にセンシング容量Ｃｓに蓄積された電
荷Ｑは、次式で表される。
Ｑ＝Ｉ・Ｔｉｎｔｅｇ …（１２）
図１２には、電荷Ｑの経時変化もあわせて図示されている。期間Ｔ２が終了した後におい
て、センシング容量Ｃｓの静電容量は次式により計算される。
Ｃｓ＝Ｃｓ０＋ΔＣｓ＝Ｑ／Ｖｏ …（１３）
【００４３】
５．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用
いられてもよい。
【００４４】
５−１．変形例１
図１３は、変形例１に係る静電容量検出回路５の構成を示す図である。静電容量検出回
路５は、静電容量検出回路１（図６）の変形例である。静電容量検出回路５は、静電容量
検出回路１の構成に加え、スイッチ５１およびスイッチ５２を有している。スイッチ５１
は、一端が出力端子１３２に接続され、他端が接地されている。スイッチ５２は、一端が
出力端子１３２に接続され、他端が反転入力端子１２２に接続されている。スイッチ５１
はクロック信号Φ１により駆動され、スイッチ５２はクロック信号Φ２により駆動される
。静電容量検出回路５によれば、容量素子１３を充電する際、出力端子１３２の電位とし
て、オペアンプ１２のバーチャルショートによる仮想接地電位ではなく、スイッチ５１を
介した接地電位を与えることができる。
【００４５】
なお、スイッチの構成は、図６および図１３で例示したものに限定されない。センシン
グ容量Ｃｓに一定の電荷を供給できるものであれば、どのような構成のスイッチが用いら
れてもよい。また、スイッチの構成は、所望される出力信号の極性、または出力信号のタ
イミングに応じて設計されてもよい。
【００４６】
５−２．変形例２
図１４は、変形例２に係る静電容量検出回路６の構成を示す図である。静電容量検出回
路６は、静電容量検出回路４（図１１）の変形例である。静電容量検出回路４においては
、定電流源４１から出力される定電流Ｉを用いてセンシング容量Ｃｓを一定時間Ｔｉｎｔ
ｅｇの間充電することにより、センシング容量Ｃｓに一定電荷を蓄積させた。静電容量検
出回路６においては、センシング容量Ｃｓに蓄積された電荷が計測される。センシング容
量Ｃｓに蓄積された電荷が一定値に達した場合、センシング容量Ｃｓへの電流の供給が停
止される。
【００４７】
静電容量検出回路６は、カレントミラー回路４２と、スイッチ４４と、スイッチ４５と
、容量素子６１と、スイッチ６２と、コンパレーター６３と、抵抗素子６４とを有する。
カレントミラー回路４２の第１電流端子４２１には、抵抗素子６４およびスイッチ４５を
介して、センシング容量Ｃｓが接続されている。スイッチ４４は、センシング容量Ｃｓに
並列に接続されている。抵抗素子６４は負荷抵抗である。カレントミラー回路４２の第２
電流端子４２２には、容量素子６１が接続されている。容量素子６１は、センシング容量
Ｃｓに蓄積された電荷を計測するための容量である。容量素子６１の他端は接地されてい
る。スイッチ６２は、容量素子６１に並列に接続されている。スイッチ６２は、容量素子
６１に蓄積された電荷を放電させるためのスイッチである。コンパレーター６３は、第１
入力端子６３１と、第２入力端子６３２と、出力端子６３３とを有する。コンパレーター
６３は、第２入力端子６３２から入力された電圧が、第１入力端子６３１から入力された
電圧を下回っているときはＨレベルの電圧を出力し、第２入力端子６３２から入力された
電圧が、第１入力端子６３１から入力された電圧に達したときはＬレベルの電圧を出力す
る。第１入力端子６３１には、所定の電圧Ｖｒｅｆが入力される。第２入力端子６３２は
容量素子６１の一端に接続されており、容量素子６１に蓄積されている電荷に応じた電圧
Ｖｉｎｔが第２入力端子６３２に入力される。すなわち、コンパレーター６３は、電圧Ｖ
ｉｎｔが所定の電圧Ｖｒｅｆに達するとＬレベルの電圧を出力する。コンパレーター６３
の出力信号は、スイッチ４５の開閉を制御するタイミング信号Φ３として用いられる。
【００４８】
図１５は、変形例２に係るタイミング信号Φ３およびΦ４を例示するタイミングチャー
トである。タイミング信号Φ３がＨレベルになると、スイッチ４４およびスイッチ６２が
閉じ、センシング容量Ｃｓおよび容量素子６１に蓄積されていた電荷が放電される（セン
シング容量Ｃｓおよび容量素子６１がリセットされる）。容量素子６１に蓄積されていた
電荷が放電されると、Ｖｉｎｔ＜Ｖｒｅｆとなるので、タイミング信号Φ４はＨレベルと
なる。タイミング信号Φ４がＨレベルになると、スイッチ４５が閉じ、センシング容量Ｃ
ｓに電流Ｉが供給される。このとき、カレントミラー回路４２により、容量素子６１にも
電流Ｉが供給される。ただしこの間、スイッチ４４およびスイッチ６２によりセンシング
容量Ｃｓおよび容量素子６１の両電極はそれぞれショートしているので、これらの容量に
電荷は蓄積されない。図１５には、容量素子６１の端子電圧Ｖｉｎｔおよび出力電圧Ｖｏ
もあわせて図示されている。出力電圧Ｖｏの破線は、センシング容量の変化に応じた電圧
変化を示している。
【００４９】
一定時間Ｔ１が経過すると、タイミング信号Φ３はＬレベルになる。タイミング信号Φ
３がＬレベルになると、スイッチ４４およびスイッチ６２が開き、センシング容量Ｃｓお
よび容量素子６１に電荷が蓄積されはじめる。カレントミラー回路４２により同じ量の電
流Ｉが供給されているので、容量素子６１には、センシング容量Ｃｓに蓄積されている電
荷に応じた量の電荷が蓄積される。すなわち、容量素子６１に蓄積されている電荷を観測
することは、センシング容量Ｃｓに蓄積されている電荷を観測することと同等である。容
量素子６１に蓄積されている電荷の変化は、電圧Ｖｉｎｔに表れる。電圧Ｖｉｎｔが所定
の電圧Ｖｒｅｆに達したということは、センシング容量Ｃｓに蓄積されている電荷が所定
の量に達したということと同等である。電圧Ｖｉｎｔが所定の電圧Ｖｒｅｆに達すると、
タイミング信号Φ４はＬレベルになる。センシング容量Ｃｓには一定の電荷が保持される
。この状態で、センシング容量Ｃｓの静電容量は、次式により得られる。
Ｃｓ＝Ｃｓ０＋ΔＣｓ＝Ｑ／Ｖｏ …（１４）
ここで、
Ｑ＝Ｃｉｎｔ・Ｖｒｅｆ …（１５）
である。Ｃｉｎｔは容量素子６１の静電容量である。
【００５０】
５−３．変形例３
図１６は、変形例３に係る逆数演算回路の構成を示す図である。出力電圧Ｖｏから容量
変化を演算する回路の構成は、図８で例示したものに限定されない。変形例３の回路は、
ＡＤＣ８１を有する。アナログ入力端子８１１には、基準電圧Ｖｒｅｆ／２が入力される
。基準電圧入力端子８１２には、極性反転された出力電圧−Ｖｏが入力される。出力端子
８２２から出力されるデジタルコードは、（Ｖｒｅｆ／２）／（−Ｖｏ）に対応するもの
である。出力電圧Ｖｏは、
Ｖｏ＝−（Ｃｃ・Ｖｒｅｆ）／（Ｃｓ０＋ΔＣｓ） …（１６）
であるから、出力されるデジタルコードは、
（Ｖｒｅｆ／２）／（−Ｖｏ）＝（Ｃｓ０＋ΔＣｓ）／（２Ｃｃ） …（１７）
に対応するものである。ＡＤＣ８１から出力されるデジタルコードにおいて、容量変化Δ
Ｃｓが分母に含まれている。すなわち、ＡＤＣ８１から出力されるデジタルコードは、容
量変化ΔＣｓに対して線形に変化する。
【００５１】
５−４．変形例４
図１７は、変形例４に係る力検出素子７１の構成を示す図である。物理量検出素子は、
加速度検出素子１１に限定されない。また、物理量検出素子により検出される物理量は、
加速度に限定されない。力検出素子７１は物理量検出素子の一例であり、物理量として力
を検出する。力検出素子７１は、固定部７１１と、可動部７１２とを有する。固定部７１
１は、力検出素子７１に加えられる力によらずに基板（図示略）に対してほぼ固定されて
いる部材である。可動部７１２は、錘部７１２１と、ばね部７１２２と、力検出部７１２
５とを有する。ばね部７１２２の一端は基板に固定されており、他端は錘部７１２１に接
続されている。錘部７１２１は、ばね部７１２２により支持されている。力検出部７１２
５に力Ｆが加えられると、ばね部７１２２は変形し、錘部７１２１は固定部７１１に対し
て相対的に変位する。錘部７１２１は、可動電極７１２３および可動電極７１２４を有す
る。固定部７１１は、より詳細には、固定電極７１１１および固定電極７１１２を有する
。固定電極７１１１および固定電極７１１２は、それぞれ、可動電極７１２３および可動
電極７１２４に対向しており、センシング容量Ｃｓを形成している。なお図１７の力検出
素子７１はシングルエンドの構成を有しているが、図１の加速度検出素子１１と同様に差
動型の構成を有していてもよい。
【００５２】
５−５．変形例５
図１８は、変形例５に係る圧力検出素子７２の構成を示す図である。図１８（Ａ）は圧
力検出素子７２の上面図を、図１８（Ｂ）は圧力検出素子７２のＡ−Ａ断面図を示してい
る。圧力検出素子７２は物理量検出素子の一例であり、物理量として圧力を検出する。圧
力検出素子７２は、ダイアフラム７２１と、基部７２２とを有する。ダイアフラム７２１
および基部７２２により、密閉された空間７２３が形成されている。ダイアフラム７２１
は、外部の圧力に応じて変形する。空間７２３において、ダイアフラム７２１には可動電
極７２４が、基部７２２のうちダイアフラム７２１と対向する面（底面）には固定電極７
２５が、それぞれ設けられている。可動電極７２４および固定電極７２５は、センシング
容量Ｃｓを形成している。外部の圧力変化によりダイアフラム７２１が変形すると、可動
電極７２４が固定電極７２５に対して相対的に変位し、静電容量が変化する。
【００５３】
５−６．変形例６
物理量検出素子が検出する物理量は、角速度であってもよい。すなわち、物理量検出素
子はジャイロセンサーであってもよい。ジャイロセンサーの構造は、例えば図１に例示し
た加速度センサーの構造と同様である。ジャイロセンサーの場合、固定部１１１および可
動部１１２は、ｘ軸方向に振動させられる。振動した状態で、ジャイロセンサーがｚ軸の
回りで回転すると、ｙ軸方向にコリオリ力が働く。コリオリ力により錘部１１２１が変位
し、センシング容量Ｃｓの静電容量が変化する。
【００５４】
５−７．他の変形例
図１９は、上記の物理量検出装置１０を用いた電子機器１０００の構成を示す図である
。電子機器１０００は、例えば、携帯電話機、ゲーム機、デジタルカメラ、カーナビゲー
ション装置、自動車、またはロボットである。電子機器１０００は、物理量検出装置１０
と、制御装置１０１０とを有する。制御装置１０１０は、ＣＰＵ（Central Processing U
nit）およびメモリーを有するコンピューターである。制御装置１０１０は、物理量検出
装置１０から出力される信号を用いて、他の構成要素を制御する。
【符号の説明】
【００５５】
１…静電容量検出回路、２…静電容量検出回路、３…静電容量検出回路、４…静電容量検
出回路、５…静電容量検出回路、６…静電容量検出回路、１０…物理量検出装置、１１…
加速度検出素子、１２…オペアンプ、１３…容量素子、１４…容量素子、１５…スイッチ
、１６…スイッチ、１７…スイッチ、１８…スイッチ、２１…交流電圧源、２２…抵抗素
子、３２…全差動オペアンプ、３５…スイッチ、３６…スイッチ、３８…ＩＣＭＦＢ、４
１…定電流源、４２…カレントミラー回路、４３…タイミング発生回路、４４…スイッチ
、４５…スイッチ、５１…スイッチ、５２…スイッチ、６１…容量素子、６２…スイッチ
、６３…コンパレーター、６４…抵抗素子、７１…力検出素子、７２…圧力検出素子、８
１…ＡＤＣ、８２…逆数演算回路、９３…容量素子、９４…抵抗素子、１００…電荷供給
回路、１１１…固定部、１１２…可動部、１１３…容量、１１４…容量、１１５…入力端
子、１１６…入力端子、１１７…入力端子、１２１…非反転入力端子、１２２…反転入力
端子、１２３…出力端子、１３１…入力端子、１３２…出力端子、２００…出力回路、３
２１…非反転入力端子、３２２…反転入力端子、３２３…反転出力端子、３２４…非反転
出力端子、３３１…容量素子、３３２…容量素子、３４１…容量素子、３４２…容量素子
、３７１…スイッチ、３７２…スイッチ、４２１…第１電流端子、４２２…第２電流端子
、４３１…信号出力端子、４３２…信号出力端子、６３１…第１入力端子、６３２…第２
入力端子、６３３…出力端子、７１１…固定部、７１２…可動部、７２１…ダイアフラム
、７２２…基部、７２３…空間、７２４…可動電極、７２５…固定電極、８１１…アナロ
グ入力端子、８１２…基準電圧入力端子、８１３…デジタル出力端子、８２１…入力端子
、８２２…出力端子、１０００…電子機器、１１１１…固定電極、１１１２…固定電極、
１１１３…固定電極、１１１４…固定電極、１１２１…錘部、１１２２…ばね部、１１２
３…可動電極、１１２４…可動電極、７１２１…錘部、７１２２…ばね部、７１２３…可
動電極、７１２４…可動電極、７１２５…力検出部
【技術分野】
【０００１】
本発明は、静電容量型の物理量検出装置に関する。
【背景技術】
【０００２】
加速度、圧力などの物理量を、これらの物理量に応じて変形する構造体（例えば、可動
電極と固定電極を含む容量素子）の静電容量の変化として検出する、静電容量型の物理量
検出装置が知られている。特許文献１は、シングルエンド型で離散時間的な動作をする静
電容量検出回路を開示している。特許文献２は、全差動型の静電容量検出回路を開示して
いる。特許文献３は、加速度によって錘に働く慣性力を、静電容量の変化で検出する加速
度センサーであって、錘の変位を常にゼロにするようなフィードバックループを有する、
クローズループ型の静電容量検出回路を開示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−９１５３５号公報
【特許文献２】特開２００７−１７１１７１号公報
【特許文献３】米国特許明細書第６３８６０３２号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１および２においては、容量素子に一定の電圧を印加することにより溜まった
電荷が計測された。しかし、これらの技術によっては、物理量の入力に対し構造体の変位
が線形にならないという問題があった。特許文献３においては、構造体の変位が常にゼロ
になるように制御が行われるが、この制御を行うには複雑な回路が必要であるという問題
があった。また、特許文献３においては、フィードバックの最大値を超える加速度入力が
与えられるとフィードバックループの安定性が失われる可能性があるという問題があった
。
これに対し本発明は、物理量の入力に対して、高い線形性をもって容量素子の構造体が
変位する物理量検出装置を提供する。
【課題を解決するための手段】
【０００５】
本発明は、物理量に応じて変位する構造体を有し、前記構造体の変位に応じて静電容量
が変化する物理量検出素子と、前記物理量検出素子に一定量の電荷を供給する電荷供給回
路と、前記電荷供給回路により前記一定量の電荷が供給された後で、前記物理量検出素子
の静電容量に応じた信号を出力する出力回路とを有する物理量検出装置を提供する。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、物理量の入力に対して構造体を変位させる
ことができる。
【０００６】
好ましい態様において、前記電荷供給回路は、２つの入力端子および出力端子を有する
演算増幅器と、一定電圧の供給に用いられる電源線と、前記電源線に接続された第１端子
および前記演算増幅器の前記２つの入力端子のうち一方の入力端子に接続された第２端子
を有し、前記物理量検出素子に供給される電荷を蓄積する第１容量素子とを有し、前記物
理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続されていてもよ
い。
この物理量検出装置によれば、演算増幅器を用いた回路において、物理量検出素子に一
定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、物理量
の入力に対して構造体を変位させることができる。
【０００７】
別の好ましい態様において、前記電荷供給回路は、前記電源線と前記第１容量素子の前
記第１端子との間に接続された第１スイッチと、前記第１容量素子の前記第１端子と接地
電位線との間に接続された第２スイッチと、前記物理量検出素子に対して並列に接続され
た第３スイッチとを有し、前記演算増幅器の他方の入力端子は前記接地電位線に接続され
ており、前記第１スイッチおよび前記第２スイッチは排他的に閉じられ、前記第２スイッ
チおよび前記第３スイッチは排他的に閉じられてもよい。
この物理量検出装置によれば、スイッチで切り替える容量素子と演算増幅器を用いた回
路において、物理量検出素子に一定電圧を印加して静電容量を検出する構成と比較して、
より高い線形性をもって、物理量の入力に対して構造体を変位させることができる。
【０００８】
さらに別の好ましい態様において、前記出力回路は、前記演算増幅器の出力端子から出
力される電圧により示される値の逆数を演算する逆数演算回路を有してもよい。
この物理量検出装置によれば、容量変化に対して線形な出力を得ることができる。
【０００９】
さらに別の好ましい態様において、前記電荷供給回路は、２つの入力端子および出力端
子を有する演算増幅器と、一定の実効電圧を有する交流電圧を出力する交流電圧源と、前
記交流電圧源に接続された第１端子および前記演算増幅器の前記２つの入力端子のうち一
方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を蓄積
する第１容量素子と、前記物理量検出素子に対して並列に接続された抵抗素子とを有し、
前記物理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続され、前
記演算増幅器の他方の入力端子は接地電位線に接続されていてもよい。
この物理量検出装置によれば、交流電圧源を用いた回路において、物理量検出素子に一
定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、物理量
の入力に対して構造体を変位させることができる。
【００１０】
さらに別の好ましい態様において、前記物理量検出素子は、物理量の変化に対してある
向きに静電容量が変化する第１容量と、前記物理量の変化に対して前記第１容量と逆向き
に静電容量が変化する第２容量とを有し、前記電荷供給回路は、２つの入力端子および２
つの出力端子を有する全差動演算増幅器と、一定電圧の供給に用いられる電源線と、接地
電位の供給に用いられる接地電位線と、前記電源線および前記接地電位線のうち一方に排
他的に接続するスイッチ回路と、前記スイッチ回路に接続された第１端子および前記全差
動演算増幅器の前記２つの入力端子のうち一方の入力端子に接続された第２端子を有し、
前記物理量検出素子に供給される電荷を蓄積する第１容量素子と、前記スイッチ回路に接
続された第１端子および前記全差動演算増幅器の前記２つの入力端子のうち他方の入力端
子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を蓄積する第２容
量素子と、前記第１容量に対して並列に接続された第１スイッチと、前記第２容量に対し
て並列に接続された第２スイッチと、前記全差動演算増幅器の前記２つの入力端子のコモ
ンモード電圧を接地電位にする入力コモンフィードバック回路とを有し、前記第１容量お
よび前記第２容量は、前記全差動演算増幅器に対してそれぞれ異なる帰還回路を形成する
位置に接続され、前記第１スイッチおよび前記第２スイッチは、前記スイッチ回路と関連
して制御されてもよい。
この物理量検出装置によれば、全差動演算増幅器を用いた回路において、物理量検出素
子に一定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、
物理量の入力に対して構造体を変位させることができる。
【００１１】
さらに別の好ましい態様において、前記電荷供給回路は、定電流供給回路と、前記物理
量検出素子に並列に接続された第１スイッチと、一端が前記物理量検出素子に接続され、
他端が前記定電流供給回路に接続された第２スイッチと、前記第１スイッチの開閉を制御
する第１タイミング信号および前記第２スイッチの開閉を制御する第２タイミング信号を
出力するタイミング発生回路とを有し、前記第１タイミング信号は、第１時間、前記第１
スイッチを閉じさせる信号であり、前記第２タイミング信号は、前記第１スイッチが開い
た後で、第２時間、前記第２スイッチを閉じさせる信号であってもよい。
この物理量検出装置によれば、定電流供給回路を用いた回路において、物理量検出素子
に一定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって、物
理量の入力に対して構造体を変位させることができる。
【００１２】
さらに別の好ましい態様において、前記電荷供給回路は、第１電流端子および第２電流
端子を有するカレントミラー回路と、前記物理量検出素子に並列に接続された第１スイッ
チと、一端が前記物理量検出素子に接続され、他端が前記第１電流端子に接続された第２
スイッチと、一端が前記第２電流端子に接続された容量素子と、前記容量素子に並列に接
続された第３スイッチと、一定電圧が入力される第１入力端子、前記容量素子の一端の電
圧が入力される第２入力端子、および前記第２入力端子から入力される電圧が前記第１入
力端子から入力される電圧より低いときは第１レベルの信号を出力し、前記第２入力端子
から入力される電圧が前記第１入力端子から入力される電圧に達したときは第２レベルの
信号を出力する出力端子を有する比較器とを有し、前記第１スイッチおよび前記第３スイ
ッチは、第１タイミング信号により開閉を制御され、前記第２スイッチは、第２タイミン
グ信号により開閉を制御され、前記比較器から出力される信号が前記第２タイミング信号
として用いられ、前記第１信号は、一定時間前記第１スイッチを閉じさせる信号であって
もよい。
この物理量検出装置によれば、カレントミラー回路を用いた回路において、物理量検出
素子に一定電圧を印加して静電容量を検出する構成と比較して、より高い線形性をもって
、物理量の入力に対して構造体を変位させることができる。
【００１３】
さらに別の好ましい態様において、前記物理量は、加速度であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、加速度の入力に対して構造体を変位させる
ことができる。
【００１４】
さらに別の好ましい態様において、前記物理量は、圧力であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、圧力の入力に対して構造体を変位させるこ
とができる。
【００１５】
さらに別の好ましい態様において、前記物理量は、力であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、力の入力に対して構造体を変位させること
ができる。
【００１６】
さらに別の好ましい態様において、前記物理量は、角速度であってもよい。
この物理量検出装置によれば、物理量検出素子に一定電圧を印加して静電容量を検出す
る構成と比較して、より高い線形性をもって、角速度の入力に対して構造体を変位させる
ことができる。
【００１７】
また、本発明は、上記いずれかの物理量検出装置を有する電子機器を提供する。
この電子機器によれば、物理量検出素子に一定電圧を印加して静電容量を検出する構成
と比較して、より高い線形性をもって、物理量の入力に対して構造体を変位させることが
できる。
【図面の簡単な説明】
【００１８】
【図１】加速度検出素子１１の構造を例示する図。
【図２】加速度検出素子１１の等価回路を示す図。
【図３】静電容量検出回路を例示する図。
【図４】容量１１３の力学的構成を示す模式図。
【図５】本発明に係る物理量検出装置１０の構成を示す図。
【図６】第１実施形態に係る静電容量検出回路１の構成を示す図。
【図７】クロック信号Φ１およびΦ２を例示する図。
【図８】逆数演算回路の構成を例示する図。
【図９】第２実施形態に係る静電容量検出回路２の構成を示す図。
【図１０】第３実施形態に係る静電容量検出回路３の構成を示す図。
【図１１】第４実施形態に係る静電容量検出回路４の構成を示す図。
【図１２】タイミング信号Φ３およびΦ４を例示する図。
【図１３】変形例１に係る静電容量検出回路５の構成を示す図。
【図１４】変形例２に係る静電容量検出回路６の構成を示す図。
【図１５】タイミング信号Φ３およびΦ４を例示するタイミングチャート。
【図１６】変形例３に係る逆数演算回路の構成を示す図。
【図１７】変形例４に係る力検出素子７１の構成を示す図。
【図１８】変形例５に係る圧力検出素子７２の構成を示す図。
【図１９】電子機器１０００の構成を示す図。
【発明を実施するための形態】
【００１９】
０．静電容量型物理量検出装置の概要
図１は、加速度検出素子１１の構造を例示する図である。加速度検出素子１１は、静電
容量型の物理量検出素子の一例である。加速度検出素子１１は、物理量として加速度を検
出する。換言すると、加速度検出素子１１は、外力（この例では特に、加速度に起因する
慣性力）を受けて変位する構造体を有し、この構造体の変位に応じて静電容量が変化する
素子である。図１（Ａ）は、加速度がゼロの状態を、図１（Ｂ）は、図中右向き（ｙ軸方
向）に加速度ａ（＞０）が加えられた状態を示している。加速度検出素子１１は、固定部
１１１と、可動部１１２とを有する。固定部１１１は、加速度検出素子１１に加えられる
加速度によらずに基板（図示略）に対して固定されている部材である。可動部１１２は、
加速度に応じて変位する構造体の一例であり、錘部１１２１と、ばね部１１２２とを有す
る。ばね部１１２２の一端は基板に固定されており、他端は錘部１１２１に接続されてい
る。錘部１１２１は、ばね部１１２２により支持されている。錘部１１２１は、質量ｍを
有する。加速度検出素子１１に加速度ａが加えられると、錘部１１２１には、Ｆ＝ｍａの
力が働く。この力により、ばね部１１２２は変形し、錘部１１２１は固定部１１１に対し
て相対的に変位する。錘部１１２１は、可動電極１１２３および可動電極１１２４を有す
る。固定部１１１は、より詳細には、固定電極１１１１、固定電極１１１２、固定電極１
１１３、および固定電極１１１４を有する。固定電極１１１１および固定電極１１１２は
対向しており、両者に対向する位置に可動電極１１２３が設けられている。同様に、固定
電極１１１３および固定電極１１１４は対向しており、両者に対向する位置に可動電極１
１２４が設けられている。加速度検出素子１１は、例えば、Ｓｉ（シリコン）等の半導体
材料と、半導体加工技術を用いて形成される。
【００２０】
図２は、加速度検出素子１１の等価回路を示す図である。加速度検出素子１１は、直列
に接続された２つの容量、容量１１３および容量１１４を有する。容量１１３の一端には
入力端子１１５が接続されている。容量１１４の一端には入力端子１１６が接続されてい
る。容量１１３および容量１１４の他端同士は接続されており、入力端子１１７が接続さ
れている。容量１１３は、可動電極１１２３および固定電極１１１１、並びに可動電極１
１２４および固定電極１１１３による容量である。容量１１４は、可動電極１１２３およ
び固定電極１１１２、並びに可動電極１１２４および固定電極１１１４による容量である
。図１（Ｂ）に例示したように、図中右向きの加速度ａが加えられると、可動電極１１２
３と固定電極１１１２および可動電極１１２４と固定電極１１１４との距離は短くなり、
可動電極１１２３と固定電極１１１１および可動電極１１２４と固定電極１１１３との距
離は長くなる。すなわち、容量１１３および容量１１４は、入力された加速度に応じて互
いに逆向きの容量変化を起こす、いわゆる差動型の構成を有している。静電容量の変化を
検出することにより、錘部１１２１に加えられている加速度を検出することができる。な
お、図２では差動型の検出素子の例を示したが、シングルエンド型の検出素子が用いられ
てもよい。
【００２１】
図３は、従来技術に係る静電容量検出回路を例示する図である。容量１１３および容量
１１４における静電容量の変化を検出するには、これらの容量に電圧を印加する必要があ
る。この静電容量検出回路は、オペアンプ（演算増幅器）１２と、容量素子９３と、抵抗
素子９４とを有する。オペアンプ１２は、非反転入力端子（プラス入力端子）１２１、反
転入力端子（マイナス入力端子）１２２、および出力端子１２３を有する。反転入力端子
１２２は、入力端子１１７に接続されている。非反転入力端子１２１には、電圧ＶＤＤ／
２が印加される。オペアンプ１２のバーチャルショートにより、反転入力端子１２２は非
反転入力端子１２１と同電位となるので、入力端子１１７には電圧ＶＤＤ／２が印加され
る。入力端子１１５には、電圧ＶＤＤから接地電位ＧＮＤに周期的に変化する電圧信号が
入力される。入力端子１１６には、電圧ＶＤＤから接地電位ＧＮＤに周期的に変化し、入
力端子１１５に入力される信号とは逆の位相の電圧信号が入力される。すなわち、容量１
１３および容量１１４には、周期的に極性が反転し、絶対値がＶＤＤ／２の電圧が印加さ
れる。
【００２２】
出力端子１２３から出力される電圧Ｖｏは、次式で表される。
Ｖｏ＝（Ｃｓ１−Ｃｓ２）Ｖｃｓ／Ｃｆ …（１）
ここで、Ｃｓ１およびＣｓ２は、容量１１３および容量１１４の容量を示す。Ｖｃｓは、
入力端子１１５と入力端子１１６との間の電圧を示す。Ｃｆは、容量素子９３の静電容量
を示す。すなわち、図３の静電容量検出回路は、加速度検出素子１１のセンシング容量Ｃ
ｓ（容量１１３および容量１１４）に一定の電圧Ｖｒｅｆ（上記の例ではＶｒｅｆ＝ＶＤ
Ｄ／２）を加え、センシング容量に溜まった電荷Ｑ＝Ｃｓ・Ｖｒｅｆを計測する構成とな
っている。
【００２３】
図４は、容量１１３の力学的構成を示す模式図である。ここでは説明を簡単にするため
、固定電極１１１１および可動電極１１２３により形成される容量だけを考える。両電極
間に電圧を印加すると、電極間には静電力Ｆｅｓが働く。静電力Ｆｅｓは、次式で表され
る。
【数１】
ここで、Ａは固定電極１１１１および可動電極１１２３の面積を、ε０は真空の誘電率を
、εｒは電極間にある媒質の比誘電率を、Ｖは電極間の電圧を、ｘは、電極間の初期間隔
ｘ０を基準とした電極の変位を、それぞれ表す。式（２）によれば、静電力Ｆｅｓは、電
極の変位ｘに単純に比例する形では変化しないことがわかる。
【００２４】
式（２）が加速度検出素子１１に及ぼす影響について考える。加速度ａが加えられると
、錘部１１２１は変位する。加速度ａによる効果だけを考えると、この変位は加速度ａに
対して線形である。錘部１１２１が変位すると、式（２）により、電極間に働く静電力が
非線形に変化する。この静電力は、可動電極１１２３すなわち錘部１１２１の変位を引き
起こすので、全体として、錘部１１２１の変位は加速度ａに対して線形になっていない。
加速度ａに対する錘部１１２１の変位の線形性（すなわち、容量変化の線形性）は検出素
子（センサー）の重要な性能指標の一つであり、より線形性を向上させることが求められ
ている。
【００２５】
図３の静電容量検出回路における測定原理は、センシング容量Ｃｓに一定の電圧を加え
て静電容量を検出するものであった。しかし、この測定原理によると、式（２）からわか
るように、錘部１１２１の変位が加速度ａに対して線形にならないという問題がある。そ
こで、本実施形態においては、センシング容量Ｃｓに一定の電荷Ｑを蓄えることにより静
電容量が検出される。センシング容量Ｃｓに蓄えられる電荷Ｑが一定の場合、電極間に働
く静電力Ｆｅｓは、次式で表される。
【数２】
式（３）から明らかなように、電荷Ｑを一定とした場合、電極間に働く静電力は変位ｘに
よらずに一定である。
【００２６】
式（３）が加速度検出素子１１に及ぼす影響について考える。式（３）によれば、錘部
１１２１の変位に一定の静電力による効果、すなわち一定のオフセットが与えられること
になるが、加速度ａに対する変位の線形性には影響がない。したがって、センシング容量
Ｃｓに一定の電荷を与えてセンシング容量Ｃｓの静電容量を検出することにより、センシ
ング容量Ｃｓに一定の電圧を加える場合と比較して、より線形性を向上させることができ
る。
【００２７】
図５は、本発明に係る物理量検出装置１０の構成を示す図である。物理量検出装置１０
は、電荷供給回路１００と、出力回路２００とを有する。電荷供給回路は、センシング容
量Ｃｓに一定量の電荷を供給するための回路である。ここで、「一定量の電荷」とは、あ
る決まった量になるように制御された電荷をいい、必ずしも完全に正確に同一量である電
荷を意味するものではない。また、本稿における「一定量の電荷」とは、直流の場合にお
ける時間的に変動しないある決まった量の電荷に加え、交流の場合における実効値が一定
の電荷を含む概念である。出力回路２００は、電荷供給回路１００によりセンシング容量
Ｃｓに一定量の電荷が供給された後で、センシング容量Ｃｓの静電容量に応じた信号（例
えば、センシング容量Ｃｓの端子電圧）を取り出すための回路である。本稿における「一
定量の電荷が供給された後」とは、直流の場合におけるある決まった量の電荷がセンシン
グ容量Ｃｓに蓄積されている状態に加え、交流の場合における実効値が一定の電荷がセン
シング容量Ｃｓに供給されている状態を含む概念である。以下、これらの回路の具体例を
いくつか説明する。以下、回路の説明においては、加速度検出素子１１の代わりに、「セ
ンシング容量Ｃｓ」を用いる。また、説明を簡単にするため、特段の説明のない限り、セ
ンシング容量Ｃｓはシングルエンド構造を有する。
【００２８】
１．第１実施形態
図６は、第１実施形態に係る静電容量検出回路１の構成を示す図である。静電容量検出
回路１は、スイッチトキャパシターを用いたシングルエンド構成を有した、物理量検出装
置１０の一例である。電荷供給回路１００は、スイッチ１５と、スイッチ１６と、スイッ
チ１７と、オペアンプ１２と、容量素子１３とを有する。出力回路２００は、スイッチ１
８と、容量素子１４とを有する。センシング容量Ｃｓは、オペアンプ１２に対して帰還回
路を形成する位置に接続されている。オペアンプ１２の非反転入力端子１２１は接地電位
線に接続されている（以下単に「接地されている」という）。なお、接地の電位は回路の
構成に応じて任意に設定してよい。この実施例では、接地電位ＧＮＤを０Ｖとして説明を
進める。反転入力端子１２２には、容量素子１３が接続されている。容量素子１３は、セ
ンシング容量Ｃｓに供給するための一定量の電荷を蓄積する素子である。容量素子１３は
、入力端子１３１および出力端子１３２を有する。出力端子１３２は、反転入力端子１２
２に接続されている。入力端子１３１は、スイッチ１５の一端およびスイッチ１６の一端
に接続されている。スイッチ１５の他端は、電源線に接続されている。この電源線には、
一定の電圧Ｖｒｅｆが印加されている。スイッチ１６の他端は接地されている。スイッチ
１７は、センシング容量Ｃｓに並列に接続されている。スイッチ１７は、センシング容量
Ｃｓに溜まった電荷を放電するためのスイッチである。オペアンプ１２の出力端子１２３
は、スイッチ１８の一端に接続されている。スイッチ１８は、容量素子１４に電圧をサン
プリングするためのスイッチである。スイッチ１８の他端は、容量素子１４に接続されて
いる。容量素子１４は負荷容量である。スイッチ１８と容量素子１４は、オペアンプ１２
の出力をサンプリングする機能を提供しているが、出力回路２００としてサンプリング機
能が必要なければ、これらの素子は必須では無い。この場合、オペアンプ１２が出力回路
も兼ねていることになる。以下で説明するように、スイッチ１５およびスイッチ１６、並
びにスイッチ１６およびスイッチ１７は、それぞれ排他的に閉じられる。
【００２９】
図７は、クロック信号Φ１およびΦ２を例示する図である。クロック信号Φ１はスイッ
チ１５およびスイッチ１７の開閉を制御する信号であり、クロック信号Φ２はスイッチ１
６およびスイッチ１８の開閉を制御する信号である。スイッチ１５〜１８は例えばｎチャ
ネルのＭＯＳ（Metal-Oxide-Semiconductor）トランジスターであり、ゲートにＨ（High
）レベルの信号（電圧）が入力されるとソースとドレインが導通し（スイッチが閉じ）、
ゲートにＬ（Low）レベルの信号が入力されるとソースとドレインが絶縁する（スイッチ
が開く）。この例で、クロック信号Φ１およびΦ２は、同時にＨレベルになることがない
、ノン・オーバーラッピングクロックである。すなわち、スイッチ１５およびスイッチ１
６は、容量素子１３の入力端子１３１の電位を、ＶｒｅｆまたはＧＮＤに排他的に切り替
えるスイッチ回路を構成しているといえる。
【００３０】
まず、クロック信号Φ１がＨレベルであり、クロック信号Φ２がＬレベルである場合を
考える。容量素子１３の出力端子１３２の電位は、オペアンプ１２のバーチャルショート
により、接地電位ＧＮＤである。容量素子１３の入力端子１３１には、一定の電圧Ｖｒｅ
ｆが印加される。したがって、容量素子１３には、出力端子１３２をプラス側として、次
式で表される電荷Ｑが蓄積される。
Ｑ＝−Ｃｃ・Ｖｒｅｆ …（４）
ここで、Ｃｃは容量素子１３の静電容量である。また、このときスイッチ１７が閉じてい
るので、センシング容量Ｃｓに溜まった電荷は放電され、ゼロになる。
【００３１】
次に、クロック信号Φ１がＬレベルであり、クロック信号Φ２がＨレベルである場合を
考える。容量素子１３の入力端子１３１の電位は、接地電位ＧＮＤになる。オペアンプ１
２のバーチャルショートにより、容量素子１３の出力端子１３２の電位も接地電位ＧＮＤ
である。したがって、クロック信号Φ１がＨレベルの期間に容量素子１３に蓄積された電
荷Ｑは、すべてセンシング容量Ｃｓに流れ込む。すなわち、クロック信号Φ２がＨレベル
の期間において、センシング容量Ｃｓには一定の電荷Ｑ＝−Ｃｃ・Ｖｒｅｆが与えられる
。このとき、オペアンプ１２の出力電圧Ｖｏは、次式で表される。
Ｖｏ＝Ｑ／Ｃｓ＝−（Ｃｃ／Ｃｓ）・Ｖｒｅｆ …（５）
出力電圧Ｖｏは、スイッチ１８を介して容量素子１４に保持（サンプリング）される。
【００３２】
センシング容量Ｃｓの初期値（加速度がゼロのときの容量）をＣｓ０、加速度ａ（＞０
）が入力されたときの変化分をΔＣｓとすると、センシング容量Ｃｓは次式で表される。
Ｃｓ＝Ｃｓ０＋ΔＣｓ …（６）
式（６）を式（５）に代入すると、オペアンプ１２の出力電圧Ｖｏは、次式で表される。
Ｖｏ＝−（Ｃｃ・Ｖｒｅｆ）／（Ｃｓ０＋ΔＣｓ） …（７）
出力電圧Ｖｏの逆数をとれば、容量変化ΔＣｓを得ることができる。すなわち、加速度ａ
の入力に対し線形な出力ΔＣｓを得ることができる。
【００３３】
図８は、逆数演算回路の構成を例示する図である。静電容量検出回路１において、出力
回路２００は、この逆数演算回路を有する。この回路により、容量素子１４に保持された
出力電圧Ｖｏから容量変化ΔＣｓを得ることができる。この回路は、ＡＤＣ（Analog to
Digital Converter、アナログ／デジタル変換器）２１と、逆数演算回路８２とを有する
。ＡＤＣ８１は、アナログ入力端子８１１と、基準電圧入力端子８１２と、デジタル出力
端子８１３とを有する。ＡＤＣ８１は、アナログ入力端子８１１から入力されたアナログ
電圧を、基準電圧入力端子８１２から入力された電圧を基準として量子化し、ｎビットの
デジタル信号（デジタルコード）として出力する。逆数演算回路８２は、入力端子８２１
および出力端子８２２を有する。逆数演算回路８２は、入力端子８２１から入力されたデ
ジタル信号により示される値の逆数を演算して出力端子８２２から出力する回路である。
この例では、容量素子１４に保持されている電圧Ｖｏの極性が反転されてアナログ入力端
子８１１に入力されている。これは、信号の極性を整合させるためであるが、回路の接地
電位ＧＮＤの選び方によっては反転させなくてもよい。また、図８の例では基準電圧とし
て２Ｖｒｅｆが用いられたが、基準電圧はこれに限定されない。
【００３４】
以上で説明したように、静電容量検出回路１によれば、センシング容量Ｃｓに一定の電
圧を加える場合と比較して、錘部１１２１の変位（すなわち検出される容量変化）の加速
度ａに対する線形性を向上させることができる。
【００３５】
２．第２実施形態
図９は、第２実施形態に係る静電容量検出回路２の構成を示す図である。静電容量検出
回路１はスイッチを使った離散時間回路を用いた例であった。静電容量検出回路２は時連
続回路を用いた、物理量検出装置１０の一例である。静電容量検出回路２において、電荷
供給回路１００は、オペアンプ１２と、容量素子１３と、交流電圧源２１と、抵抗素子２
２とを有する。センシング容量Ｃｓは、オペアンプ１２に対して帰還回路を形成する位置
に接続されている。オペアンプ１２の非反転入力端子１２１は接地されている。反転入力
端子１２２には、容量素子１３が接続されている。出力端子１３２は、反転入力端子１２
２に接続されている。入力端子１３１は、交流電圧源２１に接続されている。交流電圧源
２１は、実効値が一定の交流電圧Ｖｉを出力する。すなわち、入力端子１３１には、交流
電圧Ｖｉが印加される。抵抗素子２２は、センシング容量Ｃｓに並列に接続されている。
抵抗素子２２は帰還抵抗である。
【００３６】
静電容量検出回路２の伝達関数Ｈ（ｊω）は、次式で表される。
【数３】
ここで、「||」は並列インピーダンスを表している。１／Ｒｆ≪ωＣｓの場合（すなわち
、ω≪１／（ＲｆＣｓ）の場合）、伝達関数Ｈ（ｊω）は、次式のように近似される。
【数４】
式（７）の伝達関数によれば、入力電圧Ｖｉに対する出力電圧Ｖｏは、次式で表される。
【数５】
式（１０）からわかるように、出力電圧Ｖｏから、センシング容量Ｃｓの容量変化ΔＣｓ
を得ることができる。なお、出力回路２００についての図示および説明は省略したが、静
電容量検出回路１と同様である（以下、他の実施形態についても同様）。
【００３７】
静電容量検出回路２において、オペアンプ１２の反転入力端子１２２は、バーチャルシ
ョートにより、入力電圧Ｖｉによらず仮想接地状態となっている。容量素子１３には、接
地電位ＧＮＤと入力電圧Ｖｉとの差に応じた電圧が印加される。すなわち、容量素子１３
には、次式で表される電荷Ｑ（ｔ）が蓄積される。
Ｑ（ｔ）＝Ｃｃ・Ｖｉ（ｔ） …（１１）
ここでは、電荷Ｑが交流電荷であり入力電圧Ｖｉが交流電圧であることを強調するため、
Ｑ（ｔ）およびＶｉ（ｔ）と表している。容量素子１３には、最大でＱｍａｘ＝Ｃｃ・Ｖ
ｉｍａｘの電荷が蓄積される（Ｖｉｍａｘは入力電圧Ｖｉ（ｔ）の最大値）。例えば入力
電圧Ｖｉ（ｔ）が接地電位ＧＮＤと等しい場合、容量素子１３に蓄積される電荷はゼロに
なる。それ以前に容量素子１３に溜められていた電荷は、センシング容量Ｃｓにすべて転
送される。すなわち、センシング容量Ｃｓには、式（１１）で表されるＱ（ｔ）が蓄積さ
れる（実際には容量素子に蓄積される電荷とセンシング容量の蓄積される電荷とは位相が
反転している）。入力電圧Ｖｉ（ｔ）は振幅一定の交流電流であるので、センシング容量
Ｃｓに蓄積される電荷も、振幅一定の交流電荷、すなわち、実効値が一定の交流電荷であ
る。このとき電極間には式（３）で表される静電力Ｆｅｓが働く。電荷Ｑ（ｔ）の実効値
は一定であるので、静電力Ｆｅｓの実効値は一定となる。すなわち、加速度ａの入力に対
し線形な出力ΔＣｓを得ることができる。
【００３８】
３．第３実施形態
図１０は、第３実施形態に係る静電容量検出回路３の構成を示す図である。静電容量検
出回路１はシングルエンド型回路の例であったが、静電容量検出回路３は差動型回路の、
物理量検出装置１０の一例である。すなわち、静電容量検出回路３において、センシング
容量Ｃｓは差動型の構成を有する。センシング容量Ｃｓは、センシング容量Ｃｓ１（１１
３）およびセンシング容量Ｃｓ２（１１４）を有する。センシング容量Ｃｓ１およびセン
シング容量Ｃｓ２は、入力される加速度の変化に対してそれぞれ逆向きに静電容量が変化
する。例えば、センシング容量Ｃｓ１の静電容量が増加すると、センシング容量Ｃｓ２の
静電容量は減少する。静電容量検出回路３において、電荷供給回路１００は、全差動オペ
アンプ３２と、容量素子３３１と、容量素子３３２と、容量素子３４１と、容量素子３４
２と、ＩＣＭＦＢ（Input Common Mode FeedBack、入力コモンフィードバック回路）３５
と、スイッチ３５と、スイッチ３６と、スイッチ３７１と、スイッチ３７２とを有する。
全差動オペアンプ３２は、非反転入力端子３２１と、反転入力端子３２２と、反転出力端
子３２３と、非反転出力端子３２４とを有する。静電容量検出回路３においては、センシ
ング容量Ｃｓは、センシング容量Ｃｓ１とセンシング容量Ｃｓ２とが区別して示されてい
る。
【００３９】
センシング容量Ｃｓ１およびセンシング容量Ｃｓ２は、それぞれ、全差動オペアンプ３
２に対して異なる帰還回路を形成する位置に接続されている。非反転入力端子３２１およ
び反転入力端子３２２には、電圧Ｖi+および電圧Ｖi-が入力される。反転出力端子３２３
および非反転出力端子３２４からは、電圧Ｖo-および電圧Ｖo+が出力される。全差動オペ
アンプ３２の入力コモンモード電圧Ｖicm＝（Ｖi+＋Ｖi-）／２は、ＩＣＭＦＢ３８によ
り、Ｖicm＝ＧＮＤとなるように制御されている。また、全差動オペアンプ３２の出力コ
モンモード電圧Ｖocm＝（Ｖo+＋Ｖo-）／２は、出力コモンフィードバック回路（図示略
）により、Ｖocm＝ＧＮＤとなるように制御されている。さらに、全差動オペアンプ３２
のバーチャルショートにより、Ｖi+＝Ｖi-であるから、非反転入力端子３２１および反転
入力端子３２２は仮想接地状態である。
【００４０】
スイッチ３５、スイッチ３６、スイッチ３７１、およびスイッチ３７２は、例えばｎチ
ャネルのＭＯＳトランジスターである。スイッチ３５、スイッチ３７１、およびスイッチ
３７２は、クロック信号Φ１（図７）により駆動される。スイッチ３６は、クロック信号
Φ２により駆動される。すなわち、スイッチ３５およびスイッチ３６は、電源線Ｖｒｅｆ
または接地電位線ＧＮＤに排他的に接続するスイッチ回路を構成している。静電容量検出
回路３は、基本的には静電容量検出回路１と同様に動作する。クロック信号Φ１がＨレベ
ルの期間において、容量素子３３１および容量素子３３２には、一定の電荷Ｑが蓄積され
る。クロック信号Φ２がＨレベルの期間において、電荷Ｑはセンシング容量Ｃｓ１および
センシング容量Ｃｓ２に転送される。センシング容量Ｃｓ１およびセンシング容量Ｃｓ２
に蓄積される電荷Ｑが一定であるので、電極間に働く静電力が一定となる。したがって、
加速度ａの入力に対し線形な出力ΔＣｓを得ることができる。なお、スイッチ３５とスイ
ッチ３６に与えるクロック信号Φ１、Φ２を入れ替えてもよい。この場合、センシング容
量Ｃｓ１、Ｃｓ２の電荷がリセットされる期間において、同様に容量素子３３１、３３２
の電荷もゼロとなる。スイッチ３７１、３７２が開放され、スイッチ３５がオンになると
、容量素子３３１、３３２には一定の電荷が流れ込み、その電流は全てセンシング容量Ｃ
ｓ１、Ｃｓ２に流れ込む。このようにして、センシング容量Ｃｓ１、Ｃｓ２には一定の電
荷が供給される。
【００４１】
４．第４実施形態
図１１は、第４実施形態に係る静電容量検出回路４の構成を示す図である。第１〜第３
実施形態においては、電圧源と容量素子とを用いて一定の電荷をセンシング容量Ｃｓに転
送する回路の例を説明した。静電容量検出回路４は、定電流供給回路を用いた、物理量検
出装置１０の一例である。静電容量検出回路４において、電荷供給回路１００は、定電流
源４１ならびにカレントミラー回路４２からなる定電流供給回路と、タイミング発生回路
４３と、スイッチ４４と、スイッチ４５とを有する。カレントミラー回路４２は、第１電
流端子４２１および第２電流端子４２２を有する。カレントミラー回路４２は、第１電流
端子４２１から出力される電流Ｉ1と同じ電流Ｉ2を第２電流端子４２２から出力する回路
である（Ｉ1＝Ｉ2）。第１電流端子４２１には、定電流源４１が接続されている。第２電
流端子４２２には、スイッチ４５を介してセンシング容量Ｃｓが接続されている。スイッ
チ４４は、センシング容量Ｃｓに並列に接続されている。タイミング発生回路４３は、ス
イッチ４４およびスイッチ４５の開閉のタイミングを制御する信号を出力する回路である
。タイミング発生回路４３は、信号出力端子４３１および信号出力端子４３２を有する。
信号出力端子４３１は、スイッチ４４を制御するためのタイミング信号Φ３を出力する端
子である。信号出力端子４３２は、スイッチ４５を制御するためのタイミング信号Φ４を
出力する端子である。スイッチ４４およびスイッチ４５は、例えばｎチャネルのＭＯＳト
ランジスターである。スイッチ４５のドレインおよびソースは、第２電流端子４２２およ
びセンシング容量Ｃｓの一端に接続されている。スイッチ４４のドレインおよびソースは
、センシング容量Ｃｓの一端および他端に接続されている。スイッチ４４およびスイッチ
４５のゲートは、信号出力端子４３１および信号出力端子４３２に接続されている。セン
シング容量Ｃｓの一端には、電圧出力端子Ｖｏが設けられている。
【００４２】
図１２は、タイミング信号Φ３およびΦ４を例示する図である。タイミング信号Φ３が
Ｈレベルである期間Ｔ１（このとき、タイミング信号Φ４はＬレベルである）において、
センシング容量Ｃｓの両電極はショートされ、それまで溜められていた電荷は放電される
。すなわち、センシング容量Ｃｓはリセットされる。タイミング信号Φ４がＨレベルであ
る期間Ｔ２（このとき、タイミング信号Φ３はＬレベルである）において、センシング容
量Ｃｓは定電流Ｉにより充電される。タイミング信号Φ４は、一定の期間Ｔｉｎｔｅｇが
経過するとＬレベルになる。期間Ｔｉｎｔｅｇの間にセンシング容量Ｃｓに蓄積された電
荷Ｑは、次式で表される。
Ｑ＝Ｉ・Ｔｉｎｔｅｇ …（１２）
図１２には、電荷Ｑの経時変化もあわせて図示されている。期間Ｔ２が終了した後におい
て、センシング容量Ｃｓの静電容量は次式により計算される。
Ｃｓ＝Ｃｓ０＋ΔＣｓ＝Ｑ／Ｖｏ …（１３）
【００４３】
５．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち、２つ以上のものが組み合わせて用
いられてもよい。
【００４４】
５−１．変形例１
図１３は、変形例１に係る静電容量検出回路５の構成を示す図である。静電容量検出回
路５は、静電容量検出回路１（図６）の変形例である。静電容量検出回路５は、静電容量
検出回路１の構成に加え、スイッチ５１およびスイッチ５２を有している。スイッチ５１
は、一端が出力端子１３２に接続され、他端が接地されている。スイッチ５２は、一端が
出力端子１３２に接続され、他端が反転入力端子１２２に接続されている。スイッチ５１
はクロック信号Φ１により駆動され、スイッチ５２はクロック信号Φ２により駆動される
。静電容量検出回路５によれば、容量素子１３を充電する際、出力端子１３２の電位とし
て、オペアンプ１２のバーチャルショートによる仮想接地電位ではなく、スイッチ５１を
介した接地電位を与えることができる。
【００４５】
なお、スイッチの構成は、図６および図１３で例示したものに限定されない。センシン
グ容量Ｃｓに一定の電荷を供給できるものであれば、どのような構成のスイッチが用いら
れてもよい。また、スイッチの構成は、所望される出力信号の極性、または出力信号のタ
イミングに応じて設計されてもよい。
【００４６】
５−２．変形例２
図１４は、変形例２に係る静電容量検出回路６の構成を示す図である。静電容量検出回
路６は、静電容量検出回路４（図１１）の変形例である。静電容量検出回路４においては
、定電流源４１から出力される定電流Ｉを用いてセンシング容量Ｃｓを一定時間Ｔｉｎｔ
ｅｇの間充電することにより、センシング容量Ｃｓに一定電荷を蓄積させた。静電容量検
出回路６においては、センシング容量Ｃｓに蓄積された電荷が計測される。センシング容
量Ｃｓに蓄積された電荷が一定値に達した場合、センシング容量Ｃｓへの電流の供給が停
止される。
【００４７】
静電容量検出回路６は、カレントミラー回路４２と、スイッチ４４と、スイッチ４５と
、容量素子６１と、スイッチ６２と、コンパレーター６３と、抵抗素子６４とを有する。
カレントミラー回路４２の第１電流端子４２１には、抵抗素子６４およびスイッチ４５を
介して、センシング容量Ｃｓが接続されている。スイッチ４４は、センシング容量Ｃｓに
並列に接続されている。抵抗素子６４は負荷抵抗である。カレントミラー回路４２の第２
電流端子４２２には、容量素子６１が接続されている。容量素子６１は、センシング容量
Ｃｓに蓄積された電荷を計測するための容量である。容量素子６１の他端は接地されてい
る。スイッチ６２は、容量素子６１に並列に接続されている。スイッチ６２は、容量素子
６１に蓄積された電荷を放電させるためのスイッチである。コンパレーター６３は、第１
入力端子６３１と、第２入力端子６３２と、出力端子６３３とを有する。コンパレーター
６３は、第２入力端子６３２から入力された電圧が、第１入力端子６３１から入力された
電圧を下回っているときはＨレベルの電圧を出力し、第２入力端子６３２から入力された
電圧が、第１入力端子６３１から入力された電圧に達したときはＬレベルの電圧を出力す
る。第１入力端子６３１には、所定の電圧Ｖｒｅｆが入力される。第２入力端子６３２は
容量素子６１の一端に接続されており、容量素子６１に蓄積されている電荷に応じた電圧
Ｖｉｎｔが第２入力端子６３２に入力される。すなわち、コンパレーター６３は、電圧Ｖ
ｉｎｔが所定の電圧Ｖｒｅｆに達するとＬレベルの電圧を出力する。コンパレーター６３
の出力信号は、スイッチ４５の開閉を制御するタイミング信号Φ３として用いられる。
【００４８】
図１５は、変形例２に係るタイミング信号Φ３およびΦ４を例示するタイミングチャー
トである。タイミング信号Φ３がＨレベルになると、スイッチ４４およびスイッチ６２が
閉じ、センシング容量Ｃｓおよび容量素子６１に蓄積されていた電荷が放電される（セン
シング容量Ｃｓおよび容量素子６１がリセットされる）。容量素子６１に蓄積されていた
電荷が放電されると、Ｖｉｎｔ＜Ｖｒｅｆとなるので、タイミング信号Φ４はＨレベルと
なる。タイミング信号Φ４がＨレベルになると、スイッチ４５が閉じ、センシング容量Ｃ
ｓに電流Ｉが供給される。このとき、カレントミラー回路４２により、容量素子６１にも
電流Ｉが供給される。ただしこの間、スイッチ４４およびスイッチ６２によりセンシング
容量Ｃｓおよび容量素子６１の両電極はそれぞれショートしているので、これらの容量に
電荷は蓄積されない。図１５には、容量素子６１の端子電圧Ｖｉｎｔおよび出力電圧Ｖｏ
もあわせて図示されている。出力電圧Ｖｏの破線は、センシング容量の変化に応じた電圧
変化を示している。
【００４９】
一定時間Ｔ１が経過すると、タイミング信号Φ３はＬレベルになる。タイミング信号Φ
３がＬレベルになると、スイッチ４４およびスイッチ６２が開き、センシング容量Ｃｓお
よび容量素子６１に電荷が蓄積されはじめる。カレントミラー回路４２により同じ量の電
流Ｉが供給されているので、容量素子６１には、センシング容量Ｃｓに蓄積されている電
荷に応じた量の電荷が蓄積される。すなわち、容量素子６１に蓄積されている電荷を観測
することは、センシング容量Ｃｓに蓄積されている電荷を観測することと同等である。容
量素子６１に蓄積されている電荷の変化は、電圧Ｖｉｎｔに表れる。電圧Ｖｉｎｔが所定
の電圧Ｖｒｅｆに達したということは、センシング容量Ｃｓに蓄積されている電荷が所定
の量に達したということと同等である。電圧Ｖｉｎｔが所定の電圧Ｖｒｅｆに達すると、
タイミング信号Φ４はＬレベルになる。センシング容量Ｃｓには一定の電荷が保持される
。この状態で、センシング容量Ｃｓの静電容量は、次式により得られる。
Ｃｓ＝Ｃｓ０＋ΔＣｓ＝Ｑ／Ｖｏ …（１４）
ここで、
Ｑ＝Ｃｉｎｔ・Ｖｒｅｆ …（１５）
である。Ｃｉｎｔは容量素子６１の静電容量である。
【００５０】
５−３．変形例３
図１６は、変形例３に係る逆数演算回路の構成を示す図である。出力電圧Ｖｏから容量
変化を演算する回路の構成は、図８で例示したものに限定されない。変形例３の回路は、
ＡＤＣ８１を有する。アナログ入力端子８１１には、基準電圧Ｖｒｅｆ／２が入力される
。基準電圧入力端子８１２には、極性反転された出力電圧−Ｖｏが入力される。出力端子
８２２から出力されるデジタルコードは、（Ｖｒｅｆ／２）／（−Ｖｏ）に対応するもの
である。出力電圧Ｖｏは、
Ｖｏ＝−（Ｃｃ・Ｖｒｅｆ）／（Ｃｓ０＋ΔＣｓ） …（１６）
であるから、出力されるデジタルコードは、
（Ｖｒｅｆ／２）／（−Ｖｏ）＝（Ｃｓ０＋ΔＣｓ）／（２Ｃｃ） …（１７）
に対応するものである。ＡＤＣ８１から出力されるデジタルコードにおいて、容量変化Δ
Ｃｓが分母に含まれている。すなわち、ＡＤＣ８１から出力されるデジタルコードは、容
量変化ΔＣｓに対して線形に変化する。
【００５１】
５−４．変形例４
図１７は、変形例４に係る力検出素子７１の構成を示す図である。物理量検出素子は、
加速度検出素子１１に限定されない。また、物理量検出素子により検出される物理量は、
加速度に限定されない。力検出素子７１は物理量検出素子の一例であり、物理量として力
を検出する。力検出素子７１は、固定部７１１と、可動部７１２とを有する。固定部７１
１は、力検出素子７１に加えられる力によらずに基板（図示略）に対してほぼ固定されて
いる部材である。可動部７１２は、錘部７１２１と、ばね部７１２２と、力検出部７１２
５とを有する。ばね部７１２２の一端は基板に固定されており、他端は錘部７１２１に接
続されている。錘部７１２１は、ばね部７１２２により支持されている。力検出部７１２
５に力Ｆが加えられると、ばね部７１２２は変形し、錘部７１２１は固定部７１１に対し
て相対的に変位する。錘部７１２１は、可動電極７１２３および可動電極７１２４を有す
る。固定部７１１は、より詳細には、固定電極７１１１および固定電極７１１２を有する
。固定電極７１１１および固定電極７１１２は、それぞれ、可動電極７１２３および可動
電極７１２４に対向しており、センシング容量Ｃｓを形成している。なお図１７の力検出
素子７１はシングルエンドの構成を有しているが、図１の加速度検出素子１１と同様に差
動型の構成を有していてもよい。
【００５２】
５−５．変形例５
図１８は、変形例５に係る圧力検出素子７２の構成を示す図である。図１８（Ａ）は圧
力検出素子７２の上面図を、図１８（Ｂ）は圧力検出素子７２のＡ−Ａ断面図を示してい
る。圧力検出素子７２は物理量検出素子の一例であり、物理量として圧力を検出する。圧
力検出素子７２は、ダイアフラム７２１と、基部７２２とを有する。ダイアフラム７２１
および基部７２２により、密閉された空間７２３が形成されている。ダイアフラム７２１
は、外部の圧力に応じて変形する。空間７２３において、ダイアフラム７２１には可動電
極７２４が、基部７２２のうちダイアフラム７２１と対向する面（底面）には固定電極７
２５が、それぞれ設けられている。可動電極７２４および固定電極７２５は、センシング
容量Ｃｓを形成している。外部の圧力変化によりダイアフラム７２１が変形すると、可動
電極７２４が固定電極７２５に対して相対的に変位し、静電容量が変化する。
【００５３】
５−６．変形例６
物理量検出素子が検出する物理量は、角速度であってもよい。すなわち、物理量検出素
子はジャイロセンサーであってもよい。ジャイロセンサーの構造は、例えば図１に例示し
た加速度センサーの構造と同様である。ジャイロセンサーの場合、固定部１１１および可
動部１１２は、ｘ軸方向に振動させられる。振動した状態で、ジャイロセンサーがｚ軸の
回りで回転すると、ｙ軸方向にコリオリ力が働く。コリオリ力により錘部１１２１が変位
し、センシング容量Ｃｓの静電容量が変化する。
【００５４】
５−７．他の変形例
図１９は、上記の物理量検出装置１０を用いた電子機器１０００の構成を示す図である
。電子機器１０００は、例えば、携帯電話機、ゲーム機、デジタルカメラ、カーナビゲー
ション装置、自動車、またはロボットである。電子機器１０００は、物理量検出装置１０
と、制御装置１０１０とを有する。制御装置１０１０は、ＣＰＵ（Central Processing U
nit）およびメモリーを有するコンピューターである。制御装置１０１０は、物理量検出
装置１０から出力される信号を用いて、他の構成要素を制御する。
【符号の説明】
【００５５】
１…静電容量検出回路、２…静電容量検出回路、３…静電容量検出回路、４…静電容量検
出回路、５…静電容量検出回路、６…静電容量検出回路、１０…物理量検出装置、１１…
加速度検出素子、１２…オペアンプ、１３…容量素子、１４…容量素子、１５…スイッチ
、１６…スイッチ、１７…スイッチ、１８…スイッチ、２１…交流電圧源、２２…抵抗素
子、３２…全差動オペアンプ、３５…スイッチ、３６…スイッチ、３８…ＩＣＭＦＢ、４
１…定電流源、４２…カレントミラー回路、４３…タイミング発生回路、４４…スイッチ
、４５…スイッチ、５１…スイッチ、５２…スイッチ、６１…容量素子、６２…スイッチ
、６３…コンパレーター、６４…抵抗素子、７１…力検出素子、７２…圧力検出素子、８
１…ＡＤＣ、８２…逆数演算回路、９３…容量素子、９４…抵抗素子、１００…電荷供給
回路、１１１…固定部、１１２…可動部、１１３…容量、１１４…容量、１１５…入力端
子、１１６…入力端子、１１７…入力端子、１２１…非反転入力端子、１２２…反転入力
端子、１２３…出力端子、１３１…入力端子、１３２…出力端子、２００…出力回路、３
２１…非反転入力端子、３２２…反転入力端子、３２３…反転出力端子、３２４…非反転
出力端子、３３１…容量素子、３３２…容量素子、３４１…容量素子、３４２…容量素子
、３７１…スイッチ、３７２…スイッチ、４２１…第１電流端子、４２２…第２電流端子
、４３１…信号出力端子、４３２…信号出力端子、６３１…第１入力端子、６３２…第２
入力端子、６３３…出力端子、７１１…固定部、７１２…可動部、７２１…ダイアフラム
、７２２…基部、７２３…空間、７２４…可動電極、７２５…固定電極、８１１…アナロ
グ入力端子、８１２…基準電圧入力端子、８１３…デジタル出力端子、８２１…入力端子
、８２２…出力端子、１０００…電子機器、１１１１…固定電極、１１１２…固定電極、
１１１３…固定電極、１１１４…固定電極、１１２１…錘部、１１２２…ばね部、１１２
３…可動電極、１１２４…可動電極、７１２１…錘部、７１２２…ばね部、７１２３…可
動電極、７１２４…可動電極、７１２５…力検出部
【特許請求の範囲】
【請求項１】
物理量に応じて変位する構造体を有し、前記構造体の変位に応じて静電容量が変化する
物理量検出素子と、
前記物理量検出素子に一定量の電荷を供給する電荷供給回路と、
前記電荷供給回路により前記一定量の電荷が供給された後で、前記物理量検出素子の静
電容量に応じた信号を出力する出力回路と
を有する物理量検出装置。
【請求項２】
前記電荷供給回路は、
２つの入力端子および出力端子を有する演算増幅器と、
一定電圧の供給に用いられる電源線と、
前記電源線に接続された第１端子および前記演算増幅器の前記２つの入力端子のうち一
方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を蓄積
する第１容量素子と
を有し、
前記物理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続されて
いる
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項３】
前記電荷供給回路は、
前記電源線と前記第１容量素子の前記第１端子との間に接続された第１スイッチと、
前記第１容量素子の前記第１端子と接地電位線との間に接続された第２スイッチと、
前記物理量検出素子に対して並列に接続された第３スイッチと
を有し、
前記演算増幅器の他方の入力端子は前記接地電位線に接続されており、
前記第１スイッチおよび前記第２スイッチは排他的に閉じられ、
前記第２スイッチおよび前記第３スイッチは排他的に閉じられる
ことを特徴とする請求項２に記載の物理量検出装置。
【請求項４】
前記出力回路は、前記演算増幅器の出力端子から出力される電圧により示される値の逆
数を演算する逆数演算回路を有する
ことを特徴とする請求項３に記載の物理量検出装置。
【請求項５】
前記電荷供給回路は、
２つの入力端子および出力端子を有する演算増幅器と、
一定の実効電圧を有する交流電圧を出力する交流電圧源と、
前記交流電圧源に接続された第１端子および前記演算増幅器の前記２つの入力端子のう
ち一方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を
蓄積する第１容量素子と、
前記物理量検出素子に対して並列に接続された抵抗素子と
を有し、
前記物理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続され、
前記演算増幅器の他方の入力端子は接地電位線に接続されている
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項６】
前記物理量検出素子は、物理量の変化に対してある向きに静電容量が変化する第１容量
と、前記物理量の変化に対して前記第１容量と逆向きに静電容量が変化する第２容量とを
有し、
前記電荷供給回路は、
２つの入力端子および２つの出力端子を有する全差動演算増幅器と、
一定電圧の供給に用いられる電源線と、
接地電位の供給に用いられる接地電位線と、
前記電源線および前記接地電位線のうち一方に排他的に接続するスイッチ回路と、
前記スイッチ回路に接続された第１端子および前記全差動演算増幅器の前記２つの入力
端子のうち一方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給され
る電荷を蓄積する第１容量素子と、
前記スイッチ回路に接続された第１端子および前記全差動演算増幅器の前記２つの入力
端子のうち他方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給され
る電荷を蓄積する第２容量素子と、
前記第１容量に対して並列に接続された第１スイッチと、
前記第２容量に対して並列に接続された第２スイッチと、
前記全差動演算増幅器の前記２つの入力端子のコモンモード電圧を接地電位にする入力
コモンフィードバック回路と
を有し、
前記第１容量および前記第２容量は、前記全差動演算増幅器に対してそれぞれ異なる帰
還回路を形成する位置に接続され、
前記第１スイッチおよび前記第２スイッチは、前記スイッチ回路と関連して制御される
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項７】
前記電荷供給回路は、
定電流供給回路と、
前記物理量検出素子に並列に接続された第１スイッチと、
一端が前記物理量検出素子に接続され、他端が定電流供給回路に接続された第２スイッ
チと、
前記第１スイッチの開閉を制御する第１タイミング信号および前記第２スイッチの開閉
を制御する第２タイミング信号を出力するタイミング発生回路と
を有し、
前記第１タイミング信号は、第１時間、前記第１スイッチを閉じさせる信号であり、
前記第２タイミング信号は、前記第１スイッチが開いた後で、第２時間、前記第２スイ
ッチを閉じさせる信号である
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項８】
前記電荷供給回路は、
第１電流端子および第２電流端子を有するカレントミラー回路と、
前記物理量検出素子に並列に接続された第１スイッチと、
一端が前記物理量検出素子に接続され、他端が前記第１電流端子に接続された第２スイ
ッチと、
一端が前記第２電流端子に接続された容量素子と、
前記容量素子に並列に接続された第３スイッチと、
一定電圧が入力される第１入力端子、前記容量素子の一端の電圧が入力される第２入力
端子、および前記第２入力端子から入力される電圧が前記第１入力端子から入力される電
圧より低いときは第１レベルの信号を出力し、前記第２入力端子から入力される電圧が前
記第１入力端子から入力される電圧に達したときは第２レベルの信号を出力する出力端子
を有する比較器と
を有し、
前記第１スイッチおよび前記第３スイッチは、第１タイミング信号により開閉を制御さ
れ、
前記第２スイッチは、第２タイミング信号により開閉を制御され、
前記比較器から出力される信号が前記第２タイミング信号として用いられ、
前記第１信号は、一定時間前記第１スイッチを閉じさせる信号である
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項９】
請求項１ないし８のいずれか一項に記載の物理量検出装置を有する電子機器。
【請求項１】
物理量に応じて変位する構造体を有し、前記構造体の変位に応じて静電容量が変化する
物理量検出素子と、
前記物理量検出素子に一定量の電荷を供給する電荷供給回路と、
前記電荷供給回路により前記一定量の電荷が供給された後で、前記物理量検出素子の静
電容量に応じた信号を出力する出力回路と
を有する物理量検出装置。
【請求項２】
前記電荷供給回路は、
２つの入力端子および出力端子を有する演算増幅器と、
一定電圧の供給に用いられる電源線と、
前記電源線に接続された第１端子および前記演算増幅器の前記２つの入力端子のうち一
方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を蓄積
する第１容量素子と
を有し、
前記物理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続されて
いる
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項３】
前記電荷供給回路は、
前記電源線と前記第１容量素子の前記第１端子との間に接続された第１スイッチと、
前記第１容量素子の前記第１端子と接地電位線との間に接続された第２スイッチと、
前記物理量検出素子に対して並列に接続された第３スイッチと
を有し、
前記演算増幅器の他方の入力端子は前記接地電位線に接続されており、
前記第１スイッチおよび前記第２スイッチは排他的に閉じられ、
前記第２スイッチおよび前記第３スイッチは排他的に閉じられる
ことを特徴とする請求項２に記載の物理量検出装置。
【請求項４】
前記出力回路は、前記演算増幅器の出力端子から出力される電圧により示される値の逆
数を演算する逆数演算回路を有する
ことを特徴とする請求項３に記載の物理量検出装置。
【請求項５】
前記電荷供給回路は、
２つの入力端子および出力端子を有する演算増幅器と、
一定の実効電圧を有する交流電圧を出力する交流電圧源と、
前記交流電圧源に接続された第１端子および前記演算増幅器の前記２つの入力端子のう
ち一方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給される電荷を
蓄積する第１容量素子と、
前記物理量検出素子に対して並列に接続された抵抗素子と
を有し、
前記物理量検出素子は、前記演算増幅器に対して帰還回路を形成する位置に接続され、
前記演算増幅器の他方の入力端子は接地電位線に接続されている
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項６】
前記物理量検出素子は、物理量の変化に対してある向きに静電容量が変化する第１容量
と、前記物理量の変化に対して前記第１容量と逆向きに静電容量が変化する第２容量とを
有し、
前記電荷供給回路は、
２つの入力端子および２つの出力端子を有する全差動演算増幅器と、
一定電圧の供給に用いられる電源線と、
接地電位の供給に用いられる接地電位線と、
前記電源線および前記接地電位線のうち一方に排他的に接続するスイッチ回路と、
前記スイッチ回路に接続された第１端子および前記全差動演算増幅器の前記２つの入力
端子のうち一方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給され
る電荷を蓄積する第１容量素子と、
前記スイッチ回路に接続された第１端子および前記全差動演算増幅器の前記２つの入力
端子のうち他方の入力端子に接続された第２端子を有し、前記物理量検出素子に供給され
る電荷を蓄積する第２容量素子と、
前記第１容量に対して並列に接続された第１スイッチと、
前記第２容量に対して並列に接続された第２スイッチと、
前記全差動演算増幅器の前記２つの入力端子のコモンモード電圧を接地電位にする入力
コモンフィードバック回路と
を有し、
前記第１容量および前記第２容量は、前記全差動演算増幅器に対してそれぞれ異なる帰
還回路を形成する位置に接続され、
前記第１スイッチおよび前記第２スイッチは、前記スイッチ回路と関連して制御される
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項７】
前記電荷供給回路は、
定電流供給回路と、
前記物理量検出素子に並列に接続された第１スイッチと、
一端が前記物理量検出素子に接続され、他端が定電流供給回路に接続された第２スイッ
チと、
前記第１スイッチの開閉を制御する第１タイミング信号および前記第２スイッチの開閉
を制御する第２タイミング信号を出力するタイミング発生回路と
を有し、
前記第１タイミング信号は、第１時間、前記第１スイッチを閉じさせる信号であり、
前記第２タイミング信号は、前記第１スイッチが開いた後で、第２時間、前記第２スイ
ッチを閉じさせる信号である
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項８】
前記電荷供給回路は、
第１電流端子および第２電流端子を有するカレントミラー回路と、
前記物理量検出素子に並列に接続された第１スイッチと、
一端が前記物理量検出素子に接続され、他端が前記第１電流端子に接続された第２スイ
ッチと、
一端が前記第２電流端子に接続された容量素子と、
前記容量素子に並列に接続された第３スイッチと、
一定電圧が入力される第１入力端子、前記容量素子の一端の電圧が入力される第２入力
端子、および前記第２入力端子から入力される電圧が前記第１入力端子から入力される電
圧より低いときは第１レベルの信号を出力し、前記第２入力端子から入力される電圧が前
記第１入力端子から入力される電圧に達したときは第２レベルの信号を出力する出力端子
を有する比較器と
を有し、
前記第１スイッチおよび前記第３スイッチは、第１タイミング信号により開閉を制御さ
れ、
前記第２スイッチは、第２タイミング信号により開閉を制御され、
前記比較器から出力される信号が前記第２タイミング信号として用いられ、
前記第１信号は、一定時間前記第１スイッチを閉じさせる信号である
ことを特徴とする請求項１に記載の物理量検出装置。
【請求項９】
請求項１ないし８のいずれか一項に記載の物理量検出装置を有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−２３３７３０（Ｐ２０１２−２３３７３０Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１００８４０（Ｐ２０１１−１００８４０）
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年４月２８日（２０１１．４．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]