発光ダイオードチップおよびその製造方法
【課題】 パッケージのサイズを大きくすることなく、発光部分の面積を大きくして、駆動電圧の上昇を抑制し、信頼性を向上することができる発光ダイオードチップおよびその製造方法を提供する。
【解決手段】 半導体基板２上に複数の一導電型半導体層３および島状の逆導電型半導体層４が積層されて構成される各発光部６を複数設け、各発光部６をそれぞれ共通の第１および第２共通電極７，８に電気的に接続する。第１共通電極７と第２共通電極８とに電圧を印加することによって、並列接続される全ての発光部６の接合部分５において発光が生じるので、各発光部６に電流を分散させて、各発光部６における電流密度の上昇を抑制することができる。
【解決手段】 半導体基板２上に複数の一導電型半導体層３および島状の逆導電型半導体層４が積層されて構成される各発光部６を複数設け、各発光部６をそれぞれ共通の第１および第２共通電極７，８に電気的に接続する。第１共通電極７と第２共通電極８とに電圧を印加することによって、並列接続される全ての発光部６の接合部分５において発光が生じるので、各発光部６に電流を分散させて、各発光部６における電流密度の上昇を抑制することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照明、露光などに用いられる発光ダイオードチップおよびその製造方向に関する。
【背景技術】
【０００２】
発光ダイオード素子は発光電力効率に優れるため、信号表示用のほか、高輝度の照明装置としても用いられている。従来の技術として、発光ダイオード（Light Emitting Diode：略称ＬＥＤ）素子を取り扱いが容易な小型パッケージに封止した発光ダイオードチップが知られている（たとえば、特許文献１参照）。このような、発光ダイオードチップでは、小型基板上に複数のＬＥＤ素子をダイボンドペースト材によって搭載している。そして、各ＬＥＤ素子のアノード側またはカソード側をワイヤボンディングによって共通の電極に電気的に接続している。
【０００３】
【特許文献１】特開２００６−３３９５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、パッケージの小型化が進むに伴い、ＬＥＤ素子のサイズもより小さいものが求められている。たとえば、６００μｍ×３００μｍ程度のパッケージには、従来のようなワイヤボンディングによって素子を電極で個別に接続する技術では、複数のＬＥＤ素子を搭載することが難しく、ＬＥＤ素子は１つしか搭載することができない。このような小型の発光ダイオード装置においては、電流密度が大きくなるため駆動電流が大きくなって信頼性が低下し、また駆動電圧が大きくなるという問題がある。また駆動電流を上昇させても、発光量の増加は見込めないという問題がある。
【０００５】
そこで本発明は前記問題に鑑み、パッケージのサイズを大きくすることなく、発光部分の面積を大きくして、駆動電圧の上昇を抑制し、信頼性を向上することができる発光ダイオードチップおよびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る発光ダイオードチップは、半導体基板と、
該半導体基板上に形成される一導電型半導体層と、該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、前記接合部分が離間して設けられる複数の発光部と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記一導電型半導体層と電気的に接続される第１共通電極と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記逆導電型半導体層と電気的に接続される第２共通電極と、を含むことを特徴とする。
【０００７】
また本発明に係る発光ダイオードチップの製造方法は、半導体基板を準備する工程と、
前記半導体基板上に、一導電型半導体層と、逆導電型半導体層とを順次形成する工程と、
前記逆導電型半導体層の一部を除去することによって、それぞれ離間した複数の逆導電型半導体層を形成する工程と、
前記一導電型半導体層と電気的に接続される第１共通電極と、前記複数の逆導電型半導体層と電気的に並列に接続される第２共通電極とを形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明の発光ダイオードチップによれば、半導体基板上に形成される一導電型半導体層と、この一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれ含む複数の発光部が、互いに離間した状態で設けられている。一導電型半導体層および逆導電型半導体層は、半導体基板上に結晶成長などによって直接形成されるので、パッケージの小型化に伴って半導体基板のサイズを小さくしても、半導体基板上に複数の発光部を設けることができる。各発光部は、それぞれ共通の第１共通電極および第２共通電極に電気的に接続されているので、第１共通電極と第２共通電極とに電圧を印加することによって、並列接続される全ての発光部の接合部分において発光が生じるので、各発光部に電流を分散させて、各発光部における電流密度の上昇を抑制することができる。これによって、駆動電圧の上昇を抑制することができ、信頼性を向上させることができ、また駆動電流に伴って発光量を増加させることができる。
【０００９】
本発明の発光ダイオードチップの製造方法によれば、半導体基板上に一導電型半導体層と、逆導電型半導体層とを順次積層して、前記逆導電型半導体層の一部を除去して、それぞれ離間した複数の逆導電型半導体層を形成することによって、簡単に半導体基板上に複数の発光部を形成することができる。
【００１０】
一導電型半導体層は、各発光部において共通に接続されているので、第１共通電極を一導電型半導体層と電気的に接続することによって、別体で配線を形成することなく、第１共通電極を各発光部に接続することができる。したがって、発光ダイオードチップの製造工程を低減し、また製造に必要な余分な材料を低減して、生産性の向上および生産コストの削減が可能となる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の実施の一形態の発光ダイオードチップ１の構成を模式的に示す斜視図である。図２は、図１の切断面線Ａ−Ａから見た断面図である。図３は、発光ダイオードチップ１の平面図である。なお図１および図３では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。
【００１２】
発光ダイオードチップ１は、半導体基板２と、半導体基板２上に形成される一導電型半導体層３と、一導電型半導体層３に積層される逆導電型半導体層４との接合部分５をそれぞれが含み、接合部分５が島状に設けられる複数の発光部６と、半導体基板２上に設けられ、各発光部６に含まれる一導電型半導体層３と電気的に接続される第１共通電極７と、半導体基板２上に設けられ、各発光部６に含まれる逆導電型半導体層４と電気的に接続される第２共通電極８と、第２共通電極８および各発光部６に含まれる逆導電型半導体層４とを電気的に接続する接続配線９とを含んで構成される。本実施の形態では、発光部６の数は８つに選ばれている。発光ダイオードチップ１は、絶縁層１１および保護層１２をさらに備える。
【００１３】
半導体基板２は、高抵抗または絶縁性を有する。半導体基板２は、たとえばシリコン（Ｓｉ）またはガリウム砒素（ＧａＡｓ）によって形成される。半導体基板２は、一導電型の不純物がドーピングされた一導電型のＳｉまたはＧａＡｓによって形成されてもよく、ノンドープのＳｉまたはＧａＡｓによって形成されてもよい。半導体基板２は直方体の板形状に形成される。半導体基板２をＳｉによって形成する場合には、ＧａＡｓによって形成する場合と比較して、加工しやすく、安価であり、放熱性を向上させることができる。
【００１４】
一導電型半導体層３は、半導体基板２の厚み方向Ｚの一方の主面２ａの全面に積層して形成される。一導電型半導体層３は、一導電型の不純物がドーピングされた一導電型のＧａＡｓによって形成される。一導電型半導体層３のうち発光部６を構成する部分では、発光部６を構成しない部分と比較して厚さが大きく形成される。この一導電型半導体層３の厚さが部分的に異なるのは、後述する製造プロセス上において生じるものであり、一導電型半導体層３の厚さは均一に形成されていてもよい。
【００１５】
逆導電型半導体層４は、一導電型半導体層３の厚み方向Ｚの一方に積層され、前記厚さが大きい部分に設けられる。逆導電型半導体層４は、たとえば逆導電型の不純物がドーピングされた逆導電型のＧａＡｓによって形成される。複数の逆導電型半導体層４は、相互に間隔をあけて島状に形成されており、前記厚み方向Ｚに垂直で、かつ相互に垂直であって、主面２ａの周縁辺の各辺に平行または垂直な第１方向Ｘおよび第２方向Ｙに離間して形成されている。本実施の形態では、第１方向Ｘを半導体基板２の主面２ａの長手方向とし、第２方向Ｙを半導体基板２の主面２ａの短手方向とする。複数の逆導電型半導体層４は、複数の列に並んで配列され、マトリクス状に設けられる。第１方向Ｘに隣接する逆導電型半導体層４の間隔Ｔ１と、第２方向Ｙに隣接する逆導電型半導体層４の間隔Ｔ２とは、たとえば１μｍ以上１０μｍ未満に選ばれる。本実施の形態では、第１方向Ｘに４つ配列され、第２方向Ｙに２つ配列されている。逆導電型半導体層４は、第１方向Ｘの両端部１３を除く領域に形成される。
【００１６】
一導電型半導体層３と一導電型半導体層３に積層される逆導電型半導体層４との接合部分５を含む発光部６は、ＰＮ接合のダイオード素子を構成している。本実施の形態では、一導電型は、Ｎ型であり、逆導電型は、Ｐ型としているが、一導電型が、Ｐ型であり、逆導電型が、Ｎ型に選ばれていてもよい。また半導体基板２をＳｉによって形成し、一導電型半導体層３および逆導電型半導体層４をＧａＡｓによって形成すると、ＳｉとＧａＡｓとの格子定数の相違によって一導電型半導体層３および逆導電型半導体層４にひずみが生じ、半導体基板２をＧａＡｓによって形成する場合よりも、一導電型半導体層３および逆導電型半導体層４におけるバンドギャップが狭くなり、放射される光の波長が低波長側に２０ｎｍ程度シフトする。たとえば８５０ｎｍの波長の光を放射させる場合には、ＡｌＧａＡｓが用いられているが、半導体基板２をＳｉによって形成し、一導電型半導体層３および逆導電型半導体層４をＧａＡｓによって形成するだけで、同様に８５０ｎｍ程度の波長の光を放射する発光部６を形成することができ、酸化し易いＡｌを含む材料を用いる必要がなくなるので、製造プロセスにおける手間を低減することができる。
【００１７】
一導電型半導体層３および複数の逆導電型半導体層４には、前記発光部６のうち逆導電型半導体層４の一表面４ａの中央部と、半導体基板２の第１方向Ｘにおける端部１３のうち一方の端部１３ａとを除く領域に、絶縁層１１が積層されている。絶縁層１１は、電気絶縁性を有し、かつ発光部６から放射される光を透過する材料によって形成され、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）またはポリイミドなどから成る。
【００１８】
第１共通電極７は、半導体基板２の第１方向Ｘにおける一方の端部１３ａに設けられ、前記絶縁層１１が設けられていない領域で、一導電型半導体層３に接触して設けられる。第１共通電極７は、半導体基板２の第１方向Ｘにおける両端部間にわたって形成されている。第１共通電極７が一導電型半導体層３に接触して設けられ、各発光部６に含まれる一導電型半導体層３が連なって形成されているので、電流が一導電型半導体層３を流れるので、半導体基板２を介して電流を流す場合と比較して、電流が流れやすく発光ダイオードチップ１における発熱を抑制することができる。一導電型半導体層３の不純物濃度は、１Ｅ＋１７ａｔｏｍｓ／ｃｃ〜１Ｅ＋１９ａｔｏｍｓ／ｃｃ程度に選ばれている。
【００１９】
第２共通電極８は、半導体基板２の第１方向Ｘにおける他方の端部１３ｂに設けられ、前記絶縁層１１に積層して設けられる。第２共通電極８は、半導体基板２の第１方向Ｘにおける両端部間にわたって形成されている。しがたって第１および第２共通電極８間に、前記複数の発光部６が設けられている。
【００２０】
接続配線９は複数形成されており、各接続配線９は逆導電型半導体層４および絶縁層１１に積層して設けられ、それぞれ第２共通電極８に接続されている。各接続配線９は、第２共通電極８から第１方向Ｘに沿って延び、第１方向Ｘに並ぶ複数の発光部６の逆導電型半導体層４にそれぞれ接続される。発光部６のうち逆導電型半導体層４の一表面４ａの中央部は、絶縁層１１に形成される貫通孔１４から露出する。前記貫通孔１４に接続配線９の一部が形成されて、接続配線９は各逆導電型半導体層４と接触する。このように接続配線９によって複数の発光部６の逆導電型半導体層４を並列に接続することによって、各発光部６と第２共通電極８とを個別に接続する場合と比較して、配線の数および面積を小さくすることができる。
【００２１】
各発光部６の一導電型半導体層３と逆導電型半導体層４との接合面１５の大きさは、一辺がＬ１の正方形となるように形成される。前記Ｌ１は、たとえば１００μｍ程度に選ばれる。接続配線９の第２方向Ｙの幅Ｗ１は、Ｌ１の２％以上１０％未満に選ばれる。接続配線９の幅が２μｍ未満になると接続配線の断線するおそれがあり、１０μｍ以上になると、各発光部６からの光が接続配線９によって反射されてしまい、外部に照射される光量が低下するおそれがあるので、前述のような範囲に選ぶことによって、接続配線９による接続の信頼性を保持しつつも、外部に照射される光量をできるだけ多くすることができる。
【００２２】
第１および第２共通電極７，８と、接続配線９とは、金属から成り、たとえばＡｕＣｒまたはＡｇ、あるいは、ＡｕＳｂ、ＡｕＳｉまたはＡｕＧｅ等の合金によって形成されている。前述した絶縁層１１は、一導電型半導体層３と、接続配線９および第２共通電極８とが導通することを防止するために形成されるものであって、少なくとも一導電型半導体層３と、接続配線９および第２共通電極８とのそれぞれの間に形成されていればよい。
【００２３】
保護層１２は、接続配線９を保護するために形成され、第１および第２共通電極７，８と少なくとも一部分を露出させた状態で、接続配線９と、絶縁層１１とを覆って形成されている。保護層１２は、発光部６から放射される光を透過する材料によって形成され、ＳｉＮ、ＳｉＯ２またはポリイミドなどから成る。アクリルやエポキシなど透光性を有する合成樹脂からなる。保護層１２は、接続配線９のみを覆って形成されていればよく、絶縁層１１を全て覆う必要はない。
【００２４】
次に発光ダイオードチップ１の製造工程について説明する。図４は、発光ダイオードチップ１の製造工程を示す断面図である。発光ダイオードチップ１は、１つの半導体ウェハを用いて、複数個がまとめて製造されるが、図４では、１つの発光ダイオードチップ１となる部分について図示している。
【００２５】
製造工程を開始すると、まず第１工程では、半導体基板２となる半導体ウェハを準備する。以下、半導体ウェハについても半導体基板２と記載する。
【００２６】
次に第２工程では、半導体基板２の厚み方向の主面２ａ上に、一導電型半導体層３を形成する材料から成る半導体膜２１と、逆導電型半導体層４を形成する材料から成る半導体膜２２とを順次形成する。図４（１）は、第２工程の終了時における発光ダイオードチップ１の断面図である。半導体膜２１，２２は、たとえばＣＶＤ（Chemical Vapor Deposition）法によって形成される。
【００２７】
次に第３工程では、半導体膜２２一部を除去することによって、それぞれ離間した複数の逆導電型半導体層４を形成する。図４（２）は、第３工程の終了時における発光ダイオードチップ１の断面図である。第３工程では、半導体膜２２にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、半導体膜２２のうち前記フォトレジスト膜から露出する部分をエッチングして、互いに離間した複数の逆導電型半導体層４が形成される。第３工程では、複数の逆導電型半導体層４の間を完全に分離するために、半導体膜２２の一部とともに、半導体膜２１の一部を除去する。これによって、一部で厚さの異なる一導電型半導体層３が形成される。
【００２８】
次に第４工程では、絶縁層１１を形成する。図４（３）は、第４工程の終了時における発光ダイオードチップ１の断面図である。第４工程では、一導電型半導体層３と逆導電型半導体層４との積層体に絶縁層１１の材料から成る絶縁膜を積層し、この絶縁膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、絶縁膜のうちフォトレジスト膜から露出する部分をエッチングする。
【００２９】
次に第５工程では、第１および第２共通電極８，９ならびに接続配線９を形成する。図４（４）は、第５工程の終了時における発光ダイオードチップ１の断面図である。第５工程では、絶縁層１１と、一導電型半導体層３および逆導電型半導体層４からそれぞれ露出する部分とに、第１および第２共通電極８，９ならびに接続配線９の材料から成る金属膜を積層し、この金属膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、金属膜のうちフォトレジスト膜から露出する部分をエッチングする。金属膜は、たとえばスパッタリング法によって形成される。
【００３０】
次に第６工程では、保護層１２を形成する。第６工程では、第１および第２共通電極８，９ならびに接続配線９と、絶縁層１１とを覆って、保護層１２の材料から成る保護膜を積層し、この保護膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、保護膜のうちフォトレジスト膜から露出する部分をエッチングする。
【００３１】
次に第７工程では、発光ダイオードチップ１の前駆体をダイシングし、個片化することによって発光ダイオードチップ１が形成される。以上の工程を終了することによって、図２に示すような断面を有する発光ダイオードチップ１を製造することができる。
【００３２】
以上のような発光ダイオードチップ１では、一導電型半導体層３および逆導電型半導体層４は、半導体基板２上に結晶成長によって直接形成されるので、パッケージの小型化に伴って半導体基板２のサイズを小さくしても、半導体基板２上に複数の発光部６を設けることができる。各発光部６は、それぞれ共通の第１および第２共通電極７，８に電気的に接続されているので、第１共通電極７と第２共通電極８とに電圧を印加することによって、並列接続される全ての発光部６の接合部分５において発光が生じるので、各発光部６に電流を分散させて、各発光部６における電流密度の上昇を抑制することができる。これによって、駆動電圧の上昇を抑制することができ、信頼性を向上させることができ、また駆動電流に伴って発光量を増加させることができる。したがって、パッケージのサイズを大きくしなくても、光量を増加させることができ、発光ダイオードチップ１を用いて小型の発光装置を構成することができる。
【００３３】
また発光ダイオードチップ１の製造方法によれば、半導体基板２上に一導電型半導体層３を形成する材料から成る半導体膜２１と、逆導電型半導体層４を形成する材料から成る半導体膜２２とを順次形成して半導体膜２２の一部を除去して、それぞれ離間した複数の逆導電型半導体層４を形成することによって、簡単に半導体基板２上に複数の発光部６を形成することができる。一導電型半導体層３は、各発光部６において共通に接続されているので、第１共通電極７を一導電型半導体層３と電気的に接続することによって、別体で配線を形成することなく、第１共通電極を各発光部に接続することができる。したがって、発光ダイオードチップの製造工程を低減し、また製造に必要な余分な材料を低減して、生産性の向上および生産コストの削減が可能となる。
【００３４】
図５は、本発明の実施の他の形態における発光ダイオードチップ３０の一部を示す平面図である。図５では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態と図１〜図４に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００３５】
本実施の形態における接続配線９は、第２方向Ｙの長さが異なる第１部分３１と第２部分３２とが、第１方向Ｘに連なって形成されている。第１部分３１は、逆導電型半導体層４に積層して形成されており、第２部分３２は、各発光部６の第１方向Ｘの両端部と、発光部６の間の保護層１２とを一体的に覆って形成されている。すなわち第２部分３２は、発光部６の第１方向Ｘにおける側部を覆って形成されている。第２部分３２は、その一部が逆導電型半導体層４に厚み方向Ｚに重なる位置にも形成されている。第１部分３１の幅は、発光部６の第２方向Ｙの幅よりも小さい前述したＷ１に形成され、第１部分３２の幅は、発光部６の第２方向Ｙの幅よりも大きくなるように形成されている。発光部６が設けられる部分、すなわち逆導電型半導体層４が設けられている部分は逆導電型半導体層４が設けられていない部分と比較して突出しており、接続配線９はこのような凹凸部分に形成されることになる。接続配線９に第２部分３２を設けることによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。
【００３６】
また第２部分３２は、発光部６の側方を覆うことになるので、この側方に向かう光を反射することができ、これによって発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。また第２部分３２は、第１方向Ｘの両端部の発光部６の第１方向Ｘの外側の端部にもそれぞれ形成されていており、これによって第１方向Ｘの側方への光の拡散を抑制することができる。
【００３７】
本実施の形態では、図３に示すように、各接続配線９は相互に離間して形成されているが、本発明の実施のさらに他の形態では、各接続配線９の第２部分３２は、相互に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによって複数の接続配線９が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が断絶したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。
【００３８】
図６は、本発明の実施のさらに他の形態における発光ダイオードチップ４０の一部を示す平面図である。図６では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態と図１〜図４に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００３９】
本実施の形態における接続配線９は、第２共通電極８から第１方向Ｘに延びる２つの配線部分４１，４２を備える。配線部分４１，４２は、第２方向Ｙに間隔をあけて形成され、それぞれが各発光部６の逆導電型半導体層４の第２方向Ｙの端部に接続され、逆導電型半導体層４の第２方向Ｙの両端部間には積層されない。このように接続配線９を形成することによって、発光部６の中央部から強く放射される光を接続配線９によって遮ることなく、厚み方向Ｚに取り出すことができ、外部に取り出すことができる光量を増加させることができる。絶縁層１１には、逆導電型半導体層４に積層される部分で、かつ配線部分４１，４２が積層される部分に貫通孔４３がそれぞれ形成されている。各配線部分４１，４２は、発光部６の第２方向Ｙの端部をそれぞれ覆って形成され、逆導電型半導体層４の厚み方向Ｚだけでなく、発光部６の第２方向Ｙの側部を覆って形成される。これによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。また配線部分４１，４２は、発光部６の第２方向Ｙの側方を覆うことになるので、この側方に向かう光を反射することができ、これによって発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。
【００４０】
本実施の形態では、各接続配線９は相互に離間して形成されているが、本発明の実施のさらに他の形態では、各接続配線９の配線部分４１，４２は、第２方向Ｙで相互に隣接する接続配線９の配線部分４１，４２に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによって隣接する接続配線９の配線部分４１，４２が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が断絶したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。
【００４１】
図７は、本発明の実施のさらに他の形態における発光ダイオードチップ５０の一部を示す平面図である。図７では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態と図１〜図４に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、図６に示す実施の形態の発光ダイオードチップ４０において連結部分５１を付加した構成であり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００４２】
本実施の形態における接続配線９は、第２共通電極８から第１方向Ｘに延びる２つの配線部分４１，４２と、配線部分４１，４２を連結する連結部分５１とを含んで構成されている。連結部分５１は、各発光部６の第１方向Ｘの両端部と、発光部６の間の保護層１２とを一体的に覆って形成されている。すなわち連結部分５１は、発光部６の第１方向Ｘにおける側部を覆って形成されている。接続配線９に連結部分５１を設けることによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。また連結部分５１は、発光部６の第１方向Ｘの側方を覆うことになるので、この側方に向かう光を反射することができ、これによって前述の図５および図６に示す実施の形態と比較して、発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。
【００４３】
本実施の形態では、各接続配線９は相互に離間して形成されているが、本発明の実施のさらに他の形態では、各接続配線９の配線部分４１，４２は、第２方向Ｙで相互に隣接する接続配線９の配線部分４１，４２に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによ複数の接続配線９が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が断絶したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。
【００４４】
図８は、本発明の実施のさらに他の形態における発光ダイオードチップ６０の一部を示す断面図である。本実施の形態と図１〜図４に示す前述の実施の形態とでは、基本的に一導電型半導体層３の形状が異なり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００４５】
本実施の形態では、一導電型半導体層３が半導体基板２上で、逆導電型半導体層４とともに島状に形成される。このような一導電型半導体層３は、前述した図４に示す実施の形態の第３工程において、半導体膜２２一部を除去するときに、半導体膜２１の一部を半導体基板２が露出するまで除去すればよい。また本実施の形態では、半導体基板２は、低抵抗を有する。このような半導体基板２は、前述の実施の形態に比べてドーピング濃度を多くすればよい。たとえば半導体基板２における不純物濃度は、１Ｅ＋１８ａｔｏｍｓ／ｃｃ〜１Ｅ＋２０ａｔｏｍｓ／ｃｃ程度に選ばれ、その抵抗値は、１Ｅ-３Ω・ｃｍ〜１Ｅ-４Ω・ｃｍ程度に選ばれている。
【００４６】
このように各発光部６に含まれる一導電型半導体層３が相互に離間して形成されているので、一導電型半導体層３が形成されていない領域では、第１共通電極７および絶縁層１１は、半導体基板２の主面２ａ上に形成される。第１共通電極７は半導体基板２を介して各一導電型半導体層３と電気的に接続されることになる。本実施の形態では、一導電型半導体層３と逆導電型半導体層４とＧａＡｓによって形成し、半導体基板をＳｉによって形成すると、エッチングによって形成するときに、前述の第３工程において、ＧａＡｓのみを選択的にエッチングするエッチング液を用いて半導体基板２が露出するまでエッチングを行えればよいので、エッチング量を細かく制御しなくてもよくなるという利点がある。また本実施の形態は、前述した各実施の形態のいずれの発光ダイオードチップにも適用することができる。
【００４７】
図９は、本発明の実施のさらに他の発光ダイオードチップ７０の構成を模式的に示す斜視図である。図１０は、図９の切断面線Ｂ−Ｂから見た断面図である。なお図９では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態の発光ダイオードチップ７０は、図１〜図４に示す前述の実施の形態の発光ダイオードチップ１の構成に付加して、モールド部７１を備える構成であり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００４８】
モールド部７１は、複数の発光部６を覆って形成される。モールド部７１は、発光部６から放射される光を透過する材料によって形成される。モールド部７１は、略直方体形状、または半導体基板２から離反するにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、前記保護層１２に積層して設けられている。モールド部７１の発光部６から放射される光の屈折率は、保護層１２の屈折率と同等か、それ以下となるように選ばれ、１．４以上２．０未満に選ばれるのが好ましい。モールド部７１は、たとえばエポキシ樹脂材料、アクリル系樹脂材料、またはポリイミドによって形成される。モールド部７１は、光透過性の観点から、エポキシ樹脂材料を用いるのが好ましい。モールド部７１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。
【００４９】
またモールド部７１の厚み方向Ｚの延びる側面７４は、この側面７４に最も近接する発光部６の側部から第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ２内に形成される。前記予め定める範囲Ｌ２は、１μｍ以上２５μｍ未満に選ばれる。また前記側面７４が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°以下に選ばれる。モールド部７１の側面７４は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。
【００５０】
次に発光ダイオードチップ７０の製造工程について説明する。図１１は、発光ダイオードチップ７０の製造工程の一部を示す断面図である。モールド部７１を形成する前までの工程は、前述した図４に示す製造工程と同様であるので、その説明を省略する。すなわち第６工程が終了すると、第７工程に移り、モールド部７１を形成するための樹脂層７２を形成する。図１１（１）は、第７工程の終了時における発光ダイオードチップ６０の断面図である。第７工程では、前述した保護層１２および第１および第２共通電極７，８を覆って、スピンコートによって樹脂を塗布し、予め定める温度でプリベークする。樹脂層７２の厚さは、１００μｍ程度である。
【００５１】
次に第８工程に移り、レジストマスクを形成する。図１１（２）は、第８工程の終了時における発光ダイオードチップ７０の断面図である。第８工程では、前記樹脂層７２に積層して、フォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去して、レジストマスク７３を形成する。
【００５２】
次に第９工程に移り、エッチングを行う。図１１（３）は、第９工程の終了時における発光ダイオードチップ７０の断面図である。第９工程では、樹脂層７２をエッチングして、第１および第２共通電極７，８を露出させる。
【００５３】
次に第１０工程に移り、レジストマスク７３を除去し、第１１工程に移ってポストベークを行った後、第１２工程に移り、発光ダイオードチップ７０をダイシングし、個片化することによって発光ダイオードチップ６０が形成される。以上の工程を終了することによって、図１０に示すような断面を有する発光ダイオードチップ７０を製造することができる。
【００５４】
本実施の形態では、発光ダイオードチップ１の効果に加えて、モールド部７１を設けることによって、各発光部６をより確実に保護することができるとともに、モールド部７１が導光路として機能するため発光部６からの光を厚み方向Ｚで各発光部６が臨む領域により多く照射させることができる。
【００５５】
図１２は、本発明の実施のさらに他の発光ダイオードチップ８０の構成を模式的に示す斜視図である。図１３は、図１１の切断面線Ｃ−Ｃから見た断面図である。図１４は、発光ダイオードチップ８０の平面図である。なお図１１および図１４では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態の発光ダイオードチップ８０は、図１〜図４に示す前述の実施の形態の発光ダイオードチップ１の構成に付加して、モールド部８１を備える構成であり、図９に示す実施の形態の発光ダイオードチップ７０とはモールド部の形状が異なるのみであって、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００５６】
モールド部８１は、複数の発光部６を覆って形成される。モールド部８１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。モールド部８１は、モールド部７１と同様の材料から成る。モールド部８１は、各発光部６上で前記保護層１２に積層して設けられて、各発光部６を個別にモールドする。各モールド部８１は、外表面の一部に、厚み方向Ｚで発光部６に対向する領域の周囲に設けられて、発光部６からの光の少なくとも一部を厚み方向Ｚで発光部６が臨む領域に導く反射面８２を有する。モールド部８１は、略直方体形状、または半導体基板２から離反するにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、その側面８３が、前記反射面８２を形成する。
【００５７】
またモールド部８１の厚み方向Ｚの延びる側面８３は、モールドする発光部６の側部を含み、厚み方向Ｚに延びる仮想円筒面から、第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ３内に形成される。前記予め定める範囲Ｌ３は、１μｍ以上２５μｍ未満に選ばれる。また前記側面８３が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°以下に選ばれる。モールド部８１の側面８３は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。
【００５８】
次に発光ダイオードチップ８０の製造工程について説明する。図１５は、発光ダイオードチップ８０の製造工程の一部を示す断面図である。樹脂層７２を形成する工程までは、前述した図４および図１１に示す製造工程と同様であるので、その説明を省略する。すなわち図１１に示す実施の形態の第７工程が終了すると、第８工程に移り、レジストマスク８５を形成する。図１１（１）は、第８工程の終了時における発光ダイオードチップ８０の前駆体の断面図である。第８工程では、前記樹脂層７２に積層して、フォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去して、レジストマスク８５を形成する。レジストマスク８５は、各発光部６に対応する位置に島状に形成されており、各発光部６の厚み方向Ｚに重なり、厚み方向Ｚから見た平面視において発光部６よりも大きくなるように設けられている。
【００５９】
次に第９工程に移り、エッチングを行う。図１５（２）は、第９工程の終了時における発光ダイオードチップ８０の前駆体の断面図である。第９工程では、樹脂層７２をエッチングして、第１および第２共通電極７，８を露出させるとともに、各発光部６の間で保護層１２が露出して、樹脂層７２が分断する。
【００６０】
次に第１０工程に移り、レジストマスクを除去し、第１１工程に移ってポストベークを行った後、第１２工程に移り、発光ダイオードチップ８０の前駆体をダイシングし、個片化することによって発光ダイオードチップ８０が形成される。以上の工程を終了することによって、図１２に示すような断面を有する発光ダイオードチップ８０を製造することができる。
【００６１】
以上のように発光ダイオードチップ８０では、各発光部６からの光は周囲に拡散し、モールド部８１を透過して外部に放射されるが、各発光部６からの光のうちの一部はモールド部８１の側面８３において反射される。この側面８３が、発光部６からの光の少なくとも一部を発光部６が臨む領域に導く反射面８２となるので、外部に取り出せなかった光、および厚み方向Ｚで各発光部６が臨む領域に照射されなかった光を、各発光部６が臨む領域に取り出すことができる。したがって、従来の発光ダイオードチップよりも、同じ駆動電流でより多くの光を発光部が臨む領域に取り出すことができ、パッケージサイズを大きくすることなく、利用可能な光量を増加することができる。また各発光部６が個別にモールドされることによって、発光部６と反射面８２とを近接して設けることができ、それぞれの反射面８２の形状を、モールドしている発光部６からの光のみを反射する構成とすればよいので、反射面８２の設計を行いやすくすることができる。
【００６２】
また本実施の形態の発光ダイオードチップ８０の製造方法によれば、発光ダイオードチップ８０の反射面８２は、樹脂層７２の一部を取り除いて形成されるので、樹脂層７２によって発光部６をモールドするときに同時に形成することができ、工定数を増加させることなく、発光部６が臨む領域により多くの光を取り出すことができる発光ダイオードチップを製造することができる。
【００６３】
図１６は、本発明の実施のさらに他の発光ダイオードチップ９０の構成を模式的に示す斜視図である。図１７は、図１６の切断面線Ｄ−Ｄから見た断面図である。なお図１６では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態の発光ダイオードチップ９０は、図１〜図４に示す前述の実施の形態の発光ダイオードチップ１の構成に付加して、モールド部９１を備える構成であり、図９および図１１に示す実施の形態の発光ダイオードチップ７０，８０とはモールド部の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００６４】
モールド部９１は、複数の発光部６を一体的に覆って形成される。モールド部９１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。モールド部９１は、モールド部７１，８１と同様の材料から成る。モールド部９１は、各発光部６上で前記保護層１２に積層して設けられて、各発光部６を一体的にモールドする。モールド部９１は、外表面の一部に、厚み方向Ｚで発光部６に対向する領域の周囲に設けられて、発光部６からの光の少なくとも一部を厚み方向Ｚで発光部６が臨む領域に導く反射面９２を有する。モールド部９１は、略直方体形状、または半導体基板２から離反するにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、その遊端部９３が複数に分割されている。前記遊端部９３には、第１および第２方向Ｘ，Ｙに沿ってそれぞれ延びる溝９４が形成されており、各溝９４は、各発光部６の間領域に臨んで形成されている。言い換えればモールド部９１は、モールド部８１の基端部９７側を一体に形成した形状である。
【００６５】
モールド部９１は、前述したモールド部７１，８１と同様の材料から成る。またモールド部９１の外方に臨む側面９５と、前記溝９４に臨む側面９６とは、モールドする発光部６の側部を含み、厚み方向Ｚに延びる仮想円筒面から、第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ３内に形成される。また前記側面９６が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°以下に選ばれる。モールド部９１の各側面９５，９６は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。
【００６６】
また本実施の形態の発光ダイオードチップ９０は、前述した実施の形態の発光ダイオードチップ８０と同様の工程で製造することができ、第９工程におけるエッチングにおいて樹脂層７２のうちの除去する部分を調整すればよい。このような構成であっても、発光ダイオードチップ８０と同様の効果を達成することができる。また前記溝９２の深さは、モールド部９１の厚み方向Ｚの大きさの４０％程度に形成されるほうが望ましい。また各発光部６が一体的にモールドされることによって、モールド部９１の強度が低下してしまうことを抑制することができる。
【００６７】
前述した各実施の形態の発光ダイオードチップでは、発光部６を８個形成しているが、発光部６の数は８個に限らず複数個であればよく、発光部６が第１方向Ｘに複数並んで配列される構成であればよい。また本発明の実施のさらに他の形態では、前述した各実施の形態のいずれにおいてもモールド部７１，８１，９１のいずれかを設ける構成とすることができ、これによってモールド部７１，８１，９１が設けられる構成と同様の効果を達成することができる。
【００６８】
図１８は、発光ダイオードチップ７０を複数備える発光装置１００の斜視図である。発光装置１００は、基板１０１上の一表面１０１ａにダイボンドによって複数の発光ダイオードチップ７０を実装して構成される。各発光ダイオードチップ７０は、第１および第２方向Ｘ，Ｙに所定の間隔をあけて配列される。本実施の形態では、４つの発光ダイオードチップ７０が基板１０１上に設けられている。基板１０１は、たとえばＳｉから成り、ヒートシンクとして機能する。また各発光ダイオードチップ７０は、図示しないボンディングワイヤによって、直列または並列となるように接続される。並列に接続する場合には、第２方向Ｙに隣接する発光ダイオードチップ７０の第１共通電極７を相互に接続し、並列に接続する場合には、第１方向Ｘに隣接する発光ダイオードチップ７０の第１共通電極７を相互に接続すればよい。第１および第２共通電極７，８は、前記ボンディングワイヤを介して、実装基板に形成される接続部にそれぞれ電気的に接続される。
【００６９】
本実施の形態では、発光装置１００は、前述した発光ダイオードチップ７０を基板１０１に実装しているが、基板１０１に実装される発光ダイオードチップは、発光ダイオードチップ７０に限らず、前述のいずれの実施の形態の発光ダイオードチップであってもよい。
【００７０】
以下に実施例と比較例とについて説明する。
（実施例）
前述した実施の形態の発光ダイオードチップ８０と同様の構成を有し、発光部６を４個有する発光ダイオードチップ８０ａ（実施例１）と、発光部６を１２個有する発光ダイオードチップ８０ｂ（実施例２）を形成した。図１９および図２０は、それぞれ実施例における発光ダイオードチップ８０ａ，８０ｂの平面図である。発光ダイオードチップ８０ａ，８０ｂは、発光部６の数と発光部６の大きさが異なるのみであって、その他の構成は同様である。半導体基板２をｎ型のＳｉによって形成し、その第１方向Ｘの大きさを６００μｍとし、第２方向Ｙの大きさを３００μｍとし、厚み方向Ｚの大きさを１００μｍとした。一導電型半導体層３は、ｎ型のＧａＡｓによって形成し、逆導電型半導体層４は、ｐ型のＧａＡｓによって形成した。発光部分５の接合面１５の大きさは、発光ダイオードチップ８０ａでは、一辺が１００μｍの正方形となるように形成し、発光ダイオードチップ８０ｂでは、一辺が６０μｍの正方形となるように形成したまた接続配線９の第２方向Ｙの幅Ｗ１は、５μｍとなるように形成した。また第１方向Ｘに隣接する逆導電型半導体層４の間隔Ｔ１と、第２方向Ｙに隣接する逆導電型半導体層４の間隔Ｔ２とは、発光ダイオードチップ８０ａでは、２０μｍとなるように形成し、発光ダイオードチップ８０ｂでは、２０μｍとなるように形成した。
【００７１】
またモールド部８１は、第１方向Ｘが４００μｍとなり、第２方向Ｙが３００μｍとなり、厚み方向Ｚが１００μｍとなるように形成した。
【００７２】
（比較例）
また比較例として、発光素子を１つだけ備える従来の技術の発光ダイオードチップ１１０を形成した。図２１は、発光ダイオードチップ１１０の平面図である。発光ダイオードチップ１１０では、小型基板１１１にＬＥＤ素子１１２をダイボンドして、ＬＥＤ素子の表面と、小型基板１１１に形成される接続部とをボンディングワイヤ１１３によって接続した。小型基板１１１の平面視における寸法は、１０００μｍ×６００μｍとした。ＬＥＤ素子１１２を構成する半導体層の層厚および物性は、発光部６に含まれる一導電型半導体層と逆導電型半導体層との層厚および物性と等しくなるように形成されている。またＬＥＤ素子１１２は、直方体形状に形成され、厚み方向に垂直な方向における寸法は、一辺が１００μｍの正方形となるように形成した。ボンディングワイヤ１１３は、２０μｍ〜３０μｍのものを用い、ＬＥＤ素子１１２との接触部分の直径が８０μｍ程度となるように形成した。また小型基板１１１は、比較例のモールド部と同様の物性の樹脂によって、小型基板１１１の一表面の全面を覆って、外径が直方体形状となるようにモールドした。
【００７３】
図２２は、実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、電流電圧特性を示すグラフである。図２２のグラフの横軸は電圧（単位：Ｖ）を表し、グラフの縦軸は電流（単位：ｍＡ）を表す。図２２を見ると分かるように、本実施例の発光ダイオードチップ８０ａ，８０ｂでは、比較例の発光ダイオードチップ１１０と比較して、定電圧で大電流を流すことができる。したがって、駆動電流を増加させるときに駆動電圧の増加が抑制されることが判る。
【００７４】
図２３は、実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、駆動電流と発光する光の波長との関係を示すグラフである。図２３のグラフの横軸は駆動電流（単位：ｍＡ）を表し、グラフの縦軸は波長（単位：ｎｍ）を表す。図２３を見ると判るように、本実施例の発光ダイオードチップ８０ａ，８０ｂでは、比較例の発光ダイオードチップ１１０と比較して、駆動電流を増加したときの波長の変化が小さい。したがって、駆動電流の増減に対して、安定した波長の光を放射させることができ、本実施例の発光ダイオードチップ８０ａ，８０ｂは、光源として信頼性が高いことが判る。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の一形態の発光ダイオードチップ１の構成を模式的に示す斜視図である。
【図２】図１の切断面線Ａ−Ａから見た断面図である。
【図３】発光ダイオードチップ１の平面図である。
【図４】発光ダイオードチップ１の製造工程を示す断面図である。
【図５】本発明の実施の他の形態における発光ダイオードチップ３０の一部を示す平面図である。
【図６】本発明の実施のさらに他の形態における発光ダイオードチップ４０の一部を示す平面図である。
【図７】本発明の実施のさらに他の形態における発光ダイオードチップ５０の一部を示す平面図である。
【図８】本発明の実施のさらに他の形態における発光ダイオードチップ６０の一部を示す断面図である。
【図９】本発明の実施のさらに他の発光ダイオードチップ７０の構成を模式的に示す斜視図である。
【図１０】図９の切断面線Ｂ−Ｂから見た断面図である。
【図１１】発光ダイオードチップ７０の製造工程の一部を示す断面図である。
【図１２】本発明の実施のさらに他の発光ダイオードチップ８０の構成を模式的に示す斜視図である。
【図１３】図１１の切断面線Ｃ−Ｃから見た断面図である。
【図１４】発光ダイオードチップ８０の平面図である。
【図１５】発光ダイオードチップ８０の製造工程の一部を示す断面図である。
【図１６】本発明の実施のさらに他の発光ダイオードチップ９０の構成を模式的に示す斜視図である。
【図１７】図１６の切断面線Ｄ−Ｄから見た断面図である。
【図１８】発光ダイオードチップ７０を複数備える発光装置１００の斜視図である。
【図１９】実施例における発光ダイオードチップ８０ａの平面図である。
【図２０】実施例における発光ダイオードチップ８０ａの平面図である。
【００７６】
【図２１】比較例の発光ダイオードチップ１１０の平面図である。
【図２２】実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、電流電圧特性を示すグラフである。
【図２３】実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、駆動電流と発光する光の波長との関係を示すグラフである。
【符号の説明】
【００７７】
１，３０，４０，５０，６０，７０，８０，９０ 発光ダイオードチップ
２ 半導体基板
３ 一導電型半導体層
４ 逆導電型半導体層
５ 接合部分
６ 発光部
７ 第１共通電極
８ 第２共通電極
９ 接続配線
３１ 第１部分
３２ 第２部分
４１ 配線部分
５１ 連結部分
７１，８１，９１ モールド部
８２，９２ 反射面
７４，８３，９５ 側面
１００ 発光装置
【技術分野】
【０００１】
本発明は、照明、露光などに用いられる発光ダイオードチップおよびその製造方向に関する。
【背景技術】
【０００２】
発光ダイオード素子は発光電力効率に優れるため、信号表示用のほか、高輝度の照明装置としても用いられている。従来の技術として、発光ダイオード（Light Emitting Diode：略称ＬＥＤ）素子を取り扱いが容易な小型パッケージに封止した発光ダイオードチップが知られている（たとえば、特許文献１参照）。このような、発光ダイオードチップでは、小型基板上に複数のＬＥＤ素子をダイボンドペースト材によって搭載している。そして、各ＬＥＤ素子のアノード側またはカソード側をワイヤボンディングによって共通の電極に電気的に接続している。
【０００３】
【特許文献１】特開２００６−３３９５４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、パッケージの小型化が進むに伴い、ＬＥＤ素子のサイズもより小さいものが求められている。たとえば、６００μｍ×３００μｍ程度のパッケージには、従来のようなワイヤボンディングによって素子を電極で個別に接続する技術では、複数のＬＥＤ素子を搭載することが難しく、ＬＥＤ素子は１つしか搭載することができない。このような小型の発光ダイオード装置においては、電流密度が大きくなるため駆動電流が大きくなって信頼性が低下し、また駆動電圧が大きくなるという問題がある。また駆動電流を上昇させても、発光量の増加は見込めないという問題がある。
【０００５】
そこで本発明は前記問題に鑑み、パッケージのサイズを大きくすることなく、発光部分の面積を大きくして、駆動電圧の上昇を抑制し、信頼性を向上することができる発光ダイオードチップおよびその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る発光ダイオードチップは、半導体基板と、
該半導体基板上に形成される一導電型半導体層と、該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、前記接合部分が離間して設けられる複数の発光部と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記一導電型半導体層と電気的に接続される第１共通電極と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記逆導電型半導体層と電気的に接続される第２共通電極と、を含むことを特徴とする。
【０００７】
また本発明に係る発光ダイオードチップの製造方法は、半導体基板を準備する工程と、
前記半導体基板上に、一導電型半導体層と、逆導電型半導体層とを順次形成する工程と、
前記逆導電型半導体層の一部を除去することによって、それぞれ離間した複数の逆導電型半導体層を形成する工程と、
前記一導電型半導体層と電気的に接続される第１共通電極と、前記複数の逆導電型半導体層と電気的に並列に接続される第２共通電極とを形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明の発光ダイオードチップによれば、半導体基板上に形成される一導電型半導体層と、この一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれ含む複数の発光部が、互いに離間した状態で設けられている。一導電型半導体層および逆導電型半導体層は、半導体基板上に結晶成長などによって直接形成されるので、パッケージの小型化に伴って半導体基板のサイズを小さくしても、半導体基板上に複数の発光部を設けることができる。各発光部は、それぞれ共通の第１共通電極および第２共通電極に電気的に接続されているので、第１共通電極と第２共通電極とに電圧を印加することによって、並列接続される全ての発光部の接合部分において発光が生じるので、各発光部に電流を分散させて、各発光部における電流密度の上昇を抑制することができる。これによって、駆動電圧の上昇を抑制することができ、信頼性を向上させることができ、また駆動電流に伴って発光量を増加させることができる。
【０００９】
本発明の発光ダイオードチップの製造方法によれば、半導体基板上に一導電型半導体層と、逆導電型半導体層とを順次積層して、前記逆導電型半導体層の一部を除去して、それぞれ離間した複数の逆導電型半導体層を形成することによって、簡単に半導体基板上に複数の発光部を形成することができる。
【００１０】
一導電型半導体層は、各発光部において共通に接続されているので、第１共通電極を一導電型半導体層と電気的に接続することによって、別体で配線を形成することなく、第１共通電極を各発光部に接続することができる。したがって、発光ダイオードチップの製造工程を低減し、また製造に必要な余分な材料を低減して、生産性の向上および生産コストの削減が可能となる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の実施の一形態の発光ダイオードチップ１の構成を模式的に示す斜視図である。図２は、図１の切断面線Ａ−Ａから見た断面図である。図３は、発光ダイオードチップ１の平面図である。なお図１および図３では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。
【００１２】
発光ダイオードチップ１は、半導体基板２と、半導体基板２上に形成される一導電型半導体層３と、一導電型半導体層３に積層される逆導電型半導体層４との接合部分５をそれぞれが含み、接合部分５が島状に設けられる複数の発光部６と、半導体基板２上に設けられ、各発光部６に含まれる一導電型半導体層３と電気的に接続される第１共通電極７と、半導体基板２上に設けられ、各発光部６に含まれる逆導電型半導体層４と電気的に接続される第２共通電極８と、第２共通電極８および各発光部６に含まれる逆導電型半導体層４とを電気的に接続する接続配線９とを含んで構成される。本実施の形態では、発光部６の数は８つに選ばれている。発光ダイオードチップ１は、絶縁層１１および保護層１２をさらに備える。
【００１３】
半導体基板２は、高抵抗または絶縁性を有する。半導体基板２は、たとえばシリコン（Ｓｉ）またはガリウム砒素（ＧａＡｓ）によって形成される。半導体基板２は、一導電型の不純物がドーピングされた一導電型のＳｉまたはＧａＡｓによって形成されてもよく、ノンドープのＳｉまたはＧａＡｓによって形成されてもよい。半導体基板２は直方体の板形状に形成される。半導体基板２をＳｉによって形成する場合には、ＧａＡｓによって形成する場合と比較して、加工しやすく、安価であり、放熱性を向上させることができる。
【００１４】
一導電型半導体層３は、半導体基板２の厚み方向Ｚの一方の主面２ａの全面に積層して形成される。一導電型半導体層３は、一導電型の不純物がドーピングされた一導電型のＧａＡｓによって形成される。一導電型半導体層３のうち発光部６を構成する部分では、発光部６を構成しない部分と比較して厚さが大きく形成される。この一導電型半導体層３の厚さが部分的に異なるのは、後述する製造プロセス上において生じるものであり、一導電型半導体層３の厚さは均一に形成されていてもよい。
【００１５】
逆導電型半導体層４は、一導電型半導体層３の厚み方向Ｚの一方に積層され、前記厚さが大きい部分に設けられる。逆導電型半導体層４は、たとえば逆導電型の不純物がドーピングされた逆導電型のＧａＡｓによって形成される。複数の逆導電型半導体層４は、相互に間隔をあけて島状に形成されており、前記厚み方向Ｚに垂直で、かつ相互に垂直であって、主面２ａの周縁辺の各辺に平行または垂直な第１方向Ｘおよび第２方向Ｙに離間して形成されている。本実施の形態では、第１方向Ｘを半導体基板２の主面２ａの長手方向とし、第２方向Ｙを半導体基板２の主面２ａの短手方向とする。複数の逆導電型半導体層４は、複数の列に並んで配列され、マトリクス状に設けられる。第１方向Ｘに隣接する逆導電型半導体層４の間隔Ｔ１と、第２方向Ｙに隣接する逆導電型半導体層４の間隔Ｔ２とは、たとえば１μｍ以上１０μｍ未満に選ばれる。本実施の形態では、第１方向Ｘに４つ配列され、第２方向Ｙに２つ配列されている。逆導電型半導体層４は、第１方向Ｘの両端部１３を除く領域に形成される。
【００１６】
一導電型半導体層３と一導電型半導体層３に積層される逆導電型半導体層４との接合部分５を含む発光部６は、ＰＮ接合のダイオード素子を構成している。本実施の形態では、一導電型は、Ｎ型であり、逆導電型は、Ｐ型としているが、一導電型が、Ｐ型であり、逆導電型が、Ｎ型に選ばれていてもよい。また半導体基板２をＳｉによって形成し、一導電型半導体層３および逆導電型半導体層４をＧａＡｓによって形成すると、ＳｉとＧａＡｓとの格子定数の相違によって一導電型半導体層３および逆導電型半導体層４にひずみが生じ、半導体基板２をＧａＡｓによって形成する場合よりも、一導電型半導体層３および逆導電型半導体層４におけるバンドギャップが狭くなり、放射される光の波長が低波長側に２０ｎｍ程度シフトする。たとえば８５０ｎｍの波長の光を放射させる場合には、ＡｌＧａＡｓが用いられているが、半導体基板２をＳｉによって形成し、一導電型半導体層３および逆導電型半導体層４をＧａＡｓによって形成するだけで、同様に８５０ｎｍ程度の波長の光を放射する発光部６を形成することができ、酸化し易いＡｌを含む材料を用いる必要がなくなるので、製造プロセスにおける手間を低減することができる。
【００１７】
一導電型半導体層３および複数の逆導電型半導体層４には、前記発光部６のうち逆導電型半導体層４の一表面４ａの中央部と、半導体基板２の第１方向Ｘにおける端部１３のうち一方の端部１３ａとを除く領域に、絶縁層１１が積層されている。絶縁層１１は、電気絶縁性を有し、かつ発光部６から放射される光を透過する材料によって形成され、窒化シリコン（ＳｉＮ）、酸化シリコン（ＳｉＯ２）またはポリイミドなどから成る。
【００１８】
第１共通電極７は、半導体基板２の第１方向Ｘにおける一方の端部１３ａに設けられ、前記絶縁層１１が設けられていない領域で、一導電型半導体層３に接触して設けられる。第１共通電極７は、半導体基板２の第１方向Ｘにおける両端部間にわたって形成されている。第１共通電極７が一導電型半導体層３に接触して設けられ、各発光部６に含まれる一導電型半導体層３が連なって形成されているので、電流が一導電型半導体層３を流れるので、半導体基板２を介して電流を流す場合と比較して、電流が流れやすく発光ダイオードチップ１における発熱を抑制することができる。一導電型半導体層３の不純物濃度は、１Ｅ＋１７ａｔｏｍｓ／ｃｃ〜１Ｅ＋１９ａｔｏｍｓ／ｃｃ程度に選ばれている。
【００１９】
第２共通電極８は、半導体基板２の第１方向Ｘにおける他方の端部１３ｂに設けられ、前記絶縁層１１に積層して設けられる。第２共通電極８は、半導体基板２の第１方向Ｘにおける両端部間にわたって形成されている。しがたって第１および第２共通電極８間に、前記複数の発光部６が設けられている。
【００２０】
接続配線９は複数形成されており、各接続配線９は逆導電型半導体層４および絶縁層１１に積層して設けられ、それぞれ第２共通電極８に接続されている。各接続配線９は、第２共通電極８から第１方向Ｘに沿って延び、第１方向Ｘに並ぶ複数の発光部６の逆導電型半導体層４にそれぞれ接続される。発光部６のうち逆導電型半導体層４の一表面４ａの中央部は、絶縁層１１に形成される貫通孔１４から露出する。前記貫通孔１４に接続配線９の一部が形成されて、接続配線９は各逆導電型半導体層４と接触する。このように接続配線９によって複数の発光部６の逆導電型半導体層４を並列に接続することによって、各発光部６と第２共通電極８とを個別に接続する場合と比較して、配線の数および面積を小さくすることができる。
【００２１】
各発光部６の一導電型半導体層３と逆導電型半導体層４との接合面１５の大きさは、一辺がＬ１の正方形となるように形成される。前記Ｌ１は、たとえば１００μｍ程度に選ばれる。接続配線９の第２方向Ｙの幅Ｗ１は、Ｌ１の２％以上１０％未満に選ばれる。接続配線９の幅が２μｍ未満になると接続配線の断線するおそれがあり、１０μｍ以上になると、各発光部６からの光が接続配線９によって反射されてしまい、外部に照射される光量が低下するおそれがあるので、前述のような範囲に選ぶことによって、接続配線９による接続の信頼性を保持しつつも、外部に照射される光量をできるだけ多くすることができる。
【００２２】
第１および第２共通電極７，８と、接続配線９とは、金属から成り、たとえばＡｕＣｒまたはＡｇ、あるいは、ＡｕＳｂ、ＡｕＳｉまたはＡｕＧｅ等の合金によって形成されている。前述した絶縁層１１は、一導電型半導体層３と、接続配線９および第２共通電極８とが導通することを防止するために形成されるものであって、少なくとも一導電型半導体層３と、接続配線９および第２共通電極８とのそれぞれの間に形成されていればよい。
【００２３】
保護層１２は、接続配線９を保護するために形成され、第１および第２共通電極７，８と少なくとも一部分を露出させた状態で、接続配線９と、絶縁層１１とを覆って形成されている。保護層１２は、発光部６から放射される光を透過する材料によって形成され、ＳｉＮ、ＳｉＯ２またはポリイミドなどから成る。アクリルやエポキシなど透光性を有する合成樹脂からなる。保護層１２は、接続配線９のみを覆って形成されていればよく、絶縁層１１を全て覆う必要はない。
【００２４】
次に発光ダイオードチップ１の製造工程について説明する。図４は、発光ダイオードチップ１の製造工程を示す断面図である。発光ダイオードチップ１は、１つの半導体ウェハを用いて、複数個がまとめて製造されるが、図４では、１つの発光ダイオードチップ１となる部分について図示している。
【００２５】
製造工程を開始すると、まず第１工程では、半導体基板２となる半導体ウェハを準備する。以下、半導体ウェハについても半導体基板２と記載する。
【００２６】
次に第２工程では、半導体基板２の厚み方向の主面２ａ上に、一導電型半導体層３を形成する材料から成る半導体膜２１と、逆導電型半導体層４を形成する材料から成る半導体膜２２とを順次形成する。図４（１）は、第２工程の終了時における発光ダイオードチップ１の断面図である。半導体膜２１，２２は、たとえばＣＶＤ（Chemical Vapor Deposition）法によって形成される。
【００２７】
次に第３工程では、半導体膜２２一部を除去することによって、それぞれ離間した複数の逆導電型半導体層４を形成する。図４（２）は、第３工程の終了時における発光ダイオードチップ１の断面図である。第３工程では、半導体膜２２にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、半導体膜２２のうち前記フォトレジスト膜から露出する部分をエッチングして、互いに離間した複数の逆導電型半導体層４が形成される。第３工程では、複数の逆導電型半導体層４の間を完全に分離するために、半導体膜２２の一部とともに、半導体膜２１の一部を除去する。これによって、一部で厚さの異なる一導電型半導体層３が形成される。
【００２８】
次に第４工程では、絶縁層１１を形成する。図４（３）は、第４工程の終了時における発光ダイオードチップ１の断面図である。第４工程では、一導電型半導体層３と逆導電型半導体層４との積層体に絶縁層１１の材料から成る絶縁膜を積層し、この絶縁膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、絶縁膜のうちフォトレジスト膜から露出する部分をエッチングする。
【００２９】
次に第５工程では、第１および第２共通電極８，９ならびに接続配線９を形成する。図４（４）は、第５工程の終了時における発光ダイオードチップ１の断面図である。第５工程では、絶縁層１１と、一導電型半導体層３および逆導電型半導体層４からそれぞれ露出する部分とに、第１および第２共通電極８，９ならびに接続配線９の材料から成る金属膜を積層し、この金属膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、金属膜のうちフォトレジスト膜から露出する部分をエッチングする。金属膜は、たとえばスパッタリング法によって形成される。
【００３０】
次に第６工程では、保護層１２を形成する。第６工程では、第１および第２共通電極８，９ならびに接続配線９と、絶縁層１１とを覆って、保護層１２の材料から成る保護膜を積層し、この保護膜にフォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去し、保護膜のうちフォトレジスト膜から露出する部分をエッチングする。
【００３１】
次に第７工程では、発光ダイオードチップ１の前駆体をダイシングし、個片化することによって発光ダイオードチップ１が形成される。以上の工程を終了することによって、図２に示すような断面を有する発光ダイオードチップ１を製造することができる。
【００３２】
以上のような発光ダイオードチップ１では、一導電型半導体層３および逆導電型半導体層４は、半導体基板２上に結晶成長によって直接形成されるので、パッケージの小型化に伴って半導体基板２のサイズを小さくしても、半導体基板２上に複数の発光部６を設けることができる。各発光部６は、それぞれ共通の第１および第２共通電極７，８に電気的に接続されているので、第１共通電極７と第２共通電極８とに電圧を印加することによって、並列接続される全ての発光部６の接合部分５において発光が生じるので、各発光部６に電流を分散させて、各発光部６における電流密度の上昇を抑制することができる。これによって、駆動電圧の上昇を抑制することができ、信頼性を向上させることができ、また駆動電流に伴って発光量を増加させることができる。したがって、パッケージのサイズを大きくしなくても、光量を増加させることができ、発光ダイオードチップ１を用いて小型の発光装置を構成することができる。
【００３３】
また発光ダイオードチップ１の製造方法によれば、半導体基板２上に一導電型半導体層３を形成する材料から成る半導体膜２１と、逆導電型半導体層４を形成する材料から成る半導体膜２２とを順次形成して半導体膜２２の一部を除去して、それぞれ離間した複数の逆導電型半導体層４を形成することによって、簡単に半導体基板２上に複数の発光部６を形成することができる。一導電型半導体層３は、各発光部６において共通に接続されているので、第１共通電極７を一導電型半導体層３と電気的に接続することによって、別体で配線を形成することなく、第１共通電極を各発光部に接続することができる。したがって、発光ダイオードチップの製造工程を低減し、また製造に必要な余分な材料を低減して、生産性の向上および生産コストの削減が可能となる。
【００３４】
図５は、本発明の実施の他の形態における発光ダイオードチップ３０の一部を示す平面図である。図５では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態と図１〜図４に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００３５】
本実施の形態における接続配線９は、第２方向Ｙの長さが異なる第１部分３１と第２部分３２とが、第１方向Ｘに連なって形成されている。第１部分３１は、逆導電型半導体層４に積層して形成されており、第２部分３２は、各発光部６の第１方向Ｘの両端部と、発光部６の間の保護層１２とを一体的に覆って形成されている。すなわち第２部分３２は、発光部６の第１方向Ｘにおける側部を覆って形成されている。第２部分３２は、その一部が逆導電型半導体層４に厚み方向Ｚに重なる位置にも形成されている。第１部分３１の幅は、発光部６の第２方向Ｙの幅よりも小さい前述したＷ１に形成され、第１部分３２の幅は、発光部６の第２方向Ｙの幅よりも大きくなるように形成されている。発光部６が設けられる部分、すなわち逆導電型半導体層４が設けられている部分は逆導電型半導体層４が設けられていない部分と比較して突出しており、接続配線９はこのような凹凸部分に形成されることになる。接続配線９に第２部分３２を設けることによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。
【００３６】
また第２部分３２は、発光部６の側方を覆うことになるので、この側方に向かう光を反射することができ、これによって発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。また第２部分３２は、第１方向Ｘの両端部の発光部６の第１方向Ｘの外側の端部にもそれぞれ形成されていており、これによって第１方向Ｘの側方への光の拡散を抑制することができる。
【００３７】
本実施の形態では、図３に示すように、各接続配線９は相互に離間して形成されているが、本発明の実施のさらに他の形態では、各接続配線９の第２部分３２は、相互に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによって複数の接続配線９が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が断絶したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。
【００３８】
図６は、本発明の実施のさらに他の形態における発光ダイオードチップ４０の一部を示す平面図である。図６では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態と図１〜図４に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００３９】
本実施の形態における接続配線９は、第２共通電極８から第１方向Ｘに延びる２つの配線部分４１，４２を備える。配線部分４１，４２は、第２方向Ｙに間隔をあけて形成され、それぞれが各発光部６の逆導電型半導体層４の第２方向Ｙの端部に接続され、逆導電型半導体層４の第２方向Ｙの両端部間には積層されない。このように接続配線９を形成することによって、発光部６の中央部から強く放射される光を接続配線９によって遮ることなく、厚み方向Ｚに取り出すことができ、外部に取り出すことができる光量を増加させることができる。絶縁層１１には、逆導電型半導体層４に積層される部分で、かつ配線部分４１，４２が積層される部分に貫通孔４３がそれぞれ形成されている。各配線部分４１，４２は、発光部６の第２方向Ｙの端部をそれぞれ覆って形成され、逆導電型半導体層４の厚み方向Ｚだけでなく、発光部６の第２方向Ｙの側部を覆って形成される。これによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。また配線部分４１，４２は、発光部６の第２方向Ｙの側方を覆うことになるので、この側方に向かう光を反射することができ、これによって発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。
【００４０】
本実施の形態では、各接続配線９は相互に離間して形成されているが、本発明の実施のさらに他の形態では、各接続配線９の配線部分４１，４２は、第２方向Ｙで相互に隣接する接続配線９の配線部分４１，４２に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによって隣接する接続配線９の配線部分４１，４２が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が断絶したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。
【００４１】
図７は、本発明の実施のさらに他の形態における発光ダイオードチップ５０の一部を示す平面図である。図７では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態と図１〜図４に示す前述の実施の形態とでは、接続配線９の形状が異なるのみであり、図６に示す実施の形態の発光ダイオードチップ４０において連結部分５１を付加した構成であり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００４２】
本実施の形態における接続配線９は、第２共通電極８から第１方向Ｘに延びる２つの配線部分４１，４２と、配線部分４１，４２を連結する連結部分５１とを含んで構成されている。連結部分５１は、各発光部６の第１方向Ｘの両端部と、発光部６の間の保護層１２とを一体的に覆って形成されている。すなわち連結部分５１は、発光部６の第１方向Ｘにおける側部を覆って形成されている。接続配線９に連結部分５１を設けることによって、段差が形成されている部分において、接続配線９の接続の信頼性を向上させることができる。また連結部分５１は、発光部６の第１方向Ｘの側方を覆うことになるので、この側方に向かう光を反射することができ、これによって前述の図５および図６に示す実施の形態と比較して、発光部６から厚み方向Ｚに向かう光をより多く取り出せるようになる。
【００４３】
本実施の形態では、各接続配線９は相互に離間して形成されているが、本発明の実施のさらに他の形態では、各接続配線９の配線部分４１，４２は、第２方向Ｙで相互に隣接する接続配線９の配線部分４１，４２に連なって形成されてもよい。具体的には、第２共通電極８以外の場所で各接続配線を電気的に接続する接続部を備えていてもよい。これによ複数の接続配線９が、第２共通電極８を介さなくても電気的に接続され、１つの接続配線９の一部が断絶したとしても、接続部から電流を供給することができ、信頼性を向上させることができる。
【００４４】
図８は、本発明の実施のさらに他の形態における発光ダイオードチップ６０の一部を示す断面図である。本実施の形態と図１〜図４に示す前述の実施の形態とでは、基本的に一導電型半導体層３の形状が異なり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００４５】
本実施の形態では、一導電型半導体層３が半導体基板２上で、逆導電型半導体層４とともに島状に形成される。このような一導電型半導体層３は、前述した図４に示す実施の形態の第３工程において、半導体膜２２一部を除去するときに、半導体膜２１の一部を半導体基板２が露出するまで除去すればよい。また本実施の形態では、半導体基板２は、低抵抗を有する。このような半導体基板２は、前述の実施の形態に比べてドーピング濃度を多くすればよい。たとえば半導体基板２における不純物濃度は、１Ｅ＋１８ａｔｏｍｓ／ｃｃ〜１Ｅ＋２０ａｔｏｍｓ／ｃｃ程度に選ばれ、その抵抗値は、１Ｅ-３Ω・ｃｍ〜１Ｅ-４Ω・ｃｍ程度に選ばれている。
【００４６】
このように各発光部６に含まれる一導電型半導体層３が相互に離間して形成されているので、一導電型半導体層３が形成されていない領域では、第１共通電極７および絶縁層１１は、半導体基板２の主面２ａ上に形成される。第１共通電極７は半導体基板２を介して各一導電型半導体層３と電気的に接続されることになる。本実施の形態では、一導電型半導体層３と逆導電型半導体層４とＧａＡｓによって形成し、半導体基板をＳｉによって形成すると、エッチングによって形成するときに、前述の第３工程において、ＧａＡｓのみを選択的にエッチングするエッチング液を用いて半導体基板２が露出するまでエッチングを行えればよいので、エッチング量を細かく制御しなくてもよくなるという利点がある。また本実施の形態は、前述した各実施の形態のいずれの発光ダイオードチップにも適用することができる。
【００４７】
図９は、本発明の実施のさらに他の発光ダイオードチップ７０の構成を模式的に示す斜視図である。図１０は、図９の切断面線Ｂ−Ｂから見た断面図である。なお図９では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態の発光ダイオードチップ７０は、図１〜図４に示す前述の実施の形態の発光ダイオードチップ１の構成に付加して、モールド部７１を備える構成であり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００４８】
モールド部７１は、複数の発光部６を覆って形成される。モールド部７１は、発光部６から放射される光を透過する材料によって形成される。モールド部７１は、略直方体形状、または半導体基板２から離反するにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、前記保護層１２に積層して設けられている。モールド部７１の発光部６から放射される光の屈折率は、保護層１２の屈折率と同等か、それ以下となるように選ばれ、１．４以上２．０未満に選ばれるのが好ましい。モールド部７１は、たとえばエポキシ樹脂材料、アクリル系樹脂材料、またはポリイミドによって形成される。モールド部７１は、光透過性の観点から、エポキシ樹脂材料を用いるのが好ましい。モールド部７１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。
【００４９】
またモールド部７１の厚み方向Ｚの延びる側面７４は、この側面７４に最も近接する発光部６の側部から第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ２内に形成される。前記予め定める範囲Ｌ２は、１μｍ以上２５μｍ未満に選ばれる。また前記側面７４が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°以下に選ばれる。モールド部７１の側面７４は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。
【００５０】
次に発光ダイオードチップ７０の製造工程について説明する。図１１は、発光ダイオードチップ７０の製造工程の一部を示す断面図である。モールド部７１を形成する前までの工程は、前述した図４に示す製造工程と同様であるので、その説明を省略する。すなわち第６工程が終了すると、第７工程に移り、モールド部７１を形成するための樹脂層７２を形成する。図１１（１）は、第７工程の終了時における発光ダイオードチップ６０の断面図である。第７工程では、前述した保護層１２および第１および第２共通電極７，８を覆って、スピンコートによって樹脂を塗布し、予め定める温度でプリベークする。樹脂層７２の厚さは、１００μｍ程度である。
【００５１】
次に第８工程に移り、レジストマスクを形成する。図１１（２）は、第８工程の終了時における発光ダイオードチップ７０の断面図である。第８工程では、前記樹脂層７２に積層して、フォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去して、レジストマスク７３を形成する。
【００５２】
次に第９工程に移り、エッチングを行う。図１１（３）は、第９工程の終了時における発光ダイオードチップ７０の断面図である。第９工程では、樹脂層７２をエッチングして、第１および第２共通電極７，８を露出させる。
【００５３】
次に第１０工程に移り、レジストマスク７３を除去し、第１１工程に移ってポストベークを行った後、第１２工程に移り、発光ダイオードチップ７０をダイシングし、個片化することによって発光ダイオードチップ６０が形成される。以上の工程を終了することによって、図１０に示すような断面を有する発光ダイオードチップ７０を製造することができる。
【００５４】
本実施の形態では、発光ダイオードチップ１の効果に加えて、モールド部７１を設けることによって、各発光部６をより確実に保護することができるとともに、モールド部７１が導光路として機能するため発光部６からの光を厚み方向Ｚで各発光部６が臨む領域により多く照射させることができる。
【００５５】
図１２は、本発明の実施のさらに他の発光ダイオードチップ８０の構成を模式的に示す斜視図である。図１３は、図１１の切断面線Ｃ−Ｃから見た断面図である。図１４は、発光ダイオードチップ８０の平面図である。なお図１１および図１４では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態の発光ダイオードチップ８０は、図１〜図４に示す前述の実施の形態の発光ダイオードチップ１の構成に付加して、モールド部８１を備える構成であり、図９に示す実施の形態の発光ダイオードチップ７０とはモールド部の形状が異なるのみであって、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００５６】
モールド部８１は、複数の発光部６を覆って形成される。モールド部８１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。モールド部８１は、モールド部７１と同様の材料から成る。モールド部８１は、各発光部６上で前記保護層１２に積層して設けられて、各発光部６を個別にモールドする。各モールド部８１は、外表面の一部に、厚み方向Ｚで発光部６に対向する領域の周囲に設けられて、発光部６からの光の少なくとも一部を厚み方向Ｚで発光部６が臨む領域に導く反射面８２を有する。モールド部８１は、略直方体形状、または半導体基板２から離反するにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、その側面８３が、前記反射面８２を形成する。
【００５７】
またモールド部８１の厚み方向Ｚの延びる側面８３は、モールドする発光部６の側部を含み、厚み方向Ｚに延びる仮想円筒面から、第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ３内に形成される。前記予め定める範囲Ｌ３は、１μｍ以上２５μｍ未満に選ばれる。また前記側面８３が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°以下に選ばれる。モールド部８１の側面８３は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。
【００５８】
次に発光ダイオードチップ８０の製造工程について説明する。図１５は、発光ダイオードチップ８０の製造工程の一部を示す断面図である。樹脂層７２を形成する工程までは、前述した図４および図１１に示す製造工程と同様であるので、その説明を省略する。すなわち図１１に示す実施の形態の第７工程が終了すると、第８工程に移り、レジストマスク８５を形成する。図１１（１）は、第８工程の終了時における発光ダイオードチップ８０の前駆体の断面図である。第８工程では、前記樹脂層７２に積層して、フォトレジスト膜を積層して、パターニングを行ってその一部をエッチングによって除去して、レジストマスク８５を形成する。レジストマスク８５は、各発光部６に対応する位置に島状に形成されており、各発光部６の厚み方向Ｚに重なり、厚み方向Ｚから見た平面視において発光部６よりも大きくなるように設けられている。
【００５９】
次に第９工程に移り、エッチングを行う。図１５（２）は、第９工程の終了時における発光ダイオードチップ８０の前駆体の断面図である。第９工程では、樹脂層７２をエッチングして、第１および第２共通電極７，８を露出させるとともに、各発光部６の間で保護層１２が露出して、樹脂層７２が分断する。
【００６０】
次に第１０工程に移り、レジストマスクを除去し、第１１工程に移ってポストベークを行った後、第１２工程に移り、発光ダイオードチップ８０の前駆体をダイシングし、個片化することによって発光ダイオードチップ８０が形成される。以上の工程を終了することによって、図１２に示すような断面を有する発光ダイオードチップ８０を製造することができる。
【００６１】
以上のように発光ダイオードチップ８０では、各発光部６からの光は周囲に拡散し、モールド部８１を透過して外部に放射されるが、各発光部６からの光のうちの一部はモールド部８１の側面８３において反射される。この側面８３が、発光部６からの光の少なくとも一部を発光部６が臨む領域に導く反射面８２となるので、外部に取り出せなかった光、および厚み方向Ｚで各発光部６が臨む領域に照射されなかった光を、各発光部６が臨む領域に取り出すことができる。したがって、従来の発光ダイオードチップよりも、同じ駆動電流でより多くの光を発光部が臨む領域に取り出すことができ、パッケージサイズを大きくすることなく、利用可能な光量を増加することができる。また各発光部６が個別にモールドされることによって、発光部６と反射面８２とを近接して設けることができ、それぞれの反射面８２の形状を、モールドしている発光部６からの光のみを反射する構成とすればよいので、反射面８２の設計を行いやすくすることができる。
【００６２】
また本実施の形態の発光ダイオードチップ８０の製造方法によれば、発光ダイオードチップ８０の反射面８２は、樹脂層７２の一部を取り除いて形成されるので、樹脂層７２によって発光部６をモールドするときに同時に形成することができ、工定数を増加させることなく、発光部６が臨む領域により多くの光を取り出すことができる発光ダイオードチップを製造することができる。
【００６３】
図１６は、本発明の実施のさらに他の発光ダイオードチップ９０の構成を模式的に示す斜視図である。図１７は、図１６の切断面線Ｄ−Ｄから見た断面図である。なお図１６では、図面が煩雑となるのを防止するために、一導電型半導体層３、絶縁層１１および保護層１２を省略して記載している。本実施の形態の発光ダイオードチップ９０は、図１〜図４に示す前述の実施の形態の発光ダイオードチップ１の構成に付加して、モールド部９１を備える構成であり、図９および図１１に示す実施の形態の発光ダイオードチップ７０，８０とはモールド部の形状が異なるのみであり、他の構成は同様であるので、同様の部分には同様の参照符号を付して、その説明を省略する。
【００６４】
モールド部９１は、複数の発光部６を一体的に覆って形成される。モールド部９１の厚み方向Ｚの大きさは、１００μｍ程度に選ばれる。モールド部９１は、モールド部７１，８１と同様の材料から成る。モールド部９１は、各発光部６上で前記保護層１２に積層して設けられて、各発光部６を一体的にモールドする。モールド部９１は、外表面の一部に、厚み方向Ｚで発光部６に対向する領域の周囲に設けられて、発光部６からの光の少なくとも一部を厚み方向Ｚで発光部６が臨む領域に導く反射面９２を有する。モールド部９１は、略直方体形状、または半導体基板２から離反するにつれて厚み方向Ｚの断面が小さくなる角錐台形状に形成され、その遊端部９３が複数に分割されている。前記遊端部９３には、第１および第２方向Ｘ，Ｙに沿ってそれぞれ延びる溝９４が形成されており、各溝９４は、各発光部６の間領域に臨んで形成されている。言い換えればモールド部９１は、モールド部８１の基端部９７側を一体に形成した形状である。
【００６５】
モールド部９１は、前述したモールド部７１，８１と同様の材料から成る。またモールド部９１の外方に臨む側面９５と、前記溝９４に臨む側面９６とは、モールドする発光部６の側部を含み、厚み方向Ｚに延びる仮想円筒面から、第１および第２方向Ｘ，Ｙにそれぞれ予め定める範囲Ｌ３内に形成される。また前記側面９６が、厚み方向Ｚに平行な仮想一平面に対して成す角度は、０°以上４５°以下に選ばれる。モールド部９１の各側面９５，９６は、発光部６からの光の少なくとも一部を厚み方向Ｚで各発光部６が臨む領域に導く反射面として機能する。
【００６６】
また本実施の形態の発光ダイオードチップ９０は、前述した実施の形態の発光ダイオードチップ８０と同様の工程で製造することができ、第９工程におけるエッチングにおいて樹脂層７２のうちの除去する部分を調整すればよい。このような構成であっても、発光ダイオードチップ８０と同様の効果を達成することができる。また前記溝９２の深さは、モールド部９１の厚み方向Ｚの大きさの４０％程度に形成されるほうが望ましい。また各発光部６が一体的にモールドされることによって、モールド部９１の強度が低下してしまうことを抑制することができる。
【００６７】
前述した各実施の形態の発光ダイオードチップでは、発光部６を８個形成しているが、発光部６の数は８個に限らず複数個であればよく、発光部６が第１方向Ｘに複数並んで配列される構成であればよい。また本発明の実施のさらに他の形態では、前述した各実施の形態のいずれにおいてもモールド部７１，８１，９１のいずれかを設ける構成とすることができ、これによってモールド部７１，８１，９１が設けられる構成と同様の効果を達成することができる。
【００６８】
図１８は、発光ダイオードチップ７０を複数備える発光装置１００の斜視図である。発光装置１００は、基板１０１上の一表面１０１ａにダイボンドによって複数の発光ダイオードチップ７０を実装して構成される。各発光ダイオードチップ７０は、第１および第２方向Ｘ，Ｙに所定の間隔をあけて配列される。本実施の形態では、４つの発光ダイオードチップ７０が基板１０１上に設けられている。基板１０１は、たとえばＳｉから成り、ヒートシンクとして機能する。また各発光ダイオードチップ７０は、図示しないボンディングワイヤによって、直列または並列となるように接続される。並列に接続する場合には、第２方向Ｙに隣接する発光ダイオードチップ７０の第１共通電極７を相互に接続し、並列に接続する場合には、第１方向Ｘに隣接する発光ダイオードチップ７０の第１共通電極７を相互に接続すればよい。第１および第２共通電極７，８は、前記ボンディングワイヤを介して、実装基板に形成される接続部にそれぞれ電気的に接続される。
【００６９】
本実施の形態では、発光装置１００は、前述した発光ダイオードチップ７０を基板１０１に実装しているが、基板１０１に実装される発光ダイオードチップは、発光ダイオードチップ７０に限らず、前述のいずれの実施の形態の発光ダイオードチップであってもよい。
【００７０】
以下に実施例と比較例とについて説明する。
（実施例）
前述した実施の形態の発光ダイオードチップ８０と同様の構成を有し、発光部６を４個有する発光ダイオードチップ８０ａ（実施例１）と、発光部６を１２個有する発光ダイオードチップ８０ｂ（実施例２）を形成した。図１９および図２０は、それぞれ実施例における発光ダイオードチップ８０ａ，８０ｂの平面図である。発光ダイオードチップ８０ａ，８０ｂは、発光部６の数と発光部６の大きさが異なるのみであって、その他の構成は同様である。半導体基板２をｎ型のＳｉによって形成し、その第１方向Ｘの大きさを６００μｍとし、第２方向Ｙの大きさを３００μｍとし、厚み方向Ｚの大きさを１００μｍとした。一導電型半導体層３は、ｎ型のＧａＡｓによって形成し、逆導電型半導体層４は、ｐ型のＧａＡｓによって形成した。発光部分５の接合面１５の大きさは、発光ダイオードチップ８０ａでは、一辺が１００μｍの正方形となるように形成し、発光ダイオードチップ８０ｂでは、一辺が６０μｍの正方形となるように形成したまた接続配線９の第２方向Ｙの幅Ｗ１は、５μｍとなるように形成した。また第１方向Ｘに隣接する逆導電型半導体層４の間隔Ｔ１と、第２方向Ｙに隣接する逆導電型半導体層４の間隔Ｔ２とは、発光ダイオードチップ８０ａでは、２０μｍとなるように形成し、発光ダイオードチップ８０ｂでは、２０μｍとなるように形成した。
【００７１】
またモールド部８１は、第１方向Ｘが４００μｍとなり、第２方向Ｙが３００μｍとなり、厚み方向Ｚが１００μｍとなるように形成した。
【００７２】
（比較例）
また比較例として、発光素子を１つだけ備える従来の技術の発光ダイオードチップ１１０を形成した。図２１は、発光ダイオードチップ１１０の平面図である。発光ダイオードチップ１１０では、小型基板１１１にＬＥＤ素子１１２をダイボンドして、ＬＥＤ素子の表面と、小型基板１１１に形成される接続部とをボンディングワイヤ１１３によって接続した。小型基板１１１の平面視における寸法は、１０００μｍ×６００μｍとした。ＬＥＤ素子１１２を構成する半導体層の層厚および物性は、発光部６に含まれる一導電型半導体層と逆導電型半導体層との層厚および物性と等しくなるように形成されている。またＬＥＤ素子１１２は、直方体形状に形成され、厚み方向に垂直な方向における寸法は、一辺が１００μｍの正方形となるように形成した。ボンディングワイヤ１１３は、２０μｍ〜３０μｍのものを用い、ＬＥＤ素子１１２との接触部分の直径が８０μｍ程度となるように形成した。また小型基板１１１は、比較例のモールド部と同様の物性の樹脂によって、小型基板１１１の一表面の全面を覆って、外径が直方体形状となるようにモールドした。
【００７３】
図２２は、実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、電流電圧特性を示すグラフである。図２２のグラフの横軸は電圧（単位：Ｖ）を表し、グラフの縦軸は電流（単位：ｍＡ）を表す。図２２を見ると分かるように、本実施例の発光ダイオードチップ８０ａ，８０ｂでは、比較例の発光ダイオードチップ１１０と比較して、定電圧で大電流を流すことができる。したがって、駆動電流を増加させるときに駆動電圧の増加が抑制されることが判る。
【００７４】
図２３は、実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、駆動電流と発光する光の波長との関係を示すグラフである。図２３のグラフの横軸は駆動電流（単位：ｍＡ）を表し、グラフの縦軸は波長（単位：ｎｍ）を表す。図２３を見ると判るように、本実施例の発光ダイオードチップ８０ａ，８０ｂでは、比較例の発光ダイオードチップ１１０と比較して、駆動電流を増加したときの波長の変化が小さい。したがって、駆動電流の増減に対して、安定した波長の光を放射させることができ、本実施例の発光ダイオードチップ８０ａ，８０ｂは、光源として信頼性が高いことが判る。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の一形態の発光ダイオードチップ１の構成を模式的に示す斜視図である。
【図２】図１の切断面線Ａ−Ａから見た断面図である。
【図３】発光ダイオードチップ１の平面図である。
【図４】発光ダイオードチップ１の製造工程を示す断面図である。
【図５】本発明の実施の他の形態における発光ダイオードチップ３０の一部を示す平面図である。
【図６】本発明の実施のさらに他の形態における発光ダイオードチップ４０の一部を示す平面図である。
【図７】本発明の実施のさらに他の形態における発光ダイオードチップ５０の一部を示す平面図である。
【図８】本発明の実施のさらに他の形態における発光ダイオードチップ６０の一部を示す断面図である。
【図９】本発明の実施のさらに他の発光ダイオードチップ７０の構成を模式的に示す斜視図である。
【図１０】図９の切断面線Ｂ−Ｂから見た断面図である。
【図１１】発光ダイオードチップ７０の製造工程の一部を示す断面図である。
【図１２】本発明の実施のさらに他の発光ダイオードチップ８０の構成を模式的に示す斜視図である。
【図１３】図１１の切断面線Ｃ−Ｃから見た断面図である。
【図１４】発光ダイオードチップ８０の平面図である。
【図１５】発光ダイオードチップ８０の製造工程の一部を示す断面図である。
【図１６】本発明の実施のさらに他の発光ダイオードチップ９０の構成を模式的に示す斜視図である。
【図１７】図１６の切断面線Ｄ−Ｄから見た断面図である。
【図１８】発光ダイオードチップ７０を複数備える発光装置１００の斜視図である。
【図１９】実施例における発光ダイオードチップ８０ａの平面図である。
【図２０】実施例における発光ダイオードチップ８０ａの平面図である。
【００７６】
【図２１】比較例の発光ダイオードチップ１１０の平面図である。
【図２２】実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、電流電圧特性を示すグラフである。
【図２３】実施例１および２の発光ダイオードチップ８０ａ，８０ｂと、比較例の発光ダイオードチップ１１０とにおける、駆動電流と発光する光の波長との関係を示すグラフである。
【符号の説明】
【００７７】
１，３０，４０，５０，６０，７０，８０，９０ 発光ダイオードチップ
２ 半導体基板
３ 一導電型半導体層
４ 逆導電型半導体層
５ 接合部分
６ 発光部
７ 第１共通電極
８ 第２共通電極
９ 接続配線
３１ 第１部分
３２ 第２部分
４１ 配線部分
５１ 連結部分
７１，８１，９１ モールド部
８２，９２ 反射面
７４，８３，９５ 側面
１００ 発光装置
【特許請求の範囲】
【請求項１】
半導体基板と、
該半導体基板上に形成される一導電型半導体層と、該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、前記接合部分が離間して設けられる複数の発光部と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記一導電型半導体層と電気的に接続される第１共通電極と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記逆導電型半導体層と電気的に接続される第２共通電極と、を含むことを特徴とする発光ダイオードチップ。
【請求項２】
前記半導体基板は、シリコンによって形成されることを特徴とする請求項１に記載の発光ダイオードチップ。
【請求項３】
前記各発光部の前記一導電型半導体層は、相互に連なって形成され、
前記第１共通電極は、前記一導電型半導体層に積層して形成されることを特徴とする請求項１または請求項２に記載の発光ダイオードチップ。
【請求項４】
前記各発光部は、複数の列に並んで配列され、
前記列の方向に並ぶ複数の発光部に含まれる前記逆導電型半導体層は、前記列の方向に沿って延びる接続配線によって、前記第２電極と電気的に接続されることを特徴とする請求項１〜３のいずれか１つに記載の発光ダイオードチップ。
【請求項５】
前記接続配線は、前記各発光部の前記配列方向の両端部を覆って設けられることを特徴とする請求項４記載の発光ダイオードチップ。
【請求項６】
前記接続配線は、前記逆導電型半導体層の厚み方向および前記配列方向に相互に垂直な方向で、逆導電型半導体層の端部に積層して設けられることを特徴とする請求項４または５に記載の発光ダイオードチップ。
【請求項７】
半導体基板を準備する工程と、
前記半導体基板上に、一導電型半導体層と、逆導電型半導体層とを順次形成する工程と、
前記逆導電型半導体層の一部を除去することによって、それぞれ離間した複数の逆導電型半導体層を形成する工程と、
前記一導電型半導体層と電気的に接続される第１共通電極と、前記複数の逆導電型半導体層と電気的に並列に接続される第２共通電極とを形成する工程と、を含むことを特徴とする発光ダイオードチップの製造方法。
【請求項１】
半導体基板と、
該半導体基板上に形成される一導電型半導体層と、該一導電型半導体層に積層される逆導電型半導体層との接合部分をそれぞれが含み、前記接合部分が離間して設けられる複数の発光部と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記一導電型半導体層と電気的に接続される第１共通電極と、
前記半導体基板上に設けられ、前記各発光部に含まれる前記逆導電型半導体層と電気的に接続される第２共通電極と、を含むことを特徴とする発光ダイオードチップ。
【請求項２】
前記半導体基板は、シリコンによって形成されることを特徴とする請求項１に記載の発光ダイオードチップ。
【請求項３】
前記各発光部の前記一導電型半導体層は、相互に連なって形成され、
前記第１共通電極は、前記一導電型半導体層に積層して形成されることを特徴とする請求項１または請求項２に記載の発光ダイオードチップ。
【請求項４】
前記各発光部は、複数の列に並んで配列され、
前記列の方向に並ぶ複数の発光部に含まれる前記逆導電型半導体層は、前記列の方向に沿って延びる接続配線によって、前記第２電極と電気的に接続されることを特徴とする請求項１〜３のいずれか１つに記載の発光ダイオードチップ。
【請求項５】
前記接続配線は、前記各発光部の前記配列方向の両端部を覆って設けられることを特徴とする請求項４記載の発光ダイオードチップ。
【請求項６】
前記接続配線は、前記逆導電型半導体層の厚み方向および前記配列方向に相互に垂直な方向で、逆導電型半導体層の端部に積層して設けられることを特徴とする請求項４または５に記載の発光ダイオードチップ。
【請求項７】
半導体基板を準備する工程と、
前記半導体基板上に、一導電型半導体層と、逆導電型半導体層とを順次形成する工程と、
前記逆導電型半導体層の一部を除去することによって、それぞれ離間した複数の逆導電型半導体層を形成する工程と、
前記一導電型半導体層と電気的に接続される第１共通電極と、前記複数の逆導電型半導体層と電気的に並列に接続される第２共通電極とを形成する工程と、を含むことを特徴とする発光ダイオードチップの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２２】
【図２３】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２２】
【図２３】
【図１９】
【図２０】
【図２１】
【公開番号】特開２００９−２３８９６３（Ｐ２００９−２３８９６３Ａ）
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願番号】特願２００８−８２２４２（Ｐ２００８−８２２４２）
【出願日】平成２０年３月２６日（２００８．３．２６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願日】平成２０年３月２６日（２００８．３．２６）
【出願人】（０００００６６３３）京セラ株式会社 (13,660)
【Ｆターム（参考）】
[ Back to top ]