窒化物半導体素子の製造方法
【課題】製造歩留まりを向上することができる窒化物半導体素子の製造方法を提供する。
【解決手段】実施形態に係る窒化物半導体素子の製造方法は、成長用基板と、前記成長用基板の上に形成されたバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第1部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第2部分の上に形成された電極と、前記窒化物半導体層の上に形成された層間絶縁膜及び電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第1の処理材を用いて前記成長用基板を除去する工程と、前記成長用基板を除去する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をパターニングする工程と、を備える。
【解決手段】実施形態に係る窒化物半導体素子の製造方法は、成長用基板と、前記成長用基板の上に形成されたバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第1部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第2部分の上に形成された電極と、前記窒化物半導体層の上に形成された層間絶縁膜及び電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第1の処理材を用いて前記成長用基板を除去する工程と、前記成長用基板を除去する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をパターニングする工程と、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、窒化物半導体素子の製造方法に関する。
【背景技術】
【0002】
窒化物半導体素子の製造方法として、加工が簡便であるシリコン(Si)基板上に窒化ガリウム(GaN)等の窒化物半導体層を結晶成長させる技術がある。Si基板の上に窒化物半導体層を結晶成長させる際、Si基板上に形成したバッファ層を介して結晶成長させている。また、窒化物半導体層の結晶成長を行ったのち、窒化物半導体層のSi基板とは反対側に支持基板を接合し、Si基板を除去して窒化物半導体層の薄膜化を施している。このような窒化物半導体素子の製造方法においては、さらなる製造歩留まりの向上が望まれている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2010−251390号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、製造歩留まりを向上することができる窒化物半導体素子の製造方法を提供する。
【課題を解決するための手段】
【0005】
実施形態に係る窒化物半導体素子の製造方法は、成長用基板と、前記成長用基板の上に形成されたバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第1部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第2部分の上に形成された電極と、前記窒化物半導体層の上に形成された層間絶縁膜及び電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第1の処理材を用いて前記成長用基板を除去する工程と、前記成長用基板を除去する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をパターニングする工程と、を備える。
【図面の簡単な説明】
【0006】
【図1】実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
【図2】窒化物半導体素子の一例を示す模式的断面図である。
【図3】半導体発光素子の一部の構成を例示する模式的断面図である。
【図4】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図5】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図6】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図7】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図8】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図9】バッファ層の構成の一例を示す模式的断面図である。
【図10】第1エッチング工程の前後の状態を例示する断面図である。
【図11】実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
【図12】窒化物半導体素子の一例を示す模式的断面図である。
【図13】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図14】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図15】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図16】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図17】製造方法を例示する拡大模式的断面図である。
【図18】製造方法を例示する拡大模式的断面図である。
【図19】製造方法を例示する拡大模式的断面図である。
【図20】製造方法を例示する拡大模式的断面図である。
【図21】製造方法を例示する拡大模式的断面図である。
【図22】実施形態を例示する拡大模式的断面図である。
【図23】実施形態を例示する拡大模式的断面図である。
【図24】実施形態を例示する拡大模式的断面図である。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
(第1の実施の形態)
図1は、実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
すなわち、この製造方法は、第1の処理工程(ステップS101)と、第2の処理工程(ステップS102)と、を備える。
第1の処理工程(ステップS101)では、成長用基板と、成長用基板の上に形成されたバッファ層と、バッファ層の上に形成された窒化物半導体層と、を有する構造体の、窒化物半導体層の側に支持基板を接合した後、第1の処理材を用いて成長用基板を除去する処理を行う。
第2の処理工程(ステップS102)では、第1の処理工程(ステップS101)で成長用基板を除去した後、バッファ層及び窒化物半導体層の厚さを、第1の処理材とは異なる第2の処理材を用いて減少させる処理を行う。
ここで、層の厚さを減少させる処理には、層の厚さを薄くする処理のほか、層を除去する処理も含まれる。
第2の処理材が第1の処理材とは異なるとは、第2の処理材が第1の処理材に含まれない要素を含む、及び、第1の処理材が第2の処理材に含まれない要素を含む、のいずれかを含む。
第1の処理材は、例えば、フッ素及び硫黄の少なくともいずれかを含むガスである。第1の処理材は、フッ素及び硫黄の少なくともいずれかと、炭素及びアルゴンの少なくともいずれかと、をさらに含む混合ガスである。
第2の処理材は、例えば、塩素を含むガスである。第2の処理材は、塩素を含むガスと、炭素及びアルゴンの少なくともいずれかと、を含む混合ガスである。
【0009】
図2は、実施形態に係る製造方法によって製造された窒化物半導体素子の一例を示す模式的断面図である。
図2では、窒化物半導体素子の一例として、半導体発光素子110aを例示している。
【0010】
図2に表したように、半導体発光素子110aは、n形半導体層10と、p形半導体層20と、発光層30と、p側電極40と、n側電極50と、を備える。
【0011】
n形半導体層10及びp形半導体層20は、窒化物半導体を含む。n形半導体層10には、例えば、n形GaN層が用いられる。p形半導体層20には、例えば、p形GaN層が用いられる。
【0012】
発光層30は、n形半導体層10とp形半導体層20との間に設けられる。
【0013】
p側電極40は、p形半導体層20の発光層30とは反対の側の第1主面S1に設けられる。p側電極40は、p形半導体層20の一部(第1主面S1の一部)に接する。
【0014】
n側電極50は、n形半導体層10の発光層30とは反対の側の第2主面S2に設けられる。n側電極50は、n形半導体層10の一部(第2主面S2の一部)に接する。
【0015】
ここで、p形半導体層20からn形半導体層10に向かう方向をZ軸方向とする。Z軸に対して垂直な1つの軸をX軸とする。Z軸とX軸とに対して垂直な1つの軸をY軸とする。Z軸方向は、n形半導体層10、発光層30及びp形半導体層20の積層方向に対応する。
【0016】
ここで、本願明細書において、「積層」は、直接重ねられる場合の他に、間に別の要素が挿入されて重ねられる場合も含む。
【0017】
n形半導体層10、発光層30及びp形半導体層20を含む積層体10sにおいて、第1主面S1と第2主面S2とは、互いに反対側の面である。
【0018】
図3は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図3は、発光層30の構成の例を示している。図3におけるZ軸方向は、図2におけるZ軸方向に対して反転されている。
【0019】
図3に表したように、発光層30は、複数の障壁層31と、複数の障壁層31どうしの間に設けられた井戸層32と、を有する。複数の障壁層31と、複数の井戸層32と、は交互に積層されている。
【0020】
この例では、障壁層31と井戸層32との間のそれぞれに中間層(n側中間層33及びp側中間層34)が設けられている。
【0021】
例えば、n形半導体層10の上に、障壁層31が設けられる。障壁層31の上に、n側中間層33が設けられる。n側中間層33の上に井戸層32が設けられる。井戸層32の上に、p側中間層34が設けられる。障壁層31、n側中間層33、井戸層32及びp側中間層34が1つの組(周期)となる。複数の組が積層される。すなわち、発光層30は、多重量子井戸(MQW:Multi Quantum Well)構造を有することができる。
【0022】
または、発光層30は、単一量子井戸(SQW:Single Quantum Well)構造を有することができる。この場合には、上記の組が1つであり、井戸層32の数が1である。
【0023】
n側中間層33及びp側中間層34の少なくともいずれかは、必要に応じて設けられ、省略しても良い。
【0024】
障壁層31には、例えば、Inx2Aly2Ga1−x2−y2N(0<x2<1、0<y2<1)が用いられる。障壁層31には、例えば、In0.02Al0.33Ga0.65Nが用いられる。障壁層31の厚さは、例えば11.5ナノメートル(nm)である。
【0025】
n側中間層33には、例えば、Inx3Ga1−x3N(0<x3<1)が用いられる。n側中間層33には、例えば、In0.02Ga0.98Nが用いられる。n側中間層33の厚さは、例えば、0.5nmである。
【0026】
井戸層32には、Inx4Ga1−x4N(0<x4<1)が用いられる。井戸層32には、例えば、In0.15Ga0.85Nが用いられる。井戸層32の厚さは、例えば、2.5nmである。
【0027】
p側中間層34には、Inx5Ga1−x5N(0<x5<1)が用いられる。p側中間層34には、例えば、In0.02Ga0.98Nが用いられる。p側中間層34の厚さは、例えば、0.5nmである。
【0028】
実施形態において、複数の障壁層31どうしの間で、複数の障壁層31に用いられる材料及び厚さの少なくともいずれかが、複数の障壁層31において互いに異なっても良い。複数の井戸層32が設けられる場合、複数の井戸層32に用いられる材料及び厚さの少なくともいずれかが、複数の井戸層32において互いに異なっても良い。複数のn側中間層33が設けられる場合、複数のn側中間層33に用いられる材料及び厚さの少なくともいずれかが、複数のn側中間層33において互いに異なっても良い。複数のp側中間層34が設けられる場合、複数のp側中間層34に用いられる材料及び厚さの少なくともいずれかが、複数のp側中間層34において互いに異なっても良い。
【0029】
このような半導体発光素子110aを製造するにあたり、積層体10sは、例えばn形半導体層10、発光層30及びp形半導体層20の順に積層される。
ここで、窒化物半導体層の結晶成長に用いられるサファイア基板は絶縁体であるため、p側電極及びn側電極を半導体層(積層体)の上面側に設ける構造が採用される。しかし、この構造においては、直列抵抗が高い。さらに、サファイア基板の熱伝導率が低いため、特に高出力時の放熱性に改善の余地がある。
【0030】
そこで、サファイア基板上に成長した半導体層を、結晶成長とは別の支持基板に転写する構成(薄膜型:Thin Film型)がある。支持基板として、導電性で熱伝導率が高いSi基板を用いることができるので、積層方向に電流が通電でき、低い直列抵抗と同時に高い放熱性が得られる。
【0031】
Thin Film構造を作製するには、サファイア基板が化学的に安定であることから、高エネルギーの紫外線をGaN層に照射し、局所的に高温度にすることで、サファイア基板から発光層を含むGaN層を剥離するレーザリフトオフ技術が用いられている。
実施形態では、加工が簡便であるSi基板上にGaN層の結晶成長し、これを用いて半導体発光素子110aを製造する。
【0032】
以下、半導体発光素子110aの製造方法の例を説明する。
図4〜図8は、第1の実施形態に係る窒化物半導体素子の製造方法を例示する工程順模式的断面図である。
図9は、バッファ層の構成の一例を示す模式的断面図である。
【0033】
図4(a)に表したように、成長用基板5の上に、バッファ層6aを形成する。成長用基板5には、例えばSi基板が用いられる。成長用基板5は、例えば、Si単結晶の基板である。また、成長用基板5は、Si単結晶層を含む基板である。バッファ層6aには、例えばInx1Aly1Ga1−x1−y1N(0<x1<1、0<y1<1)が用いられる。実施形態の一例では、バッファ層6aはAlNである。バッファ層6aの厚さは、例えば100nmである。
【0034】
図9に表したように、バッファ層6aは、複数の第1バッファ層61aと、第2バッファ層62aの複数の積層構造を有する場合もある。
【0035】
第1バッファ層61aには、例えば、Inx6Aly6Ga1−x6−y6N(0<x6<1、0<y6<1)が用いられる。が用いられる。実施形態の一例では、第1バッファ層61aは、AlNである。第1バッファ層61aの厚さは、例えば、10nmである。
【0036】
第2バッファ層62aには、例えば、Inx7Aly7Ga1−x7−y7N(0<x7<1、0<y7<1)が用いられる。が用いられる。実施形態では、第2バッファ層62aは、Al0.75Ga0.25Nである。第2バッファ層62aの厚さは、例えば、50nmである。
【0037】
図4(a)に表したように、バッファ層6aの上に、n形半導体層10、発光層30及びp形半導体層20を順次形成する。上記の各層の形成には、例えば、有機金属気層成長(MOCVD:Metal Organic Chemical Vapor Deposition)法が用いられる。
【0038】
図4(b)に表したように、p形半導体層20の上に、層間絶縁膜7となる絶縁膜を形成する。層間絶縁膜7には、例えば、SiO2膜が用いられる。この層間絶縁膜7の形成には、例えば、熱CVD法が用いられる。
【0039】
図5(a)に表したように、例えば、フォトリソグラフィ及びエッチングにより、この層間絶縁膜7を所定の形状に加工し、そして蒸着法により、p側電極40を形成する。例えば、p側電極40としては、Ni、Pt、Ag、Ti、Al、In及びAuなどを少なくとも1つを含む金属膜である。
【0040】
図5(b)に表したように、層間絶縁膜7、及び、p側電極40を覆うように、第1接合層71を形成する。例えば、第1接合層71となる、Ti膜、Pt膜及びAu膜がこの順で積層して形成する。
【0041】
一方、支持基板73(例えばSi基板)の主面上に、第2接合層72が形成されている。例えば、支持基板73の主面上に、第2接合層72となる、Au−Sn膜が形成される。その後、第1接合層71と第2接合層72とを互いに接触させて、成長用基板5と支持基板73とを配置する。この状態で、高温で一定の時間、両基板に圧力を加える。この接合条件の一例は、1キロニュートン(kN)の加圧を280℃の状態で30分行う。これにより、第1接合層71と第2接合層72とが互いに接合される。
【0042】
次に、図6(a)に表したように、成長用基板5を上にして、フッ素系の反応ガス(第1の処理材)によるエッチングで成長用基板5であるSi基板を除去する(第1の処理工程)。このエッチングによる第1の処理工程を、第1エッチング工程と言うことにする。この第1エッチング工程では、上記バッファ層6aのAlN層をエッチングストップ層とする。すなわち、第1の処理材は、バッファ層6aに対するエッチング速度よりも、成長用基板5に対するエッチング速度の方が速い。これにより、バッファ層6aの裏面S4が露出する。エッチングガスには、C4F8やSF6等のフッ素系ガスを用い、この第1エッチング工程では塩素系のガスは用いない。また、これにより、Si基板と上記バッファ層6aのAlN層とのエッチングレート比が100倍以上となる。
【0043】
上記のような大きなエッチングレート比のため、成長用基板5の裏面S3の凹凸(ラフネス)が例えば2マイクロメートル(μm)程度あったとしても、この凹凸が窒化物半導体層へ、転写されることはない。
もし、この凹凸の状態が解消されない状態でn形半導体層10へのエッチングを行うと、ウェーハ面内で発光層30の近傍にまでエッチングが進み、発光特性に影響を与える可能性がある。
【0044】
次に、図6(b)に表したように、塩素系の反応ガス(第2の処理材)によるエッチングを行い、バッファ層6aであるAlN層及びn形GaN層10の厚さを減少させる(第2の処理工程)。このエッチングによる第2の処理工程を、第2エッチング工程と言うことにする。本実施形態では、第2エッチング工程により、バッファ層6aと、n形GaN層10の一部と、を除去する。第2エッチング工程でのエッチングガスには、Cl2やBCl3等の塩素系ガスが用いられる。また、エッチングガスにArガスを混合すると、物理的なエッチングも加わるため、AlN層とGaN層とのエッチングレート比が小さくなる。これにより、エッチング深さの制御がより容易になる。
【0045】
図6(b)に表したように、第2エッチング工程でエッチングを行うと、n形半導体層10の第2主面S2が露出する。第2主面S2は、後述するように、微細加工される表面に対応する。
【0046】
図10は、第1エッチング工程の前後の状態を例示する断面図である。図10(a)は、第1エッチング工程前のSEM(Scanning Electron Microscope)観察像、図10(b)は、第1エッチング工程後のSEM観察像を表している。
成長用基板5は、初期の厚さは625μmであったが、エッチング時間の短縮のため、研削により6μm程度まで薄くした。図10(a)に表したように、この研削後の成長用基板5の裏面S3に2μm程度のラフネスや破砕層が形成されているのがわかる。また、図10(b)に表したように、第1エッチング工程でのエッチングにより成長用基板5が完全に除去されているのがわかる。また、成長用基板5の裏面S3のラフネスがバッファ層6aへ全く転写されていないことも確認することができる。
【0047】
ここでは、第1エッチング工程を行う前に、成長用基板5を6μm程度まで薄くしたが、研削での薄片化の際の、発光層への物理的ダメージを考慮すると、10μm以上の厚さ程度にするのが好ましい。
【0048】
次に、図7(a)に表したように、例えばリソグラフィ技術を用いて、積層体10sをパターニングし、複数の半導体発光素子毎に分断する。このパターニングにおいて、積層体10sの断面は、テーパ形状(メサ形)に形成される。すなわち、例えば、n形半導体層10のX軸に沿う幅は、p形半導体層20のX軸に沿う幅よりも狭い。また、例えば、n形半導体層10のY軸に沿う幅は、p形半導体層20のY軸に沿う幅よりも狭い。
【0049】
このパターニングにおいて、例えば、層間絶縁膜7のSiO2膜でエッチングがストップし、層間絶縁膜7が露出する。
【0050】
そして、テーパ形状の積層体10sの側面を覆うように、保護層(図示せず)を形成する。保護層には、例えば、SiO2膜が用いられる。SiO2膜のうちで、n形半導体層10の第2主面S2を覆う部分を除去する。このとき、n形半導体層10の第2主面S2の外縁に沿う部分のSiO2膜は残しても良い。これにより、n形半導体層10の外縁に沿う部分が保護層により保護される。
【0051】
また、このとき、例えば、水酸化カリウムを用いたエッチングにより、露出したn形半導体層10の表面に凹凸を形成することができる。例えば、1mol/lの濃度で、70℃の温度の水酸化カリウムを用い、15分間のエッチングを行う。このようなウエットエッチングにより、n形半導体層10の第2主面S2が粗面化される。第2主面S2において、n形半導体層10は、100nm以上3000nm以下程度の表面粗さを有する。これにより図7(b)に例示した構造となる。
【0052】
そして、図8に表したように、n形半導体層10の第2主面S2の中央を除く部分にn側電極50を形成する。例えば、n側電極50として、Ti、Al、Rh、In、Ni、Pt及びAuなどの金属膜を形成し、所定の形状に加工する。
【0053】
このように、n側電極50は、例えば、Ti、Al、Rh,In、Ni、Pt及びAuよりなる群から選択された少なくとも1つを含む。
【0054】
本実施形態のように、第1エッチング工程及び第2エッチング工程の二段階のエッチングを行うことで、成長用基板5を除去する際の発光層30へのダメージを抑制することができる。また、n形半導体層10のエッチング面におけるウェーハ面内での平滑性が優れることにより、半導体発光素子110aの製造歩留まりを大幅に高めることができる。
【0055】
なお、第1の実施の形態では、図7(a)に表した素子分離工程を、第1エッチング工程及び第2エッチング工程の後に行ったが、例えば、図4(a)に表したように工程の前後や、図6(a)に表したように第1エッチング工程の前後に素子分離工程を行っても良い。その場合は、エッチングガスによる活性層へのダメージを保護する層を適宜設ける。
【0056】
(第2の実施の形態)
図11は、実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
すなわち、この製造方法は、バッファ層のパターニング(ステップS201)と、第1の処理工程(ステップS202)と、第2の処理工程(ステップS203)と、を備える。
バッファ層のパターニング(ステップS201)では、成長用基板の上に形成したバッファ層をパターニングして、第1凹凸形状を形成する処理を行う。
第1の処理工程(ステップS202)では、成長用基板と、成長用基板の上に形成され、第1凹凸形状を含むバッファ層と、バッファ層の第1凹凸形状の上に形成された窒化物半導体層と、を有する構造体の、窒化物半導体層の側に支持基板を接合した後、第1の処理材を用いて成長用基板を除去する処理を行う。
第2の処理工程(ステップS203)では、第1の処理工程(ステップS202)で成長用基板を除去した後、バッファ層及び窒化物半導体層の厚さを、第1の処理材とは異なる第2の処理材を用いて減少させて、窒化物半導体層に第1凹凸形状を反映した第2凹凸形状を形成する処理を行う。
【0057】
図12は、実施形態に係る製造方法によって製造された窒化物半導体素子の一例を示す模式的断面図である。
図12では、窒化物半導体素子の一例として、半導体発光素子110bを例示している。
【0058】
図12に表したように、半導体発光素子110bは、n形半導体層10と、p形半導体層20と、発光層30と、p側電極40と、n側電極50と、を備える。
【0059】
半導体発光素子110bでは、n形半導体層10の主面S5に微小な凹凸形状(第2凹凸形状C2)が設けられている。
【0060】
以下、半導体発光素子110bの製造方法の例を説明する。
図13〜図16は、第2の実施形態に係る窒化物半導体素子の製造方法の製造方法を例示する工程順模式的断面図である。
図17〜図21は、製造方法を例示する拡大模式的断面図である。
図17は、図13(a)に示すA部の拡大模式的断面図を示している。図17では、図13(a)のZ軸方向を反対に表している。
図18〜図20は、図15(a)に示すB部の拡大を表している。
図21は、図15(b)に示すC部の拡大を表している。
【0061】
図13(a)に表したように、成長用基板5の上に、バッファ層6bを形成し、バッファ層6bの上に積層体10sを結晶成長する。成長用基板5には、例えばSi基板が用いられる。
【0062】
図17に表したバッファ層6bは、例えば、有機金属気層成長(MOCVD)法によって形成される。
【0063】
バッファ層6bの具体的な作製方法の一例は次のようになる。
まず、成長用基板5に、第1バッファ層61bを形成し、そして、例えばリソグラフィ技術を用いて、第1バッファ層61bをパターニングし、複数の領域に分断する。このパターニングにおいて、第1バッファ層61bのX軸に沿う幅は3μm程度であり、隣り合う第1バッファ層61b同士のX軸に沿う距離は2μm程度である。
【0064】
次に、第3バッファ層63bの積層を行う。この際、前記の通り第1バッファ層61bがパターニングされているため、第3バッファ層63bは第1バッファ層61bとの界面部からのみ結晶成長する。なお、隣り合う第3バッファ層63bのファセットが合体するコアレッセンス部90は、第1バッファ層61bがパターニングされた溝部の中央付近に形成される。その後、第2バッファ層62b、第1バッファ層61bの順に積層を行う。
【0065】
図17に表したように、バッファ層6bは、第1バッファ層61b、第2バッファ層62b及び第3バッファ層63bを数周期繰り返した積層構造を有する場合もある。
【0066】
第1バッファ層61bには、例えば、Inx8Aly8Ga1−x8−y8N(0<x8<1、0<y8<1)が用いられる。が用いられる。実施形態の一例では、第1バッファ層61bは、AlNである。第1バッファ層61bの厚さは、例えば、10nmである。
【0067】
第2バッファ層62bには、例えば、Inx9Aly9Ga1−x9−y9N(0<x9<1、0<y9<1)が用いられる。が用いられる。実施形態の一例では、第2バッファ層62は、Al0.75Ga0.25Nである。第2バッファ層62bの厚さは、例えば、50nmである。
【0068】
第3バッファ層63bには、例えば、Inx10Aly10Ga1−x10−y10N(0<x10<1、0<y10<1)が用いられる。実施形態の一例では、第3バッファ層63bは、GaNである。第3バッファ層63bの厚さは、例えば、2μmである。
【0069】
上記のバッファ層6bを備えたエピタキシャルウェーハを形成した後、図13(b)に表したように、p形半導体層20の上に、層間絶縁膜7となる絶縁膜を形成する。層間絶縁膜7には、例えば、SiO2膜が用いられる。この層間絶縁膜7の形成には、例えば、熱CVD法が用いられる。
【0070】
図14(a)に表したように、例えば、フォトリソグラフィ及びエッチングにより、この層間絶縁膜7を所定の形状に加工し、そして蒸着法により、p側電極40を形成する。例えば、p側電極40としては、Ni、Pt、Ag、Ti、Al、In及びAuなどを少なくとも1つを含む金属膜である。
【0071】
図14(b)に表したように、層間絶縁膜7、及び、p側電極40を覆うように、第1接合層71を形成する。例えば、第1接合層71となる、Ti膜、Pt膜及びAu膜がこの順で積層して形成する。
【0072】
一方、支持基板73(例えばSi基板)の主面上に、第2接合層72が形成されている。例えば、支持基板73の主面上に、第2接合層72となる、Au−Sn膜が形成される。その後、第1接合層71と第2接合層72とを互いに接触させて、成長用基板5と支持基板73とを配置する。この状態で、高温で一定の時間、両基板に圧力を加える。この接合条件の一例は、1kNの加圧を280℃の状態で30分行う。これにより、第1接合層71と第2接合層72とが互いに接合される。
【0073】
次に、成長用基板5の除去を行う。すなわち、図17に表したバッファ層6bの構造において、成長用基板5を上にして、フッ素系の反応ガスによる第1エッチングにおいてSi基板を除去することで、上記バッファ層61bのAlN層がエッチングストップ層となり、図18に表した微細な凹凸形状(第1凹凸形状C1)が形成される。エッチングガスには、C4F8やSF6等のフッ素系ガスを用い、この第1エッチング工程では塩素系のガスは用いない。これにより、図15(a)に表したように、微細な凹凸形状(第1凹凸形状C1)を備えたバッファ層6bの上面S6が形成される。
【0074】
次に、図15(b)に表したように、塩素系の反応ガスによる第2エッチング工程を行い、バッファ層6bと、n形半導体層10の一部と、を除去する。エッチングガスには、Cl2やBCl3等の塩素系ガスを用いる。また、エッチングガスにArガスを混合すると、物理的なエッチングも加わるため、AlN層とGaN層とのエッチングレート比が小さくなるので、エッチング深さの制御がより容易になる。
【0075】
これにより、バッファ層6bの上面S6に形成された微細な第1凹凸形状C1がn形半導体層10の主面S5に転写される。
【0076】
ここで、図18〜図21に沿って、第1凹凸形状が転写される状態を説明する。
図18に表したように、バッファ層6bの上面S6に第1凹凸形状C1が形成された状態で第2エッチング工程を行うと、第1凹凸形状C1が保たれたままバッファ層6bのエッチングが進行していく(図18〜図19参照)。第1凹凸形状C1の凹部は、凸部よりも先にn形半導体層10に到達し(図20参照)、さらにエッチングが進行していく。
【0077】
そして、バッファ層6bが全て除去されると、図21に表したように、n形半導体層10の主面S5に、第1凹凸形状C1を反映した第2凹凸形状C2が形成される。バッファ層6bのエッチング速度と、n形半導体層10のエッチング速度と、が等しい場合には、第1凹凸形状C1と、第2凹凸形状C2と、が等しくなる。一方、これらのエッチング速度の相違に応じて、第1凹凸形状C1と、第2凹凸形状C2と、に相違が生じる。
【0078】
次に、図16(a)に表したように、例えばリソグラフィ技術を用いて、積層体10sをパターニングし、複数の半導体発光素子毎に分断する。このパターニングにおいて、積層体10sの断面は、テーパ形状(メサ形)に形成される。すなわち、例えば、n形半導体層10のX軸に沿う幅は、p形半導体層20のX軸に沿う幅よりも狭い。また、例えば、n形半導体層10のY軸に沿う幅は、p形半導体層20のY軸に沿う幅よりも狭い。
【0079】
このパターニングにおいて、例えば、層間絶縁膜7のSiO2膜でエッチングがストップし、層間絶縁膜7が露出する。
【0080】
そして、テーパ形状の積層体10sの側面を覆うように、保護層(図示せず)を形成する。保護層には、例えば、SiO2膜が用いられる。SiO2膜のうちで、n形半導体層10の第2主面S2を覆う部分を除去する。このとき、n形半導体層10の第2主面S2の外縁に沿う部分のSiO2膜は残しても良い。これにより、n形半導体層10の外縁に沿う部分が保護層により保護される。
【0081】
そして、図16(b)に表したように、n形半導体層10の第2主面S2の中央を除く部分にn側電極50を形成する。例えば、n側電極50として、Ti、Al、Rh、In、Ni、Pt及びAuなどの金属膜を形成し、所定の形状に加工する。
【0082】
このように、n側電極50は、例えば、Ti、Al、Rh,In、Ni、Pt及びAuよりなる群から選択された少なくとも1つを含む。
【0083】
本実施形態のように、第1バッファ層61bをパターニングしてあるエピタキシャルウェーハに二段階のエッチングを行うことで、n形半導体層10の主面S5に微細な第2凹凸形状C2が形成される。これにより、主面S5からの光の取り出し効率に優れた構造の作製が可能となる。また、成長用基板5を除去した後にリソグラフィ技術やナノインプリント技術などで、微細な凹凸を形成する必要が無いため、工程の短縮が可能となる。
【0084】
なお、この第2の実施の形態では、図16(a)に表した素子分離工程を、第1エッチング工程及び第2エッチング工程の後に行ったが、例えば、図13(a)の工程の前後や、図14(a)の第1エッチングの前後に素子分離工程を行っても良い。その場合は、エッチングガスによる活性層へのダメージを保護する層を適宜設ける。また、第2の実施の形態では、バッファ層のパターニング(ステップS201)及び積層体10sの成長を含む行い、行っているが、予めバッファ層がパターニングされ、その上に積層体10sが形成されたエピタキシャルウェーハを用いるようにしてもよい。
【0085】
(第3の実施の形態)
図22〜図24は、実施形態を例示する拡大模式的断面図である。
図22〜図24では、バッファ層の部分の拡大図を表している。
図22に表したように、実施形態では、バッファ層6cが複数の領域に分割して形成されている。すなわち、バッファ層6cは、成長用基板5の主面5a上に所定の間隔で設けられている。
【0086】
バッファ層6cには、例えばAlNが用いられる。バッファ層6cは、成長用基板5の主面5a上に例えばAlN層を積層した後、フォトリソグラフィ及びエッチング等によって複数の領域に分割される。バッファ層6cの一つの領域は、例えば六角柱形状に形成される。実施形態では、六角柱形状のバッファ層6cの領域が、約1μmの間隔で配置されている。バッファ層6cが形成された部分以外には、成長用基板5の表面が露出している。
【0087】
この状態でバッファ層6cの上にn形半導体層10等、積層体10sを形成する。バッファ層6cの上に成長するn形半導体層10は、バッファ層6cの上方向のみならず横方向にも成長する。バッファ層6cがAlN、成長用基板5がSiの場合、AlN上と、Si上と、でn形半導体層10であるGaNの原料分子の吸着、解離の確率が異なる。このため、Si表面よりもAlN表面の方がGaNの結晶成長が促進される。これにより、隣り合うバッファ層6cのそれぞれで成長したn形半導体層10は、成長途中で結合して一体の膜となる。隣り合うバッファ層6cの間には、n形半導体層10の成長していない空洞領域が形成される。
【0088】
その後、図23に表したように、成長用基板5を除去する(第1処理工程)。例えば、成長用基板5を研削してある程度除去したのち、わずかに残った成長用基板5を、例えばSF6ガスをエッチャントとするドライエッチングによって除去する。なお、成長用基板5の除去には、第1エッチング工程を適用してもよい。これにより、n形半導体層10の第2主面S2側には、複数の領域に分割して形成されたバッファ層6cが残る状態になる。このバッファ層6cは、図12で表した微小が第2凹凸形状C2と同様な効果を発揮する。
【0089】
さらに、図23に表した状態から、第2処理工程(例えば、第2エッチング工程)を行ってもよい。
図24は、第2エッチング工程を施した状態を例示する拡大模式的断面図である。
図23に表した状態から第2エッチング工程を施すと、バッファ層6cの間から露出するn形半導体層10がエッチングされる。n形半導体層10は面方位に沿ってエッチングされ、例えば断面がV字型に形成される。また、バッファ層6cもテーパ状にエッチングされる。エッチングの進行度合いによって、エッチングされずに残るバッファ層6c及びn形半導体層10は、突起状に残ることになる。このようなバッファ層6c及びn形半導体層10の形状により、図7(b)に例示した、n形半導体層10の第2主面S2が粗面化された構造と同様な効果を発揮する。
【0090】
以上説明したように、実施形態に係る窒化物半導体素子の製造方法によれば、製造歩留まりを向上することができる。
【0091】
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【0092】
また、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【0093】
また、実施形態において、第1エッチング工程及び第2エッチング工程として、いずれもドライエッチングを用いる例を示したが、第1エッチング工程及び第2エッチング工程の少なくとも一方をウェットエッチングで行ってもよい。
また、実施形態において、窒化物半導体素子の例として半導体発光素子を説明したが、窒化物半導体素子は半導体発光素子に限定されず、HEMT(High Electron Mobility Transistor)、フォトダイオード等の電子デバイスに適用することも可能である。
【0094】
また、電極、半導体層、基板及び接合層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【0095】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0096】
5…成長用基板、6a、6b、6c…バッファ層、7…層間絶縁層、10…n形半導体層、10s…積層体、20…p形半導体層、30…発光層、31…障壁層、32…井戸層、33…n側中間層、34…p側中間層、40…p側電極、50…n側電極、61a、61b…第1バッファ層、62a、62b…第2バッファ層、63b…第2バッファ層、71…第1接合層、72…第2接合層、73…支持基板、90…コアレッセンス部、110a、110b…半導体発光素子
【技術分野】
【0001】
本発明の実施形態は、窒化物半導体素子の製造方法に関する。
【背景技術】
【0002】
窒化物半導体素子の製造方法として、加工が簡便であるシリコン(Si)基板上に窒化ガリウム(GaN)等の窒化物半導体層を結晶成長させる技術がある。Si基板の上に窒化物半導体層を結晶成長させる際、Si基板上に形成したバッファ層を介して結晶成長させている。また、窒化物半導体層の結晶成長を行ったのち、窒化物半導体層のSi基板とは反対側に支持基板を接合し、Si基板を除去して窒化物半導体層の薄膜化を施している。このような窒化物半導体素子の製造方法においては、さらなる製造歩留まりの向上が望まれている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2010−251390号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明の実施形態は、製造歩留まりを向上することができる窒化物半導体素子の製造方法を提供する。
【課題を解決するための手段】
【0005】
実施形態に係る窒化物半導体素子の製造方法は、成長用基板と、前記成長用基板の上に形成されたバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第1部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第2部分の上に形成された電極と、前記窒化物半導体層の上に形成された層間絶縁膜及び電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第1の処理材を用いて前記成長用基板を除去する工程と、前記成長用基板を除去する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をパターニングする工程と、を備える。
【図面の簡単な説明】
【0006】
【図1】実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
【図2】窒化物半導体素子の一例を示す模式的断面図である。
【図3】半導体発光素子の一部の構成を例示する模式的断面図である。
【図4】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図5】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図6】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図7】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図8】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図9】バッファ層の構成の一例を示す模式的断面図である。
【図10】第1エッチング工程の前後の状態を例示する断面図である。
【図11】実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
【図12】窒化物半導体素子の一例を示す模式的断面図である。
【図13】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図14】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図15】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図16】窒化物半導体素子の製造方法を例示する模式的断面図である。
【図17】製造方法を例示する拡大模式的断面図である。
【図18】製造方法を例示する拡大模式的断面図である。
【図19】製造方法を例示する拡大模式的断面図である。
【図20】製造方法を例示する拡大模式的断面図である。
【図21】製造方法を例示する拡大模式的断面図である。
【図22】実施形態を例示する拡大模式的断面図である。
【図23】実施形態を例示する拡大模式的断面図である。
【図24】実施形態を例示する拡大模式的断面図である。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【0008】
(第1の実施の形態)
図1は、実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
すなわち、この製造方法は、第1の処理工程(ステップS101)と、第2の処理工程(ステップS102)と、を備える。
第1の処理工程(ステップS101)では、成長用基板と、成長用基板の上に形成されたバッファ層と、バッファ層の上に形成された窒化物半導体層と、を有する構造体の、窒化物半導体層の側に支持基板を接合した後、第1の処理材を用いて成長用基板を除去する処理を行う。
第2の処理工程(ステップS102)では、第1の処理工程(ステップS101)で成長用基板を除去した後、バッファ層及び窒化物半導体層の厚さを、第1の処理材とは異なる第2の処理材を用いて減少させる処理を行う。
ここで、層の厚さを減少させる処理には、層の厚さを薄くする処理のほか、層を除去する処理も含まれる。
第2の処理材が第1の処理材とは異なるとは、第2の処理材が第1の処理材に含まれない要素を含む、及び、第1の処理材が第2の処理材に含まれない要素を含む、のいずれかを含む。
第1の処理材は、例えば、フッ素及び硫黄の少なくともいずれかを含むガスである。第1の処理材は、フッ素及び硫黄の少なくともいずれかと、炭素及びアルゴンの少なくともいずれかと、をさらに含む混合ガスである。
第2の処理材は、例えば、塩素を含むガスである。第2の処理材は、塩素を含むガスと、炭素及びアルゴンの少なくともいずれかと、を含む混合ガスである。
【0009】
図2は、実施形態に係る製造方法によって製造された窒化物半導体素子の一例を示す模式的断面図である。
図2では、窒化物半導体素子の一例として、半導体発光素子110aを例示している。
【0010】
図2に表したように、半導体発光素子110aは、n形半導体層10と、p形半導体層20と、発光層30と、p側電極40と、n側電極50と、を備える。
【0011】
n形半導体層10及びp形半導体層20は、窒化物半導体を含む。n形半導体層10には、例えば、n形GaN層が用いられる。p形半導体層20には、例えば、p形GaN層が用いられる。
【0012】
発光層30は、n形半導体層10とp形半導体層20との間に設けられる。
【0013】
p側電極40は、p形半導体層20の発光層30とは反対の側の第1主面S1に設けられる。p側電極40は、p形半導体層20の一部(第1主面S1の一部)に接する。
【0014】
n側電極50は、n形半導体層10の発光層30とは反対の側の第2主面S2に設けられる。n側電極50は、n形半導体層10の一部(第2主面S2の一部)に接する。
【0015】
ここで、p形半導体層20からn形半導体層10に向かう方向をZ軸方向とする。Z軸に対して垂直な1つの軸をX軸とする。Z軸とX軸とに対して垂直な1つの軸をY軸とする。Z軸方向は、n形半導体層10、発光層30及びp形半導体層20の積層方向に対応する。
【0016】
ここで、本願明細書において、「積層」は、直接重ねられる場合の他に、間に別の要素が挿入されて重ねられる場合も含む。
【0017】
n形半導体層10、発光層30及びp形半導体層20を含む積層体10sにおいて、第1主面S1と第2主面S2とは、互いに反対側の面である。
【0018】
図3は、第1の実施形態に係る半導体発光素子の一部の構成を例示する模式的断面図である。
図3は、発光層30の構成の例を示している。図3におけるZ軸方向は、図2におけるZ軸方向に対して反転されている。
【0019】
図3に表したように、発光層30は、複数の障壁層31と、複数の障壁層31どうしの間に設けられた井戸層32と、を有する。複数の障壁層31と、複数の井戸層32と、は交互に積層されている。
【0020】
この例では、障壁層31と井戸層32との間のそれぞれに中間層(n側中間層33及びp側中間層34)が設けられている。
【0021】
例えば、n形半導体層10の上に、障壁層31が設けられる。障壁層31の上に、n側中間層33が設けられる。n側中間層33の上に井戸層32が設けられる。井戸層32の上に、p側中間層34が設けられる。障壁層31、n側中間層33、井戸層32及びp側中間層34が1つの組(周期)となる。複数の組が積層される。すなわち、発光層30は、多重量子井戸(MQW:Multi Quantum Well)構造を有することができる。
【0022】
または、発光層30は、単一量子井戸(SQW:Single Quantum Well)構造を有することができる。この場合には、上記の組が1つであり、井戸層32の数が1である。
【0023】
n側中間層33及びp側中間層34の少なくともいずれかは、必要に応じて設けられ、省略しても良い。
【0024】
障壁層31には、例えば、Inx2Aly2Ga1−x2−y2N(0<x2<1、0<y2<1)が用いられる。障壁層31には、例えば、In0.02Al0.33Ga0.65Nが用いられる。障壁層31の厚さは、例えば11.5ナノメートル(nm)である。
【0025】
n側中間層33には、例えば、Inx3Ga1−x3N(0<x3<1)が用いられる。n側中間層33には、例えば、In0.02Ga0.98Nが用いられる。n側中間層33の厚さは、例えば、0.5nmである。
【0026】
井戸層32には、Inx4Ga1−x4N(0<x4<1)が用いられる。井戸層32には、例えば、In0.15Ga0.85Nが用いられる。井戸層32の厚さは、例えば、2.5nmである。
【0027】
p側中間層34には、Inx5Ga1−x5N(0<x5<1)が用いられる。p側中間層34には、例えば、In0.02Ga0.98Nが用いられる。p側中間層34の厚さは、例えば、0.5nmである。
【0028】
実施形態において、複数の障壁層31どうしの間で、複数の障壁層31に用いられる材料及び厚さの少なくともいずれかが、複数の障壁層31において互いに異なっても良い。複数の井戸層32が設けられる場合、複数の井戸層32に用いられる材料及び厚さの少なくともいずれかが、複数の井戸層32において互いに異なっても良い。複数のn側中間層33が設けられる場合、複数のn側中間層33に用いられる材料及び厚さの少なくともいずれかが、複数のn側中間層33において互いに異なっても良い。複数のp側中間層34が設けられる場合、複数のp側中間層34に用いられる材料及び厚さの少なくともいずれかが、複数のp側中間層34において互いに異なっても良い。
【0029】
このような半導体発光素子110aを製造するにあたり、積層体10sは、例えばn形半導体層10、発光層30及びp形半導体層20の順に積層される。
ここで、窒化物半導体層の結晶成長に用いられるサファイア基板は絶縁体であるため、p側電極及びn側電極を半導体層(積層体)の上面側に設ける構造が採用される。しかし、この構造においては、直列抵抗が高い。さらに、サファイア基板の熱伝導率が低いため、特に高出力時の放熱性に改善の余地がある。
【0030】
そこで、サファイア基板上に成長した半導体層を、結晶成長とは別の支持基板に転写する構成(薄膜型:Thin Film型)がある。支持基板として、導電性で熱伝導率が高いSi基板を用いることができるので、積層方向に電流が通電でき、低い直列抵抗と同時に高い放熱性が得られる。
【0031】
Thin Film構造を作製するには、サファイア基板が化学的に安定であることから、高エネルギーの紫外線をGaN層に照射し、局所的に高温度にすることで、サファイア基板から発光層を含むGaN層を剥離するレーザリフトオフ技術が用いられている。
実施形態では、加工が簡便であるSi基板上にGaN層の結晶成長し、これを用いて半導体発光素子110aを製造する。
【0032】
以下、半導体発光素子110aの製造方法の例を説明する。
図4〜図8は、第1の実施形態に係る窒化物半導体素子の製造方法を例示する工程順模式的断面図である。
図9は、バッファ層の構成の一例を示す模式的断面図である。
【0033】
図4(a)に表したように、成長用基板5の上に、バッファ層6aを形成する。成長用基板5には、例えばSi基板が用いられる。成長用基板5は、例えば、Si単結晶の基板である。また、成長用基板5は、Si単結晶層を含む基板である。バッファ層6aには、例えばInx1Aly1Ga1−x1−y1N(0<x1<1、0<y1<1)が用いられる。実施形態の一例では、バッファ層6aはAlNである。バッファ層6aの厚さは、例えば100nmである。
【0034】
図9に表したように、バッファ層6aは、複数の第1バッファ層61aと、第2バッファ層62aの複数の積層構造を有する場合もある。
【0035】
第1バッファ層61aには、例えば、Inx6Aly6Ga1−x6−y6N(0<x6<1、0<y6<1)が用いられる。が用いられる。実施形態の一例では、第1バッファ層61aは、AlNである。第1バッファ層61aの厚さは、例えば、10nmである。
【0036】
第2バッファ層62aには、例えば、Inx7Aly7Ga1−x7−y7N(0<x7<1、0<y7<1)が用いられる。が用いられる。実施形態では、第2バッファ層62aは、Al0.75Ga0.25Nである。第2バッファ層62aの厚さは、例えば、50nmである。
【0037】
図4(a)に表したように、バッファ層6aの上に、n形半導体層10、発光層30及びp形半導体層20を順次形成する。上記の各層の形成には、例えば、有機金属気層成長(MOCVD:Metal Organic Chemical Vapor Deposition)法が用いられる。
【0038】
図4(b)に表したように、p形半導体層20の上に、層間絶縁膜7となる絶縁膜を形成する。層間絶縁膜7には、例えば、SiO2膜が用いられる。この層間絶縁膜7の形成には、例えば、熱CVD法が用いられる。
【0039】
図5(a)に表したように、例えば、フォトリソグラフィ及びエッチングにより、この層間絶縁膜7を所定の形状に加工し、そして蒸着法により、p側電極40を形成する。例えば、p側電極40としては、Ni、Pt、Ag、Ti、Al、In及びAuなどを少なくとも1つを含む金属膜である。
【0040】
図5(b)に表したように、層間絶縁膜7、及び、p側電極40を覆うように、第1接合層71を形成する。例えば、第1接合層71となる、Ti膜、Pt膜及びAu膜がこの順で積層して形成する。
【0041】
一方、支持基板73(例えばSi基板)の主面上に、第2接合層72が形成されている。例えば、支持基板73の主面上に、第2接合層72となる、Au−Sn膜が形成される。その後、第1接合層71と第2接合層72とを互いに接触させて、成長用基板5と支持基板73とを配置する。この状態で、高温で一定の時間、両基板に圧力を加える。この接合条件の一例は、1キロニュートン(kN)の加圧を280℃の状態で30分行う。これにより、第1接合層71と第2接合層72とが互いに接合される。
【0042】
次に、図6(a)に表したように、成長用基板5を上にして、フッ素系の反応ガス(第1の処理材)によるエッチングで成長用基板5であるSi基板を除去する(第1の処理工程)。このエッチングによる第1の処理工程を、第1エッチング工程と言うことにする。この第1エッチング工程では、上記バッファ層6aのAlN層をエッチングストップ層とする。すなわち、第1の処理材は、バッファ層6aに対するエッチング速度よりも、成長用基板5に対するエッチング速度の方が速い。これにより、バッファ層6aの裏面S4が露出する。エッチングガスには、C4F8やSF6等のフッ素系ガスを用い、この第1エッチング工程では塩素系のガスは用いない。また、これにより、Si基板と上記バッファ層6aのAlN層とのエッチングレート比が100倍以上となる。
【0043】
上記のような大きなエッチングレート比のため、成長用基板5の裏面S3の凹凸(ラフネス)が例えば2マイクロメートル(μm)程度あったとしても、この凹凸が窒化物半導体層へ、転写されることはない。
もし、この凹凸の状態が解消されない状態でn形半導体層10へのエッチングを行うと、ウェーハ面内で発光層30の近傍にまでエッチングが進み、発光特性に影響を与える可能性がある。
【0044】
次に、図6(b)に表したように、塩素系の反応ガス(第2の処理材)によるエッチングを行い、バッファ層6aであるAlN層及びn形GaN層10の厚さを減少させる(第2の処理工程)。このエッチングによる第2の処理工程を、第2エッチング工程と言うことにする。本実施形態では、第2エッチング工程により、バッファ層6aと、n形GaN層10の一部と、を除去する。第2エッチング工程でのエッチングガスには、Cl2やBCl3等の塩素系ガスが用いられる。また、エッチングガスにArガスを混合すると、物理的なエッチングも加わるため、AlN層とGaN層とのエッチングレート比が小さくなる。これにより、エッチング深さの制御がより容易になる。
【0045】
図6(b)に表したように、第2エッチング工程でエッチングを行うと、n形半導体層10の第2主面S2が露出する。第2主面S2は、後述するように、微細加工される表面に対応する。
【0046】
図10は、第1エッチング工程の前後の状態を例示する断面図である。図10(a)は、第1エッチング工程前のSEM(Scanning Electron Microscope)観察像、図10(b)は、第1エッチング工程後のSEM観察像を表している。
成長用基板5は、初期の厚さは625μmであったが、エッチング時間の短縮のため、研削により6μm程度まで薄くした。図10(a)に表したように、この研削後の成長用基板5の裏面S3に2μm程度のラフネスや破砕層が形成されているのがわかる。また、図10(b)に表したように、第1エッチング工程でのエッチングにより成長用基板5が完全に除去されているのがわかる。また、成長用基板5の裏面S3のラフネスがバッファ層6aへ全く転写されていないことも確認することができる。
【0047】
ここでは、第1エッチング工程を行う前に、成長用基板5を6μm程度まで薄くしたが、研削での薄片化の際の、発光層への物理的ダメージを考慮すると、10μm以上の厚さ程度にするのが好ましい。
【0048】
次に、図7(a)に表したように、例えばリソグラフィ技術を用いて、積層体10sをパターニングし、複数の半導体発光素子毎に分断する。このパターニングにおいて、積層体10sの断面は、テーパ形状(メサ形)に形成される。すなわち、例えば、n形半導体層10のX軸に沿う幅は、p形半導体層20のX軸に沿う幅よりも狭い。また、例えば、n形半導体層10のY軸に沿う幅は、p形半導体層20のY軸に沿う幅よりも狭い。
【0049】
このパターニングにおいて、例えば、層間絶縁膜7のSiO2膜でエッチングがストップし、層間絶縁膜7が露出する。
【0050】
そして、テーパ形状の積層体10sの側面を覆うように、保護層(図示せず)を形成する。保護層には、例えば、SiO2膜が用いられる。SiO2膜のうちで、n形半導体層10の第2主面S2を覆う部分を除去する。このとき、n形半導体層10の第2主面S2の外縁に沿う部分のSiO2膜は残しても良い。これにより、n形半導体層10の外縁に沿う部分が保護層により保護される。
【0051】
また、このとき、例えば、水酸化カリウムを用いたエッチングにより、露出したn形半導体層10の表面に凹凸を形成することができる。例えば、1mol/lの濃度で、70℃の温度の水酸化カリウムを用い、15分間のエッチングを行う。このようなウエットエッチングにより、n形半導体層10の第2主面S2が粗面化される。第2主面S2において、n形半導体層10は、100nm以上3000nm以下程度の表面粗さを有する。これにより図7(b)に例示した構造となる。
【0052】
そして、図8に表したように、n形半導体層10の第2主面S2の中央を除く部分にn側電極50を形成する。例えば、n側電極50として、Ti、Al、Rh、In、Ni、Pt及びAuなどの金属膜を形成し、所定の形状に加工する。
【0053】
このように、n側電極50は、例えば、Ti、Al、Rh,In、Ni、Pt及びAuよりなる群から選択された少なくとも1つを含む。
【0054】
本実施形態のように、第1エッチング工程及び第2エッチング工程の二段階のエッチングを行うことで、成長用基板5を除去する際の発光層30へのダメージを抑制することができる。また、n形半導体層10のエッチング面におけるウェーハ面内での平滑性が優れることにより、半導体発光素子110aの製造歩留まりを大幅に高めることができる。
【0055】
なお、第1の実施の形態では、図7(a)に表した素子分離工程を、第1エッチング工程及び第2エッチング工程の後に行ったが、例えば、図4(a)に表したように工程の前後や、図6(a)に表したように第1エッチング工程の前後に素子分離工程を行っても良い。その場合は、エッチングガスによる活性層へのダメージを保護する層を適宜設ける。
【0056】
(第2の実施の形態)
図11は、実施形態に係る窒化物半導体素子の製造方法のフローチャートである。
すなわち、この製造方法は、バッファ層のパターニング(ステップS201)と、第1の処理工程(ステップS202)と、第2の処理工程(ステップS203)と、を備える。
バッファ層のパターニング(ステップS201)では、成長用基板の上に形成したバッファ層をパターニングして、第1凹凸形状を形成する処理を行う。
第1の処理工程(ステップS202)では、成長用基板と、成長用基板の上に形成され、第1凹凸形状を含むバッファ層と、バッファ層の第1凹凸形状の上に形成された窒化物半導体層と、を有する構造体の、窒化物半導体層の側に支持基板を接合した後、第1の処理材を用いて成長用基板を除去する処理を行う。
第2の処理工程(ステップS203)では、第1の処理工程(ステップS202)で成長用基板を除去した後、バッファ層及び窒化物半導体層の厚さを、第1の処理材とは異なる第2の処理材を用いて減少させて、窒化物半導体層に第1凹凸形状を反映した第2凹凸形状を形成する処理を行う。
【0057】
図12は、実施形態に係る製造方法によって製造された窒化物半導体素子の一例を示す模式的断面図である。
図12では、窒化物半導体素子の一例として、半導体発光素子110bを例示している。
【0058】
図12に表したように、半導体発光素子110bは、n形半導体層10と、p形半導体層20と、発光層30と、p側電極40と、n側電極50と、を備える。
【0059】
半導体発光素子110bでは、n形半導体層10の主面S5に微小な凹凸形状(第2凹凸形状C2)が設けられている。
【0060】
以下、半導体発光素子110bの製造方法の例を説明する。
図13〜図16は、第2の実施形態に係る窒化物半導体素子の製造方法の製造方法を例示する工程順模式的断面図である。
図17〜図21は、製造方法を例示する拡大模式的断面図である。
図17は、図13(a)に示すA部の拡大模式的断面図を示している。図17では、図13(a)のZ軸方向を反対に表している。
図18〜図20は、図15(a)に示すB部の拡大を表している。
図21は、図15(b)に示すC部の拡大を表している。
【0061】
図13(a)に表したように、成長用基板5の上に、バッファ層6bを形成し、バッファ層6bの上に積層体10sを結晶成長する。成長用基板5には、例えばSi基板が用いられる。
【0062】
図17に表したバッファ層6bは、例えば、有機金属気層成長(MOCVD)法によって形成される。
【0063】
バッファ層6bの具体的な作製方法の一例は次のようになる。
まず、成長用基板5に、第1バッファ層61bを形成し、そして、例えばリソグラフィ技術を用いて、第1バッファ層61bをパターニングし、複数の領域に分断する。このパターニングにおいて、第1バッファ層61bのX軸に沿う幅は3μm程度であり、隣り合う第1バッファ層61b同士のX軸に沿う距離は2μm程度である。
【0064】
次に、第3バッファ層63bの積層を行う。この際、前記の通り第1バッファ層61bがパターニングされているため、第3バッファ層63bは第1バッファ層61bとの界面部からのみ結晶成長する。なお、隣り合う第3バッファ層63bのファセットが合体するコアレッセンス部90は、第1バッファ層61bがパターニングされた溝部の中央付近に形成される。その後、第2バッファ層62b、第1バッファ層61bの順に積層を行う。
【0065】
図17に表したように、バッファ層6bは、第1バッファ層61b、第2バッファ層62b及び第3バッファ層63bを数周期繰り返した積層構造を有する場合もある。
【0066】
第1バッファ層61bには、例えば、Inx8Aly8Ga1−x8−y8N(0<x8<1、0<y8<1)が用いられる。が用いられる。実施形態の一例では、第1バッファ層61bは、AlNである。第1バッファ層61bの厚さは、例えば、10nmである。
【0067】
第2バッファ層62bには、例えば、Inx9Aly9Ga1−x9−y9N(0<x9<1、0<y9<1)が用いられる。が用いられる。実施形態の一例では、第2バッファ層62は、Al0.75Ga0.25Nである。第2バッファ層62bの厚さは、例えば、50nmである。
【0068】
第3バッファ層63bには、例えば、Inx10Aly10Ga1−x10−y10N(0<x10<1、0<y10<1)が用いられる。実施形態の一例では、第3バッファ層63bは、GaNである。第3バッファ層63bの厚さは、例えば、2μmである。
【0069】
上記のバッファ層6bを備えたエピタキシャルウェーハを形成した後、図13(b)に表したように、p形半導体層20の上に、層間絶縁膜7となる絶縁膜を形成する。層間絶縁膜7には、例えば、SiO2膜が用いられる。この層間絶縁膜7の形成には、例えば、熱CVD法が用いられる。
【0070】
図14(a)に表したように、例えば、フォトリソグラフィ及びエッチングにより、この層間絶縁膜7を所定の形状に加工し、そして蒸着法により、p側電極40を形成する。例えば、p側電極40としては、Ni、Pt、Ag、Ti、Al、In及びAuなどを少なくとも1つを含む金属膜である。
【0071】
図14(b)に表したように、層間絶縁膜7、及び、p側電極40を覆うように、第1接合層71を形成する。例えば、第1接合層71となる、Ti膜、Pt膜及びAu膜がこの順で積層して形成する。
【0072】
一方、支持基板73(例えばSi基板)の主面上に、第2接合層72が形成されている。例えば、支持基板73の主面上に、第2接合層72となる、Au−Sn膜が形成される。その後、第1接合層71と第2接合層72とを互いに接触させて、成長用基板5と支持基板73とを配置する。この状態で、高温で一定の時間、両基板に圧力を加える。この接合条件の一例は、1kNの加圧を280℃の状態で30分行う。これにより、第1接合層71と第2接合層72とが互いに接合される。
【0073】
次に、成長用基板5の除去を行う。すなわち、図17に表したバッファ層6bの構造において、成長用基板5を上にして、フッ素系の反応ガスによる第1エッチングにおいてSi基板を除去することで、上記バッファ層61bのAlN層がエッチングストップ層となり、図18に表した微細な凹凸形状(第1凹凸形状C1)が形成される。エッチングガスには、C4F8やSF6等のフッ素系ガスを用い、この第1エッチング工程では塩素系のガスは用いない。これにより、図15(a)に表したように、微細な凹凸形状(第1凹凸形状C1)を備えたバッファ層6bの上面S6が形成される。
【0074】
次に、図15(b)に表したように、塩素系の反応ガスによる第2エッチング工程を行い、バッファ層6bと、n形半導体層10の一部と、を除去する。エッチングガスには、Cl2やBCl3等の塩素系ガスを用いる。また、エッチングガスにArガスを混合すると、物理的なエッチングも加わるため、AlN層とGaN層とのエッチングレート比が小さくなるので、エッチング深さの制御がより容易になる。
【0075】
これにより、バッファ層6bの上面S6に形成された微細な第1凹凸形状C1がn形半導体層10の主面S5に転写される。
【0076】
ここで、図18〜図21に沿って、第1凹凸形状が転写される状態を説明する。
図18に表したように、バッファ層6bの上面S6に第1凹凸形状C1が形成された状態で第2エッチング工程を行うと、第1凹凸形状C1が保たれたままバッファ層6bのエッチングが進行していく(図18〜図19参照)。第1凹凸形状C1の凹部は、凸部よりも先にn形半導体層10に到達し(図20参照)、さらにエッチングが進行していく。
【0077】
そして、バッファ層6bが全て除去されると、図21に表したように、n形半導体層10の主面S5に、第1凹凸形状C1を反映した第2凹凸形状C2が形成される。バッファ層6bのエッチング速度と、n形半導体層10のエッチング速度と、が等しい場合には、第1凹凸形状C1と、第2凹凸形状C2と、が等しくなる。一方、これらのエッチング速度の相違に応じて、第1凹凸形状C1と、第2凹凸形状C2と、に相違が生じる。
【0078】
次に、図16(a)に表したように、例えばリソグラフィ技術を用いて、積層体10sをパターニングし、複数の半導体発光素子毎に分断する。このパターニングにおいて、積層体10sの断面は、テーパ形状(メサ形)に形成される。すなわち、例えば、n形半導体層10のX軸に沿う幅は、p形半導体層20のX軸に沿う幅よりも狭い。また、例えば、n形半導体層10のY軸に沿う幅は、p形半導体層20のY軸に沿う幅よりも狭い。
【0079】
このパターニングにおいて、例えば、層間絶縁膜7のSiO2膜でエッチングがストップし、層間絶縁膜7が露出する。
【0080】
そして、テーパ形状の積層体10sの側面を覆うように、保護層(図示せず)を形成する。保護層には、例えば、SiO2膜が用いられる。SiO2膜のうちで、n形半導体層10の第2主面S2を覆う部分を除去する。このとき、n形半導体層10の第2主面S2の外縁に沿う部分のSiO2膜は残しても良い。これにより、n形半導体層10の外縁に沿う部分が保護層により保護される。
【0081】
そして、図16(b)に表したように、n形半導体層10の第2主面S2の中央を除く部分にn側電極50を形成する。例えば、n側電極50として、Ti、Al、Rh、In、Ni、Pt及びAuなどの金属膜を形成し、所定の形状に加工する。
【0082】
このように、n側電極50は、例えば、Ti、Al、Rh,In、Ni、Pt及びAuよりなる群から選択された少なくとも1つを含む。
【0083】
本実施形態のように、第1バッファ層61bをパターニングしてあるエピタキシャルウェーハに二段階のエッチングを行うことで、n形半導体層10の主面S5に微細な第2凹凸形状C2が形成される。これにより、主面S5からの光の取り出し効率に優れた構造の作製が可能となる。また、成長用基板5を除去した後にリソグラフィ技術やナノインプリント技術などで、微細な凹凸を形成する必要が無いため、工程の短縮が可能となる。
【0084】
なお、この第2の実施の形態では、図16(a)に表した素子分離工程を、第1エッチング工程及び第2エッチング工程の後に行ったが、例えば、図13(a)の工程の前後や、図14(a)の第1エッチングの前後に素子分離工程を行っても良い。その場合は、エッチングガスによる活性層へのダメージを保護する層を適宜設ける。また、第2の実施の形態では、バッファ層のパターニング(ステップS201)及び積層体10sの成長を含む行い、行っているが、予めバッファ層がパターニングされ、その上に積層体10sが形成されたエピタキシャルウェーハを用いるようにしてもよい。
【0085】
(第3の実施の形態)
図22〜図24は、実施形態を例示する拡大模式的断面図である。
図22〜図24では、バッファ層の部分の拡大図を表している。
図22に表したように、実施形態では、バッファ層6cが複数の領域に分割して形成されている。すなわち、バッファ層6cは、成長用基板5の主面5a上に所定の間隔で設けられている。
【0086】
バッファ層6cには、例えばAlNが用いられる。バッファ層6cは、成長用基板5の主面5a上に例えばAlN層を積層した後、フォトリソグラフィ及びエッチング等によって複数の領域に分割される。バッファ層6cの一つの領域は、例えば六角柱形状に形成される。実施形態では、六角柱形状のバッファ層6cの領域が、約1μmの間隔で配置されている。バッファ層6cが形成された部分以外には、成長用基板5の表面が露出している。
【0087】
この状態でバッファ層6cの上にn形半導体層10等、積層体10sを形成する。バッファ層6cの上に成長するn形半導体層10は、バッファ層6cの上方向のみならず横方向にも成長する。バッファ層6cがAlN、成長用基板5がSiの場合、AlN上と、Si上と、でn形半導体層10であるGaNの原料分子の吸着、解離の確率が異なる。このため、Si表面よりもAlN表面の方がGaNの結晶成長が促進される。これにより、隣り合うバッファ層6cのそれぞれで成長したn形半導体層10は、成長途中で結合して一体の膜となる。隣り合うバッファ層6cの間には、n形半導体層10の成長していない空洞領域が形成される。
【0088】
その後、図23に表したように、成長用基板5を除去する(第1処理工程)。例えば、成長用基板5を研削してある程度除去したのち、わずかに残った成長用基板5を、例えばSF6ガスをエッチャントとするドライエッチングによって除去する。なお、成長用基板5の除去には、第1エッチング工程を適用してもよい。これにより、n形半導体層10の第2主面S2側には、複数の領域に分割して形成されたバッファ層6cが残る状態になる。このバッファ層6cは、図12で表した微小が第2凹凸形状C2と同様な効果を発揮する。
【0089】
さらに、図23に表した状態から、第2処理工程(例えば、第2エッチング工程)を行ってもよい。
図24は、第2エッチング工程を施した状態を例示する拡大模式的断面図である。
図23に表した状態から第2エッチング工程を施すと、バッファ層6cの間から露出するn形半導体層10がエッチングされる。n形半導体層10は面方位に沿ってエッチングされ、例えば断面がV字型に形成される。また、バッファ層6cもテーパ状にエッチングされる。エッチングの進行度合いによって、エッチングされずに残るバッファ層6c及びn形半導体層10は、突起状に残ることになる。このようなバッファ層6c及びn形半導体層10の形状により、図7(b)に例示した、n形半導体層10の第2主面S2が粗面化された構造と同様な効果を発揮する。
【0090】
以上説明したように、実施形態に係る窒化物半導体素子の製造方法によれば、製造歩留まりを向上することができる。
【0091】
なお、本明細書において「窒化物半導体」とは、BxInyAlzGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x、y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【0092】
また、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
【0093】
また、実施形態において、第1エッチング工程及び第2エッチング工程として、いずれもドライエッチングを用いる例を示したが、第1エッチング工程及び第2エッチング工程の少なくとも一方をウェットエッチングで行ってもよい。
また、実施形態において、窒化物半導体素子の例として半導体発光素子を説明したが、窒化物半導体素子は半導体発光素子に限定されず、HEMT(High Electron Mobility Transistor)、フォトダイオード等の電子デバイスに適用することも可能である。
【0094】
また、電極、半導体層、基板及び接合層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【0095】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0096】
5…成長用基板、6a、6b、6c…バッファ層、7…層間絶縁層、10…n形半導体層、10s…積層体、20…p形半導体層、30…発光層、31…障壁層、32…井戸層、33…n側中間層、34…p側中間層、40…p側電極、50…n側電極、61a、61b…第1バッファ層、62a、62b…第2バッファ層、63b…第2バッファ層、71…第1接合層、72…第2接合層、73…支持基板、90…コアレッセンス部、110a、110b…半導体発光素子
【特許請求の範囲】
【請求項1】
成長用基板と、前記成長用基板の上に形成されたバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第1部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第2部分の上に形成された電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第1の処理材を用いて前記成長用基板を除去する工程と、
前記成長用基板を除去する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をパターニングする工程と、
を備えたことを特徴とする窒化物半導体素子の製造方法。
【請求項2】
前記成長用基板を除去する前記工程の後に、前記第1の処理材とは異なる第2の処理材を用いて前記バッファ層及び前記窒化物半導体層の厚さを減少させる工程をさらに備えることを特徴とする請求項1記載の窒化物半導体素子の製造方法。
【請求項3】
前記成長用基板を、エッチングによって除去し、
前記バッファ層及び前記窒化物半導体層の厚さを、エッチングによって減少させることを特徴とする請求項2記載の窒化物半導体素子の製造方法。
【請求項4】
前記第1の処理材は、前記バッファ層に対するエッチング速度よりも前記成長用基板に対するエッチング速度の方が速いエッチャントであることを特徴とする請求項3記載の窒化物半導体素子の製造方法。
【請求項5】
前記第1の処理材は、フッ素を含み、
前記第2の処理材は、塩素を含むことを特徴とする請求項1〜4のいずれか1つに記載の窒化物半導体素子の製造方法。
【請求項6】
前記成長用基板は、シリコンを含み、
前記バッファ層は、アルミニウムを含む窒化物であることを特徴とする請求項1〜5のいずれか1つに記載の窒化物半導体素子の製造方法。
【請求項7】
前記成長用基板を除去する工程では、前記成長用基板を研削して厚さを減少させた後にドライエッチングして前記成長用基板を除去することを含む請求項1〜6のいずれか1つに記載の窒化物半導体素子の製造方法。
【請求項1】
成長用基板と、前記成長用基板の上に形成されたバッファ層と、前記バッファ層の上に形成された窒化物半導体層と、前記窒化物半導体層の第1部分の上に形成された層間絶縁膜と、前記窒化物半導体層の第2部分の上に形成された電極と、を有する構造体の、前記層間絶縁膜及び前記電極の上に支持基板を接合した後、第1の処理材を用いて前記成長用基板を除去する工程と、
前記成長用基板を除去する前記工程の後に、前記層間絶縁膜をエッチングストップ層として前記窒化物半導体層をパターニングする工程と、
を備えたことを特徴とする窒化物半導体素子の製造方法。
【請求項2】
前記成長用基板を除去する前記工程の後に、前記第1の処理材とは異なる第2の処理材を用いて前記バッファ層及び前記窒化物半導体層の厚さを減少させる工程をさらに備えることを特徴とする請求項1記載の窒化物半導体素子の製造方法。
【請求項3】
前記成長用基板を、エッチングによって除去し、
前記バッファ層及び前記窒化物半導体層の厚さを、エッチングによって減少させることを特徴とする請求項2記載の窒化物半導体素子の製造方法。
【請求項4】
前記第1の処理材は、前記バッファ層に対するエッチング速度よりも前記成長用基板に対するエッチング速度の方が速いエッチャントであることを特徴とする請求項3記載の窒化物半導体素子の製造方法。
【請求項5】
前記第1の処理材は、フッ素を含み、
前記第2の処理材は、塩素を含むことを特徴とする請求項1〜4のいずれか1つに記載の窒化物半導体素子の製造方法。
【請求項6】
前記成長用基板は、シリコンを含み、
前記バッファ層は、アルミニウムを含む窒化物であることを特徴とする請求項1〜5のいずれか1つに記載の窒化物半導体素子の製造方法。
【請求項7】
前記成長用基板を除去する工程では、前記成長用基板を研削して厚さを減少させた後にドライエッチングして前記成長用基板を除去することを含む請求項1〜6のいずれか1つに記載の窒化物半導体素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図10】
【公開番号】特開2012−244157(P2012−244157A)
【公開日】平成24年12月10日(2012.12.10)
【国際特許分類】
【出願番号】特願2012−23461(P2012−23461)
【出願日】平成24年2月6日(2012.2.6)
【分割の表示】特願2011−109782(P2011−109782)の分割
【原出願日】平成23年5月16日(2011.5.16)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年12月10日(2012.12.10)
【国際特許分類】
【出願日】平成24年2月6日(2012.2.6)
【分割の表示】特願2011−109782(P2011−109782)の分割
【原出願日】平成23年5月16日(2011.5.16)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]