結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデル。
【課題】Ｐｏｌｙ−Ｓｉ ＴＦＴについてユニバーサルプロットを適用し、移動度を決めている結晶粒界について物理解析するモデルを提供する。
【解決手段】 Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μを解析する物理解析モデルを提供するものである。該ＴＦＴの移動度μおよびＶｇ−Ｉｄ特性を測定し、測定された移動度μおよびＶｇ−Ｉｄ特性からクーロン散乱移動度μ(Ｃoulomb)、フォノン散乱移動度μ(phonon)、そして表面ラフネス散乱μ(surface)の３つの移動度と実効電界Ｅeffを算出する。実効電界Ｅeffから自由キャリア密度ｎを求め、クーロン散乱移動度μ(Ｃoulomb)と自由キャリア密度ｎとの相関特性を用いてクーロン散乱中心密度N(Ｃoulomb)を求めることを含む物理解析モデル。
【解決手段】 Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μを解析する物理解析モデルを提供するものである。該ＴＦＴの移動度μおよびＶｇ−Ｉｄ特性を測定し、測定された移動度μおよびＶｇ−Ｉｄ特性からクーロン散乱移動度μ(Ｃoulomb)、フォノン散乱移動度μ(phonon)、そして表面ラフネス散乱μ(surface)の３つの移動度と実効電界Ｅeffを算出する。実効電界Ｅeffから自由キャリア密度ｎを求め、クーロン散乱移動度μ(Ｃoulomb)と自由キャリア密度ｎとの相関特性を用いてクーロン散乱中心密度N(Ｃoulomb)を求めることを含む物理解析モデル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Thin Film Transistor;以下ＴＦＴと略す）の電気特性の指標の一つである移動度は３つの散乱要因からなることが知られている。即ち、半導体薄膜内部の欠陥や不純物に起因するクーロン散乱、半導体薄膜を構成する原子の振動に起因するフォノン散乱、そして半導体薄膜表面の構造的乱れに起因する表面ラフネス散乱である。
【０００３】
上記クーロン散乱移動度μ(Ｃoulomb)は、自由電子やホールなどのキャリアが、半導体膜薄膜中に存在する負や正に荷電した不純物原子からクーロン反発力を受けて散乱され、進路を曲げられることに起因する平均自由行程の逆数で定義される移動度である。また、フォノン散乱移動度μ(phonon)は、自由電子やホールなどのキャリアが、半導体薄膜を構成する原子からなる格子（Si基板の場合はSi格子）の熱的な振動によって、衝突、散乱され、進路を曲げられることに起因した平均自由行程の逆数で定義される移動度である。また、表面ラフネス散乱移動度μ(surface)は、自由電子やホールなどのキャリアが、半導体薄膜表面を流れる時に、表面の凸凹によって散乱され進路を曲げられることに起因する平均自由行程の逆数で定義される移動度である。
【０００４】
図１に示すように、横軸を実効電界Ｅeffで、縦軸を測定された実効移動度（μeff）でプロットしたユニバーサルプロット（Ｕｎｉｖｅｒｓａｌ ｐｌｏｔ）と呼ばれるプロットを行うと（点線１０参照）、各散乱要因によって移動度の電界依存性の傾きが異なるために、移動度がどのメカニズムで決まっているかを解析することができる。なお、実効電界ＥeffとはＴＦＴのチャネル領域内において主としてゲート電圧によって生ずる電界であり、ＴＦＴのチャネル領域を流れる電流の方向に対して垂直方向の電界である。
【０００５】
図１のユニバーサルプロットにおいて、低電界領域ではクーロン散乱を主要因とする移動度μＣ１１が、中電界領域ではフォノン散乱を主要因とする移動度μＰ１２が、高電界領域では表面ラフネス散乱を主要因とする移動度μＳ１３が支配的であり、ＴＦＴの移動度μは、これら３つの散乱移動度の逆数和で表されることが知られている。
【０００６】
１／μ＝１／μＣ＋１／μＰ＋１／μＳ … （１）
ゲート電圧が高い場合はゲートからの高電界によって電子は表面に打ちつけられるため表面ラフネス散乱が支配的となり、ゲート電圧が中程度の場合は格子の振動によるフォノン散乱が支配的となり、ゲート電圧が低い場合は不純物散乱が支配的（即ちクーロン散乱が支配的）となるためである。
【非特許文献１】S. Takagi et al. ： IEEE Trans. Electron Device, Vol.41, No.12, pp2357-2362 (1994).
【非特許文献２】B.PODOR 「Electron Mobility in Deformed Germanium」Phys.stat.sol.16、K167(1966)
【非特許文献３】T.Katou et al. IDW/AD ’05予稿集 pp.1219-1200 (2005) Fabrication of Si Thin-Films with Arrays of Long and Narrow Grains for Next Generation TFTs
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図1に示すようなユニバーサルプロットと呼ばれる解析手法は、半導体として単結晶であるバルクＳｉを使用したトランジスタや、ＳＯＩ（Ｓｉｒｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）を用いたトランジスタでは実験値に近いモデルとして実用されてきた。しかし半導体層として多結晶Ｓｉ膜を用いたＰｏｌｙ−Ｓｉでは解析の事例がなく、実験値に近いモデルとして実用できなかった。即ち、多結晶シリコン薄膜トランジスタ（Ｐｏｌｙ−Ｓｉ ＴＦＴ）においては、結晶が多結晶からなることと活性層が薄膜であることから、上記のようなユニバーサルプロットの解析式をそのまま用いることが出来ないため、このような手法で解析されることはなかった。また、バルクＳｉやＳＯＩは単結晶でありばらつきについて考える必要がないため、Ｐｏｌｙ−Ｓｉ ＴＦＴでは重大な問題となる移動度のばらつく要因がどの散乱要因にあるのかについても調べられていなかった。
【０００８】
従って、従来のバルクＳｉやＳＯＩのトランジスタの物理モデルに従ってＴＦＴの電気特性を計算するようなデバイスシミュレーターで計算した電気特性は、実際のＰｏｌｙ−Ｓｉ ＴＦＴに対して測定した電気特性と一致しない場合が多々あった。この不一致は仮定しているバルクＳｉやＳＯＩでの物理モデルが現実のＰｏｌｙ−Ｓｉ ＴＦＴの物理モデルと異なるために起こることが判った。このため、Ｐｏｌｙ−Ｓｉ ＴＦＴにおける移動度の解析手法については、Ｐｏｌｙ−Ｓｉ ＴＦＴ独特の構造（活性層が薄膜半導体層である事、多結晶であるため粒界や粒内欠陥が活性層に存在すること）や移動度がばらつく要因に注目して解析する必要があることが判った。
【０００９】
本出願人は、現在実用されている液晶テレビや携帯電話などの表示画面をデジタル時代に対応した高品質な画質を実現するための半導体薄膜の大粒径の結晶化技術、この結晶化領域に高品質な画質を実現するための薄膜トランジスタ等のデバイスを使用した高品質な回路設計技術、およびデバイスや回路などの設計を高精度で行うための物理解析モデルやシミュレーション技術を開発している。
【００１０】
本発明は、Ｐｏｌｙ−Ｓｉ ＴＦＴなどの結晶化領域に設けられた薄膜トランジスタの電気特性を高精度でシュミレーションすることができる薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタの移動度μチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデルを提供することを目的としている。
【課題を解決するための手段】
【００１１】
この発明の多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法は、絶縁基板上に設けられた多結晶半導体薄膜、
この多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
予め定められた基準となるトランジスタおよび前記薄膜トランジスタの電流―電圧特性値又は容量―電圧特性値の測定値を入力装置から入力して記憶するステップと、
ＣＰＵは記憶された前記電流―電圧特性値又は容量―電圧特性値の測定値を読み出し予め定められた演算式により前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスをそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスから予め定められた演算式により移動度をそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの移動度を予め定められた演算式で補間近似するステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの各移動度μの逆数の差値を求めクーロン散乱移動度を算出するステップと、
前記ＣＰＵは前記逆数の差値から求められたクーロン散乱移動度の実験値と、予め定められた演算式により求められるクーロン散乱移動度の計算値が合致するように演算式中のクーロン散乱中心密度を算出するステップと、
前記ＣＰＵは算出した前記クーロン散乱中心密度を、前記シミュレータに反映させ、前記薄膜トランジスタの電気特性をシミュレーションするステップと、
前記ＣＰＵは前記シミュレータがシミュレーションした電気特性を出力するステップと
を具備してなることを特徴とする。
【００１２】
この発明の薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法は、絶縁基板上に設けられた多結晶半導体薄膜、この多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法であって、
（１）ゲート電圧Ｖｇを変えて薄膜トランジスタ及び基準となるＴＦＴの各移動度を測定するステップと、
（２）ゲート電圧Ｖｇに対する前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff = (Ｑd＋η×Ｑi) ・・・・・ 式（１）
式（１）の計算式を用いてＣＰＵにより計算するステップと、
なお Qd：空乏層電荷
Qi：反転層電荷
η：定数
（３）前記ＣＰＵは、前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを横軸に、測定された移動度を縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度を補間近似から求めるステップと、
（４）任意の実効電界Ｅeffにおいて、前記薄膜トランジスタの移動度μ(poly)の逆数から前記基準となるＴＦＴの移動度μ(ref)の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を、
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（２）
式（２）の計算式を用いて前記ＣＰＵにより算出するステップと、
（５）任意の実効電界Ｅeffにおける自由キャリア密度ｎを、
ｎ＝｛ε0εsi×Ｅeff / q - Ｑd｝/(η×tinv) ・・・・・式（３）
なお、tinv：チャネル領域における反転層厚さ
式（３）の演算式を用いて前記ＣＰＵにより計算するステップと、
（６）前記ＣＰＵは、薄膜トランジスタの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットするステップと、
（７）前記ＣＰＵは、ステップ（６）で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、
μ（Ｃｏｕｌｏｍｂ）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝
・・・・・式（４）
ここで
ε0：真空の誘電率 [F/cm]
εsi：Siの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
q：電荷量（=1.7×1019） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
n：電子の有効質量
式（４）の計算式を用いて計算したクーロン散乱移動度μ(Ｃoulomb)のｎ依存性が一致するように、クーロン散乱中心密度Ｎ(Ｃoulomb)を決めるステップ
とを含むことを特徴とする。
【００１３】
この発明の上記シミュレーションする方法において、前記基準となるトランジスタの移動度は、バルクＳｉに形成されたトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶シリコンに形成された薄膜トランジスタで移動度が高いもののうちいずれか1つの移動度であること、あるいはそれらのフォノン散乱移動度であることを特徴とする。
【００１４】
この発明の上記シミュレーションする方法において、前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、実効移動度を用いることを特徴とする。
【００１５】
この発明の上記シミュレーションする方法において、前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、電界効果移動度を用いることを特徴とする。
【００１６】
この発明の多結晶半導体薄膜に形成された薄膜トランジスタの電気特性をシミュレーションするための物理解析モデルは、プログラムされたコンピューターによって、多結晶半導体薄膜に形成された薄膜トランジスタの電気特性をシミュレーションするための物理解析モデルであって、
多結晶半導体薄膜に形成された薄膜トランジスタの移動度を、クーロン散乱移動度、フォノン散乱移動度、そして表面ラフネス散乱移動度の３つの移動度の逆数和によって決める計算式と、
前記薄膜トランジスタの移動度の最大値を、主としてクーロン散乱移動度μ(Ｃoulomb)によって決める計算式と、
前記クーロン散乱移動度μ(Ｃoulomb)を、クーロン散乱中心密度によって決める計算式とを含むことを特徴とする物理解析モデル。
【００１７】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記クーロン散乱移動度μ(Ｃoulomb)を、予め定められた基準となるトランジスタの移動度μ（ref）および多結晶半導体薄膜に設けられた薄膜トランジスタの移動度μ（poly）の逆数の差で表される下記式（５）
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（５）
を用いて計算することを特徴とする。
【００１８】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記基準となるＴＦＴの移動度μ(ref)として、バルクＳｉのトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶半導体薄膜に設けられた薄膜トランジスタの移動度が高いもののうちいずれか1つの移動度を用いて、あるいはそれらのフォノン散乱移動度を用いて演算することを特徴とする。
【００１９】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（６）
μ（Ｃoulomb）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２／ｎ）１／２・ｍ１／２｝
・・・・・式（６）
ここで
ε0：真空の誘電率 [Ｆ/cm]
εsi：Ｓｉの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
Ｎ(Ｃoulomb)：クーロン散乱中心密度
q：電荷量（=1.7×10-19） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
mn：電子の有効質量
を用いて計算することを特徴とする。
【００２０】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（７）
μ（Ｃoulomb）＝ A / Ｎ(Ｃoulomb) ・・・・・式（７）
ここで
A：比例係数
を用いて計算することを特徴とする。
【００２１】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記クーロン散乱中心密度に、結晶粒界密度、結晶内欠陥密度、転位密度、積層欠陥密度、界面準位密度、ダングリングボンドを伴う欠陥の密度、ドナー密度、アクセプター密度のうち少なくとも一つを用いて計算することを特徴とする。
【００２２】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記（１）式で求めたクーロン散乱移動度μ(Ｃoulomb)と、前記（２）式または前記（３）式で計算したクーロン散乱移動度μ(Ｃoulomb)が一致するように前記クーロン散乱中心密度Ｎ(Ｃoulombを算出することを特徴とする。
【００２３】
本発明は、上記の方法または物理モデルを含むことを特徴とする、ソフトウェア、シミュレーションソフトである。
【００２４】
本発明は、上記のソフトウェア、シミュレーションソフトを含むことを特徴とする、ハードウェア装置、シミュレーション装置である。
【００２５】
この明細書において、クーロン散乱移動度μ（Ｃoulomb）とは、自由電子やホールなどのキャリアが、半導体膜中に存在する負や正に荷電した不純物原子からクーロン反発力を受けて散乱され進路を曲げられることに起因した平均自由行程の逆数で定義される移動度である。
【００２６】
フォノン散乱移動度とは、自由電子やホールなどのキャリアが、半導体膜を構成する原子からなる格子（Si基板の場合はSi格子）の熱的な振動によって衝突、散乱され進路を曲げられることに起因した平均自由行程の逆数で定義される移動度である。
【００２７】
表面ラフネス散乱移動度とは、負や正に荷電した不純物原子のように、自由電子やホールなどのキャリアに対してクーロン力を及ぼすようなものの総称である。
【００２８】
結晶粒界とは、成長してきた結晶粒と成長してきた結晶粒がぶつかったところにできる不連続な結晶格子面である。
【００２９】
結晶内欠陥は、結晶粒の中に存在する転位、点欠陥などの欠陥もダンブリングボンド（Si結合手で相手がいない結合手）からなるため、電子をトラップしてクーロン散乱中心になりやすい。
【００３０】
多結晶半導体薄膜は、プラズマＣＶＤ法により成膜された多結晶半導体薄膜や非晶質半導体薄膜を結晶化して大粒径の結晶化粒が１又は多数個形成された結晶化領域も含む。
【００３１】
薄膜トランジスタの電気特性とは、移動度特性、ソース領域およびドレイン領域とゲート電極間の耐圧特性、電流が流れ始めるゲート電圧であるオン電流特性などの特性である。
【発明の効果】
【００３２】
本発明の演算ステップ及び解析式によって、これまでのバルクＳｉやＳＯＩでの物理解析モデルでは考慮されていなかった多結晶シリコン薄膜トランジスタ特有の構造（活性層が薄膜である事、多結晶であるため粒界が存在すること）や移動度のピーク値ばらつきの要因（クーロン散乱中心密度）を考慮した正確な物理モデルをソフトウェアやシミュレーションソフトに組み込むことが出来るので、多結晶シリコン薄膜トランジスタ特性のシミュレーション結果の精度を向上させることができる。
【発明を実施するための最良の形態】
【００３３】
本発明では、多結晶シリコン薄膜に形成された薄膜トランジスタ（Ｐｏｌｙ−Ｓｉ ＴＦＴと略す）特有の構造（活性層が薄膜である事、多結晶であるため粒界が存在すること）を考慮したユニバーサルプロットの解析式を導入した事を第一の特徴とする。また、移動度がばらつく要因を解析式に組み込むために、クーロン散乱中心であるダングリングボンドにトラップされたキャリアの概念を解析モデル内に導入した事を第二の特徴とする。［非特許文献２］に記載されているように、ゲルマニウムなどの単結晶では、結晶内の転位（Ｄｉｓｌｏｃａｔｉｏｎ）にトラップされた電子によるクーロン散乱モデルが知られているが、Ｐｏｌｙ−Ｓｉではこのようなモデルを考えた事例はこれまでなかった。本発明では多結晶Siの結晶粒界や、結晶内欠陥、転位、積層欠陥、隣接する結晶粒の傾きが５度以内の亜粒界なども、単結晶の転位（Ｄｉｓｌｏｃａｔｉｏｎ）と同じようにダングリングボンドにトラップされた電子による散乱である事に着目し、このディスロケーション（Ｄｉｓｌｏｃａｔｉｏｎ）散乱モデルの解析式をＰｏｌｙ−Ｓｉ ＴＦＴの結晶粒界や、結晶内欠陥、転位、積層欠陥、亜粒界などの解析モデルに当てはめることが出来ると仮定して導入した。
【００３４】
また、本発明は上記ディスロケーション散乱モデルを応用した解析式から算出したＰｏｌｙ−Ｓｉ ＴＦＴのクーロン散乱移動度と、実験から求めたクーロン散乱移動度が一致するように、解析式からクーロン散乱中心を抽出することを第３の特徴とする。クーロン散乱中心密度を求めるためには、通常はＴＦＴの電気特性を測定した後、これを剥離解析してチャネル領域をＳＥＭやＴＥＭ等で観察しなければ求めることが出来ない。しかも写真から読み取るためクーロン散乱中心密度の算出は困難である。しかし、本発明の演算ステップや解析式を用いれば電気特性を測定するだけでクーロン散乱中心密度を求めることが出来るので、非常に精度良く簡単にクーロン散乱中心密度を求めることが出来、シミュレーションの精度も向上する。
【００３５】
明細書の実施例に記載の発明は、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μを決める物理解析モデルであって、ＴＦＴの移動度μが、クーロン散乱移動度μ(Ｃoulomb)、フォノン散乱移動度μ(phonon)、表面ラフネス散乱μ(surface)の３つの移動度によって決まるモデルと、移動度μのピーク値μ_maxが、主としてクーロン散乱移動度μ(Ｃoulomb)に決まるモデルと、クーロン散乱移動度μ(Ｃoulomb)がクーロン散乱中心N(Ｃoulomb)であるダングリングボンドにトラップされた電子による散乱を仮定したモデルとを含むことを特徴とする物理解析モデルに係る。
【００３６】
本発明は、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μの逆数から基準となるＴＦＴの移動度の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を算出する（μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1）物理解析モデルを備える。かかる方法によって、ユニバーサルプロットの低電界側領域においてクーロン散乱移動度μ（Ｃoulomb）とフォノン散乱移動度とが混合した移動度から、フォノン散乱移動度のみを差し引いて、移動度特性のピーク値のばらつきの原因であるクーロン散乱移動度μ（Ｃoulomb）のみを抽出することができる。これにより正確な物理モデルが得られる。
【００３７】
また基準となるＴＦＴの移動度μ(ref)としては、バルクＳｉトランジスタ、ＳＯＩ基板に形成されたトランジスタ、またはＰｏｌｙ−Ｓｉ ＴＦＴにおける電気的特性の良いもののうちいずれか1つの移動度を用いること、あるいはそれらのフォノン散乱移動度を用いることとする。
【００３８】
さらに、本発明の実施例においては、クーロン散乱移動度μ(Ｃoulomb)が、クーロン散乱中心密度Ｎ(Ｃoulomb)の逆数に比例する物理解析モデルを提供される。
【００３９】
また、クーロン散乱移動度μ(Ｃoulomb)が、
μ(Ｃoulomb)＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２／ｎ）１／２・ｍ１／２｝… （２）
（２）式で示されるような物理解析モデルが提供される。かかる物理解析モデルによって、これまでのバルクSiやSOIでの物理解析モデルでは考慮されていなかった結晶粒界、結晶内欠陥、転位、積層欠陥、亜粒界などによるクーロン散乱による移動度のピーク値のばらつきが反映されるので、Ｐｏｌｙ−Ｓｉ ＴＦＴのシミュレーション精度をより向上させることが出来る。なお、ε0は真空の誘電率、εsiはSiの誘電率、aは格子定数、ｋはボルツマン定数、Ｔは温度、N(Ｃoulomb)はクーロン散乱中心密度、qは電荷量、ｆはダングリングボンドの占有確率、nは自由キャリア密度、mは有効質量、mnは電子の有効質量である。
【００４０】
上記演算において、クーロン散乱中心密度は、結晶粒界密度、結晶内欠陥密度、転位密度、積層欠陥密度、亜粒界密度、界面準位密度、ドナー・アクセプター密度のうち少なくとも一つあるとすることができる。かかる方法によって、移動度のピーク値のばらつきの原因であるクーロン散乱中心密度の要因を複数のパラメータで表現し、ＴＦＴ作成プロセスに応じたパラメータを設定できる。このためより正確な計算結果が得られる。
【００４１】
また本発明に関する実施例に記載の発明は、ＣＰＵによりＰｏｌｙ−Ｓｉ ＴＦＴのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法であって、
(1)Ｐｏｌｙ−Ｓｉ ＴＦＴ及び基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff = (Ｑd＋η×Ｑi) … （３）
η= 0.5、（ここで、Ｑd = q×Ｎa×tsi、Ｑi = Ｃox×(Ｖg-Ｖth)）
（３）式から計算するステップと、
(2) ＣＰＵはゲート電圧Ｖｇを変えてＰｏｌｙ−Ｓｉ ＴＦＴ及び基準となるＴＦＴの各移動度を測定するステップと、
(3) ＣＰＵはＰｏｌｙ−Ｓｉ ＴＦＴ及び基準となるＴＦＴの実効電界Ｅeffを横軸に、移動度μを縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度μを補間近似から求めるステップと、
(4) ＣＰＵは任意の実効電界Ｅeffにおいて、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μの逆数から基準となるＴＦＴの移動度の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を算出するステップと、
(5) ＣＰＵは任意の実効電界Ｅeffにおける自由キャリア密度ｎを、ｎ＝｛ε0εsi×Ｅeff / q - Ｑd｝/(η×tinv)という式から計算するステップと、
(6) ＣＰＵはＰｏｌｙ−Ｓｉ ＴＦＴの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットするステップと、
(7) ＣＰＵは上記ステップ(6)で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、式μ(Ｃoulomb)＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性が一致するように、クーロン散乱中心密度N(Ｃoulomb)を決めるステップを含む方法に係る。
【００４２】
また、本発明は、上記実験値に合致するように算出したクーロン散乱中心N(Ｃoulomb)の結果をシミュレーターに反映させ、上記シミュレータにより前記多結晶半導体領域に設けられる薄膜トランジスタの電気特性をシミュレーションする。
【００４３】
これら本発明の演算ステップ及び解析式によって、これまでのバルクＳｉやＳＯＩでの物理解析モデルでは考慮されていなかった多結晶シリコン薄膜トランジスタ特有の構造（活性層が薄膜である事、多結晶であるため粒界が存在すること）や移動度のピーク値ばらつきの要因（クーロン散乱中心密度）を考慮した正確な物理モデルをソフトウェアやシミュレーションソフトに組み込むことが出来るので、多結晶シリコン薄膜トランジスタ特性のシミュレーション結果の精度をより向上させることができる。
【００４４】
上記物理モデルまたは方法を含むソフトウェア、シミュレーションソフトによって、ｐｏｌｙ−Ｓｉ ＴＦＴの移動度のピーク値のばらつきを考慮した正確な物理モデルをソフトウェアやシミュレーションソフトに組み込むことができる。このため、多結晶半導体ＴＦＴ特性のシミュレーション結果の精度を向上させることができる。
【００４５】
さらに上記ソフトウェアやシミュレーションソフトを用い、ｐｏｌｙ−Ｓｉ ＴＦＴの移動度のピーク値のばらつきを考慮した正確な物理モデルを組み込んだハードウェアやシミュレーション装置が得られるので、多結晶半導体ＴＦＴ特性のシミュレーション結果の精度を向上させることができる。
【００４６】
解析対象となるＰｏｌｙ−Ｓｉ ＴＦＴの実施の形態について述べる。多結晶半導体薄膜（Ｐｏｌｙ−Ｓｉ）は、プラズマＣＶＤ法により成膜された多結晶半導体膜や非単結晶半導体膜を加熱例えばエキシマレーザー光を非単結晶半導体膜例えば非晶質シリコン薄膜に照射し走査して、照射領域に微結晶粒の集合からなる多結晶シリコン層（Ｐｏｌｙ−Ｓｉ）にしたものや、光強度分布を有するエキシマレーザ光を非晶質シリコン薄膜に照射し走査して、照射領域を横方向に結晶成長した大粒径の結晶化領域の集合からなる多結晶シリコン層（Ｐｏｌｙ−Ｓｉ）などを含む。Ｐｏｌｙ−Ｓｉ ＴＦＴは、Ｐｏｌｙ−Ｓｉ薄膜に形成された薄膜トランジスタである。
【００４７】
図２は、非単結晶半導体膜例えば膜厚が３０ｎｍ〜１００ｎｍの非晶質シリコン薄膜に光強度分布を有するエキシマレーザ光を照射して横方向に結晶成長させて大粒径の結晶粒を形成するＰＭＥＬＡ法（Phase Modulated ＥＬＡ法、即ち位相変調ＥＬＡ法）で結晶化した結晶化半導体薄膜２０と、この結晶化半導体薄膜２０に形成された薄膜トランジスタ（ＴＦＴ）１９を模式的に示したものである。
【００４８】
結晶化半導体薄膜２０は、細長い結晶粒２１が幅方向に互いに隣接して配置された結晶粒列であり、図２において中央の結晶成長開始点から左右方向に結晶成長した結晶粒列である。上記ＰＭＥＬＡ法は、例えば本出願人が開発した特開２００７−１０３９１１に記載された結晶化法である。結晶化半導体薄膜２０の結晶粒の形状は、細長い結晶粒２正方形状、長方形状、楕円状などいずれの形状でもよい。
【００４９】
このＴＦＴ１９は、チャネル領域２５、ソース領域３２、ドレイン領域３３が複数の結晶粒２１の列内に形成されている。このＴＦＴ１９は、結晶化された領域の中央付近に、結晶の成長方向２２（即ち結晶粒界の生成方向）とＴＦＴ１９のチャネル長の方向が平行になるように配置された例である。チャネル領域２５には結晶粒界２４が存在する例である。
【００５０】
次に、解析対象となるＰｏｌｙ−Ｓｉ ＴＦＴ１９の電気特性例えば電流―電圧特性又は容量―電圧特性の測定方法の実施例について説明する。チャネル領域２５に結晶粒界２４を含むＴＦＴの電気特性の評価は、Ｉｄ−Ｖｇ特性もしくはＩｄ−Ｖｄ特性、またはＣ−Ｖ特性を測定し、ＴＦＴの移動度μを算出することにより行うことができる。移動度μは、通常、実効移動度（μeff）を用いるが、必要に応じて電界効果移動度（μFE）を用いても良い。この移動度の測定には、例えば、半導体パラメータアナライザーを用いる場合とSplit Ｃ−Ｖ法を用いる場合がある。
【００５１】
図３に移動度の測定方法として例えば半導体パラメータアナライザー３１を用いた場合の電界効果移動度（μFE）測定方法および実効移動度（μeff）の測定方法を示す。
【００５２】
電界効果移動度（μFE）の測定方法
半導体パラメータアナライザーを用いる場合の測定方法の例を図３を参照してステップ順に説明する。
【００５３】
(i)上記ＴＦＴ１９のソース電極３２、ドレイン電極３３、ゲート電極３４に上記アナライザ３１の触針３５を接触させ、ゲート電極３４にゲート電圧（Ｖg）、ドレイン電極３３にドレイン電圧（Ｖd）をかけ、ソース電極３２を接地した場合のソース−ドレイン間を流れるドレイン電流（Ｉｄ）を半導体パラメータアナライザー３１で測定する。
【００５４】
ＴＦＴ１９がｎチャネル型ＭＯＳトランジスタ（ＮＭＯＳと略す）の場合、ドレイン電極３３にはＶdが＋１０mＶ〜＋１００mＶ程度の一定値の電圧を印加し、ゲート電極３４にはＶgを−５Ｖから＋１５Ｖ程度でスイープさせる。
【００５５】
ＴＦＴ１９がｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳと略す）の場合、ドレイン電極３４にはＶdが−１０mＶ〜−１００mＶ程度の一定値の電圧を印加し、ゲート電極３４へのＶgは＋５Ｖから−１５Ｖ程度でスイープさせる。
【００５６】
(ii)測定されたＩd、Ｖgのデータから、各ゲート電圧における相互コンダクタンスｇｍを下記式で求める。
【００５７】
ｇｍ＝ΔＩd／ΔＶg … （３）
(iii)上記ｇｍから、電界効果移動度（μFE）を下記式で求める。
【００５８】
μFE＝Ｌ／Ｗ＊ｇｍ／Ｃox／(Ｖd−Ｒsd＊Ｉd) … （４）
ここで、Ｌはチャネル長、Ｗはチャネル幅、ＣoxはＰｏｌｙ−Ｓｉ ＴＦＴ１９のゲート酸化膜の容量、Ｒsdはソース・ドレイン間の寄生抵抗である。Ｐｏｌｙ−Ｓｉ ＴＦＴ１９では、ソース・ドレイン間の寄生抵抗が大きいので、正確な解析のためにはこの寄生抵抗を考慮した解析式を用いる必要がある。
【００５９】
実効移動度（μeff）の測定方法
この測定は、例えば次のステップ順に実行する。
【００６０】
(i)図３に示すように上記ＴＦＴ１９のソース電極３２、ドレイン電極３３、ゲート電極３４に上記アナライザ３１の触針３５を接触させ、ゲート電極３４にゲート電圧（Ｖg）、ドレイン電極３３にドレイン電圧（Ｖd）を印加し、ソース電極３２を接地した場合のソース−ドレイン間を流れるドレイン電流（Ｉｄ）を半導体パラメータアナライザー３１で測定する。
【００６１】
上記ＴＦＴ１９がＮＭＯＳの場合、Ｖdとしては＋１０mＶ〜＋１００mＶ程度の一定値の電圧を印加、Ｖgとしては−５Ｖから＋１５Ｖ程度までスイープさせる。上記ＴＦＴ１９がＰＭＯＳの場合、Ｖdとしては−１０mＶ〜−１００mＶ程度の一定値を印加、Ｖgとして ＋５Ｖから−１５Ｖ程度までスイープさせる。
【００６２】
(ii)測定したＩd、Ｖgのデータから、各ゲート電圧における相互コンダクタンスｇdを下記式で求める。
【００６３】
ｇd＝ΔＩd／ΔＶd≒Ｉd／Ｖd≒Ｉd／（Ｖd−Ｒsd＊Ｉd）… （５）−３
ここで、Ｒsdはソース・ドレイン間の寄生抵抗である。Ｐｏｌｙ−Ｓｉ ＴＦＴ１９では、ソース・ドレイン間の寄生抵抗が大きいので、正確な解析のためにはこの寄生抵抗を考慮した解析式を用いる必要がある。
【００６４】
(iii) 各ゲート電圧における相互コンダクタンスｇdから、実効移動度（μeff）を下記式で求める。
【００６５】
μeff＝Ｌ／Ｗ＊ｇd／Ｃox／(Ｖg−Ｖth)= Ｌ／Ｗ＊Ｉd／(Ｖd−Ｒsd＊Ｉd)／Ｃox／（Ｖg−Ｖth） … （６）−４
なおＶthはＴＦＴ１９がオン状態になる時のゲート電圧である。
【００６６】
次に、移動度の測定方法にＳplit Ｃ−Ｖ法を用いた場合の実効移動度（μeff）の測定方法の例を図４を参照してステップ順に説明する。
【００６７】
(i)ＴＦＴ１９のソース電極３２、ドレイン電極３３、ゲート電極３４に上記アナザイザー３１の触針３５を接触させ、ソース電極３２とドレイン電極３３を短絡する。
【００６８】
ゲート電極３４にゲート電圧（Ｖg）をかけた場合のゲート−チャンネル間の容量（Ｃgc）をＬＣＲメータ３７で測定する。 ＴＦＴ１９がＮＭＯＳの場合、Ｖdは＋１０mＶ〜＋１００mＶ程度の一定値の電圧を印加し、Ｖgは −５Ｖから＋１５Ｖ程度までスイープさせる。ＴＦＴ１９がＰＭＯＳの場合、Ｖdは−１０mＶ〜−１００mＶ程度の一定値の電圧を印加し、Ｖgは ＋５Ｖから−１５Ｖ程度までスイープさせる。
【００６９】
(ii)測定したゲート−チャンネル間の容量Ｃgcのデータから、各ゲート電圧における反転層電荷Ｑiを下記式で求める。
【００７０】
Ｑi＝∫Ｖgacc＊Ｃgc … （７）−５
ここで、Ｖgaccは強い蓄積が起こるゲート電圧である。
【００７１】
(iii)Ｑiから、実効移動度（μeff）を下記式で求める。
【００７２】
μeff＝Ｌ／Ｗ＊Ｉd／Ｑi ／(Ｖd−Ｒsd＊Ｉd) … （８）−６
以上説明したように、電界効果移動度μFE、実効移動度μeffは種々の方法で実験値として求めることができる。ユニバーサルプロットでは、移動度にμeffを用いることが一般的である。しかし、Id-Vg測定から求めた低電界領域のμeffは、理想的な値との誤差が大きくなるため、簡便なId-Vg測定だけで済ます場合はμFEを用いる。
【００７３】
図５に本発明の物理解析モデルに使用される解析装置４３の構成図例を示す。本装置４３は物理解析モデル演算装置４４と、バス５８に接続されたプロセスシュミレータ４６、デバイスシュミレータ４８、パラメータ抽出／回路シュミレータ５０、そして入力装置５２、出力装置５４、およびメモリ５６を含む。
【００７４】
移動度を測定するためには外部装置に半導体パラメータアナライザー４１、SplitC-Vメーター４２がを用いられる。半導体パラメータアナライザ４１はＴＦＴ１９に予め定められた測定電圧を印加してＴＦＴ特性（Ｉｄ−Ｖｇ測定データ）を測定する。Ｓｐｌｉｔ Ｃ−Ｖメーター４２はＴＦＴ１９に予め定められた測定電圧を印加して容量−電圧特性（Ｃ−Ｖ測定データ）を測定する。
【００７５】
物理解析モデル演算装置４４のＣＰＵは、本発明の物理計算モデルに従って、外部装置半導体パラメータアナライザー４１、SplitC―Vメーター４２で測定したデータ（Ｉｄ−Ｖｇ測定データ、Ｃ−Ｖ測定データ等）から、予めメモリに記憶された演算式により移動度μおよび実効電界Ｅeffを算出する。また物理解析モデル演算装置４４のＣＰＵは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ(poly)と基準となるＴＦＴの移動度μ(ref)からクーロン移動度μ(Ｃoulomb)を、また実効電界Ｅeffから自由キャリア密度ｎを算出する。そしてクーロン散乱移動度μ(Ｃoulomb)のｎ依存性を計算し、クーロン散乱中心密度Ｎ(Ｃoulomb)を算出する。
【００７６】
また物理解析モデル演算装置４４のＣＰＵは、予め定められた手順によりメモリから演算プログラムを読み出しデバイスシミュレータ４８やパラメータ抽出／回路シュミレータ５０で使われる物理パラメータ、例えばＳｐｉｃｅパラメータ、を抽出する。Ｓｐｉｃｅパラメータは欠陥の量を出力する関数における定数を含む。
【００７７】
物理解析モデル演算装置４４は、上記演算処理を行うＣＰＵ（Central Processing Unite）および演算処理に使用されるプログラム、演算処理に係る種々のデータを記憶するメモリを含む。
【００７８】
プロセスシュミレータ４６は、入力した構造ファイルやメッシュ情報ファイル、ドーピング情報ファイルから、実際にできるＴＦＴの構造や不純物濃度プロファイルなどを物理計算モデルに従ってシュミレーションするための装置である。ここで入力した構造ファイルはＴＦＴのゲート長、ゲートコンタクト間距離、各レイヤーの膜厚などの情報が記述されたファイルである。メッシュ情報ファイルはシミュレーションの計算を実施する最小単位寸法の情報が記述されたファイルである。ドーピング情報ファイルはＴＦＴのチャネル領域やソース・ドレイン領域などの各レイヤーの不純物濃度情報が記述されたファイルである。
【００７９】
多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求める例えばデバイスシュミレータ４８は、プロセスシュミレータ４６の結果あるいは入力した構造ファイルやメッシュ情報ファイル、ドーピング情報ファイルから、ＴＦＴの電気特性を物理解析モデルに従ってシュミレーションするための装置である。本発明により得られたクーロン散乱中心密度をデバイスシュミレータ４８に入力することによりＰｏｌｙ−Ｓｉ ＴＦＴ１９の電気特性例えばＩ−Ｖ特性をより高精度に予測することができる。あるいは、本発明である物理解析モデル自身が、デバイスシミュレータ４８内に組み込まれていても良い。この場合、デバイスシミュレータ４８が入力された情報を基にＣＰＵは物理解析モデル装置４４の代わりに演算を行う。また、デバイスシミュレータ４８は、回路解析に必要なＳｐｉｃｅパラメータを導出し、メモリに記憶することができる。Ｓｐｉｃｅパラメータは、ＴＦＴ１９の所定の電気特性例えばＩ−Ｖ特性、を表す多項式の各定数を含む。
【００８０】
パラメータ抽出／回路シミュレータ５０は、デバイスシミュレータ４８の演算結果、例えば上記Ｓｐｉｃｅパラメータ、あるいは外部装置の半導体パラメータアナライザー４１、SplitC-Vメーター４２による実測結果（実験値）から、回路の電気特性、例えば回路の入出力特性や周波数特性を導出することができる。回路シミュレータ５０は物理解析モデル演算装置４４と協同して、または一体となってシミュレーションすることができる。
【００８１】
入力装置５２は、物理解析モデルや構造ファイル、メッシュ情報ファイル、ドーピング情報ファイル、Ｓｐｉｃｅパラメータなどを入力、編集するための、例えばワークステーションのキーボードなどである。出力装置５４は各種シミュレーションの結果を表示する、例えばディスプレイなどである。メモリ５６は外部装置の半導体パラメータアナライザー４１、SplitC-Vメーター４２で測定したデータ、物理計算モデルのプログラム、各種シミュレーションの結果を記憶する装置である。
【００８２】
この実施例においては、以下のステップ(ａ)〜(ｆ)によりクーロン散乱中心密度Ｎ(Ｃoulomb)について解析することができる。
【００８３】
(ａ) Ｐｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff＝（Ｑｄ＋η×Ｑｉ） … （９）−７
η＝０．５、Ｑｄ＝ｑ×Ｎａ×ｔｓｉ、Ｑｉ＝Ｃｏｘ×（Ｖｇ−Ｖｔｈ）
という式から計算する。
【００８４】
(ｂ) Ｐｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの実効電界Ｅeffを横軸に、移動度μを縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度μを補間近似から求める。移動度μ特性は、通常、実効移動度μeffを用いるが、必要に応じて電界効果移動度μFEを用いても良い。
【００８５】
(ｃ)ＣＰＵは、 任意の実効電界Ｅeffにおいて、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μの逆数から基準となるＴＦＴの移動度の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を算出する。
【００８６】
(ｄ) ＣＰＵは、任意の実効電界Ｅeffにおける自由キャリア密度ｎを、
ｎ＝｛ε０εｓｉ×Ｅｅｆｆ／ｑ−Ｑｄ｝／（η×ｔｉｎｖ） … （１０）−８
という式から計算する。
【００８７】
(ｅ) ＣＰＵは、Ｐｏｌｙ−Ｓｉ ＴＦＴの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットする。
【００８８】
(ｆ) ＣＰＵは、(ｅ)で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、
μ（Ｃｏｕｌｏｍｂ）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝
… （１１）−９
という式で計算したμ(Coulomb)のｎ依存性が一致するように、クーロン散乱中心密度Ｎ(Ｃoulomb)を決定する。
【００８９】
図６Ａおよび図６Ｂは本発明による物理解析モデル演算装置４４のＣＰＵにより実行される解析方法のより詳しい実施例を説明するためのフローチャートである。
【００９０】
図６Ａにおいて、
(a) ＣＰＵは、物理解析の対象であるＰｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ（poly）を算出する。
【００９１】
(a1)Ｐｏｌｙ−Ｓｉ ＴＦＴ１９を準備する。
【００９２】
(a2)半導体パラメータアナライザ４１を用いてＰｏｌｙ−Ｓｉ ＴＦＴ１９のＩd-Ｖg特性またはＩd-Ｖｄ特性を測定しＩd-ＶgデータまたはＩd-Ｖｄデータを取得する。図７参照（Ｉd-Ｖｄは図示せず。）。
【００９３】
半導体パラメータアナライザ４１は、取得したＩd-ＶgデータまたはＩd-Ｖｄデータを入力装置５２から物理解析モデル演算装置４４に出力する。
【００９４】
(a3) 物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、入力されたＩd-ＶgデータまたはＩd-Ｖｄデータから、（３）式および（５）式により各Ｖgにおけるゲート電圧における相互コンダクタンスｇｄもしくは相互コンダクタンスｇｍを求める。
【００９５】
(a4) 物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、求めたｇｄもしくはｇｍから移動度μ（poly）（μeffもしくはμFE）を計算し、実効電界Ｅeffに対してユニバーサルプロットを行なう。
【００９６】
Ｖgに対する実効移動度μeffもしくはμFEは、以下の（１２）（１３）式により算出することができる。Ｖthは測定されたＶｇ−Ｉｄ特性から求められる。
【００９７】
μeff＝（Ｌ／Ｗ）＊ｇd＊（１／Ｃox）＊１／(Ｖg−Ｖth)
= （Ｌ／Ｗ）＊Ｉd／(Ｖd−Ｒsd＊Ｉd) ＊（１／Ｃox）＊１／（Ｖg−Ｖth）
… （１２）
もしくは
μFE＝Ｌ／Ｗ＊ｇｍ／Ｃox／(Ｖd−Ｒsd＊Ｉd) … （１３）
実効電界Ｅeffは、上記（９）式即ち、
Ｅeff = (Ｑd＋η×Ｑi)
として示され、ゲート電極と半導体層の間の垂直方向の電界の強さを表す。Ｑdは空乏層電荷の量であり、Ｑiは反転層電荷の量である（Ｑd = ｑ×Ｎa×ｔｓｉ、Ｑi = Ｃox×(Ｖg-Ｖth)）。
【００９８】
なお、実効電界Ｅeffの算出において係数ηを０．５とする理由は、（１００）面バルクＳｉにおいて、η＝０．５の時に、Ｅeff 対μeff の関係が、結晶化半導体薄膜２０の不純物濃度やゲート酸化膜の厚さによらない1本のカーブに乗る（ユニバーサルな関係を満たす）ためである。面方位（１１０）や（１１１）によっては１／２でなく１／３の時にユニバーサルになる。またＴＦＴ１９がＰＭＯＳにおいても１／２でなく１／３である。本発明のようなＰｏｌｙ−ＳｉＴＦＴ１９では、いろいろな面方位を含んでいるので、１／２〜１／３が混ざるはずだが、簡易的に１／２で代用する。
【００９９】
上記 Ｑd =ｑ×Ｎa×ｔsiの導き方を説明する。基板のアクセプター濃度Ｎa[/cm3]に、結晶化半導体薄膜２０の膜厚[cm]を掛ければ、単位面積当たりのアクセプターの密度[/cm2]になる。それに電荷素量ｑを掛ければ、単位面積当たりのアクセプターによる電荷量[C/cm2]になる。なお、ｑは電荷素量（＝１．９×１０１９Ｃ）を示し定数であり、Ｎaはボディ濃度（＝例えば１．５×１０１５ ／ｃｍ２）であり変数であり、ｔsiは結晶化半導体薄膜２０であるＳi膜厚 [cm]であり変数である。
【０１００】
次に、反転層電荷Ｑｉ＝Ｃｏｘ×（Ｖｇ−Ｖｔｈ）の導き方について説明する。反転層電荷Ｑiはゲート酸化膜を介したキャパシタに誘起される電荷に相当するので、Ｑ＝ＣＶの関係より、ゲート酸化膜容量Ｃox[Ｆ/cm]に、ゲート酸化膜に印加される電圧Ｖg-Ｖth[Ｖ]を掛ければ、反転層の電荷量[Ｃ/cm2]になる。なお、Ｃoxはゲート酸化膜容量 [Ｆ/cm]で変数であり、Ｖgはゲート電圧 [Ｖ]で変数であり、Ｖthは閾値電圧 [Ｖ] で変数である。
【０１０１】
(a5) 物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリからデータを読み出し、基準となるＴＦＴと同じ実効電界Ｅeffにおける移動度μ（poly）を補間近似から求める。
【０１０２】
任意の実効電界Ｅeffにおける移動度μを補間近似から求めるステップは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの実効電界Ｅeffを横軸に、移動度μを縦軸にとってプロットすることにより行なう。
【０１０３】
上記補間近似を行なう理由について説明する。通常ＴＦＴ１９の移動度μ(poly)および基準となるＴＦＴの移動度μ(ref)を同じゲート電圧を用いてそれぞれ別個に測定し、各μ(poly)およびμ(ref)のＥeff依存性を計算する。この場合、Ｅeffの値は
上記（９）式から求めたＥeff = ｑ×Ｎa×ｔｓｉ＋η× Ｃox×(Ｖg−Ｖth)
という式から計算される。このため、同じゲート電圧を用いてもＰｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの閾値電圧Vthやゲート酸化膜厚などは微妙に異なるため、実効電界Ｅeffも異なる値となる。次のステップにおいて、1/μ(Ｃoulomb) ＝ 1／μ(poly)−1／μ（ref）を計算するためには、同じ実効電界Ｅeffにおけるμ(poly)およびμ(ref)同士を引き算しなければならない。このため、データの補間近似より同じ実効電界Ｅeffにおける移動度μ(poly)およびμ(ref)を求める必要があるからである。
【０１０４】
(ｂ)上記（ａ）とは別個に、基準となるＴＦＴの移動度μ(ref)を算出する。測定、解析に使用される装置は上記（ａ）と同じものが使用し得る。
【０１０５】
(b1)基準となるＴＦＴ（例えばＳＯＩ−ＴＦＴ）を準備する。
【０１０６】
(b2) 半導体パラメータアナライザ３１は、図３に示す要領でＰｏｌｙ−Ｓｉ ＴＦＴ１９のＩd-Ｖg特性またはＩd-Ｖｄ特性を測定しＩd-ＶgデータまたはＩd-Ｖｄデータを取得する。半導体パラメータアナライザ３１は、測定値のＩd-ＶgデータまたはＩd-Ｖｄデータを入力装置５２を介して物理解析モデル演算装置４４に出力する。
【０１０７】
(b3) 物理解析モデル演算装置４４のＣＰＵは、入力されたＩd-ＶgデータまたはＩd-Ｖｄデータから、（３）式および（５）式により各ゲート電圧Ｖgにおける相互コンダクタンスgdもしくは相互コンダクタンスgmを求める。
【０１０８】
(b4)求めたgdもしくはgmから基準となるＴＦＴの移動度μ（poly）（μeffもしくはμFE）を上記（１２）（１３）式から計算する。
【０１０９】
また同様に実効電界Ｅeffを求め、実効電界Ｅeffに対してユニバーサルプロットを行なう。
【０１１０】
(b5) Ｐｏｌｙ−ＳｉＴＦＴ１９と同じ実効電界Ｅeffにおける移動度μ（ref）を補間近似から求める。
【０１１１】
（ｃ）次に物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、実験値から求めたＰｏｌｙ−Ｓｉ ＴＦＴ１９のクーロン移動度μA（Ｃoulomb）および自由キャリア密度ｎを求める。
【０１１２】
(c1)等しい実効電界Ｅeffにおいて、ステップ(a)で算出したＰｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ（poly）の逆数から、ステップ(ｂ)で算出した基準となるＴＦＴ（例えば単結晶であるバルクＳｉを半導体層として使用したＦＥＴや、ＳＯＩを用いたＴＦＴ、結晶粒の大きい良好な品質のＰｏｌｙ−Ｓｉ膜を半導体層に用いたＴＦＴなど）の移動度μ（ref）の逆数を引き算し、その逆数をとってクーロン移動度μA（Ｃoulomb）を算出する。
【０１１３】
μA（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1・・・・・・・（１４）
かかる物理解析モデルを提供することによって、ユニバーサルプロットの全領域にわたって、Ｐｏｌｙ−ＳｉＴＦＴ１９に起因する散乱移動度のみを抽出することができる。このためより正確な物理モデルが得られる。
【０１１４】
(c2) 実効電界Ｅeffにおける自由キャリア密度ｎを下記式から計算する。
【０１１５】
ｎ＝｛ε0εsi×Ｅeff／ｑ−Ｑｄ｝／（η×ｔｉｎｖ） … （１５）
(c3) 自由キャリア密度ｎを横軸に、式（１４）から求めたクーロン散乱移動度μA（Ｃoulomb）縦軸にとってプロットする。
【０１１６】
（ｄ）一方、物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、Ｄｉｓｌｏｃａｔｉｏｎモデルに基づく理論値から求めたクーロン移動度μB（Ｃoulomb）を求める。
【０１１７】
(d1)まずディスロケーションモデルに基づき下記の計算式（Ｂ）でμB（Ｃoulomb）を計算する。
【０１１８】
μB（Ｃoulomb）＝｛３０（２π）1/2・（ε0εsi）2・a2・（ｋＴ）3/2｝／｛Ｎ（Ｃoulomb）・ｑ3・ｆ2・（ε0εsi・ｋＴ／ｑ2／ｎ）1/2・ｍ1/2｝・・・・・・・（１６）
ここで、ε0：真空の誘電率 [F/cm]、εsi：Siの誘電率、a：格子定数 [cm]、q：電荷量（=1.7×1019） [C]、f：ダングリングボンドの占有確率、n：自由キャリア密度 [/cm3] である。図１０に示す実施例ではクーロン散乱中心密度Ｎ（Ｃｏｕｌｏｍｂ）の値が２×１０１０／ｃｍ２、５×１０１０／ｃｍ２、そして１×１０１１／ｃｍ２の場合について計算している。
【０１１９】
(d2) 自由キャリア密度ｎを横軸に、式（１６）から求めたクーロン散乱移動度μB（Ｃoulomb）を縦軸にとってプロットする。
【０１２０】
図６Ｂにおいて、
(e) 続いて物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、クーロン散乱中心密度Ｎ（Ｃoulomb）の算出を行なう。
【０１２１】
(e1) モデル式（１６）のパラメータであるクーロン散乱中心密度Ｎ（Ｃoulomb）の値を振って、実験結果（（１４）式）から求めたμA（Ｃoulomb）とモデル式（（１６）式）から求めたμB（Ｃoulomb）が一致するように、モデル式（１６）のクーロン散乱中心密度Ｎ（Ｃoulomb）の値を決める。
【０１２２】
なお、クーロン散乱中心は、結晶粒界、結晶内欠陥、転位、積層欠陥、亜粒界、界面準位、ドナー・アクセプターのうち少なくとも一つであると考えられる。かかる物理解析モデルを考えることによって、ピーク移動度ばらつきの原因であるクーロン散乱中心密度Ｎをより一層正確に表現し、ＴＦＴ作成プロセスに応じた原因を設定できる。このためより柔軟で正確な物理モデルが得られる。
【０１２３】
ここで隣接する結晶粒２１の結晶粒界は、成長してきた結晶粒２１と成長してきた結晶粒２１がぶつかったところにできる不連続な結晶格子面を含む。かかる結晶粒界は、ダングリングボンド（Si結合手で相手がいない結合手）からなるため、電子をトラップしてクーロン散乱中心になりやすい。結晶内欠陥は、例えば結晶粒２１の中に存在する転位、点欠陥、などの欠陥。結晶内欠陥もダングリングボンド（Si結合手で相手がいない結合手）等を含む。このため電子をトラップしてクーロン散乱中心になりやすい。ここで界面準位は、結晶化半導体薄膜２０とゲート酸化膜の界面において、Ｓi結合手が存在しないことに起因して生じる準位を含む。界面準位もダングリングボンド（Si結合手で相手がいない結合手）からなるため、電子をトラップしてクーロン散乱中心になりやすい。
【０１２４】
（ｆ）次にデバイスシミュレータ４８は、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９のＴＦＴ特性を予測する。
【０１２５】
(f1)このため デバイスシミュレータ４８にクーロン散乱中心密度Ｎ（Ｃoulomb）の値を反映させる。
【０１２６】
(f2) デバイスシミュレータ４８はＴＦＴ特性を予測する。
【０１２７】
（ｇ）続いてデバイスシミュレータ４８はＰｏｌｙ−Ｓｉ ＴＦＴ１９のＳｐｉｃｅパラメータの抽出する。
【０１２８】
(g1) ステップ(e)で算出したクーロン散乱中心密度Ｎ（Ｃoulomb）の値からＳｐｉｃｅパラメータの値を抽出する。
【０１２９】
(g2) デバイスシミュレータ４８は抽出したＳｐｉｃｅパラメータの値を回路シミュレータ５０に出力する。
【０１３０】
（ｈ）次に回路シミュレータ５０は、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９を用いた回路特性を予測する。
【０１３１】
(h1) デバイスシミュレータ４８は、回路シミュレータ５０にクーロン散乱中心密度Ｎ（Ｃoulomb）の値を反映させる。
【０１３２】
(h2) 回路シミュレータ５０は、回路特性を予測する。
【０１３３】
ここで、ステップ（ｅ）、（ｆ）、（ｇ）、（ｈ）の処理は上述のようにステップ（ｅ）→（ｆ）→（ｇ）→（ｈ）と連続的に行ってもよいし、ステップ（ｅ）→（ｆ）、ステップ（ｅ）→（ｇ）、ステップ（ｅ）→（ｈ）のように単独で行うことも出来る。
【０１３４】
なお、クーロン散乱移動度μ(Ｃoulomb)が、クーロン散乱中心密度Ｎ(Ｃoulomb)の逆数に比例する物理解析モデルを提供することによって、移動度のピーク値のばらつきの原因であるクーロン散乱移動度μ(Ｃoulomb)からクーロン散乱中心密度Ｎ(Ｃoulomb)を簡易に計算できる。このため、移動度のばらつきを考慮した正確でかつ高速計算に使える物理モデルが得られる。
【０１３５】
クーロン散乱移動度μ(Ｃoulomb)がクーロン散乱中心密度Ｎ(Ｃoulomb)の逆数(1/Ｎ(Ｃoulomb))に比例する理由は、クーロン散乱移動度μ(Ｃoulomb)の説明において述べたように、クーロン散乱移動度μ(Ｃoulomb)は、負や正に荷電した不純物原子からクーロン力による反発（散乱）を受けるほど小さくなる。従って反発の元となるクーロン散乱中心N(Ｃoulomb)が大きいほどμ(Ｃoulomb)は小さくなるので、その逆数に比例するのである。
【０１３６】
かかる方法によって、物理解析モデル演算装置４４のＣＰＵは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度のピーク値のばらつきの原因であるクーロン散乱移動度を抽出し、予め定められた手順でメモリから演算式を読み出し、そのクーロン散乱移動度からクーロン散乱中心密度を正確に計算することができる。このため、移動度のピーク値のばらつきを考慮した正確な物理モデルを組み込んだソフトウェア、シミュレータなどによるＰｏｌｙ−Ｓｉ ＴＦＴ特性のシミュレーション結果の精度を向上させることができる。
【０１３７】
以下に、実際に試作したＰｏｌｙ−Ｓｉ ＴＦＴ１９について測定を行い、本解析モデルに従って解析を行い、クーロン散乱中心密度を抽出した実施例を示す。本実施例においては、Ｉｄ−Ｖｇ測定から移動度として電界効果移動度μFEを算出しこれを用いた場合で、かつ基準となるＴＦＴとしてＳＯＩ基板に形成したトランジスタを使用した場合について示す。
【０１３８】
図７はＰＭＥＬＡ法で作成された複数のＰｏｌｙ−Ｓｉ ＴＦＴ１９のＩｄ-Ｖｇ特性である。この測定には、図３に示すような半導体パラメータアナライザ３１を用いて測定している。これは図６Ａのステップ（ａ２）に相当する。この実施例では結晶化Ｓｉ薄膜の膜厚は１００ ｎｍ、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９のチャネル領域２５のチャネル長Lとチャネル幅Wの寸法はＬ／Ｗ＝１μm／２μmである。測定用Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の個数は８０個である。 図７より、ドレイン電流（Ｉｄ）の立ち上がり部であるゲート電圧（Ｖｇ）が-１〜１Ｖ付近にかけて、ドレイン電流（Ｉｄ）の立ち上がりの急峻性（Ｓｗｉｎｇ値：Ｓ値と呼ぶ）がばらついていることが分かる。またＴＦＴ１９がオン状態になる時のゲート電圧（閾値電圧：Ｖthと呼ぶ）もばらついていることが分かる。この実施例においては、Ｉｄ×（Ｌ／Ｗ）が１×１０-7Ａになる時のゲート電圧を閾値電圧Ｖthと定義している。
【０１３９】
図８は同じＴＦＴ１９についての電界効果移動度μFE−Ｖｇ特性を表している。μFEは図７のＩd−Ｖg特性からゲート電圧での相互コンダクタンスｇｍを上記（３）式（４）式から、ｇｍ＝ΔＩd／ΔＶgとして求め、μFE＝Ｌ／Ｗ＊ｇｍ／Ｃox／(Ｖd−Ｒsd＊Ｉd)として求めることができる。これは図６Ａのステップ（ａ３）及び（ａ４）に相当する。ここで、Ｌはチャネル長、Ｗはチャネル幅、ＣoxはＰｏｌｙ−Ｓｉ ＴＦＴのゲート酸化膜の容量、Ｒsdはソース・ドレイン間の寄生抵抗である。
【０１４０】
図８より、電界効果移動度μFEも非常にばらついていることが分かる。発明者らは図８に示すような電界効果移動度μFEのばらつきの原因について詳しく解析した。図１に示すように、移動度は３つの散乱要因からなることが知られている。即ちクーロン散乱１１、フォノン散乱１２、表面ラフネス散乱１３である。図１に示すように、横軸を実効電界Ｅeffにより、縦軸を電界効果移動度μFEでプロットした所謂ユニバーサルプロットと呼ばれるプロットを行うと、電界効果移動度μFEがどのメカニズムで決まっているかを解析することができる。即ち、低電界領域ではクーロン散乱が、中電界領域ではフォノン散乱が、高電界領域では表面ラフネス散乱が支配的である事が知られている。
【０１４１】
図９は試作されたＰｏｌｙ−Ｓｉ ＴＦＴ８０個のＴＦＴ特性のうち、移動度が良いＴＦＴ（○印；ＰＭＥＬＡ（Ｂｅｓｔ）として示す）、平均的なＴＦＴ（□印；ＰＭＥＬＡ（Ａｖｅ）とし示す）、悪いＴＦＴ（△印；ＰＭＥＬＡ（Ｗｏｒｅｓｔ）として示す）の３種類をユニバーサルプロットした結果である。また、基準となるＳＯＩのトランジスタについても同時にユニバーサルプロットしている。これらは図６Ａのステップ（ａ４）、（ｂ４）に相当する。図９から分かるように、中〜高電界領域にかけてのＰｏｌｙ−Ｓｉ ＴＦＴの３種類の移動度には、３種類の間であまり差がみられないが、低電界領域の移動度の落ち込みは、電界効果移動度μFEが悪いＴＦＴほど大きい。即ち、低電界領域におけるクーロン散乱による移動度に律速されて電界効果移動度μFEのピーク値が下がっていることが分かった。つまり、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度特性のピーク値のばらつきの主因は、低電界領域のクーロン散乱移動度がばらついているために生じていることが分かった。一方、中〜高電界領域のフォノン散乱移動度、表面ラフネス散乱移動度のカーブはそれほどばらついておらず、これらはピーク移動度のばらつきに与える影響が小さい事も分かった。
【０１４２】
このように、本発明のようなＰｏｌｙ−Ｓｉ ＴＦＴ１９特有の物理解析モデルを構成することによって、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９に特有の移動度特性のピーク値のばらつきの原因がクーロン散乱移動度にあることが初めて明らかになった。また、このＰｏｌｙ−Ｓｉ ＴＦＴ１９特有の物理解析モデルを用いることによって、移動度特性のピーク値のばらつきの原因を考慮した物理モデルによるシミュレーションが可能になる。
【０１４３】
次に、これらＰＭＥＬＡ法で作成したＴＦＴの電界効果移動度μFE（poly）の逆数から、完全結晶であると推定できるＳＯＩの電界効果移動度μFE（SOI）の逆数を引き算して、先程述べたクーロン散乱による移動度μ（Ｃoulomb）成分だけを取り出す。
【０１４４】
この計算の際には、
1／μ（Ｃoulomb）＝1／μ（poly）−１／μ（SOI） … （１７）
という関係式を用いる。これは図６Ａのステップ（ｃ１）に相当する。ただし、この操作を行う前にＰｏｌｙ−Ｓｉ ＴＦＴ１９の電界効果移動度μFE (poly)と基準となるＳＯＩＴＦＴの移動度μ（ref）を引き算出来るように、共通の実効電界Ｅｅｆｆにおける移動度を補間近似から求める操作を予め行っている。これは図６Ａのステップ（ａ５）、（ｂ５）に相当する。
【０１４５】
なお、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の電界効果移動度μFE (poly)は、
μFE (poly)＝ｇｍ×（Ｌ／Ｗ）／Ｃｏｘ／（Ｖｄ−Ｒｓｄ＊Ｉｄ） … （１７）
として求められる。これは図６Ａのステップ（ａ４）に相当する。なお、ｇｍは図７に示すような測定されたＩｄ−Ｖｇ特性における線形領域（図７において０Ｖ以上の部分）における相互コンダクタンス（＝ΔＩｄ／ΔＶｇ）であり、ＬはＰｏｌｙ−Ｓｉ ＴＦＴ１９のチャネル長、ＷはＰｏｌｙ−Ｓｉ ＴＦＴ１９のチャネル幅、ＣｏｘはＰｏｌｙ−Ｓｉ ＴＦＴのゲート酸化膜の容量、Ｖｄは印加ドレイン電圧である。
【０１４６】
また基準となるＳＯＩＴＦＴの移動度μ（ref）も、（１７）式から同様にμ（ref）＝ｇｍ×（Ｌ／Ｗ）／Ｃox／（Ｖd−Ｒｓｄ＊Ｉｄ）として求められる。これは図６Ａのステップ（ｂ４）に相当する。ここで、ｇｍは線形領域における相互コンダクタンス（＝ΔＩd／ΔＶg）、Ｌは基準となるＴＦＴのチャネル長、Ｗは基準となるＴＦＴのチャネル幅、Ｃoxは基準となるＴＦＴのゲート酸化膜の容量、Ｖdは印加ドレイン電圧である。
【０１４７】
基準となるＴＦＴとして、ＳＯＩ（またはバルクＳｉ）などを用いたＦＥＴを基準とする理由は、これらのＴＦＴは移動度が非常に高く、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の性能を高めていく上で究極の目標（理想）となる移動度であるためである。Ｐｏｌｙ−Ｓｉの特性の良いものも、それに準ずると考えられるためである。従って、特性の良くないμ(poly)の逆数から、特性の良いμ(ref)の逆数を引き算すると、両者の差（理想状態と現実の差）を生み出している散乱機構の要因だけを取り出すことができる。
【０１４８】
なお、より望ましくは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ(poly)から、μ(ref)のフォノン散乱移動度だけを引く事が望ましい。これは、移動度μ(poly)、μ(ref)は上で述べたように３つの成分（クーロン散乱移動度、フォノン散乱移動度、表面ラフネス散乱移動度）からなっているため
１／μ（Ｃoulomb）＝１／μ（poly）−１／μ（SOI） … （１８）
という関係式から得られるクーロン散乱移動度は、実際にはフォノン散乱移動度の成分が一部混ざっているためである。従って、より厳密にクーロン散乱移動度のみを取り出すためには、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μ(poly)から、μ(ref)のフォノン散乱移動度を引くことが望ましい。物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、クーロン散乱移動度のみを取り出すために（１８）式の演算を実行する。
【０１４９】
次に、ディスロケーション散乱モデルを応用して、μ（Ｃoulomb）からクーロン散乱中心密度Ｎ（Ｃoulomb）が各ＴＦＴにどの程度含まれているのかを抽出する。ディスロケーション散乱モデルは、ディスロケーションによる移動度μdislが、ディスロケーション密度（Ｎdisl）に反比例するというモデルである。
【０１５０】
μdisl ∝（Ｎdisl）-1
ディスロケーション散乱も、クーロン散乱も、トラップに捕獲された電子が負に荷電して、伝導キャリアを散乱するという同じメカニズムなので適用可能である。図１１に、ゲルマニウムなどの単結晶におけるディスロケーション散乱モデルを、Ｐｏｌｙ−Ｓｉに応用した場合の概念図を示す。ディスロケーションモデルによる転位が、Ｐｏｌｙ−Ｓｉの場合には結晶粒界や結晶粒内欠陥に相当すると仮定している。この場合、ディスロケーション密度（Ｎdisl）が、クーロン散乱中心密度Ｎ（Ｃoulomb）に相当する。従って以下の式が成り立つ。
【０１５１】
μ（Ｃoulomb）∝Ｎ（Ｃoulomb）-1
ディスロケーション散乱モデルとの類推から、クーロン散乱中心密度Ｎ（Ｃoulomb）は、（１１）式即ち
μ（Ｃoulomb）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝ … （１１）
として計算できることがわかった。物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、（１１）式の演算によりクーロン散乱中心密度Ｎ（Ｃoulomb）を求める。
【０１５２】
図１０は、実際にクーロン散乱移動度μ（Ｃoulomb）からクーロン散乱中心密度Ｎ（Ｃoulomb）を抽出した例である。横軸の自由キャリア密度ｎは、（１５）式即ち下記式から計算している。
【０１５３】
ｎ＝｛ε0εsi×Ｅeff／ｑ−Ｑｄ｝／（η×ｔｉｎｖ） … （１５）
これは、図６Ａのステップ（ｃ２）に相当する。物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、（１５）式の演算により自由キャリア密度ｎを求める。
【０１５４】
図中の記号（○印、□印、△印）は、移動度の高いＴＦＴ（○印）、移動度中程度のＴＦＴ（□印）、移動度の低いＴＦＴ（△印）の各々において、１／μ（Ｃoulomb）＝１／μ（poly）−１／μ（SOI）という関係式から求めたクーロン散乱移動度μ（Ｃoulomb）の実験結果を自由キャリア密度ｎに対してプロットした例である。これは図６Ａのステップ（ｃ３）に相当する。３本の直線は、（１１）式に従うものであり、自由キャリア濃度ｎに対するクーロン散乱中心密度Ｎ（Ｃoulomb）をプロットしたものである。これは図６Ａのステップ（ｄ２）に相当する。３本の直線は上の式においてＮ（Ｃoulomb）の値を２×１０１０／ｃｍ２、５×１０１０／ｃｍ２、１×１０１１／ｃｍ２とした場合である。
【０１５５】
移動度の高いＴＦＴ（○印）はクーロン散乱中心密度Ｎ（Ｃoulomb）２×１０１０／ｃｍ２の直線に対応することがわかる。移動度中程度のＴＦＴ（□印）はクーロン散乱中心密度Ｎ（Ｃoulomb）５×１０１０／ｃｍ２の直線に対応することがわかる。移動度の低いＴＦＴ（△印）はクーロン散乱中心密度Ｎ（Ｃoulomb）１×１０１１／ｃｍ２の直線に対応することがわかる。即ち移動度が高いＴＦＴほどクーロン散乱中心密度Ｎ（Ｃoulomb）は小さく、移動度が低いＴＦＴほどクーロン散乱中心密度Ｎ（Ｃoulomb）が高くてクーロン散乱の影響を受けやすく移動度が低下していることが分かる。このようにしてクーロン散乱移動度μ（Ｃoulomb）の算出結果と理論式とを対応させることによりクーロン散乱中心密度Ｎ（Ｃoulomb）を求めることができる。これは図６Ｂのステップ（ｅ）に相当する。測定結果に一致するｎ−μ（Ｃoulomb）直線は自由キャリア密度の低い部分（図１０においては凡そ１０１７／ｃｍ３〜１０１８／ｃｍ３の部分）の特性に関して例えば最小二乗法を適用して求めることができる。このように抽出したクーロン散乱密度を、デバイスシミュレーションや、回路シミュレーションに取り入れる事で、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９のシミュレーションの精度を向上させることが出来る。
【０１５６】
以下に、本発明のモデルから求めたクーロン散乱中心密度Ｎの妥当性や現実の値との整合性について検証を行った結果を示す。
【０１５７】
図１２は、クーロン散乱中心密度Ｎ（Ｃoulomb）とクーロン散乱移動度μ（Ｃoulomb）との関係を調べた結果である。結晶化Si薄膜２０のＳｉ膜厚が１００ ｎｍ、５０ ｎｍ、４０ ｎｍ、３０ ｎｍの各膜厚でのクーロン散乱中心密度Ｎ（Ｃoulomb）を抽出し、クーロン散乱移動度μ（Ｃoulomb）との関係を調べた。クーロン散乱移動度μ（Ｃoulomb）は、クーロン散乱中心密度Ｎ（Ｃoulomb）に対し約−１乗で変化している。これは、Dislocation散乱モデル式（μdisl ∝ Ｎdisl’-1）と一致しており、このモデルがクーロン散乱中心密度Ｎ（Ｃoulomb）の抽出に適用可能であるという本発明の正当性を示している。
【０１５８】
図１３は、非特許文献３のT.Katou et al. IDW/AD ’05予稿集 pp.1219-1200 (2005) Fabrication of Si Thin-Films with Arrays of Long and Narrow Grains for Next Generation TFTs のＦｉｇ．4に記載されている図である。この図は、ＰＭＥＬＡ−Ｓｉ薄膜をＳＥＭで観察し、ＰＭＥＬＡ−Ｓｉ薄膜の結晶粒幅Ｗｇを示したグラフである。このグラフより、結晶粒幅ＷｇはＳｉ膜厚が１００ｎｍの場合で約０．７μｍ、Ｓｉ膜厚が５０ｎｍの場合で約０．３μｍ、Ｓｉ膜厚が４０ｎｍの場合で約０．２５μｍ、Ｓｉ膜厚が３０ｎｍの場合で約０．２μｍである。１μｍ当たりの結晶粒界の本数は１/Ｗgとして求めることができるので、１μｍ当たりの結晶粒界の本数はＳｉ膜厚が１００ｎｍの場合で１．４×１０4/ｃｍ、Ｓｉ膜厚が５０ｎｍの場合で３．３×１０4/ｃｍ、Ｓｉ膜厚が４０ｎｍの場合で４×１０4/ｃｍ、Ｓｉ膜厚が３０ｎｍの場合で５×１０4/ｃｍとなる。
【０１５９】
図１４に、試作したＰＭＥＬＡ−Ｓｉ薄膜のＳＥＭ像について観測した結晶粒幅Ｗｇから求めた単位面積当たりの結晶粒界の本数と、本発明の散乱モデルから求めたクーロン散乱中心密度Ｎ（Ｃoulomb）との関係を示す。ＳＥＭ像から求めた結晶粒界の本数１/Ｗgと、散乱モデルから求めたクーロン散乱中心密度Ｎ（Ｃoulomb）との間には図１４に示すように良い相関が見られる。即ちこの結果は、散乱モデルから求めたクーロン散乱中心密度は、ほぼ実際の結晶粒界の本数に対応していることを示しており、本発明（モデル）の正当性を証明していると言える。
【０１６０】
図１５は、Ｓｉ膜厚１００ｎｍのＴＦＴのＶth及びＳ値と、抽出したクーロン散乱中心密度Ｎ（Ｃoulomb）との相関を調べた結果である。Ｖth及びＳ値も、移動度と同様に、クーロン散乱中心密度Ｎ（Ｃoulomb）によって大きく影響を受けている事が分かる。従って、これらクーロン散乱中心密度を考慮していない従来のバルクＳｉやＳＯＩの物理モデルを用いて幾らデバイスシミュレーションや回路シミュレーションを行ってもＰｏｌｙ−Ｓｉ ＴＦＴの電気特性を再現することは出来ないことは明白である。Ｐｏｌｙ−Ｓｉ ＴＦＴの電気特性の正確なシミュレーションを行うには、本発明のようなクーロン散乱中心密度を考慮した物理モデルを用いる必要がある。本発明における物理モデルを使うことで、Ｐｏｌｙ−Ｓｉ ＴＦＴの電気特性を正確で高精度に予測することが出来る。
【産業上の利用可能性】
【０１６１】
本発明による物理解析モデルを使用することにより、Ｐｏｌｙ−Ｓｉ ＴＦＴの電気特性についての物理解析が正確で高精度に行えるようになった。物理解析モデルは、例えば、液晶表示装置（液晶ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどに用いられるＰｏｌｙ−Ｓｉ ＴＦＴの特性を予想するデバイスシミュレータや、それらＰｏｌｙ−Ｓｉ ＴＦＴによって構成される集積回路の入出力特性、周波数特性などを予想する回路シミュレータなどのシミュレーション装置や計算装置などに適用可能である。
【図面の簡単な説明】
【０１６２】
【図１】バルクＳi−ＴＦＴまたはＳОＩ−ＴＦＴのユニバーサルプロットを示す図である。
【図２】ＰＭＥＬＡ法により結晶化した半導体薄膜とそこに形成されたＴＦＴを模式的に示す図である。
【図３】半導体パラメータアナライザーを用いた場合の移動度の測定方法を示す図である。
【図４】Ｓplit Ｃ−Ｖ法を用いた場合の実効移動度（μeff）の測定方法を示す図である。
【図５】本発明による物理解析モデルに使用される解析装置を示す図である。
【図６Ａ】本発明による物理解析モデルのフローチャートを示す図の一部である。
【図６Ｂ】本発明による物理解析モデルのフローチャートを示す図の一部である。
【図７】ＰＭＥＬＡ法で作成したＰｏｌｙ−Ｓｉ ＴＦＴの電気特性（Ｉｄ−Ｖｇ特性）を示す図である。
【図８】ＰＭＥＬＡ法で作成したＰｏｌｙ−Ｓｉ ＴＦＴの電気特性（Ｖｇ−移動度特性（μFE））を示す図である。
【図９】ＰＭＥＬＡ法で作成したＰｏｌｙ−Ｓｉ ＴＦＴの電気特性（ユニバーサルプロット）を示す図である。
【図１０】クーロン散乱移動度にディスロケーション散乱モデルを適用してクーロン散乱中心密度を抽出した例を示す図である。
【図１１】単結晶におけるディスロケーション散乱モデルを、Ｐｏｌｙ−Ｓｉに応用した場合の概念図である。
【図１２】クーロン散乱移動度とクーロン散乱中心密度の相関を示す図である。
【図１３】ＳＥＭ観察より求めたＰＭＥＬＡ−Ｓｉ薄膜の結晶粒幅Ｗｇを示す図である。
【図１４】ディスロケーション散乱モデルから求めたクーロン散乱中心密度Ｎ（Ｃoulomb）とＳＥＭ像から求めた結晶粒界本数［／ｃｍ］の関係を示す図である。
【図１５】Ｓｉ膜厚１００ｎｍにおけるＳ値およびＶthと、クーロン散乱中心密度（Ｎ（Ｃoulomb））の関係を示す図である。
【符号の説明】
【０１６３】
１０…ユニバーサルプロット、 １１…クーロン散乱、 １２…フォノン散乱、 １３…表面ラフネス散乱、 ２０…結晶化半導体薄膜、 ２１…結晶粒、 ２２…成長方向、 ２３…成長開線、 ２４…結晶粒界、 ２５…チャネル領域、 ３１…半導体パラメータアナライザー、 ３２…ソース電極、 ３３…ドレイン電極、 ３４…ゲート電極、 ３５…針、 ３７…ＬＣＲメータ、 ４１…半導体パラメータアナライザ、 ４２…Ｃ−Ｖメーター、 ４３…装置、 ４４…物理解析モデル演算装置、 ４６…プロセスシュミレータ、 ４８…デバイスシミュレータ、 ５０…回路シミュレータ、 ５２…入力装置、 ５４…出力装置、 ５６…メモリ、 ５８…バス
【技術分野】
【０００１】
本発明は、結晶化領域に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（Thin Film Transistor;以下ＴＦＴと略す）の電気特性の指標の一つである移動度は３つの散乱要因からなることが知られている。即ち、半導体薄膜内部の欠陥や不純物に起因するクーロン散乱、半導体薄膜を構成する原子の振動に起因するフォノン散乱、そして半導体薄膜表面の構造的乱れに起因する表面ラフネス散乱である。
【０００３】
上記クーロン散乱移動度μ(Ｃoulomb)は、自由電子やホールなどのキャリアが、半導体膜薄膜中に存在する負や正に荷電した不純物原子からクーロン反発力を受けて散乱され、進路を曲げられることに起因する平均自由行程の逆数で定義される移動度である。また、フォノン散乱移動度μ(phonon)は、自由電子やホールなどのキャリアが、半導体薄膜を構成する原子からなる格子（Si基板の場合はSi格子）の熱的な振動によって、衝突、散乱され、進路を曲げられることに起因した平均自由行程の逆数で定義される移動度である。また、表面ラフネス散乱移動度μ(surface)は、自由電子やホールなどのキャリアが、半導体薄膜表面を流れる時に、表面の凸凹によって散乱され進路を曲げられることに起因する平均自由行程の逆数で定義される移動度である。
【０００４】
図１に示すように、横軸を実効電界Ｅeffで、縦軸を測定された実効移動度（μeff）でプロットしたユニバーサルプロット（Ｕｎｉｖｅｒｓａｌ ｐｌｏｔ）と呼ばれるプロットを行うと（点線１０参照）、各散乱要因によって移動度の電界依存性の傾きが異なるために、移動度がどのメカニズムで決まっているかを解析することができる。なお、実効電界ＥeffとはＴＦＴのチャネル領域内において主としてゲート電圧によって生ずる電界であり、ＴＦＴのチャネル領域を流れる電流の方向に対して垂直方向の電界である。
【０００５】
図１のユニバーサルプロットにおいて、低電界領域ではクーロン散乱を主要因とする移動度μＣ１１が、中電界領域ではフォノン散乱を主要因とする移動度μＰ１２が、高電界領域では表面ラフネス散乱を主要因とする移動度μＳ１３が支配的であり、ＴＦＴの移動度μは、これら３つの散乱移動度の逆数和で表されることが知られている。
【０００６】
１／μ＝１／μＣ＋１／μＰ＋１／μＳ … （１）
ゲート電圧が高い場合はゲートからの高電界によって電子は表面に打ちつけられるため表面ラフネス散乱が支配的となり、ゲート電圧が中程度の場合は格子の振動によるフォノン散乱が支配的となり、ゲート電圧が低い場合は不純物散乱が支配的（即ちクーロン散乱が支配的）となるためである。
【非特許文献１】S. Takagi et al. ： IEEE Trans. Electron Device, Vol.41, No.12, pp2357-2362 (1994).
【非特許文献２】B.PODOR 「Electron Mobility in Deformed Germanium」Phys.stat.sol.16、K167(1966)
【非特許文献３】T.Katou et al. IDW/AD ’05予稿集 pp.1219-1200 (2005) Fabrication of Si Thin-Films with Arrays of Long and Narrow Grains for Next Generation TFTs
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図1に示すようなユニバーサルプロットと呼ばれる解析手法は、半導体として単結晶であるバルクＳｉを使用したトランジスタや、ＳＯＩ（Ｓｉｒｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）を用いたトランジスタでは実験値に近いモデルとして実用されてきた。しかし半導体層として多結晶Ｓｉ膜を用いたＰｏｌｙ−Ｓｉでは解析の事例がなく、実験値に近いモデルとして実用できなかった。即ち、多結晶シリコン薄膜トランジスタ（Ｐｏｌｙ−Ｓｉ ＴＦＴ）においては、結晶が多結晶からなることと活性層が薄膜であることから、上記のようなユニバーサルプロットの解析式をそのまま用いることが出来ないため、このような手法で解析されることはなかった。また、バルクＳｉやＳＯＩは単結晶でありばらつきについて考える必要がないため、Ｐｏｌｙ−Ｓｉ ＴＦＴでは重大な問題となる移動度のばらつく要因がどの散乱要因にあるのかについても調べられていなかった。
【０００８】
従って、従来のバルクＳｉやＳＯＩのトランジスタの物理モデルに従ってＴＦＴの電気特性を計算するようなデバイスシミュレーターで計算した電気特性は、実際のＰｏｌｙ−Ｓｉ ＴＦＴに対して測定した電気特性と一致しない場合が多々あった。この不一致は仮定しているバルクＳｉやＳＯＩでの物理モデルが現実のＰｏｌｙ−Ｓｉ ＴＦＴの物理モデルと異なるために起こることが判った。このため、Ｐｏｌｙ−Ｓｉ ＴＦＴにおける移動度の解析手法については、Ｐｏｌｙ−Ｓｉ ＴＦＴ独特の構造（活性層が薄膜半導体層である事、多結晶であるため粒界や粒内欠陥が活性層に存在すること）や移動度がばらつく要因に注目して解析する必要があることが判った。
【０００９】
本出願人は、現在実用されている液晶テレビや携帯電話などの表示画面をデジタル時代に対応した高品質な画質を実現するための半導体薄膜の大粒径の結晶化技術、この結晶化領域に高品質な画質を実現するための薄膜トランジスタ等のデバイスを使用した高品質な回路設計技術、およびデバイスや回路などの設計を高精度で行うための物理解析モデルやシミュレーション技術を開発している。
【００１０】
本発明は、Ｐｏｌｙ−Ｓｉ ＴＦＴなどの結晶化領域に設けられた薄膜トランジスタの電気特性を高精度でシュミレーションすることができる薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法および結晶化領域に設けられた薄膜トランジスタの移動度μチャネル領域に含まれるクーロン散乱中心密度を計算及び抽出するための物理解析モデルを提供することを目的としている。
【課題を解決するための手段】
【００１１】
この発明の多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法は、絶縁基板上に設けられた多結晶半導体薄膜、
この多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
予め定められた基準となるトランジスタおよび前記薄膜トランジスタの電流―電圧特性値又は容量―電圧特性値の測定値を入力装置から入力して記憶するステップと、
ＣＰＵは記憶された前記電流―電圧特性値又は容量―電圧特性値の測定値を読み出し予め定められた演算式により前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスをそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスから予め定められた演算式により移動度をそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの移動度を予め定められた演算式で補間近似するステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの各移動度μの逆数の差値を求めクーロン散乱移動度を算出するステップと、
前記ＣＰＵは前記逆数の差値から求められたクーロン散乱移動度の実験値と、予め定められた演算式により求められるクーロン散乱移動度の計算値が合致するように演算式中のクーロン散乱中心密度を算出するステップと、
前記ＣＰＵは算出した前記クーロン散乱中心密度を、前記シミュレータに反映させ、前記薄膜トランジスタの電気特性をシミュレーションするステップと、
前記ＣＰＵは前記シミュレータがシミュレーションした電気特性を出力するステップと
を具備してなることを特徴とする。
【００１２】
この発明の薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法は、絶縁基板上に設けられた多結晶半導体薄膜、この多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法であって、
（１）ゲート電圧Ｖｇを変えて薄膜トランジスタ及び基準となるＴＦＴの各移動度を測定するステップと、
（２）ゲート電圧Ｖｇに対する前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff = (Ｑd＋η×Ｑi) ・・・・・ 式（１）
式（１）の計算式を用いてＣＰＵにより計算するステップと、
なお Qd：空乏層電荷
Qi：反転層電荷
η：定数
（３）前記ＣＰＵは、前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを横軸に、測定された移動度を縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度を補間近似から求めるステップと、
（４）任意の実効電界Ｅeffにおいて、前記薄膜トランジスタの移動度μ(poly)の逆数から前記基準となるＴＦＴの移動度μ(ref)の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を、
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（２）
式（２）の計算式を用いて前記ＣＰＵにより算出するステップと、
（５）任意の実効電界Ｅeffにおける自由キャリア密度ｎを、
ｎ＝｛ε0εsi×Ｅeff / q - Ｑd｝/(η×tinv) ・・・・・式（３）
なお、tinv：チャネル領域における反転層厚さ
式（３）の演算式を用いて前記ＣＰＵにより計算するステップと、
（６）前記ＣＰＵは、薄膜トランジスタの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットするステップと、
（７）前記ＣＰＵは、ステップ（６）で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、
μ（Ｃｏｕｌｏｍｂ）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝
・・・・・式（４）
ここで
ε0：真空の誘電率 [F/cm]
εsi：Siの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
q：電荷量（=1.7×1019） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
n：電子の有効質量
式（４）の計算式を用いて計算したクーロン散乱移動度μ(Ｃoulomb)のｎ依存性が一致するように、クーロン散乱中心密度Ｎ(Ｃoulomb)を決めるステップ
とを含むことを特徴とする。
【００１３】
この発明の上記シミュレーションする方法において、前記基準となるトランジスタの移動度は、バルクＳｉに形成されたトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶シリコンに形成された薄膜トランジスタで移動度が高いもののうちいずれか1つの移動度であること、あるいはそれらのフォノン散乱移動度であることを特徴とする。
【００１４】
この発明の上記シミュレーションする方法において、前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、実効移動度を用いることを特徴とする。
【００１５】
この発明の上記シミュレーションする方法において、前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、電界効果移動度を用いることを特徴とする。
【００１６】
この発明の多結晶半導体薄膜に形成された薄膜トランジスタの電気特性をシミュレーションするための物理解析モデルは、プログラムされたコンピューターによって、多結晶半導体薄膜に形成された薄膜トランジスタの電気特性をシミュレーションするための物理解析モデルであって、
多結晶半導体薄膜に形成された薄膜トランジスタの移動度を、クーロン散乱移動度、フォノン散乱移動度、そして表面ラフネス散乱移動度の３つの移動度の逆数和によって決める計算式と、
前記薄膜トランジスタの移動度の最大値を、主としてクーロン散乱移動度μ(Ｃoulomb)によって決める計算式と、
前記クーロン散乱移動度μ(Ｃoulomb)を、クーロン散乱中心密度によって決める計算式とを含むことを特徴とする物理解析モデル。
【００１７】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記クーロン散乱移動度μ(Ｃoulomb)を、予め定められた基準となるトランジスタの移動度μ（ref）および多結晶半導体薄膜に設けられた薄膜トランジスタの移動度μ（poly）の逆数の差で表される下記式（５）
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（５）
を用いて計算することを特徴とする。
【００１８】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記基準となるＴＦＴの移動度μ(ref)として、バルクＳｉのトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶半導体薄膜に設けられた薄膜トランジスタの移動度が高いもののうちいずれか1つの移動度を用いて、あるいはそれらのフォノン散乱移動度を用いて演算することを特徴とする。
【００１９】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（６）
μ（Ｃoulomb）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２／ｎ）１／２・ｍ１／２｝
・・・・・式（６）
ここで
ε0：真空の誘電率 [Ｆ/cm]
εsi：Ｓｉの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
Ｎ(Ｃoulomb)：クーロン散乱中心密度
q：電荷量（=1.7×10-19） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
mn：電子の有効質量
を用いて計算することを特徴とする。
【００２０】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（７）
μ（Ｃoulomb）＝ A / Ｎ(Ｃoulomb) ・・・・・式（７）
ここで
A：比例係数
を用いて計算することを特徴とする。
【００２１】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記クーロン散乱中心密度に、結晶粒界密度、結晶内欠陥密度、転位密度、積層欠陥密度、界面準位密度、ダングリングボンドを伴う欠陥の密度、ドナー密度、アクセプター密度のうち少なくとも一つを用いて計算することを特徴とする。
【００２２】
この発明の上記物理解析モデルにおいて、前記プログラムされたコンピューターは、前記（１）式で求めたクーロン散乱移動度μ(Ｃoulomb)と、前記（２）式または前記（３）式で計算したクーロン散乱移動度μ(Ｃoulomb)が一致するように前記クーロン散乱中心密度Ｎ(Ｃoulombを算出することを特徴とする。
【００２３】
本発明は、上記の方法または物理モデルを含むことを特徴とする、ソフトウェア、シミュレーションソフトである。
【００２４】
本発明は、上記のソフトウェア、シミュレーションソフトを含むことを特徴とする、ハードウェア装置、シミュレーション装置である。
【００２５】
この明細書において、クーロン散乱移動度μ（Ｃoulomb）とは、自由電子やホールなどのキャリアが、半導体膜中に存在する負や正に荷電した不純物原子からクーロン反発力を受けて散乱され進路を曲げられることに起因した平均自由行程の逆数で定義される移動度である。
【００２６】
フォノン散乱移動度とは、自由電子やホールなどのキャリアが、半導体膜を構成する原子からなる格子（Si基板の場合はSi格子）の熱的な振動によって衝突、散乱され進路を曲げられることに起因した平均自由行程の逆数で定義される移動度である。
【００２７】
表面ラフネス散乱移動度とは、負や正に荷電した不純物原子のように、自由電子やホールなどのキャリアに対してクーロン力を及ぼすようなものの総称である。
【００２８】
結晶粒界とは、成長してきた結晶粒と成長してきた結晶粒がぶつかったところにできる不連続な結晶格子面である。
【００２９】
結晶内欠陥は、結晶粒の中に存在する転位、点欠陥などの欠陥もダンブリングボンド（Si結合手で相手がいない結合手）からなるため、電子をトラップしてクーロン散乱中心になりやすい。
【００３０】
多結晶半導体薄膜は、プラズマＣＶＤ法により成膜された多結晶半導体薄膜や非晶質半導体薄膜を結晶化して大粒径の結晶化粒が１又は多数個形成された結晶化領域も含む。
【００３１】
薄膜トランジスタの電気特性とは、移動度特性、ソース領域およびドレイン領域とゲート電極間の耐圧特性、電流が流れ始めるゲート電圧であるオン電流特性などの特性である。
【発明の効果】
【００３２】
本発明の演算ステップ及び解析式によって、これまでのバルクＳｉやＳＯＩでの物理解析モデルでは考慮されていなかった多結晶シリコン薄膜トランジスタ特有の構造（活性層が薄膜である事、多結晶であるため粒界が存在すること）や移動度のピーク値ばらつきの要因（クーロン散乱中心密度）を考慮した正確な物理モデルをソフトウェアやシミュレーションソフトに組み込むことが出来るので、多結晶シリコン薄膜トランジスタ特性のシミュレーション結果の精度を向上させることができる。
【発明を実施するための最良の形態】
【００３３】
本発明では、多結晶シリコン薄膜に形成された薄膜トランジスタ（Ｐｏｌｙ−Ｓｉ ＴＦＴと略す）特有の構造（活性層が薄膜である事、多結晶であるため粒界が存在すること）を考慮したユニバーサルプロットの解析式を導入した事を第一の特徴とする。また、移動度がばらつく要因を解析式に組み込むために、クーロン散乱中心であるダングリングボンドにトラップされたキャリアの概念を解析モデル内に導入した事を第二の特徴とする。［非特許文献２］に記載されているように、ゲルマニウムなどの単結晶では、結晶内の転位（Ｄｉｓｌｏｃａｔｉｏｎ）にトラップされた電子によるクーロン散乱モデルが知られているが、Ｐｏｌｙ−Ｓｉではこのようなモデルを考えた事例はこれまでなかった。本発明では多結晶Siの結晶粒界や、結晶内欠陥、転位、積層欠陥、隣接する結晶粒の傾きが５度以内の亜粒界なども、単結晶の転位（Ｄｉｓｌｏｃａｔｉｏｎ）と同じようにダングリングボンドにトラップされた電子による散乱である事に着目し、このディスロケーション（Ｄｉｓｌｏｃａｔｉｏｎ）散乱モデルの解析式をＰｏｌｙ−Ｓｉ ＴＦＴの結晶粒界や、結晶内欠陥、転位、積層欠陥、亜粒界などの解析モデルに当てはめることが出来ると仮定して導入した。
【００３４】
また、本発明は上記ディスロケーション散乱モデルを応用した解析式から算出したＰｏｌｙ−Ｓｉ ＴＦＴのクーロン散乱移動度と、実験から求めたクーロン散乱移動度が一致するように、解析式からクーロン散乱中心を抽出することを第３の特徴とする。クーロン散乱中心密度を求めるためには、通常はＴＦＴの電気特性を測定した後、これを剥離解析してチャネル領域をＳＥＭやＴＥＭ等で観察しなければ求めることが出来ない。しかも写真から読み取るためクーロン散乱中心密度の算出は困難である。しかし、本発明の演算ステップや解析式を用いれば電気特性を測定するだけでクーロン散乱中心密度を求めることが出来るので、非常に精度良く簡単にクーロン散乱中心密度を求めることが出来、シミュレーションの精度も向上する。
【００３５】
明細書の実施例に記載の発明は、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μを決める物理解析モデルであって、ＴＦＴの移動度μが、クーロン散乱移動度μ(Ｃoulomb)、フォノン散乱移動度μ(phonon)、表面ラフネス散乱μ(surface)の３つの移動度によって決まるモデルと、移動度μのピーク値μ_maxが、主としてクーロン散乱移動度μ(Ｃoulomb)に決まるモデルと、クーロン散乱移動度μ(Ｃoulomb)がクーロン散乱中心N(Ｃoulomb)であるダングリングボンドにトラップされた電子による散乱を仮定したモデルとを含むことを特徴とする物理解析モデルに係る。
【００３６】
本発明は、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μの逆数から基準となるＴＦＴの移動度の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を算出する（μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1）物理解析モデルを備える。かかる方法によって、ユニバーサルプロットの低電界側領域においてクーロン散乱移動度μ（Ｃoulomb）とフォノン散乱移動度とが混合した移動度から、フォノン散乱移動度のみを差し引いて、移動度特性のピーク値のばらつきの原因であるクーロン散乱移動度μ（Ｃoulomb）のみを抽出することができる。これにより正確な物理モデルが得られる。
【００３７】
また基準となるＴＦＴの移動度μ(ref)としては、バルクＳｉトランジスタ、ＳＯＩ基板に形成されたトランジスタ、またはＰｏｌｙ−Ｓｉ ＴＦＴにおける電気的特性の良いもののうちいずれか1つの移動度を用いること、あるいはそれらのフォノン散乱移動度を用いることとする。
【００３８】
さらに、本発明の実施例においては、クーロン散乱移動度μ(Ｃoulomb)が、クーロン散乱中心密度Ｎ(Ｃoulomb)の逆数に比例する物理解析モデルを提供される。
【００３９】
また、クーロン散乱移動度μ(Ｃoulomb)が、
μ(Ｃoulomb)＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２／ｎ）１／２・ｍ１／２｝… （２）
（２）式で示されるような物理解析モデルが提供される。かかる物理解析モデルによって、これまでのバルクSiやSOIでの物理解析モデルでは考慮されていなかった結晶粒界、結晶内欠陥、転位、積層欠陥、亜粒界などによるクーロン散乱による移動度のピーク値のばらつきが反映されるので、Ｐｏｌｙ−Ｓｉ ＴＦＴのシミュレーション精度をより向上させることが出来る。なお、ε0は真空の誘電率、εsiはSiの誘電率、aは格子定数、ｋはボルツマン定数、Ｔは温度、N(Ｃoulomb)はクーロン散乱中心密度、qは電荷量、ｆはダングリングボンドの占有確率、nは自由キャリア密度、mは有効質量、mnは電子の有効質量である。
【００４０】
上記演算において、クーロン散乱中心密度は、結晶粒界密度、結晶内欠陥密度、転位密度、積層欠陥密度、亜粒界密度、界面準位密度、ドナー・アクセプター密度のうち少なくとも一つあるとすることができる。かかる方法によって、移動度のピーク値のばらつきの原因であるクーロン散乱中心密度の要因を複数のパラメータで表現し、ＴＦＴ作成プロセスに応じたパラメータを設定できる。このためより正確な計算結果が得られる。
【００４１】
また本発明に関する実施例に記載の発明は、ＣＰＵによりＰｏｌｙ−Ｓｉ ＴＦＴのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法であって、
(1)Ｐｏｌｙ−Ｓｉ ＴＦＴ及び基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff = (Ｑd＋η×Ｑi) … （３）
η= 0.5、（ここで、Ｑd = q×Ｎa×tsi、Ｑi = Ｃox×(Ｖg-Ｖth)）
（３）式から計算するステップと、
(2) ＣＰＵはゲート電圧Ｖｇを変えてＰｏｌｙ−Ｓｉ ＴＦＴ及び基準となるＴＦＴの各移動度を測定するステップと、
(3) ＣＰＵはＰｏｌｙ−Ｓｉ ＴＦＴ及び基準となるＴＦＴの実効電界Ｅeffを横軸に、移動度μを縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度μを補間近似から求めるステップと、
(4) ＣＰＵは任意の実効電界Ｅeffにおいて、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μの逆数から基準となるＴＦＴの移動度の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を算出するステップと、
(5) ＣＰＵは任意の実効電界Ｅeffにおける自由キャリア密度ｎを、ｎ＝｛ε0εsi×Ｅeff / q - Ｑd｝/(η×tinv)という式から計算するステップと、
(6) ＣＰＵはＰｏｌｙ−Ｓｉ ＴＦＴの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットするステップと、
(7) ＣＰＵは上記ステップ(6)で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、式μ(Ｃoulomb)＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性が一致するように、クーロン散乱中心密度N(Ｃoulomb)を決めるステップを含む方法に係る。
【００４２】
また、本発明は、上記実験値に合致するように算出したクーロン散乱中心N(Ｃoulomb)の結果をシミュレーターに反映させ、上記シミュレータにより前記多結晶半導体領域に設けられる薄膜トランジスタの電気特性をシミュレーションする。
【００４３】
これら本発明の演算ステップ及び解析式によって、これまでのバルクＳｉやＳＯＩでの物理解析モデルでは考慮されていなかった多結晶シリコン薄膜トランジスタ特有の構造（活性層が薄膜である事、多結晶であるため粒界が存在すること）や移動度のピーク値ばらつきの要因（クーロン散乱中心密度）を考慮した正確な物理モデルをソフトウェアやシミュレーションソフトに組み込むことが出来るので、多結晶シリコン薄膜トランジスタ特性のシミュレーション結果の精度をより向上させることができる。
【００４４】
上記物理モデルまたは方法を含むソフトウェア、シミュレーションソフトによって、ｐｏｌｙ−Ｓｉ ＴＦＴの移動度のピーク値のばらつきを考慮した正確な物理モデルをソフトウェアやシミュレーションソフトに組み込むことができる。このため、多結晶半導体ＴＦＴ特性のシミュレーション結果の精度を向上させることができる。
【００４５】
さらに上記ソフトウェアやシミュレーションソフトを用い、ｐｏｌｙ−Ｓｉ ＴＦＴの移動度のピーク値のばらつきを考慮した正確な物理モデルを組み込んだハードウェアやシミュレーション装置が得られるので、多結晶半導体ＴＦＴ特性のシミュレーション結果の精度を向上させることができる。
【００４６】
解析対象となるＰｏｌｙ−Ｓｉ ＴＦＴの実施の形態について述べる。多結晶半導体薄膜（Ｐｏｌｙ−Ｓｉ）は、プラズマＣＶＤ法により成膜された多結晶半導体膜や非単結晶半導体膜を加熱例えばエキシマレーザー光を非単結晶半導体膜例えば非晶質シリコン薄膜に照射し走査して、照射領域に微結晶粒の集合からなる多結晶シリコン層（Ｐｏｌｙ−Ｓｉ）にしたものや、光強度分布を有するエキシマレーザ光を非晶質シリコン薄膜に照射し走査して、照射領域を横方向に結晶成長した大粒径の結晶化領域の集合からなる多結晶シリコン層（Ｐｏｌｙ−Ｓｉ）などを含む。Ｐｏｌｙ−Ｓｉ ＴＦＴは、Ｐｏｌｙ−Ｓｉ薄膜に形成された薄膜トランジスタである。
【００４７】
図２は、非単結晶半導体膜例えば膜厚が３０ｎｍ〜１００ｎｍの非晶質シリコン薄膜に光強度分布を有するエキシマレーザ光を照射して横方向に結晶成長させて大粒径の結晶粒を形成するＰＭＥＬＡ法（Phase Modulated ＥＬＡ法、即ち位相変調ＥＬＡ法）で結晶化した結晶化半導体薄膜２０と、この結晶化半導体薄膜２０に形成された薄膜トランジスタ（ＴＦＴ）１９を模式的に示したものである。
【００４８】
結晶化半導体薄膜２０は、細長い結晶粒２１が幅方向に互いに隣接して配置された結晶粒列であり、図２において中央の結晶成長開始点から左右方向に結晶成長した結晶粒列である。上記ＰＭＥＬＡ法は、例えば本出願人が開発した特開２００７−１０３９１１に記載された結晶化法である。結晶化半導体薄膜２０の結晶粒の形状は、細長い結晶粒２正方形状、長方形状、楕円状などいずれの形状でもよい。
【００４９】
このＴＦＴ１９は、チャネル領域２５、ソース領域３２、ドレイン領域３３が複数の結晶粒２１の列内に形成されている。このＴＦＴ１９は、結晶化された領域の中央付近に、結晶の成長方向２２（即ち結晶粒界の生成方向）とＴＦＴ１９のチャネル長の方向が平行になるように配置された例である。チャネル領域２５には結晶粒界２４が存在する例である。
【００５０】
次に、解析対象となるＰｏｌｙ−Ｓｉ ＴＦＴ１９の電気特性例えば電流―電圧特性又は容量―電圧特性の測定方法の実施例について説明する。チャネル領域２５に結晶粒界２４を含むＴＦＴの電気特性の評価は、Ｉｄ−Ｖｇ特性もしくはＩｄ−Ｖｄ特性、またはＣ−Ｖ特性を測定し、ＴＦＴの移動度μを算出することにより行うことができる。移動度μは、通常、実効移動度（μeff）を用いるが、必要に応じて電界効果移動度（μFE）を用いても良い。この移動度の測定には、例えば、半導体パラメータアナライザーを用いる場合とSplit Ｃ−Ｖ法を用いる場合がある。
【００５１】
図３に移動度の測定方法として例えば半導体パラメータアナライザー３１を用いた場合の電界効果移動度（μFE）測定方法および実効移動度（μeff）の測定方法を示す。
【００５２】
電界効果移動度（μFE）の測定方法
半導体パラメータアナライザーを用いる場合の測定方法の例を図３を参照してステップ順に説明する。
【００５３】
(i)上記ＴＦＴ１９のソース電極３２、ドレイン電極３３、ゲート電極３４に上記アナライザ３１の触針３５を接触させ、ゲート電極３４にゲート電圧（Ｖg）、ドレイン電極３３にドレイン電圧（Ｖd）をかけ、ソース電極３２を接地した場合のソース−ドレイン間を流れるドレイン電流（Ｉｄ）を半導体パラメータアナライザー３１で測定する。
【００５４】
ＴＦＴ１９がｎチャネル型ＭＯＳトランジスタ（ＮＭＯＳと略す）の場合、ドレイン電極３３にはＶdが＋１０mＶ〜＋１００mＶ程度の一定値の電圧を印加し、ゲート電極３４にはＶgを−５Ｖから＋１５Ｖ程度でスイープさせる。
【００５５】
ＴＦＴ１９がｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳと略す）の場合、ドレイン電極３４にはＶdが−１０mＶ〜−１００mＶ程度の一定値の電圧を印加し、ゲート電極３４へのＶgは＋５Ｖから−１５Ｖ程度でスイープさせる。
【００５６】
(ii)測定されたＩd、Ｖgのデータから、各ゲート電圧における相互コンダクタンスｇｍを下記式で求める。
【００５７】
ｇｍ＝ΔＩd／ΔＶg … （３）
(iii)上記ｇｍから、電界効果移動度（μFE）を下記式で求める。
【００５８】
μFE＝Ｌ／Ｗ＊ｇｍ／Ｃox／(Ｖd−Ｒsd＊Ｉd) … （４）
ここで、Ｌはチャネル長、Ｗはチャネル幅、ＣoxはＰｏｌｙ−Ｓｉ ＴＦＴ１９のゲート酸化膜の容量、Ｒsdはソース・ドレイン間の寄生抵抗である。Ｐｏｌｙ−Ｓｉ ＴＦＴ１９では、ソース・ドレイン間の寄生抵抗が大きいので、正確な解析のためにはこの寄生抵抗を考慮した解析式を用いる必要がある。
【００５９】
実効移動度（μeff）の測定方法
この測定は、例えば次のステップ順に実行する。
【００６０】
(i)図３に示すように上記ＴＦＴ１９のソース電極３２、ドレイン電極３３、ゲート電極３４に上記アナライザ３１の触針３５を接触させ、ゲート電極３４にゲート電圧（Ｖg）、ドレイン電極３３にドレイン電圧（Ｖd）を印加し、ソース電極３２を接地した場合のソース−ドレイン間を流れるドレイン電流（Ｉｄ）を半導体パラメータアナライザー３１で測定する。
【００６１】
上記ＴＦＴ１９がＮＭＯＳの場合、Ｖdとしては＋１０mＶ〜＋１００mＶ程度の一定値の電圧を印加、Ｖgとしては−５Ｖから＋１５Ｖ程度までスイープさせる。上記ＴＦＴ１９がＰＭＯＳの場合、Ｖdとしては−１０mＶ〜−１００mＶ程度の一定値を印加、Ｖgとして ＋５Ｖから−１５Ｖ程度までスイープさせる。
【００６２】
(ii)測定したＩd、Ｖgのデータから、各ゲート電圧における相互コンダクタンスｇdを下記式で求める。
【００６３】
ｇd＝ΔＩd／ΔＶd≒Ｉd／Ｖd≒Ｉd／（Ｖd−Ｒsd＊Ｉd）… （５）−３
ここで、Ｒsdはソース・ドレイン間の寄生抵抗である。Ｐｏｌｙ−Ｓｉ ＴＦＴ１９では、ソース・ドレイン間の寄生抵抗が大きいので、正確な解析のためにはこの寄生抵抗を考慮した解析式を用いる必要がある。
【００６４】
(iii) 各ゲート電圧における相互コンダクタンスｇdから、実効移動度（μeff）を下記式で求める。
【００６５】
μeff＝Ｌ／Ｗ＊ｇd／Ｃox／(Ｖg−Ｖth)= Ｌ／Ｗ＊Ｉd／(Ｖd−Ｒsd＊Ｉd)／Ｃox／（Ｖg−Ｖth） … （６）−４
なおＶthはＴＦＴ１９がオン状態になる時のゲート電圧である。
【００６６】
次に、移動度の測定方法にＳplit Ｃ−Ｖ法を用いた場合の実効移動度（μeff）の測定方法の例を図４を参照してステップ順に説明する。
【００６７】
(i)ＴＦＴ１９のソース電極３２、ドレイン電極３３、ゲート電極３４に上記アナザイザー３１の触針３５を接触させ、ソース電極３２とドレイン電極３３を短絡する。
【００６８】
ゲート電極３４にゲート電圧（Ｖg）をかけた場合のゲート−チャンネル間の容量（Ｃgc）をＬＣＲメータ３７で測定する。 ＴＦＴ１９がＮＭＯＳの場合、Ｖdは＋１０mＶ〜＋１００mＶ程度の一定値の電圧を印加し、Ｖgは −５Ｖから＋１５Ｖ程度までスイープさせる。ＴＦＴ１９がＰＭＯＳの場合、Ｖdは−１０mＶ〜−１００mＶ程度の一定値の電圧を印加し、Ｖgは ＋５Ｖから−１５Ｖ程度までスイープさせる。
【００６９】
(ii)測定したゲート−チャンネル間の容量Ｃgcのデータから、各ゲート電圧における反転層電荷Ｑiを下記式で求める。
【００７０】
Ｑi＝∫Ｖgacc＊Ｃgc … （７）−５
ここで、Ｖgaccは強い蓄積が起こるゲート電圧である。
【００７１】
(iii)Ｑiから、実効移動度（μeff）を下記式で求める。
【００７２】
μeff＝Ｌ／Ｗ＊Ｉd／Ｑi ／(Ｖd−Ｒsd＊Ｉd) … （８）−６
以上説明したように、電界効果移動度μFE、実効移動度μeffは種々の方法で実験値として求めることができる。ユニバーサルプロットでは、移動度にμeffを用いることが一般的である。しかし、Id-Vg測定から求めた低電界領域のμeffは、理想的な値との誤差が大きくなるため、簡便なId-Vg測定だけで済ます場合はμFEを用いる。
【００７３】
図５に本発明の物理解析モデルに使用される解析装置４３の構成図例を示す。本装置４３は物理解析モデル演算装置４４と、バス５８に接続されたプロセスシュミレータ４６、デバイスシュミレータ４８、パラメータ抽出／回路シュミレータ５０、そして入力装置５２、出力装置５４、およびメモリ５６を含む。
【００７４】
移動度を測定するためには外部装置に半導体パラメータアナライザー４１、SplitC-Vメーター４２がを用いられる。半導体パラメータアナライザ４１はＴＦＴ１９に予め定められた測定電圧を印加してＴＦＴ特性（Ｉｄ−Ｖｇ測定データ）を測定する。Ｓｐｌｉｔ Ｃ−Ｖメーター４２はＴＦＴ１９に予め定められた測定電圧を印加して容量−電圧特性（Ｃ−Ｖ測定データ）を測定する。
【００７５】
物理解析モデル演算装置４４のＣＰＵは、本発明の物理計算モデルに従って、外部装置半導体パラメータアナライザー４１、SplitC―Vメーター４２で測定したデータ（Ｉｄ−Ｖｇ測定データ、Ｃ−Ｖ測定データ等）から、予めメモリに記憶された演算式により移動度μおよび実効電界Ｅeffを算出する。また物理解析モデル演算装置４４のＣＰＵは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ(poly)と基準となるＴＦＴの移動度μ(ref)からクーロン移動度μ(Ｃoulomb)を、また実効電界Ｅeffから自由キャリア密度ｎを算出する。そしてクーロン散乱移動度μ(Ｃoulomb)のｎ依存性を計算し、クーロン散乱中心密度Ｎ(Ｃoulomb)を算出する。
【００７６】
また物理解析モデル演算装置４４のＣＰＵは、予め定められた手順によりメモリから演算プログラムを読み出しデバイスシミュレータ４８やパラメータ抽出／回路シュミレータ５０で使われる物理パラメータ、例えばＳｐｉｃｅパラメータ、を抽出する。Ｓｐｉｃｅパラメータは欠陥の量を出力する関数における定数を含む。
【００７７】
物理解析モデル演算装置４４は、上記演算処理を行うＣＰＵ（Central Processing Unite）および演算処理に使用されるプログラム、演算処理に係る種々のデータを記憶するメモリを含む。
【００７８】
プロセスシュミレータ４６は、入力した構造ファイルやメッシュ情報ファイル、ドーピング情報ファイルから、実際にできるＴＦＴの構造や不純物濃度プロファイルなどを物理計算モデルに従ってシュミレーションするための装置である。ここで入力した構造ファイルはＴＦＴのゲート長、ゲートコンタクト間距離、各レイヤーの膜厚などの情報が記述されたファイルである。メッシュ情報ファイルはシミュレーションの計算を実施する最小単位寸法の情報が記述されたファイルである。ドーピング情報ファイルはＴＦＴのチャネル領域やソース・ドレイン領域などの各レイヤーの不純物濃度情報が記述されたファイルである。
【００７９】
多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求める例えばデバイスシュミレータ４８は、プロセスシュミレータ４６の結果あるいは入力した構造ファイルやメッシュ情報ファイル、ドーピング情報ファイルから、ＴＦＴの電気特性を物理解析モデルに従ってシュミレーションするための装置である。本発明により得られたクーロン散乱中心密度をデバイスシュミレータ４８に入力することによりＰｏｌｙ−Ｓｉ ＴＦＴ１９の電気特性例えばＩ−Ｖ特性をより高精度に予測することができる。あるいは、本発明である物理解析モデル自身が、デバイスシミュレータ４８内に組み込まれていても良い。この場合、デバイスシミュレータ４８が入力された情報を基にＣＰＵは物理解析モデル装置４４の代わりに演算を行う。また、デバイスシミュレータ４８は、回路解析に必要なＳｐｉｃｅパラメータを導出し、メモリに記憶することができる。Ｓｐｉｃｅパラメータは、ＴＦＴ１９の所定の電気特性例えばＩ−Ｖ特性、を表す多項式の各定数を含む。
【００８０】
パラメータ抽出／回路シミュレータ５０は、デバイスシミュレータ４８の演算結果、例えば上記Ｓｐｉｃｅパラメータ、あるいは外部装置の半導体パラメータアナライザー４１、SplitC-Vメーター４２による実測結果（実験値）から、回路の電気特性、例えば回路の入出力特性や周波数特性を導出することができる。回路シミュレータ５０は物理解析モデル演算装置４４と協同して、または一体となってシミュレーションすることができる。
【００８１】
入力装置５２は、物理解析モデルや構造ファイル、メッシュ情報ファイル、ドーピング情報ファイル、Ｓｐｉｃｅパラメータなどを入力、編集するための、例えばワークステーションのキーボードなどである。出力装置５４は各種シミュレーションの結果を表示する、例えばディスプレイなどである。メモリ５６は外部装置の半導体パラメータアナライザー４１、SplitC-Vメーター４２で測定したデータ、物理計算モデルのプログラム、各種シミュレーションの結果を記憶する装置である。
【００８２】
この実施例においては、以下のステップ(ａ)〜(ｆ)によりクーロン散乱中心密度Ｎ(Ｃoulomb)について解析することができる。
【００８３】
(ａ) Ｐｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff＝（Ｑｄ＋η×Ｑｉ） … （９）−７
η＝０．５、Ｑｄ＝ｑ×Ｎａ×ｔｓｉ、Ｑｉ＝Ｃｏｘ×（Ｖｇ−Ｖｔｈ）
という式から計算する。
【００８４】
(ｂ) Ｐｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの実効電界Ｅeffを横軸に、移動度μを縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度μを補間近似から求める。移動度μ特性は、通常、実効移動度μeffを用いるが、必要に応じて電界効果移動度μFEを用いても良い。
【００８５】
(ｃ)ＣＰＵは、 任意の実効電界Ｅeffにおいて、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μの逆数から基準となるＴＦＴの移動度の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を算出する。
【００８６】
(ｄ) ＣＰＵは、任意の実効電界Ｅeffにおける自由キャリア密度ｎを、
ｎ＝｛ε０εｓｉ×Ｅｅｆｆ／ｑ−Ｑｄ｝／（η×ｔｉｎｖ） … （１０）−８
という式から計算する。
【００８７】
(ｅ) ＣＰＵは、Ｐｏｌｙ−Ｓｉ ＴＦＴの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットする。
【００８８】
(ｆ) ＣＰＵは、(ｅ)で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、
μ（Ｃｏｕｌｏｍｂ）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝
… （１１）−９
という式で計算したμ(Coulomb)のｎ依存性が一致するように、クーロン散乱中心密度Ｎ(Ｃoulomb)を決定する。
【００８９】
図６Ａおよび図６Ｂは本発明による物理解析モデル演算装置４４のＣＰＵにより実行される解析方法のより詳しい実施例を説明するためのフローチャートである。
【００９０】
図６Ａにおいて、
(a) ＣＰＵは、物理解析の対象であるＰｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ（poly）を算出する。
【００９１】
(a1)Ｐｏｌｙ−Ｓｉ ＴＦＴ１９を準備する。
【００９２】
(a2)半導体パラメータアナライザ４１を用いてＰｏｌｙ−Ｓｉ ＴＦＴ１９のＩd-Ｖg特性またはＩd-Ｖｄ特性を測定しＩd-ＶgデータまたはＩd-Ｖｄデータを取得する。図７参照（Ｉd-Ｖｄは図示せず。）。
【００９３】
半導体パラメータアナライザ４１は、取得したＩd-ＶgデータまたはＩd-Ｖｄデータを入力装置５２から物理解析モデル演算装置４４に出力する。
【００９４】
(a3) 物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、入力されたＩd-ＶgデータまたはＩd-Ｖｄデータから、（３）式および（５）式により各Ｖgにおけるゲート電圧における相互コンダクタンスｇｄもしくは相互コンダクタンスｇｍを求める。
【００９５】
(a4) 物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、求めたｇｄもしくはｇｍから移動度μ（poly）（μeffもしくはμFE）を計算し、実効電界Ｅeffに対してユニバーサルプロットを行なう。
【００９６】
Ｖgに対する実効移動度μeffもしくはμFEは、以下の（１２）（１３）式により算出することができる。Ｖthは測定されたＶｇ−Ｉｄ特性から求められる。
【００９７】
μeff＝（Ｌ／Ｗ）＊ｇd＊（１／Ｃox）＊１／(Ｖg−Ｖth)
= （Ｌ／Ｗ）＊Ｉd／(Ｖd−Ｒsd＊Ｉd) ＊（１／Ｃox）＊１／（Ｖg−Ｖth）
… （１２）
もしくは
μFE＝Ｌ／Ｗ＊ｇｍ／Ｃox／(Ｖd−Ｒsd＊Ｉd) … （１３）
実効電界Ｅeffは、上記（９）式即ち、
Ｅeff = (Ｑd＋η×Ｑi)
として示され、ゲート電極と半導体層の間の垂直方向の電界の強さを表す。Ｑdは空乏層電荷の量であり、Ｑiは反転層電荷の量である（Ｑd = ｑ×Ｎa×ｔｓｉ、Ｑi = Ｃox×(Ｖg-Ｖth)）。
【００９８】
なお、実効電界Ｅeffの算出において係数ηを０．５とする理由は、（１００）面バルクＳｉにおいて、η＝０．５の時に、Ｅeff 対μeff の関係が、結晶化半導体薄膜２０の不純物濃度やゲート酸化膜の厚さによらない1本のカーブに乗る（ユニバーサルな関係を満たす）ためである。面方位（１１０）や（１１１）によっては１／２でなく１／３の時にユニバーサルになる。またＴＦＴ１９がＰＭＯＳにおいても１／２でなく１／３である。本発明のようなＰｏｌｙ−ＳｉＴＦＴ１９では、いろいろな面方位を含んでいるので、１／２〜１／３が混ざるはずだが、簡易的に１／２で代用する。
【００９９】
上記 Ｑd =ｑ×Ｎa×ｔsiの導き方を説明する。基板のアクセプター濃度Ｎa[/cm3]に、結晶化半導体薄膜２０の膜厚[cm]を掛ければ、単位面積当たりのアクセプターの密度[/cm2]になる。それに電荷素量ｑを掛ければ、単位面積当たりのアクセプターによる電荷量[C/cm2]になる。なお、ｑは電荷素量（＝１．９×１０１９Ｃ）を示し定数であり、Ｎaはボディ濃度（＝例えば１．５×１０１５ ／ｃｍ２）であり変数であり、ｔsiは結晶化半導体薄膜２０であるＳi膜厚 [cm]であり変数である。
【０１００】
次に、反転層電荷Ｑｉ＝Ｃｏｘ×（Ｖｇ−Ｖｔｈ）の導き方について説明する。反転層電荷Ｑiはゲート酸化膜を介したキャパシタに誘起される電荷に相当するので、Ｑ＝ＣＶの関係より、ゲート酸化膜容量Ｃox[Ｆ/cm]に、ゲート酸化膜に印加される電圧Ｖg-Ｖth[Ｖ]を掛ければ、反転層の電荷量[Ｃ/cm2]になる。なお、Ｃoxはゲート酸化膜容量 [Ｆ/cm]で変数であり、Ｖgはゲート電圧 [Ｖ]で変数であり、Ｖthは閾値電圧 [Ｖ] で変数である。
【０１０１】
(a5) 物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリからデータを読み出し、基準となるＴＦＴと同じ実効電界Ｅeffにおける移動度μ（poly）を補間近似から求める。
【０１０２】
任意の実効電界Ｅeffにおける移動度μを補間近似から求めるステップは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの実効電界Ｅeffを横軸に、移動度μを縦軸にとってプロットすることにより行なう。
【０１０３】
上記補間近似を行なう理由について説明する。通常ＴＦＴ１９の移動度μ(poly)および基準となるＴＦＴの移動度μ(ref)を同じゲート電圧を用いてそれぞれ別個に測定し、各μ(poly)およびμ(ref)のＥeff依存性を計算する。この場合、Ｅeffの値は
上記（９）式から求めたＥeff = ｑ×Ｎa×ｔｓｉ＋η× Ｃox×(Ｖg−Ｖth)
という式から計算される。このため、同じゲート電圧を用いてもＰｏｌｙ−Ｓｉ ＴＦＴ１９及び基準となるＴＦＴの閾値電圧Vthやゲート酸化膜厚などは微妙に異なるため、実効電界Ｅeffも異なる値となる。次のステップにおいて、1/μ(Ｃoulomb) ＝ 1／μ(poly)−1／μ（ref）を計算するためには、同じ実効電界Ｅeffにおけるμ(poly)およびμ(ref)同士を引き算しなければならない。このため、データの補間近似より同じ実効電界Ｅeffにおける移動度μ(poly)およびμ(ref)を求める必要があるからである。
【０１０４】
(ｂ)上記（ａ）とは別個に、基準となるＴＦＴの移動度μ(ref)を算出する。測定、解析に使用される装置は上記（ａ）と同じものが使用し得る。
【０１０５】
(b1)基準となるＴＦＴ（例えばＳＯＩ−ＴＦＴ）を準備する。
【０１０６】
(b2) 半導体パラメータアナライザ３１は、図３に示す要領でＰｏｌｙ−Ｓｉ ＴＦＴ１９のＩd-Ｖg特性またはＩd-Ｖｄ特性を測定しＩd-ＶgデータまたはＩd-Ｖｄデータを取得する。半導体パラメータアナライザ３１は、測定値のＩd-ＶgデータまたはＩd-Ｖｄデータを入力装置５２を介して物理解析モデル演算装置４４に出力する。
【０１０７】
(b3) 物理解析モデル演算装置４４のＣＰＵは、入力されたＩd-ＶgデータまたはＩd-Ｖｄデータから、（３）式および（５）式により各ゲート電圧Ｖgにおける相互コンダクタンスgdもしくは相互コンダクタンスgmを求める。
【０１０８】
(b4)求めたgdもしくはgmから基準となるＴＦＴの移動度μ（poly）（μeffもしくはμFE）を上記（１２）（１３）式から計算する。
【０１０９】
また同様に実効電界Ｅeffを求め、実効電界Ｅeffに対してユニバーサルプロットを行なう。
【０１１０】
(b5) Ｐｏｌｙ−ＳｉＴＦＴ１９と同じ実効電界Ｅeffにおける移動度μ（ref）を補間近似から求める。
【０１１１】
（ｃ）次に物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、実験値から求めたＰｏｌｙ−Ｓｉ ＴＦＴ１９のクーロン移動度μA（Ｃoulomb）および自由キャリア密度ｎを求める。
【０１１２】
(c1)等しい実効電界Ｅeffにおいて、ステップ(a)で算出したＰｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ（poly）の逆数から、ステップ(ｂ)で算出した基準となるＴＦＴ（例えば単結晶であるバルクＳｉを半導体層として使用したＦＥＴや、ＳＯＩを用いたＴＦＴ、結晶粒の大きい良好な品質のＰｏｌｙ−Ｓｉ膜を半導体層に用いたＴＦＴなど）の移動度μ（ref）の逆数を引き算し、その逆数をとってクーロン移動度μA（Ｃoulomb）を算出する。
【０１１３】
μA（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1・・・・・・・（１４）
かかる物理解析モデルを提供することによって、ユニバーサルプロットの全領域にわたって、Ｐｏｌｙ−ＳｉＴＦＴ１９に起因する散乱移動度のみを抽出することができる。このためより正確な物理モデルが得られる。
【０１１４】
(c2) 実効電界Ｅeffにおける自由キャリア密度ｎを下記式から計算する。
【０１１５】
ｎ＝｛ε0εsi×Ｅeff／ｑ−Ｑｄ｝／（η×ｔｉｎｖ） … （１５）
(c3) 自由キャリア密度ｎを横軸に、式（１４）から求めたクーロン散乱移動度μA（Ｃoulomb）縦軸にとってプロットする。
【０１１６】
（ｄ）一方、物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、Ｄｉｓｌｏｃａｔｉｏｎモデルに基づく理論値から求めたクーロン移動度μB（Ｃoulomb）を求める。
【０１１７】
(d1)まずディスロケーションモデルに基づき下記の計算式（Ｂ）でμB（Ｃoulomb）を計算する。
【０１１８】
μB（Ｃoulomb）＝｛３０（２π）1/2・（ε0εsi）2・a2・（ｋＴ）3/2｝／｛Ｎ（Ｃoulomb）・ｑ3・ｆ2・（ε0εsi・ｋＴ／ｑ2／ｎ）1/2・ｍ1/2｝・・・・・・・（１６）
ここで、ε0：真空の誘電率 [F/cm]、εsi：Siの誘電率、a：格子定数 [cm]、q：電荷量（=1.7×1019） [C]、f：ダングリングボンドの占有確率、n：自由キャリア密度 [/cm3] である。図１０に示す実施例ではクーロン散乱中心密度Ｎ（Ｃｏｕｌｏｍｂ）の値が２×１０１０／ｃｍ２、５×１０１０／ｃｍ２、そして１×１０１１／ｃｍ２の場合について計算している。
【０１１９】
(d2) 自由キャリア密度ｎを横軸に、式（１６）から求めたクーロン散乱移動度μB（Ｃoulomb）を縦軸にとってプロットする。
【０１２０】
図６Ｂにおいて、
(e) 続いて物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、クーロン散乱中心密度Ｎ（Ｃoulomb）の算出を行なう。
【０１２１】
(e1) モデル式（１６）のパラメータであるクーロン散乱中心密度Ｎ（Ｃoulomb）の値を振って、実験結果（（１４）式）から求めたμA（Ｃoulomb）とモデル式（（１６）式）から求めたμB（Ｃoulomb）が一致するように、モデル式（１６）のクーロン散乱中心密度Ｎ（Ｃoulomb）の値を決める。
【０１２２】
なお、クーロン散乱中心は、結晶粒界、結晶内欠陥、転位、積層欠陥、亜粒界、界面準位、ドナー・アクセプターのうち少なくとも一つであると考えられる。かかる物理解析モデルを考えることによって、ピーク移動度ばらつきの原因であるクーロン散乱中心密度Ｎをより一層正確に表現し、ＴＦＴ作成プロセスに応じた原因を設定できる。このためより柔軟で正確な物理モデルが得られる。
【０１２３】
ここで隣接する結晶粒２１の結晶粒界は、成長してきた結晶粒２１と成長してきた結晶粒２１がぶつかったところにできる不連続な結晶格子面を含む。かかる結晶粒界は、ダングリングボンド（Si結合手で相手がいない結合手）からなるため、電子をトラップしてクーロン散乱中心になりやすい。結晶内欠陥は、例えば結晶粒２１の中に存在する転位、点欠陥、などの欠陥。結晶内欠陥もダングリングボンド（Si結合手で相手がいない結合手）等を含む。このため電子をトラップしてクーロン散乱中心になりやすい。ここで界面準位は、結晶化半導体薄膜２０とゲート酸化膜の界面において、Ｓi結合手が存在しないことに起因して生じる準位を含む。界面準位もダングリングボンド（Si結合手で相手がいない結合手）からなるため、電子をトラップしてクーロン散乱中心になりやすい。
【０１２４】
（ｆ）次にデバイスシミュレータ４８は、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９のＴＦＴ特性を予測する。
【０１２５】
(f1)このため デバイスシミュレータ４８にクーロン散乱中心密度Ｎ（Ｃoulomb）の値を反映させる。
【０１２６】
(f2) デバイスシミュレータ４８はＴＦＴ特性を予測する。
【０１２７】
（ｇ）続いてデバイスシミュレータ４８はＰｏｌｙ−Ｓｉ ＴＦＴ１９のＳｐｉｃｅパラメータの抽出する。
【０１２８】
(g1) ステップ(e)で算出したクーロン散乱中心密度Ｎ（Ｃoulomb）の値からＳｐｉｃｅパラメータの値を抽出する。
【０１２９】
(g2) デバイスシミュレータ４８は抽出したＳｐｉｃｅパラメータの値を回路シミュレータ５０に出力する。
【０１３０】
（ｈ）次に回路シミュレータ５０は、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９を用いた回路特性を予測する。
【０１３１】
(h1) デバイスシミュレータ４８は、回路シミュレータ５０にクーロン散乱中心密度Ｎ（Ｃoulomb）の値を反映させる。
【０１３２】
(h2) 回路シミュレータ５０は、回路特性を予測する。
【０１３３】
ここで、ステップ（ｅ）、（ｆ）、（ｇ）、（ｈ）の処理は上述のようにステップ（ｅ）→（ｆ）→（ｇ）→（ｈ）と連続的に行ってもよいし、ステップ（ｅ）→（ｆ）、ステップ（ｅ）→（ｇ）、ステップ（ｅ）→（ｈ）のように単独で行うことも出来る。
【０１３４】
なお、クーロン散乱移動度μ(Ｃoulomb)が、クーロン散乱中心密度Ｎ(Ｃoulomb)の逆数に比例する物理解析モデルを提供することによって、移動度のピーク値のばらつきの原因であるクーロン散乱移動度μ(Ｃoulomb)からクーロン散乱中心密度Ｎ(Ｃoulomb)を簡易に計算できる。このため、移動度のばらつきを考慮した正確でかつ高速計算に使える物理モデルが得られる。
【０１３５】
クーロン散乱移動度μ(Ｃoulomb)がクーロン散乱中心密度Ｎ(Ｃoulomb)の逆数(1/Ｎ(Ｃoulomb))に比例する理由は、クーロン散乱移動度μ(Ｃoulomb)の説明において述べたように、クーロン散乱移動度μ(Ｃoulomb)は、負や正に荷電した不純物原子からクーロン力による反発（散乱）を受けるほど小さくなる。従って反発の元となるクーロン散乱中心N(Ｃoulomb)が大きいほどμ(Ｃoulomb)は小さくなるので、その逆数に比例するのである。
【０１３６】
かかる方法によって、物理解析モデル演算装置４４のＣＰＵは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度のピーク値のばらつきの原因であるクーロン散乱移動度を抽出し、予め定められた手順でメモリから演算式を読み出し、そのクーロン散乱移動度からクーロン散乱中心密度を正確に計算することができる。このため、移動度のピーク値のばらつきを考慮した正確な物理モデルを組み込んだソフトウェア、シミュレータなどによるＰｏｌｙ−Ｓｉ ＴＦＴ特性のシミュレーション結果の精度を向上させることができる。
【０１３７】
以下に、実際に試作したＰｏｌｙ−Ｓｉ ＴＦＴ１９について測定を行い、本解析モデルに従って解析を行い、クーロン散乱中心密度を抽出した実施例を示す。本実施例においては、Ｉｄ−Ｖｇ測定から移動度として電界効果移動度μFEを算出しこれを用いた場合で、かつ基準となるＴＦＴとしてＳＯＩ基板に形成したトランジスタを使用した場合について示す。
【０１３８】
図７はＰＭＥＬＡ法で作成された複数のＰｏｌｙ−Ｓｉ ＴＦＴ１９のＩｄ-Ｖｇ特性である。この測定には、図３に示すような半導体パラメータアナライザ３１を用いて測定している。これは図６Ａのステップ（ａ２）に相当する。この実施例では結晶化Ｓｉ薄膜の膜厚は１００ ｎｍ、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９のチャネル領域２５のチャネル長Lとチャネル幅Wの寸法はＬ／Ｗ＝１μm／２μmである。測定用Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の個数は８０個である。 図７より、ドレイン電流（Ｉｄ）の立ち上がり部であるゲート電圧（Ｖｇ）が-１〜１Ｖ付近にかけて、ドレイン電流（Ｉｄ）の立ち上がりの急峻性（Ｓｗｉｎｇ値：Ｓ値と呼ぶ）がばらついていることが分かる。またＴＦＴ１９がオン状態になる時のゲート電圧（閾値電圧：Ｖthと呼ぶ）もばらついていることが分かる。この実施例においては、Ｉｄ×（Ｌ／Ｗ）が１×１０-7Ａになる時のゲート電圧を閾値電圧Ｖthと定義している。
【０１３９】
図８は同じＴＦＴ１９についての電界効果移動度μFE−Ｖｇ特性を表している。μFEは図７のＩd−Ｖg特性からゲート電圧での相互コンダクタンスｇｍを上記（３）式（４）式から、ｇｍ＝ΔＩd／ΔＶgとして求め、μFE＝Ｌ／Ｗ＊ｇｍ／Ｃox／(Ｖd−Ｒsd＊Ｉd)として求めることができる。これは図６Ａのステップ（ａ３）及び（ａ４）に相当する。ここで、Ｌはチャネル長、Ｗはチャネル幅、ＣoxはＰｏｌｙ−Ｓｉ ＴＦＴのゲート酸化膜の容量、Ｒsdはソース・ドレイン間の寄生抵抗である。
【０１４０】
図８より、電界効果移動度μFEも非常にばらついていることが分かる。発明者らは図８に示すような電界効果移動度μFEのばらつきの原因について詳しく解析した。図１に示すように、移動度は３つの散乱要因からなることが知られている。即ちクーロン散乱１１、フォノン散乱１２、表面ラフネス散乱１３である。図１に示すように、横軸を実効電界Ｅeffにより、縦軸を電界効果移動度μFEでプロットした所謂ユニバーサルプロットと呼ばれるプロットを行うと、電界効果移動度μFEがどのメカニズムで決まっているかを解析することができる。即ち、低電界領域ではクーロン散乱が、中電界領域ではフォノン散乱が、高電界領域では表面ラフネス散乱が支配的である事が知られている。
【０１４１】
図９は試作されたＰｏｌｙ−Ｓｉ ＴＦＴ８０個のＴＦＴ特性のうち、移動度が良いＴＦＴ（○印；ＰＭＥＬＡ（Ｂｅｓｔ）として示す）、平均的なＴＦＴ（□印；ＰＭＥＬＡ（Ａｖｅ）とし示す）、悪いＴＦＴ（△印；ＰＭＥＬＡ（Ｗｏｒｅｓｔ）として示す）の３種類をユニバーサルプロットした結果である。また、基準となるＳＯＩのトランジスタについても同時にユニバーサルプロットしている。これらは図６Ａのステップ（ａ４）、（ｂ４）に相当する。図９から分かるように、中〜高電界領域にかけてのＰｏｌｙ−Ｓｉ ＴＦＴの３種類の移動度には、３種類の間であまり差がみられないが、低電界領域の移動度の落ち込みは、電界効果移動度μFEが悪いＴＦＴほど大きい。即ち、低電界領域におけるクーロン散乱による移動度に律速されて電界効果移動度μFEのピーク値が下がっていることが分かった。つまり、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度特性のピーク値のばらつきの主因は、低電界領域のクーロン散乱移動度がばらついているために生じていることが分かった。一方、中〜高電界領域のフォノン散乱移動度、表面ラフネス散乱移動度のカーブはそれほどばらついておらず、これらはピーク移動度のばらつきに与える影響が小さい事も分かった。
【０１４２】
このように、本発明のようなＰｏｌｙ−Ｓｉ ＴＦＴ１９特有の物理解析モデルを構成することによって、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９に特有の移動度特性のピーク値のばらつきの原因がクーロン散乱移動度にあることが初めて明らかになった。また、このＰｏｌｙ−Ｓｉ ＴＦＴ１９特有の物理解析モデルを用いることによって、移動度特性のピーク値のばらつきの原因を考慮した物理モデルによるシミュレーションが可能になる。
【０１４３】
次に、これらＰＭＥＬＡ法で作成したＴＦＴの電界効果移動度μFE（poly）の逆数から、完全結晶であると推定できるＳＯＩの電界効果移動度μFE（SOI）の逆数を引き算して、先程述べたクーロン散乱による移動度μ（Ｃoulomb）成分だけを取り出す。
【０１４４】
この計算の際には、
1／μ（Ｃoulomb）＝1／μ（poly）−１／μ（SOI） … （１７）
という関係式を用いる。これは図６Ａのステップ（ｃ１）に相当する。ただし、この操作を行う前にＰｏｌｙ−Ｓｉ ＴＦＴ１９の電界効果移動度μFE (poly)と基準となるＳＯＩＴＦＴの移動度μ（ref）を引き算出来るように、共通の実効電界Ｅｅｆｆにおける移動度を補間近似から求める操作を予め行っている。これは図６Ａのステップ（ａ５）、（ｂ５）に相当する。
【０１４５】
なお、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の電界効果移動度μFE (poly)は、
μFE (poly)＝ｇｍ×（Ｌ／Ｗ）／Ｃｏｘ／（Ｖｄ−Ｒｓｄ＊Ｉｄ） … （１７）
として求められる。これは図６Ａのステップ（ａ４）に相当する。なお、ｇｍは図７に示すような測定されたＩｄ−Ｖｇ特性における線形領域（図７において０Ｖ以上の部分）における相互コンダクタンス（＝ΔＩｄ／ΔＶｇ）であり、ＬはＰｏｌｙ−Ｓｉ ＴＦＴ１９のチャネル長、ＷはＰｏｌｙ−Ｓｉ ＴＦＴ１９のチャネル幅、ＣｏｘはＰｏｌｙ−Ｓｉ ＴＦＴのゲート酸化膜の容量、Ｖｄは印加ドレイン電圧である。
【０１４６】
また基準となるＳＯＩＴＦＴの移動度μ（ref）も、（１７）式から同様にμ（ref）＝ｇｍ×（Ｌ／Ｗ）／Ｃox／（Ｖd−Ｒｓｄ＊Ｉｄ）として求められる。これは図６Ａのステップ（ｂ４）に相当する。ここで、ｇｍは線形領域における相互コンダクタンス（＝ΔＩd／ΔＶg）、Ｌは基準となるＴＦＴのチャネル長、Ｗは基準となるＴＦＴのチャネル幅、Ｃoxは基準となるＴＦＴのゲート酸化膜の容量、Ｖdは印加ドレイン電圧である。
【０１４７】
基準となるＴＦＴとして、ＳＯＩ（またはバルクＳｉ）などを用いたＦＥＴを基準とする理由は、これらのＴＦＴは移動度が非常に高く、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の性能を高めていく上で究極の目標（理想）となる移動度であるためである。Ｐｏｌｙ−Ｓｉの特性の良いものも、それに準ずると考えられるためである。従って、特性の良くないμ(poly)の逆数から、特性の良いμ(ref)の逆数を引き算すると、両者の差（理想状態と現実の差）を生み出している散乱機構の要因だけを取り出すことができる。
【０１４８】
なお、より望ましくは、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９の移動度μ(poly)から、μ(ref)のフォノン散乱移動度だけを引く事が望ましい。これは、移動度μ(poly)、μ(ref)は上で述べたように３つの成分（クーロン散乱移動度、フォノン散乱移動度、表面ラフネス散乱移動度）からなっているため
１／μ（Ｃoulomb）＝１／μ（poly）−１／μ（SOI） … （１８）
という関係式から得られるクーロン散乱移動度は、実際にはフォノン散乱移動度の成分が一部混ざっているためである。従って、より厳密にクーロン散乱移動度のみを取り出すためには、Ｐｏｌｙ−Ｓｉ ＴＦＴの移動度μ(poly)から、μ(ref)のフォノン散乱移動度を引くことが望ましい。物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、クーロン散乱移動度のみを取り出すために（１８）式の演算を実行する。
【０１４９】
次に、ディスロケーション散乱モデルを応用して、μ（Ｃoulomb）からクーロン散乱中心密度Ｎ（Ｃoulomb）が各ＴＦＴにどの程度含まれているのかを抽出する。ディスロケーション散乱モデルは、ディスロケーションによる移動度μdislが、ディスロケーション密度（Ｎdisl）に反比例するというモデルである。
【０１５０】
μdisl ∝（Ｎdisl）-1
ディスロケーション散乱も、クーロン散乱も、トラップに捕獲された電子が負に荷電して、伝導キャリアを散乱するという同じメカニズムなので適用可能である。図１１に、ゲルマニウムなどの単結晶におけるディスロケーション散乱モデルを、Ｐｏｌｙ−Ｓｉに応用した場合の概念図を示す。ディスロケーションモデルによる転位が、Ｐｏｌｙ−Ｓｉの場合には結晶粒界や結晶粒内欠陥に相当すると仮定している。この場合、ディスロケーション密度（Ｎdisl）が、クーロン散乱中心密度Ｎ（Ｃoulomb）に相当する。従って以下の式が成り立つ。
【０１５１】
μ（Ｃoulomb）∝Ｎ（Ｃoulomb）-1
ディスロケーション散乱モデルとの類推から、クーロン散乱中心密度Ｎ（Ｃoulomb）は、（１１）式即ち
μ（Ｃoulomb）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝ … （１１）
として計算できることがわかった。物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、（１１）式の演算によりクーロン散乱中心密度Ｎ（Ｃoulomb）を求める。
【０１５２】
図１０は、実際にクーロン散乱移動度μ（Ｃoulomb）からクーロン散乱中心密度Ｎ（Ｃoulomb）を抽出した例である。横軸の自由キャリア密度ｎは、（１５）式即ち下記式から計算している。
【０１５３】
ｎ＝｛ε0εsi×Ｅeff／ｑ−Ｑｄ｝／（η×ｔｉｎｖ） … （１５）
これは、図６Ａのステップ（ｃ２）に相当する。物理解析モデル演算装置４４のＣＰＵは、予め定められた手順でメモリから演算式を読み出し、（１５）式の演算により自由キャリア密度ｎを求める。
【０１５４】
図中の記号（○印、□印、△印）は、移動度の高いＴＦＴ（○印）、移動度中程度のＴＦＴ（□印）、移動度の低いＴＦＴ（△印）の各々において、１／μ（Ｃoulomb）＝１／μ（poly）−１／μ（SOI）という関係式から求めたクーロン散乱移動度μ（Ｃoulomb）の実験結果を自由キャリア密度ｎに対してプロットした例である。これは図６Ａのステップ（ｃ３）に相当する。３本の直線は、（１１）式に従うものであり、自由キャリア濃度ｎに対するクーロン散乱中心密度Ｎ（Ｃoulomb）をプロットしたものである。これは図６Ａのステップ（ｄ２）に相当する。３本の直線は上の式においてＮ（Ｃoulomb）の値を２×１０１０／ｃｍ２、５×１０１０／ｃｍ２、１×１０１１／ｃｍ２とした場合である。
【０１５５】
移動度の高いＴＦＴ（○印）はクーロン散乱中心密度Ｎ（Ｃoulomb）２×１０１０／ｃｍ２の直線に対応することがわかる。移動度中程度のＴＦＴ（□印）はクーロン散乱中心密度Ｎ（Ｃoulomb）５×１０１０／ｃｍ２の直線に対応することがわかる。移動度の低いＴＦＴ（△印）はクーロン散乱中心密度Ｎ（Ｃoulomb）１×１０１１／ｃｍ２の直線に対応することがわかる。即ち移動度が高いＴＦＴほどクーロン散乱中心密度Ｎ（Ｃoulomb）は小さく、移動度が低いＴＦＴほどクーロン散乱中心密度Ｎ（Ｃoulomb）が高くてクーロン散乱の影響を受けやすく移動度が低下していることが分かる。このようにしてクーロン散乱移動度μ（Ｃoulomb）の算出結果と理論式とを対応させることによりクーロン散乱中心密度Ｎ（Ｃoulomb）を求めることができる。これは図６Ｂのステップ（ｅ）に相当する。測定結果に一致するｎ−μ（Ｃoulomb）直線は自由キャリア密度の低い部分（図１０においては凡そ１０１７／ｃｍ３〜１０１８／ｃｍ３の部分）の特性に関して例えば最小二乗法を適用して求めることができる。このように抽出したクーロン散乱密度を、デバイスシミュレーションや、回路シミュレーションに取り入れる事で、Ｐｏｌｙ−Ｓｉ ＴＦＴ１９のシミュレーションの精度を向上させることが出来る。
【０１５６】
以下に、本発明のモデルから求めたクーロン散乱中心密度Ｎの妥当性や現実の値との整合性について検証を行った結果を示す。
【０１５７】
図１２は、クーロン散乱中心密度Ｎ（Ｃoulomb）とクーロン散乱移動度μ（Ｃoulomb）との関係を調べた結果である。結晶化Si薄膜２０のＳｉ膜厚が１００ ｎｍ、５０ ｎｍ、４０ ｎｍ、３０ ｎｍの各膜厚でのクーロン散乱中心密度Ｎ（Ｃoulomb）を抽出し、クーロン散乱移動度μ（Ｃoulomb）との関係を調べた。クーロン散乱移動度μ（Ｃoulomb）は、クーロン散乱中心密度Ｎ（Ｃoulomb）に対し約−１乗で変化している。これは、Dislocation散乱モデル式（μdisl ∝ Ｎdisl’-1）と一致しており、このモデルがクーロン散乱中心密度Ｎ（Ｃoulomb）の抽出に適用可能であるという本発明の正当性を示している。
【０１５８】
図１３は、非特許文献３のT.Katou et al. IDW/AD ’05予稿集 pp.1219-1200 (2005) Fabrication of Si Thin-Films with Arrays of Long and Narrow Grains for Next Generation TFTs のＦｉｇ．4に記載されている図である。この図は、ＰＭＥＬＡ−Ｓｉ薄膜をＳＥＭで観察し、ＰＭＥＬＡ−Ｓｉ薄膜の結晶粒幅Ｗｇを示したグラフである。このグラフより、結晶粒幅ＷｇはＳｉ膜厚が１００ｎｍの場合で約０．７μｍ、Ｓｉ膜厚が５０ｎｍの場合で約０．３μｍ、Ｓｉ膜厚が４０ｎｍの場合で約０．２５μｍ、Ｓｉ膜厚が３０ｎｍの場合で約０．２μｍである。１μｍ当たりの結晶粒界の本数は１/Ｗgとして求めることができるので、１μｍ当たりの結晶粒界の本数はＳｉ膜厚が１００ｎｍの場合で１．４×１０4/ｃｍ、Ｓｉ膜厚が５０ｎｍの場合で３．３×１０4/ｃｍ、Ｓｉ膜厚が４０ｎｍの場合で４×１０4/ｃｍ、Ｓｉ膜厚が３０ｎｍの場合で５×１０4/ｃｍとなる。
【０１５９】
図１４に、試作したＰＭＥＬＡ−Ｓｉ薄膜のＳＥＭ像について観測した結晶粒幅Ｗｇから求めた単位面積当たりの結晶粒界の本数と、本発明の散乱モデルから求めたクーロン散乱中心密度Ｎ（Ｃoulomb）との関係を示す。ＳＥＭ像から求めた結晶粒界の本数１/Ｗgと、散乱モデルから求めたクーロン散乱中心密度Ｎ（Ｃoulomb）との間には図１４に示すように良い相関が見られる。即ちこの結果は、散乱モデルから求めたクーロン散乱中心密度は、ほぼ実際の結晶粒界の本数に対応していることを示しており、本発明（モデル）の正当性を証明していると言える。
【０１６０】
図１５は、Ｓｉ膜厚１００ｎｍのＴＦＴのＶth及びＳ値と、抽出したクーロン散乱中心密度Ｎ（Ｃoulomb）との相関を調べた結果である。Ｖth及びＳ値も、移動度と同様に、クーロン散乱中心密度Ｎ（Ｃoulomb）によって大きく影響を受けている事が分かる。従って、これらクーロン散乱中心密度を考慮していない従来のバルクＳｉやＳＯＩの物理モデルを用いて幾らデバイスシミュレーションや回路シミュレーションを行ってもＰｏｌｙ−Ｓｉ ＴＦＴの電気特性を再現することは出来ないことは明白である。Ｐｏｌｙ−Ｓｉ ＴＦＴの電気特性の正確なシミュレーションを行うには、本発明のようなクーロン散乱中心密度を考慮した物理モデルを用いる必要がある。本発明における物理モデルを使うことで、Ｐｏｌｙ−Ｓｉ ＴＦＴの電気特性を正確で高精度に予測することが出来る。
【産業上の利用可能性】
【０１６１】
本発明による物理解析モデルを使用することにより、Ｐｏｌｙ−Ｓｉ ＴＦＴの電気特性についての物理解析が正確で高精度に行えるようになった。物理解析モデルは、例えば、液晶表示装置（液晶ディスプレイ）やＥＬ（エレクトロルミネッセンス）ディスプレイなどに用いられるＰｏｌｙ−Ｓｉ ＴＦＴの特性を予想するデバイスシミュレータや、それらＰｏｌｙ−Ｓｉ ＴＦＴによって構成される集積回路の入出力特性、周波数特性などを予想する回路シミュレータなどのシミュレーション装置や計算装置などに適用可能である。
【図面の簡単な説明】
【０１６２】
【図１】バルクＳi−ＴＦＴまたはＳОＩ−ＴＦＴのユニバーサルプロットを示す図である。
【図２】ＰＭＥＬＡ法により結晶化した半導体薄膜とそこに形成されたＴＦＴを模式的に示す図である。
【図３】半導体パラメータアナライザーを用いた場合の移動度の測定方法を示す図である。
【図４】Ｓplit Ｃ−Ｖ法を用いた場合の実効移動度（μeff）の測定方法を示す図である。
【図５】本発明による物理解析モデルに使用される解析装置を示す図である。
【図６Ａ】本発明による物理解析モデルのフローチャートを示す図の一部である。
【図６Ｂ】本発明による物理解析モデルのフローチャートを示す図の一部である。
【図７】ＰＭＥＬＡ法で作成したＰｏｌｙ−Ｓｉ ＴＦＴの電気特性（Ｉｄ−Ｖｇ特性）を示す図である。
【図８】ＰＭＥＬＡ法で作成したＰｏｌｙ−Ｓｉ ＴＦＴの電気特性（Ｖｇ−移動度特性（μFE））を示す図である。
【図９】ＰＭＥＬＡ法で作成したＰｏｌｙ−Ｓｉ ＴＦＴの電気特性（ユニバーサルプロット）を示す図である。
【図１０】クーロン散乱移動度にディスロケーション散乱モデルを適用してクーロン散乱中心密度を抽出した例を示す図である。
【図１１】単結晶におけるディスロケーション散乱モデルを、Ｐｏｌｙ−Ｓｉに応用した場合の概念図である。
【図１２】クーロン散乱移動度とクーロン散乱中心密度の相関を示す図である。
【図１３】ＳＥＭ観察より求めたＰＭＥＬＡ−Ｓｉ薄膜の結晶粒幅Ｗｇを示す図である。
【図１４】ディスロケーション散乱モデルから求めたクーロン散乱中心密度Ｎ（Ｃoulomb）とＳＥＭ像から求めた結晶粒界本数［／ｃｍ］の関係を示す図である。
【図１５】Ｓｉ膜厚１００ｎｍにおけるＳ値およびＶthと、クーロン散乱中心密度（Ｎ（Ｃoulomb））の関係を示す図である。
【符号の説明】
【０１６３】
１０…ユニバーサルプロット、 １１…クーロン散乱、 １２…フォノン散乱、 １３…表面ラフネス散乱、 ２０…結晶化半導体薄膜、 ２１…結晶粒、 ２２…成長方向、 ２３…成長開線、 ２４…結晶粒界、 ２５…チャネル領域、 ３１…半導体パラメータアナライザー、 ３２…ソース電極、 ３３…ドレイン電極、 ３４…ゲート電極、 ３５…針、 ３７…ＬＣＲメータ、 ４１…半導体パラメータアナライザ、 ４２…Ｃ−Ｖメーター、 ４３…装置、 ４４…物理解析モデル演算装置、 ４６…プロセスシュミレータ、 ４８…デバイスシミュレータ、 ５０…回路シミュレータ、 ５２…入力装置、 ５４…出力装置、 ５６…メモリ、 ５８…バス
【特許請求の範囲】
【請求項１】
絶縁基板上に設けられた多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
予め定められた基準となるトランジスタおよび前記薄膜トランジスタの電流―電圧特性値又は容量―電圧特性値の測定値を入力装置から入力して記憶するステップと、
ＣＰＵは記憶された前記電流―電圧特性値又は容量―電圧特性値の測定値を読み出し予め定められた演算式により前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスをそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスから予め定められた演算式により移動度をそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの移動度を予め定められた演算式で補間近似するステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの各移動度μの逆数の差値を求めクーロン散乱移動度を算出するステップと
前記ＣＰＵは前記逆数の差値から求められたクーロン散乱移動度の実験値と、予め定められた演算式により求められるクーロン散乱移動度の計算値が合致するように演算式中のクーロン散乱中心密度を算出するステップと、
前記ＣＰＵは算出した前記クーロン散乱中心密度を、前記シミュレータに反映させ、前記薄膜トランジスタの電気特性をシミュレーションするステップと、
前記ＣＰＵは前記シミュレータがシミュレーションした電気特性を出力するステップと
を具備してなることを特徴とする薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項２】
絶縁基板上に設けられた多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法において、
薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法であって、
（１）ゲート電圧Ｖｇを変えて薄膜トランジスタ及び基準となるＴＦＴの各移動度を測定するステップと、
（２）ゲート電圧Ｖｇに対する前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff = (Ｑd＋η×Ｑi) ・・・・・ 式（１）
式（１）の計算式を用いてＣＰＵにより計算するステップと、
なお Qd：空乏層電荷
Qi：反転層電荷
η：定数
（３）前記ＣＰＵは、前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを横軸に、測定された移動度を縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度を補間近似から求めるステップと、
（４）任意の実効電界Ｅeffにおいて、前記薄膜トランジスタの移動度μ(poly)の逆数から前記基準となるＴＦＴの移動度μ(ref)の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を、
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（２）
式（２）の計算式を用いて前記ＣＰＵにより算出するステップと、
（５）任意の実効電界Ｅeffにおける自由キャリア密度ｎを、
ｎ＝｛ε0εsi×Ｅeff / q - Ｑd｝/(η×tinv) ・・・・・式（３）
なお、tinv：チャネル領域における反転層厚さ
式（３）の演算式を用いて前記ＣＰＵにより計算するステップと、
（６）前記ＣＰＵは、薄膜トランジスタの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットするステップと、
（７）前記ＣＰＵは、ステップ（６）で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、
μ（Ｃｏｕｌｏｍｂ）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝
・・・・・式（４）
ここで
ε0：真空の誘電率 [F/cm]
εsi：Siの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
q：電荷量（=1.7×1019） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
n：電子の有効質量
式（４）の計算式を用いて計算したクーロン散乱移動度μ(Ｃoulomb)のｎ依存性が一致するように、クーロン散乱中心密度Ｎ(Ｃoulomb)を決めるステップ
とを含むことを特徴とする多結晶半導体薄膜に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)をシミュレ−ションする方法。
【請求項３】
前記基準となるトランジスタの移動度は、バルクＳｉに形成されたトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶シリコンに形成された薄膜トランジスタで移動度が高いもののうちいずれか1つの移動度であること、あるいはそれらのフォノン散乱移動度であることを特徴とする請求項１又は２記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項４】
前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、実効移動度を用いることを特徴とする請求項1又は2に記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項５】
前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、電界効果移動度を用いることを特徴とする請求項1又は２に記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項６】
プログラムされたコンピューターによって、多結晶半導体薄膜に形成された薄膜トランジスタの電気特性をシミュレーションするための物理解析モデルであって、
多結晶半導体薄膜に形成された薄膜トランジスタの移動度を、クーロン散乱移動度、フォノン散乱移動度、そして表面ラフネス散乱移動度の３つの移動度の逆数和によって決める計算式と、
前記薄膜トランジスタの移動度の最大値を、主としてクーロン散乱移動度μ(Ｃoulomb)によって決める計算式と、
前記クーロン散乱移動度μ(Ｃoulomb)を、クーロン散乱中心密度によって決める計算式とを含むことを特徴とする物理解析モデル。
【請求項７】
前記プログラムされたコンピューターは、前記クーロン散乱移動度μ(Ｃoulomb)を、予め定められた基準となるトランジスタの移動度μ（ref）および多結晶半導体薄膜に設けられた薄膜トランジスタの移動度μ（poly）の逆数の差で表される下記式（５）
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（５）
を用いて計算することを特徴とする請求項７記載の物理解析モデル。
【請求項８】
前記プログラムされたコンピューターは、前記基準となるＴＦＴの移動度μ(ref)として、バルクＳｉのトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶半導体薄膜に設けられた薄膜トランジスタの移動度が高いもののうちいずれか1つの移動度を用いて、あるいはそれらのフォノン散乱移動度を用いて演算することを特徴とする請求項６記載の物理解析モデル。
【請求項９】
前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（６）
μ（Ｃoulomb）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２／ｎ）１／２・ｍ１／２｝
・・・・・式（６）
ここで
ε0：真空の誘電率 [Ｆ/cm]
εsi：Ｓｉの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
Ｎ(Ｃoulomb)：クーロン散乱中心密度
q：電荷量（=1.7×10-19） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
mn：電子の有効質量
を用いて計算することを特徴とする請求項６に記載の物理解析モデル。
【請求項１０】
前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（７）
μ（Ｃoulomb）＝ A / Ｎ(Ｃoulomb) ・・・・・式（７）
ここで
A：比例係数
を用いて計算することを特徴とする請求項６に記載の物理解析モデル。
【請求項１１】
前記プログラムされたコンピューターは、前記クーロン散乱中心密度に、結晶粒界密度、結晶内欠陥密度、転位密度、積層欠陥密度、界面準位密度、ダングリングボンドを伴う欠陥の密度、ドナー密度、アクセプター密度のうち少なくとも一つを用いて計算することを特徴とする請求項６項記載の物理解析モデル。
【請求項１２】
前記プログラムされたコンピューターは、前記（１）式で求めたクーロン散乱移動度μ(Ｃoulomb)と、前記（２）式または前記（３）式で計算したクーロン散乱移動度μ(Ｃoulomb)が一致するように前記クーロン散乱中心密度Ｎ(Ｃoulomb)を算出することを特徴とする請求項６に記載の物理解析モデル。
【請求項１３】
請求項１〜１２に記載の方法または物理モデルを含むことを特徴とする、ソフトウェア、シミュレーションソフト。
【請求項１４】
請求項１３に記載のソフトウェア、シミュレーションソフトを含むことを特徴とする、ハードウェア装置、シミュレーション装置。
【請求項１】
絶縁基板上に設けられた多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法であって、
予め定められた基準となるトランジスタおよび前記薄膜トランジスタの電流―電圧特性値又は容量―電圧特性値の測定値を入力装置から入力して記憶するステップと、
ＣＰＵは記憶された前記電流―電圧特性値又は容量―電圧特性値の測定値を読み出し予め定められた演算式により前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスをそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタのコンダクタンスから予め定められた演算式により移動度をそれぞれ求めるステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの移動度を予め定められた演算式で補間近似するステップと、
前記ＣＰＵは前記基準となるトランジスタおよび前記薄膜トランジスタの各移動度μの逆数の差値を求めクーロン散乱移動度を算出するステップと
前記ＣＰＵは前記逆数の差値から求められたクーロン散乱移動度の実験値と、予め定められた演算式により求められるクーロン散乱移動度の計算値が合致するように演算式中のクーロン散乱中心密度を算出するステップと、
前記ＣＰＵは算出した前記クーロン散乱中心密度を、前記シミュレータに反映させ、前記薄膜トランジスタの電気特性をシミュレーションするステップと、
前記ＣＰＵは前記シミュレータがシミュレーションした電気特性を出力するステップと
を具備してなることを特徴とする薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項２】
絶縁基板上に設けられた多結晶半導体薄膜に設けられた薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法において、
薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)を求める方法であって、
（１）ゲート電圧Ｖｇを変えて薄膜トランジスタ及び基準となるＴＦＴの各移動度を測定するステップと、
（２）ゲート電圧Ｖｇに対する前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを、
Ｅeff = (Ｑd＋η×Ｑi) ・・・・・ 式（１）
式（１）の計算式を用いてＣＰＵにより計算するステップと、
なお Qd：空乏層電荷
Qi：反転層電荷
η：定数
（３）前記ＣＰＵは、前記薄膜トランジスタ及び前記基準となるＴＦＴの実効電界Ｅeffを横軸に、測定された移動度を縦軸にとってプロットし、任意の実効電界Ｅeffにおける移動度を補間近似から求めるステップと、
（４）任意の実効電界Ｅeffにおいて、前記薄膜トランジスタの移動度μ(poly)の逆数から前記基準となるＴＦＴの移動度μ(ref)の逆数を引き算し、その逆数をとった移動度μ(Ｃoulomb)を、
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（２）
式（２）の計算式を用いて前記ＣＰＵにより算出するステップと、
（５）任意の実効電界Ｅeffにおける自由キャリア密度ｎを、
ｎ＝｛ε0εsi×Ｅeff / q - Ｑd｝/(η×tinv) ・・・・・式（３）
なお、tinv：チャネル領域における反転層厚さ
式（３）の演算式を用いて前記ＣＰＵにより計算するステップと、
（６）前記ＣＰＵは、薄膜トランジスタの自由キャリア密度ｎを横軸に、クーロン散乱移動度μ(Ｃoulomb)を縦軸にとってプロットするステップと、
（７）前記ＣＰＵは、ステップ（６）で求めたクーロン散乱移動度μ(Ｃoulomb)のｎ依存性と、
μ（Ｃｏｕｌｏｍｂ）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃｏｕｌｏｍｂ）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２ ／ｎ）１／２・ｍ１／２｝
・・・・・式（４）
ここで
ε0：真空の誘電率 [F/cm]
εsi：Siの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
q：電荷量（=1.7×1019） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
n：電子の有効質量
式（４）の計算式を用いて計算したクーロン散乱移動度μ(Ｃoulomb)のｎ依存性が一致するように、クーロン散乱中心密度Ｎ(Ｃoulomb)を決めるステップ
とを含むことを特徴とする多結晶半導体薄膜に設けられた薄膜トランジスタのチャネル領域に含まれるクーロン散乱中心密度Ｎ(Ｃoulomb)をシミュレ−ションする方法。
【請求項３】
前記基準となるトランジスタの移動度は、バルクＳｉに形成されたトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶シリコンに形成された薄膜トランジスタで移動度が高いもののうちいずれか1つの移動度であること、あるいはそれらのフォノン散乱移動度であることを特徴とする請求項１又は２記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項４】
前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、実効移動度を用いることを特徴とする請求項1又は2に記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項５】
前記基準となるトランジスタの移動度及び薄膜トランジスタの移動度には、電界効果移動度を用いることを特徴とする請求項1又は２に記載の薄膜トランジスタの電気特性を求めるシミュレータによりシミュレーションする方法。
【請求項６】
プログラムされたコンピューターによって、多結晶半導体薄膜に形成された薄膜トランジスタの電気特性をシミュレーションするための物理解析モデルであって、
多結晶半導体薄膜に形成された薄膜トランジスタの移動度を、クーロン散乱移動度、フォノン散乱移動度、そして表面ラフネス散乱移動度の３つの移動度の逆数和によって決める計算式と、
前記薄膜トランジスタの移動度の最大値を、主としてクーロン散乱移動度μ(Ｃoulomb)によって決める計算式と、
前記クーロン散乱移動度μ(Ｃoulomb)を、クーロン散乱中心密度によって決める計算式とを含むことを特徴とする物理解析モデル。
【請求項７】
前記プログラムされたコンピューターは、前記クーロン散乱移動度μ(Ｃoulomb)を、予め定められた基準となるトランジスタの移動度μ（ref）および多結晶半導体薄膜に設けられた薄膜トランジスタの移動度μ（poly）の逆数の差で表される下記式（５）
μ（Ｃoulomb）＝｛1／μ（poly）−1／μ（ref）｝-1 ・・・・・式（５）
を用いて計算することを特徴とする請求項７記載の物理解析モデル。
【請求項８】
前記プログラムされたコンピューターは、前記基準となるＴＦＴの移動度μ(ref)として、バルクＳｉのトランジスタの移動度、ＳＯＩ基板に形成されたトランジスタの移動度、または多結晶半導体薄膜に設けられた薄膜トランジスタの移動度が高いもののうちいずれか1つの移動度を用いて、あるいはそれらのフォノン散乱移動度を用いて演算することを特徴とする請求項６記載の物理解析モデル。
【請求項９】
前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（６）
μ（Ｃoulomb）＝｛３０（２π）１／２・（ε０εｓｉ）２・ａ２・（ｋＴ）３／２｝／｛Ｎ（Ｃoulomb）・ｑ３・ｆ２・（ε０εｓｉ・ｋＴ／ｑ２／ｎ）１／２・ｍ１／２｝
・・・・・式（６）
ここで
ε0：真空の誘電率 [Ｆ/cm]
εsi：Ｓｉの誘電率
a：格子定数 [cm]
ｋ：ボルツマン定数
Ｔ：温度
Ｎ(Ｃoulomb)：クーロン散乱中心密度
q：電荷量（=1.7×10-19） [C]
f：ダングリングボンドの占有確率
n：自由キャリア密度 [/cm3]
m：有効質量（=m0×mn）
mn：電子の有効質量
を用いて計算することを特徴とする請求項６に記載の物理解析モデル。
【請求項１０】
前記プログラムされたコンピューターは、クーロン散乱移動度μ(Ｃoulomb)を、下記式（７）
μ（Ｃoulomb）＝ A / Ｎ(Ｃoulomb) ・・・・・式（７）
ここで
A：比例係数
を用いて計算することを特徴とする請求項６に記載の物理解析モデル。
【請求項１１】
前記プログラムされたコンピューターは、前記クーロン散乱中心密度に、結晶粒界密度、結晶内欠陥密度、転位密度、積層欠陥密度、界面準位密度、ダングリングボンドを伴う欠陥の密度、ドナー密度、アクセプター密度のうち少なくとも一つを用いて計算することを特徴とする請求項６項記載の物理解析モデル。
【請求項１２】
前記プログラムされたコンピューターは、前記（１）式で求めたクーロン散乱移動度μ(Ｃoulomb)と、前記（２）式または前記（３）式で計算したクーロン散乱移動度μ(Ｃoulomb)が一致するように前記クーロン散乱中心密度Ｎ(Ｃoulomb)を算出することを特徴とする請求項６に記載の物理解析モデル。
【請求項１３】
請求項１〜１２に記載の方法または物理モデルを含むことを特徴とする、ソフトウェア、シミュレーションソフト。
【請求項１４】
請求項１３に記載のソフトウェア、シミュレーションソフトを含むことを特徴とする、ハードウェア装置、シミュレーション装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−２５３０４３（Ｐ２００９−２５３０４３Ａ）
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願番号】特願２００８−９９５８４（Ｐ２００８−９９５８４）
【出願日】平成２０年４月７日（２００８．４．７）
【出願人】（５０１２８６６５７）株式会社 液晶先端技術開発センター (161)
【Ｆターム（参考）】
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願日】平成２０年４月７日（２００８．４．７）
【出願人】（５０１２８６６５７）株式会社 液晶先端技術開発センター (161)
【Ｆターム（参考）】
[ Back to top ]