表示データの変化の検出方法
表示の更新装置及び方法が開示される。識別値は、表示データのユニットに対して決定される（１０１０、１０１５）。更新中に受け取られる表示データのユニットに対する識別値は、以前に受け取られた表示データのユニットに対する識別値と比較される（１０２０）。比較に基づいて（１０２５）、ディスプレイの対応する部分の更新が省略され得る（１０３０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置を更新するためのシステム及び方法に関する。
【背景技術】
【０００２】
電気機械システム（ＥＭＳ）は、機械素子、アクチュエータ、及び、電子機器を含む。機械素子は、堆積、エッチング、及び／又は、基板及び／又は堆積された物質層の一部をエッチングしたり、電気的及び電気機械的装置を形成するための層を追加したりする他の機械加工プロセスを用いて形成され得る。ある種のＥＭＳ装置は、干渉変調器と呼ばれる。ここに使用されるように、干渉変調器又は干渉光変調器という用語は、光干渉原理を用いて光を選択的に吸収及び／又は反射する装置を指称する。特定の実施形態において、干渉変調器は、一対の導電性プレートを備え得る。その一対の導電性プレートの一方または両方は、その全体または一部が透明及び／又は反射性であり、適切な電気信号の印加に対して相対的に動くことができる。特定の実施形態において、一方のプレートは、基板上に堆積された静止層を備え、他方のプレートは、空隙によって静止層から離隔された金属膜を備える。ここに詳述されるように、他方のプレートに対する一方のプレートの位置によって、干渉変調器に入射する光の光学干渉を変化させることができる。このような装置は、広範な応用を有し、こうした種類の装置の特性を利用及び／又は変更する分野において有用であり、その特徴を、既存の製品を改善し、また、未だ開発されていない新規製品を創作するのに活かすことができる。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明のシステム、方法及び装置のそれぞれは、いくつかの側面を有し、それらの単独の１つは、その所望の特性に対して単独で関与しない。本発明の範囲を限定することなく、より優れた特徴が以下に簡単に検討される。この検討を考慮した後に、特に“好ましい実施の形態に詳細な説明”というタイトルの部分を読んだ後に、当業者は、本発明の特徴が他の表示装置に対してどのように利点を与えるかを理解するだろう。
【０００４】
本発明の一側面は、表示の更新方法を含む。前記本方法は、表示データの第１のユニットに対応する第１の識別値を得る段階と、表示データの第２のユニットに対応する第２の識別値を得る段階と、前記第１及び第２の識別値を比較する段階と、少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、を含む。
【０００５】
本発明の他の側面は、表示装置を含む。前記表示装置は、表示データのそれぞれのユニットに対応する１つ又はそれ以上の識別値を保存するメモリを備える。前記識別値は、前記表示データの対応するユニット未満のデータを含む。前記表示装置はまた、前記表示データの対応するユニットを保存するフレームバッファを備える。
【０００６】
本発明の他の側面は、表示を更新する装置を含む。前記装置は、表示データの第１のユニットに対応する第１の識別値を得る手段と、表示データの第２のユニットに対応する第２の識別値を得る手段と、前記第１及び第２の識別値を比較する手段と、少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む手段と、を備える。
【０００７】
本発明の他の側面は、コンピュータープログラムプロダクトを含む。前記コンピュータープログラムプロダクトは、その上にコンピューター実行可能命令が保存されているコンピューター読取可能媒体を備え、装置によって実行された場合、前記装置がある方法を行うことをもたらす。前記方法は、表示データの第１のユニットに対応する第１の識別値を得る段階と、表示データの第２のユニットに対応する第２の識別値を得る段階と、前記第１及び第２の識別値を比較する段階と、少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、を含む。
【図面の簡単な説明】
【０００８】
【図１】図１は、一番目の干渉変調器の可動反射層が緩和位置にあり、二番目の干渉変調器の可動反射層が作動位置にある干渉変調器ディスプレイの一実施形態の一部を示す等角図である。
【図２】図２は、３×３干渉変調器ディスプレイを組み込む電子装置の一実施形態を示すシステムブロック図である。
【図３】図３は、図１の干渉変調器の例示的な一実施形態に対する可動ミラーの位置対印加電圧の図である。
【図４】図４は、干渉変調器ディスプレイを駆動するために使用可能な行及び列の電圧の組の図である。
【図５Ａ】図５Ａは、図２の３×３干渉変調器ディスプレイの表示データのフレームの一例である。
【図５Ｂ】図５Ｂは、図２の３×３干渉変調器ディスプレイに表示データのフレームを書き込むために使用可能な行及び列の信号用の例示的なタイミング図の一例である。
【図６Ａ】図６Ａは、複数の干渉変調器を備えた画像表示装置の一実施形態を示すシステムブロック図である。
【図６Ｂ】図６Ｂは、複数の干渉変調器を備えた画像表示装置の一実施形態を示すシステムブロック図である。
【図７Ａ】図７Ａは、図１の装置の断面図である。
【図７Ｂ】図７Ｂは、干渉変調器の代替的な実施形態の断面図である。
【図７Ｃ】図７Ｃは、干渉変調器の他の代替的な実施形態の断面図である。
【図７Ｄ】図７Ｄは、干渉変調器の更に他の代替的な実施形態の断面図である。
【図７Ｅ】図７Ｅは、干渉変調器の更なる代替的な実施形態の断面図である。
【図８Ａ】図８Ａは、表示システムの例示的な更新順序を示す。
【図８Ｂ】図８Ｂは、表示システムの例示的な更新順序を示す。
【図８Ｃ】図８Ｃは、表示システムの例示的な更新順序を示す。
【図９】図９は、更新装置の実施形態を示すシステムブロック図である。
【図１０】図１０は、表示を更新する工程の実施形態の流れ図である。
【発明を実施するための形態】
【０００９】
以下の詳細な説明は、特定の実施形態に対するものである。しかしながら、この教示は、多種多様な方法で適用可能である。この詳細な説明において図面が参照され、全体を通して同様の部品には同様の符号が付される。動的な画像（例えば、ビデオ）または静的な画像（例えば静止画）や、文字または図表の画像を表示するように構成されているあらゆる装置において、本実施形態は、実施可能である。更に、携帯電話、無線装置、ＰＤＡ、携帯型コンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、置時計、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車用ディスプレイ（例えば、走行距離計等）、コックピット制御機器及び／又はディスプレイ、カメラビューのディスプレイ（例えば、自動車の後方ビューカメラのディスプレイ）、電子写真、電光掲示板または電光サイン、プロジェクタ、建築物、パッケージング、審美的構造（例えば、宝石に対する画像表示）等の多種多様な電子機器において又はこれらに関連して、本実施形態は実施可能であるが、これらに限定されるものではない。以下に記載されたものと同様の構成のＥＭＳ装置は、電子スイッチ装置などの非表示用途にも使用され得る。
【００１０】
ＥＭＳ表示装置における電力消費を低減させる通常の手法は、様々な技術を包含しており、それぞれは、使用者に表示される画像の質を低減させることによって、使用者に経験することを妥協させる傾向にある。これらの手法は、表示される画像の解像度又は複雑性を低減し、所定期間にわたるシーケンスの画像の数を減少し、及び、画像のグレースケール又は色の強さの深さを低減することを包含している。ディスプレイをアドレス指定する様々な方法によって電力消費を低減する他の提案が行なわれている。しかしながら、それらは、複雑過ぎ、それらは、ディスプレイのアドレス指定から節約される電力よりその計算を解くためにより多くの電力を必要とするようなものである。使用者の経験を捨てることなく省略することができる表示更新の部分を決定することによって電力消費を低減するように構成される方法及び装置がここに記載される。特に、低電力システム及び方法は、いつ表示データが変更されたかを決定するために提供される。
【００１１】
干渉ＥＭＳディスプレイ素子を備えた干渉変調器ディスプレイの一実施形態を図１に示す。この装置において、画素は、明状態または暗状態のどちらかである。明（“緩和”、“オープン”）状態において、ディスプレイ素子は、入射可視光の大部分を使用者に反射する。暗（“作動”、“クローズ”）状態において、ディスプレイ素子は、入射可視光の僅かしか使用者に反射しない。実施形態に応じて、“オン”及び“オフ”状態の光の反射性を逆にしてもよい。ＥＭＳ画素は、選択された色を主に反射するように構成可能であり、白黒に加えてカラーディスプレイが可能である。
【００１２】
図１は、画像ディスプレイの一続きの画素の内の二つの隣接する画素を示す等角図である。ここで、各画素は、ＥＭＳ干渉変調器を備える。一部実施形態では、干渉変調器ディスプレイは、これら干渉変調器の行／列のアレイを備える。各干渉変調器は、互いに可変で制御可能な距離に配置された一対の反射層を含み、少なくとも一つの可変寸法を備えた共鳴光学ギャップを形成する。一実施形態において、反射層の一方は、二つの位置の間で移動し得る。緩和位置と称する第一の位置では、可動反射層は、固定された部分反射層から比較的離れた位置にある。作動位置と称する第二位置では、可動反射層は、部分反射層により近づいて隣接する位置にある。これら二つの層から反射される入射光は、可動反射層の位置に応じて、建設的にまたは破壊的に干渉して、各画素に対して全体的な反射状態または非反射状態のどちらかがもたらされる。
【００１３】
図１に示される画素アレイの一部は、二つの隣接する干渉変調器１２ａ及び１２ｂを含む。左側の干渉変調器１２ａでは、可動反射層１４ａが、部分反射層を含む光学積層体１６ａから所定の距離離れた緩和位置に示されている。右側の干渉変調器１２ｂでは、可動反射層１４ｂが、光学積層体１６ｂに隣接した作動位置に示されている。
【００１４】
ここに参照されるように、光学積層体１６ａ及び１６ｂ（まとめて光学積層体１６と称する）は、典型的に複数の結合層を備え、インジウム錫酸化物（ＩＴＯ，ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）等の電極層、クロム等の部分反射層、及び、透明誘電体を含み得る。従って、光学積層体１６は、導電性であり、部分的には透明で部分的には反射性であり、例えば、透明基板２０上に上述の層を一層以上堆積させることによって、製造可能である。部分反射層は、多様な金属、半導体、誘電体等の、部分反射性である多様な物質から形成可能である。部分反射層は、一層以上の物質層で形成可能であり、各層は単一の物質または複数の物質の組み合わせで形成可能である。
【００１５】
一部実施形態では、光学積層体１６の層が平行なストリップにパターニングされて、以下に記載されるような表示装置の列電極を形成し得る。可動反射層１４ａ、１４ｂは、ポスト１８の上面と、ポスト１８間に堆積させた介在犠牲物質とに堆積させた行を形成するために堆積金属層（一層または複数層）の一続きの平行なストリップ（１６ａ及び１６ｂの列電極に直交する）として形成され得る。犠牲物質がエッチングされると、画定されたギャップ１９によって、可動反射層１４ａ、１４ｂが光学積層体１６ａ、１６ｂから離隔される。反射層１４用には、アルミニウム等の高導電性及び反射性物質を使用可能であり、そのストリップが、表示装置の列電極を形成し得る。図１が縮尺通りではない点に留意されたい。一部実施形態では、ポスト１８間の空間は、１０から１００μｍのオーダーであり得、一方、ギャップ１９は、１０００オングストローム未満のオーダーであり得る。
【００１６】
電圧が印加されていないと、図１の画素１２ａに示されるように、可動反射層１４ａと光学積層体１６ａとの間にギャップ１９が残ったままであり、可動反射層１４ａは、機械的に緩和状態にある。一方で、選択された行と列に電位（電圧）差が印加されると、対応する画素の行電極と列電極の交差する部分に形成されるキャパシタが帯電して、静電力が電極を互いに引き寄せる。電圧が十分に高いと、可動反射層１４が変形して、光学積層体１６に押し付けられる。光学積層体１６内の誘電体層（図に示されない）は、短絡を防止して、図１の右側の作動画素１２ｂによって示されるように、層１４と層１６との間の間隔を制御することができる。印加される電位差の極性に関わり無く、挙動は同じである。
【００１７】
図２から図５Ｂは、表示用途における干渉変調器のアレイを用いるためのプロセス及びシステムの一例を示す。
【００１８】
図２は、干渉変調器を組み込み得る電子装置の一実施形態を示すシステムブロック図である。電子装置はプロセッサ２１を含み、そのプロセッサ２１は、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）等の汎用のシングルチップまたはマルチチップのマイクロプロセッサであり、または、デジタル信号プロセッサや、マイクロコントローラやプログラマブルゲートアレイ等の専用マイクロプロセッサであり得る。従来技術のように、プロセッサ２１は、一つ以上のソフトウェアモジュールを実行するように構成され得る。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、ｅメールプログラムや、他のソフトウェアアプリケーション等の一つ以上のソフトウェアアプリケーションを実行するように構成され得る。
【００１９】
一実施形態では、プロセッサ２１は、アレイドライバ２２と通信するようにも構成されている。一実施形態では、アレイドライバ２２は、ディスプレイアレイ又はパネル３０に信号を提供する行ドライバ回路２４及び列ドライバ回路２６を含む。図１に示されるアレイの断面図は、図２の線１‐１に沿って示されている。明確性のために、図２は、干渉変調器の３×３のアレイを示しているが、ディスプレイアレイ３０は、非常に多くの干渉変調器を含み得、行において列とは異なる数の干渉変調器を有し得る（例えば、列が１９０画素であるのに対して、行は３００画素である）。
【００２０】
図３は、図１の干渉変調器の例示的な一実施形態に対する可動ミラーの位置対印加電圧の図である。ＥＭＳ干渉変調器に対しては、行／列の作動プロトコルは、図３に示される装置のヒステリシス特性を利用し得る。干渉変調器は、例えば、可動層を緩和状態から作動状態に変形させるには、１０ボルトの電位差を必要とする。一方で、この値よりも電圧が減少すると、電圧が１０ボルト以下に下がっても、可動層がその状態を維持する。図３の例示的な実施形態では、可動層は、電圧が２ボルト以下に下がるまでは完全に緩和しない。従って、図３に示される例では約３から７Ｖの電圧の範囲があり、ここで、装置が緩和状態または作動状態のどちらかで安定している印加電圧のウィンドウが存在する。ここでは、これを“ヒステリシスウィンドウ”または“安定ウィンドウ”と称する。図３のヒステリシス特性を有するディスプレイアレイに対しては、行／列の作動プロトコルを以下のように構成可能である。即ち、行のストローブ中には、作動されるべきストローブ行が約１０ボルトの電圧に晒されて、緩和されるべき画素がゼロボルトに近い電圧に晒されるように構成可能である。ストローブ後には、画素が約５ボルトの安定状態又はバイアス電圧に晒されて、画素は、何れの状態においても、行のストローブがそれらを収納した状態を保つ。書き込まれた後には、各画素は、本実施例では３〜７ボルトの“安定ウィンドウ”内の電位差を見る。この特徴は、図１に示される画素構造を、同一の印加電圧条件の下において、作動または緩和の既存状態のどちらかで安定させる。作動または緩和状態の何れかにある干渉変調器の各画素は本質的に、固定反射層及び可動反射層によって形成されたキャパシタであるので、ほぼ電力消費が無く、ヒステリシスウィンドウ内の電圧において、この安定状態を保持することができる。印加電位が固定されていれば、本質的に電流は画素内に流れない。
【００２１】
さらに以下に示されるように、典型的な応用では、画像フレームは、一組のデータ信号（各々が特定の電圧レベルを有する）を、第１番目の行の作動画素の所望の組に従った列電極の組を横切って送ることによって生成され得る。その後、行パルスが第１の行電極に印加されて、その組のデータ信号に対応する画素を作動させる。その後、その組のデータ信号は、第２の行の作動画素の所望の組に対応するために変更される。その後、パルスが第２の行電極に印加されて、データ信号に従って第２の行電極の適切な画素を作動させる。第１の行の画素は、第２の行のパルスによって影響されず、第１の行のパルスの間に設定された状態のままである。このことが、一続きの行全体に対して逐次的に反復されて、フレームを生成する。一般的に、秒毎の所望のフレーム数でこのプロセスを連続的に反復することによって、フレームがリフレッシュされ及び／又は新しい画像データに更新される。画像フレームを生成するために画素アレイの行電極及び列電極を駆動するプロトコルは、多種多様なものが使用可能である。
【００２２】
図４及び図５は、干渉変調気のアレイなどの電気機械装置のアレイを駆動する作動プロトコルとして考えられるものの一つを示す。図４は、図３に示されるヒステリシス特性を示す変調器に対して使用され得る列及び行の電圧レベルの組として考えられるものの一つを示す。図４の実施形態において（図５Ａも参照）、５又はそれ以上多くの可能な電圧は、特定の共通ラインをアドレス指定するために、共通ラインに沿って印加され得（種々の実施形態において、行又は列ラインの何れかであり得る）、少なくとも２つの可能な電圧は、現在アドレス指定されている共通ラインにデータを書き込むためにセグメントラインに沿って印加され得る。
【００２３】
開放電圧ＶＣＲＥＬが共通ラインに沿って印加されると、セグメントラインに沿って印加された電圧に関わらず、共通ラインに沿った全ての干渉変調器要素は、代わりに開放又は非作動状態と称される緩和状態に配される。開放電圧ＶＣＲＥＬ並びに高い及び低いセグメント電圧ＶＳＨ及びＶＳＬは、それに応じて選択される。特に、開放電圧ＶＣＲＥＬが共通ラインに沿って印加されると、高いセグメント電圧ＶＳＨ及び低いセグメント電圧ＶＳＬの両方が対応するセグメントラインに沿って印加されるとき、変調器にわたる電位差（代わりに画素電圧と称される）は、緩和ウィンドウ（図３を参照。開放ウィンドウとも称される）内にある。高い及び低いセグメント電圧の間の差は、セグメント電圧振幅とも称されるが、緩和ウィンドウの幅未満である。
【００２４】
高い保持電圧ＶＣＨＯＬＤ＿Ｈ又は低い保持電圧ＶＣＨＯＬＤ＿Ｌなどの保持電圧が共通ラインに印加されると、干渉変調器の状態は、一定のままである。ＶＣＨＯＬＤ＿Ｈ及びＶＣＨＯＬＤ＿Ｌは、それぞれ正及び負の保持電圧とも称され得る。緩和された変調器は、緩和位置のままであり、作動された変調器は、作動位置のままである。保持電圧は、共に高いセグメント電圧ＶＳＨ及び低いセグメント電圧ＶＳＬが対応するセグメントラインに沿って印加されると、画素電圧が干渉変調器の安定ウィンドウ内にあるように選択される。そのため、セグメント電圧振幅は、正及び負の安定ウィンドウの何れかの幅未満である。
【００２５】
高いアドレス電圧ＶＣＡＤＤ＿Ｈ又は低いアドレス電圧ＶＣＡＤＤ＿Ｌなどのアドレス電圧が共通ラインに印加されると、データは、それぞれのセグメントラインに沿ったセグメント電圧の印加によってその線に沿った変調器に選択的に書き込まれ得る。ＶＣＡＤＤ＿Ｈ及びＶＣＡＤＤ＿Ｌは、それぞれ正及び負のアドレス電圧とも称され得る。アドレス電圧が共通ラインに沿って印加されると、セグメント電圧の１つがセグメントラインに沿って印加されるとき、画素電圧が安定ウィンドウ内にあるが、他方が印加されるとき安定ウィンドウを越え、画素の作動を引き起こすように、アドレス電圧は選択される。作動を引き起こす特定のセグメント電圧は、使用されるアドレス電圧に依存して変化する。高いアドレス電圧ＶＣＡＤＤ＿Ｈが共通ラインに沿って印加されると、高いセグメント電圧ＶＳＨの印加は、変調器がその現在の位置のままであることを引き起こし、一方で、低いセグメント電圧ＶＳＬの印加は、変調器の作動を引き起こす。セグメント電圧の効果は、低いアドレス電圧ＶＣＡＤＤＪＬが印加されると、高いセグメント電圧ＶＳＨが変調器の作動を引き起こし、低いセグメント電圧ＶＳＬが変調の状態に何の影響も有しない状態で、反対である。
【００２６】
特定の実施形態において、高い又は低い保持電圧の一方のみ及びアドレス電圧が使用され得る。しかしながら、正及び負の両方の保持及びアドレス電圧を用いることは、書き込み手順の極性が変更されることを可能にし、単一の極性のみの書き込み動作の後に生じ得る電荷蓄積を抑制する。
【００２７】
図５Ｂは、図２の３×３アレイに印加される共通及びセグメント電圧信号を示すタイミング図であり、図５Ａに示される表示配置がもたらされ、ここで、作動変調器は非反射性であり、暗く示される。図５Ａに示されるフレームを書き込む前においては、画素はいずれの状態であってもよいが、図５Ｂのタイミング図において示される書き込み手順は、共通ラインをアドレス指定する前に所定の共通ラインにおける各々の変調器を解放する。
【００２８】
第１のラインタイム６０ａ中に、共通ライン１、２又は３の何れもアドレス指定されない。開放電圧７０は、共通ライン１に印加される。共通ライン２に印加された電圧は、高い保持電圧７２で始まり、開放電圧７０に移動する。低い保持電圧７６は、共通ライン３に沿って印加される。共通ライン１に沿った変調器（１、１）、（１、２）及び（１、３）は、第１のラインタイム６０ａの期間中に緩和状態のままであり、共通ライン２に沿った変調器（２、１）、（２、２）及び（２、３）は、緩和状態に移動し、共通ライン３に沿った変調器（３、１）、（３、２）及び（３、３）は、それらの以前の状態のままである。共通ライン１、２又は３の何れもラインタイム６０ａ中にアドレス指定されないので、セグメントライン１、２及び３に沿って印加されたセグメント電圧は、干渉変調器の状態に影響を与えない。
【００２９】
第２のラインタイム６０ｂ中に、共通ライン１の電圧は、高い保持電圧７２に移り、共通ライン１に沿った全ての変調器は、印加されたセグメント電圧にかかわらず緩和状態のままである。共通ライン２に沿った変調器は、緩和状態のままであり、共通ライン３に沿った変調器（３、１）、（３、２）及び（３、３）は、共通ライン３に沿った電圧が開放電圧７０に移ると、緩和する。
【００３０】
第３のラインタイム６０ｃ中に、共通ライン１は、共通ライン１に高いアドレス電圧７４を印加することによってアドレス指定される。低いセグメント電圧６４がこのアドレス電圧の印加中にセグメントライン１及び２に沿って印加されるので、変調器（１、１）及び（１，２）にわたる画素電圧は、変調器の正の安定ウィンドウより高くなり、変調器（１、１）及び（１、２）は作動する。高いセグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１、３）にわたる画素電圧は、変調器（１、１）及び（１、２）の画素電圧よりも小さく、変調器の正の安定ウィンドウ内にある。従って、変調器（１、３）は、緩和されたままである。またラインタイム６０ｃ中に、共通ライン２に沿った電圧は、低い保持電圧７６まで低下し、共通ライン３に沿った電圧は、緩和状態のままであり、共通ライン２及び３に沿った変調器を緩和状態のままにする。
【００３１】
第４のラインタイム６０ｄ中に、共通ライン１の電圧は、高い保持電圧７２にあり、共通ライン１に沿った変調器をそれぞれのアドレス指定された状態にされたままにする。共通ライン２は、ここで、低いアドレス電圧７８まで共通ライン２の電圧を低下することによってアドレス指定される。高いセグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２、２）にわたる画素電圧は、変調器の負の安定ウィンドウ以下であり、それによって変調器（２、２）が作動されることをもたらす。低いセグメント電圧６４がセグメントライン１及び３に沿って印加されるので、変調器（２、１）及び（２、３）は、緩和状態のままである。共通ライン３の電圧は、高い保持電圧７２まで増加し、それによって共通ライン３に沿った変調が緩和状態のままである。
【００３２】
最後に、第５のラインタイム６０ｅ中に、共通ライン１の電圧は、高い保持電圧７２のままであり、共通ライン２の電圧は、低い保持電圧のままであり、共通ライン１及び２に沿った変調器をそれぞれのアドレス指定された状態にされたままにする。共通ライン３の電圧は、共通ライン３に沿った変調器をアドレス指定するために高いアドレス電圧まで増加する。低いセグメント電圧６４がセグメントライン２及び３に印加されるので、セグメントライン１に沿って印加された高いセグメント電圧６２が、変調器（３、１）が緩和位置のままであることを引き起こす一方で、変調器（３、２）及び（３、３）は動作する。そのため、第５の保持タイム６０ｅの終わりに、３×３の画素アレイは、図５Ａに示される状態であり、他の共通ライン（示されない）に沿った変調器がアドレス指定されるときに生じ得るセグメント電圧の変化に関わらず、保持電圧が共通ラインに沿って印加される限りにおいてその状態にある。
【００３３】
図５Ｂのタイミング図において、所定の書き込み手順が高い保持電圧及びアドレス電圧、又は、低い保持電圧及びアドレス電圧の何れかの使用を含むことが見られ得る。高い又は低い保持電圧が印加されると、画素電圧は、所定の安定ウィンドウ内又は上のままであり、開放電圧が印加されるまで、緩和ウィンドウを通過しない。さらに、各々の変調器が、変調器をアドレス指定する前に書き込み手順の一部として緩和されるので、開放時間ではなくむしろ変調器の作動時間が必要なラインの時間を決定する。変調器の開放時間が作動時間より大きい実施形態において、開放電圧は、図５Ｂに示されるように、単一のラインの時間よりも長い間印加され得る。さらなる実施形態において、共通ライン及びセグメントラインに沿って印加された電圧は、作動の変化、及び、種々の色の変調器などの種々の変調器の開放電圧を捕えるために変化し得る。
【００３４】
図６Ａ及び図６Ｂは、表示装置４０の一実施形態を示すシステムブロック図である。表示装置４０は例えば携帯電話である。しかしながら、表示装置４０の同一の構成要素またはその僅かな変形体は、テレビや携帯型メディアプレーヤー等の多種多様な表示装置の実例にもなる。
【００３５】
表示装置４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力装置４８と、マイク４６とを含む。ハウジング４１は、射出成形及び真空成形を含む、多種多様な製造方法のいずれかによって一般的には形成される。また、ハウジング４１は、多種多様な物質のいずれかから形成可能であり、プラスチック、金属、ガラス、ゴム、セラミック、それらの組み合わせが挙げられるが、これらに限定されない。一実施形態では、ハウジング４１は、取り外し可能部（図示されない）を含む。該取り外し可能部は、色の異なるまたは異なるロゴや画像やシンボルを含む他の取り外し可能部と交換可能である。
【００３６】
例示的な表示装置４０のディスプレイ３０は、多種多様なディスプレイのいずれかであり得、ここに記載されるような双安定性（ｂｉ−ｓｔａｂｌｅ）ディスプレイが含まれる。他の実施形態では、ディスプレイ３０は、上記のように、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、ＴＦＴ ＬＣＤ等のフラットパネルディスプレイや、ＣＲＴや他のチューブデバイス等の非フラットパネルディスプレイを含む。しかしながら、本願の実施形態を説明するために、ディスプレイ３０は、本願で説明されるような干渉変調器ディスプレイを含む。
【００３７】
図６Ｂに、例示的な表示装置４０の一実施形態の構成要素を概略的に示す。図示されている例示的な表示装置４０は、ハウジング４１を含み、また、それに少なくとも部分的に封入される追加の構成要素を含むことができる。例えば、一実施形態では、例示的な表示装置４０は、送受信機４７に結合されているアンテナ４３を含むネットワークインターフェイス２７を備える。送受信機４７はプロセッサ２１に接続されていて、プロセッサ２１は調整ハードウェア５２に接続されている。調整ハードウェア５２は、信号を調整する（例えば信号をフィルタリングする）ように構成可能である。調整ハードウェア５２は、スピーカー４５及びマイク４６に接続されている。また、プロセッサ２１はまた、入力装置４８及びドライバ制御装置２９に接続されている。ドライバ制御装置２９は、フレームバッファ２８及びアレイドライバ２２に結合されている。アレイドライバ２２は、ディスプレイアレイ３０に結合されている。電源５０は、この特定の例示的な表示装置４０の構成に必要とされるような全ての構成要素に電力を供給する。
【００３８】
ネットワークインターフェイス２７は、アンテナ４３及び送受信機４７を含み、例示的な表示装置４０が、ネットワーク上の一つ以上の装置と通信できるようになっている。一実施形態では、ネットワークインターフェイス２７は、プロセッサ２１の要求を軽減するためにある程度の処理能力を有し得る。アンテナ４３は、信号の送受信用のアンテナのいずれかである。一実施形態では、アンテナは、ＩＥＥＥ８０２．１１（ａ）、（ｂ）または（ｇ）を含むＩＥＥＥ８０２．１１規格に準拠したＲＦ信号を送受信する。他の実施形態では、アンテナは、ＢＬＵＥＴＯＯＴＨ規格に準拠したＲＦ信号を送受信する。携帯電話の場合には、ＣＤＭＡ、ＧＳＭ（登録商標）、ＡＭＰＳ、Ｗ−ＣＤＭＡ等の無線携帯電話ネットワーク内で通信するために用いられる周知の信号を受信するようにアンテナが設計されている。送受信機４７は、アンテナ４３から受信した信号を前処理して、その後、信号がプロセッサ２１によって受信されて、更に処理されるようにし得る。また、送受信機４７は、プロセッサ２１から受信した信号も処理して、その後、信号が、アンテナ４３を介して例示的な表示装置４０から送信されるようにし得る。
【００３９】
代替的な一実施形態では、送受信機４７が、受信機に交換可能である。更に他の代替的な実施形態では、ネットワークインターフェイス２７が、プロセッサ２１に送信されるべき画像データを記憶することまたは発生させることが可能な画像ソースに交換可能である。例えば、画像ソースは、画像データを発生するソフトウェアモジュールや、画像データを含むデジタルビデオディスク（ＤＶＤ）やハードディスクドライブであり得る。
【００４０】
プロセッサ２１は一般的に、例示的な表示装置４０の動作全体を制御する。プロセッサ２１は、データ（ネットワークインターフェイス２７や画像ソースからの圧縮画像データ等）を受信し、そのデータを生の画像データに処理するか、または、生の画像データに容易に処理されるフォーマットに処理する。その後、プロセッサ２１は、記憶用のフレームバッファ２８にまたはドライバ制御装置２９に処理されたデータを送信する。生データは典型的に、画像内の各位置において画像特性を識別する情報を参照する。例えば、このような画像特性は、色、彩度、グレイスケールレベルを含み得る。
【００４１】
一実施形態では、プロセッサ２１は、例示的な表示装置４０の動作を制御するマイクロ制御装置、ＣＰＵ、または、論理ユニットを含む。調整ハードウェア５２は一般的に、スピーカー４５に信号を送信するための、また、マイク４６から信号を受信するためのアンプ及びフィルタを含む。調整ハードウェア５２は、例示的な表示装置４０内の個別の構成要素であってもよく、プロセッサ２１や他の構成要素に組み込まれたものであってもよい。
【００４２】
ドライバ制御装置２９は、プロセッサ２１が発生させた生の画像データを、プロセッサから直接、または、フレームバッファ２８から受信し、アレイドライバ２２に対する高速送信用に適切な生の画像データに再フォーマットする。特に、ドライバ制御装置２９は、生の画像データを、ラスタ状フォーマットを有するデータフローに再フォーマットして、データフローが、ディスプレイアレイ３０にわたる走査に適した時間オーダーを有するようになる。その後、ドライバ制御装置２９は、フォーマットされた情報をアレイドライバ２２に送信する。ＬＣＤ制御装置等のドライバ制御装置２９は、独立型の集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）としてシステムプロセッサ２１と関係していることが多いが、このような制御装置は多種多様な方法で実装可能である。このような制御装置は、ハードウェアとしてプロセッサ２１内に組み込み可能であるし、ソフトウェアとしてプロセッサ２１内に組み込み可能であるし、アレイドライバ２２と共にハードウェア内に完全に集積可能でもある。
【００４３】
典型的には、アレイドライバ２２は、ドライバ制御装置２９からフォーマットされた情報を受信し、ビデオデータを、波形の並列的な組に再フォーマットする。この波形の並列的な組は、ディスプレイの画素のｘ−ｙマトリクスによってもたらされる数百の（数千のこともある）リードに対して、一秒間に何度も印加される。
【００４４】
一実施形態では、ドライバ制御装置２９、アレイドライバ２２及びディスプレイアレイ３０は、ここに記載されるあらゆる種類のディスプレイに対しても適合するものである。例えば、一実施形態では、ドライバ制御装置２９は、従来のディスプレイ制御装置、または、双安定性ディスプレイ制御装置（例えば、干渉変調器制御装置）である。他の実施形態では、アレイドライバ２２は、従来のドライバ、または、双安定性ディスプレイドライバ（例えば、干渉変調器ディスプレイ）である。一実施形態では、ドライバ制御装置２９は、アレイドライバ２２と集積される。このような実施形態は、携帯電話、腕時計、他の小型ディスプレイ等の高集積システムにおいて一般的である。更に他の実施形態では、ディスプレイアレイ３０は、典型的なディスプレイアレイ、または、双安定性ディスプレイアレイ（例えば、干渉変調器のアレイを含むディスプレイ）である。
【００４５】
入力装置４８によって、使用者が例示的な表示装置４０の動作を制御することが可能になる。一実施形態では、入力装置４８は、キーパッド（ＱＷＥＲＴＹキーパッドや電話のキーパッド等）、ボタン、スイッチ、タッチスクリーン、感圧または感熱膜を含む。一実施形態では、マイク４６が、例示的な表示装置４０用の入力装置になる。マイク４６を用いて装置にデータを入力する場合には、例示的な表示装置４０の動作を制御するために、使用者によって音声命令が提供され得る。
【００４６】
電源５０は、当該分野で周知の多種多様なエネルギー貯蔵装置を含むことができる。例えば、一実施形態では、電源５０は、ニッケル・カドミウム電池やリチウムイオン電池等の充電可能な電池である。他の実施形態では、電源５０は、再生可能エネルギー源、キャパシタ、または、太陽電池であり、プラスチック太陽電池や太陽電池ペイントが挙げられる。他の実施形態では、電源５０は、壁コンセントから電力を供給されるように構成されている。
【００４７】
一部実施形態では、上述のように、電子ディスプレイシステム内の複数の位置に配置可能なドライバ制御装置に、プログラム可能性が備わっている。ある場合には、プログラム可能性は、アレイドライバ２２に備わっている。上述の最適化が、如何なる数のハードウェア及び／又はソフトウェア構成要素においても、また、多種多様な構成において実施可能である。
【００４８】
上述の原理に従って動作する干渉変調器の構造の詳細は、多種多様なものであり得る。例えば、図７Ａ〜図７Ｅは、可動反射層１４とその支持構造体の五つの異なる実施形態を示す。図７Ａは、図１の実施形態の断面図であり、金属物質のストリップ１４が、直交して延伸する支持体１８の上に堆積されている。図７Ｂでは、各々の干渉変調器の可動反射層１４が、正方形または長方形であり、テザー３２に対して、角でのみ支持体に取り付けられている。図７Ｃでは、可動反射層１４が、正方形または長方形であり、フレキシブル金属を含み得る変形可能層３４から懸架されている。変形可能層３４は、該変形可能層３４の周囲において、基板２０に直接的又は間接的に接続する。この接続は、ここで、支持ポストと称される。図７Ｄに示される実施形態は、支持ポストプラグ４２を有する。この支持ポストプラグの上に、変形可能層３４が横たわる。図７Ａ〜７Ｃのように、可動反射層１４はギャップ上に懸架されている。しかしながら、変形可能層３４と光学積層体１６との間のホールを充填することによって、変形可能層３４が支持ポストを形成してはいない。むしろ、支持ポストは、支持ポストプラグ４２を形成するために用いられる平坦化物質から形成される。図７Ｅに示される実施形態は、図７Ｄに示される実施形態をベースにしたものであるが、図７Ａ〜図７Ｃに示される実施形態、並びに、図示されていない追加の実施形態のいずれにおいても機能し得るものである。図７Ｅに示される実施形態では、金属又は他の導電性物質の追加的な層が用いられて、バス構造４４を形成している。これによって、信号が、干渉変調器の背面に沿ってルーティングすることが可能になり、基板２０上に形成しなければならなかった多数の電極を省略することが可能になる。
【００４９】
図７に示されるような実施形態では、干渉変調器は、直視型装置として機能し、画像は透明基板２０の前面から視られ、その反対側に変調器が配置されている。こうした実施形態では、反射層１４は、変形可能層３４を含む基板２０に対向する反射層の側において、干渉変調器の一部を光学的に遮蔽する。これによって、遮蔽された領域を、画像の質に悪影響を与えずに、構成及び動作させることが可能になる。例えば、このような遮蔽によって、変調器の光学的特性を変調器の電気機械的特性（アドレシングや該アドレシングの結果による移動等）から分離する性能を提供する図７Ｅのバス構造４４が可能になる。この分離可能な変調器の設計によって、変調器の電気機械的側面及び光学的側面用に用いられる構造設計及び物質が、互いに独立に選択され、また、機能することが可能になる。更に、図７Ｃ〜図７Ｅに示される実施形態は、反射層１４の光学的特性をその機械的特性から切り離すこと（このことは、変形可能層３４によって達成される）に因る追加的な利点を有する。これによって、光学的特性に関して、反射層１４に用いられる構造設計及び物質を最適化することが可能になり、また、所望の機械的特性に関して、変形可能層３４に用いられる構造設計及び物質を最適化することが可能になる。
【００５０】
本発明の実施形態のいくつかは、表示の更新装置及び方法に関連する。ある特定の実施形態において、ディスプレイの部分の更新を選択的に省略するための装置が提供される。ディスプレイにおいて消費される多量の電力は、ディスプレイの部分を更新する際に消費される。そのため、電力消費を低減するために、行なわれる更新の量を低減することが望まれ得る。しかしながら、使用者の視覚的実験における更新を省略することの効果を最小化することも望まれる。そのため、視覚的影響を最小化しながら、省略する更新を選択するスキームを使用することが望まれる。しかしながら、このようなスキームの実施がそれ自体電力や他の資源の使用を伴い得るので、省略される更新を特定するために使用される複雑性及び電力を最小化することが望まれ得る。一実施形態において、省略される更新を選択する際の複雑性及び電力使用を最小化するためのシステム及び方法が記載される。
【００５１】
図８Ａ、８Ｂ、8Ｃは、表示装置８６０における例示的な更新順序を示す。表示装置８６０は、図２のディスプレイアレイ３０と同様のものであり得る。表示装置８６０は、複数の共通ライン８６４及び複数のセグメントライン８６６を備える。共通ライン８６４及びセグメントライン８６６の交点は、干渉変調器を表す。以上に記載されるように、タイム８６１の第１の点において、特定の共通ライン８６２は、更新されるように予定されている。説明目的において、共通ライン８６２に書き込まれるデータは、表示データのユニットと称され得る。一実施形態において、表示データのユニットは、表示装置８６０の対応する部分の干渉変調器の目的とする状態の表現を含み得る。例えば、表示データのユニットは、共通ライン８６２に沿った干渉変調器が作動又は緩和であるかを示す複数の二進数を含み得る。他の実施形態において、表示データのユニットは、表示装置の８６０の複数の共通ライン、フレーム全体、単一の画素又は他の部分に対するデータに対応する。以上に記載されるように、表示データのユニットは、共通ライン８６２及びセグメントライン８６６に対する電圧の選択的な印加によって共通ライン８６２に書き込まれ得る。
【００５２】
第２のタイム８７０において、表示データの他のユニットは、図８Ｂに示されるように表示装置８６０の共通ライン８７２に書き込まれ得る。第３のタイム８８０において、表示データの他のユニットは、図８Ｃに示されるように、表示装置８６０の共通ライン８８２に書き込まれ得る。しかしながら、示されるように、共通ライン８８１は、更新されていない。以上に記載されるように、１つ又はそれ以上の理由によって共通ライン８８１を更新することが望まれないこともある。例えば、共通ライン８８１を更新しないことによって、更新工程で使用される電力が節約され得る。共通ライン８８１における更新された表示データが、共通ライン８８１に既に書き込まれた表示データと十分に類似又は同一である場合、共通ライン８８１の更新を省略することが許容され得る。この場合、共通ライン８８１の更新を省略することは、最終使用者に対して視覚的に知覚され得ず、電力を節約し得る。以下に記載されるように、一実施形態において、既に表示されている表示データと更新された表示データとの間の類似性を効率的に決定するためのシステム及び方法が提供される。
【００５３】
図９は、更新装置９００の実施形態を示すシステムブロック図である。更新装置９００は、図６Ｂの表示装置４０の部分に機能的に類似し得る。更新装置９００は、プロセッサ９０５、識別値メモリ９２０、及び、フレームバッファ９２５を備える。プロセッサ９０５は、識別値発生器９１０及び比較器９１５をさらに備える。プロセッサ９０５は、表示データのユニット９３０を受け取り、フレームバッファ９２５へ表示データのユニット９３０を選択的に書き込むように構成される。プロセッサは、識別値を識別値メモリ９２０から受け取り、識別値を識別値メモリ９２０に書き込むように構成される。識別値生成器９１０は、表示データのユニット９３０に対する識別値を生成し、その識別値を比較器９１５に提供するように構成される。比較器は、識別値生成器９１０及び識別値メモリ９２０から識別値を受け取るように構成される。
【００５４】
一側面において、プロセッサ９０５は、更新装置９００の要素間に情報の流れを向けるように構成される。特に、プロセッサは、新たに受け取った表示データのユニット９３０をフレームバッファ９２５に書き込むか否かを決定する。ここに記載されるように、一実施形態において、この決定は、少なくとも部分的に、受け取った表示データのユニット９３０に対する識別値及び以前に受け取った表示データのユニットに対する識別値に基づいて行なわれる。一実施形態において、プロセッサ９０５は、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）等の汎用のシングルチップまたはマルチチップのマイクロプロセッサであり、または、デジタル信号プロセッサや、マイクロコントローラやプログラマブルゲートアレイ等の専用マイクロプロセッサであり得る。従来技術のように、プロセッサ９０５は、一つ以上のソフトウェアモジュールを実行するように構成され得る。
【００５５】
一側面において、識別値生成器９１０は、受け取った表示データのユニット９３０に対する識別値を生成するように構成される。ここで使用されるように、識別値は、表示データのユニットを識別するために使用される値を含み、それは、表示データのユニットから生成される。例えば、識別値発生器９１０は、ハッシュ関数を実施すための回路又はソフトウェアとして実装され得る。一実施形態において、ハッシュ関数は、巡回冗長検査（ＣＲＣ）関数であり得る。表示データのユニット９３０は、ＣＲＣ関数に対する入力として処理され、ＣＲＣ関数の出力は、識別値を考慮したものであり得る。ＣＲＣ関数を経た後に、表示データの異なるユニットが同一の識別値をもたらし得る一方で、このような不一致が、識別値発生器に対する入力の通常の範囲において稀に発生するように、ＣＲＣ関数に使用される特定のコードは選択され得る。ある特定の実施形態において、識別値発生器９１０は、１６ビットのＣＲＣとして実装され得る。そのため、表示データのユニット９３０の大きさに関わらず、識別値は、たった１６ビットの長さである。例えば、表示データのユニットが、表示データに値する単一の共通ラインに相当し、この共通ラインが１０２４個の画素のそれぞれの状態を表すための単一のビットを用いた１０２４個の画素を含む場合、識別値は、表示データのユニットにおける１０２４ビットから識別値における１６ビットまでのサイズの低下を表すだろう。これは、表示データの２つのユニットが同一であるか否かを決定するために必要なメモリ読み取り及び書き込みを大幅に低減する。一実施形態において、識別値発生器９１０は、算術論理演算ユニット又は他の論理回路としてハードウエハに実装され得る。代わりに、識別値発生器９１０は、ソフトウェアモジュール、又はプロセッサ９０５によって実行されるコンピューター命令として実装され得る。プロセッサ９０５の構成要素として示される一方で、識別値発生器９１０は、単体のユニットとして又は他のシステム要素の構成要素して、プロセッサ９０５と別個に実装され得る。
【００５６】
一実施形態において、比較器９１５は、表示データの異なるユニットに対する識別値を比較するように構成される。例えば、以前の更新中に、特定の共通ラインに対応する表示データの第１のユニットに対する識別値は、決定されているかもしれない。続いて、現在の更新中に、同一の共通ラインに対応する第２の表示データが受け取られ、表示データの第２のユニットに対する第２の識別値は決定され得る。比較器９１５は、第１及び第２の識別値を比較するように構成される。さらに以下に記載されるように、プロセッサ９０５は、表示データの第２のユニットを用いて特定の共通ラインを更新するか否かを決定するために、その比較の結果を使用し得る。一実施形態において、比較器９１５は、識別値メモリ９２０などの以前の更新中に生成した識別値を保持すように構成されたメモリから第１の識別値を受け取り得る。さらに、表示データの新たなユニットにおける識別値が生じると、比較器９１５は、識別値発生器９１０からの第２の識別値を受け取り得る。一実施形態において、発生器９１は、算術論理演算ユニット又は他の論理回路としてハードウエハに実装され得る。代わりに、比較器９１５は、ソフトウェアモジュール又はプロセッサ９０５によって実行されるコンピューター命令として実装され得る。プロセッサ９０５の構成要素として示される一方で、識別値発生器９１０は、単体のユニットとして又は他のシステム要素の構成要素して、プロセッサ９０５と別個に実装され得る。
【００５７】
フレームバッファ９２５は、図６Ｂのフレームバッファ２８と類似する。フレームバッファは、ディスプレイに書き込まれる表示データにユニットを保存する。一実施形態において、特定の共通ラインに対応する表示データのユニットが受け取られ、識別値が、以前に受け取られた特定の共通ラインにおける表示データのユニットの識別値と異なる場合、表示データのユニットがフレームバッファ９２５に書き込まれる。
【００５８】
識別値メモリ９２０は、表示データのユニットの識別値を保存するように構成されるメモリである。識別値は、新たに受け取った表示データのユニットがフレームバッファ９２６及びディスプレイに書き込まれるべきか否かを決定するために、識別値メモリ９２０から読み取られ得る。フレームバッファに書き込まれる表示データのユニットにおける識別値は、同様に識別値メモリ９２０に書き込まれ得る。識別値メモリ９２０は、１つ又はそれ以上の異なる保存技術を用いて実装され得る。さらに、識別値メモリは、プロセッサ９０５又はフレームバッファ９２５の構成要素として実装され得る。
【００５９】
図１０は、表示を更新する工程１０００の実施形態の流れ図である。工程１０００は、表示装置９００によって実施され得る。ブロック１００５において、表示データのユニットが得られる。以上に記載されるように、プロセッサ９０５は、表示データ９３０のユニットを受け取り得る。表示データ９３０のユニットは、図６Ｅの入力装置４８などの入力装置からもたらされ得る。表示データのユニットは、フレーム全体、１つ若しくはそれ以上の共通ライン、又はディスプレイの他の部分におけるデータに対応し得る。ブロック１０１０において、表示データのユニットにおける第１の識別値が得られる。一実施形態において、識別値発生器９１０は、第１の識別値を生成するために、表示データ９３０のユニットにおける動作を行なう。一実施形態において、この動作は、ハッシュ関数又はＣＲＣ関数であり得る。ブロック１０１５において、表示データの第２のユニットにおける識別値が得られる。一実施形態において、表示データの第１及び第２のユニットは、同一の共通ラインなどのディスプレイの同一部分に対応する。表示データの第２のユニットは、以前の更新中に受け取った表示データを表し、表示データの第１のユニットは、現在の更新中に受け取った表示データを表す。一実施形態において、第２の識別値は、識別値メモリ９２０からの第２の識別値を取り戻すことによって得られる。ブロック１０２０において、第１及び第２の識別値が比較される。一実施形態において、この比較は、比較器９１５によって行なわれる。
【００６０】
ブロック１０２５において、工程１０００の流れは、第１及び第２の識別値の比較に応答して分岐する。一実施形態において、等値（equivalence）は、比較動作である。他の実施形態において、差、ＸＯＲ、若しくは、他の論理又は数学的比較などの他の比較が使用され得る。第１及び第２の識別値が等価１０２５である場合（ＹＥＳ）、表示データの第１のユニットは、ブロック１０３０において記載されるように捨てられる。この廃棄は、プロセッサ９０５によって行なわれ得る。結果として、表示データの第１のユニットが対応するディスプレイの部分は、更新されないかもしれない。
【００６１】
代わりに、第１及び第２の識別値が等価１０２５ではない場合（ＮＯ）、表示データの第１のユニットは、ブロック１０３５において示されるようにフレームバッファに書き込まれる。一実施形態において、プロセッサ９０５は、フレームバッファ９２５に表示データのユニットを書き込み得る。ブロック１０４０において、第１の識別値１０４０は、識別値メモリに書き込まれる。一実施形態において、プロセッサ９０５は、識別値９２０に第１の識別値を書き込み得る。このように、第１の識別値は、表示データの更新されたユニットがディスプレイに書き込まれるべきか否かを決定するために後続の更新中に使用され得る。第１の識別値は、識別値メモリ９２０において第２の識別値に上書きし得る。ブロック１０４５において、表示データの第１のユニットは、ディスプレイに書き込まれ得る。一実施形態において、表示のこの実際の更新は、図２、６Ｂ及び８に関して以上に記載されたように達成され得る。
【００６２】
有利には、本システム及び方法は、表示データがディスプレイに書き込まれるべきか否かを決定するための、電力効率の良い方法を提供する。例えば、表示データのユニットの類似性を決定することが比較的小さな識別値を比較することによって達成され得る。さらに、フレームバッファと別個のメモリにこれらの値を保存することによって、フレームバッファに対する読み取り及び書き込みの回数が大幅に低減し得る。
【符号の説明】
【００６３】
１２ａ 干渉変調器
１２ｂ 干渉変調器
１４ 可動反射層
１４ａ 可動反射層
１４ｂ 可動反射層
１６ 光学積層体
１６ａ 光学積層体
１６ｂ 光学積層体
１８ ポスト
１９ ギャップ
２０ 透明基板
２１ プロセッサ
２２ アレイドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインターフェイス
２８ 入力装置
２９ ドライバ制御装置
３０ ディスプレイアレイ
３２ テザー
３４ 変形可能層
４０ 表示装置
４１ ハウジング
４２ 支持ポストプラグ
４３ アンテナ
４４ バス構造
４５ スピーカー
４６ マイク
４７ 送受信機
４８ 入力装置
５０ 電源
５２ 調整ハードウェア
６０ａ ラインタイム
６０ｂ ラインタイム
６０ｃ ラインタイム
６０ｄ ラインタイム
６０ｅ ラインタイム
６２ セグメント電圧
６４ セグメント電圧
７０ 開放電圧
７２ 保持電圧
７４ アドレス電圧
７６ 保持電圧
７８ アドレス電圧
８６０ 表示装置
８６１ 第１のタイム
８６２ 共通ライン
８６４ 共通ライン
８６６ セグメントライン
８７０ 第２のタイム
８７２ 共通ライン
８８０ 第３のタイム
８８１ 共通ライン
８８２ 共通ライン
９００ 更新装置
９０５ プロセッサ
９１０ 識別値生成器
９１５ 比較器
９２０ 識別値メモリ
９２５ フレームバッファ
９３０ 表示データのユニット
【技術分野】
【０００１】
本発明は、表示装置を更新するためのシステム及び方法に関する。
【背景技術】
【０００２】
電気機械システム（ＥＭＳ）は、機械素子、アクチュエータ、及び、電子機器を含む。機械素子は、堆積、エッチング、及び／又は、基板及び／又は堆積された物質層の一部をエッチングしたり、電気的及び電気機械的装置を形成するための層を追加したりする他の機械加工プロセスを用いて形成され得る。ある種のＥＭＳ装置は、干渉変調器と呼ばれる。ここに使用されるように、干渉変調器又は干渉光変調器という用語は、光干渉原理を用いて光を選択的に吸収及び／又は反射する装置を指称する。特定の実施形態において、干渉変調器は、一対の導電性プレートを備え得る。その一対の導電性プレートの一方または両方は、その全体または一部が透明及び／又は反射性であり、適切な電気信号の印加に対して相対的に動くことができる。特定の実施形態において、一方のプレートは、基板上に堆積された静止層を備え、他方のプレートは、空隙によって静止層から離隔された金属膜を備える。ここに詳述されるように、他方のプレートに対する一方のプレートの位置によって、干渉変調器に入射する光の光学干渉を変化させることができる。このような装置は、広範な応用を有し、こうした種類の装置の特性を利用及び／又は変更する分野において有用であり、その特徴を、既存の製品を改善し、また、未だ開発されていない新規製品を創作するのに活かすことができる。
【発明の概要】
【課題を解決するための手段】
【０００３】
本発明のシステム、方法及び装置のそれぞれは、いくつかの側面を有し、それらの単独の１つは、その所望の特性に対して単独で関与しない。本発明の範囲を限定することなく、より優れた特徴が以下に簡単に検討される。この検討を考慮した後に、特に“好ましい実施の形態に詳細な説明”というタイトルの部分を読んだ後に、当業者は、本発明の特徴が他の表示装置に対してどのように利点を与えるかを理解するだろう。
【０００４】
本発明の一側面は、表示の更新方法を含む。前記本方法は、表示データの第１のユニットに対応する第１の識別値を得る段階と、表示データの第２のユニットに対応する第２の識別値を得る段階と、前記第１及び第２の識別値を比較する段階と、少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、を含む。
【０００５】
本発明の他の側面は、表示装置を含む。前記表示装置は、表示データのそれぞれのユニットに対応する１つ又はそれ以上の識別値を保存するメモリを備える。前記識別値は、前記表示データの対応するユニット未満のデータを含む。前記表示装置はまた、前記表示データの対応するユニットを保存するフレームバッファを備える。
【０００６】
本発明の他の側面は、表示を更新する装置を含む。前記装置は、表示データの第１のユニットに対応する第１の識別値を得る手段と、表示データの第２のユニットに対応する第２の識別値を得る手段と、前記第１及び第２の識別値を比較する手段と、少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む手段と、を備える。
【０００７】
本発明の他の側面は、コンピュータープログラムプロダクトを含む。前記コンピュータープログラムプロダクトは、その上にコンピューター実行可能命令が保存されているコンピューター読取可能媒体を備え、装置によって実行された場合、前記装置がある方法を行うことをもたらす。前記方法は、表示データの第１のユニットに対応する第１の識別値を得る段階と、表示データの第２のユニットに対応する第２の識別値を得る段階と、前記第１及び第２の識別値を比較する段階と、少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、を含む。
【図面の簡単な説明】
【０００８】
【図１】図１は、一番目の干渉変調器の可動反射層が緩和位置にあり、二番目の干渉変調器の可動反射層が作動位置にある干渉変調器ディスプレイの一実施形態の一部を示す等角図である。
【図２】図２は、３×３干渉変調器ディスプレイを組み込む電子装置の一実施形態を示すシステムブロック図である。
【図３】図３は、図１の干渉変調器の例示的な一実施形態に対する可動ミラーの位置対印加電圧の図である。
【図４】図４は、干渉変調器ディスプレイを駆動するために使用可能な行及び列の電圧の組の図である。
【図５Ａ】図５Ａは、図２の３×３干渉変調器ディスプレイの表示データのフレームの一例である。
【図５Ｂ】図５Ｂは、図２の３×３干渉変調器ディスプレイに表示データのフレームを書き込むために使用可能な行及び列の信号用の例示的なタイミング図の一例である。
【図６Ａ】図６Ａは、複数の干渉変調器を備えた画像表示装置の一実施形態を示すシステムブロック図である。
【図６Ｂ】図６Ｂは、複数の干渉変調器を備えた画像表示装置の一実施形態を示すシステムブロック図である。
【図７Ａ】図７Ａは、図１の装置の断面図である。
【図７Ｂ】図７Ｂは、干渉変調器の代替的な実施形態の断面図である。
【図７Ｃ】図７Ｃは、干渉変調器の他の代替的な実施形態の断面図である。
【図７Ｄ】図７Ｄは、干渉変調器の更に他の代替的な実施形態の断面図である。
【図７Ｅ】図７Ｅは、干渉変調器の更なる代替的な実施形態の断面図である。
【図８Ａ】図８Ａは、表示システムの例示的な更新順序を示す。
【図８Ｂ】図８Ｂは、表示システムの例示的な更新順序を示す。
【図８Ｃ】図８Ｃは、表示システムの例示的な更新順序を示す。
【図９】図９は、更新装置の実施形態を示すシステムブロック図である。
【図１０】図１０は、表示を更新する工程の実施形態の流れ図である。
【発明を実施するための形態】
【０００９】
以下の詳細な説明は、特定の実施形態に対するものである。しかしながら、この教示は、多種多様な方法で適用可能である。この詳細な説明において図面が参照され、全体を通して同様の部品には同様の符号が付される。動的な画像（例えば、ビデオ）または静的な画像（例えば静止画）や、文字または図表の画像を表示するように構成されているあらゆる装置において、本実施形態は、実施可能である。更に、携帯電話、無線装置、ＰＤＡ、携帯型コンピュータ、ＧＰＳ受信機／ナビゲータ、カメラ、ＭＰ３プレーヤ、カムコーダ、ゲーム機、腕時計、置時計、計算機、テレビモニタ、フラットパネルディスプレイ、コンピュータモニタ、自動車用ディスプレイ（例えば、走行距離計等）、コックピット制御機器及び／又はディスプレイ、カメラビューのディスプレイ（例えば、自動車の後方ビューカメラのディスプレイ）、電子写真、電光掲示板または電光サイン、プロジェクタ、建築物、パッケージング、審美的構造（例えば、宝石に対する画像表示）等の多種多様な電子機器において又はこれらに関連して、本実施形態は実施可能であるが、これらに限定されるものではない。以下に記載されたものと同様の構成のＥＭＳ装置は、電子スイッチ装置などの非表示用途にも使用され得る。
【００１０】
ＥＭＳ表示装置における電力消費を低減させる通常の手法は、様々な技術を包含しており、それぞれは、使用者に表示される画像の質を低減させることによって、使用者に経験することを妥協させる傾向にある。これらの手法は、表示される画像の解像度又は複雑性を低減し、所定期間にわたるシーケンスの画像の数を減少し、及び、画像のグレースケール又は色の強さの深さを低減することを包含している。ディスプレイをアドレス指定する様々な方法によって電力消費を低減する他の提案が行なわれている。しかしながら、それらは、複雑過ぎ、それらは、ディスプレイのアドレス指定から節約される電力よりその計算を解くためにより多くの電力を必要とするようなものである。使用者の経験を捨てることなく省略することができる表示更新の部分を決定することによって電力消費を低減するように構成される方法及び装置がここに記載される。特に、低電力システム及び方法は、いつ表示データが変更されたかを決定するために提供される。
【００１１】
干渉ＥＭＳディスプレイ素子を備えた干渉変調器ディスプレイの一実施形態を図１に示す。この装置において、画素は、明状態または暗状態のどちらかである。明（“緩和”、“オープン”）状態において、ディスプレイ素子は、入射可視光の大部分を使用者に反射する。暗（“作動”、“クローズ”）状態において、ディスプレイ素子は、入射可視光の僅かしか使用者に反射しない。実施形態に応じて、“オン”及び“オフ”状態の光の反射性を逆にしてもよい。ＥＭＳ画素は、選択された色を主に反射するように構成可能であり、白黒に加えてカラーディスプレイが可能である。
【００１２】
図１は、画像ディスプレイの一続きの画素の内の二つの隣接する画素を示す等角図である。ここで、各画素は、ＥＭＳ干渉変調器を備える。一部実施形態では、干渉変調器ディスプレイは、これら干渉変調器の行／列のアレイを備える。各干渉変調器は、互いに可変で制御可能な距離に配置された一対の反射層を含み、少なくとも一つの可変寸法を備えた共鳴光学ギャップを形成する。一実施形態において、反射層の一方は、二つの位置の間で移動し得る。緩和位置と称する第一の位置では、可動反射層は、固定された部分反射層から比較的離れた位置にある。作動位置と称する第二位置では、可動反射層は、部分反射層により近づいて隣接する位置にある。これら二つの層から反射される入射光は、可動反射層の位置に応じて、建設的にまたは破壊的に干渉して、各画素に対して全体的な反射状態または非反射状態のどちらかがもたらされる。
【００１３】
図１に示される画素アレイの一部は、二つの隣接する干渉変調器１２ａ及び１２ｂを含む。左側の干渉変調器１２ａでは、可動反射層１４ａが、部分反射層を含む光学積層体１６ａから所定の距離離れた緩和位置に示されている。右側の干渉変調器１２ｂでは、可動反射層１４ｂが、光学積層体１６ｂに隣接した作動位置に示されている。
【００１４】
ここに参照されるように、光学積層体１６ａ及び１６ｂ（まとめて光学積層体１６と称する）は、典型的に複数の結合層を備え、インジウム錫酸化物（ＩＴＯ，ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）等の電極層、クロム等の部分反射層、及び、透明誘電体を含み得る。従って、光学積層体１６は、導電性であり、部分的には透明で部分的には反射性であり、例えば、透明基板２０上に上述の層を一層以上堆積させることによって、製造可能である。部分反射層は、多様な金属、半導体、誘電体等の、部分反射性である多様な物質から形成可能である。部分反射層は、一層以上の物質層で形成可能であり、各層は単一の物質または複数の物質の組み合わせで形成可能である。
【００１５】
一部実施形態では、光学積層体１６の層が平行なストリップにパターニングされて、以下に記載されるような表示装置の列電極を形成し得る。可動反射層１４ａ、１４ｂは、ポスト１８の上面と、ポスト１８間に堆積させた介在犠牲物質とに堆積させた行を形成するために堆積金属層（一層または複数層）の一続きの平行なストリップ（１６ａ及び１６ｂの列電極に直交する）として形成され得る。犠牲物質がエッチングされると、画定されたギャップ１９によって、可動反射層１４ａ、１４ｂが光学積層体１６ａ、１６ｂから離隔される。反射層１４用には、アルミニウム等の高導電性及び反射性物質を使用可能であり、そのストリップが、表示装置の列電極を形成し得る。図１が縮尺通りではない点に留意されたい。一部実施形態では、ポスト１８間の空間は、１０から１００μｍのオーダーであり得、一方、ギャップ１９は、１０００オングストローム未満のオーダーであり得る。
【００１６】
電圧が印加されていないと、図１の画素１２ａに示されるように、可動反射層１４ａと光学積層体１６ａとの間にギャップ１９が残ったままであり、可動反射層１４ａは、機械的に緩和状態にある。一方で、選択された行と列に電位（電圧）差が印加されると、対応する画素の行電極と列電極の交差する部分に形成されるキャパシタが帯電して、静電力が電極を互いに引き寄せる。電圧が十分に高いと、可動反射層１４が変形して、光学積層体１６に押し付けられる。光学積層体１６内の誘電体層（図に示されない）は、短絡を防止して、図１の右側の作動画素１２ｂによって示されるように、層１４と層１６との間の間隔を制御することができる。印加される電位差の極性に関わり無く、挙動は同じである。
【００１７】
図２から図５Ｂは、表示用途における干渉変調器のアレイを用いるためのプロセス及びシステムの一例を示す。
【００１８】
図２は、干渉変調器を組み込み得る電子装置の一実施形態を示すシステムブロック図である。電子装置はプロセッサ２１を含み、そのプロセッサ２１は、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）等の汎用のシングルチップまたはマルチチップのマイクロプロセッサであり、または、デジタル信号プロセッサや、マイクロコントローラやプログラマブルゲートアレイ等の専用マイクロプロセッサであり得る。従来技術のように、プロセッサ２１は、一つ以上のソフトウェアモジュールを実行するように構成され得る。オペレーティングシステムを実行することに加えて、プロセッサは、ウェブブラウザ、電話アプリケーション、ｅメールプログラムや、他のソフトウェアアプリケーション等の一つ以上のソフトウェアアプリケーションを実行するように構成され得る。
【００１９】
一実施形態では、プロセッサ２１は、アレイドライバ２２と通信するようにも構成されている。一実施形態では、アレイドライバ２２は、ディスプレイアレイ又はパネル３０に信号を提供する行ドライバ回路２４及び列ドライバ回路２６を含む。図１に示されるアレイの断面図は、図２の線１‐１に沿って示されている。明確性のために、図２は、干渉変調器の３×３のアレイを示しているが、ディスプレイアレイ３０は、非常に多くの干渉変調器を含み得、行において列とは異なる数の干渉変調器を有し得る（例えば、列が１９０画素であるのに対して、行は３００画素である）。
【００２０】
図３は、図１の干渉変調器の例示的な一実施形態に対する可動ミラーの位置対印加電圧の図である。ＥＭＳ干渉変調器に対しては、行／列の作動プロトコルは、図３に示される装置のヒステリシス特性を利用し得る。干渉変調器は、例えば、可動層を緩和状態から作動状態に変形させるには、１０ボルトの電位差を必要とする。一方で、この値よりも電圧が減少すると、電圧が１０ボルト以下に下がっても、可動層がその状態を維持する。図３の例示的な実施形態では、可動層は、電圧が２ボルト以下に下がるまでは完全に緩和しない。従って、図３に示される例では約３から７Ｖの電圧の範囲があり、ここで、装置が緩和状態または作動状態のどちらかで安定している印加電圧のウィンドウが存在する。ここでは、これを“ヒステリシスウィンドウ”または“安定ウィンドウ”と称する。図３のヒステリシス特性を有するディスプレイアレイに対しては、行／列の作動プロトコルを以下のように構成可能である。即ち、行のストローブ中には、作動されるべきストローブ行が約１０ボルトの電圧に晒されて、緩和されるべき画素がゼロボルトに近い電圧に晒されるように構成可能である。ストローブ後には、画素が約５ボルトの安定状態又はバイアス電圧に晒されて、画素は、何れの状態においても、行のストローブがそれらを収納した状態を保つ。書き込まれた後には、各画素は、本実施例では３〜７ボルトの“安定ウィンドウ”内の電位差を見る。この特徴は、図１に示される画素構造を、同一の印加電圧条件の下において、作動または緩和の既存状態のどちらかで安定させる。作動または緩和状態の何れかにある干渉変調器の各画素は本質的に、固定反射層及び可動反射層によって形成されたキャパシタであるので、ほぼ電力消費が無く、ヒステリシスウィンドウ内の電圧において、この安定状態を保持することができる。印加電位が固定されていれば、本質的に電流は画素内に流れない。
【００２１】
さらに以下に示されるように、典型的な応用では、画像フレームは、一組のデータ信号（各々が特定の電圧レベルを有する）を、第１番目の行の作動画素の所望の組に従った列電極の組を横切って送ることによって生成され得る。その後、行パルスが第１の行電極に印加されて、その組のデータ信号に対応する画素を作動させる。その後、その組のデータ信号は、第２の行の作動画素の所望の組に対応するために変更される。その後、パルスが第２の行電極に印加されて、データ信号に従って第２の行電極の適切な画素を作動させる。第１の行の画素は、第２の行のパルスによって影響されず、第１の行のパルスの間に設定された状態のままである。このことが、一続きの行全体に対して逐次的に反復されて、フレームを生成する。一般的に、秒毎の所望のフレーム数でこのプロセスを連続的に反復することによって、フレームがリフレッシュされ及び／又は新しい画像データに更新される。画像フレームを生成するために画素アレイの行電極及び列電極を駆動するプロトコルは、多種多様なものが使用可能である。
【００２２】
図４及び図５は、干渉変調気のアレイなどの電気機械装置のアレイを駆動する作動プロトコルとして考えられるものの一つを示す。図４は、図３に示されるヒステリシス特性を示す変調器に対して使用され得る列及び行の電圧レベルの組として考えられるものの一つを示す。図４の実施形態において（図５Ａも参照）、５又はそれ以上多くの可能な電圧は、特定の共通ラインをアドレス指定するために、共通ラインに沿って印加され得（種々の実施形態において、行又は列ラインの何れかであり得る）、少なくとも２つの可能な電圧は、現在アドレス指定されている共通ラインにデータを書き込むためにセグメントラインに沿って印加され得る。
【００２３】
開放電圧ＶＣＲＥＬが共通ラインに沿って印加されると、セグメントラインに沿って印加された電圧に関わらず、共通ラインに沿った全ての干渉変調器要素は、代わりに開放又は非作動状態と称される緩和状態に配される。開放電圧ＶＣＲＥＬ並びに高い及び低いセグメント電圧ＶＳＨ及びＶＳＬは、それに応じて選択される。特に、開放電圧ＶＣＲＥＬが共通ラインに沿って印加されると、高いセグメント電圧ＶＳＨ及び低いセグメント電圧ＶＳＬの両方が対応するセグメントラインに沿って印加されるとき、変調器にわたる電位差（代わりに画素電圧と称される）は、緩和ウィンドウ（図３を参照。開放ウィンドウとも称される）内にある。高い及び低いセグメント電圧の間の差は、セグメント電圧振幅とも称されるが、緩和ウィンドウの幅未満である。
【００２４】
高い保持電圧ＶＣＨＯＬＤ＿Ｈ又は低い保持電圧ＶＣＨＯＬＤ＿Ｌなどの保持電圧が共通ラインに印加されると、干渉変調器の状態は、一定のままである。ＶＣＨＯＬＤ＿Ｈ及びＶＣＨＯＬＤ＿Ｌは、それぞれ正及び負の保持電圧とも称され得る。緩和された変調器は、緩和位置のままであり、作動された変調器は、作動位置のままである。保持電圧は、共に高いセグメント電圧ＶＳＨ及び低いセグメント電圧ＶＳＬが対応するセグメントラインに沿って印加されると、画素電圧が干渉変調器の安定ウィンドウ内にあるように選択される。そのため、セグメント電圧振幅は、正及び負の安定ウィンドウの何れかの幅未満である。
【００２５】
高いアドレス電圧ＶＣＡＤＤ＿Ｈ又は低いアドレス電圧ＶＣＡＤＤ＿Ｌなどのアドレス電圧が共通ラインに印加されると、データは、それぞれのセグメントラインに沿ったセグメント電圧の印加によってその線に沿った変調器に選択的に書き込まれ得る。ＶＣＡＤＤ＿Ｈ及びＶＣＡＤＤ＿Ｌは、それぞれ正及び負のアドレス電圧とも称され得る。アドレス電圧が共通ラインに沿って印加されると、セグメント電圧の１つがセグメントラインに沿って印加されるとき、画素電圧が安定ウィンドウ内にあるが、他方が印加されるとき安定ウィンドウを越え、画素の作動を引き起こすように、アドレス電圧は選択される。作動を引き起こす特定のセグメント電圧は、使用されるアドレス電圧に依存して変化する。高いアドレス電圧ＶＣＡＤＤ＿Ｈが共通ラインに沿って印加されると、高いセグメント電圧ＶＳＨの印加は、変調器がその現在の位置のままであることを引き起こし、一方で、低いセグメント電圧ＶＳＬの印加は、変調器の作動を引き起こす。セグメント電圧の効果は、低いアドレス電圧ＶＣＡＤＤＪＬが印加されると、高いセグメント電圧ＶＳＨが変調器の作動を引き起こし、低いセグメント電圧ＶＳＬが変調の状態に何の影響も有しない状態で、反対である。
【００２６】
特定の実施形態において、高い又は低い保持電圧の一方のみ及びアドレス電圧が使用され得る。しかしながら、正及び負の両方の保持及びアドレス電圧を用いることは、書き込み手順の極性が変更されることを可能にし、単一の極性のみの書き込み動作の後に生じ得る電荷蓄積を抑制する。
【００２７】
図５Ｂは、図２の３×３アレイに印加される共通及びセグメント電圧信号を示すタイミング図であり、図５Ａに示される表示配置がもたらされ、ここで、作動変調器は非反射性であり、暗く示される。図５Ａに示されるフレームを書き込む前においては、画素はいずれの状態であってもよいが、図５Ｂのタイミング図において示される書き込み手順は、共通ラインをアドレス指定する前に所定の共通ラインにおける各々の変調器を解放する。
【００２８】
第１のラインタイム６０ａ中に、共通ライン１、２又は３の何れもアドレス指定されない。開放電圧７０は、共通ライン１に印加される。共通ライン２に印加された電圧は、高い保持電圧７２で始まり、開放電圧７０に移動する。低い保持電圧７６は、共通ライン３に沿って印加される。共通ライン１に沿った変調器（１、１）、（１、２）及び（１、３）は、第１のラインタイム６０ａの期間中に緩和状態のままであり、共通ライン２に沿った変調器（２、１）、（２、２）及び（２、３）は、緩和状態に移動し、共通ライン３に沿った変調器（３、１）、（３、２）及び（３、３）は、それらの以前の状態のままである。共通ライン１、２又は３の何れもラインタイム６０ａ中にアドレス指定されないので、セグメントライン１、２及び３に沿って印加されたセグメント電圧は、干渉変調器の状態に影響を与えない。
【００２９】
第２のラインタイム６０ｂ中に、共通ライン１の電圧は、高い保持電圧７２に移り、共通ライン１に沿った全ての変調器は、印加されたセグメント電圧にかかわらず緩和状態のままである。共通ライン２に沿った変調器は、緩和状態のままであり、共通ライン３に沿った変調器（３、１）、（３、２）及び（３、３）は、共通ライン３に沿った電圧が開放電圧７０に移ると、緩和する。
【００３０】
第３のラインタイム６０ｃ中に、共通ライン１は、共通ライン１に高いアドレス電圧７４を印加することによってアドレス指定される。低いセグメント電圧６４がこのアドレス電圧の印加中にセグメントライン１及び２に沿って印加されるので、変調器（１、１）及び（１，２）にわたる画素電圧は、変調器の正の安定ウィンドウより高くなり、変調器（１、１）及び（１、２）は作動する。高いセグメント電圧６２がセグメントライン３に沿って印加されるので、変調器（１、３）にわたる画素電圧は、変調器（１、１）及び（１、２）の画素電圧よりも小さく、変調器の正の安定ウィンドウ内にある。従って、変調器（１、３）は、緩和されたままである。またラインタイム６０ｃ中に、共通ライン２に沿った電圧は、低い保持電圧７６まで低下し、共通ライン３に沿った電圧は、緩和状態のままであり、共通ライン２及び３に沿った変調器を緩和状態のままにする。
【００３１】
第４のラインタイム６０ｄ中に、共通ライン１の電圧は、高い保持電圧７２にあり、共通ライン１に沿った変調器をそれぞれのアドレス指定された状態にされたままにする。共通ライン２は、ここで、低いアドレス電圧７８まで共通ライン２の電圧を低下することによってアドレス指定される。高いセグメント電圧６２がセグメントライン２に沿って印加されるので、変調器（２、２）にわたる画素電圧は、変調器の負の安定ウィンドウ以下であり、それによって変調器（２、２）が作動されることをもたらす。低いセグメント電圧６４がセグメントライン１及び３に沿って印加されるので、変調器（２、１）及び（２、３）は、緩和状態のままである。共通ライン３の電圧は、高い保持電圧７２まで増加し、それによって共通ライン３に沿った変調が緩和状態のままである。
【００３２】
最後に、第５のラインタイム６０ｅ中に、共通ライン１の電圧は、高い保持電圧７２のままであり、共通ライン２の電圧は、低い保持電圧のままであり、共通ライン１及び２に沿った変調器をそれぞれのアドレス指定された状態にされたままにする。共通ライン３の電圧は、共通ライン３に沿った変調器をアドレス指定するために高いアドレス電圧まで増加する。低いセグメント電圧６４がセグメントライン２及び３に印加されるので、セグメントライン１に沿って印加された高いセグメント電圧６２が、変調器（３、１）が緩和位置のままであることを引き起こす一方で、変調器（３、２）及び（３、３）は動作する。そのため、第５の保持タイム６０ｅの終わりに、３×３の画素アレイは、図５Ａに示される状態であり、他の共通ライン（示されない）に沿った変調器がアドレス指定されるときに生じ得るセグメント電圧の変化に関わらず、保持電圧が共通ラインに沿って印加される限りにおいてその状態にある。
【００３３】
図５Ｂのタイミング図において、所定の書き込み手順が高い保持電圧及びアドレス電圧、又は、低い保持電圧及びアドレス電圧の何れかの使用を含むことが見られ得る。高い又は低い保持電圧が印加されると、画素電圧は、所定の安定ウィンドウ内又は上のままであり、開放電圧が印加されるまで、緩和ウィンドウを通過しない。さらに、各々の変調器が、変調器をアドレス指定する前に書き込み手順の一部として緩和されるので、開放時間ではなくむしろ変調器の作動時間が必要なラインの時間を決定する。変調器の開放時間が作動時間より大きい実施形態において、開放電圧は、図５Ｂに示されるように、単一のラインの時間よりも長い間印加され得る。さらなる実施形態において、共通ライン及びセグメントラインに沿って印加された電圧は、作動の変化、及び、種々の色の変調器などの種々の変調器の開放電圧を捕えるために変化し得る。
【００３４】
図６Ａ及び図６Ｂは、表示装置４０の一実施形態を示すシステムブロック図である。表示装置４０は例えば携帯電話である。しかしながら、表示装置４０の同一の構成要素またはその僅かな変形体は、テレビや携帯型メディアプレーヤー等の多種多様な表示装置の実例にもなる。
【００３５】
表示装置４０は、ハウジング４１と、ディスプレイ３０と、アンテナ４３と、スピーカー４５と、入力装置４８と、マイク４６とを含む。ハウジング４１は、射出成形及び真空成形を含む、多種多様な製造方法のいずれかによって一般的には形成される。また、ハウジング４１は、多種多様な物質のいずれかから形成可能であり、プラスチック、金属、ガラス、ゴム、セラミック、それらの組み合わせが挙げられるが、これらに限定されない。一実施形態では、ハウジング４１は、取り外し可能部（図示されない）を含む。該取り外し可能部は、色の異なるまたは異なるロゴや画像やシンボルを含む他の取り外し可能部と交換可能である。
【００３６】
例示的な表示装置４０のディスプレイ３０は、多種多様なディスプレイのいずれかであり得、ここに記載されるような双安定性（ｂｉ−ｓｔａｂｌｅ）ディスプレイが含まれる。他の実施形態では、ディスプレイ３０は、上記のように、プラズマ、ＥＬ、ＯＬＥＤ、ＳＴＮ ＬＣＤ、ＴＦＴ ＬＣＤ等のフラットパネルディスプレイや、ＣＲＴや他のチューブデバイス等の非フラットパネルディスプレイを含む。しかしながら、本願の実施形態を説明するために、ディスプレイ３０は、本願で説明されるような干渉変調器ディスプレイを含む。
【００３７】
図６Ｂに、例示的な表示装置４０の一実施形態の構成要素を概略的に示す。図示されている例示的な表示装置４０は、ハウジング４１を含み、また、それに少なくとも部分的に封入される追加の構成要素を含むことができる。例えば、一実施形態では、例示的な表示装置４０は、送受信機４７に結合されているアンテナ４３を含むネットワークインターフェイス２７を備える。送受信機４７はプロセッサ２１に接続されていて、プロセッサ２１は調整ハードウェア５２に接続されている。調整ハードウェア５２は、信号を調整する（例えば信号をフィルタリングする）ように構成可能である。調整ハードウェア５２は、スピーカー４５及びマイク４６に接続されている。また、プロセッサ２１はまた、入力装置４８及びドライバ制御装置２９に接続されている。ドライバ制御装置２９は、フレームバッファ２８及びアレイドライバ２２に結合されている。アレイドライバ２２は、ディスプレイアレイ３０に結合されている。電源５０は、この特定の例示的な表示装置４０の構成に必要とされるような全ての構成要素に電力を供給する。
【００３８】
ネットワークインターフェイス２７は、アンテナ４３及び送受信機４７を含み、例示的な表示装置４０が、ネットワーク上の一つ以上の装置と通信できるようになっている。一実施形態では、ネットワークインターフェイス２７は、プロセッサ２１の要求を軽減するためにある程度の処理能力を有し得る。アンテナ４３は、信号の送受信用のアンテナのいずれかである。一実施形態では、アンテナは、ＩＥＥＥ８０２．１１（ａ）、（ｂ）または（ｇ）を含むＩＥＥＥ８０２．１１規格に準拠したＲＦ信号を送受信する。他の実施形態では、アンテナは、ＢＬＵＥＴＯＯＴＨ規格に準拠したＲＦ信号を送受信する。携帯電話の場合には、ＣＤＭＡ、ＧＳＭ（登録商標）、ＡＭＰＳ、Ｗ−ＣＤＭＡ等の無線携帯電話ネットワーク内で通信するために用いられる周知の信号を受信するようにアンテナが設計されている。送受信機４７は、アンテナ４３から受信した信号を前処理して、その後、信号がプロセッサ２１によって受信されて、更に処理されるようにし得る。また、送受信機４７は、プロセッサ２１から受信した信号も処理して、その後、信号が、アンテナ４３を介して例示的な表示装置４０から送信されるようにし得る。
【００３９】
代替的な一実施形態では、送受信機４７が、受信機に交換可能である。更に他の代替的な実施形態では、ネットワークインターフェイス２７が、プロセッサ２１に送信されるべき画像データを記憶することまたは発生させることが可能な画像ソースに交換可能である。例えば、画像ソースは、画像データを発生するソフトウェアモジュールや、画像データを含むデジタルビデオディスク（ＤＶＤ）やハードディスクドライブであり得る。
【００４０】
プロセッサ２１は一般的に、例示的な表示装置４０の動作全体を制御する。プロセッサ２１は、データ（ネットワークインターフェイス２７や画像ソースからの圧縮画像データ等）を受信し、そのデータを生の画像データに処理するか、または、生の画像データに容易に処理されるフォーマットに処理する。その後、プロセッサ２１は、記憶用のフレームバッファ２８にまたはドライバ制御装置２９に処理されたデータを送信する。生データは典型的に、画像内の各位置において画像特性を識別する情報を参照する。例えば、このような画像特性は、色、彩度、グレイスケールレベルを含み得る。
【００４１】
一実施形態では、プロセッサ２１は、例示的な表示装置４０の動作を制御するマイクロ制御装置、ＣＰＵ、または、論理ユニットを含む。調整ハードウェア５２は一般的に、スピーカー４５に信号を送信するための、また、マイク４６から信号を受信するためのアンプ及びフィルタを含む。調整ハードウェア５２は、例示的な表示装置４０内の個別の構成要素であってもよく、プロセッサ２１や他の構成要素に組み込まれたものであってもよい。
【００４２】
ドライバ制御装置２９は、プロセッサ２１が発生させた生の画像データを、プロセッサから直接、または、フレームバッファ２８から受信し、アレイドライバ２２に対する高速送信用に適切な生の画像データに再フォーマットする。特に、ドライバ制御装置２９は、生の画像データを、ラスタ状フォーマットを有するデータフローに再フォーマットして、データフローが、ディスプレイアレイ３０にわたる走査に適した時間オーダーを有するようになる。その後、ドライバ制御装置２９は、フォーマットされた情報をアレイドライバ２２に送信する。ＬＣＤ制御装置等のドライバ制御装置２９は、独立型の集積回路（ＩＣ，ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）としてシステムプロセッサ２１と関係していることが多いが、このような制御装置は多種多様な方法で実装可能である。このような制御装置は、ハードウェアとしてプロセッサ２１内に組み込み可能であるし、ソフトウェアとしてプロセッサ２１内に組み込み可能であるし、アレイドライバ２２と共にハードウェア内に完全に集積可能でもある。
【００４３】
典型的には、アレイドライバ２２は、ドライバ制御装置２９からフォーマットされた情報を受信し、ビデオデータを、波形の並列的な組に再フォーマットする。この波形の並列的な組は、ディスプレイの画素のｘ−ｙマトリクスによってもたらされる数百の（数千のこともある）リードに対して、一秒間に何度も印加される。
【００４４】
一実施形態では、ドライバ制御装置２９、アレイドライバ２２及びディスプレイアレイ３０は、ここに記載されるあらゆる種類のディスプレイに対しても適合するものである。例えば、一実施形態では、ドライバ制御装置２９は、従来のディスプレイ制御装置、または、双安定性ディスプレイ制御装置（例えば、干渉変調器制御装置）である。他の実施形態では、アレイドライバ２２は、従来のドライバ、または、双安定性ディスプレイドライバ（例えば、干渉変調器ディスプレイ）である。一実施形態では、ドライバ制御装置２９は、アレイドライバ２２と集積される。このような実施形態は、携帯電話、腕時計、他の小型ディスプレイ等の高集積システムにおいて一般的である。更に他の実施形態では、ディスプレイアレイ３０は、典型的なディスプレイアレイ、または、双安定性ディスプレイアレイ（例えば、干渉変調器のアレイを含むディスプレイ）である。
【００４５】
入力装置４８によって、使用者が例示的な表示装置４０の動作を制御することが可能になる。一実施形態では、入力装置４８は、キーパッド（ＱＷＥＲＴＹキーパッドや電話のキーパッド等）、ボタン、スイッチ、タッチスクリーン、感圧または感熱膜を含む。一実施形態では、マイク４６が、例示的な表示装置４０用の入力装置になる。マイク４６を用いて装置にデータを入力する場合には、例示的な表示装置４０の動作を制御するために、使用者によって音声命令が提供され得る。
【００４６】
電源５０は、当該分野で周知の多種多様なエネルギー貯蔵装置を含むことができる。例えば、一実施形態では、電源５０は、ニッケル・カドミウム電池やリチウムイオン電池等の充電可能な電池である。他の実施形態では、電源５０は、再生可能エネルギー源、キャパシタ、または、太陽電池であり、プラスチック太陽電池や太陽電池ペイントが挙げられる。他の実施形態では、電源５０は、壁コンセントから電力を供給されるように構成されている。
【００４７】
一部実施形態では、上述のように、電子ディスプレイシステム内の複数の位置に配置可能なドライバ制御装置に、プログラム可能性が備わっている。ある場合には、プログラム可能性は、アレイドライバ２２に備わっている。上述の最適化が、如何なる数のハードウェア及び／又はソフトウェア構成要素においても、また、多種多様な構成において実施可能である。
【００４８】
上述の原理に従って動作する干渉変調器の構造の詳細は、多種多様なものであり得る。例えば、図７Ａ〜図７Ｅは、可動反射層１４とその支持構造体の五つの異なる実施形態を示す。図７Ａは、図１の実施形態の断面図であり、金属物質のストリップ１４が、直交して延伸する支持体１８の上に堆積されている。図７Ｂでは、各々の干渉変調器の可動反射層１４が、正方形または長方形であり、テザー３２に対して、角でのみ支持体に取り付けられている。図７Ｃでは、可動反射層１４が、正方形または長方形であり、フレキシブル金属を含み得る変形可能層３４から懸架されている。変形可能層３４は、該変形可能層３４の周囲において、基板２０に直接的又は間接的に接続する。この接続は、ここで、支持ポストと称される。図７Ｄに示される実施形態は、支持ポストプラグ４２を有する。この支持ポストプラグの上に、変形可能層３４が横たわる。図７Ａ〜７Ｃのように、可動反射層１４はギャップ上に懸架されている。しかしながら、変形可能層３４と光学積層体１６との間のホールを充填することによって、変形可能層３４が支持ポストを形成してはいない。むしろ、支持ポストは、支持ポストプラグ４２を形成するために用いられる平坦化物質から形成される。図７Ｅに示される実施形態は、図７Ｄに示される実施形態をベースにしたものであるが、図７Ａ〜図７Ｃに示される実施形態、並びに、図示されていない追加の実施形態のいずれにおいても機能し得るものである。図７Ｅに示される実施形態では、金属又は他の導電性物質の追加的な層が用いられて、バス構造４４を形成している。これによって、信号が、干渉変調器の背面に沿ってルーティングすることが可能になり、基板２０上に形成しなければならなかった多数の電極を省略することが可能になる。
【００４９】
図７に示されるような実施形態では、干渉変調器は、直視型装置として機能し、画像は透明基板２０の前面から視られ、その反対側に変調器が配置されている。こうした実施形態では、反射層１４は、変形可能層３４を含む基板２０に対向する反射層の側において、干渉変調器の一部を光学的に遮蔽する。これによって、遮蔽された領域を、画像の質に悪影響を与えずに、構成及び動作させることが可能になる。例えば、このような遮蔽によって、変調器の光学的特性を変調器の電気機械的特性（アドレシングや該アドレシングの結果による移動等）から分離する性能を提供する図７Ｅのバス構造４４が可能になる。この分離可能な変調器の設計によって、変調器の電気機械的側面及び光学的側面用に用いられる構造設計及び物質が、互いに独立に選択され、また、機能することが可能になる。更に、図７Ｃ〜図７Ｅに示される実施形態は、反射層１４の光学的特性をその機械的特性から切り離すこと（このことは、変形可能層３４によって達成される）に因る追加的な利点を有する。これによって、光学的特性に関して、反射層１４に用いられる構造設計及び物質を最適化することが可能になり、また、所望の機械的特性に関して、変形可能層３４に用いられる構造設計及び物質を最適化することが可能になる。
【００５０】
本発明の実施形態のいくつかは、表示の更新装置及び方法に関連する。ある特定の実施形態において、ディスプレイの部分の更新を選択的に省略するための装置が提供される。ディスプレイにおいて消費される多量の電力は、ディスプレイの部分を更新する際に消費される。そのため、電力消費を低減するために、行なわれる更新の量を低減することが望まれ得る。しかしながら、使用者の視覚的実験における更新を省略することの効果を最小化することも望まれる。そのため、視覚的影響を最小化しながら、省略する更新を選択するスキームを使用することが望まれる。しかしながら、このようなスキームの実施がそれ自体電力や他の資源の使用を伴い得るので、省略される更新を特定するために使用される複雑性及び電力を最小化することが望まれ得る。一実施形態において、省略される更新を選択する際の複雑性及び電力使用を最小化するためのシステム及び方法が記載される。
【００５１】
図８Ａ、８Ｂ、8Ｃは、表示装置８６０における例示的な更新順序を示す。表示装置８６０は、図２のディスプレイアレイ３０と同様のものであり得る。表示装置８６０は、複数の共通ライン８６４及び複数のセグメントライン８６６を備える。共通ライン８６４及びセグメントライン８６６の交点は、干渉変調器を表す。以上に記載されるように、タイム８６１の第１の点において、特定の共通ライン８６２は、更新されるように予定されている。説明目的において、共通ライン８６２に書き込まれるデータは、表示データのユニットと称され得る。一実施形態において、表示データのユニットは、表示装置８６０の対応する部分の干渉変調器の目的とする状態の表現を含み得る。例えば、表示データのユニットは、共通ライン８６２に沿った干渉変調器が作動又は緩和であるかを示す複数の二進数を含み得る。他の実施形態において、表示データのユニットは、表示装置の８６０の複数の共通ライン、フレーム全体、単一の画素又は他の部分に対するデータに対応する。以上に記載されるように、表示データのユニットは、共通ライン８６２及びセグメントライン８６６に対する電圧の選択的な印加によって共通ライン８６２に書き込まれ得る。
【００５２】
第２のタイム８７０において、表示データの他のユニットは、図８Ｂに示されるように表示装置８６０の共通ライン８７２に書き込まれ得る。第３のタイム８８０において、表示データの他のユニットは、図８Ｃに示されるように、表示装置８６０の共通ライン８８２に書き込まれ得る。しかしながら、示されるように、共通ライン８８１は、更新されていない。以上に記載されるように、１つ又はそれ以上の理由によって共通ライン８８１を更新することが望まれないこともある。例えば、共通ライン８８１を更新しないことによって、更新工程で使用される電力が節約され得る。共通ライン８８１における更新された表示データが、共通ライン８８１に既に書き込まれた表示データと十分に類似又は同一である場合、共通ライン８８１の更新を省略することが許容され得る。この場合、共通ライン８８１の更新を省略することは、最終使用者に対して視覚的に知覚され得ず、電力を節約し得る。以下に記載されるように、一実施形態において、既に表示されている表示データと更新された表示データとの間の類似性を効率的に決定するためのシステム及び方法が提供される。
【００５３】
図９は、更新装置９００の実施形態を示すシステムブロック図である。更新装置９００は、図６Ｂの表示装置４０の部分に機能的に類似し得る。更新装置９００は、プロセッサ９０５、識別値メモリ９２０、及び、フレームバッファ９２５を備える。プロセッサ９０５は、識別値発生器９１０及び比較器９１５をさらに備える。プロセッサ９０５は、表示データのユニット９３０を受け取り、フレームバッファ９２５へ表示データのユニット９３０を選択的に書き込むように構成される。プロセッサは、識別値を識別値メモリ９２０から受け取り、識別値を識別値メモリ９２０に書き込むように構成される。識別値生成器９１０は、表示データのユニット９３０に対する識別値を生成し、その識別値を比較器９１５に提供するように構成される。比較器は、識別値生成器９１０及び識別値メモリ９２０から識別値を受け取るように構成される。
【００５４】
一側面において、プロセッサ９０５は、更新装置９００の要素間に情報の流れを向けるように構成される。特に、プロセッサは、新たに受け取った表示データのユニット９３０をフレームバッファ９２５に書き込むか否かを決定する。ここに記載されるように、一実施形態において、この決定は、少なくとも部分的に、受け取った表示データのユニット９３０に対する識別値及び以前に受け取った表示データのユニットに対する識別値に基づいて行なわれる。一実施形態において、プロセッサ９０５は、ＡＲＭ（登録商標）、Ｐｅｎｔｉｕｍ（登録商標）、８０５１、ＭＩＰＳ（登録商標）、Ｐｏｗｅｒ ＰＣ（登録商標）、ＡＬＰＨＡ（登録商標）等の汎用のシングルチップまたはマルチチップのマイクロプロセッサであり、または、デジタル信号プロセッサや、マイクロコントローラやプログラマブルゲートアレイ等の専用マイクロプロセッサであり得る。従来技術のように、プロセッサ９０５は、一つ以上のソフトウェアモジュールを実行するように構成され得る。
【００５５】
一側面において、識別値生成器９１０は、受け取った表示データのユニット９３０に対する識別値を生成するように構成される。ここで使用されるように、識別値は、表示データのユニットを識別するために使用される値を含み、それは、表示データのユニットから生成される。例えば、識別値発生器９１０は、ハッシュ関数を実施すための回路又はソフトウェアとして実装され得る。一実施形態において、ハッシュ関数は、巡回冗長検査（ＣＲＣ）関数であり得る。表示データのユニット９３０は、ＣＲＣ関数に対する入力として処理され、ＣＲＣ関数の出力は、識別値を考慮したものであり得る。ＣＲＣ関数を経た後に、表示データの異なるユニットが同一の識別値をもたらし得る一方で、このような不一致が、識別値発生器に対する入力の通常の範囲において稀に発生するように、ＣＲＣ関数に使用される特定のコードは選択され得る。ある特定の実施形態において、識別値発生器９１０は、１６ビットのＣＲＣとして実装され得る。そのため、表示データのユニット９３０の大きさに関わらず、識別値は、たった１６ビットの長さである。例えば、表示データのユニットが、表示データに値する単一の共通ラインに相当し、この共通ラインが１０２４個の画素のそれぞれの状態を表すための単一のビットを用いた１０２４個の画素を含む場合、識別値は、表示データのユニットにおける１０２４ビットから識別値における１６ビットまでのサイズの低下を表すだろう。これは、表示データの２つのユニットが同一であるか否かを決定するために必要なメモリ読み取り及び書き込みを大幅に低減する。一実施形態において、識別値発生器９１０は、算術論理演算ユニット又は他の論理回路としてハードウエハに実装され得る。代わりに、識別値発生器９１０は、ソフトウェアモジュール、又はプロセッサ９０５によって実行されるコンピューター命令として実装され得る。プロセッサ９０５の構成要素として示される一方で、識別値発生器９１０は、単体のユニットとして又は他のシステム要素の構成要素して、プロセッサ９０５と別個に実装され得る。
【００５６】
一実施形態において、比較器９１５は、表示データの異なるユニットに対する識別値を比較するように構成される。例えば、以前の更新中に、特定の共通ラインに対応する表示データの第１のユニットに対する識別値は、決定されているかもしれない。続いて、現在の更新中に、同一の共通ラインに対応する第２の表示データが受け取られ、表示データの第２のユニットに対する第２の識別値は決定され得る。比較器９１５は、第１及び第２の識別値を比較するように構成される。さらに以下に記載されるように、プロセッサ９０５は、表示データの第２のユニットを用いて特定の共通ラインを更新するか否かを決定するために、その比較の結果を使用し得る。一実施形態において、比較器９１５は、識別値メモリ９２０などの以前の更新中に生成した識別値を保持すように構成されたメモリから第１の識別値を受け取り得る。さらに、表示データの新たなユニットにおける識別値が生じると、比較器９１５は、識別値発生器９１０からの第２の識別値を受け取り得る。一実施形態において、発生器９１は、算術論理演算ユニット又は他の論理回路としてハードウエハに実装され得る。代わりに、比較器９１５は、ソフトウェアモジュール又はプロセッサ９０５によって実行されるコンピューター命令として実装され得る。プロセッサ９０５の構成要素として示される一方で、識別値発生器９１０は、単体のユニットとして又は他のシステム要素の構成要素して、プロセッサ９０５と別個に実装され得る。
【００５７】
フレームバッファ９２５は、図６Ｂのフレームバッファ２８と類似する。フレームバッファは、ディスプレイに書き込まれる表示データにユニットを保存する。一実施形態において、特定の共通ラインに対応する表示データのユニットが受け取られ、識別値が、以前に受け取られた特定の共通ラインにおける表示データのユニットの識別値と異なる場合、表示データのユニットがフレームバッファ９２５に書き込まれる。
【００５８】
識別値メモリ９２０は、表示データのユニットの識別値を保存するように構成されるメモリである。識別値は、新たに受け取った表示データのユニットがフレームバッファ９２６及びディスプレイに書き込まれるべきか否かを決定するために、識別値メモリ９２０から読み取られ得る。フレームバッファに書き込まれる表示データのユニットにおける識別値は、同様に識別値メモリ９２０に書き込まれ得る。識別値メモリ９２０は、１つ又はそれ以上の異なる保存技術を用いて実装され得る。さらに、識別値メモリは、プロセッサ９０５又はフレームバッファ９２５の構成要素として実装され得る。
【００５９】
図１０は、表示を更新する工程１０００の実施形態の流れ図である。工程１０００は、表示装置９００によって実施され得る。ブロック１００５において、表示データのユニットが得られる。以上に記載されるように、プロセッサ９０５は、表示データ９３０のユニットを受け取り得る。表示データ９３０のユニットは、図６Ｅの入力装置４８などの入力装置からもたらされ得る。表示データのユニットは、フレーム全体、１つ若しくはそれ以上の共通ライン、又はディスプレイの他の部分におけるデータに対応し得る。ブロック１０１０において、表示データのユニットにおける第１の識別値が得られる。一実施形態において、識別値発生器９１０は、第１の識別値を生成するために、表示データ９３０のユニットにおける動作を行なう。一実施形態において、この動作は、ハッシュ関数又はＣＲＣ関数であり得る。ブロック１０１５において、表示データの第２のユニットにおける識別値が得られる。一実施形態において、表示データの第１及び第２のユニットは、同一の共通ラインなどのディスプレイの同一部分に対応する。表示データの第２のユニットは、以前の更新中に受け取った表示データを表し、表示データの第１のユニットは、現在の更新中に受け取った表示データを表す。一実施形態において、第２の識別値は、識別値メモリ９２０からの第２の識別値を取り戻すことによって得られる。ブロック１０２０において、第１及び第２の識別値が比較される。一実施形態において、この比較は、比較器９１５によって行なわれる。
【００６０】
ブロック１０２５において、工程１０００の流れは、第１及び第２の識別値の比較に応答して分岐する。一実施形態において、等値（equivalence）は、比較動作である。他の実施形態において、差、ＸＯＲ、若しくは、他の論理又は数学的比較などの他の比較が使用され得る。第１及び第２の識別値が等価１０２５である場合（ＹＥＳ）、表示データの第１のユニットは、ブロック１０３０において記載されるように捨てられる。この廃棄は、プロセッサ９０５によって行なわれ得る。結果として、表示データの第１のユニットが対応するディスプレイの部分は、更新されないかもしれない。
【００６１】
代わりに、第１及び第２の識別値が等価１０２５ではない場合（ＮＯ）、表示データの第１のユニットは、ブロック１０３５において示されるようにフレームバッファに書き込まれる。一実施形態において、プロセッサ９０５は、フレームバッファ９２５に表示データのユニットを書き込み得る。ブロック１０４０において、第１の識別値１０４０は、識別値メモリに書き込まれる。一実施形態において、プロセッサ９０５は、識別値９２０に第１の識別値を書き込み得る。このように、第１の識別値は、表示データの更新されたユニットがディスプレイに書き込まれるべきか否かを決定するために後続の更新中に使用され得る。第１の識別値は、識別値メモリ９２０において第２の識別値に上書きし得る。ブロック１０４５において、表示データの第１のユニットは、ディスプレイに書き込まれ得る。一実施形態において、表示のこの実際の更新は、図２、６Ｂ及び８に関して以上に記載されたように達成され得る。
【００６２】
有利には、本システム及び方法は、表示データがディスプレイに書き込まれるべきか否かを決定するための、電力効率の良い方法を提供する。例えば、表示データのユニットの類似性を決定することが比較的小さな識別値を比較することによって達成され得る。さらに、フレームバッファと別個のメモリにこれらの値を保存することによって、フレームバッファに対する読み取り及び書き込みの回数が大幅に低減し得る。
【符号の説明】
【００６３】
１２ａ 干渉変調器
１２ｂ 干渉変調器
１４ 可動反射層
１４ａ 可動反射層
１４ｂ 可動反射層
１６ 光学積層体
１６ａ 光学積層体
１６ｂ 光学積層体
１８ ポスト
１９ ギャップ
２０ 透明基板
２１ プロセッサ
２２ アレイドライバ
２４ 行ドライバ回路
２６ 列ドライバ回路
２７ ネットワークインターフェイス
２８ 入力装置
２９ ドライバ制御装置
３０ ディスプレイアレイ
３２ テザー
３４ 変形可能層
４０ 表示装置
４１ ハウジング
４２ 支持ポストプラグ
４３ アンテナ
４４ バス構造
４５ スピーカー
４６ マイク
４７ 送受信機
４８ 入力装置
５０ 電源
５２ 調整ハードウェア
６０ａ ラインタイム
６０ｂ ラインタイム
６０ｃ ラインタイム
６０ｄ ラインタイム
６０ｅ ラインタイム
６２ セグメント電圧
６４ セグメント電圧
７０ 開放電圧
７２ 保持電圧
７４ アドレス電圧
７６ 保持電圧
７８ アドレス電圧
８６０ 表示装置
８６１ 第１のタイム
８６２ 共通ライン
８６４ 共通ライン
８６６ セグメントライン
８７０ 第２のタイム
８７２ 共通ライン
８８０ 第３のタイム
８８１ 共通ライン
８８２ 共通ライン
９００ 更新装置
９０５ プロセッサ
９１０ 識別値生成器
９１５ 比較器
９２０ 識別値メモリ
９２５ フレームバッファ
９３０ 表示データのユニット
【特許請求の範囲】
【請求項１】
表示データの第１のユニットに対応する第１の識別値を得る段階と、
表示データの第２のユニットに対応する第２の識別値を得る段階と、
前記第１及び第２の識別値を比較する段階と、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、
を含む、表示の更新方法。
【請求項２】
前記第１及び第２の識別値が等しくない場合、前記表示データの第１のユニットが書き込まれる、請求項１に記載の方法。
【請求項３】
前記第１及び第２の識別値が、ハッシュ値を含む、請求項１に記載の方法。
【請求項４】
前記第１及び第２の識別値が、巡回冗長検査コードを含む、請求項１に記載の方法。
【請求項５】
前記表示データの第１及び第２のユニットがそれぞれ、ディスプレイアレイのそれぞれのラインに対するデータに対応する、請求項１に記載の方法。
【請求項６】
少なくとも部分的に前記比較に基づいて前記表示データの第１のユニットを選択的に捨てる段階を含む、請求項１に記載の方法。
【請求項７】
前記第１及び第２の識別値が等しい場合、前記表示データの第１のユニットが捨てられる、請求項６に記載の方法。
【請求項８】
前記第２の識別値を得る段階が、１つ又はそれ以上の識別値を保存するメモリから前記第２の識別値を受け取る段階を含む、請求項１に記載の方法。
【請求項９】
前記第１の識別値を得る段階が、
前記表示データの第１のユニットを受け取る段階と、
少なくとも部分的に前記表示データの第２のユニットに基づいて前記第１の識別値を算出する段階と、
を含む、請求項１に記載の方法。
【請求項１０】
前記ディスプレイに前記表示データの第１のユニットを書き込む段階が、
フレームバッファに前記表示データの第１のユニットを書き込む段階と、
１つ又はそれ以上の識別値を保存するメモリに前記第１の識別値を書き込む段階と、
を含む、請求項１に記載の方法。
【請求項１１】
表示データの第１のユニットに対応する第１の識別値を得、
表示データの第２のユニットに対応する第２の識別値を得、
前記第１及び第２の識別値を比較し、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込むように構成されたプロセッサを備える、表示の更新装置。
【請求項１２】
表示データのそれぞれのユニットに対応する１つ又はそれ以上の識別値を保存するメモリであって、前記識別値が、前記表示データの対応するユニットより小さいデータを含むメモリと、
前記表示データの対応するユニットを保存するフレームバッファと、
を備える表示装置。
【請求項１３】
少なくとも部分的に表示データの第１のユニットに基づいて第１の識別値を生成するように構成された識別値生成器をさらに備える、請求項１２に記載の表示装置。
【請求項１４】
前記第１の識別値を前記メモリからの前記１つ又はそれ以上の識別値の１つと比較するように成された比較器をさらに備える、請求項１３に記載の表示装置。
【請求項１５】
前記表示データの対応するユニットを送るように構成された入力装置をさらに備える、請求項１２に記載の表示装置。
【請求項１６】
前記表示データの対応するユニットを表示するように構成されたディスプレイアレイをさらに備える、請求項１２に記載の表示装置。
【請求項１７】
前記ディスプレイアレイが、複数の干渉変調器を備える、請求項１６に記載の表示装置。
【請求項１８】
前記ディスプレイアレイに前記表示データの対応するユニットを書き込むように構成されたアレイドライバをさらに備える、請求項１６に記載の表示装置。
【請求項１９】
表示データの第１のユニットに対応する第１の識別値を得る手段と、
表示データの第２のユニットに対応する第２の識別値を得る手段と、
前記第１及び第２の識別値を比較する手段と、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む手段と、
を備える、表示の更新装置。
【請求項２０】
前記第１の識別値を得る手段、第２の識別値を得る手段、比較する手段、及び、選択的に書き込む手段の１つ又はそれ以上がプロセッサを備える、請求項１９に記載の装置。
【請求項２１】
前記比較する手段が比較器を備え、又は、前記選択的に書き込む手段が、前記ディスプレイに少なくとも前記表示データの第１のユニットを書き込むように構成されたアレイドライバを備える、請求項１９に記載の装置。
【請求項２２】
前記第１及び第２の識別値が等しくない場合、前記表示データの第１のユニットが書き込まれる、請求項１９に記載の装置。
【請求項２３】
前記第１及び第２の識別値が、ハッシュ値を含む、請求項１９に記載の装置。
【請求項２４】
前記第１及び第２の識別値が、巡回冗長検査コードを含む、請求項１９に記載の装置。
【請求項２５】
前記表示データの第１及び第２のユニットがそれぞれ、ディスプレイアレイのそれぞれのラインに対するデータに対応する、請求項１９に記載の装置。
【請求項２６】
少なくとも部分的に前記比較に基づいて前記表示データの第１のユニットを選択的に捨てる段階を含む、請求項１９に記載の装置。
【請求項２７】
前記第１及び第２の識別値が等しい場合、前記表示データの第１のユニットが捨てられる、請求項２６に記載の装置。
【請求項２８】
前記選択的に捨てる手段がプロセッサを備える、請求項２６に記載の装置。
【請求項２９】
前記第２の識別値を得る手段が、１つ又はそれ以上の識別値を保存するメモリから前記第２の識別値を受け取る手段をさらに備える、請求項１９に記載の装置。
【請求項３０】
前記第１の識別値を得る手段が、
前記表示データの第１のユニットを受け取る手段と、
少なくとも部分的に前記表示データの第２のユニットに基づいて前記第１の識別値を算出する手段と、
を備える、請求項１９に記載の装置。
【請求項３１】
表示データのそれぞれのユニットに対応する１つ又はそれ以上の識別値を保存する手段であって、前記識別値が、前記表示データの対応するユニット未満のデータを備える手段と、
前記表示データの対応するユニットをバッファリングする手段と、
をさらに備える、請求項１９に記載の装置。
【請求項３２】
前記ディスプレイに前記表示データの第１のユニットを選択的に書き込む手段が、
前記バッファリングする手段に前記表示データの第１のユニットを書き込む手段と、
前記保存する手段に前記第１の識別値を書き込む手段と、
を備える、請求項３１に記載の装置。
【請求項３３】
前記保存する手段がメモリを備え、前記バッファリングする手段が、前記表示データの対応するユニットに保存するように構成されるフレームバッファを備える、請求項３１に記載の装置。
【請求項３４】
前記ディスプレイが、複数の干渉変調器を含む、請求項１９に記載の表示装置。
【請求項３５】
その上にコンピューター実行可能命令が保存されているコンピューター読取可能媒体を備えるコンピュータープログラムプロダクトであって、装置によって実行された場合、
表示データの第１のユニットに対応する第１の識別値を得る段階と、
表示データの第２のユニットに対応する第２の識別値を得る段階と、
前記第１及び第２の識別値を比較する段階と、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、
を含む方法を、前記装置が行なうことをもたらすコンピュータープログラムプロダクト。
【請求項１】
表示データの第１のユニットに対応する第１の識別値を得る段階と、
表示データの第２のユニットに対応する第２の識別値を得る段階と、
前記第１及び第２の識別値を比較する段階と、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、
を含む、表示の更新方法。
【請求項２】
前記第１及び第２の識別値が等しくない場合、前記表示データの第１のユニットが書き込まれる、請求項１に記載の方法。
【請求項３】
前記第１及び第２の識別値が、ハッシュ値を含む、請求項１に記載の方法。
【請求項４】
前記第１及び第２の識別値が、巡回冗長検査コードを含む、請求項１に記載の方法。
【請求項５】
前記表示データの第１及び第２のユニットがそれぞれ、ディスプレイアレイのそれぞれのラインに対するデータに対応する、請求項１に記載の方法。
【請求項６】
少なくとも部分的に前記比較に基づいて前記表示データの第１のユニットを選択的に捨てる段階を含む、請求項１に記載の方法。
【請求項７】
前記第１及び第２の識別値が等しい場合、前記表示データの第１のユニットが捨てられる、請求項６に記載の方法。
【請求項８】
前記第２の識別値を得る段階が、１つ又はそれ以上の識別値を保存するメモリから前記第２の識別値を受け取る段階を含む、請求項１に記載の方法。
【請求項９】
前記第１の識別値を得る段階が、
前記表示データの第１のユニットを受け取る段階と、
少なくとも部分的に前記表示データの第２のユニットに基づいて前記第１の識別値を算出する段階と、
を含む、請求項１に記載の方法。
【請求項１０】
前記ディスプレイに前記表示データの第１のユニットを書き込む段階が、
フレームバッファに前記表示データの第１のユニットを書き込む段階と、
１つ又はそれ以上の識別値を保存するメモリに前記第１の識別値を書き込む段階と、
を含む、請求項１に記載の方法。
【請求項１１】
表示データの第１のユニットに対応する第１の識別値を得、
表示データの第２のユニットに対応する第２の識別値を得、
前記第１及び第２の識別値を比較し、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込むように構成されたプロセッサを備える、表示の更新装置。
【請求項１２】
表示データのそれぞれのユニットに対応する１つ又はそれ以上の識別値を保存するメモリであって、前記識別値が、前記表示データの対応するユニットより小さいデータを含むメモリと、
前記表示データの対応するユニットを保存するフレームバッファと、
を備える表示装置。
【請求項１３】
少なくとも部分的に表示データの第１のユニットに基づいて第１の識別値を生成するように構成された識別値生成器をさらに備える、請求項１２に記載の表示装置。
【請求項１４】
前記第１の識別値を前記メモリからの前記１つ又はそれ以上の識別値の１つと比較するように成された比較器をさらに備える、請求項１３に記載の表示装置。
【請求項１５】
前記表示データの対応するユニットを送るように構成された入力装置をさらに備える、請求項１２に記載の表示装置。
【請求項１６】
前記表示データの対応するユニットを表示するように構成されたディスプレイアレイをさらに備える、請求項１２に記載の表示装置。
【請求項１７】
前記ディスプレイアレイが、複数の干渉変調器を備える、請求項１６に記載の表示装置。
【請求項１８】
前記ディスプレイアレイに前記表示データの対応するユニットを書き込むように構成されたアレイドライバをさらに備える、請求項１６に記載の表示装置。
【請求項１９】
表示データの第１のユニットに対応する第１の識別値を得る手段と、
表示データの第２のユニットに対応する第２の識別値を得る手段と、
前記第１及び第２の識別値を比較する手段と、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む手段と、
を備える、表示の更新装置。
【請求項２０】
前記第１の識別値を得る手段、第２の識別値を得る手段、比較する手段、及び、選択的に書き込む手段の１つ又はそれ以上がプロセッサを備える、請求項１９に記載の装置。
【請求項２１】
前記比較する手段が比較器を備え、又は、前記選択的に書き込む手段が、前記ディスプレイに少なくとも前記表示データの第１のユニットを書き込むように構成されたアレイドライバを備える、請求項１９に記載の装置。
【請求項２２】
前記第１及び第２の識別値が等しくない場合、前記表示データの第１のユニットが書き込まれる、請求項１９に記載の装置。
【請求項２３】
前記第１及び第２の識別値が、ハッシュ値を含む、請求項１９に記載の装置。
【請求項２４】
前記第１及び第２の識別値が、巡回冗長検査コードを含む、請求項１９に記載の装置。
【請求項２５】
前記表示データの第１及び第２のユニットがそれぞれ、ディスプレイアレイのそれぞれのラインに対するデータに対応する、請求項１９に記載の装置。
【請求項２６】
少なくとも部分的に前記比較に基づいて前記表示データの第１のユニットを選択的に捨てる段階を含む、請求項１９に記載の装置。
【請求項２７】
前記第１及び第２の識別値が等しい場合、前記表示データの第１のユニットが捨てられる、請求項２６に記載の装置。
【請求項２８】
前記選択的に捨てる手段がプロセッサを備える、請求項２６に記載の装置。
【請求項２９】
前記第２の識別値を得る手段が、１つ又はそれ以上の識別値を保存するメモリから前記第２の識別値を受け取る手段をさらに備える、請求項１９に記載の装置。
【請求項３０】
前記第１の識別値を得る手段が、
前記表示データの第１のユニットを受け取る手段と、
少なくとも部分的に前記表示データの第２のユニットに基づいて前記第１の識別値を算出する手段と、
を備える、請求項１９に記載の装置。
【請求項３１】
表示データのそれぞれのユニットに対応する１つ又はそれ以上の識別値を保存する手段であって、前記識別値が、前記表示データの対応するユニット未満のデータを備える手段と、
前記表示データの対応するユニットをバッファリングする手段と、
をさらに備える、請求項１９に記載の装置。
【請求項３２】
前記ディスプレイに前記表示データの第１のユニットを選択的に書き込む手段が、
前記バッファリングする手段に前記表示データの第１のユニットを書き込む手段と、
前記保存する手段に前記第１の識別値を書き込む手段と、
を備える、請求項３１に記載の装置。
【請求項３３】
前記保存する手段がメモリを備え、前記バッファリングする手段が、前記表示データの対応するユニットに保存するように構成されるフレームバッファを備える、請求項３１に記載の装置。
【請求項３４】
前記ディスプレイが、複数の干渉変調器を含む、請求項１９に記載の表示装置。
【請求項３５】
その上にコンピューター実行可能命令が保存されているコンピューター読取可能媒体を備えるコンピュータープログラムプロダクトであって、装置によって実行された場合、
表示データの第１のユニットに対応する第１の識別値を得る段階と、
表示データの第２のユニットに対応する第２の識別値を得る段階と、
前記第１及び第２の識別値を比較する段階と、
少なくとも部分的に前記比較に基づいてディスプレイに前記表示データの第１のユニットを選択的に書き込む段階と、
を含む方法を、前記装置が行なうことをもたらすコンピュータープログラムプロダクト。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図６Ａ】
【図６Ｂ】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図８Ａ】
【図８Ｂ】
【図８Ｃ】
【図９】
【図１０】
【公表番号】特表２０１３−５１６６５３（Ｐ２０１３−５１６６５３Ａ）
【公表日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１２−５４８０１９（Ｐ２０１２−５４８０１９）
【出願日】平成２２年１２月１５日（２０１０．１２．１５）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０６０５９４
【国際公開番号】ＷＯ２０１１／０８４５３３
【国際公開日】平成２３年７月１４日（２０１１．７．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
２．ＷＣＤＭＡ
【出願人】（５０８０９５３３７）クォルコム・メムズ・テクノロジーズ・インコーポレーテッド (133)
【Ｆターム（参考）】
【公表日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２２年１２月１５日（２０１０．１２．１５）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０６０５９４
【国際公開番号】ＷＯ２０１１／０８４５３３
【国際公開日】平成２３年７月１４日（２０１１．７．１４）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＢＬＵＥＴＯＯＴＨ
２．ＷＣＤＭＡ
【出願人】（５０８０９５３３７）クォルコム・メムズ・テクノロジーズ・インコーポレーテッド (133)
【Ｆターム（参考）】
[ Back to top ]