計算機システム
【課題】 メモリなどから発生するＥＭＩノイズによる影響を低コストで低減する。
【解決手段】 計算機システムは、電子装置と記憶装置とがシリアルＡＴＡなどの通信路Ｌを介して接続された構成からなる。記憶装置には、メモリ１１、およびハードディスクドライブ１２が設けられている。メモリ１１は、揮発性の半導体メモリなどからなり、データやプログラムなどを記憶するとともに、ハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を有する。メモリ１１をアクセスする際には、ＣＰＵから出力されたメモリアドレスを、ハードディスクドライブ１２の持つアドレス空間（ＬＢＡ）に変換する。記憶装置のＬＢＡ分類制御部９は、そのＬＢＡから、メモリ１１へのアクセスであることを判断し、ＬＢＡが指すメモリ１１のメモリ領域にあるデータを直接アクセスして読み出す。
【解決手段】 計算機システムは、電子装置と記憶装置とがシリアルＡＴＡなどの通信路Ｌを介して接続された構成からなる。記憶装置には、メモリ１１、およびハードディスクドライブ１２が設けられている。メモリ１１は、揮発性の半導体メモリなどからなり、データやプログラムなどを記憶するとともに、ハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を有する。メモリ１１をアクセスする際には、ＣＰＵから出力されたメモリアドレスを、ハードディスクドライブ１２の持つアドレス空間（ＬＢＡ）に変換する。記憶装置のＬＢＡ分類制御部９は、そのＬＢＡから、メモリ１１へのアクセスであることを判断し、ＬＢＡが指すメモリ１１のメモリ領域にあるデータを直接アクセスして読み出す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、計算機システムにおけるノイズ対策技術に関し、特に、メモリなどの高速動作により発生するノイズ抑制に適用して有効な技術に関するものである。
【背景技術】
【０００２】
パーソナルコンピュータなどに内蔵されたハードディスクドライブ（ＨＤＤ）などには、ＡＴＡインタフェースが広く用いられている。このＡＴＡインタフェースにおいては、近年のハードディスクドライブの大容量化に伴い、伝送速度を向上させるためにシリアルＡＴＡが主流になりつつある。
【０００３】
このシリアルＡＴＡは、ハードディスクドライブやＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ドライブなどの各記憶装置をパーソナルコンピュータなどのホストコントローラに対して１対１で接続し、情報を１本の伝送路を用いて１ビットずつ伝送する。
【０００４】
通常、パーソナルコンピュータなどの電子機器において、制御装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）は、ＨＤＤ制御装置（たとえば、Ｕｌｔｌａ ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）装置など）を介してハードディスクドライブに接続されている。ハードディスクドライブとＨＤＤ制御装置とは、前述したシリアルＡＴＡなどの通信路を経由して接続されている。
【０００５】
また、パーソナルコンピュータは、制御装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が直接アクセスすることができるメモリを備えており、このメモリは、制御装置からメモリコントローラを経て接続されている。
【０００６】
これらメモリコントローラ、およびメモリは、制御装置や拡張スロットなどの基本的な電子部品が搭載されるメインボード上にそれぞれ搭載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記のようなメモリ、およびハードディスクドライブの接続技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
すなわち、メモリは、該メモリの高速動作に合わせた高速クロックを使う必要が生じ、メモリコントローラとの間で高速伝送が必要となるが、この高速伝送によってメモリコントローラやメモリなどを搭載するメインボードから電磁放射ノイズ、いわゆるＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズなどが放射されることになる。
【０００９】
ＥＭＩノイズは、電子機器に悪影響を与えることから、厳しく規格などによって規制されることになるが、該ＥＭＩノイズを低減するために、たとえば、ハードディスクドライブにシールドを設けるなどの対策が行われており、これにより、電子機器のコスト増加、および重量増加などを招いてしまうという問題がある。また、結果として、電子機器の使用後における廃棄物の増加をもたらしている。
【００１０】
本発明の目的は、メモリなどから発生するＥＭＩノイズによる影響を、低コストで低減することのできる計算機システムを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明は、プログラムによる演算を行う計算機と、該計算機に通信路を介して外部接続され、該計算機によって動作制御される記憶装置とを有した計算機システムであって、該記憶装置は、計算機におけるデータやプログラムを記憶する半導体メモリと、該半導体メモリよりも低速で動作する補助記憶装置とを備えたものである。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
【００１５】
本発明は、前記補助記憶装置がハードディスクドライブよりなるものである。
【００１６】
また、本発明は、前記計算機が、半導体メモリのアクセス時に要求されたメモリアドレスを補助記憶装置のアクセス単位であるＬＢＡ（Ｌｏｇｉｃａｌ Ｂｌｏｃｋｉｎｇ Ａｄｄｒｅｓｓ）に変換するアドレス／ＬＢＡ変換部を備え、前記記憶装置は、アドレス／ＬＢＡ変換部が変換したＬＢＡが、半導体メモリの領域であるか、補助記憶装置の領域であるかを解析し、該当する領域にアクセスし、その要求を実行するＬＢＡ分類制御部を備えたものである。
【００１７】
さらに、本発明は、前記半導体メモリが、補助記憶装置における一時記憶バッファ、もしくはキャッシュメモリ機能を有するものである。
【００１８】
また、本発明は、計算機と記憶装置とを接続する通信路が、シリアルＡＴＡよりなるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
（１）計算機におけるノイズ対策を軽減することができるので、計算機システムの信頼性を確保しながらコストダウンを図ることができる。
【００２１】
（２）また、半導体メモリに、補助記憶装置における一時記憶バッファ、もしくはキャッシュメモリ機能を備えることにより、計算機システムにおける部品点数を削減することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
図１は、本発明の一実施の形態による計算機システムの全体構成を示すブロック図、図２は、図１の計算機システムに設けられた電子装置の構成を示すブロック図、図３は、図１の計算機システムに設けられた記憶装置の構成を示すブロック図、図４は、図１の計算機システムにおける通信路上のアドレスマップの一例を示す説明図である。
【００２４】
本実施の形態において、計算機システム１は、たとえば、パーソナルコンピュータなどシステムからなる。計算機システム１は、図１に示すように、電子装置（計算機）２、および記憶装置３から構成されており、電子装置２と記憶装置３とは、シリアルＡＴＡなどの通信路Ｌを介して接続されている。
【００２５】
電子装置２は、図２に示すように、ＣＰＵ４、メモリコントローラ５、アドレス／ＬＢＡ変換部６、およびＨＤＤ制御装置７などから構成されている。
【００２６】
ＣＰＵ４は、計算機システム１におけるすべての制御を司る。ＣＰＵ４には、メモリコントローラ５が接続されており、該メモリコントローラ５には、アドレス／ＬＢＡ変換部６が接続されている。
【００２７】
これらメモリコントローラ５、およびアドレス／ＬＢＡ変換部６は、ＦＳＢ（Ｆｒｏｎｔ Ｓｉｄｅ Ｂｕｓ）を介して、ＣＰＵ４に接続されるノースブリッジに設けられている。また、ＣＰＵ４には、ＨＤＤ制御装置７が接続されている。ＨＤＤ制御装置７は、ＰＣＩバスを介してノースブリッジに接続されるサウスブリッジに設けられている。
【００２８】
メモリコントローラ５は、メモリ（半導体メモリ）１１（図３）へのアクセス要求があると、要求されたメモリアドレスに基づいて、該メモリ１１のどのＬＢＡに対応するかを算出し、該メモリ１１におけるアクセス制御を司る。
【００２９】
アドレス／ＬＢＡ変換部６は、メモリコントローラ５のもつアドレス空間（たとえば、１Ｇバイト）を５１２バイト単位のＬＢＡに変換する。ＨＤＤ制御装置７は、ＣＰＵ４から出力されるＬＢＡ、またはアドレス／ＬＢＡ変換部６によって変換されたＬＢＡを受け取り、記憶装置３に対してＬＢＡで要求を発行する。
【００３０】
記憶装置３は、図３に示すように、シリアルＡＴＡインタフェース８、ＬＢＡ分類制御部９、制御装置１０、メモリ１１、およびハードディスクドライブ（補助記憶装置）１２などから構成されている。
【００３１】
記憶装置３におけるシリアルＡＴＡインタフェース８には、シリアルＡＴＡなどの通信路Ｌを介してＨＤＤ制御装置７が接続されている。シリアルＡＴＡインタフェース８には、ＬＢＡ分類制御部９が接続されている。ＬＢＡ分類制御部９には、制御装置１０が接続されており、該制御装置１０には、メモリ１１、ならびにハードディスクドライブ１２がそれぞれ接続されている。
【００３２】
また、ハードディスクドライブ１２は、円盤状の記憶面（ディスク）とヘッドからなるリードライトヘッド１３、該リードライトヘッド１３からのデータ送受信を行うリードチャネル１４、ならびにリードライトヘッド１３における回転動作、ヘッド位置制御動作などを行うモータドライブ１５から構成されている。
【００３３】
また、メモリ１１は、揮発性の半導体メモリなどからなり、データやプログラムなどを記憶するとともに、ハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を有する。これらメモリ１１、およびハードディスクドライブ１２は、制御装置１０によって制御が行われる。
【００３４】
このように、ハードディスクドライブ１２にメモリ１１を設けることによって、該メモリ１１が発生するＥＭＩノイズなどの影響を低減することができるので、電子装置２におけるノイズ対策のコストを大幅に削減することができる。
【００３５】
ＬＢＡ分類制御部９は、シリアルＡＴＡインタフェース８を介して入力されるＬＢＡが、メモリ１１のメモリ領域であるか、ハードディスクドライブ１２のメモリ領域であるかを解析し、メモリ１１、またはハードディスクドライブ１２に要求されたアクセス制御を行う。
【００３６】
次に、本実施の形態による計算機システム１の動作について説明する。
【００３７】
始めに、メモリ１１におけるデータの読み出し動作について説明する。
【００３８】
まず、ＣＰＵ４から、メモリコントローラ５に読み出し要求があると、アドレス／ＬＢＡ変換部６は、ＣＰＵ４から出力されたメモリアドレス（メモリコントローラ５におけるアドレス空間）を、ハードディスクドライブ１２の持つアドレス空間に変換し、読み出し要求とともにＨＤＤ制御装置７を介して出力される。
【００３９】
ここで、ＨＤＤ制御装置７から出力される通信路Ｌ上におけるアドレスマップについて、図４の説明図を用いて説明する。
【００４０】
ＬＢＡ空間は、規格上４８ビットに定義されているが、非常に広大な空間であるために、すべてを使用できない量に相当している。そのために、通常では、２８ビット空間＝１３７Ｇバイトを１ビット拡大した２９ビットとしている。
【００４１】
そして、ＬＢＡ空間の２９ビットのうち、ハードディスクドライブ１２のアドレス空間を０−２８ビットまでとし（１３７Ｇバイト）、メモリ１１がアクセスするアドレス空間を２９ビット目が１から始まる次の１３７Ｇバイトを割り当てる。
【００４２】
この取り決めによって、メモリ１１へのアクセスであるか、ハードディスクドライブ１２へのアクセスであるかを容易に判定することができる。
【００４３】
続いて、通信路Ｌを介してＨＤＤ制御装置７から出力された読み出しコマンド、および読み出したいＬＢＡが記憶装置３に入力されると、該記憶装置３のＬＢＡ分類制御部９は、入力されたＬＢＡから、メモリ１１へのアクセスであるか、ハードディスクドライブ１２へのアクセスであるかを判断する。
【００４４】
ここでは、ＬＢＡがメモリ１１へのアクセスであるので、該ＬＢＡが指すメモリ１１のメモリ領域にあるデータ（たとえば、１セクタ分＝５１２バイト）を直接アクセスして読み出し、続いて、読み出したデータを電子装置２に出力する。
【００４５】
次に、ハードディスクドライブ１２におけるデータの読み出し動作について説明する。
【００４６】
まず、ＣＰＵ４からの読み出し要求に対して、ＨＤＤ制御装置７は、ハードディスクドライブ１２への読み出しコマンド、およびおよび読み出したいＬＢＡを通信路Ｌを介して記憶装置３に出力する。
【００４７】
記憶装置３のＬＢＡ分類制御部９は、入力されたＬＢＡから、ハードディスクドライブ１２へのアクセスであることを判断し、該ＬＢＡが指すハードディスクドライブ１２のメモリ領域にあるデータをアクセスして読み出し、その読み出したデータを電子装置２に出力する。
【００４８】
このとき、先読みしたデータキャッシュ領域に該当するセクタデータがあるかを検出し、メモリ１１内に存在した場合にはハードディスクドライブ１２へのアクセスは実施せずメモリ１１から直接データを読み出し、電子装置２に出力する。
【００４９】
それにより、本実施の形態によれば、高速動作を行うメモリ１１を外部接続することによって、電子装置２を小型化することができる。
【００５０】
また、電子装置２へのＥＭＩノイズなどの影響を大幅に低減することが可能となり、該電子装置２におけるノイズ対策などのコストを小さくすることできる。
【００５１】
さらに、メモリ１１にハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を備えることにより、該ハードディスクドライブ１２に一時記憶バッファ、またはキャッシュメモリなどのメモリ部品が不要となり、計算機システム１における部品点数を削減することができ、計算機システムのコストダウンを図ることができる。
【００５２】
また、ハードディスクドライブ１２においては、複数のアクセスコマンドが送られてきた場合、該ハードディスクドライブ１２のディスクが機械的に回転しており、該当データがヘッド位置にくるまでの無駄時間を少なくするために、複数のコマンドを解析し、回転順路に最適化したアクセスができるようにコマンドの並べ替えを実施することになるが、この機能をより強化することによって、メモリ１１へのアクセスに対して高速に応答することのできるコマンドの並べ替えを実施するようにしてもよい。
【００５３】
これは、ＬＢＡにおいて、アクセス先をメモリ１１、またはハードディスクドライブ１２のいずれかで分離した後に、コマンドキューも分離して設置し、メモリ１１のアクセスコマンドの際にメモリアクセスキューの処理を優先することによって実現することができる。
【００５４】
さらに、電子装置２（図２）に新たな複数のメモリを備え、該メモリを記憶装置３（図３）に備えられたメモリ１１と分離し、用途毎に利用形態を変える構成としてもよい。
【００５５】
それにより、電子装置２におけるメモリアクセスの遅延時間を低減することができる。
【００５６】
また、電子装置２に存在するデータへのアクセスについては、事前に発行するアルゴリズム（プリフェッチ）を採用することによって、レイテンシの増加を最小限にとどめることができる。
【００５７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５８】
たとえば、前記実施の形態では、ハードディスクドライブの領域とメモリの領域とをＬＢＡ空間によって区分する構成としたが、パーティションによって分割するようにしてもよい。
【００５９】
また、ハードディスクドライブに電源保持機能（たとえば、バッテリやキャパシタなど）を備え、電源瞬断や電源停止時に、メモリのデータをハードディスクドライブに記録する構成としてもよい。
【００６０】
それにより、高価な電源ユニットなどを装着しなくとも、データを失う可能性を大幅に減らすことが可能となる。
【００６１】
たとえば、前記実施の形態では、パーソナルコンピュータなどの計算機システムについて記載したが、音楽用サーバ、家庭用ＮＡＳ（Ｎｅｔｗｏｒｋ Ｓｔｏｒａｇｅ Ｓｙｓｔｅｍ）、ＨＤＤレコーダ、および自動車用音楽ビジュアル再生機などの情報記録再生装置に本発明を用いることによっても有効な効果を得ることができる。
【産業上の利用可能性】
【００６２】
本発明の計算機システムは、信頼性を損なうことなくＥＭＩノイズ対策によるコストを低減する技術に適している。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施の形態による計算機システムの全体構成を示すブロック図である。
【図２】図１の計算機システムに設けられた電子装置の構成を示すブロック図である。
【図３】図１の計算機システムに設けられた記憶装置の構成を示すブロック図である。
【図４】図１の計算機システムにおける通信路上のアドレスマップの一例を示す説明図である。
【符号の説明】
【００６４】
１ 計算機システム
２ 電子装置（計算機）
３ 記憶装置
４ ＣＰＵ
５ メモリコントローラ
６ アドレス／ＬＢＡ変換部
７ ＨＤＤ制御装置
８ シリアルＡＴＡインタフェース
９ ＬＢＡ分類制御部
１０ 制御装置
１１ メモリ（半導体メモリ）
１２ ハードディスクドライブ（補助記憶装置）
１３ リードライトヘッド
１４ リードチャネル
１５ モータドライブ
Ｌ 通信路
【技術分野】
【０００１】
本発明は、計算機システムにおけるノイズ対策技術に関し、特に、メモリなどの高速動作により発生するノイズ抑制に適用して有効な技術に関するものである。
【背景技術】
【０００２】
パーソナルコンピュータなどに内蔵されたハードディスクドライブ（ＨＤＤ）などには、ＡＴＡインタフェースが広く用いられている。このＡＴＡインタフェースにおいては、近年のハードディスクドライブの大容量化に伴い、伝送速度を向上させるためにシリアルＡＴＡが主流になりつつある。
【０００３】
このシリアルＡＴＡは、ハードディスクドライブやＤＶＤ−ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ−Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ドライブなどの各記憶装置をパーソナルコンピュータなどのホストコントローラに対して１対１で接続し、情報を１本の伝送路を用いて１ビットずつ伝送する。
【０００４】
通常、パーソナルコンピュータなどの電子機器において、制御装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）は、ＨＤＤ制御装置（たとえば、Ｕｌｔｌａ ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）装置など）を介してハードディスクドライブに接続されている。ハードディスクドライブとＨＤＤ制御装置とは、前述したシリアルＡＴＡなどの通信路を経由して接続されている。
【０００５】
また、パーソナルコンピュータは、制御装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）が直接アクセスすることができるメモリを備えており、このメモリは、制御装置からメモリコントローラを経て接続されている。
【０００６】
これらメモリコントローラ、およびメモリは、制御装置や拡張スロットなどの基本的な電子部品が搭載されるメインボード上にそれぞれ搭載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記のようなメモリ、およびハードディスクドライブの接続技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
すなわち、メモリは、該メモリの高速動作に合わせた高速クロックを使う必要が生じ、メモリコントローラとの間で高速伝送が必要となるが、この高速伝送によってメモリコントローラやメモリなどを搭載するメインボードから電磁放射ノイズ、いわゆるＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）ノイズなどが放射されることになる。
【０００９】
ＥＭＩノイズは、電子機器に悪影響を与えることから、厳しく規格などによって規制されることになるが、該ＥＭＩノイズを低減するために、たとえば、ハードディスクドライブにシールドを設けるなどの対策が行われており、これにより、電子機器のコスト増加、および重量増加などを招いてしまうという問題がある。また、結果として、電子機器の使用後における廃棄物の増加をもたらしている。
【００１０】
本発明の目的は、メモリなどから発生するＥＭＩノイズによる影響を、低コストで低減することのできる計算機システムを提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明は、プログラムによる演算を行う計算機と、該計算機に通信路を介して外部接続され、該計算機によって動作制御される記憶装置とを有した計算機システムであって、該記憶装置は、計算機におけるデータやプログラムを記憶する半導体メモリと、該半導体メモリよりも低速で動作する補助記憶装置とを備えたものである。
【００１４】
また、本願のその他の発明の概要を簡単に示す。
【００１５】
本発明は、前記補助記憶装置がハードディスクドライブよりなるものである。
【００１６】
また、本発明は、前記計算機が、半導体メモリのアクセス時に要求されたメモリアドレスを補助記憶装置のアクセス単位であるＬＢＡ（Ｌｏｇｉｃａｌ Ｂｌｏｃｋｉｎｇ Ａｄｄｒｅｓｓ）に変換するアドレス／ＬＢＡ変換部を備え、前記記憶装置は、アドレス／ＬＢＡ変換部が変換したＬＢＡが、半導体メモリの領域であるか、補助記憶装置の領域であるかを解析し、該当する領域にアクセスし、その要求を実行するＬＢＡ分類制御部を備えたものである。
【００１７】
さらに、本発明は、前記半導体メモリが、補助記憶装置における一時記憶バッファ、もしくはキャッシュメモリ機能を有するものである。
【００１８】
また、本発明は、計算機と記憶装置とを接続する通信路が、シリアルＡＴＡよりなるものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
（１）計算機におけるノイズ対策を軽減することができるので、計算機システムの信頼性を確保しながらコストダウンを図ることができる。
【００２１】
（２）また、半導体メモリに、補助記憶装置における一時記憶バッファ、もしくはキャッシュメモリ機能を備えることにより、計算機システムにおける部品点数を削減することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２３】
図１は、本発明の一実施の形態による計算機システムの全体構成を示すブロック図、図２は、図１の計算機システムに設けられた電子装置の構成を示すブロック図、図３は、図１の計算機システムに設けられた記憶装置の構成を示すブロック図、図４は、図１の計算機システムにおける通信路上のアドレスマップの一例を示す説明図である。
【００２４】
本実施の形態において、計算機システム１は、たとえば、パーソナルコンピュータなどシステムからなる。計算機システム１は、図１に示すように、電子装置（計算機）２、および記憶装置３から構成されており、電子装置２と記憶装置３とは、シリアルＡＴＡなどの通信路Ｌを介して接続されている。
【００２５】
電子装置２は、図２に示すように、ＣＰＵ４、メモリコントローラ５、アドレス／ＬＢＡ変換部６、およびＨＤＤ制御装置７などから構成されている。
【００２６】
ＣＰＵ４は、計算機システム１におけるすべての制御を司る。ＣＰＵ４には、メモリコントローラ５が接続されており、該メモリコントローラ５には、アドレス／ＬＢＡ変換部６が接続されている。
【００２７】
これらメモリコントローラ５、およびアドレス／ＬＢＡ変換部６は、ＦＳＢ（Ｆｒｏｎｔ Ｓｉｄｅ Ｂｕｓ）を介して、ＣＰＵ４に接続されるノースブリッジに設けられている。また、ＣＰＵ４には、ＨＤＤ制御装置７が接続されている。ＨＤＤ制御装置７は、ＰＣＩバスを介してノースブリッジに接続されるサウスブリッジに設けられている。
【００２８】
メモリコントローラ５は、メモリ（半導体メモリ）１１（図３）へのアクセス要求があると、要求されたメモリアドレスに基づいて、該メモリ１１のどのＬＢＡに対応するかを算出し、該メモリ１１におけるアクセス制御を司る。
【００２９】
アドレス／ＬＢＡ変換部６は、メモリコントローラ５のもつアドレス空間（たとえば、１Ｇバイト）を５１２バイト単位のＬＢＡに変換する。ＨＤＤ制御装置７は、ＣＰＵ４から出力されるＬＢＡ、またはアドレス／ＬＢＡ変換部６によって変換されたＬＢＡを受け取り、記憶装置３に対してＬＢＡで要求を発行する。
【００３０】
記憶装置３は、図３に示すように、シリアルＡＴＡインタフェース８、ＬＢＡ分類制御部９、制御装置１０、メモリ１１、およびハードディスクドライブ（補助記憶装置）１２などから構成されている。
【００３１】
記憶装置３におけるシリアルＡＴＡインタフェース８には、シリアルＡＴＡなどの通信路Ｌを介してＨＤＤ制御装置７が接続されている。シリアルＡＴＡインタフェース８には、ＬＢＡ分類制御部９が接続されている。ＬＢＡ分類制御部９には、制御装置１０が接続されており、該制御装置１０には、メモリ１１、ならびにハードディスクドライブ１２がそれぞれ接続されている。
【００３２】
また、ハードディスクドライブ１２は、円盤状の記憶面（ディスク）とヘッドからなるリードライトヘッド１３、該リードライトヘッド１３からのデータ送受信を行うリードチャネル１４、ならびにリードライトヘッド１３における回転動作、ヘッド位置制御動作などを行うモータドライブ１５から構成されている。
【００３３】
また、メモリ１１は、揮発性の半導体メモリなどからなり、データやプログラムなどを記憶するとともに、ハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を有する。これらメモリ１１、およびハードディスクドライブ１２は、制御装置１０によって制御が行われる。
【００３４】
このように、ハードディスクドライブ１２にメモリ１１を設けることによって、該メモリ１１が発生するＥＭＩノイズなどの影響を低減することができるので、電子装置２におけるノイズ対策のコストを大幅に削減することができる。
【００３５】
ＬＢＡ分類制御部９は、シリアルＡＴＡインタフェース８を介して入力されるＬＢＡが、メモリ１１のメモリ領域であるか、ハードディスクドライブ１２のメモリ領域であるかを解析し、メモリ１１、またはハードディスクドライブ１２に要求されたアクセス制御を行う。
【００３６】
次に、本実施の形態による計算機システム１の動作について説明する。
【００３７】
始めに、メモリ１１におけるデータの読み出し動作について説明する。
【００３８】
まず、ＣＰＵ４から、メモリコントローラ５に読み出し要求があると、アドレス／ＬＢＡ変換部６は、ＣＰＵ４から出力されたメモリアドレス（メモリコントローラ５におけるアドレス空間）を、ハードディスクドライブ１２の持つアドレス空間に変換し、読み出し要求とともにＨＤＤ制御装置７を介して出力される。
【００３９】
ここで、ＨＤＤ制御装置７から出力される通信路Ｌ上におけるアドレスマップについて、図４の説明図を用いて説明する。
【００４０】
ＬＢＡ空間は、規格上４８ビットに定義されているが、非常に広大な空間であるために、すべてを使用できない量に相当している。そのために、通常では、２８ビット空間＝１３７Ｇバイトを１ビット拡大した２９ビットとしている。
【００４１】
そして、ＬＢＡ空間の２９ビットのうち、ハードディスクドライブ１２のアドレス空間を０−２８ビットまでとし（１３７Ｇバイト）、メモリ１１がアクセスするアドレス空間を２９ビット目が１から始まる次の１３７Ｇバイトを割り当てる。
【００４２】
この取り決めによって、メモリ１１へのアクセスであるか、ハードディスクドライブ１２へのアクセスであるかを容易に判定することができる。
【００４３】
続いて、通信路Ｌを介してＨＤＤ制御装置７から出力された読み出しコマンド、および読み出したいＬＢＡが記憶装置３に入力されると、該記憶装置３のＬＢＡ分類制御部９は、入力されたＬＢＡから、メモリ１１へのアクセスであるか、ハードディスクドライブ１２へのアクセスであるかを判断する。
【００４４】
ここでは、ＬＢＡがメモリ１１へのアクセスであるので、該ＬＢＡが指すメモリ１１のメモリ領域にあるデータ（たとえば、１セクタ分＝５１２バイト）を直接アクセスして読み出し、続いて、読み出したデータを電子装置２に出力する。
【００４５】
次に、ハードディスクドライブ１２におけるデータの読み出し動作について説明する。
【００４６】
まず、ＣＰＵ４からの読み出し要求に対して、ＨＤＤ制御装置７は、ハードディスクドライブ１２への読み出しコマンド、およびおよび読み出したいＬＢＡを通信路Ｌを介して記憶装置３に出力する。
【００４７】
記憶装置３のＬＢＡ分類制御部９は、入力されたＬＢＡから、ハードディスクドライブ１２へのアクセスであることを判断し、該ＬＢＡが指すハードディスクドライブ１２のメモリ領域にあるデータをアクセスして読み出し、その読み出したデータを電子装置２に出力する。
【００４８】
このとき、先読みしたデータキャッシュ領域に該当するセクタデータがあるかを検出し、メモリ１１内に存在した場合にはハードディスクドライブ１２へのアクセスは実施せずメモリ１１から直接データを読み出し、電子装置２に出力する。
【００４９】
それにより、本実施の形態によれば、高速動作を行うメモリ１１を外部接続することによって、電子装置２を小型化することができる。
【００５０】
また、電子装置２へのＥＭＩノイズなどの影響を大幅に低減することが可能となり、該電子装置２におけるノイズ対策などのコストを小さくすることできる。
【００５１】
さらに、メモリ１１にハードディスクドライブ１２における一時記憶バッファ、もしくはキャッシュメモリ機能を備えることにより、該ハードディスクドライブ１２に一時記憶バッファ、またはキャッシュメモリなどのメモリ部品が不要となり、計算機システム１における部品点数を削減することができ、計算機システムのコストダウンを図ることができる。
【００５２】
また、ハードディスクドライブ１２においては、複数のアクセスコマンドが送られてきた場合、該ハードディスクドライブ１２のディスクが機械的に回転しており、該当データがヘッド位置にくるまでの無駄時間を少なくするために、複数のコマンドを解析し、回転順路に最適化したアクセスができるようにコマンドの並べ替えを実施することになるが、この機能をより強化することによって、メモリ１１へのアクセスに対して高速に応答することのできるコマンドの並べ替えを実施するようにしてもよい。
【００５３】
これは、ＬＢＡにおいて、アクセス先をメモリ１１、またはハードディスクドライブ１２のいずれかで分離した後に、コマンドキューも分離して設置し、メモリ１１のアクセスコマンドの際にメモリアクセスキューの処理を優先することによって実現することができる。
【００５４】
さらに、電子装置２（図２）に新たな複数のメモリを備え、該メモリを記憶装置３（図３）に備えられたメモリ１１と分離し、用途毎に利用形態を変える構成としてもよい。
【００５５】
それにより、電子装置２におけるメモリアクセスの遅延時間を低減することができる。
【００５６】
また、電子装置２に存在するデータへのアクセスについては、事前に発行するアルゴリズム（プリフェッチ）を採用することによって、レイテンシの増加を最小限にとどめることができる。
【００５７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５８】
たとえば、前記実施の形態では、ハードディスクドライブの領域とメモリの領域とをＬＢＡ空間によって区分する構成としたが、パーティションによって分割するようにしてもよい。
【００５９】
また、ハードディスクドライブに電源保持機能（たとえば、バッテリやキャパシタなど）を備え、電源瞬断や電源停止時に、メモリのデータをハードディスクドライブに記録する構成としてもよい。
【００６０】
それにより、高価な電源ユニットなどを装着しなくとも、データを失う可能性を大幅に減らすことが可能となる。
【００６１】
たとえば、前記実施の形態では、パーソナルコンピュータなどの計算機システムについて記載したが、音楽用サーバ、家庭用ＮＡＳ（Ｎｅｔｗｏｒｋ Ｓｔｏｒａｇｅ Ｓｙｓｔｅｍ）、ＨＤＤレコーダ、および自動車用音楽ビジュアル再生機などの情報記録再生装置に本発明を用いることによっても有効な効果を得ることができる。
【産業上の利用可能性】
【００６２】
本発明の計算機システムは、信頼性を損なうことなくＥＭＩノイズ対策によるコストを低減する技術に適している。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施の形態による計算機システムの全体構成を示すブロック図である。
【図２】図１の計算機システムに設けられた電子装置の構成を示すブロック図である。
【図３】図１の計算機システムに設けられた記憶装置の構成を示すブロック図である。
【図４】図１の計算機システムにおける通信路上のアドレスマップの一例を示す説明図である。
【符号の説明】
【００６４】
１ 計算機システム
２ 電子装置（計算機）
３ 記憶装置
４ ＣＰＵ
５ メモリコントローラ
６ アドレス／ＬＢＡ変換部
７ ＨＤＤ制御装置
８ シリアルＡＴＡインタフェース
９ ＬＢＡ分類制御部
１０ 制御装置
１１ メモリ（半導体メモリ）
１２ ハードディスクドライブ（補助記憶装置）
１３ リードライトヘッド
１４ リードチャネル
１５ モータドライブ
Ｌ 通信路
【特許請求の範囲】
【請求項１】
プログラムによる演算を行う計算機と、前記計算機に通信路を介して外部接続され、前記計算機によって動作制御される記憶装置とを有した計算機システムであって、
前記記憶装置は、
前記計算機におけるデータやプログラムを記憶する半導体メモリと、前記半導体メモリよりも低速で動作する補助記憶装置とを備えたことを特徴とする計算機システム。
【請求項２】
請求項１記載の計算機システムにおいて、
前記補助記憶装置は、ハードディスクドライブであること特徴とする計算機システム。
【請求項３】
請求項１または２記載の計算機システムにおいて、
前記計算機は、
前記半導体メモリのアクセス時に要求されたメモリアドレスを前記補助記憶装置のアクセス単位であるＬＢＡに変換するアドレス／ＬＢＡ変換部を備え、
前記記憶装置は、
前記アドレス／ＬＢＡ変換部が変換したＬＢＡが、前記半導体メモリの領域であるか、前記補助記憶装置の領域であるかを解析し、該当する領域にアクセスし、その要求を実行するＬＢＡ分類制御部を備えたことを特徴とする計算機システム。
【請求項４】
請求項１〜３のいずれか１項に記載の計算機システムにおいて、
前記半導体メモリは、前記補助記憶装置における一時記憶バッファ、もしくはキャッシュメモリ機能を有することを特徴とする計算機システム。
【請求項５】
請求項１〜３のいずれか１項に記載の計算機システムにおいて、
前記計算機と前記記憶装置とを接続する通信路は、シリアルＡＴＡであることを特徴とする計算機システム。
【請求項１】
プログラムによる演算を行う計算機と、前記計算機に通信路を介して外部接続され、前記計算機によって動作制御される記憶装置とを有した計算機システムであって、
前記記憶装置は、
前記計算機におけるデータやプログラムを記憶する半導体メモリと、前記半導体メモリよりも低速で動作する補助記憶装置とを備えたことを特徴とする計算機システム。
【請求項２】
請求項１記載の計算機システムにおいて、
前記補助記憶装置は、ハードディスクドライブであること特徴とする計算機システム。
【請求項３】
請求項１または２記載の計算機システムにおいて、
前記計算機は、
前記半導体メモリのアクセス時に要求されたメモリアドレスを前記補助記憶装置のアクセス単位であるＬＢＡに変換するアドレス／ＬＢＡ変換部を備え、
前記記憶装置は、
前記アドレス／ＬＢＡ変換部が変換したＬＢＡが、前記半導体メモリの領域であるか、前記補助記憶装置の領域であるかを解析し、該当する領域にアクセスし、その要求を実行するＬＢＡ分類制御部を備えたことを特徴とする計算機システム。
【請求項４】
請求項１〜３のいずれか１項に記載の計算機システムにおいて、
前記半導体メモリは、前記補助記憶装置における一時記憶バッファ、もしくはキャッシュメモリ機能を有することを特徴とする計算機システム。
【請求項５】
請求項１〜３のいずれか１項に記載の計算機システムにおいて、
前記計算機と前記記憶装置とを接続する通信路は、シリアルＡＴＡであることを特徴とする計算機システム。
【図１】
【図３】
【図４】
【図２】
【図３】
【図４】
【図２】
【公開番号】特開２００６−１６４０６４（Ｐ２００６−１６４０６４Ａ）
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願番号】特願２００４−３５７１２５（Ｐ２００４−３５７１２５）
【出願日】平成１６年１２月９日（２００４．１２．９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１８年６月２２日（２００６．６．２２）
【国際特許分類】
【出願日】平成１６年１２月９日（２００４．１２．９）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]