逓倍型の水晶発振器

【目的】特に出力周波数としての逓倍周波数のズレ及びバラツキを防止し、さらにはスプリアスを抑制した逓倍型発振器を提供する。
【構成】アース用金属膜を両主面に有する中間基板の両側に実装基板を積層してなる多層基板と、前記多層基板の一主面に少なくとも逓倍用のＬＣフィルタを配置してなる逓倍型の水晶発振器において、前記ＬＣフィルタの配置領域と対向する前記中間基板の一主面に設けられた前記アース用金属膜には、開口部が設けられて生地が露出した構成とする。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＣフィルタを用いた逓倍型の水晶発振器（以下、逓倍型発振器とする）を技術分野とし、特に積層基板に回路素子を配置した逓倍型発振器に関する。
【背景技術】
【０００２】
（発明の背景）水晶発振器は周波数及び時間の基準源として各種電子機器に組み込まれ、光通信等の台頭により例えば622MHzとした高周波化が進行している。このようなものの一つに、水晶発振器の発振周波数の高調波をＬＣフィルタによって選択した逓倍型発振器がある。
【０００３】
（従来技術の一例）第４図は一従来例を説明する図で、同図（ａ）は逓倍型発振器の概略回路図、同図（ｂ）は同構造断面図である。
【０００４】
逓倍型発振器は基本的に発振回路１と逓倍回路２とからなる。発振回路１は例えばコルピッツ型からなり、共振回路３と発振用増幅器４からなる。共振回路３はインダクタ成分とした水晶振動子５と分割コンデンサＣ1、Ｃ2からなる。発振用増幅器４は例えばトランジスタからなり、共振回路３に接続して発振周波数ｆ0を帰還増幅する。
【０００５】
発振周波数f0は共振回路３に概ね依存し、厳格には水晶振動子５から見た回路側の直列容量（所謂負荷容量ＣL）によって決定される。ここでは、発振周波数ｆ0を155MHzとする。このような発振回路１では、図示しない周波数スペクトラムに示されるように、発振周波数ｆ0の基本波成分ｆ1（ｆ0＝ｆ1）に対して高調波成分ｆ2、ｆ3・・ｆnを生ずる。
【０００６】
逓倍回路２は発振用増幅器４のコレクタ側に接続し、ＬＣフィルタ６を多段接続する。ＬＣフィルタはいずれもチップ状としたインダクタＬとコンデンサＣからなる。但し、最終段のＬＣフィルタ６Ｃは分割コンデンサＣ1、Ｃ2とする。ここでは、３個のＬＣフィルタ６（ａｂｃ）を多段接続し、フィルタ特性の減衰傾度を急峻とする。
【０００７】
各ＬＣフィルタ６（ａｂｃ）は発振周波数ｆ0の高調波成分ｆｎのうち、例えば４倍波ｆ4に同調する値（622MHz）に設定される。各ＬＣフィルタ６（ａｂｃ）は結合コンデンサＣ3によって高周波的に接続する。そして、最終段の分割コンデンサＣ1、Ｃ2の間から分圧された出力周波数（逓倍周波数）f0′を得る。なお、図中の符号Ｒ1、Ｒ2、Ｒ3はバイアス抵抗、Ｃ3はバイパスコンデンサ、Ｖccは電源、Ｖoutは出力である。
【０００８】
そして、通常では、ＬＣフィルタ６を含むチップ状の各回路素子７は多層基板８の両主面に設けられる「第４図（ｂ）」。多層基板８はそれぞれがガラスエポキシ材からなり、中間基板８ａの両側に実装基板８（ｂｃ）を積層してなる。中間基板８aの両主面にはアース用金属膜９（ａｂ）が形成され、多層基板８の両主面間での電気的結合を防止する。アース用金属膜９（ａｂ）は、中間基板８aの一主面のみでは反りを生ずるために両主面に形成される。
【特許文献１】特開平２００２−５７５２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
（従来技術の問題点）しかしながら、上記構成の逓倍型発振器では、出力周波数（逓倍周波数）ｆ0′が特に低域側にズレるとともに、バラツキを生ずる問題があった。すなわち、中間基板８aにはアース用金属膜９が形成される。なお、アース用金属膜９と電源Ｖccとは高周波的に同電位になる（これにより、各フィルタ６ａ、６ｂ、６ｃは多段接続となる）。このため、第５図（拡大断面図）に示したように各ＬＣフィルタ６との間に浮遊容量Ｃaを生じ、特にＬＣフィルタ６と並列接続してコンデンサＣの容量値に加算される。
【００１０】
浮遊容量ＣaはＬＣフィルタを構成するチップ状としたインダクタ及びコンデンサの実装端子１０及び両者を接続する図示しない回路パターン（導電路）さらには接続端からの導電路とアース用金属膜９等との間に生じる。この中でも、インダクタ及びコンデンサの表面実装端子の面積が大きいので、これによる浮遊容量が最も大きい。なお、図では一段目のＬＣフィルタ６のみに浮遊容量Ｃaを記入している。
【００１１】
このことから、ＬＣフィルタ６の同調周波数を低下させて、逓倍周波数ｆ0′が低域側にズレる問題があった。また、浮遊容量Ｃaは構造や湿気等の環境に依存して変化することから、出力としての逓倍周波数ｆ0′にもバラツキを生ずる問題があった。
【００１２】
また、多段接続されたＬＣフィルタ６（ａｂｃ）の入出力端ＸＹ間には浮遊容量Ｃbが付加される「前第３図」。したがって、本来であれば、第６図の曲線（イ）で示す減衰飽和するフィルタ特性に対して、浮遊容量Ｃbによって高域側に減衰極Ｐを生じてそれ以降では減衰量が低下する特性になる「同図（ロ）」。このことから、高域側での雑音が抑制されず、スプリアスが発生する問題もあった。
【００１３】
（発明の目的）本発明は、特に出力周波数としての逓倍周波数のズレ及びバラツキを防止し、さらにはスプリアスを抑制した逓倍型発振器を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、特許請求の範囲（請求項１）に示したように、アース用金属膜を両主面に有する中間基板の両側に実装基板を積層してなる多層基板と、前記多層基板の一主面に少なくとも逓倍用のＬＣフィルタを配置してなる逓倍型の水晶発振器において、前記ＬＣフィルタの配置領域と対向する前記中間基板の一主面に設けられた前記アース用金属膜には、開口部が設けられて生地が露出した構成とする。
【発明の効果】
【００１５】
このような構成であれば、ＬＣフィルタの配置領域と対向する中間基板の一主面のアース用金属膜には生地を露出した開口部を有する。これにより、ＬＣフィルタの配置領域と対向するアース用金属膜は中間基板の他主面になり、両者間の距離を大きくして浮遊容量を小さくする。したがって、ＬＣフィルタの同調周波数の低域側への変化を軽減し、出力としての逓倍周波数のズレ及びバラツキを小さくできる。
【発明を実施するための最良の形態】
【００１６】
本発明の請求項２に示したように、請求項１の前記開口部は前記ＬＣフィルタの各チップ素子を接続する回路パターンを含めた外周を囲む領域とする。これにより、コンデンサとインダクタを接続する回路パターンを含めたＬＣフィルタとアース用金属膜との間に発生する浮遊容量を小さくする。
【００１７】
同請求項３では、請求項１の前記開口部は前記ＬＣフィルタを構成する各チップ素子の外周を囲む領域とする。これにより、ＬＣフィルタを構成する各チップ素子との間に発生する浮遊容量を小さくする。この場合、中間基板の一主面の開口部を小さくするので、アース用金属膜の除去される面積も小さくして両主面間での対称性を良好にして反り等を防止する。
【００１８】
同請求項４では請求項１の前記開口部は前記ＬＣフィルタを構成する各チップ素子の表面実装端子の外周を囲む領域とする。これにより、特に電極面積の大きい各チップ素子の実装端子との間に発生する浮遊容量を小さくする。この場合、
さらに、両主面間でのアース用金属膜の対称性を良好にして反り等を防止する。
【００１９】
請求項５では、請求項１の前記ＬＣフィルタは複数個が多段接続されて、前記複数個のＬＣフィルタの配置領域と対向する前記中間基板の一主面に設けられた前記アース用金属膜には、開口部が設けられて生地が露出した構成とする。これにより、多段接続されたフィルタ特性の減衰傾度を高める。そして、前述同様に逓倍周波数のズレ及び変化を防止する。
【００２０】
さらに、多段接続されたＬＣフィルタの出力と高周波的にアース接地となる電源との間に接続する浮遊容量を小さくする。したがって、減衰極の発生を防止して帯域外での補償減衰量を確保し、スプリアスの発生を抑制する。
【実施例】
【００２１】
第１図は本発明の一実施例を説明する逓倍型発振器の構造図で、同図（ａ）は一部断面図、同図（ｂｃ）は一部平面図である。なお、前従来例と同一部分には同番号を付与してその説明は簡略又は省略する。
【００２２】
逓倍型発振器は前述したように水晶振動子５をインダクタ成分とした共振回路３及び発振用増幅器４を有する発振回路１と、多段接続のＬＣフィルタ６（ａｂｃ）を有する逓倍回路２とからなる。そして、中間基板８aの両主面にアース用金属膜９を有し、両側に実装基板８bを積層してなる多層基板８にＬＣフィルタ６（ａｂｃ）を含む各回路素子７を配置してなる「前第３図参照」。
【００２３】
各ＬＣフィルタは６（ａｂｃ）は積層基板８（一方の実装基板８ｂ）の一主面に配置される。そして、一方の実装基板８ｂと対向する中間基板８ａの一主面に設けられたアース用金属膜９ａには、各ＬＣフィルタ６（ａｂｃ）毎の配置領域に対向して開口部１１が設けられる。開口部１１（ａｂｃ）は生地が露出して無金属膜とする。
【００２４】
ここでの各開口部１１（ａｂｃ）換言すると各ＬＣフィルタ６（ａｂｃ）の配置領域は、それぞれ各ＬＣフィルタを構成するチップ状としたインダクタＬ及びコンデンサＣを接続する回路パターン（符号なしの黒色部）を含めた外周を囲む領域とする。
【００２５】
なお、第１図（ａｂ）は一段目と二段目のＬＣフィルタ６（ａｂ）に対向して、同図（ｃ）は三段目のＬＣフィルタ６ｃに対応した平面図である。これらの図で一方の実装基板８ｂは実質的に省略されている。
【００２６】
このような構成であれば、各ＬＣフィルタ６（ａｂｃ）は、中間基板８aの他主面のアース用金属膜９とは対向する。したがって、アース用金属膜９との距離を大きくするので、各ＬＣフィルタ６（ａｂｃ）に並列接続する浮遊容量Ｃa′は従来（Ｃa）よりも小さくなる。
【００２７】
これにより、浮遊容量Ｃa′の影響を小さくして、各ＬＣフィルタ（ａｂｃ）での同調周波数の低域側への変化を防止する。したがって、出力周波数としての逓倍周波数ｆ0′の低域側へのズレを防止する。また、浮遊容量Ｃaを小さくするので、その変化も小さく逓倍周波数f0のバラツキをも防止する。
【００２８】
そして、最終段のＬＣフィルタ６ｃのインダクタＬと分割コンデンサＣ1、Ｃ2との出力端側となる接続端とアース用金属膜９ｂとの間の浮遊容量Ｃｂも小さくなる。したがって、減衰極Ｐの発生を防止して帯域外の減衰量を大きくしてスプリアスの発生を抑制する。
【００２９】
（他の事項）上記実施例では各ＬＣフィルタ６（ａｂｃ）の配置領域ごとに開口部を設けたが、例えば第２図に示したように、ＬＣフィルタ６（ａｂｃ）を接続する回路パターンを含めた配置領域に開口部１１を設けてもよい「特に請求項５に相当する」。この場合、ＬＣフィルタ６（ａｂｃ）を接続する回路パターンによる浮遊容量も小さくするので、さらに逓倍周波数ｆ0′のズレ等の効果を高める。
【００３０】
また、第３図に示したように、各フィルタ６（ａｂｃ）を構成するインダクタ及びコンデンサ毎に開口部１１を設けてもよい「請求項３に相当」。さらに、各チップ素子の表面実装端子の外周を囲む領域ごとに開口部１１を設けてもよい「不図示、請求項４に相当」。これらの場合でも同様の効果を奏する。
【００３１】
また、ＬＣフィルタ６は３個を多段接続したが、２個又は４個以上でも同様の効果を奏する。さらには、ＬＣフィルタ６は１個でも逓倍周波数のズレ及び変化を防止できて有効である。また、単に逓倍型として説明したが、例えば逓倍型とした電圧制御発振器でも同様であり、発振用増幅器はカスケード接続等としてもよく、特に制約を受けることはない。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施例を説明する逓倍型発振器の構造図で、同図（ａ）は一部断面図、同図（ｂｃ）は一部平面図である。
【図２】本発明の他の実施例を説明する逓倍型発振器の一部平面図である。
【図３】本発明のさらに他の実施例を説明する逓倍型発振器の一部断面図である。
【図４】従来例を説明する逓倍型発振器の図で、同図（ａ）は概略回路図、同図（ｂ）は断面図である。
【図５】従来例を説明する逓倍型発振器の一部断面図である。
【図６】従来例を説明するフィルタ特性図である。
【符号の説明】
【００３３】
１発振回路、２逓倍回路、３共振回路、４発振用増幅器、５水晶振動子、６ＬＣフィルタ、７回路素子、８多層基板、９アース用金属膜、１０実装端子、１１開口部。

【特許請求の範囲】
【請求項１】
アース用金属膜を両主面に有する中間基板の両側に実装基板を積層してなる多層基板と、前記多層基板の一主面に少なくとも逓倍用のＬＣフィルタを配置してなる逓倍型の水晶発振器において、前記ＬＣフィルタの配置領域と対向する前記中間基板の一主面に設けられた前記アース用金属膜には、開口部が設けられて生地が露出したことを特徴とする逓倍型の水晶発振器。
【請求項２】
請求項１において、前記開口部は前記ＬＣフィルタの各チップ素子を接続する回路パターンを含めた外周を囲む領域である逓倍型の水晶発振器。
【請求項３】
請求項１において、前記開口部は前記ＬＣフィルタを構成する各チップ素子の外周を囲む領域である逓倍型の水晶発振器。
【請求項４】
請求項１において、前記開口部は前記ＬＣフィルタを構成する各チップ素子の表面実装端子の外周を囲む領域である逓倍型の水晶発振器。
【請求項５】
請求項１において、前記ＬＣフィルタは複数個が多段接続されて、前記複数個のＬＣフィルタの配置領域と対向する前記中間基板の一主面に設けられた前記アース用金属膜には、開口部が設けられて生地が露出したことを特徴とする逓倍型の水晶発振器。

【図１】