部品内蔵基板及びその製造方法
【課題】適切な放熱対策及びノイズ対策を講じることが可能であると共に、小型化、高密度化を図ることが可能な部品内蔵基板及びその製造方法を提供することを目的とする。
【解決手段】部品内蔵基板1は、パッシベーション膜74が形成されてなる電子部品71と、電子部品71を内蔵する絶縁層25と、パッシベーション膜74から外側に向けて厚み方向に形成されたビア導体26,27と、を備え、ビア導体26は、パッド73に当接すると共に、絶縁層25の外側に設けられている導体22,16,12,28,32,36,42と電気的に接続されており、ビア導体27は、パッシベーション膜74に当接すると共に、絶縁層25の外側に設けられている導体23,17,13と電気的に接続されており、放熱対策及びノイズ対策を講じることのできるように構成されている。
【解決手段】部品内蔵基板1は、パッシベーション膜74が形成されてなる電子部品71と、電子部品71を内蔵する絶縁層25と、パッシベーション膜74から外側に向けて厚み方向に形成されたビア導体26,27と、を備え、ビア導体26は、パッド73に当接すると共に、絶縁層25の外側に設けられている導体22,16,12,28,32,36,42と電気的に接続されており、ビア導体27は、パッシベーション膜74に当接すると共に、絶縁層25の外側に設けられている導体23,17,13と電気的に接続されており、放熱対策及びノイズ対策を講じることのできるように構成されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品を内蔵する部品内蔵基板及びその製造方法に関する。
【背景技術】
【0002】
近年、電子機器に用いられるICチップ(ベアチップ:ダイ(Die))等の半導体装置といった能動部品や、コンデンサ(キャパシタ)、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が内蔵されたモジュール化が進んでいる。このような電子部品に、例えば、パワーアンプや電源等、発熱源の機能が含まれていると、電子部品の発熱により、電子部品の誤動作を引き起こしてしまうため、モジュールに内蔵された電子部品に対する放熱対策が課題となっている。
【0003】
かかる放熱対策として、例えば、特許文献1には、ICチップ20の裏面である最下層に放熱板44が取り付けられた多層配線基板が提案されている。特許文献1は、放熱板44として、アルミニウム、銅等の金属板、セラミック板が提案されており、かかる放熱板44を、底部が露出されたICチップ20を覆うように取り付けることにより、ICチップ20の動作の安定性を図っている。
【0004】
また、例えば、特許文献2には、第1の基板10上に形成された凹部30内に半導体素子100が配置され、半導体素子100の底面が、該底面を覆うように配置された接地金属面70−aと、第1の基板10に形成された貫通孔50−aとを介して、第1の基板10下に形成された放熱部40に接続されている高周波モジュールが提案されている。特許文献2は、放熱部40の材料として、第1の基板10より熱伝導率の高い金属材料を用いることにより、高周波モジュールの放熱性の向上を図っている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−246757号公報
【特許文献2】特開2003−100937号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1に記載の構造によれば、半導体素子の背面(端子が形成されている面とは反対面)全体を覆うように、半導体素子の背面下に放熱板を取り付けるため、基板の最外層であるにもかかわらず、放熱板を取り付けるためのスペースを大きく確保しなければならず、それゆえ、外部に接続するための部材の形成や配線の形成が難しくなり、半導体素子の形成領域下を有効に活用することができなかった。また、それゆえ、特許文献1に記載の構造では、基板の小型化や高密度化の要請には、十分に応えられるものではなかった。
【0007】
さらに、特許文献1及び2に記載の構造によれば、半導体素子の形成領域より外側の領域に放熱板を取り付け、または略同領域に放熱部を取り付けているため、半導体素子の発熱源に対してピンポイントで放熱することは難しく、適切で自由度のある放熱対策を講じるには十分ではなかった。
【0008】
さらにまた、半導体素子は電磁波(ノイズ)を発生する発生源ともなり得るが、特許文献2に記載の構造によれば、半導体素子の底面が、電気的に導通する接続点を介して、基板の最外層に接続されているため、半導体素子から放射されるノイズ成分が基板内部の配線や外部素子と結合し易い傾向にある。このため、特許文献2に記載の構造によれば、半導体素子の周辺で別途ノイズ対策を講じる必要が生じてしまう。
【0009】
そこで、本発明は、かかる事情に鑑みてなされたものであり、適切で自由度のある放熱対策及びノイズ対策を講じることが可能であると共に、小型化、高密度化を図ることが可能な部品内蔵基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記課題を解決するために、本発明の部品内蔵基板は、電子部品を内蔵する部品内蔵基板であって、外部と電気的な接続を行うパッドが形成された主面に、パッドを避けてパッシベーション膜が形成されてなる電子部品と、電子部品を内蔵する第1絶縁層と、第1絶縁層に設けられる第1ビア導体及び第2ビア導体と、を備え、第1ビア導体は、第1絶縁層をパッシベーション膜から外側に向けて厚み方向に貫通し、パッドに当接すると共に、第1絶縁層の外側に設けられている導体と電気的に接続されており、第2ビア導体は、第1絶縁層を厚み方向に貫通し、パッシベーション膜に当接すると共に、少なくとも第1絶縁層を厚み方向に貫通し、部品内蔵基板の外側に電子部品が発する熱を放出可能なように構成されている。
【0011】
本発明においては、第2ビア導体は、第1絶縁層に形成されているので、電子部品を第1絶縁層に内蔵させた後、パッシベーション膜に向かって貫通穴(ビアホール)を設けることで形成できる。従って、本発明においては、放熱の際に大きなスペースを確保する必要がなく、電子部品の形成領域上または下を有効に活用することができるとともに、ピンポイントで発熱源から放熱することができる。また、本発明においては第1絶縁層に電子部品を内蔵させた後であっても、その後の検査の結果に応じて、第2ビア導体の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、適切かつ自由度の高い放熱対策を講ずることが可能となる。ここで、電子部品は電磁波(ノイズ)を発生する発生源ともなり得るが、本発明によれば、部品内蔵基板がGNDや電源プレーンなどの低インピーダンス電位に接続された場合には、第2ビア導体は低インピーダンスとなり得る。このため、その低インピーダンスである第2ビア導体を、発生源となり得る電子部品に近づけて形成することによって、電子部品から放射される放射ノイズが低減され、適切で自由度のあるノイズ対策を講ずることが可能となる。さらに、第2ビア導体は、第1ビア導体と共に第1絶縁層に形成されているので、第1ビア導体と同じ工程で第1絶縁層を貫通する導体として形成することができる。従って、第2ビア導体と第1ビア導体とを同じ工程で形成することができ、部品内蔵基板の製造工程を簡略し、コストダウンに資することができる。
【0012】
本発明の部品内蔵基板は、部品内蔵基板の内部に、電子部品の主面と反対側に設けられる第1電極と、第2ビア導体と第1電極とを電気的に接続する第3ビア導体とを備えることが好ましい。
【0013】
この好ましい態様では、第1電極は、電子部品の主面と反対側に設けられるので、第1電極及び第3ビア導体が電子部品の近傍に形成される。従って、電子部品から発生するノイズが、電子部品上、及び、その近傍で吸収されるので、シールド効果を立体的な範囲で発揮することができる。また、第1電極は、第3ビア導体によって、第2ビア導体と繋がれているので、電子部品が発する熱を電子部品の主面と反対側に放熱することができる。
【0014】
本発明の部品内蔵基板は、第1電極は、平面視において電子部品の少なくとも一部を覆うように形成されていることが好ましい。
【0015】
この好ましい態様では、第1電極は、電子部品の少なくとも一部を覆うように形成されているので、ノイズを吸収するシールド効果を、厚み方向だけでなく、面方向において発揮することができる。さらに、本発明によれば、電子部品から発する熱を面方向において放熱することができる。
【0016】
電子部品が、第1絶縁層に複数設けられている場合、第1電極は、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成されていることが好ましい。
【0017】
この好ましい態様では、複数の電子部品を第1絶縁層に内蔵させた後であっても、適切で自由度のある放熱対策及びノイズ対策を講じることができる。また、第1電極は、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成されているので、複数の電子部品から発する熱を面方向において放熱することができると共に、ノイズを吸収するシールド効果を面方向において発揮することができる。
【0018】
本発明の部品内蔵基板の製造方法は、電子部品を内蔵する部品内蔵基板の製造方法であって、外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品を内蔵する第1絶縁層を形成する第1工程と、第1絶縁層に、第1絶縁層をパッシベーション膜から外側に向けて厚み方向に貫通し、パッドに当接する第1ビア導体を形成すると共に、第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、パッシベーション膜に当接する第2ビア導体を形成する第2工程と、第1ビア導体を、第1絶縁層の外側に設けられている導体と電気的に接続する第3工程と、第2ビア導体を、電子部品が発する熱を部品内蔵基板の外側に放出可能なように構成する第4工程と、を備える。
【0019】
本発明においては、第2ビア導体を第1絶縁層に形成するので、電子部品を第1絶縁層に内蔵させた後、パッシベーション膜に向かって貫通穴(ビアホール)を設けることができる。従って、本発明においては、放熱の際に大きなスペースを確保する必要がなく、電子部品の形成領域上または下を有効に活用することができるとともに、ピンポイントで発熱源から放熱することができる。また、本発明においては、第1絶縁層に電子部品を内蔵させた後であっても、その後の検査の結果に応じて、第2ビア導体の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、適切で自由度の高い放熱対策を講ずることが可能となる。ここで、電子部品は電磁波(ノイズ)を発生する発生源ともなり得るが、本発明によれば、部品内蔵基板がGNDや電源プレーンなどの低インピーダンス電位に接続された場合には、第2ビア導体は低インピーダンスとなり得る。このため、その低インピーダンスである第2ビア導体を、発生源となり得る電子部品に近づけて形成することによって、電子部品から放射される放射ノイズが低減され、適切なノイズ対策を講ずることが可能となる。さらに、第2ビア導体は、第1ビア導体と共に第1絶縁層に同じ工程で形成するので、部品内蔵基板の製造工程を簡略し、コストダウンに資することができる。
【0020】
本発明の部品内蔵基板の製造方法は、部品内蔵基板の内部に、電子部品の主面と反対側に設けられる第1電極を形成すると共に、第2ビア導体と第1電極とを電気的に接続する第3ビア導体を形成する第5工程を備えることが好ましい。
【0021】
この好ましい態様では、第1電極を、電子部品の主面と反対側に設けるので、第1電極及び第3ビア導体を電子部品上及びその近傍に形成することができる。従って、電子部品から発生するノイズが電子部品上及びその近傍で吸収されるので、シールド効果を立体的な範囲で発揮することができる。また、好ましい態様では、第2ビア導体と第1電極とを電気的に接続する第3ビア導体を形成するので、電子部品が発する熱を電子部品の主面と反対側にも放熱することができる。
【0022】
本発明の部品内蔵基板の製造方法は、第5工程において、第1電極は、平面視において電子部品の少なくとも一部を覆うように形成することが好ましい。
【0023】
この好ましい態様では、第1電極を、電子部品の少なくとも一部を覆うように形成するので、ノイズを吸収するシールド効果を面方向において発揮することができる。さらに、本発明によれば、電子部品から発する熱を面方向において放熱することができる。
【0024】
本発明の部品内蔵基板の製造方法は、第1工程において、第1絶縁層に複数の電子部品を内蔵し、第5工程において、第1電極を、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成することが好ましい。
【0025】
この好ましい態様では、第1電極を、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成するので、複数の電子部品を第1絶縁層に内蔵させた後であっても、適切で自由度のある放熱対策及びノイズ対策を講じることができる。また、この好ましい態様では、複数の電子部品から発する熱を面方向において放熱することができると共に、ノイズを吸収するシールド効果を面方向において発揮することができる。
【発明の効果】
【0026】
本発明の部品内蔵基板及びその製造方法によれば、適切で自由度のある放熱対策及びノイズ対策を講じることができるので、部品内蔵基板のより小型化、高密度化を図ることができる。
【図面の簡単な説明】
【0027】
【図1】本発明の第1実施形態による部品内蔵基板を概略的に示す断面図である。
【図2】図1のII−II線に沿う平面図である。
【図3】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図4】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図5】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図6】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図7】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図8】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図9】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図10】本発明の第2実施形態による部品内蔵基板を概略的に示す断面図である。
【図11】図10のXI−XI線に沿う平面図である。
【図12】本発明の第3実施形態による部品内蔵基板を概略的に示す断面図である。
【図13】図12のXIII−XIII線に沿う平面図である。
【発明を実施するための形態】
【0028】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【0029】
(第1実施形態)
図1は、本発明の第1実施形態による部品内蔵基板1を概略的に示す断面図であり、図2は、図1のII−II線に沿う平面図である。
【0030】
部品内蔵基板1においては、最下層から導体層11、絶縁層15、導体層21、絶縁層25(第1絶縁層)、導体層31、絶縁層35、及び、導体層41が順次積層されており、絶縁層25の内部の所定位置に電子部品71が埋設されている。
【0031】
導体層41上には、例えば、インダクタやキャパシタ等の電子部品(図示せず)が載置されている。一方、導体層11には、導体層11を保護するために、さらに絶縁層(図示せず)が形成されている。この絶縁層には、部品内蔵基板1と外部との間で信号を伝送する信号端子、低インピーダンス電位に接続される電源端子、グランド端子が形成されている。
【0032】
各導体層11,21,31,41は、配線層12,22,32,42と低インピーダンス層13,23とを有している。配線層12,22,32,42は、信号の授受を行う配線パターン(信号線)が形成されており、上述の入力側や出力側の所定の電位に接続されている。また、低インピーダンス層13,23は、グランドや電源プレーンに接続されている。なお、低インピーダンス層13,23は、ノイズの放射及び/又はノイズの伝導を抑制し、電子回路の動作が安定して行われる程度のインピーダンスを有している。
【0033】
電子部品71は、所定の機能で動作するように形成されるものであり、外部と電気的な接続を行うパッド73が形成された主面に、パッド73を避けてパッシベーション膜74が形成されている。本実施形態における電子部品71は、パッド73が形成された主面側に、例えば、回路面72を有している。パッシベーション膜74は、回路面72を保護し、回路面72が外部と導通しないように、回路面72を覆うように形成されている。このように、電子部品71は、パッド73が部品内蔵基板1の最下層側に向けて配置されたいわゆるフェイスダウンの形態で設置されている。
【0034】
絶縁層25には、ビア導体26,27,28が形成されている。ビア導体26(第1ビア導体)は、絶縁層25をパッシベーション膜74から外側に向けて厚み方向に貫通し、パッド73に当接すると共に、絶縁層25の外側に設けられている導体(配線層22,12,32及びビア導体28,16,36)と電気的に接続されている。また、ビア導体27(第2ビア導体)は、絶縁層25を厚み方向に貫通し、パッシベーション膜74に当接すると共に、少なくとも絶縁層25を厚み方向に貫通し、部品内蔵基板1の外側に電子部品71が発する熱を放出可能なように構成されている。
【0035】
導体層21は、絶縁層25と絶縁層15との間に形成されており、配線パターンを有した配線層22と、グランドや電源プレーンに接続された低インピーダンス層23とを含んでいる。配線層22は、ビア導体26を介して、パッド73と繋がるように形成されている。低インピーダンス層23は、絶縁層15と絶縁層25との間に形成されており、ビア導体27によって、パッシベーション膜74と繋がるように形成されている。低インピーダンス層23は、面方向において、少なくとも電子部品71の一部を覆うように形成されており、ビア導体27の平面面積に比して大きく形成されていることが好ましい。さらに、低インピーダンス層23は、低インピーダンス導体27,23,17の一部である。低インピーダンス導体27,23,17は、パッシベーション膜74と接続されたビア導体27と、部品内蔵基板1の内部に設けられる導体層21に含まれ、グランドや電源プレーンに接続された低インピーダンス層23と、低インピーダンス層23と低インピーダンス層13とを電気的に接続するビア導体17と、を有している。
【0036】
また、導体層11は、配線パターンを有した配線層12と、グランドや電源プレーンに接続された低インピーダンス層13とを含んでいる。配線層12は、入力側や出力側の所定の電位に接続され、或いは、ビア導体16,28,36を介して、他の配線層22,32,42と繋がるように形成されている。低インピーダンス層13は、部品内蔵基板1の外側に臨む導体層11に含まれ、グランドや電源プレーンに接続されている。また、低インピーダンス層13は、パッシベーション膜74の外側に形成されており、低インピーダンス導体27,23,17によって、パッシベーション膜74と繋がるように形成されている。また、低インピーダンス層13は、面方向において、少なくとも電子部品の一部を覆うように形成されており、低インピーダンス層23の平面面積に比して大きく形成されていることが好ましい。
【0037】
また、電子部品71が部品内蔵基板1の内部において接続される構造は、次のとおりである。
【0038】
すなわち、電子部品71のパッド73は、所定の電位を有した外部(入力側、或いは、出力側)と接続するために、絶縁層25に形成され、且つ、パッド73と接続されたビア導体26を介して、配線層22に接続され、さらに、絶縁層15に形成されたビア導体16を介して、配線層12に接続される。また、電子部品71のパッド73は、最外層に形成された電子部品(図示せず)と接続するために、絶縁層25に形成され、且つ、ビア導体28を介して、配線層32に接続され、さらに、絶縁層35に形成されたビア導体36を介して、配線層42に接続される。
【0039】
一方で、電子部品71のパッシベーション膜74は、グランドや電源プレーンを有した外部と接続するために、絶縁層25に形成され、且つ、パッシベーション膜74と接続されたビア導体27を介して、低インピーダンス層23に接続され、さらに、ビア導体17を介して、低インピーダンス層13に接続される。
【0040】
図2は、絶縁層15側から平面視した場合に、グランドや電源プレーンに接続されたビア導体27と電子部品71との配置関係を示している。図示では、電子部品71の端部に対向するように形成された6箇所のパッド73を避けて、パッシベーション膜74が形成されている。グランドや電源プレーンに接続された3箇所のビア導体27は、パッシベーション膜74が形成された形成領域内に形成されている。また、低インピーダンス層23は、電子部品71の少なくとも一部を覆うように形成されている。なお、図示では、6箇所のパッド73上には、所定電位に接続されたビア導体26が形成されている。また、図示では、パッド73は6箇所、ビア導体27は3箇所に設けているが、その設置数は、特に限定されない。
【0041】
パッシベーション膜74は、回路面72が外部と導通しない材料であれば公知のものを適宜使用することができ、特に限定されない。パッシベーション膜74の具体例としては、例えば、ポリイミド、エポキシ等の絶縁性樹脂や、シリコン窒化膜やシリコン酸化膜等の絶縁性膜が挙げられる。
【0042】
パッシベーション膜74の厚さは、適宜設定することができ、特に限定されないが、ビア導体27と回路面72の間のパッシベーション膜74の厚さは、例えば、熱伝導率が0.2w/m・Kを用いる場合には、1〜10μmであることが好ましい。
【0043】
図3から図9は、部品内蔵基板を製造する手順の一例を示す工程図(プロセスフロー図)である。
【0044】
まず、両面銅張ガラスエポキシなどからなり、公知の手法を用いてパターニングされた配線層32、絶縁層35及び導体層41が形成されたコア基板51を準備する(図3)。
【0045】
次いで、そのコア基板51の上に未硬化状態の絶縁層25となる樹脂フィルムを積層する(図4)。
【0046】
そして、未硬化状態の絶縁層25上に電子部品71をいわゆるフェイスアップの状態で載置した後(図5)、再びその上を未硬化状態の樹脂で覆って絶縁層25内に電子部品71を埋め込み、絶縁層25を硬化させる。次に、絶縁層25上に銅箔を積層する等の方法によって形成された導体層21の不要部分をエッチング等によって除去した後、導体層21を除去した箇所に、公知の方法でビアホールH1,H2,H3を穿設し、ビアホールH1の底部に電子部品71のパッド73を露出させ、ビアホールH2の底部に電子部品71のパッシベーション膜74の一部を露出させ或いは、ビアホールH3の底部に配線層32を露出させる(図6)。
【0047】
それから、ビアホールH1,H2,H3が形成された導体層21上に銅等のめっきを施し、導体層21とパッド73、導体層21とパッシベーション膜74、及び、導体層21と配線層32を、それぞれ、ビア導体26,27,28により接続する(図7)。
【0048】
次に、導体層21をエッチング等によりパターニングして配線層22の配線パターンを形成させる(図7)。これにより、配線層22とパッド73がビア導体26により接続され、及び、低インピーダンス層23とパッシベーション膜74がビア導体27により接続され、配線層22と配線層32がビア導体28により接続される(図7)。
【0049】
次いで、導体層21及び絶縁層25上に未硬化状態の絶縁層15を形成し、更にその上に銅箔等を積層して導体層11を形成した後、熱プレス等により基板全体を加圧及び加熱硬化する。
【0050】
その後、その状態での最外両層である導体層11及び導体層41の不要部分をエッチング等によって除去して、ビアホールH4,H5,H6を穿設し、それらの底部に、それぞれ、配線層22、低インピーダンス23、及び、配線層32を露出させる(図8)。
【0051】
次いで、ビアホールH4,H5,H6の内部、並びに、導体層11上及び導体層41上に銅めっきを施して、導体層11と配線層22、導体層11と低インピーダンス層23、及び、配線層32と導体層41を、それぞれ、ビア導体16,17,36に接続する。次いで、導体層11及び導体層41をエッチング等によりパターニングして配線パターンを形成する(図9)。これにより、配線層12と配線層22がビア導体16により接続され、低インピーダンス層13と低インピーダンス層23がビア導体17により接続され、及び、配線層32と配線層42がビア導体36により接続される。
【0052】
そして、適宜の部分にソルダーレジストを形成させることにより、部品内蔵基板1を得る(図9)。この部品内蔵基板1を反転させ上下を逆さまにした状態で(図1)、その上にインダクタ等の電子部品(図示せず)を載置して接続することにより、部品内蔵モジュールを完成させる。
【0053】
なお、本実施形態では、低インピーダンス層13,23は、導体層11及び導体層21に形成したが、これに限らず、配線経路に応じて、各導体層11,21,31,41に形成してもよい。また、本実施形態では、導体層11,21,31,41は4層に形成したが、これに限らず、基板の厚さや性能、配線経路等に応じて適宜、層数を変更することができる。導体層数に応じて、絶縁層の層数も適宜変更することができる。
【0054】
また、「部品内蔵基板」とは、電子部品が内蔵された単位基板である個別基板(個片、個品)のみではなく、その個別基板を複数有する集合基板(ワークボード、ワークシート)を含む概念である。また、「電子部品」とは、その種類は特に制限されず、例えば、通常の電子機器に用いられるICチップ等の半導体装置といった能動部品、より具体的には、例えば、CPU(Central Processing Unit)やDSP(Digital Signal Processor)のように動作周波数が非常に高いデジタルIC、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログIC等や、インダクタ、キャパシタ、抵抗、サーミスタ等の受動部品が挙げられる。さらに、配線パターンにより形成される「信号線」とは、高速で動作する信号線や、マイクロストリップラインやコプレーナ導波路等、電磁波を伝送する伝送路を含む概念である。
【0055】
本実施形態においては、ビア導体27は、絶縁層25に形成されているので、電子部品71を絶縁層25に内蔵させた後、パッシベーション膜74に向かって、パッシベーション膜74の形成領域に貫通穴(ビアホール)H2を設けることで形成できる。従って、本実施形態は、放熱の際に大きなスペースを確保する必要がなく、電子部品71の形成領域上または下を有効に活用することができるとともに、ピンポイントで発熱源から放熱することができる。また、本実施形態は、絶縁層25に電子部品71を内蔵させた後であっても、その後の検査の結果に応じて、ビア導体27の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、より自由度の高い放熱対策を講ずることが可能となる。さらに、ビア導体27は、パッドと当接するビア導体26と共に絶縁層25に形成したので、上述の如く、ビア導体26と同じ工程で形成することができる。従って、ビア導体27は、ビア導体26と同じ工程で、パッシベーション膜74と当接するように形成することができるので、部品内蔵基板1の製造工程を簡略し、コストダウンに資することができる。さらにまた、例えば、電子部品71が動作する場合には、電子部品71は電磁波(ノイズ)を発生する発生源ともなり得るが、本実施形態では、部品内蔵基板1が、GNDや電源プレーンなどの低インピーダンス電位に接続されているので、第2ビア導体は低インピーダンスとなり得る。このため、その低インピーダンスであるビア導体27を、発生源となり得る電子部品71に近づけて形成することによって、電子部品71から放射される放射ノイズが低減され、適切で自由度のあるノイズ対策を講ずることが可能となる。
【0056】
また、本実施の形態においては、低インピーダンス層13は、低インピーダンス導体27,23,17によって、パッシベーション膜74に繋がれていると共に、部品内蔵基板1の外側に形成されているので、放熱板として機能することができる。更に、電子部品71を絶縁層25に内蔵させた後、パッシベーション膜74に向かって低インピーダンス導体27,23,17を設けることができる。従って、絶縁層25に電子部品71を内蔵させた後であっても、その後の検査の結果に応じて、低インピーダンス層13の形状や大きさ、或いは、低インピーダンス導体27,23,17の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、より自由度の高い放熱対策及びノイズ対策を講ずることが可能となる。特に、低インピーダンス層13は、面方向において、低インピーダンス層23に比して大きく(広く)形成されているので、グランドや電源プレーンを有する範囲が面方向での広がりをもつことになる。これにより、導体層の最外層に位置する低インピーダンス層13において、外部へ熱を確実に放出できると共に、ノイズの放射を外部へ伝搬することを回避することができる。
【0057】
さらに、低インピーダンス層23が、厚み方向において、低インピーダンス層13に比して電子部品71の近傍に形成されているので、電子部品71の近傍でノイズを吸収することができ、シールド効果の向上を図ることができる。また、低インピーダンス層23は、絶縁層25と絶縁層15との間に形成されており、ビア導体27によって、パッシベーション膜74と繋がれているので、電子部品71が発する熱を低インピーダンス層23や13へ放出することができる。
【0058】
(第2実施形態)
図10は、本発明の第2実施形態による部品内蔵基板2を概略的に示す断面図である。また、図11は、図10のXI−XI線に沿う平面図である。部品内蔵基板2は、図示の如く、導体層31には配線層32Aの他、低インピーダンス層33(第1電極)が形成され、この低インピーダンス層33と低インピーダンス層23とを接続するビア導体(第3ビア導体)29が形成されていること以外は、上述した第1実施形態の部品内蔵基板1と同様に構成されたものである。
【0059】
導体層31は、電子部品71を挟んで導体層21と反対側に設けられ、配線パターンを有した配線層32Aと、グランドや電源プレーンに接続された低インピーダンス層33とを含んでいる。
【0060】
低インピーダンス層33は、絶縁層25を貫通するように設けられたビア導体29を介して、低インピーダンス層23と電気的に接続されている。ビア導体29は、電子部品71の近傍に設けられ、放熱対策とノイズ対策の観点から、電子部品71の周縁に形成されることが好ましい。図11には、ビア導体29が、電子部品71の周縁(図10では、紙面の手前側に2本のみ図示しているが、紙面の奥側にも2本形成されている)に形成されているものを例示している。なお、図11には、ビア導体29が2本形成されているが、本数は特に限定されず、2本以上形成されてもよい。
【0061】
低インピーダンス層33は、平面視において電子部品の少なくとも一部を覆うように形成されており、本実施形態においては、回路面72とは反対側の電子部品71の面を覆うように形成されている。
【0062】
なお、本実施形態では、低インピーダンス層33が、平面視において電子部品の少なくとも一部を覆うように形成されているが、低インピーダンス層23、或いは、低インピーダンス層23,33が平面視において電子部品の少なくとも一部を覆うように形成されていてもよく、この場合には、電子部品の少なくとも一部が、厚み方向の上下において低インピーダンス層に覆われるので、これらの低インピーダンス層が有するシールド効果を最大限に発揮することができる。
【0063】
本実施形態においては、第1実施形態の効果を有するだけでなく、低インピーダンス33は、電子部品71を挟んで導体層21と反対側に設けられるので、電子部品71が、低インピーダンス層23及び低インピーダンス層33に挟まれるように絶縁層25に内蔵され、しかも、ビア導体29が電子部品71の近傍に形成される。従って、電子部品71から発生するノイズが、電子部品71の上下、及び、その近傍で吸収されるので、シールド効果を立体的な範囲で発揮することができる。また、低インピーダンス層33は、ビア導体29によって、低インピーダンス層23と繋がれているので、低インピーダンス層23で分散しきれなかった熱を、低インピーダンス層33で確実に分散することができる。
【0064】
また、本実施形態においては、低インピーダンス層23及び低インピーダンス層33の少なくとも一方は、電子部品71の少なくとも一部を覆うように形成されているので、ノイズを吸収するシールド効果を、厚み方向だけでなく、面方向において発揮することができる。さらに、本実施形態によれば、電子部品から発する熱を面方向において分散することができる。
【0065】
(第3実施形態)
図12は、本発明の第3実施形態による部品内蔵基板3を概略的に示す断面図である。図13は、図12のXIII−XIII線に沿う平面図である。本発明の第3実施形態による部品内蔵基板3を概略的に示す断面図である。なお、図12に示す部品内蔵基板3は、概略的に示した断面図のため、第1実施形態の部品内蔵基板1と同じ構成である、絶縁層15,35、及びビア導体16,17,36の詳細な構成は省略している。
【0066】
部品内蔵基板3は、図示の如く、絶縁層25に複数の電子部品71,75が内蔵され、導体層31Aには配線層32Aの他、低インピーダンス層33の代わりに、低インピーダンス層34(第1電極)が形成され、この低インピーダンス層34と平面視で重なるように低インピーダンス層24が形成され、低インピーダンス層24と低インピーダンス層34とを接続するビア導体29A,29B(第3ビア導体)が形成されていること以外は、上述した第1実施形態の部品内蔵基板1と同様に構成されたものである。
【0067】
電子部品71,75は、複数設けられており、低インピーダンス層24及び低インピーダンス層34の少なくとも一方は、平面視において複数の電子部品71,75の少なくとも一部を共通に覆うように形成されている。
【0068】
また、低インピーダンス層24は、平面視で低インピーダンス層34と重なるように設けられており、ビア導体27,29A,29Bを介して低インピーダンス層34に繋がるように形成されている。なお、低インピーダンス層24は、ビア導体27,29A,29Bを覆うように形成されているが、図示する形状には限定されず、例えば低インピーダンス層34のように電子部品71,75を共通に覆うように形成されていてもよい。
【0069】
本実施形態では、ビア導体29Bが、電子部品71と電子部品75との間に形成されているが、電子部品の機能や種類に応じて、電子部品71と電子部品75との間のビア導体29Bを調整してもよい。例えば、電子部品71と電子部品75とが、例えば、アナログデバイスのような同じ種類(或いは、同じ機能)である場合には、電子部品71と電子部品75との間にビア導体29Bを形成して、グランドや電源プレーンを共通化してもよい。一方、電子部品71と電子部品75とが、例えば、アナログデバイスとデジタルデバイスのような異なる種類(或いは、異なる機能)である場合には、電子部品71と電子部品75との間にビア導体29Bを形成せずに、グランドや電源プレーンを分離させてもよい。
【0070】
いずれの場合であっても、他のビア導体28,29Aを形成する工程と同じ工程で、電子部品71と電子部品75との間に形成するビア導体29Bの位置や数を調整すればよいのでコストダウンに資することができる。また、いずれの場合であっても、電子部品71,75の一部が、低インピーダンス層24,34に覆われるように形成されているため、放熱対策やノイズ対策を講じることが可能となる。
【0071】
本実施形態によれば、第1及び第2実施形態の効果を有するだけでなく、複数の電子部品71,75を絶縁層25に内蔵させた後であっても、自由度のある放熱対策及びノイズ対策を講じることができる。また、低インピーダンス層24及び低インピーダンス層34の少なくとも一方は、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成されているので、複数の電子部品71,75から発する熱を面方向において分散することができると共に、ノイズを吸収するシールド効果を面方向において発揮することができる。
【産業上の利用可能性】
【0072】
以上説明したとおり、本発明の部品内蔵基板は、自由度のある放熱対策を講じることが可能であると共に、より小型化を図ることが可能となるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるもの、並びにそれらの生産、製造等に広く且つ有効に利用することができる。
【符号の説明】
【0073】
1,2,3…部品内蔵基板、11,21,21A,31,31A,41…導体層、12,22,32,32A,42…配線層、13,23,24,33,34…低インピーダンス層、15,25,35…絶縁層、16,17,26,27,28,29,29A,29B,36…ビア導体、51…コア基板、71,75…電子部品、72…回路面、73…パッド、74…パッシベーション膜。
【技術分野】
【0001】
本発明は、電子部品を内蔵する部品内蔵基板及びその製造方法に関する。
【背景技術】
【0002】
近年、電子機器に用いられるICチップ(ベアチップ:ダイ(Die))等の半導体装置といった能動部品や、コンデンサ(キャパシタ)、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が内蔵されたモジュール化が進んでいる。このような電子部品に、例えば、パワーアンプや電源等、発熱源の機能が含まれていると、電子部品の発熱により、電子部品の誤動作を引き起こしてしまうため、モジュールに内蔵された電子部品に対する放熱対策が課題となっている。
【0003】
かかる放熱対策として、例えば、特許文献1には、ICチップ20の裏面である最下層に放熱板44が取り付けられた多層配線基板が提案されている。特許文献1は、放熱板44として、アルミニウム、銅等の金属板、セラミック板が提案されており、かかる放熱板44を、底部が露出されたICチップ20を覆うように取り付けることにより、ICチップ20の動作の安定性を図っている。
【0004】
また、例えば、特許文献2には、第1の基板10上に形成された凹部30内に半導体素子100が配置され、半導体素子100の底面が、該底面を覆うように配置された接地金属面70−aと、第1の基板10に形成された貫通孔50−aとを介して、第1の基板10下に形成された放熱部40に接続されている高周波モジュールが提案されている。特許文献2は、放熱部40の材料として、第1の基板10より熱伝導率の高い金属材料を用いることにより、高周波モジュールの放熱性の向上を図っている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2002−246757号公報
【特許文献2】特開2003−100937号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献1に記載の構造によれば、半導体素子の背面(端子が形成されている面とは反対面)全体を覆うように、半導体素子の背面下に放熱板を取り付けるため、基板の最外層であるにもかかわらず、放熱板を取り付けるためのスペースを大きく確保しなければならず、それゆえ、外部に接続するための部材の形成や配線の形成が難しくなり、半導体素子の形成領域下を有効に活用することができなかった。また、それゆえ、特許文献1に記載の構造では、基板の小型化や高密度化の要請には、十分に応えられるものではなかった。
【0007】
さらに、特許文献1及び2に記載の構造によれば、半導体素子の形成領域より外側の領域に放熱板を取り付け、または略同領域に放熱部を取り付けているため、半導体素子の発熱源に対してピンポイントで放熱することは難しく、適切で自由度のある放熱対策を講じるには十分ではなかった。
【0008】
さらにまた、半導体素子は電磁波(ノイズ)を発生する発生源ともなり得るが、特許文献2に記載の構造によれば、半導体素子の底面が、電気的に導通する接続点を介して、基板の最外層に接続されているため、半導体素子から放射されるノイズ成分が基板内部の配線や外部素子と結合し易い傾向にある。このため、特許文献2に記載の構造によれば、半導体素子の周辺で別途ノイズ対策を講じる必要が生じてしまう。
【0009】
そこで、本発明は、かかる事情に鑑みてなされたものであり、適切で自由度のある放熱対策及びノイズ対策を講じることが可能であると共に、小型化、高密度化を図ることが可能な部品内蔵基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0010】
上記課題を解決するために、本発明の部品内蔵基板は、電子部品を内蔵する部品内蔵基板であって、外部と電気的な接続を行うパッドが形成された主面に、パッドを避けてパッシベーション膜が形成されてなる電子部品と、電子部品を内蔵する第1絶縁層と、第1絶縁層に設けられる第1ビア導体及び第2ビア導体と、を備え、第1ビア導体は、第1絶縁層をパッシベーション膜から外側に向けて厚み方向に貫通し、パッドに当接すると共に、第1絶縁層の外側に設けられている導体と電気的に接続されており、第2ビア導体は、第1絶縁層を厚み方向に貫通し、パッシベーション膜に当接すると共に、少なくとも第1絶縁層を厚み方向に貫通し、部品内蔵基板の外側に電子部品が発する熱を放出可能なように構成されている。
【0011】
本発明においては、第2ビア導体は、第1絶縁層に形成されているので、電子部品を第1絶縁層に内蔵させた後、パッシベーション膜に向かって貫通穴(ビアホール)を設けることで形成できる。従って、本発明においては、放熱の際に大きなスペースを確保する必要がなく、電子部品の形成領域上または下を有効に活用することができるとともに、ピンポイントで発熱源から放熱することができる。また、本発明においては第1絶縁層に電子部品を内蔵させた後であっても、その後の検査の結果に応じて、第2ビア導体の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、適切かつ自由度の高い放熱対策を講ずることが可能となる。ここで、電子部品は電磁波(ノイズ)を発生する発生源ともなり得るが、本発明によれば、部品内蔵基板がGNDや電源プレーンなどの低インピーダンス電位に接続された場合には、第2ビア導体は低インピーダンスとなり得る。このため、その低インピーダンスである第2ビア導体を、発生源となり得る電子部品に近づけて形成することによって、電子部品から放射される放射ノイズが低減され、適切で自由度のあるノイズ対策を講ずることが可能となる。さらに、第2ビア導体は、第1ビア導体と共に第1絶縁層に形成されているので、第1ビア導体と同じ工程で第1絶縁層を貫通する導体として形成することができる。従って、第2ビア導体と第1ビア導体とを同じ工程で形成することができ、部品内蔵基板の製造工程を簡略し、コストダウンに資することができる。
【0012】
本発明の部品内蔵基板は、部品内蔵基板の内部に、電子部品の主面と反対側に設けられる第1電極と、第2ビア導体と第1電極とを電気的に接続する第3ビア導体とを備えることが好ましい。
【0013】
この好ましい態様では、第1電極は、電子部品の主面と反対側に設けられるので、第1電極及び第3ビア導体が電子部品の近傍に形成される。従って、電子部品から発生するノイズが、電子部品上、及び、その近傍で吸収されるので、シールド効果を立体的な範囲で発揮することができる。また、第1電極は、第3ビア導体によって、第2ビア導体と繋がれているので、電子部品が発する熱を電子部品の主面と反対側に放熱することができる。
【0014】
本発明の部品内蔵基板は、第1電極は、平面視において電子部品の少なくとも一部を覆うように形成されていることが好ましい。
【0015】
この好ましい態様では、第1電極は、電子部品の少なくとも一部を覆うように形成されているので、ノイズを吸収するシールド効果を、厚み方向だけでなく、面方向において発揮することができる。さらに、本発明によれば、電子部品から発する熱を面方向において放熱することができる。
【0016】
電子部品が、第1絶縁層に複数設けられている場合、第1電極は、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成されていることが好ましい。
【0017】
この好ましい態様では、複数の電子部品を第1絶縁層に内蔵させた後であっても、適切で自由度のある放熱対策及びノイズ対策を講じることができる。また、第1電極は、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成されているので、複数の電子部品から発する熱を面方向において放熱することができると共に、ノイズを吸収するシールド効果を面方向において発揮することができる。
【0018】
本発明の部品内蔵基板の製造方法は、電子部品を内蔵する部品内蔵基板の製造方法であって、外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品を内蔵する第1絶縁層を形成する第1工程と、第1絶縁層に、第1絶縁層をパッシベーション膜から外側に向けて厚み方向に貫通し、パッドに当接する第1ビア導体を形成すると共に、第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、パッシベーション膜に当接する第2ビア導体を形成する第2工程と、第1ビア導体を、第1絶縁層の外側に設けられている導体と電気的に接続する第3工程と、第2ビア導体を、電子部品が発する熱を部品内蔵基板の外側に放出可能なように構成する第4工程と、を備える。
【0019】
本発明においては、第2ビア導体を第1絶縁層に形成するので、電子部品を第1絶縁層に内蔵させた後、パッシベーション膜に向かって貫通穴(ビアホール)を設けることができる。従って、本発明においては、放熱の際に大きなスペースを確保する必要がなく、電子部品の形成領域上または下を有効に活用することができるとともに、ピンポイントで発熱源から放熱することができる。また、本発明においては、第1絶縁層に電子部品を内蔵させた後であっても、その後の検査の結果に応じて、第2ビア導体の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、適切で自由度の高い放熱対策を講ずることが可能となる。ここで、電子部品は電磁波(ノイズ)を発生する発生源ともなり得るが、本発明によれば、部品内蔵基板がGNDや電源プレーンなどの低インピーダンス電位に接続された場合には、第2ビア導体は低インピーダンスとなり得る。このため、その低インピーダンスである第2ビア導体を、発生源となり得る電子部品に近づけて形成することによって、電子部品から放射される放射ノイズが低減され、適切なノイズ対策を講ずることが可能となる。さらに、第2ビア導体は、第1ビア導体と共に第1絶縁層に同じ工程で形成するので、部品内蔵基板の製造工程を簡略し、コストダウンに資することができる。
【0020】
本発明の部品内蔵基板の製造方法は、部品内蔵基板の内部に、電子部品の主面と反対側に設けられる第1電極を形成すると共に、第2ビア導体と第1電極とを電気的に接続する第3ビア導体を形成する第5工程を備えることが好ましい。
【0021】
この好ましい態様では、第1電極を、電子部品の主面と反対側に設けるので、第1電極及び第3ビア導体を電子部品上及びその近傍に形成することができる。従って、電子部品から発生するノイズが電子部品上及びその近傍で吸収されるので、シールド効果を立体的な範囲で発揮することができる。また、好ましい態様では、第2ビア導体と第1電極とを電気的に接続する第3ビア導体を形成するので、電子部品が発する熱を電子部品の主面と反対側にも放熱することができる。
【0022】
本発明の部品内蔵基板の製造方法は、第5工程において、第1電極は、平面視において電子部品の少なくとも一部を覆うように形成することが好ましい。
【0023】
この好ましい態様では、第1電極を、電子部品の少なくとも一部を覆うように形成するので、ノイズを吸収するシールド効果を面方向において発揮することができる。さらに、本発明によれば、電子部品から発する熱を面方向において放熱することができる。
【0024】
本発明の部品内蔵基板の製造方法は、第1工程において、第1絶縁層に複数の電子部品を内蔵し、第5工程において、第1電極を、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成することが好ましい。
【0025】
この好ましい態様では、第1電極を、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成するので、複数の電子部品を第1絶縁層に内蔵させた後であっても、適切で自由度のある放熱対策及びノイズ対策を講じることができる。また、この好ましい態様では、複数の電子部品から発する熱を面方向において放熱することができると共に、ノイズを吸収するシールド効果を面方向において発揮することができる。
【発明の効果】
【0026】
本発明の部品内蔵基板及びその製造方法によれば、適切で自由度のある放熱対策及びノイズ対策を講じることができるので、部品内蔵基板のより小型化、高密度化を図ることができる。
【図面の簡単な説明】
【0027】
【図1】本発明の第1実施形態による部品内蔵基板を概略的に示す断面図である。
【図2】図1のII−II線に沿う平面図である。
【図3】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図4】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図5】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図6】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図7】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図8】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図9】第1実施形態の部品内蔵基板を製造する手順の一例を示す工程図である。
【図10】本発明の第2実施形態による部品内蔵基板を概略的に示す断面図である。
【図11】図10のXI−XI線に沿う平面図である。
【図12】本発明の第3実施形態による部品内蔵基板を概略的に示す断面図である。
【図13】図12のXIII−XIII線に沿う平面図である。
【発明を実施するための形態】
【0028】
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【0029】
(第1実施形態)
図1は、本発明の第1実施形態による部品内蔵基板1を概略的に示す断面図であり、図2は、図1のII−II線に沿う平面図である。
【0030】
部品内蔵基板1においては、最下層から導体層11、絶縁層15、導体層21、絶縁層25(第1絶縁層)、導体層31、絶縁層35、及び、導体層41が順次積層されており、絶縁層25の内部の所定位置に電子部品71が埋設されている。
【0031】
導体層41上には、例えば、インダクタやキャパシタ等の電子部品(図示せず)が載置されている。一方、導体層11には、導体層11を保護するために、さらに絶縁層(図示せず)が形成されている。この絶縁層には、部品内蔵基板1と外部との間で信号を伝送する信号端子、低インピーダンス電位に接続される電源端子、グランド端子が形成されている。
【0032】
各導体層11,21,31,41は、配線層12,22,32,42と低インピーダンス層13,23とを有している。配線層12,22,32,42は、信号の授受を行う配線パターン(信号線)が形成されており、上述の入力側や出力側の所定の電位に接続されている。また、低インピーダンス層13,23は、グランドや電源プレーンに接続されている。なお、低インピーダンス層13,23は、ノイズの放射及び/又はノイズの伝導を抑制し、電子回路の動作が安定して行われる程度のインピーダンスを有している。
【0033】
電子部品71は、所定の機能で動作するように形成されるものであり、外部と電気的な接続を行うパッド73が形成された主面に、パッド73を避けてパッシベーション膜74が形成されている。本実施形態における電子部品71は、パッド73が形成された主面側に、例えば、回路面72を有している。パッシベーション膜74は、回路面72を保護し、回路面72が外部と導通しないように、回路面72を覆うように形成されている。このように、電子部品71は、パッド73が部品内蔵基板1の最下層側に向けて配置されたいわゆるフェイスダウンの形態で設置されている。
【0034】
絶縁層25には、ビア導体26,27,28が形成されている。ビア導体26(第1ビア導体)は、絶縁層25をパッシベーション膜74から外側に向けて厚み方向に貫通し、パッド73に当接すると共に、絶縁層25の外側に設けられている導体(配線層22,12,32及びビア導体28,16,36)と電気的に接続されている。また、ビア導体27(第2ビア導体)は、絶縁層25を厚み方向に貫通し、パッシベーション膜74に当接すると共に、少なくとも絶縁層25を厚み方向に貫通し、部品内蔵基板1の外側に電子部品71が発する熱を放出可能なように構成されている。
【0035】
導体層21は、絶縁層25と絶縁層15との間に形成されており、配線パターンを有した配線層22と、グランドや電源プレーンに接続された低インピーダンス層23とを含んでいる。配線層22は、ビア導体26を介して、パッド73と繋がるように形成されている。低インピーダンス層23は、絶縁層15と絶縁層25との間に形成されており、ビア導体27によって、パッシベーション膜74と繋がるように形成されている。低インピーダンス層23は、面方向において、少なくとも電子部品71の一部を覆うように形成されており、ビア導体27の平面面積に比して大きく形成されていることが好ましい。さらに、低インピーダンス層23は、低インピーダンス導体27,23,17の一部である。低インピーダンス導体27,23,17は、パッシベーション膜74と接続されたビア導体27と、部品内蔵基板1の内部に設けられる導体層21に含まれ、グランドや電源プレーンに接続された低インピーダンス層23と、低インピーダンス層23と低インピーダンス層13とを電気的に接続するビア導体17と、を有している。
【0036】
また、導体層11は、配線パターンを有した配線層12と、グランドや電源プレーンに接続された低インピーダンス層13とを含んでいる。配線層12は、入力側や出力側の所定の電位に接続され、或いは、ビア導体16,28,36を介して、他の配線層22,32,42と繋がるように形成されている。低インピーダンス層13は、部品内蔵基板1の外側に臨む導体層11に含まれ、グランドや電源プレーンに接続されている。また、低インピーダンス層13は、パッシベーション膜74の外側に形成されており、低インピーダンス導体27,23,17によって、パッシベーション膜74と繋がるように形成されている。また、低インピーダンス層13は、面方向において、少なくとも電子部品の一部を覆うように形成されており、低インピーダンス層23の平面面積に比して大きく形成されていることが好ましい。
【0037】
また、電子部品71が部品内蔵基板1の内部において接続される構造は、次のとおりである。
【0038】
すなわち、電子部品71のパッド73は、所定の電位を有した外部(入力側、或いは、出力側)と接続するために、絶縁層25に形成され、且つ、パッド73と接続されたビア導体26を介して、配線層22に接続され、さらに、絶縁層15に形成されたビア導体16を介して、配線層12に接続される。また、電子部品71のパッド73は、最外層に形成された電子部品(図示せず)と接続するために、絶縁層25に形成され、且つ、ビア導体28を介して、配線層32に接続され、さらに、絶縁層35に形成されたビア導体36を介して、配線層42に接続される。
【0039】
一方で、電子部品71のパッシベーション膜74は、グランドや電源プレーンを有した外部と接続するために、絶縁層25に形成され、且つ、パッシベーション膜74と接続されたビア導体27を介して、低インピーダンス層23に接続され、さらに、ビア導体17を介して、低インピーダンス層13に接続される。
【0040】
図2は、絶縁層15側から平面視した場合に、グランドや電源プレーンに接続されたビア導体27と電子部品71との配置関係を示している。図示では、電子部品71の端部に対向するように形成された6箇所のパッド73を避けて、パッシベーション膜74が形成されている。グランドや電源プレーンに接続された3箇所のビア導体27は、パッシベーション膜74が形成された形成領域内に形成されている。また、低インピーダンス層23は、電子部品71の少なくとも一部を覆うように形成されている。なお、図示では、6箇所のパッド73上には、所定電位に接続されたビア導体26が形成されている。また、図示では、パッド73は6箇所、ビア導体27は3箇所に設けているが、その設置数は、特に限定されない。
【0041】
パッシベーション膜74は、回路面72が外部と導通しない材料であれば公知のものを適宜使用することができ、特に限定されない。パッシベーション膜74の具体例としては、例えば、ポリイミド、エポキシ等の絶縁性樹脂や、シリコン窒化膜やシリコン酸化膜等の絶縁性膜が挙げられる。
【0042】
パッシベーション膜74の厚さは、適宜設定することができ、特に限定されないが、ビア導体27と回路面72の間のパッシベーション膜74の厚さは、例えば、熱伝導率が0.2w/m・Kを用いる場合には、1〜10μmであることが好ましい。
【0043】
図3から図9は、部品内蔵基板を製造する手順の一例を示す工程図(プロセスフロー図)である。
【0044】
まず、両面銅張ガラスエポキシなどからなり、公知の手法を用いてパターニングされた配線層32、絶縁層35及び導体層41が形成されたコア基板51を準備する(図3)。
【0045】
次いで、そのコア基板51の上に未硬化状態の絶縁層25となる樹脂フィルムを積層する(図4)。
【0046】
そして、未硬化状態の絶縁層25上に電子部品71をいわゆるフェイスアップの状態で載置した後(図5)、再びその上を未硬化状態の樹脂で覆って絶縁層25内に電子部品71を埋め込み、絶縁層25を硬化させる。次に、絶縁層25上に銅箔を積層する等の方法によって形成された導体層21の不要部分をエッチング等によって除去した後、導体層21を除去した箇所に、公知の方法でビアホールH1,H2,H3を穿設し、ビアホールH1の底部に電子部品71のパッド73を露出させ、ビアホールH2の底部に電子部品71のパッシベーション膜74の一部を露出させ或いは、ビアホールH3の底部に配線層32を露出させる(図6)。
【0047】
それから、ビアホールH1,H2,H3が形成された導体層21上に銅等のめっきを施し、導体層21とパッド73、導体層21とパッシベーション膜74、及び、導体層21と配線層32を、それぞれ、ビア導体26,27,28により接続する(図7)。
【0048】
次に、導体層21をエッチング等によりパターニングして配線層22の配線パターンを形成させる(図7)。これにより、配線層22とパッド73がビア導体26により接続され、及び、低インピーダンス層23とパッシベーション膜74がビア導体27により接続され、配線層22と配線層32がビア導体28により接続される(図7)。
【0049】
次いで、導体層21及び絶縁層25上に未硬化状態の絶縁層15を形成し、更にその上に銅箔等を積層して導体層11を形成した後、熱プレス等により基板全体を加圧及び加熱硬化する。
【0050】
その後、その状態での最外両層である導体層11及び導体層41の不要部分をエッチング等によって除去して、ビアホールH4,H5,H6を穿設し、それらの底部に、それぞれ、配線層22、低インピーダンス23、及び、配線層32を露出させる(図8)。
【0051】
次いで、ビアホールH4,H5,H6の内部、並びに、導体層11上及び導体層41上に銅めっきを施して、導体層11と配線層22、導体層11と低インピーダンス層23、及び、配線層32と導体層41を、それぞれ、ビア導体16,17,36に接続する。次いで、導体層11及び導体層41をエッチング等によりパターニングして配線パターンを形成する(図9)。これにより、配線層12と配線層22がビア導体16により接続され、低インピーダンス層13と低インピーダンス層23がビア導体17により接続され、及び、配線層32と配線層42がビア導体36により接続される。
【0052】
そして、適宜の部分にソルダーレジストを形成させることにより、部品内蔵基板1を得る(図9)。この部品内蔵基板1を反転させ上下を逆さまにした状態で(図1)、その上にインダクタ等の電子部品(図示せず)を載置して接続することにより、部品内蔵モジュールを完成させる。
【0053】
なお、本実施形態では、低インピーダンス層13,23は、導体層11及び導体層21に形成したが、これに限らず、配線経路に応じて、各導体層11,21,31,41に形成してもよい。また、本実施形態では、導体層11,21,31,41は4層に形成したが、これに限らず、基板の厚さや性能、配線経路等に応じて適宜、層数を変更することができる。導体層数に応じて、絶縁層の層数も適宜変更することができる。
【0054】
また、「部品内蔵基板」とは、電子部品が内蔵された単位基板である個別基板(個片、個品)のみではなく、その個別基板を複数有する集合基板(ワークボード、ワークシート)を含む概念である。また、「電子部品」とは、その種類は特に制限されず、例えば、通常の電子機器に用いられるICチップ等の半導体装置といった能動部品、より具体的には、例えば、CPU(Central Processing Unit)やDSP(Digital Signal Processor)のように動作周波数が非常に高いデジタルIC、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログIC等や、インダクタ、キャパシタ、抵抗、サーミスタ等の受動部品が挙げられる。さらに、配線パターンにより形成される「信号線」とは、高速で動作する信号線や、マイクロストリップラインやコプレーナ導波路等、電磁波を伝送する伝送路を含む概念である。
【0055】
本実施形態においては、ビア導体27は、絶縁層25に形成されているので、電子部品71を絶縁層25に内蔵させた後、パッシベーション膜74に向かって、パッシベーション膜74の形成領域に貫通穴(ビアホール)H2を設けることで形成できる。従って、本実施形態は、放熱の際に大きなスペースを確保する必要がなく、電子部品71の形成領域上または下を有効に活用することができるとともに、ピンポイントで発熱源から放熱することができる。また、本実施形態は、絶縁層25に電子部品71を内蔵させた後であっても、その後の検査の結果に応じて、ビア導体27の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、より自由度の高い放熱対策を講ずることが可能となる。さらに、ビア導体27は、パッドと当接するビア導体26と共に絶縁層25に形成したので、上述の如く、ビア導体26と同じ工程で形成することができる。従って、ビア導体27は、ビア導体26と同じ工程で、パッシベーション膜74と当接するように形成することができるので、部品内蔵基板1の製造工程を簡略し、コストダウンに資することができる。さらにまた、例えば、電子部品71が動作する場合には、電子部品71は電磁波(ノイズ)を発生する発生源ともなり得るが、本実施形態では、部品内蔵基板1が、GNDや電源プレーンなどの低インピーダンス電位に接続されているので、第2ビア導体は低インピーダンスとなり得る。このため、その低インピーダンスであるビア導体27を、発生源となり得る電子部品71に近づけて形成することによって、電子部品71から放射される放射ノイズが低減され、適切で自由度のあるノイズ対策を講ずることが可能となる。
【0056】
また、本実施の形態においては、低インピーダンス層13は、低インピーダンス導体27,23,17によって、パッシベーション膜74に繋がれていると共に、部品内蔵基板1の外側に形成されているので、放熱板として機能することができる。更に、電子部品71を絶縁層25に内蔵させた後、パッシベーション膜74に向かって低インピーダンス導体27,23,17を設けることができる。従って、絶縁層25に電子部品71を内蔵させた後であっても、その後の検査の結果に応じて、低インピーダンス層13の形状や大きさ、或いは、低インピーダンス導体27,23,17の形成位置や形成個数を調整することができるので、当初の設計を大きく変更することなく、より自由度の高い放熱対策及びノイズ対策を講ずることが可能となる。特に、低インピーダンス層13は、面方向において、低インピーダンス層23に比して大きく(広く)形成されているので、グランドや電源プレーンを有する範囲が面方向での広がりをもつことになる。これにより、導体層の最外層に位置する低インピーダンス層13において、外部へ熱を確実に放出できると共に、ノイズの放射を外部へ伝搬することを回避することができる。
【0057】
さらに、低インピーダンス層23が、厚み方向において、低インピーダンス層13に比して電子部品71の近傍に形成されているので、電子部品71の近傍でノイズを吸収することができ、シールド効果の向上を図ることができる。また、低インピーダンス層23は、絶縁層25と絶縁層15との間に形成されており、ビア導体27によって、パッシベーション膜74と繋がれているので、電子部品71が発する熱を低インピーダンス層23や13へ放出することができる。
【0058】
(第2実施形態)
図10は、本発明の第2実施形態による部品内蔵基板2を概略的に示す断面図である。また、図11は、図10のXI−XI線に沿う平面図である。部品内蔵基板2は、図示の如く、導体層31には配線層32Aの他、低インピーダンス層33(第1電極)が形成され、この低インピーダンス層33と低インピーダンス層23とを接続するビア導体(第3ビア導体)29が形成されていること以外は、上述した第1実施形態の部品内蔵基板1と同様に構成されたものである。
【0059】
導体層31は、電子部品71を挟んで導体層21と反対側に設けられ、配線パターンを有した配線層32Aと、グランドや電源プレーンに接続された低インピーダンス層33とを含んでいる。
【0060】
低インピーダンス層33は、絶縁層25を貫通するように設けられたビア導体29を介して、低インピーダンス層23と電気的に接続されている。ビア導体29は、電子部品71の近傍に設けられ、放熱対策とノイズ対策の観点から、電子部品71の周縁に形成されることが好ましい。図11には、ビア導体29が、電子部品71の周縁(図10では、紙面の手前側に2本のみ図示しているが、紙面の奥側にも2本形成されている)に形成されているものを例示している。なお、図11には、ビア導体29が2本形成されているが、本数は特に限定されず、2本以上形成されてもよい。
【0061】
低インピーダンス層33は、平面視において電子部品の少なくとも一部を覆うように形成されており、本実施形態においては、回路面72とは反対側の電子部品71の面を覆うように形成されている。
【0062】
なお、本実施形態では、低インピーダンス層33が、平面視において電子部品の少なくとも一部を覆うように形成されているが、低インピーダンス層23、或いは、低インピーダンス層23,33が平面視において電子部品の少なくとも一部を覆うように形成されていてもよく、この場合には、電子部品の少なくとも一部が、厚み方向の上下において低インピーダンス層に覆われるので、これらの低インピーダンス層が有するシールド効果を最大限に発揮することができる。
【0063】
本実施形態においては、第1実施形態の効果を有するだけでなく、低インピーダンス33は、電子部品71を挟んで導体層21と反対側に設けられるので、電子部品71が、低インピーダンス層23及び低インピーダンス層33に挟まれるように絶縁層25に内蔵され、しかも、ビア導体29が電子部品71の近傍に形成される。従って、電子部品71から発生するノイズが、電子部品71の上下、及び、その近傍で吸収されるので、シールド効果を立体的な範囲で発揮することができる。また、低インピーダンス層33は、ビア導体29によって、低インピーダンス層23と繋がれているので、低インピーダンス層23で分散しきれなかった熱を、低インピーダンス層33で確実に分散することができる。
【0064】
また、本実施形態においては、低インピーダンス層23及び低インピーダンス層33の少なくとも一方は、電子部品71の少なくとも一部を覆うように形成されているので、ノイズを吸収するシールド効果を、厚み方向だけでなく、面方向において発揮することができる。さらに、本実施形態によれば、電子部品から発する熱を面方向において分散することができる。
【0065】
(第3実施形態)
図12は、本発明の第3実施形態による部品内蔵基板3を概略的に示す断面図である。図13は、図12のXIII−XIII線に沿う平面図である。本発明の第3実施形態による部品内蔵基板3を概略的に示す断面図である。なお、図12に示す部品内蔵基板3は、概略的に示した断面図のため、第1実施形態の部品内蔵基板1と同じ構成である、絶縁層15,35、及びビア導体16,17,36の詳細な構成は省略している。
【0066】
部品内蔵基板3は、図示の如く、絶縁層25に複数の電子部品71,75が内蔵され、導体層31Aには配線層32Aの他、低インピーダンス層33の代わりに、低インピーダンス層34(第1電極)が形成され、この低インピーダンス層34と平面視で重なるように低インピーダンス層24が形成され、低インピーダンス層24と低インピーダンス層34とを接続するビア導体29A,29B(第3ビア導体)が形成されていること以外は、上述した第1実施形態の部品内蔵基板1と同様に構成されたものである。
【0067】
電子部品71,75は、複数設けられており、低インピーダンス層24及び低インピーダンス層34の少なくとも一方は、平面視において複数の電子部品71,75の少なくとも一部を共通に覆うように形成されている。
【0068】
また、低インピーダンス層24は、平面視で低インピーダンス層34と重なるように設けられており、ビア導体27,29A,29Bを介して低インピーダンス層34に繋がるように形成されている。なお、低インピーダンス層24は、ビア導体27,29A,29Bを覆うように形成されているが、図示する形状には限定されず、例えば低インピーダンス層34のように電子部品71,75を共通に覆うように形成されていてもよい。
【0069】
本実施形態では、ビア導体29Bが、電子部品71と電子部品75との間に形成されているが、電子部品の機能や種類に応じて、電子部品71と電子部品75との間のビア導体29Bを調整してもよい。例えば、電子部品71と電子部品75とが、例えば、アナログデバイスのような同じ種類(或いは、同じ機能)である場合には、電子部品71と電子部品75との間にビア導体29Bを形成して、グランドや電源プレーンを共通化してもよい。一方、電子部品71と電子部品75とが、例えば、アナログデバイスとデジタルデバイスのような異なる種類(或いは、異なる機能)である場合には、電子部品71と電子部品75との間にビア導体29Bを形成せずに、グランドや電源プレーンを分離させてもよい。
【0070】
いずれの場合であっても、他のビア導体28,29Aを形成する工程と同じ工程で、電子部品71と電子部品75との間に形成するビア導体29Bの位置や数を調整すればよいのでコストダウンに資することができる。また、いずれの場合であっても、電子部品71,75の一部が、低インピーダンス層24,34に覆われるように形成されているため、放熱対策やノイズ対策を講じることが可能となる。
【0071】
本実施形態によれば、第1及び第2実施形態の効果を有するだけでなく、複数の電子部品71,75を絶縁層25に内蔵させた後であっても、自由度のある放熱対策及びノイズ対策を講じることができる。また、低インピーダンス層24及び低インピーダンス層34の少なくとも一方は、平面視において複数の電子部品の少なくとも一部を共通に覆うように形成されているので、複数の電子部品71,75から発する熱を面方向において分散することができると共に、ノイズを吸収するシールド効果を面方向において発揮することができる。
【産業上の利用可能性】
【0072】
以上説明したとおり、本発明の部品内蔵基板は、自由度のある放熱対策を講じることが可能であると共に、より小型化を図ることが可能となるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるもの、並びにそれらの生産、製造等に広く且つ有効に利用することができる。
【符号の説明】
【0073】
1,2,3…部品内蔵基板、11,21,21A,31,31A,41…導体層、12,22,32,32A,42…配線層、13,23,24,33,34…低インピーダンス層、15,25,35…絶縁層、16,17,26,27,28,29,29A,29B,36…ビア導体、51…コア基板、71,75…電子部品、72…回路面、73…パッド、74…パッシベーション膜。
【特許請求の範囲】
【請求項1】
電子部品を内蔵する部品内蔵基板であって、
外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品と、
前記電子部品を内蔵する第1絶縁層と、
前記第1絶縁層に設けられる第1ビア導体及び第2ビア導体と、を備え、
前記第1ビア導体は、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッドに当接すると共に、前記第1絶縁層の外側に設けられている導体と電気的に接続されており、
前記第2ビア導体は、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッシベーション膜に当接すると共に、前記部品内蔵基板の外側に前記電子部品が発する熱を放出可能なように構成されている部品内蔵基板。
【請求項2】
前記部品内蔵基板の内部に、前記電子部品の前記主面と反対側に設けられる第1電極と、
前記第2ビア導体と前記第1電極とを電気的に接続する第3ビア導体とを備える請求項1に記載の部品内蔵基板。
【請求項3】
前記1電極は、平面視において前記電子部品の少なくとも一部を覆うように形成されている請求項2に記載の部品内蔵基板。
【請求項4】
前記電子部品は、前記第1絶縁層に複数設けられており、前記第1電極は、平面視において前記複数の電子部品の少なくとも一部を共通に覆うように形成されている請求項3に記載の部品内蔵基板。
【請求項5】
電子部品を内蔵する部品内蔵基板の製造方法であって、
外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品を内蔵する第1絶縁層を形成する第1工程と、
前記第1絶縁層に、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッドに当接する第1ビア導体を形成すると共に、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッシベーション膜に当接する第2ビア導体を形成する第2工程と、
前記第1ビア導体を、前記第1絶縁層の外側に設けられている導体と電気的に接続する第3工程と、
前記第2ビア導体を、前記電子部品が発する熱を前記部品内蔵基板の外側に放出可能なように構成する第4工程と、を備える部品内蔵基板の製造方法。
【請求項6】
前記部品内蔵基板の内部に、前記電子部品の前記主面と反対側に設けられる第1電極を形成すると共に、前記第2ビア導体と第1電極とを電気的に接続する第3ビア導体を形成する第5工程を備える請求項5に記載の部品内蔵基板の製造方法。
【請求項7】
前記第5工程において、前記第1電極は、平面視において前記電子部品の少なくとも一部を覆うように形成する、請求項6に記載の部品内蔵基板の製造方法。
【請求項8】
前記第1工程において、前記第1絶縁層に複数の電子部品を内蔵し、
前記第5工程において、前記第1電極の少なくとも一方を、平面視において前記複数の電子部品の少なくとも一部を共通に覆うように形成する、請求項7に記載の部品内蔵基板の製造方法。
【請求項1】
電子部品を内蔵する部品内蔵基板であって、
外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品と、
前記電子部品を内蔵する第1絶縁層と、
前記第1絶縁層に設けられる第1ビア導体及び第2ビア導体と、を備え、
前記第1ビア導体は、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッドに当接すると共に、前記第1絶縁層の外側に設けられている導体と電気的に接続されており、
前記第2ビア導体は、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッシベーション膜に当接すると共に、前記部品内蔵基板の外側に前記電子部品が発する熱を放出可能なように構成されている部品内蔵基板。
【請求項2】
前記部品内蔵基板の内部に、前記電子部品の前記主面と反対側に設けられる第1電極と、
前記第2ビア導体と前記第1電極とを電気的に接続する第3ビア導体とを備える請求項1に記載の部品内蔵基板。
【請求項3】
前記1電極は、平面視において前記電子部品の少なくとも一部を覆うように形成されている請求項2に記載の部品内蔵基板。
【請求項4】
前記電子部品は、前記第1絶縁層に複数設けられており、前記第1電極は、平面視において前記複数の電子部品の少なくとも一部を共通に覆うように形成されている請求項3に記載の部品内蔵基板。
【請求項5】
電子部品を内蔵する部品内蔵基板の製造方法であって、
外部と電気的な接続を行うパッドが形成された主面に、パッシベーション膜が形成されてなる電子部品を内蔵する第1絶縁層を形成する第1工程と、
前記第1絶縁層に、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッドに当接する第1ビア導体を形成すると共に、前記第1絶縁層を前記パッシベーション膜から外側に向けて厚み方向に貫通し、前記パッシベーション膜に当接する第2ビア導体を形成する第2工程と、
前記第1ビア導体を、前記第1絶縁層の外側に設けられている導体と電気的に接続する第3工程と、
前記第2ビア導体を、前記電子部品が発する熱を前記部品内蔵基板の外側に放出可能なように構成する第4工程と、を備える部品内蔵基板の製造方法。
【請求項6】
前記部品内蔵基板の内部に、前記電子部品の前記主面と反対側に設けられる第1電極を形成すると共に、前記第2ビア導体と第1電極とを電気的に接続する第3ビア導体を形成する第5工程を備える請求項5に記載の部品内蔵基板の製造方法。
【請求項7】
前記第5工程において、前記第1電極は、平面視において前記電子部品の少なくとも一部を覆うように形成する、請求項6に記載の部品内蔵基板の製造方法。
【請求項8】
前記第1工程において、前記第1絶縁層に複数の電子部品を内蔵し、
前記第5工程において、前記第1電極の少なくとも一方を、平面視において前記複数の電子部品の少なくとも一部を共通に覆うように形成する、請求項7に記載の部品内蔵基板の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2012−209527(P2012−209527A)
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願番号】特願2011−76140(P2011−76140)
【出願日】平成23年3月30日(2011.3.30)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
【公開日】平成24年10月25日(2012.10.25)
【国際特許分類】
【出願日】平成23年3月30日(2011.3.30)
【出願人】(000003067)TDK株式会社 (7,238)
【Fターム(参考)】
[ Back to top ]