電子デバイス用基板および接続構造
【課題】信頼性に優れた電子デバイス用基板および接続構造を提供する。
【解決手段】本発明に係る電子デバイス用基板は、樹脂層〔S1〕と、該樹脂層の上に設けられた電極端子〔P〕と、を備える電子デバイス用基板であって、前記電極端子は、絶縁層の下に設けられた下層電極〔1E〕と、該絶縁層の上に設けられた複数の上層電極〔2E〕と、を含み、前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極とが、前記下層電極によって互いに電気的に接続されている。かかる構造によれば、電極端子を分割された上層電極〔2E〕とそれらを接続する下層電極〔1E〕とで構成したので、上層電極〔2E〕の波状化を抑制し、電子デバイスの特性を向上させることができる。
【解決手段】本発明に係る電子デバイス用基板は、樹脂層〔S1〕と、該樹脂層の上に設けられた電極端子〔P〕と、を備える電子デバイス用基板であって、前記電極端子は、絶縁層の下に設けられた下層電極〔1E〕と、該絶縁層の上に設けられた複数の上層電極〔2E〕と、を含み、前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極とが、前記下層電極によって互いに電気的に接続されている。かかる構造によれば、電極端子を分割された上層電極〔2E〕とそれらを接続する下層電極〔1E〕とで構成したので、上層電極〔2E〕の波状化を抑制し、電子デバイスの特性を向上させることができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子デバイス用基板および接続構造、特に、樹脂層などのフレキシブル材料を有する電子デバイス用基板に関する。
【背景技術】
【0002】
近年、電子ペーパーなどの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることから樹脂層やプラスティックフィルムなどの上に電子デバイス(フレキシブル電子デバイス)を作成する技術が検討されている。フレキシブル電子デバイスはフレキシブル回路基板を構成要素として含んでおり、フレキシブル回路基板は樹脂層上やプラスティックフィルム上に形成された薄膜素子群から成っている。薄膜素子群は薄膜半導体装置(TFT)や薄膜ダイオード素子、薄膜コンデンサ素子、薄膜抵抗素子などから成って半導体回路を形成している。
【0003】
例えば、下記特許文献1には、転写技術を用いた電気光学装置の製造方法が開示されている。また、下記特許文献2においては、転写の際に薄膜素子層に発生するクラックを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−245091号公報
【特許文献2】特開2007−288080号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明者等は、フレキシブル基板を用いた電気光学装置に係る研究・開発を行っており、装置特性の向上を検討している。
【0006】
上記転写技術は、フレキシブル基板上に電子デバイス(フレキシブル電子デバイス)を形成する技術として極めて有用である一方、出来上がったフレキシブル電子デバイスにおいては、外部接続部品との接続部となる電極端子が波打つ「波状化」と呼ばれる現象が生じ、断線や接続不良などのデバイス特性の劣化をもたらしていた。
【0007】
そこで、本発明に係る具体的態様は、上記「波状化」を起こし難い構造体の採用により、信頼性に優れた電子デバイス用基板および接続構造を提供することを目的とする。
【課題を解決するための手段】
【0008】
(1)本発明に係る電子デバイス用基板は、樹脂層と、該樹脂層の上に設けられた電極端子と、を備える電子デバイス用基板であって、前記電極端子は、絶縁層の下に設けられた下層電極と、該絶縁層の上に設けられた複数の上層電極と、を含み、前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極とが、前記下層電極によって互いに電気的に接続されている。
【0009】
かかる構造によれば、電極端子を分割された上層電極とそれらを接続する下層電極とで構成したので、上層電極に起因する波状化を抑制し、製造時に於ける歩留まりを高めると共に使用時に於ける信頼性を改善すると言った電子デバイスの特性を向上させることができる。
【0010】
(2)より好ましくは、前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さい。下層電極は、前記第1の上層電極を前記第2の上層電極に電気的に接続できる範囲で出来る限り小さくする。このように、下層電極を小さくすることで、上層電極と下層電極とが互いに平面視で重なることによる波状化を抑制することができる。
【0011】
(3)例えば、前記複数の上層電極のうち、前記第1の上層電極と前記第2の上層電極とに隣り合う第3の上層電極は、前記下層電極によって前記第1の上層電極と前記第2の上層電極とに電気的に接続されている。
【0012】
このように、1の下層電極によって、3つ以上の上層電極の電気的接続を図ってもよい。
【0013】
(4)例えば、前記第1の上層電極および第2の上層電極は、平面視において多角形形状であり、前記下層電極が前記多角形形状の角部と重ならないよう配置されている。
【0014】
かかる構成によれば、上層電極と下層電極の重なり部で生じやすく、また、上層電極や下層電極の角部で生じやすい波状化(取り分け電極面積が大きい上層電極の角部に起因する波状化)を効果的に抑制することができる。
【0015】
(5)例えば、前記第1乃至第3の上層電極は、平面視において鈍角を有する多角形形状である。
【0016】
このように、上層電極の形状を工夫することにより、鋭角部で生じやすい波状化を効果的に抑制することができる。
【0017】
(6)例えば、前記第1乃至第3の上層電極は、平面視において正六角形である。
【0018】
このように、上層電極を正六角形とすれば、角度が120度となり、鋭角部で生じやすい波状化を効果的に抑制することができる。
【0019】
(7)例えば、前記複数の上層電極のうち、前記第1の上層電極に隣り合う第3の上層電極と、前記第1乃至第3の上層電極にそれぞれ隣り合う第4の上層電極と、前記第1の上層電極と前記第2の上層電極とは、前記下層電極によって互いに電気的に接続されている。
【0020】
このように、1の下層電極によって、4つの上層電極の電気的接続を図ってもよい。
【0021】
(8)前記第1乃至第4の上層電極は、正方形である。このように、上層電極の形状を正方形としてもよい。
【0022】
(9)例えば、前記電極端子に電気的に接続された配線をさらに備え、前記配線の幅は、前記配線の延在方向と直交する方向の前記第1の上層電極の幅よりも小さい。
【0023】
このように、第1、第2の上層電極間は、下層電極により接続されているため、上記配線は、上層配線および下層配線のいずれかと接続すればよく、その幅も小さくすることができる。
【0024】
(10)例えば、前記電極端子の前記第1の上層電極および第2の上層電極は、外部接続部品の一の端子と接続される。
【0025】
このように、複数の上層配線と外部接続部品の一の端子とを接続することによって電子デバイスと外部接続部品の良好な接続を図ることができる。
【0026】
(11)本発明に係る接続構造は、樹脂層と、該樹脂層の上に設けられた第1の電極端子と、を備える電子デバイス用基板と、第2の電極端子を備える外部接続部品と、が、前記第1の電極端子と前記第2の電極端子とが導電性粒子を介して互いに電気的に接続されるように、該導電性粒子を含む樹脂材料を介して接続された接続構造であって、前記第1の電極端子は、下層電極と、絶縁層を介して該下層電極の上に設けられ多複数の上層電極と、を含み、前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極は、前記下層電極によって互いに電気的に接続されており、前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さく、前記第1の上層電極と前記第2の上層電極との間隔は、前記導電性粒子の径よりも小さい。
【0027】
かかる構造によれば、電極端子を分割された上層電極とそれらを接続する下層電極とで構成したので、上層電極の波状化を抑制し、電子デバイスの特性を向上させることができる。また、外部接続部品との接続の際、電気的接続に寄与する導電性粒子の径よりもその間隔が小さくなるよう第1の上層電極と前記第2の上層電極とを配置することで、電子デバイスと外部接続部品の接続特性を向上させることができる。
【図面の簡単な説明】
【0028】
【図1】実施の形態1の電気光学装置に用いられる基板の構成を示す平面図および回路図である。
【図2】実施の形態1の電気光学装置の構成を示す斜視図である。
【図3】実施の形態1の電気光学装置に用いられる基板の電極パッドP部の要部平面図および断面図である。
【図4】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図5】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図6】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図7】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図8】比較例の基板の断面図および平面図を示す図である。
【図9】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図10】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図11】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図12】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図13】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図14】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図15】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図16】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図17】実施の形態2の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図18】実施の形態3の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図19】実施の形態3の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図20】実施の形態4の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図21】上記実施の形態に係る基板S1を用いた電気泳動装置の製造方法を示す断面図である。
【図22】電子ペーパー1000の斜視図である。
【図23】電子機器の一例である携帯電話機を示す斜視図である。
【図24】電子機器の一例である携帯型情報処理装置を示す斜視図である。
【発明を実施するための形態】
【0029】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【0030】
出願人の調査に基づくと、フレキシブル電子デバイス(樹脂層上やフィルム上に形成されたTFT回路)では(1)概ね55℃以上の温度差が生じた時、即ち80℃以上の熱処理がフレキシブル電子デバイスに施された時に、(2)面積が概ね0.25mm2以上の大面積の金属薄膜や(3)大面積金属薄膜の角部、取り分け鋭角部、及び(4)大面積金属薄膜と他層に設けられた金属薄膜とが平面視で重なっている領域で波状化が発生しやすい。波状化とは金属の内部応力に依って樹脂層が粘性流動し、デバイス表面に凹凸状の皺が発生する現象である(図8(D)参照)。温度に関しては低温でも長時間経つと発生する事から、80℃で波状化する電子デバイスは信頼性が低く、デバイス寿命が短い事を意味する。其処で本願では広い面積が必要な金属薄膜を細分し、金属薄膜の角部の角度を成る可く大きくし(鈍角にし)、金属薄膜が平面視で互いに重なる領域では重なり部の面積を出来る限り小さくする等の施策により、波状化を回避する。以下ではその形態を詳細に説明する。
<実施の形態1>
(基板の構成)
図1は、本実施の形態の電気光学装置に用いられる基板の構成を示す平面図および回路図である。
【0031】
図1(A)に示すように、基板(アクティブマトリクス基板)S1は、表示部(表示領域)1aおよび周辺回路部1bを有し、周辺回路部1bには、例えば、XドライバやYドライバなどの表示部を駆動させるために必要な回路が配置される。また、表示部を構成する各画素は、ソース線SLとゲート線GLとの交点に、マトリクス状に複数配置される。この画素は、画素電極PEおよび薄膜トランジスタTを有している。
【0032】
図1(B)に示すように、上記基板S1は、フレキシブル基板であり、例えば、絶縁性の樹脂材料などを用いて構成されている。また、XドライバやYドライバからは、引き回し配線1cが複数の電極パッド(電極端子、外部電極端子)Pまで延在している。この電極パッドPは、FPC(フレキシブルプリントコネクタ)などのケーブル(外部接続部品)3を介して駆動用IC5と接続される。尚、以下の説明ではXドライバとYドライバとがフレキシブル基板に設けられている例を説明するが、本願発明はドライバ回路が設けられていないフレキシブル基板にも適用できる。この場合、表示部から伸びるソース線SLやゲート線GLの端部が電極パッド(電極端子)となっており、此等のパッド上にFPCやCOF(チップオンフィルム)などが実装される。ケーブル3の裏面には電極パッドP3が、基板S1側の電極パッドPと対応するように配置されている。また、電極パッドP3は、図示しない配線を介して駆動用IC5の端子と接続されている。よって、電極パッドPとP3を電気的に接続することで、基板S1上の表示部1aを駆動用IC5により制御することができる。なお、Xドライバ、およびYドライバの配置、駆動用IC5との接続態様は、図示のものに限られるものではなく、例えば、Yドライバを表示部1aの両側に設けてもよく、また、ドライバ機能を駆動用IC5中に設け、ソース線SLとゲート線GLを直接電極パッドPに接続するなど種々の変形が可能である。
【0033】
図2は、本実施の形態の電気光学装置の構成を示す斜視図である。図2(A)に示す電極パッドPに、図2(B)に示すように、ケーブル3を介して駆動用IC5を接続し、さらに、その上部に、電気泳動シート7を実装する。この電気泳動シート7のうち、領域7aは、電気泳動カプセル層(電気泳動層)が形成された領域であり、領域7bは、保護フィルム部である。
【0034】
なお、図2(A)中のCEは、共通電極パッドである。また、図2(A)においては、Yドライバを表示部1aの両側に設けてある。本願発明は電極パッドPや共通電極パッドCEなど、面積が比較的大きな電極パッドに関する。
【0035】
図3は、本実施の形態の電気光学装置に用いられる基板の電極パッドP部の要部平面図および断面図である。図1および図2においては、上記電極パッドPを簡略化して単一の矩形状に記載したが、本実施の形態の電極パッドPは、図3(A)および(B)に示すように、複数の第2配線電極(上層電極、分割パッド)2Eを有する。この第2配線電極2Eは、平面視において正方形であり、所定の間隔dを置いてアレイ状に配置されている。また、第2配線電極2Eは、下層の第1配線電極(下層電極)1Eと接続部(プラグ)Cを介して接続されている。この第1配線電極1Eの面積は、第2配線電極2Eの面積より小さく、第1配線電極1Eは、4つの第2配線電極2Eの角部が近接する領域に配置され、1の第1配線電極1Eによって、4つの第2配線電極2Eが電気的に接続される。複数の第2配線電極2Eとケーブル3の裏面の一の電極パッドP3とが互いに、ACP(異方性導電ペースト;Anisotropic Conductive Paste)やACF(異方性導電フィルム;Anisotropic Conductive Film)技術などを用いて電気的に接続される。
【0036】
このように、電極パッドPを分割された複数の第2配線電極2Eとそれらを接続する複数の第1配線電極1Eとで構成したので、大きな電極パッドPに発生する波状化を抑制し、電気光学装置の特性を向上させることができる。
(基板の製造工程)
次いで、本実施の形態の電気光学装置の製造工程を説明しつつ、その構成をより明確にする。図4〜図7は、本実施の形態の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。なお、各図の(A)は、TFT部の断面図であり、(B)は、実装部(電極パッドP部)の断面図、(C)は、実装部の平面図(上面図)である。また、(B)の断面図は、(C)のH−H’断面部に対応する(図6参照)。
【0037】
図4に示すように、例えば、ポリイミド樹脂などからなる基板(フレキシブル基板)S1の上に下地絶縁膜15として例えば、酸化シリコン膜を成膜する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
【0038】
次いで、TFT部の下地絶縁膜15上に、島状の半導体膜17を形成する。半導体膜としては、例えばアモルファスシリコンをCVD(Chemical Vapor Deposition;化学気相成長)法やスパッター法などにより堆積し、次いで、所望の形状にパターニングする。具体的には、全面に成膜した半導体膜17上に、フォトレジスト膜(図示せず)を形成し、露光・現像(フォトリソグラフィ)することにより所望の形状(例えば、略矩形状)のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、半導体膜17をエッチングし、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。なお、アモルファスシリコン膜を固相成長法やレーザ照射法により結晶化させ、多結晶シリコン膜とした後、パターニングしてもよい。また、実装部においては、半導体膜17を除去する。
【0039】
次いで、図5に示すように、半導体膜17上を含む基板S1の全面上に、絶縁膜19として、例えば、酸化シリコン膜をCVD法により堆積する。この絶縁膜19は、TFT部においてゲート絶縁膜となる。次いで、絶縁膜19上に、導電性膜として例えばアルミニウム(Al)などの金属膜をスパッタリング法により堆積し、パターニングすることにより、TFT部においてゲート電極Gを、実装部において第1配線電極1Eを形成する。第1配線電極1Eは、正方形であり、所定の間隔d1を置いてアレイ状に配置されている。
【0040】
次いで、ゲート電極Gをマスクとして半導体膜17中にn型又はp型の不純物を注入し、ソース、ドレイン領域17aを形成する。
【0041】
次いで、図6(A)および(B)に示すように、ゲート電極Gおよび第1配線電極1E上に層間絶縁膜21として例えば酸化シリコン膜をCVD法で形成する。
【0042】
次いで、ソース、ドレイン領域17a上の層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。また、実装部においては、正方形の第1配線電極1Eの4つの角部各々に、層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることによりTFT部に第1層配線M1a、M1bを形成する。M1aは、例えば、ソース線SLとなり、M1bは、後述する画素電極PEと接続される。また、この際、実装部においては、第1配線電極1Eの4つの角部各々に設けたコンタクトホールとそれぞれ重なるように4つの第2配線電極2Eを配置する。この第2配線電極2Eは、平面視において正方形であり、所定の間隔dを置いてアレイ状に配置されている(図6(C)参照)。具体的には、第1配線電極1Eaの4つの角部各々に1個ずつコンタクトホールが設けられ、第2配線電極2E(21),第2配線電極2E(22),第2配線電極2E(25),第2配線電極2E(26)各々が、第1配線電極1Eaの4つの角部各々に設けられたコンタクトホールのいずれかひとつと重なるように配置されている。その結果、第2配線電極2E(21),第2配線電極2E(22),第2配線電極2E(25),第2配線電極2E(26)は、第1配線電極1Eaと4つの接続部C1,C2,C3,C4とによって互いに電気的に接続される。
【0043】
次いで、図7(A)および(B)に示すように、第1層配線M1a、M1bおよび第2配線電極2E上を含む層間絶縁膜21上に、層間絶縁膜23として例えばポリイミド膜を形成する。例えば、ポリイミド樹脂溶液を第1基板S1上にスピンコート法を用いて塗布した後、熱処理により固化する。次いで、第1層配線M1b上の層間絶縁膜23をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜23を除去し、第2配線電極2Eを露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜23上に導電性膜として例えばITO(酸化インジウムスズ:Indium Tin Oxide)膜をスパッタリング法で堆積し、パターニングすることにより画素電極PEを形成する。
【0044】
以上の工程により、基板S1のTFT部に、薄膜トランジスタTおよび画素電極PEが形成され、実装部に互いに電気的に接続された複数の第1配線電極1Eおよび複数の第2配線電極2Eよりなる電極パッドPが形成される(図7(C))。
【0045】
以上の工程によりアクティブマトリクス基板が略完成する。
【0046】
このように、本実施の形態によれば、電極パッドPを分割された複数の第2配線電極2Eとそれらを接続する複数の第1配線電極1Eとで構成したので、電極パッドPの波状化を抑制することができる。
【0047】
図8は、比較例の基板の断面図および平面図を示す図である。図8(A)〜(C)に示すように、TFT部の第1層配線M1a、M1bと同層の配線層を利用して、実装部において電極パッドPを大面積(例えば、250μm×1cm程度)で形成した場合、図8(D)に示すように、電極パッドの波状化が生じる。これに対し、上記実施の形態においては、上記構成により波状化を抑制し、電気光学装置の特性を向上させることができる。
【0048】
また、上記実施の形態によれば、互いに隣接する全ての第2配線電極2Eが第1配線電極1Eによって電気的に接続されるため、例えば、フォト欠陥などにより一部の接続部Cが非導通となった場合にも、別ルートでの電気的接続が図れることとなり、接続不良を低減できる。具体的には、図7(C)に示す2E(11)と2E(12)との間の直接的な接続が非導通となった場合であっても、2E(11)から2E(21)および2E(22)を介して2E(12)へ接続する他のルートなどで、電気的接続が担保される。かかる迂回ルートは、多種多様に考えられ、フォト欠陥などのプロセス不良による歩留り低下を回避することができる。
【0049】
<数値範囲例>
次いで、本発明者らの考察による、より好ましい数値範囲について説明する。
【0050】
本発明者らの検討によれば、<1>0.25mm2(=0.5mm×0.5mm)以上の大面積の金属膜を形成下場合には、波状化が生じやすい。本実施の形態においては、パッド電極Pを構成する第2配線電極2Eを0.25mm2以下、より好ましくは、0.01m2以上0.09mm2以下とすることができ、波状化による装置特性の劣化、例えば、断線などの発生を抑制することができる。
【0051】
また、本発明者らの検討によれば、<2>金属膜の重なり部において、波状化が生じやすい。本実施の形態においては、一の第1配線電極1Eを一の第2配線電極2Eより小さくすることで、重なり面積を小さくでき、波状化を抑制することができる。好ましくは、一の第1配線電極1Eの面積を一の第2配線電極2Eの面積の1/10以下とする。
【0052】
なお、第2配線電極2Eの形状に制限はなく、他の形状、三角形や長方形でもよいが、本発明者らの検討によれば、<3>鋭角部において、波状化が生じやすいため、4以上の多角形が好ましい。また、第1配線電極1Eと第2配線電極2Eの重なり部を小さくするためには、1Eの面積の和/(1Eの面積の和+2Eの面積の和)を最小にすることが好ましい。この場合、一定面積下で2Eの外周が最小となるべきであるため、正多角形、例えば、本実施の形態で示す正方形や後述する正六角形が好ましい。
【0053】
第2配線電極2Eの形として正方形を例示したが、長方形でもよい。しかし、正方形の縦の辺と横の辺は互いに等しいため、長方形と比較した場合、縦方向と横方向のいずれに対しても波状化を抑制する効果が同じように得られる。また、必ずしも正六角形である必要はなく、六角形でもよい。しかし、正六角形であれば、互いに対向する3組の2つの辺の間隔が互いに等しいため、波状化を抑制する高い効果が得られる。
【0054】
よって、本実施の形態で示す正四角形の第2配線電極2Eにおいて、上記好ましい面積を適用すると、その一辺は、0.5mm以下、より好ましくは100μm以上300μmとなる。
【0055】
また、第2配線電極2Eの間隔dについては、電極パッドPとケーブル3の電極パッドP3との良好な接続を図るため、できるだけ小さいことが好ましい(図3(B)参照)。例えば、プロセスルールが許す最短に設定することが好ましい。具体的には、上記製造工程に係るプロセスルールで言えば、間隔dは、1μm以上3μm以下である。但し、プロセスルールは、製造する製品や使用する装置により変更されるものであるため、第2配線電極2Eの一辺と間隔dとの関係の目安としては、第2配線電極2Eの一辺を間隔dの10倍以上とすることが好ましい。
【0056】
また、第2配線電極2Eの間隔dについては、追って詳細に説明するように、電極パッドPとケーブル3の電極パッドP3との接続を、導電性粒子を含む樹脂材料を用いたACP技術を用いて接続する場合、間隔dを導電性粒子の直径よりも小さく設定することで、接続特性の向上を図ることができる。一般的には、かかる導電性粒子の直径は、5μm〜50μm程度であるため、間隔dを5μm以下とすることが好ましい。
【0057】
よって、現行のプロセスルールおよびACP材料を考慮すれば、第2配線電極2Eの間隔dを1μm以上5μm以下とすることが好ましい。
【0058】
以下に、より好ましい条件を纏めて示す。
【0059】
第2配線電極2Eの面積について、100μm×100μm(=0.01mm2)以上300μm×300μm(=0.09mm2)以下とする。第2配線電極2Eの間隔dについて、1μm以上3μm以下とする。
【0060】
コンタクトホールの直径(接続部Cの直径)について、1μm以上8μm以下、コンタクトホールと第1配線電極の端部又は第2配線電極の端部との距離は、1μm以上3μm以下とする。
【0061】
第1配線電極1Eの面積について、例えば、上記最小の組み合わせである、
1μm+1μm+1μm+1μm+1μm+1μm+1μm=7μmから、
7μm×7μm=49μm2…(1)を算出し、
また、上記最大の組み合わせである、
3μm+8μm+3μm+3μm+3μm+8μm+3μm=31μmから、
31μm×31μm=961μm2…(2)を算出し、
第1配線電極1Eの面積を49μm2以上961μm2以下の正方形としてもよい。
【0062】
なお、上記数値は、種々の条件を勘案した場合の好ましい数値の例であり、本発明は、上記数値に制限されるものでなく、本発明の趣旨に反しない範囲で他の数値も取りうるものである。
<引き回し配線1cの形成例>
上記「基板の製造工程」においては、詳述しなかったが、電極パッドPまで延在する引き回し配線1c(図1参照)は、第1配線電極1Eと同層で形成してもよく、また、第2配線電極2Eと同層で形成してもよい。
【0063】
図9および図10は、本実施の形態の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。図9及び図10においては、第1配線電極1Eと同層で引き回し配線1cを形成している。
【0064】
即ち、絶縁膜19上に、導電性膜として例えばアルミニウム(Al)などの金属膜をスパッタリング法により堆積し、パターニングすることにより、TFT部においてゲート電極Gを、実装部において第1配線電極1Eを形成する(図5参照)。この際、図9(A)に示すように、引き回し配線1cを2つの第1配線電極1Eと接続領域を介して接続するようにパターニングし、図9(B)に示すように、上記2つの第1配線電極1E上に形成される接続部Cを利用して第2配線電極2Eとの接続を図る。この場合、図示するように、引き回し配線(接続領域は除く)1cの幅Wは、第2配線電極2Eの一辺の長さより小さく設定されている。
【0065】
図10(A)および(B)でも同様に、第1配線電極1Eと同層で引き回し配線1cを形成している。図9との違いは、引き回し配線1cを接続領域を介して6つの第1配線電極1Eと接続するようにパターニングしている点である。この場合も、幅Wは、第2配線電極2Eの一辺の長さより小さい。
【0066】
図11および図12は、本実施の形態の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。図11及び図12においては、第2配線電極2Eと同層で引き回し配線1cを形成している。
【0067】
即ち、層間絶縁膜21をエッチングすることによりコンタクトホールを形成した後、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bおよび第2配線電極2Eを形成する(図6参照)。この際、図11に示すように、引き回し配線1cを1つの第2配線電極2Eと接続するようにパターニングする。また、図12に示すように、引き回し配線1cを5つの第2配線電極2Eと接続領域を介して接続するようにパターニングしてもよい。これらの場合において、引き回し配線(接続領域は除く)1cの幅Wは、第2配線電極2Eの一辺の長さより小さく設定されている。
<1Eと2Eの形状および接続構成の変形例>
図6においては、第2配線電極2Eを正方形とし、これらを間隔dを置いてアレイ状に配置した際、4つの正方形の近接する4つの頂点(頂角)を結ぶ正方形の中心部を、中心とする正方形状に第1配線電極1Eを配置したが、かかる構造体に限定されず、種々の変形が可能である。
【0068】
図13〜図16は、本実施の形態の電気光学装置に用いられる基板の他の構成を示す平面図である。
【0069】
(変形例1)
図13においては、第2配線電極2Eを正方形とし、これらを間隔dを置いてアレイ状に配置した際、互いに隣り合う2つの第2配線電極2Eの互いに近接する2つの辺の中心部間を接続するように長方形の第1配線電極1Eを配置している。言い換えれば、一の正方形(2E)の内部から所定の方向へ、正方形の一辺の中点を通過し、当該辺と隣接する辺の中点を通り、当該辺を有する他の正方形(2E)の内部まで延在するように、矩形状に第1配線電極1Eを配置している。かかる構造によれば、第2配線電極2Eの角部が平面視で第1配線電極1Eと重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。
【0070】
(変形例2)
図14においては、第2配線電極2Eを正六角形とし、これらの各辺が間隔dを置いて対向するよう配置した際、対向する2つの辺の中心部間を接続するように六角形の状に第1配線電極1Eを配置している。かかる構成によれば、第2配線電極2Eを正六角形とすることで、角が鈍角(120°)となり、鋭角部で生じやすい波状化を効果的に抑制することができる。また、変形例1の場合と同様に、第2配線電極2Eの角部が平面視で第1配線電極1Eと重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。なお、第1配線電極1Eを長方形としてもよい。但し、六角形とすることで、角を鈍角とすることができ、波状化を効果的に抑制することができる。
【0071】
(変形例3)
図15においては、第2配線電極2Eを正六角形とし、これらの各辺が間隔dを置いて対向するよう配置した際、3つの第2配線電極2Eの近接する3つの頂点を結ぶ正三角形の中心部を中心とする、正六角形の第1配線電極1Eを配置している。当該第1配線電極1Eは、3つの第2配線電極2Eの近接する3つの頂点を含んでいる。このように、第2配線電極2Eを正六角形とすることで、角が鈍角(120°)となり、鋭角部で生じやすい波状化を効果的に抑制することができる。また、変形例2の場合と比較し、第1配線電極1Eの数を少なくでき、第1配線電極1Eの総面積を小さくできる。よって、第1配線電極1Eと第2配線電極2Eとの重なり領域を小さくでき、波状化を抑制することができる。
【0072】
(変形例4)
図16においては、第2配線電極2Eを正方形とし、これらを間隔dを置いてアレイ状に配置した際、4つの第2配線電極2Eの近接する4つの角部の内側に接続部(C1〜C4)を設け、これらを接続するように略正方形の枠状に第1配線電極1Eを配置している。かかる構造によれば、第2配線電極2Eの角部と第1配線電極1Eが重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。また、変形例1の場合と比較し、接続部の数を少なくすることができる。
【0073】
なお、上記変形例1〜4については、第1配線電極1Eと第2配線電極2Eの形状および接続構成が異なるのみで、他の構成および製造工程は、図1〜図7を参照しながら説明した上記実施の形態と同様である。
<実施の形態2>
上記実施の形態1においては、TFT部にいわゆるトップゲート構造の薄膜トランジスタTを形成したが、薄膜トランジスタの構成はこれに限定されるものではなく、例えば、ボトムゲート構造の薄膜トランジスタTを形成してもよい。
【0074】
図17は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【0075】
図17(A)に示すように、ボトムゲート構造の薄膜トランジスタTが形成される。かかるトランジスタの製造工程に制限はなく、例えば、実施の形態1と同様の材料や成膜方法を用いて各部位を形成することができ、その一例を以下に説明する。
【0076】
図17(A)および(B)に示すように、例えば、ポリイミド樹脂などからなる基板S1の上部に下地絶縁膜15として例えば、酸化シリコン膜を成膜した後、導電性膜として例えばアルミニウム(Al)などの金属膜をスパッタリング法により堆積し、パターニングすることにより、TFT部においてゲート電極Gを、実装部において第1配線電極1Eを形成する。
【0077】
次いで、ゲート電極Gおよび第1配線電極1E上に層間絶縁膜19として例えば酸化シリコン膜をCVD法で形成し、さらに、その上部に半導体膜17iとして、例えばアモルファスシリコンをCVD法やスパッター法などにより堆積する。
【0078】
次いで、各トランジスタのチャネル領域となる部分にエッチングストッパー16を形成し、さらに、その上部に、n型又はp型の不純物含有した半導体膜を成膜する。次いで、n型又はp型の不純物含有した半導体膜がエッチングストッパーの16の両側に残存するよう、パターニングし、ソース、ドレイン領域17Aを形成する。この際、下層の真性半導体膜17iも同時にパターニングする。
【0079】
次いで、実装部において第1配線電極1E上の層間絶縁膜19をエッチングすることによりコンタクトホールを形成した後、ソース、ドレイン領域17A上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bを形成する。また、この際、実装部においては、第1配線電極1Eの4つの角部のコンタクトホールとその角部が重なるように4つの第2配線電極2Eを配置する。
【0080】
この後、実施の形態1と同様に、層間絶縁膜および画素電極を形成する。
【0081】
このように、薄膜トランジスタTをボトムゲート構造としても、各構成部位の形成工程と同じ工程で第1配線電極1E、接続部Cおよび第2配線電極2Eを形成することができ、短工程で、波状化を抑制できる電極パッドPを形成することができる。
【0082】
なお、実施の形態1および2においては、ゲート電極Gおよび第1層配線M1aとそれぞれ同層の配線層を用いて第1配線電極1Eおよび第2配線電極2Eを形成したが、他の導電性部位、例えば、第1層配線よりさらに上層の配線や、画素を構成するコンデンサなどの他の素子の電極と、同層の導電性膜を利用して電極(E1、E2)を形成してもよい。
【0083】
また、実施の形態1および2においては、フレキシブル基板S1上に直接薄膜トランジスタT等を形成する工程について説明したが、いわゆる転写技術を用いてもよい。即ち、ガラス基板のような剛性の基板上に薄膜トランジスタT等を形成し、他のガラス基板等に仮転写した後、最終的にフレキシブル基板上に転写してもよい。このような場合においても、最終転写後に、上記実施の形態と同様、熱処理工程(例えば、FPCの熱圧着工程など)が存在し、熱による波状化に効果的に対応できる。また、製品完成後の基板の経時変化による波状化にも効果的に対応でき、品質の向上を図ることができる。
【0084】
また、実施の形態1および2においては、ポリイミド樹脂などからなるフレキシブル基板を例に説明したが、波状化の問題は、上記プラスチック基板のみならず、大面積の電極パッドの下層に厚い樹脂層が存在する場合に生じ得る。樹脂層は熱や経時変化によって粘性流動変形しやすく、それ故に樹脂層上に形成された電極パッドは波状化しやすい。変形が生じやすい材料としては、例えば、アクリル樹脂やフィルム、ポリエステルフィルム、ビニル樹脂やウレタン樹脂などの各種プラスチック樹脂並びにプラスティックフィルムなどがある。よって、上記実施の形態は、上記プラスチック基板のみならず、下層に樹脂層を有する電子デバイスに広く適用可能である。
【0085】
また、実施の形態1および2においては、大面積(例えば、1mm2以上)の金属層として電極パッドPを例に説明したが、かかる金属層としては、共通電極や画素電極なども例として挙げることができる。例えば、図2(A)中の共通電極パッドCEを、上記第1配線電極1E、接続部Cおよび第2配線電極2Eで構成してもよい。この共通電極パッドCEは、ACP材料などを用いて後述の対向電極33と電気的に接続される部位である。
<実施の形態3>
上記実施の形態1および2においては、第2配線電極2Eを、第1層配線M1aのパターニングと同時に形成したが、画素電極PEのパターニング時に形成し、第2配線電極2Eを積層構造としてもよい。
【0086】
図18および図19は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【0087】
実施の形態1と同様に、基板S1上に薄膜トランジスタTおよび第1配線電極1Eを形成した後、ゲート電極Gおよび第1配線電極1E上に層間絶縁膜21として例えば酸化シリコン膜をCVD法で形成する。
【0088】
次いで、ソース、ドレイン領域17a上の層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。また、実装部においては、正方形の第1配線電極1Eの4つの角部にコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bを形成する。この際、実装部においては、Al膜をパターニングせず、大面積の導電性膜24として残存させる。
【0089】
次いで、図19に示すように、第1層配線M1a、M1bおよび導電性膜24上を含む層間絶縁膜21上に、層間絶縁膜23として例えばポリイミド膜をスピンコート法を用いて形成する。次いで、第1層配線M1b上の層間絶縁膜23をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜23を除去し、導電性膜24を露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜23上および導電性膜24上に導電性膜として例えばITO膜をスパッタリング法で堆積し、パターニングすることにより画素電極PEを形成する。この際、実装部においては、ITO膜26と導電性膜24の積層膜を同時にパターニングし、これらの積層膜よりなる第2配線電極2Eを形成する。この第2配線電極2Eは、実施の形態1と同様の平面形状である。
【0090】
このように、第2配線電極2EをITO膜と導電性膜の積層構造としてもよい。かかる構成によれば、実施の形態1で説明した波状化の抑制の効果に加え、ITO膜が保護膜となり外部応力に対する耐性が向上する。
<実施の形態4>
上記実施の形態1および2においては、第1配線電極1Eと第2配線電極2Eとを接続部Cを介して接続したが、これらの電極(E1、E2)を異なる導電性膜を用いて形成し、互いに直接重ね合わせることで接続を図ってもよい。
【0091】
図20は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【0092】
実施の形態1と同様に、基板S1上に薄膜トランジスタTを形成した後、ゲート電極G上に層間絶縁膜21として例えば酸化シリコン膜をCVD法で形成する。
【0093】
次いで、ソース、ドレイン領域17a上の層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bを形成する。この際、実装部において第1配線電極1Eを形成する。第1配線電極1Eは、実施の形態1と同様に、正方形であり、所定の間隔d1を置いてアレイ状に配置されている。
【0094】
次いで、第1層配線M1a、M1bおよび第1配線電極1E上を含む層間絶縁膜21上に、層間絶縁膜23として例えばポリイミド膜を実施の形態1と同様に形成する。次いで、第1層配線M1b上の層間絶縁膜23をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜23を除去し、第1配線電極1Eを露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜23上および第1配線電極1E上に導電性膜として例えばITO膜をスパッタリング法で堆積し、パターニングすることにより画素電極PEを形成する。この際、実装部においては、ITO膜をパターニングし、第1配線電極1Eの4つの角部のいずれかと重なるように4つの第2配線電極2Eを形成する。この第2配線電極2Eは、実施の形態1と同様に平面視において正方形であり、所定の間隔dを置いてアレイ状に配置されている。
【0095】
このように、第1配線電極1Eの一部と第2配線電極2Eの一部とを互いに直接重ねあわせ電気的接続を図り、電極パッドPとしてもよい。この場合も、実施の形態1〜3に示す効果より劣るが波状化の抑制を図ることができる。但し、本構成によれば、接続部Cを省略することができるため、コンタクトホールと第1配線電極1Eの端部あるいは第2配線電極2Eの端部との間隔を考慮する必要がなく、また、製造工程の簡略化を図ることができる。
【0096】
なお、上記実施の形態2〜4において、実施の形態1で説明した「数値範囲」や「1Eと2Eの形状および接続構成の変形例」や各種応用例を適宜採用できることは言うまでもない。
【0097】
<電子機器>
上記実施の形態で説明した基板(電子デバイス用基板、アクティブマトリクス基板)は、電気光学装置などの電子機器に用いることができる。
【0098】
(電気泳動表示装置の製造工程)
電気光学装置の一例として電気泳動装置(電子ペーパー)への適用について説明する。
【0099】
図21は、上記実施の形態に係る基板S1を用いた電気泳動装置の製造方法を示す断面図である。図示するように、対向電極33および電気泳動カプセル層31が形成された電気泳動シートS3を基板S1の表示部(TFT部)に接着することにより電気泳動装置が形成される。なお、基板S1上の素子層の詳細な図示は省略してある。
【0100】
(電子機器)
図22に電子ペーパー1000の斜視図を示す。当該電子ペーパーは、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体1001と、表示ユニット1002とを備えている。このような電子ペーパー1000では、表示ユニット1002の部分に、前述した電気泳動装置が組み込まれる。
【0101】
なお、上記においては、上記電気泳動装置を例に説明したが、この他、液晶装置や有機EL(Electro-Luminescence)装置などの各種電気光学装置にも適用可能である。
【0102】
図23は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機1100は、表示部1101を備え、当該表示部に、上記電気光学装置を組み込むことができる。
【0103】
図24は、電子機器の一例である携帯型情報処理装置を示す斜視図である。この携帯型情報処理装置1200は、キーボード等の入力部1201、演算手段や記憶手段などが格納された本体部1202、及び表示部1203を備えている。当該表示部に、上記電気光学装置を組み込むことができる。
【0104】
この他、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等にも適用できる。これらの各種電子機器の表示部や駆動回路部に、上記電気光学装置を組み込むことができる。
【0105】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【符号の説明】
【0106】
1a…表示部(表示領域)、1b…周辺回路部、1c…引き回し配線、1E…第1配線電極、2E…第2配線電極、3…ケーブル、5…駆動用IC、7…電気泳動シート、7a…電気泳動カプセル層が形成された領域、7b…保護フィルム部、15…下地絶縁膜、16…エッチングストッパー、17…半導体膜、17a…ソース、ドレイン領域、17i…真性半導体膜、17A…ソース、ドレイン領域、19…絶縁膜、21…層間絶縁膜、23…層間絶縁膜、24…導電性膜、26…ITO膜、31…電気泳動カプセル層、33…対向電極、1000…電子ペーパー、1001…本体、1002…表示ユニット、1100…携帯電話機、1101…表示部、1200…携帯型情報処理装置、1201…入力部、1202…本体部、1203…表示部、C…接続部、CE…共通電極パッド、d…間隔、d1…間隔、GL…ゲート線、M1a、M1b…第1層配線、P…電極パッド、P3…電極パッド、PE…画素電極、SL…ソース線、S1…基板、S3…電気泳動シート、T…薄膜トランジスタ、W…引き回し配線の幅
【技術分野】
【0001】
本発明は、電子デバイス用基板および接続構造、特に、樹脂層などのフレキシブル材料を有する電子デバイス用基板に関する。
【背景技術】
【0002】
近年、電子ペーパーなどの電気光学装置の開発において、装置の小型化や軽量化に加え、可撓性や耐衝撃性を図れることから樹脂層やプラスティックフィルムなどの上に電子デバイス(フレキシブル電子デバイス)を作成する技術が検討されている。フレキシブル電子デバイスはフレキシブル回路基板を構成要素として含んでおり、フレキシブル回路基板は樹脂層上やプラスティックフィルム上に形成された薄膜素子群から成っている。薄膜素子群は薄膜半導体装置(TFT)や薄膜ダイオード素子、薄膜コンデンサ素子、薄膜抵抗素子などから成って半導体回路を形成している。
【0003】
例えば、下記特許文献1には、転写技術を用いた電気光学装置の製造方法が開示されている。また、下記特許文献2においては、転写の際に薄膜素子層に発生するクラックを抑制する技術が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−245091号公報
【特許文献2】特開2007−288080号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明者等は、フレキシブル基板を用いた電気光学装置に係る研究・開発を行っており、装置特性の向上を検討している。
【0006】
上記転写技術は、フレキシブル基板上に電子デバイス(フレキシブル電子デバイス)を形成する技術として極めて有用である一方、出来上がったフレキシブル電子デバイスにおいては、外部接続部品との接続部となる電極端子が波打つ「波状化」と呼ばれる現象が生じ、断線や接続不良などのデバイス特性の劣化をもたらしていた。
【0007】
そこで、本発明に係る具体的態様は、上記「波状化」を起こし難い構造体の採用により、信頼性に優れた電子デバイス用基板および接続構造を提供することを目的とする。
【課題を解決するための手段】
【0008】
(1)本発明に係る電子デバイス用基板は、樹脂層と、該樹脂層の上に設けられた電極端子と、を備える電子デバイス用基板であって、前記電極端子は、絶縁層の下に設けられた下層電極と、該絶縁層の上に設けられた複数の上層電極と、を含み、前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極とが、前記下層電極によって互いに電気的に接続されている。
【0009】
かかる構造によれば、電極端子を分割された上層電極とそれらを接続する下層電極とで構成したので、上層電極に起因する波状化を抑制し、製造時に於ける歩留まりを高めると共に使用時に於ける信頼性を改善すると言った電子デバイスの特性を向上させることができる。
【0010】
(2)より好ましくは、前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さい。下層電極は、前記第1の上層電極を前記第2の上層電極に電気的に接続できる範囲で出来る限り小さくする。このように、下層電極を小さくすることで、上層電極と下層電極とが互いに平面視で重なることによる波状化を抑制することができる。
【0011】
(3)例えば、前記複数の上層電極のうち、前記第1の上層電極と前記第2の上層電極とに隣り合う第3の上層電極は、前記下層電極によって前記第1の上層電極と前記第2の上層電極とに電気的に接続されている。
【0012】
このように、1の下層電極によって、3つ以上の上層電極の電気的接続を図ってもよい。
【0013】
(4)例えば、前記第1の上層電極および第2の上層電極は、平面視において多角形形状であり、前記下層電極が前記多角形形状の角部と重ならないよう配置されている。
【0014】
かかる構成によれば、上層電極と下層電極の重なり部で生じやすく、また、上層電極や下層電極の角部で生じやすい波状化(取り分け電極面積が大きい上層電極の角部に起因する波状化)を効果的に抑制することができる。
【0015】
(5)例えば、前記第1乃至第3の上層電極は、平面視において鈍角を有する多角形形状である。
【0016】
このように、上層電極の形状を工夫することにより、鋭角部で生じやすい波状化を効果的に抑制することができる。
【0017】
(6)例えば、前記第1乃至第3の上層電極は、平面視において正六角形である。
【0018】
このように、上層電極を正六角形とすれば、角度が120度となり、鋭角部で生じやすい波状化を効果的に抑制することができる。
【0019】
(7)例えば、前記複数の上層電極のうち、前記第1の上層電極に隣り合う第3の上層電極と、前記第1乃至第3の上層電極にそれぞれ隣り合う第4の上層電極と、前記第1の上層電極と前記第2の上層電極とは、前記下層電極によって互いに電気的に接続されている。
【0020】
このように、1の下層電極によって、4つの上層電極の電気的接続を図ってもよい。
【0021】
(8)前記第1乃至第4の上層電極は、正方形である。このように、上層電極の形状を正方形としてもよい。
【0022】
(9)例えば、前記電極端子に電気的に接続された配線をさらに備え、前記配線の幅は、前記配線の延在方向と直交する方向の前記第1の上層電極の幅よりも小さい。
【0023】
このように、第1、第2の上層電極間は、下層電極により接続されているため、上記配線は、上層配線および下層配線のいずれかと接続すればよく、その幅も小さくすることができる。
【0024】
(10)例えば、前記電極端子の前記第1の上層電極および第2の上層電極は、外部接続部品の一の端子と接続される。
【0025】
このように、複数の上層配線と外部接続部品の一の端子とを接続することによって電子デバイスと外部接続部品の良好な接続を図ることができる。
【0026】
(11)本発明に係る接続構造は、樹脂層と、該樹脂層の上に設けられた第1の電極端子と、を備える電子デバイス用基板と、第2の電極端子を備える外部接続部品と、が、前記第1の電極端子と前記第2の電極端子とが導電性粒子を介して互いに電気的に接続されるように、該導電性粒子を含む樹脂材料を介して接続された接続構造であって、前記第1の電極端子は、下層電極と、絶縁層を介して該下層電極の上に設けられ多複数の上層電極と、を含み、前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極は、前記下層電極によって互いに電気的に接続されており、前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さく、前記第1の上層電極と前記第2の上層電極との間隔は、前記導電性粒子の径よりも小さい。
【0027】
かかる構造によれば、電極端子を分割された上層電極とそれらを接続する下層電極とで構成したので、上層電極の波状化を抑制し、電子デバイスの特性を向上させることができる。また、外部接続部品との接続の際、電気的接続に寄与する導電性粒子の径よりもその間隔が小さくなるよう第1の上層電極と前記第2の上層電極とを配置することで、電子デバイスと外部接続部品の接続特性を向上させることができる。
【図面の簡単な説明】
【0028】
【図1】実施の形態1の電気光学装置に用いられる基板の構成を示す平面図および回路図である。
【図2】実施の形態1の電気光学装置の構成を示す斜視図である。
【図3】実施の形態1の電気光学装置に用いられる基板の電極パッドP部の要部平面図および断面図である。
【図4】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図5】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図6】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図7】実施の形態1の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。
【図8】比較例の基板の断面図および平面図を示す図である。
【図9】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図10】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図11】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図12】実施の形態1の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。
【図13】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図14】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図15】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図16】実施の形態1の電気光学装置に用いられる基板の他の構成を示す平面図である。
【図17】実施の形態2の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図18】実施の形態3の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図19】実施の形態3の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図20】実施の形態4の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【図21】上記実施の形態に係る基板S1を用いた電気泳動装置の製造方法を示す断面図である。
【図22】電子ペーパー1000の斜視図である。
【図23】電子機器の一例である携帯電話機を示す斜視図である。
【図24】電子機器の一例である携帯型情報処理装置を示す斜視図である。
【発明を実施するための形態】
【0029】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
【0030】
出願人の調査に基づくと、フレキシブル電子デバイス(樹脂層上やフィルム上に形成されたTFT回路)では(1)概ね55℃以上の温度差が生じた時、即ち80℃以上の熱処理がフレキシブル電子デバイスに施された時に、(2)面積が概ね0.25mm2以上の大面積の金属薄膜や(3)大面積金属薄膜の角部、取り分け鋭角部、及び(4)大面積金属薄膜と他層に設けられた金属薄膜とが平面視で重なっている領域で波状化が発生しやすい。波状化とは金属の内部応力に依って樹脂層が粘性流動し、デバイス表面に凹凸状の皺が発生する現象である(図8(D)参照)。温度に関しては低温でも長時間経つと発生する事から、80℃で波状化する電子デバイスは信頼性が低く、デバイス寿命が短い事を意味する。其処で本願では広い面積が必要な金属薄膜を細分し、金属薄膜の角部の角度を成る可く大きくし(鈍角にし)、金属薄膜が平面視で互いに重なる領域では重なり部の面積を出来る限り小さくする等の施策により、波状化を回避する。以下ではその形態を詳細に説明する。
<実施の形態1>
(基板の構成)
図1は、本実施の形態の電気光学装置に用いられる基板の構成を示す平面図および回路図である。
【0031】
図1(A)に示すように、基板(アクティブマトリクス基板)S1は、表示部(表示領域)1aおよび周辺回路部1bを有し、周辺回路部1bには、例えば、XドライバやYドライバなどの表示部を駆動させるために必要な回路が配置される。また、表示部を構成する各画素は、ソース線SLとゲート線GLとの交点に、マトリクス状に複数配置される。この画素は、画素電極PEおよび薄膜トランジスタTを有している。
【0032】
図1(B)に示すように、上記基板S1は、フレキシブル基板であり、例えば、絶縁性の樹脂材料などを用いて構成されている。また、XドライバやYドライバからは、引き回し配線1cが複数の電極パッド(電極端子、外部電極端子)Pまで延在している。この電極パッドPは、FPC(フレキシブルプリントコネクタ)などのケーブル(外部接続部品)3を介して駆動用IC5と接続される。尚、以下の説明ではXドライバとYドライバとがフレキシブル基板に設けられている例を説明するが、本願発明はドライバ回路が設けられていないフレキシブル基板にも適用できる。この場合、表示部から伸びるソース線SLやゲート線GLの端部が電極パッド(電極端子)となっており、此等のパッド上にFPCやCOF(チップオンフィルム)などが実装される。ケーブル3の裏面には電極パッドP3が、基板S1側の電極パッドPと対応するように配置されている。また、電極パッドP3は、図示しない配線を介して駆動用IC5の端子と接続されている。よって、電極パッドPとP3を電気的に接続することで、基板S1上の表示部1aを駆動用IC5により制御することができる。なお、Xドライバ、およびYドライバの配置、駆動用IC5との接続態様は、図示のものに限られるものではなく、例えば、Yドライバを表示部1aの両側に設けてもよく、また、ドライバ機能を駆動用IC5中に設け、ソース線SLとゲート線GLを直接電極パッドPに接続するなど種々の変形が可能である。
【0033】
図2は、本実施の形態の電気光学装置の構成を示す斜視図である。図2(A)に示す電極パッドPに、図2(B)に示すように、ケーブル3を介して駆動用IC5を接続し、さらに、その上部に、電気泳動シート7を実装する。この電気泳動シート7のうち、領域7aは、電気泳動カプセル層(電気泳動層)が形成された領域であり、領域7bは、保護フィルム部である。
【0034】
なお、図2(A)中のCEは、共通電極パッドである。また、図2(A)においては、Yドライバを表示部1aの両側に設けてある。本願発明は電極パッドPや共通電極パッドCEなど、面積が比較的大きな電極パッドに関する。
【0035】
図3は、本実施の形態の電気光学装置に用いられる基板の電極パッドP部の要部平面図および断面図である。図1および図2においては、上記電極パッドPを簡略化して単一の矩形状に記載したが、本実施の形態の電極パッドPは、図3(A)および(B)に示すように、複数の第2配線電極(上層電極、分割パッド)2Eを有する。この第2配線電極2Eは、平面視において正方形であり、所定の間隔dを置いてアレイ状に配置されている。また、第2配線電極2Eは、下層の第1配線電極(下層電極)1Eと接続部(プラグ)Cを介して接続されている。この第1配線電極1Eの面積は、第2配線電極2Eの面積より小さく、第1配線電極1Eは、4つの第2配線電極2Eの角部が近接する領域に配置され、1の第1配線電極1Eによって、4つの第2配線電極2Eが電気的に接続される。複数の第2配線電極2Eとケーブル3の裏面の一の電極パッドP3とが互いに、ACP(異方性導電ペースト;Anisotropic Conductive Paste)やACF(異方性導電フィルム;Anisotropic Conductive Film)技術などを用いて電気的に接続される。
【0036】
このように、電極パッドPを分割された複数の第2配線電極2Eとそれらを接続する複数の第1配線電極1Eとで構成したので、大きな電極パッドPに発生する波状化を抑制し、電気光学装置の特性を向上させることができる。
(基板の製造工程)
次いで、本実施の形態の電気光学装置の製造工程を説明しつつ、その構成をより明確にする。図4〜図7は、本実施の形態の電気光学装置に用いられる基板の製造工程を示す平面図又は断面図である。なお、各図の(A)は、TFT部の断面図であり、(B)は、実装部(電極パッドP部)の断面図、(C)は、実装部の平面図(上面図)である。また、(B)の断面図は、(C)のH−H’断面部に対応する(図6参照)。
【0037】
図4に示すように、例えば、ポリイミド樹脂などからなる基板(フレキシブル基板)S1の上に下地絶縁膜15として例えば、酸化シリコン膜を成膜する。なお、酸化シリコン膜に変えて、窒化シリコン膜などの他の無機系の絶縁膜を用いてもよい。
【0038】
次いで、TFT部の下地絶縁膜15上に、島状の半導体膜17を形成する。半導体膜としては、例えばアモルファスシリコンをCVD(Chemical Vapor Deposition;化学気相成長)法やスパッター法などにより堆積し、次いで、所望の形状にパターニングする。具体的には、全面に成膜した半導体膜17上に、フォトレジスト膜(図示せず)を形成し、露光・現像(フォトリソグラフィ)することにより所望の形状(例えば、略矩形状)のフォトレジスト膜を形成する。次いで、フォトレジスト膜をマスクに、半導体膜17をエッチングし、残存するフォトレジスト膜を除去する。このフォトレジスト膜の形成から除去までの一連の工程をパターニングという。なお、アモルファスシリコン膜を固相成長法やレーザ照射法により結晶化させ、多結晶シリコン膜とした後、パターニングしてもよい。また、実装部においては、半導体膜17を除去する。
【0039】
次いで、図5に示すように、半導体膜17上を含む基板S1の全面上に、絶縁膜19として、例えば、酸化シリコン膜をCVD法により堆積する。この絶縁膜19は、TFT部においてゲート絶縁膜となる。次いで、絶縁膜19上に、導電性膜として例えばアルミニウム(Al)などの金属膜をスパッタリング法により堆積し、パターニングすることにより、TFT部においてゲート電極Gを、実装部において第1配線電極1Eを形成する。第1配線電極1Eは、正方形であり、所定の間隔d1を置いてアレイ状に配置されている。
【0040】
次いで、ゲート電極Gをマスクとして半導体膜17中にn型又はp型の不純物を注入し、ソース、ドレイン領域17aを形成する。
【0041】
次いで、図6(A)および(B)に示すように、ゲート電極Gおよび第1配線電極1E上に層間絶縁膜21として例えば酸化シリコン膜をCVD法で形成する。
【0042】
次いで、ソース、ドレイン領域17a上の層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。また、実装部においては、正方形の第1配線電極1Eの4つの角部各々に、層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることによりTFT部に第1層配線M1a、M1bを形成する。M1aは、例えば、ソース線SLとなり、M1bは、後述する画素電極PEと接続される。また、この際、実装部においては、第1配線電極1Eの4つの角部各々に設けたコンタクトホールとそれぞれ重なるように4つの第2配線電極2Eを配置する。この第2配線電極2Eは、平面視において正方形であり、所定の間隔dを置いてアレイ状に配置されている(図6(C)参照)。具体的には、第1配線電極1Eaの4つの角部各々に1個ずつコンタクトホールが設けられ、第2配線電極2E(21),第2配線電極2E(22),第2配線電極2E(25),第2配線電極2E(26)各々が、第1配線電極1Eaの4つの角部各々に設けられたコンタクトホールのいずれかひとつと重なるように配置されている。その結果、第2配線電極2E(21),第2配線電極2E(22),第2配線電極2E(25),第2配線電極2E(26)は、第1配線電極1Eaと4つの接続部C1,C2,C3,C4とによって互いに電気的に接続される。
【0043】
次いで、図7(A)および(B)に示すように、第1層配線M1a、M1bおよび第2配線電極2E上を含む層間絶縁膜21上に、層間絶縁膜23として例えばポリイミド膜を形成する。例えば、ポリイミド樹脂溶液を第1基板S1上にスピンコート法を用いて塗布した後、熱処理により固化する。次いで、第1層配線M1b上の層間絶縁膜23をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜23を除去し、第2配線電極2Eを露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜23上に導電性膜として例えばITO(酸化インジウムスズ:Indium Tin Oxide)膜をスパッタリング法で堆積し、パターニングすることにより画素電極PEを形成する。
【0044】
以上の工程により、基板S1のTFT部に、薄膜トランジスタTおよび画素電極PEが形成され、実装部に互いに電気的に接続された複数の第1配線電極1Eおよび複数の第2配線電極2Eよりなる電極パッドPが形成される(図7(C))。
【0045】
以上の工程によりアクティブマトリクス基板が略完成する。
【0046】
このように、本実施の形態によれば、電極パッドPを分割された複数の第2配線電極2Eとそれらを接続する複数の第1配線電極1Eとで構成したので、電極パッドPの波状化を抑制することができる。
【0047】
図8は、比較例の基板の断面図および平面図を示す図である。図8(A)〜(C)に示すように、TFT部の第1層配線M1a、M1bと同層の配線層を利用して、実装部において電極パッドPを大面積(例えば、250μm×1cm程度)で形成した場合、図8(D)に示すように、電極パッドの波状化が生じる。これに対し、上記実施の形態においては、上記構成により波状化を抑制し、電気光学装置の特性を向上させることができる。
【0048】
また、上記実施の形態によれば、互いに隣接する全ての第2配線電極2Eが第1配線電極1Eによって電気的に接続されるため、例えば、フォト欠陥などにより一部の接続部Cが非導通となった場合にも、別ルートでの電気的接続が図れることとなり、接続不良を低減できる。具体的には、図7(C)に示す2E(11)と2E(12)との間の直接的な接続が非導通となった場合であっても、2E(11)から2E(21)および2E(22)を介して2E(12)へ接続する他のルートなどで、電気的接続が担保される。かかる迂回ルートは、多種多様に考えられ、フォト欠陥などのプロセス不良による歩留り低下を回避することができる。
【0049】
<数値範囲例>
次いで、本発明者らの考察による、より好ましい数値範囲について説明する。
【0050】
本発明者らの検討によれば、<1>0.25mm2(=0.5mm×0.5mm)以上の大面積の金属膜を形成下場合には、波状化が生じやすい。本実施の形態においては、パッド電極Pを構成する第2配線電極2Eを0.25mm2以下、より好ましくは、0.01m2以上0.09mm2以下とすることができ、波状化による装置特性の劣化、例えば、断線などの発生を抑制することができる。
【0051】
また、本発明者らの検討によれば、<2>金属膜の重なり部において、波状化が生じやすい。本実施の形態においては、一の第1配線電極1Eを一の第2配線電極2Eより小さくすることで、重なり面積を小さくでき、波状化を抑制することができる。好ましくは、一の第1配線電極1Eの面積を一の第2配線電極2Eの面積の1/10以下とする。
【0052】
なお、第2配線電極2Eの形状に制限はなく、他の形状、三角形や長方形でもよいが、本発明者らの検討によれば、<3>鋭角部において、波状化が生じやすいため、4以上の多角形が好ましい。また、第1配線電極1Eと第2配線電極2Eの重なり部を小さくするためには、1Eの面積の和/(1Eの面積の和+2Eの面積の和)を最小にすることが好ましい。この場合、一定面積下で2Eの外周が最小となるべきであるため、正多角形、例えば、本実施の形態で示す正方形や後述する正六角形が好ましい。
【0053】
第2配線電極2Eの形として正方形を例示したが、長方形でもよい。しかし、正方形の縦の辺と横の辺は互いに等しいため、長方形と比較した場合、縦方向と横方向のいずれに対しても波状化を抑制する効果が同じように得られる。また、必ずしも正六角形である必要はなく、六角形でもよい。しかし、正六角形であれば、互いに対向する3組の2つの辺の間隔が互いに等しいため、波状化を抑制する高い効果が得られる。
【0054】
よって、本実施の形態で示す正四角形の第2配線電極2Eにおいて、上記好ましい面積を適用すると、その一辺は、0.5mm以下、より好ましくは100μm以上300μmとなる。
【0055】
また、第2配線電極2Eの間隔dについては、電極パッドPとケーブル3の電極パッドP3との良好な接続を図るため、できるだけ小さいことが好ましい(図3(B)参照)。例えば、プロセスルールが許す最短に設定することが好ましい。具体的には、上記製造工程に係るプロセスルールで言えば、間隔dは、1μm以上3μm以下である。但し、プロセスルールは、製造する製品や使用する装置により変更されるものであるため、第2配線電極2Eの一辺と間隔dとの関係の目安としては、第2配線電極2Eの一辺を間隔dの10倍以上とすることが好ましい。
【0056】
また、第2配線電極2Eの間隔dについては、追って詳細に説明するように、電極パッドPとケーブル3の電極パッドP3との接続を、導電性粒子を含む樹脂材料を用いたACP技術を用いて接続する場合、間隔dを導電性粒子の直径よりも小さく設定することで、接続特性の向上を図ることができる。一般的には、かかる導電性粒子の直径は、5μm〜50μm程度であるため、間隔dを5μm以下とすることが好ましい。
【0057】
よって、現行のプロセスルールおよびACP材料を考慮すれば、第2配線電極2Eの間隔dを1μm以上5μm以下とすることが好ましい。
【0058】
以下に、より好ましい条件を纏めて示す。
【0059】
第2配線電極2Eの面積について、100μm×100μm(=0.01mm2)以上300μm×300μm(=0.09mm2)以下とする。第2配線電極2Eの間隔dについて、1μm以上3μm以下とする。
【0060】
コンタクトホールの直径(接続部Cの直径)について、1μm以上8μm以下、コンタクトホールと第1配線電極の端部又は第2配線電極の端部との距離は、1μm以上3μm以下とする。
【0061】
第1配線電極1Eの面積について、例えば、上記最小の組み合わせである、
1μm+1μm+1μm+1μm+1μm+1μm+1μm=7μmから、
7μm×7μm=49μm2…(1)を算出し、
また、上記最大の組み合わせである、
3μm+8μm+3μm+3μm+3μm+8μm+3μm=31μmから、
31μm×31μm=961μm2…(2)を算出し、
第1配線電極1Eの面積を49μm2以上961μm2以下の正方形としてもよい。
【0062】
なお、上記数値は、種々の条件を勘案した場合の好ましい数値の例であり、本発明は、上記数値に制限されるものでなく、本発明の趣旨に反しない範囲で他の数値も取りうるものである。
<引き回し配線1cの形成例>
上記「基板の製造工程」においては、詳述しなかったが、電極パッドPまで延在する引き回し配線1c(図1参照)は、第1配線電極1Eと同層で形成してもよく、また、第2配線電極2Eと同層で形成してもよい。
【0063】
図9および図10は、本実施の形態の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。図9及び図10においては、第1配線電極1Eと同層で引き回し配線1cを形成している。
【0064】
即ち、絶縁膜19上に、導電性膜として例えばアルミニウム(Al)などの金属膜をスパッタリング法により堆積し、パターニングすることにより、TFT部においてゲート電極Gを、実装部において第1配線電極1Eを形成する(図5参照)。この際、図9(A)に示すように、引き回し配線1cを2つの第1配線電極1Eと接続領域を介して接続するようにパターニングし、図9(B)に示すように、上記2つの第1配線電極1E上に形成される接続部Cを利用して第2配線電極2Eとの接続を図る。この場合、図示するように、引き回し配線(接続領域は除く)1cの幅Wは、第2配線電極2Eの一辺の長さより小さく設定されている。
【0065】
図10(A)および(B)でも同様に、第1配線電極1Eと同層で引き回し配線1cを形成している。図9との違いは、引き回し配線1cを接続領域を介して6つの第1配線電極1Eと接続するようにパターニングしている点である。この場合も、幅Wは、第2配線電極2Eの一辺の長さより小さい。
【0066】
図11および図12は、本実施の形態の電極パッドPと引き回し配線1cとの接続状態を示す平面図である。図11及び図12においては、第2配線電極2Eと同層で引き回し配線1cを形成している。
【0067】
即ち、層間絶縁膜21をエッチングすることによりコンタクトホールを形成した後、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bおよび第2配線電極2Eを形成する(図6参照)。この際、図11に示すように、引き回し配線1cを1つの第2配線電極2Eと接続するようにパターニングする。また、図12に示すように、引き回し配線1cを5つの第2配線電極2Eと接続領域を介して接続するようにパターニングしてもよい。これらの場合において、引き回し配線(接続領域は除く)1cの幅Wは、第2配線電極2Eの一辺の長さより小さく設定されている。
<1Eと2Eの形状および接続構成の変形例>
図6においては、第2配線電極2Eを正方形とし、これらを間隔dを置いてアレイ状に配置した際、4つの正方形の近接する4つの頂点(頂角)を結ぶ正方形の中心部を、中心とする正方形状に第1配線電極1Eを配置したが、かかる構造体に限定されず、種々の変形が可能である。
【0068】
図13〜図16は、本実施の形態の電気光学装置に用いられる基板の他の構成を示す平面図である。
【0069】
(変形例1)
図13においては、第2配線電極2Eを正方形とし、これらを間隔dを置いてアレイ状に配置した際、互いに隣り合う2つの第2配線電極2Eの互いに近接する2つの辺の中心部間を接続するように長方形の第1配線電極1Eを配置している。言い換えれば、一の正方形(2E)の内部から所定の方向へ、正方形の一辺の中点を通過し、当該辺と隣接する辺の中点を通り、当該辺を有する他の正方形(2E)の内部まで延在するように、矩形状に第1配線電極1Eを配置している。かかる構造によれば、第2配線電極2Eの角部が平面視で第1配線電極1Eと重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。
【0070】
(変形例2)
図14においては、第2配線電極2Eを正六角形とし、これらの各辺が間隔dを置いて対向するよう配置した際、対向する2つの辺の中心部間を接続するように六角形の状に第1配線電極1Eを配置している。かかる構成によれば、第2配線電極2Eを正六角形とすることで、角が鈍角(120°)となり、鋭角部で生じやすい波状化を効果的に抑制することができる。また、変形例1の場合と同様に、第2配線電極2Eの角部が平面視で第1配線電極1Eと重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。なお、第1配線電極1Eを長方形としてもよい。但し、六角形とすることで、角を鈍角とすることができ、波状化を効果的に抑制することができる。
【0071】
(変形例3)
図15においては、第2配線電極2Eを正六角形とし、これらの各辺が間隔dを置いて対向するよう配置した際、3つの第2配線電極2Eの近接する3つの頂点を結ぶ正三角形の中心部を中心とする、正六角形の第1配線電極1Eを配置している。当該第1配線電極1Eは、3つの第2配線電極2Eの近接する3つの頂点を含んでいる。このように、第2配線電極2Eを正六角形とすることで、角が鈍角(120°)となり、鋭角部で生じやすい波状化を効果的に抑制することができる。また、変形例2の場合と比較し、第1配線電極1Eの数を少なくでき、第1配線電極1Eの総面積を小さくできる。よって、第1配線電極1Eと第2配線電極2Eとの重なり領域を小さくでき、波状化を抑制することができる。
【0072】
(変形例4)
図16においては、第2配線電極2Eを正方形とし、これらを間隔dを置いてアレイ状に配置した際、4つの第2配線電極2Eの近接する4つの角部の内側に接続部(C1〜C4)を設け、これらを接続するように略正方形の枠状に第1配線電極1Eを配置している。かかる構造によれば、第2配線電極2Eの角部と第1配線電極1Eが重ならず、角部および電極の重なり部で生じやすい波状化を効果的に抑制することができる。また、変形例1の場合と比較し、接続部の数を少なくすることができる。
【0073】
なお、上記変形例1〜4については、第1配線電極1Eと第2配線電極2Eの形状および接続構成が異なるのみで、他の構成および製造工程は、図1〜図7を参照しながら説明した上記実施の形態と同様である。
<実施の形態2>
上記実施の形態1においては、TFT部にいわゆるトップゲート構造の薄膜トランジスタTを形成したが、薄膜トランジスタの構成はこれに限定されるものではなく、例えば、ボトムゲート構造の薄膜トランジスタTを形成してもよい。
【0074】
図17は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【0075】
図17(A)に示すように、ボトムゲート構造の薄膜トランジスタTが形成される。かかるトランジスタの製造工程に制限はなく、例えば、実施の形態1と同様の材料や成膜方法を用いて各部位を形成することができ、その一例を以下に説明する。
【0076】
図17(A)および(B)に示すように、例えば、ポリイミド樹脂などからなる基板S1の上部に下地絶縁膜15として例えば、酸化シリコン膜を成膜した後、導電性膜として例えばアルミニウム(Al)などの金属膜をスパッタリング法により堆積し、パターニングすることにより、TFT部においてゲート電極Gを、実装部において第1配線電極1Eを形成する。
【0077】
次いで、ゲート電極Gおよび第1配線電極1E上に層間絶縁膜19として例えば酸化シリコン膜をCVD法で形成し、さらに、その上部に半導体膜17iとして、例えばアモルファスシリコンをCVD法やスパッター法などにより堆積する。
【0078】
次いで、各トランジスタのチャネル領域となる部分にエッチングストッパー16を形成し、さらに、その上部に、n型又はp型の不純物含有した半導体膜を成膜する。次いで、n型又はp型の不純物含有した半導体膜がエッチングストッパーの16の両側に残存するよう、パターニングし、ソース、ドレイン領域17Aを形成する。この際、下層の真性半導体膜17iも同時にパターニングする。
【0079】
次いで、実装部において第1配線電極1E上の層間絶縁膜19をエッチングすることによりコンタクトホールを形成した後、ソース、ドレイン領域17A上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bを形成する。また、この際、実装部においては、第1配線電極1Eの4つの角部のコンタクトホールとその角部が重なるように4つの第2配線電極2Eを配置する。
【0080】
この後、実施の形態1と同様に、層間絶縁膜および画素電極を形成する。
【0081】
このように、薄膜トランジスタTをボトムゲート構造としても、各構成部位の形成工程と同じ工程で第1配線電極1E、接続部Cおよび第2配線電極2Eを形成することができ、短工程で、波状化を抑制できる電極パッドPを形成することができる。
【0082】
なお、実施の形態1および2においては、ゲート電極Gおよび第1層配線M1aとそれぞれ同層の配線層を用いて第1配線電極1Eおよび第2配線電極2Eを形成したが、他の導電性部位、例えば、第1層配線よりさらに上層の配線や、画素を構成するコンデンサなどの他の素子の電極と、同層の導電性膜を利用して電極(E1、E2)を形成してもよい。
【0083】
また、実施の形態1および2においては、フレキシブル基板S1上に直接薄膜トランジスタT等を形成する工程について説明したが、いわゆる転写技術を用いてもよい。即ち、ガラス基板のような剛性の基板上に薄膜トランジスタT等を形成し、他のガラス基板等に仮転写した後、最終的にフレキシブル基板上に転写してもよい。このような場合においても、最終転写後に、上記実施の形態と同様、熱処理工程(例えば、FPCの熱圧着工程など)が存在し、熱による波状化に効果的に対応できる。また、製品完成後の基板の経時変化による波状化にも効果的に対応でき、品質の向上を図ることができる。
【0084】
また、実施の形態1および2においては、ポリイミド樹脂などからなるフレキシブル基板を例に説明したが、波状化の問題は、上記プラスチック基板のみならず、大面積の電極パッドの下層に厚い樹脂層が存在する場合に生じ得る。樹脂層は熱や経時変化によって粘性流動変形しやすく、それ故に樹脂層上に形成された電極パッドは波状化しやすい。変形が生じやすい材料としては、例えば、アクリル樹脂やフィルム、ポリエステルフィルム、ビニル樹脂やウレタン樹脂などの各種プラスチック樹脂並びにプラスティックフィルムなどがある。よって、上記実施の形態は、上記プラスチック基板のみならず、下層に樹脂層を有する電子デバイスに広く適用可能である。
【0085】
また、実施の形態1および2においては、大面積(例えば、1mm2以上)の金属層として電極パッドPを例に説明したが、かかる金属層としては、共通電極や画素電極なども例として挙げることができる。例えば、図2(A)中の共通電極パッドCEを、上記第1配線電極1E、接続部Cおよび第2配線電極2Eで構成してもよい。この共通電極パッドCEは、ACP材料などを用いて後述の対向電極33と電気的に接続される部位である。
<実施の形態3>
上記実施の形態1および2においては、第2配線電極2Eを、第1層配線M1aのパターニングと同時に形成したが、画素電極PEのパターニング時に形成し、第2配線電極2Eを積層構造としてもよい。
【0086】
図18および図19は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【0087】
実施の形態1と同様に、基板S1上に薄膜トランジスタTおよび第1配線電極1Eを形成した後、ゲート電極Gおよび第1配線電極1E上に層間絶縁膜21として例えば酸化シリコン膜をCVD法で形成する。
【0088】
次いで、ソース、ドレイン領域17a上の層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。また、実装部においては、正方形の第1配線電極1Eの4つの角部にコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bを形成する。この際、実装部においては、Al膜をパターニングせず、大面積の導電性膜24として残存させる。
【0089】
次いで、図19に示すように、第1層配線M1a、M1bおよび導電性膜24上を含む層間絶縁膜21上に、層間絶縁膜23として例えばポリイミド膜をスピンコート法を用いて形成する。次いで、第1層配線M1b上の層間絶縁膜23をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜23を除去し、導電性膜24を露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜23上および導電性膜24上に導電性膜として例えばITO膜をスパッタリング法で堆積し、パターニングすることにより画素電極PEを形成する。この際、実装部においては、ITO膜26と導電性膜24の積層膜を同時にパターニングし、これらの積層膜よりなる第2配線電極2Eを形成する。この第2配線電極2Eは、実施の形態1と同様の平面形状である。
【0090】
このように、第2配線電極2EをITO膜と導電性膜の積層構造としてもよい。かかる構成によれば、実施の形態1で説明した波状化の抑制の効果に加え、ITO膜が保護膜となり外部応力に対する耐性が向上する。
<実施の形態4>
上記実施の形態1および2においては、第1配線電極1Eと第2配線電極2Eとを接続部Cを介して接続したが、これらの電極(E1、E2)を異なる導電性膜を用いて形成し、互いに直接重ね合わせることで接続を図ってもよい。
【0091】
図20は、本実施の形態の電気光学装置に用いられる基板の構成および製造工程を示す断面図および平面図である。
【0092】
実施の形態1と同様に、基板S1上に薄膜トランジスタTを形成した後、ゲート電極G上に層間絶縁膜21として例えば酸化シリコン膜をCVD法で形成する。
【0093】
次いで、ソース、ドレイン領域17a上の層間絶縁膜21をエッチングすることによりコンタクトホールを形成する。次いで、コンタクトホール内を含む層間絶縁膜21上に導電性膜として例えばAl膜をスパッタリング法で堆積し、パターニングすることにより第1層配線M1a、M1bを形成する。この際、実装部において第1配線電極1Eを形成する。第1配線電極1Eは、実施の形態1と同様に、正方形であり、所定の間隔d1を置いてアレイ状に配置されている。
【0094】
次いで、第1層配線M1a、M1bおよび第1配線電極1E上を含む層間絶縁膜21上に、層間絶縁膜23として例えばポリイミド膜を実施の形態1と同様に形成する。次いで、第1層配線M1b上の層間絶縁膜23をエッチングすることによりコンタクトホールを形成する。この際、実装部の層間絶縁膜23を除去し、第1配線電極1Eを露出させる。次いで、当該コンタクトホール内を含む層間絶縁膜23上および第1配線電極1E上に導電性膜として例えばITO膜をスパッタリング法で堆積し、パターニングすることにより画素電極PEを形成する。この際、実装部においては、ITO膜をパターニングし、第1配線電極1Eの4つの角部のいずれかと重なるように4つの第2配線電極2Eを形成する。この第2配線電極2Eは、実施の形態1と同様に平面視において正方形であり、所定の間隔dを置いてアレイ状に配置されている。
【0095】
このように、第1配線電極1Eの一部と第2配線電極2Eの一部とを互いに直接重ねあわせ電気的接続を図り、電極パッドPとしてもよい。この場合も、実施の形態1〜3に示す効果より劣るが波状化の抑制を図ることができる。但し、本構成によれば、接続部Cを省略することができるため、コンタクトホールと第1配線電極1Eの端部あるいは第2配線電極2Eの端部との間隔を考慮する必要がなく、また、製造工程の簡略化を図ることができる。
【0096】
なお、上記実施の形態2〜4において、実施の形態1で説明した「数値範囲」や「1Eと2Eの形状および接続構成の変形例」や各種応用例を適宜採用できることは言うまでもない。
【0097】
<電子機器>
上記実施の形態で説明した基板(電子デバイス用基板、アクティブマトリクス基板)は、電気光学装置などの電子機器に用いることができる。
【0098】
(電気泳動表示装置の製造工程)
電気光学装置の一例として電気泳動装置(電子ペーパー)への適用について説明する。
【0099】
図21は、上記実施の形態に係る基板S1を用いた電気泳動装置の製造方法を示す断面図である。図示するように、対向電極33および電気泳動カプセル層31が形成された電気泳動シートS3を基板S1の表示部(TFT部)に接着することにより電気泳動装置が形成される。なお、基板S1上の素子層の詳細な図示は省略してある。
【0100】
(電子機器)
図22に電子ペーパー1000の斜視図を示す。当該電子ペーパーは、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体1001と、表示ユニット1002とを備えている。このような電子ペーパー1000では、表示ユニット1002の部分に、前述した電気泳動装置が組み込まれる。
【0101】
なお、上記においては、上記電気泳動装置を例に説明したが、この他、液晶装置や有機EL(Electro-Luminescence)装置などの各種電気光学装置にも適用可能である。
【0102】
図23は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機1100は、表示部1101を備え、当該表示部に、上記電気光学装置を組み込むことができる。
【0103】
図24は、電子機器の一例である携帯型情報処理装置を示す斜視図である。この携帯型情報処理装置1200は、キーボード等の入力部1201、演算手段や記憶手段などが格納された本体部1202、及び表示部1203を備えている。当該表示部に、上記電気光学装置を組み込むことができる。
【0104】
この他、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等にも適用できる。これらの各種電子機器の表示部や駆動回路部に、上記電気光学装置を組み込むことができる。
【0105】
なお、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
【符号の説明】
【0106】
1a…表示部(表示領域)、1b…周辺回路部、1c…引き回し配線、1E…第1配線電極、2E…第2配線電極、3…ケーブル、5…駆動用IC、7…電気泳動シート、7a…電気泳動カプセル層が形成された領域、7b…保護フィルム部、15…下地絶縁膜、16…エッチングストッパー、17…半導体膜、17a…ソース、ドレイン領域、17i…真性半導体膜、17A…ソース、ドレイン領域、19…絶縁膜、21…層間絶縁膜、23…層間絶縁膜、24…導電性膜、26…ITO膜、31…電気泳動カプセル層、33…対向電極、1000…電子ペーパー、1001…本体、1002…表示ユニット、1100…携帯電話機、1101…表示部、1200…携帯型情報処理装置、1201…入力部、1202…本体部、1203…表示部、C…接続部、CE…共通電極パッド、d…間隔、d1…間隔、GL…ゲート線、M1a、M1b…第1層配線、P…電極パッド、P3…電極パッド、PE…画素電極、SL…ソース線、S1…基板、S3…電気泳動シート、T…薄膜トランジスタ、W…引き回し配線の幅
【特許請求の範囲】
【請求項1】
樹脂層と、該樹脂層の上に設けられた電極端子と、を備える電子デバイス用基板であって、
前記電極端子は、絶縁層の下に設けられた下層電極と、該絶縁層の上に設けられた複数の上層電極と、を含み、
前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極とが、前記下層電極によって互いに電気的に接続されていることを特徴とする電子デバイス用基板。
【請求項2】
請求項1において、前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さい電子デバイス用基板。
【請求項3】
請求項1または2において、前記複数の上層電極のうち、前記第1の上層電極と前記第2の上層電極とに隣り合う第3の上層電極は、前記下層電極によって前記第1の上層電極と前記第2の上層電極とに電気的に接続されている電子デバイス用基板。
【請求項4】
請求項1において、前記第1の上層電極および第2の上層電極は、平面視において多角形形状であり、前記下層電極が前記多角形形状の角部と重ならないよう配置されている電子デバイス用基板。
【請求項5】
請求項3において、前記第1乃至第3の上層電極は、平面視において鈍角を有する多角形形状である電子デバイス用基板。
【請求項6】
請求項5において、前記第1乃至第3の上層電極は、平面視において正六角形である電子デバイス用基板。
【請求項7】
請求項1または2において、前記複数の上層電極のうち、前記第1の上層電極に隣り合う第3の上層電極と、前記第1乃至第3の上層電極にそれぞれ隣り合う第4の上層電極と、
前記第1の上層電極と前記第2の上層電極とは、前記下層電極によって互いに電気的に接続されている電子デバイス用基板。
【請求項8】
請求項7において、前記第1乃至第4の上層電極は、正方形である電子デバイス用基板。
【請求項9】
請求項1乃至8のうちいずれか一項において、前記電極端子に電気的に接続された配線をさらに備え、前記配線の幅は、前記配線の延在方向と直交する方向の前記第1の上層電極の幅よりも小さい電子デバイス用基板。
【請求項10】
請求項1または2において、前記電極端子の前記第1の上層電極および第2の上層電極は、外部接続部品の一の端子と接続される電子デバイス用基板。
【請求項11】
樹脂層と、該樹脂層の上に設けられた第1の電極端子と、を備える電子デバイス用基板と、
第2の電極端子を備える外部接続部品と、
が、前記第1の電極端子と前記第2の電極端子とが導電性粒子を介して互いに電気的に接続されるように、該導電性粒子を含む樹脂材料を介して接続された接続構造であって、
前記第1の電極端子は、下層電極と、絶縁層を介して該下層電極の上に設けられた複数の上層電極と、を含み、
前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極は、前記下層電極によって互いに電気的に接続されており、
前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さく、
前記第1の上層電極と前記第2の上層電極との間隔は、前記導電性粒子の径よりも小さいことを特徴とする接続構造。
【請求項1】
樹脂層と、該樹脂層の上に設けられた電極端子と、を備える電子デバイス用基板であって、
前記電極端子は、絶縁層の下に設けられた下層電極と、該絶縁層の上に設けられた複数の上層電極と、を含み、
前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極とが、前記下層電極によって互いに電気的に接続されていることを特徴とする電子デバイス用基板。
【請求項2】
請求項1において、前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さい電子デバイス用基板。
【請求項3】
請求項1または2において、前記複数の上層電極のうち、前記第1の上層電極と前記第2の上層電極とに隣り合う第3の上層電極は、前記下層電極によって前記第1の上層電極と前記第2の上層電極とに電気的に接続されている電子デバイス用基板。
【請求項4】
請求項1において、前記第1の上層電極および第2の上層電極は、平面視において多角形形状であり、前記下層電極が前記多角形形状の角部と重ならないよう配置されている電子デバイス用基板。
【請求項5】
請求項3において、前記第1乃至第3の上層電極は、平面視において鈍角を有する多角形形状である電子デバイス用基板。
【請求項6】
請求項5において、前記第1乃至第3の上層電極は、平面視において正六角形である電子デバイス用基板。
【請求項7】
請求項1または2において、前記複数の上層電極のうち、前記第1の上層電極に隣り合う第3の上層電極と、前記第1乃至第3の上層電極にそれぞれ隣り合う第4の上層電極と、
前記第1の上層電極と前記第2の上層電極とは、前記下層電極によって互いに電気的に接続されている電子デバイス用基板。
【請求項8】
請求項7において、前記第1乃至第4の上層電極は、正方形である電子デバイス用基板。
【請求項9】
請求項1乃至8のうちいずれか一項において、前記電極端子に電気的に接続された配線をさらに備え、前記配線の幅は、前記配線の延在方向と直交する方向の前記第1の上層電極の幅よりも小さい電子デバイス用基板。
【請求項10】
請求項1または2において、前記電極端子の前記第1の上層電極および第2の上層電極は、外部接続部品の一の端子と接続される電子デバイス用基板。
【請求項11】
樹脂層と、該樹脂層の上に設けられた第1の電極端子と、を備える電子デバイス用基板と、
第2の電極端子を備える外部接続部品と、
が、前記第1の電極端子と前記第2の電極端子とが導電性粒子を介して互いに電気的に接続されるように、該導電性粒子を含む樹脂材料を介して接続された接続構造であって、
前記第1の電極端子は、下層電極と、絶縁層を介して該下層電極の上に設けられた複数の上層電極と、を含み、
前記複数の上層電極のうち互いに隣り合う第1の上層電極と第2の上層電極は、前記下層電極によって互いに電気的に接続されており、
前記下層電極の面積は、前記第1の上層電極および前記第2の上層電極のいずれの面積よりも小さく、
前記第1の上層電極と前記第2の上層電極との間隔は、前記導電性粒子の径よりも小さいことを特徴とする接続構造。
【図1】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【公開番号】特開2011−158559(P2011−158559A)
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願番号】特願2010−18244(P2010−18244)
【出願日】平成22年1月29日(2010.1.29)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成23年8月18日(2011.8.18)
【国際特許分類】
【出願日】平成22年1月29日(2010.1.29)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]