電子部品
【課題】はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供する。
【解決手段】電子部品１は、金属材料で形成された本体部１１と、本体部１１の表面に被覆された下地めっき層１２と、下地めっき層１２に対してＳｎ又はＳｎ合金が被覆されることで形成されたＳｎめっき層１３と、を備えている。下地めっき層１２は、Ｎｉ−Ｂ合金が被覆されることで形成されたＮｉ−Ｂめっき層１５、及び、Ｎｉ−Ｐ合金が被覆されることで形成されたＮｉ−Ｐめっき層１６の少なくともいずれかのめっき層を有する。Ｓｎめっき層の厚み寸法Ｔｓｎの平均寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定される。
【解決手段】電子部品１は、金属材料で形成された本体部１１と、本体部１１の表面に被覆された下地めっき層１２と、下地めっき層１２に対してＳｎ又はＳｎ合金が被覆されることで形成されたＳｎめっき層１３と、を備えている。下地めっき層１２は、Ｎｉ−Ｂ合金が被覆されることで形成されたＮｉ−Ｂめっき層１５、及び、Ｎｉ−Ｐ合金が被覆されることで形成されたＮｉ−Ｐめっき層１６の少なくともいずれかのめっき層を有する。Ｓｎめっき層の厚み寸法Ｔｓｎの平均寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関する。
【背景技術】
【０００２】
Ｐｂ（鉛）の使用を原則として禁止するＲｏＨＳ指令が欧州において発動されたことや環境負荷の軽減を図る観点から、近年、電子部品において、めっき層の材料として、Ｐｂ（鉛）を含有する従来の材料に代えて、Ｓｎ（錫）又はＳｎ合金を主成分とする鉛フリー材料が使用されている。しかしながら、電子部品の表面にＳｎ又はＳｎ合金を被覆するＳｎめっき層を形成すると、ウィスカと呼ばれる針状結晶が発生し、電気的な短絡を誘発してしまい易いという問題がある。
【０００３】
一方、電子部品の表面においてＳｎめっき層の代わりに金めっき層を形成することで、ウィスカ発生の問題を回避することができる。しかしながら、金は、高価であるため、製造コストの上昇を招いてしまうという問題がある。そのため、Ｓｎめっき層においてウィスカの発生を抑制する技術の開発が望まれている。そして、ウィスカの発生が抑制されるとともに、電子部品の性能として、はんだ濡れ性及び導電性も確保されることが必要となる。
【０００４】
尚、特許文献１及び特許文献２においては、表面にＳｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が形成された電子部品が開示されている。特許文献１では、下地めっき層としてＮｉ（ニッケル）で形成された層とＮｉ−Ｐ（ニッケル−リン）合金で形成された層とが設けられ、Ｎｉ−Ｐ合金で形成された下地めっき層の表面に対してはんだめっき層としてのＳｎめっき層が設けられた電子部品が開示されている。また、特許文献２では、ホウ素、硫黄及び鉄からなる群より選ばれた元素の少なくとも一種以上を０．０１〜３重量％の割合で含有するニッケルで形成された下地めっき層が設けられ、この下地めっき層の表面にＳｎめっき層が設けられた電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１０９３７３号公報
【特許文献２】特開２００５−３１４７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２に開示された電子部品は、いずれも、ウィスカの発生を抑制することを目的としている。しかしながら、コネクタ用の端子などの電子部品は、その表面のＳｎめっき層を外部の他の部材が摺動したり加圧したりする状態で用いられることが多い。このため、Ｓｎめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向がある。そして、特許文献１や特許文献２に開示された電子部品のように、ウィスカ発生を抑制する対策が講じられた電子部品であっても、Ｓｎめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向があり、更なる抑制が望まれる状況にある。
【０００７】
本発明は、上記実情に鑑みることにより、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための第１発明に係る電子部品は、表面にめっき層が形成された電子部品であって、金属材料で形成された本体部と、前記本体部の表面に対して被覆された下地めっき層と、前記下地めっき層の表面に対してＳｎ又はＳｎ合金が被覆されることで形成されたＳｎめっき層と、を備えている。そして、第１発明に係る電子部品は、前記下地めっき層は、Ｎｉ−Ｂ合金が被覆されることで形成されたＮｉ−Ｂめっき層、及び、Ｎｉ−Ｐ合金が被覆されることで形成されたＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有し、前記Ｓｎめっき層の平均厚み寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定されていることを特徴とする。
【０００９】
この発明によると、電子部品の本体部の表面に対して、Ｎｉ−Ｂめっき層及びＮｉ−Ｐめっき層の少なくともいずれかを含む下地めっき層が形成される。このため、比較的良好なはんだ濡れ性と導電性とを発揮することができるＮｉ−Ｂ合金又はＮｉ−Ｐ合金を含む下地めっき層を形成することで、電子部品としての性能を確保するために必要となる十分なめっき厚みを確保することができる。そして、その下地めっき層の表面に平均厚み寸法が０．２μｍ以上で０．６μｍ以下のＳｎめっき層が更に形成される。このため、下地めっき層の表面に、はんだ濡れ性及び導電性に非常に優れたＳｎ又はＳｎ合金によるＳｎめっき層が薄めっき化（薄肉化）された状態で形成される。これにより、はんだ濡れ性及び導電性の更なる向上を図ることができるとともに、Ｓｎめっき層が薄肉化されていることによってウィスカの発生を抑制することができる。
【００１０】
そして、本発明の電子部品では、Ｓｎめっき層が薄肉化されていることで、Ｓｎめっき層の変形量が低減されるため、Ｓｎめっき層の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層に対して外力が作用する場合であっても、表面のＳｎめっき層におけるウィスカの発生を抑制することができる。また、外部の他の部材が電子部品の表面を摺動する場合であっても、Ｓｎめっき層の変形量が低減されるため、表面のＳｎめっき層におけるウィスカの発生を抑制することができる。
【００１１】
また、本願発明者が検証したところ、本発明の電子部品によると、Ｓｎめっき層の平均厚み寸法が０．２μｍ以上に設定されることで、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、Ｓｎめっき層の平均厚み寸法が０．６μｍ以下に設定されることで、前述した効果、即ち、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。従って、本発明によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【００１２】
第２発明に係る電子部品は、第１発明の電子部品であって、前記Ｓｎめっき層の表面に対して接触した他の部材が当該Ｓｎめっき層の表面を加圧した状態で、用いられることを特徴とする。
【００１３】
この発明によると、Ｓｎめっき層の表面に他の部材が加圧接触した状態で電子部品が用いられる場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。
【００１４】
第３発明に係る電子部品は、第２発明の電子部品において、前記他の部材が導体として構成され、前記Ｓｎめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする。
【００１５】
この発明によると、Ｓｎめっき層における他の部材が加圧接触する部分が電気接点部を構成する形態で電子部品が用いられる場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。このため、電子部品において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。
【００１６】
第４発明に係る電子部品は、第２発明の電子部品において、前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Ｓｎめっき層の表面を摺動して加圧することを特徴とする。
【００１７】
この発明によると、絶縁性材料で形成されたハウジング部材に対して電子部品が圧入され、Ｓｎめっき層に対して摺動状態及び加圧状態で外力が作用する場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。
【発明の効果】
【００１８】
本発明によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る電子部品である端子がコネクタにおいて取り付けられた状態を示す断面図である。
【図２】図１に示す端子の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。
【図３】本発明の効果を検証するための検証試験に用いた試験片としての端子の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。
【図４】本発明の効果を検証するために行った検証試験の結果を示す図であって、最長ウィスカ長さ確認試験の結果を示す図である。
【図５】従来例に係る端子であって最長ウィスカ長さ確認試験が行われた端子の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。
【図６】本発明の実施例に係る端子であって最長ウィスカ長さ確認試験が行われた端子の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。
【図７】本発明の効果を検証するために行った検証試験の結果を示す図であって、はんだ濡れ性確認試験の結果を示す図である。
【図８】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図９】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図１０】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図１１】本発明の実施例に係る端子であってリフロー工程が行われた端子の表面部分の断面のＳＥＭ写真による画像を例示したものである。
【図１２】本発明の実施例に係る端子であってリフロー工程が行われた端子の表面部分の断面のＳＥＭ写真による画像を例示したものである。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための形態について図面を参照しつつ説明する。尚、本実施形態の説明においては、コネクタ用の端子として構成された電子部品に対して本発明が適用された場合を例にとって説明するが、この例に限らず、本発明を適用することができる。即ち、本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【００２１】
図１は、本実施形態における電子部品として構成されたコネクタ用の端子１がコネクタ１００において取り付けられた状態を示す断面図である。コネクタ１００は、例えば、フラットケーブル１０１の端部が接続されるコネクタとして構成されている。尚、図１は、コネクタ１００の幅方向に対して垂直な断面を示している。そして、図１においては、コネクタ１００におけるハウジング部材１０２及び回動部材１０３と、端子１に対して電気的に接続されるフラットケーブル１０１とについては、断面で図示し、端子１については外形を図示している。
【００２２】
図１に示すように、コネクタ１００は、ハウジング部材１０２と、回動部材１０３と、本実施形態の端子（電子部品）１とを備えて構成されている。尚、端子１は、コネクタ１００において複数備えられている。ハウジング部材１０２及び回動部材１０３は、絶縁性材料として構成された樹脂材料によって形成されている。端子１の母材（後述する本体部１１）は、金属材料で形成され、例えば、リン青銅によって形成されている。そして、後述するように、端子１の表面にはめっき層が形成されている。
【００２３】
ハウジング部材１０２には、複数の端子１のそれぞれが挿入される複数の挿入口１０２ａが形成され、各挿入口１０２ａは、ハウジング部材１０２の内側の空間領域（後述の開放領域１０２ｂ）に連通するように形成されている。尚、複数の挿入口１０２ａは、コネクタ１００の幅方向に直列に並んで配置されている。そして、ハウジング部材１０２における複数の挿入口１０２ａと反対側において外部に対して開放されるように形成された開放領域１０２ｂは、フラットケーブル１０１の端部が配置される領域を構成している。
【００２４】
また、開放領域１０２ｂに配置されるフラットケーブル１０１の端部は、絶縁被覆が剥がされて導体が露出し、端子１と電気的に接続可能な状態に形成されている。尚、フラットケーブル１０１は、例えば、フレキシブルフラットケーブル或いはフレキシブルプリント回路基板等として設けられ、平行に配列された複数の導体が一体に絶縁被覆されることで形成されている。
【００２５】
端子１は、一方の端部おいて、二股状に突出するように形成された一対の突出片部（１ａ、１ｂ）が形成され、他方の端部において、図示しない他の機器や基板等に対して実装等によって取り付けられる。そして、端子１は、この一対の突出片部（１ａ、１ｂ）において、ハウジング部材１０２の挿入孔１０２ａに挿入される。このとき、端子１は、ハウジング部材１０２に対して挿入口１０２ａにおいて圧入される状態で挿入される。
【００２６】
また、端子１における一方の突出片部１ａには、フラットケーブル１０１の端部における各導体に対して電気的に接続される電気接点部１ｃが突起状に形成されている。また、端子１における他方の突出片部１ｂには、後述の回動部材１０３における各回転軸部１０３ａの外周に対して摺動自在に係止する係止凹部１ｄが形成されている。
【００２７】
回動部材１０３は、ハウジング部材１０２及び複数の端子１に対して回動するように操作されるレバー状の部材として設けられるとともに、フラットケーブル１０１の端部の各導体を各端子１に対して加圧した状態で押し付ける部材として設けられている。そして、この回動部材１０３は、ハウジング部材１０２の幅方向に沿って延びるとともにハウジング部材１０２の開放領域１０２ｂを部分的に覆うように形成されている。
【００２８】
また、回動部材１０３は、一方の端部側が回動操作用の操作部１０３ｂとして形成され、他方の端部側に複数の溝部１０３ｃが幅方向に沿って並んで配置されるように形成されている。各溝部１０３ｃは、各端子１における他方の突出片部１ｂの先端部分が挿入される溝部を構成している。そして、各溝部１０３ｃには、この溝部１０３ｃに亘って架け渡されるように形成された各回転軸部１０３ａが配置されている。この各回転軸部１０３ａの外周に対しては、前述のように、端子１の他方の突出片部１ｂにおける係止凹部１ｄが摺動自在に係止される。これにより、回動部材１０３は、各回転軸部１０３ａにおいて各端子１の係止凹部１ｄに係止した状態で、複数の端子１に対して回動自在に支持されるように構成されている。
【００２９】
コネクタ１００においては、ハウジング部材１０２に対して、各挿入口１０２ａから各端子１が圧入される。そして、ハウジング部材１０２に対して複数の端子１が全て圧入された状態で、回動部材１０３が取り付けられる。このとき、回動部材１０３は、ハウジング部材１０３に対して略垂直な姿勢で、各回転軸部１０３ａにおいて各端子１の係止凹部１ｄに係止される。各回転軸部１０３ａが各係止凹部１ｄに係止されることで、複数の端子１に対して回動部材１０３が回動自在に支持されることになる。
【００３０】
上記のようにコネクタ１００が組み立てられた状態で、フラットケーブル１０１の端部が、開放領域１０２ｂに配置された複数の端子１におけるそれぞれの一対の突出片部（１ａ、１ｂ）の間に挿入される。このとき、回動部材１０３がハウジング部材１０２に対して略垂直な姿勢の状態のコネクタ１００において、フラットケーブル１０１の端部が各一対の突出片部（１ａ、１ｂ）の間に挿入される。そして、フラットケーブル１０１の端部が挿入された後、操作部１０３ｂが操作されることにより、回動部材１０３が、各回転軸部１０３ａにおいて各係止凹部１ｄに摺動しながら複数の端子１に対して回動する。これにより、回動部材１０３においてフラットケーブル１０１に対向する面として設けられた加圧面１０３ｄによって、フラットケーブル１０１の端部の各導体が各端子１における電気接点部１ｃに対して押し付けられて、各導体と各電気接点部１ｃとが電気的に接続されることになる。そして、フラットケーブル１０１の端部の各導体が各端子１の電気接点部１ｃを加圧した状態で、フラットケーブル１０１の端部がコネクタ１に保持され、コネクタ１００とフラットケーブル１０１とが接続されることになる。
【００３１】
次に、本実施形態の電子部品である端子１における表面のめっき層の構造について詳しく説明する。図２は、端子１の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。尚、図２では、ハウジング部材１０２に圧入された端子１が電気接点部１ｃにおいてフラットケーブル１０１の導体と接触する部分における模式拡大断面図を示している。図２に示すように、端子１は、金属材料（本実施形態では、リン青銅）で形成された母材である本体部１１と、本体部１１の表面に対して被覆された下地めっき層１２と、下地めっき層１２に対して被覆されたＳｎめっき層１３とを備えている。
【００３２】
下地めっき層１２は、本体部１１の表面に対して被覆されて形成されたＮｉめっき層１４と、Ｎｉめっき層１４の表面に対して更に被覆されて形成されたＮｉ−Ｂめっき層１５とを備えて構成されている。Ｎｉめっき層１４は、Ｎｉ（ニッケル）又はＮｉ合金が被覆されることで形成され、電解めっき又は無電解めっきによって形成される。一方、Ｎｉ−Ｂめっき層１５は、Ｎｉ−Ｂ合金（ニッケル−ホウ素合金）が被覆されることで形成され、無電解めっきによって形成される。
【００３３】
尚、本実施形態では、下地めっき層１２として、Ｎｉめっき層１４とＮｉ−Ｂめっき層１５とが形成された形態を例にとって説明したが、この通りでなくてもよい。下地めっき層１２は、Ｎｉ−Ｂめっき層１５、及び、Ｎｉ−Ｐ合金（ニッケル−リン合金）が被覆されることで形成されたＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有していればよい。
【００３４】
例えば、下地めっき層１２において、Ｎｉめっき層１４の表面に対して、Ｎｉ−Ｂめっき層１５ではなくＮｉ−Ｐめっき層が形成された形態であってもよい。また、Ｎｉめっき層１４が備えられていない形態の下地めっき層１２を構成してもよい。即ち、Ｎｉ−Ｂめっき層１５のみが形成された下地めっき層１２、Ｎｉ−Ｐめっき層のみが形成された下地めっき層１２、等を構成してもよい。また、Ｎｉ−Ｂめっき層１５及びＮｉ−Ｐめっき層の両方が備えられている下地めっき層１２を構成してもよい。尚、Ｎｉ−Ｐめっき層は、電解めっき又は無電解めっきによって形成される。
【００３５】
尚、本体部１１の表面とＮｉ−Ｂめっき層１５との間、又は、本体部１１の表面とＮｉ−Ｐめっき層との間にＮｉめっき層１４を形成することによって、めっき材料の低コスト化を図ることができる。即ち、後述のＳｎめっき層１３に隣接するめっき層としてＮｉ−Ｂめっき層１５又はＮｉ−Ｐめっき層を配置するとともに、Ｎｉを多く使用してＮｉ−Ｂ合金又はＮｉ−Ｐ合金の使用量を削減しつつ十分な厚みの下地めっき層１２を形成することができる。
【００３６】
Ｓｎめっき層１３は、下地めっき層１２のＮｉ−Ｂめっき層１５の表面に対してＳｎ（錫）又はＳｎ合金が被覆されることで形成され、電解めっき又は無電解めっきによって形成される。また、このＳｎめっき層１３は、その厚み寸法（図２において両端矢印Ｔｓｎで示す寸法）の平均値である平均厚み寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定されている。尚、Ｓｎめっき層１３の平均厚み寸法は、めっき条件（例えば、電解めっきにおける電流条件やめっき時間条件等）を適宜設定することによって調整されることになる。また、Ｓｎめっき層１３の厚み寸法Ｔｓｎの計測は、例えば、端子１の表面部分における断面のＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）写真の画像に基づいて行われる。
【００３７】
また、端子１は、前述のように、コネクタ１００において用いられる。このため、端子１は、Ｓｎめっき層１３の表面に対して接触した他の部材であるハウジング部材１０２又はフラットケーブル１０１の導体がＳｎめっき層１３の表面を加圧した状態で、用いられることになる。
【００３８】
そして、上記の他の部材がフラットケーブル１０１の導体として構成される場合は、端子１は、Ｓｎめっき層１３における他の部材（フラットケーブル１０１の導体）と接触する部分が、他の部材に対して電気的に接続される電気接点部１ｃを構成している。また、上記の他の部材がハウジング部材１０２として構成される場合は、端子１がハウジング部材１０２に対して圧入されることで、ハウジング部材１０２がＳｎめっき層１３の表面を摺動して加圧するように構成されている。
【００３９】
次に、本発明の効果を検証するために行った検証試験の結果について説明する。図３は、検証試験に用いた試験片としての端子（１、２、３、４）の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。図３（ａ）は、本発明の第１実施例として作製した端子１の試験片の表面の一部の模式拡大断面図である。図３（ｂ）は、第１比較例として作製した端子２の試験片の表面の一部の模式拡大断面図である。図３（ｃ）は、本発明の第２実施例として作製した端子３の試験片の表面の一部の模式拡大断面図である。図３（ｄ）は、第２比較例として作製した端子４の試験片の表面の一部の模式拡大断面図である。
【００４０】
図３（ａ）に模式拡大断面図示す第１実施例に係る端子１の作製においては、端子１の形状に形成された本体部１１に対して、Ｎｉめっき層１４を電解めっきで形成し、更に、その表面にＮｉ−Ｂめっき層１５を無電解めっきで形成して、下地めっき層１２を形成した。そして、この下地めっき層１２の表面に薄めっきのＳｎめっき層１３を電解めっきにより形成した。尚、第１実施例では、端子１について複数作製し、これらの複数の端子１について、ＳＥＭ写真の画像に基づいて、Ｓｎめっき層１３の平均厚みが０．２〜０．６μｍの範囲に設定されていることを確認した。また、図３（ｂ）に模式拡大断面図を示す第１比較例に係る端子２については、本体部１１の表面にＮｉめっき層１４及びＮｉ−Ｂめっき層１５のみが形成されてＳｎめっき層１３が形成されていない形態の端子として作製した。この第１比較例に係る端子２についても複数作成した。
【００４１】
図３（ｃ）に模式拡大断面図示す第２実施例に係る端子３の作製においては、端子１と同様の形状に形成された本体部１１に対して、Ｎｉめっき層１４を電解めっきで形成し、更に、その表面にＮｉ−Ｐ合金が被覆されることで形成されるＮｉ−Ｐめっき層１６を無電解めっきで形成して、下地めっき層１２を形成した。そして、この下地めっき層１２の表面に薄めっきのＳｎめっき層１３を電解めっきにより形成した。尚、第２実施例では、端子３について複数作製し、これらの複数の端子３について、ＳＥＭ写真の画像に基づいて、Ｓｎめっき層１３の平均厚みが０．２〜０．６μｍの範囲に設定されていることを確認した。また、図３（ｄ）に模式拡大断面図を示す第２比較例に係る端子４については、本体部１１の表面にＮｉめっき層１４及びＮｉ−Ｐめっき層１６のみが形成されてＳｎめっき層１３が形成されていない形態の端子として作製した。この第２比較例に係る端子４についても複数作成した。
【００４２】
また、検証試験においては、後述のように、図４に試験結果を示す最長ウィスカ長さ確認試験、図７に試験結果を示すはんだ濡れ性確認試験、図８乃至図１０に試験結果を示す導電性確認試験を行った。以下、これらの試験結果について説明する。
【００４３】
図４は、最長ウィスカ長さ確認試験を第１実施例に係る端子１と、第１比較例に係る端子２と、第２実施例に係る端子３と、第２比較例に係る端子４とについて実施した結果を示す図である。最長ウィスカ長さ確認試験においては、第１及び第２実施例にかかる端子（１、３）のＳｎめっき層１３に対して外力が作用する場合におけるＳｎめっき層１３からのウィスカ発生の抑制効果を検証する試験を行った。また、この試験では、第１及び第２比較例に係る端子（２、４）における最外めっき層であるＮｉ−Ｂめっき層１５又はＮｉ−Ｐめっき層１６に対して外力が作用する場合におけるウィスカ発生状況の確認もあわせて行った。
【００４４】
最長ウィスカ長さ確認試験では、まず、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて、ハウジング部材１０２に圧入されてフラットケーブル１０１の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態でそれぞれ使用し、その後、ウィスカの発生状況を確認した。ウィスカ発生状況の確認では、フラットケーブル１０１の導体が加圧状態で接触して通電される電気接点部についてＳＥＭによる観察を行った。そして、このＳＥＭによる電気接点部の表面の観察によって発生が確認されたウィスカのうち最も長さが長いウィスカ（最長ウィスカ）の長さを第１実施例と第２実施例と第１比較例と第２比較例とにおいて確認した。
【００４５】
また、上記の最長ウィスカ長さ確認試験においては、各端子（１、２、３、４）が、実装用途に用いられる場合を想定し、リフロー炉（基板にはんだペーストを介して載置して実装する際に用いる炉）を通過させるリフロー工程を行った試験片（端子）を作製した。そして、このようにリフロー工程を行った試験片では、基板に実際に実装することなく、試験片単独でリフロー炉を通過させた。尚、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについては、試験片をそれぞれ複数（１２０個）作製し、最長ウィスカの長さを確認した。
【００４６】
また、従来例に対応する端子も作製し、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とに加え、従来例に係る端子（以下、「端子Ｃ」という）に対しても最長ウィスカ長さ確認試験を行った。尚、従来例に係る端子Ｃは、本体部１１の表面に対して直接に厚いＳｎめっき層を被覆形成することで形成し、リフロー工程を行っていない試験片として作製した。そして、従来例に係る端子Ｃについても、ハウジング部材１０２に圧入されてフラットケーブル１０１の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態で使用し、その後、ウィスカの発生状況を確認し、最長ウィスカ長さ確認試験を行った。
【００４７】
図４の最長ウィスカ長さ確認試験の試験結果に示すように、従来例に係る端子Ｃでは５００μｍの長さのウィスカが発生した。しかしながら、第１及び第２実施例に係る端子（１、３）については、最長ウィスカ長さであっても１０μｍから１５μｍ程度の長さのウィスカしか発生しなかった。このため、第１及び第２実施例に係る端子（１、３）においては、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができることを確認することができた。一方、第１及び第２比較例に係る端子（２、４）については、Ｓｎめっき層１３が表面に被覆形成されていないことから、１０μｍ以上の長さのウィスカの発生は確認されなかった。尚、今回の試験では、従来例に係る端子Ｃで確認されたウィスカの長さは５００μｍであったが、通常、上記の従来例に係る端子Ｃと同様に形成された端子では、１〜２ｍｍ程度の長さのウィスカが発生することが知られている。
【００４８】
ここで、上述した試験片のうち、第１実施例に係る端子１と従来例に係る端子Ｃとにおける電気接点部のＳｎめっき層における表面のＳＥＭ写真の画像について説明する。図５は、従来例に係る端子Ｃの電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。また、図６は、第１実施例に係る端子１であってリフロー工程が行われていない状態の端子１のＳｎめっき層１３における表面のＳＥＭ写真による画像を例示したものである。尚、表面のＳＥＭ写真による画像を図６に示す端子１についても、ハウジング部材１０２に圧入されてフラットケーブル１０１の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態で使用し、その後、ウィスカの発生状況を確認した。
【００４９】
図５のＳＥＭ画像に示すように、従来例に係る端子Ｃでは、５００μｍ程度の長さの長く伸びるウィスカが発生している。これに対して、図６のＳＥＭ画像に示すように、第１実施例に係る端子１では、ウィスカの発生がほとんど見られない状態であった。そして、図６において破線で囲んで示すように、第１実施例に係る端子１では、Ｓｎめっき層１３が薄肉化されて形成されているため、Ｓｎめっき層１３の変形量が少なく、Ｓｎめっき層１３における削られている金属の量が非常に少ない状態であることが確認できた。よって、Ｓｎめっき層１３の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層１３に対して外力が作用する場合であっても、表面のＳｎめっき層１３におけるウィスカの発生を抑制できることが確認できた。
【００５０】
図７は、はんだ濡れ性確認試験を第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて実施した結果を示す図である。このはんだ濡れ性確認試験においては、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて、プレッシャークッカーテスター（電子部品の耐湿評価の加速寿命試験機）を用いて温度が１０５℃、湿度が１００％、処理時間が８時間の条件にて処理を行い、その後、メニスコグラフによるはんだ濡れ性確認試験を行った。そして、ゼロクロスタイム（秒）によりはんだ濡れ性を評価した。
【００５１】
尚、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されてから、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として測定される。即ち、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されて加熱によるはんだペーストの溶剤の分離による濡れ現象が始まり、フラックス成分の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生し、更に、はんだ粉の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生する過程において、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として計測される。
【００５２】
また、上記のはんだ濡れ性確認試験では、はんだの材料としては、Ｓｎ−３Ａｇ−０．５Ｃｕを用いた。そして、このはんだ濡れ性確認試験では、端子のはんだペーストに対する浸漬深さを０．２ｍｍに設定し、十分なはんだ濡れ性を確保することができるゼロクロスタイムの要求水準が３秒以下であることから、端子をはんだペーストに浸漬してから引き上げるまでの時間である浸漬時間を３秒に設定した。即ち、浸漬時間である３秒以内にゼロクロスタイムが計測されれば、十分なはんだ濡れ性を確保することができることになる。
【００５３】
また、上記のはんだ濡れ性確認試験では、第１実施例に係る端子１（図７にて試験結果を「Ｎｉ−Ｂ＋Ｓｎ」で表示）と、第１比較例に係る端子２（図７にて試験結果を「Ｎｉ−Ｂ」で表示）と、第２実施例に係る端子３（図７にて試験結果を「Ｎｉ−Ｐ＋Ｓｎ」で表示）と、第２比較例に係る端子４（図７にて試験結果を「Ｎｉ−Ｐ」で表示）とのそれぞれについて、複数（２４個）の試験片を作成してゼロクロスタイムの計測を行った。そして、この計測結果については、平均値と最大値と最小値とで評価した。尚、図７においては、平均値の結果については白抜きで示し、最大値の結果については細かいドットの模様のハッチングで示し、最小値の結果については斜線の模様のハッチングで示している。
【００５４】
図７のはんだ濡れ性確認試験結果に示すように、第１及び第２比較例に係る端子（２、４）については、いずれとも、平均値、最大値及び最小値ともに浸漬時間の３秒の間にゼロクロスタイムを計測することができず、はんだ濡れ性の確保が十分でないことが確認された。これに対し、第１及び第２実施例に係る端子（１、３）については、いずれとも、平均値、最大値及び最小値ともにゼロクロスタイムが３秒以下となり、十分なはんだ濡れ性を確保できることが確認できた。
【００５５】
図８乃至図１０は、導電性確認試験を第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）ととについて実施した結果を示す図である。図８乃至図１０に結果を示す導電性確認試験においては、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて、リフロー炉で基板に実装し、その後、後述するような所定の試験をそれぞれ行い、所定の試験を行うことによる抵抗上昇値（ｍΩ）を測定した。また、第１実施例に係る端子１（図８にて試験結果を「Ｎｉ−Ｂ＋Ｓｎ」で表示）と、第１比較例に係る端子２（図８にて試験結果を「Ｎｉ−Ｂ」で表示）と、第２実施例に係る端子３（図８にて試験結果を「Ｎｉ−Ｐ＋Ｓｎ」で表示）と、第２比較例に係る端子４（図８にて試験結果を「Ｎｉ−Ｐ」で表示）とについては、各試験条件に対応する試験片をそれぞれ複数（２４個）作製して（即ち、試験条件ごとにそれぞれ２４個の端子を作製して）抵抗上昇値の測定を行った。そして、この測定結果については、各試験条件における抵抗上昇値の最大値である最大抵抗上昇値（ｍΩ）で評価した。
【００５６】
図８に結果を示す導電性確認試験では、ハウジング部材１０２に圧入された状態の端子における一対の突出片部の間にフラットケーブル１０１の端部を挿入し、回動部材１０３を操作して端子とフラットケーブル１０１の端部の導体とを接続した後に、回動部材１０３を操作してフラットケーブル１０１を抜き出す挿抜作業を繰り返し実施する試験を行った。そして、挿抜作業を１０回繰り返して実施した条件（挿抜１０回）と、挿抜作業を３０回繰り返して実施した条件（挿抜３０回）と、挿抜作業を５０回繰り返して実施した条件（５０回）との３つの条件で試験を行い、各試験の後に抵抗上昇値を測定して前述の最大抵抗上昇値（ｍΩ）を評価した。尚、図８においては、上記の挿抜１０回の結果については白抜きで示し、上記の挿抜３０回の結果については細かいドットの模様のハッチングで示し、上記の挿抜５０回の結果については斜線の模様のハッチングで示している。
【００５７】
上記の挿抜作業が繰り返されても良好な導電性を確保できる水準として、通常、挿抜作業が３０回繰り返された状態で抵抗上昇値が２０ｍΩ以下であることが要求される。これに対して、図８の導電性試験結果に示すように、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とのいずれについても、挿抜作業が１０回、３０回、及び５０回のいずれにおいても、最大抵抗上昇値が３ｍΩ以下と、良好な水準を確保できることを確認できた。そして、第１及び第２実施例に係る端子（１、３）においては、要求される水準（挿抜作業が３０回の条件）よりも厳しく過酷な条件（挿抜作業が５０回の条件）が課される試験であっても、良好な導電性を維持できることを確認できた。
【００５８】
図９及び図１０に結果を示す導電性確認試験では、第１実施例に係る端子１（図９及び図１０にて試験結果を「Ｎｉ−Ｂ＋Ｓｎ」で表示）と、第１比較例に係る端子２（図９及び図１０にて試験結果を「Ｎｉ−Ｂ」で表示）と、第２実施例に係る端子３（図９及び図１０にて試験結果を「Ｎｉ−Ｐ＋Ｓｎ」で表示）と、第２比較例に係る端子４（図９及び図１０にて試験結果を「Ｎｉ−Ｐ」で表示）とについて、熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験を行った。そして、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の後に、各試験が行われた各試験片の抵抗上昇値をそれぞれ測定し、最大抵抗上昇値（ｍΩ）を評価した。尚、図９及び図１０においては、熱衝撃試験の結果については白抜きで示し、湿度試験の結果については細かいドットの模様のハッチングで示し、高温試験の結果については斜線の模様のハッチングで示し、硫化水素ガス試験の結果については網掛けの模様のハッチングで示している。
【００５９】
図９に結果を示す導電性確認試験における熱衝撃試験では、−５５℃から８５℃の範囲で温度が変化する熱サイクル（−５５℃の温度に３０分間設定され、８５℃の温度に３０分間設定される温度パターンの熱サイクル）を５００時間の間に５００サイクル繰り返す環境に試験片をさらした。一方、図１０に結果を示す導電性確認試験における熱衝撃試験では、上記と同じ温度パターンにて−５５℃から８５℃の範囲で温度が変化する熱サイクルを１０００時間の間に１０００サイクル繰り返す環境に試験片をさらした。尚、通常、端子の導電性を確認するために要求される熱衝撃試験の水準としては、上記温度範囲の熱サイクルを２５時間の間に２５サイクル繰り返す環境に試験片がさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６０】
図９に結果を示す導電性確認試験における湿度試験では、温度が４０℃±２℃で湿度が９０％〜９５％の環境に５００時間に亘って試験片をさらした。一方、図１０に結果を示す導電性確認試験における湿度試験では、温度が４０℃±２℃で湿度が９０％〜９５％の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される湿度試験の水準としては、上記の温度及び湿度の環境に試験片が２４０時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６１】
図９に結果を示す導電性確認試験における高温試験では、温度が８５℃±２℃の環境に５００時間に亘って試験片をさらした。一方、図１０に結果を示す導電性確認試験における高温試験では、温度が８５℃±２℃の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される高温試験の水準としては、上記の温度の環境に試験片が２５０時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６２】
図９に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が３ｐｐｍ±１ｐｐｍ、温度が４０℃±２℃、湿度が８０％±５％の環境に５００時間に亘って試験片をさらした。一方、図１０に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が３ｐｐｍ±１ｐｐｍ、温度が４０℃±２℃、湿度が８０％±５％の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される硫化水素ガス試験の水準としては、上記の温度の環境に試験片が９６時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６３】
上記の各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）が行われても良好な導電性を確保できる水準として、通常、抵抗上昇値が２０ｍΩ以下であることが要求される。しかしながら、図９の導電性試験結果に示すように、第１及び第２比較例に係る端子（２、４）については、一部の試験において最大抵抗上昇値が２０ｍΩを超えてしまい、環境によっては、良好な導電性を得ることが難しいことが確認された。これに対し、第１及び第２実施例に係る端子（２、４）については、いずれとも、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の試験時間が５００時間である条件において、最大抵抗上昇値が４ｍΩ以下と、良好な水準を確保できることが確認できた。
【００６４】
また、図１０の導電性試験結果に示すように、第１及び第２比較例に係る端子（２、４）については、半数の試験において最大抵抗上昇値が２０ｍΩを超えてしまい、環境によっては、良好な導電性を得ることが難しいことが確認された。これに対し、第１及び第２実施例に係る端子（２、４）については、いずれとも、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の試験時間が１０００時間である条件において、最大抵抗上昇値が１７ｍΩ以下と、良好な水準を確保できることが確認できた。そして、第１及び第２実施例に係る端子（１、３）においては、要求される水準よりも厳しく過酷な条件が課される各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）であっても、良好な導電性を維持できることが確認できた。
【００６５】
ここで、リフロー工程が行われた後の状態におけるＳｎめっき層１３の状態を確認した結果についても説明する。図１１は、第１実施例に係る端子１であってリフロー工程が行われた端子１の表面部分の断面のＳＥＭ写真による画像を例示したものである。また、図１２は、第２実施例に係る端子３であってリフロー工程が行われた端子３の表面部分の断面のＳＥＭ写真による画像を例示したものである。
【００６６】
図１１に示すように、リフロー工程が行われた後の端子１では、本体部１１を構成するリン青銅の層の上層にＮｉめっき層１４を構成するＮｉの層が形成され、更にその上層にＮｉ−Ｂめっき層１５を構成するＮｉ−Ｂ合金の層が形成されている。そして、Ｎｉ−Ｂ合金の層の上層には、Ｎｉ−Ｂ合金とＳｎとの合金層が形成されている。しかしながら、Ｎｉ−Ｂ合金とＳｎとの合金層の上層には、リフロー工程が行われる前よりも薄くなっているが、Ｓｎめっき層１３を構成するＳｎの層が残った状態となっている。よって、リフロー工程が行われても、第１実施例に係る端子１においては、はんだ濡れ性及び導電性に非常に優れたＳｎめっき層１３を維持することができる。尚、Ｓｎめっき層１３の表面には、リフロー工程で生じたカーボンが付着している。
【００６７】
また、図１２に示すように、リフロー工程が行われた後の端子３では、本体部１１を構成するリン青銅の層の上層にＮｉめっき層１４を構成するＮｉの層が形成され、更にその上層にＮｉ−Ｐめっき層１６を構成するＮｉ−Ｐ合金の層が形成されている。そして、Ｎｉ−Ｐ合金の層の上層には、Ｎｉ−Ｐ合金とＳｎとの合金層が形成されている。しかしながら、Ｎｉ−Ｐ合金とＳｎとの合金層の上層には、リフロー工程が行われる前よりも薄くなっているが、Ｓｎめっき層１３を構成するＳｎの層が残った状態となっている。よって、リフロー工程が行われても、第２実施例に係る端子３においては、はんだ濡れ性及び導電性に非常に優れたＳｎめっき層１３を維持することができる。尚、Ｓｎめっき層１３の表面には、リフロー工程で生じたカーボンが付着している。
【００６８】
以上説明した本実施形態の端子（１、３）によると、本体部１１の表面に対して、Ｎｉ−Ｂめっき層１５及びＮｉ−Ｐめっき層１６の少なくともいずれかを含む下地めっき層１２が形成される。このため、比較的良好なはんだ濡れ性と導電性とを発揮することができるＮｉ−Ｂ合金又はＮｉ−Ｐ合金を含む下地めっき層１２を形成することで、電子部品である端子（１、３）としての性能を確保するために必要となる十分なめっき厚みを確保することができる。そして、その下地めっき層１２の表面に平均厚み寸法が０．２μｍ以上で０．６μｍ以下のＳｎめっき層１３が更に形成される。このため、下地めっき層１２の表面に、はんだ濡れ性及び導電性に非常に優れたＳｎ又はＳｎ合金によるＳｎめっき層１３が薄めっき化（薄肉化）された状態で形成される。これにより、はんだ濡れ性及び導電性の更なる向上を図ることができるとともに、Ｓｎめっき層１３が薄肉化されていることによってウィスカの発生を抑制することができる。
【００６９】
そして、本実施形態の端子（１、３）では、Ｓｎめっき層１３が薄肉化されていることで、Ｓｎめっき層１３の変形量が低減されるため、Ｓｎめっき層１３の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層１３に対して外力が作用する場合であっても、表面のＳｎめっき層１３におけるウィスカの発生を抑制することができる。また、外部の他の部材が端子（１、３）の表面を摺動する場合であっても、Ｓｎめっき層１３の変形量が低減されるため、表面のＳｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７０】
また、本願発明者が検証したところ、本実施形態の電子部品である端子（１、３）によると、Ｓｎめっき層１３の平均厚み寸法が０．２μｍ以上に設定されることで、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、Ｓｎめっき層１３の平均厚み寸法が０．６μｍ以下に設定されることで、前述した効果、即ち、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。従って、本実施形態によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品としての端子（１、３）を提供することができる。
【００７１】
また、本実施形態によると、フラットケーブル１０１の導体やハウジング部材１０２のような他の部材がＳｎめっき層１３の表面に加圧接触した状態で端子（１、３）が用いられる場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７２】
また、本実施形態によると、Ｓｎめっき層１３における他の部材（フラットケーブル１０１の導体）が加圧接触する部分が電気接点部を構成する形態で端子（１、３）が用いられる場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。このため、電子部品としての端子（１、３）において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。そして、フラットケーブル１０１に接続されるコネクタ１００に設けられる端子（１、３）において、隣り合う端子（１、３）同士の間での短絡の発生を抑制することができる。
【００７３】
また、本実施形態によると、絶縁性材料で形成されたハウジング部材１０２に対して電子部品である端子（１、３）が圧入され、Ｓｎめっき層１３に対して摺動状態及び加圧状態で外力が作用する場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７４】
以上、本発明の実施形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、次のように変更して実施してもよい。
【００７５】
（１）上述の実施形態では、端子として構成された電子部品に本発明が適用された場合を例にとって説明したが、端子に限らず、本発明を適用することができる。即ち、Ｓｎ又はＳｎ合金が被覆されて構成されるＳｎめっき層が表面に形成される電子部品であれば、本発明を広く適用することができる。また、端子として構成される電子部品に本発明が適用される場合であっても、上述の実施形態において例示した端子の形態に限らず、種々変更して実施することができる。例えば、ピン状の端子やソケット状の端子など、種々の形態の端子に対して本発明を適用することができる。
【００７６】
（２）本体部の表面に被覆されてＮｉ−Ｂめっき層及びＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有する下地めっき層と、Ｓｎめっき層と、に加え、更に、Ｓｎめっき層の表面に防錆剤の層（防錆剤層）が形成された電子部品を実施してもよい。防錆剤層は、電子部品におけるＳｎめっき層の表面に防錆剤を塗布することによって、或いは、電子部品を防錆剤の液中に浸漬すること等によって形成される。このような防錆剤層を有する電子部品によると、更にはんだ濡れ性を向上させることができる。即ち、Ｓｎめっき層の表面に形成された防錆剤層が、耐水効果を奏する有機膜と耐熱効果を奏する無機膜とを構成し、はんだ濡れ性の劣化の原因となる酸化膜の生成を防止する（酸素を遮断する）ことができる。これにより、はんだ濡れ性の更なる向上を図ることができる。
【産業上の利用可能性】
【００７７】
本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【符号の説明】
【００７８】
１、３ 端子（電子部品）
１１ 本体部
１２ 下地めっき層
１３ Ｓｎめっき層
１５ Ｎｉ−Ｂめっき層
１６ Ｎｉ−Ｐめっき層
【技術分野】
【０００１】
本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関する。
【背景技術】
【０００２】
Ｐｂ（鉛）の使用を原則として禁止するＲｏＨＳ指令が欧州において発動されたことや環境負荷の軽減を図る観点から、近年、電子部品において、めっき層の材料として、Ｐｂ（鉛）を含有する従来の材料に代えて、Ｓｎ（錫）又はＳｎ合金を主成分とする鉛フリー材料が使用されている。しかしながら、電子部品の表面にＳｎ又はＳｎ合金を被覆するＳｎめっき層を形成すると、ウィスカと呼ばれる針状結晶が発生し、電気的な短絡を誘発してしまい易いという問題がある。
【０００３】
一方、電子部品の表面においてＳｎめっき層の代わりに金めっき層を形成することで、ウィスカ発生の問題を回避することができる。しかしながら、金は、高価であるため、製造コストの上昇を招いてしまうという問題がある。そのため、Ｓｎめっき層においてウィスカの発生を抑制する技術の開発が望まれている。そして、ウィスカの発生が抑制されるとともに、電子部品の性能として、はんだ濡れ性及び導電性も確保されることが必要となる。
【０００４】
尚、特許文献１及び特許文献２においては、表面にＳｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が形成された電子部品が開示されている。特許文献１では、下地めっき層としてＮｉ（ニッケル）で形成された層とＮｉ−Ｐ（ニッケル−リン）合金で形成された層とが設けられ、Ｎｉ−Ｐ合金で形成された下地めっき層の表面に対してはんだめっき層としてのＳｎめっき層が設けられた電子部品が開示されている。また、特許文献２では、ホウ素、硫黄及び鉄からなる群より選ばれた元素の少なくとも一種以上を０．０１〜３重量％の割合で含有するニッケルで形成された下地めっき層が設けられ、この下地めっき層の表面にＳｎめっき層が設けられた電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１０９３７３号公報
【特許文献２】特開２００５−３１４７５０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１及び特許文献２に開示された電子部品は、いずれも、ウィスカの発生を抑制することを目的としている。しかしながら、コネクタ用の端子などの電子部品は、その表面のＳｎめっき層を外部の他の部材が摺動したり加圧したりする状態で用いられることが多い。このため、Ｓｎめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向がある。そして、特許文献１や特許文献２に開示された電子部品のように、ウィスカ発生を抑制する対策が講じられた電子部品であっても、Ｓｎめっき層に対して作用する外力の影響によって、ウィスカの発生が促進されてしまい易い傾向があり、更なる抑制が望まれる状況にある。
【０００７】
本発明は、上記実情に鑑みることにより、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための第１発明に係る電子部品は、表面にめっき層が形成された電子部品であって、金属材料で形成された本体部と、前記本体部の表面に対して被覆された下地めっき層と、前記下地めっき層の表面に対してＳｎ又はＳｎ合金が被覆されることで形成されたＳｎめっき層と、を備えている。そして、第１発明に係る電子部品は、前記下地めっき層は、Ｎｉ−Ｂ合金が被覆されることで形成されたＮｉ−Ｂめっき層、及び、Ｎｉ−Ｐ合金が被覆されることで形成されたＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有し、前記Ｓｎめっき層の平均厚み寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定されていることを特徴とする。
【０００９】
この発明によると、電子部品の本体部の表面に対して、Ｎｉ−Ｂめっき層及びＮｉ−Ｐめっき層の少なくともいずれかを含む下地めっき層が形成される。このため、比較的良好なはんだ濡れ性と導電性とを発揮することができるＮｉ−Ｂ合金又はＮｉ−Ｐ合金を含む下地めっき層を形成することで、電子部品としての性能を確保するために必要となる十分なめっき厚みを確保することができる。そして、その下地めっき層の表面に平均厚み寸法が０．２μｍ以上で０．６μｍ以下のＳｎめっき層が更に形成される。このため、下地めっき層の表面に、はんだ濡れ性及び導電性に非常に優れたＳｎ又はＳｎ合金によるＳｎめっき層が薄めっき化（薄肉化）された状態で形成される。これにより、はんだ濡れ性及び導電性の更なる向上を図ることができるとともに、Ｓｎめっき層が薄肉化されていることによってウィスカの発生を抑制することができる。
【００１０】
そして、本発明の電子部品では、Ｓｎめっき層が薄肉化されていることで、Ｓｎめっき層の変形量が低減されるため、Ｓｎめっき層の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層に対して外力が作用する場合であっても、表面のＳｎめっき層におけるウィスカの発生を抑制することができる。また、外部の他の部材が電子部品の表面を摺動する場合であっても、Ｓｎめっき層の変形量が低減されるため、表面のＳｎめっき層におけるウィスカの発生を抑制することができる。
【００１１】
また、本願発明者が検証したところ、本発明の電子部品によると、Ｓｎめっき層の平均厚み寸法が０．２μｍ以上に設定されることで、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、Ｓｎめっき層の平均厚み寸法が０．６μｍ以下に設定されることで、前述した効果、即ち、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。従って、本発明によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【００１２】
第２発明に係る電子部品は、第１発明の電子部品であって、前記Ｓｎめっき層の表面に対して接触した他の部材が当該Ｓｎめっき層の表面を加圧した状態で、用いられることを特徴とする。
【００１３】
この発明によると、Ｓｎめっき層の表面に他の部材が加圧接触した状態で電子部品が用いられる場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。
【００１４】
第３発明に係る電子部品は、第２発明の電子部品において、前記他の部材が導体として構成され、前記Ｓｎめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする。
【００１５】
この発明によると、Ｓｎめっき層における他の部材が加圧接触する部分が電気接点部を構成する形態で電子部品が用いられる場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。このため、電子部品において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。
【００１６】
第４発明に係る電子部品は、第２発明の電子部品において、前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Ｓｎめっき層の表面を摺動して加圧することを特徴とする。
【００１７】
この発明によると、絶縁性材料で形成されたハウジング部材に対して電子部品が圧入され、Ｓｎめっき層に対して摺動状態及び加圧状態で外力が作用する場合であっても、Ｓｎめっき層におけるウィスカの発生を抑制することができる。
【発明の効果】
【００１８】
本発明によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る電子部品である端子がコネクタにおいて取り付けられた状態を示す断面図である。
【図２】図１に示す端子の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。
【図３】本発明の効果を検証するための検証試験に用いた試験片としての端子の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。
【図４】本発明の効果を検証するために行った検証試験の結果を示す図であって、最長ウィスカ長さ確認試験の結果を示す図である。
【図５】従来例に係る端子であって最長ウィスカ長さ確認試験が行われた端子の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。
【図６】本発明の実施例に係る端子であって最長ウィスカ長さ確認試験が行われた端子の電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。
【図７】本発明の効果を検証するために行った検証試験の結果を示す図であって、はんだ濡れ性確認試験の結果を示す図である。
【図８】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図９】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図１０】本発明の効果を検証するために行った検証試験の結果を示す図であって、導電性確認試験の結果を示す図である。
【図１１】本発明の実施例に係る端子であってリフロー工程が行われた端子の表面部分の断面のＳＥＭ写真による画像を例示したものである。
【図１２】本発明の実施例に係る端子であってリフロー工程が行われた端子の表面部分の断面のＳＥＭ写真による画像を例示したものである。
【発明を実施するための形態】
【００２０】
以下、本発明を実施するための形態について図面を参照しつつ説明する。尚、本実施形態の説明においては、コネクタ用の端子として構成された電子部品に対して本発明が適用された場合を例にとって説明するが、この例に限らず、本発明を適用することができる。即ち、本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【００２１】
図１は、本実施形態における電子部品として構成されたコネクタ用の端子１がコネクタ１００において取り付けられた状態を示す断面図である。コネクタ１００は、例えば、フラットケーブル１０１の端部が接続されるコネクタとして構成されている。尚、図１は、コネクタ１００の幅方向に対して垂直な断面を示している。そして、図１においては、コネクタ１００におけるハウジング部材１０２及び回動部材１０３と、端子１に対して電気的に接続されるフラットケーブル１０１とについては、断面で図示し、端子１については外形を図示している。
【００２２】
図１に示すように、コネクタ１００は、ハウジング部材１０２と、回動部材１０３と、本実施形態の端子（電子部品）１とを備えて構成されている。尚、端子１は、コネクタ１００において複数備えられている。ハウジング部材１０２及び回動部材１０３は、絶縁性材料として構成された樹脂材料によって形成されている。端子１の母材（後述する本体部１１）は、金属材料で形成され、例えば、リン青銅によって形成されている。そして、後述するように、端子１の表面にはめっき層が形成されている。
【００２３】
ハウジング部材１０２には、複数の端子１のそれぞれが挿入される複数の挿入口１０２ａが形成され、各挿入口１０２ａは、ハウジング部材１０２の内側の空間領域（後述の開放領域１０２ｂ）に連通するように形成されている。尚、複数の挿入口１０２ａは、コネクタ１００の幅方向に直列に並んで配置されている。そして、ハウジング部材１０２における複数の挿入口１０２ａと反対側において外部に対して開放されるように形成された開放領域１０２ｂは、フラットケーブル１０１の端部が配置される領域を構成している。
【００２４】
また、開放領域１０２ｂに配置されるフラットケーブル１０１の端部は、絶縁被覆が剥がされて導体が露出し、端子１と電気的に接続可能な状態に形成されている。尚、フラットケーブル１０１は、例えば、フレキシブルフラットケーブル或いはフレキシブルプリント回路基板等として設けられ、平行に配列された複数の導体が一体に絶縁被覆されることで形成されている。
【００２５】
端子１は、一方の端部おいて、二股状に突出するように形成された一対の突出片部（１ａ、１ｂ）が形成され、他方の端部において、図示しない他の機器や基板等に対して実装等によって取り付けられる。そして、端子１は、この一対の突出片部（１ａ、１ｂ）において、ハウジング部材１０２の挿入孔１０２ａに挿入される。このとき、端子１は、ハウジング部材１０２に対して挿入口１０２ａにおいて圧入される状態で挿入される。
【００２６】
また、端子１における一方の突出片部１ａには、フラットケーブル１０１の端部における各導体に対して電気的に接続される電気接点部１ｃが突起状に形成されている。また、端子１における他方の突出片部１ｂには、後述の回動部材１０３における各回転軸部１０３ａの外周に対して摺動自在に係止する係止凹部１ｄが形成されている。
【００２７】
回動部材１０３は、ハウジング部材１０２及び複数の端子１に対して回動するように操作されるレバー状の部材として設けられるとともに、フラットケーブル１０１の端部の各導体を各端子１に対して加圧した状態で押し付ける部材として設けられている。そして、この回動部材１０３は、ハウジング部材１０２の幅方向に沿って延びるとともにハウジング部材１０２の開放領域１０２ｂを部分的に覆うように形成されている。
【００２８】
また、回動部材１０３は、一方の端部側が回動操作用の操作部１０３ｂとして形成され、他方の端部側に複数の溝部１０３ｃが幅方向に沿って並んで配置されるように形成されている。各溝部１０３ｃは、各端子１における他方の突出片部１ｂの先端部分が挿入される溝部を構成している。そして、各溝部１０３ｃには、この溝部１０３ｃに亘って架け渡されるように形成された各回転軸部１０３ａが配置されている。この各回転軸部１０３ａの外周に対しては、前述のように、端子１の他方の突出片部１ｂにおける係止凹部１ｄが摺動自在に係止される。これにより、回動部材１０３は、各回転軸部１０３ａにおいて各端子１の係止凹部１ｄに係止した状態で、複数の端子１に対して回動自在に支持されるように構成されている。
【００２９】
コネクタ１００においては、ハウジング部材１０２に対して、各挿入口１０２ａから各端子１が圧入される。そして、ハウジング部材１０２に対して複数の端子１が全て圧入された状態で、回動部材１０３が取り付けられる。このとき、回動部材１０３は、ハウジング部材１０３に対して略垂直な姿勢で、各回転軸部１０３ａにおいて各端子１の係止凹部１ｄに係止される。各回転軸部１０３ａが各係止凹部１ｄに係止されることで、複数の端子１に対して回動部材１０３が回動自在に支持されることになる。
【００３０】
上記のようにコネクタ１００が組み立てられた状態で、フラットケーブル１０１の端部が、開放領域１０２ｂに配置された複数の端子１におけるそれぞれの一対の突出片部（１ａ、１ｂ）の間に挿入される。このとき、回動部材１０３がハウジング部材１０２に対して略垂直な姿勢の状態のコネクタ１００において、フラットケーブル１０１の端部が各一対の突出片部（１ａ、１ｂ）の間に挿入される。そして、フラットケーブル１０１の端部が挿入された後、操作部１０３ｂが操作されることにより、回動部材１０３が、各回転軸部１０３ａにおいて各係止凹部１ｄに摺動しながら複数の端子１に対して回動する。これにより、回動部材１０３においてフラットケーブル１０１に対向する面として設けられた加圧面１０３ｄによって、フラットケーブル１０１の端部の各導体が各端子１における電気接点部１ｃに対して押し付けられて、各導体と各電気接点部１ｃとが電気的に接続されることになる。そして、フラットケーブル１０１の端部の各導体が各端子１の電気接点部１ｃを加圧した状態で、フラットケーブル１０１の端部がコネクタ１に保持され、コネクタ１００とフラットケーブル１０１とが接続されることになる。
【００３１】
次に、本実施形態の電子部品である端子１における表面のめっき層の構造について詳しく説明する。図２は、端子１の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。尚、図２では、ハウジング部材１０２に圧入された端子１が電気接点部１ｃにおいてフラットケーブル１０１の導体と接触する部分における模式拡大断面図を示している。図２に示すように、端子１は、金属材料（本実施形態では、リン青銅）で形成された母材である本体部１１と、本体部１１の表面に対して被覆された下地めっき層１２と、下地めっき層１２に対して被覆されたＳｎめっき層１３とを備えている。
【００３２】
下地めっき層１２は、本体部１１の表面に対して被覆されて形成されたＮｉめっき層１４と、Ｎｉめっき層１４の表面に対して更に被覆されて形成されたＮｉ−Ｂめっき層１５とを備えて構成されている。Ｎｉめっき層１４は、Ｎｉ（ニッケル）又はＮｉ合金が被覆されることで形成され、電解めっき又は無電解めっきによって形成される。一方、Ｎｉ−Ｂめっき層１５は、Ｎｉ−Ｂ合金（ニッケル−ホウ素合金）が被覆されることで形成され、無電解めっきによって形成される。
【００３３】
尚、本実施形態では、下地めっき層１２として、Ｎｉめっき層１４とＮｉ−Ｂめっき層１５とが形成された形態を例にとって説明したが、この通りでなくてもよい。下地めっき層１２は、Ｎｉ−Ｂめっき層１５、及び、Ｎｉ−Ｐ合金（ニッケル−リン合金）が被覆されることで形成されたＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有していればよい。
【００３４】
例えば、下地めっき層１２において、Ｎｉめっき層１４の表面に対して、Ｎｉ−Ｂめっき層１５ではなくＮｉ−Ｐめっき層が形成された形態であってもよい。また、Ｎｉめっき層１４が備えられていない形態の下地めっき層１２を構成してもよい。即ち、Ｎｉ−Ｂめっき層１５のみが形成された下地めっき層１２、Ｎｉ−Ｐめっき層のみが形成された下地めっき層１２、等を構成してもよい。また、Ｎｉ−Ｂめっき層１５及びＮｉ−Ｐめっき層の両方が備えられている下地めっき層１２を構成してもよい。尚、Ｎｉ−Ｐめっき層は、電解めっき又は無電解めっきによって形成される。
【００３５】
尚、本体部１１の表面とＮｉ−Ｂめっき層１５との間、又は、本体部１１の表面とＮｉ−Ｐめっき層との間にＮｉめっき層１４を形成することによって、めっき材料の低コスト化を図ることができる。即ち、後述のＳｎめっき層１３に隣接するめっき層としてＮｉ−Ｂめっき層１５又はＮｉ−Ｐめっき層を配置するとともに、Ｎｉを多く使用してＮｉ−Ｂ合金又はＮｉ−Ｐ合金の使用量を削減しつつ十分な厚みの下地めっき層１２を形成することができる。
【００３６】
Ｓｎめっき層１３は、下地めっき層１２のＮｉ−Ｂめっき層１５の表面に対してＳｎ（錫）又はＳｎ合金が被覆されることで形成され、電解めっき又は無電解めっきによって形成される。また、このＳｎめっき層１３は、その厚み寸法（図２において両端矢印Ｔｓｎで示す寸法）の平均値である平均厚み寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定されている。尚、Ｓｎめっき層１３の平均厚み寸法は、めっき条件（例えば、電解めっきにおける電流条件やめっき時間条件等）を適宜設定することによって調整されることになる。また、Ｓｎめっき層１３の厚み寸法Ｔｓｎの計測は、例えば、端子１の表面部分における断面のＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）写真の画像に基づいて行われる。
【００３７】
また、端子１は、前述のように、コネクタ１００において用いられる。このため、端子１は、Ｓｎめっき層１３の表面に対して接触した他の部材であるハウジング部材１０２又はフラットケーブル１０１の導体がＳｎめっき層１３の表面を加圧した状態で、用いられることになる。
【００３８】
そして、上記の他の部材がフラットケーブル１０１の導体として構成される場合は、端子１は、Ｓｎめっき層１３における他の部材（フラットケーブル１０１の導体）と接触する部分が、他の部材に対して電気的に接続される電気接点部１ｃを構成している。また、上記の他の部材がハウジング部材１０２として構成される場合は、端子１がハウジング部材１０２に対して圧入されることで、ハウジング部材１０２がＳｎめっき層１３の表面を摺動して加圧するように構成されている。
【００３９】
次に、本発明の効果を検証するために行った検証試験の結果について説明する。図３は、検証試験に用いた試験片としての端子（１、２、３、４）の表面における一部の断面について模式的に拡大して示す模式拡大断面図である。図３（ａ）は、本発明の第１実施例として作製した端子１の試験片の表面の一部の模式拡大断面図である。図３（ｂ）は、第１比較例として作製した端子２の試験片の表面の一部の模式拡大断面図である。図３（ｃ）は、本発明の第２実施例として作製した端子３の試験片の表面の一部の模式拡大断面図である。図３（ｄ）は、第２比較例として作製した端子４の試験片の表面の一部の模式拡大断面図である。
【００４０】
図３（ａ）に模式拡大断面図示す第１実施例に係る端子１の作製においては、端子１の形状に形成された本体部１１に対して、Ｎｉめっき層１４を電解めっきで形成し、更に、その表面にＮｉ−Ｂめっき層１５を無電解めっきで形成して、下地めっき層１２を形成した。そして、この下地めっき層１２の表面に薄めっきのＳｎめっき層１３を電解めっきにより形成した。尚、第１実施例では、端子１について複数作製し、これらの複数の端子１について、ＳＥＭ写真の画像に基づいて、Ｓｎめっき層１３の平均厚みが０．２〜０．６μｍの範囲に設定されていることを確認した。また、図３（ｂ）に模式拡大断面図を示す第１比較例に係る端子２については、本体部１１の表面にＮｉめっき層１４及びＮｉ−Ｂめっき層１５のみが形成されてＳｎめっき層１３が形成されていない形態の端子として作製した。この第１比較例に係る端子２についても複数作成した。
【００４１】
図３（ｃ）に模式拡大断面図示す第２実施例に係る端子３の作製においては、端子１と同様の形状に形成された本体部１１に対して、Ｎｉめっき層１４を電解めっきで形成し、更に、その表面にＮｉ−Ｐ合金が被覆されることで形成されるＮｉ−Ｐめっき層１６を無電解めっきで形成して、下地めっき層１２を形成した。そして、この下地めっき層１２の表面に薄めっきのＳｎめっき層１３を電解めっきにより形成した。尚、第２実施例では、端子３について複数作製し、これらの複数の端子３について、ＳＥＭ写真の画像に基づいて、Ｓｎめっき層１３の平均厚みが０．２〜０．６μｍの範囲に設定されていることを確認した。また、図３（ｄ）に模式拡大断面図を示す第２比較例に係る端子４については、本体部１１の表面にＮｉめっき層１４及びＮｉ−Ｐめっき層１６のみが形成されてＳｎめっき層１３が形成されていない形態の端子として作製した。この第２比較例に係る端子４についても複数作成した。
【００４２】
また、検証試験においては、後述のように、図４に試験結果を示す最長ウィスカ長さ確認試験、図７に試験結果を示すはんだ濡れ性確認試験、図８乃至図１０に試験結果を示す導電性確認試験を行った。以下、これらの試験結果について説明する。
【００４３】
図４は、最長ウィスカ長さ確認試験を第１実施例に係る端子１と、第１比較例に係る端子２と、第２実施例に係る端子３と、第２比較例に係る端子４とについて実施した結果を示す図である。最長ウィスカ長さ確認試験においては、第１及び第２実施例にかかる端子（１、３）のＳｎめっき層１３に対して外力が作用する場合におけるＳｎめっき層１３からのウィスカ発生の抑制効果を検証する試験を行った。また、この試験では、第１及び第２比較例に係る端子（２、４）における最外めっき層であるＮｉ−Ｂめっき層１５又はＮｉ−Ｐめっき層１６に対して外力が作用する場合におけるウィスカ発生状況の確認もあわせて行った。
【００４４】
最長ウィスカ長さ確認試験では、まず、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて、ハウジング部材１０２に圧入されてフラットケーブル１０１の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態でそれぞれ使用し、その後、ウィスカの発生状況を確認した。ウィスカ発生状況の確認では、フラットケーブル１０１の導体が加圧状態で接触して通電される電気接点部についてＳＥＭによる観察を行った。そして、このＳＥＭによる電気接点部の表面の観察によって発生が確認されたウィスカのうち最も長さが長いウィスカ（最長ウィスカ）の長さを第１実施例と第２実施例と第１比較例と第２比較例とにおいて確認した。
【００４５】
また、上記の最長ウィスカ長さ確認試験においては、各端子（１、２、３、４）が、実装用途に用いられる場合を想定し、リフロー炉（基板にはんだペーストを介して載置して実装する際に用いる炉）を通過させるリフロー工程を行った試験片（端子）を作製した。そして、このようにリフロー工程を行った試験片では、基板に実際に実装することなく、試験片単独でリフロー炉を通過させた。尚、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについては、試験片をそれぞれ複数（１２０個）作製し、最長ウィスカの長さを確認した。
【００４６】
また、従来例に対応する端子も作製し、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とに加え、従来例に係る端子（以下、「端子Ｃ」という）に対しても最長ウィスカ長さ確認試験を行った。尚、従来例に係る端子Ｃは、本体部１１の表面に対して直接に厚いＳｎめっき層を被覆形成することで形成し、リフロー工程を行っていない試験片として作製した。そして、従来例に係る端子Ｃについても、ハウジング部材１０２に圧入されてフラットケーブル１０１の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態で使用し、その後、ウィスカの発生状況を確認し、最長ウィスカ長さ確認試験を行った。
【００４７】
図４の最長ウィスカ長さ確認試験の試験結果に示すように、従来例に係る端子Ｃでは５００μｍの長さのウィスカが発生した。しかしながら、第１及び第２実施例に係る端子（１、３）については、最長ウィスカ長さであっても１０μｍから１５μｍ程度の長さのウィスカしか発生しなかった。このため、第１及び第２実施例に係る端子（１、３）においては、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができることを確認することができた。一方、第１及び第２比較例に係る端子（２、４）については、Ｓｎめっき層１３が表面に被覆形成されていないことから、１０μｍ以上の長さのウィスカの発生は確認されなかった。尚、今回の試験では、従来例に係る端子Ｃで確認されたウィスカの長さは５００μｍであったが、通常、上記の従来例に係る端子Ｃと同様に形成された端子では、１〜２ｍｍ程度の長さのウィスカが発生することが知られている。
【００４８】
ここで、上述した試験片のうち、第１実施例に係る端子１と従来例に係る端子Ｃとにおける電気接点部のＳｎめっき層における表面のＳＥＭ写真の画像について説明する。図５は、従来例に係る端子Ｃの電気接点部のＳｎめっき層における表面のＳＥＭ写真による画像を例示したものである。また、図６は、第１実施例に係る端子１であってリフロー工程が行われていない状態の端子１のＳｎめっき層１３における表面のＳＥＭ写真による画像を例示したものである。尚、表面のＳＥＭ写真による画像を図６に示す端子１についても、ハウジング部材１０２に圧入されてフラットケーブル１０１の端部の導体と電気的に接続される端子として、実際に使用される場合と同様の使用形態で使用し、その後、ウィスカの発生状況を確認した。
【００４９】
図５のＳＥＭ画像に示すように、従来例に係る端子Ｃでは、５００μｍ程度の長さの長く伸びるウィスカが発生している。これに対して、図６のＳＥＭ画像に示すように、第１実施例に係る端子１では、ウィスカの発生がほとんど見られない状態であった。そして、図６において破線で囲んで示すように、第１実施例に係る端子１では、Ｓｎめっき層１３が薄肉化されて形成されているため、Ｓｎめっき層１３の変形量が少なく、Ｓｎめっき層１３における削られている金属の量が非常に少ない状態であることが確認できた。よって、Ｓｎめっき層１３の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層１３に対して外力が作用する場合であっても、表面のＳｎめっき層１３におけるウィスカの発生を抑制できることが確認できた。
【００５０】
図７は、はんだ濡れ性確認試験を第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて実施した結果を示す図である。このはんだ濡れ性確認試験においては、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて、プレッシャークッカーテスター（電子部品の耐湿評価の加速寿命試験機）を用いて温度が１０５℃、湿度が１００％、処理時間が８時間の条件にて処理を行い、その後、メニスコグラフによるはんだ濡れ性確認試験を行った。そして、ゼロクロスタイム（秒）によりはんだ濡れ性を評価した。
【００５１】
尚、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されてから、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として測定される。即ち、ゼロクロスタイムは、試験片としての端子の端部がはんだペーストに浸漬されて加熱によるはんだペーストの溶剤の分離による濡れ現象が始まり、フラックス成分の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生し、更に、はんだ粉の溶解とそれに伴う浮力が生じる現象と濡れが生じる現象とが発生する過程において、端子に対してはんだから作用する力が一旦プラスマイナスゼロとなる瞬間を経過するまでの時間として計測される。
【００５２】
また、上記のはんだ濡れ性確認試験では、はんだの材料としては、Ｓｎ−３Ａｇ−０．５Ｃｕを用いた。そして、このはんだ濡れ性確認試験では、端子のはんだペーストに対する浸漬深さを０．２ｍｍに設定し、十分なはんだ濡れ性を確保することができるゼロクロスタイムの要求水準が３秒以下であることから、端子をはんだペーストに浸漬してから引き上げるまでの時間である浸漬時間を３秒に設定した。即ち、浸漬時間である３秒以内にゼロクロスタイムが計測されれば、十分なはんだ濡れ性を確保することができることになる。
【００５３】
また、上記のはんだ濡れ性確認試験では、第１実施例に係る端子１（図７にて試験結果を「Ｎｉ−Ｂ＋Ｓｎ」で表示）と、第１比較例に係る端子２（図７にて試験結果を「Ｎｉ−Ｂ」で表示）と、第２実施例に係る端子３（図７にて試験結果を「Ｎｉ−Ｐ＋Ｓｎ」で表示）と、第２比較例に係る端子４（図７にて試験結果を「Ｎｉ−Ｐ」で表示）とのそれぞれについて、複数（２４個）の試験片を作成してゼロクロスタイムの計測を行った。そして、この計測結果については、平均値と最大値と最小値とで評価した。尚、図７においては、平均値の結果については白抜きで示し、最大値の結果については細かいドットの模様のハッチングで示し、最小値の結果については斜線の模様のハッチングで示している。
【００５４】
図７のはんだ濡れ性確認試験結果に示すように、第１及び第２比較例に係る端子（２、４）については、いずれとも、平均値、最大値及び最小値ともに浸漬時間の３秒の間にゼロクロスタイムを計測することができず、はんだ濡れ性の確保が十分でないことが確認された。これに対し、第１及び第２実施例に係る端子（１、３）については、いずれとも、平均値、最大値及び最小値ともにゼロクロスタイムが３秒以下となり、十分なはんだ濡れ性を確保できることが確認できた。
【００５５】
図８乃至図１０は、導電性確認試験を第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）ととについて実施した結果を示す図である。図８乃至図１０に結果を示す導電性確認試験においては、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とについて、リフロー炉で基板に実装し、その後、後述するような所定の試験をそれぞれ行い、所定の試験を行うことによる抵抗上昇値（ｍΩ）を測定した。また、第１実施例に係る端子１（図８にて試験結果を「Ｎｉ−Ｂ＋Ｓｎ」で表示）と、第１比較例に係る端子２（図８にて試験結果を「Ｎｉ−Ｂ」で表示）と、第２実施例に係る端子３（図８にて試験結果を「Ｎｉ−Ｐ＋Ｓｎ」で表示）と、第２比較例に係る端子４（図８にて試験結果を「Ｎｉ−Ｐ」で表示）とについては、各試験条件に対応する試験片をそれぞれ複数（２４個）作製して（即ち、試験条件ごとにそれぞれ２４個の端子を作製して）抵抗上昇値の測定を行った。そして、この測定結果については、各試験条件における抵抗上昇値の最大値である最大抵抗上昇値（ｍΩ）で評価した。
【００５６】
図８に結果を示す導電性確認試験では、ハウジング部材１０２に圧入された状態の端子における一対の突出片部の間にフラットケーブル１０１の端部を挿入し、回動部材１０３を操作して端子とフラットケーブル１０１の端部の導体とを接続した後に、回動部材１０３を操作してフラットケーブル１０１を抜き出す挿抜作業を繰り返し実施する試験を行った。そして、挿抜作業を１０回繰り返して実施した条件（挿抜１０回）と、挿抜作業を３０回繰り返して実施した条件（挿抜３０回）と、挿抜作業を５０回繰り返して実施した条件（５０回）との３つの条件で試験を行い、各試験の後に抵抗上昇値を測定して前述の最大抵抗上昇値（ｍΩ）を評価した。尚、図８においては、上記の挿抜１０回の結果については白抜きで示し、上記の挿抜３０回の結果については細かいドットの模様のハッチングで示し、上記の挿抜５０回の結果については斜線の模様のハッチングで示している。
【００５７】
上記の挿抜作業が繰り返されても良好な導電性を確保できる水準として、通常、挿抜作業が３０回繰り返された状態で抵抗上昇値が２０ｍΩ以下であることが要求される。これに対して、図８の導電性試験結果に示すように、第１及び第２実施例に係る端子（１、３）と第１及び第２比較例に係る端子（２、４）とのいずれについても、挿抜作業が１０回、３０回、及び５０回のいずれにおいても、最大抵抗上昇値が３ｍΩ以下と、良好な水準を確保できることを確認できた。そして、第１及び第２実施例に係る端子（１、３）においては、要求される水準（挿抜作業が３０回の条件）よりも厳しく過酷な条件（挿抜作業が５０回の条件）が課される試験であっても、良好な導電性を維持できることを確認できた。
【００５８】
図９及び図１０に結果を示す導電性確認試験では、第１実施例に係る端子１（図９及び図１０にて試験結果を「Ｎｉ−Ｂ＋Ｓｎ」で表示）と、第１比較例に係る端子２（図９及び図１０にて試験結果を「Ｎｉ−Ｂ」で表示）と、第２実施例に係る端子３（図９及び図１０にて試験結果を「Ｎｉ−Ｐ＋Ｓｎ」で表示）と、第２比較例に係る端子４（図９及び図１０にて試験結果を「Ｎｉ−Ｐ」で表示）とについて、熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験を行った。そして、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の後に、各試験が行われた各試験片の抵抗上昇値をそれぞれ測定し、最大抵抗上昇値（ｍΩ）を評価した。尚、図９及び図１０においては、熱衝撃試験の結果については白抜きで示し、湿度試験の結果については細かいドットの模様のハッチングで示し、高温試験の結果については斜線の模様のハッチングで示し、硫化水素ガス試験の結果については網掛けの模様のハッチングで示している。
【００５９】
図９に結果を示す導電性確認試験における熱衝撃試験では、−５５℃から８５℃の範囲で温度が変化する熱サイクル（−５５℃の温度に３０分間設定され、８５℃の温度に３０分間設定される温度パターンの熱サイクル）を５００時間の間に５００サイクル繰り返す環境に試験片をさらした。一方、図１０に結果を示す導電性確認試験における熱衝撃試験では、上記と同じ温度パターンにて−５５℃から８５℃の範囲で温度が変化する熱サイクルを１０００時間の間に１０００サイクル繰り返す環境に試験片をさらした。尚、通常、端子の導電性を確認するために要求される熱衝撃試験の水準としては、上記温度範囲の熱サイクルを２５時間の間に２５サイクル繰り返す環境に試験片がさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６０】
図９に結果を示す導電性確認試験における湿度試験では、温度が４０℃±２℃で湿度が９０％〜９５％の環境に５００時間に亘って試験片をさらした。一方、図１０に結果を示す導電性確認試験における湿度試験では、温度が４０℃±２℃で湿度が９０％〜９５％の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される湿度試験の水準としては、上記の温度及び湿度の環境に試験片が２４０時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６１】
図９に結果を示す導電性確認試験における高温試験では、温度が８５℃±２℃の環境に５００時間に亘って試験片をさらした。一方、図１０に結果を示す導電性確認試験における高温試験では、温度が８５℃±２℃の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される高温試験の水準としては、上記の温度の環境に試験片が２５０時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６２】
図９に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が３ｐｐｍ±１ｐｐｍ、温度が４０℃±２℃、湿度が８０％±５％の環境に５００時間に亘って試験片をさらした。一方、図１０に結果を示す導電性確認試験における硫化水素ガス試験では、硫化水素濃度が３ｐｐｍ±１ｐｐｍ、温度が４０℃±２℃、湿度が８０％±５％の環境に１０００時間に亘って試験片をさらした。尚、通常、端子の導電性を確認するために要求される硫化水素ガス試験の水準としては、上記の温度の環境に試験片が９６時間に亘ってさらされる条件が設定される。しかし、今回の試験では、より厳しく過酷な条件で試験を行った。
【００６３】
上記の各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）が行われても良好な導電性を確保できる水準として、通常、抵抗上昇値が２０ｍΩ以下であることが要求される。しかしながら、図９の導電性試験結果に示すように、第１及び第２比較例に係る端子（２、４）については、一部の試験において最大抵抗上昇値が２０ｍΩを超えてしまい、環境によっては、良好な導電性を得ることが難しいことが確認された。これに対し、第１及び第２実施例に係る端子（２、４）については、いずれとも、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の試験時間が５００時間である条件において、最大抵抗上昇値が４ｍΩ以下と、良好な水準を確保できることが確認できた。
【００６４】
また、図１０の導電性試験結果に示すように、第１及び第２比較例に係る端子（２、４）については、半数の試験において最大抵抗上昇値が２０ｍΩを超えてしまい、環境によっては、良好な導電性を得ることが難しいことが確認された。これに対し、第１及び第２実施例に係る端子（２、４）については、いずれとも、各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）の試験時間が１０００時間である条件において、最大抵抗上昇値が１７ｍΩ以下と、良好な水準を確保できることが確認できた。そして、第１及び第２実施例に係る端子（１、３）においては、要求される水準よりも厳しく過酷な条件が課される各試験（熱衝撃試験、湿度試験、高温試験、硫化水素ガス試験）であっても、良好な導電性を維持できることが確認できた。
【００６５】
ここで、リフロー工程が行われた後の状態におけるＳｎめっき層１３の状態を確認した結果についても説明する。図１１は、第１実施例に係る端子１であってリフロー工程が行われた端子１の表面部分の断面のＳＥＭ写真による画像を例示したものである。また、図１２は、第２実施例に係る端子３であってリフロー工程が行われた端子３の表面部分の断面のＳＥＭ写真による画像を例示したものである。
【００６６】
図１１に示すように、リフロー工程が行われた後の端子１では、本体部１１を構成するリン青銅の層の上層にＮｉめっき層１４を構成するＮｉの層が形成され、更にその上層にＮｉ−Ｂめっき層１５を構成するＮｉ−Ｂ合金の層が形成されている。そして、Ｎｉ−Ｂ合金の層の上層には、Ｎｉ−Ｂ合金とＳｎとの合金層が形成されている。しかしながら、Ｎｉ−Ｂ合金とＳｎとの合金層の上層には、リフロー工程が行われる前よりも薄くなっているが、Ｓｎめっき層１３を構成するＳｎの層が残った状態となっている。よって、リフロー工程が行われても、第１実施例に係る端子１においては、はんだ濡れ性及び導電性に非常に優れたＳｎめっき層１３を維持することができる。尚、Ｓｎめっき層１３の表面には、リフロー工程で生じたカーボンが付着している。
【００６７】
また、図１２に示すように、リフロー工程が行われた後の端子３では、本体部１１を構成するリン青銅の層の上層にＮｉめっき層１４を構成するＮｉの層が形成され、更にその上層にＮｉ−Ｐめっき層１６を構成するＮｉ−Ｐ合金の層が形成されている。そして、Ｎｉ−Ｐ合金の層の上層には、Ｎｉ−Ｐ合金とＳｎとの合金層が形成されている。しかしながら、Ｎｉ−Ｐ合金とＳｎとの合金層の上層には、リフロー工程が行われる前よりも薄くなっているが、Ｓｎめっき層１３を構成するＳｎの層が残った状態となっている。よって、リフロー工程が行われても、第２実施例に係る端子３においては、はんだ濡れ性及び導電性に非常に優れたＳｎめっき層１３を維持することができる。尚、Ｓｎめっき層１３の表面には、リフロー工程で生じたカーボンが付着している。
【００６８】
以上説明した本実施形態の端子（１、３）によると、本体部１１の表面に対して、Ｎｉ−Ｂめっき層１５及びＮｉ−Ｐめっき層１６の少なくともいずれかを含む下地めっき層１２が形成される。このため、比較的良好なはんだ濡れ性と導電性とを発揮することができるＮｉ−Ｂ合金又はＮｉ−Ｐ合金を含む下地めっき層１２を形成することで、電子部品である端子（１、３）としての性能を確保するために必要となる十分なめっき厚みを確保することができる。そして、その下地めっき層１２の表面に平均厚み寸法が０．２μｍ以上で０．６μｍ以下のＳｎめっき層１３が更に形成される。このため、下地めっき層１２の表面に、はんだ濡れ性及び導電性に非常に優れたＳｎ又はＳｎ合金によるＳｎめっき層１３が薄めっき化（薄肉化）された状態で形成される。これにより、はんだ濡れ性及び導電性の更なる向上を図ることができるとともに、Ｓｎめっき層１３が薄肉化されていることによってウィスカの発生を抑制することができる。
【００６９】
そして、本実施形態の端子（１、３）では、Ｓｎめっき層１３が薄肉化されていることで、Ｓｎめっき層１３の変形量が低減されるため、Ｓｎめっき層１３の表面を外部の他の部材が加圧したりする状態が生じてＳｎめっき層１３に対して外力が作用する場合であっても、表面のＳｎめっき層１３におけるウィスカの発生を抑制することができる。また、外部の他の部材が端子（１、３）の表面を摺動する場合であっても、Ｓｎめっき層１３の変形量が低減されるため、表面のＳｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７０】
また、本願発明者が検証したところ、本実施形態の電子部品である端子（１、３）によると、Ｓｎめっき層１３の平均厚み寸法が０．２μｍ以上に設定されることで、十分なはんだ濡れ性及び導電性が確保できることを確認することができた。更に、Ｓｎめっき層１３の平均厚み寸法が０．６μｍ以下に設定されることで、前述した効果、即ち、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができることも確認することができた。従って、本実施形態によると、はんだ濡れ性及び導電性が確保され、Ｓｎめっき層１３に対して外力が作用する場合であってもウィスカの発生を抑制することができる電子部品としての端子（１、３）を提供することができる。
【００７１】
また、本実施形態によると、フラットケーブル１０１の導体やハウジング部材１０２のような他の部材がＳｎめっき層１３の表面に加圧接触した状態で端子（１、３）が用いられる場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７２】
また、本実施形態によると、Ｓｎめっき層１３における他の部材（フラットケーブル１０１の導体）が加圧接触する部分が電気接点部を構成する形態で端子（１、３）が用いられる場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。このため、電子部品としての端子（１、３）において、ウィスカが電気的な短絡を誘発してしまう事態が生じることを抑制することができる。そして、フラットケーブル１０１に接続されるコネクタ１００に設けられる端子（１、３）において、隣り合う端子（１、３）同士の間での短絡の発生を抑制することができる。
【００７３】
また、本実施形態によると、絶縁性材料で形成されたハウジング部材１０２に対して電子部品である端子（１、３）が圧入され、Ｓｎめっき層１３に対して摺動状態及び加圧状態で外力が作用する場合であっても、Ｓｎめっき層１３におけるウィスカの発生を抑制することができる。
【００７４】
以上、本発明の実施形態について説明したが、本発明は上述の実施の形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な変更が可能なものである。例えば、次のように変更して実施してもよい。
【００７５】
（１）上述の実施形態では、端子として構成された電子部品に本発明が適用された場合を例にとって説明したが、端子に限らず、本発明を適用することができる。即ち、Ｓｎ又はＳｎ合金が被覆されて構成されるＳｎめっき層が表面に形成される電子部品であれば、本発明を広く適用することができる。また、端子として構成される電子部品に本発明が適用される場合であっても、上述の実施形態において例示した端子の形態に限らず、種々変更して実施することができる。例えば、ピン状の端子やソケット状の端子など、種々の形態の端子に対して本発明を適用することができる。
【００７６】
（２）本体部の表面に被覆されてＮｉ−Ｂめっき層及びＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有する下地めっき層と、Ｓｎめっき層と、に加え、更に、Ｓｎめっき層の表面に防錆剤の層（防錆剤層）が形成された電子部品を実施してもよい。防錆剤層は、電子部品におけるＳｎめっき層の表面に防錆剤を塗布することによって、或いは、電子部品を防錆剤の液中に浸漬すること等によって形成される。このような防錆剤層を有する電子部品によると、更にはんだ濡れ性を向上させることができる。即ち、Ｓｎめっき層の表面に形成された防錆剤層が、耐水効果を奏する有機膜と耐熱効果を奏する無機膜とを構成し、はんだ濡れ性の劣化の原因となる酸化膜の生成を防止する（酸素を遮断する）ことができる。これにより、はんだ濡れ性の更なる向上を図ることができる。
【産業上の利用可能性】
【００７７】
本発明は、Ｓｎ又はＳｎ合金が被覆されて構成されたＳｎめっき層が表面に形成された電子部品に関して、広く適用することができるものである。
【符号の説明】
【００７８】
１、３ 端子（電子部品）
１１ 本体部
１２ 下地めっき層
１３ Ｓｎめっき層
１５ Ｎｉ−Ｂめっき層
１６ Ｎｉ−Ｐめっき層
【特許請求の範囲】
【請求項１】
表面にめっき層が形成された電子部品であって、
金属材料で形成された本体部と、
前記本体部の表面に対して被覆された下地めっき層と、
前記下地めっき層の表面に対してＳｎ又はＳｎ合金が被覆されることで形成されたＳｎめっき層と、
を備え、
前記下地めっき層は、Ｎｉ−Ｂ合金が被覆されることで形成されたＮｉ−Ｂめっき層、及び、Ｎｉ−Ｐ合金が被覆されることで形成されたＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有し、
前記Ｓｎめっき層の平均厚み寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定されていることを特徴とする、電子部品。
【請求項２】
請求項１に記載の電子部品であって、
前記Ｓｎめっき層の表面に対して接触した他の部材が当該Ｓｎめっき層の表面を加圧した状態で、用いられることを特徴とする、電子部品。
【請求項３】
請求項２に記載の電子部品であって、
前記他の部材が導体として構成され、
前記Ｓｎめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする、電子部品。
【請求項４】
請求項２に記載の電子部品であって、
前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、
前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Ｓｎめっき層の表面を摺動して加圧することを特徴とする、電子部品。
【請求項１】
表面にめっき層が形成された電子部品であって、
金属材料で形成された本体部と、
前記本体部の表面に対して被覆された下地めっき層と、
前記下地めっき層の表面に対してＳｎ又はＳｎ合金が被覆されることで形成されたＳｎめっき層と、
を備え、
前記下地めっき層は、Ｎｉ−Ｂ合金が被覆されることで形成されたＮｉ−Ｂめっき層、及び、Ｎｉ−Ｐ合金が被覆されることで形成されたＮｉ−Ｐめっき層の少なくともいずれかのめっき層を有し、
前記Ｓｎめっき層の平均厚み寸法が、０．２μｍ以上で０．６μｍ以下の範囲に設定されていることを特徴とする、電子部品。
【請求項２】
請求項１に記載の電子部品であって、
前記Ｓｎめっき層の表面に対して接触した他の部材が当該Ｓｎめっき層の表面を加圧した状態で、用いられることを特徴とする、電子部品。
【請求項３】
請求項２に記載の電子部品であって、
前記他の部材が導体として構成され、
前記Ｓｎめっき層における前記他の部材と接触する部分が、前記他の部材に対して電気的に接続される電気接点部を構成することを特徴とする、電子部品。
【請求項４】
請求項２に記載の電子部品であって、
前記他の部材が絶縁性材料で形成されたハウジング部材として構成され、
前記ハウジング部材に対して圧入されることで、当該ハウジング部材が前記Ｓｎめっき層の表面を摺動して加圧することを特徴とする、電子部品。
【図５】
【図６】
【図１０】
【図１１】
【図１２】
【図１】
【図２】
【図３】
【図４】
【図７】
【図８】
【図９】
【図６】
【図１０】
【図１１】
【図１２】
【図１】
【図２】
【図３】
【図４】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−７２２８（Ｐ２０１２−７２２８Ａ）
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１０−１４６２６８（Ｐ２０１０−１４６２６８）
【出願日】平成２２年６月２８日（２０１０．６．２８）
【出願人】（３９００３３３１８）日本圧着端子製造株式会社 (457)
【Ｆターム（参考）】
【公開日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２２年６月２８日（２０１０．６．２８）
【出願人】（３９００３３３１８）日本圧着端子製造株式会社 (457)
【Ｆターム（参考）】
[ Back to top ]