電気光学装置及び電子機器
【課題】 液晶装置等の電気光学装置において、ダミー画素と表示画素との境界付近における画質の不連続な変化を防止し且つダミー画素が占める領域の増大を抑制する。
【解決手段】 電気光学装置は、基板上に、画素領域に配置された複数の画素部と、複数のダミー画素領域に夫々配置されたダミー画素部とを備えている。ダミー画素領域の配列ピッチは、画素領域の配列ピッチより小さく、且つ、画素領域の一辺から離れるに従って徐々に小さくなる。ダミー画素領域のうち画素領域に隣接する第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率は、第１ダミー画素領域に対して画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【解決手段】 電気光学装置は、基板上に、画素領域に配置された複数の画素部と、複数のダミー画素領域に夫々配置されたダミー画素部とを備えている。ダミー画素領域の配列ピッチは、画素領域の配列ピッチより小さく、且つ、画素領域の一辺から離れるに従って徐々に小さくなる。ダミー画素領域のうち画素領域に隣接する第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率は、第１ダミー画素領域に対して画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、例えば画像表示領域等の画素領域に、画素電極等を夫々有する複数の画素部がマトリクス状に配列されている。各画素部には、アクティブマトリクス駆動を可能ならしめるべく、画素電極をスイッチング駆動するための画素スイッチング用の薄膜トランジスタ（Thin Film Transistor：以下適宜「ＴＦＴ」と称する）の他、例えば画素電極と対向電極との間に構築される液晶容量と並列に所定値の容量を付与するように蓄積容量が、設けられるのが一般的である。
【０００３】
この種の電気光学装置の場合、画素領域の縁付近では、画素領域の中央寄りに多数の画素部が存在しているのに対して、その反対側には画素部が存在していないという構造の不均衡から、例えば液晶の配向不良など、電気光学物質の動作不良が起きやすい。このため、従来から画素領域の周囲を囲む周囲領域或いは額縁領域における画素領域に近い側の領域には、画素部を模擬するダミー画素部或いはダミー画素が配列されているのが一般的である。伝統的には、このようなダミー画素は、画素（即ち、表示画素）と同一サイズで、同一構造のものが作り込まれる。更に、基板の有効利用を図るべく、表示画素に比べて幅寸法の小さいダミー画素を配置した構造についても提案されている（特許文献１参照）。
【０００４】
【特許文献１】特許３０２７７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の如く、幅寸法の小さいダミー画素を表示画素に隣接して設けた場合、幅寸法を小さくすればする程、例えば配線や蓄積容量を形成するためのエッチング工程において、エッチング斑が生じやすくなり、ダミー画素と表示画素との電気的或いは光学的性質が不連続に変化してしまう。よって、ダミー画素の付近で、画質が不連続に変化しやすい状況を招くという技術的問題点もある。特に、シリアル−パラレル変換或いは相展開が施された画像信号を用いて、複数のデータ線を含んでなるデータ線群毎に同時にデータ線を駆動する場合には、ダミー画素領域に隣接するデータ線群により駆動される表示画素ブロックと、それに隣接する表示画素ブロックとの間に、ダミー画素と表示画素との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が起きやすくなるという実践上、非常に重大なる問題点が生じる。
【０００６】
他方で、伝統的な手法に従って、ダミー画素を表示画素と同一サイズで構築するのでは、ダミー画素の存在によって周囲領域の相対的な増大を招く。特に、シリアル−パラレル変換された複数の画像信号を用いてデータ線群毎に駆動する場合には、ダミー画素をデータ線に並べてパラレルな画像信号線の数だけ配列することが望ましいとされており、これに応じて、ダミー画素数も多くならざるを得ない。例えば、シリアル−パラレル変換に係る変換数或いは相展開数が、１２、２４、４８、９６、…であったとすれば、ダミー画素の占める領域が無視し得ない程度に肥大化することになる。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、例えばダミー画素と表示画素との境界付近における画質の不連続な変化を防止し且つダミー画素が占める領域の増大を抑制可能である電気光学装置、及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の第１の電気光学装置は、上記課題を解決するために、基板上に、画素領域に配置された複数の画素部と、前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチより小さく、前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率は、前記第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【０００９】
本発明の第１の電気光学装置によれば、その動作時には、例えばデータ線、走査線等の配線を介して、画像信号、走査信号等が画素部に供給される。これら画像信号等が、画素部において、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor：以下適宜“ＴＦＴ”と呼ぶ）等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画素領域における画像表示が行われる。この際、ダミー画素領域内においても、画素領域内と同様に、画素部の構造を模擬するダミー画素部に画像信号等が供給されることで、ダミー画素領域におけるアクティブマトリクス駆動が行われる。従って、アクティブマトリクス駆動における画素領域の縁付近で発生する、例えば液晶が不完全に駆動される部分など、不完全に駆動される画素部については、実際に表示される画素領域から除外される。よって、該画素領域の隅々まで良好な画像表示が可能とされる。ここで、「画素部の構造を模擬する」は、ダミー画素部の電気的な或いは光学的な性質が多少なりとも画素部と近くなるように、基板上平面的に見て、ダミー画素部の構造が画素部の構造に類似することを意味する。即ち、狭義には、ダミー画素部の構造が、画素部の構造と同一であることを意味するが、広義には、ダミー画素部が画素部と近い状態になるように、ダミー画素部の構造を画素部の構造に近付けることを意味する。例えば、ダミー画素部の積層構造が画素部の積層構造の一部と同じ部分を含むこと、或いは、ダミー画素部が画素部の有する電子素子と同種の電子素子を有することを意味する。従って、ダミー画素部によって、画素部を容易に模擬することができる。
【００１０】
ここで本発明の第１の電気光学装置では特に、ダミー画素領域の配列ピッチは、画素領域の配列ピッチより小さく、しかも、ダミー画素領域の配列ピッチは、画素領域の一辺から離れるに従って徐々に小さくなる。よって、複数のダミー画素領域を配置するために必要となる周囲領域の面積を小さく、しかも、ダミー画素部と画素部の電気的或いは光学的性質が不連続に変化することを防止することができる。具体的には、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。即ち、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素部が占める周囲領域の増大を抑制することができる。
【００１１】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００１２】
ここに「徐々に小さくなる」とは、連続的又は断続的或いは段階的に小さくなることを意味する。言い換えれば、前記一辺から離れるに従って、ダミー画素領域の前記一辺に交差する方向の幅Ｗｉ（ｉ＝１、…、ｎ（但し、ｎは３以上の自然数）が、Ｗ１≧Ｗ２≧…≧Ｗｎなる関係（但し、Ｗ１＞Ｗｎ）を満たすように変化することを意味する。従って、本発明に係るダミー画素領域は、典型的には、前記一辺に交差する方向に３つ以上配列されている。言い換えれば、ダミー画素領域は、前記一辺に沿って３行或いは３列以上配列されている。
【００１３】
更に、本発明の第１の電気光学装置では特に、ダミー画素領域のうち画素領域に隣接する第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率は、第１ダミー画素領域に対して画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。即ち、例えば、第１ダミー画素領域の配列ピッチは、画素領域の配列ピッチの例えば８０％であり、第２ダミー画素領域の配列ピッチは、第１ダミー画素領域の配列ピッチの例えば５０％即ち半分である。言い換えれば、第１ダミー画素領域の配列ピッチが、画素領域の配列ピッチから変化する度合い或いは程度は、第２ダミー画素領域の配列ピッチが、第１ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域の直ぐ周囲では、配列ピッチは、相対的には、余り変化しない。
【００１４】
このため、第１ダミー画素領域の配列ピッチを画素領域の配列ピッチよりも小さく且つダミー画素部と画素部との境界付近で、例えば配線や蓄積容量を形成するためのエッチングを均一に行うことができるようにして、画質が不連続に変化することを確実に防止することができる。更に、第２ダミー画素領域の配列ピッチを第１ダミー画素領域の配列ピッチの例えば半分にすることによって、ダミー画素領域が占める周囲領域の増大を効率的に抑制することができる。
【００１５】
以上のように、本発明の第１の電気光学装置によれば、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域が占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００１６】
本発明の第２の電気光学装置は、上記課題を解決するために、基板上に、画素領域に配置された複数の画素部と、前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率は、前記第２ダミー画素領域に対して前記第１ダミー画素領域とは反対側に隣接する第３ダミー画素領域の配列ピッチの前記第２ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【００１７】
本発明の第２の電気光学装置によれば、その動作時には、上述した本発明に係る第１の電気光学装置の場合と概ね同様に画像領域における画像表示が行われる。
【００１８】
ここで本発明の第２の電気光学装置では特に、ダミー画素領域の配列ピッチは、画素領域の一辺から離れるに従って徐々に小さくなる。よって、複数のダミー画素領域を配置するために必要となる周囲領域の面積を小さく、しかも、例えばダミー画素領域のうち画素領域に隣接する第１ダミー画素領域の配列ピッチを画素領域の配列ピッチと殆ど或いは好ましくは完全に一致させることで、ダミー画素部と画素部の電気的或いは光学的性質が不連続に変化することを防止することができる。具体的には、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。即ち、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素部が占める周囲領域の増大を抑制することができる。
【００１９】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００２０】
ここに「徐々に小さくなる」とは、連続的又は断続的或いは段階的に小さくなることを意味する。言い換えれば、前記一辺から離れるに従って、ダミー画素領域の前記一辺に交差する方向の幅Ｗｉ（ｉ＝１、…、ｎ（但し、ｎは３以上の自然数）が、Ｗ１≧Ｗ２≧…≧Ｗｎなる関係（但し、Ｗ１＞Ｗｎ）を満たすように変化することを意味する。従って、本発明に係るダミー画素領域は、典型的には、前記一辺に交差する方向に３つ以上配列されている。言い換えれば、ダミー画素領域は、前記一辺に沿って３行或いは３列以上配列されている。
【００２１】
更に、本発明の第２の電気光学装置では特に、ダミー画素領域のうち画素領域に隣接する第１ダミー画素領域に対して画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの第１ダミー画素領域の配列ピッチに対する大きさの比率は、第２ダミー画素領域に対して第１ダミー画素領域とは反対側に隣接する第３ダミー画素領域の配列ピッチの第２ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。即ち、例えば、第２ダミー画素領域の配列ピッチは、第１ダミー画素領域の配列ピッチの例えば８０％であり、第３ダミー画素領域の配列ピッチは、第２ダミー画素領域の配列ピッチの例えば５０％即ち半分である。言い換えれば、第１ダミー画素領域の配列ピッチが、画素領域の配列ピッチから変化する度合い或いは程度は、第２ダミー画素領域の配列ピッチが、第１ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域の直ぐ周囲では、配列ピッチは、相対的には余り変化しないか、又は全く変化しない。しかも、第２ダミー画素領域の配列ピッチが、第１ダミー画素領域の配列ピッチから変化する度合い或いは程度は、第３ダミー画素領域の配列ピッチが、第２ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域から遠のく程、配列ピッチは、相対的には急激に変化する。
【００２２】
このため、第２ダミー画素領域の配列ピッチを第１ダミー画素領域の配列ピッチよりも小さく且つ第２ダミー画素部と第１ダミー画素部との境界付近で、例えば配線や蓄積容量を形成するためのエッチングを均一に行うことができる。更に、第３ダミー画素領域の配列ピッチを第２ダミー画素領域の配列ピッチの例えば半分にすることによって、ダミー画素領域が占める周囲領域の増大を効率的に抑制することができる。
【００２３】
以上のように、本発明の第２の電気光学装置によれば、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域が占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００２４】
本発明の第１又は第２の電気光学装置の一態様では、前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記配列ピッチＤ０に対して単調減少する所定関数Ｆ(Ｄ０)により与えられるように、配列されている。
【００２５】
この態様によれば、画素領域の配列ピッチＤ０が大きいほど、配列ピッチＤ０に対して単調減少する所定関数Ｆ（Ｄ０）により与えられる、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値は小さい。ここに「単調減少」とは、代数的には広義の単調減少を意味し、任意のＤ０１及びＤ０２（但し、Ｄ０１＜Ｄ０２）に対しては、Ｆ（Ｄ０１）≧Ｆ（Ｄ０２）となり、且つ或るＤ０１及びＤ０２（但し、Ｄ０1＜Ｄ０２）に対しては、Ｆ（Ｄ０１）＞Ｆ（Ｄ０２）となることを意味する。即ち、例えば、画素領域の配列ピッチＤ０が２０ｕｍの場合には、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０は１／２（即ち５０％）であり、画素領域の配列ピッチＤ０が４０ｕｍの場合には、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０は１／４（即ち２５％）である。言い換えれば、画素領域の配列ピッチが例えば２０ｕｍ及び４０ｕｍのいずれの場合にも、第１ダミー画素領域の配列ピッチは例えば１０ｕｍとなる。よって、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止するための第１ダミー画素領域の配列ピッチを確保すると共に、ダミー画素領域が占める周囲領域の増大を画素領域の配列ピッチに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００２６】
本発明の第１又は第２の電気光学装置の他の態様では、前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記画素部を構成する複数の層間絶縁膜のうちいずれか１つの膜厚Ｔに対して単調減少する所定関数Ｇ(Ｔ)により与えられるように、配列されている。
【００２７】
この態様によれば、例えば、ダミー画素部を構成する層間絶縁膜の膜厚Ｔが薄いほど、膜厚Ｔに対して単調減少する所定関数Ｇ（Ｔ）により与えられる、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値は大きい。ここに「単調減少」とは、代数的には広義の単調減少を意味する。即ち、例えば、層間絶縁膜の膜厚Ｔが薄いほど、第１ダミー画素領域の配列ピッチは画素領域の配列ピッチに近づく、或いは完全に一致する。よって、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際のエッチング斑に起因して生じる、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができる。一方、例えば、層間絶縁膜の膜厚Ｔが厚いほど、第１ダミー画素領域の配列ピッチは画素領域の配列ピッチよりも小さくなる。よって、層間絶縁膜の膜厚Ｔが厚いことによって、エッチング斑に起因する画質の不連続な変化が生じにくくなる分だけ、ダミー画素領域が占める周囲領域の増大を層間絶縁膜の膜厚Ｔに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００２８】
本発明の第１又は第２の電気光学装置の他の態様では、前記第１ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチの８０％以上である。
【００２９】
この態様によれば、第１ダミー画素領域の配列ピッチが、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑に対して十分に大きいので、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができる。
【００３０】
本発明の第１又は第２の電気光学装置の他の態様では、前記第２ダミー画素領域の配列ピッチは、前記第１ダミー画素領域の配列ピッチの５０％以下である。
【００３１】
この態様によれば、ダミー画素領域が占める周囲領域の増大を一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００３２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００３３】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することも可能である。
【００３４】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【００３５】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００３６】
（第１実施形態）
第１実施形態に係る液晶装置について、図１から図８を参照して説明する。
【００３７】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ’線での断面図である。
【００３８】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。ここで、画像表示領域１０ａは、本発明に係る「画素領域」の一例である。
【００３９】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４０】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００４１】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング素子のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。
【００４２】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４３】
次に、図３を参照して、本実施形態の電気的な構成について説明する。ここに図３は、画素部及びダミー画素部における各種素子、配線等の等価回路を、その周辺駆動回路と共に示した回路図である。
【００４４】
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部９３には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号が供給される走査線１１３ａが、ＴＦＴ３０のゲートに電気的に接続されている。画素電極９ａ及び蓄積容量７０が、ＴＦＴ３０のドレインに電気的に接続されている。
【００４５】
電気光学装置は、画像表示領域１０ａの周辺に位置する周辺領域に、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路７を備えて構成されている。データ線駆動回路１０１は、サンプリング回路駆動信号線１１４を介して、サンプリング回路駆動信号をサンプリング回路７に順次供給するように構成されている。サンプリング回路７は、サンプリング用の、即ちサンプリングスイッチとしての片チャネル型ＴＦＴ３０２を複数備える。各片チャネル型ＴＦＴ３０２は、画像信号線１１５からの引き出し線１１６にそのソースが接続され、データ線６ａにそのドレインが接続され、サンプリング回路駆動信号線１１４にそのゲートが接続されている。そして、データ線駆動回路１０１から供給されるサンプリング回路駆動信号のタイミングで、画像信号線１１５上の画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングし、６本のデータ線に対して同時に供給する。これにより、画像信号Ｓ１、Ｓ２、…、Ｓｎとして、６本のデータ線６ａのグループ別に、順次に書き込むように構成されている。他方、走査線駆動回路１０４は、パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、所定のタイミングでこの順に線順次で、走査線１１３ａに供給するように構成されている。
【００４６】
画像表示領域１０ａ内では、ＴＦＴ３０のゲートに、走査線駆動回路１０４から走査線１１３ａを介して走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で印加される。画素電極９ａには、画素スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶層５０（図２参照）に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向電極２１（図２参照）との間で一定期間保持される。液晶層５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、後に詳述する如く、画素電極９ａに接続された画素電位側容量電極と、これに誘電体膜を挟んで対向配置された固定電位側容量電極とを含んでなる。走査線１１３ａと並んで配列された固定電位の容量線３００の一部が、このような固定電位側容量電極とされている。
【００４７】
容量線３００は、画素電極９ａが配列された画像表示領域１０ａ外で容量線電位供給端子３０３に電気的に接続されている。これにより、全ての容量線３００は、容量線電位供給端子３０３から供給される安定した固定電位又は反転する所定電位とされ、蓄積容量７０において良好な電位保持特性が得られる。このような電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線１１３ａに供給するための走査線駆動回路やデータ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００４８】
更に、図３中、画像表示領域１０ａには、白四角で夫々図示された画素電極９ａが配列されており、その周辺に額縁状に広がるダミー画素領域には、黒四角で夫々図示されたダミー画素電極９ｄが配列されている。画素電極９ａとダミー画素電極９ｄとは概ね同一構成を有している。更に、画素電極９ａ、画素スイッチング用ＴＦＴ３０及び蓄積容量７０を含んでなる画素部９３と、ダミー画素電極９ｄ、画素スイッチング用ＴＦＴ３０及びダミー蓄積容量７０ｄを含んでなるダミー画素部９３ｄとは、概ね同一構成を有する。即ち、ダミー画素部９３は画素部９３の少なくとも一部を模擬した構成となっていればよい。ダミー画素部９３ｄの構成については、後で詳述する。図３では、より具体的には、画像表示領域１０ａの周辺２列及び周辺２行が、ダミー画素部９３ｄとされており、ダミー画素領域では、画像表示領域１０ａにおけると同様にアクティブマトリクス駆動が行われるので、アクティブマトリクス駆動における画像表示領域１０ａの縁付近で発生する、液晶が不完全に駆動される部分については、実際に表示される画像表示領域１０ａから除外される。これにより、画像表示領域１０ａの隅々まで良好な画像表示が可能とされる。
【００４９】
次に、図４及び図５を参照して、画素部及びダミー画素部の具体的な構成について説明する。図４は、相隣接する画素部及びダミー画素部の平面図である。図５は、図４のＡ−Ａ’の断面図である。
【００５０】
図４において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１３ａが設けられている。
【００５１】
ダミー画素領域には、画像表示領域１０ａにおける画素電極９ａと同様に、複数の透明なダミー画素電極９ｄが設けられており、ダミー画素電極９ｄの縦横の境界に各々沿ってデータ線６ａ及び走査線１１３ａが設けられている。但し、ダミー電極９ｄは、透明でなくてもよい。
【００５２】
図４及び図５において、半導体層１ａのうちチャネル領域１ａ’に対向するように走査線１１３ａが配置されており、走査線１１３ａはゲート電極として機能する。走査線１１３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線１１３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００５３】
図５において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線１１３ａ、当該走査線１１３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線１１３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００５４】
図４及び図５に示すように、容量線３００は、走査線１１３ａ上に形成されている。容量線３００は、平面的に見て走査線１１３ａに沿ってストライプ状に伸びる本線部と、走査線１１３ａ及びデータ線６ａの交点における該本線部からデータ線６ａに沿って図４中上下に突出した突出部とを含んでなる。
【００５５】
容量線３００は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜の一例を構成すると共に固定電位側容量電極としても機能する。容量線３００は、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。容量線３００は、Ａｌ（アルミニウム）、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の他の金属を含んでもよい。或いは、容量線３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持ってもよい。
【００５６】
他方、容量線３００に対して、誘電体膜７５を介して対向配置される中継層７１は、蓄積容量７０の画素電位側容量電極としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する中間導電層としての機能を持つ。
【００５７】
このように、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより構築されている。
【００５８】
そして、図４中縦方向に夫々伸びるデータ線６ａと図４中横方向に夫々伸びる容量線３００とが相交差して形成されることにより、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の上側に、平面的に見て格子状の上側遮光膜が構成されており、各画素の開口領域を規定している。
【００５９】
図４及び図５に示すように、画素電極９ａは、中継層７１を中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【００６０】
他方、データ線６ａは、コンタクトホール８１を介して、例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。尚、データ線６ａと高濃度ソース領域１ａとを中継層により中継接続することも可能である。
【００６１】
図５において、ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６２】
図５に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００６３】
走査線１１３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
【００６４】
第１層間絶縁膜４１上には中継層７１及び容量線３００が形成されており、これらの上には、コンタクトホール８１及びコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００６５】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００６６】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図５では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【００６７】
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【００６８】
次に、図４及び図６を参照して、ダミー画素領域の配列について説明する。ここに図６は、本実施形態に係る画素領域及びダミー画素領域の配列ピッチの大きさの関係を示す模式図である。
【００６９】
図４及び図６において、本実施形態では特に、ダミー画素領域９４ｄの配列ピッチＤｄは、画素領域９４ａの配列ピッチＤ０より小さく、しかも、ダミー画素領域９４ｄの配列ピッチＤｄは、画像表示領域１０ａの一辺から離れるに従って徐々に小さくなっている。即ち、図６に示すように、画素領域９４ａ、第１ダミー画素領域９４ｄ１、第２ダミー画素領域９４ｄ２及び第３ダミー画素領域ｄ３の各々の配列ピッチＤ０、Ｄ１、Ｄ２及びＤ３は、Ｄ０＞Ｄ１≧Ｄ２≧Ｄ３なる関係（より正確には、図６では、Ｄ０＞Ｄ１＞Ｄ２＝Ｄ３なる関係）を満たしている。よって、複数のダミー画素領域９４ｄを配置するために必要となる周囲領域の面積は小さくなっている。よって基板上の領域の有効利用を図ることができる。或いは、基板の小型化が可能となる。
【００７０】
更に、図６において、本実施形態では特に、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は、画素領域９４ａの配列ピッチＤ０の８０％となっており、データ線６ａ、蓄積容量７０等を形成するためのエッチングの際に、画素領域９４ａ及び第１ダミー画素領域９４ｄ１の大きさの違いによるデータ線６ａ、蓄積容量７０等の画素領域９４ａ又は第１ダミー画素領域９４ｄ１に占める割合の差に起因して生じ得るエッチング斑に対して十分に大きい。よって、第１ダミー画素領域９４ｄ１と画素領域９４との境界付近、言い換えれば、周囲領域と画像表示領域１０ａとの境界付近で、画質が不連続に変化することを防止することができる。尚、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は、画素領域９４ａの配列ピッチＤ０の８０％より大きいほど、周囲領域と画像表示領域１０ａとの境界付近で、画質が不連続に変化することをより一層確実に防止することができる。また特に、画像信号がシリアル−パラレル変換或いは相展開されていることによる、ダミー画素領域９４ｄに隣接するデータ線６ａ群により駆動される画素部９３のブロックと、それに隣接する画素部９３のブロックとの間に、ダミー画素部９３ｄと画素部９３との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００７１】
加えて、図６において、本実施形態では特に、第２ダミー画素領域９４ｄ２の配列ピッチＤ２及び第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の５０％となっている。よって、第２ダミー領域９４ｄ２及び第３ダミー領域９４ｄ３が占める領域は小さい。よって、基板上の領域の有効利用を図ることができる。
尚、第２ダミー画素領域９４ｄ２の配列ピッチＤ２及び第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の５０％より小さくてもよい。その場合には、基板上の領域を一層有効に利用することができる。
【００７２】
次に、図６及び図７を参照して、第１ダミー画素領域の配列について説明する。ここに図７は、所定関数Ｆ（Ｄ０）を示すグラフである。
【００７３】
図６及び図７に示すように、本実施形態では特に、第１ダミー画素領域９４ｄ１は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の画素領域９４ａの配列ピッチＤ０に対する大きさの比率Ｄ１／Ｄ０の値が、Ｄ０に対して単調減少する所定関数Ｆ(Ｄ０)により与えられるように、配列されている。図７において、本実施形態では、画素領域９４ａの配列ピッチＤ０は、１２ｕｍであり、上述したように、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は、画素領域９４ａの配列ピッチＤ０の８０％である。即ち第１ダミー画素領域９４ｄ１は、大きさの比率Ｄ１／Ｄ０が、Ｆ（Ｄ０）の値（即ち０．８）となるように配列されている。
【００７４】
図７において、画素領域９４ａの配列ピッチＤ０が２０ｕｍの場合には、大きさの比率Ｄ１／Ｄ０は１／２（即ち５０％）であり、画素領域９４ａの配列ピッチＤ０が４０ｕｍの場合には、大きさの比率Ｄ１／Ｄ０は１／４（即ち２５％）である。言い換えれば、画素領域９４ａの配列ピッチが２０ｕｍ及び４０ｕｍのいずれの場合にも、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は１０ｕｍとなる。ここで、データ線６ａ、蓄積容量７０等を形成するためのエッチングの際に生じ得るエッチング斑は、画素領域９４及び第１ダミー画素領域９４ｄ１の大きさの違いによるデータ線６ａ、蓄積容量７０等の密度の差に起因している。しかるに、第１ダミー画素領域９４ｄ１がＦ（Ｄ０）で与えられる配列ピッチ以上で配列されていれば、エッチング斑による、ダミー画素部９３ｄと画素部９３との境界付近で、画質が不連続に変化することを防止することができる。更に、第１ダミー画素領域９４ｄが占める領域の増大を画素領域９４ａの配列ピッチＤ０に応じて一層効率的に抑制し、基板上の領域の有効利用を図ることができる。
【００７５】
加えて、所定関数Ｆ（Ｄ０）は、特定範囲内にある配列ピッチＤ０に対してのみ、図７の如き変化する曲線として定義されてもよい。この場合、係る特定範囲外の配列ピッチＤ０に対しては、比率Ｄ１／Ｄ０の値は、一定としてもよく、更に、配列ピッチＤ０と無関係に、配列ピッチＤ１を一定としてもよい。例えば、配列ピッチＤ０がある程度大きければ、前述したエッチング等における不都合は顕在化し難いので、配列ピッチＤ１については、配列ピッチＤ０とは無関係に一定としてもよいし、逆に、配列ピッチＤ０がある程度小さければ、製造時における微細加工の限界との関係から、配列ピッチＤ１についても配列ピッチＤ０と同程度に一定としてもよい。
【００７６】
次に、図８を参照して、本実施形態の変形例に係る第１ダミー画素領域の配列について説明する。ここに図８は、所定関数Ｇ（Ｔ）を示すグラフである。
【００７７】
図８に示すように、第１ダミー画素領域９４ｄ１は、その配列ピッチＤ１の画素領域９４ａの配列ピッチＤ０に対する大きさの比率Ｄ１／Ｄ０の値が、画素部９３を構成する層間絶縁膜４１、４２及び４３のうちいずれか１つの膜厚Ｔに対して単調減少する所定関数Ｇ(Ｔ)により与えられるように、配列されていてもよい。この場合、ダミー画素部９３を構成する層間絶縁膜４１、４２及び４３の膜厚Ｔが薄いほど、所定関数Ｇ（Ｔ）により与えられる、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の画素領域９４の配列ピッチｄ０に対する大きさの比率Ｄ１／Ｄ０の値は大きい。即ち、層間絶縁膜４１、４２及び４３の膜厚Ｔが薄いほど、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は画素領域９４ａの配列ピッチＤ０に近づく、或いは完全に一致する。よって、画素部９３及びダミー画素部９３ｄにおけるデータ線６ａ、蓄積容量７０等を形成するためのエッチングの際のエッチング斑に起因して生じる、ダミー画素部９３ｄと画素部９３との境界付近で、画質が不連続に変化することを防止することができる。一方、層間絶縁膜４１、４２及び４３の膜厚Ｔが厚いほど、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は画素領域９４ａの配列ピッチＤ０よりも小さくなる。よって、層間絶縁膜４１、４２及び４３の膜厚Ｔが厚いことによって、エッチング斑に起因する画質の不連続な変化が生じにくくなる分だけ、ダミー画素領域９４ｄが占める周囲領域の増大を層間絶縁膜４１、４２及び４３の膜厚Ｔに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００７８】
尚、図８に示した所定関数Ｇ（Ｔ）は、Ｇ（Ｔ）＝ｋ×Ｔ＋Ｃ（但し、ｋ及びＣは定数）で与えられており、定数ｋ及びＣは、層間絶縁膜の種類或いはエッチングレートにより異なる。但し、所定関数Ｇ（Ｔ）は、Ｔの１次関数に限られるものではない。
【００７９】
加えて、所定関数Ｇ（Ｔ）は、特定範囲内にある膜厚Ｔに対してのみ、図８の如き変化する直線として定義されてもよい。この場合、係る特定範囲外の膜厚Ｔに対しては、比率Ｄ１／Ｄ０の値は、一定としてもよく、更に、膜厚Ｔと無関係に、配列ピッチＤ１を一定としてもよい。例えば、膜厚Ｔがある程度大きければ、前述したエッチング等における不都合は顕在化し難いので、配列ピッチＤ１については、膜厚Ｔや配列ピッチＤ０とは無関係に一定としてもよいし、逆に、膜厚Ｔがある程度小さければ、製造時における微細加工の限界との関係から、配列ピッチＤ１を配列ピッチＤ０と共に一定としてもよい。
【００８０】
（第２実施形態）
第２実施形態に係る液晶装置について、図９を参照して説明する。ここに図９は、第２実施形態における図６と同趣旨の模式図である。尚、図９において、図１から図７に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００８１】
図９において、本実施形態では特に、第１ダミー画素領域９４ｄ１は、その配列ピッチＤ１が、画素領域９４ａの配列ピッチＤ０と殆ど或いは好ましくは完全に一致するように配列されている。このため、画素部９３及びダミー画素部９３ｄにおけるデータ線６ａ、蓄積容量７０等を形成するためのエッチングの際に、画素領域９４ａ及びダミー画素領域９４ｄの大きさの違いによるデータ線６ａ、蓄積容量７０等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。よって、ダミー画素部９３ｄと画素部９３の電気的或いは光学的性質が不連続に変化することを防止できる。従って、ダミー画素部９３ｄと画素部９３との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素領域９４ｄからなる周囲領域の増大を抑制することができる。
【００８２】
更に、図９において、画素領域９４ａ、第１ダミー画素領域９４ｄ１、第２ダミー画素領域９４ｄ２及び第３ダミー画素領域ｄ３の各々の配列ピッチＤ０、Ｄ１、Ｄ２及びＤ３は、Ｄ０≧Ｄ１≧Ｄ２≧Ｄ３なる関係（より正確には、図９では、Ｄ０＝Ｄ１＞Ｄ２＞Ｄ３なる関係）を満たしている。第２ダミー画素領域９４ｄ２の配列ピッチＤ２は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の８０％であり、第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第２ダミー画素領域９４ｄ２の配列ピッチＤ２の５０％である。即ち、第２ダミー画素領域９４ｄ２の配列ピッチＤ２の第１ダミー画素領域９４ｄ１の配列ピッチＤ１に対する大きさの比率Ｄ２／Ｄ１（＝０．８）は、第３ダミー画素領域９４ｄ３の配列ピッチＤ３の第２ダミー画素領域９４ｄ２の配列ピッチＤ２に対する大きさの比率Ｄ３／Ｄ２（０．５）よりも大きい。このため、第２ダミー画素領域９４ｄ２の配列ピッチＤ２を第１ダミー画素領域９４ｄ１の配列ピッチＤ１よりも小さく且つ第２ダミー画素領域９４ｄ２と第１ダミー画素領域９４ｄ１との境界付近で、データ線６ａや蓄積容量７０等を形成するためのエッチングを均一に行うことができる。更に、第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第２ダミー画素領域９４ｄ２の配列ピッチＤ２の５０％即ち半分であるので、ダミー画素領域９４ｄが占める周囲領域の増大を効率的に抑制することができる。
【００８３】
以上のように、第２実施形態に係る液晶装置によれば、ダミー画素部９３ｄと画素部９３との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域９４ｄが占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００８４】
（電子機器）
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【００８５】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、プロジェクタの構成例を示す平面図である。この図１０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００８６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００８７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００８８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００８９】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１１は、このパーソナルコンピュータの構成を示す斜視図である。図１１において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【００９０】
さらに、液晶装置を、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。図１２において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００９１】
尚、図１０から図１２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９２】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ等にも適用可能である。
【００９３】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９４】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'の断面図である。
【図３】画素部及びダミー画素部における各種素子、配線等の等価回路を、その周辺駆動回路と共に示した回路図である。
【図４】相隣接する画素部及びダミー画素部の平面図である。
【図５】図４のＡ−Ａ’の断面図である。
【図６】第１実施形態に係る画素領域及びダミー画素領域の配列ピッチの大きさの関係を示す模式図である。
【図７】所定関数Ｆ（Ｄ０）を示すグラフである。
【図８】所定関数Ｇ（Ｔ）を示すグラフである。
【図９】第２実施形態における図６と同趣旨の模式図である。
【図１０】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１１】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【００９５】
９ａ…画素電極、１１３ａ…走査線、６ａ…データ線、７…サンプリング回路、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、２３…遮光膜、５０…液晶層、９３…画素部、９３ｄ…ダミー画素部、９４ａ…画素領域、９４ｄ、９４ｄ１、９４ｄ２、９４ｄ３…ダミー画素領域、１０１…データ線駆動回路、１０４…走査線駆動回路、Ｄ０、Ｄ１、Ｄ２、Ｄ３…配列ピッチ
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置では、例えば画像表示領域等の画素領域に、画素電極等を夫々有する複数の画素部がマトリクス状に配列されている。各画素部には、アクティブマトリクス駆動を可能ならしめるべく、画素電極をスイッチング駆動するための画素スイッチング用の薄膜トランジスタ（Thin Film Transistor：以下適宜「ＴＦＴ」と称する）の他、例えば画素電極と対向電極との間に構築される液晶容量と並列に所定値の容量を付与するように蓄積容量が、設けられるのが一般的である。
【０００３】
この種の電気光学装置の場合、画素領域の縁付近では、画素領域の中央寄りに多数の画素部が存在しているのに対して、その反対側には画素部が存在していないという構造の不均衡から、例えば液晶の配向不良など、電気光学物質の動作不良が起きやすい。このため、従来から画素領域の周囲を囲む周囲領域或いは額縁領域における画素領域に近い側の領域には、画素部を模擬するダミー画素部或いはダミー画素が配列されているのが一般的である。伝統的には、このようなダミー画素は、画素（即ち、表示画素）と同一サイズで、同一構造のものが作り込まれる。更に、基板の有効利用を図るべく、表示画素に比べて幅寸法の小さいダミー画素を配置した構造についても提案されている（特許文献１参照）。
【０００４】
【特許文献１】特許３０２７７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の如く、幅寸法の小さいダミー画素を表示画素に隣接して設けた場合、幅寸法を小さくすればする程、例えば配線や蓄積容量を形成するためのエッチング工程において、エッチング斑が生じやすくなり、ダミー画素と表示画素との電気的或いは光学的性質が不連続に変化してしまう。よって、ダミー画素の付近で、画質が不連続に変化しやすい状況を招くという技術的問題点もある。特に、シリアル−パラレル変換或いは相展開が施された画像信号を用いて、複数のデータ線を含んでなるデータ線群毎に同時にデータ線を駆動する場合には、ダミー画素領域に隣接するデータ線群により駆動される表示画素ブロックと、それに隣接する表示画素ブロックとの間に、ダミー画素と表示画素との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が起きやすくなるという実践上、非常に重大なる問題点が生じる。
【０００６】
他方で、伝統的な手法に従って、ダミー画素を表示画素と同一サイズで構築するのでは、ダミー画素の存在によって周囲領域の相対的な増大を招く。特に、シリアル−パラレル変換された複数の画像信号を用いてデータ線群毎に駆動する場合には、ダミー画素をデータ線に並べてパラレルな画像信号線の数だけ配列することが望ましいとされており、これに応じて、ダミー画素数も多くならざるを得ない。例えば、シリアル−パラレル変換に係る変換数或いは相展開数が、１２、２４、４８、９６、…であったとすれば、ダミー画素の占める領域が無視し得ない程度に肥大化することになる。
【０００７】
本発明は上記問題点に鑑みてなされたものであり、例えばダミー画素と表示画素との境界付近における画質の不連続な変化を防止し且つダミー画素が占める領域の増大を抑制可能である電気光学装置、及びそのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明の第１の電気光学装置は、上記課題を解決するために、基板上に、画素領域に配置された複数の画素部と、前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチより小さく、前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率は、前記第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【０００９】
本発明の第１の電気光学装置によれば、その動作時には、例えばデータ線、走査線等の配線を介して、画像信号、走査信号等が画素部に供給される。これら画像信号等が、画素部において、画素スイッチング用の薄膜トランジスタ（Thin Film Transistor：以下適宜“ＴＦＴ”と呼ぶ）等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された画素領域における画像表示が行われる。この際、ダミー画素領域内においても、画素領域内と同様に、画素部の構造を模擬するダミー画素部に画像信号等が供給されることで、ダミー画素領域におけるアクティブマトリクス駆動が行われる。従って、アクティブマトリクス駆動における画素領域の縁付近で発生する、例えば液晶が不完全に駆動される部分など、不完全に駆動される画素部については、実際に表示される画素領域から除外される。よって、該画素領域の隅々まで良好な画像表示が可能とされる。ここで、「画素部の構造を模擬する」は、ダミー画素部の電気的な或いは光学的な性質が多少なりとも画素部と近くなるように、基板上平面的に見て、ダミー画素部の構造が画素部の構造に類似することを意味する。即ち、狭義には、ダミー画素部の構造が、画素部の構造と同一であることを意味するが、広義には、ダミー画素部が画素部と近い状態になるように、ダミー画素部の構造を画素部の構造に近付けることを意味する。例えば、ダミー画素部の積層構造が画素部の積層構造の一部と同じ部分を含むこと、或いは、ダミー画素部が画素部の有する電子素子と同種の電子素子を有することを意味する。従って、ダミー画素部によって、画素部を容易に模擬することができる。
【００１０】
ここで本発明の第１の電気光学装置では特に、ダミー画素領域の配列ピッチは、画素領域の配列ピッチより小さく、しかも、ダミー画素領域の配列ピッチは、画素領域の一辺から離れるに従って徐々に小さくなる。よって、複数のダミー画素領域を配置するために必要となる周囲領域の面積を小さく、しかも、ダミー画素部と画素部の電気的或いは光学的性質が不連続に変化することを防止することができる。具体的には、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。即ち、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素部が占める周囲領域の増大を抑制することができる。
【００１１】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００１２】
ここに「徐々に小さくなる」とは、連続的又は断続的或いは段階的に小さくなることを意味する。言い換えれば、前記一辺から離れるに従って、ダミー画素領域の前記一辺に交差する方向の幅Ｗｉ（ｉ＝１、…、ｎ（但し、ｎは３以上の自然数）が、Ｗ１≧Ｗ２≧…≧Ｗｎなる関係（但し、Ｗ１＞Ｗｎ）を満たすように変化することを意味する。従って、本発明に係るダミー画素領域は、典型的には、前記一辺に交差する方向に３つ以上配列されている。言い換えれば、ダミー画素領域は、前記一辺に沿って３行或いは３列以上配列されている。
【００１３】
更に、本発明の第１の電気光学装置では特に、ダミー画素領域のうち画素領域に隣接する第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率は、第１ダミー画素領域に対して画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。即ち、例えば、第１ダミー画素領域の配列ピッチは、画素領域の配列ピッチの例えば８０％であり、第２ダミー画素領域の配列ピッチは、第１ダミー画素領域の配列ピッチの例えば５０％即ち半分である。言い換えれば、第１ダミー画素領域の配列ピッチが、画素領域の配列ピッチから変化する度合い或いは程度は、第２ダミー画素領域の配列ピッチが、第１ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域の直ぐ周囲では、配列ピッチは、相対的には、余り変化しない。
【００１４】
このため、第１ダミー画素領域の配列ピッチを画素領域の配列ピッチよりも小さく且つダミー画素部と画素部との境界付近で、例えば配線や蓄積容量を形成するためのエッチングを均一に行うことができるようにして、画質が不連続に変化することを確実に防止することができる。更に、第２ダミー画素領域の配列ピッチを第１ダミー画素領域の配列ピッチの例えば半分にすることによって、ダミー画素領域が占める周囲領域の増大を効率的に抑制することができる。
【００１５】
以上のように、本発明の第１の電気光学装置によれば、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域が占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００１６】
本発明の第２の電気光学装置は、上記課題を解決するために、基板上に、画素領域に配置された複数の画素部と、前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部とを備えており、前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率は、前記第２ダミー画素領域に対して前記第１ダミー画素領域とは反対側に隣接する第３ダミー画素領域の配列ピッチの前記第２ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。
【００１７】
本発明の第２の電気光学装置によれば、その動作時には、上述した本発明に係る第１の電気光学装置の場合と概ね同様に画像領域における画像表示が行われる。
【００１８】
ここで本発明の第２の電気光学装置では特に、ダミー画素領域の配列ピッチは、画素領域の一辺から離れるに従って徐々に小さくなる。よって、複数のダミー画素領域を配置するために必要となる周囲領域の面積を小さく、しかも、例えばダミー画素領域のうち画素領域に隣接する第１ダミー画素領域の配列ピッチを画素領域の配列ピッチと殆ど或いは好ましくは完全に一致させることで、ダミー画素部と画素部の電気的或いは光学的性質が不連続に変化することを防止することができる。具体的には、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。即ち、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素部が占める周囲領域の増大を抑制することができる。
【００１９】
特に、シリアル−パラレル変換或いは相展開された画像信号を取り扱う場合に、ダミー画素領域に隣接するデータ線群により駆動される画素部ブロックと、それに隣接する画素部ブロックとの間に、ダミー画素部と画素部との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００２０】
ここに「徐々に小さくなる」とは、連続的又は断続的或いは段階的に小さくなることを意味する。言い換えれば、前記一辺から離れるに従って、ダミー画素領域の前記一辺に交差する方向の幅Ｗｉ（ｉ＝１、…、ｎ（但し、ｎは３以上の自然数）が、Ｗ１≧Ｗ２≧…≧Ｗｎなる関係（但し、Ｗ１＞Ｗｎ）を満たすように変化することを意味する。従って、本発明に係るダミー画素領域は、典型的には、前記一辺に交差する方向に３つ以上配列されている。言い換えれば、ダミー画素領域は、前記一辺に沿って３行或いは３列以上配列されている。
【００２１】
更に、本発明の第２の電気光学装置では特に、ダミー画素領域のうち画素領域に隣接する第１ダミー画素領域に対して画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの第１ダミー画素領域の配列ピッチに対する大きさの比率は、第２ダミー画素領域に対して第１ダミー画素領域とは反対側に隣接する第３ダミー画素領域の配列ピッチの第２ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい。即ち、例えば、第２ダミー画素領域の配列ピッチは、第１ダミー画素領域の配列ピッチの例えば８０％であり、第３ダミー画素領域の配列ピッチは、第２ダミー画素領域の配列ピッチの例えば５０％即ち半分である。言い換えれば、第１ダミー画素領域の配列ピッチが、画素領域の配列ピッチから変化する度合い或いは程度は、第２ダミー画素領域の配列ピッチが、第１ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域の直ぐ周囲では、配列ピッチは、相対的には余り変化しないか、又は全く変化しない。しかも、第２ダミー画素領域の配列ピッチが、第１ダミー画素領域の配列ピッチから変化する度合い或いは程度は、第３ダミー画素領域の配列ピッチが、第２ダミー画素領域の配列ピッチから変化する度合い或いは程度と比べて、小さい。即ち、画素領域から遠のく程、配列ピッチは、相対的には急激に変化する。
【００２２】
このため、第２ダミー画素領域の配列ピッチを第１ダミー画素領域の配列ピッチよりも小さく且つ第２ダミー画素部と第１ダミー画素部との境界付近で、例えば配線や蓄積容量を形成するためのエッチングを均一に行うことができる。更に、第３ダミー画素領域の配列ピッチを第２ダミー画素領域の配列ピッチの例えば半分にすることによって、ダミー画素領域が占める周囲領域の増大を効率的に抑制することができる。
【００２３】
以上のように、本発明の第２の電気光学装置によれば、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域が占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００２４】
本発明の第１又は第２の電気光学装置の一態様では、前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記配列ピッチＤ０に対して単調減少する所定関数Ｆ(Ｄ０)により与えられるように、配列されている。
【００２５】
この態様によれば、画素領域の配列ピッチＤ０が大きいほど、配列ピッチＤ０に対して単調減少する所定関数Ｆ（Ｄ０）により与えられる、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値は小さい。ここに「単調減少」とは、代数的には広義の単調減少を意味し、任意のＤ０１及びＤ０２（但し、Ｄ０１＜Ｄ０２）に対しては、Ｆ（Ｄ０１）≧Ｆ（Ｄ０２）となり、且つ或るＤ０１及びＤ０２（但し、Ｄ０1＜Ｄ０２）に対しては、Ｆ（Ｄ０１）＞Ｆ（Ｄ０２）となることを意味する。即ち、例えば、画素領域の配列ピッチＤ０が２０ｕｍの場合には、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０は１／２（即ち５０％）であり、画素領域の配列ピッチＤ０が４０ｕｍの場合には、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０は１／４（即ち２５％）である。言い換えれば、画素領域の配列ピッチが例えば２０ｕｍ及び４０ｕｍのいずれの場合にも、第１ダミー画素領域の配列ピッチは例えば１０ｕｍとなる。よって、ダミー画素部と画素部との境界付近における画質の不連続な変化を防止するための第１ダミー画素領域の配列ピッチを確保すると共に、ダミー画素領域が占める周囲領域の増大を画素領域の配列ピッチに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００２６】
本発明の第１又は第２の電気光学装置の他の態様では、前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記画素部を構成する複数の層間絶縁膜のうちいずれか１つの膜厚Ｔに対して単調減少する所定関数Ｇ(Ｔ)により与えられるように、配列されている。
【００２７】
この態様によれば、例えば、ダミー画素部を構成する層間絶縁膜の膜厚Ｔが薄いほど、膜厚Ｔに対して単調減少する所定関数Ｇ（Ｔ）により与えられる、第１ダミー画素領域の配列ピッチの画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値は大きい。ここに「単調減少」とは、代数的には広義の単調減少を意味する。即ち、例えば、層間絶縁膜の膜厚Ｔが薄いほど、第１ダミー画素領域の配列ピッチは画素領域の配列ピッチに近づく、或いは完全に一致する。よって、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際のエッチング斑に起因して生じる、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができる。一方、例えば、層間絶縁膜の膜厚Ｔが厚いほど、第１ダミー画素領域の配列ピッチは画素領域の配列ピッチよりも小さくなる。よって、層間絶縁膜の膜厚Ｔが厚いことによって、エッチング斑に起因する画質の不連続な変化が生じにくくなる分だけ、ダミー画素領域が占める周囲領域の増大を層間絶縁膜の膜厚Ｔに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００２８】
本発明の第１又は第２の電気光学装置の他の態様では、前記第１ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチの８０％以上である。
【００２９】
この態様によれば、第１ダミー画素領域の配列ピッチが、画素部及びダミー画素部における配線、蓄積容量等を形成するためのエッチングの際に、画素領域及びダミー画素領域の大きさの違いによる配線、蓄積容量等の密度の差に起因して生じ得るエッチング斑に対して十分に大きいので、ダミー画素部と画素部との境界付近で、画質が不連続に変化することを防止することができる。
【００３０】
本発明の第１又は第２の電気光学装置の他の態様では、前記第２ダミー画素領域の配列ピッチは、前記第１ダミー画素領域の配列ピッチの５０％以下である。
【００３１】
この態様によれば、ダミー画素領域が占める周囲領域の増大を一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００３２】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００３３】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することも可能である。
【００３４】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【００３５】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００３６】
（第１実施形態）
第１実施形態に係る液晶装置について、図１から図８を参照して説明する。
【００３７】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について、説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ’線での断面図である。
【００３８】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。ここで、画像表示領域１０ａは、本発明に係る「画素領域」の一例である。
【００３９】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００４０】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００４１】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング素子のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。
【００４２】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４３】
次に、図３を参照して、本実施形態の電気的な構成について説明する。ここに図３は、画素部及びダミー画素部における各種素子、配線等の等価回路を、その周辺駆動回路と共に示した回路図である。
【００４４】
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部９３には夫々、画素電極９ａと当該画素電極９aをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。走査信号が供給される走査線１１３ａが、ＴＦＴ３０のゲートに電気的に接続されている。画素電極９ａ及び蓄積容量７０が、ＴＦＴ３０のドレインに電気的に接続されている。
【００４５】
電気光学装置は、画像表示領域１０ａの周辺に位置する周辺領域に、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路７を備えて構成されている。データ線駆動回路１０１は、サンプリング回路駆動信号線１１４を介して、サンプリング回路駆動信号をサンプリング回路７に順次供給するように構成されている。サンプリング回路７は、サンプリング用の、即ちサンプリングスイッチとしての片チャネル型ＴＦＴ３０２を複数備える。各片チャネル型ＴＦＴ３０２は、画像信号線１１５からの引き出し線１１６にそのソースが接続され、データ線６ａにそのドレインが接続され、サンプリング回路駆動信号線１１４にそのゲートが接続されている。そして、データ線駆動回路１０１から供給されるサンプリング回路駆動信号のタイミングで、画像信号線１１５上の画像信号ＶＩＤ１〜ＶＩＤ６を同時にサンプリングし、６本のデータ線に対して同時に供給する。これにより、画像信号Ｓ１、Ｓ２、…、Ｓｎとして、６本のデータ線６ａのグループ別に、順次に書き込むように構成されている。他方、走査線駆動回路１０４は、パルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、所定のタイミングでこの順に線順次で、走査線１１３ａに供給するように構成されている。
【００４６】
画像表示領域１０ａ内では、ＴＦＴ３０のゲートに、走査線駆動回路１０４から走査線１１３ａを介して走査信号Ｇ１、Ｇ２、…、Ｇｍが線順次で印加される。画素電極９ａには、画素スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶層５０（図２参照）に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向電極２１（図２参照）との間で一定期間保持される。液晶層５０は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に蓄積容量７０を付加する。蓄積容量７０は、後に詳述する如く、画素電極９ａに接続された画素電位側容量電極と、これに誘電体膜を挟んで対向配置された固定電位側容量電極とを含んでなる。走査線１１３ａと並んで配列された固定電位の容量線３００の一部が、このような固定電位側容量電極とされている。
【００４７】
容量線３００は、画素電極９ａが配列された画像表示領域１０ａ外で容量線電位供給端子３０３に電気的に接続されている。これにより、全ての容量線３００は、容量線電位供給端子３０３から供給される安定した固定電位又は反転する所定電位とされ、蓄積容量７０において良好な電位保持特性が得られる。このような電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線１１３ａに供給するための走査線駆動回路やデータ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。
【００４８】
更に、図３中、画像表示領域１０ａには、白四角で夫々図示された画素電極９ａが配列されており、その周辺に額縁状に広がるダミー画素領域には、黒四角で夫々図示されたダミー画素電極９ｄが配列されている。画素電極９ａとダミー画素電極９ｄとは概ね同一構成を有している。更に、画素電極９ａ、画素スイッチング用ＴＦＴ３０及び蓄積容量７０を含んでなる画素部９３と、ダミー画素電極９ｄ、画素スイッチング用ＴＦＴ３０及びダミー蓄積容量７０ｄを含んでなるダミー画素部９３ｄとは、概ね同一構成を有する。即ち、ダミー画素部９３は画素部９３の少なくとも一部を模擬した構成となっていればよい。ダミー画素部９３ｄの構成については、後で詳述する。図３では、より具体的には、画像表示領域１０ａの周辺２列及び周辺２行が、ダミー画素部９３ｄとされており、ダミー画素領域では、画像表示領域１０ａにおけると同様にアクティブマトリクス駆動が行われるので、アクティブマトリクス駆動における画像表示領域１０ａの縁付近で発生する、液晶が不完全に駆動される部分については、実際に表示される画像表示領域１０ａから除外される。これにより、画像表示領域１０ａの隅々まで良好な画像表示が可能とされる。
【００４９】
次に、図４及び図５を参照して、画素部及びダミー画素部の具体的な構成について説明する。図４は、相隣接する画素部及びダミー画素部の平面図である。図５は、図４のＡ−Ａ’の断面図である。
【００５０】
図４において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１３ａが設けられている。
【００５１】
ダミー画素領域には、画像表示領域１０ａにおける画素電極９ａと同様に、複数の透明なダミー画素電極９ｄが設けられており、ダミー画素電極９ｄの縦横の境界に各々沿ってデータ線６ａ及び走査線１１３ａが設けられている。但し、ダミー電極９ｄは、透明でなくてもよい。
【００５２】
図４及び図５において、半導体層１ａのうちチャネル領域１ａ’に対向するように走査線１１３ａが配置されており、走査線１１３ａはゲート電極として機能する。走査線１１３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線１１３ａがゲート電極として対向配置された画素スイッチング用のＴＦＴ３０が設けられている。
【００５３】
図５において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線１１３ａ、当該走査線１１３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線１１３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。
【００５４】
図４及び図５に示すように、容量線３００は、走査線１１３ａ上に形成されている。容量線３００は、平面的に見て走査線１１３ａに沿ってストライプ状に伸びる本線部と、走査線１１３ａ及びデータ線６ａの交点における該本線部からデータ線６ａに沿って図４中上下に突出した突出部とを含んでなる。
【００５５】
容量線３００は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜の一例を構成すると共に固定電位側容量電極としても機能する。容量線３００は、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。容量線３００は、Ａｌ（アルミニウム）、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）等の他の金属を含んでもよい。或いは、容量線３００は、例えば導電性のポリシリコン膜等からなる第１膜と高融点金属を含む金属シリサイド膜等からなる第２膜とが積層された多層構造を持ってもよい。
【００５６】
他方、容量線３００に対して、誘電体膜７５を介して対向配置される中継層７１は、蓄積容量７０の画素電位側容量電極としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する中間導電層としての機能を持つ。
【００５７】
このように、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての中継層７１と、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより構築されている。
【００５８】
そして、図４中縦方向に夫々伸びるデータ線６ａと図４中横方向に夫々伸びる容量線３００とが相交差して形成されることにより、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の上側に、平面的に見て格子状の上側遮光膜が構成されており、各画素の開口領域を規定している。
【００５９】
図４及び図５に示すように、画素電極９ａは、中継層７１を中継することにより、コンタクトホール８３及び８５を介して半導体層１ａのうち高濃度ドレイン領域１ｅに電気的に接続されている。
【００６０】
他方、データ線６ａは、コンタクトホール８１を介して、例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。尚、データ線６ａと高濃度ソース領域１ａとを中継層により中継接続することも可能である。
【００６１】
図５において、ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。
【００６２】
図５に示すように、ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性膜からなる。また配向膜１６は例えば、ポリイミド膜などの有機膜からなる。
【００６３】
走査線１１３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８１及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。
【００６４】
第１層間絶縁膜４１上には中継層７１及び容量線３００が形成されており、これらの上には、コンタクトホール８１及びコンタクトホール８５が各々開孔された第２層間絶縁膜４２が形成されている。
【００６５】
第２層間絶縁膜４２上にはデータ線６ａが形成されており、これらの上には、中継層７１へ通じるコンタクトホール８５が形成された第３層間絶縁膜４３が形成されている。画素電極９ａは、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００６６】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図５では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【００６７】
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【００６８】
次に、図４及び図６を参照して、ダミー画素領域の配列について説明する。ここに図６は、本実施形態に係る画素領域及びダミー画素領域の配列ピッチの大きさの関係を示す模式図である。
【００６９】
図４及び図６において、本実施形態では特に、ダミー画素領域９４ｄの配列ピッチＤｄは、画素領域９４ａの配列ピッチＤ０より小さく、しかも、ダミー画素領域９４ｄの配列ピッチＤｄは、画像表示領域１０ａの一辺から離れるに従って徐々に小さくなっている。即ち、図６に示すように、画素領域９４ａ、第１ダミー画素領域９４ｄ１、第２ダミー画素領域９４ｄ２及び第３ダミー画素領域ｄ３の各々の配列ピッチＤ０、Ｄ１、Ｄ２及びＤ３は、Ｄ０＞Ｄ１≧Ｄ２≧Ｄ３なる関係（より正確には、図６では、Ｄ０＞Ｄ１＞Ｄ２＝Ｄ３なる関係）を満たしている。よって、複数のダミー画素領域９４ｄを配置するために必要となる周囲領域の面積は小さくなっている。よって基板上の領域の有効利用を図ることができる。或いは、基板の小型化が可能となる。
【００７０】
更に、図６において、本実施形態では特に、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は、画素領域９４ａの配列ピッチＤ０の８０％となっており、データ線６ａ、蓄積容量７０等を形成するためのエッチングの際に、画素領域９４ａ及び第１ダミー画素領域９４ｄ１の大きさの違いによるデータ線６ａ、蓄積容量７０等の画素領域９４ａ又は第１ダミー画素領域９４ｄ１に占める割合の差に起因して生じ得るエッチング斑に対して十分に大きい。よって、第１ダミー画素領域９４ｄ１と画素領域９４との境界付近、言い換えれば、周囲領域と画像表示領域１０ａとの境界付近で、画質が不連続に変化することを防止することができる。尚、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は、画素領域９４ａの配列ピッチＤ０の８０％より大きいほど、周囲領域と画像表示領域１０ａとの境界付近で、画質が不連続に変化することをより一層確実に防止することができる。また特に、画像信号がシリアル−パラレル変換或いは相展開されていることによる、ダミー画素領域９４ｄに隣接するデータ線６ａ群により駆動される画素部９３のブロックと、それに隣接する画素部９３のブロックとの間に、ダミー画素部９３ｄと画素部９３との間における電気的或いは光学的性質の不連続な変化に応じて、縞状或いはストライプ状の表示不良が生じることを防止することができる。
【００７１】
加えて、図６において、本実施形態では特に、第２ダミー画素領域９４ｄ２の配列ピッチＤ２及び第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の５０％となっている。よって、第２ダミー領域９４ｄ２及び第３ダミー領域９４ｄ３が占める領域は小さい。よって、基板上の領域の有効利用を図ることができる。
尚、第２ダミー画素領域９４ｄ２の配列ピッチＤ２及び第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の５０％より小さくてもよい。その場合には、基板上の領域を一層有効に利用することができる。
【００７２】
次に、図６及び図７を参照して、第１ダミー画素領域の配列について説明する。ここに図７は、所定関数Ｆ（Ｄ０）を示すグラフである。
【００７３】
図６及び図７に示すように、本実施形態では特に、第１ダミー画素領域９４ｄ１は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の画素領域９４ａの配列ピッチＤ０に対する大きさの比率Ｄ１／Ｄ０の値が、Ｄ０に対して単調減少する所定関数Ｆ(Ｄ０)により与えられるように、配列されている。図７において、本実施形態では、画素領域９４ａの配列ピッチＤ０は、１２ｕｍであり、上述したように、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は、画素領域９４ａの配列ピッチＤ０の８０％である。即ち第１ダミー画素領域９４ｄ１は、大きさの比率Ｄ１／Ｄ０が、Ｆ（Ｄ０）の値（即ち０．８）となるように配列されている。
【００７４】
図７において、画素領域９４ａの配列ピッチＤ０が２０ｕｍの場合には、大きさの比率Ｄ１／Ｄ０は１／２（即ち５０％）であり、画素領域９４ａの配列ピッチＤ０が４０ｕｍの場合には、大きさの比率Ｄ１／Ｄ０は１／４（即ち２５％）である。言い換えれば、画素領域９４ａの配列ピッチが２０ｕｍ及び４０ｕｍのいずれの場合にも、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は１０ｕｍとなる。ここで、データ線６ａ、蓄積容量７０等を形成するためのエッチングの際に生じ得るエッチング斑は、画素領域９４及び第１ダミー画素領域９４ｄ１の大きさの違いによるデータ線６ａ、蓄積容量７０等の密度の差に起因している。しかるに、第１ダミー画素領域９４ｄ１がＦ（Ｄ０）で与えられる配列ピッチ以上で配列されていれば、エッチング斑による、ダミー画素部９３ｄと画素部９３との境界付近で、画質が不連続に変化することを防止することができる。更に、第１ダミー画素領域９４ｄが占める領域の増大を画素領域９４ａの配列ピッチＤ０に応じて一層効率的に抑制し、基板上の領域の有効利用を図ることができる。
【００７５】
加えて、所定関数Ｆ（Ｄ０）は、特定範囲内にある配列ピッチＤ０に対してのみ、図７の如き変化する曲線として定義されてもよい。この場合、係る特定範囲外の配列ピッチＤ０に対しては、比率Ｄ１／Ｄ０の値は、一定としてもよく、更に、配列ピッチＤ０と無関係に、配列ピッチＤ１を一定としてもよい。例えば、配列ピッチＤ０がある程度大きければ、前述したエッチング等における不都合は顕在化し難いので、配列ピッチＤ１については、配列ピッチＤ０とは無関係に一定としてもよいし、逆に、配列ピッチＤ０がある程度小さければ、製造時における微細加工の限界との関係から、配列ピッチＤ１についても配列ピッチＤ０と同程度に一定としてもよい。
【００７６】
次に、図８を参照して、本実施形態の変形例に係る第１ダミー画素領域の配列について説明する。ここに図８は、所定関数Ｇ（Ｔ）を示すグラフである。
【００７７】
図８に示すように、第１ダミー画素領域９４ｄ１は、その配列ピッチＤ１の画素領域９４ａの配列ピッチＤ０に対する大きさの比率Ｄ１／Ｄ０の値が、画素部９３を構成する層間絶縁膜４１、４２及び４３のうちいずれか１つの膜厚Ｔに対して単調減少する所定関数Ｇ(Ｔ)により与えられるように、配列されていてもよい。この場合、ダミー画素部９３を構成する層間絶縁膜４１、４２及び４３の膜厚Ｔが薄いほど、所定関数Ｇ（Ｔ）により与えられる、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の画素領域９４の配列ピッチｄ０に対する大きさの比率Ｄ１／Ｄ０の値は大きい。即ち、層間絶縁膜４１、４２及び４３の膜厚Ｔが薄いほど、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は画素領域９４ａの配列ピッチＤ０に近づく、或いは完全に一致する。よって、画素部９３及びダミー画素部９３ｄにおけるデータ線６ａ、蓄積容量７０等を形成するためのエッチングの際のエッチング斑に起因して生じる、ダミー画素部９３ｄと画素部９３との境界付近で、画質が不連続に変化することを防止することができる。一方、層間絶縁膜４１、４２及び４３の膜厚Ｔが厚いほど、第１ダミー画素領域９４ｄ１の配列ピッチＤ１は画素領域９４ａの配列ピッチＤ０よりも小さくなる。よって、層間絶縁膜４１、４２及び４３の膜厚Ｔが厚いことによって、エッチング斑に起因する画質の不連続な変化が生じにくくなる分だけ、ダミー画素領域９４ｄが占める周囲領域の増大を層間絶縁膜４１、４２及び４３の膜厚Ｔに応じて一層効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００７８】
尚、図８に示した所定関数Ｇ（Ｔ）は、Ｇ（Ｔ）＝ｋ×Ｔ＋Ｃ（但し、ｋ及びＣは定数）で与えられており、定数ｋ及びＣは、層間絶縁膜の種類或いはエッチングレートにより異なる。但し、所定関数Ｇ（Ｔ）は、Ｔの１次関数に限られるものではない。
【００７９】
加えて、所定関数Ｇ（Ｔ）は、特定範囲内にある膜厚Ｔに対してのみ、図８の如き変化する直線として定義されてもよい。この場合、係る特定範囲外の膜厚Ｔに対しては、比率Ｄ１／Ｄ０の値は、一定としてもよく、更に、膜厚Ｔと無関係に、配列ピッチＤ１を一定としてもよい。例えば、膜厚Ｔがある程度大きければ、前述したエッチング等における不都合は顕在化し難いので、配列ピッチＤ１については、膜厚Ｔや配列ピッチＤ０とは無関係に一定としてもよいし、逆に、膜厚Ｔがある程度小さければ、製造時における微細加工の限界との関係から、配列ピッチＤ１を配列ピッチＤ０と共に一定としてもよい。
【００８０】
（第２実施形態）
第２実施形態に係る液晶装置について、図９を参照して説明する。ここに図９は、第２実施形態における図６と同趣旨の模式図である。尚、図９において、図１から図７に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００８１】
図９において、本実施形態では特に、第１ダミー画素領域９４ｄ１は、その配列ピッチＤ１が、画素領域９４ａの配列ピッチＤ０と殆ど或いは好ましくは完全に一致するように配列されている。このため、画素部９３及びダミー画素部９３ｄにおけるデータ線６ａ、蓄積容量７０等を形成するためのエッチングの際に、画素領域９４ａ及びダミー画素領域９４ｄの大きさの違いによるデータ線６ａ、蓄積容量７０等の密度の差に起因して生じ得るエッチング斑を低減或いは無くすことができる。よって、ダミー画素部９３ｄと画素部９３の電気的或いは光学的性質が不連続に変化することを防止できる。従って、ダミー画素部９３ｄと画素部９３との境界付近で、画質が不連続に変化することを防止することができると共に、ダミー画素領域９４ｄからなる周囲領域の増大を抑制することができる。
【００８２】
更に、図９において、画素領域９４ａ、第１ダミー画素領域９４ｄ１、第２ダミー画素領域９４ｄ２及び第３ダミー画素領域ｄ３の各々の配列ピッチＤ０、Ｄ１、Ｄ２及びＤ３は、Ｄ０≧Ｄ１≧Ｄ２≧Ｄ３なる関係（より正確には、図９では、Ｄ０＝Ｄ１＞Ｄ２＞Ｄ３なる関係）を満たしている。第２ダミー画素領域９４ｄ２の配列ピッチＤ２は、第１ダミー画素領域９４ｄ１の配列ピッチＤ１の８０％であり、第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第２ダミー画素領域９４ｄ２の配列ピッチＤ２の５０％である。即ち、第２ダミー画素領域９４ｄ２の配列ピッチＤ２の第１ダミー画素領域９４ｄ１の配列ピッチＤ１に対する大きさの比率Ｄ２／Ｄ１（＝０．８）は、第３ダミー画素領域９４ｄ３の配列ピッチＤ３の第２ダミー画素領域９４ｄ２の配列ピッチＤ２に対する大きさの比率Ｄ３／Ｄ２（０．５）よりも大きい。このため、第２ダミー画素領域９４ｄ２の配列ピッチＤ２を第１ダミー画素領域９４ｄ１の配列ピッチＤ１よりも小さく且つ第２ダミー画素領域９４ｄ２と第１ダミー画素領域９４ｄ１との境界付近で、データ線６ａや蓄積容量７０等を形成するためのエッチングを均一に行うことができる。更に、第３ダミー画素領域９４ｄ３の配列ピッチＤ３は、第２ダミー画素領域９４ｄ２の配列ピッチＤ２の５０％即ち半分であるので、ダミー画素領域９４ｄが占める周囲領域の増大を効率的に抑制することができる。
【００８３】
以上のように、第２実施形態に係る液晶装置によれば、ダミー画素部９３ｄと画素部９３との境界付近における画質の不連続な変化を防止することが可能となると共に、ダミー画素領域９４ｄが占める周囲領域の増大を効率的に抑制し、基板上の領域の有効利用を図ることが可能となる。
【００８４】
（電子機器）
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【００８５】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１０は、プロジェクタの構成例を示す平面図である。この図１０に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００８６】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００８７】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００８８】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００８９】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１１は、このパーソナルコンピュータの構成を示す斜視図である。図１１において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【００９０】
さらに、液晶装置を、携帯電話に適用した例について説明する。図１２は、この携帯電話の構成を示す斜視図である。図１２において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【００９１】
尚、図１０から図１２を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９２】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ等にも適用可能である。
【００９３】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００９４】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'の断面図である。
【図３】画素部及びダミー画素部における各種素子、配線等の等価回路を、その周辺駆動回路と共に示した回路図である。
【図４】相隣接する画素部及びダミー画素部の平面図である。
【図５】図４のＡ−Ａ’の断面図である。
【図６】第１実施形態に係る画素領域及びダミー画素領域の配列ピッチの大きさの関係を示す模式図である。
【図７】所定関数Ｆ（Ｄ０）を示すグラフである。
【図８】所定関数Ｇ（Ｔ）を示すグラフである。
【図９】第２実施形態における図６と同趣旨の模式図である。
【図１０】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１１】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１２】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【００９５】
９ａ…画素電極、１１３ａ…走査線、６ａ…データ線、７…サンプリング回路、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、２３…遮光膜、５０…液晶層、９３…画素部、９３ｄ…ダミー画素部、９４ａ…画素領域、９４ｄ、９４ｄ１、９４ｄ２、９４ｄ３…ダミー画素領域、１０１…データ線駆動回路、１０４…走査線駆動回路、Ｄ０、Ｄ１、Ｄ２、Ｄ３…配列ピッチ
【特許請求の範囲】
【請求項１】
基板上に、
画素領域に配置された複数の画素部と、
前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチより小さく、
前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、
前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率は、前記第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい
ことを特徴とする電気光学装置。
【請求項２】
基板上に、
画素領域に配置された複数の画素部と、
前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、
前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率は、前記第２ダミー画素領域に対して前記第１ダミー画素領域とは反対側に隣接する第３ダミー画素領域の配列ピッチの前記第２ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい
ことを特徴とする電気光学装置。
【請求項３】
前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、
前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記配列ピッチＤ０に対して単調減少する所定関数Ｆ(Ｄ０)により与えられるように、配列されている
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、
前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記画素部を構成する複数の層間絶縁膜のうちいずれか１つの膜厚Ｔに対して単調減少する所定関数Ｇ(Ｔ)により与えられるように、配列されている
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第１ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチの８０％以上であることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記第２ダミー画素領域の配列ピッチは、前記第１ダミー画素領域の配列ピッチの５０％以下であることを特徴とする請求項１又は４に記載の電気光学装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
【請求項１】
基板上に、
画素領域に配置された複数の画素部と、
前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチより小さく、
前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、
前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率は、前記第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい
ことを特徴とする電気光学装置。
【請求項２】
基板上に、
画素領域に配置された複数の画素部と、
前記基板上で平面的に見て前記画素領域の周囲を囲む周囲領域を構成する複数のダミー画素領域に夫々配置されており、前記画素部の構造の少なくとも一部を夫々模擬する複数のダミー画素部と
を備えており、
前記周囲領域のうち少なくとも前記画素領域の一辺に隣接する領域内において、前記一辺に沿った方向及び前記一辺に交差する方向のうち少なくとも一方の方向についての前記ダミー画素領域の配列ピッチは、前記一辺から離れるに従って徐々に小さくなり、
前記ダミー画素領域のうち前記画素領域に隣接する第１ダミー画素領域に対して前記画素領域とは反対側に隣接する第２ダミー画素領域の配列ピッチの前記第１ダミー画素領域の配列ピッチに対する大きさの比率は、前記第２ダミー画素領域に対して前記第１ダミー画素領域とは反対側に隣接する第３ダミー画素領域の配列ピッチの前記第２ダミー画素領域の配列ピッチに対する大きさの比率よりも大きい
ことを特徴とする電気光学装置。
【請求項３】
前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、
前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記配列ピッチＤ０に対して単調減少する所定関数Ｆ(Ｄ０)により与えられるように、配列されている
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第１ダミー画素領域の配列ピッチをＤ１とし、前記画素領域の配列ピッチをＤ０とするとき、
前記第１ダミー画素領域は、前記第１ダミー画素領域の配列ピッチの前記画素領域の配列ピッチに対する大きさの比率Ｄ１／Ｄ０の値が、前記画素部を構成する複数の層間絶縁膜のうちいずれか１つの膜厚Ｔに対して単調減少する所定関数Ｇ(Ｔ)により与えられるように、配列されている
ことを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第１ダミー画素領域の配列ピッチは、前記画素領域の配列ピッチの８０％以上であることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記第２ダミー画素領域の配列ピッチは、前記第１ダミー画素領域の配列ピッチの５０％以下であることを特徴とする請求項１又は４に記載の電気光学装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００７−１７４７８（Ｐ２００７−１７４７８Ａ）
【公開日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願番号】特願２００５−１９５８１４（Ｐ２００５−１９５８１４）
【出願日】平成１７年７月５日（２００５．７．５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年１月２５日（２００７．１．２５）
【国際特許分類】
【出願日】平成１７年７月５日（２００５．７．５）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]