電界効果トランジスタ
【課題】キャリア濃度の制御性および安定性に優れ、かつ、低コストである酸化物半導体材料の提供ならびにこれを用いた電界効果トランジスタの提供を目的とする。
【解決手段】インジウムとシリコンと亜鉛を含む酸化物を酸化物半導体材料として用いる。このとき、酸化物半導体膜中におけるシリコンの含有量は、4mol%以上8mol%以下とする。このようなIn−Si−Zn−O膜を用いた電界効果トランジスタは、高温の熱処理に耐えられ、かつ、−BTストレスに対し有効である。
【解決手段】インジウムとシリコンと亜鉛を含む酸化物を酸化物半導体材料として用いる。このとき、酸化物半導体膜中におけるシリコンの含有量は、4mol%以上8mol%以下とする。このようなIn−Si−Zn−O膜を用いた電界効果トランジスタは、高温の熱処理に耐えられ、かつ、−BTストレスに対し有効である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物半導体を利用した電界効果トランジスタに関する。
【背景技術】
【0002】
近年、ポリシリコンの長所である高い移動度ならびにアモルファスシリコンの長所である均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されている。
【0003】
特許文献1では、酸化物半導体としてインジウム(In),亜鉛(Zn)およびガリウム(Ga)を含む酸化物(In−Ga−Zn−O組成を持つ材料)を用いた電界効果トランジスタが提案されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−173580号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、In−Ga−Zn−O組成を持つ材料は、高価な原料物質を使用しているため、低コスト化が課題である。
【0006】
当該課題をかんがみ、キャリア濃度の制御性および安定性に優れ、かつ、低コストである酸化物半導体材料の提供ならびにこれを用いた電界効果トランジスタの提供を目的とする。
【課題を解決するための手段】
【0007】
インジウム(In)とシリコン(Si)と亜鉛(Zn)を含む酸化物(In−Si−Zn−O組成を持つ材料)を酸化物半導体材料として用いる。このとき、酸化物半導体膜中におけるSiの含有量は、4mol%以上8mol%以下とする。
【0008】
本発明の一態様は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、酸化物半導体膜中におけるシリコンの含有量は、4mol%以上8mol%以下であることを特徴とする電界効果トランジスタである。
【発明の効果】
【0009】
In−Si−Zn−O組成を持つ材料を用いることで、安定した特性の電界効果トランジスタを低コストで提供することができる。
【図面の簡単な説明】
【0010】
【図1】酸化物半導体を用いた電界効果トランジスタの断面模式図
【図2】In−Si−Zn−Oターゲット中のSi含有量と、In−Si−Zn−O膜中のSi含有量との比較を示すグラフ
【図3】In−Si−Zn−O膜のX線回折分析法(XRD)による測定結果を示すグラフ
【図4】In−Si−Zn−O膜のHall効果移動度の、膜中Si含有量依存性を示すグラフ
【図5】[1]Si=0[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図6】[1]Si=0[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図7】[1]Si=0[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図8】[2]Si=2[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図9】[2]Si=2[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図10】[2]Si=2[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図11】[3]Si=4[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図12】[3]Si=4[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図13】[3]Si=4[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図14】[4]Si=8[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図15】[4]Si=8[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図16】[4]Si=8[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図17】[1]Si=0[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図18】[1]Si=0[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図19】[2]Si=2[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図20】[2]Si=2[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図21】[3]Si=4[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図22】[3]Si=4[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図23】[4]Si=8[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図24】[4]Si=8[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図25】図1に示す電界効果トランジスタの作製工程を示す図
【図26】図1に示す電界効果トランジスタの作製工程を示す図
【発明を実施するための形態】
【0011】
以下、本明細書によって開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0012】
(実施の形態1)
図1は、酸化物半導体を用いた電界効果トランジスタの断面模式図である。この電界効果トランジスタは、基板10,下地絶縁膜20,ゲート電極30,ゲート絶縁膜40,酸化物半導体膜50および金属膜60で構成されている。なお、酸化物半導体膜50は、In−Si−Zn−O膜である。
【0013】
図1に示す電界効果トランジスタは、チャネルエッチ型のボトムゲート構造である。ただし、電界効果トランジスタの構造はこれに限定されるものではなく、任意のトップゲート構造、ボトムゲート構造によって構成することができる。
【0014】
基板10には、ガラス基板を用いるのが適切である。後に高温で加熱処理を行う場合には、ガラス基板のなかでも、歪点が730℃以上のものを用いるとよい。また、耐熱性を考えると、酸化ホウ酸(B2O3)より、酸化バリウム(BaO)を多く含むガラス基板が好適である。
【0015】
ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体からなる基板を、基板10として用いてもよい。他にも、結晶化ガラスなどを、基板10として用いることができる。
【0016】
下地絶縁膜20は、基板10からの不純物元素の拡散を防止する機能を有する。なお、下地絶縁膜20は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜あるいは窒化酸化シリコン膜から選ばれた一または複数の膜により形成することができる。
【0017】
ただし、基板10として、絶縁性の基板を用いる場合は、下地絶縁膜20を設ける必要はない。つまり、絶縁表面を有する基板10上に、ゲート電極30を形成できればよい。
【0018】
ゲート電極30としては、金属導電膜を用いることができる。金属導電膜の材料としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)から選ばれた元素、またはこれらの元素を成分とする合金などを用いることができる。例えば、チタン膜−アルミニウム膜−チタン膜の3層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の3層構造などを用いることができる。なお、金属導電膜は3層構造に限られず、単層、または2層構造、あるいは4層以上の積層構造であってもよい。
【0019】
ゲート絶縁膜40は、酸化物半導体膜50と接するため、膜質が緻密で絶縁耐圧が高い膜であることが望まれる。そのため、特に、μ波(2.45GHz)を用いた高密度プラズマCVD法により、ゲート絶縁膜40を成膜することが適している。ゲート絶縁膜40成膜時のプラズマダメージを減らすためである。この結果、ゲート絶縁膜40で生じる欠陥を低減することが可能となり、その後形成する酸化物半導体膜50との界面の状態を良好にすることができる。仮に、酸化物半導体膜50と、ゲート絶縁膜40との界面の状態が不良であるとすると、電界効果トランジスタの代表的な信頼性評価試験であるバイアス・温度(BT)試験において、不純物と酸化物半導体の主成分との結合手が切断されることで生成された不対結合手により、しきい値電圧のシフトが誘発される結果となる。
【0020】
なお、ゲート絶縁膜40は、水分、水素などの不純物を極力含まないことが望ましい。また、ゲート絶縁膜40としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムまたは酸化ハフニウムなどの膜を用いることができる。
【0021】
酸化物半導体膜50は、先述のとおりIn−Si−Zn−O膜であり、膜中Si含有量は、4mol%以上8mol%以下である。
【0022】
酸化物半導体膜50は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物(水素化合物ともいう)などの不純物を意図的に排除したのち、これらの不純物の排除工程において同時に減少してしまう酸素を供給することで、高純度化および電気的にi型(真性)化されている。電界効果トランジスタの電気的特性の変動を抑制するためである。
【0023】
酸化物半導体膜50中の水素が少ないほど、酸化物半導体膜50はi型に近づく。したがって、酸化物半導体膜50に含まれる水素は、5×1019atoms/cm3以下、好ましくは5×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは5×1016atoms/cm3未満とするとよい。当該水素濃度は、二次イオン質量分析法(SIMS;Secondary Ion Mass Spectrometry)により測定できる。
【0024】
ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キャリアが誘起されにくい。そのため、酸化物半導体膜50を用いた電界効果トランジスタにおいては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。
【0025】
また、ワイドギャップ半導体である酸化物半導体膜50を用いた電界効果トランジスタにおいては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物半導体膜50を用いた電界効果トランジスタは、ホットキャリア劣化への耐性があるといえる。ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加速されたキャリアがゲート絶縁膜へ注入されることであるためである。
【0026】
金属膜60は、ソース電極またはドレイン電極として用いられる。金属膜60としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)などの金属材料、またはこれらの金属材料を成分とする合金材料を用いることができる。また、金属膜60は、アルミニウム(Al),銅(Cu)などの金属膜の片面または両面に、クロム(Cr),タンタル(Ta),チタン(Ti),モリブデン(Mo)またはタングステン(W)などの高融点金属膜を積層させた構成としてもよい。なお、シリコン(Si),チタン(Ti),タンタル(Ta),タングステン(W),モリブデン(Mo),クロム(Cr),ネオジム(Nd),スカンジウム(Sc)またはイットリウム(Y)など、アルミニウム膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いることで、耐熱性にすぐれた金属膜60を得ることができる。
【0027】
(実施の形態2)
図1に示す構成の電界効果トランジスタの作製工程について、図25(A)−(D)および図26(A)−(D)に基づいて説明する。
【0028】
図25(A) 基板10上に、下地絶縁膜20を成膜する。
図25(B) 下地絶縁膜20上に、導電膜35を成膜する。
図25(C) 第1のフォトリソグラフィ工程により、ゲート電極30を形成する。
図25(D) ゲート電極30上に、ゲート絶縁膜40を成膜する。
図26(A) ゲート絶縁膜40上に、酸化物半導体膜55を成膜する。
図26(B) 酸化物半導体膜55をエッチングして、酸化物半導体膜50を形成する。
図26(C) 酸化物半導体膜50上に、金属膜65を成膜する。
図26(D) 金属膜65をエッチングして、金属膜60を形成する。
以上の工程により、図1に示す電界効果トランジスタが得られる。
【0029】
補足説明がある工程については、以下に説明を加える。
【0030】
図25(C)に示すゲート電極30の形成工程において、第1のフォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。
【0031】
図25(D)に示すゲート絶縁膜40の成膜工程において、ゲート絶縁膜40は、例えば、スパッタリング法によって成膜する。この成膜の前処理として、スパッタリング装置の予備加熱室において、ゲート電極30が形成された基板10を予備加熱することによって、基板10に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。その後形成されるゲート絶縁膜40および酸化物半導体膜50に、水素ならびに水分などの不純物が極力含まれないようにするためである。また、ゲート絶縁膜40までが形成された基板10を予備加熱してもよい。
【0032】
予備加熱の温度としては、100℃以上400℃以下が適切である。150℃以上300℃以下であれば、さらに好適である。また、予備加熱室における排気手段は、クライオポンプを用いることが適切である。
【0033】
図26(A)に示す酸化物半導体膜55の成膜工程において、酸化物半導体膜55は、スパッタリング法によって成膜する。
【0034】
酸化物半導体膜55の成膜前に、減圧状態の処理室内に基板10を保持し、基板10を室温以上400℃未満の温度に加熱する。それから、処理室内の残留水分を除去しつつ、水素および水分が除去されたスパッタガスを導入しながら、基板10とターゲットとの間に電圧を印加することによって、基板10上に酸化物半導体膜55を成膜する。
【0035】
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。処理室内より、水(H2O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等を排気することにより、当該処理室において成膜した酸化物半導体膜55に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜55を成膜する際の基板10の温度を、室温以上400℃未満とすることができる。
【0036】
なお、酸化物半導体膜55をスパッタリング法により成膜する前に、逆スパッタによって、ゲート絶縁膜40の表面に付着しているゴミを除去するとよい。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加することにより生じる反応性プラズマによって、基板表面を洗浄する方法である。なお、逆スパッタは、アルゴン雰囲気中で行う。また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用いてもよい。
【0037】
図26(B)に示す酸化物半導体膜55のエッチングの工程の後、酸化物半導体膜50の脱水化または脱水素化のために熱処理を行う。脱水化または脱水素化のための加熱処理の温度は、350℃以上750℃以下が適切である。
【0038】
脱水化または脱水素化のための加熱処理は、例えば、加熱処理装置の一つである電気炉に、酸化物半導体膜50が形成された基板10を導入し、窒素雰囲気下において行う。その後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素(N2O)ガスまたは超乾燥エア(露点が−40℃以下、好ましくは−60℃以下で、窒素と酸素が4対1の割合で混合された気体)を導入して冷却を行う。酸素ガスまたはN2Oガスには、水、水素などが含まれないことが望まれる。また、酸素ガスまたはN2Oガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(すなわち酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが適切である。
【0039】
なお、加熱処理装置は電気炉に限られず、例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置などのRTA(Rapid Thermal Anneal)装置を用いることもできる。
【0040】
なお、脱水化または脱水素化のための加熱処理は、図26(A)に示す酸化物半導体膜の成膜工程の後に行ってもよい。
【実施例1】
【0041】
[In−Si−Zn−O膜について]
ターゲット組成の異なる4種類のIn−Si−Zn−O膜を成膜し、その特性を比較した。ターゲット組成は、次の[1]−[4]のとおりである。
[1]In2O3:ZnO=1:2[mol](Si=0[mol%]),
[2]In2O3:ZnO:SiO2=1:2:0.2[mol](Si=2[mol%]),
[3]In2O3:ZnO:SiO2=1:2:0.4[mol](Si=4[mol%]),
[4]In2O3:ZnO:SiO2=1:2:1.0[mol](Si=8[mol%])。
【0042】
図2は、In−Si−Zn−Oターゲット中のSi含有量と、In−Si−Zn−O膜中のSi含有量との比較を示すグラフである。このグラフの、横軸はターゲット中Si含有量(mol%)を表し、縦軸は膜中Si含有量(mol%)を表している。このグラフより、ターゲット中Si含有量と、膜中Si含有量はほとんど一致していることがわかる。
【0043】
図2に示すグラフにおける、ターゲット中Si含有量は、計算により求めた値である。また、膜中Si含有量は、ラザフォード後方散乱分析法(RBS)により測定した値である。そして、その数値は、表1に示すとおりである。すなわち、本明細書中において、Si含有量を、Si=0,2,4,8[mol%]のように記しているのは、簡便のためにすぎない。
【表1】
【0044】
図3は、In−Si−Zn−O膜のX線回折分析法(XRD)による測定結果を示すグラフである。このグラフの、横軸はX線の照射角度を表し、縦軸はピークの大きさを表している。このグラフより、膜中Si含有量が上昇するほど、In−Zn−Oに起因した30−35deg.で生じるブロードなピークは弱まることがわかる。
【0045】
図4は、In−Si−Zn−O膜のHall効果移動度の、膜中Si含有量依存性を示すグラフである。このグラフの、横軸は膜中Si含有量を表し、左縦軸はHall効果移動度を表し、右縦軸はキャリア密度を表している。このグラフより、膜中Si含有量が上昇するほど、Hall効果移動度(グラフは丸印)およびキャリア密度(グラフはバツ印)は減少することがわかる。
【0046】
また、図4のグラフより、Si含有量が4mol%のとき、キャリア密度は1×1020/cm3以下であることが読み取れる。同様に、Si含有量が4mol%のとき、Hall効果移動度は20cm2/Vs以下であることが読み取れる。
【0047】
図3および図4に示したグラフより、Siを含有させることによって、酸化物半導体膜50のキャリア密度を制御できることがわかる。
【0048】
なお、図3および図4に示したグラフを得るための測定に用いたサンプルは、厚さ150nmのIn−Si−Zn−O膜を、450℃のN2雰囲気において1時間熱処理したものである。
【0049】
[In−Si−Zn−O膜を用いた電界効果トランジスタの初期特性について]
図5ないし図16は、図1に示す電界効果トランジスタのId−Vg特性[log(Id)−Vg]を示すグラフである。これらのグラフの、横軸はゲート電圧値Vg[V]を表し、左縦軸はドレイン電流値Id[A](グラフは実線)を表し、右縦軸は電界効果移動度μFE[cm2/Vs](グラフは破線)を表している。なお、ここでのId−Vg特性の測定は、ドレイン電圧値Vd[V]を1V又は10Vとし、−30V乃至30Vのゲート電圧Vg[V]を印加する条件下で行った。
【0050】
なお、測定に用いた電界効果トランジスタには、ゲート絶縁膜40として厚さ100nmのSiON膜を、金属膜60として厚さ100nmのTi膜を使用した。また、酸化物半導体膜50の膜厚は20nm,チャネル長Lは10μm,チャネル幅Wは50μmである。また、この電界効果トランジスタにおける酸化物半導体膜50の成膜は、ガス比がAr/O2=67/33[%]、全圧が0.4Paである雰囲気中で、室温の基板に対し、100WのDC電源を使用したスパッタリング法で行った。
【0051】
図5ないし図7は、酸化物半導体膜50が[1]Si=0[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図5の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図6の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図7の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1雰囲気(以下、この雰囲気を「乾燥air」とも記す)において1時間熱処理したものである。
【0052】
図5および図6によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−5A以上、オン/オフ比108以上の優れたスイッチング特性が得られていることがわかる。また、電界効果移動度μFEは、45cm2/Vsに達している。
【0053】
しかし、図7によると、この電界効果トランジスタは十分なオン/オフ比を有していないことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていることがわかる。
【0054】
図8ないし図10は、酸化物半導体膜50が[2]Si=2[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図8の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図9の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図10の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理したものである。
【0055】
図8および図9によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−5A以上、オン/オフ比108以上の優れたスイッチング特性が得られていることがわかる。また、電界効果移動度μFEは、22cm2/Vsに達している。
【0056】
しかし、図10によると、この電界効果トランジスタは十分なオン/オフ比を有していないことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていることがわかる。
【0057】
図11ないし図13は、酸化物半導体膜50が[3]Si=4[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図11の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図12の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図13の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理したものである。
【0058】
図11ないし図13によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−5A以上、オン/オフ比108以上の優れたスイッチング特性が得られていることがわかる。また、電界効果移動度μFEは、10cm2/Vsに達している。
【0059】
図14ないし図16は、酸化物半導体膜50が[4]Si=8[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図14の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図15の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図16の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理したものである。
【0060】
図14ないし図16によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−6A以上、オン/オフ比107以上の優れたスイッチング特性が得られていることがわかる。ただし、電界効果移動度μFEの値は極めて小さい。
【0061】
これらのグラフより、Si含有量が増加するほど、トランジスタの電界効果移動度は下降することがわかる。一方、Siを含有させない場合、あるいはSi含有量が少ない場合は、酸化物半導体膜50成膜後の熱処理温度が高温になるほどしきい値電圧が下降し、トランジスタがノーマリーオンとなることがわかる。
【0062】
[In−Si−Zn−O膜を用いた電界効果トランジスタのBT試験結果について]
図17ないし図24は、図1に示すトランジスタのバイアス・温度(BT)試験結果を示すグラフである。これらのグラフの、横軸はゲート電圧値Vg[V]を表し、左縦軸はドレイン電流値Id[A](グラフは試験前:太実線、試験後:太破線)を表し、右縦軸は電界効果移動度μFE[cm2/Vs](グラフは試験前:実線、試験後:破線)を表している。
【0063】
なお、測定に用いた電界効果トランジスタは、ゲート絶縁膜40として厚さ100nmのSiON膜を成膜し、さらに厚さ20nmの酸化物半導体膜50を成膜した後、350℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理し、金属膜60として厚さ100nmのTi膜を成膜した後、さらに250℃のN2雰囲気において1時間熱処理したものである。また、この電界効果トランジスタの、チャネル長Lは20μm、チャネル幅Wも20μmである。
【0064】
また、BT試験は、150℃で1時間、20Vのゲート電圧(+BT)あるいは−20Vのゲート電圧(−BT)を印加する条件で行う。なお、本BT試験においては、ドレイン電圧値Vd[V]は1V又は10Vとした。
【0065】
図17および図18は、酸化物半導体膜50が[1]Si=0[mol%]である電界効果トランジスタの試験結果を示すグラフである。図17は、+BT試験の結果を示しており、しきい値電圧の変化量は2.66Vである。図18は、−BT試験の結果を示しており、しきい値電圧の変化量は−3.42Vである。
【0066】
図19および図20は、酸化物半導体膜50が[2]Si=2[mol%]である電界効果トランジスタの試験結果を示すグラフである。図19は、+BT試験の結果を示しており、しきい値電圧の変化量は2.90Vである。図20は、−BT試験の結果を示しており、しきい値電圧の変化量は−2.59Vである。
【0067】
図21および図22は、酸化物半導体膜50が[3]Si=4[mol%]である電界効果トランジスタの試験結果を示すグラフである。図21は、+BT試験の結果を示しており、しきい値電圧の変化量は6.04Vである。図22は、−BT試験の結果を示しており、しきい値電圧の変化量は−0.22Vである。
【0068】
図23および図24は、酸化物半導体膜50が[4]Si=8[mol%]である電界効果トランジスタの試験結果を示すグラフである。図23は、+BT試験の結果を示しており、しきい値電圧の変化量は14.48Vである。図24は、−BT試験の結果を示しており、しきい値電圧の変化量は−0.12Vである。
【0069】
これらのグラフより、Si含有量が増加するほど、+BT試験によるしきい値電圧の変化量は増加し、−BT試験によるしきい値電圧の変化量は減少することがわかる。したがって、−BTストレスが常にかかる素子においては、Siを含有させることは有効であるといえる。ただし、Si含有量が少ない場合は、−BT試験によるしきい値電圧の変動の改善に関して顕著な効果は見られない。
【0070】
以上より、Si含有量が4mol%以上8mol%以下であるIn−Si−Zn−O膜を用いると、高温の熱処理に耐えることができ、かつ、−BTストレスに対し有効な電界効果トランジスタを作製することができる。
【符号の説明】
【0071】
10 基板
20 下地絶縁膜
30 ゲート電極
35 導電膜
40 ゲート絶縁膜
50 酸化物半導体膜
55 酸化物半導体膜
60 金属膜
65 金属膜
【技術分野】
【0001】
本発明は、酸化物半導体を利用した電界効果トランジスタに関する。
【背景技術】
【0002】
近年、ポリシリコンの長所である高い移動度ならびにアモルファスシリコンの長所である均一な素子特性を兼ね備えた新たな半導体材料として、酸化物半導体が注目されている。
【0003】
特許文献1では、酸化物半導体としてインジウム(In),亜鉛(Zn)およびガリウム(Ga)を含む酸化物(In−Ga−Zn−O組成を持つ材料)を用いた電界効果トランジスタが提案されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開2006−173580号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかし、In−Ga−Zn−O組成を持つ材料は、高価な原料物質を使用しているため、低コスト化が課題である。
【0006】
当該課題をかんがみ、キャリア濃度の制御性および安定性に優れ、かつ、低コストである酸化物半導体材料の提供ならびにこれを用いた電界効果トランジスタの提供を目的とする。
【課題を解決するための手段】
【0007】
インジウム(In)とシリコン(Si)と亜鉛(Zn)を含む酸化物(In−Si−Zn−O組成を持つ材料)を酸化物半導体材料として用いる。このとき、酸化物半導体膜中におけるSiの含有量は、4mol%以上8mol%以下とする。
【0008】
本発明の一態様は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、酸化物半導体膜中におけるシリコンの含有量は、4mol%以上8mol%以下であることを特徴とする電界効果トランジスタである。
【発明の効果】
【0009】
In−Si−Zn−O組成を持つ材料を用いることで、安定した特性の電界効果トランジスタを低コストで提供することができる。
【図面の簡単な説明】
【0010】
【図1】酸化物半導体を用いた電界効果トランジスタの断面模式図
【図2】In−Si−Zn−Oターゲット中のSi含有量と、In−Si−Zn−O膜中のSi含有量との比較を示すグラフ
【図3】In−Si−Zn−O膜のX線回折分析法(XRD)による測定結果を示すグラフ
【図4】In−Si−Zn−O膜のHall効果移動度の、膜中Si含有量依存性を示すグラフ
【図5】[1]Si=0[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図6】[1]Si=0[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図7】[1]Si=0[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図8】[2]Si=2[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図9】[2]Si=2[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図10】[2]Si=2[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図11】[3]Si=4[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図12】[3]Si=4[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図13】[3]Si=4[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図14】[4]Si=8[mol%],熱処理条件(350℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図15】[4]Si=8[mol%],熱処理条件(450℃,N2)の電界効果トランジスタの初期特性を示すグラフ
【図16】[4]Si=8[mol%],熱処理条件(600℃,N2の後、450℃,乾燥air)の電界効果トランジスタの初期特性を示すグラフ
【図17】[1]Si=0[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図18】[1]Si=0[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図19】[2]Si=2[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図20】[2]Si=2[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図21】[3]Si=4[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図22】[3]Si=4[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図23】[4]Si=8[mol%]の電界効果トランジスタの、+BT試験結果を示すグラフ
【図24】[4]Si=8[mol%]の電界効果トランジスタの、−BT試験結果を示すグラフ
【図25】図1に示す電界効果トランジスタの作製工程を示す図
【図26】図1に示す電界効果トランジスタの作製工程を示す図
【発明を実施するための形態】
【0011】
以下、本明細書によって開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがって、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0012】
(実施の形態1)
図1は、酸化物半導体を用いた電界効果トランジスタの断面模式図である。この電界効果トランジスタは、基板10,下地絶縁膜20,ゲート電極30,ゲート絶縁膜40,酸化物半導体膜50および金属膜60で構成されている。なお、酸化物半導体膜50は、In−Si−Zn−O膜である。
【0013】
図1に示す電界効果トランジスタは、チャネルエッチ型のボトムゲート構造である。ただし、電界効果トランジスタの構造はこれに限定されるものではなく、任意のトップゲート構造、ボトムゲート構造によって構成することができる。
【0014】
基板10には、ガラス基板を用いるのが適切である。後に高温で加熱処理を行う場合には、ガラス基板のなかでも、歪点が730℃以上のものを用いるとよい。また、耐熱性を考えると、酸化ホウ酸(B2O3)より、酸化バリウム(BaO)を多く含むガラス基板が好適である。
【0015】
ガラス基板以外にも、セラミック基板、石英ガラス基板、石英基板、サファイア基板などの絶縁体からなる基板を、基板10として用いてもよい。他にも、結晶化ガラスなどを、基板10として用いることができる。
【0016】
下地絶縁膜20は、基板10からの不純物元素の拡散を防止する機能を有する。なお、下地絶縁膜20は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜あるいは窒化酸化シリコン膜から選ばれた一または複数の膜により形成することができる。
【0017】
ただし、基板10として、絶縁性の基板を用いる場合は、下地絶縁膜20を設ける必要はない。つまり、絶縁表面を有する基板10上に、ゲート電極30を形成できればよい。
【0018】
ゲート電極30としては、金属導電膜を用いることができる。金属導電膜の材料としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)から選ばれた元素、またはこれらの元素を成分とする合金などを用いることができる。例えば、チタン膜−アルミニウム膜−チタン膜の3層構造あるいはモリブデン膜−アルミニウム膜−モリブデン膜の3層構造などを用いることができる。なお、金属導電膜は3層構造に限られず、単層、または2層構造、あるいは4層以上の積層構造であってもよい。
【0019】
ゲート絶縁膜40は、酸化物半導体膜50と接するため、膜質が緻密で絶縁耐圧が高い膜であることが望まれる。そのため、特に、μ波(2.45GHz)を用いた高密度プラズマCVD法により、ゲート絶縁膜40を成膜することが適している。ゲート絶縁膜40成膜時のプラズマダメージを減らすためである。この結果、ゲート絶縁膜40で生じる欠陥を低減することが可能となり、その後形成する酸化物半導体膜50との界面の状態を良好にすることができる。仮に、酸化物半導体膜50と、ゲート絶縁膜40との界面の状態が不良であるとすると、電界効果トランジスタの代表的な信頼性評価試験であるバイアス・温度(BT)試験において、不純物と酸化物半導体の主成分との結合手が切断されることで生成された不対結合手により、しきい値電圧のシフトが誘発される結果となる。
【0020】
なお、ゲート絶縁膜40は、水分、水素などの不純物を極力含まないことが望ましい。また、ゲート絶縁膜40としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウムまたは酸化ハフニウムなどの膜を用いることができる。
【0021】
酸化物半導体膜50は、先述のとおりIn−Si−Zn−O膜であり、膜中Si含有量は、4mol%以上8mol%以下である。
【0022】
酸化物半導体膜50は、ドナーの原因と考えられる水素、水分、水酸基または水酸化物(水素化合物ともいう)などの不純物を意図的に排除したのち、これらの不純物の排除工程において同時に減少してしまう酸素を供給することで、高純度化および電気的にi型(真性)化されている。電界効果トランジスタの電気的特性の変動を抑制するためである。
【0023】
酸化物半導体膜50中の水素が少ないほど、酸化物半導体膜50はi型に近づく。したがって、酸化物半導体膜50に含まれる水素は、5×1019atoms/cm3以下、好ましくは5×1018atoms/cm3以下、より好ましくは5×1017atoms/cm3以下、さらに好ましくは5×1016atoms/cm3未満とするとよい。当該水素濃度は、二次イオン質量分析法(SIMS;Secondary Ion Mass Spectrometry)により測定できる。
【0024】
ワイドギャップ半導体である酸化物半導体は、少数キャリア密度が低く、また、少数キャリアが誘起されにくい。そのため、酸化物半導体膜50を用いた電界効果トランジスタにおいては、トンネル電流が発生し難く、ひいては、オフ電流が流れ難いといえる。
【0025】
また、ワイドギャップ半導体である酸化物半導体膜50を用いた電界効果トランジスタにおいては、衝突イオン化ならびにアバランシェ降伏が起きにくい。したがって、酸化物半導体膜50を用いた電界効果トランジスタは、ホットキャリア劣化への耐性があるといえる。ホットキャリア劣化の主な要因は、アバランシェ降伏によってキャリアが増大し、高速に加速されたキャリアがゲート絶縁膜へ注入されることであるためである。
【0026】
金属膜60は、ソース電極またはドレイン電極として用いられる。金属膜60としては、アルミニウム(Al),クロム(Cr),銅(Cu),タンタル(Ta),チタン(Ti),モリブデン(Mo)あるいはタングステン(W)などの金属材料、またはこれらの金属材料を成分とする合金材料を用いることができる。また、金属膜60は、アルミニウム(Al),銅(Cu)などの金属膜の片面または両面に、クロム(Cr),タンタル(Ta),チタン(Ti),モリブデン(Mo)またはタングステン(W)などの高融点金属膜を積層させた構成としてもよい。なお、シリコン(Si),チタン(Ti),タンタル(Ta),タングステン(W),モリブデン(Mo),クロム(Cr),ネオジム(Nd),スカンジウム(Sc)またはイットリウム(Y)など、アルミニウム膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているアルミニウム材料を用いることで、耐熱性にすぐれた金属膜60を得ることができる。
【0027】
(実施の形態2)
図1に示す構成の電界効果トランジスタの作製工程について、図25(A)−(D)および図26(A)−(D)に基づいて説明する。
【0028】
図25(A) 基板10上に、下地絶縁膜20を成膜する。
図25(B) 下地絶縁膜20上に、導電膜35を成膜する。
図25(C) 第1のフォトリソグラフィ工程により、ゲート電極30を形成する。
図25(D) ゲート電極30上に、ゲート絶縁膜40を成膜する。
図26(A) ゲート絶縁膜40上に、酸化物半導体膜55を成膜する。
図26(B) 酸化物半導体膜55をエッチングして、酸化物半導体膜50を形成する。
図26(C) 酸化物半導体膜50上に、金属膜65を成膜する。
図26(D) 金属膜65をエッチングして、金属膜60を形成する。
以上の工程により、図1に示す電界効果トランジスタが得られる。
【0029】
補足説明がある工程については、以下に説明を加える。
【0030】
図25(C)に示すゲート電極30の形成工程において、第1のフォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると、フォトマスクを使用しないため、製造コストを低減できる。
【0031】
図25(D)に示すゲート絶縁膜40の成膜工程において、ゲート絶縁膜40は、例えば、スパッタリング法によって成膜する。この成膜の前処理として、スパッタリング装置の予備加熱室において、ゲート電極30が形成された基板10を予備加熱することによって、基板10に吸着した水素ならびに水分などの不純物を脱離および排気するとよい。その後形成されるゲート絶縁膜40および酸化物半導体膜50に、水素ならびに水分などの不純物が極力含まれないようにするためである。また、ゲート絶縁膜40までが形成された基板10を予備加熱してもよい。
【0032】
予備加熱の温度としては、100℃以上400℃以下が適切である。150℃以上300℃以下であれば、さらに好適である。また、予備加熱室における排気手段は、クライオポンプを用いることが適切である。
【0033】
図26(A)に示す酸化物半導体膜55の成膜工程において、酸化物半導体膜55は、スパッタリング法によって成膜する。
【0034】
酸化物半導体膜55の成膜前に、減圧状態の処理室内に基板10を保持し、基板10を室温以上400℃未満の温度に加熱する。それから、処理室内の残留水分を除去しつつ、水素および水分が除去されたスパッタガスを導入しながら、基板10とターゲットとの間に電圧を印加することによって、基板10上に酸化物半導体膜55を成膜する。
【0035】
処理室内の残留水分を除去する排気手段には、吸着型の真空ポンプを用いることが適切である。例として、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどがあげられる。また、排気手段として、ターボポンプにコールドトラップを加えたものを用いることもできる。処理室内より、水(H2O)など水素原子を含む化合物(より好ましくは炭素原子を含む化合物も)等を排気することにより、当該処理室において成膜した酸化物半導体膜55に含まれる不純物の濃度を低減できる。また、クライオポンプにより処理室内に残留する水分を除去しつつスパッタ成膜を行うことにより、酸化物半導体膜55を成膜する際の基板10の温度を、室温以上400℃未満とすることができる。
【0036】
なお、酸化物半導体膜55をスパッタリング法により成膜する前に、逆スパッタによって、ゲート絶縁膜40の表面に付着しているゴミを除去するとよい。逆スパッタとは、ターゲット側に電圧を印加せずに、基板側にRF電源を用いて電圧を印加することにより生じる反応性プラズマによって、基板表面を洗浄する方法である。なお、逆スパッタは、アルゴン雰囲気中で行う。また、アルゴンにかえて、窒素、ヘリウムあるいは酸素などを用いてもよい。
【0037】
図26(B)に示す酸化物半導体膜55のエッチングの工程の後、酸化物半導体膜50の脱水化または脱水素化のために熱処理を行う。脱水化または脱水素化のための加熱処理の温度は、350℃以上750℃以下が適切である。
【0038】
脱水化または脱水素化のための加熱処理は、例えば、加熱処理装置の一つである電気炉に、酸化物半導体膜50が形成された基板10を導入し、窒素雰囲気下において行う。その後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素(N2O)ガスまたは超乾燥エア(露点が−40℃以下、好ましくは−60℃以下で、窒素と酸素が4対1の割合で混合された気体)を導入して冷却を行う。酸素ガスまたはN2Oガスには、水、水素などが含まれないことが望まれる。また、酸素ガスまたはN2Oガスの純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上、(すなわち酸素ガスまたはN2Oガス中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが適切である。
【0039】
なお、加熱処理装置は電気炉に限られず、例えば、GRTA(Gas Rapid Thermal Anneal)装置、LRTA(Lamp Rapid Thermal Anneal)装置などのRTA(Rapid Thermal Anneal)装置を用いることもできる。
【0040】
なお、脱水化または脱水素化のための加熱処理は、図26(A)に示す酸化物半導体膜の成膜工程の後に行ってもよい。
【実施例1】
【0041】
[In−Si−Zn−O膜について]
ターゲット組成の異なる4種類のIn−Si−Zn−O膜を成膜し、その特性を比較した。ターゲット組成は、次の[1]−[4]のとおりである。
[1]In2O3:ZnO=1:2[mol](Si=0[mol%]),
[2]In2O3:ZnO:SiO2=1:2:0.2[mol](Si=2[mol%]),
[3]In2O3:ZnO:SiO2=1:2:0.4[mol](Si=4[mol%]),
[4]In2O3:ZnO:SiO2=1:2:1.0[mol](Si=8[mol%])。
【0042】
図2は、In−Si−Zn−Oターゲット中のSi含有量と、In−Si−Zn−O膜中のSi含有量との比較を示すグラフである。このグラフの、横軸はターゲット中Si含有量(mol%)を表し、縦軸は膜中Si含有量(mol%)を表している。このグラフより、ターゲット中Si含有量と、膜中Si含有量はほとんど一致していることがわかる。
【0043】
図2に示すグラフにおける、ターゲット中Si含有量は、計算により求めた値である。また、膜中Si含有量は、ラザフォード後方散乱分析法(RBS)により測定した値である。そして、その数値は、表1に示すとおりである。すなわち、本明細書中において、Si含有量を、Si=0,2,4,8[mol%]のように記しているのは、簡便のためにすぎない。
【表1】
【0044】
図3は、In−Si−Zn−O膜のX線回折分析法(XRD)による測定結果を示すグラフである。このグラフの、横軸はX線の照射角度を表し、縦軸はピークの大きさを表している。このグラフより、膜中Si含有量が上昇するほど、In−Zn−Oに起因した30−35deg.で生じるブロードなピークは弱まることがわかる。
【0045】
図4は、In−Si−Zn−O膜のHall効果移動度の、膜中Si含有量依存性を示すグラフである。このグラフの、横軸は膜中Si含有量を表し、左縦軸はHall効果移動度を表し、右縦軸はキャリア密度を表している。このグラフより、膜中Si含有量が上昇するほど、Hall効果移動度(グラフは丸印)およびキャリア密度(グラフはバツ印)は減少することがわかる。
【0046】
また、図4のグラフより、Si含有量が4mol%のとき、キャリア密度は1×1020/cm3以下であることが読み取れる。同様に、Si含有量が4mol%のとき、Hall効果移動度は20cm2/Vs以下であることが読み取れる。
【0047】
図3および図4に示したグラフより、Siを含有させることによって、酸化物半導体膜50のキャリア密度を制御できることがわかる。
【0048】
なお、図3および図4に示したグラフを得るための測定に用いたサンプルは、厚さ150nmのIn−Si−Zn−O膜を、450℃のN2雰囲気において1時間熱処理したものである。
【0049】
[In−Si−Zn−O膜を用いた電界効果トランジスタの初期特性について]
図5ないし図16は、図1に示す電界効果トランジスタのId−Vg特性[log(Id)−Vg]を示すグラフである。これらのグラフの、横軸はゲート電圧値Vg[V]を表し、左縦軸はドレイン電流値Id[A](グラフは実線)を表し、右縦軸は電界効果移動度μFE[cm2/Vs](グラフは破線)を表している。なお、ここでのId−Vg特性の測定は、ドレイン電圧値Vd[V]を1V又は10Vとし、−30V乃至30Vのゲート電圧Vg[V]を印加する条件下で行った。
【0050】
なお、測定に用いた電界効果トランジスタには、ゲート絶縁膜40として厚さ100nmのSiON膜を、金属膜60として厚さ100nmのTi膜を使用した。また、酸化物半導体膜50の膜厚は20nm,チャネル長Lは10μm,チャネル幅Wは50μmである。また、この電界効果トランジスタにおける酸化物半導体膜50の成膜は、ガス比がAr/O2=67/33[%]、全圧が0.4Paである雰囲気中で、室温の基板に対し、100WのDC電源を使用したスパッタリング法で行った。
【0051】
図5ないし図7は、酸化物半導体膜50が[1]Si=0[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図5の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図6の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図7の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1雰囲気(以下、この雰囲気を「乾燥air」とも記す)において1時間熱処理したものである。
【0052】
図5および図6によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−5A以上、オン/オフ比108以上の優れたスイッチング特性が得られていることがわかる。また、電界効果移動度μFEは、45cm2/Vsに達している。
【0053】
しかし、図7によると、この電界効果トランジスタは十分なオン/オフ比を有していないことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていることがわかる。
【0054】
図8ないし図10は、酸化物半導体膜50が[2]Si=2[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図8の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図9の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図10の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理したものである。
【0055】
図8および図9によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−5A以上、オン/オフ比108以上の優れたスイッチング特性が得られていることがわかる。また、電界効果移動度μFEは、22cm2/Vsに達している。
【0056】
しかし、図10によると、この電界効果トランジスタは十分なオン/オフ比を有していないことがわかる。また、この電界効果トランジスタはノーマリーオンとなっていることがわかる。
【0057】
図11ないし図13は、酸化物半導体膜50が[3]Si=4[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図11の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図12の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図13の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理したものである。
【0058】
図11ないし図13によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−5A以上、オン/オフ比108以上の優れたスイッチング特性が得られていることがわかる。また、電界効果移動度μFEは、10cm2/Vsに達している。
【0059】
図14ないし図16は、酸化物半導体膜50が[4]Si=8[mol%]である電界効果トランジスタのId−Vg特性を示すグラフである。また、この3つのグラフは、それぞれ酸化物半導体膜50成膜後の熱処理条件が異なる電界効果トランジスタのId−Vg特性を測定したものである。図14の電界効果トランジスタは、350℃のN2雰囲気において、1時間熱処理したものである。図15の電界効果トランジスタは、450℃のN2雰囲気において、1時間熱処理したものである。図16の電界効果トランジスタは、600℃のN2雰囲気において1時間熱処理した後、450℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理したものである。
【0060】
図14ないし図16によると、この電界効果トランジスタのオフ電流は1×10−13A以下、オン電流は1×10−6A以上、オン/オフ比107以上の優れたスイッチング特性が得られていることがわかる。ただし、電界効果移動度μFEの値は極めて小さい。
【0061】
これらのグラフより、Si含有量が増加するほど、トランジスタの電界効果移動度は下降することがわかる。一方、Siを含有させない場合、あるいはSi含有量が少ない場合は、酸化物半導体膜50成膜後の熱処理温度が高温になるほどしきい値電圧が下降し、トランジスタがノーマリーオンとなることがわかる。
【0062】
[In−Si−Zn−O膜を用いた電界効果トランジスタのBT試験結果について]
図17ないし図24は、図1に示すトランジスタのバイアス・温度(BT)試験結果を示すグラフである。これらのグラフの、横軸はゲート電圧値Vg[V]を表し、左縦軸はドレイン電流値Id[A](グラフは試験前:太実線、試験後:太破線)を表し、右縦軸は電界効果移動度μFE[cm2/Vs](グラフは試験前:実線、試験後:破線)を表している。
【0063】
なお、測定に用いた電界効果トランジスタは、ゲート絶縁膜40として厚さ100nmのSiON膜を成膜し、さらに厚さ20nmの酸化物半導体膜50を成膜した後、350℃のN2:O2=4:1(乾燥air)雰囲気において1時間熱処理し、金属膜60として厚さ100nmのTi膜を成膜した後、さらに250℃のN2雰囲気において1時間熱処理したものである。また、この電界効果トランジスタの、チャネル長Lは20μm、チャネル幅Wも20μmである。
【0064】
また、BT試験は、150℃で1時間、20Vのゲート電圧(+BT)あるいは−20Vのゲート電圧(−BT)を印加する条件で行う。なお、本BT試験においては、ドレイン電圧値Vd[V]は1V又は10Vとした。
【0065】
図17および図18は、酸化物半導体膜50が[1]Si=0[mol%]である電界効果トランジスタの試験結果を示すグラフである。図17は、+BT試験の結果を示しており、しきい値電圧の変化量は2.66Vである。図18は、−BT試験の結果を示しており、しきい値電圧の変化量は−3.42Vである。
【0066】
図19および図20は、酸化物半導体膜50が[2]Si=2[mol%]である電界効果トランジスタの試験結果を示すグラフである。図19は、+BT試験の結果を示しており、しきい値電圧の変化量は2.90Vである。図20は、−BT試験の結果を示しており、しきい値電圧の変化量は−2.59Vである。
【0067】
図21および図22は、酸化物半導体膜50が[3]Si=4[mol%]である電界効果トランジスタの試験結果を示すグラフである。図21は、+BT試験の結果を示しており、しきい値電圧の変化量は6.04Vである。図22は、−BT試験の結果を示しており、しきい値電圧の変化量は−0.22Vである。
【0068】
図23および図24は、酸化物半導体膜50が[4]Si=8[mol%]である電界効果トランジスタの試験結果を示すグラフである。図23は、+BT試験の結果を示しており、しきい値電圧の変化量は14.48Vである。図24は、−BT試験の結果を示しており、しきい値電圧の変化量は−0.12Vである。
【0069】
これらのグラフより、Si含有量が増加するほど、+BT試験によるしきい値電圧の変化量は増加し、−BT試験によるしきい値電圧の変化量は減少することがわかる。したがって、−BTストレスが常にかかる素子においては、Siを含有させることは有効であるといえる。ただし、Si含有量が少ない場合は、−BT試験によるしきい値電圧の変動の改善に関して顕著な効果は見られない。
【0070】
以上より、Si含有量が4mol%以上8mol%以下であるIn−Si−Zn−O膜を用いると、高温の熱処理に耐えることができ、かつ、−BTストレスに対し有効な電界効果トランジスタを作製することができる。
【符号の説明】
【0071】
10 基板
20 下地絶縁膜
30 ゲート電極
35 導電膜
40 ゲート絶縁膜
50 酸化物半導体膜
55 酸化物半導体膜
60 金属膜
65 金属膜
【特許請求の範囲】
【請求項1】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜中におけるシリコンの含有量は、4mol%以上8mol%以下であることを特徴とする電界効果トランジスタ。
【請求項2】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜中におけるシリコンの含有量は、4mol%であることを特徴とする電界効果トランジスタ。
【請求項3】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜は、電子キャリア密度が1×1020/cm3以下であることを特徴とする電界効果トランジスタ。
【請求項4】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜は、Hall効果移動度が20cm2/Vs以下であることを特徴とする電界効果トランジスタ。
【請求項1】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜中におけるシリコンの含有量は、4mol%以上8mol%以下であることを特徴とする電界効果トランジスタ。
【請求項2】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜中におけるシリコンの含有量は、4mol%であることを特徴とする電界効果トランジスタ。
【請求項3】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜は、電子キャリア密度が1×1020/cm3以下であることを特徴とする電界効果トランジスタ。
【請求項4】
ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、ソース電極と、ドレイン電極と、を備え、
前記酸化物半導体膜は、インジウムとシリコンと亜鉛を含む酸化物であり、
前記酸化物半導体膜は、Hall効果移動度が20cm2/Vs以下であることを特徴とする電界効果トランジスタ。
【図1】
【図2】
【図3】
【図4】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2011−142315(P2011−142315A)
【公開日】平成23年7月21日(2011.7.21)
【国際特許分類】
【出願番号】特願2010−274254(P2010−274254)
【出願日】平成22年12月9日(2010.12.9)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成23年7月21日(2011.7.21)
【国際特許分類】
【出願日】平成22年12月9日(2010.12.9)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]