高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器
【課題】本発明は、消費電流の増大やコストアップを招くことなく、受信感度を向上することが可能な高周波モジュールを提供することを目的とする。
【解決手段】本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路２０３と、ミキサ回路２０３の出力信号から不要周波数成分を除去するフィルタ回路２０５と、フィルタ回路２０５の出力信号を増幅して出力するゲイン制御可能なアンプ回路２１０と、を有して成る高周波モジュールにおいて、アンプ回路２１０の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の抵抗素子Ｒ１ａ、Ｒ１ｂを直列に挿入した構成とされている。
【解決手段】本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路２０３と、ミキサ回路２０３の出力信号から不要周波数成分を除去するフィルタ回路２０５と、フィルタ回路２０５の出力信号を増幅して出力するゲイン制御可能なアンプ回路２１０と、を有して成る高周波モジュールにおいて、アンプ回路２１０の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の抵抗素子Ｒ１ａ、Ｒ１ｂを直列に挿入した構成とされている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯型テレビ、携帯型ＤＶＤ［Digital Versatile Disc］機器、携帯電話端末、ＰＭＰ［Portable Multimedia Player］等に使用される高周波モジュール、並びに、それを内蔵する携帯電話端末、及び、モバイル用途の電子機器に関するものである。
【背景技術】
【０００２】
従来の高周波モジュール（例えば、ワンセグチューナモジュール）の多くは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成り、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間は、何ら素子を介することなく直接的に接続されるか、或いは、直流阻止用のコンデンサのみを介して接続されていた。
【０００３】
なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。
【特許文献１】特開２００７−１７４３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、携帯型テレビ、携帯型ＤＶＤ機器、携帯電話端末、ＰＭＰ等に使用される高周波モジュールにとって重要な性能の１つに省電力が挙げられる。セットの電池寿命は、当然長い方が良く、高周波モジュールを含む部品の全てが性能の限界まで省電力を施す設定となっている。
【０００５】
従来の高周波モジュールに於いても、省電力は必須項目であり、これを構成するゲイン制御可能なアンプ回路に於いても、性能限界まで電流を下げて使用する必要がある。
【０００６】
しかしながら、従来の高周波モジュールでは、先述したように、アンプ回路の出力端とその後段に接続される復調回路の入力端との間は、何ら素子を介することなく直接的に接続されるか、或いは、直流阻止用のコンデンサのみを介して接続されていたため、後段に接続される復調回路の入力インピーダンスが充分に高くなければ、アンプ回路の歪み性能が悪化するおそれがあり、一定以上の省電力化の妨げとなっていた。
【０００７】
当然、アンプ回路に大きな電流を流せば、性能問題は解決可能であるが、セットの電池寿命が問題となり、性能のトレードオフが生じていた。
【０００８】
また、復調回路の入力インピーダンスが充分に高ければ、アンプ回路に影響を及ぼすことはなく、アンプ回路の歪み性能に関して見れば、その性能劣化は生じないが、復調回路の入力インピーダンスを充分高く設計するのは、価格の面から見て問題があった。
【０００９】
なお、アンプ回路の歪み性能が悪化した場合、中間周波数信号に歪みが生じて、ノイズが多くなり（Ｃ/Ｎ［Carrier/Noise］値が悪化し）、綺麗な信号を後段の復調回路に伝送することができなくなるため、受信感度の劣化を生じていた。
【００１０】
本発明は、上記の問題点に鑑み、消費電流の増大やコストアップを招くことなく、受信感度を向上することが可能な高周波モジュール、並びに、これを用いた携帯電話端末、及び、携帯用途の電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の抵抗素子を直列に挿入した構成（第１の構成）とされている。
【００１２】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のインダクタンス素子を直列に挿入した構成（第２の構成）としてもよい。
【００１３】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のチップビーズを直列に挿入した構成（第３の構成）としてもよい。
【００１４】
なお、上記第１〜第３いずれかの構成から成る高周波モジュールは、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入した構成（第４の構成）にするとよい。
【００１５】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、対グランドに１個以上のインダクタンス素子を挿入した構成（第５の構成）としてもよい。
【００１６】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、１個以上のインダクタンス素子を挿入した構成（第６の構成）としてもよい。
【００１７】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、１個以上のインダクタンス素子を挿入した構成（第７の構成）としてもよい。
【００１８】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端の間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードとの間に、１個以上のインダクタンス素子を挿入した構成（第８の構成）としてもよい。
【００１９】
また、本発明に係る携帯電話端末は、上記第１〜第８いずれかの構成から成る高周波モジュールを内蔵した構成（第９の構成）とされている。
【００２０】
また、本発明に係る携帯用途の電子機器は、上記第１〜第８いずれかの構成から成る高周波モジュールを内蔵した構成（第１０の構成）とされている。
【発明の効果】
【００２１】
本発明に係る高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器であれば、消費電流の増大やコストアップを招くことなく、アンプ回路の歪み性能を改善し、受信感度を向上することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下では、携帯型テレビ、携帯型ＤＶＤ機器、携帯電話端末、ＰＭＰ等に使用される高周波モジュールのうち、ワンセグチューナモジュールに本発明を適用した場合を例に挙げて、本発明の詳細な説明を行うことにする。
【００２３】
図１は、本発明に係る高周波モジュール（ワンセグチューナモジュール）の概略構成を示すブロック図である。
【００２４】
図１に示すワンセグチューナモジュール１は、各テレビ放送局より送信されるワンセグ放送のうち、１局を選局して希望の番組を受信させるための回路である。
【００２５】
アンテナ２で受信されたワンセグ放送信号は、アンテナ２からワンセグチューナモジュール１の高周波信号入力端子（ＲＦ＿ＩＮ）に入力され、ワンセグ放送信号の帯域であるＵＨＦ［Ultra High Frequency］帯域のみを通過させるＵＨＦフィルタ１０を介して、高周波信号処理ＩＣ２０（以下では、ＲＦ＿ＩＣ２０と呼ぶ）に内蔵された高周波信号用の可変利得アンプ回路２０１（以下では、ＲＦ＿ＶＧＡ回路２０１と呼ぶ）に入力される。
【００２６】
ＲＦ＿ＶＧＡ回路２０１は、強電力のワンセグ放送信号を受信する場合でも、ＲＦ＿ＶＧＡ回路２０１自身や後段の回路で取り扱う信号が歪まないように、ゲイン制御が可能なアンプ回路である。基本的には、ワンセグモジュール１内に搭載されている後段のＯＦＤＭ［Orthogonal Frequency Division Multiplexing］復調ＩＣ３０から出力される制御信号（ＲＦ＿ＡＧＣ電圧）によって、ＲＦ＿ＶＧＡ回路２０１は適切なゲインとなり、歪みによる受信劣化を防ぐことが可能となる。
【００２７】
なお、ＲＦ＿ＶＧＡ回路２０１には、自身で受信電力を検波する機能部（図１の受信電力検波回路２０２）を持ち合わせているものもあり、ＲＦ＿ＶＧＡ回路２０１だけで自動的にゲインを最適化するものもある。
【００２８】
ＲＦ＿ＶＧＡ回路２０１によって適切な信号レベルとなったワンセグ放送信号は、ミキサ回路２０３に入力され、後段のＯＦＤＭ復調ＩＣ３０において取り扱いが容易となる中間周波数信号（以下では、ＩＦ信号と呼ぶ）に変換される。
【００２９】
ミキサ回路２０３は、基本的にはスーパーヘテロダイン方式を使用しており、受信すべきワンセグ放送信号と、そのワンセグ放送信号の周波数よりも所定の中間周波数だけ下側（又は上側）の周波数を有する局部発振信号と、をミキサ回路２０３に入力することにより、その差成分であるＩＦ信号を出力するものである。
【００３０】
なお、上記のＩＦ信号は、ＰＬＬ［Phase Locked Loop］回路２０４（外付けの水晶やループフィルタを含む）によって常に一定の周波数に保たれ、多くは１［ＭＨｚ］以下の信号となるため、ＯＦＤＭ復調ＩＣ３０にて復調することが可能となる。
【００３１】
なお、図１では、ミキサ回路２０３として、２つのミキサ回路２０３ａ、２０３ｂを用いており、また、ミキサ回路２０３の後段に接続されるフィルタ回路２０５として、ＩＦフィルタ２０５ｂのほかに、ポリフェーズフィルタ２０５ａが追加されている。これは、スーパーヘテロダイン方式のミキサ回路では避けられないイメージ妨害を除去するための構成である。
【００３２】
ＩＦ信号を１［ＭＨｚ］以下とした場合、イメージ妨害周波数は、放送信号の受信帯域内に入ってくるため、この構成を行っていないと、受信感度が悪化し、ひどい場合には受信できなくなる。
【００３３】
また、図１では、２つの局部発振信号発生回路２０６ａ、２０６ｂをスイッチ２０７で切り替えて用いているが、これは、低域周波数用の局部発振信号発生回路２０６ａと、高域周波数用の局部発振信号発生回路２０６ｂの２つを用いて、ＵＨＦ帯域の全帯域をカバーしているためである。
【００３４】
また、図１では、分周器２０８を用いて局部発振信号を分周しているが、これは、位相雑音性能改善のために、局部発振信号発生回路２０６ａ、２０６ｂにおいて、局部発振信号を本来必要な周波数の２倍の周波数で発振させているため、ミキサ回路２０３への入力に際しては、局部発振信号発生回路２０６ａ、２０６ｂで生成された局部発振信号の周波数を半分に分周する必要があるためである。なお、分周器２０８で生成される信号は、バッファ２０９ａ、２０９ｂを介して、ミキサ回路２０３ａ、２０３ｂに入力される。
【００３５】
一方、ミキサ回路２０３から出力されたＩＦ信号は、フィルタ回路２０５（図１の例では、ポリフェーズフィルタ２０５ａとＩＦフィルタ２０５ｂ）を介して、ＩＦ信号用の可変利得アンプ回路２１０（以下では、ＩＦ＿ＶＧＡ回路２１０と呼ぶ）に入力される。
【００３６】
上記したフィルタ回路２０５の役目は、ＩＦ信号以外の不要な周波数成分（ノイズ）を除去するものであり、後段のＩＦ＿ＶＧＡ回路２１０などで不要なノイズを増幅させないようにしている。
【００３７】
また、ＩＦ＿ＶＧＡ回路２１０は、ゲイン制御が可能なアンプ回路であり、基本的にはワンセグチューナモジュール１内に搭載されている後段のＯＦＤＭ復調ＩＣ３０から出力される制御信号（ＩＦ＿ＡＧＣ電圧）によって、ＩＦ＿ＶＧＡ回路２１０は適切なゲインとなり、ＯＦＤＭ復調ＩＣ３０での復調動作において、一番良い復調性能が得られるように動作する。
【００３８】
なお、ワンセグチューナモジュールの多くは、図１に示すように、ＲＦ＿ＩＣ２０とＯＦＤＭ復調ＩＣ３０、及び、その周辺回路によって構成されるが、ＲＦ＿ＩＣ２０部分については、前述のＲＦ＿ＶＧＡ回路２０１からＩＦ＿ＶＧＡ回路２１０までの機能を含むものが多い。
【００３９】
また、ＯＦＤＭ復調ＩＣ３０は、ＲＦ＿ＩＣ２０から出力されたＩＦ信号をＯＦＤＭ復調する回路である。
【００４０】
このＯＦＤＭ復調ＩＣ３０から出力されるＴＳ出力信号（ＳＢＹＴＥ、ＶＡＬＩＤ、ＥＲＲＯＲ、ＳＲＣＫ、ＳＲＤＴ）は、ワンセグチューナモジュール１の後段に接続されるバックエンドＩＣ（デジタル復号回路）において、映像信号、音声信号、データとして復号され、液晶パネルモジュールなどに出力すれば映像やデータ情報が見えるし、スピーカなどに出力すれば音声が聞こえることになる。
【００４１】
なお、最近では、パーソナルコンピュータなどでソフトウエア的にデジタル復号が行われる場合もあり、バックエンドＩＣを要することなく、映像や音声を視聴することも可能である。
【００４２】
このように、ワンセグチューナモジュール１は、これらの機能を１つのパッケージに集約し、Ｉ2Ｃバスなどを介した通信によって、セット側のホストＩＣやパーソナルコンピュータから制御することのできる高周波モジュールである。
【００４３】
次に、ワンセグチューナモジュール１の特徴的構成について、詳細な説明を行う。
【００４４】
図２は、ワンセグチューナモジュール１の第１実施形態を示す回路図である。
【００４５】
本図に示すように、第１実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上の抵抗素子（図２では、抵抗Ｒ１ａ、Ｒ１ｂ）を直列に挿入した構成とされている。
【００４６】
このように抵抗Ｒ１ａ、Ｒ１ｂを挿入することにより、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００４７】
なお、抵抗Ｒ１ａ、Ｒ１ｂの抵抗値は、実験上１００［Ω］程度が望ましいが、ＯＦＤＭ復調ＩＣ３０の入力インピーダンスが１００［Ω］程度と低い場合であっても、抵抗Ｒ１ａ、Ｒ１ｂの挿入により、ＯＦＤＭ復調ＩＣ３０の見かけ上の入力インピーダンスは、３００［Ω］程度まで高められる。
【００４８】
従って、消費電流の増大やコストアップを招くことなく、ＩＦ＿ＶＧＡ回路２１０に対する後段からの影響を軽減することができるので、ＩＦ＿ＶＧＡ回路２１０の歪み性能を改善することができ、また、ＩＦ＿ＶＧＡ回路２１０の回路電流を下げたとしても、その歪み性能を維持することが可能となる。
【００４９】
なお、抵抗Ｒ１ａ、Ｒ１ｂの抵抗値を上げるほど、ＩＦ＿ＶＧＡ回路２１０の歪み性能を改善することが可能である。ただし、抵抗値Ｒ１ａ、Ｒ１ｂの抵抗値を上げると、それだけ信号は減衰するため、上限は実験上、１［ｋΩ］程度までである。
【００５０】
また、抵抗Ｒ１ａ、Ｒ１ｂを挿入したことにより、ＩＦ＿ＶＧＡ回路２１０の出力バイアス電位と、ＯＦＤＭ復調ＩＣ３０の入力バイアス電位との間に、何らかの理由でずれが生じた場合であっても、抵抗Ｒ１ａ、Ｒ１ｂで上記のずれを吸収することができるので、バイアスずれによる性能悪化を防ぐことも可能となる。
【００５１】
図３は、ワンセグチューナモジュール１の第２実施形態を示す回路図である。
【００５２】
本図に示すように、第２実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上のインダクタンス素子（図３では、コイルＬ１ａ、Ｌ１ｂ）を直列に挿入した構成とされている。
【００５３】
このようにコイルＬ１ａ、Ｌ１ｂを挿入したことにより、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００５４】
また、抵抗素子を挿入した第１実施形態と異なり、インダクタンス素子を挿入した第２実施形態では、ＯＦＤＭ復調ＩＣ３０の入力容量（不図示）と、挿入されたインダクタンス素子によって、ＬＰＦ（ローパスフィルタ）が構成される。そのため、ＩＦ＿ＶＧＡ回路２１０の歪みの中でも、特に高調波成分を減少させることができ、抵抗素子を挿入した第１実施形態に近い効果を得ることが可能となる。
【００５５】
図４は、ワンセグチューナモジュール１の第３実施形態を示す回路図である。
【００５６】
本図に示すように、第３実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上のチップビーズ（図４では、チップビーズＣＢ１ａ、ＣＢ１ｂ）を直列に挿入した構成とされている。
【００５７】
このようにチップビーズＣＢ１ａ、ＣＢ１ｂを挿入したことにより、第１、第２実施形態と同様、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００５８】
また、インダクタンス素子を挿入した第２実施形態と異なり、チップビーズを挿入した第３実施形態であれば、ＯＦＤＭ復調ＩＣ３０の入力容量に関わらず、単体でＬＰＦを構成することが可能となるため、バラツキも少なく、安定して本発明の効果を得ることが可能となる。
【００５９】
図５は、ワンセグチューナモジュール１の第４実施形態を示す回路図である。
【００６０】
本図に示すように、第４実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上の抵抗素子（図５では、抵抗Ｒ２ａ、Ｒ２ｂ）と、少なくとも１個以上の直流阻止用のコンデンサ素子（図５では、コンデンサＣ１ａ、Ｃ１ｂ）と、を直列に挿入した構成とされている。なお、抵抗素子に代えて、第２実施形態や第３実施形態で示したように、インダクタンス素子やチップビーズを挿入しても構わない。
【００６１】
このように抵抗Ｒ２ａ、Ｒ２ｂ（或いは、インダクタンス素子、チップビーズ）を挿入したことにより、第１実施形態と同様、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００６２】
なお、追加のコンデンサＣ１ａ、Ｃ１ｂを挿入したことにより、バイアスずれによる性能悪化を防ぐことはできなくなるが、ＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高める効果は、第１〜第３実施形態と同様に期待することができる。
【００６３】
第４実施形態の構成は、ＩＦ＿ＶＧＡ回路２１０の出力バイアス電位と、ＯＦＤＭ復調ＩＣ３０の入力バイアス電位が十分離れている場合に使用することが望ましい。
【００６４】
図６は、ワンセグチューナモジュール１の第５実施形態を示す回路図である。
【００６５】
本図に示すように、第５実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図６では、コンデンサＣ２ａ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂ）を直列に挿入するとともに、対グランドに１個以上のインダクタンス素子（図６では、コイルＬ２ａ、Ｌ２ｂ）を挿入した構成とされている。
【００６６】
このような構成とすることにより、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１と、挿入されたコイルＬ２ａ、Ｌ２ｂがＩＦ信号の周波数で同調することにより、その間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００６７】
図７は、ワンセグチューナモジュール１の第６実施形態を示す回路図である。
【００６８】
本図に示すように、第６実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の差動出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図７では、コンデンサＣ４ａ、Ｃ４ｂ、Ｃ５ａ、Ｃ５ｂ）を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、１個以上のインダクタンス素子（図７では、コイルＬ３）を挿入した構成とされている。
【００６９】
このように、インダクタンス素子をＩＦ信号の差動信号経路間に挿入することにより、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２と、挿入されたコイルＬ３がＩＦ信号の周波数で同調することにより、差動信号経路間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００７０】
図８は、ワンセグチューナモジュール１の第７実施形態を示す回路図である。
【００７１】
本図に示すように、第７実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の差動出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図８では、コンデンサＣ６ａ、Ｃ６ｂ）と、少なくとも１個以上の抵抗素子（図８では、抵抗Ｒ３ａ、Ｒ３ｂ）を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、１個以上のインダクタンス素子（図８では、コイルＬ４ａ、Ｌ４ｂ）を挿入した構成とされている。
【００７２】
このような構成とすることにより、第５実施形態と同様、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１と、挿入されたコイルＬ４ａ、Ｌ４ｂがＩＦ信号の周波数で同調することにより、その間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００７３】
また、抵抗Ｒ３ａ、Ｒ３ｂを挿入することにより、第１実施形態と同様、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上さらに高めることが可能となる。
【００７４】
図９は、ワンセグチューナモジュール１の第８実施形態を示す回路図である。
【００７５】
本図に示すように、第８実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の差動出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図９では、コンデンサＣ７ａ、Ｃ７ｂ）と、少なくとも１個以上の抵抗素子（図９では、抵抗Ｒ４ａ、Ｒ４ｂ）とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードの間に、１個以上のインダクタンス素子（図９では、コイルＬ５）を挿入した構成とされている。
【００７６】
このように、インダクタンス素子をＩＦ信号の差動信号経路間に挿入することにより、第６実施形態と同様、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２と、挿入されたコイルＬ５がＩＦ信号の周波数で同調することにより、差動信号経路間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００７７】
なお、上記の実施形態では、ワンセグチューナモジュールに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の高周波モジュールにも広く適用することが可能である。
【００７８】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００７９】
本発明は、携帯型テレビ、携帯型ＤＶＤ機器、携帯電話端末、ＰＭＰ等に使用される高周波モジュールの受信感度を高める上で有用な技術である。
【図面の簡単な説明】
【００８０】
【図１】は、本発明に係る高周波モジュール（ワンセグチューナモジュール）の概略構成を示すブロック図である。
【図２】は、ワンセグチューナモジュール１の第１実施形態を示す回路図である。
【図３】は、ワンセグチューナモジュール１の第２実施形態を示す回路図である。
【図４】は、ワンセグチューナモジュール１の第３実施形態を示す回路図である。
【図５】は、ワンセグチューナモジュール１の第４実施形態を示す回路図である。
【図６】は、ワンセグチューナモジュール１の第５実施形態を示す回路図である。
【図７】は、ワンセグチューナモジュール１の第６実施形態を示す回路図である。
【図８】は、ワンセグチューナモジュール１の第７実施形態を示す回路図である。
【図９】は、ワンセグチューナモジュール１の第８実施形態を示す回路図である。
【符号の説明】
【００８１】
１ 高周波モジュール（ワンセグチューナモジュール）
２ アンテナ
１０ ＵＨＦフィルタ
２０ 高周波信号処理ＩＣ（ＲＦ＿ＩＣ）
２０１ 高周波信号用の可変利得アンプ回路（ＲＦ＿ＶＧＡ回路）
２０２ 受信電力検波回路
２０３、２０３ａ、２０３ｂ ミキサ回路
２０４ ＰＬＬ回路
２０５ フィルタ回路
２０５ａ ポリフェーズフィルタ
２０５ｂ ＩＦフィルタ
２０６ａ、２０６ｂ 局部発振信号発生回路（ＶＣＯ）
２０７ スイッチ
２０８ 分周器
２０９ａ、２０９ｂ バッファ
２１０ 中間周波数信号用の可変利得アンプ回路（ＩＦ＿ＶＧＡ回路）
３０ ＯＦＤＭ復調ＩＣ
Ｒ１ａ〜Ｒ４ａ、Ｒ１ｂ〜Ｒ４ｂ 抵抗素子
Ｌ１ａ〜Ｌ４ａ、Ｌ１ｂ〜Ｌ４ｂ、Ｌ３、Ｌ５ インダクタンス素子（コイル）
ＣＢ１ａ、ＣＢ１ｂ チップビーズ
Ｃ１ａ〜Ｃ７ａ、Ｃ１ｂ〜Ｃ７ｂ コンデンサ素子
【技術分野】
【０００１】
本発明は、携帯型テレビ、携帯型ＤＶＤ［Digital Versatile Disc］機器、携帯電話端末、ＰＭＰ［Portable Multimedia Player］等に使用される高周波モジュール、並びに、それを内蔵する携帯電話端末、及び、モバイル用途の電子機器に関するものである。
【背景技術】
【０００２】
従来の高周波モジュール（例えば、ワンセグチューナモジュール）の多くは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成り、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間は、何ら素子を介することなく直接的に接続されるか、或いは、直流阻止用のコンデンサのみを介して接続されていた。
【０００３】
なお、上記に関連する従来技術の一例としては、本願出願人による特許文献１を挙げることができる。
【特許文献１】特開２００７−１７４３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、携帯型テレビ、携帯型ＤＶＤ機器、携帯電話端末、ＰＭＰ等に使用される高周波モジュールにとって重要な性能の１つに省電力が挙げられる。セットの電池寿命は、当然長い方が良く、高周波モジュールを含む部品の全てが性能の限界まで省電力を施す設定となっている。
【０００５】
従来の高周波モジュールに於いても、省電力は必須項目であり、これを構成するゲイン制御可能なアンプ回路に於いても、性能限界まで電流を下げて使用する必要がある。
【０００６】
しかしながら、従来の高周波モジュールでは、先述したように、アンプ回路の出力端とその後段に接続される復調回路の入力端との間は、何ら素子を介することなく直接的に接続されるか、或いは、直流阻止用のコンデンサのみを介して接続されていたため、後段に接続される復調回路の入力インピーダンスが充分に高くなければ、アンプ回路の歪み性能が悪化するおそれがあり、一定以上の省電力化の妨げとなっていた。
【０００７】
当然、アンプ回路に大きな電流を流せば、性能問題は解決可能であるが、セットの電池寿命が問題となり、性能のトレードオフが生じていた。
【０００８】
また、復調回路の入力インピーダンスが充分に高ければ、アンプ回路に影響を及ぼすことはなく、アンプ回路の歪み性能に関して見れば、その性能劣化は生じないが、復調回路の入力インピーダンスを充分高く設計するのは、価格の面から見て問題があった。
【０００９】
なお、アンプ回路の歪み性能が悪化した場合、中間周波数信号に歪みが生じて、ノイズが多くなり（Ｃ/Ｎ［Carrier/Noise］値が悪化し）、綺麗な信号を後段の復調回路に伝送することができなくなるため、受信感度の劣化を生じていた。
【００１０】
本発明は、上記の問題点に鑑み、消費電流の増大やコストアップを招くことなく、受信感度を向上することが可能な高周波モジュール、並びに、これを用いた携帯電話端末、及び、携帯用途の電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の抵抗素子を直列に挿入した構成（第１の構成）とされている。
【００１２】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のインダクタンス素子を直列に挿入した構成（第２の構成）としてもよい。
【００１３】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のチップビーズを直列に挿入した構成（第３の構成）としてもよい。
【００１４】
なお、上記第１〜第３いずれかの構成から成る高周波モジュールは、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入した構成（第４の構成）にするとよい。
【００１５】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、対グランドに１個以上のインダクタンス素子を挿入した構成（第５の構成）としてもよい。
【００１６】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、１個以上のインダクタンス素子を挿入した構成（第６の構成）としてもよい。
【００１７】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、１個以上のインダクタンス素子を挿入した構成（第７の構成）としてもよい。
【００１８】
また、本発明に係る高周波モジュールは、局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端の間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードとの間に、１個以上のインダクタンス素子を挿入した構成（第８の構成）としてもよい。
【００１９】
また、本発明に係る携帯電話端末は、上記第１〜第８いずれかの構成から成る高周波モジュールを内蔵した構成（第９の構成）とされている。
【００２０】
また、本発明に係る携帯用途の電子機器は、上記第１〜第８いずれかの構成から成る高周波モジュールを内蔵した構成（第１０の構成）とされている。
【発明の効果】
【００２１】
本発明に係る高周波モジュール、並びに、これを用いた携帯電話端末及び電子機器であれば、消費電流の増大やコストアップを招くことなく、アンプ回路の歪み性能を改善し、受信感度を向上することが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下では、携帯型テレビ、携帯型ＤＶＤ機器、携帯電話端末、ＰＭＰ等に使用される高周波モジュールのうち、ワンセグチューナモジュールに本発明を適用した場合を例に挙げて、本発明の詳細な説明を行うことにする。
【００２３】
図１は、本発明に係る高周波モジュール（ワンセグチューナモジュール）の概略構成を示すブロック図である。
【００２４】
図１に示すワンセグチューナモジュール１は、各テレビ放送局より送信されるワンセグ放送のうち、１局を選局して希望の番組を受信させるための回路である。
【００２５】
アンテナ２で受信されたワンセグ放送信号は、アンテナ２からワンセグチューナモジュール１の高周波信号入力端子（ＲＦ＿ＩＮ）に入力され、ワンセグ放送信号の帯域であるＵＨＦ［Ultra High Frequency］帯域のみを通過させるＵＨＦフィルタ１０を介して、高周波信号処理ＩＣ２０（以下では、ＲＦ＿ＩＣ２０と呼ぶ）に内蔵された高周波信号用の可変利得アンプ回路２０１（以下では、ＲＦ＿ＶＧＡ回路２０１と呼ぶ）に入力される。
【００２６】
ＲＦ＿ＶＧＡ回路２０１は、強電力のワンセグ放送信号を受信する場合でも、ＲＦ＿ＶＧＡ回路２０１自身や後段の回路で取り扱う信号が歪まないように、ゲイン制御が可能なアンプ回路である。基本的には、ワンセグモジュール１内に搭載されている後段のＯＦＤＭ［Orthogonal Frequency Division Multiplexing］復調ＩＣ３０から出力される制御信号（ＲＦ＿ＡＧＣ電圧）によって、ＲＦ＿ＶＧＡ回路２０１は適切なゲインとなり、歪みによる受信劣化を防ぐことが可能となる。
【００２７】
なお、ＲＦ＿ＶＧＡ回路２０１には、自身で受信電力を検波する機能部（図１の受信電力検波回路２０２）を持ち合わせているものもあり、ＲＦ＿ＶＧＡ回路２０１だけで自動的にゲインを最適化するものもある。
【００２８】
ＲＦ＿ＶＧＡ回路２０１によって適切な信号レベルとなったワンセグ放送信号は、ミキサ回路２０３に入力され、後段のＯＦＤＭ復調ＩＣ３０において取り扱いが容易となる中間周波数信号（以下では、ＩＦ信号と呼ぶ）に変換される。
【００２９】
ミキサ回路２０３は、基本的にはスーパーヘテロダイン方式を使用しており、受信すべきワンセグ放送信号と、そのワンセグ放送信号の周波数よりも所定の中間周波数だけ下側（又は上側）の周波数を有する局部発振信号と、をミキサ回路２０３に入力することにより、その差成分であるＩＦ信号を出力するものである。
【００３０】
なお、上記のＩＦ信号は、ＰＬＬ［Phase Locked Loop］回路２０４（外付けの水晶やループフィルタを含む）によって常に一定の周波数に保たれ、多くは１［ＭＨｚ］以下の信号となるため、ＯＦＤＭ復調ＩＣ３０にて復調することが可能となる。
【００３１】
なお、図１では、ミキサ回路２０３として、２つのミキサ回路２０３ａ、２０３ｂを用いており、また、ミキサ回路２０３の後段に接続されるフィルタ回路２０５として、ＩＦフィルタ２０５ｂのほかに、ポリフェーズフィルタ２０５ａが追加されている。これは、スーパーヘテロダイン方式のミキサ回路では避けられないイメージ妨害を除去するための構成である。
【００３２】
ＩＦ信号を１［ＭＨｚ］以下とした場合、イメージ妨害周波数は、放送信号の受信帯域内に入ってくるため、この構成を行っていないと、受信感度が悪化し、ひどい場合には受信できなくなる。
【００３３】
また、図１では、２つの局部発振信号発生回路２０６ａ、２０６ｂをスイッチ２０７で切り替えて用いているが、これは、低域周波数用の局部発振信号発生回路２０６ａと、高域周波数用の局部発振信号発生回路２０６ｂの２つを用いて、ＵＨＦ帯域の全帯域をカバーしているためである。
【００３４】
また、図１では、分周器２０８を用いて局部発振信号を分周しているが、これは、位相雑音性能改善のために、局部発振信号発生回路２０６ａ、２０６ｂにおいて、局部発振信号を本来必要な周波数の２倍の周波数で発振させているため、ミキサ回路２０３への入力に際しては、局部発振信号発生回路２０６ａ、２０６ｂで生成された局部発振信号の周波数を半分に分周する必要があるためである。なお、分周器２０８で生成される信号は、バッファ２０９ａ、２０９ｂを介して、ミキサ回路２０３ａ、２０３ｂに入力される。
【００３５】
一方、ミキサ回路２０３から出力されたＩＦ信号は、フィルタ回路２０５（図１の例では、ポリフェーズフィルタ２０５ａとＩＦフィルタ２０５ｂ）を介して、ＩＦ信号用の可変利得アンプ回路２１０（以下では、ＩＦ＿ＶＧＡ回路２１０と呼ぶ）に入力される。
【００３６】
上記したフィルタ回路２０５の役目は、ＩＦ信号以外の不要な周波数成分（ノイズ）を除去するものであり、後段のＩＦ＿ＶＧＡ回路２１０などで不要なノイズを増幅させないようにしている。
【００３７】
また、ＩＦ＿ＶＧＡ回路２１０は、ゲイン制御が可能なアンプ回路であり、基本的にはワンセグチューナモジュール１内に搭載されている後段のＯＦＤＭ復調ＩＣ３０から出力される制御信号（ＩＦ＿ＡＧＣ電圧）によって、ＩＦ＿ＶＧＡ回路２１０は適切なゲインとなり、ＯＦＤＭ復調ＩＣ３０での復調動作において、一番良い復調性能が得られるように動作する。
【００３８】
なお、ワンセグチューナモジュールの多くは、図１に示すように、ＲＦ＿ＩＣ２０とＯＦＤＭ復調ＩＣ３０、及び、その周辺回路によって構成されるが、ＲＦ＿ＩＣ２０部分については、前述のＲＦ＿ＶＧＡ回路２０１からＩＦ＿ＶＧＡ回路２１０までの機能を含むものが多い。
【００３９】
また、ＯＦＤＭ復調ＩＣ３０は、ＲＦ＿ＩＣ２０から出力されたＩＦ信号をＯＦＤＭ復調する回路である。
【００４０】
このＯＦＤＭ復調ＩＣ３０から出力されるＴＳ出力信号（ＳＢＹＴＥ、ＶＡＬＩＤ、ＥＲＲＯＲ、ＳＲＣＫ、ＳＲＤＴ）は、ワンセグチューナモジュール１の後段に接続されるバックエンドＩＣ（デジタル復号回路）において、映像信号、音声信号、データとして復号され、液晶パネルモジュールなどに出力すれば映像やデータ情報が見えるし、スピーカなどに出力すれば音声が聞こえることになる。
【００４１】
なお、最近では、パーソナルコンピュータなどでソフトウエア的にデジタル復号が行われる場合もあり、バックエンドＩＣを要することなく、映像や音声を視聴することも可能である。
【００４２】
このように、ワンセグチューナモジュール１は、これらの機能を１つのパッケージに集約し、Ｉ2Ｃバスなどを介した通信によって、セット側のホストＩＣやパーソナルコンピュータから制御することのできる高周波モジュールである。
【００４３】
次に、ワンセグチューナモジュール１の特徴的構成について、詳細な説明を行う。
【００４４】
図２は、ワンセグチューナモジュール１の第１実施形態を示す回路図である。
【００４５】
本図に示すように、第１実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上の抵抗素子（図２では、抵抗Ｒ１ａ、Ｒ１ｂ）を直列に挿入した構成とされている。
【００４６】
このように抵抗Ｒ１ａ、Ｒ１ｂを挿入することにより、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００４７】
なお、抵抗Ｒ１ａ、Ｒ１ｂの抵抗値は、実験上１００［Ω］程度が望ましいが、ＯＦＤＭ復調ＩＣ３０の入力インピーダンスが１００［Ω］程度と低い場合であっても、抵抗Ｒ１ａ、Ｒ１ｂの挿入により、ＯＦＤＭ復調ＩＣ３０の見かけ上の入力インピーダンスは、３００［Ω］程度まで高められる。
【００４８】
従って、消費電流の増大やコストアップを招くことなく、ＩＦ＿ＶＧＡ回路２１０に対する後段からの影響を軽減することができるので、ＩＦ＿ＶＧＡ回路２１０の歪み性能を改善することができ、また、ＩＦ＿ＶＧＡ回路２１０の回路電流を下げたとしても、その歪み性能を維持することが可能となる。
【００４９】
なお、抵抗Ｒ１ａ、Ｒ１ｂの抵抗値を上げるほど、ＩＦ＿ＶＧＡ回路２１０の歪み性能を改善することが可能である。ただし、抵抗値Ｒ１ａ、Ｒ１ｂの抵抗値を上げると、それだけ信号は減衰するため、上限は実験上、１［ｋΩ］程度までである。
【００５０】
また、抵抗Ｒ１ａ、Ｒ１ｂを挿入したことにより、ＩＦ＿ＶＧＡ回路２１０の出力バイアス電位と、ＯＦＤＭ復調ＩＣ３０の入力バイアス電位との間に、何らかの理由でずれが生じた場合であっても、抵抗Ｒ１ａ、Ｒ１ｂで上記のずれを吸収することができるので、バイアスずれによる性能悪化を防ぐことも可能となる。
【００５１】
図３は、ワンセグチューナモジュール１の第２実施形態を示す回路図である。
【００５２】
本図に示すように、第２実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上のインダクタンス素子（図３では、コイルＬ１ａ、Ｌ１ｂ）を直列に挿入した構成とされている。
【００５３】
このようにコイルＬ１ａ、Ｌ１ｂを挿入したことにより、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００５４】
また、抵抗素子を挿入した第１実施形態と異なり、インダクタンス素子を挿入した第２実施形態では、ＯＦＤＭ復調ＩＣ３０の入力容量（不図示）と、挿入されたインダクタンス素子によって、ＬＰＦ（ローパスフィルタ）が構成される。そのため、ＩＦ＿ＶＧＡ回路２１０の歪みの中でも、特に高調波成分を減少させることができ、抵抗素子を挿入した第１実施形態に近い効果を得ることが可能となる。
【００５５】
図４は、ワンセグチューナモジュール１の第３実施形態を示す回路図である。
【００５６】
本図に示すように、第３実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上のチップビーズ（図４では、チップビーズＣＢ１ａ、ＣＢ１ｂ）を直列に挿入した構成とされている。
【００５７】
このようにチップビーズＣＢ１ａ、ＣＢ１ｂを挿入したことにより、第１、第２実施形態と同様、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００５８】
また、インダクタンス素子を挿入した第２実施形態と異なり、チップビーズを挿入した第３実施形態であれば、ＯＦＤＭ復調ＩＣ３０の入力容量に関わらず、単体でＬＰＦを構成することが可能となるため、バラツキも少なく、安定して本発明の効果を得ることが可能となる。
【００５９】
図５は、ワンセグチューナモジュール１の第４実施形態を示す回路図である。
【００６０】
本図に示すように、第４実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上の抵抗素子（図５では、抵抗Ｒ２ａ、Ｒ２ｂ）と、少なくとも１個以上の直流阻止用のコンデンサ素子（図５では、コンデンサＣ１ａ、Ｃ１ｂ）と、を直列に挿入した構成とされている。なお、抵抗素子に代えて、第２実施形態や第３実施形態で示したように、インダクタンス素子やチップビーズを挿入しても構わない。
【００６１】
このように抵抗Ｒ２ａ、Ｒ２ｂ（或いは、インダクタンス素子、チップビーズ）を挿入したことにより、第１実施形態と同様、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００６２】
なお、追加のコンデンサＣ１ａ、Ｃ１ｂを挿入したことにより、バイアスずれによる性能悪化を防ぐことはできなくなるが、ＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高める効果は、第１〜第３実施形態と同様に期待することができる。
【００６３】
第４実施形態の構成は、ＩＦ＿ＶＧＡ回路２１０の出力バイアス電位と、ＯＦＤＭ復調ＩＣ３０の入力バイアス電位が十分離れている場合に使用することが望ましい。
【００６４】
図６は、ワンセグチューナモジュール１の第５実施形態を示す回路図である。
【００６５】
本図に示すように、第５実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図６では、コンデンサＣ２ａ、Ｃ２ｂ、Ｃ３ａ、Ｃ３ｂ）を直列に挿入するとともに、対グランドに１個以上のインダクタンス素子（図６では、コイルＬ２ａ、Ｌ２ｂ）を挿入した構成とされている。
【００６６】
このような構成とすることにより、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１と、挿入されたコイルＬ２ａ、Ｌ２ｂがＩＦ信号の周波数で同調することにより、その間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００６７】
図７は、ワンセグチューナモジュール１の第６実施形態を示す回路図である。
【００６８】
本図に示すように、第６実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の差動出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図７では、コンデンサＣ４ａ、Ｃ４ｂ、Ｃ５ａ、Ｃ５ｂ）を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、１個以上のインダクタンス素子（図７では、コイルＬ３）を挿入した構成とされている。
【００６９】
このように、インダクタンス素子をＩＦ信号の差動信号経路間に挿入することにより、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２と、挿入されたコイルＬ３がＩＦ信号の周波数で同調することにより、差動信号経路間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００７０】
図８は、ワンセグチューナモジュール１の第７実施形態を示す回路図である。
【００７１】
本図に示すように、第７実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の差動出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図８では、コンデンサＣ６ａ、Ｃ６ｂ）と、少なくとも１個以上の抵抗素子（図８では、抵抗Ｒ３ａ、Ｒ３ｂ）を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、１個以上のインダクタンス素子（図８では、コイルＬ４ａ、Ｌ４ｂ）を挿入した構成とされている。
【００７２】
このような構成とすることにより、第５実施形態と同様、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１と、挿入されたコイルＬ４ａ、Ｌ４ｂがＩＦ信号の周波数で同調することにより、その間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の入力回路に寄生している寄生容量Ｃｐｓ１をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００７３】
また、抵抗Ｒ３ａ、Ｒ３ｂを挿入することにより、第１実施形態と同様、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上さらに高めることが可能となる。
【００７４】
図９は、ワンセグチューナモジュール１の第８実施形態を示す回路図である。
【００７５】
本図に示すように、第８実施形態のワンセグチューナモジュール１は、ＩＦ＿ＶＧＡ回路２１０の差動出力端とその後段に接続されるＯＦＤＭ復調ＩＣ３０の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子（図９では、コンデンサＣ７ａ、Ｃ７ｂ）と、少なくとも１個以上の抵抗素子（図９では、抵抗Ｒ４ａ、Ｒ４ｂ）とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードの間に、１個以上のインダクタンス素子（図９では、コイルＬ５）を挿入した構成とされている。
【００７６】
このように、インダクタンス素子をＩＦ信号の差動信号経路間に挿入することにより、第６実施形態と同様、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２と、挿入されたコイルＬ５がＩＦ信号の周波数で同調することにより、差動信号経路間のインピーダンスが理論上無限大となる。つまり、ＯＦＤＭ復調ＩＣ３０の差動入力回路に寄生している寄生容量Ｃｐｓ２をキャンセルすることが可能となり、ＩＦ＿ＶＧＡ回路２１０から見たＯＦＤＭ復調ＩＣ３０の入力インピーダンスを見かけ上高めることが可能となる。
【００７７】
なお、上記の実施形態では、ワンセグチューナモジュールに本発明を適用した場合を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の高周波モジュールにも広く適用することが可能である。
【００７８】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【産業上の利用可能性】
【００７９】
本発明は、携帯型テレビ、携帯型ＤＶＤ機器、携帯電話端末、ＰＭＰ等に使用される高周波モジュールの受信感度を高める上で有用な技術である。
【図面の簡単な説明】
【００８０】
【図１】は、本発明に係る高周波モジュール（ワンセグチューナモジュール）の概略構成を示すブロック図である。
【図２】は、ワンセグチューナモジュール１の第１実施形態を示す回路図である。
【図３】は、ワンセグチューナモジュール１の第２実施形態を示す回路図である。
【図４】は、ワンセグチューナモジュール１の第３実施形態を示す回路図である。
【図５】は、ワンセグチューナモジュール１の第４実施形態を示す回路図である。
【図６】は、ワンセグチューナモジュール１の第５実施形態を示す回路図である。
【図７】は、ワンセグチューナモジュール１の第６実施形態を示す回路図である。
【図８】は、ワンセグチューナモジュール１の第７実施形態を示す回路図である。
【図９】は、ワンセグチューナモジュール１の第８実施形態を示す回路図である。
【符号の説明】
【００８１】
１ 高周波モジュール（ワンセグチューナモジュール）
２ アンテナ
１０ ＵＨＦフィルタ
２０ 高周波信号処理ＩＣ（ＲＦ＿ＩＣ）
２０１ 高周波信号用の可変利得アンプ回路（ＲＦ＿ＶＧＡ回路）
２０２ 受信電力検波回路
２０３、２０３ａ、２０３ｂ ミキサ回路
２０４ ＰＬＬ回路
２０５ フィルタ回路
２０５ａ ポリフェーズフィルタ
２０５ｂ ＩＦフィルタ
２０６ａ、２０６ｂ 局部発振信号発生回路（ＶＣＯ）
２０７ スイッチ
２０８ 分周器
２０９ａ、２０９ｂ バッファ
２１０ 中間周波数信号用の可変利得アンプ回路（ＩＦ＿ＶＧＡ回路）
３０ ＯＦＤＭ復調ＩＣ
Ｒ１ａ〜Ｒ４ａ、Ｒ１ｂ〜Ｒ４ｂ 抵抗素子
Ｌ１ａ〜Ｌ４ａ、Ｌ１ｂ〜Ｌ４ｂ、Ｌ３、Ｌ５ インダクタンス素子（コイル）
ＣＢ１ａ、ＣＢ１ｂ チップビーズ
Ｃ１ａ〜Ｃ７ａ、Ｃ１ｂ〜Ｃ７ｂ コンデンサ素子
【特許請求の範囲】
【請求項１】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の抵抗素子を直列に挿入したことを特徴とする高周波モジュール。
【請求項２】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のインダクタンス素子を直列に挿入したことを特徴とする高周波モジュール。
【請求項３】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のチップビーズを直列に挿入したことを特徴とする高周波モジュール。
【請求項４】
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入したことを特徴とする請求項１〜３のいずれかに記載の高周波モジュール。
【請求項５】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、対グランドに１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項６】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項７】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項８】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードとの間に、１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項９】
請求項１〜８のいずれかに記載の高周波モジュールを内蔵した携帯電話端末。
【請求項１０】
請求項１〜８のいずれかに記載の高周波モジュールを内蔵した携帯用途の電子機器。
【請求項１】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の抵抗素子を直列に挿入したことを特徴とする高周波モジュール。
【請求項２】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のインダクタンス素子を直列に挿入したことを特徴とする高周波モジュール。
【請求項３】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上のチップビーズを直列に挿入したことを特徴とする高周波モジュール。
【請求項４】
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入したことを特徴とする請求項１〜３のいずれかに記載の高周波モジュール。
【請求項５】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の出力端とその後段に接続される復調回路の入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、対グランドに１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項６】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子を直列に挿入するとともに、正相の差動信号経路と逆相の差動信号経路との間に、１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項７】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子を直列に挿入するとともに、両素子の接続ノードとグランドとの間に、１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項８】
局部発振信号と受信信号を混合することで周波数変換を行うミキサ回路と、前記ミキサ回路の出力信号から不要周波数成分を除去するフィルタ回路と、前記フィルタ回路の出力信号を増幅して差動出力するゲイン制御可能なアンプ回路と、を有して成る高周波モジュールにおいて、
前記アンプ回路の差動出力端とその後段に接続される復調回路の差動入力端との間に、少なくとも１個以上の直流阻止用のコンデンサ素子と、少なくとも１個以上の抵抗素子とを直列に挿入するとともに、正相の差動信号経路に挿入された両素子の接続ノードと、逆相の差動信号経路に挿入された両素子の接続ノードとの間に、１個以上のインダクタンス素子を挿入したことを特徴とする高周波モジュール。
【請求項９】
請求項１〜８のいずれかに記載の高周波モジュールを内蔵した携帯電話端末。
【請求項１０】
請求項１〜８のいずれかに記載の高周波モジュールを内蔵した携帯用途の電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００９−６０２１５（Ｐ２００９−６０２１５Ａ）
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願番号】特願２００７−２２３７８５（Ｐ２００７−２２３７８５）
【出願日】平成１９年８月３０日（２００７．８．３０）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２１年３月１９日（２００９．３．１９）
【国際特許分類】
【出願日】平成１９年８月３０日（２００７．８．３０）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]