レーザによりパターン化された基板上に金属を無電解メッキする方法。基板上に熱画像形成層および触媒層がともに被着される。レーザ・ビームで露光すると、熱画像形成層において十分なレベルの放射が熱に変換され、それによって、隣接する触媒層の露光領域が不活性になる。次いで、レーザによりパターン化された基板を反応溶液に暴露し、それによって、触媒層の非露光領域上で金属被膜の成長が開始される。
（もっと読む）

本発明は、基板１１０、基板上に形成されているゲート電極１２４、基板及びゲート電極を覆っているゲート絶縁膜１４０、ゲート絶縁膜上に形成されているソース電極１７３及びドレイン電極１７５、ゲート絶縁膜、ソース電極、及びドレイン電極上に形成されている半導体層１５０、半導体層、ソース電極、ドレイン電極及びゲート絶縁膜を覆っている保護膜１８０を含み、ゲート絶縁膜及び保護膜はパリレンからなる薄膜トランジスタ表示板を提供する。
（もっと読む）

フィン（２０５）を形成するステップと、このフィン（２０５）の第１端部に隣接するソース領域（２１０）、フィン（２０５）の第２端部に隣接するドレイン領域（２１５）を形成するステップとを含む、フィン電界効果トランジスタを形成する方法である。この方法は、フィン（２０５）上にダミーゲート（５０５）を形成するステップと、このダミーゲート（５０５）の周りに絶縁層（６０５）を形成するステップをさらに含んでいる。この方法はまた、絶縁層（６０５）中にトレンチ（７０５）を形成するように、ダミーゲート（５０５）を除去するステップと、トレンチ（７０５）中に金属ゲート（９０５）を形成するステップと、を含んでいる。
（もっと読む）

フィン（２０５）を形成するステップと、このフィン（２０５）の一端上にソース領域（２１０）、このフィン（２０５）の他端上にドレイン領域（２１５）を形成するステップとを含む、フィン電界効果トランジスタを形成する方法である。この方法は、フィン（２０５）上に、第１パターンで、第１半導体材料のダミーゲート（５０５）を形成するステップと、このダミーゲート（５０５）の周りに絶縁層（６０５）を形成するステップをさらに含んでいる。この方法はまた、第１パターンに対応する絶縁層（６０５）中にトレンチ（７０５）を残すように、第１半導体材料を除去するステップと、トレンチ（７０５）内に露出したフィン（２０５）の部分を細型化するするステップと、トレンチ（７０５）内に金属ゲート（１００５）を形成するステップと、を含んでいる。
（もっと読む）

【課題】 チャネル移動度の向上を利用して性能を改善した半導体デバイス構造およびその製造方法を提供する。
【解決手段】 半導体デバイス構造を製造する方法であって、基板を設けるステップと、基板上に電極を設けるステップと、電極内に開口を有するくぼみを形成するステップと、くぼみ内に細粒半導体材料を配置するステップと、開口を覆ってくぼみ内に細粒半導体材料を閉じこめるステップと、上述のステップの結果として得られる構造をアニーリングするステップと、
を含む。 （もっと読む）

基板上のフィン領域、ソース領域、およびドレイン領域をパターン化するステップと、フィン領域中にフィン（３１０）を形成するステップと、フィン領域中にマスク（３２０）を形成するステップと、を含む、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）（２００）を形成する方法である。この方法は、ＭＯＳＦＥＴのチャネル領域（３３０）を露出するように、マスク（３２０）をエッチングするステップと、チャネル領域（３３０）中のフィン（３１０）の幅を薄くするようにフィン（３１０）をエッチングするステップと、フィン（３１０）上にゲートを形成するステップと、ゲート、ソース領域およびドレイン領域に対するコンタクトを形成するステップと、をさらに含む。
（もっと読む）

【課題】
本発明は、少なくとも一つの電気的コンポーネントを有するフィルムと、そのようなフィルムの生産プロセスと、に関するものである。
【解決手段】
放射架橋性接着剤を備えた接着剤層はベースフィルム（６１）に塗布される。接着剤層はベースフィルムへパターン形状に塗布され、及び／または、接着剤層がパターン形状に構造化して硬化するようにパターン形状に放射線照射される。キャリアフィルムと電気的機能層とを備えたトランスファーフィルム（４１）が接着剤層に塗布される。キャリアフィルム（４１）は、ベースフィルム、接着剤層、及び電気的機能層を含むフィルム体から剥がされ、そこではパターン形状に構造化された第一領域では電気的機能層はベースフィルム（６１）に残り、パターン形状に構造化された第二領域では電気的機能層は前記キャリアフィルム（４５）に残り、ベースフィルム（６１）からキャリアフィルムとともに取り除かれる。

（もっと読む）

マスクなし中規模材料デポジション（Maskless Mesoscale Material Deposition, M³D^TM）処理のための方法および装置が開示され、これはエアロゾルを作るのに好ましくは超音波トランスデューサまたは圧縮空気噴霧器（２２）を用い、このエアロゾルは流入口（２０）を経由してフローヘッド（１２）に入り、その際に随意的に、ガス量を低減するため事実上のインパクタ（２４）ならびに溶剤を除去するまたは粘度を調整するためヒータアセンブリ（１８）の両方を、あるいはそのいずれかを経由するようにしてもよい。機械的シャッター（２８）のついた材料シャッターアセンブリ（２６）が好ましくはフローヘッドの出口についており、鞘状のガスが流入口（１８）を通って入り、エアロゾルがフローヘッドから出る前にそれを囲む。熱に弱いターゲットの上のエアロゾルデポジット材料は好ましくはレーザモジュール（１０）からのビームで処理し、これによってそのターゲットを損傷閾値以上に加熱することなく、たとえば化学分解、焼結、重合などにより希望の状態を得るためにデポジットした材料を加熱する。１ミクロンの線幅の形状をデポジットすることができる。 （もっと読む）

この発明は、基板と半導体本体（１）とを有する半導体装置（１０）に関し、半導体本体（１）がソース（２）及びドレイン（３）を有する第一のＦＥＴ（３）を備え、ソース（２）及びドレイン（３）は、金属シリサイドを含む接続領域（２Ｂ，３Ｂ）が設けられ、そして、ゲート（６）下部のチャネル領域（４）と境界を成し且つソース（２）及びドレイン（３）より厚みが薄く且つドーピング濃度が低いソース及びドレイン領域拡張部（２Ａ，３Ａ）に接続されている。ソース（２）及びドレイン（３）とソース及びドレイン領域拡張部（２Ａ，３Ａ）とは、第一の導電型で且つ厚み及びドーピング濃度がソース（２）及びドレイン（３）とソース及びドレイン領域拡張部（２Ａ，３Ａ）との間の中間領域（２Ｃ，３Ｃ）により互いに接続されている。このようにして、接続領域（２Ｂ，３Ｂ）と基板と間にリーク電流並びに短絡が起きるのが抑制され、一方で、ソース及びドレイン領域拡張部（２Ａ，３Ａ）を用いることの効果が維持される。好ましくは、中間領域（２Ｃ，３Ｃ）がゲート（６）直近のスペーサ（７）下部に位置し、好ましくは、これらは、なるべく傾けられたイオン注入により形成される。
（もっと読む）

ソース／ドレイン領域の少なくともその幅が最も大きい部分では半導体領域の幅よりも大きく、かつソース／ドレイン領域の最上部側から基体側に向かって連続的に幅が大きくなっている傾斜部を有し、該傾斜部表面にシリサイド膜が形成されていることを特徴とする半導体装置とする。
（もっと読む）

【課題】電流の流れを調整するトランジスタデバイスの組立て方法において、更なる駆動電流を可能にし、デバイスの動作を最適化するプロセスを提供すること。
【解決手段】本発明の一実施形態における方法は、チャンネル領域に対するショットキーバリア接合位置のより良い制御を与えるために、メタルソースドレイン接触の形成に先行して等方性エッチングプロセスを利用する。このショットキーバリア１０接合の配置の制御性からの改善により、更なる駆動電流を可能にし、デバイスの動作を最適化する。 （もっと読む）

電界効果トランジスタのゲート電極などの、シリコン含有領域に、埋め込まれたニッケルシリサイド層（２６０Ａ）、続いてコバルトシリサイド層（２６１Ａ）を形成することによって、縮小されたシリコン回路構造のシート抵抗及び接触抵抗を過度に損なうことなく、デバイスを更に縮小することができるように、両シリサイドの優れた特性が組み合わせられる。
（もっと読む）

本発明はドナー基板からレシーバ基板に材料のパターンを積層によって転写する方法である。転写された材料のパターンは、積層の際にドナーとレシーバとの間に挿入されたマスクの開口によって画定される。この技法は可撓性ポリマーレシーバ基板に適合しており、可撓性表示装置用の薄膜トランジスタを作製するのに有用である。

（もっと読む）

【課題】 集積回路の製造におけるＣＭＯＳ電界効果トランジスタを製造するための改善された方法、及び、トランジスタの金属ゲートの仕事関数を制御するための改善された方法を提供すること。
【解決手段】 トランジスタのゲート電極を含むポリシリコン材料を選択的にドープするステップと、完全にシリサイド化するステップとを含む、相補型金属酸化膜半導体（ＣＭＯＳ）電界効果トランジスタを製造する方法である。一実施形態において、シリサイド化する前に、ポリシリコンがアモルファス化される。更に別の実施形態において、シリサイド化が、低い基板温度で実行される。 （もっと読む）

【課題】 高性能デバイスの金属置換ゲートのための構造および形成方法を提供する。
【解決手段】 まず、半導体基板（２４０）上に設けたエッチ・ストップ層（２５０）上に、犠牲ゲート構造（２６０）を形成する。犠牲ゲート構造（３００）の側壁上に、１対のスペーサ（４００）を設ける。次いで、犠牲ゲート構造（３００）を除去して、開口（６００）を形成する。続けて、スペーサ（４００）間の開口（６００）内に、タングステン等の金属の第１の層（７００）、窒化チタン等の拡散バリア層（８００）、およびタングステン等の金属の第２の層（９００）を含む金属ゲート（１０００）を形成する。 （もっと読む）

【課題】本発明は、高解像度構造を有する有機電子部品、特に低ソースドレーン間の距離を有する有機電界効果トランジスタ（OFET）及びその生産方法に関する。
【解決手段】有機電子部品は、生産中レーザーを用いて作られた凹部及び／又は修正された区域を有し、その中には、例えば、金属の導体トラック／電極が配置される。 （もっと読む）

ｎ型電界効果トランジスタおよびｐ型電界効果トランジスタとを含む半導体装置であって、ｎ型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上｛１００｝面であり、その側面が実質上前記｛１００｝面と直交する｛１００｝面であり、ｐ型電界効果トランジスタを構成する突起状半導体領域の結晶方位は、その基板と平行な面が実質上｛１００｝面であり、その側面が実質上前記｛１００｝面と直交する｛１１０｝面である、という条件を満足する半導体装置とする。 （もっと読む）

ドレイン領域及びソース領域（２０８）を規定する前に、注入マスク（２２０）を形成することにより、ゲートドーパント密度をドレインドーパント密度及びゲートドーパント密度から効果的に分離する。さらに、注入マスク（２２０）を除去した後に、ゲート電極（２０５）の横方向寸法は、十分に確立された側壁スペーサ（２０７）技術によって規定される。その結果、フォトリソグラフィ及び異方性エッチングに基づく従来の方法に対してデバイスの縮小に関する優位性を提供する。
（もっと読む）

この発明は、ケイ化物（５）などの第一の層とそれに隣接する層との間に、不活性化した境界面（６ａ，６ｂ）を製作する方法に関する。この方法の間には、Ｓ、Ｓｅ、Ｔｅなどの不活性化元素を、この層構造の中に組み入れるとともに、温度処理の間に、少なくとも第一の層の隣接層との境界面において濃縮させる。こうすることによって、ショットキー障壁を低下させるとともに、遷移域の仕事関数を調節すことに成功した。例えば、ソース接点とドレイン接点の両方又は一方のショットキー障壁が低い又はそれどころか負であるショットキー障壁ＭＯＳＦＥＴとスピントランジスターの素子を開示している。
（もっと読む）

集積回路を形成するための方法（６００）は、第１半導体基板（２０２）上の半導体デバイス（３１７）表面上の誘電材（３２２）における第１深さに第１開口部（２２８）、（３３８）、（４０２）をエッチングし、第１半導体基板（２０２）表面上の誘電材（３２２）において第２深さに第２開口部（２３０）、（３４０）、（４０４）をエッチングする。第１開口部（２２８）、（３３８）、（４０２）、及び第２開口部（２３０）、（３４０）、（４０４）は、エッチングラグに起因してほぼ同時に第１及び第２深さにエッチングするためにそれぞれ異なってサイズされる。第１開口部（２２８）、（３３８）、（４０２）、及び第２開口部（２３０）、（３４０）、（４０４）は、導電材で充填される。
（もっと読む）