【課題】検査速度の低下を伴うことなく、かつ装置容積に占める信号処理部の比率を増加させることなく、データメモリのオーバーフローを回避し、ウエハ全面の検査データを取得するが可能な表面検査装置を実現する。
【解決手段】後処理手段１１１のブロック化手段３００は前処理手段からのデータを任意のデータ数で１ブロックとし１ブロックで１データを取り出す。ブロック化手段３００は状態監視手段３０２の指示でブロック化数を変更する。閾値処理手段３０１は設定閾値に従いブロック化手段３００からのデータに対し閾値を越えた場合にデータを取得しメモリ３０３へ送る。状態監視手段３０２はメモリ３０３の空容量を監視しメモリ３０３内の空き容量の減少を検知した場合ブロック化手段３００に対し、メモリ３０３がオーバーフローしないように１ブロックのデータ数を増加させる。 （もっと読む）

【課題】 弾性変形時における針圧や高周波特性を確保しつつ、耐電流性能を向上させることができる電気的接触子を提供する。
【解決手段】 コンタクトプローブ１００は、弾性変形部１とコンタクト部２とからなり、弾性変形部１が、長尺方向の力によって弾性変形する細長い板状体１０Ａ，１０Ｂと、板状体１０Ａ，１０Ｂの長尺方向と交差するワーク対向面１２ｗ上にコンタクト部２が配置され、空隙１０Ｓを介して主面を対向させた状態で板状体１０Ａ，１０Ｂの一端を互いに結合させる針先結合部１２と、板状体１０Ａ，１０Ｂの他端を互いに結合させる針元結合部１１とからなる。板状体１０Ａ，１０Ｂは、第１の導電性金属からなる応力層１０１，１０３と、第１の導電性金属よりも比抵抗が小さい第２の導電性金属からなる電導層１０２とから形成され、第１の導電性金属の機械的強度が第２の導電性金属よりも高い。 （もっと読む）

【課題】 ＣＣＤ、ＣＭＯＳセンサ等の高歩留まりが要求される製品に使用される高品質ウェーハのリーク電流の測定において、リーク源である欠陥種を簡易な方法で特定することができる半導体基板の評価方法を提供する。
【解決手段】 半導体基板をリーク電流により評価する方法であって、評価対象である半導体基板にＰＮ接合を形成し、該ＰＮ接合が形成された半導体基板の基板温度を変化させながらリーク電流を測定し、この測定結果をプロットすることによって得られる前記リーク電流の温度特性から、前記評価対象である半導体基板に含まれる欠陥種を特定する半導体基板の評価方法。 （もっと読む）

【課題】バインダ分解ガスを基板の外部に良好に放出することができ、かつ、基板表面に配置される導体配線に安定して通電することのできるウェハ検査用の配線基板が求められている。
【解決手段】上面ならびに中央領域５ａおよび周縁領域５ｂを有する下面を備えた積層体５と、積層体５の下面の周縁領域５ｂに配設された複数の入出力端子９とを具備し、積層体５が、平面透視した場合に、中央領域５ａに位置して下面に開口して複数のセラミック層３の途中まで到る穴部１９および周縁領域５ｂと重なるように内部に位置する中空部２１を備えたウェハ検査用の配線基板１とする。 （もっと読む）

【課題】自動的に処理レシピを変更することにより製造歩留を向上させることができる半導体メモリの製造方法及び製造装置を提供する。
【解決手段】計算部が、第２酸化膜厚、第１酸化膜厚、ゲート電極幅、アクティブ領域幅とを含む測定値を受け取り、半導体メモリのセル部の予測電流値を算出する工程（Ｓ３）と、プロセス処理実行部が、予測電流値が基準電流値以下であると判断されたときに第１処理レシピを選択し、予測電流値が基準電流値より大きいと判断されたときに第２処理レシピを選択し、第１及び第２処理レシピのうちの選択された処理レシピに従って浮遊ゲート電極の側壁を覆うＳＷを形成する工程（Ｓ４，Ｓ５，Ｓ６）とを有し、第２処理レシピに従って形成されたＳＷの第１方向の膜厚である第２のＳＷ膜厚が、第１処理レシピに従って形成されたＳＤの第１方向の膜厚である第１のＳＷ膜厚よりも大きい。 （もっと読む）

【課題】組み立てが簡易で、確実に機能する接続端子及び検査用治具を提供する。
【解決手段】対象点間を接続する接続治具に用いられる接続端子は、小径の導電部とそれを囲むように配置された大径の円筒形状部とを備え、大径の円筒形状部の一部にばね部が形成され、小径の導電部の先端部の先端面が、大径の円筒形状部の先端面から突出し、さらに、小径の導電部の一部が、大径の円筒形状部のばね部が形成されていない部分であってばね部よりも先端面に近い部分に接合されていて、小径の導電部の先端部の先端面が、対象点に押しあてられてばね部が収縮する際に、ばね部が小径の導電部の軸線を中心に旋回する。 （もっと読む）

【課題】ユーザそれぞれが、自身がその存在を感得しているレシピについて、他のユーザがその存在を含めた設定内容を感得できないように、そのレシピの存在自体も含めてレシピの設定内容を隠蔽しておくことができる検査装置及びその隠蔽方法を提供する。
【解決手段】ユーザそれぞれが、自身の閲覧設定画面５００上でその存在を感得しているレシピについて、他のユーザがその存在を含めた設定内容を感得できないように他のユーザを隠蔽先に含む隠蔽ＩＤ情報を生成するレシピ隠蔽情報作成機能部１１６と、ユーザそれぞれの閲覧設定画面５００を表示する際、隠蔽ＩＤ情報ファイル２４０に格納されている隠蔽ＩＤ情報に基づいて、ユーザそれぞれの閲覧設定画面５００の生成のためのレシピ表示情報を作成する表示情報作成機能部１２０とを備える。 （もっと読む）

【課題】ウエハの電気特性検査時にプローブ針の先端に付着する異物に起因する検査精度の低下を抑制する。
【解決手段】ウエハの電気特性検査工程で使用するプローブカード１５Ａは、配線基板３０と、配線基板３０に取り付けられた金属製のプローブ針固定部３１と、プローブ針固定部３１に接合された複数のプローブ針３３とを有している。プローブ針固定部３１には、冷却管２４が挿通されており、この冷却管２４内を流れる冷却液Ｃによって、プローブ針固定部３１に接合されたプローブ針３３が冷却されるようになっている。 （もっと読む）

【課題】評価用ＴＥＧにおいて、ビアエッチングによる層間膜換算におけるオーバーエッチング量を数値化する。
【解決手段】第１の層間絶縁膜１２上の、ＶＩＡ実寸測定用パターン２の形成領域には下部配線を設けずに、ＶＩＡ抵抗測定用パターン４の形成領域には下部配線１４を設け、この上に第２の層間絶縁膜１６を生成する。この第２の層間絶縁膜１６に、エッチングによりビアホール２０ａを形成した後、導電性部材を堆積させてビアＴＥＧ２０を形成する。下層に下部配線１４が配置されたビアＴＥＧ２０（２０４）のビアホール深さｂと下層に下部配線１４が配置されないビアＴＥＧ２０（２０２）のビアホール深さａとの比からオーバーエッチング率（量）を演算する。 （もっと読む）

【課題】組み立てが簡易で、確実に機能する接続端子及び検査用治具を提供する。
【解決手段】対象点間を接続する接続治具に用いられる接続端子は、小径の導電部とそれを囲むように配置された大径の円筒形状部とを備え、大径の円筒形状部の一部にばね部が形成され、小径の導電部の先端部の先端面が、大径の円筒形状部の先端面から突出し、さらに、小径の導電部の一部が、大径の円筒形状部のばね部が形成されていない部分であってばね部よりも先端面に近い部分に接合されていて、小径の導電部の先端部の先端面が、対象点に押しあてられてばね部が収縮する際に、ばね部が小径の導電部の軸線を中心に旋回する。 （もっと読む）

【課題】半導体基板の金属汚染評価をＤＬＴＳ法によってより一層高感度に行うための手段を提供する。
【解決手段】半導体試料上の半導体接合に対して空乏層を形成するための逆方向電圧Ｖ_Rと該空乏層にキャリアを捕獲するための弱電圧Ｖ₁とを交互かつ周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第一のＤＬＴＳスペクトルを得て、又上記半導体接合に対して、上記Ｖ_Rを周期的に印加することで発生するＤＬＴＳ信号を温度を変化させながら測定し第二のＤＬＴＳスペクトルを得て、第二のＤＬＴＳスペクトル、または第二のＤＬＴＳスペクトルを直線ないし曲線近似して得られたスペクトルを補正用スペクトルとして、該補正用スペクトルと前記第一のＤＬＴＳスペクトルとの差分スペクトルを得る。前記差分スペクトルを評価用ＤＬＴＳスペクトルとして用いる。 （もっと読む）

【課題】測定針の位置を正確に認識して測定針を正確に半導体装置の電極パッドに接触させることができる半導体検査装置を提供すること。
【解決手段】検査ボード２と、前記検査ボード２に接続された測定針３と、前記測定針３の先端部側を、測定対象の半導体装置１２に対して垂直となるように規制する規制板４と、前記測定針３の先端部の位置を光学的に検出し、前記測定対象の半導体装置１２を所定の検査位置に移動させることができるステージ１１とを備え、前記規制板４の前記ステージ１１に対向する面に、前記測定針３の先端部の位置を示す指標６が配置されている。 （もっと読む）

【課題】ショートやリークの発生の防止、および円滑なプロービングを実現する。
【解決手段】第１挿通孔３１ａが形成された第１支持部３１および第２挿通孔３２ａが形成された第２支持部３２を有する本体部１１と、先端部２１および基端部２２が第１挿通孔３１ａおよび第２挿通孔３２ａにそれぞれ挿通された状態で本体部１１によって支持されて中央部２３がプロービング時に湾曲可能に構成されると共に中央部２３の直径が第１挿通孔３１ａの直径よりも大径となる厚みで中央部２３の周面に第１絶縁層２４が形成されたプローブピン１２とを備え、プローブピン１２における先端部２１の表面の一部であって回路基板１００の端子１０１に接触する部位を除く予め決め規定された先端領域Ａには、先端領域Ａの直径が第１挿通孔３１ａの直径よりも小径となる厚みで第２絶縁層２５が形成されている。 （もっと読む）

【課題】プローブとプローブ支持基板との絶縁性を十分に確保すると共に経時的に安定化させることができるプローブ支持基板の製造方法を提供する。
【解決手段】本発明のプローブ支持基板１０は、プローブ支持基板１０は、複数の金属薄板１１と第１、第２の金属薄板１３、１４が積層され且つ互いに接合された積層体と、積層体の上面に形成されて複数のプローブ２０を積層体から電気的に絶縁する絶縁被膜１６と、を備え、複数の金属薄板１１、１３、１４のうちの第２の金属薄板１３には、プローブ２０のリード部２０Ｃを摺動可能に支持し且つプローブ２０の支持位置を決める位置決め孔１７Ａを有する絶縁性の支持薄板１７が複数個所で一体化して形成されており、且つ、これらの支持薄板１７がその両面に配置された第１、第３の金属薄板１１、１４によって挟持されていると共に位置決め孔１７Ａが貫通孔１０Ａ内に位置している。 （もっと読む）

【課題】 搭載されるウエハに対して温度分布を均一にすることができ、かつ剛性に優れたウエハ加熱用ヒータを提供する。
【解決手段】 ウエハを載置する載置面１ａを備えたウエハ載置台１と、ウエハ載置台１を加熱する発熱体２とを有するウエハ加熱用ヒータ１０であって、ウエハ載置台１は、熱伝導率が２５０Ｗ／ｍＫ以上、ヤング率が２００ＧＰａ以上の金属−セラミックス複合体からなる。この金属−セラミックス複合体は、Ｍｇ又はＭｇ合金からなる金属と、ＳｉＣからなるセラミックスとの複合体であることが好ましい。 （もっと読む）

【課題】欠陥検査工程における未検査を抑制すること。
【解決手段】ウエハを保持するステージ１２と、前記ステージに保持されたウエハのアライメントを行なうアライメント部３２と、アライメントされた前記ウエハ表面の欠陥を検査する検査部３４と、前記アライメント部が前記アライメントを開始してから前記欠陥の検査が終了するまでの時間である検査時間が所定時間より短い場合、前記アライメント部に前記アライメントを再度行なわせ、前記検査部に前記欠陥を再度検査させる制御部３６と、を具備する欠陥検査装置。 （もっと読む）

【課題】接合ウェーハを破壊することなく、接合界面に間隙が生じていない場合であっても、局所的な接合部の接合強度を検査することができる検査装置を提供する。
【解決手段】ウェーハ接合強度検査装置１００は、接合ウェーハ２００を保持する試料ステージ１６０と、テラヘルツ波を発生するテラヘルツ波発生器１５１と、接合ウェーハ２００を透過又は反射したテラヘルツ波を検出するテラヘルツ波検出器１５７と、テラヘルツ波検出器１５７によって検出したテラヘルツ波より接合ウェーハ２００のＴＨｚ波特性を演算する演算部と、を有する。演算部は、予め求めた基準試料のＴＨｚ波特性と接合強度の間の関係から、検査対象の接合ウェーハのＴＨｚ波特性に対応する接合強度を演算する。 （もっと読む）

【課題】ＬＳＩ素子や、ＬＥＤ素子およびレーザ素子などの発光素子などの検査および処理対象のデバイスに対して検査するＥＳＤ耐性試験の結果や通常動作試験の結果、不良デバイスを正常な絶縁状態に回復させるリペア装置およびリペア方法を提供する。
【解決手段】高電圧電源２により充電される複数の高圧コンデンサ７からの各電荷ストレスを複数のデバイス６にそれぞれ一括して同時に印加する電圧印加手段および電流供給手段としての電圧印加および電流供給回路２０と、高電圧電源２から電流を電圧印加および電流供給回路２０により電荷ストレス印加後の複数のデバイス６に供給した状態で、当該複数のデバイス６がリーク欠陥デバイスであるかどうかを自動判定する判定手段とを有し不良と判定された場合、規定回数に達するまで、ＥＳＤ耐性試験のフローを繰り返す。 （もっと読む）

【課題】製造コストの高騰、および故障の発生を抑えつつ小形化を実現する。
【解決手段】複数のプローブ１２と、各プローブ１２を保持する保持部１１とを備え、保持部１１は、挿通孔１１ｃを有する板状体で構成され、プローブ１２は、先端部２１ｃが保持部１１の下面１１ａから突出するように挿通孔１１ｃに挿通された被覆導線２１で構成されると共に、挿通孔１１ｃの中心軸Ａに沿って移動可能でかつ他の被覆導線２１に対して絶縁された状態で挿通孔１１ｃに充填された弾性材料１３を介して保持部１１に保持されている。 （もっと読む）

【課題】プローブの支持孔を所望の位置に高精度に形成することができるプローブ支持基板の製造方法を提供する。
【解決手段】本発明のプローブ支持基板の製造方法では、第１の金属薄板１１にプローブ２０より大径の孔１１Ａを複数のプローブ２０の配列パターンに即して複数形成し、複数の大径孔１１Ａの互いに対応する大径孔１１Ａ同士をそれぞれ位置合わせして第１の金属薄板１１を複数枚積層して第１の積層体１２を得る。次いで、第１の積層体１２の主面に第２の金属薄板１３を積層して第２の積層体１４を得た後、第２の積層体１４を加熱、加圧して複数の第１の金属薄板１１と第２の金属薄板１３をそれぞれ互いに接合し、複数のプローブ２０の位置決め孔１３Ａを、複数の大径孔１１Ａに対応させてプローブ２０の外径に即した大きさで第２の金属薄板１３に形成する。 （もっと読む）