【課題】高抵抗・高精度の抵抗素子からなる抵抗回路を提供する。
【解決手段】５００Å以下に薄膜化した薄膜材料からなる抵抗素子の上にシリコン窒化膜などの絶縁膜を形成する。この窒化膜により抵抗素子に対するコンタクトホールの突き抜けを防止する。 （もっと読む）

【課題】半導体装置を構成する配線の信頼性向上を図る。
【解決手段】テトラメチルシランガスの流量を通常条件よりも下げて形成したＳｉＣＮ膜ＳＣＮ１（４ＭＳ↓）と、このＳｉＣＮ膜ＳＣＮ１（４ＭＳ↓）上に形成され、通常のテトラメチルシランガスの流量で形成したＳｉＣＮ膜ＳＣＮ２と、このＳｉＣＮ膜ＳＣＮ２上に形成されたＳｉＣＯ膜ＳＣＯからバリア絶縁膜を構成する。これにより、耐透水性の向上と低誘電率化をバランス良く実現することができる。 （もっと読む）

【課題】絶縁層が積層された導電層に該絶縁層を貫通するカーボンナノチューブが接続される配線構造にて電気的特性を向上することのできる配線形成方法、及び該方法を用いる配線形成装置を提供する。
【解決手段】
下部配線層３２に積層された絶縁層３４を貫通するホール３５に、その内表面の全体が含まれるように触媒層３６，３７を形成した後、ホール３５の内部にシースＳｈが形成され、且つホール３５の内壁面３５ａに対するシースの厚さがホール３５の底壁面３５ｂに対するシースＳｈの厚さよりも小さくなるようにプラズマを生成する。そして、ホール３５の内壁面３５ａに形成された触媒層３６，３７をプラズマ中のスパッタ粒子Ｓｐによって除去した後、ホール３５の底壁面３５ｂに残された触媒層３６，３７を用いて該底壁面３５ｂからカーボンナノチューブ３８を形成する。 （もっと読む）

【課題】本発明は、銅合金配線とビアとの接続面に、窒素を含むバリヤメタル膜が形成されている構造を有する半導体装置であって、銅合金配線とビアとの間における電気抵抗の上昇を抑制することができる半導体装置等を提供する。
【解決手段】本発明に係る半導体装置では、第一の層間絶縁膜内に配設されており、主成分であるＣｕにＡｌを添加した第一の銅合金配線と、第一の層間絶縁膜上に形成される第二の層間絶縁膜と、第二の層間絶縁膜内に配設されており、主成分であるＣｕにＡｌを添加した第二の銅合金配線とを、備えている。そして、第二の銅合金配線のＡｌの濃度は、第一の銅合金配線の前記Ａｌの濃度未満である。 （もっと読む）

【課題】銅ヒューズに起因する故障または特性悪化を抑制または防止できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、銅ヒューズ４と、半導体基板１と銅ヒューズ４との間に配置された銅膜からなるシール膜７，８と、銅ヒューズ４よりも上の層に形成された銅以外の金属材料膜からなり、銅ヒューズ４の両端にそれぞれに接続された最上層配線５０１，５０２と、シール膜７，８に結合され、銅ヒューズ４の周囲を取り囲む筒状に形成された銅シールリング６とを含む。 （もっと読む）

【課題】さらなるＤＲＡＭの大記憶容量化を図る。
【解決手段】半導体記憶装置が、単結晶半導体材料を含む基板の一部を有する駆動回路と、当該駆動回路上に設けられる多層配線層と、当該多層配線層上に設けられるメモリセルアレイ層とを有する。すなわち、当該半導体記憶装置においては、駆動回路と、メモリセルアレイとが重畳して設けられる。したがって、単結晶半導体材料を含む基板に駆動回路及びメモリセルアレイを同一平面に設ける場合と比較して、当該半導体記憶装置の集積度を高めることが可能となる。 （もっと読む）

【課題】論理回路の動作特性に優れた半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１と、多層配線層と、第１能動素子３ａ、容量素子１９および周辺回路を有する記憶回路２００と、第２能動素子３ｂを有する論理回路１００と、記憶回路領域２００に形成されており、能動素子３ａと容量素子１９とを電気的に接続する容量コンタクト１３ｃと、論理回路領域１００に形成されており、能動素子３ｂと第１配線８ａとを電気的に接続する接続コンタクト１３ａと、を備え、第１配線８ａは、容量素子１９が埋め込まれた配線層のうち最下層の配線層の層間絶縁膜７ａに位置しており、接続コンタクト１３ａは、容量コンタクト１３ｃと同一層に設けられており、第１配線８ａと接続コンタクト１３ａは、デュアルダマシン構造を有している。 （もっと読む）

【課題】隣接するビット線同士の短絡が抑制されており、かつ層間絶縁膜が平坦に研磨された半導体装置を提供する。
【解決手段】磁気抵抗素子ＭＲＤが複数配置されたメモリセル領域と、平面視においてメモリセル領域の周囲に配置された周辺回路領域とを備える。磁気抵抗素子ＭＲＤは、磁化固定層と磁化自由層とトンネル絶縁層とを含んでいる。磁気抵抗素子ＭＲＤの上方には、主表面に沿った方向に向けて延びる複数の第１の配線ＢＬを有している。上記周辺回路領域には、第１の配線ＢＬと同一レイヤにより構成される第２の配線ＢＬ２と平面視において重なるように、磁化自由層と同一材質の層、トンネル絶縁層と同一材質の層および磁化固定層と同一材質の層が積層された積層構造ＤＭＭが配置されている。積層構造ＤＭＭは、周辺回路領域にて平面視において隣接する１対の第２の配線ＢＬ２の両方と重ならない。 （もっと読む）

【課題】 半導体集積回路チップを実装基板に封止樹脂を用いて接合させた時などに、チップを構成する半導体基板に印加される応力を緩和し、応力による半導体素子特性のバラツキを低減させ、また回路動作中に効率的に放熱できるようにする。
【解決手段】 半導体装置は、半導体基板１の表面上に形成された半導体回路形成層２、
半導体回路形成層２内に形成され、半導体回路を構成するトランジスタ、半導体回路形成層２上に形成され、半導体回路と電気的に接続された電極５とを有する。さらにこの半導体装置において、半導体基板１の裏面側には凹部７が形成され、凹部７を含む裏面上に金属膜６が形成される。一例として半導体装置はその電極５と配線基板本体８のパッド電極９とが熱圧着されると共に封止樹脂１０で配線基板に接合される。 （もっと読む）

【課題】実効誘電率が低く、かつ信頼性の高いバリア絶縁膜を有する半導体装置を提供することができる。
【解決手段】半導体装置１００は、層間絶縁膜１０と、層間絶縁膜１０中に設けられた配線２０と、層間絶縁膜１０上および配線２０上に設けられたＳｉＮ膜３０と、を備え、ＦＴＩＲによって測定したＳｉＮ膜３０のＳｉ−Ｎ結合のピーク位置が８４５ｃｍ^−１以上８６０ｃｍ^−１以下である。これにより、配線金属の拡散を防ぐためのバリア絶縁膜である窒化シリコン膜において、リーク電流を抑制することができる （もっと読む）

【課題】同層配線間の容量及び、上下層配線間の容量を低減し、配線間領域の実効誘電率を低減できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板上に形成された第１の絶縁膜１０１と、第１の絶縁膜１０１の上部に埋め込まれた複数の第１の配線１２０と、第１の絶縁膜１０１上及び複数の第１の配線１２０上に形成され、開口部を有するライナー絶縁膜１０４と、ライナー絶縁膜１０４上に形成された第２の絶縁膜１０７と、第２の絶縁膜１０７の上部に埋め込まれた複数の第２の配線１１０とを備える。第１の絶縁膜１０１における、第１の配線１２０の間であって、ライナー絶縁膜１０４の開口部と重なる部分には、絶縁膜によって塞がれたエアギャップ１０８が形成されており、第２の絶縁膜１０７の比誘電率は２．５以下である。 （もっと読む）

【課題】半導体構造同士を直接結合する方法を提供すること。
【解決手段】本発明の実施形態は、半導体構造同士を直接結合する方法を含む。いくつかの実施形態では、半導体構造の直接結合された金属フィーチャ間の境界面に、キャップ層を提供することができる。いくつかの実施形態では、半導体構造の直接結合された金属フィーチャ内に、不純物が提供される。そのような方法を使用して、結合された半導体構造が形成される。 （もっと読む）

【課題】本発明は、アルミ配線パターンに含まれるアルミニウムと銅配線に含まれる銅とが反応して高抵抗の合金が生成されることを防止した上で、導電膜である窒化チタン膜に起因する半導体基板の反りを低減することの可能な半導体装置及びその製造方法を提供することを課題とする。
【解決手段】第２の層間絶縁膜１８に形成されたコンタクト孔２７により露出された銅配線１６の上面１６ａを覆うように、窒化チタン膜を含む第１の導電膜２１を設けると共に、アルミ配線パターン２３と第１の導電膜２１及び第２の層間絶縁膜１８との間に、窒化チタン膜を含まない第２の導電膜２２を設ける。 （もっと読む）

【課題】誘電率が２．７以下であり、弾性計数および硬度の改善等、機械的特性を向上させた超低誘電率（ｋ）膜、および膜の製造方法を提供する。
【解決手段】多相超低ｋ誘電膜４４は、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含み、誘電率が約２．４以下であり、ナノサイズの孔または空隙を有し、弾性係数が約５以上であり、硬度が約０．７以上である。好適な多相超低ｋ誘電膜４４は、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含み、誘電率が約２．２以下であり、ナノサイズの孔または空隙を有し、弾性係数が約３以上であり、硬度が約０．３以上である。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線の製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３を形成する工程と、第１配線層上の層間絶縁膜内にコンタクト孔１５を形成する工程と、コンタクト孔内の第１配線層上にカーボンナノチューブ１６を成長させ、コンタクト孔から先端が突き出た複数のカーボンナノチューブを形成する工程と、層間絶縁膜上及び複数のカーボンナノチューブ間に、ストッパ膜１７を形成する工程と、ストッパ膜上及び複数のカーボンナノチューブ上に絶縁膜を形成する工程と、ストッパ膜をストッパとして用い、ストッパ膜上の絶縁膜と共に、コンタクト孔上の複数のカーボンナノチューブを除去する工程と、複数のカーボンナノチューブ上に第２配線層１４を形成する工程とを備える。 （もっと読む）

【課題】 半導体装置の多層配線において配線間隔を低減させても所定の低比誘電率を維持できるとともに、電気的特性の劣化などを抑制できる多孔性の層間絶縁膜の形成方法を提供する。
【解決手段】 半導体基板１上に形成される配線構造を構成し、空孔を有する多孔性絶縁膜１３を得るための母体となる母体絶縁膜を気相成長法を用いて堆積する。この際、多孔性絶縁膜１３の比誘電率、配線２０間の間隔や絶縁耐圧のような、配線構造を決める因子に要求される設計値に応じて、多孔性絶縁膜１３の分子骨格形成材料の流量に対する多孔性絶縁膜１３の空孔形成材料の流量の比の、少なくとも範囲をまず決定する。この後、決定した流量比の範囲で母体絶縁膜を堆積し、この母体絶縁膜に熱や紫外線などのエネルギーを与えて空孔を有する多孔性絶縁膜１３にする。 （もっと読む）

【課題】配線構造における電気特性の向上を図る。
【解決手段】グラフェン配線は、配線溝を有する絶縁膜１３と、前記配線溝内の両側面の前記絶縁膜上に形成された第１触媒膜１５と、前記配線溝内の両側面の前記第１触媒膜上に形成され、両側面に対して垂直方向に積層された複数のグラフェンシートで構成された第１グラフェン層１６と、を具備する。 （もっと読む）

【課題】半導体装置の配線間の容量低減を実現するとともに、ミスアライメント・ビアを対策する。
【解決手段】配線上及び配線間のスペース領域に絶縁膜７４を形成し、隣接配線間隔が狭い配線の上面を露出するスルーホールの周辺領域の絶縁膜７４をリザーバーとして残して、周辺領域以外の絶縁膜７４を除去し、絶縁膜７４が除去された配線間のスペース領域に空隙を残しつつ、配線上に絶縁膜７７を形成する。 （もっと読む）

【課題】微細配線を有する半導体装置の信頼性を向上させる。
【解決手段】本発明に係る半導体装置は、第１のＣｕ配線１０２と、第１のＣｕ配線１０２の上に設けられ、第１のＣｕ配線１０２からＣｕの拡散を防ぐ第１のバリア絶縁膜１０３とを備える。また、第１のバリア絶縁膜１０３の上には、第２のＣｕ配線１０５と、第１のＣｕ配線１０５の上に設けられ、第２のＣｕ配線１０５からＣｕの拡散を防ぐ第２のバリア絶縁膜１０６と、を備える。第１、第２のバリア絶縁膜１０３、１０６は、分枝アルキル基、及び、炭素−炭素二重結合を有するシリコン系絶縁膜からなる。 （もっと読む）

【課題】低伝導度領域ができるだけ少なくなるグラフェン配線構造が可能な半導体装置を提供する。
【解決手段】半導体装置は、触媒金属膜２２０と、グラフェン膜２３０と、コンタクトプラグ２４０と、調整膜２５０と、を備える。触媒金属膜は、基板上に形成される。グラフェン膜は、触媒金属膜上に形成される。コンタクトプラグは、グラフェン膜と接続する。調整膜は、前記グラフェン膜表面のうち、前記コンタクトプラグと接続する領域以外の領域上に形成され、ディラック点位置をフェルミ準位に対してコンタクトプラグと接続する領域と同方向に調整する。 （もっと読む）