【課題】メモリセル領域のトランジスタにおけるソース／ドレイン電極上の半導体層同士の接触による短絡を防止しつつ、周辺回路領域のトランジスタにおけるせり上げソース／ドレイン領域を含むソース／ドレイン電極の高濃度不純物層の接合深さの均一性を図り、短チャネル効果を抑制する。
【解決手段】メモリセル領域における隣接するトランジスタ間で半導体層同士が接触しない膜厚にエピタキシャル成長させ、その際、周辺回路領域の素子分離２のみを後退させて露出した基板面からもエピタキシャル成長半導体層１０を成長させることで、周辺回路領域の半導体層のファセットＦが活性領域外に形成されるようにし、その後、周辺回路領域に高濃度不純物層１１用のイオン注入を行う。 （もっと読む）

【課題】動作電圧やしきい値電圧が相異なり、高誘電率ゲート絶縁膜／メタルゲート電極構造を有するＰ型ＭＩＳＦＥＴを共通の基板上に混載可能にする。
【解決手段】半導体装置は、半導体基板１００と、半導体基板１００のうち第１のＴｒ領域内に位置する領域に形成された第１の活性領域１０３ａと、半導体基板１００のうち第２のＴｒ領域内に位置する領域に形成された第２の活性領域１０３ｂと、第１の活性領域１０３ａ上に形成された第１のＰ型ＭＩＳＦＥＴ１５０ａと、第２の活性領域１０３ｂ上に形成された第２のＰ型ＭＩＳＦＥＴ１５０ｂとを備えている。第１のＰ型ＭＩＳＦＥＴ１５０ａは、ゲルマニウムを含有する半導体で構成された第１の半導体層１０４と、シリコンで構成された第２の半導体層１０５とを備えている。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】半導体基板１の主面にゲート絶縁膜用のＨｆ含有膜４、Ａｌ含有膜５及びマスク層６を形成してから、ｎチャネル型ＭＩＳＦＥＴ形成予定領域であるｎＭＩＳ形成領域１Ａのマスク層６とＡｌ含有膜５を選択的に除去する。それから、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４上とｐチャネル型ＭＩＳＦＥＴ形成予定領域であるｐＭＩＳ形成領域１Ｂのマスク層６上に希土類含有膜７を形成し、熱処理を行って、ｎＭＩＳ形成領域１ＡのＨｆ含有膜４を希土類含有膜７と反応させ、ｐＭＩＳ形成領域１ＢのＨｆ含有膜４をＡｌ含有膜５と反応させる。その後、未反応の希土類含有膜７とマスク層６を除去してから、メタルゲート電極を形成する。マスク層６は、窒化チタン又は窒化タンタルからなる窒化金属膜６ａと、その上のチタン又はタンタルからなる金属膜６ｂとの積層構造を有する。 （もっと読む）

【課題】ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御して所望の特性が得られる半導体装置と、その製造方法とを提供する。
【解決手段】温度約７００〜９００℃のもとで施す熱処理に伴い、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加される。 （もっと読む）

【課題】同一のチップに含まれるＭＩＳトランジスタの閾値電圧に、ばらつきが生じることを抑制する。
【解決手段】ゲート絶縁膜形成膜上に高融点金属膜１６を形成する。次に、高融点金属膜をパターニングして、ゲート絶縁膜形成膜における第１の部分を露出する一方、ゲート絶縁膜形成膜における第２の部分を覆う金属マスク１６ｂを形成すると共に、ゲート絶縁膜形成膜における第３の部分を覆うダミー金属マスク１６ｃを形成する。次に、ゲート絶縁膜形成膜上に、調整用金属化合物膜１７を形成する。次に、金属マスク及びダミー金属マスクを導入防止マスクとして、熱処理によりゲート絶縁膜形成膜に調整用金属化合物膜中の調整用金属を導入する。次に、調整用金属化合物膜、金属マスク及びダミー金属マスクを除去する。次に、ゲート絶縁膜形成膜上に、ゲート電極形成膜２０を形成する。次に、ゲート電極形成膜及びゲート絶縁膜形成膜をパターニングする。 （もっと読む）

【課題】アンテナスイッチのコスト削減を図る観点から、特に、アンテナスイッチをシリコン基板上に形成された電界効果トランジスタから構成する場合であっても、アンテナスイッチで発生する高調波歪みをできるだけ低減できる技術を提供する。
【解決手段】ＴＸシャントトランジスタＳＨ（ＴＸ）を構成するＭＩＳＦＥＴＱ_Ｎ１〜ＭＩＳＦＥＴＱ_Ｎ５において、ＧＮＤ端子に近い側に接続されたＭＩＳＦＥＴＱ_Ｎ５から送信端子ＴＸに近い側に接続されたＭＩＳＦＥＴＱ_Ｎ１になるに連れて、ゲート幅Ｗｇが大きくなるように構成されている。 （もっと読む）

【課題】ｐ型ＭＯＳトランジスタの半導体埋め込み領域形成に付随する不具合が抑制される技術を提供する。
【解決手段】半導体装置の製造方法は、ｎ型、ｐ型ＭＯＳトランジスタの配置される第１、第２活性領域にまたがりシリコンでゲート電極を形成する工程と、第１活性領域とその近傍のゲート電極へのｎ型不純物注入工程と、第２活性領域及びその近傍のゲート電極を露出するマスクの形成工程と、マスク開口内の第２活性領域及びゲート電極をエッチングする凹部形成工程と、凹部表面の自然酸化膜を除去しこれに伴い開口が後退する工程と、凹部表面をハロゲンガスでクリーニングする工程と、凹部への半導体埋め込み領域形成工程とを有し、クリーニング工程時に後退した開口内にゲート電極上ｎ型領域が露出していないように、ゲート電極上ｎ型領域の第２活性領域側の端とマスク開口の第１活性領域側の縁とが離される。 （もっと読む）

【課題】ＳＯＩ基板上に形成されたＭＯＳＦＥＴを有する半導体装置の信頼性を向上させる。また、半導体装置の製造工程を簡略化する。
【解決手段】ＳＯＩ基板ＳＢ上に形成された複数のｎチャネル型ＭＯＳＦＥＴＱｎを有する半導体装置において、ＢＯＸ膜の下部の支持基板の上面に拡散層であるｎ^＋型半導体領域を形成し、ｎ^＋型半導体領域と電気的に接続され、素子分離領域１を貫くコンタクトプラグＣＴ２を形成することで、支持基板の電位を制御する。ＳＯＩ基板ＳＢの平面において、各ｎチャネル型ＭＯＳＦＥＴＱｎは第１方向に延在しており、第１方向に複数形成されて隣り合うコンタクトプラグＣＴ２同士の間に配置された構造とする。 （もっと読む）

【課題】トランジスタの特性を劣化させることなくポリシリコン抵抗素子を製造できる半導体装置の製造方法を提供する。
【解決手段】半導体基板３０の抵抗素子形成領域に抵抗素子となるポリシリコン膜３５ａを形成するとともに、トランジスタ形成領域にポリシリコンゲート３５ｂ及び高濃度不純物領域４０を形成する。その後、全面に絶縁膜４１を形成した後、トランジスタ形成領域をフォトレジスト膜４２で覆い、ポリシリコン膜３５ａに導電性不純物をイオン注入する。次いで、フォトレジスト膜４２をアッシングにより除去する。このとき、トランジスタは絶縁膜４１に覆われているため、アッシングによるダメージが回避される。また、抵抗素子領域に導入された導電性不純物が大気中のＯ及びＨと反応して酸が発生しても、ポリシリコンゲート及び高濃度不純物領域４０が酸により溶解することが回避される。 （もっと読む）

【課題】工数を大幅に増加せず且つ高誘電体からなるゲート絶縁膜にダメージを与えることがない、仕事関数変更用金属不純物膜の効果を有する半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１０１と、半導体基板１０１の上部に形成されたｐ型活性領域１１０と、ｐ型活性領域１１０の上に形成されたゲート絶縁膜１５０と、ゲート絶縁膜１５０の上に形成されたゲート電極１０６とを有している。ゲート絶縁膜１５０は、二酸化シリコンよりも大きい誘電率を有する高誘電体膜１０３と、高誘電体膜１０３の上に形成され、炭素を含む炭素含有膜１０４とを有している。高誘電体膜１０３及び炭素含有膜１０４は、第１の金属としてランタン又はマグネシウムを含み、ゲート電極１０６は、第２の金属を含む。 （もっと読む）

【課題】半導体装置の作製工程数を減少させること、半導体装置の歩留まりを向上させること、半導体装置の作製コストを低減することを課題とする。
【解決手段】基板上に、単結晶半導体層をチャネル形成領域に有する第１のトランジスタと、当該第１のトランジスタと絶縁層を介して分離され、酸化物半導体層をチャネル形成領域に有する第２のトランジスタと、当該単結晶半導体層及び酸化物半導体層を有するダイオードを有する半導体装置、及び、その作製方法に関する。 （もっと読む）

【課題】一層の半導体層から膜厚の異なる半導体層を有する半導体薄膜基板を提供することを目的の一とする。または、半導体薄膜基板を適用した半導体装置を提供することを目的の一とする。
【解決手段】基板上に半導体層を形成し、半導体層を加工して第１の島状半導体層および第２の島状半導体層を形成し、第１の島状半導体層にレーザー照射を行うことにより第１の島状半導体層を溶融させ、第１の島状半導体層から第２の島状半導体層より膜厚が厚い第３の島状半導体層を形成する、半導体薄膜基板の作製方法である。 （もっと読む）

【課題】キャップ材料を使用した半導体装置のウェハ面内における閾値電圧Vtのバラツキを抑制することを目的とする。
【解決手段】まず、半導体基板１００１の上に、高誘電率ゲート絶縁膜１００６及び第１のキャップ膜１００８を順に形成する。次に、熱処理を行って、第１のキャップ膜１００８中の第１の金属を高誘電体膜１００６に拡散させる。その後、高誘電体膜１００６に拡散せずに高誘電体膜１００６の上に残存した第１のキャップ膜１００８を除去して、第１の金属が拡散した高誘電率ゲート絶縁膜１００６Ａの上に金属電極１０１０を形成する。 （もっと読む）

【課題】ゲート幅が互いに異なる第１，第２のＭＩＳトランジスタを備えた半導体装置において、第１，第２のＭＩＳトランジスタの閾値電圧を、所望の閾値電圧に制御する。
【解決手段】半導体装置は、第１，第２のＭＩＳトランジスタを備えた半導体装置である。第１のＭＩＳトランジスタは、第１の高誘電率絶縁膜１５ａを有する第１のゲート絶縁膜１５Ａと、第１のゲート電極２０Ａとを備えている。第２のＭＩＳトランジスタは、第２の高誘電率絶縁膜１５ｂを有する第２のゲート絶縁膜１５Ｂと、第２のゲート電極２０Ｂとを備えている。第１，第２のゲート絶縁膜は、調整用金属を含む。第１のＭＩＳトランジスタの第１のゲート幅Ｗ１は、第２のＭＩＳトランジスタの第２のゲート幅Ｗ２よりも小さい。第１のゲート絶縁膜中における調整用金属の平均調整用金属濃度は、第２のゲート絶縁膜中における調整用金属の平均調整用金属濃度に比べて低い。 （もっと読む）

【課題】ＦＥＯＬにおいても半導体装置のチャージングを効果的に抑制できるようにする。
【解決手段】半導体装置の製造方法は、半導体基板１０１の上に、被保護素子のゲート絶縁膜となる第１の絶縁膜１２２を形成する工程（ａ）と、保護素子部３０２において第１の絶縁膜１２２の少なくとも一部を除去する工程（ｂ）と、工程（ｂ）よりも後に、被保護素子部３０１において第１の絶縁膜１２２の表面を窒化する工程（ｃ）と、工程（ｃ）よりも後に、被保護素子部３０１及び保護素子部３０２の上に跨るように導電膜を選択的に形成することにより、互いに接続された被保護素子のゲート電極１４１及び保護素子の電極１４２を形成する工程（ｄ）とを備えている。 （もっと読む）

【課題】高耐圧ＭＩＳＦＥＴを含む半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】高耐圧ＭＩＳＦＥＴＱ４のゲート絶縁膜ＧＯＸ４を、酸化シリコン膜と窒化シリコン膜という異なる種類の膜から形成する。具体的に、高耐圧ＭＩＳＦＥＴＱ４では、ゲート絶縁膜ＧＯＸ４を、酸化シリコン膜ＰＲＥＯＸ１と、この酸化シリコン膜ＰＲＥＯＸ１上に形成された酸化シリコン膜ＯＸ１と、酸化シリコン膜ＯＸ１上に形成された窒化シリコン膜ＳＮ１と、窒化シリコン膜ＳＮ１上に形成された酸化シリコン膜ＯＸ２から形成している。 （もっと読む）

【課題】半導体装置及びその製造方法において、ゲート電極部の幅及びゲート電極部からの突き出し長のばらつきを低減する。
【解決手段】半導体装置は、ゲート電極部及び突き出し部を有する実パターン４３１と、実パターン４３１に並んで配置されるダミーパターン４３３とを含む複数のラインパターンを備える。２つのダミーパターン４３３と、これらに挟まれ且つ実パターン４３２を含むラインパターンとにより、同一間隔を空けて並走するラインパターン並走部が構成される。ラインパターン並走部の各ラインパターンは、同一の幅を有すると共に、互いに実質的に面一なライン終端部４１４を有する。各ライン終端部４１４の延長線上に、同一の終端部間距離４０３を空けて、ライン終端部均一化ダミーパターン４２０が形成される。ライン終端部均一化ダミーパターン４２０は、ラインパターンと同一幅で且つ同一間隔に形成された複数のライン状のパターンを含む。 （もっと読む）

【課題】信頼性の向上に寄与し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０にトランジスタ３６を形成する工程と、半導体基板上に、トランジスタを覆う第１のシリコン窒化膜３８を形成する工程と、第１のシリコン窒化膜にＮＨ_４Ｆラジカルを供給する工程と、ＮＨ_４Ｆラジカルを供給する工程の後、第１のシリコン窒化膜に対して熱処理を行う工程と、熱処理を行う工程の後、第１のシリコン窒化膜上に第２のシリコン窒化膜を形成する工程とを有している。 （もっと読む）

【課題】複数のスタンダードセルを有する半導体装置のチップ面積をさらに小さくする。
【解決手段】半導体装置ＳＤ１は第１および第２スタンダードセルＳＣ１，ＳＣ２を備える。第１スタンダードセルＳＣ１は、拡散領域Ａｎ１１、拡散領域Ａｎ１１に対向する機能素子領域ＦＥ１、および金属層ＭＴ１１を有する。第２スタンダードセルＳＣ２は、拡散領域Ａｎ１１に連続する拡散領域Ａｎ２１、拡散領域Ａｎ２１に対向する機能素子領域ＦＥ２、ならびに拡散領域Ａｎ２１および機能素子領域ＦＥ２の間に形成された拡散領域ＣＲ２１を有する。金属層ＭＴ１１および機能素子領域ＦＥ２は、拡散領域Ａｎ１１、拡散領域Ａｎ２１、および拡散領域ＣＲ２１通して電気的に接続される。 （もっと読む）

【課題】工程数が多く、煩雑になる問題を解決する半導体装置の製造方法を提供する。
【解決手段】半導体基板１に第１絶縁膜２を形成し、第１領域Ａに第１導電型の第１ウエル層３１を形成し、第１領域Ａ以外の第１絶縁膜２上に第１半導体膜３を形成し、第１ウエル層３１にトランジスタを形成し、第１半導体膜３及び第１領域Ａの第１絶縁膜２の上に、トランジスタのビットコンタクトを兼ねる第２半導体膜７を形成する工程、第２半導体膜７上に、第２領域用Ｂ１のマスク８を積層してから、第１または第２導電型ドーパントを注入して第２ウエル層３２を形成し、次いで、第２領域Ｂ１の少なくとも第２半導体膜７に、ドーパントを注入する工程、第２半導体膜７上に導電膜を積層してから、第１、第２半導体膜３，７及び導電膜を部分的にエッチングして、第１領域Ａにトランジスタのビット配線層を、第２領域Ｂ１，Ｂ２に別の配線層を形成する工程、を具備する。 （もっと読む）