半導体装置およびその製造方法
【課題】ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御して所望の特性が得られる半導体装置と、その製造方法とを提供する。
【解決手段】温度約７００〜９００℃のもとで施す熱処理に伴い、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加される。
【解決手段】温度約７００〜９００℃のもとで施す熱処理に伴い、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、相補型の電界効果トランジスタを備えた半導体装置と、その製造方法とに関するものである。
【背景技術】
【０００２】
１つのチップに複数のロジック回路およびメモリセル等が搭載されているＳＯＣ（System On Chip）と称される半導体装置がある。この種の半導体装置では、従来、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ等の電界効果トランジスタのゲート電極の構造として、シリコン酸窒化膜の上に多結晶シリコン膜を積層させた構造（ゲートスタック）が採用されてきた。
【０００３】
近年、半導体装置の微細化に伴うシリコン酸窒化膜（ゲート絶縁膜）の薄膜化に起因するゲートリーク電流を低減し、また、多結晶シリコン膜の空乏化に起因する多結晶シリコン膜とゲート絶縁膜との間の寄生容量をなくすために、ゲートスタックの構造として、シリコン酸窒化膜よりも高い誘電率を有する高誘電率（Ｈｉｇｈ-ｋ）ゲート絶縁膜の上に金属膜を積層させた構造（Ｈｋメタルゲート構造）が不可欠とされている。
【０００４】
しかしながら、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を適用した電界効果トランジスタでは、そのしきい値電圧（Ｖｔｈ）が高くなるという問題がある。消費電力を低減するためには、しきい値電圧を低くすることが求められる。しきい値電圧を低くするために、ｎチャネル型の電界効果ランジスタのゲート電極の仕事関数（仕事関数ｎ）とｐチャネル型の電界効果トランジスタのゲート電極の仕事関数（仕事関数ｐ）とを互いに異なる値に設定する必要がある。ここで、仕事関数ｎは、たとえば４．１ｅＶとされ、仕事関数ｐは５．１ｅＶとされる。このため、ｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタとで、互いに材料がそれぞれ異なるＨｉｇｈ-ｋ膜と金属膜とを適用する必要があり、研究開発が盛んに行われている。
【０００５】
ｎチャネル型の電界効果トランジスタでは、Ｈｉｇｈ−ｋ膜の上に、たとえば、ＬａＯ膜、ＹＯ膜あるいはＭｇＯ膜等を積層し、ランタン（Ｌａ）、イットリウム（Ｙ）あるいはマグネシウム（Ｍｇ）等をＨｉｇｈ−ｋ膜に拡散（ミキシング）させることによって、仕事関数ｎを制御する技術が開発されている。一方、ｐチャネル型の電界効果トランジスタでは、Ｈｉｇｈ−ｋ膜の上に、たとえば、ＡｌＯ膜、ＴｉＯ膜あるいはＴａＯ膜等を積層し、アルミニウム（Ａｌ）、チタン（Ｔｉ）あるいはタンタル（Ｔａ）等をＨｉｇｈ−ｋ膜に拡散（ミキシング）させることによって、仕事関数ｐを制御する技術が開発されている。
【０００６】
なお、この種のゲート電極を開示した文献として、たとえば、非特許文献１および非特許文献２がある。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】T.Schram et al., “Novel Process To Pattern selectively Dual Dielectric Capping Layers Using Soft-Mask Only”, 2008 Symposium on VLSI Technology Digest of Technical Papers pp. 44-45. 2008.
【非特許文献２】S. C. Song et al., “Highly manufacturable 45nm LSTP CMOSFETsUsing Novel Dual High-k and Dual Metal Gate CMOS Integration”, 2006 Symposium on VLSI Technology Digest of Technical Papers pp. 16-17. 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上述したＨｋメタルゲート構造の研究開発の一環でなされたものであり、その目的は、特に、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御して所望の特性が得られる半導体装置を提供することであり、他の目的はそのような半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、相補型の電界効果トランジスタを備えた半導体装置であって、半導体基板の主表面に形成された、ｐチャネル型電界効果トランジスタのための第１素子形成領域と、ｐチャネル型電界効果トランジスタのための第１素子形成領域とｎチャネル型電界効果トランジスタのための第２素子形成領域と第１ゲート絶縁膜と第１ゲート電極と第２ゲート絶縁膜と第２ゲート電極とを備えている。第１素子形成領域と第２素子形成領域は半導体基板の主表面に形成されている。第１ゲート絶縁膜は、第１素子形成領域の表面に接触するように形成されている。第１ゲート電極は、第１ゲート絶縁膜の表面に接触するように形成されている。第２ゲート絶縁膜は、第２素子形成領域の表面に接触するように形成されている。第２ゲート電極は、第２ゲート絶縁膜の表面に接触するように形成されている。第１ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてアルミニウム（Ａｌ）およびチタン（Ｔｉ）を添加したハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜である。第２ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてランタン（Ｌａ）を添加したハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜である。
【００１０】
本発明に係る半導体装置の製造方法は、相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、以下の工程を備えている。半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する。第１素子形成領域および第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する。ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する。第２素子形成領域に位置する第１所定元素含有膜の部分を露出し、第１素子形成領域に位置する第１元素含有膜の部分を覆う態様で、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する。ハードマスクをマスクとして加工を施すことにより、第２素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する。第２素子形成領域に露出したハフニウム酸窒化（ＨｆＯＮ）膜の部分およびハードマスクを覆うように、ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する。熱処理を施すことにより、第１素子形成領域では第１所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、第２素子形成領域では第２所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する。第１絶縁膜および第２絶縁膜の表面に接触するように所定の金属膜を形成する。金属膜の表面に接触するようにポリシリコン膜を形成する。ポリシリコン膜、金属膜、第１絶縁膜および第２絶縁膜に所定のパターニングを施すことにより、第１素子形成領域では、第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第２素子形成領域では、第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する。
【００１１】
本発明に係る他の半導体装置の製造方法は、相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、以下の工程を備えている。半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する。第１素子形成領域および第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する。第２素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出し、第１素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を覆う態様で、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する。第２素子形成領域に露出したハフニウム酸窒化（ＨｆＯＮ）膜の部分およびハードマスクを覆うように、ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する所定元素含有膜を形成する。熱処理を施すことにより、第１素子形成領域ではハードマスクからハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、第２素子形成領域では所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する。第１絶縁膜および第２絶縁膜の表面に接触するように所定の金属膜を形成する。金属膜の表面に接触するようにポリシリコン膜を形成する。ポリシリコン膜、金属膜、第１絶縁膜および第２絶縁膜に所定のパターニングを施すことにより、第１素子形成領域では、第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第２素子形成領域では、第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する。
【００１２】
本発明に係るさらに他の半導体装置の製造方法は、相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、以下の工程を備えている。半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する。第１素子形成領域および第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する。ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する。第１素子形成領域に位置する第１所定元素含有膜の部分を覆うように、元素としてチタン（Ｔｉ）と窒素（Ｎ）を所定の組成比Ｒをもって含有するチタンナイトライド（ＴｉＮ）膜からなるハードマスクを形成する。ハードマスクをマスクとして加工を施すことにより、第２素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する。第２素子形成領域に露出したハフニウム酸窒化（ＨｆＯＮ）膜の部分およびハードマスクを覆うように、ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する。熱処理を施すことにより、第１素子形成領域では第１所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、第２素子形成領域では第２所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する。第１絶縁膜および第２絶縁膜の表面に接触するように所定の金属膜を形成する。金属膜の表面に接触するようにポリシリコン膜を形成する。ポリシリコン膜、金属膜、第１絶縁膜および第２絶縁膜に所定のパターニングを施すことにより、第１素子形成領域では、第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第２素子形成領域では、第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する。ハードマスクを形成する工程では、組成比Ｒが、１≦Ｒ≦１．１を満たすように形成される。
【発明の効果】
【００１３】
本発明に係る半導体装置によれば、ハフニウム酸窒化（ＨｆＯＮ）膜へ添加されたアルミニウム（Ａｌ）により、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができ、しかも、アルミニウム（Ａｌ）を添加することで厚くなった第１ゲート絶縁膜の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００１４】
本発明に係る半導体装置の製造方法によれば、元素としてアルミニウム（Ａｌ）を含有するハードマスクを適用することで、第１所定元素含有膜中からハードマスクへアルミニウム（Ａｌ）が拡散するのが抑制される。これにより、ハードマスクへのアルミニウムの拡散が抑制される分、第１所定元素含有膜中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜へ向かって十分に拡散する。また、ハードマスク中のアルミニウム（Ａｌ）も、第１所定元素含有膜を経てハフニウム酸窒化（ＨｆＯＮ）膜へ拡散する。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００１５】
本発明に係る他の半導体装置の製造方法によれば、元素としてアルミニウム（Ａｌ）を含有するハードマスクを適用することで、アルミニウム（Ａｌ）膜を別途形成することなく、ハードマスク中のアルミニウム（Ａｌ）をハフニウム酸窒化（ＨｆＯＮ）膜へ拡散させることができる。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００１６】
本発明に係るさらに他の半導体装置の製造方法によれば、アルミニウム（Ａｌ）膜中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜に添加される一方、組成比Ｒ（Ｎ／Ｔｉ）が所定の範囲（１≦Ｒ≦１．１）のチタンナイトライド（ＴｉＮ）膜からなるハードマスクを適用することでハードマスクからハフニウム酸窒化（ＨｆＯＮ）膜へ向かって拡散する窒素（Ｎ）の量が抑制される。これにより、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行われる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】比較例に係る半導体装置における、しきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図１６】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図１７】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【図１８】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。
【図２６】同実施の形態において、図２５に示す工程の後に行われる工程を示す断面図である。
【図２７】同実施の形態において、図２６に示す工程の後に行われる工程を示す断面図である。
【図２８】同実施の形態において、図２７に示す工程の後に行われる工程を示す断面図である。
【図２９】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図３０】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【図３１】本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す断面図である。
【図３２】同実施の形態において、図３１に示す工程の後に行われる工程を示す断面図である。
【図３３】同実施の形態において、図３２に示す工程の後に行われる工程を示す断面図である。
【図３４】同実施の形態において、図３３に示す工程の後に行われる工程を示す断面図である。
【図３５】同実施の形態において、図３４に示す工程の後に行われる工程を示す断面図である。
【図３６】同実施の形態において、図３５に示す工程の後に行われる工程を示す断面図である。
【図３７】同実施の形態において、図３６に示す工程の後に行われる工程を示す断面図である。
【図３８】同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。
【図３９】同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。
【図４０】同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。
【図４１】同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。
【図４２】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図４３】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【図４４】本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。
【図４５】同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。
【図４６】同実施の形態において、図４５に示す工程の後に行われる工程を示す断面図である。
【図４７】同実施の形態において、図４６に示す工程の後に行われる工程を示す断面図である。
【図４８】同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。
【図４９】同実施の形態において、図４８に示す工程の後に行われる工程を示す断面図である。
【図５０】同実施の形態において、図４９に示す工程の後に行われる工程を示す断面図である。
【図５１】同実施の形態において、図５０に示す工程の後に行われる工程を示す断面図である。
【図５２】同実施の形態において、図５１に示す工程の後に行われる工程を示す断面図である。
【図５３】同実施の形態において、図５２に示す工程の後に行われる工程を示す断面図である。
【図５４】同実施の形態において、図５３に示す工程の後に行われる工程を示す断面図である。
【図５５】同実施の形態において、ハードマスク中のチタンに対する窒素の組成比と仕事関数との関係を示すグラフである。
【図５６】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図５７】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【発明を実施するための形態】
【００１８】
実施の形態１
ここでは、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素を含有する膜としてアルミニウム（Ａｌ）膜を適用した半導体装置について説明する。図１に示すように、まず、半導体基板１の表面における所定の領域に、たとえばＳＴＩ（Shallow Trench Isolation）法等によって、素子形成領域を規定する素子分離絶縁膜２が形成される。次に、ｐチャネル型の電界効果トランジスタが形成される素子形成領域ＲＰに、たとえば、リン（Ｐ）あるいは砒素（Ａｓ）等のｎ型不純物イオンを注入することにより、ｎ型ウェル３が形成される。一方、ｎチャネル型の電界効果トランジスタが形成される素子形成領域ＲＮに、たとえば、ボロン（Ｂ）等のｐ型不純物イオンを注入することにより、ｐ型ウェル４が形成される。
【００１９】
次に、ｎ型ウェル３およびｐ型ウェル４の表面に接触するように、たとえば、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜からなる界面層（Inter Layer）５が形成される。次に、図３に示すように、ハフニウム系のＨｉｇｈ−ｋ膜として、ハフニウム酸窒化（ＨｆＯＮ）膜６が形成される。次に、図４に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御するための元素を含有した膜として、膜厚約０．５ｎｍのアルミニウム（Ａｌ）膜７が形成される。
【００２０】
次に、図５に示すように、アルミニウム（Ａｌ）膜７の表面に接触するように、膜厚約１０ｎｍのチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８が形成される。チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８は、ｐチャネル型の電界効果トランジスタのゲート絶縁膜とｎチャネル型ＭＯＳトランジスタのゲート絶縁膜とを形成する際のハードマスクとなり、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御するための元素としてアルミニウム（Ａｌ）を含有する。なお、アルミニウム（Ａｌ）膜７とチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８とは、必要に応じて所定の真空処理装置内において一貫して形成することが好ましい。
【００２１】
次に、図６に示すように、素子形成領域ＲＰを覆い素子形成領域ＲＮを露出するレジストマスク９が形成される。次に、レジストマスク９をエッチングマスクとして、たとえばウェットエッチング処理を施すことにより、素子形成領域ＲＰに露出するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分を除去して、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面を露出させる。このとき、ＳＰＭ(Sulfuric acid Hydrogen Peroxide Mix)と称される、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）と混合した薬液を用いることにより、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面をエッチングすることなく、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分だけを実質的に除去することができる。また、必要に応じて、素子形成領域ＲＮに位置するアルミニウム（Ａｌ）膜７の部分を除去するウェットエッチング工程を追加してもよい。その後、レジストマスク９を除去することにより、図７に示すように、素子形成領域ＲＰを覆うハードマスク８ａが形成される。一方、素子形成領域ＲＮでは、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面が露出する。
【００２２】
次に、図８に示すように、素子形成領域ＲＮに露出したハフニウム酸窒化（ＨｆＯＮ）膜６および素子形成領域ＲＰに位置するハードマスク８ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。酸化ランタン（ＬａＯ）膜１０は、ｎチャネル型電界効果トランジスタのしきい値電圧を制御するための元素としてランタン（Ｌａ）を含有する。
【００２３】
次に、図９に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）が添加されて、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂが形成される。
【００２４】
一方、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加される。
【００２５】
なお、このとき、酸化ランタン（ＬａＯ）膜１０とハフニウム酸窒化（ＨｆＯＮ）膜６との間に、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａが形成されていることで、ランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することはない。この熱処理に伴う元素の拡散については後で詳しく説明する。こうして、素子形成領域ＲＰでは、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成される。
【００２６】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図１０に示すように、素子形成領域ＲＮでは、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００２７】
次に、図１１に示すように、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００２８】
次に、所定の写真製版処理およびエッチング処理を施すことにより、図１２に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａによって形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂによって形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａによって形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂによって形成される。
【００２９】
次に、素子形成領域ＲＰをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｐをマスクとして、ｎ型ウェル３にｐ型の不純物イオンを注入することにより、表面から所定の深さにわたりＬＤＤ（Lightly Doped Drain）領域としてｐ型不純物領域１５ａ，１５ｂ（図１３参照）が形成される。また、素子形成領域ＲＮをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｎをマスクとして、ｐ型ウェル４にｎ型の不純物イオンを注入することにより、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂ（図１３参照）が形成される。
【００３０】
次に、図１３に示すように、ゲート電極Ｇｐ，Ｇｎの側面上にサイドウォール絶縁膜１７が形成される。次に、素子形成領域ＲＰをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｐおよびサイドウォール絶縁膜１７をマスクとして、ｎ型ウェル３にｐ型の不純物イオンを注入することにより、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、素子形成領域ＲＮをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｎおよびサイドウォール絶縁膜１７をマスクとして、ｐ型ウェル４にｎ型の不純物イオンを注入することにより、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００３１】
こうして、素子形成領域ＲＰでは、ゲート電極Ｇｐおよびｐ型不純物領域１５ａ，１５ｂ，１８ａ，１８ｂを備えたｐチャネル型の電界効果トランジスタＴｐが形成される。素子形成領域ＲＮでは、ゲート電極Ｇｎおよびｎ型不純物領域１６ａ，１６ｂ，１９ａ，１９ｂを備えたｎチャネル型の電界効果トランジスタＴｎが形成される。
【００３２】
次に、図１４に示すように、ｐチャネル型の電界効果トランジスタＴｐおよびｎチャネル型の電界効果トランジスタＴｎを覆うように、層間絶縁膜２０が形成される。次に、その層間絶縁膜２０に、ｐ型不純物領域１８ａ，１８ｂあるいはｎ型不純物領域１９ａ，１９ｂの表面を露出するコンタクトホール２０ａが形成される。次に、そのコンタクトホール２０ａ内にプラグ２１が形成される。
【００３３】
次に、層間絶縁膜２０上に、シリコン窒化膜等のエッチングストッパ膜２２が形成される。そのエッチングストッパ膜２２の表面に接触するように、シリコン酸化膜等の層間絶縁膜２３が形成される。次に、所定の写真製版処理およびエッチング処理を施すことにより、層間絶縁膜２３およびエッチングストッパ膜に配線溝２４が形成される。その配線溝２４を充填するように銅膜（図示せず）等が形成され、その銅膜等に化学的機械研磨処理（ＣＭＰ：Chemical Mechanical Polishing）を施すことにより、配線溝２４内に配線Ｍ１，Ｍ２，Ｍ３．Ｍ４が形成される。こうして、相補型の電界効果トランジスタＴｐ，Ｔｎを備えた半導体装置の主要部分が形成される。
【００３４】
上述した半導体装置では、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａを適用することで、素子形成領域ＲＰに位置するハフニウム酸窒化（ＨｆＯＮ）膜６に、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素としてアルミニウム（Ａｌ）を効率的に添加することができる。このことについて、比較例を交えて説明する。
【００３５】
まず、比較例に係る半導体装置では、図１５に示すように、素子形成領域ＲＰを覆うハードマスク１０８ａは、チタンナイトライド（ＴｉＮ）膜から形成される。この場合、熱処理によって、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜１０７ａ中のアルミニウム（Ａｌ）は、ハフニウム酸窒化（ＨｆＯＮ）膜１０６へ向かって拡散（下向き矢印参照）するのと同時に、ハードマスク１０８ａへ向かって拡散（上向き矢印）することになる。このため、ハードマスク１０８ａへ向かってアルミニウム（Ａｌ）が拡散する分、ハフニウム酸窒化（ＨｆＯＮ）膜１０６に最終的に添加されるアルミニウム（Ａｌ）の量が減ってしまう。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を良好に制御することができないおそれがある。なお、素子形成領域ＲＮでは、ＬａＯ膜１１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜１０６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜１０６へランタン（Ｌａ）が添加されることになる。
【００３６】
比較例に係る半導体装置に対して上述した半導体装置では、図１６に示すように、素子形成領域ＲＰを覆うハードマスク８ａは、元素としてアルミニウム（Ａｌ）を含有するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜から形成される。これにより、アルミニウム（Ａｌ）を含有しないハードマスク１０８ａの場合に比べて、アルミニウム（Ａｌ）膜７ａ中からハードマスク８ａへアルミニウム（Ａｌ）が拡散するのが抑制される。このため、ハードマスク８ａへのアルミニウム（Ａｌ）の拡散が抑制される分、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって十分に拡散（下向き矢印参照）する。また、ハードマスク８ａ中のアルミニウム（Ａｌ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００３７】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。なお、素子形成領域ＲＰでは、ハードマスク８ａが形成されていることで、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することはない。
【００３８】
ところで、素子形成領域ＲＰでは、熱処理を施す際に、ハードマスク８ａ中のチタン（Ｔｉ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。これにより、ハフニウム酸窒化（ＨｆＯＮ）膜６には、アルミニウム（Ａｌ）に加えて、元素としてチタン（Ｔｉ）が添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。ここで、チタン（Ｔｉ）が添加されることによるメリットについて説明する。
【００３９】
まず、ハフニウム酸窒化（ＨｆＯＮ）膜のようなＨｉｇｈ−ｋ膜とメタルゲート電極を適用した電界効果トランジスタの特性を左右するパラメータとして、実効仕事関数（ＥＷＦ：Effective Work Function）とゲート絶縁膜の等価酸化膜厚（ＥＯＴ：Equivalent Oxide Thickness）とがある。ここで、等価酸化膜厚とは、ゲート絶縁膜をシリコン酸化膜（ＳｉＯ2）に換算した膜厚をいう。実効仕事関数は、ｐチャネル型の電界効果トランジスタでは、高い値（たとえば、５．１ｅＶ）が求められ、ｎチャネル型の電界効果トランジスタでは、低い値（たとえば、４．１ｅＶ）が求められる。また、等価酸化膜厚は、ｐチャネル型の電界効果トランジスタとｎチャネル型の電界効果トランジスタの双方において薄くすることが求められる。
【００４０】
特に、ｐチャネル型の電界効果トランジスタでは、ゲート絶縁膜として、ハフニウム酸窒化（ＨｆＯＮ）膜にアルミニウム（Ａｌ）を添加することで、実効仕事関数を高い値にすることができる。また、ゲート絶縁膜の誘電率を高くすることで、ゲート絶縁膜の等価酸化膜厚を薄くすることができる。ところが、ハフニウム酸窒化（ＨｆＯＮ）膜にアルミニウム（Ａｌ）を添加したハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の誘電率は、ハフニウム酸窒化（ＨｆＯＮ）膜の誘電率よりも低くなる。このため、ハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の等価酸化膜厚は、ハフニウム酸窒化（ＨｆＯＮ）膜の等価酸化膜厚よりも厚くなってしまう。
【００４１】
一方、チタン（Ｔｉ）は、ハフニウム酸窒化（ＨｆＯＮ）膜に添加されるとその誘電率を上げる性質を有している。そこで、アルミニウム（Ａｌ）が添加されたハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜に、ハードマスク８ａ中のチタン（Ｔｉ）をさらに拡散させることによって、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの誘電率は、ハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の誘電率よりも高くなる。これにより、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの等価酸化膜厚は、アルミニウム（Ａｌ）を添加することで厚くなったハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の等価酸化膜厚よりも薄くなる。すなわち、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができ、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００４２】
以上のようにして形成される半導体装置では、図１７に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜（ゲート絶縁膜）としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極を積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極を積層させた構造となる。
【００４３】
なお、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂへ拡散することが考えられる。図１７に示すｎチャネル型の電界効果トランジスタのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。発明者らの評価によれば、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａ中のチタン（Ｔｉ）の量が十分に多いことが確認された。
【００４４】
実施の形態２
ここでは、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する膜として酸化アルミニウム（ＡｌＯ）膜を適用した半導体装置について説明する。
【００４５】
図１〜図３に示す工程の後、図１８に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、酸化アルミニウム（ＡｌＯ）膜３１が形成される。次に、図１９に示すように、酸化アルミニウム（ＡｌＯ）膜３１の表面に接触するように、膜厚約１０ｎｍのチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８が形成される。次に、図２０に示すように、素子形成領域ＲＰを覆い、素子形成領域ＲＮを露出するレジストマスク９が形成される。
【００４６】
次に、レジストマスク９をエッチングマスクとしてウェットエッチング処理を施すことにより、素子形成領域ＲＰに露出するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分と酸化アルミニウム（ＡｌＯ）膜３１の部分を除去する。このとき、酸化アルミニウム（ＡｌＯ）膜３１を完全に除去しようとすると、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面にダメージを与えるおそれがある。このダメージを避けるために、酸化アルミニウム（ＡｌＯ）膜３１ｂを残すように除去する。その後、レジストマスク９を除去することにより、図２１に示すように、素子形成領域ＲＰを覆うハードマスク８ａが形成される。次に、図２２に示すように、素子形成領域ＲＮに位置する酸化アルミニウム（ＡｌＯ）膜３１ｂおよび素子形成領域ＲＰに位置するハードマスク８ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。
【００４７】
次に、図２３に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）が、酸化アルミニウム（ＡｌＯ）膜３１ｂ中のアルミニウム（Ａｌ）とともに、ハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）およびアルミニウム（Ａｌ）が添加されて、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂが形成される。こうして、素子形成領域ＲＮでは、Ｈｉｇｈ−ｋ膜として、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂからなる膜が形成される。
【００４８】
一方、素子形成領域ＲＰでは、酸化アルミニウム（ＡｌＯ）膜３１ａ中のアルミニウム（Ａｌ）（元素）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加される。こうして、素子形成領域ＲＰでは、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成される。
【００４９】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図２４に示すように、素子形成領域ＲＮでは、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００５０】
次に、図２５に示すように、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００５１】
次に、図１２に示す工程と同様の工程を経て、図２６に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａにより形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂにより形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａにより形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂにより形成される。
【００５２】
次に、図１３に示す工程と同様の工程を経て、図２７に示すように、ｎ型ウェル３には、表面から所定の深さにわたりＬＤＤ領域としてｐ型不純物領域１５ａ，１５ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、ｐ型ウェル４には、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００５３】
次に、図１４に示す工程と同様の工程を経て、図２８に示すように、ｐチャネル型の電界効果トランジスタＴｐのｐ型不純物領域１８ａ，１８ｂにプラグ２１を介して電気的に接続される配線Ｍ１，Ｍ２等が形成され、また、ｎチャネル型の電界効果トランジスタＴｎのｎ型不純物領域１９ａ，１９ｂにプラグ２１を介して電気的に接続される配線Ｍ３，Ｍ４等が形成されて、半導体装置の主要部分が形成される。
【００５４】
上述した半導体装置では、図２９に示すように、素子形成領域ＲＰを覆うハードマスク８ａは、元素としてアルミニウム（Ａｌ）を含有するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜から形成される。これにより、アルミニウム（Ａｌ）を含有しないハードマスク１０８ａの場合に比べて、酸化アルミニウム（ＡｌＯ）膜３１ａ中からハードマスク８ａへ元素としてのアルミニウム（Ａｌ）が拡散するのを抑制することができる。このため、ハードマスク８ａへのアルミニウム（Ａｌ）の拡散が抑制される分、酸化アルミニウム（ＡｌＯ）膜３１ａ中のアルミニウム（Ａｌ）（元素）が、ハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって十分に拡散（下向き矢印参照）する。また、ハードマスク８ａ中のアルミニウム（Ａｌ）も、酸化アルミニウム（ＡｌＯ）膜３１ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００５５】
また、熱処理を施す際に、ハードマスク８ａ中のチタン（Ｔｉ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。これにより、ハフニウム酸窒化（ＨｆＯＮ）膜６には、アルミニウム（Ａｌ）に加えて、元素としてチタン（Ｔｉ）が添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。これにより、すでに説明したように、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００５６】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。
【００５７】
以上のようにして形成される半導体装置では、図３０に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極Ｇｐを積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極Ｇｎを積層させた構造となる。
【００５８】
なお、前述したように、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂへ拡散する場合も想定される。図３０に示すｎチャネル型の電界効果トランジスタのハフニウムランタンアルミニウム酸窒化（ＨｆＬａＡｌＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。
【００５９】
実施の形態３
ここでは、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素を含有する膜としてハードマスクを利用した半導体装置について説明する。
【００６０】
図１〜図３に示す工程と同様の工程を経て、図３１に示すように、界面層５の表面に接触するように、ハフニウム酸窒化（ＨｆＯＮ）膜６が形成される。次に、図３２に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、膜厚約１０ｎｍのチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８が形成される。次に、図３３に示すように、素子形成領域ＲＰを覆い素子形成領域ＲＮを露出するレジストマスク９が形成される。
【００６１】
次に、レジストマスク９をエッチングマスクとしてウェットエッチング処理を施すことにより、素子形成領域ＲＮに露出するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分を除去して、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面を露出させる。その後、レジストマスク９を除去することにより、図３４に示すように、素子形成領域ＲＰを覆うハードマスク８ａが形成される。一方、素子形成領域ＲＮでは、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面が露出する。次に、図３５に示すように、素子形成領域ＲＮに露出したハフニウム酸窒化（ＨｆＯＮ）膜６および素子形成領域ＲＰに位置するハードマスク８ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。
【００６２】
次に、図３６に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）が添加されて、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂが形成される。
【００６３】
一方、素子形成領域ＲＰでは、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成される。
【００６４】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図３７に示すように、素子形成領域ＲＮでは、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００６５】
次に、図３８に示すように、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００６６】
次に、図１２に示す工程と同様の工程を経て、図３９に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａにより形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂにより形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａにより形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂにより形成される。
【００６７】
次に、図１３に示す工程と同様の工程を経て、図４０に示すように、ｎ型ウェル３には、表面から所定の深さにわたりＬＤＤ領域としてｐ型不純物領域１５ａ，１５ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、ｐ型ウェル４には、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００６８】
次に、図１４に示す工程と同様の工程を経て、図４１に示すように、ｐチャネル型の電界効果トランジスタＴｐのｐ型不純物領域１８ａ，１８ｂにプラグ２１を介して電気的に接続される配線Ｍ１，Ｍ２等が形成され、また、ｎチャネル型の電界効果トランジスタＴｎのｎ型不純物領域１９ａ，１９ｂにプラグ２１を介して電気的に接続される配線Ｍ３，Ｍ４等が形成されて、半導体装置の主要部分が形成される。
【００６９】
上述した半導体装置では、図４２に示すように、素子形成領域ＲＰを覆うハードマスク８ａは、元素としてアルミニウム（Ａｌ）を含有するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜から形成される。これにより、熱処理を施す際に、ハードマスク８ａ中のアルミニウム（Ａｌ）（元素）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６にアルミニウム（Ａｌ）が添加されることになる。すなわち、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜中のアルミニウム（Ａｌ）をハフニウム酸窒化（ＨｆＯＮ）膜６に添加させることによって、実施の形態１において説明したアルミニウム（Ａｌ）膜７を形成する工程を省くことができ、工程削減を図ることができる。
【００７０】
また、ハードマスク８ａ中のチタン（Ｔｉ）もハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散し、ハフニウム酸窒化（ＨｆＯＮ）膜６には、元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。これにより、すでに説明したように、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００７１】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。
【００７２】
以上のようにして形成される半導体装置では、図４３に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極Ｇｐを積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極Ｇｎを積層させた構造となる。
【００７３】
なお、前述したように、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂへ拡散する場合も想定される。図４３に示すｎチャネル型の電界効果トランジスタのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。
【００７４】
実施の形態４
ここでは、ハードマスクとしてチタンナイトライド（ＴｉＮ）膜を適用した半導体装置について説明する。この実施の形態におけるチタンナイトライド（ＴｉＮ）膜は、チタンに対する窒素の組成比（元素比）が所定の範囲内にあることで、実施の形態１において説明した比較例に係る半導体装置におけるチタンナイトライド膜とは異なるものである。
【００７５】
図１〜図４に示す工程と同様の工程を経て、図４４に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、アルミニウム（Ａｌ）膜７が形成される。次に、図４５に示すように、アルミニウム（Ａｌ）膜７の表面に接触するように、チタン（Ｔｉ）と窒素（Ｎ）との所定の組成比を有するチタンナイトライド（ＴｉＮ）膜３３が形成される。組成比については後述する。次に、図４６に示すように、素子形成領域ＲＰを覆い素子形成領域ＲＮを露出するレジストマスク９が形成される。
【００７６】
次に、レジストマスク９をエッチングマスクとしてウェットエッチング処理を施すことにより、素子形成領域ＲＮに露出するアルミニウム（Ａｌ）膜７の部分を除去して、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面を露出させる。その後、レジストマスク９を除去することにより、図４７に示すように、素子形成領域ＲＰを覆うハードマスク３３ａが形成される。一方、素子形成領域ＲＮでは、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面が露出する。次に、図４８に示すように、素子形成領域ＲＮに露出したハフニウム酸窒化（ＨｆＯＮ）膜６および素子形成領域ＲＰに位置するハードマスク３３ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。
【００７７】
次に、図４９に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）が添加されて、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂが形成される。
【００７８】
一方、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンナイトライド（ＴｉＮ）膜からなるハードマスク３３ａ中のチタン（Ｔｉ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてチタン（Ｔｉ）が添加される。さらに、チタンナイトライド（ＴｉＮ）膜におけるチタン（Ｔｉ）と窒素（Ｎ）との組成比Ｒが所定の範囲（１≦Ｒ≦１．１）内に設定されていることで、ハードマスク３３ａ中の窒素（Ｎ）のハフニウム酸窒化（ＨｆＯＮ）膜６への拡散が抑制されることになる。これについては、後述する。
【００７９】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図５０に示すように、素子形成領域ＲＮでは、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００８０】
次に、図５１に示すように、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００８１】
次に、図１２に示す工程と同様の工程を経て、図５２に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａにより形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂにより形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａにより形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂにより形成される。
【００８２】
次に、図１３に示す工程と同様の工程を経て、図５３に示すように、ｎ型ウェル３には、表面から所定の深さにわたりＬＤＤ領域としてｐ型不純物領域１５ａ，１５ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、ｐ型ウェル４には、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００８３】
次に、図１４に示す工程と同様の工程を経て、図５４に示すように、ｐチャネル型の電界効果トランジスタＴｐのｐ型不純物領域１８ａ，１８ｂにプラグ２１を介して電気的に接続される配線Ｍ１，Ｍ２等が形成され、また、ｎチャネル型の電界効果トランジスタＴｎのｎ型不純物領域１９ａ，１９ｂにプラグ２１を介して電気的に接続される配線Ｍ３，Ｍ４等が形成されて、半導体装置の主要部分が形成される。
【００８４】
上述した半導体装置では、ハードマスクとして所定の組成比Ｒのチタンナイトライド（ＴｉＮ）膜を適用することで、窒素のハフニウム酸窒化（ＨｆＯＮ）膜への拡散が抑制されて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。このことについて説明する。発明者らは、開発の一環で、チタンナイトライド（ＴｉＮ）膜からなるハードマスクを評価していたところ、チタン（Ｔｉ）に対する窒素（Ｎ）の組成比Ｒと有効仕事関数とに相関関係があることを見出した。
【００８５】
図５５は、その結果を示すグラフであり、ゲート絶縁膜中のアルミニウム（Ａｌ）の含有量をほぼ同じ量とした場合における、チタン（Ｔｉ）に対する窒素（Ｎ）の組成比Ｒ（Ｎ／Ｔｉ）と、ｐチャネル型の電界効果トランジスタの仕事関数との関係を示すグラフである。図５５に示すように、組成比Ｒの値が大きくなるにしたがって、仕事関数は徐々に小さくなることがわかる。
【００８６】
すでに説明したように、ｐチャネル型の電界効果トランジスタでは、消費電力低減のためにしきい値電圧を下げようとすれば、仕事関数を上げる必要がある。そうすると、組成比Ｒ（Ｎ／Ｔｉ）は１．１を超えないことが望ましい。一方、組成比Ｒ（Ｎ／Ｔｉ）が１よりも小さくなると、熱処理の際にチタン（Ｔｉ）が酸化されやすくなって酸素が容易に透過し、等価酸化膜厚が厚くなってしまう。このため、組成比Ｒ（Ｎ／Ｔｉ）は１よりも小さくならないことが望ましい。したがって、チタンナイトライド（ＴｉＮ）膜からなるハードマスクの組成比Ｒ（Ｎ／Ｔｉ）は、１≦Ｒ≦１．１であることが望ましい。
【００８７】
上述した半導体装置では、図５６に示すように、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって拡散することによって、アルミニウム（Ａｌ）が添加される。また、チタンナイトライド（ＴｉＮ）膜からなるハードマスク３３ａでは、組成比Ｒ（Ｎ／Ｔｉ）が所定の範囲（１≦Ｒ≦１．１）内にあることで、ハードマスク３３ａからハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって拡散する窒素（Ｎ）の量が抑制される。これにより、ｐチャネル型の電界効果トランジスタのしきい値電圧を下げることができる。
【００８８】
さらに、熱処理を施す際に、ハードマスク３３ａ中のチタン（Ｔｉ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。これにより、ハフニウム酸窒化（ＨｆＯＮ）膜６には、アルミニウム（Ａｌ）に加えて、元素としてチタン（Ｔｉ）が添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。これにより、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００８９】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。
【００９０】
以上のようにして形成される半導体装置では、図５７に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極Ｇｐを積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極Ｇｎを積層させた構造となる。
【００９１】
なお、前述したように、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｃへ拡散する場合も想定される。図５７に示すｎチャネル型の電界効果トランジスタのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。
【００９２】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９３】
本発明は、相補型の電界効果トランジスタを備えた半導体装置に有効に利用される。
【符号の説明】
【００９４】
１ 半導体基板、２ 素子分離絶縁膜、３ ｎ型ウェル、４ ｐ型ウェル、５，５ａ，５ｂ 界面層、６ ハフニウム酸窒化（ＨｆＯＮ）膜、６ａ ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜、６ｂ ハフニウムアルミニウムランタンチタン酸窒化（ＨｆＡｌＬａＴｉＯＮ）膜、７ アルミニウム（Ａｌ）膜、８ ＴｉＡｌＮ膜、９ レジストマスク、８ａ ハードマスク、１０ ＬａＯ膜、１１，１１ａ，１１ｂ ＴｉＮ膜、１２，１２ａ，１２ｂ ポリシリコン膜、１３ａ ゲート絶縁膜、Ｇｐ ゲート電極、１３ｂ ゲート絶縁膜、Ｇｎ ゲート電極、１５ａ，１５ｂ ｐ型不純物領域、１６ａ，１６ｂ ｎ型不純物領域、１７ サイドウォール絶縁膜、１８ａ，１８ｂ ｐ型不純物領域、１９ａ，１９ｂ ｎ型不純物領域、２０ 層間絶縁膜、２０ａ コンタクトホール、２１ プラグ、２２ シリコン窒化膜、２３ 層間絶縁膜、２４ 配線溝、３１ 酸化アルミニウム（ＡｌＯ）膜、３２ ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜、３３ ＴｉＮ膜、３３ａ ハードマスク、Ｍ１，Ｍ２，Ｍ３，Ｍ４ 配線、Ｔｐ ｐチャネル型の電界効果トランジスタ、Ｔｎ ｎチャネル型の電界効果トランジスタ。
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、相補型の電界効果トランジスタを備えた半導体装置と、その製造方法とに関するものである。
【背景技術】
【０００２】
１つのチップに複数のロジック回路およびメモリセル等が搭載されているＳＯＣ（System On Chip）と称される半導体装置がある。この種の半導体装置では、従来、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ等の電界効果トランジスタのゲート電極の構造として、シリコン酸窒化膜の上に多結晶シリコン膜を積層させた構造（ゲートスタック）が採用されてきた。
【０００３】
近年、半導体装置の微細化に伴うシリコン酸窒化膜（ゲート絶縁膜）の薄膜化に起因するゲートリーク電流を低減し、また、多結晶シリコン膜の空乏化に起因する多結晶シリコン膜とゲート絶縁膜との間の寄生容量をなくすために、ゲートスタックの構造として、シリコン酸窒化膜よりも高い誘電率を有する高誘電率（Ｈｉｇｈ-ｋ）ゲート絶縁膜の上に金属膜を積層させた構造（Ｈｋメタルゲート構造）が不可欠とされている。
【０００４】
しかしながら、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を適用した電界効果トランジスタでは、そのしきい値電圧（Ｖｔｈ）が高くなるという問題がある。消費電力を低減するためには、しきい値電圧を低くすることが求められる。しきい値電圧を低くするために、ｎチャネル型の電界効果ランジスタのゲート電極の仕事関数（仕事関数ｎ）とｐチャネル型の電界効果トランジスタのゲート電極の仕事関数（仕事関数ｐ）とを互いに異なる値に設定する必要がある。ここで、仕事関数ｎは、たとえば４．１ｅＶとされ、仕事関数ｐは５．１ｅＶとされる。このため、ｎチャネル型の電界効果トランジスタとｐチャネル型の電界効果トランジスタとで、互いに材料がそれぞれ異なるＨｉｇｈ-ｋ膜と金属膜とを適用する必要があり、研究開発が盛んに行われている。
【０００５】
ｎチャネル型の電界効果トランジスタでは、Ｈｉｇｈ−ｋ膜の上に、たとえば、ＬａＯ膜、ＹＯ膜あるいはＭｇＯ膜等を積層し、ランタン（Ｌａ）、イットリウム（Ｙ）あるいはマグネシウム（Ｍｇ）等をＨｉｇｈ−ｋ膜に拡散（ミキシング）させることによって、仕事関数ｎを制御する技術が開発されている。一方、ｐチャネル型の電界効果トランジスタでは、Ｈｉｇｈ−ｋ膜の上に、たとえば、ＡｌＯ膜、ＴｉＯ膜あるいはＴａＯ膜等を積層し、アルミニウム（Ａｌ）、チタン（Ｔｉ）あるいはタンタル（Ｔａ）等をＨｉｇｈ−ｋ膜に拡散（ミキシング）させることによって、仕事関数ｐを制御する技術が開発されている。
【０００６】
なお、この種のゲート電極を開示した文献として、たとえば、非特許文献１および非特許文献２がある。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】T.Schram et al., “Novel Process To Pattern selectively Dual Dielectric Capping Layers Using Soft-Mask Only”, 2008 Symposium on VLSI Technology Digest of Technical Papers pp. 44-45. 2008.
【非特許文献２】S. C. Song et al., “Highly manufacturable 45nm LSTP CMOSFETsUsing Novel Dual High-k and Dual Metal Gate CMOS Integration”, 2006 Symposium on VLSI Technology Digest of Technical Papers pp. 16-17. 2006.
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上述したＨｋメタルゲート構造の研究開発の一環でなされたものであり、その目的は、特に、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御して所望の特性が得られる半導体装置を提供することであり、他の目的はそのような半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、相補型の電界効果トランジスタを備えた半導体装置であって、半導体基板の主表面に形成された、ｐチャネル型電界効果トランジスタのための第１素子形成領域と、ｐチャネル型電界効果トランジスタのための第１素子形成領域とｎチャネル型電界効果トランジスタのための第２素子形成領域と第１ゲート絶縁膜と第１ゲート電極と第２ゲート絶縁膜と第２ゲート電極とを備えている。第１素子形成領域と第２素子形成領域は半導体基板の主表面に形成されている。第１ゲート絶縁膜は、第１素子形成領域の表面に接触するように形成されている。第１ゲート電極は、第１ゲート絶縁膜の表面に接触するように形成されている。第２ゲート絶縁膜は、第２素子形成領域の表面に接触するように形成されている。第２ゲート電極は、第２ゲート絶縁膜の表面に接触するように形成されている。第１ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてアルミニウム（Ａｌ）およびチタン（Ｔｉ）を添加したハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜である。第２ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてランタン（Ｌａ）を添加したハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜である。
【００１０】
本発明に係る半導体装置の製造方法は、相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、以下の工程を備えている。半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する。第１素子形成領域および第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する。ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する。第２素子形成領域に位置する第１所定元素含有膜の部分を露出し、第１素子形成領域に位置する第１元素含有膜の部分を覆う態様で、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する。ハードマスクをマスクとして加工を施すことにより、第２素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する。第２素子形成領域に露出したハフニウム酸窒化（ＨｆＯＮ）膜の部分およびハードマスクを覆うように、ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する。熱処理を施すことにより、第１素子形成領域では第１所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、第２素子形成領域では第２所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する。第１絶縁膜および第２絶縁膜の表面に接触するように所定の金属膜を形成する。金属膜の表面に接触するようにポリシリコン膜を形成する。ポリシリコン膜、金属膜、第１絶縁膜および第２絶縁膜に所定のパターニングを施すことにより、第１素子形成領域では、第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第２素子形成領域では、第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する。
【００１１】
本発明に係る他の半導体装置の製造方法は、相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、以下の工程を備えている。半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する。第１素子形成領域および第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する。第２素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出し、第１素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を覆う態様で、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する。第２素子形成領域に露出したハフニウム酸窒化（ＨｆＯＮ）膜の部分およびハードマスクを覆うように、ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する所定元素含有膜を形成する。熱処理を施すことにより、第１素子形成領域ではハードマスクからハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、第２素子形成領域では所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する。第１絶縁膜および第２絶縁膜の表面に接触するように所定の金属膜を形成する。金属膜の表面に接触するようにポリシリコン膜を形成する。ポリシリコン膜、金属膜、第１絶縁膜および第２絶縁膜に所定のパターニングを施すことにより、第１素子形成領域では、第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第２素子形成領域では、第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する。
【００１２】
本発明に係るさらに他の半導体装置の製造方法は、相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、以下の工程を備えている。半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する。第１素子形成領域および第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する。ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する。第１素子形成領域に位置する第１所定元素含有膜の部分を覆うように、元素としてチタン（Ｔｉ）と窒素（Ｎ）を所定の組成比Ｒをもって含有するチタンナイトライド（ＴｉＮ）膜からなるハードマスクを形成する。ハードマスクをマスクとして加工を施すことにより、第２素子形成領域に位置するハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する。第２素子形成領域に露出したハフニウム酸窒化（ＨｆＯＮ）膜の部分およびハードマスクを覆うように、ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する。熱処理を施すことにより、第１素子形成領域では第１所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、第２素子形成領域では第２所定元素含有膜からハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する。第１絶縁膜および第２絶縁膜の表面に接触するように所定の金属膜を形成する。金属膜の表面に接触するようにポリシリコン膜を形成する。ポリシリコン膜、金属膜、第１絶縁膜および第２絶縁膜に所定のパターニングを施すことにより、第１素子形成領域では、第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、第２素子形成領域では、第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する。ハードマスクを形成する工程では、組成比Ｒが、１≦Ｒ≦１．１を満たすように形成される。
【発明の効果】
【００１３】
本発明に係る半導体装置によれば、ハフニウム酸窒化（ＨｆＯＮ）膜へ添加されたアルミニウム（Ａｌ）により、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができ、しかも、アルミニウム（Ａｌ）を添加することで厚くなった第１ゲート絶縁膜の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００１４】
本発明に係る半導体装置の製造方法によれば、元素としてアルミニウム（Ａｌ）を含有するハードマスクを適用することで、第１所定元素含有膜中からハードマスクへアルミニウム（Ａｌ）が拡散するのが抑制される。これにより、ハードマスクへのアルミニウムの拡散が抑制される分、第１所定元素含有膜中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜へ向かって十分に拡散する。また、ハードマスク中のアルミニウム（Ａｌ）も、第１所定元素含有膜を経てハフニウム酸窒化（ＨｆＯＮ）膜へ拡散する。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００１５】
本発明に係る他の半導体装置の製造方法によれば、元素としてアルミニウム（Ａｌ）を含有するハードマスクを適用することで、アルミニウム（Ａｌ）膜を別途形成することなく、ハードマスク中のアルミニウム（Ａｌ）をハフニウム酸窒化（ＨｆＯＮ）膜へ拡散させることができる。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００１６】
本発明に係るさらに他の半導体装置の製造方法によれば、アルミニウム（Ａｌ）膜中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜に添加される一方、組成比Ｒ（Ｎ／Ｔｉ）が所定の範囲（１≦Ｒ≦１．１）のチタンナイトライド（ＴｉＮ）膜からなるハードマスクを適用することでハードマスクからハフニウム酸窒化（ＨｆＯＮ）膜へ向かって拡散する窒素（Ｎ）の量が抑制される。これにより、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図２】同実施の形態において、図１に示す工程の後に行われる工程を示す断面図である。
【図３】同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。
【図４】同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。
【図５】同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。
【図６】同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。
【図７】同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。
【図８】同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。
【図９】同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。
【図１０】同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。
【図１１】同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。
【図１２】同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。
【図１３】同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。
【図１４】同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。
【図１５】比較例に係る半導体装置における、しきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図１６】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図１７】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【図１８】本発明の実施の形態２に係る半導体装置の製造方法の一工程を示す断面図である。
【図１９】同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。
【図２０】同実施の形態において、図１９に示す工程の後に行われる工程を示す断面図である。
【図２１】同実施の形態において、図２０に示す工程の後に行われる工程を示す断面図である。
【図２２】同実施の形態において、図２１に示す工程の後に行われる工程を示す断面図である。
【図２３】同実施の形態において、図２２に示す工程の後に行われる工程を示す断面図である。
【図２４】同実施の形態において、図２３に示す工程の後に行われる工程を示す断面図である。
【図２５】同実施の形態において、図２４に示す工程の後に行われる工程を示す断面図である。
【図２６】同実施の形態において、図２５に示す工程の後に行われる工程を示す断面図である。
【図２７】同実施の形態において、図２６に示す工程の後に行われる工程を示す断面図である。
【図２８】同実施の形態において、図２７に示す工程の後に行われる工程を示す断面図である。
【図２９】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図３０】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【図３１】本発明の実施の形態３に係る半導体装置の製造方法の一工程を示す断面図である。
【図３２】同実施の形態において、図３１に示す工程の後に行われる工程を示す断面図である。
【図３３】同実施の形態において、図３２に示す工程の後に行われる工程を示す断面図である。
【図３４】同実施の形態において、図３３に示す工程の後に行われる工程を示す断面図である。
【図３５】同実施の形態において、図３４に示す工程の後に行われる工程を示す断面図である。
【図３６】同実施の形態において、図３５に示す工程の後に行われる工程を示す断面図である。
【図３７】同実施の形態において、図３６に示す工程の後に行われる工程を示す断面図である。
【図３８】同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。
【図３９】同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。
【図４０】同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。
【図４１】同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。
【図４２】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図４３】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【図４４】本発明の実施の形態４に係る半導体装置の製造方法の一工程を示す断面図である。
【図４５】同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。
【図４６】同実施の形態において、図４５に示す工程の後に行われる工程を示す断面図である。
【図４７】同実施の形態において、図４６に示す工程の後に行われる工程を示す断面図である。
【図４８】同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。
【図４９】同実施の形態において、図４８に示す工程の後に行われる工程を示す断面図である。
【図５０】同実施の形態において、図４９に示す工程の後に行われる工程を示す断面図である。
【図５１】同実施の形態において、図５０に示す工程の後に行われる工程を示す断面図である。
【図５２】同実施の形態において、図５１に示す工程の後に行われる工程を示す断面図である。
【図５３】同実施の形態において、図５２に示す工程の後に行われる工程を示す断面図である。
【図５４】同実施の形態において、図５３に示す工程の後に行われる工程を示す断面図である。
【図５５】同実施の形態において、ハードマスク中のチタンに対する窒素の組成比と仕事関数との関係を示すグラフである。
【図５６】同実施の形態において、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素の拡散の様子を示す断面図である。
【図５７】同実施の形態において、相補型の電界効果トランジスタにおけるゲート絶縁膜とゲート電極の構造を模式的に示す断面図である。
【発明を実施するための形態】
【００１８】
実施の形態１
ここでは、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素を含有する膜としてアルミニウム（Ａｌ）膜を適用した半導体装置について説明する。図１に示すように、まず、半導体基板１の表面における所定の領域に、たとえばＳＴＩ（Shallow Trench Isolation）法等によって、素子形成領域を規定する素子分離絶縁膜２が形成される。次に、ｐチャネル型の電界効果トランジスタが形成される素子形成領域ＲＰに、たとえば、リン（Ｐ）あるいは砒素（Ａｓ）等のｎ型不純物イオンを注入することにより、ｎ型ウェル３が形成される。一方、ｎチャネル型の電界効果トランジスタが形成される素子形成領域ＲＮに、たとえば、ボロン（Ｂ）等のｐ型不純物イオンを注入することにより、ｐ型ウェル４が形成される。
【００１９】
次に、ｎ型ウェル３およびｐ型ウェル４の表面に接触するように、たとえば、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜からなる界面層（Inter Layer）５が形成される。次に、図３に示すように、ハフニウム系のＨｉｇｈ−ｋ膜として、ハフニウム酸窒化（ＨｆＯＮ）膜６が形成される。次に、図４に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御するための元素を含有した膜として、膜厚約０．５ｎｍのアルミニウム（Ａｌ）膜７が形成される。
【００２０】
次に、図５に示すように、アルミニウム（Ａｌ）膜７の表面に接触するように、膜厚約１０ｎｍのチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８が形成される。チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８は、ｐチャネル型の電界効果トランジスタのゲート絶縁膜とｎチャネル型ＭＯＳトランジスタのゲート絶縁膜とを形成する際のハードマスクとなり、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御するための元素としてアルミニウム（Ａｌ）を含有する。なお、アルミニウム（Ａｌ）膜７とチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８とは、必要に応じて所定の真空処理装置内において一貫して形成することが好ましい。
【００２１】
次に、図６に示すように、素子形成領域ＲＰを覆い素子形成領域ＲＮを露出するレジストマスク９が形成される。次に、レジストマスク９をエッチングマスクとして、たとえばウェットエッチング処理を施すことにより、素子形成領域ＲＰに露出するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分を除去して、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面を露出させる。このとき、ＳＰＭ(Sulfuric acid Hydrogen Peroxide Mix)と称される、硫酸（Ｈ2ＳＯ4）と過酸化水素水（Ｈ2Ｏ2）と混合した薬液を用いることにより、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面をエッチングすることなく、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分だけを実質的に除去することができる。また、必要に応じて、素子形成領域ＲＮに位置するアルミニウム（Ａｌ）膜７の部分を除去するウェットエッチング工程を追加してもよい。その後、レジストマスク９を除去することにより、図７に示すように、素子形成領域ＲＰを覆うハードマスク８ａが形成される。一方、素子形成領域ＲＮでは、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面が露出する。
【００２２】
次に、図８に示すように、素子形成領域ＲＮに露出したハフニウム酸窒化（ＨｆＯＮ）膜６および素子形成領域ＲＰに位置するハードマスク８ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。酸化ランタン（ＬａＯ）膜１０は、ｎチャネル型電界効果トランジスタのしきい値電圧を制御するための元素としてランタン（Ｌａ）を含有する。
【００２３】
次に、図９に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）が添加されて、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂが形成される。
【００２４】
一方、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加される。
【００２５】
なお、このとき、酸化ランタン（ＬａＯ）膜１０とハフニウム酸窒化（ＨｆＯＮ）膜６との間に、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａが形成されていることで、ランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することはない。この熱処理に伴う元素の拡散については後で詳しく説明する。こうして、素子形成領域ＲＰでは、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成される。
【００２６】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図１０に示すように、素子形成領域ＲＮでは、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００２７】
次に、図１１に示すように、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００２８】
次に、所定の写真製版処理およびエッチング処理を施すことにより、図１２に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａによって形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂによって形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａによって形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂによって形成される。
【００２９】
次に、素子形成領域ＲＰをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｐをマスクとして、ｎ型ウェル３にｐ型の不純物イオンを注入することにより、表面から所定の深さにわたりＬＤＤ（Lightly Doped Drain）領域としてｐ型不純物領域１５ａ，１５ｂ（図１３参照）が形成される。また、素子形成領域ＲＮをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｎをマスクとして、ｐ型ウェル４にｎ型の不純物イオンを注入することにより、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂ（図１３参照）が形成される。
【００３０】
次に、図１３に示すように、ゲート電極Ｇｐ，Ｇｎの側面上にサイドウォール絶縁膜１７が形成される。次に、素子形成領域ＲＰをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｐおよびサイドウォール絶縁膜１７をマスクとして、ｎ型ウェル３にｐ型の不純物イオンを注入することにより、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、素子形成領域ＲＮをレジストマスク（図示せず）で覆った状態で、ゲート電極Ｇｎおよびサイドウォール絶縁膜１７をマスクとして、ｐ型ウェル４にｎ型の不純物イオンを注入することにより、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００３１】
こうして、素子形成領域ＲＰでは、ゲート電極Ｇｐおよびｐ型不純物領域１５ａ，１５ｂ，１８ａ，１８ｂを備えたｐチャネル型の電界効果トランジスタＴｐが形成される。素子形成領域ＲＮでは、ゲート電極Ｇｎおよびｎ型不純物領域１６ａ，１６ｂ，１９ａ，１９ｂを備えたｎチャネル型の電界効果トランジスタＴｎが形成される。
【００３２】
次に、図１４に示すように、ｐチャネル型の電界効果トランジスタＴｐおよびｎチャネル型の電界効果トランジスタＴｎを覆うように、層間絶縁膜２０が形成される。次に、その層間絶縁膜２０に、ｐ型不純物領域１８ａ，１８ｂあるいはｎ型不純物領域１９ａ，１９ｂの表面を露出するコンタクトホール２０ａが形成される。次に、そのコンタクトホール２０ａ内にプラグ２１が形成される。
【００３３】
次に、層間絶縁膜２０上に、シリコン窒化膜等のエッチングストッパ膜２２が形成される。そのエッチングストッパ膜２２の表面に接触するように、シリコン酸化膜等の層間絶縁膜２３が形成される。次に、所定の写真製版処理およびエッチング処理を施すことにより、層間絶縁膜２３およびエッチングストッパ膜に配線溝２４が形成される。その配線溝２４を充填するように銅膜（図示せず）等が形成され、その銅膜等に化学的機械研磨処理（ＣＭＰ：Chemical Mechanical Polishing）を施すことにより、配線溝２４内に配線Ｍ１，Ｍ２，Ｍ３．Ｍ４が形成される。こうして、相補型の電界効果トランジスタＴｐ，Ｔｎを備えた半導体装置の主要部分が形成される。
【００３４】
上述した半導体装置では、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａを適用することで、素子形成領域ＲＰに位置するハフニウム酸窒化（ＨｆＯＮ）膜６に、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素としてアルミニウム（Ａｌ）を効率的に添加することができる。このことについて、比較例を交えて説明する。
【００３５】
まず、比較例に係る半導体装置では、図１５に示すように、素子形成領域ＲＰを覆うハードマスク１０８ａは、チタンナイトライド（ＴｉＮ）膜から形成される。この場合、熱処理によって、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜１０７ａ中のアルミニウム（Ａｌ）は、ハフニウム酸窒化（ＨｆＯＮ）膜１０６へ向かって拡散（下向き矢印参照）するのと同時に、ハードマスク１０８ａへ向かって拡散（上向き矢印）することになる。このため、ハードマスク１０８ａへ向かってアルミニウム（Ａｌ）が拡散する分、ハフニウム酸窒化（ＨｆＯＮ）膜１０６に最終的に添加されるアルミニウム（Ａｌ）の量が減ってしまう。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を良好に制御することができないおそれがある。なお、素子形成領域ＲＮでは、ＬａＯ膜１１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜１０６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜１０６へランタン（Ｌａ）が添加されることになる。
【００３６】
比較例に係る半導体装置に対して上述した半導体装置では、図１６に示すように、素子形成領域ＲＰを覆うハードマスク８ａは、元素としてアルミニウム（Ａｌ）を含有するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜から形成される。これにより、アルミニウム（Ａｌ）を含有しないハードマスク１０８ａの場合に比べて、アルミニウム（Ａｌ）膜７ａ中からハードマスク８ａへアルミニウム（Ａｌ）が拡散するのが抑制される。このため、ハードマスク８ａへのアルミニウム（Ａｌ）の拡散が抑制される分、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって十分に拡散（下向き矢印参照）する。また、ハードマスク８ａ中のアルミニウム（Ａｌ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００３７】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。なお、素子形成領域ＲＰでは、ハードマスク８ａが形成されていることで、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することはない。
【００３８】
ところで、素子形成領域ＲＰでは、熱処理を施す際に、ハードマスク８ａ中のチタン（Ｔｉ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。これにより、ハフニウム酸窒化（ＨｆＯＮ）膜６には、アルミニウム（Ａｌ）に加えて、元素としてチタン（Ｔｉ）が添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。ここで、チタン（Ｔｉ）が添加されることによるメリットについて説明する。
【００３９】
まず、ハフニウム酸窒化（ＨｆＯＮ）膜のようなＨｉｇｈ−ｋ膜とメタルゲート電極を適用した電界効果トランジスタの特性を左右するパラメータとして、実効仕事関数（ＥＷＦ：Effective Work Function）とゲート絶縁膜の等価酸化膜厚（ＥＯＴ：Equivalent Oxide Thickness）とがある。ここで、等価酸化膜厚とは、ゲート絶縁膜をシリコン酸化膜（ＳｉＯ2）に換算した膜厚をいう。実効仕事関数は、ｐチャネル型の電界効果トランジスタでは、高い値（たとえば、５．１ｅＶ）が求められ、ｎチャネル型の電界効果トランジスタでは、低い値（たとえば、４．１ｅＶ）が求められる。また、等価酸化膜厚は、ｐチャネル型の電界効果トランジスタとｎチャネル型の電界効果トランジスタの双方において薄くすることが求められる。
【００４０】
特に、ｐチャネル型の電界効果トランジスタでは、ゲート絶縁膜として、ハフニウム酸窒化（ＨｆＯＮ）膜にアルミニウム（Ａｌ）を添加することで、実効仕事関数を高い値にすることができる。また、ゲート絶縁膜の誘電率を高くすることで、ゲート絶縁膜の等価酸化膜厚を薄くすることができる。ところが、ハフニウム酸窒化（ＨｆＯＮ）膜にアルミニウム（Ａｌ）を添加したハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の誘電率は、ハフニウム酸窒化（ＨｆＯＮ）膜の誘電率よりも低くなる。このため、ハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の等価酸化膜厚は、ハフニウム酸窒化（ＨｆＯＮ）膜の等価酸化膜厚よりも厚くなってしまう。
【００４１】
一方、チタン（Ｔｉ）は、ハフニウム酸窒化（ＨｆＯＮ）膜に添加されるとその誘電率を上げる性質を有している。そこで、アルミニウム（Ａｌ）が添加されたハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜に、ハードマスク８ａ中のチタン（Ｔｉ）をさらに拡散させることによって、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの誘電率は、ハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の誘電率よりも高くなる。これにより、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの等価酸化膜厚は、アルミニウム（Ａｌ）を添加することで厚くなったハフニウムアルミニウム酸窒化（ＨｆＡｌＯＮ）膜の等価酸化膜厚よりも薄くなる。すなわち、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができ、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００４２】
以上のようにして形成される半導体装置では、図１７に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜（ゲート絶縁膜）としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極を積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極を積層させた構造となる。
【００４３】
なお、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂへ拡散することが考えられる。図１７に示すｎチャネル型の電界効果トランジスタのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。発明者らの評価によれば、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａ中のチタン（Ｔｉ）の量が十分に多いことが確認された。
【００４４】
実施の形態２
ここでは、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する膜として酸化アルミニウム（ＡｌＯ）膜を適用した半導体装置について説明する。
【００４５】
図１〜図３に示す工程の後、図１８に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、酸化アルミニウム（ＡｌＯ）膜３１が形成される。次に、図１９に示すように、酸化アルミニウム（ＡｌＯ）膜３１の表面に接触するように、膜厚約１０ｎｍのチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８が形成される。次に、図２０に示すように、素子形成領域ＲＰを覆い、素子形成領域ＲＮを露出するレジストマスク９が形成される。
【００４６】
次に、レジストマスク９をエッチングマスクとしてウェットエッチング処理を施すことにより、素子形成領域ＲＰに露出するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分と酸化アルミニウム（ＡｌＯ）膜３１の部分を除去する。このとき、酸化アルミニウム（ＡｌＯ）膜３１を完全に除去しようとすると、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面にダメージを与えるおそれがある。このダメージを避けるために、酸化アルミニウム（ＡｌＯ）膜３１ｂを残すように除去する。その後、レジストマスク９を除去することにより、図２１に示すように、素子形成領域ＲＰを覆うハードマスク８ａが形成される。次に、図２２に示すように、素子形成領域ＲＮに位置する酸化アルミニウム（ＡｌＯ）膜３１ｂおよび素子形成領域ＲＰに位置するハードマスク８ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。
【００４７】
次に、図２３に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）が、酸化アルミニウム（ＡｌＯ）膜３１ｂ中のアルミニウム（Ａｌ）とともに、ハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）およびアルミニウム（Ａｌ）が添加されて、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂが形成される。こうして、素子形成領域ＲＮでは、Ｈｉｇｈ−ｋ膜として、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂからなる膜が形成される。
【００４８】
一方、素子形成領域ＲＰでは、酸化アルミニウム（ＡｌＯ）膜３１ａ中のアルミニウム（Ａｌ）（元素）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加される。こうして、素子形成領域ＲＰでは、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成される。
【００４９】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図２４に示すように、素子形成領域ＲＮでは、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００５０】
次に、図２５に示すように、ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００５１】
次に、図１２に示す工程と同様の工程を経て、図２６に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａにより形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂにより形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａにより形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂにより形成される。
【００５２】
次に、図１３に示す工程と同様の工程を経て、図２７に示すように、ｎ型ウェル３には、表面から所定の深さにわたりＬＤＤ領域としてｐ型不純物領域１５ａ，１５ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、ｐ型ウェル４には、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００５３】
次に、図１４に示す工程と同様の工程を経て、図２８に示すように、ｐチャネル型の電界効果トランジスタＴｐのｐ型不純物領域１８ａ，１８ｂにプラグ２１を介して電気的に接続される配線Ｍ１，Ｍ２等が形成され、また、ｎチャネル型の電界効果トランジスタＴｎのｎ型不純物領域１９ａ，１９ｂにプラグ２１を介して電気的に接続される配線Ｍ３，Ｍ４等が形成されて、半導体装置の主要部分が形成される。
【００５４】
上述した半導体装置では、図２９に示すように、素子形成領域ＲＰを覆うハードマスク８ａは、元素としてアルミニウム（Ａｌ）を含有するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜から形成される。これにより、アルミニウム（Ａｌ）を含有しないハードマスク１０８ａの場合に比べて、酸化アルミニウム（ＡｌＯ）膜３１ａ中からハードマスク８ａへ元素としてのアルミニウム（Ａｌ）が拡散するのを抑制することができる。このため、ハードマスク８ａへのアルミニウム（Ａｌ）の拡散が抑制される分、酸化アルミニウム（ＡｌＯ）膜３１ａ中のアルミニウム（Ａｌ）（元素）が、ハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって十分に拡散（下向き矢印参照）する。また、ハードマスク８ａ中のアルミニウム（Ａｌ）も、酸化アルミニウム（ＡｌＯ）膜３１ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。その結果、ｐチャネル型の電界効果トランジスタのしきい値電圧を確実に制御することができる。
【００５５】
また、熱処理を施す際に、ハードマスク８ａ中のチタン（Ｔｉ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。これにより、ハフニウム酸窒化（ＨｆＯＮ）膜６には、アルミニウム（Ａｌ）に加えて、元素としてチタン（Ｔｉ）が添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。これにより、すでに説明したように、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００５６】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。
【００５７】
以上のようにして形成される半導体装置では、図３０に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極Ｇｐを積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極Ｇｎを積層させた構造となる。
【００５８】
なお、前述したように、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｂへ拡散する場合も想定される。図３０に示すｎチャネル型の電界効果トランジスタのハフニウムランタンアルミニウム酸窒化（ＨｆＬａＡｌＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。
【００５９】
実施の形態３
ここでは、ｐチャネル型の電界効果トランジスタのしきい値電圧を制御する元素を含有する膜としてハードマスクを利用した半導体装置について説明する。
【００６０】
図１〜図３に示す工程と同様の工程を経て、図３１に示すように、界面層５の表面に接触するように、ハフニウム酸窒化（ＨｆＯＮ）膜６が形成される。次に、図３２に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、膜厚約１０ｎｍのチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８が形成される。次に、図３３に示すように、素子形成領域ＲＰを覆い素子形成領域ＲＮを露出するレジストマスク９が形成される。
【００６１】
次に、レジストマスク９をエッチングマスクとしてウェットエッチング処理を施すことにより、素子形成領域ＲＮに露出するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜８の部分を除去して、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面を露出させる。その後、レジストマスク９を除去することにより、図３４に示すように、素子形成領域ＲＰを覆うハードマスク８ａが形成される。一方、素子形成領域ＲＮでは、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面が露出する。次に、図３５に示すように、素子形成領域ＲＮに露出したハフニウム酸窒化（ＨｆＯＮ）膜６および素子形成領域ＲＰに位置するハードマスク８ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。
【００６２】
次に、図３６に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）が添加されて、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂが形成される。
【００６３】
一方、素子形成領域ＲＰでは、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜からなるハードマスク８ａ中のアルミニウム（Ａｌ）とチタン（Ｔｉ）とがハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成される。
【００６４】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図３７に示すように、素子形成領域ＲＮでは、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００６５】
次に、図３８に示すように、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００６６】
次に、図１２に示す工程と同様の工程を経て、図３９に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａにより形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂにより形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａにより形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂにより形成される。
【００６７】
次に、図１３に示す工程と同様の工程を経て、図４０に示すように、ｎ型ウェル３には、表面から所定の深さにわたりＬＤＤ領域としてｐ型不純物領域１５ａ，１５ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、ｐ型ウェル４には、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００６８】
次に、図１４に示す工程と同様の工程を経て、図４１に示すように、ｐチャネル型の電界効果トランジスタＴｐのｐ型不純物領域１８ａ，１８ｂにプラグ２１を介して電気的に接続される配線Ｍ１，Ｍ２等が形成され、また、ｎチャネル型の電界効果トランジスタＴｎのｎ型不純物領域１９ａ，１９ｂにプラグ２１を介して電気的に接続される配線Ｍ３，Ｍ４等が形成されて、半導体装置の主要部分が形成される。
【００６９】
上述した半導体装置では、図４２に示すように、素子形成領域ＲＰを覆うハードマスク８ａは、元素としてアルミニウム（Ａｌ）を含有するチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜から形成される。これにより、熱処理を施す際に、ハードマスク８ａ中のアルミニウム（Ａｌ）（元素）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６にアルミニウム（Ａｌ）が添加されることになる。すなわち、チタンアルミニウムナイトライド（ＴｉＡｌＮ）膜中のアルミニウム（Ａｌ）をハフニウム酸窒化（ＨｆＯＮ）膜６に添加させることによって、実施の形態１において説明したアルミニウム（Ａｌ）膜７を形成する工程を省くことができ、工程削減を図ることができる。
【００７０】
また、ハードマスク８ａ中のチタン（Ｔｉ）もハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散し、ハフニウム酸窒化（ＨｆＯＮ）膜６には、元素としてアルミニウム（Ａｌ）とチタン（Ｔｉ）とが添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。これにより、すでに説明したように、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００７１】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。
【００７２】
以上のようにして形成される半導体装置では、図４３に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極Ｇｐを積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極Ｇｎを積層させた構造となる。
【００７３】
なお、前述したように、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂへ拡散する場合も想定される。図４３に示すｎチャネル型の電界効果トランジスタのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。
【００７４】
実施の形態４
ここでは、ハードマスクとしてチタンナイトライド（ＴｉＮ）膜を適用した半導体装置について説明する。この実施の形態におけるチタンナイトライド（ＴｉＮ）膜は、チタンに対する窒素の組成比（元素比）が所定の範囲内にあることで、実施の形態１において説明した比較例に係る半導体装置におけるチタンナイトライド膜とは異なるものである。
【００７５】
図１〜図４に示す工程と同様の工程を経て、図４４に示すように、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面に接触するように、アルミニウム（Ａｌ）膜７が形成される。次に、図４５に示すように、アルミニウム（Ａｌ）膜７の表面に接触するように、チタン（Ｔｉ）と窒素（Ｎ）との所定の組成比を有するチタンナイトライド（ＴｉＮ）膜３３が形成される。組成比については後述する。次に、図４６に示すように、素子形成領域ＲＰを覆い素子形成領域ＲＮを露出するレジストマスク９が形成される。
【００７６】
次に、レジストマスク９をエッチングマスクとしてウェットエッチング処理を施すことにより、素子形成領域ＲＮに露出するアルミニウム（Ａｌ）膜７の部分を除去して、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面を露出させる。その後、レジストマスク９を除去することにより、図４７に示すように、素子形成領域ＲＰを覆うハードマスク３３ａが形成される。一方、素子形成領域ＲＮでは、ハフニウム酸窒化（ＨｆＯＮ）膜６の表面が露出する。次に、図４８に示すように、素子形成領域ＲＮに露出したハフニウム酸窒化（ＨｆＯＮ）膜６および素子形成領域ＲＰに位置するハードマスク３３ａを覆うように、膜厚約０．５ｎｍの酸化ランタン（ＬａＯ）膜１０が形成される。
【００７７】
次に、図４９に示すように、温度約７００〜９００℃のもとで熱処理を施す。熱処理に伴い、素子形成領域ＲＮでは、酸化ランタン（ＬａＯ）膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてランタン（Ｌａ）が添加されて、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂが形成される。
【００７８】
一方、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてアルミニウム（Ａｌ）が添加される。また、チタンナイトライド（ＴｉＮ）膜からなるハードマスク３３ａ中のチタン（Ｔｉ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６に元素としてチタン（Ｔｉ）が添加される。さらに、チタンナイトライド（ＴｉＮ）膜におけるチタン（Ｔｉ）と窒素（Ｎ）との組成比Ｒが所定の範囲（１≦Ｒ≦１．１）内に設定されていることで、ハードマスク３３ａ中の窒素（Ｎ）のハフニウム酸窒化（ＨｆＯＮ）膜６への拡散が抑制されることになる。これについては、後述する。
【００７９】
次に、たとえば、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰ，ＲＮに位置する余剰の酸化ランタン（ＬａＯ）膜１０が除去される。さらに、ウェットエッチング処理等を施すことにより、素子形成領域ＲＰに位置するハードマスク８ａが除去される。こうして、図５０に示すように、素子形成領域ＲＮでは、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面が露出する。素子形成領域ＲＰでは、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面が露出する。
【００８０】
次に、図５１に示すように、ハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの表面およびハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの表面に接触するように、メタルゲート電極材として、チタンナイトライド（ＴｉＮ）膜１１が形成される。そのチタンナイトライド（ＴｉＮ）膜１１の表面に接触するようにポリシリコン膜１２が形成される。
【００８１】
次に、図１２に示す工程と同様の工程を経て、図５２に示すように、素子形成領域ＲＰでは、ｎ型ウェル３の表面上にゲート絶縁膜１３ａを介在させてゲート電極Ｇｐが形成される。素子形成領域ＲＮでは、ｐ型ウェル４の表面上にゲート絶縁膜１３ｂを介在させてゲート電極Ｇｎが形成される。ゲート絶縁膜１３ａは、界面層５ａとハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａにより形成され、ゲート絶縁膜１３ｂは、界面層５ｂとハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂにより形成される。また、ゲート電極Ｇｐは、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａにより形成され、ゲート電極Ｇｎは、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂにより形成される。
【００８２】
次に、図１３に示す工程と同様の工程を経て、図５３に示すように、ｎ型ウェル３には、表面から所定の深さにわたりＬＤＤ領域としてｐ型不純物領域１５ａ，１５ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｐ型不純物領域１８ａ，１８ｂが形成される。また、ｐ型ウェル４には、表面から所定の深さにわたりＬＤＤ領域としてｎ型不純物領域１６ａ，１６ｂが形成され、表面から所定の深さにわたりソース・ドレイン領域としてｎ型不純物領域１９ａ，１９ｂが形成される。
【００８３】
次に、図１４に示す工程と同様の工程を経て、図５４に示すように、ｐチャネル型の電界効果トランジスタＴｐのｐ型不純物領域１８ａ，１８ｂにプラグ２１を介して電気的に接続される配線Ｍ１，Ｍ２等が形成され、また、ｎチャネル型の電界効果トランジスタＴｎのｎ型不純物領域１９ａ，１９ｂにプラグ２１を介して電気的に接続される配線Ｍ３，Ｍ４等が形成されて、半導体装置の主要部分が形成される。
【００８４】
上述した半導体装置では、ハードマスクとして所定の組成比Ｒのチタンナイトライド（ＴｉＮ）膜を適用することで、窒素のハフニウム酸窒化（ＨｆＯＮ）膜への拡散が抑制されて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。このことについて説明する。発明者らは、開発の一環で、チタンナイトライド（ＴｉＮ）膜からなるハードマスクを評価していたところ、チタン（Ｔｉ）に対する窒素（Ｎ）の組成比Ｒと有効仕事関数とに相関関係があることを見出した。
【００８５】
図５５は、その結果を示すグラフであり、ゲート絶縁膜中のアルミニウム（Ａｌ）の含有量をほぼ同じ量とした場合における、チタン（Ｔｉ）に対する窒素（Ｎ）の組成比Ｒ（Ｎ／Ｔｉ）と、ｐチャネル型の電界効果トランジスタの仕事関数との関係を示すグラフである。図５５に示すように、組成比Ｒの値が大きくなるにしたがって、仕事関数は徐々に小さくなることがわかる。
【００８６】
すでに説明したように、ｐチャネル型の電界効果トランジスタでは、消費電力低減のためにしきい値電圧を下げようとすれば、仕事関数を上げる必要がある。そうすると、組成比Ｒ（Ｎ／Ｔｉ）は１．１を超えないことが望ましい。一方、組成比Ｒ（Ｎ／Ｔｉ）が１よりも小さくなると、熱処理の際にチタン（Ｔｉ）が酸化されやすくなって酸素が容易に透過し、等価酸化膜厚が厚くなってしまう。このため、組成比Ｒ（Ｎ／Ｔｉ）は１よりも小さくならないことが望ましい。したがって、チタンナイトライド（ＴｉＮ）膜からなるハードマスクの組成比Ｒ（Ｎ／Ｔｉ）は、１≦Ｒ≦１．１であることが望ましい。
【００８７】
上述した半導体装置では、図５６に示すように、素子形成領域ＲＰでは、アルミニウム（Ａｌ）膜７ａ中のアルミニウム（Ａｌ）が、ハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって拡散することによって、アルミニウム（Ａｌ）が添加される。また、チタンナイトライド（ＴｉＮ）膜からなるハードマスク３３ａでは、組成比Ｒ（Ｎ／Ｔｉ）が所定の範囲（１≦Ｒ≦１．１）内にあることで、ハードマスク３３ａからハフニウム酸窒化（ＨｆＯＮ）膜６へ向かって拡散する窒素（Ｎ）の量が抑制される。これにより、ｐチャネル型の電界効果トランジスタのしきい値電圧を下げることができる。
【００８８】
さらに、熱処理を施す際に、ハードマスク３３ａ中のチタン（Ｔｉ）も、アルミニウム（Ａｌ）膜７ａを経てハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散する。これにより、ハフニウム酸窒化（ＨｆＯＮ）膜６には、アルミニウム（Ａｌ）に加えて、元素としてチタン（Ｔｉ）が添加されて、ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａが形成されることになる。これにより、アルミニウム（Ａｌ）を添加することで厚くなったゲート絶縁膜（Ｈｉｇｈ−ｋ膜）の等価酸化膜厚を、チタン（Ｔｉ）を添加することで薄くすることができて、ｐチャネル型の電界効果トランジスタとして所望の特性を得ることができる。
【００８９】
一方、素子形成領域ＲＮでは、ＬａＯ膜１０中のランタン（Ｌａ）がハフニウム酸窒化（ＨｆＯＮ）膜６へ拡散することによって、ハフニウム酸窒化（ＨｆＯＮ）膜６へランタン（Ｌａ）が添加される。
【００９０】
以上のようにして形成される半導体装置では、図５７に示すように、ｐチャネル型の電界効果トランジスタＴｐのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜６ａの上に、チタンナイトライド（ＴｉＮ）膜１１ａとポリシリコン膜１２ａからなるゲート電極Ｇｐを積層させた構造となる。一方、ｎチャネル型の電界効果トランジスタＴｎのゲート電極構造は、Ｈｉｇｈ−ｋ膜としてのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂの上に、チタンナイトライド（ＴｉＮ）膜１１ｂとポリシリコン膜１２ｂからなるゲート電極Ｇｎを積層させた構造となる。
【００９１】
なお、前述したように、ゲート電極となるチタンナイトライド（ＴｉＮ）膜を形成した後の熱処理によって、チタンナイトライド膜中のチタン（Ｔｉ）がハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜６ｃへ拡散する場合も想定される。図５７に示すｎチャネル型の電界効果トランジスタのハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜６ｂに示されるＴｉは、そのような拡散によって添加された場合を想定したものである。
【００９２】
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００９３】
本発明は、相補型の電界効果トランジスタを備えた半導体装置に有効に利用される。
【符号の説明】
【００９４】
１ 半導体基板、２ 素子分離絶縁膜、３ ｎ型ウェル、４ ｐ型ウェル、５，５ａ，５ｂ 界面層、６ ハフニウム酸窒化（ＨｆＯＮ）膜、６ａ ハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜、６ｂ ハフニウムアルミニウムランタンチタン酸窒化（ＨｆＡｌＬａＴｉＯＮ）膜、７ アルミニウム（Ａｌ）膜、８ ＴｉＡｌＮ膜、９ レジストマスク、８ａ ハードマスク、１０ ＬａＯ膜、１１，１１ａ，１１ｂ ＴｉＮ膜、１２，１２ａ，１２ｂ ポリシリコン膜、１３ａ ゲート絶縁膜、Ｇｐ ゲート電極、１３ｂ ゲート絶縁膜、Ｇｎ ゲート電極、１５ａ，１５ｂ ｐ型不純物領域、１６ａ，１６ｂ ｎ型不純物領域、１７ サイドウォール絶縁膜、１８ａ，１８ｂ ｐ型不純物領域、１９ａ，１９ｂ ｎ型不純物領域、２０ 層間絶縁膜、２０ａ コンタクトホール、２１ プラグ、２２ シリコン窒化膜、２３ 層間絶縁膜、２４ 配線溝、３１ 酸化アルミニウム（ＡｌＯ）膜、３２ ハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜、３３ ＴｉＮ膜、３３ａ ハードマスク、Ｍ１，Ｍ２，Ｍ３，Ｍ４ 配線、Ｔｐ ｐチャネル型の電界効果トランジスタ、Ｔｎ ｎチャネル型の電界効果トランジスタ。
【特許請求の範囲】
【請求項１】
相補型の電界効果トランジスタを備えた半導体装置であって、
半導体基板の主表面に形成された、ｐチャネル型電界効果トランジスタのための第１素子形成領域と、
前記半導体基板の前記主表面に形成された、ｎチャネル型電界効果トランジスタのための第２素子形成領域と、
前記第１素子形成領域の表面に接触するように形成された第１ゲート絶縁膜と、
前記第１ゲート絶縁膜の表面に接触するように形成された第１ゲート電極と、
前記第２素子形成領域の表面に接触するように形成された第２ゲート絶縁膜と、
前記第２ゲート絶縁膜の表面に接触するように形成された第２ゲート電極と
を備え、
前記第１ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてアルミニウム（Ａｌ）およびチタン（Ｔｉ）を添加したハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜であり、
前記第２ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてランタン（Ｌａ）を添加したハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜である、半導体装置。
【請求項２】
前記第２ゲート絶縁膜は、元素としてアルミニウム（Ａｌ）をさらに添加したハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜である、請求項１記載の半導体装置。
【請求項３】
前記第２ゲート絶縁膜は、元素としてチタン（Ｔｉ）をさらに含む、請求項２記載の半導体装置。
【請求項４】
前記第１ゲート電極は、
前記第１ゲート絶縁膜の表面に接触するように形成された第１チタンナイトライド（ＴｉＮ）膜と、
前記第１チタンナイトライド（ＴｉＮ）膜の表面に接触するように形成された第２ポリシリコン膜と
を含み、
前記第２ゲート電極は、
前記第２ゲート絶縁膜の表面に接触するように形成された第２チタンナイトライド（ＴｉＮ）膜と、
前記第２チタンナイトライド（ＴｉＮ）膜の表面に接触するように形成された第２ポリシリコン膜と
を含む、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、
半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する工程と、
前記第１素子形成領域および前記第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する工程と、
前記ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する工程と、
前記第２素子形成領域に位置する前記第１所定元素含有膜の部分を露出し、前記第１素子形成領域に位置する前記第１所定元素含有膜の部分を覆う態様で、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する工程と、
前記ハードマスクをマスクとして加工を施すことにより、前記第２素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する工程と、
前記第２素子形成領域に露出した前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分および前記ハードマスクを覆うように、前記ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する工程と、
熱処理を施すことにより、前記第１素子形成領域では前記第１所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、前記第２素子形成領域では前記第２所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する工程と、
前記第１絶縁膜および前記第２絶縁膜の表面に接触するように所定の金属膜を形成する工程と、
前記金属膜の表面に接触するようにポリシリコン膜を形成する工程と、
前記ポリシリコン膜、前記金属膜、前記第１絶縁膜および前記第２絶縁膜に所定のパターニングを施すことにより、前記第１素子形成領域では、前記第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、前記第２素子形成領域では、前記第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する工程と
を備えた、半導体装置の製造方法。
【請求項６】
前記第１所定元素含有膜はアルミニウム（Ａｌ）膜である、請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１所定元素含有膜は酸化アルミニウム（ＡｌＯ）膜である、請求項５記載の半導体装置の製造方法。
【請求項８】
前記第２所定元素含有膜は酸化ランタン（ＬａＯ）膜である、請求項５〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記ハードマスクはチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜である、請求項５〜８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、
半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する工程と、
前記第１素子形成領域および前記第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する工程と、
前記第２素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出し、前記第１素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を覆う態様で、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する工程と、
前記第２素子形成領域に露出した前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分および前記ハードマスクを覆うように、前記ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する所定元素含有膜を形成する工程と、
熱処理を施すことにより、前記第１素子形成領域では前記ハードマスクから前記ハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、前記第２素子形成領域では前記所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する工程と、
前記第１絶縁膜および前記第２絶縁膜の表面に接触するように所定の金属膜を形成する工程と、
前記金属膜の表面に接触するようにポリシリコン膜を形成する工程と、
前記ポリシリコン膜、前記金属膜、前記第１絶縁膜および前記第２絶縁膜に所定のパターニングを施すことにより、前記第１素子形成領域では、前記第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、前記第２素子形成領域では、前記第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する工程と
を備えた、半導体装置の製造方法。
【請求項１１】
前記ハードマスクはチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜である、請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記所定元素含有膜は酸化ランタン（ＬａＯ）膜である、請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、
半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する工程と、
前記第１素子形成領域および前記第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する工程と、
前記ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する工程と、
前記第１素子形成領域に位置する前記第１所定元素含有膜の部分を覆うように、元素としてチタン（Ｔｉ）と窒素（Ｎ）を所定の組成比Ｒをもって含有するチタンナイトライド（ＴｉＮ）膜からなるハードマスクを形成する工程と、
前記ハードマスクをマスクとして加工を施すことにより、前記第２素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する工程と、
前記第２素子形成領域に露出した前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分および前記ハードマスクを覆うように、前記ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する工程と、
熱処理を施すことにより、前記第１素子形成領域では前記第１所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、前記第２素子形成領域では前記第２所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する工程と、
前記第１絶縁膜および前記第２絶縁膜の表面に接触するように所定の金属膜を形成する工程と、
前記金属膜の表面に接触するようにポリシリコン膜を形成する工程と、
前記ポリシリコン膜、前記金属膜、前記第１絶縁膜および前記第２絶縁膜に所定のパターニングを施すことにより、前記第１素子形成領域では、前記第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、前記第２素子形成領域では、前記第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する工程と
を備え、
前記ハードマスクを形成する工程では、前記組成比Ｒが、
１≦Ｒ≦１．１
を満たすように形成される、半導体装置の製造方法。
【請求項１４】
前記第１所定元素含有膜はアルミニウム（Ａｌ）膜である、請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記第２所定元素含有膜は酸化ランタン（ＬａＯ）膜である、請求項１３または１４に記載の半導体装置の製造方法。
【請求項１】
相補型の電界効果トランジスタを備えた半導体装置であって、
半導体基板の主表面に形成された、ｐチャネル型電界効果トランジスタのための第１素子形成領域と、
前記半導体基板の前記主表面に形成された、ｎチャネル型電界効果トランジスタのための第２素子形成領域と、
前記第１素子形成領域の表面に接触するように形成された第１ゲート絶縁膜と、
前記第１ゲート絶縁膜の表面に接触するように形成された第１ゲート電極と、
前記第２素子形成領域の表面に接触するように形成された第２ゲート絶縁膜と、
前記第２ゲート絶縁膜の表面に接触するように形成された第２ゲート電極と
を備え、
前記第１ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてアルミニウム（Ａｌ）およびチタン（Ｔｉ）を添加したハフニウムアルミニウムチタン酸窒化（ＨｆＡｌＴｉＯＮ）膜であり、
前記第２ゲート絶縁膜は、ハフニウム酸窒化（ＨｆＯＮ）膜に元素としてランタン（Ｌａ）を添加したハフニウムランタン酸窒化（ＨｆＬａＯＮ）膜である、半導体装置。
【請求項２】
前記第２ゲート絶縁膜は、元素としてアルミニウム（Ａｌ）をさらに添加したハフニウムアルミニウムランタン酸窒化（ＨｆＡｌＬａＯＮ）膜である、請求項１記載の半導体装置。
【請求項３】
前記第２ゲート絶縁膜は、元素としてチタン（Ｔｉ）をさらに含む、請求項２記載の半導体装置。
【請求項４】
前記第１ゲート電極は、
前記第１ゲート絶縁膜の表面に接触するように形成された第１チタンナイトライド（ＴｉＮ）膜と、
前記第１チタンナイトライド（ＴｉＮ）膜の表面に接触するように形成された第２ポリシリコン膜と
を含み、
前記第２ゲート電極は、
前記第２ゲート絶縁膜の表面に接触するように形成された第２チタンナイトライド（ＴｉＮ）膜と、
前記第２チタンナイトライド（ＴｉＮ）膜の表面に接触するように形成された第２ポリシリコン膜と
を含む、請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、
半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する工程と、
前記第１素子形成領域および前記第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する工程と、
前記ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する工程と、
前記第２素子形成領域に位置する前記第１所定元素含有膜の部分を露出し、前記第１素子形成領域に位置する前記第１所定元素含有膜の部分を覆う態様で、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する工程と、
前記ハードマスクをマスクとして加工を施すことにより、前記第２素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する工程と、
前記第２素子形成領域に露出した前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分および前記ハードマスクを覆うように、前記ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する工程と、
熱処理を施すことにより、前記第１素子形成領域では前記第１所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、前記第２素子形成領域では前記第２所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する工程と、
前記第１絶縁膜および前記第２絶縁膜の表面に接触するように所定の金属膜を形成する工程と、
前記金属膜の表面に接触するようにポリシリコン膜を形成する工程と、
前記ポリシリコン膜、前記金属膜、前記第１絶縁膜および前記第２絶縁膜に所定のパターニングを施すことにより、前記第１素子形成領域では、前記第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、前記第２素子形成領域では、前記第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する工程と
を備えた、半導体装置の製造方法。
【請求項６】
前記第１所定元素含有膜はアルミニウム（Ａｌ）膜である、請求項５記載の半導体装置の製造方法。
【請求項７】
前記第１所定元素含有膜は酸化アルミニウム（ＡｌＯ）膜である、請求項５記載の半導体装置の製造方法。
【請求項８】
前記第２所定元素含有膜は酸化ランタン（ＬａＯ）膜である、請求項５〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
前記ハードマスクはチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜である、請求項５〜８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、
半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する工程と、
前記第１素子形成領域および前記第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する工程と、
前記第２素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出し、前記第１素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を覆う態様で、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有するハードマスクを形成する工程と、
前記第２素子形成領域に露出した前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分および前記ハードマスクを覆うように、前記ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する所定元素含有膜を形成する工程と、
熱処理を施すことにより、前記第１素子形成領域では前記ハードマスクから前記ハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、前記第２素子形成領域では前記所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する工程と、
前記第１絶縁膜および前記第２絶縁膜の表面に接触するように所定の金属膜を形成する工程と、
前記金属膜の表面に接触するようにポリシリコン膜を形成する工程と、
前記ポリシリコン膜、前記金属膜、前記第１絶縁膜および前記第２絶縁膜に所定のパターニングを施すことにより、前記第１素子形成領域では、前記第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、前記第２素子形成領域では、前記第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する工程と
を備えた、半導体装置の製造方法。
【請求項１１】
前記ハードマスクはチタンアルミニウムナイトライド（ＴｉＡｌＮ）膜である、請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記所定元素含有膜は酸化ランタン（ＬａＯ）膜である、請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
相補型の電界効果トランジスタを備えた半導体装置の製造方法であって、
半導体基板の主表面に、ｐチャネル型電界効果トランジスタのための第１素子形成領域およびｎチャネル型電界効果トランジスタのための第２素子形成領域をそれぞれ形成する工程と、
前記第１素子形成領域および前記第２素子形成領域の表面に接触するようにハフニウム酸窒化（ＨｆＯＮ）膜を形成する工程と、
前記ハフニウム酸窒化（ＨｆＯＮ）膜の表面に接触するように、前記ｐチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてアルミニウム（Ａｌ）を含有する第１所定元素含有膜を形成する工程と、
前記第１素子形成領域に位置する前記第１所定元素含有膜の部分を覆うように、元素としてチタン（Ｔｉ）と窒素（Ｎ）を所定の組成比Ｒをもって含有するチタンナイトライド（ＴｉＮ）膜からなるハードマスクを形成する工程と、
前記ハードマスクをマスクとして加工を施すことにより、前記第２素子形成領域に位置する前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分を露出する工程と、
前記第２素子形成領域に露出した前記ハフニウム酸窒化（ＨｆＯＮ）膜の部分および前記ハードマスクを覆うように、前記ｎチャネル型電界効果トランジスタのしきい値電圧を制御する所定の元素としてランタン（Ｌａ）を含有する第２所定元素含有膜を形成する工程と、
熱処理を施すことにより、前記第１素子形成領域では前記第１所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へアルミニウム（Ａｌ）を添加して第１絶縁膜を形成し、前記第２素子形成領域では前記第２所定元素含有膜から前記ハフニウム酸窒化（ＨｆＯＮ）膜へランタン（Ｌａ）を添加して第２絶縁膜を形成する工程と、
前記第１絶縁膜および前記第２絶縁膜の表面に接触するように所定の金属膜を形成する工程と、
前記金属膜の表面に接触するようにポリシリコン膜を形成する工程と、
前記ポリシリコン膜、前記金属膜、前記第１絶縁膜および前記第２絶縁膜に所定のパターニングを施すことにより、前記第１素子形成領域では、前記第１素子形成領域の表面上に第１ゲート絶縁膜を介在させて第１ゲート電極を形成し、前記第２素子形成領域では、前記第２素子形成領域の表面上に第２ゲート絶縁膜を介在させて第２ゲート電極を形成する工程と
を備え、
前記ハードマスクを形成する工程では、前記組成比Ｒが、
１≦Ｒ≦１．１
を満たすように形成される、半導体装置の製造方法。
【請求項１４】
前記第１所定元素含有膜はアルミニウム（Ａｌ）膜である、請求項１３記載の半導体装置の製造方法。
【請求項１５】
前記第２所定元素含有膜は酸化ランタン（ＬａＯ）膜である、請求項１３または１４に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図４９】
【図５０】
【図５１】
【図５２】
【図５３】
【図５４】
【図５５】
【図５６】
【図５７】
【公開番号】特開２０１１−２４９４０２（Ｐ２０１１−２４９４０２Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１１８３６８（Ｐ２０１０−１１８３６８）
【出願日】平成２２年５月２４日（２０１０．５．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２４日（２０１０．５．２４）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]