【課題】複数のインバータの間における電圧の干渉による悪影響の抑制を、省スペースな装置において実現することができるインバータ装置を提供する。
【解決手段】インバータ装置は、ＰＮ母線に接続された第１インバータと、ＰＮ母線に接続された第２インバータと、ＰＮ母線における第１インバータと第２インバータの間に接続されたクランプ回路とを備える。クランプ回路は、ツェナーダイオードと、スイッチング素子とを備える。ツェナーダイオードは、ＰＮ母線におけるＰ母線にカソードが接続しＮ母線にアノードが接続する。スイッチング素子は、Ｐ母線とＮ母線との間に介在し、制御端子がツェナーダイオードのアノードと接続したものである。 （もっと読む）

【課題】プリント配線基板上に搭載されるＦＥＴに流れる電流を、ＦＥＴオン時のオン抵抗Ｒｏｎと配線パターン抵抗Ｒｐによる電圧降下Ｖ_ＤＧを基に検出する際に、配線パターンの抵抗Ｒｐにより発生する電圧降下分（オフセット分）をキャンセルして、ＦＥＴ（Ｑｏ）のドレイン・ソース間電圧Ｖ_ＤＳを検出する。
【解決手段】本発明の電流検出回路１は、ＦＥＴ（Ｑｏ）のドレイン端子Ｄと回路グランドＧとの間に、第１の抵抗Ｒｄと第２の抵抗Ｒｏの抵抗直列回路を接続する。そして、第２の抵抗Ｒｏｎと第１の抵抗Ｒｄの抵抗値の比（Ｒｏ／Ｒｄ）が、ＦＥＴ（Ｑｏ）のオン抵抗Ｒｏｎと配線パターンＲｐの抵抗値の比（Ｒｏｎ／Ｒｐ）に一致するように設定する。そして、この第１の抵抗Ｒｄと第２の抵抗Ｒｏとの接続点（ノードＮ１）と回路グランドＧとの間の電圧ＶＲｏを、ＦＥＴ（Ｑｏ）に流れる電流の検出信号として出力する。 （もっと読む）

【課題】過電流から電源スイッチ回路を適切に保護する技術を提供する。
【解決手段】電源スイッチ保護回路は、電源スイッチ回路と、第１回路素子及び第２回路素子の両方がオン状態を示す場合に電源スイッチ回路をオン状態とし、第１回路素子及び第２回路素子の少なくとも一方がオフ状態を示す場合に電源スイッチ回路をオフ状態とする電源スイッチ制御回路と、電源スイッチ回路の出力側の短絡を検出し、短絡が検出されているか否かを示しかつ第１回路素子のオフ状態及びオン状態を切り換えるための短絡検出信号を出力する短絡検出回路と、所定時間内における短絡検出信号の状態変化に応じて、短絡が発生しているか否かを判定し、短絡が発生していると判定すると、第２回路素子がオフ状態を維持するように電源スイッチ制御回路を制御する制御部と、を備える。 （もっと読む）

【課題】電力変換回路において、ノーマリオン型トランジスタを利用したスイッチング素子への貫通電流を抑制する。
【解決手段】ハイサイドトランジスタ２１とローサイドトランジスタ２２の少なくとも一方は、ノーマリオン型トランジスタである。２つのゲート駆動回路１１、１２の少なくとも一方は、正電源から供給される第１電源電圧ＶＤＤと、負電圧源３０から供給され接地電圧ＧＮＤよりも低い第２電源電圧ＶＮＥＧとに応じた駆動電圧ＧＨ、ＧＬを、ノーマリオン型のトランジスタのゲートに出力する。制御回路４０は、第２電源電圧ＶＮＥＧが参照電圧Ｖｒｅｆよりも高い場合、ハイサイドトランジスタ２１に流れるドレイン電流を遮断する。 （もっと読む）

【課題】フレア現像用高圧出力として、ＮｃｈＦＥＴ駆動によるフルブリッジ回路を構成する場合、ＮｃｈＦＥＴ駆動用の電源は、ＤＣ（直流）バイアス電源から生成し、単独のＦＥＴ駆動用電源を不要とするとともに、ＮｃｈＦＥＴのスイッチング駆動に必要な最低限のゲート−ソース端子間への電圧の供給を可能とする。
【解決手段】スイッチング素子によりパルス電圧をトナーに印加し、前記トナーを浮遊させて現像を行うフレア現像方式の画像形成装置に用いられる電源装置であって、ＤＣバイアス電源１１１の出力電圧を分圧して、前記スイッチング素子のゲート端子−ソース端子に所定の電圧を出力する分圧部１１１ａを備える。 （もっと読む）

【課題】 スイッチング部からの熱を放熱する放熱部の影響によるノイズを低減し、且つ、Ｘコンデンサの電荷を放電する放電抵抗による消費電力を低減する。
【解決手段】 スイッチング部の放熱部とトランスの入力側を接続して、前記放熱部に流れる電流をスイッチング手段に還流する第１の電流経路を形成し、整流部と前記トランスとの間のライン間に接続されたコンデンサと、トランスの出力側と、コンデンサを接続した第２の電流経路を形成したラインフィルタ。 （もっと読む）

【課題】ノイズ耐性が高く、且つ、製造プロセス、電源、及び電源電圧が変動するような場合においても精度が高い、出力トランジスタに対する電流制限回路を提供する。
【解決手段】電流制限回路が、基準トランジスタと、基準トランジスタに所定の電流を流す電流源と、出力トランジスタがオンした時の両端の第１の電位差と基準トランジスタの両端の第２の電位差を比較する比較器であって、第１の電位差が第２の電位差よりも大きくなった場合に、出力トランジスタをオフするように制御する電流制限信号を出力する、比較器とを備える。基準トランジスタは、出力トランジスタとは素子サイズの異なる同型のトランジスタであり、基準トランジスタがオンした時のオン抵抗は、出力トランジスタがオンした時のオン抵抗の１／Ｎの大きさ（Ｎは１より大きい数）であり、更に、基準トランジスタがオンするように基準トランジスタのゲートにバイアスがかけられている。 （もっと読む）

【課題】半導体スイッチを小さい負担で駆動できるとともに、半導体スイッチに十分なゲート電流を流すことができ、しかも、ゲート配線のインピーダンスによる障害を回避できる半導体モジュール。
【解決手段】ゲートに印加される電圧に応じてオンオフする半導体スイッチＱ１と、半導体スイッチのソース電位に対して正極性を有する正極コンデンサ１１０と、半導体スイッチのソース電位に対して負極性を有する負極コンデンサ１１１と、正極コンデンサを充電する機能を有し、半導体スイッチをターンオンさせる場合は正極コンデンサからの電流を半導体スイッチのゲートに流すターンオン制御部１１２と、負極コンデンサを充電する機能を有し、半導体スイッチをターンオフさせる場合は負極コンデンサからの電流を半導体スイッチのゲートに流すターンオフ制御部１１３を備える。 （もっと読む）

【課題】 電力損失が小さく、発生ノイズが小さいパワー半導体モジュールを実現する。
【解決手段】 ワイドバンドギャップ半導体を利用したユニポーラ型スイッチング素子（ワイドバンドギャップ半導体スイッチング素子）１とシリコン半導体を利用した絶縁ゲート型バイポーラトランジスタ（Ｓｉ−ＩＧＢＴ）２を並列接続したパワー半導体モジュールで、ワイドバンドギャップ半導体素子１のチップ面積はＳｉ−ＩＧＢＴ２のチップ面積よりも小さいことを特徴とする。 （もっと読む）

【課題】電力変換回路の入力側主回路ラインとアースとの間に生じる雑音端子電圧を効果的に低減することができるノイズ低減装置を提供する。
【解決手段】インバータ回路４の直流入力端子間に直列接続されたコンデンサ４１，４２の接続中点とアースとの間に、補償コンデンサＣｃと接地コンデンサＣｅとを直列接続し、補償コンデンサＣｃの両端に二次巻線を並列に接続した相殺変圧器Ｔ２とを備え、インバータ回路４のスイッチング素子がオンオフ動作するときに発生する雑音電圧と逆極性で大きさが同じ相殺電圧を補償コンデンサＣｃの両端に発生させる。相殺電圧は、補償コンデンサＣｃと相殺変圧器Ｔ２との間に挿入された波形調整回路によって雑音電圧の波形と同形状に波形調整される。 （もっと読む）

【課題】スイッチング素子を複数並列に接続して逆変換器等を構成した場合にも簡易かつ確実に電流アンバランスを解消することができる電力変換装置を提供する。
【解決手段】ゲート調整回路１２は、基準素子ユニット５０１における直流電流検出器５４１の直流電流の検出値Ｉｄ１および、基準素子ユニット５０１以外の素子ユニット５０２における直流電流検出器５４２の直流電流の検出値Ｉｄ２に基づいて、それぞれ時間γ１および時間γ２から時間差Δｔを電流アンバランス量として算出する。ゲート調整回路１２は、時間差Δｔを次の第１状態におけるターンオフのタイミングで、ゲート駆動回路５５２ｕの動作信号Ｓ２ｕに遅延時間として付加する。 （もっと読む）

【課題】ワイドギャップ半導体のターンオフの速度を高速化できるゲート駆動回路。
【解決手段】負極が接地された正電源Ｅ１と、正極が接地された負電源Ｅ２と、正電源の正極と負電源の負極との間に設けられ、制御信号を生成する制御回路１１と、正電源の正極と負電源の負極との間に設けられたトランジスタＱ１とトランジスタＱ２との直列回路と、ドレイン端子、接地されたソース端子及びＱ１とＱ２との接続点に接続されたゲート端子を備えたワイドバンドギャップ半導体からなるスイッチング素子ＧａＮＦＥＴと、制御信号のオフ時にＱ１を所定時間だけオンさせＱ１を介して負電源の電圧をスイッチング素子のゲート端子に印加するターンオフ制御回路１３と、スイッチング素子のゲート端子と接地との間に設けられ、制御信号のオフ時にそのゲート端子とソース端子を短絡させるトランジスタＱ３とトランジスタＱ４との直列回路を備える。 （もっと読む）

【課題】本発明は、出力駆動回路及びトランジスタ出力回路を提供する。
【解決手段】第１のスイッチ１１３のオン動作によって駆動され、出力トランジスタのゲートに高電圧電源を供給する第１のトランジスタ１１１を含む第１の駆動回路部１１０と、第１のスイッチ１１３と相補的に動作する第２のスイッチ１３３のオン動作によって生成されたワンショットパルスによって駆動され、出力トランジスタのゲート−ソースのキャパシタンスを放電させる第２のトランジスタ１３１を含む第２の駆動回路部１３０と、第１の駆動回路部１１０と並列されるように高電圧電源端と出力トランジスタのゲートとの間に配置され、第２のスイッチ１３３のオン動作によって放電した出力トランジスタのゲート電位を保持させる出力駆動電圧クランピング部１５０とを含む。 （もっと読む）

【課題】双方向に導通可能なスイッチング素子に逆電流が流れた場合であってもスイッチング素子の損失を低減させることができるゲート駆動回路。
【解決手段】双方向に導通可能なスイッチング素子ＳＷと、スイッチング素子のオンオフを制御する制御部１１と、スイッチング素子に流れる電流を検出する電流検出部１２と、電流検出部によってスイッチング素子に逆方向の電流が流れたことが検出された時に、制御部によるオンオフの制御とは独立に、スイッチング素子をオン制御するゲート駆動部１３とを備える。 （もっと読む）

【課題】電力変換器のヒートシンクに実装された複数のサーマルリードスイッチを使用した温度検知回路において、最小の構成にて、動作したサーマルリードスイッチを特定することが可能な温度検知回路を提供することである。
【解決手段】設定温度以上で開放するサーマルリードスイッチと並列に抵抗器を接続し、測定点分を直列に接続し、各抵抗器の抵抗値は異なる値とする。開放するサーマルリードスイッチにより、この直列体のインピーダンスが変化するため、抵抗値や分圧された電圧値を判別することで動作したサーマルリードスイッチを特定することができる。複数使用したサーマルリードスイッチの動作部位を簡略な回路構成にて判別することが可能である。 （もっと読む）

【課題】高電圧バッテリ１０に接続される部材（インバータＩＮＶ１〜ＩＮＶ４）が増加すると、高電圧バッテリ１０と車体との間の浮遊容量が大きくなったり、絶縁抵抗の抵抗値が小さくなったりすることで、これら浮遊容量や絶縁抵抗に起因したインピーダンスが低下し、絶縁不良の診断精度の低下を招くおそれがあること。
【解決手段】製品出荷に先立ち、高電圧バッテリ１０にインバータＩＮＶ１〜ＩＮＶ４が接続され、これらが車体に搭載された後、出力部４０から診断信号ｄｓを出力する。そして、これに伴う抵抗体４２およびコンデンサ４４間の電位の変動量に基づき、絶縁不良の有無を判断する判定値を生成して、不揮発性メモリ４８に記憶する。 （もっと読む）

【課題】Ｐ型電界効果トランジスタとＮ型電界効果トランジスタとが同時にオン状態になる期間内で発生する短絡電流に起因する消費電力の増大を抑制するともに、パワー素子を高速スイッチングさせることが可能なゲート駆動回路を提供する。
【解決手段】このゲート駆動回路１１は、ＰｃｈＦＥＴ１２と、ＮｃｈＦＥＴ１３と、駆動信号が入力される入力側とＰｃｈＦＥＴ１２のゲート（Ｇ）およびＮｃｈＦＥＴ１３との間に設けられ、電源電位ＶＣＣに接続されているツェナーダイオード１４およびツェナーダイオード１５とを備え、ツェナーダイオード１４および１５は、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）に印加される電圧を、ＰｃｈＦＥＴ１２およびＮｃｈＦＥＴ１３のゲート（Ｇ）の閾値電圧側にシフトさせるように構成されている。 （もっと読む）

【課題】遷移期間においてハイサイドトランジスタQ1がオンしないようにする。
【解決手段】高電位電源ラインと低電位電源ラインとの間に直列に接続されたハイサイドトランジスタとロウサイドトランジスタと，両トランジスタの接続ノードと出力端子との間に設けられたインダクタとを有する電源装置の前記両トランジスタを駆動する駆動回路であって，前記ハイサイドトランジスタのゲートを駆動する第１のゲートドライバと，前記ロウサイドトランジスタのゲートを駆動する第２のゲートドライバとを有し，前記ハイサイドトランジスタがオンでロウサイドトランジスタがオフの第１の状態から，前記ハイサイドトランジスタがオフでロウサイドトランジスタがオンの第２の状態に遷移する遷移期間で，前記第１のゲートドライバは前記ハイサイドトランジスタのゲートを前記低電位電源ラインの電位より低い第１の電圧に駆動する電源装置の駆動回路。 （もっと読む）

【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】還流ダイオードの逆回復による損失を低減し、スイッチング時に発生する振動を抑制する電力変換装置を提供することにある。
【解決手段】電力変換装置１は、対になる２つのスイッチング素子４ａ，４ｂと、スイッチング素子４ａ，４ｂのそれぞれに逆並列に接続された還流ダイオード５ａ，５ｂと、スイッチング素子４ａ，４ｂに印加される主電圧よりも低い電圧の補助電源２１ａ，２１ｂと、スイッチング素子４ａのターンオフ後からスイッチング素子４ｂのターンオンまでの間に、スイッチング素子４ａ及び還流ダイオード５ａに補助電源２１ａの電圧を印加し、スイッチング素子４ａのターンオン動作中に、スイッチング素子４ａのスイッチング速度を変化させる主素子制御回路６ａとを備える。 （もっと読む）