【課題】従来型のクロック信号生成回路は回路規模が大きく製造コストが高くなる。
【解決手段】遅延同期ループ型のクロック信号生成回路を、第１のクロック信号を遅延して第２のクロック信号を生成するディジタル型の遅延線路と、ディジタル型の遅延線路の遅延時間長を、各段のフリップフロップ出力により設定するリング型シフトレジスタと、第１のクロック信号と前記第２のクロック信号の位相関係に基づいて、リング型シフトレジスタに対するシフトクロックの供給を制御する遅延量制御部とで構成する。 （もっと読む）

【課題】従来の半導体集積回路においては、品種展開を行う際に追加のフォトマスクが必要となったり、品種の切り替え制御用として専用のボンディングパッドが必要となったりするという課題があった。
【解決手段】クロック入力とデータ入出力とを兼用する少なくとも２個の兼用ボンディングパッド１１，１２，１３と、これらの兼用ボンディングパッドからの入力がクロック信号であるか否かを判定するクロック判定回路１４と、このクロック判定回路からの出力に応じて動作する品種を決定する品種選択回路１５とを備える。これにより、チップサイズを増加させることなく、また追加のフォトマスクを必要としない半導体製品の品種展開を実現する。 （もっと読む）

【課題】電圧−周波数変換方式のＡ−Ｄ変換装置の精度を向上する。
【解決手段】２つの等価な鋸波発生回路１８Ａおよび１８Ｂと、その２つの鋸波発生回路１８Ａおよび１８Ｂを交互に切り替えるスイッチ回路１９と、を含む電圧制御型発振器２４を有する、電圧−周波数変換回路を備える。好ましくは、第１の周期の周期信号を出力する第１の電圧制御型発振器と、第１の周期と異なり、かつ第１の周期と一定の比を保つ第２の周期の周期信号を出力する第２の電圧制御型発振器とを備え、サンプリング周期内に含まれる第１の周期信号の波数に基づいて、入力であるアナログ信号に対応するディジタル信号の上位ビットを算出し、サンプリング信号の活性化時点から第１および第２の周期信号の位相が一致する時点までの間に含まれる周期信号の波数に基づいて、デジタル信号の下位ビットを算出する。 （もっと読む）

【課題】クロックのデューティ検出において、半導体メモリ装置内のプロセス、電圧レベル、及び温度などによる環境変数の変化によって発生するオフセットを除去するための初期測定動作を行うことができる回路を提供すること。
【解決手段】本発明に係る半導体メモリ装置は、初期測定動作時、共通クロックの遷移時点に対応する２つの検出パルスを生成するクロックエッジ検出部１００Ｂと、前記２つの検出パルスを比較し、その結果を出力するデューティ検出部２００Ｂと、前記初期測定動作時、デューティ検出部２００Ｂから出力された比較結果に基づいて、デューティ検出部２００Ｂを制御するコードカウンタ３００とを備える。 （もっと読む）

【課題】入力信号の“Ｈ”，“Ｌ”のレベルに拘らず重畳されるパルス性ノイズを除去可能なノイズ除去回路を提供する。
【解決手段】入力信号ＩＮが“Ｈ”のときに、クロック信号ＣＬＫに同期してカウント値ＣＮＴをカウントアップさせ、そのカウント値ＣＮＴが閾値ＨＴになったときにカウント値ＣＮＴを最大値ＭＡＸに設定するハイレベル判定部１０と、入力信号ＩＮが“Ｌ”のときに、クロック信号ＣＬＫに同期してカウント値ＣＮＴをカウントダウンさせ、そのカウント値ＣＮＴが閾値ＬＴになったときにカウント値ＣＮＴを０に設定するロウレベル判定部２０を設ける。更に、カウント値ＣＮＴを閾値ＴＨと比較し、その比較結果に応じて出力信号ＯＵＴを出力する比較器４０を設ける。これにより、継続時間が所定のクロック数に満たない入力パルスは除去され、出力信号ＯＵＴとして出力されない。 （もっと読む）

【課題】ＣＲ発振回路に温度変化や経年変化が生じても正確な周波数を持つクロック信号を生成する。
【解決手段】ＣＲ発振器１２の温度を示すＡ／Ｄ変換値とＣＲ発振回路８の逓倍数を決める逓倍数設定値ＦＭＵＬＲとを対応付けてＥＥＰＲＯＭ３に記憶し、Ａ／Ｄ変換値（検出温度Ｔ）に応じた逓倍数設定値ＦＭＵＬＲを読み出してＣＲ発振回路８のレジスタに設定する。通信回路７が同期信号を受信するごとにクロック信号ＣＬＫを計数して１ビット長を計測し、その計数値ＸＡと正規の１ビット時間に対する基準周期に基づく基準計数値ＸＢとに基づいて逓倍数設定値ＦＭＵＬＲを補正し、補正後の逓倍数設定値ＦＭＵＬＲを検出温度Ｔに対応させてＥＥＰＲＯＭ３に書き込む。 （もっと読む）

【課題】１種類のクロック信号を用いて測定対象となる信号の周波数を認識する。
【解決手段】クロック信号ＣＬＫの例えば立ち上がりに同期して、０又は１の信号を交互に出力する。遅延回路３２０は、１００ＭＨｚの半周期よりも長く、かつ５０ＭＨｚの半周期よりも短い予め定められた遅延時間分、カウンタ３１０から出力される信号Ｓ１を遅延させる。ＥＸ−ＯＲ回路３３０は、信号Ｓ１と信号Ｓ２との排他的論理和をとり、信号Ｓ３としてラッチ回路３４０に出力する。ラッチ回路３４０は、信号Ｓ３をラッチして信号Ｓ４を出力する。判定部３５０は、信号Ｓ４が１のとき、クロック信号ＣＬＫの周波数が１００ＭＨｚであると判定し、信号Ｓ４が０のときクロック信号ＣＬＫの周波数が５０ＭＨｚであると判定する。 （もっと読む）

【課題】遅延セルの直列接続段数を大幅に削減すること。
【解決手段】入力信号の立上りのエッジ信号を複数段直列接続の遅延セル１６Ａの初段に入力し、４段目の遅延セル１６Ａが反応した後に終段と初段の遅延セル１６Ａを接続しループ接続し、立上りエッジをカウンタ１８Ａで所定回数カウントしたときカウンタ１８Ａからパルスを出力させ、パルスを複数段直列接続の遅延セル１９Ａの所望段数を経由させてフリップフロップ１４のクロックに入力させる。また、入力信号の立下りのエッジ信号を複数段直列接続の遅延セル１６Ｂの初段に入力し、４段目の遅延セル１６Ｂが反応した後に終段と初段の遅延セル１６Ｂを接続しループ接続し、立上りエッジをカウンタ１８Ｂで所定回数カウントしたときカウンタ１８Ｂからパルスを出力させ、パルスを複数段直列接続の遅延セル１９Ｂの所望段数を経由させてフリップフロップ１４のリセットに入力させ、信号を出力する。 （もっと読む）

【課題】鉄道保安装置の安全側制御を行うために多重系構成であることを利用し、クロック発振器の高精度な異常発振検出、及び系間相互の状態監視を可能とした回路を提供する。
【解決手段】ＣＰＵボードの多重系構成における異常発振検出回路において、自系のカウンタを他系のクロックで動作させ、同様に他系のカウンタを自系のクロックで動作させることにより、相互のクロックの異常発振検出を可能にすることを特徴とする。 （もっと読む）

【課題】入力信号の周波数に応じて最適な精度と応答時間を得ることができるパルス入力装置を実現する。
【解決手段】入力信号をパルス信号として検出し、パルス信号の周波数を上位システムへ通知するパルス入力装置に関する。パルス信号の立ち上がりエッジ又は立ち下がりエッジのエッジタイミングでパルス信号のパルス数を所定時間の間カウントし、エッジカウント値として保持するエッジカウント手段と、エッジタイミングで、前回のエッジタイミングとの間隔時間を測定するとともに、所定時間の間の間隔時間を積算し、エッジ間隔値として保持するエッジ間隔測定手段と、エッジカウント値をエッジ間隔値で除してパルス信号の周波数を算出する周波数算出手段とを設けた。 （もっと読む）

【課題】同一到来時刻間隔の周期信号系列が複数存在しても系列数を正しく推定する信号分析装置を提供する。
【解決手段】複数の放射信号の受信タイミングを示す放射信号の所定タイミング時刻を含む観測データに基づき放射信号の周期信号の系列数と到来時刻間隔を推定するために、放射信号到来時刻間隔の分析範囲、これを複数の評価値細分区間とカウント値細分区間に分割したそれぞれの幅や個数を設定(６)、前記所定タイミング時刻から放射信号の到来時刻差分を計算(１)、到来時刻差分から対応する評価値細分区間とカウント値細分区間を選出(２)、到来時刻差分と前記所定タイミング時刻から評価値を算出しまた評価値細分区間毎に累積して累積評価値を算出(３)、選出細分区間で選出された到来時刻差分数をカウント値細分区間毎に数えカウント値を算出(４)、累積評価値とカウント値から周期的な放射信号の系列数と到来時刻間隔を推定(５)する。 （もっと読む）

【課題】
周期が一定であるかまたは変化し、一周期の間に少なくとも２つのレベルで遷移する処理対象信号の当該レベル遷移のタイミングを細かく設定できる回路技術を提供する。
【解決手段】
（Ａ）第１周期信号、第２周期信号、・・・、第Ｍ周期信号をそれぞれ出力する周期信号発生回路１１と、（Ｂ）第１〜第Ｍ周期信号を計数する第１〜第Ｍ計数回路からなる計数回路群１２と、（Ｃ）前記所定タイミングの値を時間軸で配分して、前記所定タイミングの時間軸で配分した値を、第１周期信号の周期個数Ｎ₁、第２周期信号の周期個数Ｎ₂、・・・、第Ｍ周期信号の周期個数Ｎ_Mで表し、第１周期信号の周期個数Ｎ₁を前記第１計数回路に、
第２周期信号の周期個数Ｎ₂を前記第２計数回路に、
・・・
第Ｍ周期信号の周期個数Ｎ_Mを前記第Ｍ計数回路に、
セットする設定装置１３とを備える。 （もっと読む）

【課題】メイン回路とサブ回路に独立して別々にクロック発振回路を設ける回路構成としながら、サブ回路に設けているサブクロック発振回路の周波数のずれを極めて簡単な回路構成で検出する。
【解決手段】複数の発振回路を備える電子回路は、主クロック発振回路１０を備えるメイン回路１と、このメイン回路１に信号伝送回路３を介して接続してなるサブクロック発振回路２０を備えるサブ回路２とを備える。メイン回路１は、サブクロック発振回路２０の発振周波数のずれを検出する周波数検出回路１１を備える。サブ回路２は、サブクロック発振回路２０の出力パルスをカウントするカウンター２４を備える。メイン回路１の周波数検出回路１１は、サブ回路２のカウンター２４のカウント値を検出してサブクロック発振回路２０の周波数のずれを検出する。 （もっと読む）

【課題】
アナログ信号の値を、比較的簡易な回路でかつ短時間で、所定の値と比較する。
【解決手段】
第１のパルス信号を生成する発振器２１Ａと、アナログ信号を入力し当該アナログ入力信号を第２のパルス信号に変換して出力するＶＣＯ２２と、発振器２１からの第１のパルス信号を入力する第１のシフトレジスタ２４１と、ＶＣＯ２２からの第２のパルス信号を入力する第２のシフトレジスタ２４２と、第１および第２のシフトレジスタ２４１，２４２の全ビットまたは一部ビットの値を検出し、これらの検出値に基づき、発振器２１Ａが生成する第１のパルス信号の個数と、ＶＣＯ２２が生成する第２のパルス信号の個数とを比較するパルス個数比較回路とを備えたことを特徴とするアナログ信号比較器。 （もっと読む）

【課題】逓倍クロック信号の基準クロック信号に対する同期ずれを補正することができるクロック信号出力回路を提供する。
【解決手段】位相誤差補正回路１２は、基準クロック信号ＰＲＥＦと逓倍クロック信号ＰＯＵＴとの位相差を検出し、その位相差に応じて、逓倍クロック信号ＰＯＵＲの出力位相を基準クロック信号ＰＲＥＦに同期させる補正を、１制御周期の間に複数回実行する。 （もっと読む）

【課題】動作速度を向上出来る半導体集積回路装置及びデューティ制御方法を提供すること。
【解決手段】第１クロックＣＬＫ１に同期して動作し、該第１クロックＣＬＫ１が“Ｈ”レベルでアクティブとなる第１クリティカルパス１２と、“Ｌ”レベルでアクティブとなる第２クリティカルパス１３とを含むプロセッサコア２と、第２クロックＣＬＫ２のデューティを制御して前記第１クロックＣＬＫ１を生成する第１クロック生成部３と、前記第１クロックＣＬＫ１と、前記第１クリティカルパス１２で生じる遅延時間Δｔｄ１だけ遅れた第３クロックＣＬＫ３との第１位相差ＵＰと、前記第１クロックＣＬＫ１と、前記第２クリティカルパス１３で生じる遅延時間Δｔｄ２だけ遅れた第４クロックＣＬＫ４との第２位相差ＤＮとが最小となるように前記デューティを制御するよう、前記第１クロック生成部３に命令する制御部４とを具備する。 （もっと読む）

本発明は、注入ロック発振器（１９）と、デジタル位相検出器（２６）を有する位相制御ループ（２５）とを備えた、ベースバンドシリアル信号からクロックを抽出する装置に関する。発振器（１９）はその周波数の値を制御するデジタル制御入力部（２４）を備え、位相制御ループ（２５）は、デジタル位相検出器（２６）から供給されるデジタル信号の相対値を累算し、発振器（１９）用のデジタル形態の制御信号を渡す、カウント回路（３０、３５）を備える。
（もっと読む）

【課題】本発明は、タイヤ監視システムにおいて、測定すべき測定量の測定に及ぼされる妨害パルスおよび／または信号ノッチの影響を少なくとも低減するという課題を基礎とする。
【解決手段】車両のタイヤ監視システム内または車両のタイヤ監視システム用に設けられ、変調された搬送波信号から包絡線を検出することによって、搬送波周波数を有する受信された振幅変調問い合わせ信号を復号化するための評価装置と、該問い合わせ信号を入力結合するためのカウンタ入力側を有するデジタルカウンタと、入力側で該デジタルカウンタのカウンタ出力側に接続されているシフトレジスタと、該シフトレジスタの出力側に接続された論理回路とを有する、ホイール電子回路。 （もっと読む）

【課題】２つの信号の進み遅れに関係なく、遷移タイミングの差を測定することができる位相差計測回路を提供する。
【解決手段】ＥＸＯＲ１１により、デジタル信号Ｓ１，Ｓ２の位相差に対応したパルス幅の信号Ｓ３が出力される。信号Ｓ３は、インバータ１２で反転された信号Ｓ４と共にセレクタ１３に与えられ、選択信号ＳＥＬに従っていずれか一方が選択され、ゲート制御用の信号Ｓ５としてＡＤＮ１４に与えられる。ＡＮＤ１４には連続したクロック信号ＣＬＫが与えられており、信号Ｓ５でゲート制御されたクロック信号ＣＬＫが、信号Ｓ６としてカウンタ１５に与えられる。カウンタ１５は、信号Ｓ６のパルス数をカウントし、カウント値ＣＮＴを出力する。選択信号で信号Ｓ３，Ｓ４を選択することにより、デジタル信号Ｓ１，Ｓ２の進み遅れに関係なく、遷移タイミングの差を測定できる。 （もっと読む）

【課題】互いに相手のクロックを監視することができるようにして、簡単な回路構成で確
実にクロック停止を監視することができるクロック監視回路を提供する。
【解決手段】このクロック監視回路６０は、異なる発振源から発振された２つのクロック
ＣＬＫ−Ａ、ＣＬＫ−Ｂの何れか１つのクロックが停止したことを検出するクロック監視
回路であって、各発振源から発振された夫々のクロックＣＬＫ−Ａ、ＣＬＫ−Ｂを計数す
るカウンタＡ、カウンタＢと、各カウンタＡ、Ｂが所定の計数値を計数したことを検出す
る検出回路Ａ、検出回路Ｂと、を備え、夫々のカウンタＡ、Ｂをリセットするリセット端
子Ｒには、当該カウンタを歩進させるクロック以外のクロックを接続するものである。例
えば、カウンタＡのリセット端子Ｒには、ＣＬＫ−Ｂを接続し、カウンタＢのリセット端
子Ｒには、ＣＬＫ−Ａを接続する。 （もっと読む）