ドハティ増幅器
【課題】出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができるドハティ増幅器を得ることを目的とする。
【解決手段】キャリア増幅器１の出力端５が構造対称線６よりもピーク増幅器１１側に配置され、ピーク増幅器１１の出力端１５が構造対称線１６よりもキャリア増幅器１側に配置されているように構成する。これにより、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる。
【解決手段】キャリア増幅器１の出力端５が構造対称線６よりもピーク増幅器１１側に配置され、ピーク増幅器１１の出力端１５が構造対称線１６よりもキャリア増幅器１側に配置されているように構成する。これにより、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高効率な動作を実現することが可能なドハティ増幅器に関するものである。
【背景技術】
【０００２】
新しい社会インフラとして期待される次世代ネットワーク（ＮＧＮ）では、固定通信と移動体通信の融合や、音声とデータ通信の融合によるシームレスな通信環境の実現が求められている。
次世代移動体通信では、高速データ通信を実現するため、例えば、ＯＦＤＭ変調や２５６ＱＡＭなど、ＰＡＰＲ（Ｐｅａｋ ｔｏ Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）の高い変調波が適用される。
そのため、低歪特性が要求される基地局用増幅器では、バックオフを取った状態で使用される。バックオフの増加と効率特性は相反関係があるため、増幅器には一層の高効率化が求められる。
【０００３】
近年、デジタル信号処理によって歪補償を行うデジタルプリディストータ（Ｄｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｔｅｒ）と、バックオフを取った領域でも高い効率を実現することができるドハティ増幅器とを組み合わせることで、高効率化と低歪化の両立を図る手法が主流になりつつなる。
【０００４】
図７は従来のドハティ増幅器を示す構成図である。
図７のドハティ増幅器は、キャリア増幅器及びピーク増幅器から構成され、キャリア増幅器の出力側には、１／４波長インピーダンス変換線路が接続されている。
Ｃ級バイアスされたピーク増幅器がオフ状態であるときは、ピーク増幅器の出力インピーダンスがオープンに近いインピーダンスとなるため、キャリア増幅器から出力側を見たインピーダンスが１００オームになる。
これにより、バックオフを取った状態でもキャリア増幅器が飽和動作となるため、高効率な動作を実現することができる。
【０００５】
ここで、図７のドハティ増幅器では、キャリア増幅器の出力側に１／４波長インピーダンス変換線路が接続されているが、キャリア増幅器とピーク増幅器の出力側線路長の差が、１／４波長、または、１／４波長の奇数倍になるように設定する必要があるため、線路長の設定自由度が小さくなる問題がある。
また、基地局用増幅器は、バックオフを取った状態で使用されるため、増幅器には動作電力の１０倍程度の大きな飽和電力が要求される。
そのため、基地局用増幅器に用いられるトランジスタの寸法が大きくなり、ドハティ増幅器のキャリア増幅器とピーク増幅器の間隔が広がるため、キャリア増幅器とピーク増幅器を接続する出力側線路長が長くなる問題がある。
【０００６】
さらに、動作電力の１０倍程度の飽和電力を必要とするため、ピーク増幅器を２合成する場合がある。
その際には、一般的に１／４波長線路で単位増幅器の出力を合成することが多く、そのままでは、オフ時に出力インピーダンスが短絡状態となる問題がある。そのため、さらに１／４波長線路を追加して、１／２波長に設定する必要がある。これにより、一層線路長が長くなる問題がある。
【０００７】
ドハティ増幅器は、上記の通り、キャリア増幅器及びピーク増幅器の出力側の線路長に制約があるため、ＡＢ級増幅器では必要としない線路を追加する必要があり、線路長が長くなる問題がある。
また、周波数の変化に対する位相変化量が大きくなるため、広い周波数範囲にわたって、キャリア増幅器やピーク増幅器の整合をとるにあたり、歪や効率を満足する最適整合点に保つことが難しくなる問題がある。その結果、ドハティ増幅器の損失の増加や周波数特性の悪化を招く問題が発生する。
【０００８】
図８は一般的な２．６ＧＨｚ帯のトランジスタ（ＭＯＳＦＥＴ）の寸法を示す説明図である。
図８の例では、フランジを含めたトランジスタのＹ方向の寸法が３４ｍｍとなるため、キャリア増幅器とピーク増幅器の中心間間隔を最低でも３４ｍｍ以上離す必要がある。
２．６ＧＨｚ帯における３４ｍｍは、厚さ０．８２ｍｍのＢＴレジン基板上で、概ね、１／２波長に相当する長さである。
そこで、キャリア増幅器とピーク増幅器を１つのパッケージに収めることでドハティ増幅器の小型化を図り、出力線路を短縮する手法や、フランジのないトランジスタを使用することでトランジスタの間隔を狭める手法が提案されている。
【０００９】
例えば、以下の特許文献１には、キャリア増幅器とピーク増幅器を１つのパッケージに収めることで、キャリア増幅器とピーク増幅器の間隔を狭めて、出力線路を短縮しているドハティ増幅器が開示されている（図９を参照）。
ただし、ドハティ増幅器を製作する度に、キャリア増幅器とピーク増幅器を１つのパッケージに収める必要があるため、汎用性に乏しくなる問題がある。その結果、安価な市販のトランジスタを使用することができず、コスト高になる可能性がある。
また、以下の特許文献１では、プッシュプル増幅器をキャリア増幅器又はピーク増幅器に用いることを述べているが、プッシュプル増幅器の入力端子と出力端子の位置について言及されておらず、キャリア増幅器とピーク増幅器の間隔が近づくように端子が配置されない可能性がある。
【００１０】
【特許文献１】特開２００５−２１０２２４号公報（段落番号［００２３］、図５）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のドハティ増幅器は以上のように構成されているので、プッシュプル増幅器を用いて、キャリア増幅器又はピーク増幅器が構成されても、プッシュプル増幅器の入力端子と出力端子の位置について言及されていない。そのため、キャリア増幅器とピーク増幅器の間隔が近づくように端子が配置されない可能性があり、出力線路の短縮が十分に行われないことがある課題があった。
【００１２】
この発明は上記のような課題を解決するためになされたもので、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができるドハティ増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係るドハティ増幅器は、キャリア増幅器の出力端が、そのキャリア増幅器の構造対称線よりもピーク増幅器側に配置され、ピーク増幅器の出力端が、そのピーク増幅器の構造対称線よりもキャリア増幅器側に配置されているようにしたものである。
【発明の効果】
【００１４】
この発明によれば、キャリア増幅器の出力端が、そのキャリア増幅器の構造対称線よりもピーク増幅器側に配置され、ピーク増幅器の出力端が、そのピーク増幅器の構造対称線よりもキャリア増幅器側に配置されているように構成したので、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる効果がある。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１はこの発明の実施の形態１によるドハティ増幅器を示す構成図である。
図１において、キャリア増幅器１はプッシュプル構造の増幅器で構成されている。即ち、キャリア増幅器１は２つのトランジスタ２，３と、２つのトランジスタ２，３のドレイン端子２ａ，３ａを接続する１／２波長線路４とから構成されている。
キャリア増幅器１の出力端５はキャリア増幅器１の構造対称線６よりもピーク増幅器１１側に配置されている。
トランジスタ２，３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ２，３はそれぞれ単位増幅器を構成する。
【００１６】
ピーク増幅器１１はプッシュプル構造の増幅器で構成されている。即ち、ピーク増幅器１１は２つのトランジスタ１２，１３と、２つのトランジスタ１２，１３のドレイン端子１２ａ，１３ａを接続する１／２波長線路１４とから構成されている。
ピーク増幅器１１の出力端１５はピーク増幅器１１の構造対称線１６よりもキャリア増幅器１側に配置されている。
トランジスタ１２，１３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ１２，１３はそれぞれ単位増幅器を構成する。
【００１７】
ドハティネットワーク線路２１は１／４波長線路、または、１／４波長線路の奇数倍の長さを有する線路であり（図１の例では、３／４波長線路）、ドハティ増幅器として動作させるために、キャリア増幅器１とピーク増幅器１１を接続している。
なお、２２はドハティ増幅器の出力端子である。
【００１８】
次に動作について説明する。
図１のドハティ増幅器は、キャリア増幅器１とピーク増幅器１１から構成されており、ドハティ増幅器の出力は出力端子２２に現われる。
キャリア増幅器１は、２つのトランジスタ２，３と１／２波長線路４からなるプッシュプル構造の増幅器で構成されており、キャリア増幅器１の出力端５は、構造対称線６よりもピーク増幅器１１側に配置されている。
また、ピーク増幅器１１は、２つのトランジスタ１２，１３と１／２波長線路１４からなるプッシュプル構造の増幅器で構成されており、ピーク増幅器１１の出力端１５は、構造対称線１６よりもキャリア増幅器１側に配置されている。
【００１９】
図１の増幅器がドハティ増幅器として動作するためには、キャリア増幅器１とピーク増幅器１１が、１／４波長線路、または、１／４波長線路の奇数倍の長さを有するドハティネットワーク線路で接続されている必要がある。
このとき、キャリア増幅器１及びピーク増幅器１１を構成しているトランジスタ２，３，１２，１３が、例えば、２．６ＧＨｚ帯のトランジスタ（ＭＯＳＦＥＴ）であり、フランジを含めたトランジスタの寸法が３４ｍｍであるとすると、キャリア増幅器１におけるトランジスタ２，３のドレイン端子２ａ，３ａの中心間間隔（ピーク増幅器１１におけるトランジスタ１２，１３のドレイン端子１２ａ，１３ａの中心間間隔）が最低でも３４ｍｍ以上離れることになる。
【００２０】
そのため、この場合には、ドハティネットワーク線路が１／４波長線路では、トランジスタ２，３のドレイン端子２ａ，３ａ（トランジスタ１２，１３のドレイン端子１２ａ，１３ａ）間を接続することができないので、ドハティネットワーク線路として３／４波長線路が用いられる。
図１では、３／４波長線路のドハティネットワーク線路２１が用いられている例を示している。
【００２１】
キャリア増幅器１及びピーク増幅器１１がプッシュプル構造の増幅器で構成されることにより、出力側の線路長を短縮することができるが、この点を明確にするために、以下、この実施の形態１のドハティ増幅器と、従来のドハティ増幅器を比較する。
図２は従来のドハティ増幅器を示す構成図である。図において、図１と同一符号は同一または相当部分を示している。
従来のドハティ増幅器では、キャリア増幅器１の出力端５が構造対称線６上に配置されており、ピーク増幅器１１の出力端１５が構造対称線１６上に配置されている点で、この実施の形態１のドハティ増幅器と相違している。
【００２２】
ここで、ドハティ増幅器の出力側の線路長と、通過損失や周波数帯域の特性を導出するため、出力側回路がトランジスタ端面で対向接続されているものを想定する。
図３はこの実施の形態１のドハティ増幅器における出力側回路の対向接続回路であり、図４は従来のドハティ増幅器における出力側回路の対向接続回路を示している。
図３，４において、２２’は対向接続されている出力側回路の出力端子であり、３１は電気長０の理想線路である。
【００２３】
図３及び図４より明らかなように、出力側回路２つ分の線路長である２２−２２’間の線路長は、従来のドハティ増幅器より、この実施の形態１のドハティ増幅器の方が０．５波長短いことがわかる。
図５は出力側回路の損失及び帯域特性の計算結果を示す説明図である。
図５（ａ）に示すように、従来のドハティ増幅器より、この実施の形態１のドハティ増幅器の方が０．０６ｄＢだけ通過損失が小さいことがわかる。図５（ｂ）は２．６ＧＨｚで規格化された通過損失を示している。
これにより、従来のドハティ増幅器より、この実施の形態１のドハティ増幅器の方が、帯域が広いことが確認される。
【００２４】
以上で明らかなように、この実施の形態１によれば、キャリア増幅器１の出力端５が構造対称線６よりもピーク増幅器１１側に配置され、ピーク増幅器１１の出力端１５が構造対称線１６よりもキャリア増幅器１側に配置されているように構成したので、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる効果を奏する。
【００２５】
実施の形態２．
上記実施の形態１では、キャリア増幅器１及びピーク増幅器１１の双方が複数の単位増幅器で構成されているものについて示したが、キャリア増幅器１及びピーク増幅器１１のうち、少なくとも一方が複数の単位増幅器で構成されているようにしてもよい。
この場合も、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる。
【００２６】
実施の形態３．
上記実施の形態１では、キャリア増幅器１及びピーク増幅器１１の双方がプッシュプル構造の増幅器で構成されているものについて示したが、キャリア増幅器１及びピーク増幅器１１のうち、少なくとも一方がプッシュプル構造の増幅器で構成されているようにしてもよい。
この場合も、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる。
【００２７】
実施の形態４．
上記実施の形態１では、キャリア増幅器１が１／２波長線路４を用いてプッシュプル構造の増幅器が構成され、ピーク増幅器１１が１／２波長線路１４を用いてプッシュプル構造の増幅器が構成されているものを示したが、キャリア増幅器１及びピーク増幅器１１が１／２波長線路で構成されるバランを用いて、プッシュプル構造の増幅器が構成されているようにしてもよい。
【００２８】
実施の形態５．
図６はこの発明の実施の形態５によるドハティ増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
キャリア増幅器５１はプッシュプル構造の増幅器で構成されている。即ち、キャリア増幅器５１は２つのトランジスタ５２，５３と、２つのトランジスタ５２，５３のゲート端子５２ａ，５３ａを接続する１／２波長線路５４とから構成されている。
キャリア増幅器５１の入力端５５はキャリア増幅器５１の構造対称線５６よりもピーク増幅器６１側に配置されている。
トランジスタ５２，５３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ５２，５３はそれぞれ単位増幅器を構成する。
【００２９】
ピーク増幅器６１はプッシュプル構造の増幅器で構成されている。即ち、ピーク増幅器６１は２つのトランジスタ６２，６３と、２つのトランジスタ６２，６３のゲート端子６２ａ，６３ａを接続する１／２波長線路６４とから構成されている。
ピーク増幅器６１の入力端６５はピーク増幅器６１の構造対称線６６よりもキャリア増幅器５１側に配置されている。
トランジスタ６２，６３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ６２，６３はそれぞれ単位増幅器を構成する。
【００３０】
ドハティネットワーク線路７１は１／４波長線路、または、１／４波長線路の奇数倍の長さを有する線路であり（図６の例では、３／４波長線路）、ドハティ増幅器として動作させるために、キャリア増幅器５１とピーク増幅器６１を接続している。
なお、７２はドハティ増幅器の入力端子である。
【００３１】
上記実施の形態１では、キャリア増幅器１の出力端５が構造対称線６よりもピーク増幅器１１側に配置され、ピーク増幅器１１の出力端１５が構造対称線１６よりもキャリア増幅器１側に配置されているものについて示したが、図６に示すように、キャリア増幅器５１の入力端５５が構造対称線５６よりもピーク増幅器６１側に配置され、ピーク増幅器６１の入力端６５が構造対称線６６よりもキャリア増幅器５１側に配置されているようにしてもよい。
この場合、上記実施の形態１とは逆に、入力側の線路長を短縮して、消費電力の低減や、歪や入力電力の広帯域化を図ることができる効果を奏する。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１によるドハティ増幅器を示す構成図である。
【図２】従来のドハティ増幅器を示す構成図である。
【図３】この実施の形態１のドハティ増幅器における出力側回路の対向接続回路を示す説明図である。
【図４】従来のドハティ増幅器における出力側回路の対向接続回路を示す説明図である。
【図５】出力側回路の損失及び帯域特性の計算結果を示す説明図である。
【図６】この発明の実施の形態５によるドハティ増幅器を示す構成図である。
【図７】従来のドハティ増幅器を示す構成図である。
【図８】一般的な２．６ＧＨｚ帯のトランジスタ（ＭＯＳＦＥＴ）の寸法を示す説明図である。
【図９】特許文献１に開示されているドハティ増幅器を示す構成図である。
【符号の説明】
【００３３】
１ キャリア増幅器、２，３ トランジスタ（単位増幅器）、２ａ，３ａ ドレイン端子、４ １／２波長線路、５ キャリア増幅器１の出力端、６ キャリア増幅器１の構造対称線、１１ ピーク増幅器、１２，１３ トランジスタ（単位増幅器）、１２ａ，１３ａ ドレイン端子、１４ １／２波長線路、１５ ピーク増幅器１１の出力端、１６ ピーク増幅器１１の構造対称線、２１ ドハティネットワーク線路、２２ ドハティ増幅器の出力端子、２２’ 出力側回路の出力端子、３１ 電気長０の理想線路、５１ キャリア増幅器、５２，５３ トランジスタ（単位増幅器）、５２ａ，５３ａ ゲート端子、５４ １／２波長線路、５５ キャリア増幅器５１の入力端、５６ キャリア増幅器５１の構造対称線、６１ ピーク増幅器、６２，６３ トランジスタ（単位増幅器）、６２ａ，６３ａ ドレイン端子、６４ １／２波長線路、６５ ピーク増幅器６１の入力端、６６ ピーク増幅器６１の構造対称線、７１ ドハティネットワーク線路、７２ ドハティ増幅器の出力端子。
【技術分野】
【０００１】
この発明は、高効率な動作を実現することが可能なドハティ増幅器に関するものである。
【背景技術】
【０００２】
新しい社会インフラとして期待される次世代ネットワーク（ＮＧＮ）では、固定通信と移動体通信の融合や、音声とデータ通信の融合によるシームレスな通信環境の実現が求められている。
次世代移動体通信では、高速データ通信を実現するため、例えば、ＯＦＤＭ変調や２５６ＱＡＭなど、ＰＡＰＲ（Ｐｅａｋ ｔｏ Ａｖｅｒａｇｅ Ｐｏｗｅｒ Ｒａｔｉｏ）の高い変調波が適用される。
そのため、低歪特性が要求される基地局用増幅器では、バックオフを取った状態で使用される。バックオフの増加と効率特性は相反関係があるため、増幅器には一層の高効率化が求められる。
【０００３】
近年、デジタル信号処理によって歪補償を行うデジタルプリディストータ（Ｄｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｔｅｒ）と、バックオフを取った領域でも高い効率を実現することができるドハティ増幅器とを組み合わせることで、高効率化と低歪化の両立を図る手法が主流になりつつなる。
【０００４】
図７は従来のドハティ増幅器を示す構成図である。
図７のドハティ増幅器は、キャリア増幅器及びピーク増幅器から構成され、キャリア増幅器の出力側には、１／４波長インピーダンス変換線路が接続されている。
Ｃ級バイアスされたピーク増幅器がオフ状態であるときは、ピーク増幅器の出力インピーダンスがオープンに近いインピーダンスとなるため、キャリア増幅器から出力側を見たインピーダンスが１００オームになる。
これにより、バックオフを取った状態でもキャリア増幅器が飽和動作となるため、高効率な動作を実現することができる。
【０００５】
ここで、図７のドハティ増幅器では、キャリア増幅器の出力側に１／４波長インピーダンス変換線路が接続されているが、キャリア増幅器とピーク増幅器の出力側線路長の差が、１／４波長、または、１／４波長の奇数倍になるように設定する必要があるため、線路長の設定自由度が小さくなる問題がある。
また、基地局用増幅器は、バックオフを取った状態で使用されるため、増幅器には動作電力の１０倍程度の大きな飽和電力が要求される。
そのため、基地局用増幅器に用いられるトランジスタの寸法が大きくなり、ドハティ増幅器のキャリア増幅器とピーク増幅器の間隔が広がるため、キャリア増幅器とピーク増幅器を接続する出力側線路長が長くなる問題がある。
【０００６】
さらに、動作電力の１０倍程度の飽和電力を必要とするため、ピーク増幅器を２合成する場合がある。
その際には、一般的に１／４波長線路で単位増幅器の出力を合成することが多く、そのままでは、オフ時に出力インピーダンスが短絡状態となる問題がある。そのため、さらに１／４波長線路を追加して、１／２波長に設定する必要がある。これにより、一層線路長が長くなる問題がある。
【０００７】
ドハティ増幅器は、上記の通り、キャリア増幅器及びピーク増幅器の出力側の線路長に制約があるため、ＡＢ級増幅器では必要としない線路を追加する必要があり、線路長が長くなる問題がある。
また、周波数の変化に対する位相変化量が大きくなるため、広い周波数範囲にわたって、キャリア増幅器やピーク増幅器の整合をとるにあたり、歪や効率を満足する最適整合点に保つことが難しくなる問題がある。その結果、ドハティ増幅器の損失の増加や周波数特性の悪化を招く問題が発生する。
【０００８】
図８は一般的な２．６ＧＨｚ帯のトランジスタ（ＭＯＳＦＥＴ）の寸法を示す説明図である。
図８の例では、フランジを含めたトランジスタのＹ方向の寸法が３４ｍｍとなるため、キャリア増幅器とピーク増幅器の中心間間隔を最低でも３４ｍｍ以上離す必要がある。
２．６ＧＨｚ帯における３４ｍｍは、厚さ０．８２ｍｍのＢＴレジン基板上で、概ね、１／２波長に相当する長さである。
そこで、キャリア増幅器とピーク増幅器を１つのパッケージに収めることでドハティ増幅器の小型化を図り、出力線路を短縮する手法や、フランジのないトランジスタを使用することでトランジスタの間隔を狭める手法が提案されている。
【０００９】
例えば、以下の特許文献１には、キャリア増幅器とピーク増幅器を１つのパッケージに収めることで、キャリア増幅器とピーク増幅器の間隔を狭めて、出力線路を短縮しているドハティ増幅器が開示されている（図９を参照）。
ただし、ドハティ増幅器を製作する度に、キャリア増幅器とピーク増幅器を１つのパッケージに収める必要があるため、汎用性に乏しくなる問題がある。その結果、安価な市販のトランジスタを使用することができず、コスト高になる可能性がある。
また、以下の特許文献１では、プッシュプル増幅器をキャリア増幅器又はピーク増幅器に用いることを述べているが、プッシュプル増幅器の入力端子と出力端子の位置について言及されておらず、キャリア増幅器とピーク増幅器の間隔が近づくように端子が配置されない可能性がある。
【００１０】
【特許文献１】特開２００５−２１０２２４号公報（段落番号［００２３］、図５）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来のドハティ増幅器は以上のように構成されているので、プッシュプル増幅器を用いて、キャリア増幅器又はピーク増幅器が構成されても、プッシュプル増幅器の入力端子と出力端子の位置について言及されていない。そのため、キャリア増幅器とピーク増幅器の間隔が近づくように端子が配置されない可能性があり、出力線路の短縮が十分に行われないことがある課題があった。
【００１２】
この発明は上記のような課題を解決するためになされたもので、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができるドハティ増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係るドハティ増幅器は、キャリア増幅器の出力端が、そのキャリア増幅器の構造対称線よりもピーク増幅器側に配置され、ピーク増幅器の出力端が、そのピーク増幅器の構造対称線よりもキャリア増幅器側に配置されているようにしたものである。
【発明の効果】
【００１４】
この発明によれば、キャリア増幅器の出力端が、そのキャリア増幅器の構造対称線よりもピーク増幅器側に配置され、ピーク増幅器の出力端が、そのピーク増幅器の構造対称線よりもキャリア増幅器側に配置されているように構成したので、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる効果がある。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１はこの発明の実施の形態１によるドハティ増幅器を示す構成図である。
図１において、キャリア増幅器１はプッシュプル構造の増幅器で構成されている。即ち、キャリア増幅器１は２つのトランジスタ２，３と、２つのトランジスタ２，３のドレイン端子２ａ，３ａを接続する１／２波長線路４とから構成されている。
キャリア増幅器１の出力端５はキャリア増幅器１の構造対称線６よりもピーク増幅器１１側に配置されている。
トランジスタ２，３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ２，３はそれぞれ単位増幅器を構成する。
【００１６】
ピーク増幅器１１はプッシュプル構造の増幅器で構成されている。即ち、ピーク増幅器１１は２つのトランジスタ１２，１３と、２つのトランジスタ１２，１３のドレイン端子１２ａ，１３ａを接続する１／２波長線路１４とから構成されている。
ピーク増幅器１１の出力端１５はピーク増幅器１１の構造対称線１６よりもキャリア増幅器１側に配置されている。
トランジスタ１２，１３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ１２，１３はそれぞれ単位増幅器を構成する。
【００１７】
ドハティネットワーク線路２１は１／４波長線路、または、１／４波長線路の奇数倍の長さを有する線路であり（図１の例では、３／４波長線路）、ドハティ増幅器として動作させるために、キャリア増幅器１とピーク増幅器１１を接続している。
なお、２２はドハティ増幅器の出力端子である。
【００１８】
次に動作について説明する。
図１のドハティ増幅器は、キャリア増幅器１とピーク増幅器１１から構成されており、ドハティ増幅器の出力は出力端子２２に現われる。
キャリア増幅器１は、２つのトランジスタ２，３と１／２波長線路４からなるプッシュプル構造の増幅器で構成されており、キャリア増幅器１の出力端５は、構造対称線６よりもピーク増幅器１１側に配置されている。
また、ピーク増幅器１１は、２つのトランジスタ１２，１３と１／２波長線路１４からなるプッシュプル構造の増幅器で構成されており、ピーク増幅器１１の出力端１５は、構造対称線１６よりもキャリア増幅器１側に配置されている。
【００１９】
図１の増幅器がドハティ増幅器として動作するためには、キャリア増幅器１とピーク増幅器１１が、１／４波長線路、または、１／４波長線路の奇数倍の長さを有するドハティネットワーク線路で接続されている必要がある。
このとき、キャリア増幅器１及びピーク増幅器１１を構成しているトランジスタ２，３，１２，１３が、例えば、２．６ＧＨｚ帯のトランジスタ（ＭＯＳＦＥＴ）であり、フランジを含めたトランジスタの寸法が３４ｍｍであるとすると、キャリア増幅器１におけるトランジスタ２，３のドレイン端子２ａ，３ａの中心間間隔（ピーク増幅器１１におけるトランジスタ１２，１３のドレイン端子１２ａ，１３ａの中心間間隔）が最低でも３４ｍｍ以上離れることになる。
【００２０】
そのため、この場合には、ドハティネットワーク線路が１／４波長線路では、トランジスタ２，３のドレイン端子２ａ，３ａ（トランジスタ１２，１３のドレイン端子１２ａ，１３ａ）間を接続することができないので、ドハティネットワーク線路として３／４波長線路が用いられる。
図１では、３／４波長線路のドハティネットワーク線路２１が用いられている例を示している。
【００２１】
キャリア増幅器１及びピーク増幅器１１がプッシュプル構造の増幅器で構成されることにより、出力側の線路長を短縮することができるが、この点を明確にするために、以下、この実施の形態１のドハティ増幅器と、従来のドハティ増幅器を比較する。
図２は従来のドハティ増幅器を示す構成図である。図において、図１と同一符号は同一または相当部分を示している。
従来のドハティ増幅器では、キャリア増幅器１の出力端５が構造対称線６上に配置されており、ピーク増幅器１１の出力端１５が構造対称線１６上に配置されている点で、この実施の形態１のドハティ増幅器と相違している。
【００２２】
ここで、ドハティ増幅器の出力側の線路長と、通過損失や周波数帯域の特性を導出するため、出力側回路がトランジスタ端面で対向接続されているものを想定する。
図３はこの実施の形態１のドハティ増幅器における出力側回路の対向接続回路であり、図４は従来のドハティ増幅器における出力側回路の対向接続回路を示している。
図３，４において、２２’は対向接続されている出力側回路の出力端子であり、３１は電気長０の理想線路である。
【００２３】
図３及び図４より明らかなように、出力側回路２つ分の線路長である２２−２２’間の線路長は、従来のドハティ増幅器より、この実施の形態１のドハティ増幅器の方が０．５波長短いことがわかる。
図５は出力側回路の損失及び帯域特性の計算結果を示す説明図である。
図５（ａ）に示すように、従来のドハティ増幅器より、この実施の形態１のドハティ増幅器の方が０．０６ｄＢだけ通過損失が小さいことがわかる。図５（ｂ）は２．６ＧＨｚで規格化された通過損失を示している。
これにより、従来のドハティ増幅器より、この実施の形態１のドハティ増幅器の方が、帯域が広いことが確認される。
【００２４】
以上で明らかなように、この実施の形態１によれば、キャリア増幅器１の出力端５が構造対称線６よりもピーク増幅器１１側に配置され、ピーク増幅器１１の出力端１５が構造対称線１６よりもキャリア増幅器１側に配置されているように構成したので、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる効果を奏する。
【００２５】
実施の形態２．
上記実施の形態１では、キャリア増幅器１及びピーク増幅器１１の双方が複数の単位増幅器で構成されているものについて示したが、キャリア増幅器１及びピーク増幅器１１のうち、少なくとも一方が複数の単位増幅器で構成されているようにしてもよい。
この場合も、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる。
【００２６】
実施の形態３．
上記実施の形態１では、キャリア増幅器１及びピーク増幅器１１の双方がプッシュプル構造の増幅器で構成されているものについて示したが、キャリア増幅器１及びピーク増幅器１１のうち、少なくとも一方がプッシュプル構造の増幅器で構成されているようにしてもよい。
この場合も、出力側の線路長を短縮して、消費電力の低減や、歪や出力電力の広帯域化を図ることができる。
【００２７】
実施の形態４．
上記実施の形態１では、キャリア増幅器１が１／２波長線路４を用いてプッシュプル構造の増幅器が構成され、ピーク増幅器１１が１／２波長線路１４を用いてプッシュプル構造の増幅器が構成されているものを示したが、キャリア増幅器１及びピーク増幅器１１が１／２波長線路で構成されるバランを用いて、プッシュプル構造の増幅器が構成されているようにしてもよい。
【００２８】
実施の形態５．
図６はこの発明の実施の形態５によるドハティ増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
キャリア増幅器５１はプッシュプル構造の増幅器で構成されている。即ち、キャリア増幅器５１は２つのトランジスタ５２，５３と、２つのトランジスタ５２，５３のゲート端子５２ａ，５３ａを接続する１／２波長線路５４とから構成されている。
キャリア増幅器５１の入力端５５はキャリア増幅器５１の構造対称線５６よりもピーク増幅器６１側に配置されている。
トランジスタ５２，５３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ５２，５３はそれぞれ単位増幅器を構成する。
【００２９】
ピーク増幅器６１はプッシュプル構造の増幅器で構成されている。即ち、ピーク増幅器６１は２つのトランジスタ６２，６３と、２つのトランジスタ６２，６３のゲート端子６２ａ，６３ａを接続する１／２波長線路６４とから構成されている。
ピーク増幅器６１の入力端６５はピーク増幅器６１の構造対称線６６よりもキャリア増幅器５１側に配置されている。
トランジスタ６２，６３が例えばＦＥＴなどの半導体素子だけでなく、入出力の整合回路等を含んでいる場合、トランジスタ６２，６３はそれぞれ単位増幅器を構成する。
【００３０】
ドハティネットワーク線路７１は１／４波長線路、または、１／４波長線路の奇数倍の長さを有する線路であり（図６の例では、３／４波長線路）、ドハティ増幅器として動作させるために、キャリア増幅器５１とピーク増幅器６１を接続している。
なお、７２はドハティ増幅器の入力端子である。
【００３１】
上記実施の形態１では、キャリア増幅器１の出力端５が構造対称線６よりもピーク増幅器１１側に配置され、ピーク増幅器１１の出力端１５が構造対称線１６よりもキャリア増幅器１側に配置されているものについて示したが、図６に示すように、キャリア増幅器５１の入力端５５が構造対称線５６よりもピーク増幅器６１側に配置され、ピーク増幅器６１の入力端６５が構造対称線６６よりもキャリア増幅器５１側に配置されているようにしてもよい。
この場合、上記実施の形態１とは逆に、入力側の線路長を短縮して、消費電力の低減や、歪や入力電力の広帯域化を図ることができる効果を奏する。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１によるドハティ増幅器を示す構成図である。
【図２】従来のドハティ増幅器を示す構成図である。
【図３】この実施の形態１のドハティ増幅器における出力側回路の対向接続回路を示す説明図である。
【図４】従来のドハティ増幅器における出力側回路の対向接続回路を示す説明図である。
【図５】出力側回路の損失及び帯域特性の計算結果を示す説明図である。
【図６】この発明の実施の形態５によるドハティ増幅器を示す構成図である。
【図７】従来のドハティ増幅器を示す構成図である。
【図８】一般的な２．６ＧＨｚ帯のトランジスタ（ＭＯＳＦＥＴ）の寸法を示す説明図である。
【図９】特許文献１に開示されているドハティ増幅器を示す構成図である。
【符号の説明】
【００３３】
１ キャリア増幅器、２，３ トランジスタ（単位増幅器）、２ａ，３ａ ドレイン端子、４ １／２波長線路、５ キャリア増幅器１の出力端、６ キャリア増幅器１の構造対称線、１１ ピーク増幅器、１２，１３ トランジスタ（単位増幅器）、１２ａ，１３ａ ドレイン端子、１４ １／２波長線路、１５ ピーク増幅器１１の出力端、１６ ピーク増幅器１１の構造対称線、２１ ドハティネットワーク線路、２２ ドハティ増幅器の出力端子、２２’ 出力側回路の出力端子、３１ 電気長０の理想線路、５１ キャリア増幅器、５２，５３ トランジスタ（単位増幅器）、５２ａ，５３ａ ゲート端子、５４ １／２波長線路、５５ キャリア増幅器５１の入力端、５６ キャリア増幅器５１の構造対称線、６１ ピーク増幅器、６２，６３ トランジスタ（単位増幅器）、６２ａ，６３ａ ドレイン端子、６４ １／２波長線路、６５ ピーク増幅器６１の入力端、６６ ピーク増幅器６１の構造対称線、７１ ドハティネットワーク線路、７２ ドハティ増幅器の出力端子。
【特許請求の範囲】
【請求項１】
キャリア増幅器とピーク増幅器から構成されているドハティ増幅器において、上記キャリア増幅器の出力端が上記キャリア増幅器の構造対称線よりも上記ピーク増幅器側に配置され、上記ピーク増幅器の出力端が上記ピーク増幅器の構造対称線よりも上記キャリア増幅器側に配置されていることを特徴とするドハティ増幅器。
【請求項２】
キャリア増幅器及びピーク増幅器のうち、少なくとも一方が複数の単位増幅器で構成されていることを特徴とする請求項１記載のドハティ増幅器。
【請求項３】
キャリア増幅器及びピーク増幅器のうち、少なくとも一方がプッシュプル構造の増幅器で構成されていることを特徴とする請求項１記載のドハティ増幅器。
【請求項４】
１／２波長線路を用いてプッシュプル構造の増幅器が構成されていることを特徴とする請求項３記載のドハティ増幅器。
【請求項５】
バランを用いてプッシュプル構造の増幅器が構成されていることを特徴とする請求項３記載のドハティ増幅器。
【請求項６】
キャリア増幅器とピーク増幅器から構成されているドハティ増幅器において、上記キャリア増幅器の入力端が上記キャリア増幅器の構造対称線よりも上記ピーク増幅器側に配置され、上記ピーク増幅器の入力端が上記ピーク増幅器の構造対称線よりも上記キャリア増幅器側に配置されていることを特徴とするドハティ増幅器。
【請求項１】
キャリア増幅器とピーク増幅器から構成されているドハティ増幅器において、上記キャリア増幅器の出力端が上記キャリア増幅器の構造対称線よりも上記ピーク増幅器側に配置され、上記ピーク増幅器の出力端が上記ピーク増幅器の構造対称線よりも上記キャリア増幅器側に配置されていることを特徴とするドハティ増幅器。
【請求項２】
キャリア増幅器及びピーク増幅器のうち、少なくとも一方が複数の単位増幅器で構成されていることを特徴とする請求項１記載のドハティ増幅器。
【請求項３】
キャリア増幅器及びピーク増幅器のうち、少なくとも一方がプッシュプル構造の増幅器で構成されていることを特徴とする請求項１記載のドハティ増幅器。
【請求項４】
１／２波長線路を用いてプッシュプル構造の増幅器が構成されていることを特徴とする請求項３記載のドハティ増幅器。
【請求項５】
バランを用いてプッシュプル構造の増幅器が構成されていることを特徴とする請求項３記載のドハティ増幅器。
【請求項６】
キャリア増幅器とピーク増幅器から構成されているドハティ増幅器において、上記キャリア増幅器の入力端が上記キャリア増幅器の構造対称線よりも上記ピーク増幅器側に配置され、上記ピーク増幅器の入力端が上記ピーク増幅器の構造対称線よりも上記キャリア増幅器側に配置されていることを特徴とするドハティ増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１１１８６（Ｐ２０１０−１１１８６Ａ）
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願番号】特願２００８−１６９１０２（Ｐ２００８−１６９１０２）
【出願日】平成２０年６月２７日（２００８．６．２７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２２年１月１４日（２０１０．１．１４）
【国際特許分類】
【出願日】平成２０年６月２７日（２００８．６．２７）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]