バースト受信機，バースト受信制御方法、およびシステム
【課題】 ＯＮＵ毎にレーザ立上り時間Ｔｏｎが異なるバースト信号を受信しても、利得切替を確実にバーストプリアンブル期間に制限し、ＢＥＲ劣化を防ぐことを目的とする。
【解決手段】 ＯＬＴは、バースト信号毎にトランスインピーダンスアンプの利得切替許容期間を設定し、常に最適な利得切替許容期間となるよう制御する。具体的には、ＯＮＵ登録時にＯＮＵから通知されたＴｏｎとＯＮＵ識別子の対応を保持し、受信するバースト信号毎にＴｏｎ時間に基づいて適切な切替許可時間Ｔｓｅｌを決定し、トランスインピーダンスアンプの利得切替を許容する期間を設定する。
【解決手段】 ＯＬＴは、バースト信号毎にトランスインピーダンスアンプの利得切替許容期間を設定し、常に最適な利得切替許容期間となるよう制御する。具体的には、ＯＮＵ登録時にＯＮＵから通知されたＴｏｎとＯＮＵ識別子の対応を保持し、受信するバースト信号毎にＴｏｎ時間に基づいて適切な切替許可時間Ｔｓｅｌを決定し、トランスインピーダンスアンプの利得切替を許容する期間を設定する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バースト受信機において、送信レーザーの立ち上がり時間ＴｏｎがＯＮＵ毎に異なるバースト信号を受信しても，適切な利得を選択し，かつ，利得切替によるデータ部のビット誤り率劣化を防ぐバースト受信機およびその制御方法に関する。
【背景技術】
【０００２】
[光アクセスネットワークの普及]
近年、インターネットの普及に伴い、ネットワークへの高速化への要求が高まり、ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）、そしてＢ−ＰＯＮ（Ｂｒｏａｄｂａｎｄ ＰＯＮ）、Ｅ−ＰＯＮ（Ｅｔｈｅｒｎｅｔ ＰＯＮ）、Ｇ−ＰＯＮ（Ｇｉｇａｂｉｔ Ｃａｐａｂｌｅ ＰＯＮ）の普及が進んでいる。特に、ＰＯＮ方式は、局に置かれる収容局（ＯＬＴ：Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ）と各ユーザ宅に置かれるネットワークユニット（ＯＮＵ：Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ）の間を接続する際に、ＯＬＴから１本のファイバを出し、光スプリッタを用いて分岐して各ユーザが接続される。このため、ファイバの敷設コストが安く、かつ光伝送を用いるため高速に通信を行うことが可能であるため、世界各国で普及が進んでいる状況にある。
【０００３】
[ＰＯＮ方式]
ＰＯＮ方式の中でも、ＯＬＴからＯＮＵへの下り伝送用とＯＮＵからＯＬＴへの下り伝送用で別々の波長の光を用い、ＯＮＵ毎の信号を時分割するＴＤＭ−ＰＯＮ方式が広く利用されている。このＴＤＭ−ＰＯＮ方式は、Ｂ−ＰＯＮ、Ｅ−ＰＯＮ，Ｇ−ＰＯＮ，１０Ｇ−ＥＰＯＮにおいて採用されている。
【０００４】
[バースト受信機]
ＴＤＭ−ＰＯＮ方式においては、上り伝送においては、光信号の強弱が大きく変動するバースト信号となる。光信号の強弱が大きく変動するのは、ＯＬＴとＯＮＵ間の距離がＯＮＵ毎に異なり、その結果、光ファイバで生じる光損失量がＯＮＵ毎に異なるためである。また、バースト信号になるのは、上り伝送においては時分割で各ＯＮＵからの光信号を多重しており、いずれかのＯＮＵが送信している時間といずれのＯＮＵも送信していない時間が生じるためである。ＯＬＴは、このバースト信号を受信するバースト受信機を備えることが必要となる。
【０００５】
[広いダイナミックレンジ、同期時間短縮の必要性]
バースト受信機の性能を計る指標として、ダイナミックレンジと同期時間がある。
ダイナミックレンジは、受信可能な強信号と弱信号の強度の範囲を表しており、この範囲が大きいほど望ましい。また、同期時間は、バースト信号に対して、受信機の利得調整や閾値調整、クロックデータリカバリなどにかかる時間であり、通信の帯域利用効率が高くするためには、この同期時間の値が少ないほど望ましい。
[上りバースト信号の構成の例]
上りバースト信号の構成を１０Ｇ−ＥＰＯＮを例として説明する（非特許文献１ Ｃｌａｕｓｅ７６を参照）。上りバースト信号は、Ｔｏｎ領域、ＳｙｎｃＰａｔｔｅｒｎ領域、ＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域、Ｄａｔａ領域、ＥｎｄＯｆＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域、Ｔｏｆｆ領域から構成される。 Ｔｏｎ領域は、レーザーがＯＦＦの状態からＯＮの状態に変化する領域である。ＳｙｎｃＰａｔｔｅｒｎ領域は、あらかじめ決められたビットパターンが繰り返される領域である。ＳｙｎｃＰａｔｔｅｒｎ領域は、バーストプリアンブル領域とも呼ばれる。このＳｙｎｃＰａｔｔｔｅｒｎ領域の信号を受信中に、受信機の利得調整や閾値調整、クロックデータリカバリが実施される。ＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域は、あらかじめ決められたビットパターンが入る領域である。このＢｕｒｓｔＤｅｌｉｍｉｔｅｒを検出することで、ＯＬＴの受信部はデータ領域の開始位置を検出するのに利用される。Ｄａｔａ領域は、ＭＡＣフレームの繰り返しがＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）で符号化されたビットパターンが入る領域である。ＥｎｄＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域は、あらかじめ決められたビットパターンが入る領域である。このＥｎｄＢｕｒｓｔＤｅｌｉｍｉｔｅｒを検出することで、ＯＬＴの受信部はデータ領域の終了位置を検出することができる。Ｔｏｆｆ領域は、レーザーがＯＮの状態からＯＦＦの状態へ変化する領域である。
【０００６】
[ＯＮＵ毎のＴｏｎ時間のばらつき]
また、バースト信号を送信するＯＮＵのレーザーの立ち上がり時間をＴｏｎと呼ぶ。１０Ｇ−ＥＰＯＮの標準規格においては最大値５１２ｎｓと規定されている（非特許文献１ Ｃｌａｕｓｅ７５を参照）。実際のＯＮＵにおいては、ベンダや製品毎に採用している送信機の部品が異なるため、Ｔｏｎもベンダや製品毎に異なる可能性がある。そのため、ＯＬＴは０ｎｓから５１２ｎｓまでのＴｏｎのＯＮＵが混在した状況下においても、上りバースト信号を受信できることが望ましい。
【０００７】
[利得選択型トランスインピーダンスの特徴]
広いダイナミックレンジおよび同期時間短縮を実現する技術として、利得選択型トランスインピーダンスアンプが知られている（例えば、特許文献１を参照。）この利得選択型トランスインピーダンスアンプは、受信した信号の強度と閾値の比較結果に応じて、利得切替を実施することで、広いダイナミックレンジと同期時間短縮を実現する。
【０００８】
[雑音によるデータ部での利得切替の問題]
この利得選択型トランスインピーダンスアンプにおいては、雑音によってデータ部で利得切替が発生し、ビット誤り率（ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ）が低下してしまう問題がある。これは、入力信号の強度が利得切替の閾値近傍にある場合に、データ部受信中に発生した雑音により、利得が切り替わり、その結果、切替直後のトランスインピーダンスの出力波形が歪み、ＢＥＲが低下してしまう。
【０００９】
[切替問題の解決技術]
この雑音によるデータ部での利得切替の問題を解決する技術として、利得切替を許容する期間をバーストプリアンブル受信中に制限する技術が開示されている（例えば、特許文献２、特許文献３）
[従来のバースト受信機の説明]
図４に特許文献２に記載の、従来のバースト受信機の構成を示す。従来のバースト受信機はフォトダイオード２０，増幅回路３２１、３２２、利得切替回路３１１、３１２、バッファ回路３７１、３７２、データ検出部３５、遅延回路３６、利得切替コンパレータ３８から構成される。フォトダイオード２０に入力した光信号は、フォトダイオード２０にて電流信号Ｉｉｎに変換される。トランスインピーダンスアンプ３００に入力した電流信号Ｉｉｎは増幅回路３２１にて電圧信号に変換・増幅され、バッファ回路３７１、３７２にて増幅された後に出力される。また、バッファ回路３７１の出力はデータ検出部３５および利得切替コンパレータ３８に入力される。データ検出部３５は、入力された電圧が設定された閾値Ｖｔｈ２を上回った場合にデータ検出信号ＤＥＴを出力する。データ検出信号ＤＥＴは遅延回路に入力され、設定された時間Ｔｄだけ遅延した信号が利得固定信号ＨＯＬＤとして出力される。利得切替コンパレータ３８は、入力された電圧と閾値Ｖｔｈ1を比較して利得切替信号ＳＥＬを出力する。なお、利得固定信号ＨＯＬＤが無効である場合には利得切替を実施し、ＨＯＬＤが有効である場合に利得を固定し、利得切替は実施しない。
【００１０】
本構成のバースト受信機においては、データ検出してから遅延回路にて設定された時間だけ利得切替をおこなう。遅延回路の時間を調整して、バースト信号のバーストプリアンブル領域でのみ利得切替が起きるようにすることで、データ領域での利得切替を防ぎ、ＢＥＲの劣化を防ぐことができる。
【００１１】
【特許文献１】特許第３２５９７０７（特開２０００−２５２７７４）
【特許文献２】特開２００６−３１１０３３
【特許文献３】ＷＯ０５/０１３４８０（特願２００５−５０７３８４ ）
【非特許文献１】ＩＥＥＥ ８０２．３ａｖ Ｃｌａｕｓｅ７５
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献２に記載の技術では、ＯＮＵの送信機のレーザー立上り時間ＴｏｎがＯＮＵ毎に異なる点が考慮されていない。バースト受信機が、各ＯＮＵからＴｏｎが異なる信号を受信した場合に、バースト受信機においてＢＥＲが劣化する現象が起きる可能性がある。この現象は、受信機の設定パラメータＶｔｈ２およびＴｄを調整しても解消されない。Ｔｏｎが異なる信号を受信した場合にＢＥＲが劣化する場合の動作例を図５、図６、図７、図８、図９、図１０にて説明する。図５、図７、図８、図９は各条件において、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されたときの図４の装置の各部のタイミングチャートである。
【００１３】
ここで、図面で利用されるパラメータを説明する。
【００１４】
Ｉｉｎは、トランスインピーダンスアンプ３００に入力される電流信号である。ＢＵＲＳＴ＿ＲＥＳＥＴは、トランスインピーダンスアンプ３００に入力する制御信号であり、トランスインピーダンスアンプ３００内の利得切替コンパレータ３８に入力され、利得を初期値に戻すために利用される。Ｖｃは、バッファ回路３７１の出力の電圧信号であり、利得切替コンパレータ３８やデータ検出部３５が参照する。Ｖｏｕｔは、トランスインピーダンスアンプ３００の出力信号である。具体的には、バッファ回路３７２の出力の電圧信号である。Ｖｔｈ２は、データ検出部３５においてデータを検出するための閾値である。電圧信号Ｖｃと比較する際に利用される。Ｖｃ＞Ｖｔｈ２のときにデータを検出したと判定する。Ｖｔｈ１は、利得切替コンパレータ３８において利得切替を発生させるか否かを判定するための閾値である。ＶｃとＶｔｈ１を比較し、Ｖｃ＞Ｖｔｈ１の時に利得切替を発生させる。ＺＴＳＥＬ＿ＥＮＡＢＬＥは、利得切替を有効にするか否かを制御するための信号である。遅延回路３６の出力電圧であり、ＺＴＳＥＬ＿ＥＮＡＢＬＥがＨｉｇｈレベルのときのみ、ＶｃとＶｔｈ１の比較結果を有効と判定する。Ｔｄは、遅延回路３６にて発生させる遅延時間である。遅延回路３６では、ＺＴＳＥＬ＿ＥＮＡＢＬＥを時間幅ＴｄだけＨｉｇｈレベルにする。ＺＴＳＥＬは、トランスインピーダンスアンプ３００の利得を切り替えるための制御信号である。利得を切り替える場合にＨｉｇｈレベルとなる。
【００１５】
なお、ＯＬＴに入力されるバースト信号として、パワーが大きくＴｏｎが短い信号、パワーが大きくＴｏｎが長い信号、パワーが利得切替近傍でＴｏｎが短い信号が順に入るとする。以下４つの条件、条件１から条件４の場合で、いずれもＢＥＲが劣化する現象を説明する。
[条件１]
Ｖｔｈ２がＶｔｈ１に比べて小さく、かつ、Ｔｄが最大のＴｏｎより短い条件（条件１）の動作を図５、図６を用いて説明する。
【００１６】
１番目のバースト信号受信時には、時刻ｔ２でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ3でＶｃがＶｔｈ１を上回り利得が切り替わり、時刻ｔ４で利得切替許容期間が終了する。そのため、１番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００１７】
しかしながら、２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７で利得切替許容期間が終了する。その後、時刻ｔ８でＶｃがＶｔｈ２を上回っている。そのため、入力するパワーが大きいにもかかわらず、利得切替が発生せず、その結果ＢＥＲが劣化してしまう。
【００１８】
この場合のＢＥＲ曲線を図６にて説明する。ＢＥＲ曲線は、トランスインピーダンスアンプ３００に入力されるバースト電流信号の強度に対するＢＥＲの変化を示している。なお、バースト電流信号の強度は、バーストにおいて強度が安定したときの値を表す。
破線はトランスインピーダンスアンプ３００の利得が大きい値ＺＴ＿Ｈであるときの電流信号の強度に対するＢＥＲの曲線を示す。また、点線はトランスインピーダンスアンプ３００の利得が小さい値ＺＴ＿Ｌであるときの電流信号の強度に対するＢＥＲの曲線を示す。Ｉｔｈ１はＺＴがＺＴ＿ＨからＺＴ＿Ｌに切り替わるときの電流値である。実線は、入力電流に応じてＺＴが切り替わる場合の、電流信号の強度に対するＢＥＲの曲線をあらわす。実際にバースト信号を入力した場合のＢＥＲ曲線は実線で示したＢＥＲ曲線となる。
【００１９】
ＴｄがＴｏｎより短い場合には、本来切り替わる入力電流の強度Ｉｔｈ１より大きいＩｔｈ１＿ａｌｐｈａにて利得が切り替わる。そのため、図６に示すように、中間の入力電流の強度Ｉｔｈ１＿ａｌｐｈａ近傍でＢＥＲが劣化してしまう。
【００２０】
[条件２]
Ｖｔｈ２がＶｔｈ１に比べて小さく、かつ、Ｔｄが最大のＴｏｎより長い条件（条件２）の動作を図７、図１０を用いて説明する。
【００２１】
２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７でＶｃがＶｔｈ１を上回るため利得が切り替わり、時刻ｔ８で利得切替許容期間が終了する。そのため、２番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００２２】
しかしながら、３番目のバースト信号受信時には、時刻ｔ１１で雑音により利得切替が発生し、時刻ｔ１２で利得切替許容期間が終了する。そのため、データ部で利得切替が発生し、その結果ＢＥＲが劣化してしまう。
【００２３】
この場合のＢＥＲ曲線を図１０にて説明する。ＴｄがＴｏｎより長い場合には、入力電流の強度Ｉｔｈ１近傍の信号を受信中に雑音により、データ部で利得切替が発生してしまう。そのため、中間の入力電流の強度Ｉｔｈ１近傍でＢＥＲが劣化してしまう。
【００２４】
[条件３]
Ｖｔｈ２がＶｔｈ１に近く、かつ、Ｔｄが最大のＴｏｎより短い条件（条件３）の動作を図８、図１０を用いて説明する。
【００２５】
２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７で、ＶｃがＶｔｈ２を上回るため利得が切り替わり、時刻ｔ８で利得切替許容期間が終了する。そのため、２番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００２６】
しかしながら、３番目のバースト信号受信時には、時刻ｔ１０でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ１１で雑音により利得切替が発生し、時刻ｔ１２で利得切替許容期間が終了する。そのため、データ部で利得切替が発生し、その結果ＢＥＲが劣化してしまう。
そのため、この場合のＢＥＲ曲線は条件２と同様に、図１０に示すＢＥＲ曲線となる。
【００２７】
[条件４]
Ｖｔｈ２がＶｔｈ１に近く、かつ、Ｔｄが最大のＴｏｎより長い条件（条件４）の動作を図９、図１０を用いて説明する。
２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７で利得が切り替わり、時刻ｔ８で利得切替許容期間が終了する。そのため、２番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００２８】
しかしながら、３番目のバースト信号受信時には、時刻ｔ１０でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ１１で雑音により利得切替が発生し、時刻ｔ１２で利得切替許容期間が終了する。そのため、データ部で利得切替が発生し、その結果ＢＥＲが劣化してしまう。
そのため、この場合のＢＥＲ曲線は条件２、条件３と同様に、図１０に示すＢＥＲ曲線となる。
【００２９】
従って、特許文献２に記載の技術では，異なるＴｏｎ時間のＯＮＵが存在する場合には、受信機のパラメータ（Ｖｔｈ１，Ｖｔｈ２，Ｔｄ）を調整しても、ＯＮＵ毎に適切な利得許容期間を設定することができず、その結果、利得切替が発生する近傍の中間パワーでのＢＥＲが劣化してしまう。
【００３０】
本発明は、このような課題を鑑みてなされたものであり、異なるＴｏｎ時間のＯＮＵが存在する場合に、適切な利得許容期間を設定し、ＢＥＲの劣化を防ぐことが目的である。
【課題を解決するための手段】
【００３１】
ＯＬＴは、バースト信号毎にトランスインピーダンスアンプの利得切替許容期間を設定し、最適な利得切替許容期間となるよう制御する。具体的には、ＯＮＵ登録時にＯＮＵから通知されたＴｏｎとＯＮＵ識別子の対応を保持し、受信するバースト信号毎にＴｏｎ時間に基づいて適切な切替許可時間Ｔｓｅｌを決定し、トランスインピーダンスアンプの利得切替を許容する期間を設定する。
【発明の効果】
【００３２】
本発明によれば、異なるＴｏｎ時間のＯＮＵが存在する場合においても、トランスインピーダンスアンプの利得切替点近傍でのＢＥＲの劣化を防ぐことが可能である。
【００３３】
また、利得切替型トランスインピーダンスアンプにおいては、どの利得を設定しても一定以下のＢＥＲを達成できる重複領域を一般的に用意している。本発明によれば、重複領域を縮小して動作が可能であるため、ダイナミックレンジを拡大することが可能である。
【００３４】
また、Ｔｏｎ時間が異なるＯＮＵが存在する場合に、最大のＴｏｎに合わせてＴｄやバーストプリアンブルの長さＳｙｎｃｔｉｍｅを大きくする必要がない。そのため、ＴｏｎがＯＮＵ毎に変わる場合においても短い同期時間をそのまま維持することができ、上りの帯域利用効率を維持することができる。
【図面の簡単な説明】
【００３５】
【図１】一般的なＰＯＮシステムの構成
【図２】一般的なＯＬＴの構成
【図３】一般的なＯＮＵ登録でのシーケンス
【図４】従来のバースト受信機の構成
【図５】従来のバースト受信機におけるタイミングチャート 条件１(Ｖｔｈ２：小，Ｔｄ：小)
【図６】従来のバースト受信機におけるＢＥＲ曲線の例(条件１)
【図７】従来のバースト受信機におけるタイミングチャート 条件２(ＶＴｈ２：小，Ｔｄ：大)
【図８】従来のバースト受信機におけるタイミングチャート 条件３(Ｖｔｈ２：大，Ｔｄ：小)
【図９】従来のバースト受信機におけるタイミングチャート 条件４(Ｖｔｈ２：大，Ｔｄ：大)
【図１０】従来のバースト受信機におけるＢＥＲ曲線の例(条件２、３、４)
【図１１】本発明の第１の実施形態におけるバースト受信機の構成
【図１２】利得切替レベル検出部、データ検出部の動作例
【図１３】本発明の第1の実施形態における論理回路の構成
【図１４】本発明の第１の実施形態における利得切替許容時間の管理テーブルの例
【図１５】本発明の第１の実施形態における論理回路の動作を表すフローチャート
【図１６】本発明の第１の実施形態のおけるＯＬＴとＯＮＵの動作を表すシーケンス図
【図１７】本発明の第１の実施形態におけるタイミングチャート
【図１８】本発明の第２の実施形態におけるバースト受信機の構成
【図１９】本発明の第３の実施形態におけるバースト受信機の構成
【図２０】本発明の第３の実施形態におけるタイミングチャート
【図２１】本発明の第４の実施形態におけるバースト受信機の構成
【図２２】本発明の第４の実施形態におけるタイミングチャート
【図２３】本発明の第５の実施形態におけるバースト受信機の構成
【図２４】本発明の第５の実施形態における論理回路の構成
【図２５】本発明の第５の実施形態におけるタイミングチャート
【図２６】本発明の第６の実施形態における利得切替許容時間の管理テーブルの例
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、各図において共通する部分には、同一の符号が付与されている。
【００３７】
［第１の実施形態］
[ＰＯＮシステムの構成]
図１にＰＯＮを利用した光アクセス網の構成例を示す。光アクセス網は、ＯＬＴ１、光スプリッタ３、及び複数のＯＮＵ２（２−１〜２−ｎ）を備える。ＯＬＴ１は幹線の光ファイバ４−０を介して光スプリッタ３と接続される。ＯＮＵ２（２−１〜２−ｎ）は、各々、支線の光ファイバ４（４−１〜４−ｎ）を介して光スプリッタ３に接続される。ＯＮＵ２（２−１〜２−ｎ）からＯＬＴ１への上り伝送に関して説明する。ＯＮＵ２が送出した光信号は光スプリッタ３にて合波される。合波された光信号はＯＬＴ１に入力する。ＯＮＵ２とＯＬＴ１間の距離は、ＯＮＵ毎に異なる。また，距離が増大するにつれて光信号が減衰するため、ＯＬＴ１に入力される光信号は強度が変動するバースト信号となる。
【００３８】
[ＯＬＴの構成]
図２にＯＬＴ１装置の構成例を示す。ＯＬＴ１は、ＷＤＭ１０、フォトダイオード２０、トランスインピーダンスアンプ３０、リミットアンプ４０、レーザーダイオード５０，ドライバ回路６０、ＳｅｒＤｅｓ７０、論理回路８０、ＳＮＩ９０から構成される。
【００３９】
ＷＤＭ１０は上り光信号（波長λ１）と下り光信号（波長λ２）を合波・分波する。ＷＤＭ１０は幹線の光ファイバ４−０より入力された上り光信号をフォトダイオード２０に出力する。また、ＷＤＭ１０は、レーザーダイオード５０より入力された下り光信号を幹線の光ファイバ４−０へ出力する。フォトダイオード２０は、ＷＤＭ１０より入力された上り光信号を電流信号に変換し、電流信号をトランスインピーダンスアンプ３０へ出力する。トランスインピーダンスアンプ３０は、フォトダイオード２０より入力された電流信号を電圧信号に変換し、電圧信号を増幅し、リミットアンプ４０へ出力する。リミットアンプ４０は、トランスインピーダンスアンプ３０より入力された電圧信号を一定の振幅まで増幅したシリアル信号をＳｅｒＤｅｓ７０へ出力する。ＳｅｒＤｅｓ７０はリミットアンプ４０から入力された電圧信号から、クロックを抽出し、抽出したクロックで電圧信号をリタイミングして、デジタル信号に変換する。デジタル信号に変換する際に、シリアル信号をパラレル信号に変換する。変換したパラレル信号を論理回路８０に出力する。また、ＳｅｒＤｅｓ７０は論理回路から受信したパラレル信号をシリアル信号に変換し、ドライバ回路６０へ出力する。ドライバ回路６０は、ＳｅｒＤｅｓ７０から入力されたシリアルの電圧信号を電流信号に変換して、レーザダイオード５０を駆動する。レーザーダイオード５０は、ドライバー回路６０から入力された電流信号を光信号に変換して、ＷＤＭ１０に出力する。
【００４０】
論理回路８０は、ＳｅｒＤｅｓ７０から入力されたデジタル信号に対して、復号化、フレーム解析、上りユーザーデータ信号と上り制御信号の振り分け、上り制御信号の解析などを実施する。上りユーザーデータ信号を、ＳＮＩ９０に出力する。また、論理回路８０は、ＳＮＩ９０から入力された下りユーザーデータ信号と、論理回路内で生成した下り制御信号を多重したデジタルパラレル信号をＳｅｒＤｅｓ７０へ出力する。
【００４１】
[ＯＮＵ登録のシーケンス]
図３にＯＮＵ登録のシーケンスを示す。１０Ｇ−ＥＰＯＮではディスカバリプロセスと呼ばれており、新しくＯＮＵを接続する場合などに適用される。このディスカバリプロセスでは、ＯＮＵ−ＯＬＴ間のラウンドトリップタイムの測定，接続したＯＮＵに関する情報収集が行われる。
【００４２】
ＯＬＴ１は、ＤｉｓｃｏｖｅｒｙＧＡＴＥを全ＯＮＵに送信する（ＳＩＧ１００）。未登録のＯＮＵはＤｉｓｃｏｖｅｒｙＧＡＴＥを受信すると、ランダムな時間Ｒａｎｄｏｍ ｄｅｌａｙだけ待ってから、ＲＥＧＩＳＴＥＲ＿ＲＥＱをＯＬＴに送信する（ＳＩＧ２００）。ランダムな時間を待つのは、複数のＯＮＵが応答した場合に、上り光信号の衝突を防ぐためである。また、ＯＬＴはＤｉｓｃｏｖｅｒｙＧＡＴＥを送信してから一定期間ＤｉｓｃｏｖｅｒｙＷｉｎｄｏｗは、他の登録済みのＯＮＵにはタイムスロットを割りあてないため、未登録ＯＮＵのみがＯＬＴにデータを送信できる。ＯＬＴはＲＥＧＩＳＴＥＲ＿ＲＥＱを受信すると、ＲＥＧＩＳＴＥＲを全ＯＮＵに送信する（ＳＩＧ３００）。その後、ＯＬＴはＧＡＴＥを対応するＯＮＵに送信する（ＳＩＧ４００）。ＯＮＵはＧＡＴＥを受信すると、ＲＥＧＩＳＴＥＲ＿ＡＣＫをＯＬＴに送信する（ＳＩＧ５００）。 なお、メッセージＲＥＧＩＳＴＥＲ＿ＲＥＱには、ＯＮＵのＴｏｎ時間、Ｔｏｆｆ時間の情報が含まれており、ＯＬＴはＲＥＧＩＳＴＥＲ＿ＲＥＱ受信時に各ＯＮＵのＴｏｎ時間、Ｔｏｆｆ時間を知ることができる。
【００４３】
[第１の実施形態におけるバースト受信機の構成]
図１１に本発明の第1の実施形態におけるバースト受信機の構成を示す。
【００４４】
本発明のバースト受信機は、フォトダイオード２０，トランスインピーダンスアンプ３０１，リミットアンプ４０，ＳｅｒＤｅｓ７０，論理回路８１から構成される。論理回路８１とトランスインピーダンスアンプ３０１間には制御線で接続され、複数の制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＤＡＴＡ＿ＤＥＴＥＣＴがやり取りされる。
【００４５】
フォトダイオード２０に入力された光信号は電流信号Ｉｉｎに変換され、増幅回路３２に入力される。
【００４６】
増幅回路３２は、入力された電流信号Ｉｉｎを電圧信号に利得切替回路３１で制御された利得で変換・増幅する。増幅回路３２で増幅された電圧信号はＶｏｕｔとしてリミットアンプ４０に出力される。なお、増幅回路３２の後段にバッファ回路を設けてもよい。また、増幅回路３２の出力Ｖｃはデータ検出部３５、利得切替レベル検出部３３に入力される。
【００４７】
利得切替回路３１は、利得切替制御部３４３から出力された制御信号ＺＴＳＥＬに基づいて利得を切り替える。例えば、ＺＴＳＥＬ＝Ｈｉｇｈレベルである場合には、利得をＺｔ＿Ｈ、ＺＴＳＥＬ＝Ｌｏｗレベルである場合には、利得をＺｔ＿Ｌに設定する。
【００４８】
リミットアンプ４０は、入力された電圧Ｖｏｕｔを一定の振幅まで増幅して、ＳｅｒＤｅｓ７０に出力する。
【００４９】
ＳｅｒＤｅｓ７０は、入力されたシリアル電気信号から、クロックを抽出し、データをリタイミングする。その後、シリアル信号をパラレル信号に変換して、論理回路８１に出力する。
【００５０】
論理回路８１は、各ＯＮＵに割り当てる上り帯域を制御し、上り送信のタイミングを制御している。上り送信のタイミング制御については、後述する。
【００５１】
データ検出部３５は、あらかじめ設定された閾値電圧Ｖｔｈ２と入力電圧Ｖｃのレベルを比較した結果に基づいて、ＤＡＴＡ＿ＤＥＴＥＣＴ信号を出力する。データ検出部３５の動作例を図１２に示す。Ｖｃ＞Ｖｔｈ２になるとＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈレベル、Ｖｃ＜Ｖｔｈ２になるとＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｌｏｗレベルを出力する（図１２の最下段参照）。また、データ検出部３５の出力ＤＡＴＡ＿ＤＥＴＥＣＴは論理回路８１にも出力される。
【００５２】
利得切替レベル検出部３３は、あらかじめ設定された閾値電圧Ｖｔｈ１と入力電圧Ｖｃのレベルを比較した結果に基づいて、ＺＴＳＥＬ＿ＤＥＴＥＣＴ信号を出力する。利得切替レベル検出部３３の動作例を図１２に示す。Ｖｃ＞Ｖｔｈ１になるとＺＴＳＥＬ＿ＤＥＴＥＣＴ＝Ｈｉｇｈレベル、Ｖｃ＜Ｖｔｈ１になるとＺＴＳＥＬ＿ＤＥＴＥＣＴ＝Ｌｏｗレベルを出力する。
【００５３】
利得切替制御部３４３は、入力される制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＤＡＴＡ＿ＤＥＴＥＣＴ，ＺＴＳＥＬ＿ＤＥＴＥＣＴに基づいて、制御信号ＺＴＳＥＬを出力する。
【００５４】
利得切替制御部３４３の動作を以下に説明する。利得切替制御部３４３は、ＢＵＲＳＴ＿ＲＥＳＥＴの立ち上がりを検出すると、ＺＴＳＥＬ＝Ｈｉｇｈを出力し、増幅回路３２の利得をＺｔ＿Ｈに設定する。また、利得切替動作は、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈを検出してからＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗを検出するまでの期間のみ許可し、それ以外の期間は利得を固定する、すなわちＺＴＳＥＬの出力レベルを固定する。
また、利得切替自体は、ＺＴＳＥＬ＿ＤＥＴＥＣＴに基づいておこなう。ＺＴＳＥＬ＿ＤＥＴＥＣＴ＝ＨｉｇｈのときはＺＴＳＥＬ＝Ｈｉｇｈとし利得をＺｔ＿Ｈにする。ＺＴＳＥＬ＿ＤＥＴＥＣＴ＝ＬｏｗのときはＺＴＳＥＬ＝Ｌｏｗとし、利得をＺｔ＿Ｌとする。
【００５５】
以上の説明においては、利得切替制御部３４３はＺＴＳＥＬ＿ＥＮＡＢＬＥ信号がＨｉｇｈのときにＺＴＳＥＬ＿ＤＥＴＥＣＴのレベルに基づいてＺＴＳＥＬ信号を決定していた。ＺＴＳＥＬ＿ＥＮＡＢＬＥがＨｉｇｈである期間に入力パワーが利得切替近傍で変動した場合、ＺＴＳＥＬ信号がＨｉｇｈとＬｏｗで変動するため、利得が変動してしまい受信動作が不安定になる可能性がある。そのため、ＺＴＳＥＬ信号が一度ＬｏｗになるとＬｏｗを維持するような回路を利得切替制御部３４３に追加してもよい。
【００５６】
[第１の実施形態における論理回路の構成]
図１３に本発明の第1の実施形態における論理回路の構成を示す。
本発明の第1の実施形態における論理回路８１は、上りフレーム受信部８０１、下りフレーム送信部８０２、ＭＰＣＰ制御部８０３、バースト受信機制御部８１０から構成される。
【００５７】
上りフレーム受信部８０１は、ＳｅｒＤｅｓから入力されたデジタル信号から、復号化、フレーム解析、制御信号とユーザー信号の振り分けなどを実施する。制御信号はＭＰＣＰ制御部８０３に入力し、ユーザー信号はＮＮＩに入力する。
【００５８】
下りフレーム送信部８０２は、ＭＰＣＰ制御部８０３から受信した制御信号、ＮＮＩから受信したユーザー信号を多重して、ＳｅｒＤｅｓに入力する。
【００５９】
バースト受信機制御部８１０は、ＭＰＣＰ制御部８０３と信号をやり取りし、また、バースト受信機から制御信号を受信して、バースト受信機の制御を決定し、受信機制御用の制御信号を生成する。バースト受信機制御部８１０は、制御信号生成部８１１、ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部８１２、Ｔｓｅｌ算出部８１３から構成される。
【００６０】
制御信号生成部８１１は、バースト受信機から入力されたＤＡＴＡ＿ＤＥＴＥＣＴ信号、Ｔｓｅｌ算出部８１３から入力されたＴｓｅl信号、ＭＰＣＰから入力されたＳｔａｒｔＴｉｍｅ信号に基づいて、バースト受信機制御用の制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥを生成する。
【００６１】
ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部８１２は、ＭＰＣＰ制御部８０３から入力されたＯＮＵ−ＩＤとＴｏｎの関係を記憶する。また、Ｔｓｅｌ算出部８１３からＯＮＵ−ＩＤを入力すると対応するＴｏｎを出力する。
【００６２】
Ｔｓｅｌ算出部８１３は、ＭＰＣＰ制御部８０３からＯＮＵ−ＩＤが入力されると、ＯＮＵ−ＩＤを用いて、ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部８１２からＴｏｎを取得する。Ｔｓｅｌ算出部８１３は、取得したＴｏｎに基づいて、あらかじめ設定した関数によりＴｓｅｌを決定して、制御信号生成部に決定したＴｓｅｌを入力する。Ｔｓｅｌを算出する関数については後述する。
【００６３】
[論理回路が備える利得切替許容時間の管理テーブル]
論理回路８１は、ＯＮＵの識別子であるＯＮＵＩＤとＯＮＵのＴｏｎ時間の対応を保持する。さらに、利得切替許容時間は関数Ｆ１により、Ｔｓｅｌ＿ｎ ＝ Ｆ１（Ｔｏｎ_ｎ）の対応を管理する。なお、ＯＬＴにて未登録のＯＮＵに対してはＯＮＵ−ＩＤ＝０とする。
【００６４】
[Ｔｓｅｌ算出方法]
Ｔｓｅｌ算出部８１３は、Ｔｏｎを変数とする関数Ｆ１を用いて利得切替許容時間を算出する。例えば、関数Ｆ１（Ｔｏｎ）＝Ｔｏｎ＋α−βを用いる。
【００６５】
αは、Ｔｏｎがほぼゼロである場合にトランスインピーダンスアンプ３０１の利得制御、リミットアンプ４０の閾値制御が完了する時間であり、実際に測定が可能な値である。βは、論理回路８１において、ＤＡＴＡ＿ＤＥＴＥＣＴ信号を検出してから、ＺＴＳＥＬ＿ＥＮＡＢＬＥ信号を出力するまでの処理遅延時間に基づいて算出する。この処理遅延時間は、論理回路の設計時に推定が可能な値であり、推定値を設定する。また、あらかじめ測定して値を設定してもよい。また、未登録ＯＮＵに対しては、Ｔｏｎが不明であるため、システムで想定される最大のＴｏｎ時間であるＴｏｎ＿ｍａｘに基づいて算出する。例えば、標準で規定する最大Ｔｏｎ時間を利用する。
【００６６】
[上り送信のタイミング制御]
ＯＬＴは、ＯＮＵに送信するＧＡＴＥメッセージを用いて上り通信を制御している。ＧＡＴＥメッセージには、上り送信を開始する時刻ＧｒａｎｔＳｔａｒｔＴｉｍｅと上り送信許可時間ＧｒａｎｔＬｅｎｇｔｈの情報を含み、ＯＮＵはこの情報に基づいて上りの送信を実施する。そのため、ＯＬＴは各ＯＮＵから受信するタイミングＳｔａｒｔＴｉｍｅをあらかじめ知ることができる。
【００６７】
[第１の実施形態における論理回路の動作]
図１５に本発明の第1の実施形態における論理回路の動作を表すフローチャートを示す。
【００６８】
Ｓ１００にて論理回路を初期化し、処理を開始する。
【００６９】
Ｓ１０１にてＤｉｓｃｏｖｅｒｙフェーズか通常転送フェーズかを判定する。例えば、Ｄｉｓｃｏｖｅｒｙフェーズおよび通常転送フェーズ１回あたりの時間が１ｍｓとし、Ｄｉｓｃｏｖｅｒｙフェーズ１回実行、通常転送フェーズを９９９回実行、Ｄｉｓｃｏｖｅｒｙフェーズ１回実行、通常転送フェーズを９９９回実行、・・・を繰り返す。通常転送フェーズを実行した回数を数えるカウンタを設けることで、Ｄｉｓｃｏｖｅｒｙフェーズか通常転送フェーズかを判定することができる。Ｓ１０１において、Ｄｉｓｃｏｖｅｒｙフェーズと判定された場合はＳ２０１に、それ以外の場合はＳ３０１に移る。
【００７０】
まず、Ｄｉｓｃｏｖｅｒｙフェーズと判定された場合の動作を説明する。
Ｓ２０１において、Ｄｉｓｃｏｖｅｒｙ処理を開始し、Ｓ２０２に移る。
Ｓ２０２において、ＤｉｓｃｏｖｅｒｙＧＡＴＥを全ＯＮＵに送信し、Ｓ２０３に移る。
Ｓ２０３において、ＤｉｓｃｏｃｅｒｙＧＡＴＥに応答するＯＮＵからのバースト信号受信に備えて、論理回路は未登録ＯＮＵ用Ｔｓｅｌを設定し、Ｓ２０４に移る。
Ｓ２０４において、一定時間の間にＲＥＧＩＳＴＥＲ＿ＲＥＱを受信したか否かを判定する。
【００７１】
受信した場合はＳ２０５に、受信しなかった場合はＳ２０９に移る。
Ｓ２０５において、ＲＥＧＩＳＴＥＲを全ＯＮＵに送信し、Ｓ２０６に移る。
Ｓ２０６において、ＲＥＧＩＳＴＥＲ＿ＲＥＱを送信したＯＮＵに対して、ＧＡＴＥを送信する。ＧＡＴＥ送信終了後に、Ｓ２０７に移る。
Ｓ２０７において、ＲＥＧＩＳＴＥＲ＿ＡＣＫを受信し、メッセージ内容からＡＣＫかＮＡＣＫを判定する。ＡＣＫである場合はＳ２０８に、それ以外の場合はＳ２０９に移る。
Ｓ２０８において、Ｓ２０４でＲＥＧＩＳＴＥＲ＿ＲＥＱに含まれるＴｏｎ時間とＲＥＧＩＳＴＥＲ＿ＡＣＫに含まれるＯＮＵ−ＩＤの対応を取得し、ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部に対応を保持する。
【００７２】
Ｓ２０９において、Ｄｉｓｃｏｖｅｒｙ処理を終了し、Ｓ１０１に戻る。
【００７３】
次に、Ｄｉｓｃｏｖｅｒｙフェーズと判定されなかった場合の動作を説明する。
Ｓ３０１において、通常転送処理を開始し、Ｓ３０２に移る。
Ｓ３０２において、登録済みのＯＮＵに対してＧＡＴＥを送信し、Ｓ３０３に移る。
Ｓ３０３において、ＧＡＴＥによって割り当てたＳｔａｒｔＴｉｍｅおよびＬｅｎｇｔｈから各ＯＮＵからバースト信号を受信する予定期間、ＯＮＵ−ＩＤの対応を決定し、受信機制御回路に入力する。
Ｓ３０４において、受信機制御回路により、ＯＮＵ−ＩＤ毎に設定されたＴｓｅlに基づいてバースト制御信号を生成し、受信機にてｄａｔａまたはＲｅｐｏｒｔを受信する。
Ｓ３０５において、通常転送処理を終了し、Ｓ１０１に戻る。
【００７４】
[第１の実施形態におけるＯＬＴとＯＮＵの動作]
本発明の第１の実施形態における、ＯＬＴとＯＮＵの動作を表すシーケンス図を図１６に示す。なお、開始時点においては、ＯＮＵ＃１は未登録、ＯＮＵ＃２は登録済みであるとする。
【００７５】
ＯＬＴはＤｉｓｃｏｖｅｒｙ処理を開始し、ＤｉｓｃｏｖｅｒｙＧＡＴＥ（ＳＩＧ０１）を全ＯＮＵに送信する。その後、ＯＬＴは、未登録ＯＮＵからの信号受信に備えて、未登録ＯＮＵのＴｓｅｌを設定する。未登録のＯＮＵ＃１は、ＤｉｓｃｏｖｅｒｙＧＡＴＥ受信後に、ランダム時間だけ待った後に、ＲＥＧＩＳＴＥＲ＿ＲＥＱ（ＳＩＧ０２）をＯＬＴに送信する。
【００７６】
ＯＬＴは、ＤｉｓｃｏｖｅｒｙＷｉｎｄｏｗ終了後に、ＲＥＧＩＳＴＥＲ（ＳＩＧ０３）を全ＯＮＵに送信する。さらに、ＯＬＴはＲＥＧＩＳＴＥＲ＿ＲＥＱ（ＳＩＧ０２）を送信したＯＮＵに対してＧＡＴＥ（ＳＩＧ０４）を送信する。
ＯＮＵ＃１は、ＲＥＧＩＳＴＥＲ＿ＡＣＫ（ＳＩＧ０５）をＯＬＴに送信する。
ＯＬＴは、ＲＥＧＩＳＴＥＲ＿ＡＣＫを受信したＯＮＵに関して、ＯＮＵ−ＩＤとＴｏｎ時間の対応を記憶する。そして、Ｄｉｓｃｏｖｅｒｙ処理を終了する。
【００７７】
次に、ＯＬＴは通常転送処理を開始し、登録済みのＯＮＵに対して、それぞれＧＡＴＥ（ＳＩＧ０６およびＳＩＧ０７）を送信し、ＯＮＵに上り送信グラントを与える。さらに、ＯＮＵからの受信に備えて各ＯＮＵ受信用のＴｓｅｌを設定する。ＯＬＴは、まずＯＮＵ＃１のＴｓｅｌを設定する。
【００７８】
ＯＮＵにおいては、上り送信グラントＧＡＴＥによって許可された期間、上り信号を送信する。ＯＮＵ＃１が許可された期間にｄａｔａ（ＳＩＧ０８）およびＲＥＰＯＲＴ（ＳＩＧ０９）を送信する。ＯＬＴは、受信した信号に対して、Ｔｓｅl＿１で決まる受信部の制御を実施する。ＯＮＵ＃２が許可された期間にｄａｔａ（ＳＩＧ１０）およびＲＥＰＯＲＴ（ＳＩＧ１１）を送信する。ＯＬＴは、受信した信号に対して、Ｔｓｅl＿２で決まる受信部の制御を実施する。
【００７９】
[第１の実施形態における受信機の動作例]
本発明の第１の実施形態における動作を表すタイミングチャートを図１７に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【００８０】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【００８１】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ２にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ３にＶｃがＶｔｈ１を上回り、ＺＴＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ４＝ｔ２＋Ｔｓｅｌ＿１に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿１はＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了するように調整されている。
【００８２】
時刻ｔ５にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ６にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ７にＶｃがＶｔｈ１を上回り、ＺＴＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ８＝ｔ６＋Ｔｓｅｌ＿２に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿２はＴｏｎ＿２に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【００８３】
時刻ｔ９にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ１０にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ１１＝ｔ１０＋Ｔｓｅｌ＿３に、利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。なお、Ｔｓｅｌ＿３はＴｏｎ＿３に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。時刻ｔ１２において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【００８４】
以上により、第１の実施形態によれば、ＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。
【００８５】
[第２の実施形態］
次に、本発明の第２の実施形態について説明する。第１の実施形態との差分を中心に説明する。第２の実施形態においては，データ検出をトランスインピーダンスアンプではなく、データ検出と同等の機能を備えたリミットアンプ４１にて実施する。
【００８６】
[第２の実施形態でのバースト受信機の構成]
第２の実施形態におけるバースト受信機の構成を図１８を用いて説明する。
【００８７】
第１の実施形態との差分は、トランスインピーダンスアンプ３０２においては、データ検出部がなく、リミットアンプ４１がデータ検出信号ＤＡＴＡ＿ＤＥＴＥＣＴ＿ＬＡを出力する点である。論理回路は、第１の実施形態と同じで構わない。なお、リミットアンプにおいては、制御信号としてＬＯＳ（Ｌｏｓｓ ｏｆ Ｓｉｇｎａｌ）を出力できるものが存在する。データ検出信号はＬＯＳ信号、または、ＬＯＳ信号を反転した信号として利用することができる。
【００８８】
[第２の実施形態での受信機の動作例]
第２の実施形態におけるバースト受信機の動作は、第１の実施形態とほとんど同じである。第１の実施形態においては、ＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈになると、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈにする。第２の実施形態においては、ＬＡがＤＡＴＡ＿ＤＥＴＥＣＴ＿ＬＡ＝Ｈｉｇｈになると、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈにする。また、利得切替許容の開始は、第１の実施形態においては、ＤＡＴＡ＿ＤＥＴＥＣＴで実施していたが、第２の実施形態においては、ＺＴＳＥＬ＿ＥＮＡＢＬＥの立ち上がりで実施する。
【００８９】
[第２の実施形態での効果]
第２の実施形態によれば、第１の実施形態と同様にＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。また、トランスインピーダンスアンプの制御信号を第１の実施形態に比べて減らし、トランスインピーダンスアンプにデータ検出部が不要となる。そのため、トランスインピーダンスアンプの回路を単純にすることができる。
【００９０】
[第３の実施形態]
次に、本発明の第３の実施形態について説明する。第１の実施形態との差分を中心に説明する。
【００９１】
[第３の実施形態でのバースト受信機の構成]
第３の実施形態におけるバースト受信機の構成を図１９を用いて説明する。
第１の実施形態との差分は、トランスインピーダンスアンプ３０３においては、データ検出部がない点、論理回路が、ＤＡＴＡ＿ＤＥＴＥＣＴ用の制御入力を持たない点である。
第３の実施形態においては、利得切替許容期間の開始は、ＢＵＲＳＴ＿ＲＥＳＥＴと同時に立ち上がるＺＴＳＥＬ＿ＥＮＡＢＬＥの立ち上がり検出時に行う。また、利得切替許容期間の終了は、ＺＴＳＥＬ＿ＥＮＡＢＬＥの立ち下がり検出時に行う。第３の実施形態と第１の実施形態においては、利得切替許容期間の開始のタイミングが異なるため、Ｔｓｅｌ算出関数は、第１の実施形態と異なって構わない。
【００９２】
[第３の実施形態での動作例]
本発明の第３の実施形態における動作を表すタイミングチャートを図２０に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【００９３】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【００９４】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。また、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈにし、利得切替許容期間を開始する。時刻ｔ２にＶｃがＶｔｈ１を上回り、ＺＴＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ３＝ｔ２＋Ｔｓｅｌ＿１に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿１はＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了するように調整されている。
【００９５】
時刻ｔ４にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ５にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ６＝ｔ４＋Ｔｓｅｌ＿２に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿２はＴｏｎ＿２に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【００９６】
時刻ｔ７にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ８＝ｔ７＋Ｔｓｅｌ＿３に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。なお、Ｔｓｅｌ＿３はＴｏｎ＿３に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。時刻ｔ９において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【００９７】
[第３の実施形態での効果]
以上により、第３の実施形態においても、ＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。トランスインピーダンスアンプの制御信号を第１の実施形態に比べて減らし、トランスインピーダンスアンプにデータ検出部が不要となる。また、論理回路にＤＡＴＡ＿ＤＥＴＥＣＴ用の入力が不要になるため、論理回路を単純にすることができる。従って、トランスインピーダンスアンプおよび論理回路をより単純にすることが可能である。
【００９８】
[第４の実施形態]
次に、本発明の第４の実施形態について説明する。第１の実施形態との差分を中心に説明する。
【００９９】
第４の実施形態においては，ＢＵＲＳＴ＿ＲＥＳＥＴ信号とＺＴＳＥＬ＿ＥＮＡＢＬＥ信号の機能を共通の信号線ＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥ信号で実現する。
【０１００】
[第４の実施形態でのバースト受信機の構成]
第４の実施形態におけるバースト受信機の構成を図２１を用いて説明する。
第１の実施形態との差分は、論理回路からトランスインピーダンスアンプへの制御信号が１つである点である。
第４の実施形態においては、利得切替許容期間の開始は、ＤＡＴＡ＿ＤＥＴＥＣＴの立ち上がり時に実施し、共通信号の立下り時に利得切替許容期間を終了する。また、共通信号の立ち上がり時にトランスインピーダンスアンプをリセットする。
【０１０１】
[第４の実施形態での動作例]
本発明の第４の実施形態における動作を表すタイミングチャートを図２２に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【０１０２】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【０１０３】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ２にＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈとし、論理回路は利得切替許容期間の時間計測を開始する。時刻ｔ３にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ４＝ｔ２＋Ｔｓｅｌ＿１に、論理回路はＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗにして利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿１はＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了するように調整されている。
【０１０４】
時刻ｔ５にＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ６にＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈとし、論理回路は利得切替許容期間の時間計測を開始する。時刻ｔ７にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ８＝ｔ６＋Ｔｓｅｌ＿２に、利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿２はＴｏｎ＿２に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【０１０５】
時刻ｔ９にＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ１０にＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈとし、論理回路は利得切替許容期間の時間計測を開始する。時刻ｔ１１＝ｔ１０＋Ｔｓｅｌ＿３に、利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。なお、Ｔｓｅｌ＿３はＴｏｎ＿３に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。時刻ｔ１２において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【０１０６】
以上により、第４の実施形態によれば、ＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。
【０１０７】
[第４の実施形態での効果]
第４の実施形態においては，ＢＵＲＳＴ＿ＲＥＳＥＴ信号とＺＴＳＥＬ＿ＥＮＡＢＬＥ信号の機能を共通の信号線で実現できるため、トランスインピーダンスアンプと論理回路間の制御線の数を減らすことができ、回路を単純化することができる。
【０１０８】
[第５の実施形態]
次に、本発明の第５の実施形態について説明する。第１の実施形態との差分を中心に説明する。第５の実施形態においては，利得切替許容期間の終了を特定のパターン検出でおこなう。
【０１０９】
[第５の実施形態でのバースト受信機の構成]
第５の実施形態におけるバースト受信機の構成を図２３を用いて説明する。
第１の実施形態との差分は、論理回路は、ＯＮＵ識別子とＴｏｎ時間および利得切替許容期間の対応を保持せず、利得切替許容期間の終了を特定のパターン検出でおこなう。
【０１１０】
論理回路８４は、上り信号のビットパターンをあらかじめ設定されたパターンをと比較し、一定数以下の誤りビット数で一致した場合に検出することが可能な、パターン検出回路を備える。例えば、１０Ｇ−ＥＰＯＮにおいては、ＳｙｎｃＰａｔｔｅｒｎやＢｕｒｓｔＤｅｌｉｍｉｔｔｅｒのパターン検出回路を設ける。
【０１１１】
[第５の実施形態における論理回路の構成]
図２４に本発明の第５の実施形態における論理回路８４の構成を示す。
本発明の第５の実施形態における論理回路８４は、上りフレーム受信部８０１、下りフレーム送信部８０２、ＭＰＣＰ制御部８０４、バースト受信機制御部８４０から構成される。
【０１１２】
上りフレーム受信部８０１は、ＳｅｒＤｅｓから入力されたデジタル信号から、復号化、フレーム解析、制御信号とユーザー信号の振り分けなどを実施する。制御信号はＭＰＣＰ制御部８０４に入力し、ユーザー信号はＮＮＩに入力する。
【０１１３】
下りフレーム送信部８０２は、ＭＰＣＰ制御部８０４から受信した制御信号、ＮＮＩから受信したユーザー信号を多重して、ＳｅｒＤｅｓに入力する。
【０１１４】
バースト受信機制御部８４０は、ＭＰＣＰ制御部８０４と信号をやり取りし、また、バースト受信機から制御信号を受信して、バースト受信機の制御を決定し、受信機制御用の制御信号を生成する。バースト受信機制御部８４０は、制御信号生成部８４１、パターン検出部８４２から構成される。
【０１１５】
制御信号生成部８４１は、バースト受信機から入力されたＤＡＴＡ＿ＤＥＴＥＣＴ信号、パターン検出部８４２から入力されたＰＡＴ＿ＤＥＴＥＣＴ信号、ＭＰＣＰ制御部８０４から入力されたＳｔａｒｔＴｉｍｅ信号に基づいて、バースト受信機制御用の制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥを生成する。具体的には、パターン検出部８４２は、ＳｅｒＤｅｓから入力されたデジタル信号から、Ｎｔｏｔａｌビットからなる特定のパターンを検出する。具体的には、特定のビットパターンと受信ビットパターンを比較し、ビット不一致数Ｎｅｒｒｏｒが一定数以下であれば、検出したと判定する。１０Ｇ−ＥＰＯＮの場合においては、ＢｕｒｓｔＤｅｌｉｍｉｔｅｒやＳｙｎｃＰａｔｔｅｒｎと比較すればよい。また、１０Ｇ−ＥＰＯＮ用のＯＬＴの論理回路においては、ＢｕｒｓｔＤｅｌｉｍｉｔｅｒ検出機能を備えているため、このＢｕｒｓｔＤｅｌｉｍｉｔｅｒ検出機能をパターン検出部に代用することが可能である。なお、ＮｔｏｔａｌやＮｅｒｒｏｒはあらかじめ設定した値を用いる。
【０１１６】
[第５の実施形態での動作例]
本発明の第５の実施形態における動作を表すタイミングチャートを図２５に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【０１１７】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【０１１８】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ２にＶｃがＶｔｈ２を上回り、ＺＴ＿ＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ３にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ４に、論理回路にてパターンを検出し、利得切替許容期間を終了する。このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。
【０１１９】
時刻ｔ５にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ６にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ７にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ８に、論理回路にてパターンを検出し、利得切替許容期間を終了する。このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【０１２０】
時刻ｔ９にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ１０にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ１１に、論理回路にてパターンを検出し、利得切替許容期間を終了する。このときのＺＴ＿ＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。時刻ｔ１２において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【０１２１】
[第５の実施形態での効果]
第５の実施形態においては、ＯＮＵ毎にＴｏｎ時間の保持や、利得切替許容期間を算出する必要がなく、利得許容期間を設定することが可能である。
【０１２２】
[第６の実施形態]
次に、本発明の第６の実施形態について説明する。第１の実施形態との差分を中心に説明する。第６の実施形態においては，利得切替許容期間の長さをＯＮＵのＴｏｎおよびＳｙｎｃＴｉｍｅ(バーストプリアンブル長)に基づいて算出する。第６の実施形態における、ＯＮＵ識別子と利得許容期間の管理テーブルを図２６に示す。管理テーブルにおいては、各利得許容期間ＧａｉｎＳｅｌｅｃｔＴｉｍｅを関数Ｆ２（Ｔｏｎ，Ｔｓｙｎｃ）により算出する。例えば、Ｆ２（Ｔｏｎ，Ｔｓｙｎｃ）＝ Ｔｏｎ＋Ｔｓｙｎｃ−γとする。γはクロックリカバリに要する時間とし、ＯＮＵによらず一定の値とする。
【０１２３】
[第６の実施形態でのバースト受信機の構成]
バースト受信機の構成は、第１、２、３、４の実施形態と同じで構わない。
【０１２４】
[第６の実施形態での論理回路の構成]
ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部において、ＯＮＵ−ＩＤとＴｏｎおよびＳｙｎｃＴｉｍｅの対応を保持する用に変更する。
【０１２５】
また、Ｔｓｅｌ算出部において、ＴｏｎおよびＳｙｎｃＴｉｍｅを用いて算出するように変更すればよい。
【０１２６】
[第６の実施形態での動作例]
受信機の動作は、Ｔｓｅｌが異なる以外は、第１、２、３、４の実施形態と同じである。
【０１２７】
[第６の実施形態での効果]
ＯＮＵ毎にＳｙｎｃＴｉｍｅが異なるシステムにおいても、最適な利得切替許容期間を設定することができる。
【０１２８】
[補足]
本説明においては、１０ＧＥ−ＰＯＮ（ＩＥＥＥ８０２．３ａｖ）でのフレーム形式を用いて説明したが、Ｅ−ＰＯＮ（ＩＥＥＥ８０２．３ａｈ）やＧ−ＰＯＮ（ＩＴＵ−Ｔ Ｇ．９８４）でのフレーム形式でも同様に適用が可能である。
また、本発明においては、選択可能な利得が２種類であるとして説明したが、２種類より大きい場合においても同様に適用可能である。
【符号の説明】
【０１２９】
１ 光回線装置（ＯＬＴ）
２−１〜２−ｎ 光ネットワーク装置（ＯＮＵ）
３ 光スプリッタ
４−０〜４−ｎ 光ファイバ
１０ 合波・分波器（ＷＤＭ）
２０ フォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ、ＰＤ）
３０、３００、３０１、３０２、３０３、３０４、３０５、３０６、３０７ トランスインピーダンスアンプ（ＴｒａｎｓＩｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ、ＴＩＡ）
４０、４１ リミットアンプ（Ｌｉｍｉｔｉｎｇ Ａｍｐｌｉｆｉｅｒ、ＬＡ）
５０ レーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ、ＬＤ）
６０ ドライバ回路（Ｄｒｉｖｅｒ）
７０ ＳｅｒＤｅｓ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ）
８０、８１、８２、８３、８４ 論理回路
９０ ＳＮＩ（Ｓｅｒｖｉｃｅ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）
３１、３１１、３１２ 利得切替回路
３２、３２１、３２２ 増幅回路
３３ 利得切替レベル検出部
３４０ 利得切替判断回路
３４１、３４２、３４３、３４４、３４５、３４６、３４７ 利得切替制御部
３５ データ検出部
３６ 遅延回路
３７１、３７２ バッファ回路
３８ 利得切替コンパレータ
８０１ 上りフレーム受信部
８０２ 下りフレーム送信部
８０３、８０４ ＭＰＣＰ制御部
８１０、８４０ バースト受信機制御部
８１１、８４１ 制御信号生成部
８１２ ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部
８１３ Ｔｓｅｌ算出部
８４２ パターン検出部
【技術分野】
【０００１】
本発明は、バースト受信機において、送信レーザーの立ち上がり時間ＴｏｎがＯＮＵ毎に異なるバースト信号を受信しても，適切な利得を選択し，かつ，利得切替によるデータ部のビット誤り率劣化を防ぐバースト受信機およびその制御方法に関する。
【背景技術】
【０００２】
[光アクセスネットワークの普及]
近年、インターネットの普及に伴い、ネットワークへの高速化への要求が高まり、ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）、そしてＢ−ＰＯＮ（Ｂｒｏａｄｂａｎｄ ＰＯＮ）、Ｅ−ＰＯＮ（Ｅｔｈｅｒｎｅｔ ＰＯＮ）、Ｇ−ＰＯＮ（Ｇｉｇａｂｉｔ Ｃａｐａｂｌｅ ＰＯＮ）の普及が進んでいる。特に、ＰＯＮ方式は、局に置かれる収容局（ＯＬＴ：Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ）と各ユーザ宅に置かれるネットワークユニット（ＯＮＵ：Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ）の間を接続する際に、ＯＬＴから１本のファイバを出し、光スプリッタを用いて分岐して各ユーザが接続される。このため、ファイバの敷設コストが安く、かつ光伝送を用いるため高速に通信を行うことが可能であるため、世界各国で普及が進んでいる状況にある。
【０００３】
[ＰＯＮ方式]
ＰＯＮ方式の中でも、ＯＬＴからＯＮＵへの下り伝送用とＯＮＵからＯＬＴへの下り伝送用で別々の波長の光を用い、ＯＮＵ毎の信号を時分割するＴＤＭ−ＰＯＮ方式が広く利用されている。このＴＤＭ−ＰＯＮ方式は、Ｂ−ＰＯＮ、Ｅ−ＰＯＮ，Ｇ−ＰＯＮ，１０Ｇ−ＥＰＯＮにおいて採用されている。
【０００４】
[バースト受信機]
ＴＤＭ−ＰＯＮ方式においては、上り伝送においては、光信号の強弱が大きく変動するバースト信号となる。光信号の強弱が大きく変動するのは、ＯＬＴとＯＮＵ間の距離がＯＮＵ毎に異なり、その結果、光ファイバで生じる光損失量がＯＮＵ毎に異なるためである。また、バースト信号になるのは、上り伝送においては時分割で各ＯＮＵからの光信号を多重しており、いずれかのＯＮＵが送信している時間といずれのＯＮＵも送信していない時間が生じるためである。ＯＬＴは、このバースト信号を受信するバースト受信機を備えることが必要となる。
【０００５】
[広いダイナミックレンジ、同期時間短縮の必要性]
バースト受信機の性能を計る指標として、ダイナミックレンジと同期時間がある。
ダイナミックレンジは、受信可能な強信号と弱信号の強度の範囲を表しており、この範囲が大きいほど望ましい。また、同期時間は、バースト信号に対して、受信機の利得調整や閾値調整、クロックデータリカバリなどにかかる時間であり、通信の帯域利用効率が高くするためには、この同期時間の値が少ないほど望ましい。
[上りバースト信号の構成の例]
上りバースト信号の構成を１０Ｇ−ＥＰＯＮを例として説明する（非特許文献１ Ｃｌａｕｓｅ７６を参照）。上りバースト信号は、Ｔｏｎ領域、ＳｙｎｃＰａｔｔｅｒｎ領域、ＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域、Ｄａｔａ領域、ＥｎｄＯｆＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域、Ｔｏｆｆ領域から構成される。 Ｔｏｎ領域は、レーザーがＯＦＦの状態からＯＮの状態に変化する領域である。ＳｙｎｃＰａｔｔｅｒｎ領域は、あらかじめ決められたビットパターンが繰り返される領域である。ＳｙｎｃＰａｔｔｅｒｎ領域は、バーストプリアンブル領域とも呼ばれる。このＳｙｎｃＰａｔｔｔｅｒｎ領域の信号を受信中に、受信機の利得調整や閾値調整、クロックデータリカバリが実施される。ＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域は、あらかじめ決められたビットパターンが入る領域である。このＢｕｒｓｔＤｅｌｉｍｉｔｅｒを検出することで、ＯＬＴの受信部はデータ領域の開始位置を検出するのに利用される。Ｄａｔａ領域は、ＭＡＣフレームの繰り返しがＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）で符号化されたビットパターンが入る領域である。ＥｎｄＢｕｒｓｔＤｅｌｉｍｉｔｅｒ領域は、あらかじめ決められたビットパターンが入る領域である。このＥｎｄＢｕｒｓｔＤｅｌｉｍｉｔｅｒを検出することで、ＯＬＴの受信部はデータ領域の終了位置を検出することができる。Ｔｏｆｆ領域は、レーザーがＯＮの状態からＯＦＦの状態へ変化する領域である。
【０００６】
[ＯＮＵ毎のＴｏｎ時間のばらつき]
また、バースト信号を送信するＯＮＵのレーザーの立ち上がり時間をＴｏｎと呼ぶ。１０Ｇ−ＥＰＯＮの標準規格においては最大値５１２ｎｓと規定されている（非特許文献１ Ｃｌａｕｓｅ７５を参照）。実際のＯＮＵにおいては、ベンダや製品毎に採用している送信機の部品が異なるため、Ｔｏｎもベンダや製品毎に異なる可能性がある。そのため、ＯＬＴは０ｎｓから５１２ｎｓまでのＴｏｎのＯＮＵが混在した状況下においても、上りバースト信号を受信できることが望ましい。
【０００７】
[利得選択型トランスインピーダンスの特徴]
広いダイナミックレンジおよび同期時間短縮を実現する技術として、利得選択型トランスインピーダンスアンプが知られている（例えば、特許文献１を参照。）この利得選択型トランスインピーダンスアンプは、受信した信号の強度と閾値の比較結果に応じて、利得切替を実施することで、広いダイナミックレンジと同期時間短縮を実現する。
【０００８】
[雑音によるデータ部での利得切替の問題]
この利得選択型トランスインピーダンスアンプにおいては、雑音によってデータ部で利得切替が発生し、ビット誤り率（ＢＥＲ：Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｉｏ）が低下してしまう問題がある。これは、入力信号の強度が利得切替の閾値近傍にある場合に、データ部受信中に発生した雑音により、利得が切り替わり、その結果、切替直後のトランスインピーダンスの出力波形が歪み、ＢＥＲが低下してしまう。
【０００９】
[切替問題の解決技術]
この雑音によるデータ部での利得切替の問題を解決する技術として、利得切替を許容する期間をバーストプリアンブル受信中に制限する技術が開示されている（例えば、特許文献２、特許文献３）
[従来のバースト受信機の説明]
図４に特許文献２に記載の、従来のバースト受信機の構成を示す。従来のバースト受信機はフォトダイオード２０，増幅回路３２１、３２２、利得切替回路３１１、３１２、バッファ回路３７１、３７２、データ検出部３５、遅延回路３６、利得切替コンパレータ３８から構成される。フォトダイオード２０に入力した光信号は、フォトダイオード２０にて電流信号Ｉｉｎに変換される。トランスインピーダンスアンプ３００に入力した電流信号Ｉｉｎは増幅回路３２１にて電圧信号に変換・増幅され、バッファ回路３７１、３７２にて増幅された後に出力される。また、バッファ回路３７１の出力はデータ検出部３５および利得切替コンパレータ３８に入力される。データ検出部３５は、入力された電圧が設定された閾値Ｖｔｈ２を上回った場合にデータ検出信号ＤＥＴを出力する。データ検出信号ＤＥＴは遅延回路に入力され、設定された時間Ｔｄだけ遅延した信号が利得固定信号ＨＯＬＤとして出力される。利得切替コンパレータ３８は、入力された電圧と閾値Ｖｔｈ1を比較して利得切替信号ＳＥＬを出力する。なお、利得固定信号ＨＯＬＤが無効である場合には利得切替を実施し、ＨＯＬＤが有効である場合に利得を固定し、利得切替は実施しない。
【００１０】
本構成のバースト受信機においては、データ検出してから遅延回路にて設定された時間だけ利得切替をおこなう。遅延回路の時間を調整して、バースト信号のバーストプリアンブル領域でのみ利得切替が起きるようにすることで、データ領域での利得切替を防ぎ、ＢＥＲの劣化を防ぐことができる。
【００１１】
【特許文献１】特許第３２５９７０７（特開２０００−２５２７７４）
【特許文献２】特開２００６−３１１０３３
【特許文献３】ＷＯ０５/０１３４８０（特願２００５−５０７３８４ ）
【非特許文献１】ＩＥＥＥ ８０２．３ａｖ Ｃｌａｕｓｅ７５
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献２に記載の技術では、ＯＮＵの送信機のレーザー立上り時間ＴｏｎがＯＮＵ毎に異なる点が考慮されていない。バースト受信機が、各ＯＮＵからＴｏｎが異なる信号を受信した場合に、バースト受信機においてＢＥＲが劣化する現象が起きる可能性がある。この現象は、受信機の設定パラメータＶｔｈ２およびＴｄを調整しても解消されない。Ｔｏｎが異なる信号を受信した場合にＢＥＲが劣化する場合の動作例を図５、図６、図７、図８、図９、図１０にて説明する。図５、図７、図８、図９は各条件において、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されたときの図４の装置の各部のタイミングチャートである。
【００１３】
ここで、図面で利用されるパラメータを説明する。
【００１４】
Ｉｉｎは、トランスインピーダンスアンプ３００に入力される電流信号である。ＢＵＲＳＴ＿ＲＥＳＥＴは、トランスインピーダンスアンプ３００に入力する制御信号であり、トランスインピーダンスアンプ３００内の利得切替コンパレータ３８に入力され、利得を初期値に戻すために利用される。Ｖｃは、バッファ回路３７１の出力の電圧信号であり、利得切替コンパレータ３８やデータ検出部３５が参照する。Ｖｏｕｔは、トランスインピーダンスアンプ３００の出力信号である。具体的には、バッファ回路３７２の出力の電圧信号である。Ｖｔｈ２は、データ検出部３５においてデータを検出するための閾値である。電圧信号Ｖｃと比較する際に利用される。Ｖｃ＞Ｖｔｈ２のときにデータを検出したと判定する。Ｖｔｈ１は、利得切替コンパレータ３８において利得切替を発生させるか否かを判定するための閾値である。ＶｃとＶｔｈ１を比較し、Ｖｃ＞Ｖｔｈ１の時に利得切替を発生させる。ＺＴＳＥＬ＿ＥＮＡＢＬＥは、利得切替を有効にするか否かを制御するための信号である。遅延回路３６の出力電圧であり、ＺＴＳＥＬ＿ＥＮＡＢＬＥがＨｉｇｈレベルのときのみ、ＶｃとＶｔｈ１の比較結果を有効と判定する。Ｔｄは、遅延回路３６にて発生させる遅延時間である。遅延回路３６では、ＺＴＳＥＬ＿ＥＮＡＢＬＥを時間幅ＴｄだけＨｉｇｈレベルにする。ＺＴＳＥＬは、トランスインピーダンスアンプ３００の利得を切り替えるための制御信号である。利得を切り替える場合にＨｉｇｈレベルとなる。
【００１５】
なお、ＯＬＴに入力されるバースト信号として、パワーが大きくＴｏｎが短い信号、パワーが大きくＴｏｎが長い信号、パワーが利得切替近傍でＴｏｎが短い信号が順に入るとする。以下４つの条件、条件１から条件４の場合で、いずれもＢＥＲが劣化する現象を説明する。
[条件１]
Ｖｔｈ２がＶｔｈ１に比べて小さく、かつ、Ｔｄが最大のＴｏｎより短い条件（条件１）の動作を図５、図６を用いて説明する。
【００１６】
１番目のバースト信号受信時には、時刻ｔ２でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ3でＶｃがＶｔｈ１を上回り利得が切り替わり、時刻ｔ４で利得切替許容期間が終了する。そのため、１番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００１７】
しかしながら、２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７で利得切替許容期間が終了する。その後、時刻ｔ８でＶｃがＶｔｈ２を上回っている。そのため、入力するパワーが大きいにもかかわらず、利得切替が発生せず、その結果ＢＥＲが劣化してしまう。
【００１８】
この場合のＢＥＲ曲線を図６にて説明する。ＢＥＲ曲線は、トランスインピーダンスアンプ３００に入力されるバースト電流信号の強度に対するＢＥＲの変化を示している。なお、バースト電流信号の強度は、バーストにおいて強度が安定したときの値を表す。
破線はトランスインピーダンスアンプ３００の利得が大きい値ＺＴ＿Ｈであるときの電流信号の強度に対するＢＥＲの曲線を示す。また、点線はトランスインピーダンスアンプ３００の利得が小さい値ＺＴ＿Ｌであるときの電流信号の強度に対するＢＥＲの曲線を示す。Ｉｔｈ１はＺＴがＺＴ＿ＨからＺＴ＿Ｌに切り替わるときの電流値である。実線は、入力電流に応じてＺＴが切り替わる場合の、電流信号の強度に対するＢＥＲの曲線をあらわす。実際にバースト信号を入力した場合のＢＥＲ曲線は実線で示したＢＥＲ曲線となる。
【００１９】
ＴｄがＴｏｎより短い場合には、本来切り替わる入力電流の強度Ｉｔｈ１より大きいＩｔｈ１＿ａｌｐｈａにて利得が切り替わる。そのため、図６に示すように、中間の入力電流の強度Ｉｔｈ１＿ａｌｐｈａ近傍でＢＥＲが劣化してしまう。
【００２０】
[条件２]
Ｖｔｈ２がＶｔｈ１に比べて小さく、かつ、Ｔｄが最大のＴｏｎより長い条件（条件２）の動作を図７、図１０を用いて説明する。
【００２１】
２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７でＶｃがＶｔｈ１を上回るため利得が切り替わり、時刻ｔ８で利得切替許容期間が終了する。そのため、２番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００２２】
しかしながら、３番目のバースト信号受信時には、時刻ｔ１１で雑音により利得切替が発生し、時刻ｔ１２で利得切替許容期間が終了する。そのため、データ部で利得切替が発生し、その結果ＢＥＲが劣化してしまう。
【００２３】
この場合のＢＥＲ曲線を図１０にて説明する。ＴｄがＴｏｎより長い場合には、入力電流の強度Ｉｔｈ１近傍の信号を受信中に雑音により、データ部で利得切替が発生してしまう。そのため、中間の入力電流の強度Ｉｔｈ１近傍でＢＥＲが劣化してしまう。
【００２４】
[条件３]
Ｖｔｈ２がＶｔｈ１に近く、かつ、Ｔｄが最大のＴｏｎより短い条件（条件３）の動作を図８、図１０を用いて説明する。
【００２５】
２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７で、ＶｃがＶｔｈ２を上回るため利得が切り替わり、時刻ｔ８で利得切替許容期間が終了する。そのため、２番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００２６】
しかしながら、３番目のバースト信号受信時には、時刻ｔ１０でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ１１で雑音により利得切替が発生し、時刻ｔ１２で利得切替許容期間が終了する。そのため、データ部で利得切替が発生し、その結果ＢＥＲが劣化してしまう。
そのため、この場合のＢＥＲ曲線は条件２と同様に、図１０に示すＢＥＲ曲線となる。
【００２７】
[条件４]
Ｖｔｈ２がＶｔｈ１に近く、かつ、Ｔｄが最大のＴｏｎより長い条件（条件４）の動作を図９、図１０を用いて説明する。
２番目のバースト信号受信時には、時刻ｔ６でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ７で利得が切り替わり、時刻ｔ８で利得切替許容期間が終了する。そのため、２番目のバースト信号受信時には、適切な利得が選択され、ＢＥＲは劣化しない。
【００２８】
しかしながら、３番目のバースト信号受信時には、時刻ｔ１０でＶｃがＶｔｈ２を上回り利得切替許容期間を開始し、時刻ｔ１１で雑音により利得切替が発生し、時刻ｔ１２で利得切替許容期間が終了する。そのため、データ部で利得切替が発生し、その結果ＢＥＲが劣化してしまう。
そのため、この場合のＢＥＲ曲線は条件２、条件３と同様に、図１０に示すＢＥＲ曲線となる。
【００２９】
従って、特許文献２に記載の技術では，異なるＴｏｎ時間のＯＮＵが存在する場合には、受信機のパラメータ（Ｖｔｈ１，Ｖｔｈ２，Ｔｄ）を調整しても、ＯＮＵ毎に適切な利得許容期間を設定することができず、その結果、利得切替が発生する近傍の中間パワーでのＢＥＲが劣化してしまう。
【００３０】
本発明は、このような課題を鑑みてなされたものであり、異なるＴｏｎ時間のＯＮＵが存在する場合に、適切な利得許容期間を設定し、ＢＥＲの劣化を防ぐことが目的である。
【課題を解決するための手段】
【００３１】
ＯＬＴは、バースト信号毎にトランスインピーダンスアンプの利得切替許容期間を設定し、最適な利得切替許容期間となるよう制御する。具体的には、ＯＮＵ登録時にＯＮＵから通知されたＴｏｎとＯＮＵ識別子の対応を保持し、受信するバースト信号毎にＴｏｎ時間に基づいて適切な切替許可時間Ｔｓｅｌを決定し、トランスインピーダンスアンプの利得切替を許容する期間を設定する。
【発明の効果】
【００３２】
本発明によれば、異なるＴｏｎ時間のＯＮＵが存在する場合においても、トランスインピーダンスアンプの利得切替点近傍でのＢＥＲの劣化を防ぐことが可能である。
【００３３】
また、利得切替型トランスインピーダンスアンプにおいては、どの利得を設定しても一定以下のＢＥＲを達成できる重複領域を一般的に用意している。本発明によれば、重複領域を縮小して動作が可能であるため、ダイナミックレンジを拡大することが可能である。
【００３４】
また、Ｔｏｎ時間が異なるＯＮＵが存在する場合に、最大のＴｏｎに合わせてＴｄやバーストプリアンブルの長さＳｙｎｃｔｉｍｅを大きくする必要がない。そのため、ＴｏｎがＯＮＵ毎に変わる場合においても短い同期時間をそのまま維持することができ、上りの帯域利用効率を維持することができる。
【図面の簡単な説明】
【００３５】
【図１】一般的なＰＯＮシステムの構成
【図２】一般的なＯＬＴの構成
【図３】一般的なＯＮＵ登録でのシーケンス
【図４】従来のバースト受信機の構成
【図５】従来のバースト受信機におけるタイミングチャート 条件１(Ｖｔｈ２：小，Ｔｄ：小)
【図６】従来のバースト受信機におけるＢＥＲ曲線の例(条件１)
【図７】従来のバースト受信機におけるタイミングチャート 条件２(ＶＴｈ２：小，Ｔｄ：大)
【図８】従来のバースト受信機におけるタイミングチャート 条件３(Ｖｔｈ２：大，Ｔｄ：小)
【図９】従来のバースト受信機におけるタイミングチャート 条件４(Ｖｔｈ２：大，Ｔｄ：大)
【図１０】従来のバースト受信機におけるＢＥＲ曲線の例(条件２、３、４)
【図１１】本発明の第１の実施形態におけるバースト受信機の構成
【図１２】利得切替レベル検出部、データ検出部の動作例
【図１３】本発明の第1の実施形態における論理回路の構成
【図１４】本発明の第１の実施形態における利得切替許容時間の管理テーブルの例
【図１５】本発明の第１の実施形態における論理回路の動作を表すフローチャート
【図１６】本発明の第１の実施形態のおけるＯＬＴとＯＮＵの動作を表すシーケンス図
【図１７】本発明の第１の実施形態におけるタイミングチャート
【図１８】本発明の第２の実施形態におけるバースト受信機の構成
【図１９】本発明の第３の実施形態におけるバースト受信機の構成
【図２０】本発明の第３の実施形態におけるタイミングチャート
【図２１】本発明の第４の実施形態におけるバースト受信機の構成
【図２２】本発明の第４の実施形態におけるタイミングチャート
【図２３】本発明の第５の実施形態におけるバースト受信機の構成
【図２４】本発明の第５の実施形態における論理回路の構成
【図２５】本発明の第５の実施形態におけるタイミングチャート
【図２６】本発明の第６の実施形態における利得切替許容時間の管理テーブルの例
【発明を実施するための最良の形態】
【００３６】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、各図において共通する部分には、同一の符号が付与されている。
【００３７】
［第１の実施形態］
[ＰＯＮシステムの構成]
図１にＰＯＮを利用した光アクセス網の構成例を示す。光アクセス網は、ＯＬＴ１、光スプリッタ３、及び複数のＯＮＵ２（２−１〜２−ｎ）を備える。ＯＬＴ１は幹線の光ファイバ４−０を介して光スプリッタ３と接続される。ＯＮＵ２（２−１〜２−ｎ）は、各々、支線の光ファイバ４（４−１〜４−ｎ）を介して光スプリッタ３に接続される。ＯＮＵ２（２−１〜２−ｎ）からＯＬＴ１への上り伝送に関して説明する。ＯＮＵ２が送出した光信号は光スプリッタ３にて合波される。合波された光信号はＯＬＴ１に入力する。ＯＮＵ２とＯＬＴ１間の距離は、ＯＮＵ毎に異なる。また，距離が増大するにつれて光信号が減衰するため、ＯＬＴ１に入力される光信号は強度が変動するバースト信号となる。
【００３８】
[ＯＬＴの構成]
図２にＯＬＴ１装置の構成例を示す。ＯＬＴ１は、ＷＤＭ１０、フォトダイオード２０、トランスインピーダンスアンプ３０、リミットアンプ４０、レーザーダイオード５０，ドライバ回路６０、ＳｅｒＤｅｓ７０、論理回路８０、ＳＮＩ９０から構成される。
【００３９】
ＷＤＭ１０は上り光信号（波長λ１）と下り光信号（波長λ２）を合波・分波する。ＷＤＭ１０は幹線の光ファイバ４−０より入力された上り光信号をフォトダイオード２０に出力する。また、ＷＤＭ１０は、レーザーダイオード５０より入力された下り光信号を幹線の光ファイバ４−０へ出力する。フォトダイオード２０は、ＷＤＭ１０より入力された上り光信号を電流信号に変換し、電流信号をトランスインピーダンスアンプ３０へ出力する。トランスインピーダンスアンプ３０は、フォトダイオード２０より入力された電流信号を電圧信号に変換し、電圧信号を増幅し、リミットアンプ４０へ出力する。リミットアンプ４０は、トランスインピーダンスアンプ３０より入力された電圧信号を一定の振幅まで増幅したシリアル信号をＳｅｒＤｅｓ７０へ出力する。ＳｅｒＤｅｓ７０はリミットアンプ４０から入力された電圧信号から、クロックを抽出し、抽出したクロックで電圧信号をリタイミングして、デジタル信号に変換する。デジタル信号に変換する際に、シリアル信号をパラレル信号に変換する。変換したパラレル信号を論理回路８０に出力する。また、ＳｅｒＤｅｓ７０は論理回路から受信したパラレル信号をシリアル信号に変換し、ドライバ回路６０へ出力する。ドライバ回路６０は、ＳｅｒＤｅｓ７０から入力されたシリアルの電圧信号を電流信号に変換して、レーザダイオード５０を駆動する。レーザーダイオード５０は、ドライバー回路６０から入力された電流信号を光信号に変換して、ＷＤＭ１０に出力する。
【００４０】
論理回路８０は、ＳｅｒＤｅｓ７０から入力されたデジタル信号に対して、復号化、フレーム解析、上りユーザーデータ信号と上り制御信号の振り分け、上り制御信号の解析などを実施する。上りユーザーデータ信号を、ＳＮＩ９０に出力する。また、論理回路８０は、ＳＮＩ９０から入力された下りユーザーデータ信号と、論理回路内で生成した下り制御信号を多重したデジタルパラレル信号をＳｅｒＤｅｓ７０へ出力する。
【００４１】
[ＯＮＵ登録のシーケンス]
図３にＯＮＵ登録のシーケンスを示す。１０Ｇ−ＥＰＯＮではディスカバリプロセスと呼ばれており、新しくＯＮＵを接続する場合などに適用される。このディスカバリプロセスでは、ＯＮＵ−ＯＬＴ間のラウンドトリップタイムの測定，接続したＯＮＵに関する情報収集が行われる。
【００４２】
ＯＬＴ１は、ＤｉｓｃｏｖｅｒｙＧＡＴＥを全ＯＮＵに送信する（ＳＩＧ１００）。未登録のＯＮＵはＤｉｓｃｏｖｅｒｙＧＡＴＥを受信すると、ランダムな時間Ｒａｎｄｏｍ ｄｅｌａｙだけ待ってから、ＲＥＧＩＳＴＥＲ＿ＲＥＱをＯＬＴに送信する（ＳＩＧ２００）。ランダムな時間を待つのは、複数のＯＮＵが応答した場合に、上り光信号の衝突を防ぐためである。また、ＯＬＴはＤｉｓｃｏｖｅｒｙＧＡＴＥを送信してから一定期間ＤｉｓｃｏｖｅｒｙＷｉｎｄｏｗは、他の登録済みのＯＮＵにはタイムスロットを割りあてないため、未登録ＯＮＵのみがＯＬＴにデータを送信できる。ＯＬＴはＲＥＧＩＳＴＥＲ＿ＲＥＱを受信すると、ＲＥＧＩＳＴＥＲを全ＯＮＵに送信する（ＳＩＧ３００）。その後、ＯＬＴはＧＡＴＥを対応するＯＮＵに送信する（ＳＩＧ４００）。ＯＮＵはＧＡＴＥを受信すると、ＲＥＧＩＳＴＥＲ＿ＡＣＫをＯＬＴに送信する（ＳＩＧ５００）。 なお、メッセージＲＥＧＩＳＴＥＲ＿ＲＥＱには、ＯＮＵのＴｏｎ時間、Ｔｏｆｆ時間の情報が含まれており、ＯＬＴはＲＥＧＩＳＴＥＲ＿ＲＥＱ受信時に各ＯＮＵのＴｏｎ時間、Ｔｏｆｆ時間を知ることができる。
【００４３】
[第１の実施形態におけるバースト受信機の構成]
図１１に本発明の第1の実施形態におけるバースト受信機の構成を示す。
【００４４】
本発明のバースト受信機は、フォトダイオード２０，トランスインピーダンスアンプ３０１，リミットアンプ４０，ＳｅｒＤｅｓ７０，論理回路８１から構成される。論理回路８１とトランスインピーダンスアンプ３０１間には制御線で接続され、複数の制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＤＡＴＡ＿ＤＥＴＥＣＴがやり取りされる。
【００４５】
フォトダイオード２０に入力された光信号は電流信号Ｉｉｎに変換され、増幅回路３２に入力される。
【００４６】
増幅回路３２は、入力された電流信号Ｉｉｎを電圧信号に利得切替回路３１で制御された利得で変換・増幅する。増幅回路３２で増幅された電圧信号はＶｏｕｔとしてリミットアンプ４０に出力される。なお、増幅回路３２の後段にバッファ回路を設けてもよい。また、増幅回路３２の出力Ｖｃはデータ検出部３５、利得切替レベル検出部３３に入力される。
【００４７】
利得切替回路３１は、利得切替制御部３４３から出力された制御信号ＺＴＳＥＬに基づいて利得を切り替える。例えば、ＺＴＳＥＬ＝Ｈｉｇｈレベルである場合には、利得をＺｔ＿Ｈ、ＺＴＳＥＬ＝Ｌｏｗレベルである場合には、利得をＺｔ＿Ｌに設定する。
【００４８】
リミットアンプ４０は、入力された電圧Ｖｏｕｔを一定の振幅まで増幅して、ＳｅｒＤｅｓ７０に出力する。
【００４９】
ＳｅｒＤｅｓ７０は、入力されたシリアル電気信号から、クロックを抽出し、データをリタイミングする。その後、シリアル信号をパラレル信号に変換して、論理回路８１に出力する。
【００５０】
論理回路８１は、各ＯＮＵに割り当てる上り帯域を制御し、上り送信のタイミングを制御している。上り送信のタイミング制御については、後述する。
【００５１】
データ検出部３５は、あらかじめ設定された閾値電圧Ｖｔｈ２と入力電圧Ｖｃのレベルを比較した結果に基づいて、ＤＡＴＡ＿ＤＥＴＥＣＴ信号を出力する。データ検出部３５の動作例を図１２に示す。Ｖｃ＞Ｖｔｈ２になるとＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈレベル、Ｖｃ＜Ｖｔｈ２になるとＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｌｏｗレベルを出力する（図１２の最下段参照）。また、データ検出部３５の出力ＤＡＴＡ＿ＤＥＴＥＣＴは論理回路８１にも出力される。
【００５２】
利得切替レベル検出部３３は、あらかじめ設定された閾値電圧Ｖｔｈ１と入力電圧Ｖｃのレベルを比較した結果に基づいて、ＺＴＳＥＬ＿ＤＥＴＥＣＴ信号を出力する。利得切替レベル検出部３３の動作例を図１２に示す。Ｖｃ＞Ｖｔｈ１になるとＺＴＳＥＬ＿ＤＥＴＥＣＴ＝Ｈｉｇｈレベル、Ｖｃ＜Ｖｔｈ１になるとＺＴＳＥＬ＿ＤＥＴＥＣＴ＝Ｌｏｗレベルを出力する。
【００５３】
利得切替制御部３４３は、入力される制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＤＡＴＡ＿ＤＥＴＥＣＴ，ＺＴＳＥＬ＿ＤＥＴＥＣＴに基づいて、制御信号ＺＴＳＥＬを出力する。
【００５４】
利得切替制御部３４３の動作を以下に説明する。利得切替制御部３４３は、ＢＵＲＳＴ＿ＲＥＳＥＴの立ち上がりを検出すると、ＺＴＳＥＬ＝Ｈｉｇｈを出力し、増幅回路３２の利得をＺｔ＿Ｈに設定する。また、利得切替動作は、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈを検出してからＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗを検出するまでの期間のみ許可し、それ以外の期間は利得を固定する、すなわちＺＴＳＥＬの出力レベルを固定する。
また、利得切替自体は、ＺＴＳＥＬ＿ＤＥＴＥＣＴに基づいておこなう。ＺＴＳＥＬ＿ＤＥＴＥＣＴ＝ＨｉｇｈのときはＺＴＳＥＬ＝Ｈｉｇｈとし利得をＺｔ＿Ｈにする。ＺＴＳＥＬ＿ＤＥＴＥＣＴ＝ＬｏｗのときはＺＴＳＥＬ＝Ｌｏｗとし、利得をＺｔ＿Ｌとする。
【００５５】
以上の説明においては、利得切替制御部３４３はＺＴＳＥＬ＿ＥＮＡＢＬＥ信号がＨｉｇｈのときにＺＴＳＥＬ＿ＤＥＴＥＣＴのレベルに基づいてＺＴＳＥＬ信号を決定していた。ＺＴＳＥＬ＿ＥＮＡＢＬＥがＨｉｇｈである期間に入力パワーが利得切替近傍で変動した場合、ＺＴＳＥＬ信号がＨｉｇｈとＬｏｗで変動するため、利得が変動してしまい受信動作が不安定になる可能性がある。そのため、ＺＴＳＥＬ信号が一度ＬｏｗになるとＬｏｗを維持するような回路を利得切替制御部３４３に追加してもよい。
【００５６】
[第１の実施形態における論理回路の構成]
図１３に本発明の第1の実施形態における論理回路の構成を示す。
本発明の第1の実施形態における論理回路８１は、上りフレーム受信部８０１、下りフレーム送信部８０２、ＭＰＣＰ制御部８０３、バースト受信機制御部８１０から構成される。
【００５７】
上りフレーム受信部８０１は、ＳｅｒＤｅｓから入力されたデジタル信号から、復号化、フレーム解析、制御信号とユーザー信号の振り分けなどを実施する。制御信号はＭＰＣＰ制御部８０３に入力し、ユーザー信号はＮＮＩに入力する。
【００５８】
下りフレーム送信部８０２は、ＭＰＣＰ制御部８０３から受信した制御信号、ＮＮＩから受信したユーザー信号を多重して、ＳｅｒＤｅｓに入力する。
【００５９】
バースト受信機制御部８１０は、ＭＰＣＰ制御部８０３と信号をやり取りし、また、バースト受信機から制御信号を受信して、バースト受信機の制御を決定し、受信機制御用の制御信号を生成する。バースト受信機制御部８１０は、制御信号生成部８１１、ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部８１２、Ｔｓｅｌ算出部８１３から構成される。
【００６０】
制御信号生成部８１１は、バースト受信機から入力されたＤＡＴＡ＿ＤＥＴＥＣＴ信号、Ｔｓｅｌ算出部８１３から入力されたＴｓｅl信号、ＭＰＣＰから入力されたＳｔａｒｔＴｉｍｅ信号に基づいて、バースト受信機制御用の制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥを生成する。
【００６１】
ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部８１２は、ＭＰＣＰ制御部８０３から入力されたＯＮＵ−ＩＤとＴｏｎの関係を記憶する。また、Ｔｓｅｌ算出部８１３からＯＮＵ−ＩＤを入力すると対応するＴｏｎを出力する。
【００６２】
Ｔｓｅｌ算出部８１３は、ＭＰＣＰ制御部８０３からＯＮＵ−ＩＤが入力されると、ＯＮＵ−ＩＤを用いて、ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部８１２からＴｏｎを取得する。Ｔｓｅｌ算出部８１３は、取得したＴｏｎに基づいて、あらかじめ設定した関数によりＴｓｅｌを決定して、制御信号生成部に決定したＴｓｅｌを入力する。Ｔｓｅｌを算出する関数については後述する。
【００６３】
[論理回路が備える利得切替許容時間の管理テーブル]
論理回路８１は、ＯＮＵの識別子であるＯＮＵＩＤとＯＮＵのＴｏｎ時間の対応を保持する。さらに、利得切替許容時間は関数Ｆ１により、Ｔｓｅｌ＿ｎ ＝ Ｆ１（Ｔｏｎ_ｎ）の対応を管理する。なお、ＯＬＴにて未登録のＯＮＵに対してはＯＮＵ−ＩＤ＝０とする。
【００６４】
[Ｔｓｅｌ算出方法]
Ｔｓｅｌ算出部８１３は、Ｔｏｎを変数とする関数Ｆ１を用いて利得切替許容時間を算出する。例えば、関数Ｆ１（Ｔｏｎ）＝Ｔｏｎ＋α−βを用いる。
【００６５】
αは、Ｔｏｎがほぼゼロである場合にトランスインピーダンスアンプ３０１の利得制御、リミットアンプ４０の閾値制御が完了する時間であり、実際に測定が可能な値である。βは、論理回路８１において、ＤＡＴＡ＿ＤＥＴＥＣＴ信号を検出してから、ＺＴＳＥＬ＿ＥＮＡＢＬＥ信号を出力するまでの処理遅延時間に基づいて算出する。この処理遅延時間は、論理回路の設計時に推定が可能な値であり、推定値を設定する。また、あらかじめ測定して値を設定してもよい。また、未登録ＯＮＵに対しては、Ｔｏｎが不明であるため、システムで想定される最大のＴｏｎ時間であるＴｏｎ＿ｍａｘに基づいて算出する。例えば、標準で規定する最大Ｔｏｎ時間を利用する。
【００６６】
[上り送信のタイミング制御]
ＯＬＴは、ＯＮＵに送信するＧＡＴＥメッセージを用いて上り通信を制御している。ＧＡＴＥメッセージには、上り送信を開始する時刻ＧｒａｎｔＳｔａｒｔＴｉｍｅと上り送信許可時間ＧｒａｎｔＬｅｎｇｔｈの情報を含み、ＯＮＵはこの情報に基づいて上りの送信を実施する。そのため、ＯＬＴは各ＯＮＵから受信するタイミングＳｔａｒｔＴｉｍｅをあらかじめ知ることができる。
【００６７】
[第１の実施形態における論理回路の動作]
図１５に本発明の第1の実施形態における論理回路の動作を表すフローチャートを示す。
【００６８】
Ｓ１００にて論理回路を初期化し、処理を開始する。
【００６９】
Ｓ１０１にてＤｉｓｃｏｖｅｒｙフェーズか通常転送フェーズかを判定する。例えば、Ｄｉｓｃｏｖｅｒｙフェーズおよび通常転送フェーズ１回あたりの時間が１ｍｓとし、Ｄｉｓｃｏｖｅｒｙフェーズ１回実行、通常転送フェーズを９９９回実行、Ｄｉｓｃｏｖｅｒｙフェーズ１回実行、通常転送フェーズを９９９回実行、・・・を繰り返す。通常転送フェーズを実行した回数を数えるカウンタを設けることで、Ｄｉｓｃｏｖｅｒｙフェーズか通常転送フェーズかを判定することができる。Ｓ１０１において、Ｄｉｓｃｏｖｅｒｙフェーズと判定された場合はＳ２０１に、それ以外の場合はＳ３０１に移る。
【００７０】
まず、Ｄｉｓｃｏｖｅｒｙフェーズと判定された場合の動作を説明する。
Ｓ２０１において、Ｄｉｓｃｏｖｅｒｙ処理を開始し、Ｓ２０２に移る。
Ｓ２０２において、ＤｉｓｃｏｖｅｒｙＧＡＴＥを全ＯＮＵに送信し、Ｓ２０３に移る。
Ｓ２０３において、ＤｉｓｃｏｃｅｒｙＧＡＴＥに応答するＯＮＵからのバースト信号受信に備えて、論理回路は未登録ＯＮＵ用Ｔｓｅｌを設定し、Ｓ２０４に移る。
Ｓ２０４において、一定時間の間にＲＥＧＩＳＴＥＲ＿ＲＥＱを受信したか否かを判定する。
【００７１】
受信した場合はＳ２０５に、受信しなかった場合はＳ２０９に移る。
Ｓ２０５において、ＲＥＧＩＳＴＥＲを全ＯＮＵに送信し、Ｓ２０６に移る。
Ｓ２０６において、ＲＥＧＩＳＴＥＲ＿ＲＥＱを送信したＯＮＵに対して、ＧＡＴＥを送信する。ＧＡＴＥ送信終了後に、Ｓ２０７に移る。
Ｓ２０７において、ＲＥＧＩＳＴＥＲ＿ＡＣＫを受信し、メッセージ内容からＡＣＫかＮＡＣＫを判定する。ＡＣＫである場合はＳ２０８に、それ以外の場合はＳ２０９に移る。
Ｓ２０８において、Ｓ２０４でＲＥＧＩＳＴＥＲ＿ＲＥＱに含まれるＴｏｎ時間とＲＥＧＩＳＴＥＲ＿ＡＣＫに含まれるＯＮＵ−ＩＤの対応を取得し、ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部に対応を保持する。
【００７２】
Ｓ２０９において、Ｄｉｓｃｏｖｅｒｙ処理を終了し、Ｓ１０１に戻る。
【００７３】
次に、Ｄｉｓｃｏｖｅｒｙフェーズと判定されなかった場合の動作を説明する。
Ｓ３０１において、通常転送処理を開始し、Ｓ３０２に移る。
Ｓ３０２において、登録済みのＯＮＵに対してＧＡＴＥを送信し、Ｓ３０３に移る。
Ｓ３０３において、ＧＡＴＥによって割り当てたＳｔａｒｔＴｉｍｅおよびＬｅｎｇｔｈから各ＯＮＵからバースト信号を受信する予定期間、ＯＮＵ−ＩＤの対応を決定し、受信機制御回路に入力する。
Ｓ３０４において、受信機制御回路により、ＯＮＵ−ＩＤ毎に設定されたＴｓｅlに基づいてバースト制御信号を生成し、受信機にてｄａｔａまたはＲｅｐｏｒｔを受信する。
Ｓ３０５において、通常転送処理を終了し、Ｓ１０１に戻る。
【００７４】
[第１の実施形態におけるＯＬＴとＯＮＵの動作]
本発明の第１の実施形態における、ＯＬＴとＯＮＵの動作を表すシーケンス図を図１６に示す。なお、開始時点においては、ＯＮＵ＃１は未登録、ＯＮＵ＃２は登録済みであるとする。
【００７５】
ＯＬＴはＤｉｓｃｏｖｅｒｙ処理を開始し、ＤｉｓｃｏｖｅｒｙＧＡＴＥ（ＳＩＧ０１）を全ＯＮＵに送信する。その後、ＯＬＴは、未登録ＯＮＵからの信号受信に備えて、未登録ＯＮＵのＴｓｅｌを設定する。未登録のＯＮＵ＃１は、ＤｉｓｃｏｖｅｒｙＧＡＴＥ受信後に、ランダム時間だけ待った後に、ＲＥＧＩＳＴＥＲ＿ＲＥＱ（ＳＩＧ０２）をＯＬＴに送信する。
【００７６】
ＯＬＴは、ＤｉｓｃｏｖｅｒｙＷｉｎｄｏｗ終了後に、ＲＥＧＩＳＴＥＲ（ＳＩＧ０３）を全ＯＮＵに送信する。さらに、ＯＬＴはＲＥＧＩＳＴＥＲ＿ＲＥＱ（ＳＩＧ０２）を送信したＯＮＵに対してＧＡＴＥ（ＳＩＧ０４）を送信する。
ＯＮＵ＃１は、ＲＥＧＩＳＴＥＲ＿ＡＣＫ（ＳＩＧ０５）をＯＬＴに送信する。
ＯＬＴは、ＲＥＧＩＳＴＥＲ＿ＡＣＫを受信したＯＮＵに関して、ＯＮＵ−ＩＤとＴｏｎ時間の対応を記憶する。そして、Ｄｉｓｃｏｖｅｒｙ処理を終了する。
【００７７】
次に、ＯＬＴは通常転送処理を開始し、登録済みのＯＮＵに対して、それぞれＧＡＴＥ（ＳＩＧ０６およびＳＩＧ０７）を送信し、ＯＮＵに上り送信グラントを与える。さらに、ＯＮＵからの受信に備えて各ＯＮＵ受信用のＴｓｅｌを設定する。ＯＬＴは、まずＯＮＵ＃１のＴｓｅｌを設定する。
【００７８】
ＯＮＵにおいては、上り送信グラントＧＡＴＥによって許可された期間、上り信号を送信する。ＯＮＵ＃１が許可された期間にｄａｔａ（ＳＩＧ０８）およびＲＥＰＯＲＴ（ＳＩＧ０９）を送信する。ＯＬＴは、受信した信号に対して、Ｔｓｅl＿１で決まる受信部の制御を実施する。ＯＮＵ＃２が許可された期間にｄａｔａ（ＳＩＧ１０）およびＲＥＰＯＲＴ（ＳＩＧ１１）を送信する。ＯＬＴは、受信した信号に対して、Ｔｓｅl＿２で決まる受信部の制御を実施する。
【００７９】
[第１の実施形態における受信機の動作例]
本発明の第１の実施形態における動作を表すタイミングチャートを図１７に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【００８０】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【００８１】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ２にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ３にＶｃがＶｔｈ１を上回り、ＺＴＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ４＝ｔ２＋Ｔｓｅｌ＿１に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿１はＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了するように調整されている。
【００８２】
時刻ｔ５にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ６にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ７にＶｃがＶｔｈ１を上回り、ＺＴＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ８＝ｔ６＋Ｔｓｅｌ＿２に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿２はＴｏｎ＿２に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【００８３】
時刻ｔ９にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ１０にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ１１＝ｔ１０＋Ｔｓｅｌ＿３に、利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。なお、Ｔｓｅｌ＿３はＴｏｎ＿３に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。時刻ｔ１２において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【００８４】
以上により、第１の実施形態によれば、ＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。
【００８５】
[第２の実施形態］
次に、本発明の第２の実施形態について説明する。第１の実施形態との差分を中心に説明する。第２の実施形態においては，データ検出をトランスインピーダンスアンプではなく、データ検出と同等の機能を備えたリミットアンプ４１にて実施する。
【００８６】
[第２の実施形態でのバースト受信機の構成]
第２の実施形態におけるバースト受信機の構成を図１８を用いて説明する。
【００８７】
第１の実施形態との差分は、トランスインピーダンスアンプ３０２においては、データ検出部がなく、リミットアンプ４１がデータ検出信号ＤＡＴＡ＿ＤＥＴＥＣＴ＿ＬＡを出力する点である。論理回路は、第１の実施形態と同じで構わない。なお、リミットアンプにおいては、制御信号としてＬＯＳ（Ｌｏｓｓ ｏｆ Ｓｉｇｎａｌ）を出力できるものが存在する。データ検出信号はＬＯＳ信号、または、ＬＯＳ信号を反転した信号として利用することができる。
【００８８】
[第２の実施形態での受信機の動作例]
第２の実施形態におけるバースト受信機の動作は、第１の実施形態とほとんど同じである。第１の実施形態においては、ＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈになると、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈにする。第２の実施形態においては、ＬＡがＤＡＴＡ＿ＤＥＴＥＣＴ＿ＬＡ＝Ｈｉｇｈになると、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈにする。また、利得切替許容の開始は、第１の実施形態においては、ＤＡＴＡ＿ＤＥＴＥＣＴで実施していたが、第２の実施形態においては、ＺＴＳＥＬ＿ＥＮＡＢＬＥの立ち上がりで実施する。
【００８９】
[第２の実施形態での効果]
第２の実施形態によれば、第１の実施形態と同様にＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。また、トランスインピーダンスアンプの制御信号を第１の実施形態に比べて減らし、トランスインピーダンスアンプにデータ検出部が不要となる。そのため、トランスインピーダンスアンプの回路を単純にすることができる。
【００９０】
[第３の実施形態]
次に、本発明の第３の実施形態について説明する。第１の実施形態との差分を中心に説明する。
【００９１】
[第３の実施形態でのバースト受信機の構成]
第３の実施形態におけるバースト受信機の構成を図１９を用いて説明する。
第１の実施形態との差分は、トランスインピーダンスアンプ３０３においては、データ検出部がない点、論理回路が、ＤＡＴＡ＿ＤＥＴＥＣＴ用の制御入力を持たない点である。
第３の実施形態においては、利得切替許容期間の開始は、ＢＵＲＳＴ＿ＲＥＳＥＴと同時に立ち上がるＺＴＳＥＬ＿ＥＮＡＢＬＥの立ち上がり検出時に行う。また、利得切替許容期間の終了は、ＺＴＳＥＬ＿ＥＮＡＢＬＥの立ち下がり検出時に行う。第３の実施形態と第１の実施形態においては、利得切替許容期間の開始のタイミングが異なるため、Ｔｓｅｌ算出関数は、第１の実施形態と異なって構わない。
【００９２】
[第３の実施形態での動作例]
本発明の第３の実施形態における動作を表すタイミングチャートを図２０に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【００９３】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【００９４】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。また、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈにし、利得切替許容期間を開始する。時刻ｔ２にＶｃがＶｔｈ１を上回り、ＺＴＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ３＝ｔ２＋Ｔｓｅｌ＿１に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿１はＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了するように調整されている。
【００９５】
時刻ｔ４にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ５にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ６＝ｔ４＋Ｔｓｅｌ＿２に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿２はＴｏｎ＿２に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【００９６】
時刻ｔ７にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ８＝ｔ７＋Ｔｓｅｌ＿３に、利得切替許容期間を終了し、このときのＺＴＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。なお、Ｔｓｅｌ＿３はＴｏｎ＿３に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。時刻ｔ９において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【００９７】
[第３の実施形態での効果]
以上により、第３の実施形態においても、ＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。トランスインピーダンスアンプの制御信号を第１の実施形態に比べて減らし、トランスインピーダンスアンプにデータ検出部が不要となる。また、論理回路にＤＡＴＡ＿ＤＥＴＥＣＴ用の入力が不要になるため、論理回路を単純にすることができる。従って、トランスインピーダンスアンプおよび論理回路をより単純にすることが可能である。
【００９８】
[第４の実施形態]
次に、本発明の第４の実施形態について説明する。第１の実施形態との差分を中心に説明する。
【００９９】
第４の実施形態においては，ＢＵＲＳＴ＿ＲＥＳＥＴ信号とＺＴＳＥＬ＿ＥＮＡＢＬＥ信号の機能を共通の信号線ＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥ信号で実現する。
【０１００】
[第４の実施形態でのバースト受信機の構成]
第４の実施形態におけるバースト受信機の構成を図２１を用いて説明する。
第１の実施形態との差分は、論理回路からトランスインピーダンスアンプへの制御信号が１つである点である。
第４の実施形態においては、利得切替許容期間の開始は、ＤＡＴＡ＿ＤＥＴＥＣＴの立ち上がり時に実施し、共通信号の立下り時に利得切替許容期間を終了する。また、共通信号の立ち上がり時にトランスインピーダンスアンプをリセットする。
【０１０１】
[第４の実施形態での動作例]
本発明の第４の実施形態における動作を表すタイミングチャートを図２２に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【０１０２】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【０１０３】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ２にＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈとし、論理回路は利得切替許容期間の時間計測を開始する。時刻ｔ３にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ４＝ｔ２＋Ｔｓｅｌ＿１に、論理回路はＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗにして利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿１はＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了するように調整されている。
【０１０４】
時刻ｔ５にＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ６にＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈとし、論理回路は利得切替許容期間の時間計測を開始する。時刻ｔ７にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ８＝ｔ６＋Ｔｓｅｌ＿２に、利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。なお、Ｔｓｅｌ＿２はＴｏｎ＿２に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【０１０５】
時刻ｔ９にＢＵＲＳＴ＿ＲＥＳＥＴ／ＺＴＳＥＬ＿ＥＮＡＢＬＥが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ１０にＶｃがＶｔｈ２を上回り、ＤＡＴＡ＿ＤＥＴＥＣＴ＝Ｈｉｇｈとし、論理回路は利得切替許容期間の時間計測を開始する。時刻ｔ１１＝ｔ１０＋Ｔｓｅｌ＿３に、利得切替許容期間を終了し、このときのＺＴ＿ＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。なお、Ｔｓｅｌ＿３はＴｏｎ＿３に基づいて設定されているため、ＳｙｎｃＰａｔｔｅｒｎ受信中に利得切替許容期間を終了する。時刻ｔ１２において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【０１０６】
以上により、第４の実施形態によれば、ＯＮＵ毎にＴｏｎ時間が異なる場合においても、ＢＥＲの劣化を防止することが可能である。
【０１０７】
[第４の実施形態での効果]
第４の実施形態においては，ＢＵＲＳＴ＿ＲＥＳＥＴ信号とＺＴＳＥＬ＿ＥＮＡＢＬＥ信号の機能を共通の信号線で実現できるため、トランスインピーダンスアンプと論理回路間の制御線の数を減らすことができ、回路を単純化することができる。
【０１０８】
[第５の実施形態]
次に、本発明の第５の実施形態について説明する。第１の実施形態との差分を中心に説明する。第５の実施形態においては，利得切替許容期間の終了を特定のパターン検出でおこなう。
【０１０９】
[第５の実施形態でのバースト受信機の構成]
第５の実施形態におけるバースト受信機の構成を図２３を用いて説明する。
第１の実施形態との差分は、論理回路は、ＯＮＵ識別子とＴｏｎ時間および利得切替許容期間の対応を保持せず、利得切替許容期間の終了を特定のパターン検出でおこなう。
【０１１０】
論理回路８４は、上り信号のビットパターンをあらかじめ設定されたパターンをと比較し、一定数以下の誤りビット数で一致した場合に検出することが可能な、パターン検出回路を備える。例えば、１０Ｇ−ＥＰＯＮにおいては、ＳｙｎｃＰａｔｔｅｒｎやＢｕｒｓｔＤｅｌｉｍｉｔｔｅｒのパターン検出回路を設ける。
【０１１１】
[第５の実施形態における論理回路の構成]
図２４に本発明の第５の実施形態における論理回路８４の構成を示す。
本発明の第５の実施形態における論理回路８４は、上りフレーム受信部８０１、下りフレーム送信部８０２、ＭＰＣＰ制御部８０４、バースト受信機制御部８４０から構成される。
【０１１２】
上りフレーム受信部８０１は、ＳｅｒＤｅｓから入力されたデジタル信号から、復号化、フレーム解析、制御信号とユーザー信号の振り分けなどを実施する。制御信号はＭＰＣＰ制御部８０４に入力し、ユーザー信号はＮＮＩに入力する。
【０１１３】
下りフレーム送信部８０２は、ＭＰＣＰ制御部８０４から受信した制御信号、ＮＮＩから受信したユーザー信号を多重して、ＳｅｒＤｅｓに入力する。
【０１１４】
バースト受信機制御部８４０は、ＭＰＣＰ制御部８０４と信号をやり取りし、また、バースト受信機から制御信号を受信して、バースト受信機の制御を決定し、受信機制御用の制御信号を生成する。バースト受信機制御部８４０は、制御信号生成部８４１、パターン検出部８４２から構成される。
【０１１５】
制御信号生成部８４１は、バースト受信機から入力されたＤＡＴＡ＿ＤＥＴＥＣＴ信号、パターン検出部８４２から入力されたＰＡＴ＿ＤＥＴＥＣＴ信号、ＭＰＣＰ制御部８０４から入力されたＳｔａｒｔＴｉｍｅ信号に基づいて、バースト受信機制御用の制御信号ＢＵＲＳＴ＿ＲＥＳＥＴ，ＺＴＳＥＬ＿ＥＮＡＢＬＥを生成する。具体的には、パターン検出部８４２は、ＳｅｒＤｅｓから入力されたデジタル信号から、Ｎｔｏｔａｌビットからなる特定のパターンを検出する。具体的には、特定のビットパターンと受信ビットパターンを比較し、ビット不一致数Ｎｅｒｒｏｒが一定数以下であれば、検出したと判定する。１０Ｇ−ＥＰＯＮの場合においては、ＢｕｒｓｔＤｅｌｉｍｉｔｅｒやＳｙｎｃＰａｔｔｅｒｎと比較すればよい。また、１０Ｇ−ＥＰＯＮ用のＯＬＴの論理回路においては、ＢｕｒｓｔＤｅｌｉｍｉｔｅｒ検出機能を備えているため、このＢｕｒｓｔＤｅｌｉｍｉｔｅｒ検出機能をパターン検出部に代用することが可能である。なお、ＮｔｏｔａｌやＮｅｒｒｏｒはあらかじめ設定した値を用いる。
【０１１６】
[第５の実施形態での動作例]
本発明の第５の実施形態における動作を表すタイミングチャートを図２５に示す。Ｉｉｎ、ＢＵＲＳＴ＿ＲＥＳＥＴ、Ｖｃ，Ｖｏｕｔ、ＺＴＳＥＬ＿ＥＮＡＢＬＥ，ＺＴＳＥＬの動作例を示す。また、ＯＮＵ＃１，ＯＮＵ＃２、ＯＮＵ＃３から順にバースト信号が入力されるとする。
【０１１７】
初期状態においては、Ｉｉｎに信号が入力されておらず、また、他の制御信号はすべてＬｏｗであるとする。
【０１１８】
時刻ｔ１にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ２にＶｃがＶｔｈ２を上回り、ＺＴ＿ＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ３にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ４に、論理回路にてパターンを検出し、利得切替許容期間を終了する。このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。
【０１１９】
時刻ｔ５にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ６にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ７にＶｃがＶｔｈ１を上回り、ＺＴ＿ＳＥＬ＝Ｈｉｇｈとなり、利得がＺＴ＿Ｌに変化する。時刻ｔ８に、論理回路にてパターンを検出し、利得切替許容期間を終了する。このときのＺＴ＿ＳＥＬの出力Ｈｉｇｈを固定し、利得をＺＴ＿Ｌにする。Ｔｏｎが長いバーストに対しても適切な利得切替許容期間が設定されているため、適切な利得が選択され、ＢＥＲの劣化を防ぐことができる。
【０１２０】
時刻ｔ９にＢＵＲＳＴ＿ＲＥＳＥＴが入力され、ＺＴＳＥＬ＝Ｌｏｗにし、利得をＺＴ＿Ｈにする。時刻ｔ１０にＶｃがＶｔｈ２を上回り、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｈｉｇｈとし、利得切替許容期間を開始する。時刻ｔ１１に、論理回路にてパターンを検出し、利得切替許容期間を終了する。このときのＺＴ＿ＳＥＬの出力Ｌｏｗを固定し、利得をＺＴ＿Ｈのままとする。時刻ｔ１２において、データ受信中にＩｉｎが変化し、ＶｃがＶｔｈ１を上回る。このとき、ＺＴＳＥＬ＿ＥＮＡＢＬＥ＝Ｌｏｗであり利得切替が許容されないため、ノイズによる利得切替が発生しない。そのため、利得切替に伴う波形劣化を防止でき、ＢＥＲの劣化を防止することができる。
【０１２１】
[第５の実施形態での効果]
第５の実施形態においては、ＯＮＵ毎にＴｏｎ時間の保持や、利得切替許容期間を算出する必要がなく、利得許容期間を設定することが可能である。
【０１２２】
[第６の実施形態]
次に、本発明の第６の実施形態について説明する。第１の実施形態との差分を中心に説明する。第６の実施形態においては，利得切替許容期間の長さをＯＮＵのＴｏｎおよびＳｙｎｃＴｉｍｅ(バーストプリアンブル長)に基づいて算出する。第６の実施形態における、ＯＮＵ識別子と利得許容期間の管理テーブルを図２６に示す。管理テーブルにおいては、各利得許容期間ＧａｉｎＳｅｌｅｃｔＴｉｍｅを関数Ｆ２（Ｔｏｎ，Ｔｓｙｎｃ）により算出する。例えば、Ｆ２（Ｔｏｎ，Ｔｓｙｎｃ）＝ Ｔｏｎ＋Ｔｓｙｎｃ−γとする。γはクロックリカバリに要する時間とし、ＯＮＵによらず一定の値とする。
【０１２３】
[第６の実施形態でのバースト受信機の構成]
バースト受信機の構成は、第１、２、３、４の実施形態と同じで構わない。
【０１２４】
[第６の実施形態での論理回路の構成]
ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部において、ＯＮＵ−ＩＤとＴｏｎおよびＳｙｎｃＴｉｍｅの対応を保持する用に変更する。
【０１２５】
また、Ｔｓｅｌ算出部において、ＴｏｎおよびＳｙｎｃＴｉｍｅを用いて算出するように変更すればよい。
【０１２６】
[第６の実施形態での動作例]
受信機の動作は、Ｔｓｅｌが異なる以外は、第１、２、３、４の実施形態と同じである。
【０１２７】
[第６の実施形態での効果]
ＯＮＵ毎にＳｙｎｃＴｉｍｅが異なるシステムにおいても、最適な利得切替許容期間を設定することができる。
【０１２８】
[補足]
本説明においては、１０ＧＥ−ＰＯＮ（ＩＥＥＥ８０２．３ａｖ）でのフレーム形式を用いて説明したが、Ｅ−ＰＯＮ（ＩＥＥＥ８０２．３ａｈ）やＧ−ＰＯＮ（ＩＴＵ−Ｔ Ｇ．９８４）でのフレーム形式でも同様に適用が可能である。
また、本発明においては、選択可能な利得が２種類であるとして説明したが、２種類より大きい場合においても同様に適用可能である。
【符号の説明】
【０１２９】
１ 光回線装置（ＯＬＴ）
２−１〜２−ｎ 光ネットワーク装置（ＯＮＵ）
３ 光スプリッタ
４−０〜４−ｎ 光ファイバ
１０ 合波・分波器（ＷＤＭ）
２０ フォトダイオード（Ｐｈｏｔｏ Ｄｉｏｄｅ、ＰＤ）
３０、３００、３０１、３０２、３０３、３０４、３０５、３０６、３０７ トランスインピーダンスアンプ（ＴｒａｎｓＩｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ、ＴＩＡ）
４０、４１ リミットアンプ（Ｌｉｍｉｔｉｎｇ Ａｍｐｌｉｆｉｅｒ、ＬＡ）
５０ レーザーダイオード（Ｌａｓｅｒ Ｄｉｏｄｅ、ＬＤ）
６０ ドライバ回路（Ｄｒｉｖｅｒ）
７０ ＳｅｒＤｅｓ（Ｓｅｒｉａｌｉｚｅｒ／Ｄｅｓｅｒｉａｌｉｚｅｒ）
８０、８１、８２、８３、８４ 論理回路
９０ ＳＮＩ（Ｓｅｒｖｉｃｅ Ｎｏｄｅ Ｉｎｔｅｒｆａｃｅ）
３１、３１１、３１２ 利得切替回路
３２、３２１、３２２ 増幅回路
３３ 利得切替レベル検出部
３４０ 利得切替判断回路
３４１、３４２、３４３、３４４、３４５、３４６、３４７ 利得切替制御部
３５ データ検出部
３６ 遅延回路
３７１、３７２ バッファ回路
３８ 利得切替コンパレータ
８０１ 上りフレーム受信部
８０２ 下りフレーム送信部
８０３、８０４ ＭＰＣＰ制御部
８１０、８４０ バースト受信機制御部
８１１、８４１ 制御信号生成部
８１２ ＯＮＵ−ＩＤ、Ｔｏｎ対応記憶部
８１３ Ｔｓｅｌ算出部
８４２ パターン検出部
【特許請求の範囲】
【請求項１】
利得切替が可能なトランスインピーダンスアンプと、
前記トランスインピーダンスアンプの出力レベルと第１の閾値とを比較して前記トランスインピーダンスアンプの利得切替をするレベルを検出する利得切替レベル検出部と、
前記利得切替制御部において前記トランスインピーダンスアンプが受信するバースト信号毎に利得切替を許容する期間を制御する、バースト受信制御部と、前記バースト受信制御部からの制御信号に基づいて、利得切替を許容するか否かを決定し、利得切替を許容された期間、前記利得切替レベル検出部の出力に基づいてトランスインピーダンスアンプの利得切替を実行する利得切替制御部と、を備えることを特徴とする制御装置。
【請求項２】
請求項１に記載の制御装置（ＯＬＴ）であって、
前記バースト受信制御部は、
受信するバースト信号毎に、利得切替を許容する開始時刻と利得切替を許容する期間の長さとを決定し、
前記決定した利得切替を許容する開始時刻と利得切替を許容する期間の長さとに基づいて、前記利得切替制御部を制御することを特徴とする制御装置。
【請求項３】
請求項１に記載の制御装置（ＯＬＴ）であって、
前記バースト受信制御部は、
受信するバースト信号毎に、利得切替を許容する開始時刻と利得切替を許容する終了時刻とを決定し、
前記決定した利得切替を許容する開始時刻と利得切替を許容する終了時刻とに基づいて、前記利得切替制御部を制御することを特徴とする制御装置。
【請求項４】
請求項２または請求項３に記載の制御装置（ＯＬＴ）であって、
前記トランスインピーダンスアンプの出力レベルと第２の閾値とを比較してバースト受信開始を検出するデータ検出部を備え、
前記バースト受信制御部は、前記データ検出部がバースト受信開始を検出した時刻を前記利得切替を許容する開始時刻とすることを特徴とする制御装置。
【請求項５】
請求項２または請求項３に記載の制御装置（ＯＬＴ）であって、
前記トランスインピーダンスアンプの信号を増幅するリミットアンプを備え、
前記リミットアンプは、入力レベルまたは増幅した後のレベルと第３の閾値を比較してバースト受信開始を検出するデータ検出部を備え、
前記バースト受信制御部は、前記データ検出部がバースト受信開始を検出した時刻を前記利得切替を許容する開始時刻とすることを特徴とする制御装置。
【請求項６】
請求項２または請求項３に記載の制御装置（ＯＬＴ）であって、
ＯＮＵが前記バースト信号を送信する時刻を指定し、前記指定したＯＮＵ送信時刻に基づいて、バースト信号を受信開始する時刻を予測し、前記バースト信号を受信開始する時刻をバースト受信制御部に入力するＭＰＣＰ制御部を備え、
前記バースト受信制御部は、前記ＭＰＣＰ制御部から入力された前記バースト信号を受信開始する時刻に基づいて前記利得切替を許容する開始時刻を決定することを特徴とする制御装置。
【請求項７】
請求項２に記載の制御装置（ＯＬＴ）であって、
ＯＮＵから通知された各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とを管理するＭＰＣＰ制御部と、
各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とを記憶する記憶部と、ＯＮＵから通知された前記各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とをし、前記記憶部に書き込むＭＰＣＰ制御部と、
前記記憶部から読み出した前記ＯＮＵのレーザ立ち上がり時間から、前記利得切替を許容する期間を算出し、前記算出した前記利得切替を許容する期間を前記バースト受信制御部に入力する、算出部と、を備え、
前記バースト受信制御部は、前記算出部から入力された利得切替を許容する期間を前記利得切替を許容する期間の長さとすることを特徴とする制御装置。
【請求項８】
請求項２に記載の制御装置（ＯＬＴ）であって、
各ＯＮＵのレーザ立ち上がり時間とＳｙｎｃＴｉｍｅとＯＮＵ識別子と、を記憶する記憶部と、
各ＯＮＵから通知されたＯＮＵのレーザ立ち上がり時間と、ＯＮＵ識別子、ＯＮＵが送信するバーストプリアンブル長を管理し、ＯＮＵのレーザ立ち上がり時間とバーストプリアンブル長とＯＮＵ識別子を前記記憶部に書き込むＭＰＣＰ制御部と、
ＯＮＵのレーザ立ち上がり時間とバーストプリアンブル長とから利得切替を許容する期間を算出し、前記算出した利得切替を許容する期間を前記バースト受信制御部に入力する、算出部と、を備え、
前記バースト受信制御部は、前記算出部から入力された利得切替を許容する期間を前記利得切替を許容する期間の長さとすることを特徴とする制御装置。
【請求項９】
請求項３に記載の制御装置（ＯＬＴ）であって、
前記トランスインピーダンスアンプの出力信号を増幅するリミットアンプと、
前記リミットアンプの出力信号からクロック抽出およびリタイミングを実施し、デジタル信号を出力するクロックデータリカバリ回路と、
前記クロックデータリカバリ回路のデジタル信号と、Ｎビットからなる特定のビットパターン列を比較し、不一致のビット数が一定数以下である場合にパターンを検出したと判定し、前記バースト受信制御部にパターン検出結果を入力する、パターン検出回路と、を備え、
前記バースト受信制御部は、前記パターン検出回路から入力されたパターン検出結果に基づいて、前記利得切替を許容する終了時刻を決定することを特徴とする制御装置。
【請求項１０】
請求項２に記載の制御装置（ＯＬＴ）であって、
各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とを記憶する記憶部を備え、
前記バースト受信制御部は、ＯＮＵのレータ立ち上がり時間が前記記憶部に記憶されていないＯＮＵが送信したバースト信号に対しては、あらかじめ設定された利得切替許容期間の長さを用いて利得の切替制御をすることを特徴とする制御装置。
【請求項１１】
請求項７に記載の制御装置（ＯＬＴ）であって、
前記記憶部は、未登録用のＯＮＵ識別子とＯＮＵレーザ立ち上がり時間を保持し、
前記算出部は、前記記憶部にＯＮＵレーザ立ち上がり時間が保持されていないＯＮＵが送信したバースト信号に対しては、未登録用ＯＮＵのＯＮＵレーザ立ち上がり時間を用いて算出した利得切替許容期間をバースト受信制御部に入力し、
前記バースト受信制御部は、入力された利得切替許容期間をを用いて利得の切替制御をすることを特徴とする制御装置。
【請求項１２】
請求項１に記載の制御装置（ＯＬＴ）であって、
前記利得切替制御部は、リセット入力をもち、
前記バースト受信制御部は、前記利得切替制御部をリセットするためのリセット信号を出力し、バースト信号を受信する毎にリセットを出力することを特徴とする制御装置。
【請求項１３】
請求項１２に記載の制御装置（ＯＬＴ）であって、
前記利得切替制御部は、
前記バースト受信制御部からのリセット信号を検出すると、前記トランスインピーダンスアンプの利得を第1の利得に設定する信号を出力し、
前記利得切替レベル検出部から前記利得切替許容期間に利得切替信号を受信すると、前記トランスインピーダンスアンプの利得を第1の利得よりも低い第２の利得に設定する信号を前記トランスインピーダンスアンプ出力し、
前記トランスインピーダンスアンプの利得を第2の利得に設定する信号を一旦出力すると、前記バースト受信制御部からのリセット信号を検出するまで、前記トランスインピーダンスアンプの利得を第２の利得に設定する信号を前記トランスインピーダンスアンプに出力する制御装置。
【請求項１４】
制御装置（ＯＬＴ）および端末装置（ＯＮＵ）を含むネットワークシステムであって、
ＯＮＵは、ＯＮＵ登録時にＯＬＴへ送信機の立ち上がり時間を通知し、
前記制御装置（ＯＬＴ）は、
利得切替が可能なトランスインピーダンスアンプと、
前記トランスインピーダンスアンプの利得切替を制御する利得切替制御部と、
前記トランスインピーダンスアンプの出力レベルと第１の閾値とを比較して利得切替をするレベルを検出する利得切替レベル検出部と、
前記利得切替制御部において利得切替を許容する期間を制御するバースト受信制御部と、
ＯＮＵの送信を制御するＭＰＣＰ制御部と、備え、
ＯＮＵ識別子と、前記ＯＮＵから通知された送信機の立ち上がり時間に基づいて決定した利得切替許容期間の長さとの対応を保持する記憶部と、
前記ＭＰＣＰ制御部から通知される次に受信するＯＮＵ識別子に基づいて、利得切替許容期間の長さを決定する算出部と、を備え、
前記バースト受信制御部は、前記算出部で決定された利得切替許容期間の長さに基づいて、前記トランスインピーダンスの利得切替許容期間を制御することを特徴とするシステム。
【請求項１５】
制御装置（ＯＬＴ）および端末装置（ＯＮＵ）から構成されるシステムであって、
ＯＮＵはＯＮＵ登録時にＯＬＴへ送信機の立ち上がり時間を通知し、
前記制御装置（ＯＬＴ）は、
利得切替が可能なトランスインピーダンスアンプと、
前記トランスインピーダンスアンプの利得切替を制御する利得切替制御部と、
前記トランスインピーダンスアンプの出力レベルと第１の閾値とを比較して利得切替をするレベルを検出する利得切替レベル検出部と、
前記利得切替制御部において利得切替を許容する期間を制御するバースト受信制御部と
ＯＮＵの送信を制御するＭＰＣＰ制御部と、
ＯＮＵ識別子と、ＯＮＵ送信時のバーストプリアンブル長と、前記ＯＮＵから通知される送信機の立ち上がり時間と前記バーストプリアンブル長と、に基づいて決定した利得切替許容期間の長さとの対応を保持する記憶部と、
前記ＭＰＣＰ制御部から通知される次に受信するＯＮＵ識別子に基づいて利得切替許容期間の長さを決定する算出部と、を備え、
前記バースト受信制御部は、前記算出部で決定された利得切替許容期間の長さに基づいて、前記トランスインピーダンスの利得切替許容期間を制御することを特徴とするシステム。
【請求項１】
利得切替が可能なトランスインピーダンスアンプと、
前記トランスインピーダンスアンプの出力レベルと第１の閾値とを比較して前記トランスインピーダンスアンプの利得切替をするレベルを検出する利得切替レベル検出部と、
前記利得切替制御部において前記トランスインピーダンスアンプが受信するバースト信号毎に利得切替を許容する期間を制御する、バースト受信制御部と、前記バースト受信制御部からの制御信号に基づいて、利得切替を許容するか否かを決定し、利得切替を許容された期間、前記利得切替レベル検出部の出力に基づいてトランスインピーダンスアンプの利得切替を実行する利得切替制御部と、を備えることを特徴とする制御装置。
【請求項２】
請求項１に記載の制御装置（ＯＬＴ）であって、
前記バースト受信制御部は、
受信するバースト信号毎に、利得切替を許容する開始時刻と利得切替を許容する期間の長さとを決定し、
前記決定した利得切替を許容する開始時刻と利得切替を許容する期間の長さとに基づいて、前記利得切替制御部を制御することを特徴とする制御装置。
【請求項３】
請求項１に記載の制御装置（ＯＬＴ）であって、
前記バースト受信制御部は、
受信するバースト信号毎に、利得切替を許容する開始時刻と利得切替を許容する終了時刻とを決定し、
前記決定した利得切替を許容する開始時刻と利得切替を許容する終了時刻とに基づいて、前記利得切替制御部を制御することを特徴とする制御装置。
【請求項４】
請求項２または請求項３に記載の制御装置（ＯＬＴ）であって、
前記トランスインピーダンスアンプの出力レベルと第２の閾値とを比較してバースト受信開始を検出するデータ検出部を備え、
前記バースト受信制御部は、前記データ検出部がバースト受信開始を検出した時刻を前記利得切替を許容する開始時刻とすることを特徴とする制御装置。
【請求項５】
請求項２または請求項３に記載の制御装置（ＯＬＴ）であって、
前記トランスインピーダンスアンプの信号を増幅するリミットアンプを備え、
前記リミットアンプは、入力レベルまたは増幅した後のレベルと第３の閾値を比較してバースト受信開始を検出するデータ検出部を備え、
前記バースト受信制御部は、前記データ検出部がバースト受信開始を検出した時刻を前記利得切替を許容する開始時刻とすることを特徴とする制御装置。
【請求項６】
請求項２または請求項３に記載の制御装置（ＯＬＴ）であって、
ＯＮＵが前記バースト信号を送信する時刻を指定し、前記指定したＯＮＵ送信時刻に基づいて、バースト信号を受信開始する時刻を予測し、前記バースト信号を受信開始する時刻をバースト受信制御部に入力するＭＰＣＰ制御部を備え、
前記バースト受信制御部は、前記ＭＰＣＰ制御部から入力された前記バースト信号を受信開始する時刻に基づいて前記利得切替を許容する開始時刻を決定することを特徴とする制御装置。
【請求項７】
請求項２に記載の制御装置（ＯＬＴ）であって、
ＯＮＵから通知された各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とを管理するＭＰＣＰ制御部と、
各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とを記憶する記憶部と、ＯＮＵから通知された前記各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とをし、前記記憶部に書き込むＭＰＣＰ制御部と、
前記記憶部から読み出した前記ＯＮＵのレーザ立ち上がり時間から、前記利得切替を許容する期間を算出し、前記算出した前記利得切替を許容する期間を前記バースト受信制御部に入力する、算出部と、を備え、
前記バースト受信制御部は、前記算出部から入力された利得切替を許容する期間を前記利得切替を許容する期間の長さとすることを特徴とする制御装置。
【請求項８】
請求項２に記載の制御装置（ＯＬＴ）であって、
各ＯＮＵのレーザ立ち上がり時間とＳｙｎｃＴｉｍｅとＯＮＵ識別子と、を記憶する記憶部と、
各ＯＮＵから通知されたＯＮＵのレーザ立ち上がり時間と、ＯＮＵ識別子、ＯＮＵが送信するバーストプリアンブル長を管理し、ＯＮＵのレーザ立ち上がり時間とバーストプリアンブル長とＯＮＵ識別子を前記記憶部に書き込むＭＰＣＰ制御部と、
ＯＮＵのレーザ立ち上がり時間とバーストプリアンブル長とから利得切替を許容する期間を算出し、前記算出した利得切替を許容する期間を前記バースト受信制御部に入力する、算出部と、を備え、
前記バースト受信制御部は、前記算出部から入力された利得切替を許容する期間を前記利得切替を許容する期間の長さとすることを特徴とする制御装置。
【請求項９】
請求項３に記載の制御装置（ＯＬＴ）であって、
前記トランスインピーダンスアンプの出力信号を増幅するリミットアンプと、
前記リミットアンプの出力信号からクロック抽出およびリタイミングを実施し、デジタル信号を出力するクロックデータリカバリ回路と、
前記クロックデータリカバリ回路のデジタル信号と、Ｎビットからなる特定のビットパターン列を比較し、不一致のビット数が一定数以下である場合にパターンを検出したと判定し、前記バースト受信制御部にパターン検出結果を入力する、パターン検出回路と、を備え、
前記バースト受信制御部は、前記パターン検出回路から入力されたパターン検出結果に基づいて、前記利得切替を許容する終了時刻を決定することを特徴とする制御装置。
【請求項１０】
請求項２に記載の制御装置（ＯＬＴ）であって、
各ＯＮＵのレーザ立ち上がり時間とＯＮＵ識別子とを記憶する記憶部を備え、
前記バースト受信制御部は、ＯＮＵのレータ立ち上がり時間が前記記憶部に記憶されていないＯＮＵが送信したバースト信号に対しては、あらかじめ設定された利得切替許容期間の長さを用いて利得の切替制御をすることを特徴とする制御装置。
【請求項１１】
請求項７に記載の制御装置（ＯＬＴ）であって、
前記記憶部は、未登録用のＯＮＵ識別子とＯＮＵレーザ立ち上がり時間を保持し、
前記算出部は、前記記憶部にＯＮＵレーザ立ち上がり時間が保持されていないＯＮＵが送信したバースト信号に対しては、未登録用ＯＮＵのＯＮＵレーザ立ち上がり時間を用いて算出した利得切替許容期間をバースト受信制御部に入力し、
前記バースト受信制御部は、入力された利得切替許容期間をを用いて利得の切替制御をすることを特徴とする制御装置。
【請求項１２】
請求項１に記載の制御装置（ＯＬＴ）であって、
前記利得切替制御部は、リセット入力をもち、
前記バースト受信制御部は、前記利得切替制御部をリセットするためのリセット信号を出力し、バースト信号を受信する毎にリセットを出力することを特徴とする制御装置。
【請求項１３】
請求項１２に記載の制御装置（ＯＬＴ）であって、
前記利得切替制御部は、
前記バースト受信制御部からのリセット信号を検出すると、前記トランスインピーダンスアンプの利得を第1の利得に設定する信号を出力し、
前記利得切替レベル検出部から前記利得切替許容期間に利得切替信号を受信すると、前記トランスインピーダンスアンプの利得を第1の利得よりも低い第２の利得に設定する信号を前記トランスインピーダンスアンプ出力し、
前記トランスインピーダンスアンプの利得を第2の利得に設定する信号を一旦出力すると、前記バースト受信制御部からのリセット信号を検出するまで、前記トランスインピーダンスアンプの利得を第２の利得に設定する信号を前記トランスインピーダンスアンプに出力する制御装置。
【請求項１４】
制御装置（ＯＬＴ）および端末装置（ＯＮＵ）を含むネットワークシステムであって、
ＯＮＵは、ＯＮＵ登録時にＯＬＴへ送信機の立ち上がり時間を通知し、
前記制御装置（ＯＬＴ）は、
利得切替が可能なトランスインピーダンスアンプと、
前記トランスインピーダンスアンプの利得切替を制御する利得切替制御部と、
前記トランスインピーダンスアンプの出力レベルと第１の閾値とを比較して利得切替をするレベルを検出する利得切替レベル検出部と、
前記利得切替制御部において利得切替を許容する期間を制御するバースト受信制御部と、
ＯＮＵの送信を制御するＭＰＣＰ制御部と、備え、
ＯＮＵ識別子と、前記ＯＮＵから通知された送信機の立ち上がり時間に基づいて決定した利得切替許容期間の長さとの対応を保持する記憶部と、
前記ＭＰＣＰ制御部から通知される次に受信するＯＮＵ識別子に基づいて、利得切替許容期間の長さを決定する算出部と、を備え、
前記バースト受信制御部は、前記算出部で決定された利得切替許容期間の長さに基づいて、前記トランスインピーダンスの利得切替許容期間を制御することを特徴とするシステム。
【請求項１５】
制御装置（ＯＬＴ）および端末装置（ＯＮＵ）から構成されるシステムであって、
ＯＮＵはＯＮＵ登録時にＯＬＴへ送信機の立ち上がり時間を通知し、
前記制御装置（ＯＬＴ）は、
利得切替が可能なトランスインピーダンスアンプと、
前記トランスインピーダンスアンプの利得切替を制御する利得切替制御部と、
前記トランスインピーダンスアンプの出力レベルと第１の閾値とを比較して利得切替をするレベルを検出する利得切替レベル検出部と、
前記利得切替制御部において利得切替を許容する期間を制御するバースト受信制御部と
ＯＮＵの送信を制御するＭＰＣＰ制御部と、
ＯＮＵ識別子と、ＯＮＵ送信時のバーストプリアンブル長と、前記ＯＮＵから通知される送信機の立ち上がり時間と前記バーストプリアンブル長と、に基づいて決定した利得切替許容期間の長さとの対応を保持する記憶部と、
前記ＭＰＣＰ制御部から通知される次に受信するＯＮＵ識別子に基づいて利得切替許容期間の長さを決定する算出部と、を備え、
前記バースト受信制御部は、前記算出部で決定された利得切替許容期間の長さに基づいて、前記トランスインピーダンスの利得切替許容期間を制御することを特徴とするシステム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１２−８０３７７（Ｐ２０１２−８０３７７Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２４４７１（Ｐ２０１０−２２４４７１）
【出願日】平成２２年１０月４日（２０１０．１０．４）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年１０月４日（２０１０．１０．４）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]