プリント配線基板、プリント配線基板の製造方法、部品搭載済みプリント配線基板、部品搭載済みプリント配線基板の製造方法、および、部品搭載済みプリント配線基板の再生方法
【課題】高密度表面実装電子部品を容易かつ高精度に実装して薄型化することが可能なプリント配線基板、プリント配線基板の製造方法、高密度表面実装電子部品を実装した部品搭載済みプリント配線基板、部品搭載済みプリント配線基板の製造方法、部品搭載済みプリント配線基板の再生方法を提供する。
【解決手段】プリント配線基板１０は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇと、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇに配置され絶縁層１３の表面に露出した貫通導体部１５に接続される。
【解決手段】プリント配線基板１０は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇと、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇに配置され絶縁層１３の表面に露出した貫通導体部１５に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板、このようなプリント配線基板の製造方法、高密度実装領域に高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板、このような部品搭載済みプリント配線基板の製造方法、このような部品搭載済みプリント配線基板の再生方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高機能化に伴いプリント配線基板に対する小型化（高密度化）、高機能化が求められている。この要求に伴い、プリント配線基板に搭載される電子部品も種々の形態が適用されるようになってきた。
【０００３】
例えば、以前から知られているチップ型表面実装電子部品の搭載に加えて、電極が格子状に配置されたグリッド電極を有する高密度表面実装電子部品を搭載することが多くなっている。
【０００４】
図１９および図２０に基づいて、従来のプリント配線基板に対する高密度表面実装電子部品およびチップ型表面実装電子部品の搭載状況について説明する。
【０００５】
図１９は、従来のプリント配線基板の概要を示す説明図であり、（Ａ）は配線パターンを示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０００６】
図２０は、図１９で示した従来のプリント配線基板に高密度表面実装電子部品を実装した部品搭載済みプリント配線基板の平面状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０００７】
プリント配線基板１１０は、絶縁性基板１１１と、絶縁性基板１１１に、第１導体ランド１１２、絶縁層１１３、貫通穴１１４を順次形成した後、絶縁層１１３に積層（および貫通穴１１４に充填）した導体層をパターニングして形成された高密度第２導体ランド部１１６ｇと、同様にパターニングされた第２導体ランド部１１６とを有する。
【０００８】
また、プリント配線基板１１０は、格子状に配置されたグリッドアレイ電極１２１（図２０参照）を有する高密度表面実装電子部品１２０が搭載される高密度実装領域１１０ｇ、および、端部に表面実装電極１２４を有するチップ型表面実装電子部品１２３が搭載されるチップ部品実装領域１１０ｃを備える。
【０００９】
グリッドアレイ電極１２１に対応させて形成された高密度第２導体ランド部１１６ｇは、高密度実装領域１１０ｇに配置され、また、表面実装電極１２４に対応させて形成された第２導体ランド部１１６は、チップ部品実装領域１１０ｃに配置される。また、高密度第２導体ランド部１１６ｇの信頼性を確保するために、高密度第２導体ランド部１１６ｇの周囲にはソルダレジスト１１８が形成されている。
【００１０】
つまり、高密度第２導体ランド部１１６ｇは、貫通導体部１１５に対して位置合わせした状態で貫通導体部１１５の周囲に形成する必要があることから、高精度化、高密度化（高精細化）が困難であり、また、高密度表面実装電子部品１２０のグリッドアレイ電極１２１に対応させたパターンとする必要があることから、製造工程が複雑になり、歩留まりも低下するという問題があった。
【００１１】
さらに、高密度第２導体ランド部１１６ｇは、複数工程で形成された積層膜を加工することによって形成されることから、厚さ方向での高さを生じ薄型化が困難になるという問題もあった。
【００１２】
また、プリント配線基板１１０は、プリント配線基板１１０（高密度第２導体ランド部１１６ｇ）に搭載される高密度表面実装電子部品１２０（グリッドアレイ電極１２１）に対する位置決め手段として、高密度実装領域１１０ｇの外側に形成された位置決めマーク１１５ｍを有している。
【００１３】
位置決めマーク１１５ｍと高密度第２導体ランド部１１６ｇとは、同時に形成することから、高精度に位置決めされているが、位置決めマーク１１５ｍに対してソルダレジスト１１８は異なるプロセスで形成されることから、位置決めマーク１１５ｍとソルダレジスト１１８との間での位置決め精度は、一定の限界を有し、高精度化が困難であるという問題があった。
【００１４】
また、位置決めマーク１１５ｍとソルダレジスト１１８との間での位置精度に限界があることから、ソルダレジスト１１８を介して高密度第２導体ランド部１１６ｇに接続される高密度表面実装電子部品１２０のプリント配線基板１１０（高密度第２導体ランド部１１６ｇ）に対する位置精度に限界があった。
【００１５】
上述したとおり、従来技術では、プリント配線基板１１０の高密度第２導体ランド部１１６ｇは、構造が複雑であることから、高精細化、薄型化、高精度化が困難であるという課題を有していた。
【００１６】
また、プリント配線基板１１０（高密度第２導体ランド部１１６ｇ）が有する課題は、そのまま部品搭載済みプリント配線基板１１０Ｂの課題となっていた。つまり、プリント配線基板１１０に対する高密度表面実装電子部品１２０の搭載は高精度に位置決めすることが困難であり、また、高密度表面実装電子部品１２０が不良と判定された場合に再生することが困難であった。
【００１７】
また、プリント配線基板、特に高密度実装電子部品を搭載するためのプリント配線基板に関する技術として、例えば、特許文献１ないし特許文献４などが提案されている。
【特許文献１】特開２００１−１１９１３２号公報
【特許文献２】特開平１１−２６９１９号公報
【特許文献１】特開２００２−７６５９２号公報
【特許文献２】特開平１０−１６３６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明はこのような状況に鑑みてなされたものであり、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、高密度実装領域に配置され絶縁層の表面に露出させた貫通導体部をグリッドアレイ電極に接続することにより、高密度表面実装電子部品を容易かつ高精度に実装して薄型化することが可能なプリント配線基板を提供することを目的とする。
【００１９】
また、本発明は、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が絶縁層の表面に露出した貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、絶縁層に積層された導体層をパターニングして高密度実装領域で貫通導体部を被覆する貫通導体部被覆パターンを形成し、高密度実装領域の貫通導体部被覆パターンを除去して貫通導体部を露出させることにより、貫通導体部に対して高密度表面実装電子部品（グリッドアレイ電極）を高精度に実装することができるプリント配線基板を容易に製造することが可能なプリント配線基板の製造方法を提供することを他の目的とする。
【００２０】
また、本発明は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、グリッドアレイ電極を高密度実装領域で絶縁層の表面に露出した貫通導体部に接続することにより、高密度表面実装電子部品を高精度に実装して薄型化した部品搭載済みプリント配線基板を提供することを他の目的とする。
【００２１】
また、本発明は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域にグリッドアレイ電極を接続する部品搭載済みプリント配線基板の製造方法であって、高密度実装領域の外側に配置した位置決めマークに基づいて高密度表面実装電子部品を位置決めすることにより、容易かつ高精度に部品搭載済みプリント配線基板を製造することが可能な部品搭載済みプリント配線基板の製造方法を提供することを他の目的とする。
【００２２】
また、本発明は、部品搭載済みプリント配線基板の再生方法であって、不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備し、高密度表面実装電子部品を除去することにより、部品搭載済みプリント配線基板（プリント配線基板）を再生する部品搭載済みプリント配線基板の再生方法を提供することを他の目的とする。
【課題を解決するための手段】
【００２３】
本発明に係るプリント配線基板は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記高密度実装領域に配置され前記絶縁層の表面に露出した前記貫通導体部は、前記グリッドアレイ電極が接続される構成としてあることを特徴とする。
【００２４】
この構成により、高密度表面実装電子部品のグリッドアレイ電極の配線密度に対応させて微細化した貫通導体部を容易かつ高精度に配置することが可能となることから、高密度表面実装電子部品を容易かつ高精度に実装して薄型化することが可能なプリント配線基板とすることができる。
【００２５】
また、本発明に係るプリント配線基板では、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部を備え、前記前記第２導体ランド部は、前記表面実装電極が接続される構成としてあることを特徴とする。
【００２６】
この構成により、高密度表面実装電子部品に加えてチップ型表面実装電子部品を実装することが可能となり、種々の用途に適用できる汎用性のあるプリント配線基板とすることができる。
【００２７】
また、本発明に係るプリント配線基板では、前記貫通導体部によって構成され前記高密度表面実装電子部品が搭載されるときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備えることを特徴とする。
【００２８】
この構成により、貫通導体部に対する高密度表面実装電子部品の位置決めを容易かつ高精度に実行することが可能となり、高密度表面実装電子部品を容易かつ高精度に実装することができる。
【００２９】
また、本発明に係るプリント配線基板では、前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあることを特徴とする。
【００３０】
この構成により、プリント配線基板に高密度表面実装電子部品を実装したときに、高密度表面実装電子部品の高さを抑制し、プリント配線基板に実装されたチップ型表面実装電子部品との段差を低減することが可能となり、高密度表面実装電子部品およびチップ型表面実装電子部品を実装したときの部品搭載済みプリント配線基板の厚さを低減して薄型化を図ることができる。
【００３１】
また、本発明に係るプリント配線基板の製造方法は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が前記絶縁層の表面に露出した前記貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、絶縁性基板に、前記第１導体ランド部、前記絶縁層、および前記第１導体ランド部に位置合わせされた前記貫通穴を順次形成する処理基板形成工程と、前記絶縁層に導体層を積層すると共に前記貫通穴へ導体を充填して前記貫通導体部を形成する貫通導体部形成工程と、前記絶縁層に積層された前記導体層をパターニングして前記高密度実装領域で前記貫通導体部を被覆する貫通導体部被覆パターンを形成する導体層パターニング工程と、前記高密度実装領域の前記貫通導体部被覆パターンを除去して前記貫通導体部を露出させる貫通導体部露出工程とを備えることを特徴とする。
【００３２】
この構成により、高密度実装領域の貫通導体部を高精度に形成して露出させることが可能となり、貫通導体部に対して高密度表面実装電子部品（グリッドアレイ電極）を高精度に実装することができるプリント配線基板を容易に製造することが可能となる。
【００３３】
また、本発明に係るプリント配線基板の製造方法では、前記貫通導体部露出工程で、前記貫通導体部被覆パターンの除去は、機械加工によって施されることを特徴とする。
【００３４】
この構成により、効率的に貫通導体部被覆パターンを除去することが可能となる。
【００３５】
また、本発明に係るプリント配線基板の製造方法では、前記貫通導体部露出工程で、前記機械加工の後、化学研磨による表面処理が施されることを特徴とする。
【００３６】
この構成により、貫通導体部被覆パターンの残留膜を除去し、絶縁層の表面を清浄化し、信頼性を向上させることができる。
【００３７】
また、本発明に係るプリント配線基板の製造方法では、前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された前記導体層をパターニングして形成された第２導体ランド部を備え、該第２導体ランド部は、前記導体層パターニング工程で、前記絶縁層に積層された前記導体層をパターニングして形成されることを特徴とする。
【００３８】
この構成により、高密度表面実装電子部品に加えてチップ型表面実装電子部品を実装するプリント配線基板を製造することが可能となり、種々の用途に適用できる汎用性のあるプリント配線基板を製造することができる。
【００３９】
また、本発明に係る部品搭載済みプリント配線基板は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されていることを特徴とする。
【００４０】
この構成により、高密度表面実装電子部品のグリッドアレイ電極とグリッドアレイ電極に対応させた貫通導体部とを容易かつ高精度に接続することが可能となることから、高密度表面実装電子部品を高精度に実装して薄型化した部品搭載済みプリント配線基板とすることができる。
【００４１】
また、本発明に係る部品搭載済みプリント配線基板では、前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部とを備え、前記表面実装電極は、前記第２導体ランド部に接続されていることを特徴とする。
【００４２】
この構成により、高密度表面実装電子部品に加えてチップ型表面実装電子部品が搭載されることから、電子部品を高密度に実装して電子機器の機能を容易かつ確実に実現できる適合性の高い部品搭載済みプリント配線基板とすることができる。
【００４３】
また、本発明に係る部品搭載済みプリント配線基板では、前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあることを特徴とする。
【００４４】
この構成により、搭載された高密度表面実装電子部品とチップ型表面実装電子部品との段差を低減して薄型化を図ることが可能となることから、薄型化した部品搭載済みプリント配線基板とすることができ、適用される電子機器の小型化を図ることが可能となる。
【００４５】
また、本発明に係る部品搭載済みプリント配線基板の製造方法は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の製造方法であって、前記プリント配線基板は、前記貫通導体部によって構成され前記高密度表面実装電子部品を実装するときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備え、前記グリッドアレイ電極を前記貫通導体部に接続して前記高密度表面実装電子部品を前記プリント配線基板に搭載する高密度表面実装電子部品搭載工程で、前記位置決めマークに基づいて前記高密度表面実装電子部品を位置決めすることを特徴とする。
【００４６】
この構成により、高密度表面実装電子部品のグリッドアレイ電極が接続される貫通導体部と同一精度で形成された位置決めマークを基準として高密度表面実装電子部品を搭載することが可能となることから、容易かつ高精度に部品搭載済みプリント配線基板を製造することができる。
【００４７】
また、本発明に係る部品搭載済みプリント配線基板の再生方法は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の再生方法であって、不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備する部品搭載済みプリント配線基板準備工程と、該部品搭載済みプリント配線基板準備工程で準備された前記部品搭載済みプリント配線基板のプリント配線基板から前記高密度表面実装電子部品を除去する高密度表面実装電子部品除去工程とを備えることを特徴とする。
【００４８】
この構成により、プリント配線基板に実装した高密度表面実装電子部品が不良と判定された場合でも、高密度表面実装電子部品を除去して部品搭載済みプリント配線基板（プリント配線基板）を再生することが可能となり、プリント配線基板および部品搭載済みプリント配線基板の製造コストを低減することが可能となる。
【００４９】
また、本発明に係る部品搭載済みプリント配線基板の再生方法では、前記高密度表面実装電子部品除去工程は、前記高密度表面実装電子部品を前記プリント配線基板から機械加工により除去する機械加工工程と、該機械加工工程を終了した後、機械加工により除去した部分に対して化学研磨による表面処理を施す化学研磨処理工程とを備えることを特徴とする。
【００５０】
この構成により、高密度表面実装電子部品の除去および貫通導体部の露出を容易かつ高精度に実行することが可能となるので、不良品であった部品搭載済みプリント配線基板を容易かつ高精度に再生することが可能となり、部品搭載済みプリント配線基板の製造コストを低減することができる。
【００５１】
また、本発明に係る部品搭載済みプリント配線基板の再生方法では、前記高密度表面実装電子部品除去工程で、前記高密度実装領域での前記絶縁層の厚さを、前記チップ部品実装領域での前記絶縁層の厚さより薄くすることを特徴とする。
【００５２】
この構成により、機械加工によって貫通導体部を効率的に露出させることが可能となることから、高精度に高密度表面実装電子部品を搭載することが可能となり、容易かつ高精度に部品搭載済みプリント配線基板を再生することができる。
【発明の効果】
【００５３】
本発明に係るプリント配線基板によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、高密度実装領域に配置され絶縁層の表面に露出した貫通導体部は、グリッドアレイ電極が接続される構成とすることから、高密度表面実装電子部品のグリッドアレイ電極の配線密度に対応させて微細化した貫通導体部を容易かつ高精度に配置することが可能となり、高密度表面実装電子部品を容易かつ高精度に実装して薄型化することが可能なプリント配線基板とすることができるという効果を奏する。
【００５４】
本発明に係るプリント配線基板の製造方法によれば、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が絶縁層の表面に露出した貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、絶縁性基板に、第１導体ランド部、絶縁層、および第１導体ランド部に位置合わせされた貫通穴を順次形成する処理基板形成工程と、絶縁層に導体層を積層すると共に貫通穴へ導体を充填して貫通導体部を形成する貫通導体部形成工程と、絶縁層に積層された導体層をパターニングして高密度実装領域で貫通導体部を被覆する貫通導体部被覆パターンを形成する導体層パターニング工程と、高密度実装領域の貫通導体部被覆パターンを除去して貫通導体部を露出させる貫通導体部露出工程とを備えることから、高密度実装領域の貫通導体部を高精度に形成して露出させることが可能となり、貫通導体部に対して高密度表面実装電子部品（グリッドアレイ電極）を高精度に実装することができるプリント配線基板を容易に製造することが可能となるという効果を奏する。
【００５５】
本発明に係る部品搭載済みプリント配線基板によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、グリッドアレイ電極は、高密度実装領域で絶縁層の表面に露出した貫通導体部に接続されていることから、高密度表面実装電子部品のグリッドアレイ電極とグリッドアレイ電極に対応させた貫通導体部とを容易かつ高精度に接続することが可能となり、高密度表面実装電子部品を高精度に実装して薄型化した部品搭載済みプリント配線基板とすることができるという効果を奏する。
【００５６】
本発明に係る部品搭載済みプリント配線基板の製造方法によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備え、プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、グリッドアレイ電極は、高密度実装領域で絶縁層の表面に露出した貫通導体部に接続されている部品搭載済みプリント配線基板の製造方法であって、プリント配線基板は、貫通導体部によって構成され高密度表面実装電子部品を実装するときの位置決め基準となる位置決めマークを高密度実装領域の外側に備え、グリッドアレイ電極を貫通導体部に接続して高密度表面実装電子部品をプリント配線基板に搭載する高密度表面実装電子部品搭載工程で、位置決めマークに基づいて高密度表面実装電子部品を位置決めすることから、高密度表面実装電子部品のグリッドアレイ電極が接続される貫通導体部と同一精度で形成された位置決めマークを基準として高密度表面実装電子部品を搭載することが可能となり、容易かつ高精度に部品搭載済みプリント配線基板を製造することができるという効果を奏する。
【００５７】
本発明に係る部品搭載済みプリント配線基板の再生方法によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備え、プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、グリッドアレイ電極は、高密度実装領域で絶縁層の表面に露出した貫通導体部に接続されている部品搭載済みプリント配線基板の再生方法であって、不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備する部品搭載済みプリント配線基板準備工程と、部品搭載済みプリント配線基板準備工程で準備された部品搭載済みプリント配線基板のプリント配線基板から高密度表面実装電子部品を除去する高密度表面実装電子部品除去工程とを備えることから、プリント配線基板に実装した高密度表面実装電子部品が不良と判定された場合でも、高密度表面実装電子部品を除去して部品搭載済みプリント配線基板（プリント配線基板）を再生することが可能となり、プリント配線基板および部品搭載済みプリント配線基板の製造コストを低減することが可能となるという効果を奏する。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５９】
＜実施の形態１＞
図１ないし図６に基づいて、本実施の形態に係るプリント配線基板、部品搭載済みプリント配線基板、プリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法について説明する。
【００６０】
図１は、本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。なお、プリント配線基板の断面でのハッチングは図の見易さを考慮して全て省略してある（以下同様とする）。
【００６１】
本実施の形態に係るプリント配線基板１０は、格子状に配置されたグリッドアレイ電極２１（図４（Ｂ）参照）を有する高密度表面実装電子部品２０（図４参照）が搭載される高密度実装領域１０ｇ、および、端部に表面実装電極２４（図４（Ａ）参照）を有するチップ型表面実装電子部品２３（図４参照）が搭載されるチップ部品実装領域１０ｃを備える。なお、プリント配線基板１０は、完成したものに限らず、工程途中のものも含めてプリント配線基板１０とする。
【００６２】
先ず、絶縁性基板１１に、第１導体ランド１２、絶縁層１３、第２導体ランド部１６の下地となる下地導体層１６ｂ、貫通穴１４を順次形成する。
【００６３】
つまり、絶縁性基板１１に積層した導体層をパターニングして第１導体ランド部１２を形成し、第１導体ランド部１２に絶縁層１３および下地導体層１６ｂを積層し、第１導体ランド部１２に位置合わせして絶縁層１３および下地導体層１６ｂを貫通する貫通穴１４を形成する（処理基板形成工程）。
【００６４】
次に、絶縁層１３および下地導体層１６ｂを貫通した貫通穴１４へ導体を充填して貫通導体部１５を形成する（貫通導体部形成工程）。なお、貫通穴１４への導体の充填は、例えば、プリント配線基板１０に対するパネルメッキ（例えば、銅メッキ）などを適用して施すことが可能である。このとき、下地導体層１６ｂにメッキ導体層（パターニングされ、下地導体層１６ｂとともに第２導体ランド部１６、貫通導体部被覆パターン１７を形成する。）が積層される。
【００６５】
その後、絶縁層１３に積層された導体層（下地導体層１６ｂおよびメッキ導体層）をパターニングして高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を形成する（導体層パターニング工程）。
【００６６】
つまり、プリント配線基板１０は、絶縁性基板１１に積層した導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備える。
【００６７】
また、プリント配線基板１０は、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層（下地導体層１６ｂおよびメッキ導体層）をパターニングして形成された第２導体ランド部１６を備える。なお、第２導体ランド部１６は、導体層パターニング工程で、貫通導体部被覆パターン１７と同時に形成される。
【００６８】
また、第２導体ランド部１６は、表面実装電極２４が接続される構成としてある。したがって、プリント配線基板１０は、高密度表面実装電子部品２０に加えてチップ型表面実装電子部品２３を実装することが可能となり、種々の用途に適用できる汎用性のあるプリント配線基板１０とすることができる。
【００６９】
プリント配線基板１０は、貫通導体部１５によって構成され高密度表面実装電子部品２０が搭載されるときの位置決め基準となる位置決めマーク１５ｍを高密度実装領域１０ｇの外側に備える。したがって、貫通導体部１５に対する高密度表面実装電子部品２０の位置決めを容易かつ高精度に実行することが可能となり、高密度表面実装電子部品２０を容易かつ高精度に実装することができる。
【００７０】
なお、位置決めマーク１５ｍは、貫通導体部１５と全く同一の処理工程、同一の加工精度で形成されることから、貫通導体部１５と同一の位置精度を有することとなり、貫通導体部１５に対する位置決め基準とすることが可能となる。
【００７１】
以下、絶縁性基板１１の一方の面に対する加工状態（形成状態）のみについて説明するが、他方の面に適宜の絶縁層１３ｓ、貫通穴１４、貫通導体部１５ｓ、第２導体ランド部１６ｓが形成してあっても良い。また、他方の面に一方の面と同様の加工を施すことも可能である。
【００７２】
図２は、本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを機械加工によって除去する状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【００７３】
図３は、本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は機械加工の後に化学研磨によって表面処理を施した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【００７４】
本実施の形態に係るプリント配線基板１０の製造方法では、高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去して貫通導体部１５を露出させる貫通導体部露出工程を備える。なお、貫通導体部露出工程は、機械加工によって施される機械加工工程と、化学研磨による表面処理が施される化学研磨処理工程とで構成される。
【００７５】
図２では、機械加工工程での処理状態を示し、図３では、化学研磨処理工程での処理状態を示している。つまり、貫通導体部露出工程では、貫通導体部被覆パターン１７の除去は、機械加工によって施される。したがって、効率的に貫通導体部被覆パターン１７を除去することが可能となる。
【００７６】
機械加工は、例えば、ＮＣ（数値制御）ルーターのように厚さ方向での制御を高精度に実施することが可能な装置を適用する。したがって、機械加工を高精度に実行することが可能となる。
【００７７】
なお、図２では、貫通導体部被覆パターン１７、位置決めマーク１５ｍに対応する導体層の一部（残留膜）が残った状態を示すが、これに限らず機械加工工程で導体層を完全に除去した形態（図３の状態）とすることも可能である。
【００７８】
貫通導体部露出工程は、高密度実装領域１０ｇで、絶縁層１３に積層された導体層のほとんどの厚さを除去する機械加工工程を備えることから、従来の化学的エッチング技法の場合に生じるエッチング斑が問題になることはない。
【００７９】
また、高密度実装領域１０ｇの全体に対して均一な機械加工を施すことが可能となることから、個々の貫通導体部１５に対する面方向での位置合わせ精度は全く問題とならない。つまり、ホトリソグラフィ技術を適用した従来技法によって形成する場合のようなホトレジストに対する加工工程（加工精度）が不要となり、処理工程を簡略化し、高精度化することが可能となる。したがって、厚さ方向での精度の制御のみで良いことから、高精度に導体層を除去して、高精度に位置決めされた貫通導体部１５を露出させることが可能となる。
【００８０】
図３では、貫通導体部露出工程で、機械加工工程の後、化学研磨処理工程による表面処理が施される。したがって、貫通導体部被覆パターン１７の残留膜を完全に除去し、絶縁層１３の表面を清浄化し、プリント配線基板１０の信頼性を向上させることができる。
【００８１】
化学研磨処理工程は、例えば酸などの化学薬品を適用して研磨処理を施すことによって実行される。つまり、化学研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって、導体層（貫通導体部被覆パターン１７）の残留膜、機械加工の切削による導体粉末、導体層のプロファイル（銅張り積層板の銅箔のアンカー効果を出すための足（不図示））などを除去する。
【００８２】
なお、絶縁層１３の表面に露出した貫通導体部１５の端部は、絶縁層１３とほぼ面一とされることとなる。したがって、貫通導体部１５は、貫通穴１４の位置決めに自己整合的に形成され、高精度に配列された状態とすることが可能となる。また、高密度実装領域１０ｇに配置され絶縁層１３の表面に露出した貫通導体部１５は、グリッドアレイ電極２１が接続される構成としてある。つまり、グリッドアレイ電極２１の大きさに整合する大きさで貫通穴１４は予め形成されている。
【００８３】
貫通導体部露出工程の後、プリント配線基板１０の表面に対する安定化処理を施す（不図示）。つまり、洗浄処理、防錆処理を施す。これによって、プリント配線基板１０の表面を清浄にし、また、露出した導体層（貫通導体部１５、第２導体ランド部１６）の防錆を図ることが可能となり、配線間の絶縁抵抗を確保して信頼性を向上させることができる。
【００８４】
図４は、本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。なお、搭載した高密度表面実装電子部品およびチップ型表面実装電子部品に対しては、断面でのハッチングを施してある（以下同様とする）。
【００８５】
本実施の形態に係る部品搭載済みプリント配線基板１０Ｂは、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備える。つまり、プリント配線基板１０は、高密度表面実装電子部品２０を搭載されて部品搭載済みプリント配線基板１０Ｂとなる。
【００８６】
プリント配線基板１０は、上述したとおり、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備える。また、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている。
【００８７】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１とグリッドアレイ電極２１に対応させた貫通導体部１５とを容易かつ高精度に接続することが可能となることから、高密度表面実装電子部品２０を高精度に実装した部品搭載済みプリント配線基板１０Ｂとすることができる。なお、貫通導体部１５は、貫通穴１４を充填した状態のままで良く、表面にランド部を形成する必要が全くないことから、グリッドアレイ電極２１に正対させて高精細化（微細化、薄型化）することが可能となり、高密度に配置することが可能となる。
【００８８】
高密度表面実装電子部品２０としては、例えば半田バンプ（あるいは、半田ボール）をグリッドアレイ電極２１とされたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：チップサイズパッケージ）などを対象とすることが可能となる。
【００８９】
また、プリント配線基板１０は、端部に表面実装電極２４を有するチップ型表面実装電子部品２３が搭載されるチップ部品実装領域１０ｃと、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層をパターニングして形成された第２導体ランド部１６とを備える。また、表面実装電極２４は、第２導体ランド部１６に例えば半田で接続されている。
【００９０】
したがって、高密度表面実装電子部品２０に加えてチップ型表面実装電子部品２３が搭載されることから、電子部品を高密度に実装して電子機器の機能を容易かつ確実に実現できる適合性の高い部品搭載済みプリント配線基板１０Ｂとすることができる。
【００９１】
上述したとおり、プリント配線基板１０は、貫通導体部１５によって構成され高密度表面実装電子部品２０を実装するときの位置決め基準となる位置決めマーク１５ｍを高密度実装領域１０ｇの外側に備え、グリッドアレイ電極２１を貫通導体部１５に接続して高密度表面実装電子部品２０をプリント配線基板１０に搭載する高密度表面実装電子部品搭載工程で、位置決めマーク１５ｍに基づいて高密度表面実装電子部品２０を位置決めする。
【００９２】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１が接続される貫通導体部１５と同一精度で形成された位置決めマーク１５ｍを基準として高密度表面実装電子部品２０を搭載することが可能となることから、容易かつ高精度に部品搭載済みプリント配線基板１０Ｂを製造することができる。
【００９３】
なお、高密度表面実装電子部品２０の搭載と、チップ型表面実装電子部品２３の搭載は、いずれを先に搭載しても良く、また条件を整合させて同時に実行する形態とすることも可能である。
【００９４】
図５は、本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。なお、保護樹脂部に対しては、断面でのハッチングを施してある（以下同様とする）。
【００９５】
実装した高密度表面実装電子部品２０およびチップ型表面実装電子部品２３を全面的に被覆する保護樹脂部３０（全面被覆型保護樹脂部）を形成する。保護樹脂部３０は、例えばエポキシ系樹脂による通常の樹脂封止成型装置を適用した樹脂封止工程によって形成することが可能である。
【００９６】
保護樹脂部３０を形成した後、部品搭載済みプリント配線基板１０Ｂの良否判定を実施する。なお、不良品に対しては、実施の形態２による再生処理を施すことが可能である。
【００９７】
図６は、本発明の実施の形態１に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【００９８】
本実施の形態に係るプリント配線基板１０の製造方法は、次に示すステップＳ１ないしステップＳ５で実施され、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法は、ステップＳ５の後に続くステップＳ６ないしステップＳ８で実施される。
【００９９】
ステップＳ１：
絶縁性基板１１に、第１導体ランド部１２、絶縁層１３、および第１導体ランド部１２に位置合わせされた貫通穴１４を順次形成する（処理基板形成工程）。詳細は、図１で説明したとおりである。
【０１００】
ステップＳ２：
絶縁層１３に導体層（パターニングされて第２導体ランド部１６、貫通導体部被覆パターン１７となる導体層。）を積層する。また、貫通穴１４に導体を充填して貫通導体部１５を形成する。つまり、図１で説明したとおり、絶縁層１３に導体層を積層すると共に貫通穴１４へ導体を充填して貫通導体部１５を形成する（貫通導体部形成工程）。
【０１０１】
ステップＳ３：
絶縁層１３に積層された導体層をパターニングする。つまり、高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を形成する（導体層パターニング工程）。また、併せて、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層をパターニングして第２導体ランド部１６を形成する（導体層パターニング工程）。詳細は、図１で説明したとおりである。
【０１０２】
ステップＳ４：
高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去する。つまり、貫通導体部被覆パターン１７を除去して貫通導体部１５を露出させる（貫通導体部露出工程）。
【０１０３】
図３で説明したとおり、貫通導体部露出工程で、貫通導体部被覆パターン１７の除去は、先ず機械加工工程によって施され、機械加工工程の後の化学研磨処理工程による表面処理が施される。
【０１０４】
ステップＳ５：
プリント配線基板１０に対する洗浄処理を施した後、プリント配線基板１０に対する防錆処理を施す。
【０１０５】
洗浄処理は、例えば純水を適用して施される。したがって、化学研磨処理工程で使用された化学薬品の残留物を除去し、プリント配線基板１０の絶縁抵抗を確保することが可能となり、また、残留した化学薬品による変質を防止して信頼性を確保することが可能となる。
【０１０６】
防錆処理は、プリント配線基板１０の表面に反応する薬液（例えば水溶性のフラックス）を適用して施される。防錆処理によって、高密度表面実装電子部品２０、チップ型表面実装電子部品２３を搭載するときに適用される半田に対する耐性を向上させ、半田接合に対する信頼性を向上させることが可能となる。
【０１０７】
ステップＳ６：
プリント配線基板１０に高密度表面実装電子部品２０を搭載して部品搭載済みプリント配線基板１０Ｂを形成する。また、プリント配線基板１０にチップ型表面実装電子部品２３を搭載する。詳細は、図４で説明したとおりである。
【０１０８】
ステップＳ７：
保護樹脂部３０（全面被覆型）を形成し、プリント配線基板１０の表面を保護する。詳細は、図５で説明したとおりである。なお、保護樹脂部３０の形成は、隣接する高密度表面実装電子部品２０が配置された領域を含めて複数の部品搭載済みプリント配線基板１０Ｂに対して行うことが可能である。
【０１０９】
ステップＳ８：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。適宜の電気検査装置を適用して所定の検査を行い、良否判定を行う。不良品に対しては、後述する再生処理を施すことが可能である。
【０１１０】
上述したとおり、本実施の形態に係るプリント配線基板１０は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０であって、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、高密度実装領域１０ｇに配置され絶縁層１３の表面に露出した貫通導体部１５は、グリッドアレイ電極２１が接続される構成としてある。
【０１１１】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１の配線密度に対応させて微細化した貫通導体部１５を容易かつ高精度に配置することが可能となることから、高密度表面実装電子部品２０を容易かつ高精度に実装して薄型化することが可能なプリント配線基板１０とすることができる。
【０１１２】
本実施の形態に係るプリント配線基板１０の製造方法は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、高密度表面実装電子部品２０の格子状に配置されたグリッドアレイ電極２１が絶縁層１３の表面に露出した貫通導体部１５に接続される高密度実装領域１０ｇを備えるプリント配線基板１０の製造方法である。
【０１１３】
また、本実施の形態に係るプリント配線基板１０の製造方法では、絶縁性基板１１に、第１導体ランド部１２、絶縁層１３、および第１導体ランド部１２に位置合わせされた貫通穴１４を順次形成する処理基板形成工程と、絶縁層１３に導体層を積層すると共に貫通穴１４へ導体を充填して貫通導体部１５を形成する貫通導体部形成工程と、絶縁層１３に積層された導体層をパターニングして高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を形成する導体層パターニング工程と、高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去して貫通導体部１５を露出させる貫通導体部露出工程とを備える。
【０１１４】
したがって、高密度実装領域１０ｇの貫通導体部１５を高精度に形成して露出させることが可能となり、貫通導体部１５に対して高密度表面実装電子部品２０（グリッドアレイ電極２１）を高精度に実装することができるプリント配線基板１０を容易に製造することが可能となる。
【０１１５】
上述したとおり、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂは、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備える部品搭載済みプリント配線基板１０Ｂであって、プリント配線基板１０は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている。
【０１１６】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１とグリッドアレイ電極２１に対応させた貫通導体部１５とを容易かつ高精度に接続することが可能となることから、高密度表面実装電子部品２０を高精度に実装して薄型化した部品搭載済みプリント配線基板１０Ｂとすることができる。
【０１１７】
また、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備え、プリント配線基板１０は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている部品搭載済みプリント配線基板１０Ｂの製造方法である。
【０１１８】
また、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法では、プリント配線基板１０は、貫通導体部１５によって構成され高密度表面実装電子部品２０を実装するときの位置決め基準となる位置決めマーク１５ｍを高密度実装領域１０ｇの外側に備え、グリッドアレイ電極２１を貫通導体部１５に接続して高密度表面実装電子部品２０をプリント配線基板１０に搭載する高密度表面実装電子部品搭載工程で、位置決めマーク１５ｍに基づいて高密度表面実装電子部品２０を位置決めする。
【０１１９】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１が接続される貫通導体部１５と同一精度で形成された位置決めマーク１５ｍを基準として高密度表面実装電子部品２０を搭載することが可能となることから、容易かつ高精度に部品搭載済みプリント配線基板１０Ｂを製造することができる。
【０１２０】
＜実施の形態２＞
図７ないし図１０に基づいて、本実施の形態に係る部品搭載済みプリント配線基板の再生方法について説明する。本実施の形態に係る部品搭載済みプリント配線基板の再生方法は、実施の形態１に係る部品搭載済みプリント配線基板１０Ｂに対する再生方法である。
【０１２１】
図７は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良と判定された高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１２２】
本実施の形態は、実施の形態１（図６）のステップＳ８で不良品と判定された部品搭載済みプリント配線基板１０Ｂの再生方法に関する。
【０１２３】
前提として、プリント配線基板１０に高密度表面実装電子部品２０が搭載され部品搭載済みプリント配線基板１０Ｂとなった状態で、搭載された高密度表面実装電子部品２０の良否判定を行う（実施の形態１のステップＳ８）。
【０１２４】
つまり、不良と判定された高密度表面実装電子部品２０が搭載された部品搭載済みプリント配線基板１０Ｂを準備する（部品搭載済みプリント配線基板準備工程。状態としては、図５と同様である。）。
【０１２５】
次に、部品搭載済みプリント配線基板準備工程で準備された部品搭載済みプリント配線基板１０Ｂのプリント配線基板１０から高密度表面実装電子部品２０を除去する（高密度表面実装電子部品除去工程。図７）。
【０１２６】
この構成により、プリント配線基板１０に実装した高密度表面実装電子部品２０が不良の場合でも、高密度表面実装電子部品２０を除去してプリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）を再生することが可能となり、プリント配線基板１０および部品搭載済みプリント配線基板１０Ｂの製造コストを低減することが可能となる。
【０１２７】
なお、高密度表面実装電子部品除去工程では、高密度表面実装電子部品２０を除去するために高密度表面実装電子部品２０を被覆している保護樹脂部３０も併せて除去される。また、高密度表面実装電子部品２０の除去に併せて位置決めマーク１５ｍを被覆している領域の保護樹脂部３０を除去して位置決めマーク１５ｍを露出させる。
【０１２８】
また、高密度表面実装電子部品除去工程は、高密度表面実装電子部品２０をプリント配線基板１０から機械加工により除去する機械加工工程と、機械加工工程を終了した後、機械加工により除去した部分に対して化学研磨による表面処理を施す化学研磨処理工程とを備える。
【０１２９】
したがって、高密度表面実装電子部品２０の除去および貫通導体部１５の露出を容易かつ高精度に実行することが可能となるので、不良品であった部品搭載済みプリント配線基板１０Ｂを容易かつ高精度に再生することが可能となり、部品搭載済みプリント配線基板１０Ｂの製造コストを低減することができる。
【０１３０】
なお、機械加工工程および化学研磨処理工程は、実施の形態１（図１）で説明したものと同様とすることが可能である。高密度表面実装電子部品除去工程での処理によって、部品搭載済みプリント配線基板１０Ｂ（プリント配線基板１０）は、高密度実装領域１０ｇで、実施の形態１の図３で示した状態と同様となる。
【０１３１】
また、高密度表面実装電子部品除去工程（機械加工工程および化学研磨処理工程）の後、プリント配線基板１０の洗浄処理、プリント配線基板１０の防錆処理を行う。洗浄処理および防錆処理は、実施の形態１（図３）で説明したとおりの処理とすることが可能である。
【０１３２】
なお、位置決めマーク１５ｍに対しても同様の処理を施すことで位置決めマーク１５ｍの精度を確保することが可能となる。
【０１３３】
図８は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１３４】
高密度実装領域１０ｇで露出させた貫通導体部１５に対して高密度表面実装電子部品２０のグリッドアレイ電極２１を接続して、新たな高密度表面実装電子部品２０を部品搭載済みプリント配線基板１０Ｂに再度搭載する。
【０１３５】
位置決めマーク１５ｍを露出させていることから、位置決めマーク１５ｍに対して高密度表面実装電子部品２０を実施の形態１の図４と同様にして搭載することが可能となる。
【０１３６】
図９は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した後、除去した保護樹脂部に樹脂を補充した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１３７】
新たな高密度表面実装電子部品２０を搭載した後、保護樹脂部３０の樹脂を除去した部分に樹脂を補充して、保護樹脂部３０を再度形成し、部品搭載済みプリント配線基板１０Ｂを再生する。
【０１３８】
再度保護樹脂部３０を形成した後、再生した部品搭載済みプリント配線基板１０Ｂの良否判定を実施する。
【０１３９】
図１０は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【０１４０】
本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法は、実施の形態１でのステップＳ８の後、以下に示すステップＳ１０ないしステップＳ１５で実施される。
【０１４１】
ステップＳ８：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。実施の形態１でのステップＳ８のとおりであるので、説明は省略する。なお、本ステップは、部品搭載済みプリント配線基板１０Ｂの再生方法と直接関係するわけではないが、不良と判定された部品搭載済みプリント配線基板１０Ｂを準備するための前提条件となるものである。
【０１４２】
ステップＳ１０：
ステップＳ８で不良と判定された部品搭載済みプリント配線基板１０Ｂを準備する。
【０１４３】
ステップＳ１１：
高密度表面実装電子部品２０を部品搭載済みプリント配線基板１０Ｂから除去する。先ず機械加工工程による除去を実行し、さらに化学研磨処理工程による除去を実行する。詳細は、実施の形態１（図６）のステップＳ４で説明したとおりであるので省略する。
【０１４４】
ステップＳ１２：
プリント配線基板１０の洗浄処理を施した後、プリント配線基板１０の防錆処理を施す。詳細は、実施の形態１のステップＳ５で説明したとおりであるので省略する。
【０１４５】
ステップＳ１３：
新たな高密度表面実装電子部品２０をプリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）に搭載し、新たな部品搭載済みプリント配線基板１０Ｂを形成する。詳細は、実施の形態１のステップＳ６で説明したとおりであるので省略する。なお、チップ型表面実装電子部品２３は、そのままとした状態で説明するが、高密度表面実装電子部品２０と同様に適宜取り替えることも可能である。
【０１４６】
ステップＳ１４：
保護樹脂部３０（全面被覆型）の補充を行う。つまり、機械加工工程で除去した保護樹脂部３０の除去部分へ樹脂を補充（充填）して、部品搭載済みプリント配線基板１０Ｂを再生する。
【０１４７】
ステップＳ１５：
再生した部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。
【０１４８】
上述したとおり、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備え、プリント配線基板１０は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている部品搭載済みプリント配線基板１０Ｂの再生方法である。
【０１４９】
また、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法では、不良と判定された高密度表面実装電子部品２０が搭載された部品搭載済みプリント配線基板１０Ｂを準備する部品搭載済みプリント配線基板準備工程と、部品搭載済みプリント配線基板準備工程で準備された部品搭載済みプリント配線基板１０Ｂのプリント配線基板１０から高密度表面実装電子部品２０を除去する高密度表面実装電子部品除去工程とを備える。
【０１５０】
したがって、プリント配線基板１０に実装した高密度表面実装電子部品２０が不良の場合でも、高密度表面実装電子部品２０を除去してプリント配線基板１０を再生することが可能となり、プリント配線基板１０および部品搭載済みプリント配線基板１０Ｂの製造コストを低減することが可能となる。
【０１５１】
＜実施の形態３＞
図１１ないし図１５に基づいて、本実施の形態に係るプリント配線基板、部品搭載済みプリント配線基板、プリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法について説明する。
【０１５２】
本実施の形態の基本的な構成は、実施の形態１と同様であり、プリント配線基板１０の高密度実装領域１０ｇの厚さをチップ部品実装領域１０ｃの厚さより薄くする点が異なる。したがって、以下では実施の形態１と同一の符号を採用し、適宜説明を省略する。
【０１５３】
図１１は、本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１５４】
本実施の形態に係るプリント配線基板１０は、実施の形態１（図１）に示したプリント配線基板１０と同様であり、製造方法も同様であるので、説明は省略する。
【０１５５】
図１２は、本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを除去して高密度実装領域の厚さをチップ部品実装領域の厚さより薄くした状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１５６】
本実施の形態に係るプリント配線基板１０は、実施の形態１（図２、図３）に示したプリント配線基板１０と基本的な構成は同様であり、製造方法も同様であるので、詳細な説明は適宜省略する。
【０１５７】
なお、上述したとおり、本実施の形態では、実施の形態１（図３）と異なり、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇは、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃより薄くしてある。
【０１５８】
したがって、プリント配線基板１０に高密度表面実装電子部品２０を実装したときに、高密度表面実装電子部品２０の絶縁性基板１１からの高さを抑制し、プリント配線基板１０に実装されたチップ型表面実装電子部品２３との段差を低減することが可能となり、高密度表面実装電子部品２０およびチップ型表面実装電子部品２３を実装したときの厚さＴｔ（図１３参照）を低減して部品搭載済みプリント配線基板１０Ｂの薄型化を図ることができる。
【０１５９】
なお、厚さの調整（高密度実装領域１０ｇでの絶縁層１３の厚さＴｇ＜チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃ）は、機械加工を適用することによって、容易かつ高精度に実現することが可能である。
【０１６０】
図１３は、本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１６１】
上述したとおり、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇは、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃより薄く形成してある。したがって、高密度表面実装電子部品２０およびチップ型表面実装電子部品２３を搭載したとき、高密度表面実装電子部品２０の絶縁性基板１１からの厚さＴｔを薄く（高さを低く）することが可能となり、また、高密度表面実装電子部品２０とチップ型表面実装電子部品２３との段差を低減することが可能となる。
【０１６２】
したがって、プリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）が適用される電子機器の小型化を図ることが可能となる。
【０１６３】
チップ型表面実装電子部品２３をプリント配線基板１０に搭載した後、部品搭載済みプリント配線基板１０Ｂの良否判定を実施する。なお、不良品に対して、実施の形態４による再生処理を施すことが可能である。
【０１６４】
図１４は、本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１６５】
実装した高密度表面実装電子部品２０と絶縁層１３との間の空間（間隙）を封止する保護樹脂部３１（間隙充填型保護樹脂部）を形成する。保護樹脂部３１は、例えばエポキシ系樹脂による通常の樹脂塗布装置、真空樹脂充填装置などを適用した樹脂封止工程によって形成することが可能である。
【０１６６】
保護樹脂部３１の形成によって、高密度表面実装電子部品２０（グリッドアレイ電極２１）とプリント配線基板１０（貫通導体部１５）との間での半田接合の信頼性を向上させ、部品搭載済みプリント配線基板１０Ｂの信頼性を向上させることが可能となる。
【０１６７】
なお、保護樹脂部３１を形成する高密度実装領域１０ｇは、チップ部品実装領域１０ｃに対して凹状態とされていることから、高密度実装領域１０ｇの周囲に壁を形成した状態となっている。したがって、保護樹脂部３１を形成する樹脂を容易かつ高精度に位置決めすることが可能となる。つまり、高密度実装領域１０ｇは、保護樹脂部３１を形成するときの樹脂止めとして作用することから、保護樹脂部３１を容易かつ高精度に形成することができる。
【０１６８】
図１５は、本発明の実施の形態３に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【０１６９】
本実施の形態に係るプリント配線基板１０の製造方法は、次に示すステップＳ２０ないしステップＳ２４で実施され、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法は、ステップＳ２４の後に続くステップＳ２５ないしステップＳ２７で実施される。
【０１７０】
基本的な処理フローは、実施の形態１（図６）と同様であるので、主に異なる事項について説明する。
【０１７１】
ステップＳ２０：
絶縁性基板１１に、第１導体ランド部１２、絶縁層１３、および第１導体ランド部１２に位置合わせされた貫通穴１４を順次形成する（処理基板形成工程）。基本的な構成は、実施の形態１のステップＳ１と同様であるので説明は省略する。
【０１７２】
ステップＳ２１：
絶縁層１３に導体層（パターニングされて第２導体ランド部１６、貫通導体部被覆パターン１７となる。）を積層する。また、貫通穴１４に導体を充填して貫通導体部１５を形成する。基本的な構成は、実施の形態１のステップＳ２と同様であるので説明は省略する。
【０１７３】
ステップＳ２２：
絶縁層１３に積層された導体層をパターニングする。つまり、高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層をパターニングして第２導体ランド部１６を形成する。基本的な構成は、実施の形態１のステップＳ３と同様であるので説明は省略する。詳細は、図１１で説明したとおりである。
【０１７４】
ステップＳ２３：
高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去する。貫通導体部被覆パターン１７の除去は、機械加工工程、機械加工工程の後の化学研磨処理工程によって行われる。基本的な構成は、実施の形態１のステップＳ４と同様であるが、上述したとおり、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇと、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃとを異ならせている。
【０１７５】
つまり、高密度実装領域１０ｇの絶縁層１３の厚さＴｇ＜チップ部品実装領域１０ｃの絶縁層１３の厚さＴｃとしている。詳細は、図１２で説明したとおりである。
【０１７６】
ステップＳ２４：
プリント配線基板１０に対する洗浄処理を施した後、プリント配線基板１０に対する防錆処理を施す。基本的な構成は、実施の形態１のステップＳ５と同様であるので説明は省略する。詳細は、図１２で説明したとおりである。
【０１７７】
ステップＳ２５：
プリント配線基板１０に高密度表面実装電子部品２０を搭載して部品搭載済みプリント配線基板１０Ｂを形成する。また、プリント配線基板１０にチップ型表面実装電子部品２３を搭載する。基本的な構成は、実施の形態１のステップＳ６と同様であるので説明は省略する。なお、詳細は、図１３で説明したとおりである。
【０１７８】
ステップＳ２６：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。基本的な構成は、実施の形態１のステップＳ８と同様であるので説明は省略する。
【０１７９】
なお、本実施の形態では、保護樹脂部３１の形成を高密度表面実装電子部品２０それぞれに対して形成することから、保護樹脂部３１を形成する前（ステップＳ２７の前）に良否判定を実行する形態とした。したがって、効率的に保護樹脂部３１を形成することが可能となる。
【０１８０】
ステップＳ２７：
保護樹脂部３１（間隙充填型）を形成し、プリント配線基板１０の表面（プリント配線基板１０の表面と高密度表面実装電子部品２０の間の間隙）を保護する。実施の形態１のステップＳ７に対応するが、ステップＳ７で示した保護樹脂部３０に比較して、保護樹脂部３１は少ない樹脂量で形成することが可能である。
【０１８１】
なお、高密度表面実装電子部品２０が後工程で不良と判定された場合に高密度表面実装電子部品２０の除去を容易に実行することが可能となる。また、詳細は、図１４で説明したとおりである。
【０１８２】
＜実施の形態４＞
図１６ないし図１８に基づいて、本実施の形態に係る本実施の形態に係る部品搭載済みプリント配線基板の再生方法について説明する。本実施の形態に係る部品搭載済みプリント配線基板の再生方法は、実施の形態３に係る部品搭載済みプリント配線基板１０Ｂに対する再生方法である。
【０１８３】
図１６は、本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１８４】
先ず、図１６の直前の状態（図１３の状態）での部品搭載済みプリント配線基板１０Ｂを準備する（部品搭載済みプリント配線基板準備工程）。つまり、実施の形態３のステップＳ２６で不良と判定された部品搭載済みプリント配線基板１０Ｂに対する保護樹脂部３１を充填しないで本実施の形態の処理対象として準備する。
【０１８５】
したがって、部品搭載済みプリント配線基板１０Ｂは、プリント配線基板１０（貫通導体部１５）に高密度表面実装電子部品２０（グリッドアレイ電極２１）が接続された状態となっている。
【０１８６】
図１３の状態の部品搭載済みプリント配線基板１０Ｂに対して、機械加工工程による除去を実行し、不良と判定された高密度表面実装電子部品２０のほとんどを除去する（高密度表面実装電子部品除去工程）。つまり、グリッドアレイ電極２１の一部（貫通導体部１５に接合された側の残留グリッドアレイ電極２１ｒ）がわずかに残る程度に高密度表面実装電子部品２０を除去する（高密度表面実装電子部品除去工程）。
【０１８７】
したがって、高密度表面実装電子部品２０を除去した状態では、部品搭載済みプリント配線基板１０Ｂの高密度実装領域１０ｇの貫通導体部１５に、グリッドアレイ電極２１の残留物としての残留グリッドアレイ電極２１ｒがわずかに存在した状態となっている。
【０１８８】
なお、グリッドアレイ電極２１に対応する部分を加熱して、グリッドアレイ電極２１を溶かして高密度表面実装電子部品２０を除去することも可能である。
【０１８９】
図１７は、本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去してプリント配線基板を再生した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１９０】
図１６での機械加工（機械加工工程）に加えて、化学研磨による表面処理（化学研磨処理工程）を施すことによって、残留グリッドアレイ電極２１ｒを除去する。したがって、高密度実装領域１０ｇでは、高密度表面実装電子部品２０を搭載する前の状態である図１２と同様の状態とすることが可能である（高密度表面実装電子部品除去工程）。
【０１９１】
機械加工工程、化学研磨処理工程での処理方法は、他の実施の形態と同様に実施することが可能である。また、機械加工工程、化学研磨処理工程の後、プリント配線基板１０の表面に対する洗浄処理、防錆処理を施すことによって、図１２と同様の状態とすることが可能である。
【０１９２】
なお、高密度表面実装電子部品除去工程では、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇを、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃより薄くする。したがって、機械加工によって貫通導体部１５を効率的に露出させることが可能となることから、高精度に高密度表面実装電子部品２０を搭載することが可能となり、容易かつ高精度に部品搭載済みプリント配線基板１０Ｂを再生することができる。
【０１９３】
上述した表面処理を施した後、高密度実装領域１０ｇの貫通導体部１５に、新たな高密度表面実装電子部品２０を接続して搭載する。新たな高密度表面実装電子部品２０を搭載した状態は、図１３と同様の状態となり、部品搭載済みプリント配線基板１０Ｂは、再生された状態となる。
【０１９４】
高密度表面実装電子部品２０を搭載した後、再生された部品搭載済みプリント配線基板１０Ｂの良否判定を行う。良否判定で良品と判定された部品搭載済みプリント配線基板１０Ｂに対して、保護樹脂部３１を形成することによって、図１４と同様の状態とすることが可能である。つまり、不良と判定された高密度表面実装電子部品２０を除去して、新たな高密度表面実装電子部品２０を再度搭載することによって部品搭載済みプリント配線基板１０Ｂを再生することが可能となる。
【０１９５】
図１８は、本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【０１９６】
本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法は、実施の形態３でのステップＳ２６の後、以下に示すステップＳ３０ないしステップＳ３５で実施される。基本的な構成は、実施の形態２（図１０のステップＳ１０ないしステップＳ１５）と同様である。
【０１９７】
ステップＳ２６：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。実施の形態３でのステップＳ２６のとおりであるので、説明は省略する。なお、本ステップは、部品搭載済みプリント配線基板１０Ｂの再生方法と直接関係するわけではないが、不良と判定された部品搭載済みプリント配線基板１０Ｂを準備するための前提条件となるものである。
【０１９８】
ステップＳ３０：
実施の形態３のステップＳ２６で不良と判定された部品搭載済みプリント配線基板１０Ｂを準備する。基本的な構成は、実施の形態２のステップＳ１０と同様であるので説明は省略する。
【０１９９】
ステップＳ３１：
高密度表面実装電子部品２０を部品搭載済みプリント配線基板１０Ｂから除去する。先ず機械加工工程による除去を実行し、さらに化学研磨処理工程による除去を実行する。詳細は、実施の形態２のステップＳ１１、実施の形態３のステップＳ２３と同様であるので省略する。
【０２００】
ステップＳ３２：
プリント配線基板１０の洗浄処理を施した後、プリント配線基板１０の防錆処理を施す。詳細は、実施の形態２のステップＳ１、実施の形態３のステップＳ２４と同様であるので省略する。
【０２０１】
ステップＳ３３：
新たな高密度表面実装電子部品２０をプリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）に搭載し、新たな部品搭載済みプリント配線基板１０Ｂを形成する。詳細は、実施の形態２のステップＳ１３、実施の形態３のステップＳ２５と同様であるので省略する。
【０２０２】
ステップＳ３４：
再生した部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。詳細は、実施の形態２のステップＳ１５、実施の形態３のステップＳ２６と同様であるので省略する。
【０２０３】
ステップＳ３５：
保護樹脂部３１（間隙充填型）の補充を行う。つまり、機械加工工程で除去した保護樹脂部３０の除去部分へ樹脂を補充（充填）して、部品搭載済みプリント配線基板１０Ｂを再生する。詳細は、実施の形態２のステップＳ１４、実施の形態３のステップＳ２７と同様であるので省略する。
【図面の簡単な説明】
【０２０４】
【図１】本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図２】本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを機械加工によって除去する状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図３】本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は機械加工の後に化学研磨によって表面処理を施した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図４】本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図５】本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図６】本発明の実施の形態１に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【図７】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良と判定された高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図８】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図９】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した後、除去した保護樹脂部に樹脂を補充した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１０】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【図１１】本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１２】本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを除去して高密度実装領域の厚さをチップ部品実装領域の厚さより薄くした状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１３】本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１４】本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１５】本発明の実施の形態３に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【図１６】本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１７】本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去してプリント配線基板を再生した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１８】本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【図１９】従来のプリント配線基板の概要を示す説明図であり、（Ａ）は配線パターンを示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図２０】図１９で示した従来のプリント配線基板に高密度表面実装電子部品を実装した部品搭載済みプリント配線基板の平面状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【符号の説明】
【０２０５】
１０ プリント配線基板
１０Ｂ 部品搭載済みプリント配線基板
１０ｇ 高密度実装領域
１０ｃ チップ部品実装領域
１１ 絶縁性基板
１２ 第１導体ランド部
１３ 絶縁層
１４ 貫通穴
１５ 貫通導体部
１５ｍ 位置決めマーク
１６ 第２導体ランド部
１７ 貫通導体部被覆パターン
２０ 高密度表面実装電子部品
２１ グリッドアレイ電極
２１ｒ 残留グリッドアレイ電極
２３ チップ型表面実装電子部品
２４ 表面実装電極
３０ 保護樹脂部
３１ 保護樹脂部
Ｔｃ 厚さ
Ｔｇ 厚さ
Ｔｔ 厚さ
【技術分野】
【０００１】
本発明は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板、このようなプリント配線基板の製造方法、高密度実装領域に高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板、このような部品搭載済みプリント配線基板の製造方法、このような部品搭載済みプリント配線基板の再生方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高機能化に伴いプリント配線基板に対する小型化（高密度化）、高機能化が求められている。この要求に伴い、プリント配線基板に搭載される電子部品も種々の形態が適用されるようになってきた。
【０００３】
例えば、以前から知られているチップ型表面実装電子部品の搭載に加えて、電極が格子状に配置されたグリッド電極を有する高密度表面実装電子部品を搭載することが多くなっている。
【０００４】
図１９および図２０に基づいて、従来のプリント配線基板に対する高密度表面実装電子部品およびチップ型表面実装電子部品の搭載状況について説明する。
【０００５】
図１９は、従来のプリント配線基板の概要を示す説明図であり、（Ａ）は配線パターンを示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０００６】
図２０は、図１９で示した従来のプリント配線基板に高密度表面実装電子部品を実装した部品搭載済みプリント配線基板の平面状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０００７】
プリント配線基板１１０は、絶縁性基板１１１と、絶縁性基板１１１に、第１導体ランド１１２、絶縁層１１３、貫通穴１１４を順次形成した後、絶縁層１１３に積層（および貫通穴１１４に充填）した導体層をパターニングして形成された高密度第２導体ランド部１１６ｇと、同様にパターニングされた第２導体ランド部１１６とを有する。
【０００８】
また、プリント配線基板１１０は、格子状に配置されたグリッドアレイ電極１２１（図２０参照）を有する高密度表面実装電子部品１２０が搭載される高密度実装領域１１０ｇ、および、端部に表面実装電極１２４を有するチップ型表面実装電子部品１２３が搭載されるチップ部品実装領域１１０ｃを備える。
【０００９】
グリッドアレイ電極１２１に対応させて形成された高密度第２導体ランド部１１６ｇは、高密度実装領域１１０ｇに配置され、また、表面実装電極１２４に対応させて形成された第２導体ランド部１１６は、チップ部品実装領域１１０ｃに配置される。また、高密度第２導体ランド部１１６ｇの信頼性を確保するために、高密度第２導体ランド部１１６ｇの周囲にはソルダレジスト１１８が形成されている。
【００１０】
つまり、高密度第２導体ランド部１１６ｇは、貫通導体部１１５に対して位置合わせした状態で貫通導体部１１５の周囲に形成する必要があることから、高精度化、高密度化（高精細化）が困難であり、また、高密度表面実装電子部品１２０のグリッドアレイ電極１２１に対応させたパターンとする必要があることから、製造工程が複雑になり、歩留まりも低下するという問題があった。
【００１１】
さらに、高密度第２導体ランド部１１６ｇは、複数工程で形成された積層膜を加工することによって形成されることから、厚さ方向での高さを生じ薄型化が困難になるという問題もあった。
【００１２】
また、プリント配線基板１１０は、プリント配線基板１１０（高密度第２導体ランド部１１６ｇ）に搭載される高密度表面実装電子部品１２０（グリッドアレイ電極１２１）に対する位置決め手段として、高密度実装領域１１０ｇの外側に形成された位置決めマーク１１５ｍを有している。
【００１３】
位置決めマーク１１５ｍと高密度第２導体ランド部１１６ｇとは、同時に形成することから、高精度に位置決めされているが、位置決めマーク１１５ｍに対してソルダレジスト１１８は異なるプロセスで形成されることから、位置決めマーク１１５ｍとソルダレジスト１１８との間での位置決め精度は、一定の限界を有し、高精度化が困難であるという問題があった。
【００１４】
また、位置決めマーク１１５ｍとソルダレジスト１１８との間での位置精度に限界があることから、ソルダレジスト１１８を介して高密度第２導体ランド部１１６ｇに接続される高密度表面実装電子部品１２０のプリント配線基板１１０（高密度第２導体ランド部１１６ｇ）に対する位置精度に限界があった。
【００１５】
上述したとおり、従来技術では、プリント配線基板１１０の高密度第２導体ランド部１１６ｇは、構造が複雑であることから、高精細化、薄型化、高精度化が困難であるという課題を有していた。
【００１６】
また、プリント配線基板１１０（高密度第２導体ランド部１１６ｇ）が有する課題は、そのまま部品搭載済みプリント配線基板１１０Ｂの課題となっていた。つまり、プリント配線基板１１０に対する高密度表面実装電子部品１２０の搭載は高精度に位置決めすることが困難であり、また、高密度表面実装電子部品１２０が不良と判定された場合に再生することが困難であった。
【００１７】
また、プリント配線基板、特に高密度実装電子部品を搭載するためのプリント配線基板に関する技術として、例えば、特許文献１ないし特許文献４などが提案されている。
【特許文献１】特開２００１−１１９１３２号公報
【特許文献２】特開平１１−２６９１９号公報
【特許文献１】特開２００２−７６５９２号公報
【特許文献２】特開平１０−１６３６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明はこのような状況に鑑みてなされたものであり、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、高密度実装領域に配置され絶縁層の表面に露出させた貫通導体部をグリッドアレイ電極に接続することにより、高密度表面実装電子部品を容易かつ高精度に実装して薄型化することが可能なプリント配線基板を提供することを目的とする。
【００１９】
また、本発明は、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が絶縁層の表面に露出した貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、絶縁層に積層された導体層をパターニングして高密度実装領域で貫通導体部を被覆する貫通導体部被覆パターンを形成し、高密度実装領域の貫通導体部被覆パターンを除去して貫通導体部を露出させることにより、貫通導体部に対して高密度表面実装電子部品（グリッドアレイ電極）を高精度に実装することができるプリント配線基板を容易に製造することが可能なプリント配線基板の製造方法を提供することを他の目的とする。
【００２０】
また、本発明は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、グリッドアレイ電極を高密度実装領域で絶縁層の表面に露出した貫通導体部に接続することにより、高密度表面実装電子部品を高精度に実装して薄型化した部品搭載済みプリント配線基板を提供することを他の目的とする。
【００２１】
また、本発明は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域にグリッドアレイ電極を接続する部品搭載済みプリント配線基板の製造方法であって、高密度実装領域の外側に配置した位置決めマークに基づいて高密度表面実装電子部品を位置決めすることにより、容易かつ高精度に部品搭載済みプリント配線基板を製造することが可能な部品搭載済みプリント配線基板の製造方法を提供することを他の目的とする。
【００２２】
また、本発明は、部品搭載済みプリント配線基板の再生方法であって、不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備し、高密度表面実装電子部品を除去することにより、部品搭載済みプリント配線基板（プリント配線基板）を再生する部品搭載済みプリント配線基板の再生方法を提供することを他の目的とする。
【課題を解決するための手段】
【００２３】
本発明に係るプリント配線基板は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記高密度実装領域に配置され前記絶縁層の表面に露出した前記貫通導体部は、前記グリッドアレイ電極が接続される構成としてあることを特徴とする。
【００２４】
この構成により、高密度表面実装電子部品のグリッドアレイ電極の配線密度に対応させて微細化した貫通導体部を容易かつ高精度に配置することが可能となることから、高密度表面実装電子部品を容易かつ高精度に実装して薄型化することが可能なプリント配線基板とすることができる。
【００２５】
また、本発明に係るプリント配線基板では、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部を備え、前記前記第２導体ランド部は、前記表面実装電極が接続される構成としてあることを特徴とする。
【００２６】
この構成により、高密度表面実装電子部品に加えてチップ型表面実装電子部品を実装することが可能となり、種々の用途に適用できる汎用性のあるプリント配線基板とすることができる。
【００２７】
また、本発明に係るプリント配線基板では、前記貫通導体部によって構成され前記高密度表面実装電子部品が搭載されるときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備えることを特徴とする。
【００２８】
この構成により、貫通導体部に対する高密度表面実装電子部品の位置決めを容易かつ高精度に実行することが可能となり、高密度表面実装電子部品を容易かつ高精度に実装することができる。
【００２９】
また、本発明に係るプリント配線基板では、前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあることを特徴とする。
【００３０】
この構成により、プリント配線基板に高密度表面実装電子部品を実装したときに、高密度表面実装電子部品の高さを抑制し、プリント配線基板に実装されたチップ型表面実装電子部品との段差を低減することが可能となり、高密度表面実装電子部品およびチップ型表面実装電子部品を実装したときの部品搭載済みプリント配線基板の厚さを低減して薄型化を図ることができる。
【００３１】
また、本発明に係るプリント配線基板の製造方法は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が前記絶縁層の表面に露出した前記貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、絶縁性基板に、前記第１導体ランド部、前記絶縁層、および前記第１導体ランド部に位置合わせされた前記貫通穴を順次形成する処理基板形成工程と、前記絶縁層に導体層を積層すると共に前記貫通穴へ導体を充填して前記貫通導体部を形成する貫通導体部形成工程と、前記絶縁層に積層された前記導体層をパターニングして前記高密度実装領域で前記貫通導体部を被覆する貫通導体部被覆パターンを形成する導体層パターニング工程と、前記高密度実装領域の前記貫通導体部被覆パターンを除去して前記貫通導体部を露出させる貫通導体部露出工程とを備えることを特徴とする。
【００３２】
この構成により、高密度実装領域の貫通導体部を高精度に形成して露出させることが可能となり、貫通導体部に対して高密度表面実装電子部品（グリッドアレイ電極）を高精度に実装することができるプリント配線基板を容易に製造することが可能となる。
【００３３】
また、本発明に係るプリント配線基板の製造方法では、前記貫通導体部露出工程で、前記貫通導体部被覆パターンの除去は、機械加工によって施されることを特徴とする。
【００３４】
この構成により、効率的に貫通導体部被覆パターンを除去することが可能となる。
【００３５】
また、本発明に係るプリント配線基板の製造方法では、前記貫通導体部露出工程で、前記機械加工の後、化学研磨による表面処理が施されることを特徴とする。
【００３６】
この構成により、貫通導体部被覆パターンの残留膜を除去し、絶縁層の表面を清浄化し、信頼性を向上させることができる。
【００３７】
また、本発明に係るプリント配線基板の製造方法では、前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された前記導体層をパターニングして形成された第２導体ランド部を備え、該第２導体ランド部は、前記導体層パターニング工程で、前記絶縁層に積層された前記導体層をパターニングして形成されることを特徴とする。
【００３８】
この構成により、高密度表面実装電子部品に加えてチップ型表面実装電子部品を実装するプリント配線基板を製造することが可能となり、種々の用途に適用できる汎用性のあるプリント配線基板を製造することができる。
【００３９】
また、本発明に係る部品搭載済みプリント配線基板は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されていることを特徴とする。
【００４０】
この構成により、高密度表面実装電子部品のグリッドアレイ電極とグリッドアレイ電極に対応させた貫通導体部とを容易かつ高精度に接続することが可能となることから、高密度表面実装電子部品を高精度に実装して薄型化した部品搭載済みプリント配線基板とすることができる。
【００４１】
また、本発明に係る部品搭載済みプリント配線基板では、前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部とを備え、前記表面実装電極は、前記第２導体ランド部に接続されていることを特徴とする。
【００４２】
この構成により、高密度表面実装電子部品に加えてチップ型表面実装電子部品が搭載されることから、電子部品を高密度に実装して電子機器の機能を容易かつ確実に実現できる適合性の高い部品搭載済みプリント配線基板とすることができる。
【００４３】
また、本発明に係る部品搭載済みプリント配線基板では、前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあることを特徴とする。
【００４４】
この構成により、搭載された高密度表面実装電子部品とチップ型表面実装電子部品との段差を低減して薄型化を図ることが可能となることから、薄型化した部品搭載済みプリント配線基板とすることができ、適用される電子機器の小型化を図ることが可能となる。
【００４５】
また、本発明に係る部品搭載済みプリント配線基板の製造方法は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の製造方法であって、前記プリント配線基板は、前記貫通導体部によって構成され前記高密度表面実装電子部品を実装するときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備え、前記グリッドアレイ電極を前記貫通導体部に接続して前記高密度表面実装電子部品を前記プリント配線基板に搭載する高密度表面実装電子部品搭載工程で、前記位置決めマークに基づいて前記高密度表面実装電子部品を位置決めすることを特徴とする。
【００４６】
この構成により、高密度表面実装電子部品のグリッドアレイ電極が接続される貫通導体部と同一精度で形成された位置決めマークを基準として高密度表面実装電子部品を搭載することが可能となることから、容易かつ高精度に部品搭載済みプリント配線基板を製造することができる。
【００４７】
また、本発明に係る部品搭載済みプリント配線基板の再生方法は、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の再生方法であって、不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備する部品搭載済みプリント配線基板準備工程と、該部品搭載済みプリント配線基板準備工程で準備された前記部品搭載済みプリント配線基板のプリント配線基板から前記高密度表面実装電子部品を除去する高密度表面実装電子部品除去工程とを備えることを特徴とする。
【００４８】
この構成により、プリント配線基板に実装した高密度表面実装電子部品が不良と判定された場合でも、高密度表面実装電子部品を除去して部品搭載済みプリント配線基板（プリント配線基板）を再生することが可能となり、プリント配線基板および部品搭載済みプリント配線基板の製造コストを低減することが可能となる。
【００４９】
また、本発明に係る部品搭載済みプリント配線基板の再生方法では、前記高密度表面実装電子部品除去工程は、前記高密度表面実装電子部品を前記プリント配線基板から機械加工により除去する機械加工工程と、該機械加工工程を終了した後、機械加工により除去した部分に対して化学研磨による表面処理を施す化学研磨処理工程とを備えることを特徴とする。
【００５０】
この構成により、高密度表面実装電子部品の除去および貫通導体部の露出を容易かつ高精度に実行することが可能となるので、不良品であった部品搭載済みプリント配線基板を容易かつ高精度に再生することが可能となり、部品搭載済みプリント配線基板の製造コストを低減することができる。
【００５１】
また、本発明に係る部品搭載済みプリント配線基板の再生方法では、前記高密度表面実装電子部品除去工程で、前記高密度実装領域での前記絶縁層の厚さを、前記チップ部品実装領域での前記絶縁層の厚さより薄くすることを特徴とする。
【００５２】
この構成により、機械加工によって貫通導体部を効率的に露出させることが可能となることから、高精度に高密度表面実装電子部品を搭載することが可能となり、容易かつ高精度に部品搭載済みプリント配線基板を再生することができる。
【発明の効果】
【００５３】
本発明に係るプリント配線基板によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、高密度実装領域に配置され絶縁層の表面に露出した貫通導体部は、グリッドアレイ電極が接続される構成とすることから、高密度表面実装電子部品のグリッドアレイ電極の配線密度に対応させて微細化した貫通導体部を容易かつ高精度に配置することが可能となり、高密度表面実装電子部品を容易かつ高精度に実装して薄型化することが可能なプリント配線基板とすることができるという効果を奏する。
【００５４】
本発明に係るプリント配線基板の製造方法によれば、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が絶縁層の表面に露出した貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、絶縁性基板に、第１導体ランド部、絶縁層、および第１導体ランド部に位置合わせされた貫通穴を順次形成する処理基板形成工程と、絶縁層に導体層を積層すると共に貫通穴へ導体を充填して貫通導体部を形成する貫通導体部形成工程と、絶縁層に積層された導体層をパターニングして高密度実装領域で貫通導体部を被覆する貫通導体部被覆パターンを形成する導体層パターニング工程と、高密度実装領域の貫通導体部被覆パターンを除去して貫通導体部を露出させる貫通導体部露出工程とを備えることから、高密度実装領域の貫通導体部を高精度に形成して露出させることが可能となり、貫通導体部に対して高密度表面実装電子部品（グリッドアレイ電極）を高精度に実装することができるプリント配線基板を容易に製造することが可能となるという効果を奏する。
【００５５】
本発明に係る部品搭載済みプリント配線基板によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、グリッドアレイ電極は、高密度実装領域で絶縁層の表面に露出した貫通導体部に接続されていることから、高密度表面実装電子部品のグリッドアレイ電極とグリッドアレイ電極に対応させた貫通導体部とを容易かつ高精度に接続することが可能となり、高密度表面実装電子部品を高精度に実装して薄型化した部品搭載済みプリント配線基板とすることができるという効果を奏する。
【００５６】
本発明に係る部品搭載済みプリント配線基板の製造方法によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備え、プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、グリッドアレイ電極は、高密度実装領域で絶縁層の表面に露出した貫通導体部に接続されている部品搭載済みプリント配線基板の製造方法であって、プリント配線基板は、貫通導体部によって構成され高密度表面実装電子部品を実装するときの位置決め基準となる位置決めマークを高密度実装領域の外側に備え、グリッドアレイ電極を貫通導体部に接続して高密度表面実装電子部品をプリント配線基板に搭載する高密度表面実装電子部品搭載工程で、位置決めマークに基づいて高密度表面実装電子部品を位置決めすることから、高密度表面実装電子部品のグリッドアレイ電極が接続される貫通導体部と同一精度で形成された位置決めマークを基準として高密度表面実装電子部品を搭載することが可能となり、容易かつ高精度に部品搭載済みプリント配線基板を製造することができるという効果を奏する。
【００５７】
本発明に係る部品搭載済みプリント配線基板の再生方法によれば、格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、高密度実装領域に搭載された高密度表面実装電子部品とを備え、プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、第１導体ランド部に積層された絶縁層と、絶縁層を貫通した貫通穴に充填され第１導体ランド部に接続された貫通導体部とを備え、グリッドアレイ電極は、高密度実装領域で絶縁層の表面に露出した貫通導体部に接続されている部品搭載済みプリント配線基板の再生方法であって、不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備する部品搭載済みプリント配線基板準備工程と、部品搭載済みプリント配線基板準備工程で準備された部品搭載済みプリント配線基板のプリント配線基板から高密度表面実装電子部品を除去する高密度表面実装電子部品除去工程とを備えることから、プリント配線基板に実装した高密度表面実装電子部品が不良と判定された場合でも、高密度表面実装電子部品を除去して部品搭載済みプリント配線基板（プリント配線基板）を再生することが可能となり、プリント配線基板および部品搭載済みプリント配線基板の製造コストを低減することが可能となるという効果を奏する。
【発明を実施するための最良の形態】
【００５８】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５９】
＜実施の形態１＞
図１ないし図６に基づいて、本実施の形態に係るプリント配線基板、部品搭載済みプリント配線基板、プリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法について説明する。
【００６０】
図１は、本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。なお、プリント配線基板の断面でのハッチングは図の見易さを考慮して全て省略してある（以下同様とする）。
【００６１】
本実施の形態に係るプリント配線基板１０は、格子状に配置されたグリッドアレイ電極２１（図４（Ｂ）参照）を有する高密度表面実装電子部品２０（図４参照）が搭載される高密度実装領域１０ｇ、および、端部に表面実装電極２４（図４（Ａ）参照）を有するチップ型表面実装電子部品２３（図４参照）が搭載されるチップ部品実装領域１０ｃを備える。なお、プリント配線基板１０は、完成したものに限らず、工程途中のものも含めてプリント配線基板１０とする。
【００６２】
先ず、絶縁性基板１１に、第１導体ランド１２、絶縁層１３、第２導体ランド部１６の下地となる下地導体層１６ｂ、貫通穴１４を順次形成する。
【００６３】
つまり、絶縁性基板１１に積層した導体層をパターニングして第１導体ランド部１２を形成し、第１導体ランド部１２に絶縁層１３および下地導体層１６ｂを積層し、第１導体ランド部１２に位置合わせして絶縁層１３および下地導体層１６ｂを貫通する貫通穴１４を形成する（処理基板形成工程）。
【００６４】
次に、絶縁層１３および下地導体層１６ｂを貫通した貫通穴１４へ導体を充填して貫通導体部１５を形成する（貫通導体部形成工程）。なお、貫通穴１４への導体の充填は、例えば、プリント配線基板１０に対するパネルメッキ（例えば、銅メッキ）などを適用して施すことが可能である。このとき、下地導体層１６ｂにメッキ導体層（パターニングされ、下地導体層１６ｂとともに第２導体ランド部１６、貫通導体部被覆パターン１７を形成する。）が積層される。
【００６５】
その後、絶縁層１３に積層された導体層（下地導体層１６ｂおよびメッキ導体層）をパターニングして高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を形成する（導体層パターニング工程）。
【００６６】
つまり、プリント配線基板１０は、絶縁性基板１１に積層した導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備える。
【００６７】
また、プリント配線基板１０は、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層（下地導体層１６ｂおよびメッキ導体層）をパターニングして形成された第２導体ランド部１６を備える。なお、第２導体ランド部１６は、導体層パターニング工程で、貫通導体部被覆パターン１７と同時に形成される。
【００６８】
また、第２導体ランド部１６は、表面実装電極２４が接続される構成としてある。したがって、プリント配線基板１０は、高密度表面実装電子部品２０に加えてチップ型表面実装電子部品２３を実装することが可能となり、種々の用途に適用できる汎用性のあるプリント配線基板１０とすることができる。
【００６９】
プリント配線基板１０は、貫通導体部１５によって構成され高密度表面実装電子部品２０が搭載されるときの位置決め基準となる位置決めマーク１５ｍを高密度実装領域１０ｇの外側に備える。したがって、貫通導体部１５に対する高密度表面実装電子部品２０の位置決めを容易かつ高精度に実行することが可能となり、高密度表面実装電子部品２０を容易かつ高精度に実装することができる。
【００７０】
なお、位置決めマーク１５ｍは、貫通導体部１５と全く同一の処理工程、同一の加工精度で形成されることから、貫通導体部１５と同一の位置精度を有することとなり、貫通導体部１５に対する位置決め基準とすることが可能となる。
【００７１】
以下、絶縁性基板１１の一方の面に対する加工状態（形成状態）のみについて説明するが、他方の面に適宜の絶縁層１３ｓ、貫通穴１４、貫通導体部１５ｓ、第２導体ランド部１６ｓが形成してあっても良い。また、他方の面に一方の面と同様の加工を施すことも可能である。
【００７２】
図２は、本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを機械加工によって除去する状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【００７３】
図３は、本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は機械加工の後に化学研磨によって表面処理を施した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【００７４】
本実施の形態に係るプリント配線基板１０の製造方法では、高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去して貫通導体部１５を露出させる貫通導体部露出工程を備える。なお、貫通導体部露出工程は、機械加工によって施される機械加工工程と、化学研磨による表面処理が施される化学研磨処理工程とで構成される。
【００７５】
図２では、機械加工工程での処理状態を示し、図３では、化学研磨処理工程での処理状態を示している。つまり、貫通導体部露出工程では、貫通導体部被覆パターン１７の除去は、機械加工によって施される。したがって、効率的に貫通導体部被覆パターン１７を除去することが可能となる。
【００７６】
機械加工は、例えば、ＮＣ（数値制御）ルーターのように厚さ方向での制御を高精度に実施することが可能な装置を適用する。したがって、機械加工を高精度に実行することが可能となる。
【００７７】
なお、図２では、貫通導体部被覆パターン１７、位置決めマーク１５ｍに対応する導体層の一部（残留膜）が残った状態を示すが、これに限らず機械加工工程で導体層を完全に除去した形態（図３の状態）とすることも可能である。
【００７８】
貫通導体部露出工程は、高密度実装領域１０ｇで、絶縁層１３に積層された導体層のほとんどの厚さを除去する機械加工工程を備えることから、従来の化学的エッチング技法の場合に生じるエッチング斑が問題になることはない。
【００７９】
また、高密度実装領域１０ｇの全体に対して均一な機械加工を施すことが可能となることから、個々の貫通導体部１５に対する面方向での位置合わせ精度は全く問題とならない。つまり、ホトリソグラフィ技術を適用した従来技法によって形成する場合のようなホトレジストに対する加工工程（加工精度）が不要となり、処理工程を簡略化し、高精度化することが可能となる。したがって、厚さ方向での精度の制御のみで良いことから、高精度に導体層を除去して、高精度に位置決めされた貫通導体部１５を露出させることが可能となる。
【００８０】
図３では、貫通導体部露出工程で、機械加工工程の後、化学研磨処理工程による表面処理が施される。したがって、貫通導体部被覆パターン１７の残留膜を完全に除去し、絶縁層１３の表面を清浄化し、プリント配線基板１０の信頼性を向上させることができる。
【００８１】
化学研磨処理工程は、例えば酸などの化学薬品を適用して研磨処理を施すことによって実行される。つまり、化学研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって、導体層（貫通導体部被覆パターン１７）の残留膜、機械加工の切削による導体粉末、導体層のプロファイル（銅張り積層板の銅箔のアンカー効果を出すための足（不図示））などを除去する。
【００８２】
なお、絶縁層１３の表面に露出した貫通導体部１５の端部は、絶縁層１３とほぼ面一とされることとなる。したがって、貫通導体部１５は、貫通穴１４の位置決めに自己整合的に形成され、高精度に配列された状態とすることが可能となる。また、高密度実装領域１０ｇに配置され絶縁層１３の表面に露出した貫通導体部１５は、グリッドアレイ電極２１が接続される構成としてある。つまり、グリッドアレイ電極２１の大きさに整合する大きさで貫通穴１４は予め形成されている。
【００８３】
貫通導体部露出工程の後、プリント配線基板１０の表面に対する安定化処理を施す（不図示）。つまり、洗浄処理、防錆処理を施す。これによって、プリント配線基板１０の表面を清浄にし、また、露出した導体層（貫通導体部１５、第２導体ランド部１６）の防錆を図ることが可能となり、配線間の絶縁抵抗を確保して信頼性を向上させることができる。
【００８４】
図４は、本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。なお、搭載した高密度表面実装電子部品およびチップ型表面実装電子部品に対しては、断面でのハッチングを施してある（以下同様とする）。
【００８５】
本実施の形態に係る部品搭載済みプリント配線基板１０Ｂは、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備える。つまり、プリント配線基板１０は、高密度表面実装電子部品２０を搭載されて部品搭載済みプリント配線基板１０Ｂとなる。
【００８６】
プリント配線基板１０は、上述したとおり、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備える。また、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている。
【００８７】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１とグリッドアレイ電極２１に対応させた貫通導体部１５とを容易かつ高精度に接続することが可能となることから、高密度表面実装電子部品２０を高精度に実装した部品搭載済みプリント配線基板１０Ｂとすることができる。なお、貫通導体部１５は、貫通穴１４を充填した状態のままで良く、表面にランド部を形成する必要が全くないことから、グリッドアレイ電極２１に正対させて高精細化（微細化、薄型化）することが可能となり、高密度に配置することが可能となる。
【００８８】
高密度表面実装電子部品２０としては、例えば半田バンプ（あるいは、半田ボール）をグリッドアレイ電極２１とされたＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：チップサイズパッケージ）などを対象とすることが可能となる。
【００８９】
また、プリント配線基板１０は、端部に表面実装電極２４を有するチップ型表面実装電子部品２３が搭載されるチップ部品実装領域１０ｃと、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層をパターニングして形成された第２導体ランド部１６とを備える。また、表面実装電極２４は、第２導体ランド部１６に例えば半田で接続されている。
【００９０】
したがって、高密度表面実装電子部品２０に加えてチップ型表面実装電子部品２３が搭載されることから、電子部品を高密度に実装して電子機器の機能を容易かつ確実に実現できる適合性の高い部品搭載済みプリント配線基板１０Ｂとすることができる。
【００９１】
上述したとおり、プリント配線基板１０は、貫通導体部１５によって構成され高密度表面実装電子部品２０を実装するときの位置決め基準となる位置決めマーク１５ｍを高密度実装領域１０ｇの外側に備え、グリッドアレイ電極２１を貫通導体部１５に接続して高密度表面実装電子部品２０をプリント配線基板１０に搭載する高密度表面実装電子部品搭載工程で、位置決めマーク１５ｍに基づいて高密度表面実装電子部品２０を位置決めする。
【００９２】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１が接続される貫通導体部１５と同一精度で形成された位置決めマーク１５ｍを基準として高密度表面実装電子部品２０を搭載することが可能となることから、容易かつ高精度に部品搭載済みプリント配線基板１０Ｂを製造することができる。
【００９３】
なお、高密度表面実装電子部品２０の搭載と、チップ型表面実装電子部品２３の搭載は、いずれを先に搭載しても良く、また条件を整合させて同時に実行する形態とすることも可能である。
【００９４】
図５は、本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。なお、保護樹脂部に対しては、断面でのハッチングを施してある（以下同様とする）。
【００９５】
実装した高密度表面実装電子部品２０およびチップ型表面実装電子部品２３を全面的に被覆する保護樹脂部３０（全面被覆型保護樹脂部）を形成する。保護樹脂部３０は、例えばエポキシ系樹脂による通常の樹脂封止成型装置を適用した樹脂封止工程によって形成することが可能である。
【００９６】
保護樹脂部３０を形成した後、部品搭載済みプリント配線基板１０Ｂの良否判定を実施する。なお、不良品に対しては、実施の形態２による再生処理を施すことが可能である。
【００９７】
図６は、本発明の実施の形態１に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【００９８】
本実施の形態に係るプリント配線基板１０の製造方法は、次に示すステップＳ１ないしステップＳ５で実施され、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法は、ステップＳ５の後に続くステップＳ６ないしステップＳ８で実施される。
【００９９】
ステップＳ１：
絶縁性基板１１に、第１導体ランド部１２、絶縁層１３、および第１導体ランド部１２に位置合わせされた貫通穴１４を順次形成する（処理基板形成工程）。詳細は、図１で説明したとおりである。
【０１００】
ステップＳ２：
絶縁層１３に導体層（パターニングされて第２導体ランド部１６、貫通導体部被覆パターン１７となる導体層。）を積層する。また、貫通穴１４に導体を充填して貫通導体部１５を形成する。つまり、図１で説明したとおり、絶縁層１３に導体層を積層すると共に貫通穴１４へ導体を充填して貫通導体部１５を形成する（貫通導体部形成工程）。
【０１０１】
ステップＳ３：
絶縁層１３に積層された導体層をパターニングする。つまり、高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を形成する（導体層パターニング工程）。また、併せて、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層をパターニングして第２導体ランド部１６を形成する（導体層パターニング工程）。詳細は、図１で説明したとおりである。
【０１０２】
ステップＳ４：
高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去する。つまり、貫通導体部被覆パターン１７を除去して貫通導体部１５を露出させる（貫通導体部露出工程）。
【０１０３】
図３で説明したとおり、貫通導体部露出工程で、貫通導体部被覆パターン１７の除去は、先ず機械加工工程によって施され、機械加工工程の後の化学研磨処理工程による表面処理が施される。
【０１０４】
ステップＳ５：
プリント配線基板１０に対する洗浄処理を施した後、プリント配線基板１０に対する防錆処理を施す。
【０１０５】
洗浄処理は、例えば純水を適用して施される。したがって、化学研磨処理工程で使用された化学薬品の残留物を除去し、プリント配線基板１０の絶縁抵抗を確保することが可能となり、また、残留した化学薬品による変質を防止して信頼性を確保することが可能となる。
【０１０６】
防錆処理は、プリント配線基板１０の表面に反応する薬液（例えば水溶性のフラックス）を適用して施される。防錆処理によって、高密度表面実装電子部品２０、チップ型表面実装電子部品２３を搭載するときに適用される半田に対する耐性を向上させ、半田接合に対する信頼性を向上させることが可能となる。
【０１０７】
ステップＳ６：
プリント配線基板１０に高密度表面実装電子部品２０を搭載して部品搭載済みプリント配線基板１０Ｂを形成する。また、プリント配線基板１０にチップ型表面実装電子部品２３を搭載する。詳細は、図４で説明したとおりである。
【０１０８】
ステップＳ７：
保護樹脂部３０（全面被覆型）を形成し、プリント配線基板１０の表面を保護する。詳細は、図５で説明したとおりである。なお、保護樹脂部３０の形成は、隣接する高密度表面実装電子部品２０が配置された領域を含めて複数の部品搭載済みプリント配線基板１０Ｂに対して行うことが可能である。
【０１０９】
ステップＳ８：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。適宜の電気検査装置を適用して所定の検査を行い、良否判定を行う。不良品に対しては、後述する再生処理を施すことが可能である。
【０１１０】
上述したとおり、本実施の形態に係るプリント配線基板１０は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０であって、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、高密度実装領域１０ｇに配置され絶縁層１３の表面に露出した貫通導体部１５は、グリッドアレイ電極２１が接続される構成としてある。
【０１１１】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１の配線密度に対応させて微細化した貫通導体部１５を容易かつ高精度に配置することが可能となることから、高密度表面実装電子部品２０を容易かつ高精度に実装して薄型化することが可能なプリント配線基板１０とすることができる。
【０１１２】
本実施の形態に係るプリント配線基板１０の製造方法は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、高密度表面実装電子部品２０の格子状に配置されたグリッドアレイ電極２１が絶縁層１３の表面に露出した貫通導体部１５に接続される高密度実装領域１０ｇを備えるプリント配線基板１０の製造方法である。
【０１１３】
また、本実施の形態に係るプリント配線基板１０の製造方法では、絶縁性基板１１に、第１導体ランド部１２、絶縁層１３、および第１導体ランド部１２に位置合わせされた貫通穴１４を順次形成する処理基板形成工程と、絶縁層１３に導体層を積層すると共に貫通穴１４へ導体を充填して貫通導体部１５を形成する貫通導体部形成工程と、絶縁層１３に積層された導体層をパターニングして高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を形成する導体層パターニング工程と、高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去して貫通導体部１５を露出させる貫通導体部露出工程とを備える。
【０１１４】
したがって、高密度実装領域１０ｇの貫通導体部１５を高精度に形成して露出させることが可能となり、貫通導体部１５に対して高密度表面実装電子部品２０（グリッドアレイ電極２１）を高精度に実装することができるプリント配線基板１０を容易に製造することが可能となる。
【０１１５】
上述したとおり、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂは、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備える部品搭載済みプリント配線基板１０Ｂであって、プリント配線基板１０は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている。
【０１１６】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１とグリッドアレイ電極２１に対応させた貫通導体部１５とを容易かつ高精度に接続することが可能となることから、高密度表面実装電子部品２０を高精度に実装して薄型化した部品搭載済みプリント配線基板１０Ｂとすることができる。
【０１１７】
また、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備え、プリント配線基板１０は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている部品搭載済みプリント配線基板１０Ｂの製造方法である。
【０１１８】
また、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法では、プリント配線基板１０は、貫通導体部１５によって構成され高密度表面実装電子部品２０を実装するときの位置決め基準となる位置決めマーク１５ｍを高密度実装領域１０ｇの外側に備え、グリッドアレイ電極２１を貫通導体部１５に接続して高密度表面実装電子部品２０をプリント配線基板１０に搭載する高密度表面実装電子部品搭載工程で、位置決めマーク１５ｍに基づいて高密度表面実装電子部品２０を位置決めする。
【０１１９】
したがって、高密度表面実装電子部品２０のグリッドアレイ電極２１が接続される貫通導体部１５と同一精度で形成された位置決めマーク１５ｍを基準として高密度表面実装電子部品２０を搭載することが可能となることから、容易かつ高精度に部品搭載済みプリント配線基板１０Ｂを製造することができる。
【０１２０】
＜実施の形態２＞
図７ないし図１０に基づいて、本実施の形態に係る部品搭載済みプリント配線基板の再生方法について説明する。本実施の形態に係る部品搭載済みプリント配線基板の再生方法は、実施の形態１に係る部品搭載済みプリント配線基板１０Ｂに対する再生方法である。
【０１２１】
図７は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良と判定された高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１２２】
本実施の形態は、実施の形態１（図６）のステップＳ８で不良品と判定された部品搭載済みプリント配線基板１０Ｂの再生方法に関する。
【０１２３】
前提として、プリント配線基板１０に高密度表面実装電子部品２０が搭載され部品搭載済みプリント配線基板１０Ｂとなった状態で、搭載された高密度表面実装電子部品２０の良否判定を行う（実施の形態１のステップＳ８）。
【０１２４】
つまり、不良と判定された高密度表面実装電子部品２０が搭載された部品搭載済みプリント配線基板１０Ｂを準備する（部品搭載済みプリント配線基板準備工程。状態としては、図５と同様である。）。
【０１２５】
次に、部品搭載済みプリント配線基板準備工程で準備された部品搭載済みプリント配線基板１０Ｂのプリント配線基板１０から高密度表面実装電子部品２０を除去する（高密度表面実装電子部品除去工程。図７）。
【０１２６】
この構成により、プリント配線基板１０に実装した高密度表面実装電子部品２０が不良の場合でも、高密度表面実装電子部品２０を除去してプリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）を再生することが可能となり、プリント配線基板１０および部品搭載済みプリント配線基板１０Ｂの製造コストを低減することが可能となる。
【０１２７】
なお、高密度表面実装電子部品除去工程では、高密度表面実装電子部品２０を除去するために高密度表面実装電子部品２０を被覆している保護樹脂部３０も併せて除去される。また、高密度表面実装電子部品２０の除去に併せて位置決めマーク１５ｍを被覆している領域の保護樹脂部３０を除去して位置決めマーク１５ｍを露出させる。
【０１２８】
また、高密度表面実装電子部品除去工程は、高密度表面実装電子部品２０をプリント配線基板１０から機械加工により除去する機械加工工程と、機械加工工程を終了した後、機械加工により除去した部分に対して化学研磨による表面処理を施す化学研磨処理工程とを備える。
【０１２９】
したがって、高密度表面実装電子部品２０の除去および貫通導体部１５の露出を容易かつ高精度に実行することが可能となるので、不良品であった部品搭載済みプリント配線基板１０Ｂを容易かつ高精度に再生することが可能となり、部品搭載済みプリント配線基板１０Ｂの製造コストを低減することができる。
【０１３０】
なお、機械加工工程および化学研磨処理工程は、実施の形態１（図１）で説明したものと同様とすることが可能である。高密度表面実装電子部品除去工程での処理によって、部品搭載済みプリント配線基板１０Ｂ（プリント配線基板１０）は、高密度実装領域１０ｇで、実施の形態１の図３で示した状態と同様となる。
【０１３１】
また、高密度表面実装電子部品除去工程（機械加工工程および化学研磨処理工程）の後、プリント配線基板１０の洗浄処理、プリント配線基板１０の防錆処理を行う。洗浄処理および防錆処理は、実施の形態１（図３）で説明したとおりの処理とすることが可能である。
【０１３２】
なお、位置決めマーク１５ｍに対しても同様の処理を施すことで位置決めマーク１５ｍの精度を確保することが可能となる。
【０１３３】
図８は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１３４】
高密度実装領域１０ｇで露出させた貫通導体部１５に対して高密度表面実装電子部品２０のグリッドアレイ電極２１を接続して、新たな高密度表面実装電子部品２０を部品搭載済みプリント配線基板１０Ｂに再度搭載する。
【０１３５】
位置決めマーク１５ｍを露出させていることから、位置決めマーク１５ｍに対して高密度表面実装電子部品２０を実施の形態１の図４と同様にして搭載することが可能となる。
【０１３６】
図９は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した後、除去した保護樹脂部に樹脂を補充した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１３７】
新たな高密度表面実装電子部品２０を搭載した後、保護樹脂部３０の樹脂を除去した部分に樹脂を補充して、保護樹脂部３０を再度形成し、部品搭載済みプリント配線基板１０Ｂを再生する。
【０１３８】
再度保護樹脂部３０を形成した後、再生した部品搭載済みプリント配線基板１０Ｂの良否判定を実施する。
【０１３９】
図１０は、本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【０１４０】
本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法は、実施の形態１でのステップＳ８の後、以下に示すステップＳ１０ないしステップＳ１５で実施される。
【０１４１】
ステップＳ８：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。実施の形態１でのステップＳ８のとおりであるので、説明は省略する。なお、本ステップは、部品搭載済みプリント配線基板１０Ｂの再生方法と直接関係するわけではないが、不良と判定された部品搭載済みプリント配線基板１０Ｂを準備するための前提条件となるものである。
【０１４２】
ステップＳ１０：
ステップＳ８で不良と判定された部品搭載済みプリント配線基板１０Ｂを準備する。
【０１４３】
ステップＳ１１：
高密度表面実装電子部品２０を部品搭載済みプリント配線基板１０Ｂから除去する。先ず機械加工工程による除去を実行し、さらに化学研磨処理工程による除去を実行する。詳細は、実施の形態１（図６）のステップＳ４で説明したとおりであるので省略する。
【０１４４】
ステップＳ１２：
プリント配線基板１０の洗浄処理を施した後、プリント配線基板１０の防錆処理を施す。詳細は、実施の形態１のステップＳ５で説明したとおりであるので省略する。
【０１４５】
ステップＳ１３：
新たな高密度表面実装電子部品２０をプリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）に搭載し、新たな部品搭載済みプリント配線基板１０Ｂを形成する。詳細は、実施の形態１のステップＳ６で説明したとおりであるので省略する。なお、チップ型表面実装電子部品２３は、そのままとした状態で説明するが、高密度表面実装電子部品２０と同様に適宜取り替えることも可能である。
【０１４６】
ステップＳ１４：
保護樹脂部３０（全面被覆型）の補充を行う。つまり、機械加工工程で除去した保護樹脂部３０の除去部分へ樹脂を補充（充填）して、部品搭載済みプリント配線基板１０Ｂを再生する。
【０１４７】
ステップＳ１５：
再生した部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。
【０１４８】
上述したとおり、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法は、格子状に配置されたグリッドアレイ電極２１を有する高密度表面実装電子部品２０が搭載される高密度実装領域１０ｇを備えるプリント配線基板１０と、高密度実装領域１０ｇに搭載された高密度表面実装電子部品２０とを備え、プリント配線基板１０は、導体層をパターニングして形成された第１導体ランド部１２と、第１導体ランド部１２に積層された絶縁層１３と、絶縁層１３を貫通した貫通穴１４に充填され第１導体ランド部１２に接続された貫通導体部１５とを備え、グリッドアレイ電極２１は、高密度実装領域１０ｇで絶縁層１３の表面に露出した貫通導体部１５に接続されている部品搭載済みプリント配線基板１０Ｂの再生方法である。
【０１４９】
また、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法では、不良と判定された高密度表面実装電子部品２０が搭載された部品搭載済みプリント配線基板１０Ｂを準備する部品搭載済みプリント配線基板準備工程と、部品搭載済みプリント配線基板準備工程で準備された部品搭載済みプリント配線基板１０Ｂのプリント配線基板１０から高密度表面実装電子部品２０を除去する高密度表面実装電子部品除去工程とを備える。
【０１５０】
したがって、プリント配線基板１０に実装した高密度表面実装電子部品２０が不良の場合でも、高密度表面実装電子部品２０を除去してプリント配線基板１０を再生することが可能となり、プリント配線基板１０および部品搭載済みプリント配線基板１０Ｂの製造コストを低減することが可能となる。
【０１５１】
＜実施の形態３＞
図１１ないし図１５に基づいて、本実施の形態に係るプリント配線基板、部品搭載済みプリント配線基板、プリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法について説明する。
【０１５２】
本実施の形態の基本的な構成は、実施の形態１と同様であり、プリント配線基板１０の高密度実装領域１０ｇの厚さをチップ部品実装領域１０ｃの厚さより薄くする点が異なる。したがって、以下では実施の形態１と同一の符号を採用し、適宜説明を省略する。
【０１５３】
図１１は、本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１５４】
本実施の形態に係るプリント配線基板１０は、実施の形態１（図１）に示したプリント配線基板１０と同様であり、製造方法も同様であるので、説明は省略する。
【０１５５】
図１２は、本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを除去して高密度実装領域の厚さをチップ部品実装領域の厚さより薄くした状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１５６】
本実施の形態に係るプリント配線基板１０は、実施の形態１（図２、図３）に示したプリント配線基板１０と基本的な構成は同様であり、製造方法も同様であるので、詳細な説明は適宜省略する。
【０１５７】
なお、上述したとおり、本実施の形態では、実施の形態１（図３）と異なり、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇは、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃより薄くしてある。
【０１５８】
したがって、プリント配線基板１０に高密度表面実装電子部品２０を実装したときに、高密度表面実装電子部品２０の絶縁性基板１１からの高さを抑制し、プリント配線基板１０に実装されたチップ型表面実装電子部品２３との段差を低減することが可能となり、高密度表面実装電子部品２０およびチップ型表面実装電子部品２３を実装したときの厚さＴｔ（図１３参照）を低減して部品搭載済みプリント配線基板１０Ｂの薄型化を図ることができる。
【０１５９】
なお、厚さの調整（高密度実装領域１０ｇでの絶縁層１３の厚さＴｇ＜チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃ）は、機械加工を適用することによって、容易かつ高精度に実現することが可能である。
【０１６０】
図１３は、本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１６１】
上述したとおり、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇは、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃより薄く形成してある。したがって、高密度表面実装電子部品２０およびチップ型表面実装電子部品２３を搭載したとき、高密度表面実装電子部品２０の絶縁性基板１１からの厚さＴｔを薄く（高さを低く）することが可能となり、また、高密度表面実装電子部品２０とチップ型表面実装電子部品２３との段差を低減することが可能となる。
【０１６２】
したがって、プリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）が適用される電子機器の小型化を図ることが可能となる。
【０１６３】
チップ型表面実装電子部品２３をプリント配線基板１０に搭載した後、部品搭載済みプリント配線基板１０Ｂの良否判定を実施する。なお、不良品に対して、実施の形態４による再生処理を施すことが可能である。
【０１６４】
図１４は、本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１６５】
実装した高密度表面実装電子部品２０と絶縁層１３との間の空間（間隙）を封止する保護樹脂部３１（間隙充填型保護樹脂部）を形成する。保護樹脂部３１は、例えばエポキシ系樹脂による通常の樹脂塗布装置、真空樹脂充填装置などを適用した樹脂封止工程によって形成することが可能である。
【０１６６】
保護樹脂部３１の形成によって、高密度表面実装電子部品２０（グリッドアレイ電極２１）とプリント配線基板１０（貫通導体部１５）との間での半田接合の信頼性を向上させ、部品搭載済みプリント配線基板１０Ｂの信頼性を向上させることが可能となる。
【０１６７】
なお、保護樹脂部３１を形成する高密度実装領域１０ｇは、チップ部品実装領域１０ｃに対して凹状態とされていることから、高密度実装領域１０ｇの周囲に壁を形成した状態となっている。したがって、保護樹脂部３１を形成する樹脂を容易かつ高精度に位置決めすることが可能となる。つまり、高密度実装領域１０ｇは、保護樹脂部３１を形成するときの樹脂止めとして作用することから、保護樹脂部３１を容易かつ高精度に形成することができる。
【０１６８】
図１５は、本発明の実施の形態３に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【０１６９】
本実施の形態に係るプリント配線基板１０の製造方法は、次に示すステップＳ２０ないしステップＳ２４で実施され、本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの製造方法は、ステップＳ２４の後に続くステップＳ２５ないしステップＳ２７で実施される。
【０１７０】
基本的な処理フローは、実施の形態１（図６）と同様であるので、主に異なる事項について説明する。
【０１７１】
ステップＳ２０：
絶縁性基板１１に、第１導体ランド部１２、絶縁層１３、および第１導体ランド部１２に位置合わせされた貫通穴１４を順次形成する（処理基板形成工程）。基本的な構成は、実施の形態１のステップＳ１と同様であるので説明は省略する。
【０１７２】
ステップＳ２１：
絶縁層１３に導体層（パターニングされて第２導体ランド部１６、貫通導体部被覆パターン１７となる。）を積層する。また、貫通穴１４に導体を充填して貫通導体部１５を形成する。基本的な構成は、実施の形態１のステップＳ２と同様であるので説明は省略する。
【０１７３】
ステップＳ２２：
絶縁層１３に積層された導体層をパターニングする。つまり、高密度実装領域１０ｇで貫通導体部１５を被覆する貫通導体部被覆パターン１７を、チップ部品実装領域１０ｃで絶縁層１３に積層された導体層をパターニングして第２導体ランド部１６を形成する。基本的な構成は、実施の形態１のステップＳ３と同様であるので説明は省略する。詳細は、図１１で説明したとおりである。
【０１７４】
ステップＳ２３：
高密度実装領域１０ｇの貫通導体部被覆パターン１７を除去する。貫通導体部被覆パターン１７の除去は、機械加工工程、機械加工工程の後の化学研磨処理工程によって行われる。基本的な構成は、実施の形態１のステップＳ４と同様であるが、上述したとおり、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇと、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃとを異ならせている。
【０１７５】
つまり、高密度実装領域１０ｇの絶縁層１３の厚さＴｇ＜チップ部品実装領域１０ｃの絶縁層１３の厚さＴｃとしている。詳細は、図１２で説明したとおりである。
【０１７６】
ステップＳ２４：
プリント配線基板１０に対する洗浄処理を施した後、プリント配線基板１０に対する防錆処理を施す。基本的な構成は、実施の形態１のステップＳ５と同様であるので説明は省略する。詳細は、図１２で説明したとおりである。
【０１７７】
ステップＳ２５：
プリント配線基板１０に高密度表面実装電子部品２０を搭載して部品搭載済みプリント配線基板１０Ｂを形成する。また、プリント配線基板１０にチップ型表面実装電子部品２３を搭載する。基本的な構成は、実施の形態１のステップＳ６と同様であるので説明は省略する。なお、詳細は、図１３で説明したとおりである。
【０１７８】
ステップＳ２６：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。基本的な構成は、実施の形態１のステップＳ８と同様であるので説明は省略する。
【０１７９】
なお、本実施の形態では、保護樹脂部３１の形成を高密度表面実装電子部品２０それぞれに対して形成することから、保護樹脂部３１を形成する前（ステップＳ２７の前）に良否判定を実行する形態とした。したがって、効率的に保護樹脂部３１を形成することが可能となる。
【０１８０】
ステップＳ２７：
保護樹脂部３１（間隙充填型）を形成し、プリント配線基板１０の表面（プリント配線基板１０の表面と高密度表面実装電子部品２０の間の間隙）を保護する。実施の形態１のステップＳ７に対応するが、ステップＳ７で示した保護樹脂部３０に比較して、保護樹脂部３１は少ない樹脂量で形成することが可能である。
【０１８１】
なお、高密度表面実装電子部品２０が後工程で不良と判定された場合に高密度表面実装電子部品２０の除去を容易に実行することが可能となる。また、詳細は、図１４で説明したとおりである。
【０１８２】
＜実施の形態４＞
図１６ないし図１８に基づいて、本実施の形態に係る本実施の形態に係る部品搭載済みプリント配線基板の再生方法について説明する。本実施の形態に係る部品搭載済みプリント配線基板の再生方法は、実施の形態３に係る部品搭載済みプリント配線基板１０Ｂに対する再生方法である。
【０１８３】
図１６は、本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１８４】
先ず、図１６の直前の状態（図１３の状態）での部品搭載済みプリント配線基板１０Ｂを準備する（部品搭載済みプリント配線基板準備工程）。つまり、実施の形態３のステップＳ２６で不良と判定された部品搭載済みプリント配線基板１０Ｂに対する保護樹脂部３１を充填しないで本実施の形態の処理対象として準備する。
【０１８５】
したがって、部品搭載済みプリント配線基板１０Ｂは、プリント配線基板１０（貫通導体部１５）に高密度表面実装電子部品２０（グリッドアレイ電極２１）が接続された状態となっている。
【０１８６】
図１３の状態の部品搭載済みプリント配線基板１０Ｂに対して、機械加工工程による除去を実行し、不良と判定された高密度表面実装電子部品２０のほとんどを除去する（高密度表面実装電子部品除去工程）。つまり、グリッドアレイ電極２１の一部（貫通導体部１５に接合された側の残留グリッドアレイ電極２１ｒ）がわずかに残る程度に高密度表面実装電子部品２０を除去する（高密度表面実装電子部品除去工程）。
【０１８７】
したがって、高密度表面実装電子部品２０を除去した状態では、部品搭載済みプリント配線基板１０Ｂの高密度実装領域１０ｇの貫通導体部１５に、グリッドアレイ電極２１の残留物としての残留グリッドアレイ電極２１ｒがわずかに存在した状態となっている。
【０１８８】
なお、グリッドアレイ電極２１に対応する部分を加熱して、グリッドアレイ電極２１を溶かして高密度表面実装電子部品２０を除去することも可能である。
【０１８９】
図１７は、本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去してプリント配線基板を再生した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【０１９０】
図１６での機械加工（機械加工工程）に加えて、化学研磨による表面処理（化学研磨処理工程）を施すことによって、残留グリッドアレイ電極２１ｒを除去する。したがって、高密度実装領域１０ｇでは、高密度表面実装電子部品２０を搭載する前の状態である図１２と同様の状態とすることが可能である（高密度表面実装電子部品除去工程）。
【０１９１】
機械加工工程、化学研磨処理工程での処理方法は、他の実施の形態と同様に実施することが可能である。また、機械加工工程、化学研磨処理工程の後、プリント配線基板１０の表面に対する洗浄処理、防錆処理を施すことによって、図１２と同様の状態とすることが可能である。
【０１９２】
なお、高密度表面実装電子部品除去工程では、高密度実装領域１０ｇでの絶縁層１３の厚さＴｇを、チップ部品実装領域１０ｃでの絶縁層１３の厚さＴｃより薄くする。したがって、機械加工によって貫通導体部１５を効率的に露出させることが可能となることから、高精度に高密度表面実装電子部品２０を搭載することが可能となり、容易かつ高精度に部品搭載済みプリント配線基板１０Ｂを再生することができる。
【０１９３】
上述した表面処理を施した後、高密度実装領域１０ｇの貫通導体部１５に、新たな高密度表面実装電子部品２０を接続して搭載する。新たな高密度表面実装電子部品２０を搭載した状態は、図１３と同様の状態となり、部品搭載済みプリント配線基板１０Ｂは、再生された状態となる。
【０１９４】
高密度表面実装電子部品２０を搭載した後、再生された部品搭載済みプリント配線基板１０Ｂの良否判定を行う。良否判定で良品と判定された部品搭載済みプリント配線基板１０Ｂに対して、保護樹脂部３１を形成することによって、図１４と同様の状態とすることが可能である。つまり、不良と判定された高密度表面実装電子部品２０を除去して、新たな高密度表面実装電子部品２０を再度搭載することによって部品搭載済みプリント配線基板１０Ｂを再生することが可能となる。
【０１９５】
図１８は、本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【０１９６】
本実施の形態に係る部品搭載済みプリント配線基板１０Ｂの再生方法は、実施の形態３でのステップＳ２６の後、以下に示すステップＳ３０ないしステップＳ３５で実施される。基本的な構成は、実施の形態２（図１０のステップＳ１０ないしステップＳ１５）と同様である。
【０１９７】
ステップＳ２６：
部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。実施の形態３でのステップＳ２６のとおりであるので、説明は省略する。なお、本ステップは、部品搭載済みプリント配線基板１０Ｂの再生方法と直接関係するわけではないが、不良と判定された部品搭載済みプリント配線基板１０Ｂを準備するための前提条件となるものである。
【０１９８】
ステップＳ３０：
実施の形態３のステップＳ２６で不良と判定された部品搭載済みプリント配線基板１０Ｂを準備する。基本的な構成は、実施の形態２のステップＳ１０と同様であるので説明は省略する。
【０１９９】
ステップＳ３１：
高密度表面実装電子部品２０を部品搭載済みプリント配線基板１０Ｂから除去する。先ず機械加工工程による除去を実行し、さらに化学研磨処理工程による除去を実行する。詳細は、実施の形態２のステップＳ１１、実施の形態３のステップＳ２３と同様であるので省略する。
【０２００】
ステップＳ３２：
プリント配線基板１０の洗浄処理を施した後、プリント配線基板１０の防錆処理を施す。詳細は、実施の形態２のステップＳ１、実施の形態３のステップＳ２４と同様であるので省略する。
【０２０１】
ステップＳ３３：
新たな高密度表面実装電子部品２０をプリント配線基板１０（部品搭載済みプリント配線基板１０Ｂ）に搭載し、新たな部品搭載済みプリント配線基板１０Ｂを形成する。詳細は、実施の形態２のステップＳ１３、実施の形態３のステップＳ２５と同様であるので省略する。
【０２０２】
ステップＳ３４：
再生した部品搭載済みプリント配線基板１０Ｂの良否判定を実行する。詳細は、実施の形態２のステップＳ１５、実施の形態３のステップＳ２６と同様であるので省略する。
【０２０３】
ステップＳ３５：
保護樹脂部３１（間隙充填型）の補充を行う。つまり、機械加工工程で除去した保護樹脂部３０の除去部分へ樹脂を補充（充填）して、部品搭載済みプリント配線基板１０Ｂを再生する。詳細は、実施の形態２のステップＳ１４、実施の形態３のステップＳ２７と同様であるので省略する。
【図面の簡単な説明】
【０２０４】
【図１】本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図２】本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを機械加工によって除去する状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図３】本発明の実施の形態１に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は機械加工の後に化学研磨によって表面処理を施した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図４】本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図５】本発明の実施の形態１に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図６】本発明の実施の形態１に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【図７】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良と判定された高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図８】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図９】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は新たな高密度表面実装電子部品を搭載した後、除去した保護樹脂部に樹脂を補充した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１０】本発明の実施の形態２に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【図１１】本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを形成した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１２】本発明の実施の形態３に係るプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は貫通導体部被覆パターンを除去して高密度実装領域の厚さをチップ部品実装領域の厚さより薄くした状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１３】本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は高密度実装領域に高密度表面実装電子部品を搭載した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１４】本発明の実施の形態３に係る部品搭載済みプリント配線基板およびその製造方法を示す工程説明図であり、（Ａ）は実装した高密度表面実装電子部品を保護樹脂部で被覆した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１５】本発明の実施の形態３に係るプリント配線基板の製造方法、部品搭載済みプリント配線基板の製造方法を実行するときの処理フローを示すフロー図である。
【図１６】本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１７】本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を示す工程説明図であり、（Ａ）は不良の高密度表面実装電子部品を除去してプリント配線基板を再生した状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図１８】本発明の実施の形態４に係る部品搭載済みプリント配線基板の再生方法を実行するときの処理フローを示すフロー図である。
【図１９】従来のプリント配線基板の概要を示す説明図であり、（Ａ）は配線パターンを示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【図２０】図１９で示した従来のプリント配線基板に高密度表面実装電子部品を実装した部品搭載済みプリント配線基板の平面状態を示す平面図、（Ｂ）は（Ａ）の矢符Ｂ−Ｂでの断面を示す断面図である。
【符号の説明】
【０２０５】
１０ プリント配線基板
１０Ｂ 部品搭載済みプリント配線基板
１０ｇ 高密度実装領域
１０ｃ チップ部品実装領域
１１ 絶縁性基板
１２ 第１導体ランド部
１３ 絶縁層
１４ 貫通穴
１５ 貫通導体部
１５ｍ 位置決めマーク
１６ 第２導体ランド部
１７ 貫通導体部被覆パターン
２０ 高密度表面実装電子部品
２１ グリッドアレイ電極
２１ｒ 残留グリッドアレイ電極
２３ チップ型表面実装電子部品
２４ 表面実装電極
３０ 保護樹脂部
３１ 保護樹脂部
Ｔｃ 厚さ
Ｔｇ 厚さ
Ｔｔ 厚さ
【特許請求の範囲】
【請求項１】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、
導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、
前記高密度実装領域に配置され前記絶縁層の表面に露出した前記貫通導体部は、前記グリッドアレイ電極が接続される構成としてあること
を特徴とするプリント配線基板。
【請求項２】
請求項１に記載のプリント配線基板であって、
端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部を備え、
前記前記第２導体ランド部は、前記表面実装電極が接続される構成としてあること
を特徴とするプリント配線基板。
【請求項３】
請求項１または請求項２に記載のプリント配線基板であって、
前記貫通導体部によって構成され前記高密度表面実装電子部品が搭載されるときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備えること
を特徴とするプリント配線基板。
【請求項４】
請求項２または請求項３に記載のプリント配線基板であって、
前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあること
を特徴とするプリント配線基板。
【請求項５】
導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が前記絶縁層の表面に露出した前記貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、
絶縁性基板に、前記第１導体ランド部、前記絶縁層、および前記第１導体ランド部に位置合わせされた前記貫通穴を順次形成する処理基板形成工程と、
前記絶縁層に導体層を積層すると共に前記貫通穴へ導体を充填して前記貫通導体部を形成する貫通導体部形成工程と、
前記絶縁層に積層された前記導体層をパターニングして前記高密度実装領域で前記貫通導体部を被覆する貫通導体部被覆パターンを形成する導体層パターニング工程と、
前記高密度実装領域の前記貫通導体部被覆パターンを除去して前記貫通導体部を露出させる貫通導体部露出工程とを備えること
を特徴とするプリント配線基板の製造方法。
【請求項６】
請求項５に記載のプリント配線基板の製造方法であって、
前記貫通導体部露出工程で、前記貫通導体部被覆パターンの除去は、機械加工によって施されること
を特徴とするプリント配線基板の製造方法。
【請求項７】
請求項６に記載のプリント配線基板の製造方法であって、
前記貫通導体部露出工程で、前記機械加工の後、化学研磨による表面処理が施されること
を特徴とするプリント配線基板の製造方法。
【請求項８】
請求項５ないし請求項７のいずれか一つに記載のプリント配線基板の製造方法であって、
前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された前記導体層をパターニングして形成された第２導体ランド部を備え、
該第２導体ランド部は、前記導体層パターニング工程で、前記絶縁層に積層された前記導体層をパターニングして形成されること
を特徴とするプリント配線基板の製造方法。
【請求項９】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、
前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、
前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されていること
を特徴とする部品搭載済みプリント配線基板。
【請求項１０】
請求項９に記載の部品搭載済みプリント配線基板であって、
前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部とを備え、
前記表面実装電極は、前記第２導体ランド部に接続されていること
を特徴とする部品搭載済みプリント配線基板。
【請求項１１】
請求項９または請求項１０に記載の部品搭載済みプリント配線基板であって、
前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあること
を特徴とする部品搭載済みプリント配線基板。
【請求項１２】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の製造方法であって、
前記プリント配線基板は、前記貫通導体部によって構成され前記高密度表面実装電子部品を実装するときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備え、
前記グリッドアレイ電極を前記貫通導体部に接続して前記高密度表面実装電子部品を前記プリント配線基板に搭載する高密度表面実装電子部品搭載工程で、前記位置決めマークに基づいて前記高密度表面実装電子部品を位置決めすること
を特徴とする部品搭載済みプリント配線基板の製造方法。
【請求項１３】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の再生方法であって、
不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備する部品搭載済みプリント配線基板準備工程と、
該部品搭載済みプリント配線基板準備工程で準備された前記部品搭載済みプリント配線基板のプリント配線基板から前記高密度表面実装電子部品を除去する高密度表面実装電子部品除去工程とを備えること
を特徴とする部品搭載済みプリント配線基板の再生方法。
【請求項１４】
請求項１３に記載の部品搭載済みプリント配線基板の再生方法であって、
前記高密度表面実装電子部品除去工程は、前記高密度表面実装電子部品を前記プリント配線基板から機械加工により除去する機械加工工程と、該機械加工工程を終了した後、機械加工により除去した部分に対して化学研磨による表面処理を施す化学研磨処理工程とを備えること
を特徴とする部品搭載済みプリント配線基板の再生方法。
【請求項１５】
請求項１３または請求項１４に記載の部品搭載済みプリント配線基板の再生方法であって、
前記高密度表面実装電子部品除去工程で、前記高密度実装領域での前記絶縁層の厚さを、前記チップ部品実装領域での前記絶縁層の厚さより薄くすること
を特徴とする部品搭載済みプリント配線基板の再生方法。
【請求項１】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板であって、
導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、
前記高密度実装領域に配置され前記絶縁層の表面に露出した前記貫通導体部は、前記グリッドアレイ電極が接続される構成としてあること
を特徴とするプリント配線基板。
【請求項２】
請求項１に記載のプリント配線基板であって、
端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部を備え、
前記前記第２導体ランド部は、前記表面実装電極が接続される構成としてあること
を特徴とするプリント配線基板。
【請求項３】
請求項１または請求項２に記載のプリント配線基板であって、
前記貫通導体部によって構成され前記高密度表面実装電子部品が搭載されるときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備えること
を特徴とするプリント配線基板。
【請求項４】
請求項２または請求項３に記載のプリント配線基板であって、
前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあること
を特徴とするプリント配線基板。
【請求項５】
導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、高密度表面実装電子部品の格子状に配置されたグリッドアレイ電極が前記絶縁層の表面に露出した前記貫通導体部に接続される高密度実装領域を備えるプリント配線基板の製造方法であって、
絶縁性基板に、前記第１導体ランド部、前記絶縁層、および前記第１導体ランド部に位置合わせされた前記貫通穴を順次形成する処理基板形成工程と、
前記絶縁層に導体層を積層すると共に前記貫通穴へ導体を充填して前記貫通導体部を形成する貫通導体部形成工程と、
前記絶縁層に積層された前記導体層をパターニングして前記高密度実装領域で前記貫通導体部を被覆する貫通導体部被覆パターンを形成する導体層パターニング工程と、
前記高密度実装領域の前記貫通導体部被覆パターンを除去して前記貫通導体部を露出させる貫通導体部露出工程とを備えること
を特徴とするプリント配線基板の製造方法。
【請求項６】
請求項５に記載のプリント配線基板の製造方法であって、
前記貫通導体部露出工程で、前記貫通導体部被覆パターンの除去は、機械加工によって施されること
を特徴とするプリント配線基板の製造方法。
【請求項７】
請求項６に記載のプリント配線基板の製造方法であって、
前記貫通導体部露出工程で、前記機械加工の後、化学研磨による表面処理が施されること
を特徴とするプリント配線基板の製造方法。
【請求項８】
請求項５ないし請求項７のいずれか一つに記載のプリント配線基板の製造方法であって、
前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された前記導体層をパターニングして形成された第２導体ランド部を備え、
該第２導体ランド部は、前記導体層パターニング工程で、前記絶縁層に積層された前記導体層をパターニングして形成されること
を特徴とするプリント配線基板の製造方法。
【請求項９】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備える部品搭載済みプリント配線基板であって、
前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、
前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されていること
を特徴とする部品搭載済みプリント配線基板。
【請求項１０】
請求項９に記載の部品搭載済みプリント配線基板であって、
前記プリント配線基板は、端部に表面実装電極を有するチップ型表面実装電子部品が搭載されるチップ部品実装領域と、該チップ部品実装領域で前記絶縁層に積層された導体層をパターニングして形成された第２導体ランド部とを備え、
前記表面実装電極は、前記第２導体ランド部に接続されていること
を特徴とする部品搭載済みプリント配線基板。
【請求項１１】
請求項９または請求項１０に記載の部品搭載済みプリント配線基板であって、
前記高密度実装領域での前記絶縁層の厚さは、前記チップ部品実装領域での前記絶縁層の厚さより薄くしてあること
を特徴とする部品搭載済みプリント配線基板。
【請求項１２】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の製造方法であって、
前記プリント配線基板は、前記貫通導体部によって構成され前記高密度表面実装電子部品を実装するときの位置決め基準となる位置決めマークを前記高密度実装領域の外側に備え、
前記グリッドアレイ電極を前記貫通導体部に接続して前記高密度表面実装電子部品を前記プリント配線基板に搭載する高密度表面実装電子部品搭載工程で、前記位置決めマークに基づいて前記高密度表面実装電子部品を位置決めすること
を特徴とする部品搭載済みプリント配線基板の製造方法。
【請求項１３】
格子状に配置されたグリッドアレイ電極を有する高密度表面実装電子部品が搭載される高密度実装領域を備えるプリント配線基板と、前記高密度実装領域に搭載された高密度表面実装電子部品とを備え、前記プリント配線基板は、導体層をパターニングして形成された第１導体ランド部と、該第１導体ランド部に積層された絶縁層と、該絶縁層を貫通した貫通穴に充填され前記第１導体ランド部に接続された貫通導体部とを備え、前記グリッドアレイ電極は、前記高密度実装領域で前記絶縁層の表面に露出した前記貫通導体部に接続されている部品搭載済みプリント配線基板の再生方法であって、
不良と判定された高密度表面実装電子部品が搭載された部品搭載済みプリント配線基板を準備する部品搭載済みプリント配線基板準備工程と、
該部品搭載済みプリント配線基板準備工程で準備された前記部品搭載済みプリント配線基板のプリント配線基板から前記高密度表面実装電子部品を除去する高密度表面実装電子部品除去工程とを備えること
を特徴とする部品搭載済みプリント配線基板の再生方法。
【請求項１４】
請求項１３に記載の部品搭載済みプリント配線基板の再生方法であって、
前記高密度表面実装電子部品除去工程は、前記高密度表面実装電子部品を前記プリント配線基板から機械加工により除去する機械加工工程と、該機械加工工程を終了した後、機械加工により除去した部分に対して化学研磨による表面処理を施す化学研磨処理工程とを備えること
を特徴とする部品搭載済みプリント配線基板の再生方法。
【請求項１５】
請求項１３または請求項１４に記載の部品搭載済みプリント配線基板の再生方法であって、
前記高密度表面実装電子部品除去工程で、前記高密度実装領域での前記絶縁層の厚さを、前記チップ部品実装領域での前記絶縁層の厚さより薄くすること
を特徴とする部品搭載済みプリント配線基板の再生方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１０−１６１０７（Ｐ２０１０−１６１０７Ａ）
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願番号】特願２００８−１７３５５４（Ｐ２００８−１７３５５４）
【出願日】平成２０年７月２日（２００８．７．２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２２年１月２１日（２０１０．１．２１）
【国際特許分類】
【出願日】平成２０年７月２日（２００８．７．２）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]