信号選択回路
【課題】接続される外部回路に影響を与えることなく、クロストークを低減し得る信号選択回路を提供する。
【解決手段】信号選択回路１０では、選択する１の信号ラインＳＬ２に隣接して配置される非選択の信号ラインＳＬ１，ＳＬ３の電位を非選択の信号ラインＳＬ１，ＳＬ３の電気信号の電圧に保持可能なサンプルホールド回路１２，１６を備え、選択した信号ラインＳＬ２から電気信号を出力端子Ｖout に出力する期間中、サンプルホールド回路１２，１６は、非選択の信号ラインＳＬ１，ＳＬ３の電位をその電気信号の電圧に保持する。これにより、信号ラインＳＬ１，ＳＬ３に送出する外部回路等にとっては自己の電気信号の電圧で維持されたままを保つので、電気的な影響を与えることがなく、また信号ラインＳＬ２の両側に隣接して位置する信号ラインＳＬ１，ＳＬ３のインピーダンスの低下によりこれら信号ライン間の結合容量の形成を抑制しクロストークを低減する。
【解決手段】信号選択回路１０では、選択する１の信号ラインＳＬ２に隣接して配置される非選択の信号ラインＳＬ１，ＳＬ３の電位を非選択の信号ラインＳＬ１，ＳＬ３の電気信号の電圧に保持可能なサンプルホールド回路１２，１６を備え、選択した信号ラインＳＬ２から電気信号を出力端子Ｖout に出力する期間中、サンプルホールド回路１２，１６は、非選択の信号ラインＳＬ１，ＳＬ３の電位をその電気信号の電圧に保持する。これにより、信号ラインＳＬ１，ＳＬ３に送出する外部回路等にとっては自己の電気信号の電圧で維持されたままを保つので、電気的な影響を与えることがなく、また信号ラインＳＬ２の両側に隣接して位置する信号ラインＳＬ１，ＳＬ３のインピーダンスの低下によりこれら信号ライン間の結合容量の形成を抑制しクロストークを低減する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の入力端子に接続された信号線から１の信号線を選択し、この選択された信号線の電気信号を出力端子に出力する信号選択回路に関するものである。
【背景技術】
【０００２】
複数の入力端子に接続された信号線から１の信号線を選択し、この選択された信号線の電気信号を出力端子に出力する信号選択回路として、例えば、下記特許文献１に開示される「信号入力選択切換回路」がある。この回路では、高密度実装下において隣接して配置された入力端子間や信号線間のクロストークを低減するため、選択された信号線以外をバイアス電源に接続可能な構成を採る。これにより、選択された信号線のインピーダンスよりも、それに隣接する他の信号線のインピーダンスを低下させることで、線間の結合容量を介してインピーダンスの高い信号線の影響を与え得るクロストークの発生を防止可能にしている。
【特許文献１】特開平８−５６１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に開示される「信号入力選択切換回路」によると、選択された信号線以外をバイアス電源に接続することによって、これらの信号線の低インピーダンス化は可能になるものの、このようなバイアス源による電圧を信号線に印加すれば、当該信号線を介して信号源に電流が流れ込んでしまう。このため、バイアス源と信号源との間に予定された電圧レベルの設定がなされていない場合には、当該信号線が選択されていない期間中、常にバイアス源の電圧を受けることになるので、このような電圧によるストレスによって当該信号源の故障を招き得るという問題がある。
【０００４】
また、このようなバイアス源による電圧を受けることを予定して、信号源側に保護回路等を設ける構成を採った場合には、当該信号入力選択切換回路に接続される可能性のある信号源のすべてについて、このような保護回路等が必要となる。この場合には、信号源の回路構成の複雑化を招くばかりか、部品点数の増加からコストの上昇にもつながるという新たな問題を招来する。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、接続される外部回路に影響を与えることなく、クロストークを低減し得る信号選択回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、特許請求の範囲に記載の請求項１の信号選択回路では、複数の入力端子(Ｖin１,Ｖin２,Ｖin３[またはＶin２,Ｖin３,Ｖin４])に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３[またはＳＬ２,ＳＬ３,ＳＬ４])から１の信号線(例えばＳＬ２[またはＳＬ３])を選択し、この選択された信号線(ＳＬ２[またはＳＬ３])の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、選択する１の信号線(ＳＬ２[またはＳＬ３])に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位を、この非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電気信号の電圧に保持可能な電圧保持手段(１２,１６[または３２,３６])を備え、前記１の信号線(ＳＬ２[またはＳＬ３])から電気信号を出力端子(Ｖout)に出力する期間中、前記電圧保持手段(１２,１６[または３２,３６])は、前記非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位をその電気信号の電圧に保持することを技術的特徴とする。なお、( )または[ ]内の数字等は、［発明を実施するための最良の形態］の欄で説明する符号に対応し得るものである（以下同じ）。
【０００７】
上記目的を達成するため、特許請求の範囲に記載の請求項２の信号選択回路では、複数の入力端子(Ｖin１,Ｖin２,Ｖin３)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３)から１の信号線(例えばＳＬ２)を選択し、この選択された信号線(ＳＬ２)の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３)にそれぞれの入力が接続される複数のサンプルホールド回路(１２,１４,１６)と、前記複数のサンプルホールド回路(１２,１４,１６)の個々の入出力間を短絡および開放可能に設けられる複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)と、前記複数のサンプルホールド回路(１２,１４,１６)のそれぞれの出力にそれぞれの入力が接続され、それぞれの出力がまとめられて前記出力端子(Ｖout)に接続される複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)と、前記複数のサンプルホールド回路(１２,１４,１６)のサンプリング／ホールドの制御、前記複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)のオンオフ制御および前記複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)のオンオフ制御をそれぞれ可能な制御回路(１８)と、を備え、
前記制御回路(１８)は、
(1) 複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)および複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)をすべてオフ状態、前記複数のサンプルホールド回路(１２,１４,１６)をすべてサンプリング状態に制御した状態から（サンプリング前状態；図４）、
(2) 選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)に接続されるサンプルホールド回路(１２,１６)をホールド状態、このサンプルホールド回路(１２,１６)に接続される第１スイッチ(ＳＡ11,ＳＡ13)をオン状態に制御した後（サンプリング状態；図５）、
(3) 前記１の信号線(ＳＬ２)の前記サンプルホールド回路(１４)をホールド状態、このサンプルホールド回路(１４)の前記第２スイッチ(ＳＡ22)をオン状態に制御する（ホールド状態；図６）ことを技術的特徴とする。
【０００８】
上記目的を達成するため、特許請求の範囲に記載の請求項３の信号選択回路では、複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３,ＳＬ４,ＳＬ５,…)から１の信号線(例えばＳＬ３）を選択し、この選択された信号線(ＳＬ３）の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)と、前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のそれぞれの出力に共通に接続される第１共通線(ＣＬ１)と、前記第１共通線(ＣＬ１)に入力が接続される第１サンプルホールド回路(３２)と、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)と、前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のそれぞれの出力に共通に接続される第２共通線(ＣＬ２)と、前記第２共通線(ＣＬ２)に入力が接続されて出力が前記出力端子(Ｖout)に接続される第２サンプルホールド回路(３４)と、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)と、前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれの出力に共通に接続される第３共通線(ＣＬ３)と、前記第３共通線(ＣＬ３)に入力が接続される第３サンプルホールド回路(３６)と、前記第１サンプルホールド回路(３２)の入出力間を短絡および開放可能に設けられる第４スイッチ(ＳＢ41)と、前記第３サンプルホールド回路(３６)の入出力間を短絡および開放可能に設けられる第５スイッチ(ＳＢ51)と、前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)、前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)および前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれのオンオフ制御ならびに前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および前記第３サンプルホールド回路(３６)のそれぞれのサンプリング／ホールドの制御が可能な制御回路(３８)と、を備え、前記制御回路(３８)は、
(1) 「前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第１スイッチ(ＳＢ12)をオン状態、この１の信号線(ＳＬ３)に接続される第１スイッチ(ＳＢ13)をオフ状態、この１の信号線に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第１スイッチ(ＳＢ14)をオフ状態」、「前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第２スイッチ(ＳＢ22)をオフ状態、この１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオン状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第２スイッチ(ＳＢ24)をオフ状態」、「前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第３スイッチ(ＳＢ32)をオフ状態、この１の信号線(ＳＬ３)に接続される第３スイッチ(ＳＢ33)をオフ状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第３スイッチ(ＳＢ34)をオン状態」、「前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオフ状態」、「前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)をすべてサンプリング状態」、にそれぞれ制御した状態から（サンプリング準備状態；図９）、
(2) 前記第１サンプルホールド回路(３２)および第３サンプルホールド回路(３６)をホールド状態、前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオン状態に制御した後（サンプリング状態；図１０）、
(3) 前記第２サンプルホールド回路(３４)をホールド状態、前記１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオフ状態に制御する（ホールド状態；図１１）ことを技術的特徴とする。
【発明の効果】
【０００９】
請求項１の発明では、選択する１の信号線(ＳＬ２[またはＳＬ３])に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位を、この非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電気信号の電圧に保持可能な電圧保持手段(１２,１６[または３２,３６])を備える。そして、１の信号線(ＳＬ２[またはＳＬ３])から電気信号を出力端子(Ｖout)に出力する期間中、電圧保持手段(１２,１６[または３２,３６])は、非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位をその電気信号の電圧に保持する。これにより、選択する１の信号線(ＳＬ２[またはＳＬ３])の電気信号が出力端子(Ｖout)から出力される期間中は、この１の信号線(ＳＬ２[またはＳＬ３])に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位をその電気信号の電圧に保持することから、当該非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])を低インピーダンスにすることができる。つまり、当該信号選択回路(１０[または３０])に接続される外部回路にとっては、自己の電気信号の電圧で保持されたままを保つので、当該外部回路に電気的な影響を与えることなく、非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])のインピーダンスを低下させることが可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができる。
【００１０】
請求項２の発明では、複数のサンプルホールド回路(１２,１４,１６)、複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)、複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)および制御回路(１８)を備える。そして、制御回路(１８)は、サンプリング前状態（図４）として、(1) 複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)および複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)をすべてオフ状態、複数のサンプルホールド回路(１２,１４,１６)をすべてサンプリング状態に制御した状態から、サンプリング状態（図５）として、(2) 選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)に接続されるサンプルホールド回路(１２,１６)をホールド状態、このサンプルホールド回路(１２,１６)に接続される第１スイッチ(ＳＡ11,ＳＡ13)をオン状態に制御するので、選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)は、それに接続されるサンプルホールド回路(１２,１６)によって、このときの電気信号の電位を維持した状態で保持される。このため、この後に、ホールド状態（図６）として、(3) １の信号線(ＳＬ２)のサンプルホールド回路(１４)をホールド状態、このサンプルホールド回路(１４)の第２スイッチ(ＳＡ22)をオン状態に制御することによって、当該選択する１の信号線(ＳＬ２)の電気信号は、オン状態の第２スイッチ(ＳＡ22)を介して出力端子(Ｖout)に出力される。
【００１１】
これにより、当該選択する１の信号線(ＳＬ２)の電気信号が出力端子(Ｖout)から出力される場合には、この１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)の電位を電気信号の電圧に維持することから、当該非選択の信号線(ＳＬ１,ＳＬ３)を低インピーダンスにすることができる。つまり、当該信号選択回路(１０)に接続される外部回路にとっては、自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることなく、非選択の信号線のインピーダンスを低下させることが可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができる。
【００１２】
請求項３の発明では、複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)、複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)、複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)、第４スイッチ(ＳＢ41)、第５スイッチ(ＳＢ51)、第１共通線(ＣＬ１)、第２共通線(ＣＬ２)、第３共通線(ＣＬ３)、第１サンプルホールド回路(３２)、第２サンプルホールド回路(３４)、第３サンプルホールド回路(３６)および制御回路(３８)を備える。そして、制御回路(３８)は、サンプリング準備状態（図９）として、(1) 「複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第１スイッチ(ＳＢ12)をオン状態、この１の信号線(ＳＬ３)に接続される第１スイッチ(ＳＢ13)をオフ状態、この１の信号線に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第１スイッチ(ＳＢ14)をオフ状態」、「複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第２スイッチ(ＳＢ22)をオフ状態、この１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオン状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第２スイッチ(ＳＢ24)をオフ状態」、「複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第３スイッチ(ＳＢ32)をオフ状態、この１の信号線(ＳＬ３)に接続される第３スイッチ(ＳＢ33)をオフ状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第３スイッチ(ＳＢ34)をオン状態」、「第４スイッチ(ＳＢ41)および第５スイッチ(ＳＢ51)をオフ状態」、「第１サンプルホールド回路(３２)、第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)をすべてサンプリング状態」、にそれぞれ制御した状態から、サンプリング状態（図１０）として、(2) 第１サンプルホールド回路(３２)および第３サンプルホールド回路(３６)をホールド状態、第４スイッチ(ＳＢ41)および第５スイッチ(ＳＢ51)をオン状態に制御するので、選択する１の信号線(ＳＬ３)に隣接して配置される非選択の信号線(ＳＬ２,ＳＬ４)は、それに接続されるサンプルホールド回路(３２,３６)によって、このときの電気信号の電位を維持した状態で保持される。このため、この後に、ホールド状態（図１１）として、(3) 第２サンプルホールド回路(３４)をホールド状態、１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオフ状態に制御することによって、当該選択する１の信号線(ＳＬ３)の電気信号は出力端子(Ｖout)に出力される。
【００１３】
これにより、当該選択する１の信号線(ＳＬ３)の電気信号が出力端子(Ｖout)から出力される場合には、この１の信号線(ＳＬ３)に隣接して配置される非選択の信号線(ＳＬ２,ＳＬ４)の電位を電気信号の電圧に維持することから、当該非選択の信号線(ＳＬ２,ＳＬ４)を低インピーダンスにすることができる。つまり、当該信号選択回路(３０)に接続される外部回路にとっては、自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることなく、非選択の信号線のインピーダンスを低下させることが可能となる。また、信号線(ＳＬ１,ＳＬ２,ＳＬ３,…)の数にかかわらず、サンプルホールド回路は、第１サンプルホールド回路(３２)、第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)の３つで足りるので、各入力端子（Ｖin１,Ｖin２,Ｖin３,…)ごとにサンプルホールド回路を設ける場合に比べて部品点数の削減が可能となり、また回路規模の小型化が可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができ、さらに装置の軽量小型化および装置コストの低減化を可能することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の信号選択回路の実施形態について図を参照して説明する。
［第１実施形態］
まず、図１〜図６に基づいて第１実施形態に係る信号選択回路１０を説明する。
図１に示すように、本第１実施形態に係る信号選択回路１０は、選択端子ＳＥＬから入力された選択情報＃Ｎに従って、複数の入力端子Ｖin１,Ｖin２,Ｖin３,…（以下「入力端子Ｖin１等」）に接続された複数の信号ラインＳＬ１,ＳＬ２,ＳＬ３,…（以下「信号ラインＳＬ１等」）から１の信号ライン、例えばＳＬ２を選択し、この選択された信号ラインＳＬ２を伝送される電気信号を出力端子Ｖoutに出力する機能を有するもので、主に、複数の入力端子Ｖin１等、複数のサンプルホールド回路１２,１４,１６,…（以下「サンプルホールド回路１２等」）、複数のスイッチＳＡ11,ＳＡ12,ＳＡ13,…（以下「スイッチＳＡ11等」）、複数のスイッチＳＡ21,ＳＡ22,ＳＡ23,…（以下「スイッチＳＡ21等」）、制御回路１８、出力端子Ｖout、選択端子ＳＥＬから構成されている。なお、出力端子Ｖoutには、例えばＡ／Ｄコンバータを接続され、また選択端子ＳＥＬには、当該１の信号ラインを選択ための情報（選択情報）を出力する外部回路が接続される。
【００１５】
サンプルホールド回路１２等は、入力ＩＮに入力された電気信号（主にアナログ信号）をサンプリングした後、ホールドする機能を有するもので、それぞれの入力ＩＮは、対応する入力端子Ｖin１等に接続されている。例えば、サンプルホールド回路１２の入力ＩＮは入力端子Ｖin１に、またサンプルホールド回路１４の入力ＩＮは入力端子Ｖin２に、さらにサンプルホールド回路１６の入力ＩＮは入力端子Ｖin３に、というようにそれぞれの入力端子Ｖin１等に対応してそれぞれのサンプルホールド回路１２等が接続されている。入力端子Ｖin１等の数（チャネル数）分のサンプルホールド回路が用意されている。
【００１６】
このようなサンプルホールド回路１２等は、本実施形態では、例えば、図２(A) に示す回路により構成されている。ここで、図２を参照してサンプルホールド回路１２等の構成を説明する。図２(A) に示すように、サンプルホールド回路１２等は、非反転入力がアース電位に接続され出力が当該回路の出力ＯＵＴに接続されるオペアンプＯＰａと、一端側がこのオペアンプＯＰａの反転入力に接続されるコンデンサＣａと、このコンデンサＣａの他端側と当該回路の入力ＩＮとの間に接続されるスイッチＳＷa1と、オペアンプＯＰａの反転入力とオペアンプＯＰａの出力との間に接続されるスイッチＳＷa2と、コンデンサＣａの他端側とオペアンプＯＰａの出力との間に接続されるスイッチＳＷa3と、により構成されている。
【００１７】
これらのスイッチＳＷa1,ＳＷa2,ＳＷa3は、例えば、ＭＯＳトランジスタにより構成されており、外部から印加される制御信号の電圧レベルに応じてオン状態およびオフ状態を切り替え得る半導体スイッチング素子からなるもので、本実施形態の場合、スイッチＳＷa1とＳＷa2は、Ｎチャネル型のトランジスタ、スイッチＳＷa3はＰチャネル型のトランジスタで、それぞれ構成されている。これにより、所定の制御電圧が外部より印加されると、スイッチＳＷa1,ＳＷa2がオン状態、スイッチＳＷa3がオフ状態、あるいはスイッチＳＷa1,ＳＷa2がオフ状態、スイッチＳＷa3がオン状態、に制御される。つまり、スイッチＳＷa1,ＳＷa2とスイッチＳＷa3とは、排他的に状態を制御される。
【００１８】
このようにスイッチＳＷa1,ＳＷa2,ＳＷa3は、それぞれ単一のＭＯＳトランジスタにより構成することが可能ではあるが、この構成では入力ＩＮによる入力電圧との関係においてオン状態にできないことがある。例えば、スイッチＳＷa1,ＳＷa2をＮチャネル型のトランジスタ（しきい値電圧Ｖth＝１Ｖ）で構成する場合、入力ＩＮの電圧が０Ｖのときには、ゲート−ソース間電圧Ｖgsは５Ｖ−０Ｖ＝５Ｖ＞Ｖth（＝１Ｖ）となるため当該トランジスタはオン状態となる。これに対し、入力ＩＮの電圧が５Ｖのときには、ゲート−ソース間電圧Ｖgsは５Ｖ−５Ｖ＝０Ｖ＜Ｖth（＝１Ｖ）になるため当該トランジスタはオフ状態となりオン状態にはならない。Ｐチャネル型のトランジスタは極性が逆になるため、入力ＩＮの電圧が０Ｖのときにオン状態にできないことが生じ得る。つまり、スイッチＳＷa1,ＳＷa2,ＳＷa3をそれぞれ単一のＭＯＳトランジスタにより構成すると、入力ＩＮの電圧範囲が狭くなってしまう。
【００１９】
このため、本実施形態の改変例として、スイッチＳＷa1,ＳＷa2,ＳＷa3に、例えば、図３に示すように、Ｎチャネル型のトランジスタとＰチャネル型のトランジスタとを並列に接続しいずれか一方のゲートにインバータを介在させて構成される、いわゆるＣＭＯＳスイッチを用いる構成を採る。これにより、当該入力ＩＮの電圧がトランジスタのしきい値電圧Ｖthよりも低い場合には、Ｎチャネル型のトランジスタがオン状態（Ｐチャネル型のトランジスタがオフ状態）となり、また当該入力ＩＮの電圧がトランジスタのしきい値電圧Ｖthよりも高い場合には、Ｐチャネル型のトランジスタがオン状態（Ｎチャネル型のトランジスタがオフ状態）となる以外に、当該入力ＩＮの電圧がこれらの中間電圧の場合には、Ｎチャネル型およびＰチャネル型のいずれのトランジスタもオン状態にすることができる。したがって、スイッチＳＷa1,ＳＷa2,ＳＷa3として、単一のＭＯＳトランジスタを用いる場合に比べて、このような入力ＩＮの電圧の許容範囲を広く確保することが可能となる。
【００２０】
このようにサンプルホールド回路１２等が構成されることによって、スイッチＳＷa1,ＳＷa2がオン状態、スイッチＳＷa3がオフ状態、にそれぞれ制御される場合には、入力ＩＮとアース電位とのコンデンサＣａが接続されるので、入力された電気信号が当該コンデンサＣａに充電、つまりサンプリングされる（サンプリング状態）。これに対し、スイッチＳＷa1,ＳＷa2がオフ状態、スイッチＳＷa3がオン状態、にそれぞれ制御される場合には、入力ＩＮとコンデンサＣａとの間が遮断される代わりに、コンデンサＣａと出力ＯＵＴとの間が導通するので、当該コンデンサＣａに充電された電気信号が保持、つまりホールドされる（ホールド状態）。これによりサンプルホールド回路１２等が実現される。
【００２１】
図２(B) に示すものは、最も基本的なサンプルホールド回路で、電圧フォロア接続され出力が出力ＯＵＴに接続されるオペアンプＯＰｂと、入力ＩＮとこのオペアンプＯＰｂの非反転入力と間に接続されるスイッチＳＷｂと、このオペアンプＯＰｂの非反転入力とアース電位との間に接続されるコンデンサＣｂと、により構成されている。
【００２２】
このスイッチＳＷｂも、図２(A) に示すサンプルホールド回路のスイッチＳＷa1と同様に、外部からオンオフ制御可能な半導体スイッチング素子で、例えば、Ｎチャネル型のＭＯＳトランジスタ、あるいは図３に示すＣＭＯＳスイッチにより構成されている。このサンプルホールド回路の場合、このスイッチＳＷｂがオフ状態のときにサンプリング状態、スイッチＳＷｂがオン状態のときにホールド状態にそれぞれ制御される。このため、一つのスイッチＳＷｂのオンオフ制御でサンプリング状態およびホールド状態を切換可能である点において、図２(A) に示すものよりも外部制御が簡素化されるメリットがあるが、出力される電気信号がオペアンプＯＰｂのオフセット電圧の影響を受け易いところにデメリットがある。
【００２３】
即ち、図２(A) に示すサンプルホールド回路の場合には、オペアンプＯＰａのオフセット電圧がコンデンサＣａの充電によって吸収されるため、オフセット電圧分の電圧誤差がそのまま出力されることがない。これに対し、図２(B) に示すサンプルホールド回路の場合には、オペアンプＯＰｂのオフセット電圧がコンデンサＣｂに直列に加わるため、オフセット電圧分の電圧誤差がそのまま出力されることとなる。このため、図２(B) に示すサンプルホールド回路は、外部制御は簡素化されるものの、ホールドした電気信号の電圧精度を低下させ得るという問題を抱えている。
【００２４】
したがって、本実施形態では、サンプルホールド回路１２等により出力される電気信号の電圧精度を重視する観点から、図２(A) に示すサンプルホールド回路を採用するが、電圧精度よりも外部からサンプリング／ホールドの状態制御の簡素化に重点を置く場合には、図２(B) に示すサンプルホールド回路が採用される。
【００２５】
このように構成されるサンプルホールド回路１２等は、図１に示すように、その出力ＯＵＴにはスイッチＳＡ21等が接続されており、これらのスイッチＳＡ21等を介してそれぞれの出力ＯＵＴを出力端子Ｖoutに出力し得るように構成されている。本実施形態では、当該出力端子Ｖout に信号ラインＳＬ０が接続されている。また、サンプルホールド回路１２等には、制御回路１８（前述した「外部」に相当）から出力される制御電圧をスイッチＳＷa1等に印加可能に制御線が接続されている（図１に示す一点鎖線）。
【００２６】
図１に示すように、サンプルホールド回路１２等には、それらの入出力間を短絡および開放可能にするスイッチＳＡ11等が接続されている。これらのスイッチＳＡ11等は、前述したサンプルホールド回路１２等のスイッチＳＷa1等と同様に、例えば、Ｎチャネル型のＭＯＳトランジスタにより構成される半導体スイッチング素子で、後述する制御回路１８から印加される制御電圧によりオンオフ制御可能に構成されている（図１に示す破線）。
【００２７】
サンプルホールド回路１２等のそれぞれの出力ＯＵＴに接続されるスイッチＳＡ21等も、スイッチＳＡ11等と同様に、Ｎチャネル型のＭＯＳトランジスタ等の半導体スイッチング素子で、制御回路１８から印加される制御電圧によってオンオフ制御可能に構成されている（図１に示す破線）。これらのＳＡ21等は、その出力がまとめられて出力端子Ｖoutに接続されており、制御回路１８によりオン状態に制御されたスイッチに接続されるサンプルホールド回路の出力ＯＵＴを出力端子Ｖoutに出力し得るように構成されている。
【００２８】
制御回路１８は、選択端子ＳＥＬから入力される選択情報＃Ｎに従って、前述したスイッチＳＡ11等やＳＡ21等をオンオフ制御し得る機能を有するもので、例えば、所定のロジック回路またはマイクロコンピュータにより構成されている。本実施形態の場合、例えば、複数の入力端子Ｖin１等が７チャネル構成（Ｖin１〜Ｖin７）であれば、３ビットデータで入力される選択情報＃Ｎ（＃０〜＃７）に基づいて各入力端子Ｖin１〜Ｖin７に接続された信号ラインＳＬ１（＃１）〜ＳＬ７（＃７）を選択し得るように、制御回路１８が構成されている（＃０は信号ラインの選択なし）。
【００２９】
また、この制御回路１８は、前述したように、サンプルホールド回路１２等を構成するスイッチＳＷa1等、スイッチＳＡ11等やスイッチＳＡ21等のオンオフ制御し得る制御電圧を印加可能にするため、サンプルホールド回路１２等やスイッチＳＡ11等との間に制御線が接続されている（図１に示す一点鎖線や破線）。
【００３０】
このように構成される信号選択回路１０では、一般に、入力端子Ｖin１等が、Ｖin１、Ｖin２、Ｖin３、…の順番に配置されており、例えば、入力端子Ｖin２の一方側には入力端子Ｖin１が、また入力端子Ｖin２の他方側には入力端子Ｖin３が、それぞれ隣接して配置されている。また、これらの入力端子Ｖin１等に接続されるサンプルホールド回路１２等やその周辺に配置されるスイッチＳＡ11等、ＳＡ21等も、いずれも高密度実装下においては、半導体基板上あるいはプリント配線板上で互いに接近して配置されている。
【００３１】
このため、例えば、入力端子Ｖin２からサンプルホールド回路１４まで配線パターンとこれに隣接して配置される入力端子Ｖin１からサンプルホールド回路１２まで配線パターンとの間、あるいは入力端子Ｖin２からサンプルホールド回路１４まで配線パターンとこれに隣接して配置される入力端子Ｖin３からサンプルホールド回路１６まで配線パターンとの間、においては、互いに浮遊容量や線間容量等の結合容量を介して電気的に容量結合し得ることから、いわゆるクロストークが生じ易い。
【００３２】
また、このような信号選択回路１０に接続されるまでの信号ラインＳＬ１等においても、例えば、これらの複数の信号ラインＳＬ１等が多極のフラットケーブルや多芯のＰＶＣケーブル等で構成される場合には、信号ラインＳＬ２とＳＬ１との間や信号ラインＳＬ２とＳＬ３との間等が隣接して配置されていることから、これらの間においても互いに結合容量を介してクロストークが生じ得る。
【００３３】
そこで、本実施形態に係る信号選択回路１０では、上述した構成を採るとともに、次に図４〜図６を参照して説明するようなサンプルホールド回路１２等やスイッチＳＡ11等、ＳＡ21等に対する制御を制御回路１８により行うことで、このようなクロストークの発生を抑制可能にしている。なお、図４〜図６においては、サンプルホールド回路１２等のサンプリング／ホールド状態やスイッチＳＡ11等のオンオフ状態の把握を容易にするため、制御回路１８や制御回路１８からこれらへの制御線は図示していない。
【００３４】
図４〜図６に示すように、信号選択回路１０は、サンプルホールド回路１２等やスイッチＳＡ11等、ＳＡ21等の制御状態として、(1) サンプリング前状態（図４）、(2) サンプリング状態（図５）および(3) ホールド状態（図６）の３つの状態を持つ。このため、以下、それぞれの状態を順に説明する。
【００３５】
図４に示すように、まず、信号選択回路１０による電気信号のサンプリングが行われる前の状態、つまりサンプリング前状態（待機状態）では、制御回路１８は、全てのサンプルホールド回路１２等をサンプリング状態（図４に示す「Samp」）、全てのスイッチＳＡ11等やスイッチＳＡ21等をオフ状態、にそれぞれ制御するとともに、選択端子ＳＥＬから選択情報＃Ｎが入力されるのを待つ。なお、この選択情報＃Ｎは、選択端子ＳＥＬに接続される外部回路から入力され、この状態では、例えば「選択なし」を意味する＃０が入力される。
【００３６】
選択端子ＳＥＬから選択情報＃Ｎが入力されると、信号選択回路１０による電気信号のサンプリングが行われる状態、つまりサンプリング状態に移行する。例えば、図５に示すように、入力端子Ｖin１等から入力端子Ｖin２を選択する場合には、制御回路１８は、選択された入力端子Ｖin２に接続されるサンプルホールド回路１４をサンプリング状態に維持したまま（図５に示す「Samp」）、この入力端子Ｖin２に隣接して配置されて選択されていない（非選択の）入力端子Ｖin１に接続されるサンプルホールド回路１２および同様に隣接して配置されて選択されていない（非選択の）入力端子Ｖin３に接続されるサンプルホールド回路１６をそれぞれサンプリング状態からホールド状態に切替制御する（図５に示す「Hold」）。さらにこれらのサンプルホールド回路１２、１４の入出力を短絡し得るスイッチＳＡ11、ＳＡ13をオフ状態からオン状態に切替制御する。
【００３７】
これにより、入力端子Ｖin１に接続される信号ラインＳＬ１の電位は、サンプルホールド回路１２がホールド状態に移行したときの電気信号の電圧に維持、つまりサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ１のインピーダンスを低くすることが可能となる。同様に、入力端子Ｖin３に接続される信号ラインＳＬ３の電位も、サンプルホールド回路１４がホールド状態に移行したことでサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ３のインピーダンスを低くすることが可能となる。
【００３８】
このような制御の後、図６に示すように、制御回路１８は、選択された入力端子Ｖin２に接続されるサンプルホールド回路１２をサンプリング状態からホールド状態（図６に示す「Hold」）に切替制御し、さらにスイッチＳＡ22をオフ状態からオン状態に切替制御する。これにより、サンプルホールド回路１４によるサンプルホールド電圧、つまり入力端子Ｖin２に接続される信号ラインＳＬ２の電気信号の電圧がスイッチＳＡ22を介して出力端子Ｖoutに出力されるので、当該出力端子Ｖoutに接続されたＡ／Ｄコンバータは目的とする信号ラインＳＬ２の電気信号を得ることが可能となる。
【００３９】
このように本実施形態に係る信号選択回路１０では、選択する１の信号ラインＳＬ２に隣接して配置される非選択の信号ラインＳＬ１,ＳＬ３の電位を、この非選択の信号ラインＳＬ１,ＳＬ３の電気信号の電圧に保持可能なサンプルホールド回路１２,１６を備える。そして、選択した信号ラインＳＬ２から電気信号を出力端子Ｖoutに出力する期間中、サンプルホールド回路１２,１６は、非選択の信号ラインＳＬ１,ＳＬ３の電位をその電気信号の電圧に保持する。このため、このような電気信号を信号ラインＳＬ１、ＳＬ３に送出する外部回路等にとっては自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることがない。
【００４０】
また、選択された入力端子Ｖin２に接続される信号ラインＳＬ２は、その両側に隣接して位置する信号ラインＳＬ１、ＳＬ３のインピーダンスの低下によって、選択した信号ラインＳＬ２と信号ラインＳＬ１との間および選択した信号ラインＳＬ２と信号ラインＳＬ３との間、における結合容量の形成を抑制するとともに、低インピーダンス化した信号ラインＳＬ１、ＳＬ３の存在により電気的、電磁波的なシールド効果が得られる。したがって、入力端子Ｖin１、Ｖin３に接続される信号ラインＳＬ１、ＳＬ３に電気信号を送出する外部回路に影響を与えることなく、クロストークを低減することができる。
【００４１】
なお、以上説明した実施形態では、選択する１の信号ライン（信号線）として、ＳＬ２が選択される場合を例示して説明したが、選択する１の信号ラインはＳＬ１,ＳＬ３,…等のいずれであっても良く、このような場合でも前述と同様の作用・効果が得られる。
【００４２】
また、本実施形態では、選択する１の信号ラインＳＬ２（信号線）の両側に隣接する非選択の信号ラインＳＬ１,ＳＬ３が存在する場合を例示して説明したが、本発明はこれに限られることはなく、選択する１の信号線の片側にしか隣接する非選択の信号線が存在しない場合にも適用できる。
【００４３】
例えば、図１において、信号ラインＳＬ１（信号線）を選択する場合、それに隣接する非選択の信号ラインはＳＬ２となり、信号ラインＳＬ１の片側にしか非選択の信号ラインが存在しないが、このような場合には、非選択の信号ラインＳＬ２に接続されるサンプルホールド回路１４をホールド状態、スイッチＳＡ12をオン状態、スイッチＳＡ22をオフ状態にそれぞれ制御し、非選択の信号ラインＳＬ２を低インピーダンスに設定した後、選択した信号ラインＳＬ１のサンプルホールド回路１２をサンプリング状態からホールド状態に切替制御してスイッチＳＡ21をオン状態に制御する。
【００４４】
これにより、選択した信号ラインＳＬ１の片側だけではあるが、隣接する信号ラインＳＬ２のインピーダンスを低くするので、選択した信号ラインＳＬ１とこの信号ラインＳＬ２との間における結合容量の形成を抑制するとともに、低インピーダンス化した信号ラインＳＬ２の存在により電気的、電磁波的なシールド効果が得られる。したがって、入力端子Ｖin１に接続される信号ラインＳＬ１に電気信号を送出する外部回路に影響を与えることなく、クロストークを低減することができる。
【００４５】
［第２実施形態］
次に、図７〜図１１に基づいて第２実施形態に係る信号選択回路３０を説明する。
図７に示すように、本第２実施形態に係る信号選択回路３０では、複数の入力端子Ｖin１等にスイッチＳＢ11,ＳＢ21,ＳＢ31等を介して接続し得る３本の共通ラインＣＬ１,ＣＬ２,ＣＬ３を設けることによって、各入力端子Ｖin１等ごとにサンプルホールド回路を設けることなく、３つのサンプルホールド回路３２、３４、３６を常時使用し得る構成を採る。なお、出力端子Ｖoutには、例えばＡ／Ｄコンバータが接続される。
【００４６】
前述した第１実施形態の信号選択回路１０では、例えば複数の入力端子Ｖin１等に対応してサンプルホールド回路１２等を必要、つまりチャネル数だけサンプルホールド回路１２等を必要としたが、本実施形態に係る信号選択回路３０では、接続される信号ラインＳＬ１等の本数、つまりチャネル数にかかわらず、サンプルホールド回路は３つのサンプルホールド回路３２、３４、３６で足りる点で、第１実施形態と異なる。
【００４７】
具体的には、各入力端子Ｖin１等ごとに、３つのスイッチＳＢ1n,ＳＢ2n,ＳＢ3n(nは入力端子の番号で、１以上の整数)のそれぞれの一端側が接続されており、スイッチＳＢ1nの他端側は共通ラインＣＬ１に、スイッチＳＢ2nの他端側は共通ラインＣＬ２に、スイッチＳＢ3nの他端側は共通ラインＣＬ３に、それぞれ接続されている。例えば、入力端子Ｖin１と共通ラインＣＬ１との間にはスイッチＳＢ11が、また入力端子Ｖin１と共通ラインＣＬ２との間にはスイッチＳＢ21が、さらに入力端子Ｖin１と共通ラインＣＬ３との間にはスイッチＳＢ31が、それぞれ接続されている。同様に、入力端子Ｖin２と共通ラインＣＬ１,ＣＬ２,ＣＬ３との間には、スイッチＳＢ12,ＳＢ22,ＳＢ32がそれぞれ接続され、また入力端子Ｖin３と共通ラインＣＬ１,ＣＬ２,ＣＬ３との間には、スイッチＳＢ13,ＳＢ23,ＳＢ33がそれぞれ接続されている。これらのスイッチＳＢ11等は、前述した第１実施形態のスイッチＳＡ11等と同様に、外部からの制御電圧の印加によりオン状態またはオフ状態に移行可能な半導体スイッチ素子である。
【００４８】
このようなスイッチＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…が接続される共通ラインＣＬ１には、サンプルホールド回路３２の入力ＩＮが接続されている。このサンプルホールド回路３２は、前述した信号選択回路１０のサンプルホールド回路１２等と同様に、入力ＩＮに入力された電気信号（主にアナログ信号）をサンプリングした後、ホールドする機能を有するもので、出力ＯＵＴはスイッチＳＢ41を介して自己の入力ＩＮに接続可能に構成されている。
【００４９】
同様に、スイッチＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…が接続される共通ラインＣＬ３には、サンプルホールド回路３６の入力ＩＮが接続されており、このサンプルホールド回路３２も、前述のサンプルホールド回路１２等と同様に、入力ＩＮに入力された電気信号（主にアナログ信号）をサンプリングした後、ホールドする機能を有する。そして、この出力ＯＵＴはスイッチＳＢ51を介して自己の入力ＩＮに接続可能に構成されている。
【００５０】
一方、スイッチＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…が接続される共通ラインＣＬ２には、前述のサンプルホールド回路１２等と同様のサンプルホールド回路３４の入力ＩＮが接続されるが、このサンプルホールド回路３４の出力ＯＵＴには、出力端子Ｖoutが接続されている。即ち、このサンプルホールド回路３４は、後述するように、制御回路３８により選択された入力端子Ｖin１等が接続される、出力専用のサンプルホールド回路で、この出力ＯＵＴには出力端子Ｖoutが常に接続されている。
【００５１】
これに対し、スイッチＳＢ41やＳＢ51を介して自己の入力ＩＮに接続可能に構成されているサンプルホールド回路３２、３６は、後述するように制御回路３８により選択された入力端子Ｖin１等の両側に隣接して位置する非選択の入力端子Ｖin１等が接続される、いわばシールド用のサンプルホールド回路である。これらの出力ＯＵＴには出力端子Ｖoutが接続されることはない。
【００５２】
制御回路３８は、前述した第１実施形態の制御回路１８と同様に、例えば、所定のロジック回路またはマイクロコンピュータにより構成されるもので、選択端子ＳＥＬから入力される選択情報＃Ｎに従って、前述したスイッチＳＢ1n,ＳＢ2n,ＳＢ3nやＳＢ41,ＳＢ51をオンオフ制御し得る機能や、サンプルホールド回路３２,３４,３６を構成するスイッチＳＷa1等（図２参照）をオンオフ制御し得る機能を有する。このため、制御回路１８と同様に、これらに制御電圧を印加可能に制御線が、サンプルホールド回路３２等やスイッチＳＢ11等との間に接続されている（図７に示す一点鎖線、破線や制御バスＣＢ）。
【００５３】
このように構成される信号選択回路３０では、制御回路３８により図８〜図１１に示すように制御される。即ち、信号選択回路３０は、サンプルホールド回路３２等やスイッチＳＢ11等の制御状態として、(1) サンプリング前状態（図８）、(2) サンプリング状態１（図９）、(3) サンプリング状態２（図１０）および(4) ホールド状態（図１１）の４つの状態を持つ。このため、以下、それぞれの状態を順に説明する。
【００５４】
図８に示すように、まず、信号選択回路３０による電気信号のサンプリングが行われる前の状態、つまりサンプリング前状態（待機状態）では、制御回路３８は、サンプルホールド回路３２,３４,３６を全てサンプリング状態（図８に示す「Samp」）、全てのスイッチＳＢ11等やスイッチＳＢ41,ＳＢ51をオフ状態、にそれぞれ制御するとともに、選択端子ＳＥＬから選択情報＃Ｎが入力されるのを待つ。なお、この選択情報＃Ｎは、選択端子ＳＥＬに接続される外部回路から入力され、この状態では、例えば「選択なし」を意味する＃０が入力される。
【００５５】
選択端子ＳＥＬから選択情報＃Ｎが入力されると、信号選択回路３０により、電気信号のサンプリング経路が確立されるサンプリング準備状態に移行する。例えば、図９に示すように、入力端子Ｖin１等から入力端子Ｖin３を選択する場合には、制御回路３８は、選択された入力端子Ｖin３に接続されるスイッチＳＢ23をオン状態、またこの入力端子Ｖin３に隣接して配置されて選択されていない（非選択の）一方側の入力端子Ｖin２に接続されるスイッチで共通ラインＣＬ１に接続されるスイッチＳＢ12をオン状態、さらに同他方側の入力端子Ｖin４に接続されるスイッチで共通ラインＣＬ３に接続されるスイッチＳＢ34をオン状態、にそれぞれ制御する。この状態では、各サンプルホールド回路３２等は、いずれもサンプリング状態を維持している。
【００５６】
これにより、選択された入力端子Ｖin３はサンプルホールド回路３４の入力ＩＮに接続され、またこの両側の非選択の入力端子Ｖin２はサンプルホールド回路３２の入力ＩＮに、同非選択の入力端子Ｖin４はサンプルホールド回路３６の入力ＩＮに、それぞれ接続されることから、選択された入力端子Ｖin３に接続される信号ラインＳＬ３からの電気信号を出力専用のサンプルホールド回路３４によりサンプリング可能となり、また非選択の入力端子Ｖin２,Ｖin４に接続される信号ラインＳＬ２,ＳＬ４をサンプルホールド回路３２,３６によりシールド可能にする。
【００５７】
このようなサンプリング準備が完了すると、次に図１０に示すサンプリング状態に移行する。即ち、選択された入力端子Ｖin３に接続されるサンプルホールド回路３４により信号ラインＳＬ３からの電気信号をサンプリングするとともに、非選択の入力端子Ｖin２,Ｖin４に接続されるサンプルホールド回路３２,３６をそれぞれサンプリング状態からホールド状態に切替制御する（図１０に示す「Hold」）。なお、サンプルホールド回路３４は、このサンプリング状態において、サンプルホールド可能であれば、先のサンプリング前状態やサンプリング準備状態では、サンプリング状態でなくても良い。
【００５８】
これにより、入力端子Ｖin２に接続される信号ラインＳＬ２の電位は、サンプルホールド回路３２がホールド状態に移行したときの電気信号の電圧に維持、つまりサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ２のインピーダンスを低くすることが可能となる。同様に、入力端子Ｖin４に接続される信号ラインＳＬ４の電位も、サンプルホールド回路３６がホールド状態に移行したことでサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ４のインピーダンスを低くすることが可能となる。
【００５９】
このような制御の後、図１１に示すように、制御回路３８は、選択された入力端子Ｖin３に接続されるサンプルホールド回路３４をサンプリング状態からホールド状態（図１１に示す「Hold」）に切替制御し、さらにスイッチＳＢ23をオン状態からオフ状態に切替制御する。これにより、サンプルホールド回路３４によるサンプルホールド電圧、つまり入力端子Ｖin３に接続される信号ラインＳＬ３の電気信号の電圧が出力端子Ｖoutに出力されるので、当該出力端子Ｖoutに接続されたＡ／Ｄコンバータは目的とする信号ラインＳＬ３の電気信号を得ることが可能となる。
【００６０】
このように本実施形態に係る信号選択回路３０では、選択する１の信号ラインＳＬ３に隣接して配置される非選択の信号ラインＳＬ２,ＳＬ４の電位を、この非選択の信号ラインＳＬ２,ＳＬ４の電気信号の電圧に保持可能なサンプルホールド回路３２,３６を備える。そして、選択した信号ラインＳＬ３から電気信号を出力端子Ｖoutに出力する期間中、サンプルホールド回路３２,３６は、非選択の信号ラインＳＬ２,ＳＬ４の電位をその電気信号の電圧に保持する。このため、このような電気信号を信号ラインＳＬ２、ＳＬ４に送出する外部回路等にとっては自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることがない。
【００６１】
また、選択された入力端子Ｖin３に接続される信号ラインＳＬ３は、その両側に隣接して位置する信号ラインＳＬ２、ＳＬ４のインピーダンスの低下によって、選択した信号ラインＳＬ３と信号ラインＳＬ２との間および選択した信号ラインＳＬ３と信号ラインＳＬ４との間、における結合容量の形成を抑制するとともに、低インピーダンス化した信号ラインＳＬ２、ＳＬ４の存在により電気的、電磁波的なシールド効果が得られる。したがって、入力端子Ｖin２、Ｖin４に接続される信号ラインＳＬ２、ＳＬ４に電気信号を送出する外部回路に影響を与えることなく、クロストークを低減することができる。
【００６２】
さらに、本実施形態に係る信号選択回路３０では、信号ラインＳＬ１,ＳＬ２,ＳＬ３,…の数にかかわらず、必要となるサンプルホールド回路は、出力専用のサンプルホールド回路３４とシールド用のサンプルホールド回路３２,３６の３つで足りるので、各入力端子Ｖin１,Ｖin２,Ｖin３,…ごとにサンプルホールド回路を設けた第１実施形態の信号選択回路１０に比べて部品点数の削減が可能となり、また回路規模の小型化が可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができ、さらに装置の軽量小型化および装置コストの低減化を可能することができる。
【００６３】
なお、以上説明した実施形態では、選択する１の信号ライン（信号線）として、ＳＬ３が選択される場合を例示して説明したが、選択する１の信号ラインはＳＬ１,ＳＬ２,…等のいずれであっても良く、このような場合でも前述と同様の作用・効果が得られる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係る信号選択回路の構成例を示す回路図である。
【図２】サンプルホールド回路の例を示す回路図で、図２(A) は本実施形態に適用するもの、図２(B) は他の回路例である。
【図３】ＣＭＯＳスイッチの構成例を示す回路図である。
【図４】第１実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング前状態を示すものである。
【図５】第１実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング状態を示すものである。
【図６】第１実施形態に係る信号選択回路の動作例を示す説明図で、ホールド状態を示すものである。
【図７】本発明の第２実施形態に係る信号選択回路の構成例を示す回路図である。
【図８】第２実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング前状態を示すものである。
【図９】第２実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング準備状態を示すものである。
【図１０】第２実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング状態を示すものである。
【図１１】第２実施形態に係る信号選択回路の動作例を示す説明図で、ホールド状態を示すものである。
【符号の説明】
【００６５】
１０、３０…信号選択回路
１２、１６…サンプルホールド回路（電圧保持手段）
１４…サンプルホールド回路
１８、３８…制御回路
３２…サンプルホールド回路（電圧保持手段、第１サンプルホールド回路）
３４…サンプルホールド回路（第２サンプルホールド回路）
３６…サンプルホールド回路（電圧保持手段、第３サンプルホールド回路）
ＣＬ１…共通ライン（第１共通線）
ＣＬ２…共通ライン（第２共通線）
ＣＬ３…共通ライン（第３共通線）
ＳＡ11、ＳＡ12、ＳＡ13…スイッチ（第１スイッチ）
ＳＡ21、ＳＡ22、ＳＡ23…スイッチ（第２スイッチ）
ＳＢ11、ＳＢ12、ＳＢ13、ＳＢ14、ＳＢ15…スイッチ（第１スイッチ）
ＳＢ21、ＳＢ22、ＳＢ23、ＳＢ24、ＳＢ25…スイッチ（第２スイッチ）
ＳＢ31、ＳＢ32、ＳＢ33、ＳＢ34、ＳＢ35…スイッチ（第３スイッチ）
ＳＢ41…スイッチ（第４スイッチ）
ＳＢ51…スイッチ（第５スイッチ）
ＳＬ０、ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５…信号ライン（信号線）
Ｖin１、Ｖin２、Ｖin３、Ｖin４、Ｖin５…入力端子
Ｖout …出力端子
【技術分野】
【０００１】
本発明は、複数の入力端子に接続された信号線から１の信号線を選択し、この選択された信号線の電気信号を出力端子に出力する信号選択回路に関するものである。
【背景技術】
【０００２】
複数の入力端子に接続された信号線から１の信号線を選択し、この選択された信号線の電気信号を出力端子に出力する信号選択回路として、例えば、下記特許文献１に開示される「信号入力選択切換回路」がある。この回路では、高密度実装下において隣接して配置された入力端子間や信号線間のクロストークを低減するため、選択された信号線以外をバイアス電源に接続可能な構成を採る。これにより、選択された信号線のインピーダンスよりも、それに隣接する他の信号線のインピーダンスを低下させることで、線間の結合容量を介してインピーダンスの高い信号線の影響を与え得るクロストークの発生を防止可能にしている。
【特許文献１】特開平８−５６１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に開示される「信号入力選択切換回路」によると、選択された信号線以外をバイアス電源に接続することによって、これらの信号線の低インピーダンス化は可能になるものの、このようなバイアス源による電圧を信号線に印加すれば、当該信号線を介して信号源に電流が流れ込んでしまう。このため、バイアス源と信号源との間に予定された電圧レベルの設定がなされていない場合には、当該信号線が選択されていない期間中、常にバイアス源の電圧を受けることになるので、このような電圧によるストレスによって当該信号源の故障を招き得るという問題がある。
【０００４】
また、このようなバイアス源による電圧を受けることを予定して、信号源側に保護回路等を設ける構成を採った場合には、当該信号入力選択切換回路に接続される可能性のある信号源のすべてについて、このような保護回路等が必要となる。この場合には、信号源の回路構成の複雑化を招くばかりか、部品点数の増加からコストの上昇にもつながるという新たな問題を招来する。
【０００５】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、接続される外部回路に影響を与えることなく、クロストークを低減し得る信号選択回路を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、特許請求の範囲に記載の請求項１の信号選択回路では、複数の入力端子(Ｖin１,Ｖin２,Ｖin３[またはＶin２,Ｖin３,Ｖin４])に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３[またはＳＬ２,ＳＬ３,ＳＬ４])から１の信号線(例えばＳＬ２[またはＳＬ３])を選択し、この選択された信号線(ＳＬ２[またはＳＬ３])の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、選択する１の信号線(ＳＬ２[またはＳＬ３])に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位を、この非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電気信号の電圧に保持可能な電圧保持手段(１２,１６[または３２,３６])を備え、前記１の信号線(ＳＬ２[またはＳＬ３])から電気信号を出力端子(Ｖout)に出力する期間中、前記電圧保持手段(１２,１６[または３２,３６])は、前記非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位をその電気信号の電圧に保持することを技術的特徴とする。なお、( )または[ ]内の数字等は、［発明を実施するための最良の形態］の欄で説明する符号に対応し得るものである（以下同じ）。
【０００７】
上記目的を達成するため、特許請求の範囲に記載の請求項２の信号選択回路では、複数の入力端子(Ｖin１,Ｖin２,Ｖin３)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３)から１の信号線(例えばＳＬ２)を選択し、この選択された信号線(ＳＬ２)の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３)にそれぞれの入力が接続される複数のサンプルホールド回路(１２,１４,１６)と、前記複数のサンプルホールド回路(１２,１４,１６)の個々の入出力間を短絡および開放可能に設けられる複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)と、前記複数のサンプルホールド回路(１２,１４,１６)のそれぞれの出力にそれぞれの入力が接続され、それぞれの出力がまとめられて前記出力端子(Ｖout)に接続される複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)と、前記複数のサンプルホールド回路(１２,１４,１６)のサンプリング／ホールドの制御、前記複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)のオンオフ制御および前記複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)のオンオフ制御をそれぞれ可能な制御回路(１８)と、を備え、
前記制御回路(１８)は、
(1) 複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)および複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)をすべてオフ状態、前記複数のサンプルホールド回路(１２,１４,１６)をすべてサンプリング状態に制御した状態から（サンプリング前状態；図４）、
(2) 選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)に接続されるサンプルホールド回路(１２,１６)をホールド状態、このサンプルホールド回路(１２,１６)に接続される第１スイッチ(ＳＡ11,ＳＡ13)をオン状態に制御した後（サンプリング状態；図５）、
(3) 前記１の信号線(ＳＬ２)の前記サンプルホールド回路(１４)をホールド状態、このサンプルホールド回路(１４)の前記第２スイッチ(ＳＡ22)をオン状態に制御する（ホールド状態；図６）ことを技術的特徴とする。
【０００８】
上記目的を達成するため、特許請求の範囲に記載の請求項３の信号選択回路では、複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３,ＳＬ４,ＳＬ５,…)から１の信号線(例えばＳＬ３）を選択し、この選択された信号線(ＳＬ３）の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)と、前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のそれぞれの出力に共通に接続される第１共通線(ＣＬ１)と、前記第１共通線(ＣＬ１)に入力が接続される第１サンプルホールド回路(３２)と、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)と、前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のそれぞれの出力に共通に接続される第２共通線(ＣＬ２)と、前記第２共通線(ＣＬ２)に入力が接続されて出力が前記出力端子(Ｖout)に接続される第２サンプルホールド回路(３４)と、前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)と、前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれの出力に共通に接続される第３共通線(ＣＬ３)と、前記第３共通線(ＣＬ３)に入力が接続される第３サンプルホールド回路(３６)と、前記第１サンプルホールド回路(３２)の入出力間を短絡および開放可能に設けられる第４スイッチ(ＳＢ41)と、前記第３サンプルホールド回路(３６)の入出力間を短絡および開放可能に設けられる第５スイッチ(ＳＢ51)と、前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)、前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)および前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれのオンオフ制御ならびに前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および前記第３サンプルホールド回路(３６)のそれぞれのサンプリング／ホールドの制御が可能な制御回路(３８)と、を備え、前記制御回路(３８)は、
(1) 「前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第１スイッチ(ＳＢ12)をオン状態、この１の信号線(ＳＬ３)に接続される第１スイッチ(ＳＢ13)をオフ状態、この１の信号線に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第１スイッチ(ＳＢ14)をオフ状態」、「前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第２スイッチ(ＳＢ22)をオフ状態、この１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオン状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第２スイッチ(ＳＢ24)をオフ状態」、「前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第３スイッチ(ＳＢ32)をオフ状態、この１の信号線(ＳＬ３)に接続される第３スイッチ(ＳＢ33)をオフ状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第３スイッチ(ＳＢ34)をオン状態」、「前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオフ状態」、「前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)をすべてサンプリング状態」、にそれぞれ制御した状態から（サンプリング準備状態；図９）、
(2) 前記第１サンプルホールド回路(３２)および第３サンプルホールド回路(３６)をホールド状態、前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオン状態に制御した後（サンプリング状態；図１０）、
(3) 前記第２サンプルホールド回路(３４)をホールド状態、前記１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオフ状態に制御する（ホールド状態；図１１）ことを技術的特徴とする。
【発明の効果】
【０００９】
請求項１の発明では、選択する１の信号線(ＳＬ２[またはＳＬ３])に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位を、この非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電気信号の電圧に保持可能な電圧保持手段(１２,１６[または３２,３６])を備える。そして、１の信号線(ＳＬ２[またはＳＬ３])から電気信号を出力端子(Ｖout)に出力する期間中、電圧保持手段(１２,１６[または３２,３６])は、非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位をその電気信号の電圧に保持する。これにより、選択する１の信号線(ＳＬ２[またはＳＬ３])の電気信号が出力端子(Ｖout)から出力される期間中は、この１の信号線(ＳＬ２[またはＳＬ３])に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])の電位をその電気信号の電圧に保持することから、当該非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])を低インピーダンスにすることができる。つまり、当該信号選択回路(１０[または３０])に接続される外部回路にとっては、自己の電気信号の電圧で保持されたままを保つので、当該外部回路に電気的な影響を与えることなく、非選択の信号線(ＳＬ１,ＳＬ３[またはＳＬ２,ＳＬ４])のインピーダンスを低下させることが可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができる。
【００１０】
請求項２の発明では、複数のサンプルホールド回路(１２,１４,１６)、複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)、複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)および制御回路(１８)を備える。そして、制御回路(１８)は、サンプリング前状態（図４）として、(1) 複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)および複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)をすべてオフ状態、複数のサンプルホールド回路(１２,１４,１６)をすべてサンプリング状態に制御した状態から、サンプリング状態（図５）として、(2) 選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)に接続されるサンプルホールド回路(１２,１６)をホールド状態、このサンプルホールド回路(１２,１６)に接続される第１スイッチ(ＳＡ11,ＳＡ13)をオン状態に制御するので、選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)は、それに接続されるサンプルホールド回路(１２,１６)によって、このときの電気信号の電位を維持した状態で保持される。このため、この後に、ホールド状態（図６）として、(3) １の信号線(ＳＬ２)のサンプルホールド回路(１４)をホールド状態、このサンプルホールド回路(１４)の第２スイッチ(ＳＡ22)をオン状態に制御することによって、当該選択する１の信号線(ＳＬ２)の電気信号は、オン状態の第２スイッチ(ＳＡ22)を介して出力端子(Ｖout)に出力される。
【００１１】
これにより、当該選択する１の信号線(ＳＬ２)の電気信号が出力端子(Ｖout)から出力される場合には、この１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)の電位を電気信号の電圧に維持することから、当該非選択の信号線(ＳＬ１,ＳＬ３)を低インピーダンスにすることができる。つまり、当該信号選択回路(１０)に接続される外部回路にとっては、自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることなく、非選択の信号線のインピーダンスを低下させることが可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができる。
【００１２】
請求項３の発明では、複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)、複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)、複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)、第４スイッチ(ＳＢ41)、第５スイッチ(ＳＢ51)、第１共通線(ＣＬ１)、第２共通線(ＣＬ２)、第３共通線(ＣＬ３)、第１サンプルホールド回路(３２)、第２サンプルホールド回路(３４)、第３サンプルホールド回路(３６)および制御回路(３８)を備える。そして、制御回路(３８)は、サンプリング準備状態（図９）として、(1) 「複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第１スイッチ(ＳＢ12)をオン状態、この１の信号線(ＳＬ３)に接続される第１スイッチ(ＳＢ13)をオフ状態、この１の信号線に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第１スイッチ(ＳＢ14)をオフ状態」、「複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第２スイッチ(ＳＢ22)をオフ状態、この１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオン状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第２スイッチ(ＳＢ24)をオフ状態」、「複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第３スイッチ(ＳＢ32)をオフ状態、この１の信号線(ＳＬ３)に接続される第３スイッチ(ＳＢ33)をオフ状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第３スイッチ(ＳＢ34)をオン状態」、「第４スイッチ(ＳＢ41)および第５スイッチ(ＳＢ51)をオフ状態」、「第１サンプルホールド回路(３２)、第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)をすべてサンプリング状態」、にそれぞれ制御した状態から、サンプリング状態（図１０）として、(2) 第１サンプルホールド回路(３２)および第３サンプルホールド回路(３６)をホールド状態、第４スイッチ(ＳＢ41)および第５スイッチ(ＳＢ51)をオン状態に制御するので、選択する１の信号線(ＳＬ３)に隣接して配置される非選択の信号線(ＳＬ２,ＳＬ４)は、それに接続されるサンプルホールド回路(３２,３６)によって、このときの電気信号の電位を維持した状態で保持される。このため、この後に、ホールド状態（図１１）として、(3) 第２サンプルホールド回路(３４)をホールド状態、１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオフ状態に制御することによって、当該選択する１の信号線(ＳＬ３)の電気信号は出力端子(Ｖout)に出力される。
【００１３】
これにより、当該選択する１の信号線(ＳＬ３)の電気信号が出力端子(Ｖout)から出力される場合には、この１の信号線(ＳＬ３)に隣接して配置される非選択の信号線(ＳＬ２,ＳＬ４)の電位を電気信号の電圧に維持することから、当該非選択の信号線(ＳＬ２,ＳＬ４)を低インピーダンスにすることができる。つまり、当該信号選択回路(３０)に接続される外部回路にとっては、自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることなく、非選択の信号線のインピーダンスを低下させることが可能となる。また、信号線(ＳＬ１,ＳＬ２,ＳＬ３,…)の数にかかわらず、サンプルホールド回路は、第１サンプルホールド回路(３２)、第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)の３つで足りるので、各入力端子（Ｖin１,Ｖin２,Ｖin３,…)ごとにサンプルホールド回路を設ける場合に比べて部品点数の削減が可能となり、また回路規模の小型化が可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができ、さらに装置の軽量小型化および装置コストの低減化を可能することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の信号選択回路の実施形態について図を参照して説明する。
［第１実施形態］
まず、図１〜図６に基づいて第１実施形態に係る信号選択回路１０を説明する。
図１に示すように、本第１実施形態に係る信号選択回路１０は、選択端子ＳＥＬから入力された選択情報＃Ｎに従って、複数の入力端子Ｖin１,Ｖin２,Ｖin３,…（以下「入力端子Ｖin１等」）に接続された複数の信号ラインＳＬ１,ＳＬ２,ＳＬ３,…（以下「信号ラインＳＬ１等」）から１の信号ライン、例えばＳＬ２を選択し、この選択された信号ラインＳＬ２を伝送される電気信号を出力端子Ｖoutに出力する機能を有するもので、主に、複数の入力端子Ｖin１等、複数のサンプルホールド回路１２,１４,１６,…（以下「サンプルホールド回路１２等」）、複数のスイッチＳＡ11,ＳＡ12,ＳＡ13,…（以下「スイッチＳＡ11等」）、複数のスイッチＳＡ21,ＳＡ22,ＳＡ23,…（以下「スイッチＳＡ21等」）、制御回路１８、出力端子Ｖout、選択端子ＳＥＬから構成されている。なお、出力端子Ｖoutには、例えばＡ／Ｄコンバータを接続され、また選択端子ＳＥＬには、当該１の信号ラインを選択ための情報（選択情報）を出力する外部回路が接続される。
【００１５】
サンプルホールド回路１２等は、入力ＩＮに入力された電気信号（主にアナログ信号）をサンプリングした後、ホールドする機能を有するもので、それぞれの入力ＩＮは、対応する入力端子Ｖin１等に接続されている。例えば、サンプルホールド回路１２の入力ＩＮは入力端子Ｖin１に、またサンプルホールド回路１４の入力ＩＮは入力端子Ｖin２に、さらにサンプルホールド回路１６の入力ＩＮは入力端子Ｖin３に、というようにそれぞれの入力端子Ｖin１等に対応してそれぞれのサンプルホールド回路１２等が接続されている。入力端子Ｖin１等の数（チャネル数）分のサンプルホールド回路が用意されている。
【００１６】
このようなサンプルホールド回路１２等は、本実施形態では、例えば、図２(A) に示す回路により構成されている。ここで、図２を参照してサンプルホールド回路１２等の構成を説明する。図２(A) に示すように、サンプルホールド回路１２等は、非反転入力がアース電位に接続され出力が当該回路の出力ＯＵＴに接続されるオペアンプＯＰａと、一端側がこのオペアンプＯＰａの反転入力に接続されるコンデンサＣａと、このコンデンサＣａの他端側と当該回路の入力ＩＮとの間に接続されるスイッチＳＷa1と、オペアンプＯＰａの反転入力とオペアンプＯＰａの出力との間に接続されるスイッチＳＷa2と、コンデンサＣａの他端側とオペアンプＯＰａの出力との間に接続されるスイッチＳＷa3と、により構成されている。
【００１７】
これらのスイッチＳＷa1,ＳＷa2,ＳＷa3は、例えば、ＭＯＳトランジスタにより構成されており、外部から印加される制御信号の電圧レベルに応じてオン状態およびオフ状態を切り替え得る半導体スイッチング素子からなるもので、本実施形態の場合、スイッチＳＷa1とＳＷa2は、Ｎチャネル型のトランジスタ、スイッチＳＷa3はＰチャネル型のトランジスタで、それぞれ構成されている。これにより、所定の制御電圧が外部より印加されると、スイッチＳＷa1,ＳＷa2がオン状態、スイッチＳＷa3がオフ状態、あるいはスイッチＳＷa1,ＳＷa2がオフ状態、スイッチＳＷa3がオン状態、に制御される。つまり、スイッチＳＷa1,ＳＷa2とスイッチＳＷa3とは、排他的に状態を制御される。
【００１８】
このようにスイッチＳＷa1,ＳＷa2,ＳＷa3は、それぞれ単一のＭＯＳトランジスタにより構成することが可能ではあるが、この構成では入力ＩＮによる入力電圧との関係においてオン状態にできないことがある。例えば、スイッチＳＷa1,ＳＷa2をＮチャネル型のトランジスタ（しきい値電圧Ｖth＝１Ｖ）で構成する場合、入力ＩＮの電圧が０Ｖのときには、ゲート−ソース間電圧Ｖgsは５Ｖ−０Ｖ＝５Ｖ＞Ｖth（＝１Ｖ）となるため当該トランジスタはオン状態となる。これに対し、入力ＩＮの電圧が５Ｖのときには、ゲート−ソース間電圧Ｖgsは５Ｖ−５Ｖ＝０Ｖ＜Ｖth（＝１Ｖ）になるため当該トランジスタはオフ状態となりオン状態にはならない。Ｐチャネル型のトランジスタは極性が逆になるため、入力ＩＮの電圧が０Ｖのときにオン状態にできないことが生じ得る。つまり、スイッチＳＷa1,ＳＷa2,ＳＷa3をそれぞれ単一のＭＯＳトランジスタにより構成すると、入力ＩＮの電圧範囲が狭くなってしまう。
【００１９】
このため、本実施形態の改変例として、スイッチＳＷa1,ＳＷa2,ＳＷa3に、例えば、図３に示すように、Ｎチャネル型のトランジスタとＰチャネル型のトランジスタとを並列に接続しいずれか一方のゲートにインバータを介在させて構成される、いわゆるＣＭＯＳスイッチを用いる構成を採る。これにより、当該入力ＩＮの電圧がトランジスタのしきい値電圧Ｖthよりも低い場合には、Ｎチャネル型のトランジスタがオン状態（Ｐチャネル型のトランジスタがオフ状態）となり、また当該入力ＩＮの電圧がトランジスタのしきい値電圧Ｖthよりも高い場合には、Ｐチャネル型のトランジスタがオン状態（Ｎチャネル型のトランジスタがオフ状態）となる以外に、当該入力ＩＮの電圧がこれらの中間電圧の場合には、Ｎチャネル型およびＰチャネル型のいずれのトランジスタもオン状態にすることができる。したがって、スイッチＳＷa1,ＳＷa2,ＳＷa3として、単一のＭＯＳトランジスタを用いる場合に比べて、このような入力ＩＮの電圧の許容範囲を広く確保することが可能となる。
【００２０】
このようにサンプルホールド回路１２等が構成されることによって、スイッチＳＷa1,ＳＷa2がオン状態、スイッチＳＷa3がオフ状態、にそれぞれ制御される場合には、入力ＩＮとアース電位とのコンデンサＣａが接続されるので、入力された電気信号が当該コンデンサＣａに充電、つまりサンプリングされる（サンプリング状態）。これに対し、スイッチＳＷa1,ＳＷa2がオフ状態、スイッチＳＷa3がオン状態、にそれぞれ制御される場合には、入力ＩＮとコンデンサＣａとの間が遮断される代わりに、コンデンサＣａと出力ＯＵＴとの間が導通するので、当該コンデンサＣａに充電された電気信号が保持、つまりホールドされる（ホールド状態）。これによりサンプルホールド回路１２等が実現される。
【００２１】
図２(B) に示すものは、最も基本的なサンプルホールド回路で、電圧フォロア接続され出力が出力ＯＵＴに接続されるオペアンプＯＰｂと、入力ＩＮとこのオペアンプＯＰｂの非反転入力と間に接続されるスイッチＳＷｂと、このオペアンプＯＰｂの非反転入力とアース電位との間に接続されるコンデンサＣｂと、により構成されている。
【００２２】
このスイッチＳＷｂも、図２(A) に示すサンプルホールド回路のスイッチＳＷa1と同様に、外部からオンオフ制御可能な半導体スイッチング素子で、例えば、Ｎチャネル型のＭＯＳトランジスタ、あるいは図３に示すＣＭＯＳスイッチにより構成されている。このサンプルホールド回路の場合、このスイッチＳＷｂがオフ状態のときにサンプリング状態、スイッチＳＷｂがオン状態のときにホールド状態にそれぞれ制御される。このため、一つのスイッチＳＷｂのオンオフ制御でサンプリング状態およびホールド状態を切換可能である点において、図２(A) に示すものよりも外部制御が簡素化されるメリットがあるが、出力される電気信号がオペアンプＯＰｂのオフセット電圧の影響を受け易いところにデメリットがある。
【００２３】
即ち、図２(A) に示すサンプルホールド回路の場合には、オペアンプＯＰａのオフセット電圧がコンデンサＣａの充電によって吸収されるため、オフセット電圧分の電圧誤差がそのまま出力されることがない。これに対し、図２(B) に示すサンプルホールド回路の場合には、オペアンプＯＰｂのオフセット電圧がコンデンサＣｂに直列に加わるため、オフセット電圧分の電圧誤差がそのまま出力されることとなる。このため、図２(B) に示すサンプルホールド回路は、外部制御は簡素化されるものの、ホールドした電気信号の電圧精度を低下させ得るという問題を抱えている。
【００２４】
したがって、本実施形態では、サンプルホールド回路１２等により出力される電気信号の電圧精度を重視する観点から、図２(A) に示すサンプルホールド回路を採用するが、電圧精度よりも外部からサンプリング／ホールドの状態制御の簡素化に重点を置く場合には、図２(B) に示すサンプルホールド回路が採用される。
【００２５】
このように構成されるサンプルホールド回路１２等は、図１に示すように、その出力ＯＵＴにはスイッチＳＡ21等が接続されており、これらのスイッチＳＡ21等を介してそれぞれの出力ＯＵＴを出力端子Ｖoutに出力し得るように構成されている。本実施形態では、当該出力端子Ｖout に信号ラインＳＬ０が接続されている。また、サンプルホールド回路１２等には、制御回路１８（前述した「外部」に相当）から出力される制御電圧をスイッチＳＷa1等に印加可能に制御線が接続されている（図１に示す一点鎖線）。
【００２６】
図１に示すように、サンプルホールド回路１２等には、それらの入出力間を短絡および開放可能にするスイッチＳＡ11等が接続されている。これらのスイッチＳＡ11等は、前述したサンプルホールド回路１２等のスイッチＳＷa1等と同様に、例えば、Ｎチャネル型のＭＯＳトランジスタにより構成される半導体スイッチング素子で、後述する制御回路１８から印加される制御電圧によりオンオフ制御可能に構成されている（図１に示す破線）。
【００２７】
サンプルホールド回路１２等のそれぞれの出力ＯＵＴに接続されるスイッチＳＡ21等も、スイッチＳＡ11等と同様に、Ｎチャネル型のＭＯＳトランジスタ等の半導体スイッチング素子で、制御回路１８から印加される制御電圧によってオンオフ制御可能に構成されている（図１に示す破線）。これらのＳＡ21等は、その出力がまとめられて出力端子Ｖoutに接続されており、制御回路１８によりオン状態に制御されたスイッチに接続されるサンプルホールド回路の出力ＯＵＴを出力端子Ｖoutに出力し得るように構成されている。
【００２８】
制御回路１８は、選択端子ＳＥＬから入力される選択情報＃Ｎに従って、前述したスイッチＳＡ11等やＳＡ21等をオンオフ制御し得る機能を有するもので、例えば、所定のロジック回路またはマイクロコンピュータにより構成されている。本実施形態の場合、例えば、複数の入力端子Ｖin１等が７チャネル構成（Ｖin１〜Ｖin７）であれば、３ビットデータで入力される選択情報＃Ｎ（＃０〜＃７）に基づいて各入力端子Ｖin１〜Ｖin７に接続された信号ラインＳＬ１（＃１）〜ＳＬ７（＃７）を選択し得るように、制御回路１８が構成されている（＃０は信号ラインの選択なし）。
【００２９】
また、この制御回路１８は、前述したように、サンプルホールド回路１２等を構成するスイッチＳＷa1等、スイッチＳＡ11等やスイッチＳＡ21等のオンオフ制御し得る制御電圧を印加可能にするため、サンプルホールド回路１２等やスイッチＳＡ11等との間に制御線が接続されている（図１に示す一点鎖線や破線）。
【００３０】
このように構成される信号選択回路１０では、一般に、入力端子Ｖin１等が、Ｖin１、Ｖin２、Ｖin３、…の順番に配置されており、例えば、入力端子Ｖin２の一方側には入力端子Ｖin１が、また入力端子Ｖin２の他方側には入力端子Ｖin３が、それぞれ隣接して配置されている。また、これらの入力端子Ｖin１等に接続されるサンプルホールド回路１２等やその周辺に配置されるスイッチＳＡ11等、ＳＡ21等も、いずれも高密度実装下においては、半導体基板上あるいはプリント配線板上で互いに接近して配置されている。
【００３１】
このため、例えば、入力端子Ｖin２からサンプルホールド回路１４まで配線パターンとこれに隣接して配置される入力端子Ｖin１からサンプルホールド回路１２まで配線パターンとの間、あるいは入力端子Ｖin２からサンプルホールド回路１４まで配線パターンとこれに隣接して配置される入力端子Ｖin３からサンプルホールド回路１６まで配線パターンとの間、においては、互いに浮遊容量や線間容量等の結合容量を介して電気的に容量結合し得ることから、いわゆるクロストークが生じ易い。
【００３２】
また、このような信号選択回路１０に接続されるまでの信号ラインＳＬ１等においても、例えば、これらの複数の信号ラインＳＬ１等が多極のフラットケーブルや多芯のＰＶＣケーブル等で構成される場合には、信号ラインＳＬ２とＳＬ１との間や信号ラインＳＬ２とＳＬ３との間等が隣接して配置されていることから、これらの間においても互いに結合容量を介してクロストークが生じ得る。
【００３３】
そこで、本実施形態に係る信号選択回路１０では、上述した構成を採るとともに、次に図４〜図６を参照して説明するようなサンプルホールド回路１２等やスイッチＳＡ11等、ＳＡ21等に対する制御を制御回路１８により行うことで、このようなクロストークの発生を抑制可能にしている。なお、図４〜図６においては、サンプルホールド回路１２等のサンプリング／ホールド状態やスイッチＳＡ11等のオンオフ状態の把握を容易にするため、制御回路１８や制御回路１８からこれらへの制御線は図示していない。
【００３４】
図４〜図６に示すように、信号選択回路１０は、サンプルホールド回路１２等やスイッチＳＡ11等、ＳＡ21等の制御状態として、(1) サンプリング前状態（図４）、(2) サンプリング状態（図５）および(3) ホールド状態（図６）の３つの状態を持つ。このため、以下、それぞれの状態を順に説明する。
【００３５】
図４に示すように、まず、信号選択回路１０による電気信号のサンプリングが行われる前の状態、つまりサンプリング前状態（待機状態）では、制御回路１８は、全てのサンプルホールド回路１２等をサンプリング状態（図４に示す「Samp」）、全てのスイッチＳＡ11等やスイッチＳＡ21等をオフ状態、にそれぞれ制御するとともに、選択端子ＳＥＬから選択情報＃Ｎが入力されるのを待つ。なお、この選択情報＃Ｎは、選択端子ＳＥＬに接続される外部回路から入力され、この状態では、例えば「選択なし」を意味する＃０が入力される。
【００３６】
選択端子ＳＥＬから選択情報＃Ｎが入力されると、信号選択回路１０による電気信号のサンプリングが行われる状態、つまりサンプリング状態に移行する。例えば、図５に示すように、入力端子Ｖin１等から入力端子Ｖin２を選択する場合には、制御回路１８は、選択された入力端子Ｖin２に接続されるサンプルホールド回路１４をサンプリング状態に維持したまま（図５に示す「Samp」）、この入力端子Ｖin２に隣接して配置されて選択されていない（非選択の）入力端子Ｖin１に接続されるサンプルホールド回路１２および同様に隣接して配置されて選択されていない（非選択の）入力端子Ｖin３に接続されるサンプルホールド回路１６をそれぞれサンプリング状態からホールド状態に切替制御する（図５に示す「Hold」）。さらにこれらのサンプルホールド回路１２、１４の入出力を短絡し得るスイッチＳＡ11、ＳＡ13をオフ状態からオン状態に切替制御する。
【００３７】
これにより、入力端子Ｖin１に接続される信号ラインＳＬ１の電位は、サンプルホールド回路１２がホールド状態に移行したときの電気信号の電圧に維持、つまりサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ１のインピーダンスを低くすることが可能となる。同様に、入力端子Ｖin３に接続される信号ラインＳＬ３の電位も、サンプルホールド回路１４がホールド状態に移行したことでサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ３のインピーダンスを低くすることが可能となる。
【００３８】
このような制御の後、図６に示すように、制御回路１８は、選択された入力端子Ｖin２に接続されるサンプルホールド回路１２をサンプリング状態からホールド状態（図６に示す「Hold」）に切替制御し、さらにスイッチＳＡ22をオフ状態からオン状態に切替制御する。これにより、サンプルホールド回路１４によるサンプルホールド電圧、つまり入力端子Ｖin２に接続される信号ラインＳＬ２の電気信号の電圧がスイッチＳＡ22を介して出力端子Ｖoutに出力されるので、当該出力端子Ｖoutに接続されたＡ／Ｄコンバータは目的とする信号ラインＳＬ２の電気信号を得ることが可能となる。
【００３９】
このように本実施形態に係る信号選択回路１０では、選択する１の信号ラインＳＬ２に隣接して配置される非選択の信号ラインＳＬ１,ＳＬ３の電位を、この非選択の信号ラインＳＬ１,ＳＬ３の電気信号の電圧に保持可能なサンプルホールド回路１２,１６を備える。そして、選択した信号ラインＳＬ２から電気信号を出力端子Ｖoutに出力する期間中、サンプルホールド回路１２,１６は、非選択の信号ラインＳＬ１,ＳＬ３の電位をその電気信号の電圧に保持する。このため、このような電気信号を信号ラインＳＬ１、ＳＬ３に送出する外部回路等にとっては自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることがない。
【００４０】
また、選択された入力端子Ｖin２に接続される信号ラインＳＬ２は、その両側に隣接して位置する信号ラインＳＬ１、ＳＬ３のインピーダンスの低下によって、選択した信号ラインＳＬ２と信号ラインＳＬ１との間および選択した信号ラインＳＬ２と信号ラインＳＬ３との間、における結合容量の形成を抑制するとともに、低インピーダンス化した信号ラインＳＬ１、ＳＬ３の存在により電気的、電磁波的なシールド効果が得られる。したがって、入力端子Ｖin１、Ｖin３に接続される信号ラインＳＬ１、ＳＬ３に電気信号を送出する外部回路に影響を与えることなく、クロストークを低減することができる。
【００４１】
なお、以上説明した実施形態では、選択する１の信号ライン（信号線）として、ＳＬ２が選択される場合を例示して説明したが、選択する１の信号ラインはＳＬ１,ＳＬ３,…等のいずれであっても良く、このような場合でも前述と同様の作用・効果が得られる。
【００４２】
また、本実施形態では、選択する１の信号ラインＳＬ２（信号線）の両側に隣接する非選択の信号ラインＳＬ１,ＳＬ３が存在する場合を例示して説明したが、本発明はこれに限られることはなく、選択する１の信号線の片側にしか隣接する非選択の信号線が存在しない場合にも適用できる。
【００４３】
例えば、図１において、信号ラインＳＬ１（信号線）を選択する場合、それに隣接する非選択の信号ラインはＳＬ２となり、信号ラインＳＬ１の片側にしか非選択の信号ラインが存在しないが、このような場合には、非選択の信号ラインＳＬ２に接続されるサンプルホールド回路１４をホールド状態、スイッチＳＡ12をオン状態、スイッチＳＡ22をオフ状態にそれぞれ制御し、非選択の信号ラインＳＬ２を低インピーダンスに設定した後、選択した信号ラインＳＬ１のサンプルホールド回路１２をサンプリング状態からホールド状態に切替制御してスイッチＳＡ21をオン状態に制御する。
【００４４】
これにより、選択した信号ラインＳＬ１の片側だけではあるが、隣接する信号ラインＳＬ２のインピーダンスを低くするので、選択した信号ラインＳＬ１とこの信号ラインＳＬ２との間における結合容量の形成を抑制するとともに、低インピーダンス化した信号ラインＳＬ２の存在により電気的、電磁波的なシールド効果が得られる。したがって、入力端子Ｖin１に接続される信号ラインＳＬ１に電気信号を送出する外部回路に影響を与えることなく、クロストークを低減することができる。
【００４５】
［第２実施形態］
次に、図７〜図１１に基づいて第２実施形態に係る信号選択回路３０を説明する。
図７に示すように、本第２実施形態に係る信号選択回路３０では、複数の入力端子Ｖin１等にスイッチＳＢ11,ＳＢ21,ＳＢ31等を介して接続し得る３本の共通ラインＣＬ１,ＣＬ２,ＣＬ３を設けることによって、各入力端子Ｖin１等ごとにサンプルホールド回路を設けることなく、３つのサンプルホールド回路３２、３４、３６を常時使用し得る構成を採る。なお、出力端子Ｖoutには、例えばＡ／Ｄコンバータが接続される。
【００４６】
前述した第１実施形態の信号選択回路１０では、例えば複数の入力端子Ｖin１等に対応してサンプルホールド回路１２等を必要、つまりチャネル数だけサンプルホールド回路１２等を必要としたが、本実施形態に係る信号選択回路３０では、接続される信号ラインＳＬ１等の本数、つまりチャネル数にかかわらず、サンプルホールド回路は３つのサンプルホールド回路３２、３４、３６で足りる点で、第１実施形態と異なる。
【００４７】
具体的には、各入力端子Ｖin１等ごとに、３つのスイッチＳＢ1n,ＳＢ2n,ＳＢ3n(nは入力端子の番号で、１以上の整数)のそれぞれの一端側が接続されており、スイッチＳＢ1nの他端側は共通ラインＣＬ１に、スイッチＳＢ2nの他端側は共通ラインＣＬ２に、スイッチＳＢ3nの他端側は共通ラインＣＬ３に、それぞれ接続されている。例えば、入力端子Ｖin１と共通ラインＣＬ１との間にはスイッチＳＢ11が、また入力端子Ｖin１と共通ラインＣＬ２との間にはスイッチＳＢ21が、さらに入力端子Ｖin１と共通ラインＣＬ３との間にはスイッチＳＢ31が、それぞれ接続されている。同様に、入力端子Ｖin２と共通ラインＣＬ１,ＣＬ２,ＣＬ３との間には、スイッチＳＢ12,ＳＢ22,ＳＢ32がそれぞれ接続され、また入力端子Ｖin３と共通ラインＣＬ１,ＣＬ２,ＣＬ３との間には、スイッチＳＢ13,ＳＢ23,ＳＢ33がそれぞれ接続されている。これらのスイッチＳＢ11等は、前述した第１実施形態のスイッチＳＡ11等と同様に、外部からの制御電圧の印加によりオン状態またはオフ状態に移行可能な半導体スイッチ素子である。
【００４８】
このようなスイッチＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…が接続される共通ラインＣＬ１には、サンプルホールド回路３２の入力ＩＮが接続されている。このサンプルホールド回路３２は、前述した信号選択回路１０のサンプルホールド回路１２等と同様に、入力ＩＮに入力された電気信号（主にアナログ信号）をサンプリングした後、ホールドする機能を有するもので、出力ＯＵＴはスイッチＳＢ41を介して自己の入力ＩＮに接続可能に構成されている。
【００４９】
同様に、スイッチＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…が接続される共通ラインＣＬ３には、サンプルホールド回路３６の入力ＩＮが接続されており、このサンプルホールド回路３２も、前述のサンプルホールド回路１２等と同様に、入力ＩＮに入力された電気信号（主にアナログ信号）をサンプリングした後、ホールドする機能を有する。そして、この出力ＯＵＴはスイッチＳＢ51を介して自己の入力ＩＮに接続可能に構成されている。
【００５０】
一方、スイッチＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…が接続される共通ラインＣＬ２には、前述のサンプルホールド回路１２等と同様のサンプルホールド回路３４の入力ＩＮが接続されるが、このサンプルホールド回路３４の出力ＯＵＴには、出力端子Ｖoutが接続されている。即ち、このサンプルホールド回路３４は、後述するように、制御回路３８により選択された入力端子Ｖin１等が接続される、出力専用のサンプルホールド回路で、この出力ＯＵＴには出力端子Ｖoutが常に接続されている。
【００５１】
これに対し、スイッチＳＢ41やＳＢ51を介して自己の入力ＩＮに接続可能に構成されているサンプルホールド回路３２、３６は、後述するように制御回路３８により選択された入力端子Ｖin１等の両側に隣接して位置する非選択の入力端子Ｖin１等が接続される、いわばシールド用のサンプルホールド回路である。これらの出力ＯＵＴには出力端子Ｖoutが接続されることはない。
【００５２】
制御回路３８は、前述した第１実施形態の制御回路１８と同様に、例えば、所定のロジック回路またはマイクロコンピュータにより構成されるもので、選択端子ＳＥＬから入力される選択情報＃Ｎに従って、前述したスイッチＳＢ1n,ＳＢ2n,ＳＢ3nやＳＢ41,ＳＢ51をオンオフ制御し得る機能や、サンプルホールド回路３２,３４,３６を構成するスイッチＳＷa1等（図２参照）をオンオフ制御し得る機能を有する。このため、制御回路１８と同様に、これらに制御電圧を印加可能に制御線が、サンプルホールド回路３２等やスイッチＳＢ11等との間に接続されている（図７に示す一点鎖線、破線や制御バスＣＢ）。
【００５３】
このように構成される信号選択回路３０では、制御回路３８により図８〜図１１に示すように制御される。即ち、信号選択回路３０は、サンプルホールド回路３２等やスイッチＳＢ11等の制御状態として、(1) サンプリング前状態（図８）、(2) サンプリング状態１（図９）、(3) サンプリング状態２（図１０）および(4) ホールド状態（図１１）の４つの状態を持つ。このため、以下、それぞれの状態を順に説明する。
【００５４】
図８に示すように、まず、信号選択回路３０による電気信号のサンプリングが行われる前の状態、つまりサンプリング前状態（待機状態）では、制御回路３８は、サンプルホールド回路３２,３４,３６を全てサンプリング状態（図８に示す「Samp」）、全てのスイッチＳＢ11等やスイッチＳＢ41,ＳＢ51をオフ状態、にそれぞれ制御するとともに、選択端子ＳＥＬから選択情報＃Ｎが入力されるのを待つ。なお、この選択情報＃Ｎは、選択端子ＳＥＬに接続される外部回路から入力され、この状態では、例えば「選択なし」を意味する＃０が入力される。
【００５５】
選択端子ＳＥＬから選択情報＃Ｎが入力されると、信号選択回路３０により、電気信号のサンプリング経路が確立されるサンプリング準備状態に移行する。例えば、図９に示すように、入力端子Ｖin１等から入力端子Ｖin３を選択する場合には、制御回路３８は、選択された入力端子Ｖin３に接続されるスイッチＳＢ23をオン状態、またこの入力端子Ｖin３に隣接して配置されて選択されていない（非選択の）一方側の入力端子Ｖin２に接続されるスイッチで共通ラインＣＬ１に接続されるスイッチＳＢ12をオン状態、さらに同他方側の入力端子Ｖin４に接続されるスイッチで共通ラインＣＬ３に接続されるスイッチＳＢ34をオン状態、にそれぞれ制御する。この状態では、各サンプルホールド回路３２等は、いずれもサンプリング状態を維持している。
【００５６】
これにより、選択された入力端子Ｖin３はサンプルホールド回路３４の入力ＩＮに接続され、またこの両側の非選択の入力端子Ｖin２はサンプルホールド回路３２の入力ＩＮに、同非選択の入力端子Ｖin４はサンプルホールド回路３６の入力ＩＮに、それぞれ接続されることから、選択された入力端子Ｖin３に接続される信号ラインＳＬ３からの電気信号を出力専用のサンプルホールド回路３４によりサンプリング可能となり、また非選択の入力端子Ｖin２,Ｖin４に接続される信号ラインＳＬ２,ＳＬ４をサンプルホールド回路３２,３６によりシールド可能にする。
【００５７】
このようなサンプリング準備が完了すると、次に図１０に示すサンプリング状態に移行する。即ち、選択された入力端子Ｖin３に接続されるサンプルホールド回路３４により信号ラインＳＬ３からの電気信号をサンプリングするとともに、非選択の入力端子Ｖin２,Ｖin４に接続されるサンプルホールド回路３２,３６をそれぞれサンプリング状態からホールド状態に切替制御する（図１０に示す「Hold」）。なお、サンプルホールド回路３４は、このサンプリング状態において、サンプルホールド可能であれば、先のサンプリング前状態やサンプリング準備状態では、サンプリング状態でなくても良い。
【００５８】
これにより、入力端子Ｖin２に接続される信号ラインＳＬ２の電位は、サンプルホールド回路３２がホールド状態に移行したときの電気信号の電圧に維持、つまりサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ２のインピーダンスを低くすることが可能となる。同様に、入力端子Ｖin４に接続される信号ラインＳＬ４の電位も、サンプルホールド回路３６がホールド状態に移行したことでサンプルホールド電圧によりバイアス電圧がかかることから、当該信号ラインＳＬ４のインピーダンスを低くすることが可能となる。
【００５９】
このような制御の後、図１１に示すように、制御回路３８は、選択された入力端子Ｖin３に接続されるサンプルホールド回路３４をサンプリング状態からホールド状態（図１１に示す「Hold」）に切替制御し、さらにスイッチＳＢ23をオン状態からオフ状態に切替制御する。これにより、サンプルホールド回路３４によるサンプルホールド電圧、つまり入力端子Ｖin３に接続される信号ラインＳＬ３の電気信号の電圧が出力端子Ｖoutに出力されるので、当該出力端子Ｖoutに接続されたＡ／Ｄコンバータは目的とする信号ラインＳＬ３の電気信号を得ることが可能となる。
【００６０】
このように本実施形態に係る信号選択回路３０では、選択する１の信号ラインＳＬ３に隣接して配置される非選択の信号ラインＳＬ２,ＳＬ４の電位を、この非選択の信号ラインＳＬ２,ＳＬ４の電気信号の電圧に保持可能なサンプルホールド回路３２,３６を備える。そして、選択した信号ラインＳＬ３から電気信号を出力端子Ｖoutに出力する期間中、サンプルホールド回路３２,３６は、非選択の信号ラインＳＬ２,ＳＬ４の電位をその電気信号の電圧に保持する。このため、このような電気信号を信号ラインＳＬ２、ＳＬ４に送出する外部回路等にとっては自己の電気信号の電圧で維持されたままを保つので、当該外部回路に電気的な影響を与えることがない。
【００６１】
また、選択された入力端子Ｖin３に接続される信号ラインＳＬ３は、その両側に隣接して位置する信号ラインＳＬ２、ＳＬ４のインピーダンスの低下によって、選択した信号ラインＳＬ３と信号ラインＳＬ２との間および選択した信号ラインＳＬ３と信号ラインＳＬ４との間、における結合容量の形成を抑制するとともに、低インピーダンス化した信号ラインＳＬ２、ＳＬ４の存在により電気的、電磁波的なシールド効果が得られる。したがって、入力端子Ｖin２、Ｖin４に接続される信号ラインＳＬ２、ＳＬ４に電気信号を送出する外部回路に影響を与えることなく、クロストークを低減することができる。
【００６２】
さらに、本実施形態に係る信号選択回路３０では、信号ラインＳＬ１,ＳＬ２,ＳＬ３,…の数にかかわらず、必要となるサンプルホールド回路は、出力専用のサンプルホールド回路３４とシールド用のサンプルホールド回路３２,３６の３つで足りるので、各入力端子Ｖin１,Ｖin２,Ｖin３,…ごとにサンプルホールド回路を設けた第１実施形態の信号選択回路１０に比べて部品点数の削減が可能となり、また回路規模の小型化が可能となる。したがって、接続される外部回路に影響を与えることなく、クロストークを低減することができ、さらに装置の軽量小型化および装置コストの低減化を可能することができる。
【００６３】
なお、以上説明した実施形態では、選択する１の信号ライン（信号線）として、ＳＬ３が選択される場合を例示して説明したが、選択する１の信号ラインはＳＬ１,ＳＬ２,…等のいずれであっても良く、このような場合でも前述と同様の作用・効果が得られる。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１実施形態に係る信号選択回路の構成例を示す回路図である。
【図２】サンプルホールド回路の例を示す回路図で、図２(A) は本実施形態に適用するもの、図２(B) は他の回路例である。
【図３】ＣＭＯＳスイッチの構成例を示す回路図である。
【図４】第１実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング前状態を示すものである。
【図５】第１実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング状態を示すものである。
【図６】第１実施形態に係る信号選択回路の動作例を示す説明図で、ホールド状態を示すものである。
【図７】本発明の第２実施形態に係る信号選択回路の構成例を示す回路図である。
【図８】第２実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング前状態を示すものである。
【図９】第２実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング準備状態を示すものである。
【図１０】第２実施形態に係る信号選択回路の動作例を示す説明図で、サンプリング状態を示すものである。
【図１１】第２実施形態に係る信号選択回路の動作例を示す説明図で、ホールド状態を示すものである。
【符号の説明】
【００６５】
１０、３０…信号選択回路
１２、１６…サンプルホールド回路（電圧保持手段）
１４…サンプルホールド回路
１８、３８…制御回路
３２…サンプルホールド回路（電圧保持手段、第１サンプルホールド回路）
３４…サンプルホールド回路（第２サンプルホールド回路）
３６…サンプルホールド回路（電圧保持手段、第３サンプルホールド回路）
ＣＬ１…共通ライン（第１共通線）
ＣＬ２…共通ライン（第２共通線）
ＣＬ３…共通ライン（第３共通線）
ＳＡ11、ＳＡ12、ＳＡ13…スイッチ（第１スイッチ）
ＳＡ21、ＳＡ22、ＳＡ23…スイッチ（第２スイッチ）
ＳＢ11、ＳＢ12、ＳＢ13、ＳＢ14、ＳＢ15…スイッチ（第１スイッチ）
ＳＢ21、ＳＢ22、ＳＢ23、ＳＢ24、ＳＢ25…スイッチ（第２スイッチ）
ＳＢ31、ＳＢ32、ＳＢ33、ＳＢ34、ＳＢ35…スイッチ（第３スイッチ）
ＳＢ41…スイッチ（第４スイッチ）
ＳＢ51…スイッチ（第５スイッチ）
ＳＬ０、ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４、ＳＬ５…信号ライン（信号線）
Ｖin１、Ｖin２、Ｖin３、Ｖin４、Ｖin５…入力端子
Ｖout …出力端子
【特許請求の範囲】
【請求項１】
複数の入力端子に接続された信号線から１の信号線を選択し、この選択された信号線の電気信号を出力端子に出力する信号選択回路であって、
選択する１の信号線に隣接して配置される非選択の信号線の電位を、この非選択の信号線の電気信号の電圧に保持可能な電圧保持手段を備え、
前記１の信号線から電気信号を出力端子に出力する期間中、前記電圧保持手段は、前記非選択の信号線の電位をその電気信号の電圧に保持することを特徴とする信号選択回路。
【請求項２】
複数の入力端子(Ｖin１,Ｖin２,Ｖin３)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３)から１の信号線(例えばＳＬ２)を選択し、この選択された信号線(ＳＬ２)の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３)にそれぞれの入力が接続される複数のサンプルホールド回路(１２,１４,１６)と、
前記複数のサンプルホールド回路(１２,１４,１６)の個々の入出力間を短絡および開放可能に設けられる複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)と、
前記複数のサンプルホールド回路(１２,１４,１６)のそれぞれの出力にそれぞれの入力が接続され、それぞれの出力がまとめられて前記出力端子(Ｖout)に接続される複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)と、
前記複数のサンプルホールド回路(１２,１４,１６)のサンプリング／ホールドの制御、前記複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)のオンオフ制御および前記複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)のオンオフ制御をそれぞれ可能な制御回路(１８)と、
を備え、前記制御回路(１８)は、
(1) 複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)および複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)をすべてオフ状態、前記複数のサンプルホールド回路(１２,１４,１６)をすべてサンプリング状態に制御した状態から、
(2) 選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)に接続されるサンプルホールド回路(１２,１６)をホールド状態、このサンプルホールド回路(１２,１６)に接続される第１スイッチ(ＳＡ11,ＳＡ13)をオン状態に制御した後、
(3) 前記１の信号線(ＳＬ２)の前記サンプルホールド回路(１４)をホールド状態、このサンプルホールド回路(１４)の前記第２スイッチ(ＳＡ22)をオン状態に制御することを特徴とする信号選択回路。
【請求項３】
複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３,ＳＬ４,ＳＬ５,…)から１の信号線(例えばＳＬ３）を選択し、この選択された信号線(ＳＬ３）の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)と、
前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のそれぞれの出力に共通に接続される第１共通線(ＣＬ１)と、
前記第１共通線(ＣＬ１)に入力が接続される第１サンプルホールド回路(３２)と、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)と、
前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のそれぞれの出力に共通に接続される第２共通線(ＣＬ２)と、
前記第２共通線(ＣＬ２)に入力が接続されて出力が前記出力端子(Ｖout)に接続される第２サンプルホールド回路(３４)と、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)と、
前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれの出力に共通に接続される第３共通線(ＣＬ３)と、
前記第３共通線(ＣＬ３)に入力が接続される第３サンプルホールド回路(３６)と、
前記第１サンプルホールド回路(３２)の入出力間を短絡および開放可能に設けられる第４スイッチ(ＳＢ41)と、
前記第３サンプルホールド回路(３６)の入出力間を短絡および開放可能に設けられる第５スイッチ(ＳＢ51)と、
前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)、前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)および前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれのオンオフ制御ならびに前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および前記第３サンプルホールド回路(３６)のそれぞれのサンプリング／ホールドの制御が可能な制御回路(３８)と、
を備え、前記制御回路(３８)は、
(1) 「前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第１スイッチ(ＳＢ12)をオン状態、この１の信号線(ＳＬ３)に接続される第１スイッチ(ＳＢ13)をオフ状態、この１の信号線に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第１スイッチ(ＳＢ14)をオフ状態」、「前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第２スイッチ(ＳＢ22)をオフ状態、この１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオン状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第２スイッチ(ＳＢ24)をオフ状態」、「前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第３スイッチ(ＳＢ32)をオフ状態、この１の信号線(ＳＬ３)に接続される第３スイッチ(ＳＢ33)をオフ状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第３スイッチ(ＳＢ34)をオン状態」、「前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオフ状態」、「前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)をすべてサンプリング状態」、にそれぞれ制御した状態から、
(2) 前記第１サンプルホールド回路(３２)および第３サンプルホールド回路(３６)をホールド状態、前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオン状態に制御した後、
(3) 前記第２サンプルホールド回路(３４)をホールド状態、前記１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオフ状態に制御することを特徴とする信号選択回路。
【請求項１】
複数の入力端子に接続された信号線から１の信号線を選択し、この選択された信号線の電気信号を出力端子に出力する信号選択回路であって、
選択する１の信号線に隣接して配置される非選択の信号線の電位を、この非選択の信号線の電気信号の電圧に保持可能な電圧保持手段を備え、
前記１の信号線から電気信号を出力端子に出力する期間中、前記電圧保持手段は、前記非選択の信号線の電位をその電気信号の電圧に保持することを特徴とする信号選択回路。
【請求項２】
複数の入力端子(Ｖin１,Ｖin２,Ｖin３)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３)から１の信号線(例えばＳＬ２)を選択し、この選択された信号線(ＳＬ２)の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３)にそれぞれの入力が接続される複数のサンプルホールド回路(１２,１４,１６)と、
前記複数のサンプルホールド回路(１２,１４,１６)の個々の入出力間を短絡および開放可能に設けられる複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)と、
前記複数のサンプルホールド回路(１２,１４,１６)のそれぞれの出力にそれぞれの入力が接続され、それぞれの出力がまとめられて前記出力端子(Ｖout)に接続される複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)と、
前記複数のサンプルホールド回路(１２,１４,１６)のサンプリング／ホールドの制御、前記複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)のオンオフ制御および前記複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)のオンオフ制御をそれぞれ可能な制御回路(１８)と、
を備え、前記制御回路(１８)は、
(1) 複数の第１スイッチ(ＳＡ11,ＳＡ12,ＳＡ13)および複数の第２スイッチ(ＳＡ21,ＳＡ22,ＳＡ23)をすべてオフ状態、前記複数のサンプルホールド回路(１２,１４,１６)をすべてサンプリング状態に制御した状態から、
(2) 選択する１の信号線(ＳＬ２)に隣接して配置される非選択の信号線(ＳＬ１,ＳＬ３)に接続されるサンプルホールド回路(１２,１６)をホールド状態、このサンプルホールド回路(１２,１６)に接続される第１スイッチ(ＳＡ11,ＳＡ13)をオン状態に制御した後、
(3) 前記１の信号線(ＳＬ２)の前記サンプルホールド回路(１４)をホールド状態、このサンプルホールド回路(１４)の前記第２スイッチ(ＳＡ22)をオン状態に制御することを特徴とする信号選択回路。
【請求項３】
複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)に接続された信号線(ＳＬ１,ＳＬ２,ＳＬ３,ＳＬ４,ＳＬ５,…)から１の信号線(例えばＳＬ３）を選択し、この選択された信号線(ＳＬ３）の電気信号を出力端子(Ｖout)に出力する信号選択回路であって、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)と、
前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のそれぞれの出力に共通に接続される第１共通線(ＣＬ１)と、
前記第１共通線(ＣＬ１)に入力が接続される第１サンプルホールド回路(３２)と、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)と、
前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のそれぞれの出力に共通に接続される第２共通線(ＣＬ２)と、
前記第２共通線(ＣＬ２)に入力が接続されて出力が前記出力端子(Ｖout)に接続される第２サンプルホールド回路(３４)と、
前記複数の入力端子(Ｖin１,Ｖin２,Ｖin３,Ｖin４,Ｖin５,…)にそれぞれの入力が接続される複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)と、
前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれの出力に共通に接続される第３共通線(ＣＬ３)と、
前記第３共通線(ＣＬ３)に入力が接続される第３サンプルホールド回路(３６)と、
前記第１サンプルホールド回路(３２)の入出力間を短絡および開放可能に設けられる第４スイッチ(ＳＢ41)と、
前記第３サンプルホールド回路(３６)の入出力間を短絡および開放可能に設けられる第５スイッチ(ＳＢ51)と、
前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)、前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)および前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のそれぞれのオンオフ制御ならびに前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および前記第３サンプルホールド回路(３６)のそれぞれのサンプリング／ホールドの制御が可能な制御回路(３８)と、
を備え、前記制御回路(３８)は、
(1) 「前記複数の第１スイッチ(ＳＢ11,ＳＢ12,ＳＢ13,ＳＢ14,ＳＢ15,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第１スイッチ(ＳＢ12)をオン状態、この１の信号線(ＳＬ３)に接続される第１スイッチ(ＳＢ13)をオフ状態、この１の信号線に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第１スイッチ(ＳＢ14)をオフ状態」、「前記複数の第２スイッチ(ＳＢ21,ＳＢ22,ＳＢ23,ＳＢ24,ＳＢ25,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第２スイッチ(ＳＢ22)をオフ状態、この１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオン状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第２スイッチ(ＳＢ24)をオフ状態」、「前記複数の第３スイッチ(ＳＢ31,ＳＢ32,ＳＢ33,ＳＢ34,ＳＢ35,…)のうち、選択する１の信号線(ＳＬ３)に隣接して一方側に配置される非選択の信号線(ＳＬ２)に接続される第３スイッチ(ＳＢ32)をオフ状態、この１の信号線(ＳＬ３)に接続される第３スイッチ(ＳＢ33)をオフ状態、この１の信号線(ＳＬ３)に隣接して他方側に配置される非選択の信号線(ＳＬ４)に接続される第３スイッチ(ＳＢ34)をオン状態」、「前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオフ状態」、「前記第１サンプルホールド回路(３２)、前記第２サンプルホールド回路(３４)および第３サンプルホールド回路(３６)をすべてサンプリング状態」、にそれぞれ制御した状態から、
(2) 前記第１サンプルホールド回路(３２)および第３サンプルホールド回路(３６)をホールド状態、前記第４スイッチ(ＳＢ41)および前記第５スイッチ(ＳＢ51)をオン状態に制御した後、
(3) 前記第２サンプルホールド回路(３４)をホールド状態、前記１の信号線(ＳＬ３)に接続される第２スイッチ(ＳＢ23)をオフ状態に制御することを特徴とする信号選択回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−３０６４６２（Ｐ２００７−３０６４６２Ａ）
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願番号】特願２００６−１３４９６６（Ｐ２００６−１３４９６６）
【出願日】平成１８年５月１５日（２００６．５．１５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成１９年１１月２２日（２００７．１１．２２）
【国際特許分類】
【出願日】平成１８年５月１５日（２００６．５．１５）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]