半導体チップとその製造方法ならびに半導体装置
【課題】固片化しても切断面に剥離の生じる虞がない半導体チップとその製造方法、ならびにその半導体チップを搭載した半導体装置を提供する。
【解決手段】半導体基板２の裏面に形成された絶縁膜６と、半導体基板２の厚さ方向の端面に、少なくとも絶縁膜６とこの絶縁膜６と半導体基板２との接合部のそれぞれの端面が露出しないように保護材により覆っている保護層９を形成する。
【解決手段】半導体基板２の裏面に形成された絶縁膜６と、半導体基板２の厚さ方向の端面に、少なくとも絶縁膜６とこの絶縁膜６と半導体基板２との接合部のそれぞれの端面が露出しないように保護材により覆っている保護層９を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固片化の際に切断面に剥離の生じない半導体チップおよびその製造方法ならびにその半導体チップを備えた半導体装置に関する。
【背景技術】
【０００２】
一般に、半導体デバイスの製造工程での半導体チップの製造は、半導体ウエハ上にマトリックス状に形成された複数の半導体チップを固片化することにより行われている。
【０００３】
すなわち、シリコン等の半導体基板の表面に絶縁膜と機能膜が積層された導電層によって形成された複数のＩＣ、ＬＳＩ等の半導体チップが、マトリックス状にストリートと呼ばれる分割予定ラインによって区画されて配列した半導体ウエハを、ストリートに沿って切断することによって固片化し、個々の半導体チップを製造している。
【０００４】
半導体ウエハのストリートに沿った切断は、一般にダイサーと称されている切削装置によって行われている。この切削装置では、チャックテーブルに保持された被加工物である半導体ウエハに対して、回転スピンドルに装着された環状の切れ刃からなる切削ブレードを、高速回転させながら移動させて切断している。切れ刃は、例えば粒径３μｍ程度のダイヤモンド砥粒を電鋳によって固定し厚さ２０μｍ程度に形成されている（例えば、特許文献１を参照）。
【０００５】
なお、半導体ウエハは、半導体チップに分割して固片化する際に、分割された半導体チップが、ばらばらに離散しないように、チャックテーブルの環状のフレームに装着された保護テープによって裏面が貼着されている。
【０００６】
固片化された半導体チップの模式的な一例は、図２９に断面図を示すように、半導体チップ８１は、Ｓｉ等の半導体基板８０の表面側に、絶縁膜と回路を形成する機能膜が積層された導電層７１が形成され、一方、裏面側には、ＳｉＯ２等による絶縁膜７３が成膜されている。また、半導体基板８０の所定箇所の表面と裏面との間には半導体基板８０を貫通する貫通孔７２が形成され、貫通孔７２の内部には絶縁膜７３に密接して貫通電極７４が形成されている。
【０００７】
この貫通電極７４を介して、半導体基板８０の表面の導電層７１の機能素子が形成された機能膜へ電力を供給したり、電気信号等を伝送する。なお、矢印Ａは切断の際のダイサーの切削ブレードでの切断方向を示している。
【特許文献１】特開２００５−２０９７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、半導体チップは、半導体ウエハ上にマトリックス状に形成された複数の半導体チップをダイサーの切削ブレードにより切断することにより固片化して製造している。
【０００９】
この場合、図２９に矢印Ａで示したように、ダイサーの切削ブレードは、半導体チップ８１の表面側から裏面側に高速回転しながら移動する。したがって、半導体チップ８１は、機能素子が形成された機能膜が積層された導電層７１→半導体基板８０→絶縁膜７３の順に、機械的強度の異なる材質とその相互の接合部が切断される。
【００１０】
相互の接合部において、例えば導電層は半導体基板の表面にフォトリソグラフィにより形成され、絶縁膜は半導体基板の裏面に低温ＣＶＤプロセスにより成膜されている。ところが、絶縁膜と半導体基板との密着性が良好でなく、したがって双方の接合強度は、十分なものが得られないことが多かった。そのため、切削ブレードによる切断の際に、絶縁膜と半導体基板との接合部で、絶縁膜が半導体基板から剥離する恐れがあった。
【００１１】
本発明はこれらの事情に基づいてなされたもので、固片化の際に切断面に剥離の生じる虞のない半導体チップとその製造方法、ならびにその半導体チップを搭載した半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部に、少なくとも前記絶縁膜の端面及び該絶縁膜と前記半導体基板との接合部の端面を覆って形成された保護層、とを有することを特徴とする半導体チップが提供される。
【００１３】
また、本発明の別の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、この導電層の上面に接着部を介して形成される透光性の支持体と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層とを有することを特徴とする半導体チップが提供される。
【００１４】
さらに、本発明の別の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、この導電層の上面に接着部を介して形成される透光性の支持体と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、前記支持体、前記導電層、前記半導体基板の各端面、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層とを有することを特徴とする半導体チップが提供される。
【００１５】
また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、前記溝に保護層を形成する保護層形成工程と、前記保護層の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。
【００１６】
また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、前記溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、前記外部接続端子を形成する工程と、前記溝の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。
【００１７】
また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の所定箇所に、切断溝を形成する切断工程と、前記切断溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、前記外部接続端子を形成する工程と、前記切断溝の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。
【００１８】
また、本発明の別の一態様によれば、本発明の態様にかかる半導体チップが多段に積層され、ワイヤーボンディング又はフリップチップボンディングにより接続され、樹脂封止されたことを特徴とする半導体装置が提供される。
【発明の効果】
【００１９】
本発明によれば、固片化の際に切断面に剥離の生じる虞のない半導体チップとその製造方法、ならびにその半導体チップを搭載した半導体装置が得られる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各図において、同一箇所には同一符号を付してある。
【００２１】
図１は、本発明の実施形態に係る半導体チップの略断面図である。
【００２２】
固片化された半導体チップ１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成されている。導電層３の上には、必要に応じて、チタンタングステン（ＴｉＷ）やチタンから成るＵＢＭ（Under Bump Metal）（図示しない）を介して、金または銅からなる表面電極４（バンプ）が形成されている。
【００２３】
また、半導体基板２には半導体基板２を貫通した貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が成膜されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。貫通孔５の内部にはＣｕ、Ａｕ等の導電材料が充填された貫通電極７が形成され、表面電極４と電気的に接続している。この貫通電極７を介して半導体基板２の表面の導電層３へ電力を供給し、電気信号等を伝達することができる。
【００２４】
半導体チップ１の切断面２ａであって裏面側の隅部に位置する絶縁膜６と半導体基板２には、略直方体状の切欠部８が形成されている。切欠部８は、絶縁膜６から階段状に形成しても、絶縁膜６から順テーパをつけて形成してもよい。尚、複数の半導体チップ１がウエハ上に並列して形成される場合には、切欠部８は、半導体チップ１と半導体チップ１間に、溝として形成されるものである。
【００２５】
この切欠部８には、例えば樹脂製の保護層９が形成されている。図１に示すように、保護層９は切欠部８に埋め込まれている。したがって、絶縁膜６の端面と、絶縁膜６と半導体基板２との接合部の端面が露出しないように覆われている。保護層９の素材としては、エポキシ、ポリイミド又はアクリル樹脂又は導電性ペースト又はソルダーレジスト等の樹脂材料を用いることができる。また、保護層９は樹脂の代わりに例えば融点が６０℃から３７０℃の温度範囲に含まれるはんだ材料等の導電性の金属材料を用いることもでき、その際は、接地端子として利用することもできる。
【００２６】
したがって、半導体チップ１の一端面である切断面２ａは、上から機能膜が積層された導電層３→半導体基板２→保護層９の順になる。この構成により、半導体チップ１の一端面である切断面２ａには、絶縁膜６や、絶縁膜６と半導体基板２との接合面が存在しておらず、絶縁膜６と半導体基板２との接合面での剥離が生じる虞がない。
【００２７】
次に、実施形態に示した半導体チップ１の製造方法について説明する。
【００２８】
図２乃至図８は、図１に示した半導体チップ１の製造方法を説明するための工程断面図である。複数の半導体チップ１が、１枚の半導体基板上に製作されるが、図２乃至図７では、１個の半導体チップ１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ１に対応する領域が、複数個、並列して配される。
【００２９】
まず、図２に示すように、半導体基板の表面に機能素子等が作り込まれた導電層３を形成し、必要に応じて導電層３上の所定位置に表面電極４を形成する。機能素子は、例えばトランジスタ、デバイス、配線等から成る能動領域として形成される。
【００３０】
次いで、図３に示すように、表面電極４と対応する半導体基板位置に、例えばフォトリソグラフィとＲＩＥドライエッチングまたはウエットエッチング技術によって、あるいはレーザ照射やサンドブラストによって、半導体基板の裏面側から表面側に至る貫通孔５を形成する。このとき、貫通孔５は導電層３の一部を開口してもよい。
【００３１】
続いて、図４に示したように、貫通孔５の内壁と半導体基板の裏面に絶縁膜６を成膜する。かかる形成は、例えば、ＴＥＯＳ(Tetra Ethyl Ortho Silicate)と、酸化剤としてＯ２を用いて、約２００℃以下の低温ＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯ２膜を形成することができる。尚、ＳｉＯ２絶縁膜の上にＴｉＮでバリア層を形成してもよい。
【００３２】
次に、図５に示したように、貫通孔５に金属材料を埋め込んで貫通電極７を形成する。
【００３３】
貫通電極７の形成に際しては、まず貫通電極７と同種の金属材料からなるシード層（図示せず）を、貫通孔５の内壁を含む半導体基板裏面側の露出面の全面に形成する。そして、このシード層をシードとした電解めっきにより、貫通電極７を形成するための金属材料（例えば、銅、金の１種以上）を供給して行うことができる。それにより、貫通孔５の内部は、導電材料でほぼ完全に埋められる。貫通電極７は導電層３に電気的に接続される。
【００３４】
なお、電極形成工程は、電解めっき法に限定されず、無電解めっき法による銅やニッケルの供給や、導電性ペーストあるいははんだ材を埋め込んでもよい。これらの場合には、シード層を形成する工程は実施しなくてもよい。
【００３５】
次に、図６に示したように、絶縁膜６が形成された半導体基板の裏面側の所定位置に対して、所定の深さと幅の溝加工を施して溝８を形成する。この所定位置は、例えば半導体チップに切り分けるためのチップ境界を示すスクライブラインが描かれる位置である。溝８の幅は、後述するダイサーの刃厚より大きく、溝８の深さは、絶縁膜６の厚さの数倍が好適である。この溝加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエット）加工により行うことができる。
【００３６】
次に、図７に示したように、形成された溝８にエポキシあるいはポリイミド等の樹脂材料を埋め込んで保護層９を形成する。上述したように、保護層９は樹脂の代わりに導電性の金属材料を用いることもでき、その際は、接地端子として利用できる。
【００３７】
次いで、図８に示したように、ダイサーの切削ブレードにより、半導体基板が保護層９の中央部をストリートとして切断する。
【００３８】
それにより、図１に示した貫通電極７を有する半導体チップ１の固片が得られる。
【００３９】
次に、本発明の第２の実施形態について説明する。第２の実施形態は、第１の実施形態の半導体チップをパッケージ化したものである。
【００４０】
図９は、第２の実施形態に係る半導体チップ１１の略断面図である。上述した第１の実施形態と比べて、半導体チップ１１の構成が若干異なるが、それによる半導体チップ１１の一端面である切断面２ａについての本質的な差異は特に無い。
【００４１】
第１の実施形態と同様に、固片化された半導体チップ１１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は必ずしも導電層３の全面に形成されている必要はなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。
【００４２】
また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。
【００４３】
貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、外部接続用の導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。導電端子１４は、例えばハンダボールで形成することができる。
【００４４】
半導体チップ１１の切断面２ａであって裏面側の隅部に位置する絶縁膜６と半導体基板２には、略直方体状の切欠部１０が形成されている。尚、複数の半導体チップ１１がウエハ上に並列して形成される場合には、切欠部１０は、半導体チップ１１と半導体チップ１１間に、溝として形成されるものである。
【００４５】
切欠部１０を充填すると共に半導体基板２の裏面側に延在した貫通電極７を被覆して、保護層９が形成されている。
【００４６】
保護層９は、樹脂製の保護材であって、貫通電極７上に形成された導電端子１４の根元をも被覆している。ここでは、保護層９を金属製とすることにより、半導体基板２をＧＮＤに落とすことができるので、ノイズマージンの向上等、特性が良くなる。
【００４７】
この構成により、半導体チップ１１の一端面である切断面２ａには、絶縁膜６や、絶縁膜６と半導体基板２との接合面が存在しておらず、絶縁膜６と半導体基板２との接合面での剥離が生じる虞がない。
【００４８】
次に、第２の実施形態に係る半導体チップ１１の製造方法について説明する。
【００４９】
図１０乃至図１４は、図９に示した半導体チップ１１の製造方法を説明するための工程断面図である。複数の半導体チップ１１が、１枚の半導体基板２上に製作されるが、図１０乃至図１３では、１個の半導体チップ１１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ１１に対応する領域が、複数個、並列して配される。
【００５０】
まず、図１０に示すように、半導体基板２の表面に機能素子等が作り込まれた導電層３を形成した後、半導体基板２に対して、第１の実施形態の図３乃至図５で説明した工程により、貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。
【００５１】
次に、図１１に示すように、第１の実施形態の図６で説明したと同様に、絶縁膜６が形成された半導体基板２の裏面側の所定位置に対して、所定の深さと幅の溝加工を施して溝８を形成する。この溝加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずづれか）により行う。
【００５２】
次に、図１２に示すように、形成された溝８にエポキシあるいはポリイミド等の樹脂材料を埋め込む。更に、同樹脂を貫通電極７が半導体基板２の裏面側に延在した部位と絶縁膜６まで被覆させて保護層９を形成する。なお、保護層９は、貫通電極７に導電端子１４が接続される部位９ａはマスキングされている。
【００５３】
次に、図１３に示すように、貫通電極７に外部接続用の導電端子１４をはんだ付等により接続する。
【００５４】
次に、図１４に示すように、ダイサーの切削ブレードにより、半導体基板２の保護層９の中央部をストリートとして切断する。
【００５５】
それにより、図９に示した貫通電極７を有する半導体チップ１１の固片が得られる。
【００５６】
次に、本発明の第３の実施形態について説明する。第３の実施形態は、半導体チップをパッケージ化した第２の実施形態の変形例である。
【００５７】
図１５は、本発明の第３の実施形態に係る半導体チップ２１の略断面図である。半導体チップ２１の基本構造そのものは、第２の実施形態と同様であるので、図１５において、図９と同一箇所には同一符号を付して、重複した説明を省略する。
【００５８】
第２の実施形態と同様に、固片化された半導体チップ２１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、例えば、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は必ずしも導電層３の全面に形成されている必要はなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。
【００５９】
また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。
【００６０】
貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。
【００６１】
半導体チップ２１の一端面２ａの全面と、半導体基板２の裏面の絶縁膜６の表面を覆っている貫通電極７を被覆して、保護層９が形成されている。加えて、保護層９は支持体１３の端面をも被覆して形成されている。保護層９は、樹脂製の保護材であって、貫通電極７上に形成された導電端子１４の根元をも被覆している。保護層９の樹脂としては、エポキシ、ポリイミド等の樹脂材料が用いることができる。
【００６２】
この構成により、半導体チップ２１の端面９ａには、Ｓｉ等の半導体基板が一切露出していないから、Ｓｉの欠け等によるコンタミネーションを防止することができる。さらに、支持体の端面も保護されているから、接合面での剥離が生じる虞がない。
【００６３】
次に、第３の実施形態に係る半導体チップ２１の製造方法について説明する。
【００６４】
図１６乃至図１９は、図１５に示した半導体チップ２１の製造方法を説明するための工程断面図である。複数の半導体チップ２１が、１枚の半導体基板２上に製作されるが、図１６乃至図１９では、１個の半導体チップ２１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ２１に対応する領域が、複数個、並列して配される。
【００６５】
まず、図１６に示すように、半導体基板２の表面に機能素子等を作り込んだ導電層３を形成した後、半導体基板２に対して、第２の実施形態の図１０について説明した工程により、貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。
【００６６】
さらに、図１６に示すように、半導体基板２の所定位置に対して切断加工を施して切断溝２２を形成する。この切断加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずれか）により行う。なお、半導体基板２を切断しても切断された半導体チップ２１が、ばらばらに離散しないように、例えばチャックテーブルのテープフレーム（図示しない）によって裏面が貼着されて保持され、半導体チップ２１同士の間に切断溝２２が形成される。
【００６７】
次に、図１７に示すように、形成された切断溝２２にエポキシあるいはポリイミド等の樹脂材料を埋め込み、更に、同樹脂を半導体基板２の裏面側に延在した貫通電極７の表面を被覆させて保護層９を形成する。なお、保護層９は、貫通電極７に導電端子１４が接続される部位はマスキングされている。
【００６８】
次に、図１８に示すように、貫通電極７に外部接続用の導電端子１４をはんだ付等により接続する。
【００６９】
次に、図１９に示すように、ダイサーの切削ブレードにより、半導体基板２の保護層９の中央部をストリートとして切断する。
【００７０】
それにより、図１５に示した貫通電極７を有する半導体チップ２１の固片が得られる。
【００７１】
次に、本発明の第４の実施形態について説明する。第４の実施形態は、第３の実施形態の変形例である。
【００７２】
図２０は、第４の実施形態に係る半導体チップ３１の略断面図である。
【００７３】
第３の実施形態の場合と同様に、固片化された半導体チップ３１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、例えば、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は導電層３の全面に形成されているのではなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。
【００７４】
また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。
【００７５】
貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、外部接続用の導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。
【００７６】
図２０に示すように、導電端子１４の開口を除いて、半導体基板２の裏面側の絶縁膜６と貫通電極７は、全面に亘って、保護層９で被覆されている。さらに、半導体チップ３１の端面である切断側の端面全体には、第２の保護層が形成されている。この両保護層３２、９の樹脂としては、エポキシ、ポリイミド等の樹脂材料が用いることができる。
【００７７】
この構成により、半導体チップ３１の端面３２ａには、Ｓｉ等の半導体基板が一切露出していないから、Ｓｉの欠け等を防止することができる。さらに、支持体の端面も保護されているから、接合面での剥離が生じる虞がない。
【００７８】
次に、第４の実施形態に示した半導体チップ３１の製造方法について説明する。
【００７９】
図２１乃至図２５は、図２０に示した半導体チップ３１の製造方法を説明するための工程断面図である。複数の半導体チップ３１が、１枚の半導体基板２上に製作されるが、図２１乃至図２５では、１個の半導体チップ３１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の半導体チップ３１に対応する領域が、複数個、並列して配される。
【００８０】
まず、図２１に示すように、半導体基板２の表面に機能素子を含む導電層３を形成した後、半導体基板２に対して、第２の実施形態の図９について説明した工程により貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。さらに、半導体基板２の裏面側の絶縁膜６と貫通電極７の延在部位の表面の全面に、エポキシあるいはポリイミド等の樹脂材料による保護層９を形成する。なお、保護層９は、貫通電極７に外部接続用の導電端子１４が接続される部位はマスキングされている。
【００８１】
次に、図２２に示すように、貫通電極７に導電端子１４をはんだ付等により接続する。
【００８２】
次に、図２３に示すように、半導体基板２の所定位置に対して切断加工を施して切断溝２２を形成する。この切断加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずれか）により行う。なお、半導体基板２を切断しても切断された半導体チップ３１が、ばらばらに離散しないように、例えばチャックテーブルのテープフレーム（図示しない）によって裏面が貼着されて保持され、半導体チップ３１同士の間に切断溝２２が形成される。
【００８３】
次に、図２４に示したように、形成された切断溝２２に切断面保護層３２としてエポキシあるいはポリイミド等の樹脂材料を埋め込む。あるいは、導電材料により形成しても良い。
【００８４】
次に、図２５に示すように、ダイサーの切削ブレード（図示しない）により、ウエハＷの切断面保護層３２の中央部をストリートとして切断する。
【００８５】
それにより、図２０に示した貫通電極７を有する半導体チップ３１の固片が得られる。
【００８６】
次に、上述の各実施例で示した半導体チップ１を搭載したマルチチップ型等の半導体装置について説明する。
【００８７】
図２６は、上述の第１の実施形態で説明した半導体チップ１を多段に積み重ねた半導体装置の構造を示す略断面図である。この半導体装置４１は、いわゆるＢＧＡ（Ball Grid Array）タイプのパッケージ形態を有しており、配線基板４２と配線基板４２の上に２段に積層された半導体チップ１を備えている。
【００８８】
配線基板４２は絶縁体からなる。配線基板４２には、配線基板４２を厚さ方向に貫通する貫通電極４３が形成されている。配線基板４２の一方表面側で貫通電極４３には金属ボール（たとえば、半田ボール）４４が接合されている。配線基板４２の金属ボール４４側とは反対側の面には、所定のパターンの配線４５が形成されている。配線４５は貫通電極４３に電気的に接続されており、配線４５の所定の部分には金属からなるバンプ４６が形成されている。
【００８９】
半導体チップ１の配線基板４２への搭載は、図２６に示すものに限られず、いわゆるフェースダウンであってもよいことは勿論である。
【００９０】
配線基板４２上のバンプ４６は、半導体チップ１の貫通電極７の裏面側と接合されている。２つの半導体チップ１において、一方の半導体チップ１の表面電極４と、他方の半導体チップ１の貫通電極７とが接合されている。
【００９１】
図２６に示すように、２段に積層された半導体チップ１、１及び配線基板４２の配線４５が形成された面は、封止樹脂（モールド樹脂）４７で封止されている。
【００９２】
したがって、モジュール化においても、各半導体チップ１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。
【００９３】
図２７は、上述した第１の実施形態に係る半導体チップ１を３段に積層した第２の半導体装置の構造を示す略断面図である。
【００９４】
この第２の半導体装置５１も、ＢＧＡタイプのパッケージ形態を有しており、配線基板５２及び金属ボール４４を備えている。配線基板５２の上には、例えば制御用ＩＣなどの固体装置５３が搭載されている。固体装置５３の上には、複数の半導体チップ１がモールド樹脂４７で順に積層され、貫通電極５８を介して、配線基板５２に設けられた電極パッド５４と電気的に接続している。最上層に積層される半導体チップ５６は、いわゆるフェースダウンで積層され、貫通電極が形成されていない。
【００９５】
配線基板５２の一方表面外周部で、固体装置５３が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５２の内部や表面で再配線されて、配線基板５２の他方表面に設けられた金属ボール４４に電気接続されている。
【００９６】
固体装置５３の一方表面（配線基板５２とは反対側の面）外周部で半導体チップ１が対向していない領域には、電極パッド５５が形成されている。配線基板５２に設けられた電極パッド５４と、固体装置５３の電極パッド５５とは、ボンディングワイヤ５７により電気接続されている。
【００９７】
図２７に示すように、各半導体チップ１の間及び半導体チップ１と固体装置５３との間の空隙は、封止樹脂５９で封止されている。
【００９８】
したがって、本実施形態においても、モジュール化に際し、各半導体チップ１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。
【００９９】
また、図２８は、図９で示した第２の実施形態に係る半導体チップ１１を搭載した半導体装置の構造を示す略断面図である。
【０１００】
図２８に示される半導体装置６１も、ＢＧＡタイプのパッケージ形態を有している。
【０１０１】
配線基板５２の上には、例えば制御ＩＣ等の固体装置５３が搭載されている。固体装置５３の上には半導体チップ１１がモールド樹脂４７で積層され、貫通電極５８を介して、配線基板５２に設けられた電極パッド５４と電気的に接続している。半導体チップ１１の上面の透光性の支持体１３が外光を取り入れるようになっている。
【０１０２】
配線基板５２の一方表面外周部で、固体装置５３が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５２の内部や表面で再配線されて、配線基板５２の他方表面に設けられた金属ボール４４に電気接続されている。
【０１０３】
固体装置５３の一方表面（配線基板５２とは反対側の面）外周部で半導体チップ１１が対向していない領域には、電極パッド５５が形成されている。配線基板５２に設けられた電極パッド５４と、固体装置５３の電極パッド５５とは、ボンディングワイヤ５７により電気接続されている。
【０１０４】
図２８に示すように、半導体チップ１１の上面の透光性の支持体１３を除いて、半導体チップ１１と固体装置５３との間の空隙は、封止樹脂５９で封止されている。
【０１０５】
したがって、本実施形態においても、モジュール化に際し、半導体チップ１１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。
【０１０６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１の実施形態に係る半導体チップの略断面図である。
【図２】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図３】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図４】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図５】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図６】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図７】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図８】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図９】本発明の第２の実施形態に係る半導体チップの略断面図である。
【図１０】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１１】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１２】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１３】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１４】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１５】本発明の第３の実施形態に係る半導体チップの略断面図である。
【図１６】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１７】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１８】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１９】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２０】本発明の第４の実施形態に係る半導体チップの略断面図である。
【図２１】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２２】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２３】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２４】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２５】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２６】本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。
【図２７】本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。
【図２８】本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。
【図２９】従来の半導体チップの構成を示す略断面図である。
【符号の説明】
【０１０８】
１、１１、２１，３１、５６…半導体チップ、２…半導体基板、２ａ…切断面、３…導電層、４…表面電極、５…貫通孔、６…絶縁膜、７、４３、５８…貫通電極、８…溝、９、９ａ…保護層、１０・・・切欠部、１２…接着層、１３…支持体、１４…導電端子、２２…切断溝、３２…切断面保護層、３２ａ・・・端面、４１、５１、６１・・・半導体装置、４２、５２・・・配線基板、４４・・・金属ボール、４５・・・配線、４６・・・バンプ、４７、５９・・・封止樹脂、５３・・・固体装置、５４、５５・・・電極パッド。
【技術分野】
【０００１】
本発明は、固片化の際に切断面に剥離の生じない半導体チップおよびその製造方法ならびにその半導体チップを備えた半導体装置に関する。
【背景技術】
【０００２】
一般に、半導体デバイスの製造工程での半導体チップの製造は、半導体ウエハ上にマトリックス状に形成された複数の半導体チップを固片化することにより行われている。
【０００３】
すなわち、シリコン等の半導体基板の表面に絶縁膜と機能膜が積層された導電層によって形成された複数のＩＣ、ＬＳＩ等の半導体チップが、マトリックス状にストリートと呼ばれる分割予定ラインによって区画されて配列した半導体ウエハを、ストリートに沿って切断することによって固片化し、個々の半導体チップを製造している。
【０００４】
半導体ウエハのストリートに沿った切断は、一般にダイサーと称されている切削装置によって行われている。この切削装置では、チャックテーブルに保持された被加工物である半導体ウエハに対して、回転スピンドルに装着された環状の切れ刃からなる切削ブレードを、高速回転させながら移動させて切断している。切れ刃は、例えば粒径３μｍ程度のダイヤモンド砥粒を電鋳によって固定し厚さ２０μｍ程度に形成されている（例えば、特許文献１を参照）。
【０００５】
なお、半導体ウエハは、半導体チップに分割して固片化する際に、分割された半導体チップが、ばらばらに離散しないように、チャックテーブルの環状のフレームに装着された保護テープによって裏面が貼着されている。
【０００６】
固片化された半導体チップの模式的な一例は、図２９に断面図を示すように、半導体チップ８１は、Ｓｉ等の半導体基板８０の表面側に、絶縁膜と回路を形成する機能膜が積層された導電層７１が形成され、一方、裏面側には、ＳｉＯ２等による絶縁膜７３が成膜されている。また、半導体基板８０の所定箇所の表面と裏面との間には半導体基板８０を貫通する貫通孔７２が形成され、貫通孔７２の内部には絶縁膜７３に密接して貫通電極７４が形成されている。
【０００７】
この貫通電極７４を介して、半導体基板８０の表面の導電層７１の機能素子が形成された機能膜へ電力を供給したり、電気信号等を伝送する。なお、矢印Ａは切断の際のダイサーの切削ブレードでの切断方向を示している。
【特許文献１】特開２００５−２０９７１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述のように、半導体チップは、半導体ウエハ上にマトリックス状に形成された複数の半導体チップをダイサーの切削ブレードにより切断することにより固片化して製造している。
【０００９】
この場合、図２９に矢印Ａで示したように、ダイサーの切削ブレードは、半導体チップ８１の表面側から裏面側に高速回転しながら移動する。したがって、半導体チップ８１は、機能素子が形成された機能膜が積層された導電層７１→半導体基板８０→絶縁膜７３の順に、機械的強度の異なる材質とその相互の接合部が切断される。
【００１０】
相互の接合部において、例えば導電層は半導体基板の表面にフォトリソグラフィにより形成され、絶縁膜は半導体基板の裏面に低温ＣＶＤプロセスにより成膜されている。ところが、絶縁膜と半導体基板との密着性が良好でなく、したがって双方の接合強度は、十分なものが得られないことが多かった。そのため、切削ブレードによる切断の際に、絶縁膜と半導体基板との接合部で、絶縁膜が半導体基板から剥離する恐れがあった。
【００１１】
本発明はこれらの事情に基づいてなされたもので、固片化の際に切断面に剥離の生じる虞のない半導体チップとその製造方法、ならびにその半導体チップを搭載した半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部に、少なくとも前記絶縁膜の端面及び該絶縁膜と前記半導体基板との接合部の端面を覆って形成された保護層、とを有することを特徴とする半導体チップが提供される。
【００１３】
また、本発明の別の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、この導電層の上面に接着部を介して形成される透光性の支持体と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層とを有することを特徴とする半導体チップが提供される。
【００１４】
さらに、本発明の別の一態様によれば、半導体基板と、この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、この導電層の上面に接着部を介して形成される透光性の支持体と、前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、前記支持体、前記導電層、前記半導体基板の各端面、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層とを有することを特徴とする半導体チップが提供される。
【００１５】
また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、前記溝に保護層を形成する保護層形成工程と、前記保護層の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。
【００１６】
また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、前記溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、前記外部接続端子を形成する工程と、前記溝の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。
【００１７】
また、本発明の別の一態様によれば、表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、前記絶縁膜が形成された前記半導体基板の所定箇所に、切断溝を形成する切断工程と、前記切断溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、前記外部接続端子を形成する工程と、前記切断溝の中心部で前記半導体基板を切断して固片化する固片化工程、を具備することを特徴とする半導体チップの製造方法が提供される。
【００１８】
また、本発明の別の一態様によれば、本発明の態様にかかる半導体チップが多段に積層され、ワイヤーボンディング又はフリップチップボンディングにより接続され、樹脂封止されたことを特徴とする半導体装置が提供される。
【発明の効果】
【００１９】
本発明によれば、固片化の際に切断面に剥離の生じる虞のない半導体チップとその製造方法、ならびにその半導体チップを搭載した半導体装置が得られる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各図において、同一箇所には同一符号を付してある。
【００２１】
図１は、本発明の実施形態に係る半導体チップの略断面図である。
【００２２】
固片化された半導体チップ１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成されている。導電層３の上には、必要に応じて、チタンタングステン（ＴｉＷ）やチタンから成るＵＢＭ（Under Bump Metal）（図示しない）を介して、金または銅からなる表面電極４（バンプ）が形成されている。
【００２３】
また、半導体基板２には半導体基板２を貫通した貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が成膜されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。貫通孔５の内部にはＣｕ、Ａｕ等の導電材料が充填された貫通電極７が形成され、表面電極４と電気的に接続している。この貫通電極７を介して半導体基板２の表面の導電層３へ電力を供給し、電気信号等を伝達することができる。
【００２４】
半導体チップ１の切断面２ａであって裏面側の隅部に位置する絶縁膜６と半導体基板２には、略直方体状の切欠部８が形成されている。切欠部８は、絶縁膜６から階段状に形成しても、絶縁膜６から順テーパをつけて形成してもよい。尚、複数の半導体チップ１がウエハ上に並列して形成される場合には、切欠部８は、半導体チップ１と半導体チップ１間に、溝として形成されるものである。
【００２５】
この切欠部８には、例えば樹脂製の保護層９が形成されている。図１に示すように、保護層９は切欠部８に埋め込まれている。したがって、絶縁膜６の端面と、絶縁膜６と半導体基板２との接合部の端面が露出しないように覆われている。保護層９の素材としては、エポキシ、ポリイミド又はアクリル樹脂又は導電性ペースト又はソルダーレジスト等の樹脂材料を用いることができる。また、保護層９は樹脂の代わりに例えば融点が６０℃から３７０℃の温度範囲に含まれるはんだ材料等の導電性の金属材料を用いることもでき、その際は、接地端子として利用することもできる。
【００２６】
したがって、半導体チップ１の一端面である切断面２ａは、上から機能膜が積層された導電層３→半導体基板２→保護層９の順になる。この構成により、半導体チップ１の一端面である切断面２ａには、絶縁膜６や、絶縁膜６と半導体基板２との接合面が存在しておらず、絶縁膜６と半導体基板２との接合面での剥離が生じる虞がない。
【００２７】
次に、実施形態に示した半導体チップ１の製造方法について説明する。
【００２８】
図２乃至図８は、図１に示した半導体チップ１の製造方法を説明するための工程断面図である。複数の半導体チップ１が、１枚の半導体基板上に製作されるが、図２乃至図７では、１個の半導体チップ１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ１に対応する領域が、複数個、並列して配される。
【００２９】
まず、図２に示すように、半導体基板の表面に機能素子等が作り込まれた導電層３を形成し、必要に応じて導電層３上の所定位置に表面電極４を形成する。機能素子は、例えばトランジスタ、デバイス、配線等から成る能動領域として形成される。
【００３０】
次いで、図３に示すように、表面電極４と対応する半導体基板位置に、例えばフォトリソグラフィとＲＩＥドライエッチングまたはウエットエッチング技術によって、あるいはレーザ照射やサンドブラストによって、半導体基板の裏面側から表面側に至る貫通孔５を形成する。このとき、貫通孔５は導電層３の一部を開口してもよい。
【００３１】
続いて、図４に示したように、貫通孔５の内壁と半導体基板の裏面に絶縁膜６を成膜する。かかる形成は、例えば、ＴＥＯＳ(Tetra Ethyl Ortho Silicate)と、酸化剤としてＯ２を用いて、約２００℃以下の低温ＣＶＤ（Chemical Vapor Deposition）法により、ＳｉＯ２膜を形成することができる。尚、ＳｉＯ２絶縁膜の上にＴｉＮでバリア層を形成してもよい。
【００３２】
次に、図５に示したように、貫通孔５に金属材料を埋め込んで貫通電極７を形成する。
【００３３】
貫通電極７の形成に際しては、まず貫通電極７と同種の金属材料からなるシード層（図示せず）を、貫通孔５の内壁を含む半導体基板裏面側の露出面の全面に形成する。そして、このシード層をシードとした電解めっきにより、貫通電極７を形成するための金属材料（例えば、銅、金の１種以上）を供給して行うことができる。それにより、貫通孔５の内部は、導電材料でほぼ完全に埋められる。貫通電極７は導電層３に電気的に接続される。
【００３４】
なお、電極形成工程は、電解めっき法に限定されず、無電解めっき法による銅やニッケルの供給や、導電性ペーストあるいははんだ材を埋め込んでもよい。これらの場合には、シード層を形成する工程は実施しなくてもよい。
【００３５】
次に、図６に示したように、絶縁膜６が形成された半導体基板の裏面側の所定位置に対して、所定の深さと幅の溝加工を施して溝８を形成する。この所定位置は、例えば半導体チップに切り分けるためのチップ境界を示すスクライブラインが描かれる位置である。溝８の幅は、後述するダイサーの刃厚より大きく、溝８の深さは、絶縁膜６の厚さの数倍が好適である。この溝加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエット）加工により行うことができる。
【００３６】
次に、図７に示したように、形成された溝８にエポキシあるいはポリイミド等の樹脂材料を埋め込んで保護層９を形成する。上述したように、保護層９は樹脂の代わりに導電性の金属材料を用いることもでき、その際は、接地端子として利用できる。
【００３７】
次いで、図８に示したように、ダイサーの切削ブレードにより、半導体基板が保護層９の中央部をストリートとして切断する。
【００３８】
それにより、図１に示した貫通電極７を有する半導体チップ１の固片が得られる。
【００３９】
次に、本発明の第２の実施形態について説明する。第２の実施形態は、第１の実施形態の半導体チップをパッケージ化したものである。
【００４０】
図９は、第２の実施形態に係る半導体チップ１１の略断面図である。上述した第１の実施形態と比べて、半導体チップ１１の構成が若干異なるが、それによる半導体チップ１１の一端面である切断面２ａについての本質的な差異は特に無い。
【００４１】
第１の実施形態と同様に、固片化された半導体チップ１１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は必ずしも導電層３の全面に形成されている必要はなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。
【００４２】
また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。
【００４３】
貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、外部接続用の導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。導電端子１４は、例えばハンダボールで形成することができる。
【００４４】
半導体チップ１１の切断面２ａであって裏面側の隅部に位置する絶縁膜６と半導体基板２には、略直方体状の切欠部１０が形成されている。尚、複数の半導体チップ１１がウエハ上に並列して形成される場合には、切欠部１０は、半導体チップ１１と半導体チップ１１間に、溝として形成されるものである。
【００４５】
切欠部１０を充填すると共に半導体基板２の裏面側に延在した貫通電極７を被覆して、保護層９が形成されている。
【００４６】
保護層９は、樹脂製の保護材であって、貫通電極７上に形成された導電端子１４の根元をも被覆している。ここでは、保護層９を金属製とすることにより、半導体基板２をＧＮＤに落とすことができるので、ノイズマージンの向上等、特性が良くなる。
【００４７】
この構成により、半導体チップ１１の一端面である切断面２ａには、絶縁膜６や、絶縁膜６と半導体基板２との接合面が存在しておらず、絶縁膜６と半導体基板２との接合面での剥離が生じる虞がない。
【００４８】
次に、第２の実施形態に係る半導体チップ１１の製造方法について説明する。
【００４９】
図１０乃至図１４は、図９に示した半導体チップ１１の製造方法を説明するための工程断面図である。複数の半導体チップ１１が、１枚の半導体基板２上に製作されるが、図１０乃至図１３では、１個の半導体チップ１１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ１１に対応する領域が、複数個、並列して配される。
【００５０】
まず、図１０に示すように、半導体基板２の表面に機能素子等が作り込まれた導電層３を形成した後、半導体基板２に対して、第１の実施形態の図３乃至図５で説明した工程により、貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。
【００５１】
次に、図１１に示すように、第１の実施形態の図６で説明したと同様に、絶縁膜６が形成された半導体基板２の裏面側の所定位置に対して、所定の深さと幅の溝加工を施して溝８を形成する。この溝加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずづれか）により行う。
【００５２】
次に、図１２に示すように、形成された溝８にエポキシあるいはポリイミド等の樹脂材料を埋め込む。更に、同樹脂を貫通電極７が半導体基板２の裏面側に延在した部位と絶縁膜６まで被覆させて保護層９を形成する。なお、保護層９は、貫通電極７に導電端子１４が接続される部位９ａはマスキングされている。
【００５３】
次に、図１３に示すように、貫通電極７に外部接続用の導電端子１４をはんだ付等により接続する。
【００５４】
次に、図１４に示すように、ダイサーの切削ブレードにより、半導体基板２の保護層９の中央部をストリートとして切断する。
【００５５】
それにより、図９に示した貫通電極７を有する半導体チップ１１の固片が得られる。
【００５６】
次に、本発明の第３の実施形態について説明する。第３の実施形態は、半導体チップをパッケージ化した第２の実施形態の変形例である。
【００５７】
図１５は、本発明の第３の実施形態に係る半導体チップ２１の略断面図である。半導体チップ２１の基本構造そのものは、第２の実施形態と同様であるので、図１５において、図９と同一箇所には同一符号を付して、重複した説明を省略する。
【００５８】
第２の実施形態と同様に、固片化された半導体チップ２１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、例えば、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は必ずしも導電層３の全面に形成されている必要はなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。
【００５９】
また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。
【００６０】
貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。
【００６１】
半導体チップ２１の一端面２ａの全面と、半導体基板２の裏面の絶縁膜６の表面を覆っている貫通電極７を被覆して、保護層９が形成されている。加えて、保護層９は支持体１３の端面をも被覆して形成されている。保護層９は、樹脂製の保護材であって、貫通電極７上に形成された導電端子１４の根元をも被覆している。保護層９の樹脂としては、エポキシ、ポリイミド等の樹脂材料が用いることができる。
【００６２】
この構成により、半導体チップ２１の端面９ａには、Ｓｉ等の半導体基板が一切露出していないから、Ｓｉの欠け等によるコンタミネーションを防止することができる。さらに、支持体の端面も保護されているから、接合面での剥離が生じる虞がない。
【００６３】
次に、第３の実施形態に係る半導体チップ２１の製造方法について説明する。
【００６４】
図１６乃至図１９は、図１５に示した半導体チップ２１の製造方法を説明するための工程断面図である。複数の半導体チップ２１が、１枚の半導体基板２上に製作されるが、図１６乃至図１９では、１個の半導体チップ２１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の固片化した半導体チップ２１に対応する領域が、複数個、並列して配される。
【００６５】
まず、図１６に示すように、半導体基板２の表面に機能素子等を作り込んだ導電層３を形成した後、半導体基板２に対して、第２の実施形態の図１０について説明した工程により、貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。
【００６６】
さらに、図１６に示すように、半導体基板２の所定位置に対して切断加工を施して切断溝２２を形成する。この切断加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずれか）により行う。なお、半導体基板２を切断しても切断された半導体チップ２１が、ばらばらに離散しないように、例えばチャックテーブルのテープフレーム（図示しない）によって裏面が貼着されて保持され、半導体チップ２１同士の間に切断溝２２が形成される。
【００６７】
次に、図１７に示すように、形成された切断溝２２にエポキシあるいはポリイミド等の樹脂材料を埋め込み、更に、同樹脂を半導体基板２の裏面側に延在した貫通電極７の表面を被覆させて保護層９を形成する。なお、保護層９は、貫通電極７に導電端子１４が接続される部位はマスキングされている。
【００６８】
次に、図１８に示すように、貫通電極７に外部接続用の導電端子１４をはんだ付等により接続する。
【００６９】
次に、図１９に示すように、ダイサーの切削ブレードにより、半導体基板２の保護層９の中央部をストリートとして切断する。
【００７０】
それにより、図１５に示した貫通電極７を有する半導体チップ２１の固片が得られる。
【００７１】
次に、本発明の第４の実施形態について説明する。第４の実施形態は、第３の実施形態の変形例である。
【００７２】
図２０は、第４の実施形態に係る半導体チップ３１の略断面図である。
【００７３】
第３の実施形態の場合と同様に、固片化された半導体チップ３１は、Ｓｉ等の半導体基板２の表面側に機能素子等が作り込まれた導電層３が形成され、裏面側に絶縁膜６が形成されている。この導電層３の上面には接着層１２を介して、例えば、透光性のガラス等の支持体１３が形成されている。なお、接着層１２は導電層３の全面に形成されているのではなく、導電層３に受光素子（図示しない）が配置されている場合は、受光素子が形成されている導電層３の領域と支持体１３の間には空間（図示せず）が形成されていても良い。
【００７４】
また、導電層３の所定部位に対応して半導体基板２には貫通孔５が形成され、貫通孔５の内壁には絶縁膜６が形成されている。この絶縁膜６は半導体基板２の裏面にも一体的に連続して成膜されている。
【００７５】
貫通孔５の内部にはＣｕ、Ａｕ等による貫通電極７が形成され、半導体基板２の裏面の絶縁膜６の表面を覆い、外部接続用の導電端子１４が接続されている。したがって、導電端子１４と貫通電極７を介して表面の導電層３へ電力を供給し、電気信号等を伝達することができる。
【００７６】
図２０に示すように、導電端子１４の開口を除いて、半導体基板２の裏面側の絶縁膜６と貫通電極７は、全面に亘って、保護層９で被覆されている。さらに、半導体チップ３１の端面である切断側の端面全体には、第２の保護層が形成されている。この両保護層３２、９の樹脂としては、エポキシ、ポリイミド等の樹脂材料が用いることができる。
【００７７】
この構成により、半導体チップ３１の端面３２ａには、Ｓｉ等の半導体基板が一切露出していないから、Ｓｉの欠け等を防止することができる。さらに、支持体の端面も保護されているから、接合面での剥離が生じる虞がない。
【００７８】
次に、第４の実施形態に示した半導体チップ３１の製造方法について説明する。
【００７９】
図２１乃至図２５は、図２０に示した半導体チップ３１の製造方法を説明するための工程断面図である。複数の半導体チップ３１が、１枚の半導体基板２上に製作されるが、図２１乃至図２５では、１個の半導体チップ３１の一部に相当する部分のみを示す。半導体基板２の面内方向に、最終形態の半導体チップ３１に対応する領域が、複数個、並列して配される。
【００８０】
まず、図２１に示すように、半導体基板２の表面に機能素子を含む導電層３を形成した後、半導体基板２に対して、第２の実施形態の図９について説明した工程により貫通孔５、絶縁膜６、貫通電極７をそれぞれ形成する。導電層３の上面には接着層１２を設け、接着層１２を介して支持体１３を形成する。さらに、半導体基板２の裏面側の絶縁膜６と貫通電極７の延在部位の表面の全面に、エポキシあるいはポリイミド等の樹脂材料による保護層９を形成する。なお、保護層９は、貫通電極７に外部接続用の導電端子１４が接続される部位はマスキングされている。
【００８１】
次に、図２２に示すように、貫通電極７に導電端子１４をはんだ付等により接続する。
【００８２】
次に、図２３に示すように、半導体基板２の所定位置に対して切断加工を施して切断溝２２を形成する。この切断加工は、ダイシング等の機械加工やレーザ加工やエッチング（ドライ又はウエットのいずれか）により行う。なお、半導体基板２を切断しても切断された半導体チップ３１が、ばらばらに離散しないように、例えばチャックテーブルのテープフレーム（図示しない）によって裏面が貼着されて保持され、半導体チップ３１同士の間に切断溝２２が形成される。
【００８３】
次に、図２４に示したように、形成された切断溝２２に切断面保護層３２としてエポキシあるいはポリイミド等の樹脂材料を埋め込む。あるいは、導電材料により形成しても良い。
【００８４】
次に、図２５に示すように、ダイサーの切削ブレード（図示しない）により、ウエハＷの切断面保護層３２の中央部をストリートとして切断する。
【００８５】
それにより、図２０に示した貫通電極７を有する半導体チップ３１の固片が得られる。
【００８６】
次に、上述の各実施例で示した半導体チップ１を搭載したマルチチップ型等の半導体装置について説明する。
【００８７】
図２６は、上述の第１の実施形態で説明した半導体チップ１を多段に積み重ねた半導体装置の構造を示す略断面図である。この半導体装置４１は、いわゆるＢＧＡ（Ball Grid Array）タイプのパッケージ形態を有しており、配線基板４２と配線基板４２の上に２段に積層された半導体チップ１を備えている。
【００８８】
配線基板４２は絶縁体からなる。配線基板４２には、配線基板４２を厚さ方向に貫通する貫通電極４３が形成されている。配線基板４２の一方表面側で貫通電極４３には金属ボール（たとえば、半田ボール）４４が接合されている。配線基板４２の金属ボール４４側とは反対側の面には、所定のパターンの配線４５が形成されている。配線４５は貫通電極４３に電気的に接続されており、配線４５の所定の部分には金属からなるバンプ４６が形成されている。
【００８９】
半導体チップ１の配線基板４２への搭載は、図２６に示すものに限られず、いわゆるフェースダウンであってもよいことは勿論である。
【００９０】
配線基板４２上のバンプ４６は、半導体チップ１の貫通電極７の裏面側と接合されている。２つの半導体チップ１において、一方の半導体チップ１の表面電極４と、他方の半導体チップ１の貫通電極７とが接合されている。
【００９１】
図２６に示すように、２段に積層された半導体チップ１、１及び配線基板４２の配線４５が形成された面は、封止樹脂（モールド樹脂）４７で封止されている。
【００９２】
したがって、モジュール化においても、各半導体チップ１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。
【００９３】
図２７は、上述した第１の実施形態に係る半導体チップ１を３段に積層した第２の半導体装置の構造を示す略断面図である。
【００９４】
この第２の半導体装置５１も、ＢＧＡタイプのパッケージ形態を有しており、配線基板５２及び金属ボール４４を備えている。配線基板５２の上には、例えば制御用ＩＣなどの固体装置５３が搭載されている。固体装置５３の上には、複数の半導体チップ１がモールド樹脂４７で順に積層され、貫通電極５８を介して、配線基板５２に設けられた電極パッド５４と電気的に接続している。最上層に積層される半導体チップ５６は、いわゆるフェースダウンで積層され、貫通電極が形成されていない。
【００９５】
配線基板５２の一方表面外周部で、固体装置５３が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５２の内部や表面で再配線されて、配線基板５２の他方表面に設けられた金属ボール４４に電気接続されている。
【００９６】
固体装置５３の一方表面（配線基板５２とは反対側の面）外周部で半導体チップ１が対向していない領域には、電極パッド５５が形成されている。配線基板５２に設けられた電極パッド５４と、固体装置５３の電極パッド５５とは、ボンディングワイヤ５７により電気接続されている。
【００９７】
図２７に示すように、各半導体チップ１の間及び半導体チップ１と固体装置５３との間の空隙は、封止樹脂５９で封止されている。
【００９８】
したがって、本実施形態においても、モジュール化に際し、各半導体チップ１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。
【００９９】
また、図２８は、図９で示した第２の実施形態に係る半導体チップ１１を搭載した半導体装置の構造を示す略断面図である。
【０１００】
図２８に示される半導体装置６１も、ＢＧＡタイプのパッケージ形態を有している。
【０１０１】
配線基板５２の上には、例えば制御ＩＣ等の固体装置５３が搭載されている。固体装置５３の上には半導体チップ１１がモールド樹脂４７で積層され、貫通電極５８を介して、配線基板５２に設けられた電極パッド５４と電気的に接続している。半導体チップ１１の上面の透光性の支持体１３が外光を取り入れるようになっている。
【０１０２】
配線基板５２の一方表面外周部で、固体装置５３が対向していない領域には、電極パッド（図示せず）が設けられており、この電極パッドは、配線基板５２の内部や表面で再配線されて、配線基板５２の他方表面に設けられた金属ボール４４に電気接続されている。
【０１０３】
固体装置５３の一方表面（配線基板５２とは反対側の面）外周部で半導体チップ１１が対向していない領域には、電極パッド５５が形成されている。配線基板５２に設けられた電極パッド５４と、固体装置５３の電極パッド５５とは、ボンディングワイヤ５７により電気接続されている。
【０１０４】
図２８に示すように、半導体チップ１１の上面の透光性の支持体１３を除いて、半導体チップ１１と固体装置５３との間の空隙は、封止樹脂５９で封止されている。
【０１０５】
したがって、本実施形態においても、モジュール化に際し、半導体チップ１１の端面が剥離等の虞がないように構成されていることから、半導体装置としての組み立て工程での、作業性が著しく改善される。
【０１０６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１の実施形態に係る半導体チップの略断面図である。
【図２】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図３】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図４】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図５】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図６】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図７】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図８】本発明の第１の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図９】本発明の第２の実施形態に係る半導体チップの略断面図である。
【図１０】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１１】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１２】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１３】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１４】本発明の第２の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１５】本発明の第３の実施形態に係る半導体チップの略断面図である。
【図１６】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１７】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１８】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図１９】本発明の第３の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２０】本発明の第４の実施形態に係る半導体チップの略断面図である。
【図２１】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２２】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２３】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２４】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２５】本発明の第４の実施形態に係る半導体チップの製造方法を説明する工程断面図である。
【図２６】本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。
【図２７】本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。
【図２８】本発明の実施形態に係る半導体チップを用いた半導体装置の略断面図である。
【図２９】従来の半導体チップの構成を示す略断面図である。
【符号の説明】
【０１０８】
１、１１、２１，３１、５６…半導体チップ、２…半導体基板、２ａ…切断面、３…導電層、４…表面電極、５…貫通孔、６…絶縁膜、７、４３、５８…貫通電極、８…溝、９、９ａ…保護層、１０・・・切欠部、１２…接着層、１３…支持体、１４…導電端子、２２…切断溝、３２…切断面保護層、３２ａ・・・端面、４１、５１、６１・・・半導体装置、４２、５２・・・配線基板、４４・・・金属ボール、４５・・・配線、４６・・・バンプ、４７、５９・・・封止樹脂、５３・・・固体装置、５４、５５・・・電極パッド。
【特許請求の範囲】
【請求項１】
半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部に、少なくとも前記絶縁膜の端面及び該絶縁膜と前記半導体基板との接合部の端面を覆って形成された保護層、
とを有することを特徴とする半導体チップ。
【請求項２】
前記切欠部は、前記絶縁膜から階段状に形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項３】
前記切欠部は、前記絶縁膜から順テーパがついていることを特徴とする請求項２記載の半導体チップ。
【請求項４】
前記保護層は、前記切欠部を充填して形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項５】
前記保護層は、前記絶縁膜の全面を被覆して形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項６】
前記導電層の上に、表面電極が形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項７】
半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
この導電層の上面に接着部を介して形成される透光性の支持体と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層、
とを有することを特徴とする半導体チップ。
【請求項８】
半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
この導電層の上面に接着部を介して形成される透光性の支持体と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記支持体、前記導電層、前記半導体基板の各端面、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層、
とを有することを特徴とする半導体チップ。
【請求項９】
表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、
前記溝に保護層を形成する保護層形成工程と、
前記保護層の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。
【請求項１０】
表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、
前記溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、
前記外部接続端子を形成する工程と、
前記溝の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。
【請求項１１】
表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の所定箇所に、切断溝を形成する切断工程と、
前記切断溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、
前記外部接続端子を形成する工程と、
前記切断溝の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。
【請求項１２】
前記絶縁膜の成膜工程は、ＴＥＯＳと酸化剤を用いた、低温ＣＶＤ法により、ＳｉＯ２膜、又は低温ＣＶＤ法により窒化珪素（ＳｉＮ）膜、又は低温ＣＶＤ法によるリンまたはボロンドープのＳｉＯ２膜、又はポリイミドによる樹脂膜を成膜するものであることを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。
【請求項１３】
前記貫通孔の形成工程は、フォトリソグラフィとＲＩＥドライエッチング技術又はフォトリソグラフィとウェットエッチング技術又はフォトリソグラフィとサンドブラスト又はフォトリソグラフィとレーザーエッチング又はレーザーエッチングやそれらの組み合わせを用いることを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。
【請求項１４】
前記保護層の形成工程は、エポキシ樹脂又はポリイミド樹脂又はアクリル樹脂又は導電性ペースト又はソルダーレジスト又は融点が６０℃から３７０℃の温度範囲に含まれるはんだ材料を埋め込んで形成することを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。
【請求項１５】
請求項１乃至６のいずれか１項に記載の半導体チップが多段に積層され、ワイヤーボンディング又はフリップチップボンディングにより接続され、樹脂封止されたことを特徴とする半導体装置。
【請求項１６】
最上層の半導体チップは、フェースダウンで積層され、貫通電極が形成されていないことを特徴とする請求項１５記載の半導体装置。
【請求項１】
半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部に、少なくとも前記絶縁膜の端面及び該絶縁膜と前記半導体基板との接合部の端面を覆って形成された保護層、
とを有することを特徴とする半導体チップ。
【請求項２】
前記切欠部は、前記絶縁膜から階段状に形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項３】
前記切欠部は、前記絶縁膜から順テーパがついていることを特徴とする請求項２記載の半導体チップ。
【請求項４】
前記保護層は、前記切欠部を充填して形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項５】
前記保護層は、前記絶縁膜の全面を被覆して形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項６】
前記導電層の上に、表面電極が形成されていることを特徴とする請求項１記載の半導体チップ。
【請求項７】
半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
この導電層の上面に接着部を介して形成される透光性の支持体と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記半導体基板の端面側であって、前記絶縁層と前記半導体基板とが該半導体基板の厚さ方向に切り欠かれた切欠部、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層、
とを有することを特徴とする半導体チップ。
【請求項８】
半導体基板と、
この半導体基板の表面に形成され、機能素子が作り込まれる導電層と、
この導電層の上面に接着部を介して形成される透光性の支持体と、
前記半導体基板の裏面から前記半導体基板の厚さ方向に開口する貫通孔と、
この貫通孔の内壁と前記半導体基板の裏面に形成された絶縁膜と、
前記貫通孔に充填されて前記導電層と前記半導体基板の裏面の所定箇所を導通する貫通電極と、
前記支持体、前記導電層、前記半導体基板の各端面、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を覆って形成された保護層、
とを有することを特徴とする半導体チップ。
【請求項９】
表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、
前記溝に保護層を形成する保護層形成工程と、
前記保護層の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。
【請求項１０】
表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の裏面側の所定箇所に、所定の深さと幅の溝を形成する溝形成工程と、
前記溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、
前記外部接続端子を形成する工程と、
前記溝の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。
【請求項１１】
表面上に機能素子が作り込まれた導電層が形成された半導体基板を用意し、
前記導電層の上面に接着部を介して透光性の明支持体を形成する工程と、
前記半導体基板の裏面側から貫通孔を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記半導体基板の裏面に一体的に絶縁膜を成膜する成膜工程と、
前記貫通孔を埋め込んで貫通電極を形成する電極形成工程と、
前記絶縁膜が形成された前記半導体基板の所定箇所に、切断溝を形成する切断工程と、
前記切断溝、前記絶縁膜及び外部接続用の部位を除いた前記貫通電極を被覆する保護層を形成する保護層形成工程と、
前記外部接続端子を形成する工程と、
前記切断溝の中心部で前記半導体基板を切断して固片化する固片化工程、
を具備することを特徴とする半導体チップの製造方法。
【請求項１２】
前記絶縁膜の成膜工程は、ＴＥＯＳと酸化剤を用いた、低温ＣＶＤ法により、ＳｉＯ２膜、又は低温ＣＶＤ法により窒化珪素（ＳｉＮ）膜、又は低温ＣＶＤ法によるリンまたはボロンドープのＳｉＯ２膜、又はポリイミドによる樹脂膜を成膜するものであることを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。
【請求項１３】
前記貫通孔の形成工程は、フォトリソグラフィとＲＩＥドライエッチング技術又はフォトリソグラフィとウェットエッチング技術又はフォトリソグラフィとサンドブラスト又はフォトリソグラフィとレーザーエッチング又はレーザーエッチングやそれらの組み合わせを用いることを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。
【請求項１４】
前記保護層の形成工程は、エポキシ樹脂又はポリイミド樹脂又はアクリル樹脂又は導電性ペースト又はソルダーレジスト又は融点が６０℃から３７０℃の温度範囲に含まれるはんだ材料を埋め込んで形成することを特徴とする請求項９乃至１１のいずれか１項記載の半導体チップの製造方法。
【請求項１５】
請求項１乃至６のいずれか１項に記載の半導体チップが多段に積層され、ワイヤーボンディング又はフリップチップボンディングにより接続され、樹脂封止されたことを特徴とする半導体装置。
【請求項１６】
最上層の半導体チップは、フェースダウンで積層され、貫通電極が形成されていないことを特徴とする請求項１５記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【公開番号】特開２００７−１２３７１９（Ｐ２００７−１２３７１９Ａ）
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願番号】特願２００５−３１６７７８（Ｐ２００５−３１６７７８）
【出願日】平成１７年１０月３１日（２００５．１０．３１）
【出願人】（５０３４５６８３２）株式会社ザイキューブ (36)
【Ｆターム（参考）】
【公開日】平成１９年５月１７日（２００７．５．１７）
【国際特許分類】
【出願日】平成１７年１０月３１日（２００５．１０．３１）
【出願人】（５０３４５６８３２）株式会社ザイキューブ (36)
【Ｆターム（参考）】
[ Back to top ]