半導体チップの収納容器及び半導体装置の製造方法
【課題】半導体チップの輸送時に半導体チップの破損を低減することができる半導体チップの収納容器、その収納容器を用いた半導体装置の製造方法を提供する。
【解決手段】チップトレイ１０では、第１の板１１に形成された第１の凹部１１Ａに第１の緩衝材１２が設けられ、第１の凹部１１Ａと対向した第２の板１３の面には第２の緩衝材１４が設けられている。半導体チップ１５は、第１の板１１と第２の板１３が重ね合わされると、第１の凹部１１Ａの空間１１Ｃにおいて、第１の緩衝材１２と第２の緩衝材１４との間に収納される。これにより、チップトレイ１０の輸送時における衝撃は、半導体チップ１５に加わりにくくなり、半導体チップ１５の破損を防ぐことができる。また、第１の緩衝材１２、第２の緩衝材１４の少なくともいずれか一方は導電性材料からなるため、静電気による半導体チップ１５の破損や損傷を防ぐことができる。
【解決手段】チップトレイ１０では、第１の板１１に形成された第１の凹部１１Ａに第１の緩衝材１２が設けられ、第１の凹部１１Ａと対向した第２の板１３の面には第２の緩衝材１４が設けられている。半導体チップ１５は、第１の板１１と第２の板１３が重ね合わされると、第１の凹部１１Ａの空間１１Ｃにおいて、第１の緩衝材１２と第２の緩衝材１４との間に収納される。これにより、チップトレイ１０の輸送時における衝撃は、半導体チップ１５に加わりにくくなり、半導体チップ１５の破損を防ぐことができる。また、第１の緩衝材１２、第２の緩衝材１４の少なくともいずれか一方は導電性材料からなるため、静電気による半導体チップ１５の破損や損傷を防ぐことができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを収納する収納容器、その収納容器を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、複数の半導体チップを効率よく輸送する際の収納容器の一つとして、平板状のチップトレイやテープ状のチップ収納体が知られている。例えば図８に示すように、チップトレイ１１１の表面には、複数の凹部１１１Ａが配置され、その凹部１１１Ａ内に半導体チップ１１５が載置される。半導体チップ１１５は、チップトレイ１１１上で保持されながら輸送される。
【０００３】
なお、チップトレイについては、特許文献１に記載されている。
【特許文献１】特開２００１−９７３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、チップトレイ１１１の凹部１１１Ａに載置される半導体チップ１１５には、チップトレイ１１１の輸送時の衝撃によって加わる機械的応力により破損が生じる場合があった。
【課題を解決するための手段】
【０００５】
本発明の半導体チップの収納容器は、上記課題に鑑みて為されたものであり、表面に第１の凹部が形成された第１の板と、第１の凹部の中に設けられた第１の緩衝材と、第１の板の表面に重ね合わせ可能な第２の板と、第１の凹部と対向した第２の板の表面に設けられた第２の緩衝材と、を備え、第１の緩衝材と第２の緩衝材との間に半導体チップを収納することを特徴とする。
【０００６】
また、本発明の半導体チップの収納容器は、上記構成において、第２の板の表面に、第１の凹部に対向した第２の凹部が形成され、第２の緩衝材は第２の凹部の中に設けられていることを特徴とする。
【０００７】
また、本発明の半導体チップの収納容器は、互いに重ね合わせて積み上げ可能な複数の板と、板の表面に形成された第１の凹部と、第１の凹部の中に設けられた第１の緩衝材と、第１の凹部と重畳して板の裏面に設けられた第２の緩衝材と、を備え、互いに重ねられる２枚の板において、下層の板の第１の緩衝材と、その上層の板の第２の緩衝材との間に半導体チップを収納することを特徴とする。
【０００８】
また、本発明の半導体チップの収納容器は、上記構成において、第１の凹部と重畳して板の裏面に第２の凹部が形成され、第２の緩衝材は第２の凹部の中に設けられていることを特徴とする。
【０００９】
また、本発明の半導体チップの収納容器は、半導体チップの収納部を有した収納部材と、収納部の中に設けられた第１の緩衝材と、表面に第２の緩衝材が接着され、収納部を覆って収納部材に貼り付け可能なテープ基材と、を備え、第１の緩衝材と第２の緩衝材との間に半導体チップを収納するようにしたことを特徴とする。
【００１０】
また、本発明の半導体チップの収納容器は、上記いずれかの構成において、第１の緩衝材、第２の緩衝材の少なくとも一方は、例えば、有機樹脂を含む基材にカーボン粒子を添加してなる導電性材料からなることを特徴とする。
【００１１】
また、本発明の半導体装置の製造方法は、半導体ウエハをバックグラインドする第１の工程と、バックグラインドされた半導体ウエハをダイシングして複数の半導体チップに分割する第２の工程と、半導体チップを次の工程へ輸送する第３の工程と、を備え、第３の工程は、凹部が形成され、この凹部の中に第１の緩衝材が設けられた第１の板と、表面に第２の緩衝材が設けられた第２の板とを準備し、第１の板と第２の板とを重ね合わせ、第１の緩衝材と第２の緩衝材との間に半導体チップを収納して輸送することを特徴とする。
【発明の効果】
【００１２】
本発明の半導体チップの収納容器、その収納容器を用いた半導体装置の製造方法によれば、半導体チップの輸送時に、その衝撃等による半導体チップの破損を低減することができる。
【発明を実施するための最良の形態】
【００１３】
［第１の実施形態］
本発明の第１の実施形態では、半導体チップの収納容器がチップトレイである場合について図面を参照して説明する。図１は本実施形態による半導体チップの収納容器を示す平面図であり、後述する第１の板１１とその第１の凹部Ａの平面構成のみを示し、その他の構成要素については図示を省略している。また、図２は、図１のＸ−Ｘ線に沿った断面図であり、図２（Ａ）は、後述する第１の板１１と第２の板１３が重ね合わされる前の状態を示し、図２（Ｂ）は第１の板１１と第２の板１３が重ね合わされた時の状態を示している。図３は、本実施形態による半導体チップの収納容器において、後述する第３の板１７を含む場合を示す断面図であり、図１のＸ−Ｘ線に沿った断面に対応している。
【００１４】
本発明において、収納の対象となる半導体チップ１５は、例えば、新しいパッケージ技術として注目されているＣＳＰ（Chip Size Package）型の半導体装置であり、半導体ウエハに対するバックグラインド工程と、そのバックグラインドされて薄くなった半導体ウエハに対するダイシング工程を経たものである。
【００１５】
ここで、ＣＳＰとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいい、実装密度を高めるために半導体チップの薄型化が求められ、半導体ウエハを薄くする必要がある。
【００１６】
上記バックグラインド工程では、半導体ウエハは、スタック用に極めて薄く、例えば５０μｍ〜１５０μｍ程度に機械研磨されるため、残留応力による歪みが多く、非常に割れやすい。仮に、バックグラインド工程の後に、半導体ウエハのエッチング等を行うことで残留応力による歪みを取り除いたとしても、半導体ウエハは、その薄さ故に割れやすくなる。また、半導体ウエハの表面上に多くの膜が形成されているため、半導体ウエハの表面側と裏面側では、残留応力の差異が生じ、結果として半導体チップ１５に反りが発生する。
【００１７】
また、このような半導体ウエハ、半導体チップ１５において、さらに貫通電極が形成されてもよい。貫通電極を採用する機種の半導体チップ１５は、主に積層タイプ、即ちＭＣＰ（Multi Chip Package）であり、この場合においても、半導体ウエハは極限まで薄くされる。
【００１８】
これらの工程の後、次の工程（例えばバンプ電極の形成工程）を行うラインに半導体チップ１５を輸送する工程において、以下に説明するチップトレイ１０が用いられる。
【００１９】
図１及び図２（Ａ）に示すように、このチップトレイ１０では、例えばプラスチックからなる第１の板１１の表面に、複数の第１の凹部１１Ａが設けられ、各第１の凹部１１Ａの中には、第１の緩衝材１２が設けられている。第１の凹部１２の底部及び開口部は例えば矩形状に形成される。第１の緩衝材１２は、第１の凹部１１Ａの少なくとも底部を覆っており、必要に応じて、第１の凹部１１Ａの側壁に延びてもよい。そして、第１の板１１の第１の凹部１１Ａと対向して、例えはプラスチックからなり、第１の板１１の表面に重ね合わせ可能な第２の板１３が配置される。第１の板１１の第１の凹部１１Ａと対向する第２の板１３の表面には、第２の緩衝材１４が設けられている。第２の緩衝材１４は、各第１の凹部１１Ａと嵌合するように、第１の凹部１１Ａ毎に分離して形成されることが好ましい。
【００２０】
第１の緩衝材１２及び第２の緩衝材１４の少なくともいずれか一方は、導電性材料からなり、例えばカーボン粒子を有機樹脂に添加した材料を含む。この場合の有機樹脂としては、ウレタン系樹脂などが用いられる。この導電性材料は、繊維状であってもよいし、微細な気泡を有したスポンジ状であってもよい。
【００２１】
図２（Ｂ）に示すように、第１の緩衝材１２上に載置された半導体チップ１５は、第１の板１１と第２の板１３が重ね合わされると、第１の凹部１１Ａの空間１１Ｃにおいて、第１の緩衝材１２と第２の緩衝材１４との間に収納される。半導体チップ１５は、第１の緩衝材１２と第２の緩衝材１４に挟まれて固定されてもよいし、固定されなくてもよい。
【００２２】
第１の緩衝材１２の厚さＴ１及び第２の緩衝材１４の厚さＴ２は、両者が必ずしも一致する必要はない。チップトレイ１０の輸送時における衝撃を吸収するために必要な厚さＴ１，Ｔ２は、第１の緩衝材１２及び第２の緩衝材１４の材質に依存する。例えば、第１の緩衝材１２及び第２の緩衝材１４の材質が、緩衝の役目を果たす複数の気泡を含んだ一般的なスポンジである場合、厚さＴ１，Ｔ２を、規定の衝撃を緩和できるような厚さにする必要がある。一方、第１の緩衝材１２及び第２の緩衝材１４の材質が、薄くても衝撃を吸収するような梱包材料である場合、厚さＴ１，Ｔ２を、その材質に合わせて規定の衝撃に耐えられるような厚さにする必要がある。
【００２３】
また、チップトレイ１０の輸送時において、第１の凹部１１Ａの空間１１Ｃに収納された半導体チップ１５が、空間１１Ｃ内で第１の緩衝材１２又は第２の緩衝材１４から離れて振動することをできるだけ少なくする必要がある。そのため、第１の緩衝材１２及び第２の緩衝材１４の材質、及び厚さＴ１，Ｔ２は、半導体チップ１５の厚さにも依存する。また、第１の板１１と第２の板１３が重ね合わされた時における第１の緩衝材１２と第２の緩衝材１４との間の距離Ｄ１も、半導体チップ１５の厚さに依存する。
【００２４】
好ましくは、第１の緩衝材１２及び第２の緩衝材１４の厚さＴ１，Ｔ２は、半導体チップ１５の厚さの３分の１程度であり、第１の板１１と第２の板１３が重ね合わされた時における第１の緩衝材１２と第２の緩衝材１４との間の距離Ｄ１は、そのような第１の緩衝材１２及び第２の緩衝材１４の厚さＴ１，Ｔ２を反映した距離である。
【００２５】
なお、図３に示すように、第１の板１１と第２の板１３との間に、複数の第３の板１７が重ね合わされてもよい。図の例では、２枚の第３の板１７が重ね合わされているが、さらに多くの第３の板１７が重ね合わされてもよい。第３の板１７の表面には、複数の第１の凹部１７Ａが形成され、各第１の凹部１７Ａの中には、第１の緩衝材１２が設けられている。その第３の板１７の裏面には、第１の凹部１７Ａと重畳して、第２の緩衝材１４が設けられている。
【００２６】
互いに重ね合わされる２枚の第３の板１７では、下層の第３の板１７の第１の緩衝材１２と、上層の第３の板１７の第２の緩衝材１４との間に、半導体チップ１５が収納される。最下層の第３の板１７の裏面の第２の緩衝材１４は、その下層に重ね合わされる第１の板１１の第１の緩衝材１２と対向し、最上層の第３の板１７の表面の第１の緩衝材１２は、その上層に重ね合わされる第２の板１３の第２の緩衝材１４と対向する。
【００２７】
なお、互いに重ね合わされた複数の第３の板１７は、第１の板１１と第２の板１３との間に形成されず、複数の第３の板１７の積層体のみをチップトレイとしてもよい。あるいは、第１の板１１と第２の板１３との間に一枚の第３の板１７が重ね合わされた積層体をチップトレイとしてもよい。
【００２８】
上記構成のチップトレイ１０によれば、第１の緩衝材１２と第２の緩衝材１４との間に半導体チップ１５が収納されるため、チップトレイ１０の輸送時における衝撃は、半導体チップ１５に加わりにくくなる。そのため、半導体チップ１５に反りや歪みが生じていても、また、半導体チップ１５が極めて薄い機種であったとしても、従来例のような半導体チップ１５の破損を防ぐことができる。
【００２９】
さらに、第１の緩衝材１２と第２の緩衝材１４の少なくともいずれか一方が導電性材料からなるため、第１の緩衝材１２又は第２の緩衝材１４と、半導体チップ１５との摩擦や、ピックアップ用の冶具と半導体チップ１５との接触等による静電気の発生を抑止することができる。即ち、静電気による半導体チップ１５の破壊や損傷を防ぐことができる。
【００３０】
[第２の実施形態]
以下に、本発明の第２の実施形態として、第１の実施形態のチップトレイ１０の変形例について図面を参照して説明する。図４は、本実施形態による半導体チップの収納容器、即ちチップトレイ３０を示す断面図である。このチップトレイ３０の平面構成は第１の実施形態における図１の平面構成と同様であり、図４は図１のＸ−Ｘ線に沿った断面に対応している。図４（Ａ）は、第１の板１１と第２の板３３が重ね合わされる前の状態を示し、図４（Ｂ）は第１の板１１と第２の板３３が重ね合わされた時の状態を示している。また、図５は、本実施形態による半導体チップの収納容器において、第３の板３７を含む場合を示す断面図であり、図１のＸ−Ｘ線に沿った断面に対応している。図４及び図５では、図１乃至図３に示したものと同様の構成要素については同一の符号を付して参照する。
【００３１】
図４（Ａ）に示すように、チップトレイ３０では、第１の板１１の第１の凹部１１Ａと対向して、例えはプラスチックからなり、第１の板１１の表面に重ね合わせ可能な第２の板３３が配置される。そして、第２の板３３の表面には、第１の板１１に形成された第１の凹部１１Ａに対向して、複数の第２の凹部３３Ａが形成されている。第２の凹部３３Ａの底部及び開口部は、第１の凹部１１Ａに対応して、例えば矩形状に形成される。第２の凹部３３Ａの中には、第２の緩衝材３４が設けられている。第２の緩衝材３４は、第２の凹部３３Ａの少なくとも底部を覆っており、必要に応じて、第２の凹部３３Ａの側壁に延びてもよい。第１の緩衝材１２及び第２の緩衝材１４の少なくともいずれか一方は、第１の実施形態における第１の緩衝材１２と同様の導電性材料からなる。
【００３２】
図４（Ｂ）に示すように、第１の緩衝材１２上に載置された半導体チップ１５は、第１の板１１と第２の板３３が重ね合わされると、第１の凹部１１Ａ及び第２の凹部３３Ａの空間３３Ｃにおいて、第１の緩衝材１２と第２の緩衝材３４との間に収納される。半導体チップ１５は、第１の緩衝材１２と第２の緩衝材３４に挟まれて固定されてもよいし、固定されなくてもよい。第１の板１１と第２の板３３が重ね合わされた時における第１の緩衝材１２と第２の緩衝材３４との間の距離Ｄ２は、第２の板３３に第２の凹部３３Ａが形成されている分、第１の実施形態における第１の緩衝材１２と第２の緩衝材１４との間の距離Ｄ１に比して大きくすることができる。あるいは、第１の緩衝材１２の厚さＴ１、又は第２の緩衝材３４の厚さＴ２を、第１の実施形態に比して厚くすることができる。ただし、距離Ｄ２は、第１の実施形態における距離Ｄ１と同じであってもよく、また、厚さＴ１，Ｔ２は、第１の実施形態と同じであってもよい。
【００３３】
なお、図５に示すように、第１の板１１と第２の板３３との間に、複数の第３の板３７が重ね合わされてもよい。図の例では、２枚の第３の板３７が重ね合わされているが、さらに多くの第３の板３７が重ね合わされてもよい。第３の板３７の表面には、複数の第１の凹部３７Ａが形成され、各第１の凹部３７Ａの中には、第１の緩衝材３２が設けられている。その第３の板３７の裏面には、第１の凹部３７Ａと重畳して、複数の第２の凹部３７Ｂが形成され、第２の凹部３７Ｂの中には第２の緩衝材３４が設けられている。第１の凹部３７Ａと第２の凹部３７Ｂの底部及び開口部は、例えば矩形状に形成される。
【００３４】
互いに重ね合わされる２枚の第３の板３７では、下層の第３の板３７の第１の緩衝材３２と、上層の第３の板３７の第２の緩衝材３４との間に、半導体チップ１５が収納される。最下層の第３の板３７の第２の緩衝材３４は、その下層に重ね合わされる第１の板１１の第１の緩衝材１２と対向し、最上層の第３の板３７の第１の緩衝材３２は、その上層に重ね合わされる第２の板３３の第２の緩衝材３４と対向する。
【００３５】
なお、互いに重ね合わされた複数の第３の板３７は、第１の板１１と第２の板３３との間に形成されず、複数の第３の板３７の積層体のみをチップトレイとしてもよい。あるいは、第１の板１１と第２の板３３との間に一枚の第３の板３７が重ね合わされた積層体をチップトレイとしてもよい。
【００３６】
上記構成のチップトレイ３０においても、第１の実施形態と同様の効果を得ることができる。
【００３７】
[第３の実施形態]
以下に、本発明の第３の実施形態として、上記チップトレイ１０，３０の替わりに、半導体チップの収納容器がリールに巻きつけられるテープ状の様態である場合について、図面を参照して説明する。この収納容器を、以降、チップ収納テープと呼ぶことにする。図６は本実施形態による半導体チップの収納容器を示す平面図である。また、図７は、図６のＹ−Ｙ線に沿った断面図である。なお、図６では、後述する収納部材５１とその収納部５１Ａの平面構成のみを示し、その他の構成要素については図示を省略している。
【００３８】
図６及び図７に示すように、このチップ収納テープ５０では、プラスチック等の弾性を有した収納部材５１に、ブロー成型等により、複数の収納部５１Ａが形成されている。収納部５１Ａの中には、少なくともその底部を覆って第１の緩衝材５２が形成されている。収納部５１Ａ内に半導体チップ１５が載置された後、収納部材５１には、各収納部５１Ａの第１の緩衝材５２と対向して、テープ基材５３の表面上に接着された第２の緩衝材５４が貼り付けられる。この貼り付けでは、第１の緩衝材５２と第２の緩衝材５４が対向するのであれば、第２の緩衝材５４はテープ基材５３の全体に接着されなくともよく、収納部材５１とテープ基材５３が接触して貼り付けられてもよい。これにより、半導体チップ１５は、収納部５１Ａの空間５１Ｃにおいて、第１の緩衝材５２と第２の緩衝材５４との間に収納される。半導体チップ１５は、第１の緩衝材５２と第２の緩衝材５４に挟まれて固定されてもよいし、固定されなくてもよい。
【００３９】
第１の緩衝材５２と第２の緩衝材５４の材質、厚さは、第１の実施形態における第１の緩衝材１２及び第２の緩衝材１４と同様である。また、第１の緩衝材５２と第２の緩衝材５４との間の距離Ｄ３は、第１の実施形態における距離Ｄ１と同様に、半導体チップ１５の厚さに依存している。
【００４０】
上記構成のチップ収納テープ５０においても、第１の実施形態と同様の効果を得ることができる。
【００４１】
なお、本発明は上記各実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、第１の実施形態及び第２の実施形態では、第１の凹部１１Ａ，１７Ａ，３７Ａ、第２の凹部３３Ａ，３７Ｂの形状は矩形状以外であってもよく、また、半導体チップ１５のみならず、ダイシング工程が行われる前の半導体ウエハが収納されるものであってもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態による半導体チップの収納容器を示す平面図である。
【図２】本発明の第１の実施形態による半導体チップの収納容器を示す断面図である。
【図３】本発明の第１の実施形態による半導体チップの収納容器を示す断面図である。
【図４】本発明の第２の実施形態による半導体チップの収納容器を示す断面図である。
【図５】本発明の第２の実施形態による半導体チップの収納容器を示す断面図である。
【図６】本発明の第３の実施形態による半導体チップの収納容器を示す平面図である。
【図７】本発明の第３の実施形態による半導体チップの収納容器を示す断面図である。
【図８】従来例による半導体チップの収納容器を示す断面図である。
【符号の説明】
【００４３】
１０，１１１ チップトレイ １１ 第１の板
１１Ａ，１７Ａ，３７Ａ，１１１Ａ 第１の凹部
１２，３２，５２ 第１の緩衝材 １３，３３ 第２の板
１４，３４，５４ 第２の緩衝材 １５，１１５ 半導体ウエハ
１７，３７ 第３の板 ３３Ａ，３７Ｂ 第２の凹部
５０ チップ収納テープ ５１ 収納部材
５３ テープ基材
【技術分野】
【０００１】
本発明は、半導体チップを収納する収納容器、その収納容器を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、複数の半導体チップを効率よく輸送する際の収納容器の一つとして、平板状のチップトレイやテープ状のチップ収納体が知られている。例えば図８に示すように、チップトレイ１１１の表面には、複数の凹部１１１Ａが配置され、その凹部１１１Ａ内に半導体チップ１１５が載置される。半導体チップ１１５は、チップトレイ１１１上で保持されながら輸送される。
【０００３】
なお、チップトレイについては、特許文献１に記載されている。
【特許文献１】特開２００１−９７３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、チップトレイ１１１の凹部１１１Ａに載置される半導体チップ１１５には、チップトレイ１１１の輸送時の衝撃によって加わる機械的応力により破損が生じる場合があった。
【課題を解決するための手段】
【０００５】
本発明の半導体チップの収納容器は、上記課題に鑑みて為されたものであり、表面に第１の凹部が形成された第１の板と、第１の凹部の中に設けられた第１の緩衝材と、第１の板の表面に重ね合わせ可能な第２の板と、第１の凹部と対向した第２の板の表面に設けられた第２の緩衝材と、を備え、第１の緩衝材と第２の緩衝材との間に半導体チップを収納することを特徴とする。
【０００６】
また、本発明の半導体チップの収納容器は、上記構成において、第２の板の表面に、第１の凹部に対向した第２の凹部が形成され、第２の緩衝材は第２の凹部の中に設けられていることを特徴とする。
【０００７】
また、本発明の半導体チップの収納容器は、互いに重ね合わせて積み上げ可能な複数の板と、板の表面に形成された第１の凹部と、第１の凹部の中に設けられた第１の緩衝材と、第１の凹部と重畳して板の裏面に設けられた第２の緩衝材と、を備え、互いに重ねられる２枚の板において、下層の板の第１の緩衝材と、その上層の板の第２の緩衝材との間に半導体チップを収納することを特徴とする。
【０００８】
また、本発明の半導体チップの収納容器は、上記構成において、第１の凹部と重畳して板の裏面に第２の凹部が形成され、第２の緩衝材は第２の凹部の中に設けられていることを特徴とする。
【０００９】
また、本発明の半導体チップの収納容器は、半導体チップの収納部を有した収納部材と、収納部の中に設けられた第１の緩衝材と、表面に第２の緩衝材が接着され、収納部を覆って収納部材に貼り付け可能なテープ基材と、を備え、第１の緩衝材と第２の緩衝材との間に半導体チップを収納するようにしたことを特徴とする。
【００１０】
また、本発明の半導体チップの収納容器は、上記いずれかの構成において、第１の緩衝材、第２の緩衝材の少なくとも一方は、例えば、有機樹脂を含む基材にカーボン粒子を添加してなる導電性材料からなることを特徴とする。
【００１１】
また、本発明の半導体装置の製造方法は、半導体ウエハをバックグラインドする第１の工程と、バックグラインドされた半導体ウエハをダイシングして複数の半導体チップに分割する第２の工程と、半導体チップを次の工程へ輸送する第３の工程と、を備え、第３の工程は、凹部が形成され、この凹部の中に第１の緩衝材が設けられた第１の板と、表面に第２の緩衝材が設けられた第２の板とを準備し、第１の板と第２の板とを重ね合わせ、第１の緩衝材と第２の緩衝材との間に半導体チップを収納して輸送することを特徴とする。
【発明の効果】
【００１２】
本発明の半導体チップの収納容器、その収納容器を用いた半導体装置の製造方法によれば、半導体チップの輸送時に、その衝撃等による半導体チップの破損を低減することができる。
【発明を実施するための最良の形態】
【００１３】
［第１の実施形態］
本発明の第１の実施形態では、半導体チップの収納容器がチップトレイである場合について図面を参照して説明する。図１は本実施形態による半導体チップの収納容器を示す平面図であり、後述する第１の板１１とその第１の凹部Ａの平面構成のみを示し、その他の構成要素については図示を省略している。また、図２は、図１のＸ−Ｘ線に沿った断面図であり、図２（Ａ）は、後述する第１の板１１と第２の板１３が重ね合わされる前の状態を示し、図２（Ｂ）は第１の板１１と第２の板１３が重ね合わされた時の状態を示している。図３は、本実施形態による半導体チップの収納容器において、後述する第３の板１７を含む場合を示す断面図であり、図１のＸ−Ｘ線に沿った断面に対応している。
【００１４】
本発明において、収納の対象となる半導体チップ１５は、例えば、新しいパッケージ技術として注目されているＣＳＰ（Chip Size Package）型の半導体装置であり、半導体ウエハに対するバックグラインド工程と、そのバックグラインドされて薄くなった半導体ウエハに対するダイシング工程を経たものである。
【００１５】
ここで、ＣＳＰとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいい、実装密度を高めるために半導体チップの薄型化が求められ、半導体ウエハを薄くする必要がある。
【００１６】
上記バックグラインド工程では、半導体ウエハは、スタック用に極めて薄く、例えば５０μｍ〜１５０μｍ程度に機械研磨されるため、残留応力による歪みが多く、非常に割れやすい。仮に、バックグラインド工程の後に、半導体ウエハのエッチング等を行うことで残留応力による歪みを取り除いたとしても、半導体ウエハは、その薄さ故に割れやすくなる。また、半導体ウエハの表面上に多くの膜が形成されているため、半導体ウエハの表面側と裏面側では、残留応力の差異が生じ、結果として半導体チップ１５に反りが発生する。
【００１７】
また、このような半導体ウエハ、半導体チップ１５において、さらに貫通電極が形成されてもよい。貫通電極を採用する機種の半導体チップ１５は、主に積層タイプ、即ちＭＣＰ（Multi Chip Package）であり、この場合においても、半導体ウエハは極限まで薄くされる。
【００１８】
これらの工程の後、次の工程（例えばバンプ電極の形成工程）を行うラインに半導体チップ１５を輸送する工程において、以下に説明するチップトレイ１０が用いられる。
【００１９】
図１及び図２（Ａ）に示すように、このチップトレイ１０では、例えばプラスチックからなる第１の板１１の表面に、複数の第１の凹部１１Ａが設けられ、各第１の凹部１１Ａの中には、第１の緩衝材１２が設けられている。第１の凹部１２の底部及び開口部は例えば矩形状に形成される。第１の緩衝材１２は、第１の凹部１１Ａの少なくとも底部を覆っており、必要に応じて、第１の凹部１１Ａの側壁に延びてもよい。そして、第１の板１１の第１の凹部１１Ａと対向して、例えはプラスチックからなり、第１の板１１の表面に重ね合わせ可能な第２の板１３が配置される。第１の板１１の第１の凹部１１Ａと対向する第２の板１３の表面には、第２の緩衝材１４が設けられている。第２の緩衝材１４は、各第１の凹部１１Ａと嵌合するように、第１の凹部１１Ａ毎に分離して形成されることが好ましい。
【００２０】
第１の緩衝材１２及び第２の緩衝材１４の少なくともいずれか一方は、導電性材料からなり、例えばカーボン粒子を有機樹脂に添加した材料を含む。この場合の有機樹脂としては、ウレタン系樹脂などが用いられる。この導電性材料は、繊維状であってもよいし、微細な気泡を有したスポンジ状であってもよい。
【００２１】
図２（Ｂ）に示すように、第１の緩衝材１２上に載置された半導体チップ１５は、第１の板１１と第２の板１３が重ね合わされると、第１の凹部１１Ａの空間１１Ｃにおいて、第１の緩衝材１２と第２の緩衝材１４との間に収納される。半導体チップ１５は、第１の緩衝材１２と第２の緩衝材１４に挟まれて固定されてもよいし、固定されなくてもよい。
【００２２】
第１の緩衝材１２の厚さＴ１及び第２の緩衝材１４の厚さＴ２は、両者が必ずしも一致する必要はない。チップトレイ１０の輸送時における衝撃を吸収するために必要な厚さＴ１，Ｔ２は、第１の緩衝材１２及び第２の緩衝材１４の材質に依存する。例えば、第１の緩衝材１２及び第２の緩衝材１４の材質が、緩衝の役目を果たす複数の気泡を含んだ一般的なスポンジである場合、厚さＴ１，Ｔ２を、規定の衝撃を緩和できるような厚さにする必要がある。一方、第１の緩衝材１２及び第２の緩衝材１４の材質が、薄くても衝撃を吸収するような梱包材料である場合、厚さＴ１，Ｔ２を、その材質に合わせて規定の衝撃に耐えられるような厚さにする必要がある。
【００２３】
また、チップトレイ１０の輸送時において、第１の凹部１１Ａの空間１１Ｃに収納された半導体チップ１５が、空間１１Ｃ内で第１の緩衝材１２又は第２の緩衝材１４から離れて振動することをできるだけ少なくする必要がある。そのため、第１の緩衝材１２及び第２の緩衝材１４の材質、及び厚さＴ１，Ｔ２は、半導体チップ１５の厚さにも依存する。また、第１の板１１と第２の板１３が重ね合わされた時における第１の緩衝材１２と第２の緩衝材１４との間の距離Ｄ１も、半導体チップ１５の厚さに依存する。
【００２４】
好ましくは、第１の緩衝材１２及び第２の緩衝材１４の厚さＴ１，Ｔ２は、半導体チップ１５の厚さの３分の１程度であり、第１の板１１と第２の板１３が重ね合わされた時における第１の緩衝材１２と第２の緩衝材１４との間の距離Ｄ１は、そのような第１の緩衝材１２及び第２の緩衝材１４の厚さＴ１，Ｔ２を反映した距離である。
【００２５】
なお、図３に示すように、第１の板１１と第２の板１３との間に、複数の第３の板１７が重ね合わされてもよい。図の例では、２枚の第３の板１７が重ね合わされているが、さらに多くの第３の板１７が重ね合わされてもよい。第３の板１７の表面には、複数の第１の凹部１７Ａが形成され、各第１の凹部１７Ａの中には、第１の緩衝材１２が設けられている。その第３の板１７の裏面には、第１の凹部１７Ａと重畳して、第２の緩衝材１４が設けられている。
【００２６】
互いに重ね合わされる２枚の第３の板１７では、下層の第３の板１７の第１の緩衝材１２と、上層の第３の板１７の第２の緩衝材１４との間に、半導体チップ１５が収納される。最下層の第３の板１７の裏面の第２の緩衝材１４は、その下層に重ね合わされる第１の板１１の第１の緩衝材１２と対向し、最上層の第３の板１７の表面の第１の緩衝材１２は、その上層に重ね合わされる第２の板１３の第２の緩衝材１４と対向する。
【００２７】
なお、互いに重ね合わされた複数の第３の板１７は、第１の板１１と第２の板１３との間に形成されず、複数の第３の板１７の積層体のみをチップトレイとしてもよい。あるいは、第１の板１１と第２の板１３との間に一枚の第３の板１７が重ね合わされた積層体をチップトレイとしてもよい。
【００２８】
上記構成のチップトレイ１０によれば、第１の緩衝材１２と第２の緩衝材１４との間に半導体チップ１５が収納されるため、チップトレイ１０の輸送時における衝撃は、半導体チップ１５に加わりにくくなる。そのため、半導体チップ１５に反りや歪みが生じていても、また、半導体チップ１５が極めて薄い機種であったとしても、従来例のような半導体チップ１５の破損を防ぐことができる。
【００２９】
さらに、第１の緩衝材１２と第２の緩衝材１４の少なくともいずれか一方が導電性材料からなるため、第１の緩衝材１２又は第２の緩衝材１４と、半導体チップ１５との摩擦や、ピックアップ用の冶具と半導体チップ１５との接触等による静電気の発生を抑止することができる。即ち、静電気による半導体チップ１５の破壊や損傷を防ぐことができる。
【００３０】
[第２の実施形態]
以下に、本発明の第２の実施形態として、第１の実施形態のチップトレイ１０の変形例について図面を参照して説明する。図４は、本実施形態による半導体チップの収納容器、即ちチップトレイ３０を示す断面図である。このチップトレイ３０の平面構成は第１の実施形態における図１の平面構成と同様であり、図４は図１のＸ−Ｘ線に沿った断面に対応している。図４（Ａ）は、第１の板１１と第２の板３３が重ね合わされる前の状態を示し、図４（Ｂ）は第１の板１１と第２の板３３が重ね合わされた時の状態を示している。また、図５は、本実施形態による半導体チップの収納容器において、第３の板３７を含む場合を示す断面図であり、図１のＸ−Ｘ線に沿った断面に対応している。図４及び図５では、図１乃至図３に示したものと同様の構成要素については同一の符号を付して参照する。
【００３１】
図４（Ａ）に示すように、チップトレイ３０では、第１の板１１の第１の凹部１１Ａと対向して、例えはプラスチックからなり、第１の板１１の表面に重ね合わせ可能な第２の板３３が配置される。そして、第２の板３３の表面には、第１の板１１に形成された第１の凹部１１Ａに対向して、複数の第２の凹部３３Ａが形成されている。第２の凹部３３Ａの底部及び開口部は、第１の凹部１１Ａに対応して、例えば矩形状に形成される。第２の凹部３３Ａの中には、第２の緩衝材３４が設けられている。第２の緩衝材３４は、第２の凹部３３Ａの少なくとも底部を覆っており、必要に応じて、第２の凹部３３Ａの側壁に延びてもよい。第１の緩衝材１２及び第２の緩衝材１４の少なくともいずれか一方は、第１の実施形態における第１の緩衝材１２と同様の導電性材料からなる。
【００３２】
図４（Ｂ）に示すように、第１の緩衝材１２上に載置された半導体チップ１５は、第１の板１１と第２の板３３が重ね合わされると、第１の凹部１１Ａ及び第２の凹部３３Ａの空間３３Ｃにおいて、第１の緩衝材１２と第２の緩衝材３４との間に収納される。半導体チップ１５は、第１の緩衝材１２と第２の緩衝材３４に挟まれて固定されてもよいし、固定されなくてもよい。第１の板１１と第２の板３３が重ね合わされた時における第１の緩衝材１２と第２の緩衝材３４との間の距離Ｄ２は、第２の板３３に第２の凹部３３Ａが形成されている分、第１の実施形態における第１の緩衝材１２と第２の緩衝材１４との間の距離Ｄ１に比して大きくすることができる。あるいは、第１の緩衝材１２の厚さＴ１、又は第２の緩衝材３４の厚さＴ２を、第１の実施形態に比して厚くすることができる。ただし、距離Ｄ２は、第１の実施形態における距離Ｄ１と同じであってもよく、また、厚さＴ１，Ｔ２は、第１の実施形態と同じであってもよい。
【００３３】
なお、図５に示すように、第１の板１１と第２の板３３との間に、複数の第３の板３７が重ね合わされてもよい。図の例では、２枚の第３の板３７が重ね合わされているが、さらに多くの第３の板３７が重ね合わされてもよい。第３の板３７の表面には、複数の第１の凹部３７Ａが形成され、各第１の凹部３７Ａの中には、第１の緩衝材３２が設けられている。その第３の板３７の裏面には、第１の凹部３７Ａと重畳して、複数の第２の凹部３７Ｂが形成され、第２の凹部３７Ｂの中には第２の緩衝材３４が設けられている。第１の凹部３７Ａと第２の凹部３７Ｂの底部及び開口部は、例えば矩形状に形成される。
【００３４】
互いに重ね合わされる２枚の第３の板３７では、下層の第３の板３７の第１の緩衝材３２と、上層の第３の板３７の第２の緩衝材３４との間に、半導体チップ１５が収納される。最下層の第３の板３７の第２の緩衝材３４は、その下層に重ね合わされる第１の板１１の第１の緩衝材１２と対向し、最上層の第３の板３７の第１の緩衝材３２は、その上層に重ね合わされる第２の板３３の第２の緩衝材３４と対向する。
【００３５】
なお、互いに重ね合わされた複数の第３の板３７は、第１の板１１と第２の板３３との間に形成されず、複数の第３の板３７の積層体のみをチップトレイとしてもよい。あるいは、第１の板１１と第２の板３３との間に一枚の第３の板３７が重ね合わされた積層体をチップトレイとしてもよい。
【００３６】
上記構成のチップトレイ３０においても、第１の実施形態と同様の効果を得ることができる。
【００３７】
[第３の実施形態]
以下に、本発明の第３の実施形態として、上記チップトレイ１０，３０の替わりに、半導体チップの収納容器がリールに巻きつけられるテープ状の様態である場合について、図面を参照して説明する。この収納容器を、以降、チップ収納テープと呼ぶことにする。図６は本実施形態による半導体チップの収納容器を示す平面図である。また、図７は、図６のＹ−Ｙ線に沿った断面図である。なお、図６では、後述する収納部材５１とその収納部５１Ａの平面構成のみを示し、その他の構成要素については図示を省略している。
【００３８】
図６及び図７に示すように、このチップ収納テープ５０では、プラスチック等の弾性を有した収納部材５１に、ブロー成型等により、複数の収納部５１Ａが形成されている。収納部５１Ａの中には、少なくともその底部を覆って第１の緩衝材５２が形成されている。収納部５１Ａ内に半導体チップ１５が載置された後、収納部材５１には、各収納部５１Ａの第１の緩衝材５２と対向して、テープ基材５３の表面上に接着された第２の緩衝材５４が貼り付けられる。この貼り付けでは、第１の緩衝材５２と第２の緩衝材５４が対向するのであれば、第２の緩衝材５４はテープ基材５３の全体に接着されなくともよく、収納部材５１とテープ基材５３が接触して貼り付けられてもよい。これにより、半導体チップ１５は、収納部５１Ａの空間５１Ｃにおいて、第１の緩衝材５２と第２の緩衝材５４との間に収納される。半導体チップ１５は、第１の緩衝材５２と第２の緩衝材５４に挟まれて固定されてもよいし、固定されなくてもよい。
【００３９】
第１の緩衝材５２と第２の緩衝材５４の材質、厚さは、第１の実施形態における第１の緩衝材１２及び第２の緩衝材１４と同様である。また、第１の緩衝材５２と第２の緩衝材５４との間の距離Ｄ３は、第１の実施形態における距離Ｄ１と同様に、半導体チップ１５の厚さに依存している。
【００４０】
上記構成のチップ収納テープ５０においても、第１の実施形態と同様の効果を得ることができる。
【００４１】
なお、本発明は上記各実施形態に限定されることなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、第１の実施形態及び第２の実施形態では、第１の凹部１１Ａ，１７Ａ，３７Ａ、第２の凹部３３Ａ，３７Ｂの形状は矩形状以外であってもよく、また、半導体チップ１５のみならず、ダイシング工程が行われる前の半導体ウエハが収納されるものであってもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態による半導体チップの収納容器を示す平面図である。
【図２】本発明の第１の実施形態による半導体チップの収納容器を示す断面図である。
【図３】本発明の第１の実施形態による半導体チップの収納容器を示す断面図である。
【図４】本発明の第２の実施形態による半導体チップの収納容器を示す断面図である。
【図５】本発明の第２の実施形態による半導体チップの収納容器を示す断面図である。
【図６】本発明の第３の実施形態による半導体チップの収納容器を示す平面図である。
【図７】本発明の第３の実施形態による半導体チップの収納容器を示す断面図である。
【図８】従来例による半導体チップの収納容器を示す断面図である。
【符号の説明】
【００４３】
１０，１１１ チップトレイ １１ 第１の板
１１Ａ，１７Ａ，３７Ａ，１１１Ａ 第１の凹部
１２，３２，５２ 第１の緩衝材 １３，３３ 第２の板
１４，３４，５４ 第２の緩衝材 １５，１１５ 半導体ウエハ
１７，３７ 第３の板 ３３Ａ，３７Ｂ 第２の凹部
５０ チップ収納テープ ５１ 収納部材
５３ テープ基材
【特許請求の範囲】
【請求項１】
表面に第１の凹部が形成された第１の板と、
前記第１の凹部の中に設けられた第１の緩衝材と、
前記第１の板の表面に重ね合わせ可能な第２の板と、
前記第１の凹部と対向した前記第２の板の表面に設けられた第２の緩衝材と、を備え、
前記第１の緩衝材と前記第２の緩衝材との間に半導体チップを収納することを特徴とする半導体チップの収納容器。
【請求項２】
前記第２の板の表面に、前記第１の凹部に対向した第２の凹部が形成され、前記第２の緩衝材は前記第２の凹部の中に設けられていることを特徴とする請求項１に記載の半導体チップの収納容器。
【請求項３】
互いに重ね合わせて積み上げ可能な複数の板と、
前記板の表面に形成された第１の凹部と、
前記第１の凹部の中に設けられた第１の緩衝材と、
前記第１の凹部と重畳して前記板の裏面に設けられた第２の緩衝材と、を備え、
互いに重ねられる２枚の前記板において、下層の板の前記第１の緩衝材と、その上層の板の前記第２の緩衝材との間に半導体チップを収納することを特徴とする半導体チップの収納容器。
【請求項４】
前記第１の凹部と重畳して前記板の裏面に第２の凹部が形成され、前記第２の緩衝材は前記第２の凹部の中に設けられていることを特徴とする請求項３に記載の半導体チップの収納容器。
【請求項５】
半導体チップの収納部を有した収納部材と、
前記収納部の中に設けられた第１の緩衝材と、
表面に第２の緩衝材が接着され、前記収納部を覆って前記収納部材に貼り付け可能なテープ基材と、を備え、前記第１の緩衝材と前記第２の緩衝材との間に半導体チップを収納するようにしたことを特徴とする半導体チップの収納容器。
【請求項６】
前記第１の緩衝材、前記第２の緩衝材の少なくとも一方は、導電性材料からなることを特徴とする請求項１、２、３、４、５のいずれかに記載の半導体チップの収納容器。
【請求項７】
前記導電性材料は、有機樹脂を含む基材にカーボン粒子を添加してなることを特徴とする請求項６に記載の半導体チップの収納容器。
【請求項８】
半導体ウエハをバックグラインドする第１の工程と、
バックグラインドされた前記半導体ウエハをダイシングして複数の半導体チップに分割する第２の工程と、
前記半導体チップを次の工程へ輸送する第３の工程と、を備え、
前記第３の工程は、凹部が形成され、この凹部の中に第１の緩衝材が設けられた第１の板と、表面に第２の緩衝材が設けられた第２の板とを準備し、
前記第１の板と前記第２の板とを重ね合わせ、前記第１の緩衝材と前記第２の緩衝材との間に半導体チップを収納して輸送することを特徴とする半導体装置の製造方法。
【請求項１】
表面に第１の凹部が形成された第１の板と、
前記第１の凹部の中に設けられた第１の緩衝材と、
前記第１の板の表面に重ね合わせ可能な第２の板と、
前記第１の凹部と対向した前記第２の板の表面に設けられた第２の緩衝材と、を備え、
前記第１の緩衝材と前記第２の緩衝材との間に半導体チップを収納することを特徴とする半導体チップの収納容器。
【請求項２】
前記第２の板の表面に、前記第１の凹部に対向した第２の凹部が形成され、前記第２の緩衝材は前記第２の凹部の中に設けられていることを特徴とする請求項１に記載の半導体チップの収納容器。
【請求項３】
互いに重ね合わせて積み上げ可能な複数の板と、
前記板の表面に形成された第１の凹部と、
前記第１の凹部の中に設けられた第１の緩衝材と、
前記第１の凹部と重畳して前記板の裏面に設けられた第２の緩衝材と、を備え、
互いに重ねられる２枚の前記板において、下層の板の前記第１の緩衝材と、その上層の板の前記第２の緩衝材との間に半導体チップを収納することを特徴とする半導体チップの収納容器。
【請求項４】
前記第１の凹部と重畳して前記板の裏面に第２の凹部が形成され、前記第２の緩衝材は前記第２の凹部の中に設けられていることを特徴とする請求項３に記載の半導体チップの収納容器。
【請求項５】
半導体チップの収納部を有した収納部材と、
前記収納部の中に設けられた第１の緩衝材と、
表面に第２の緩衝材が接着され、前記収納部を覆って前記収納部材に貼り付け可能なテープ基材と、を備え、前記第１の緩衝材と前記第２の緩衝材との間に半導体チップを収納するようにしたことを特徴とする半導体チップの収納容器。
【請求項６】
前記第１の緩衝材、前記第２の緩衝材の少なくとも一方は、導電性材料からなることを特徴とする請求項１、２、３、４、５のいずれかに記載の半導体チップの収納容器。
【請求項７】
前記導電性材料は、有機樹脂を含む基材にカーボン粒子を添加してなることを特徴とする請求項６に記載の半導体チップの収納容器。
【請求項８】
半導体ウエハをバックグラインドする第１の工程と、
バックグラインドされた前記半導体ウエハをダイシングして複数の半導体チップに分割する第２の工程と、
前記半導体チップを次の工程へ輸送する第３の工程と、を備え、
前記第３の工程は、凹部が形成され、この凹部の中に第１の緩衝材が設けられた第１の板と、表面に第２の緩衝材が設けられた第２の板とを準備し、
前記第１の板と前記第２の板とを重ね合わせ、前記第１の緩衝材と前記第２の緩衝材との間に半導体チップを収納して輸送することを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００９−２２４３６４（Ｐ２００９−２２４３６４Ａ）
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願番号】特願２００８−６３９７９（Ｐ２００８−６３９７９）
【出願日】平成２０年３月１３日（２００８．３．１３）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【出願人】（５０１４６４４４０）三洋半導体製造株式会社 (49)
【出願人】（３０１０７９４２０）関東三洋セミコンダクターズ株式会社 (70)
【Ｆターム（参考）】
【公開日】平成２１年１０月１日（２００９．１０．１）
【国際特許分類】
【出願日】平成２０年３月１３日（２００８．３．１３）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【出願人】（５０６２２７８８４）三洋半導体株式会社 (1,155)
【出願人】（５０１４６４４４０）三洋半導体製造株式会社 (49)
【出願人】（３０１０７９４２０）関東三洋セミコンダクターズ株式会社 (70)
【Ｆターム（参考）】
[ Back to top ]