半導体リレーモジュール
【課題】制御用ICと信号パターンとの間の配線による高周波特性への影響を低減することによって、高周波特性を向上させた半導体リレーモジュールを提供する。
【解決手段】半導体リレーモジュールAは、誘電体基板20の表面に形成された信号パターン21a,21bの途中に設けられて、信号を通過又は遮断する半導体スイッチ(MOSFET1a,1bからなる)と、入力信号に応じて光信号を発光する発光ダイオード2と、発光ダイオード2からの光信号を受光し当該光信号に基づいてMOSFET1a,1bをオン/オフする受光素子5とを備え、受光素子5は、信号の伝送方向に沿ってMOSFET1a,1bと一列に並ぶように配置されている。
【解決手段】半導体リレーモジュールAは、誘電体基板20の表面に形成された信号パターン21a,21bの途中に設けられて、信号を通過又は遮断する半導体スイッチ(MOSFET1a,1bからなる)と、入力信号に応じて光信号を発光する発光ダイオード2と、発光ダイオード2からの光信号を受光し当該光信号に基づいてMOSFET1a,1bをオン/オフする受光素子5とを備え、受光素子5は、信号の伝送方向に沿ってMOSFET1a,1bと一列に並ぶように配置されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体リレーモジュールに関するものである。
【背景技術】
【0002】
従来、半導体リレーモジュールとして図10に示す回路構成を有するものがあった(例えば特許文献1参照)。この半導体リレーモジュールAは、ゲート電極同士およびソース電極同士がそれぞれ接続されるとともにドレイン電極が接続端子T11,T12にそれぞれ接続された一対のMOSFET1a,1bと、入力信号に応じて光信号を発光する発光ダイオード(発光素子)2と、複数個のフォトダイオード3aが直列接続されてなり、発光ダイオード2の光信号を受光して光起電力を発生するフォトダイオードアレイ3と、フォトダイオードアレイ3が光起電力を発生しているときは、MOSFET1a,1bのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ3が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、MOSFET1a,1bのドレイン−ソース電極間のインピーダンスを変化させる充放電回路4とを主要な構成として備え、フォトダイオードアレイ3と充放電回路4とは1つのパッケージ内に収納されて受光素子5(制御用IC)を構成している。
【0003】
この半導体リレーモジュールAは、上述した各回路部品を誘電体基板の表面に形成された回路パターン上に配置してある。図11は誘電体基板20への各回路部品の実装状態を示す要部拡大図であり、誘電体基板20の表面には、接続端子T11とMOSFET1aのドレイン電極との間を接続する信号パターン21aと、接続端子T12とMOSFET1bのドレイン電極との間を接続する信号パターン21bとが、所定の隙間を開けて、略同一直線上に並ぶように形成されている。また誘電体基板20の表面には、信号パターン21a,21bの近傍に受光素子実装用回路パターン22が形成されるとともに、この受光素子実装用回路パターン22の近傍に発光ダイオード用の回路パターン23a,23bが形成されている。
【0004】
発光ダイオード2は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の回路パターン23aにダイボンディングされて、下面電極が回路パターン23aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の回路パターン23bに電気的に接続されている。
【0005】
受光素子5は、MOSFET1a,1bのゲート電極にそれぞれ接続される一対の電極5a,5bと、MOSFET1a,1bのソース電極に共通接続される電極5cとを上面に有している。この受光素子5は回路パターン22上にダイボンディングされ、受光素子5の電極5cはボンディングワイヤ31を介して回路パターン22に接続されている。ここで、受光素子5の備えるフォトダイオードアレイ3が発光ダイオード2からの光信号を効率よく受光できるように、受光素子5は、フォトダイオードアレイ3の受光面が発光ダイオード2の発光面と対向するように配置してある。また、発光ダイオード2および受光素子5は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0006】
MOSFET1a,1bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極Gを備えている。そして、MOSFET1a,1bをそれぞれ信号パターン21a,21bにダイボンディングすることによって、各々のドレイン電極が信号パターン21a,21bに電気的に接続されている。またMOSFET1a,1bのゲート電極G,Gはそれぞれボンディングワイヤ31を介して受光素子5の電極5a,5bに電気的に接続されている。またMOSFET1a,1bのソース電極S,S間はボンディングワイヤ31を介して電気的に接続されると共に、一方のMOSFET1aのソース電極Sがボンディングワイヤ31を介して回路パターン22に電気的に接続されているので、受光素子5の電極5cとMOSFET1a,1bのソース電極S,Sとの間がボンディングワイヤ31および回路パターン22を介して電気的に接続されることになる。
【特許文献1】特開2005−5779号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
上記構成の半導体リレーモジュールAは、信号パターン21a,21bを高周波信号の伝送路として用い、MOSFET1a,1bにより信号の通過又は遮断を切り替えるようにした場合、MOSFET1a,1bの導通時にはドレイン−ソース電極間のインピーダンスが低下するために、受光素子5の電極5cと信号パターン21a,21bとの間が電気的に導通した状態となり、その結果、受光素子5や発光ダイオード2の影響によって高周波信号線路のインピーダンス整合が乱れ、使用可能な周波数帯域が狭くなるという問題があった。
【0008】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、制御用ICと信号パターンとの間の配線による高周波特性への影響を低減することによって、高周波特性を向上させた半導体リレーモジュールを提供することにある。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1の発明は、基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第1の半導体スイッチと、当該第1の半導体スイッチの制御電極に制御信号を印加することによって第1の半導体スイッチのオン/オフを制御する制御用ICとを備え、制御用ICは、信号の伝送方向に沿って第1の半導体スイッチと一列に並ぶように配置されたことを特徴とする。
【0010】
請求項2の発明は、請求項1の発明において、第1の半導体スイッチは、ソース電極同士が電気的に接続された一対のMOSFETからなり、信号パターンとして、制御用ICが配置される第1の導体パターンと、伝送方向に沿って第1の導体パターンと一列に並ぶように、第1の導体パターンの両側に配置された第2および第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれMOSFETを配置して、各MOSFETのドレイン電極を第2及び第3の導体パターンに電気的に接続するとともに、各MOSFETのソース電極をソース接続部材を介して第1の導体パターンに電気的に接続し、且つ、各MOSFETの制御電極であるゲート電極をゲート接続部材を介して制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする。
【0011】
請求項3の発明は、請求項1の発明において、第1の半導体スイッチは、ドレイン電極同士が電気的に接続された一対のMOSFETからなり、信号パターンとして、一対のMOSFETが伝送方向に沿って配列され、各MOSFETのドレイン電極が電気的に接続される第1の導体パターンと、伝送方向に沿って第1の導体パターンの両側にそれぞれ配置される第2及び第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれ対応するMOSFETのオン/オフを制御する制御用ICを配置し、第2及び第3の導体パターンにソース接続部材を介して対応するMOSFETのソース電極を電気的に接続するとともに、各MOSFETの制御電極であるゲート電極を、ゲート接続部材を介して対応する制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする。
【0012】
請求項4の発明は、請求項1乃至3の何れか1つの発明において、入力信号により発光する発光ダイオードを備えて、制御用ICが、発光ダイオードの発光を受けて第1の半導体スイッチをオン/オフするとともに、発光ダイオードのアノード電極およびカソード電極がそれぞれ電気的に接続されるLED用配線パターンを基板に形成し、当該LED用配線パターンにおける発光ダイオードの両側位置に低域通過フィルタを配置したことを特徴とする。
【0013】
請求項5の発明は、請求項1乃至4の何れか1つの発明において、低域用接続端子と信号パターンとの間に接続されて、低域用接続端子と信号パターンとの間の電路をオン/オフする第2の半導体スイッチを備え、信号パターンと第2の半導体スイッチとの間に低域通過フィルタを配置したことを特徴とする。
【0014】
請求項6の発明は、請求項5の発明において、低域通過フィルタを構成する表面実装部品が信号パターンに直接実装されたことを特徴とする。
【0015】
請求項7の発明は、請求項6の発明において、信号パターンにおいて、低域通過フィルタの表面実装部品が実装される部位のパターン幅が他の部位のパターン幅に比べて幅狭に形成されたことを特徴とする。
【0016】
請求項8の発明は、請求項4乃至7の何れか1つの発明において、低域通過フィルタは、相対的に低い周波数の信号をカットする第1のフィルタと、相対的に高い周波数の信号をカットする第2のフィルタとで構成されることを特徴とする。
【0017】
請求項9の発明は、請求項8の発明において、第1のフィルタが、第2のフィルタに比べて信号パターンに近い側に配置されたことを特徴とする。
【発明の効果】
【0018】
請求項1乃至3の発明によれば、第1の半導体スイッチのオン/オフを制御する制御用ICが、信号の伝送方向に沿って第1の半導体スイッチと一列に並ぶように配置されているので、制御用ICと第1の半導体スイッチとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できるという効果がある。
【0019】
また、発光ダイオードが接続されたLED用配線パターンと信号パターンとの間に存在する浮遊容量によって、LED用配線パターンがカップリングして共振が発生すると、共振周波数付近で挿入損失が増加して、使用可能な周波数帯域が狭くなるという問題があるが、請求項4の発明によればLED用配線パターンに設けた低域通過フィルタによって共振が抑制されるので、使用可能な周波数帯域が狭くなるのを防止できるという効果がある。
【0020】
請求項5の発明によれば、低域用接続端子と信号パターンとの間に接続された第2の半導体スイッチをオンすることで、低域用接続端子から信号パターンに直流電源を供給したり、信号パターンから低域信号(低周波域の信号乃至直流信号)を検出することが可能になるが、低域用接続端子と信号パターンとの間に低域通過フィルタを接続しているので、信号パターンから第2の半導体スイッチに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止できるという効果がある。
【0021】
請求項6の発明によれば、低域通過フィルタを構成する表面実装部品が接続されるフットパターンを信号パターンに設けた場合に比べて、スタブとなるフットパターンを無くすことで、高周波特性が悪化するのを防止でき、さらなる広帯域化を図ることができる。
【0022】
また、低域通過フィルタの表面実装部品が実装される部位は、表面実装部品の影響によってインピーダンスが低下し、不整合を生じるが、請求項7の発明によれば、表面実装部品が実装される部位のパターン幅が、他の部位のパターン幅に比べて幅狭に形成されているので、表面実装部品が実装される部位のインピーダンスの低下を抑制して、高周波特性を改善することができる。
【0023】
また、低域通過フィルタが1つのフィルタ回路で構成されている場合は広帯域化が困難であるが、請求項8の発明によれば、相対的に低い周波数の信号をカットする第1のフィルタと、相対的に高い周波数の信号をカットする第2のフィルタとで低域通過フィルタを構成しているので、広帯域化を図ることができる。
【0024】
ところで、相対的に高い周波数の信号をカットする第2のフィルタが、第1のフィルタよりも信号パターンに近い位置に配置された場合は、第2のフィルタおよびそのフットパターンがスタブとなって、第1のフィルタでカットできない周波数の共振が発生するため、高周波特性が悪化する可能性があるが、請求項9の発明によれば第1のフィルタを第2のフィルタよりも信号パターンに近い位置に配置しているので、第1のフィルタおよびそのフットパターンがスタブとなって共振が発生しても、第2のフィルタでカットできるため、高周波特性を向上させることができる。
【発明を実施するための最良の形態】
【0025】
本発明の実施の形態を図面に基づいて説明する。
【0026】
(実施形態1)
本発明の実施形態1について図1〜図4を参照して説明する。図2(a)は本実施形態の半導体リレーモジュールAの概略構成を示す回路図であり、この半導体リレーモジュールAは信号入力端子T1と信号出力端子T2と低域用接続端子T3とを備える。端子T1,T2間には第1の半導体スイッチ(以下、スイッチと略称す。)SW1が接続されている。また、スイッチSW1と信号出力端子T2との間を接続する信号ラインと低域用接続端子T3との間には、高周波帯域の信号に減衰を与える低域通過フィルタ(以下、LPFと略称す。)16を介して第2の半導体スイッチ(以下、スイッチと略称す。)SW2が接続されている。而して、スイッチSW2をオフした状態でスイッチSW1をオン/オフさせることによって、端子T1,T2間の高周波信号の通過又は遮断が切り替えられるようになっている。またスイッチSW1をオフした状態でスイッチSW2をオンすれば
、接続端子T3に入力された低域の信号(低周波信号乃至直流信号)を端子T2に接続される機器(図示せず)に供給したり、端子T2に接続される機器から端子T2に入力された低域信号を接続端子T3から取り出すことができるようになっている。
【0027】
図2(b)は半導体リレーモジュールAのより詳細な回路図であり、高周波信号用のスイッチSW1は、ソース電極同士が互いに接続されるとともに、ドレイン電極が信号入力端子T1および信号出力端子T2にそれぞれ接続された一対のMOSFET1a,1bからなり、入力信号に応じて光信号を発光する発光ダイオード(発光素子)2と、発光ダイオード2からの光信号を受光し当該光信号に基づいてMOSFET1a,1bをオン/オフする受光素子5とを備えている。
【0028】
なお受光素子5は、図10で説明したものと同様の構成を有しており、発光ダイオード2の光信号を受光して光起電力を発生するフォトダイオードアレイ(受光素子)3と、フォトダイオードアレイ3が光起電力を発生しているときは、MOSFET1a,1bのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ3が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、MOSFET1a,1bのドレイン−ソース間のインピーダンスを変化させる充放電回路4とで構成され、フォトダイオードアレイ3と充放電回路4とを1つのパッケージ内に収納して受光素子5を構成している。また半導体リレーモジュールAは発光ダイオード2に電流信号を入力するための信号入力端子T4,T5を備えており、発光ダイオード2のアノードと信号入力端子T4との間、発光ダイオード2のカソードと信号入力端子T5との間には、それぞれ、高周波帯域の信号に減衰を与えることによって高周波帯域の信号をカットするLPF6a,6bが接続されている。尚、LPF6a,6bは、それぞれ、カットオフ周波数の異なる2つの低域通過フィルタ(LPF)7,8を組み合わせて構成されている。
【0029】
また低域信号用のスイッチSW2は、上述したスイッチSW1と同様、ソース電極同士が互いに接続された一対のMOSFET11a,11bからなり、入力端子T6,T7間に入力される入力信号に応じて光信号を発光する発光ダイオード(発光素子)12と、発光ダイオード12からの光信号を受光し当該光信号に基づいてMOSFET11a,11bをオン/オフする受光素子15とを備えている。ここで、一方のMOSFET11aのドレインは、LPF16を介して、MOSFET1bのドレインと信号出力端子T2の間を接続する信号ラインに接続されている。また、他方のMOSFET11bのドレインは低域用接続端子T3に電気的に接続されている。また受光素子15は、受光素子5と同様にフォトダイオードアレイと充放電回路とで構成されている。
【0030】
この半導体リレーモジュールAは、図2(b)の回路を構成する回路部品を、誘電体基板の表面に形成された回路パターン上に配置してある。図1は誘電体基板20へのMOSFET1a,1bおよびその周辺部品の実装状態を説明する説明図であり、誘電体基板20の表面には、受光素子5が実装される受光素子実装用回路パターン21c(第1の導体パターン)が形成されるとともに、回路パターン21cを間にして両側に信号パターン21a,21b(第2、第3の導体パターン)が形成され、これらのパターン21a,21c,21bは同一直線上に並ぶように配置されている。また誘電体基板20の表面には、受光素子実装用回路パターン21cの近傍にLED用配線パターン(以下、配線パターンと略称す。)23a,23bが形成されるとともに、各2個のLPF7,8をそれぞれ実装するための回路パターン24a〜24dが形成されている。なお誘電体基板20には高周波信号の伝送方向に沿って上記パターン21a,21c,21bとともにマイクロストリップラインを構成するグランドライン(図示せず)が形成されている。
【0031】
発光ダイオード2は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の配線パターン23aにダイボンディングされて、下面電極が配線パターン23aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の配線パターン23bに電気的に接続されている。
【0032】
受光素子5は、MOSFET1a,1bのゲート電極にそれぞれ接続される一対の電極5a,5bと、MOSFET1a,1bのソース電極に共通接続される制御信号出力用電極(以下、電極と言う。)5cとを上面に有している。この受光素子5は回路パターン21c上にダイボンディングされ、受光素子5の電極5cはボンディングワイヤ31を介して回路パターン21cに接続されている。ここで、受光素子5の備えるフォトダイオードアレイ3が発光ダイオード2からの光信号を効率よく受光できるように、受光素子5は、フォトダイオードアレイ3の受光面が発光ダイオード2の発光面と対向するように配置してある。また、発光ダイオード2および受光素子5は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0033】
MOSFET1a,1bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極(制御電極)Gを備えている。MOSFET1a,1bは、それぞれ、信号パターン21a,21bにおける回路パターン21c側の端部にダイボンディングされて、各々のドレイン電極が信号パターン21a,21bに電気的に接続されている。またMOSFET1a,1bのゲート電極G,Gはそれぞれボンディングワイヤ31(ゲート接続部材)を介して受光素子5の電極5a,5bに電気的に接続されている。またMOSFET1a,1bのソース電極S,Sは、それぞれ、一対のボンディングワイヤ31(ソース接続部材)を介して回路パターン21cに電気的に接続されると共に、受光素子5の電極5cもボンディングワイヤ31を介して回路パターン21cに電気的に接続されており、受光素子5の電極5cとMOSFET1a,1bのソース電極S,Sとの間がボンディングワイヤ31および回路パターン21cを介して電気的に接続されることになる。而してMOSFET1a,1bは、各々のソース電極S,Sが互いに接続されるとともに、各々のゲート電極G,Gが受光素子5の電極5a,5bに電気的に接続されており、MOSFET1aのドレイン電極−MOSFET1aのソース電極−MOSFET1bのソース電極−MOSFET1bのドレイン電極の順番で逆直列に接続されている。なお信号パターン21a,21bの他端側はそれぞれ信号入力端子T1,信号出力端子T2に電気的に接続されている。
【0034】
また各配線パターン23a,23bの他端側に設けたランドと、回路パターン24a,24cの一端側に設けたランドとの間にはLPF7,7がそれぞれ実装されるとともに、回路パターン24a,24cの他端側に設けたランドと、回路パターン24b、24dの一端側に設けたランドとの間にはLPF8,8がそれぞれ実装されている。なお、回路パターン24b,24dの他端側はそれぞれ信号入力端子T4,T5に電気的に接続されている。
【0035】
次に本実施形態の半導体リレーモジュールの動作を説明する。入力端子T4,T5間に入力信号が入力されると、発光ダイオード2が光信号を出力する。この光信号は、受光素子5内のフォトダイオードアレイ3で受光される。フォトダイオードアレイ3は、発光ダイオード2の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、充放電回路4によってMOSFET1a,1bのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。MOSFET1a,1bは、充放電回路4によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子T1,T2間がMOSFET1a,1bを介して導通する。なおMOSFET1a,1bはソース電極同士を互いに接続することにより、逆直列に接続されているので、MOSFET1a,1bを介して高周波の信号を双方向に伝達することが可能となっている。
【0036】
一方、入力端子T4,T5間に入力信号が入力されなくなると、発光ダイオード2が光信号を発光しなくなり、フォトダイオードアレイ3が光起電力を発生しなくなる。このとき、MOSFET1a,1bのゲート−ソース電極間に充電されていた電荷が、充放電回路4により放電され、ドレイン−ソース電極間が遮断されるので、端子T1,T2間がMOSFET1a,1bにより遮断される
また入力端子T6,T7間に入力信号が入力されると、発光ダイオード12が光信号を出力する。この光信号は、受光素子15内のフォトダイオードアレイで受光される。フォトダイオードアレイは、発光ダイオード12の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、受光素子15内の充放電回路によってMOSFET11a,11bのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。MOSFET11a,11bは、充放電回路によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子T2,T3間がMOSFET11a,11bを介して導通する。ここで、MOSFET11a,11bはソース電極同士を互いに接続することにより、逆直列に接続されているので、MOSFET11a,11bを介して双方向の信号を伝達することが可能となっている。なお、MOSFET1bと信号出力端子T2の間を接続する信号パターンと、MOSFET11aとの間にはLPF16が接続されているので、高周波信号の伝達がLPF16によって阻止され、低周波域の信号乃至直流信号のみが低域用接続端子T3を介して入出力されるようになっている。
【0037】
一方、入力端子T6,T7間に入力信号が入力されなくなると、発光ダイオード12が光信号を発光しなくなり、フォトダイオードアレイが光起電力を発生しなくなる。このとき、MOSFET11a,11bのゲート−ソース電極間に充電されていた電荷が、充放電回路により放電され、ドレイン−ソース電極間が遮断されるので、端子T2,T3間がMOSFET11a,11bにより遮断される。
【0038】
以上説明したように、本実施形態の半導体リレーモジュールAでは、誘電体基板20の表面に形成された信号パターン21a,21bの途中に設けられて、信号を通過又は遮断するMOSFET1a,1bと、MOSFET1a,1bのゲート電極(制御電極)Gに制御信号を印加することによって、MOSFET1a,1bをオン/オフする受光素子(制御用IC)5とを備え、受光素子5は、信号パターン21a,21bおよび回路パターン21cを介して伝送される信号の伝送方向に沿って、MOSFET1a,1bと一列に並ぶように配置されているので、受光素子5とMOSFET1a,1bとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できる。
【0039】
図3は、図11に示す従来の半導体リレーモジュールAと本実施形態の半導体リレーモジュールAについて端子T1,T2間のインサーションロスをそれぞれ解析により求めた結果を示しており、図中のaは本実施形態の特性曲線、図中のbは従来例の特性曲線である。なお、図3の解析では発光ダイオード2などの周辺回路を省いてMOSFET1a,1bと受光素子5の回路部分についてのみ解析を行っている。この解析結果から明らかなように、従来の半導体リレーモジュールAでは、受光素子5とMOSFET1a,1bの間の配線がスタブとなって共振が発生し、共振周波数付近でインサーションロスが増加するために、使用周波数帯域が狭くなっているが、本実施形態では信号の伝送方向に沿ってMOSFET1a,1bと受光素子5とを一列に配列することで、スタブを無くすことができ、共振によるインサーションロスの増加が抑制されて、使用周波数帯域を広げることができた。
【0040】
また本実施形態の半導体リレーモジュールAでは、発光ダイオード2の電極(アノード電極又はカソード電極)がそれぞれ電気的に接続される回路パターン(LED用配線パターン)23a,23bを誘電体基板20に形成しているため、これらの配線パターン23a,23bと信号パターン21a,21bとの間に存在する浮遊容量によって、配線パターン23a,23bがカップリングして共振が発生すると、共振周波数付近で挿入損失が増加して、使用可能な周波数帯域が狭くなるという問題がある。それに対して本実施形態では、配線パターン23a,23bにおける発光ダイオード2の両側位置にLPF6a,6bをそれぞれ配置してあり、配線パターン23a,23bに設けたLPF6a,6bによって共振が抑制されるので、使用可能な周波数帯域が狭くなるのを防止することができる。
【0041】
ここで、図4は本実施形態の半導体リレーモジュールAと、図1に示す回路においてLPF6a,6bを無くした場合とについて端子T1,T2間のインサーションロスを実測した結果を示しており、図中のaはLPF6a,6bを設けた本実施形態の測定結果、図中のbはLPF6a,6bが無い場合の測定結果である。この測定結果から明らかなように、LPF6a,6bを設けることによって、インサーションロスが低減され、高周波特性を改善することができた。
【0042】
また、本実施形態では高周波信号用のMOSFET1a,1bをオフさせた状態で、低域用接続端子T3と信号パターン21bとの間に接続されたMOSFET11a,11bをオンすることで、低域用接続端子T3から信号パターン21bを介して端子T2に接続される機器(図示せず)へ直流電源を供給したり、端子T2に接続された機器から信号パターン21bに入力された低周波帯域(低周波域の信号乃至直流信号)を検出することが可能になるが、低域用接続端子T3と信号パターン21bとの間にLPF16を接続しているので、信号パターン21bからMOSFET11a,11bに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止することができる。
【0043】
(実施形態2)
本発明の実施形態2について図5〜図7を参照して説明する。図6は本実施形態の半導体リレーモジュールAの回路図であり、スイッチSW1を構成するMOSFET1a,1bの接続形態やMOSFET1a,1bをオン/オフする回路以外は実施形態1と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
【0044】
高周波信号用のスイッチSW1は、ソース電極同士が互いに接続されるとともに、ドレイン電極が信号入力端子T1および信号出力端子T2にそれぞれ接続された一対のMOSFET1a,1bからなり、各々のMOSFET1a,1b毎に、入力信号に応じて光信号を発光する発光ダイオード(発光素子)2と、発光ダイオード2からの光信号を受光し当該光信号に基づいて対応するMOSFET1a,1bをオン/オフする受光素子5(制御用IC)を備えている。
【0045】
各受光素子5は、図10で説明したものと同様の構成を有しており、発光ダイオード2の光信号を受光して光起電力を発生するフォトダイオードアレイ(受光素子)3と、フォトダイオードアレイ3が光起電力を発生しているときは、対応するMOSFET1a,1bのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ3が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、対応するMOSFET1a,1bのドレイン−ソース間のインピーダンスを変化させる充放電回路4とで構成され、フォトダイオードアレイ3と充放電回路4とを1つのパッケージ内に収納して受光素子5を構成している。この半導体リレーモジュールAは、発光ダイオード2,2にそれぞれ電流信号を入力するための信号入力端子T4,T5および信号入力端子T4’,T5’を備えており、両発光ダイオード2,2のアノードと信号入力端子T4,T4’との間にはそれぞれLPF6aが接続され、両発光ダイオード2,2のカソードと信号入力端子T5,T5’との間にはそれぞれLPF6bが接続されている。すなわち本実施形態では、対応するMOSFET1a,1bをオン/オフするための回路部品(受光素子5、発光ダイオード2およびLPF6a,6b)を2組ずつ備えている。尚、LPF6a,6bは、それぞれ、カットオフ周波数の異なる2つの低域通過フィルタ(LPF)7,8を組み合わせて構成されている。
【0046】
この半導体リレーモジュールAは、図6の回路を構成する回路部品を、誘電体基板の表面に形成された回路パターン上に配置してある。図5は誘電体基板20へのMOSFET1a,1bおよびその周辺部品の実装状態を説明する説明図であり、誘電体基板20の表面には、MOSFET1a,1bが実装される回路パターン21d(第1の導体パターン)が形成されるとともに、回路パターン21dを間にして両側に信号パターン21a,21b(第2、第3の導体パターン)が形成され、これらのパターン21a,21c,21bは同一直線上に並ぶように配置されている。信号パターン21a,21bにおける回路パターン21d側の端部には受光素子実装用のランドが設けられ、当該ランドに受光素子5,5がそれぞれ実装されている。また誘電体基板20の表面には、各信号パターン21a,21bに実装される受光素子5,5の近傍に、それぞれ、発光ダイオード用の配線パターン23a,23bが形成されるとともに、各2個のLPF7,8を実装するための回路パターン24a〜24dが形成されている。
【0047】
各発光ダイオード2は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の配線パターン23aにダイボンディングされて、下面電極が配線パターン23aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の配線パターン23bに電気的に接続されている。
【0048】
各受光素子5は、MOSFET1a,1bのゲート電極に接続される電極5aと、ダイボンディングされた信号パターン21a,21bに電気的に接続される制御信号出力用電極(以下、電極と言う。)5cとを上面に備えている。各受光素子5は信号パターン21a又は21b上にダイボンディングされるとともに、その電極5cはボンディングワイヤ31を介してダイボンディングされた信号パターン21a又は21bに電気的に接続されている。ここで、各受光素子5の備えるフォトダイオードアレイ3が発光ダイオード2からの光信号を効率よく受光できるように、各受光素子5は、フォトダイオードアレイ3の受光面が発光ダイオード2の発光面と対向するように配置してある。また、各組の発光ダイオード2および受光素子5は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0049】
MOSFET1a,1bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極(制御電極)Gを備えている。MOSFET1aは回路パターン21dにおける信号パターン21a側の端部に、MOSFET1bは回路パターン21dにおける信号パターン21b側の端部にそれぞれダイボンディングされており、各々のドレイン電極が回路パターン21dに電気的に接続されている。またMOSFET1aのゲート電極Gは、信号パターン21aにダイボンディングされた受光素子5の電極5aにボンディングワイヤ31(ゲート接続部材)を介して電気的に接続され、ソース電極Sは信号パターン21aにボンディングワイヤ31(ソース接続部材)を介して電気的に接続されている。またMOSFET1bのゲート電極Gは、信号パターン21bにダイボンディングされた受光素子5の電極5aにボンディングワイヤ31(ゲート接続部材)を介して電気的に接続され、ソース電極Sは信号パターン21bにボンディングワイヤ31(ソース接続部材)を介して電気的に接続されている。而してMOSFET1a,1bは、各々のドレイン電極が互いに接続されるとともに、各々のゲート電極Gが対応する受光素子5の電極5aに電気的に接続されており、MOSFET1aのソース電極−MOSFET1aのドレイン電極−MOSFET1bのドレイン電極−MOSFET1bのソース電極の順番で逆直列に接続されている。なお信号パターン21a,21bの他端側はそれぞれ信号入力端子T1,信号出力端子T2に電気的に接続されている。
【0050】
また各配線パターン23a,23bの他端側に設けたランドと、回路パターン24a,24cの一端側に設けたランドとの間にはLPF7,7がそれぞれ実装されるとともに、回路パターン24a,24cの他端側に設けたランドと、回路パターン24b、24dの一端側に設けたランドとの間にはLPF8,8がそれぞれ実装されている。なお、回路パターン24b,24bの他端側はそれぞれ信号入力端子T4,T4’に電気的に接続され、回路パターン24d,24dの他端側はそれぞれ信号入力端子T5,T5’に電気的に接続されている。
【0051】
次に本実施形態の半導体リレーモジュールの動作を説明する。なおスイッチSW2のオン/オフ動作は、実施形態1で説明したのと同様であるので、その説明は省略し、スイッチSW1のオン/オフ動作についてのみ以下に説明する。
【0052】
入力端子T4,T5間および入力端子T4’,T5’間にそれぞれ入力信号が入力されると、発光ダイオード2,2が光信号を出力する。この光信号は、対応する受光素子5内のフォトダイオードアレイ3で受光される。フォトダイオードアレイ3は、発光ダイオード2の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、各受光素子5の充放電回路4によって対応するMOSFET1a,1bのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。MOSFET1a,1bは、充放電回路4によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子T1,T2間がMOSFET1a,1bを介して導通する。なおMOSFET1a,1bはドレイン電極同士を互いに接続することにより、逆直列に接続されているので、MOSFET1a,1bを介して双方向の信号を伝達することが可能となっている。
【0053】
一方、入力端子T4,T5間および入力端子T4’,T5’間に入力信号が入力されなくなると、発光ダイオード2が光信号を発光しなくなり、フォトダイオードアレイ3が光起電力を発生しなくなる。このとき、MOSFET1a,1bのゲート−ソース電極間に充電されていた電荷が、対応する受光素子5の充放電回路4により放電され、ドレイン−ソース電極間が遮断されるので、端子T1,T2間がMOSFET1a,1bにより遮断される。
【0054】
以上説明したように、本実施形態の半導体リレーモジュールAでは、回路パターン21d上に実装されて、信号を通過又は遮断するMOSFET1a,1bと、回路パターン21dと同一直線上に形成された信号パターン21a又は21b上に実装され、対応するMOSFET1a,1bのゲート電極(制御電極)Gに制御信号を印加することによって、MOSFET1a,1bをオン/オフする受光素子(制御用IC)5,5とを備え、受光素子5,5は、信号パターン21a,21bおよび回路パターン21dを介して伝送される信号の伝送方向に沿って、MOSFET1a,1bと一列に並ぶように配置されているので、受光素子5とMOSFET1a,1bとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できる。
【0055】
図7は、図11に示す従来の半導体リレーモジュールAと本実施形態の半導体リレーモジュールAについて端子T1,T2間のインサーションロスをそれぞれ解析により求めた結果を示しており、図中のaは本実施形態の特性曲線、図中のbは従来例の特性曲線である。なお、図7の解析では発光ダイオード2などの周辺回路を省いてMOSFET1a,1bと受光素子5の回路部分についてのみ解析を行っている。この解析結果から明らかなように、従来の半導体リレーモジュールAでは、受光素子5とMOSFET1a,1bの間の配線がスタブとなって共振が発生し、共振周波数付近でインサーションロスが増加するために、使用周波数帯域が狭くなっているが、本実施形態では信号の伝送方向に沿ってMOSFET1a,1bと受光素子5とを一列に配列することで、スタブを無くすことができ、共振によるインサーションロスの増加が抑制されて、使用周波数帯域を広げることができた。
【0056】
また本実施形態の半導体リレーモジュールAにおいても、各発光ダイオード2の電極(アノード電極又はカソード電極)がそれぞれ電気的に接続される回路パターン(LED用配線パターン)23a,23bにおいて各発光ダイオード2の両側位置にLPF6a,6bをそれぞれ配置してあり、配線パターン23a,23bに設けたLPF6a,6bによって共振が抑制されるので、実施形態1の半導体リレーモジュールAと同様に、使用可能な周波数帯域が狭くなるのを防止することができる。
【0057】
また本実施形態においても、高周波信号用のMOSFET1a,1bをオフさせた状態で、低域用接続端子T3と信号パターン21bとの間に接続されたMOSFET11a,11bをオンすることで、低域用接続端子T3から信号パターン21bを介して端子T2に接続される機器(図示せず)へ直流電源を供給したり、端子T2に接続された機器から信号パターン21bに入力された低周波帯域(低周波域の信号乃至直流信号)を検出することが可能になるが、低域用接続端子T3と信号パターン21bとの間にLPF16を接続しているので、信号パターン21bからMOSFET11a,11bに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止することができる。
【0058】
(実施形態3)
本発明の実施形態3について図8および図9を参照して説明する。本実施形態では上述した実施形態1の半導体リレーモジュールAにおいて、LPF16を構成する表面実装部品(後述する第1のフィルタ17)が信号パターン21bに直接実装されている。なお低域用のスイッチSW2およびLPF16以外の構成は実施形態1と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
【0059】
図8は、誘電体基板20への回路部品の実装状態を説明する説明図であり、誘電体基板20の表面には、受光素子5が実装される受光素子実装用回路パターン21cが形成されるとともに、回路パターン21cを間にして両側に信号パターン21a,21bが形成され、これらのパターン21a,21c,21bは同一直線上に並ぶように配置されている。なお、上述の実施形態1では、回路パターン21cの左側に信号パターン21aが、右側に信号パターン21bが形成されているのに対して、本実施形態では、回路パターン21cの右側に信号パターン21aが、左側に信号パターン21bが形成され、信号パターン21a上にMOSFET1aを、信号パターン21b上にMOSFET1bをダイボンディングするとともに、回路パターン21c上に受光素子5をダイボンディングしてある。また誘電体基板20の表面には、受光素子実装用回路パターン21cの近傍に発光ダイオード用の配線パターン23a,23bが形成されるとともに、各2個のLPF7,8を実装するための回路パターン24a〜24dが形成されている。なお、MOSFET1a,1b、発光ダイオード2およびLPF7,8の実装形態は実施形態1と同様であるので、その説明は省略する。
【0060】
また誘電体基板20の表面には、スイッチSW1(つまりMOSFET1a,1b)およびその駆動回路が実装された部位の側方に、受光素子15が実装される受光素子実装用回路パターン24dが形成されるとともに、回路パターン24dを間にして両側に信号パターン24b,24cが形成され、さらに信号パターン24bと所定の間隔を開けてLPF16を実装するための回路パターン24aが形成されている。ここで、これらのパターン24a〜24dは同一直線上に並ぶように配置されている。また誘電体基板20の表面には、受光素子実装用回路パターン24dの近傍に発光ダイオード用の回路パターン25a,25bが形成されている。
【0061】
発光ダイオード12は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の回路パターン25aにダイボンディングされて、下面電極が回路パターン25aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の回路パターン25bに電気的に接続されている。なお回路パターン25a,25bの他端側はそれぞれ信号入力端子T6,T7に接続されている。
【0062】
受光素子15は、MOSFET11a,11bのゲート電極Gにそれぞれ接続される一対の電極15a,15bと、MOSFET11a,11bのソース電極Sに共通接続される電極5cとを上面に有している。この受光素子15は回路パターン24d上にダイボンディングされ、受光素子15の電極15cはボンディングワイヤ31を介して回路パターン24dに接続されている。ここで、受光素子15の備えるフォトダイオードアレイが発光ダイオード12からの光信号を効率よく受光できるように、受光素子15は、フォトダイオードアレイの受光面が発光ダイオード12の発光面と対向するように配置してある。また、発光ダイオード12および受光素子15は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0063】
MOSFET11a,11bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極(制御電極)Gを備えている。MOSFET11a,11bは、それぞれ、信号パターン24b,24cにおける回路パターン24d側の端部にダイボンディングされて、各々のドレイン電極が信号パターン24b,24cに電気的に接続されている。またMOSFET11a,11bのゲート電極G,Gはそれぞれボンディングワイヤ31を介して受光素子15の電極15a,15bに電気的に接続されている。またMOSFET11a,11bのソース電極S,Sは、それぞれ、一対のボンディングワイヤ31を介して回路パターン24dに電気的に接続されると共に、受光素子15の電極15cもボンディングワイヤ31を介して回路パターン24dに電気的に接続されており、受光素子15の電極15cとMOSFET11a,11bのソース電極S,Sとの間がボンディングワイヤ31および回路パターン24dを介して電気的に接続されることになる。而してMOSFET11a,11bは、各々のソース電極S,Sが互いに接続されるとともに、各々のゲート電極G,Gが受光素子15の電極15a,15bに電気的に接続されており、MOSFET11aのドレイン電極−MOSFET11aのソース電極−MOSFET11bのソース電極−MOSFET11bのドレイン電極の順番で逆直列に接続されている。また、信号パターン24cの他端側は低域用接続端子T3に電気的に接続されている。
【0064】
一方、信号パターン21bとスイッチSW2との間に挿入されるLPF16には、広帯域で減衰特性を持たせる必要があるが、1つのフィルタ回路で広帯域を実現するのは困難なため、本実施形態では、相対的に低い周波数の信号をカットする第1のフィルタ17と、相対的に高い周波数の信号をカットする第2のフィルタ18とでLPF16を構成している。そして、信号パターン24bの他端側に設けたランドと回路パターン24aの一端側に設けたランドとの間に第2のフィルタ18が実装され、回路パターン24aの他端側に設けたランドと信号パターン21bとの間に第1のフィルタ17が実装されている。ここで、第1のフィルタ17は信号パターン21bに直接実装されており、第1のフィルタ17が実装される信号パターン21bの部位は、第1のフィルタ17と反対側の側縁に切欠21fを形成することによって、他の部位よりも幅寸法の小さい幅狭部21eとしてある。
【0065】
このように本実施形態では、LPF16を構成する表面実装部品(第1のフィルタ17)を信号パターン21bに直接実装しているので、上記の表面実装部品が接続されるフットパターンを信号パターン21bに設けた場合に比べて、スタブとなるフットパターンを無くすことで、高周波特性が悪化するのを防止でき、さらなる広帯域化を図ることができる。また、LPF16を構成する表面実装部品(第1のフィルタ17)が実装される部位は、表面実装部品の影響によってインピーダンスが低下し、不整合を生じるが、本実施形態では表面実装部品が実装される部位に幅狭部21eを形成し、この幅狭部21eのパターン幅を、他の部位のパターン幅に比べて幅狭に形成しているので、表面実装部品が実装される部位のインピーダンスの低下を抑制して、高周波特性を改善することができる。
【0066】
また、LPF16が1つのフィルタ回路で構成されている場合は広帯域化が困難であるが、本実施形態では、相対的に低い周波数の信号をカットする第2のフィルタ18と、相対的に高い周波数の信号をカットする第1のフィルタ17とでLPF16を構成しているので、広帯域化を図ることができる。図9はフィルタ17,18のフィルタ特性と、その合成特性であるLPF16のフィルタ特性の説明図であり、図中のaが低周波用の第1のフィルタ17のフィルタ特性を、図中のbが高周波用の第2のフィルタ18のフィルタ特性を示し、図中のcがフィルタ17,18を組み合わせたLPF16全体のフィルタ特性を示している。この図から明らかなように、LPF16を1つのフィルタ回路(例えばフィルタ17又はフィルタ18)で構成した場合に比べて、広帯域化を図ることができた。
【0067】
そして、相対的に高い周波数の信号をカットする第2のフィルタ18が、第1のフィルタ17よりも信号パターンに近い位置に配置された場合は、第2のフィルタ18およびそのフットパターンがスタブとなって第1のフィルタ17でカットできない周波数の共振が発生するため、高周波特性が悪化する可能性があるが、第1のフィルタ17を第2のフィルタ18よりも信号パターン21aに近い位置に配置しているので、第1のフィルタ17およびそのフットパターン(回路パターン24a)がスタブとなって共振を発生しても、第2のフィルタ18でカットできるため、高周波特性を向上させることができた。
【0068】
尚、本実施形態の構成を実施形態2の半導体リレーモジュールAに適用しても良いことは言うまでもなく、上述と同様の効果を得ることができる。
【0069】
また上述の各実施形態では、第1及び第2の半導体スイッチSW1,SW2を逆直列に接続された2個のMOSFETで構成しているが、1個のMOSFETで半導体スイッチSW1,SW2を構成しても良いし、またMOSFET以外の半導体素子で構成しても良い。
【図面の簡単な説明】
【0070】
【図1】実施形態1の半導体リレーモジュールに用いるMOSFETおよび受光素子の実装状態を説明する説明図である。
【図2】同上を示し、(a)は概略回路図、(b)は詳細な回路ブロック図である。
【図3】同上のインサーションロスの解析結果を示す説明図である。
【図4】同上のインサーションロスの実測結果を示す説明図である。
【図5】実施形態2の半導体リレーモジュールに用いるMOSFETおよび受光素子の実装状態を説明する説明図である。
【図6】同上の回路ブロック図である。
【図7】同上のインサーションロスの解析結果を示す説明図である。
【図8】実施形態3の半導体リレーモジュールの実装状態を説明する説明図である。
【図9】同上のインサーションロスの解析結果を示す説明図である。
【図10】従来の半導体リレーモジュールの回路ブロック図である。
【図11】同上に用いるMOSFETおよび受光素子の実装状態を説明する説明図である。
【符号の説明】
【0071】
A 半導体リレーモジュール
1a,1b MOSFET(第1の半導体スイッチ)
2 発光ダイオード
5 受光素子(制御用IC)
20 誘電体基板
21a,21b 信号パターン
21c 回路パターン
【技術分野】
【0001】
本発明は、半導体リレーモジュールに関するものである。
【背景技術】
【0002】
従来、半導体リレーモジュールとして図10に示す回路構成を有するものがあった(例えば特許文献1参照)。この半導体リレーモジュールAは、ゲート電極同士およびソース電極同士がそれぞれ接続されるとともにドレイン電極が接続端子T11,T12にそれぞれ接続された一対のMOSFET1a,1bと、入力信号に応じて光信号を発光する発光ダイオード(発光素子)2と、複数個のフォトダイオード3aが直列接続されてなり、発光ダイオード2の光信号を受光して光起電力を発生するフォトダイオードアレイ3と、フォトダイオードアレイ3が光起電力を発生しているときは、MOSFET1a,1bのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ3が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、MOSFET1a,1bのドレイン−ソース電極間のインピーダンスを変化させる充放電回路4とを主要な構成として備え、フォトダイオードアレイ3と充放電回路4とは1つのパッケージ内に収納されて受光素子5(制御用IC)を構成している。
【0003】
この半導体リレーモジュールAは、上述した各回路部品を誘電体基板の表面に形成された回路パターン上に配置してある。図11は誘電体基板20への各回路部品の実装状態を示す要部拡大図であり、誘電体基板20の表面には、接続端子T11とMOSFET1aのドレイン電極との間を接続する信号パターン21aと、接続端子T12とMOSFET1bのドレイン電極との間を接続する信号パターン21bとが、所定の隙間を開けて、略同一直線上に並ぶように形成されている。また誘電体基板20の表面には、信号パターン21a,21bの近傍に受光素子実装用回路パターン22が形成されるとともに、この受光素子実装用回路パターン22の近傍に発光ダイオード用の回路パターン23a,23bが形成されている。
【0004】
発光ダイオード2は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の回路パターン23aにダイボンディングされて、下面電極が回路パターン23aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の回路パターン23bに電気的に接続されている。
【0005】
受光素子5は、MOSFET1a,1bのゲート電極にそれぞれ接続される一対の電極5a,5bと、MOSFET1a,1bのソース電極に共通接続される電極5cとを上面に有している。この受光素子5は回路パターン22上にダイボンディングされ、受光素子5の電極5cはボンディングワイヤ31を介して回路パターン22に接続されている。ここで、受光素子5の備えるフォトダイオードアレイ3が発光ダイオード2からの光信号を効率よく受光できるように、受光素子5は、フォトダイオードアレイ3の受光面が発光ダイオード2の発光面と対向するように配置してある。また、発光ダイオード2および受光素子5は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0006】
MOSFET1a,1bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極Gを備えている。そして、MOSFET1a,1bをそれぞれ信号パターン21a,21bにダイボンディングすることによって、各々のドレイン電極が信号パターン21a,21bに電気的に接続されている。またMOSFET1a,1bのゲート電極G,Gはそれぞれボンディングワイヤ31を介して受光素子5の電極5a,5bに電気的に接続されている。またMOSFET1a,1bのソース電極S,S間はボンディングワイヤ31を介して電気的に接続されると共に、一方のMOSFET1aのソース電極Sがボンディングワイヤ31を介して回路パターン22に電気的に接続されているので、受光素子5の電極5cとMOSFET1a,1bのソース電極S,Sとの間がボンディングワイヤ31および回路パターン22を介して電気的に接続されることになる。
【特許文献1】特開2005−5779号公報
【発明の開示】
【発明が解決しようとする課題】
【0007】
上記構成の半導体リレーモジュールAは、信号パターン21a,21bを高周波信号の伝送路として用い、MOSFET1a,1bにより信号の通過又は遮断を切り替えるようにした場合、MOSFET1a,1bの導通時にはドレイン−ソース電極間のインピーダンスが低下するために、受光素子5の電極5cと信号パターン21a,21bとの間が電気的に導通した状態となり、その結果、受光素子5や発光ダイオード2の影響によって高周波信号線路のインピーダンス整合が乱れ、使用可能な周波数帯域が狭くなるという問題があった。
【0008】
本発明は上記問題点に鑑みて為されたものであり、その目的とするところは、制御用ICと信号パターンとの間の配線による高周波特性への影響を低減することによって、高周波特性を向上させた半導体リレーモジュールを提供することにある。
【課題を解決するための手段】
【0009】
上記目的を達成するために、請求項1の発明は、基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第1の半導体スイッチと、当該第1の半導体スイッチの制御電極に制御信号を印加することによって第1の半導体スイッチのオン/オフを制御する制御用ICとを備え、制御用ICは、信号の伝送方向に沿って第1の半導体スイッチと一列に並ぶように配置されたことを特徴とする。
【0010】
請求項2の発明は、請求項1の発明において、第1の半導体スイッチは、ソース電極同士が電気的に接続された一対のMOSFETからなり、信号パターンとして、制御用ICが配置される第1の導体パターンと、伝送方向に沿って第1の導体パターンと一列に並ぶように、第1の導体パターンの両側に配置された第2および第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれMOSFETを配置して、各MOSFETのドレイン電極を第2及び第3の導体パターンに電気的に接続するとともに、各MOSFETのソース電極をソース接続部材を介して第1の導体パターンに電気的に接続し、且つ、各MOSFETの制御電極であるゲート電極をゲート接続部材を介して制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする。
【0011】
請求項3の発明は、請求項1の発明において、第1の半導体スイッチは、ドレイン電極同士が電気的に接続された一対のMOSFETからなり、信号パターンとして、一対のMOSFETが伝送方向に沿って配列され、各MOSFETのドレイン電極が電気的に接続される第1の導体パターンと、伝送方向に沿って第1の導体パターンの両側にそれぞれ配置される第2及び第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれ対応するMOSFETのオン/オフを制御する制御用ICを配置し、第2及び第3の導体パターンにソース接続部材を介して対応するMOSFETのソース電極を電気的に接続するとともに、各MOSFETの制御電極であるゲート電極を、ゲート接続部材を介して対応する制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする。
【0012】
請求項4の発明は、請求項1乃至3の何れか1つの発明において、入力信号により発光する発光ダイオードを備えて、制御用ICが、発光ダイオードの発光を受けて第1の半導体スイッチをオン/オフするとともに、発光ダイオードのアノード電極およびカソード電極がそれぞれ電気的に接続されるLED用配線パターンを基板に形成し、当該LED用配線パターンにおける発光ダイオードの両側位置に低域通過フィルタを配置したことを特徴とする。
【0013】
請求項5の発明は、請求項1乃至4の何れか1つの発明において、低域用接続端子と信号パターンとの間に接続されて、低域用接続端子と信号パターンとの間の電路をオン/オフする第2の半導体スイッチを備え、信号パターンと第2の半導体スイッチとの間に低域通過フィルタを配置したことを特徴とする。
【0014】
請求項6の発明は、請求項5の発明において、低域通過フィルタを構成する表面実装部品が信号パターンに直接実装されたことを特徴とする。
【0015】
請求項7の発明は、請求項6の発明において、信号パターンにおいて、低域通過フィルタの表面実装部品が実装される部位のパターン幅が他の部位のパターン幅に比べて幅狭に形成されたことを特徴とする。
【0016】
請求項8の発明は、請求項4乃至7の何れか1つの発明において、低域通過フィルタは、相対的に低い周波数の信号をカットする第1のフィルタと、相対的に高い周波数の信号をカットする第2のフィルタとで構成されることを特徴とする。
【0017】
請求項9の発明は、請求項8の発明において、第1のフィルタが、第2のフィルタに比べて信号パターンに近い側に配置されたことを特徴とする。
【発明の効果】
【0018】
請求項1乃至3の発明によれば、第1の半導体スイッチのオン/オフを制御する制御用ICが、信号の伝送方向に沿って第1の半導体スイッチと一列に並ぶように配置されているので、制御用ICと第1の半導体スイッチとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できるという効果がある。
【0019】
また、発光ダイオードが接続されたLED用配線パターンと信号パターンとの間に存在する浮遊容量によって、LED用配線パターンがカップリングして共振が発生すると、共振周波数付近で挿入損失が増加して、使用可能な周波数帯域が狭くなるという問題があるが、請求項4の発明によればLED用配線パターンに設けた低域通過フィルタによって共振が抑制されるので、使用可能な周波数帯域が狭くなるのを防止できるという効果がある。
【0020】
請求項5の発明によれば、低域用接続端子と信号パターンとの間に接続された第2の半導体スイッチをオンすることで、低域用接続端子から信号パターンに直流電源を供給したり、信号パターンから低域信号(低周波域の信号乃至直流信号)を検出することが可能になるが、低域用接続端子と信号パターンとの間に低域通過フィルタを接続しているので、信号パターンから第2の半導体スイッチに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止できるという効果がある。
【0021】
請求項6の発明によれば、低域通過フィルタを構成する表面実装部品が接続されるフットパターンを信号パターンに設けた場合に比べて、スタブとなるフットパターンを無くすことで、高周波特性が悪化するのを防止でき、さらなる広帯域化を図ることができる。
【0022】
また、低域通過フィルタの表面実装部品が実装される部位は、表面実装部品の影響によってインピーダンスが低下し、不整合を生じるが、請求項7の発明によれば、表面実装部品が実装される部位のパターン幅が、他の部位のパターン幅に比べて幅狭に形成されているので、表面実装部品が実装される部位のインピーダンスの低下を抑制して、高周波特性を改善することができる。
【0023】
また、低域通過フィルタが1つのフィルタ回路で構成されている場合は広帯域化が困難であるが、請求項8の発明によれば、相対的に低い周波数の信号をカットする第1のフィルタと、相対的に高い周波数の信号をカットする第2のフィルタとで低域通過フィルタを構成しているので、広帯域化を図ることができる。
【0024】
ところで、相対的に高い周波数の信号をカットする第2のフィルタが、第1のフィルタよりも信号パターンに近い位置に配置された場合は、第2のフィルタおよびそのフットパターンがスタブとなって、第1のフィルタでカットできない周波数の共振が発生するため、高周波特性が悪化する可能性があるが、請求項9の発明によれば第1のフィルタを第2のフィルタよりも信号パターンに近い位置に配置しているので、第1のフィルタおよびそのフットパターンがスタブとなって共振が発生しても、第2のフィルタでカットできるため、高周波特性を向上させることができる。
【発明を実施するための最良の形態】
【0025】
本発明の実施の形態を図面に基づいて説明する。
【0026】
(実施形態1)
本発明の実施形態1について図1〜図4を参照して説明する。図2(a)は本実施形態の半導体リレーモジュールAの概略構成を示す回路図であり、この半導体リレーモジュールAは信号入力端子T1と信号出力端子T2と低域用接続端子T3とを備える。端子T1,T2間には第1の半導体スイッチ(以下、スイッチと略称す。)SW1が接続されている。また、スイッチSW1と信号出力端子T2との間を接続する信号ラインと低域用接続端子T3との間には、高周波帯域の信号に減衰を与える低域通過フィルタ(以下、LPFと略称す。)16を介して第2の半導体スイッチ(以下、スイッチと略称す。)SW2が接続されている。而して、スイッチSW2をオフした状態でスイッチSW1をオン/オフさせることによって、端子T1,T2間の高周波信号の通過又は遮断が切り替えられるようになっている。またスイッチSW1をオフした状態でスイッチSW2をオンすれば
、接続端子T3に入力された低域の信号(低周波信号乃至直流信号)を端子T2に接続される機器(図示せず)に供給したり、端子T2に接続される機器から端子T2に入力された低域信号を接続端子T3から取り出すことができるようになっている。
【0027】
図2(b)は半導体リレーモジュールAのより詳細な回路図であり、高周波信号用のスイッチSW1は、ソース電極同士が互いに接続されるとともに、ドレイン電極が信号入力端子T1および信号出力端子T2にそれぞれ接続された一対のMOSFET1a,1bからなり、入力信号に応じて光信号を発光する発光ダイオード(発光素子)2と、発光ダイオード2からの光信号を受光し当該光信号に基づいてMOSFET1a,1bをオン/オフする受光素子5とを備えている。
【0028】
なお受光素子5は、図10で説明したものと同様の構成を有しており、発光ダイオード2の光信号を受光して光起電力を発生するフォトダイオードアレイ(受光素子)3と、フォトダイオードアレイ3が光起電力を発生しているときは、MOSFET1a,1bのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ3が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、MOSFET1a,1bのドレイン−ソース間のインピーダンスを変化させる充放電回路4とで構成され、フォトダイオードアレイ3と充放電回路4とを1つのパッケージ内に収納して受光素子5を構成している。また半導体リレーモジュールAは発光ダイオード2に電流信号を入力するための信号入力端子T4,T5を備えており、発光ダイオード2のアノードと信号入力端子T4との間、発光ダイオード2のカソードと信号入力端子T5との間には、それぞれ、高周波帯域の信号に減衰を与えることによって高周波帯域の信号をカットするLPF6a,6bが接続されている。尚、LPF6a,6bは、それぞれ、カットオフ周波数の異なる2つの低域通過フィルタ(LPF)7,8を組み合わせて構成されている。
【0029】
また低域信号用のスイッチSW2は、上述したスイッチSW1と同様、ソース電極同士が互いに接続された一対のMOSFET11a,11bからなり、入力端子T6,T7間に入力される入力信号に応じて光信号を発光する発光ダイオード(発光素子)12と、発光ダイオード12からの光信号を受光し当該光信号に基づいてMOSFET11a,11bをオン/オフする受光素子15とを備えている。ここで、一方のMOSFET11aのドレインは、LPF16を介して、MOSFET1bのドレインと信号出力端子T2の間を接続する信号ラインに接続されている。また、他方のMOSFET11bのドレインは低域用接続端子T3に電気的に接続されている。また受光素子15は、受光素子5と同様にフォトダイオードアレイと充放電回路とで構成されている。
【0030】
この半導体リレーモジュールAは、図2(b)の回路を構成する回路部品を、誘電体基板の表面に形成された回路パターン上に配置してある。図1は誘電体基板20へのMOSFET1a,1bおよびその周辺部品の実装状態を説明する説明図であり、誘電体基板20の表面には、受光素子5が実装される受光素子実装用回路パターン21c(第1の導体パターン)が形成されるとともに、回路パターン21cを間にして両側に信号パターン21a,21b(第2、第3の導体パターン)が形成され、これらのパターン21a,21c,21bは同一直線上に並ぶように配置されている。また誘電体基板20の表面には、受光素子実装用回路パターン21cの近傍にLED用配線パターン(以下、配線パターンと略称す。)23a,23bが形成されるとともに、各2個のLPF7,8をそれぞれ実装するための回路パターン24a〜24dが形成されている。なお誘電体基板20には高周波信号の伝送方向に沿って上記パターン21a,21c,21bとともにマイクロストリップラインを構成するグランドライン(図示せず)が形成されている。
【0031】
発光ダイオード2は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の配線パターン23aにダイボンディングされて、下面電極が配線パターン23aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の配線パターン23bに電気的に接続されている。
【0032】
受光素子5は、MOSFET1a,1bのゲート電極にそれぞれ接続される一対の電極5a,5bと、MOSFET1a,1bのソース電極に共通接続される制御信号出力用電極(以下、電極と言う。)5cとを上面に有している。この受光素子5は回路パターン21c上にダイボンディングされ、受光素子5の電極5cはボンディングワイヤ31を介して回路パターン21cに接続されている。ここで、受光素子5の備えるフォトダイオードアレイ3が発光ダイオード2からの光信号を効率よく受光できるように、受光素子5は、フォトダイオードアレイ3の受光面が発光ダイオード2の発光面と対向するように配置してある。また、発光ダイオード2および受光素子5は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0033】
MOSFET1a,1bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極(制御電極)Gを備えている。MOSFET1a,1bは、それぞれ、信号パターン21a,21bにおける回路パターン21c側の端部にダイボンディングされて、各々のドレイン電極が信号パターン21a,21bに電気的に接続されている。またMOSFET1a,1bのゲート電極G,Gはそれぞれボンディングワイヤ31(ゲート接続部材)を介して受光素子5の電極5a,5bに電気的に接続されている。またMOSFET1a,1bのソース電極S,Sは、それぞれ、一対のボンディングワイヤ31(ソース接続部材)を介して回路パターン21cに電気的に接続されると共に、受光素子5の電極5cもボンディングワイヤ31を介して回路パターン21cに電気的に接続されており、受光素子5の電極5cとMOSFET1a,1bのソース電極S,Sとの間がボンディングワイヤ31および回路パターン21cを介して電気的に接続されることになる。而してMOSFET1a,1bは、各々のソース電極S,Sが互いに接続されるとともに、各々のゲート電極G,Gが受光素子5の電極5a,5bに電気的に接続されており、MOSFET1aのドレイン電極−MOSFET1aのソース電極−MOSFET1bのソース電極−MOSFET1bのドレイン電極の順番で逆直列に接続されている。なお信号パターン21a,21bの他端側はそれぞれ信号入力端子T1,信号出力端子T2に電気的に接続されている。
【0034】
また各配線パターン23a,23bの他端側に設けたランドと、回路パターン24a,24cの一端側に設けたランドとの間にはLPF7,7がそれぞれ実装されるとともに、回路パターン24a,24cの他端側に設けたランドと、回路パターン24b、24dの一端側に設けたランドとの間にはLPF8,8がそれぞれ実装されている。なお、回路パターン24b,24dの他端側はそれぞれ信号入力端子T4,T5に電気的に接続されている。
【0035】
次に本実施形態の半導体リレーモジュールの動作を説明する。入力端子T4,T5間に入力信号が入力されると、発光ダイオード2が光信号を出力する。この光信号は、受光素子5内のフォトダイオードアレイ3で受光される。フォトダイオードアレイ3は、発光ダイオード2の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、充放電回路4によってMOSFET1a,1bのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。MOSFET1a,1bは、充放電回路4によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子T1,T2間がMOSFET1a,1bを介して導通する。なおMOSFET1a,1bはソース電極同士を互いに接続することにより、逆直列に接続されているので、MOSFET1a,1bを介して高周波の信号を双方向に伝達することが可能となっている。
【0036】
一方、入力端子T4,T5間に入力信号が入力されなくなると、発光ダイオード2が光信号を発光しなくなり、フォトダイオードアレイ3が光起電力を発生しなくなる。このとき、MOSFET1a,1bのゲート−ソース電極間に充電されていた電荷が、充放電回路4により放電され、ドレイン−ソース電極間が遮断されるので、端子T1,T2間がMOSFET1a,1bにより遮断される
また入力端子T6,T7間に入力信号が入力されると、発光ダイオード12が光信号を出力する。この光信号は、受光素子15内のフォトダイオードアレイで受光される。フォトダイオードアレイは、発光ダイオード12の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、受光素子15内の充放電回路によってMOSFET11a,11bのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。MOSFET11a,11bは、充放電回路によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子T2,T3間がMOSFET11a,11bを介して導通する。ここで、MOSFET11a,11bはソース電極同士を互いに接続することにより、逆直列に接続されているので、MOSFET11a,11bを介して双方向の信号を伝達することが可能となっている。なお、MOSFET1bと信号出力端子T2の間を接続する信号パターンと、MOSFET11aとの間にはLPF16が接続されているので、高周波信号の伝達がLPF16によって阻止され、低周波域の信号乃至直流信号のみが低域用接続端子T3を介して入出力されるようになっている。
【0037】
一方、入力端子T6,T7間に入力信号が入力されなくなると、発光ダイオード12が光信号を発光しなくなり、フォトダイオードアレイが光起電力を発生しなくなる。このとき、MOSFET11a,11bのゲート−ソース電極間に充電されていた電荷が、充放電回路により放電され、ドレイン−ソース電極間が遮断されるので、端子T2,T3間がMOSFET11a,11bにより遮断される。
【0038】
以上説明したように、本実施形態の半導体リレーモジュールAでは、誘電体基板20の表面に形成された信号パターン21a,21bの途中に設けられて、信号を通過又は遮断するMOSFET1a,1bと、MOSFET1a,1bのゲート電極(制御電極)Gに制御信号を印加することによって、MOSFET1a,1bをオン/オフする受光素子(制御用IC)5とを備え、受光素子5は、信号パターン21a,21bおよび回路パターン21cを介して伝送される信号の伝送方向に沿って、MOSFET1a,1bと一列に並ぶように配置されているので、受光素子5とMOSFET1a,1bとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できる。
【0039】
図3は、図11に示す従来の半導体リレーモジュールAと本実施形態の半導体リレーモジュールAについて端子T1,T2間のインサーションロスをそれぞれ解析により求めた結果を示しており、図中のaは本実施形態の特性曲線、図中のbは従来例の特性曲線である。なお、図3の解析では発光ダイオード2などの周辺回路を省いてMOSFET1a,1bと受光素子5の回路部分についてのみ解析を行っている。この解析結果から明らかなように、従来の半導体リレーモジュールAでは、受光素子5とMOSFET1a,1bの間の配線がスタブとなって共振が発生し、共振周波数付近でインサーションロスが増加するために、使用周波数帯域が狭くなっているが、本実施形態では信号の伝送方向に沿ってMOSFET1a,1bと受光素子5とを一列に配列することで、スタブを無くすことができ、共振によるインサーションロスの増加が抑制されて、使用周波数帯域を広げることができた。
【0040】
また本実施形態の半導体リレーモジュールAでは、発光ダイオード2の電極(アノード電極又はカソード電極)がそれぞれ電気的に接続される回路パターン(LED用配線パターン)23a,23bを誘電体基板20に形成しているため、これらの配線パターン23a,23bと信号パターン21a,21bとの間に存在する浮遊容量によって、配線パターン23a,23bがカップリングして共振が発生すると、共振周波数付近で挿入損失が増加して、使用可能な周波数帯域が狭くなるという問題がある。それに対して本実施形態では、配線パターン23a,23bにおける発光ダイオード2の両側位置にLPF6a,6bをそれぞれ配置してあり、配線パターン23a,23bに設けたLPF6a,6bによって共振が抑制されるので、使用可能な周波数帯域が狭くなるのを防止することができる。
【0041】
ここで、図4は本実施形態の半導体リレーモジュールAと、図1に示す回路においてLPF6a,6bを無くした場合とについて端子T1,T2間のインサーションロスを実測した結果を示しており、図中のaはLPF6a,6bを設けた本実施形態の測定結果、図中のbはLPF6a,6bが無い場合の測定結果である。この測定結果から明らかなように、LPF6a,6bを設けることによって、インサーションロスが低減され、高周波特性を改善することができた。
【0042】
また、本実施形態では高周波信号用のMOSFET1a,1bをオフさせた状態で、低域用接続端子T3と信号パターン21bとの間に接続されたMOSFET11a,11bをオンすることで、低域用接続端子T3から信号パターン21bを介して端子T2に接続される機器(図示せず)へ直流電源を供給したり、端子T2に接続された機器から信号パターン21bに入力された低周波帯域(低周波域の信号乃至直流信号)を検出することが可能になるが、低域用接続端子T3と信号パターン21bとの間にLPF16を接続しているので、信号パターン21bからMOSFET11a,11bに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止することができる。
【0043】
(実施形態2)
本発明の実施形態2について図5〜図7を参照して説明する。図6は本実施形態の半導体リレーモジュールAの回路図であり、スイッチSW1を構成するMOSFET1a,1bの接続形態やMOSFET1a,1bをオン/オフする回路以外は実施形態1と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
【0044】
高周波信号用のスイッチSW1は、ソース電極同士が互いに接続されるとともに、ドレイン電極が信号入力端子T1および信号出力端子T2にそれぞれ接続された一対のMOSFET1a,1bからなり、各々のMOSFET1a,1b毎に、入力信号に応じて光信号を発光する発光ダイオード(発光素子)2と、発光ダイオード2からの光信号を受光し当該光信号に基づいて対応するMOSFET1a,1bをオン/オフする受光素子5(制御用IC)を備えている。
【0045】
各受光素子5は、図10で説明したものと同様の構成を有しており、発光ダイオード2の光信号を受光して光起電力を発生するフォトダイオードアレイ(受光素子)3と、フォトダイオードアレイ3が光起電力を発生しているときは、対応するMOSFET1a,1bのゲート−ソース電極間に効率よく電荷を充電するよう制御するとともに、フォトダイオードアレイ3が光起電力を発生していないときはゲート−ソース電極間に充電された電荷の放電経路となることで、対応するMOSFET1a,1bのドレイン−ソース間のインピーダンスを変化させる充放電回路4とで構成され、フォトダイオードアレイ3と充放電回路4とを1つのパッケージ内に収納して受光素子5を構成している。この半導体リレーモジュールAは、発光ダイオード2,2にそれぞれ電流信号を入力するための信号入力端子T4,T5および信号入力端子T4’,T5’を備えており、両発光ダイオード2,2のアノードと信号入力端子T4,T4’との間にはそれぞれLPF6aが接続され、両発光ダイオード2,2のカソードと信号入力端子T5,T5’との間にはそれぞれLPF6bが接続されている。すなわち本実施形態では、対応するMOSFET1a,1bをオン/オフするための回路部品(受光素子5、発光ダイオード2およびLPF6a,6b)を2組ずつ備えている。尚、LPF6a,6bは、それぞれ、カットオフ周波数の異なる2つの低域通過フィルタ(LPF)7,8を組み合わせて構成されている。
【0046】
この半導体リレーモジュールAは、図6の回路を構成する回路部品を、誘電体基板の表面に形成された回路パターン上に配置してある。図5は誘電体基板20へのMOSFET1a,1bおよびその周辺部品の実装状態を説明する説明図であり、誘電体基板20の表面には、MOSFET1a,1bが実装される回路パターン21d(第1の導体パターン)が形成されるとともに、回路パターン21dを間にして両側に信号パターン21a,21b(第2、第3の導体パターン)が形成され、これらのパターン21a,21c,21bは同一直線上に並ぶように配置されている。信号パターン21a,21bにおける回路パターン21d側の端部には受光素子実装用のランドが設けられ、当該ランドに受光素子5,5がそれぞれ実装されている。また誘電体基板20の表面には、各信号パターン21a,21bに実装される受光素子5,5の近傍に、それぞれ、発光ダイオード用の配線パターン23a,23bが形成されるとともに、各2個のLPF7,8を実装するための回路パターン24a〜24dが形成されている。
【0047】
各発光ダイオード2は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の配線パターン23aにダイボンディングされて、下面電極が配線パターン23aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の配線パターン23bに電気的に接続されている。
【0048】
各受光素子5は、MOSFET1a,1bのゲート電極に接続される電極5aと、ダイボンディングされた信号パターン21a,21bに電気的に接続される制御信号出力用電極(以下、電極と言う。)5cとを上面に備えている。各受光素子5は信号パターン21a又は21b上にダイボンディングされるとともに、その電極5cはボンディングワイヤ31を介してダイボンディングされた信号パターン21a又は21bに電気的に接続されている。ここで、各受光素子5の備えるフォトダイオードアレイ3が発光ダイオード2からの光信号を効率よく受光できるように、各受光素子5は、フォトダイオードアレイ3の受光面が発光ダイオード2の発光面と対向するように配置してある。また、各組の発光ダイオード2および受光素子5は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0049】
MOSFET1a,1bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極(制御電極)Gを備えている。MOSFET1aは回路パターン21dにおける信号パターン21a側の端部に、MOSFET1bは回路パターン21dにおける信号パターン21b側の端部にそれぞれダイボンディングされており、各々のドレイン電極が回路パターン21dに電気的に接続されている。またMOSFET1aのゲート電極Gは、信号パターン21aにダイボンディングされた受光素子5の電極5aにボンディングワイヤ31(ゲート接続部材)を介して電気的に接続され、ソース電極Sは信号パターン21aにボンディングワイヤ31(ソース接続部材)を介して電気的に接続されている。またMOSFET1bのゲート電極Gは、信号パターン21bにダイボンディングされた受光素子5の電極5aにボンディングワイヤ31(ゲート接続部材)を介して電気的に接続され、ソース電極Sは信号パターン21bにボンディングワイヤ31(ソース接続部材)を介して電気的に接続されている。而してMOSFET1a,1bは、各々のドレイン電極が互いに接続されるとともに、各々のゲート電極Gが対応する受光素子5の電極5aに電気的に接続されており、MOSFET1aのソース電極−MOSFET1aのドレイン電極−MOSFET1bのドレイン電極−MOSFET1bのソース電極の順番で逆直列に接続されている。なお信号パターン21a,21bの他端側はそれぞれ信号入力端子T1,信号出力端子T2に電気的に接続されている。
【0050】
また各配線パターン23a,23bの他端側に設けたランドと、回路パターン24a,24cの一端側に設けたランドとの間にはLPF7,7がそれぞれ実装されるとともに、回路パターン24a,24cの他端側に設けたランドと、回路パターン24b、24dの一端側に設けたランドとの間にはLPF8,8がそれぞれ実装されている。なお、回路パターン24b,24bの他端側はそれぞれ信号入力端子T4,T4’に電気的に接続され、回路パターン24d,24dの他端側はそれぞれ信号入力端子T5,T5’に電気的に接続されている。
【0051】
次に本実施形態の半導体リレーモジュールの動作を説明する。なおスイッチSW2のオン/オフ動作は、実施形態1で説明したのと同様であるので、その説明は省略し、スイッチSW1のオン/オフ動作についてのみ以下に説明する。
【0052】
入力端子T4,T5間および入力端子T4’,T5’間にそれぞれ入力信号が入力されると、発光ダイオード2,2が光信号を出力する。この光信号は、対応する受光素子5内のフォトダイオードアレイ3で受光される。フォトダイオードアレイ3は、発光ダイオード2の発光した光信号を受光することにより、光起電力を発生する。この光起電力は、各受光素子5の充放電回路4によって対応するMOSFET1a,1bのゲート−ソース電極間にそれぞれ印加され、各ゲート−ソース電極間を充電する。MOSFET1a,1bは、充放電回路4によってゲート−ソース電極間が効率良く充電され、ドレイン−ソース電極間が導通するので、端子T1,T2間がMOSFET1a,1bを介して導通する。なおMOSFET1a,1bはドレイン電極同士を互いに接続することにより、逆直列に接続されているので、MOSFET1a,1bを介して双方向の信号を伝達することが可能となっている。
【0053】
一方、入力端子T4,T5間および入力端子T4’,T5’間に入力信号が入力されなくなると、発光ダイオード2が光信号を発光しなくなり、フォトダイオードアレイ3が光起電力を発生しなくなる。このとき、MOSFET1a,1bのゲート−ソース電極間に充電されていた電荷が、対応する受光素子5の充放電回路4により放電され、ドレイン−ソース電極間が遮断されるので、端子T1,T2間がMOSFET1a,1bにより遮断される。
【0054】
以上説明したように、本実施形態の半導体リレーモジュールAでは、回路パターン21d上に実装されて、信号を通過又は遮断するMOSFET1a,1bと、回路パターン21dと同一直線上に形成された信号パターン21a又は21b上に実装され、対応するMOSFET1a,1bのゲート電極(制御電極)Gに制御信号を印加することによって、MOSFET1a,1bをオン/オフする受光素子(制御用IC)5,5とを備え、受光素子5,5は、信号パターン21a,21bおよび回路パターン21dを介して伝送される信号の伝送方向に沿って、MOSFET1a,1bと一列に並ぶように配置されているので、受光素子5とMOSFET1a,1bとの間の配線によって、信号パターンから分岐するスタブが形成されることはなく、スタブの影響により高周波特性が悪化するのを防止できる。
【0055】
図7は、図11に示す従来の半導体リレーモジュールAと本実施形態の半導体リレーモジュールAについて端子T1,T2間のインサーションロスをそれぞれ解析により求めた結果を示しており、図中のaは本実施形態の特性曲線、図中のbは従来例の特性曲線である。なお、図7の解析では発光ダイオード2などの周辺回路を省いてMOSFET1a,1bと受光素子5の回路部分についてのみ解析を行っている。この解析結果から明らかなように、従来の半導体リレーモジュールAでは、受光素子5とMOSFET1a,1bの間の配線がスタブとなって共振が発生し、共振周波数付近でインサーションロスが増加するために、使用周波数帯域が狭くなっているが、本実施形態では信号の伝送方向に沿ってMOSFET1a,1bと受光素子5とを一列に配列することで、スタブを無くすことができ、共振によるインサーションロスの増加が抑制されて、使用周波数帯域を広げることができた。
【0056】
また本実施形態の半導体リレーモジュールAにおいても、各発光ダイオード2の電極(アノード電極又はカソード電極)がそれぞれ電気的に接続される回路パターン(LED用配線パターン)23a,23bにおいて各発光ダイオード2の両側位置にLPF6a,6bをそれぞれ配置してあり、配線パターン23a,23bに設けたLPF6a,6bによって共振が抑制されるので、実施形態1の半導体リレーモジュールAと同様に、使用可能な周波数帯域が狭くなるのを防止することができる。
【0057】
また本実施形態においても、高周波信号用のMOSFET1a,1bをオフさせた状態で、低域用接続端子T3と信号パターン21bとの間に接続されたMOSFET11a,11bをオンすることで、低域用接続端子T3から信号パターン21bを介して端子T2に接続される機器(図示せず)へ直流電源を供給したり、端子T2に接続された機器から信号パターン21bに入力された低周波帯域(低周波域の信号乃至直流信号)を検出することが可能になるが、低域用接続端子T3と信号パターン21bとの間にLPF16を接続しているので、信号パターン21bからMOSFET11a,11bに分岐する配線がスタブとなって共振が発生するのを防止でき、高周波特性が悪化するのを防止することができる。
【0058】
(実施形態3)
本発明の実施形態3について図8および図9を参照して説明する。本実施形態では上述した実施形態1の半導体リレーモジュールAにおいて、LPF16を構成する表面実装部品(後述する第1のフィルタ17)が信号パターン21bに直接実装されている。なお低域用のスイッチSW2およびLPF16以外の構成は実施形態1と同様であるので、共通する構成要素には同一の符号を付して、その説明は省略する。
【0059】
図8は、誘電体基板20への回路部品の実装状態を説明する説明図であり、誘電体基板20の表面には、受光素子5が実装される受光素子実装用回路パターン21cが形成されるとともに、回路パターン21cを間にして両側に信号パターン21a,21bが形成され、これらのパターン21a,21c,21bは同一直線上に並ぶように配置されている。なお、上述の実施形態1では、回路パターン21cの左側に信号パターン21aが、右側に信号パターン21bが形成されているのに対して、本実施形態では、回路パターン21cの右側に信号パターン21aが、左側に信号パターン21bが形成され、信号パターン21a上にMOSFET1aを、信号パターン21b上にMOSFET1bをダイボンディングするとともに、回路パターン21c上に受光素子5をダイボンディングしてある。また誘電体基板20の表面には、受光素子実装用回路パターン21cの近傍に発光ダイオード用の配線パターン23a,23bが形成されるとともに、各2個のLPF7,8を実装するための回路パターン24a〜24dが形成されている。なお、MOSFET1a,1b、発光ダイオード2およびLPF7,8の実装形態は実施形態1と同様であるので、その説明は省略する。
【0060】
また誘電体基板20の表面には、スイッチSW1(つまりMOSFET1a,1b)およびその駆動回路が実装された部位の側方に、受光素子15が実装される受光素子実装用回路パターン24dが形成されるとともに、回路パターン24dを間にして両側に信号パターン24b,24cが形成され、さらに信号パターン24bと所定の間隔を開けてLPF16を実装するための回路パターン24aが形成されている。ここで、これらのパターン24a〜24dは同一直線上に並ぶように配置されている。また誘電体基板20の表面には、受光素子実装用回路パターン24dの近傍に発光ダイオード用の回路パターン25a,25bが形成されている。
【0061】
発光ダイオード12は上下両面にそれぞれ電極(アノード電極またはカソード電極)を有しており、一方の回路パターン25aにダイボンディングされて、下面電極が回路パターン25aに電気的に接続されると共に、上面電極がボンディングワイヤ31を介して他方の回路パターン25bに電気的に接続されている。なお回路パターン25a,25bの他端側はそれぞれ信号入力端子T6,T7に接続されている。
【0062】
受光素子15は、MOSFET11a,11bのゲート電極Gにそれぞれ接続される一対の電極15a,15bと、MOSFET11a,11bのソース電極Sに共通接続される電極5cとを上面に有している。この受光素子15は回路パターン24d上にダイボンディングされ、受光素子15の電極15cはボンディングワイヤ31を介して回路パターン24dに接続されている。ここで、受光素子15の備えるフォトダイオードアレイが発光ダイオード12からの光信号を効率よく受光できるように、受光素子15は、フォトダイオードアレイの受光面が発光ダイオード12の発光面と対向するように配置してある。また、発光ダイオード12および受光素子15は、図示しない透明樹脂で封止されることによって光学的に結合されるとともに、透明樹脂の表面が遮光性を有する薄膜(図示せず)で覆われることによって、外乱光の入射を防止している。
【0063】
MOSFET11a,11bは、いずれも裏面にドレイン電極を備えるとともに、表面にソース電極S及びゲート電極(制御電極)Gを備えている。MOSFET11a,11bは、それぞれ、信号パターン24b,24cにおける回路パターン24d側の端部にダイボンディングされて、各々のドレイン電極が信号パターン24b,24cに電気的に接続されている。またMOSFET11a,11bのゲート電極G,Gはそれぞれボンディングワイヤ31を介して受光素子15の電極15a,15bに電気的に接続されている。またMOSFET11a,11bのソース電極S,Sは、それぞれ、一対のボンディングワイヤ31を介して回路パターン24dに電気的に接続されると共に、受光素子15の電極15cもボンディングワイヤ31を介して回路パターン24dに電気的に接続されており、受光素子15の電極15cとMOSFET11a,11bのソース電極S,Sとの間がボンディングワイヤ31および回路パターン24dを介して電気的に接続されることになる。而してMOSFET11a,11bは、各々のソース電極S,Sが互いに接続されるとともに、各々のゲート電極G,Gが受光素子15の電極15a,15bに電気的に接続されており、MOSFET11aのドレイン電極−MOSFET11aのソース電極−MOSFET11bのソース電極−MOSFET11bのドレイン電極の順番で逆直列に接続されている。また、信号パターン24cの他端側は低域用接続端子T3に電気的に接続されている。
【0064】
一方、信号パターン21bとスイッチSW2との間に挿入されるLPF16には、広帯域で減衰特性を持たせる必要があるが、1つのフィルタ回路で広帯域を実現するのは困難なため、本実施形態では、相対的に低い周波数の信号をカットする第1のフィルタ17と、相対的に高い周波数の信号をカットする第2のフィルタ18とでLPF16を構成している。そして、信号パターン24bの他端側に設けたランドと回路パターン24aの一端側に設けたランドとの間に第2のフィルタ18が実装され、回路パターン24aの他端側に設けたランドと信号パターン21bとの間に第1のフィルタ17が実装されている。ここで、第1のフィルタ17は信号パターン21bに直接実装されており、第1のフィルタ17が実装される信号パターン21bの部位は、第1のフィルタ17と反対側の側縁に切欠21fを形成することによって、他の部位よりも幅寸法の小さい幅狭部21eとしてある。
【0065】
このように本実施形態では、LPF16を構成する表面実装部品(第1のフィルタ17)を信号パターン21bに直接実装しているので、上記の表面実装部品が接続されるフットパターンを信号パターン21bに設けた場合に比べて、スタブとなるフットパターンを無くすことで、高周波特性が悪化するのを防止でき、さらなる広帯域化を図ることができる。また、LPF16を構成する表面実装部品(第1のフィルタ17)が実装される部位は、表面実装部品の影響によってインピーダンスが低下し、不整合を生じるが、本実施形態では表面実装部品が実装される部位に幅狭部21eを形成し、この幅狭部21eのパターン幅を、他の部位のパターン幅に比べて幅狭に形成しているので、表面実装部品が実装される部位のインピーダンスの低下を抑制して、高周波特性を改善することができる。
【0066】
また、LPF16が1つのフィルタ回路で構成されている場合は広帯域化が困難であるが、本実施形態では、相対的に低い周波数の信号をカットする第2のフィルタ18と、相対的に高い周波数の信号をカットする第1のフィルタ17とでLPF16を構成しているので、広帯域化を図ることができる。図9はフィルタ17,18のフィルタ特性と、その合成特性であるLPF16のフィルタ特性の説明図であり、図中のaが低周波用の第1のフィルタ17のフィルタ特性を、図中のbが高周波用の第2のフィルタ18のフィルタ特性を示し、図中のcがフィルタ17,18を組み合わせたLPF16全体のフィルタ特性を示している。この図から明らかなように、LPF16を1つのフィルタ回路(例えばフィルタ17又はフィルタ18)で構成した場合に比べて、広帯域化を図ることができた。
【0067】
そして、相対的に高い周波数の信号をカットする第2のフィルタ18が、第1のフィルタ17よりも信号パターンに近い位置に配置された場合は、第2のフィルタ18およびそのフットパターンがスタブとなって第1のフィルタ17でカットできない周波数の共振が発生するため、高周波特性が悪化する可能性があるが、第1のフィルタ17を第2のフィルタ18よりも信号パターン21aに近い位置に配置しているので、第1のフィルタ17およびそのフットパターン(回路パターン24a)がスタブとなって共振を発生しても、第2のフィルタ18でカットできるため、高周波特性を向上させることができた。
【0068】
尚、本実施形態の構成を実施形態2の半導体リレーモジュールAに適用しても良いことは言うまでもなく、上述と同様の効果を得ることができる。
【0069】
また上述の各実施形態では、第1及び第2の半導体スイッチSW1,SW2を逆直列に接続された2個のMOSFETで構成しているが、1個のMOSFETで半導体スイッチSW1,SW2を構成しても良いし、またMOSFET以外の半導体素子で構成しても良い。
【図面の簡単な説明】
【0070】
【図1】実施形態1の半導体リレーモジュールに用いるMOSFETおよび受光素子の実装状態を説明する説明図である。
【図2】同上を示し、(a)は概略回路図、(b)は詳細な回路ブロック図である。
【図3】同上のインサーションロスの解析結果を示す説明図である。
【図4】同上のインサーションロスの実測結果を示す説明図である。
【図5】実施形態2の半導体リレーモジュールに用いるMOSFETおよび受光素子の実装状態を説明する説明図である。
【図6】同上の回路ブロック図である。
【図7】同上のインサーションロスの解析結果を示す説明図である。
【図8】実施形態3の半導体リレーモジュールの実装状態を説明する説明図である。
【図9】同上のインサーションロスの解析結果を示す説明図である。
【図10】従来の半導体リレーモジュールの回路ブロック図である。
【図11】同上に用いるMOSFETおよび受光素子の実装状態を説明する説明図である。
【符号の説明】
【0071】
A 半導体リレーモジュール
1a,1b MOSFET(第1の半導体スイッチ)
2 発光ダイオード
5 受光素子(制御用IC)
20 誘電体基板
21a,21b 信号パターン
21c 回路パターン
【特許請求の範囲】
【請求項1】
基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第1の半導体スイッチと、当該第1の半導体スイッチの制御電極に制御信号を印加することによって第1の半導体スイッチのオン/オフを制御する制御用ICとを備え、前記制御用ICは、前記信号の伝送方向に沿って第1の半導体スイッチと一列に並ぶように配置されたことを特徴とする半導体リレーモジュール。
【請求項2】
前記第1の半導体スイッチは、ソース電極同士が電気的に接続された一対のMOSFETからなり、前記信号パターンとして、前記制御用ICが配置される第1の導体パターンと、前記伝送方向に沿って第1の導体パターンと一列に並ぶように、第1の導体パターンの両側に配置された第2および第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれ前記MOSFETを配置して、各MOSFETのドレイン電極を第2及び第3の導体パターンに電気的に接続するとともに、各MOSFETのソース電極をソース接続部材を介して第1の導体パターンに電気的に接続し、且つ、各MOSFETの制御電極であるゲート電極をゲート接続部材を介して制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする請求項1記載の半導体リレーモジュール。
【請求項3】
前記第1の半導体スイッチは、ドレイン電極同士が電気的に接続された一対のMOSFETからなり、前記信号パターンとして、一対のMOSFETが前記伝送方向に沿って配列され、各MOSFETのドレイン電極が電気的に接続される第1の導体パターンと、前記伝送方向に沿って第1の導体パターンの両側にそれぞれ配置される第2及び第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれ対応するMOSFETのオン/オフを制御する制御用ICを配置し、第2及び第3の導体パターンにソース接続部材を介して対応するMOSFETのソース電極を電気的に接続するとともに、各MOSFETの制御電極であるゲート電極を、ゲート接続部材を介して対応する制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする請求項1記載の半導体リレーモジュール。
【請求項4】
入力信号により発光する発光ダイオードを備えて、前記制御用ICが、発光ダイオードの発光を受けて前記第1の半導体スイッチをオン/オフするとともに、前記発光ダイオードのアノード電極およびカソード電極がそれぞれ電気的に接続されるLED用配線パターンを前記基板に形成し、当該LED用配線パターンにおける発光ダイオードの両側位置に低域通過フィルタを配置したことを特徴とする請求項1乃至3の何れか1項に記載の半導体リレーモジュール。
【請求項5】
低域用接続端子と前記信号パターンとの間に接続されて、低域用接続端子と信号パターンとの間の電路をオン/オフする第2の半導体スイッチを備え、前記信号パターンと第2の半導体スイッチとの間に低域通過フィルタを配置したことを特徴とする請求項1乃至4の何れか1項に記載の半導体リレーモジュール。
【請求項6】
前記低域通過フィルタを構成する表面実装部品が前記信号パターンに直接実装されたことを特徴とする請求項5記載の半導体リレーモジュール。
【請求項7】
前記信号パターンにおいて、前記低域通過フィルタの表面実装部品が実装される部位のパターン幅が他の部位のパターン幅に比べて幅狭に形成されたことを特徴とする請求項6記載の半導体リレーモジュール。
【請求項8】
前記低域通過フィルタは、相対的に低い周波数の信号をカットする第1のフィルタと、相対的に高い周波数の信号をカットする第2のフィルタとで構成されることを特徴とする請求項4乃至7の何れか1項に記載の半導体リレーモジュール。
【請求項9】
前記第1のフィルタが、前記第2のフィルタに比べて前記信号パターンに近い側に配置されたことを特徴とする請求項8記載の半導体リレーモジュール。
【請求項1】
基板の表面に形成された信号パターンの途中に設けられて、信号を通過又は遮断する第1の半導体スイッチと、当該第1の半導体スイッチの制御電極に制御信号を印加することによって第1の半導体スイッチのオン/オフを制御する制御用ICとを備え、前記制御用ICは、前記信号の伝送方向に沿って第1の半導体スイッチと一列に並ぶように配置されたことを特徴とする半導体リレーモジュール。
【請求項2】
前記第1の半導体スイッチは、ソース電極同士が電気的に接続された一対のMOSFETからなり、前記信号パターンとして、前記制御用ICが配置される第1の導体パターンと、前記伝送方向に沿って第1の導体パターンと一列に並ぶように、第1の導体パターンの両側に配置された第2および第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれ前記MOSFETを配置して、各MOSFETのドレイン電極を第2及び第3の導体パターンに電気的に接続するとともに、各MOSFETのソース電極をソース接続部材を介して第1の導体パターンに電気的に接続し、且つ、各MOSFETの制御電極であるゲート電極をゲート接続部材を介して制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする請求項1記載の半導体リレーモジュール。
【請求項3】
前記第1の半導体スイッチは、ドレイン電極同士が電気的に接続された一対のMOSFETからなり、前記信号パターンとして、一対のMOSFETが前記伝送方向に沿って配列され、各MOSFETのドレイン電極が電気的に接続される第1の導体パターンと、前記伝送方向に沿って第1の導体パターンの両側にそれぞれ配置される第2及び第3の導体パターンとが設けられ、第2及び第3の導体パターンの端部にそれぞれ対応するMOSFETのオン/オフを制御する制御用ICを配置し、第2及び第3の導体パターンにソース接続部材を介して対応するMOSFETのソース電極を電気的に接続するとともに、各MOSFETの制御電極であるゲート電極を、ゲート接続部材を介して対応する制御用ICの制御信号出力用電極に電気的に接続したことを特徴とする請求項1記載の半導体リレーモジュール。
【請求項4】
入力信号により発光する発光ダイオードを備えて、前記制御用ICが、発光ダイオードの発光を受けて前記第1の半導体スイッチをオン/オフするとともに、前記発光ダイオードのアノード電極およびカソード電極がそれぞれ電気的に接続されるLED用配線パターンを前記基板に形成し、当該LED用配線パターンにおける発光ダイオードの両側位置に低域通過フィルタを配置したことを特徴とする請求項1乃至3の何れか1項に記載の半導体リレーモジュール。
【請求項5】
低域用接続端子と前記信号パターンとの間に接続されて、低域用接続端子と信号パターンとの間の電路をオン/オフする第2の半導体スイッチを備え、前記信号パターンと第2の半導体スイッチとの間に低域通過フィルタを配置したことを特徴とする請求項1乃至4の何れか1項に記載の半導体リレーモジュール。
【請求項6】
前記低域通過フィルタを構成する表面実装部品が前記信号パターンに直接実装されたことを特徴とする請求項5記載の半導体リレーモジュール。
【請求項7】
前記信号パターンにおいて、前記低域通過フィルタの表面実装部品が実装される部位のパターン幅が他の部位のパターン幅に比べて幅狭に形成されたことを特徴とする請求項6記載の半導体リレーモジュール。
【請求項8】
前記低域通過フィルタは、相対的に低い周波数の信号をカットする第1のフィルタと、相対的に高い周波数の信号をカットする第2のフィルタとで構成されることを特徴とする請求項4乃至7の何れか1項に記載の半導体リレーモジュール。
【請求項9】
前記第1のフィルタが、前記第2のフィルタに比べて前記信号パターンに近い側に配置されたことを特徴とする請求項8記載の半導体リレーモジュール。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2009−171468(P2009−171468A)
【公開日】平成21年7月30日(2009.7.30)
【国際特許分類】
【出願番号】特願2008−9831(P2008−9831)
【出願日】平成20年1月18日(2008.1.18)
【出願人】(000005832)パナソニック電工株式会社 (17,916)
【Fターム(参考)】
【公開日】平成21年7月30日(2009.7.30)
【国際特許分類】
【出願日】平成20年1月18日(2008.1.18)
【出願人】(000005832)パナソニック電工株式会社 (17,916)
【Fターム(参考)】
[ Back to top ]