半導体発光素子
【課題】光取り出し効率を高めた半導体発光素子を提供する。
【解決手段】半導体発光素子１０では、半導体層１１は第１の面と第１の面に対向する第２の面を有し、活性層を含む多層構造である。第１電極１５が、半導体層１１の第１の面に形成されている。複数のＩＴＯピラー１６が、半導体層１１の第２の面に、第２の面の一部が露出するように分散して形成されている。反射電極１７が、ＩＴＯピラー１６と隣接するＩＴＯピラー１６との間を埋め込み、ＩＴＯピラー１６を覆うように半導体層１１の第２の面に形成されている。接合金属層１８が、反射電極１７上に形成されている。支持基板１９が、接合金属層１８を介して半導体層１１に接合されている。ＩＴＯピラー１６と隣接するＩＴＯピラー１６との間に、半導体層１１の第２の面が露出し、その露出した面に反射電極１７が形成されている。
【解決手段】半導体発光素子１０では、半導体層１１は第１の面と第１の面に対向する第２の面を有し、活性層を含む多層構造である。第１電極１５が、半導体層１１の第１の面に形成されている。複数のＩＴＯピラー１６が、半導体層１１の第２の面に、第２の面の一部が露出するように分散して形成されている。反射電極１７が、ＩＴＯピラー１６と隣接するＩＴＯピラー１６との間を埋め込み、ＩＴＯピラー１６を覆うように半導体層１１の第２の面に形成されている。接合金属層１８が、反射電極１７上に形成されている。支持基板１９が、接合金属層１８を介して半導体層１１に接合されている。ＩＴＯピラー１６と隣接するＩＴＯピラー１６との間に、半導体層１１の第２の面が露出し、その露出した面に反射電極１７が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子に関する。
【背景技術】
【０００２】
半導体発光素子の発光効率は内部量子効率と光取り出し効率により決定される。半導体発光素子の輝度を向上させるためには、半導体発光素子の光取り出し効率の改善が重要である。
【０００３】
従来、窒化物半導体発光素子では、Ｐ型窒化ガリウム（ＧａＮ）層に反射電極を形成し、発光層から放射された光を直接または反射電極で反射させてＮ型ＧａＮ層側から光を取り出すように構成されているものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３２４６７２号公報
【特許文献２】特開２００９−２１８４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、光取り出し効率を高めた半導体発光素子を提供する。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、半導体発光素子では、半導体層は第１の面と前記第１の面に対向する第２の面を有し、活性層を含む多層構造である。第１電極が、前記半導体層の前記第１の面に形成されている。複数のＩＴＯピラーが、前記半導体層の前記第２の面に、前記第２の面の一部が露出するように分散して形成されている。反射電極が、前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間を埋め込み、前記ＩＴＯピラーを覆うように前記半導体層の前記第２の面に形成されている。接合金属層が、前記反射電極上に形成されている。支持基板が、前記接合金属層を介して前記半導体層に接合されている。前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間に、前記半導体層の前記第２の面が露出し、その露出した面に前記反射電極が形成されている。
【図面の簡単な説明】
【０００７】
【図１】実施例１に係る半導体発光素子を示す断面図。
【図２】実施例１に係る半導体発光素子の上部を除去し、露出した要部を示す平面図。
【図３】実施例１に係る半導体発光素子の製造工程の要部を順に示す断面図。
【図４】実施例１に係る半導体発光素子の製造工程の要部を順に示す断面図。
【図５】実施例１に係るＩＴＯ膜のエッチング特性を示す断面図。
【図６】実施例１に係る別の半導体発光素子を示す断面図。
【図７】実施例１に係る別の半導体発光素子を示す断面図。
【図８】実施例２に係る半導体発光素子の製造工程の要部を順に示す断面図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
本実施例に係る半導体発光素子について図１および図２を用いて説明する。図１は本実施例の半導体発光素子を示す断面図、図２は半導体発光素子から半導体層を除去し、露出したＩＴＯピラーを示す平面図である。
【００１０】
図１に示すように、本実施例の半導体発光素子１０では、半導体層１１は、Ｐ型ＧａＮ層１２と、活性層１３と、Ｎ型ＧａＮ層１４を含む多層構造の半導体層である。
【００１１】
活性層１３は、例えば厚さ２μｍ程度のＮ型ＧａＮクラッド層と、厚さが５ｎｍのＧａＮ障壁層と厚さが２．５ｎｍのＩｎＧａＮ井戸層とが交互に積層され、最上層がＩｎＧａＮ井戸層である多重量子井戸（ＭＱＷ：Multiple Quantum Well）層と、厚さ１００ｎｍ程度のP型ＧａＮクラッド層で構成されている。
【００１２】
Ｐ型ＧａＮ層１２は、P型ＧａＮクラッド層上に、例えば厚さ１０ｎｍと薄く形成され、コンタクト層として設けられている。Ｎ型ＧａＮ層１４は、例えば厚さが約３μｍと厚く形成され、活性層１３およびＰ型ＧａＮ層１２を形成するときの下地単結晶層として設けられている。
【００１３】
ＩｎＧａＮ井戸層（ＩｎｘＧａ１−ｘＮ層、０＜ｘ＜１）のＩｎ組成比ｘは、半導体層１１から取り出された光のピーク波長が、例えば約４５０ｎｍになるように０．１程度に設定されている。
【００１４】
半導体層１１の側面は、Ｎ型ＧａＮ層１４側からＰ型ＧａＮ層１２側に向かって末広がり状に傾斜している。半導体層１１の側面に入射する光の取り出し効率を高めるためである。
【００１５】
第１電極（Ｎ電極）１５は、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層膜で、半導体層１１のＮ型ＧａＮ層１４の表面（第１の面）に形成されている。
【００１６】
複数のＩＴＯ（Indium Tin Oxide）ピラー１６は、半導体層１１のＰ型ＧａＮ層１２表面（第２の面）に、Ｐ型ＧａＮ層１２の表面の一部が露出するように分散して形成されている。Ｐ型ＧａＮ層１２表面の各突起がＩＴＯピラー１６であり、図１に示すようなＩＴＯピラー１６が、Ｐ型ＧａＮ層１２表面に複数形成されている。
【００１７】
図２は、複数のＩＴＯピラー１６が、Ｐ型ＧａＮ層１２の表面の一部が露出するように分散して形成されている状態を示す平面図である。
【００１８】
ＩＴＯピラー１６は、結晶質ＩＴＯで、例えば高さが約１００ｎｍ、幅が約１００ｎｍ乃至５００ｎｍであり、密度は約１０個乃至５０個／μｍ２程度に形成されている。ＩＴＯピラー１６は、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２を散乱させる散乱体として機能するように設けられている。
【００１９】
反射電極１７は、ＩＴＯピラー１６と隣接するＩＴＯピラー１６との間を埋め込み、ＩＴＯピラー１６を覆うように、半導体層１１のＰ型ＧａＮ層１２の表面に形成されている。反射電極１７は、ＩＴＯピラー１６で散乱されなかった光を半導体層１１側へ反射させるとともに、Ｐ型ＧａＮ層１２とオーミックコンタクトを取るために設けられている。
【００２０】
反射電極１７は、光の反射率が高く、且つＰ型ＧａＮ層１２と良好なオーミックコンタクトが取れる銀（Ａｇ）または銀合金が適している。Ａｇ電極の上部にはキャップ層として、ニッケル（Ｎｉ）やＰｔ、ロジウム（Ｒｈ）層を設けるとよい。銀合金としては、銀インジウム合金（ＡｇＩｎ）、銀パラジウム銅合金（ＡＰＣ：ＡｇＰｄＣｕ）などが適している。Ａｇ系の反射電極は、窒素と酸素を含んだ雰囲気で熱処理すると、オーミックコンタクト特性、密着性が良好になる。熱処理温度は３００℃以上、５００℃以下程度がよい。
【００２１】
接合金属層１８は、第１接合金属層１８ａと第２接合金属層１８ｂで構成されている。第１接合金属層１８ａは、例えばＴｉ／Ｐｔ／Ａｕの積層膜で、反射電極１７を覆うように半導体層１１のＰ型ＧａＮ層１２表面に形成されている。第２接合金属層１８ｂは、例えばハンダ材で、金錫合金（ＡｕＳｎ）である。
【００２２】
後述するように、Ｐ型ＧａＮ層１２表面に形成された第１接合金属層１８ａと支持基板１９上に形成された第２接合金属層１８ｂは熱圧着され、半導体層１１と支持基板１９を接合し一体化する。
【００２３】
支持基板１９は、導電率、熱伝導率の高い半導体基板または金属板で、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、銅タングステン合金（ＣｕＷ）、銅モリブデン合金（ＣｕＭｏ）などが適している。なお、当然ながら、指示基板１９は、活性層１３から出射する光２１に対して透明である必要はない。
【００２４】
第２電極２０は、指示基板１９がＳｉ、Ｇｅの場合にオーミックコンタクトを取るために形成され、例えばＴｉやアルミニウム（Ａｌ）である。指示基板１９がＣｕＷ、ＣｕＭｏの場合は、指示基板自体がオーミック電極になるので、第２電極２０は不要である。
【００２５】
上述した半導体発光素子１０は、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２をＩＴＯピラー１６で全方向に散乱させることにより、Ｎ型ＧａＮ層１４の上面および側面への入射角度がＧａＮと空気の臨界角度θ（約２４°）以下の光の割合を増加させ、光取り出し効率を高めるように構成されている。
【００２６】
光散乱体となるＩＴＯピラー１６が存在しない場合、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２は反射電極１７で正反射される。反射電極１７で正反射された光のうち臨界角度θより大きい入射角度でもってＮ型ＧａＮ層１４の上面に入射する光２３は、Ｎ型ＧａＮ層１４内で全反射を繰り返しやがて吸収されて消滅する。その結果、半導体層１１から取り出すことができない。
【００２７】
一方、光散乱体となるＩＴＯピラー１６が存在する場合、光２２は確率的に破線で示す０°乃至１８０°の光散乱方向２４のいずれの方向にも散乱され得る。その結果、臨界角度θより小さい入射角度でもってＮ型ＧａＮ層１４の上面に入射する光２５が増加するので、光取り出し効率を向上せることが可能である。
【００２８】
光散乱において、波長と散乱粒子の大きさに係るバラメータとしてサイズパラメータαがあり、α＝π・Ｄ／λで表わされる。ここで、Ｄは散乱粒子の径、λは光の波長である。光の散乱はサイズパラメータαに応じて、αが１より十分に小さい（α≪１）のときはレーリー散乱、αが略１（α≒１）のときはミー散乱、αが１より十分に大きい（α≫１）のときは幾何光学近似で表現される。
【００２９】
半導体層１１から取り出される光のピーク波長が約４５０ｎｍの場合、活性層１３から出射する光２１の半導体層１１内における波長は、ＧａＮの屈折率を２．４とすると、約１８８ｎｍになる。
【００３０】
ＩＴＯピラー１６は孤立して分散しており、そのサイズが約１００ｎｍ乃至５００ｎｍなので、αは０．５乃至２．６程度と見積もれる。従って、ＩＴＯピラー１６による散乱は、波長依存性の無いミー散乱で近似することができる。
【００３１】
更に、ＩＴＯは光透過率が高く（約９０％以上）、ＧａＮとのオーミックコンタクト性も良好である。従って、ＩＴＯピラー１６による素子特性への影響（光吸収による光損失増大、コンタクト抵抗による動作電圧の上昇など）はほとんど見られない。
【００３２】
次に、半導体発光素子１０の製造方法について説明する。図３および図４は半導体発光素子１０の製造工程の要部を順に示す断面図である。
【００３３】
始めに、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、エピタキシャル成長用の基板、例えばＣ面サファイア基板にＮ型ＧａＮ層１４、活性層１３およびＰ型ＧａＮ層１２を順にエピタキシャル成長させて半導体層１１を形成する。
【００３４】
具体的には、Ｃ面サファイア基板に前処理として、例えば有機洗浄、酸洗浄を施した後、ＭＯＣＶＤ装置の反応室内に収納する。次に、例えば窒素（Ｎ２）ガスと水素（Ｈ２）ガスの常圧混合ガス雰囲気中で、高周波加熱により、基板の温度を、例えば１１００℃まで昇温する。これにより、基板の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。
【００３５】
次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニア（ＮＨ３）ガスと、トリメチルガリウム（ＴＭＧ：Tri-Methyl Gallium）を供給し、Ｎ型ドーパントとして、例えばシラン（ＳｉＨ４）ガスを供給し、厚さ３μｍのＮ型ＧａＮ層１４を形成する。
【００３６】
次に、同様にして厚さ２μｍのＮ型ＧａＮクラッド層を形成した後、ＮＨ３ガスは供給し続けながらＴＭＧおよびＳｉＨ４ガスの供給を停止し、基板の温度を１１００℃より低い温度、例えば８００℃まで降温し、８００℃で保持する。
【００３７】
次に、Ｎ２ガスをキャリアガスとし、プロセスガスとして、例えばＮＨ３ガスおよび、ＴＭＧを供給し、厚さ５ｎｍのＧａＮ障壁層を形成し、この中にトリメチルインジウム（ＴＭＩ：Tri-Methyl Indium）を供給することにより、厚さ２．５ｎｍ、Ｉｎ組成比が０．１のＩｎＧａＮ井戸層を形成する。
【００３８】
次に、ＴＭＩの供給を断続することにより、ＧａＮ障壁層とＩｎＧａＮ井戸層の形成を、例えば７回繰返す。これにより、ＭＱＷ層が得られる。
【００３９】
次に、ＴＭＧ、ＮＨ３ガスは供給し続けながらＴＭＩの供給を停止し、アンドープで厚さ５ｎｍのＧａＮキャップ層を形成する。
【００４０】
次に、ＮＨ３ガスは供給し続けながらＴＭＧ、ＴＭＡの供給を停止し、Ｎ２ガス雰囲気中で、基板の温度を８００℃より高い温度、例えば１０３０℃まで昇温し、１０３０℃で保持する。
【００４１】
次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとしてＮＨ３ガス、ＴＭＧ、Ｐ型ドーパントとしてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を供給し、Ｍｇ濃度が１Ｅ２０ｃｍ−３、厚さが１００ｎｍ程度のＰ型ＧａＮクラッド層を形成する。
【００４２】
次に、Ｃｐ２Ｍｇの供給を増やして、Ｍｇ濃度が１Ｅ２１ｃｍ−３、厚さ１０ｎｍ程度のＰ型ＧａＮコンタクト層１２を形成する。
【００４３】
次に、ＮＨ３ガスは供給し続けながらＴＭＧの供給を停止し、キャリアガスのみ引き続き供給し、基板を自然降温する。ＮＨ３ガスの供給は、基板の温度が５００℃に達するまで継続する。これにより、サファイア基板上に半導体層１１が形成され、Ｐ型ＧａＮ層１２が表面になる。
【００４４】
次に、図３（ａ）に示すように、例えばスパッタリング法によりＰ型ＧａＮ層１２上に厚さ約１００ｎｍのＩＴＯ膜３０を形成する。一般に、スパッタリング等でＩＴＯ膜を形成すると、成膜時の基板温度、プラズマ密度、酸素分圧等に依存して、アモルファスＩＴＯと結晶質ＩＴＯが混在したＩＴＯ膜が得られることが知られている。
【００４５】
例えば、基板温度で言えば、ＩＴＯの結晶化温度は１５０℃乃至２００℃付近にある。基板温度が結晶化温度付近にあると、アモルファスＩＴＯと結晶質ＩＴＯが混在したＩＴＯ膜が得られる。
【００４６】
ＩＴＯ膜３０に、アモルファスＩＴＯ（第２のＩＴＯ）３０ｂに囲まれるように結晶質ＩＴＯ（第１のＩＴＯ）３０ａが分散してピラー状に存在混在していることは、断面ＴＥＭ（Transmission Electron Microscope）観察および電子線回折パターン等から確かめられている。
【００４７】
結晶質ＩＴＯ３０ａのエッチング速度は、アモルファスＩＴＯ３０ｂのエッチング速度より遅くなる。結晶質ＩＴＯ３０ａのエッチング速度は、例えば５０乃至１００ｎｍ／ｍｉｎ程度である。アモルファスＩＴＯ３０ｂのエッチング速度は、例えば１００乃至５００ｎｍ／ｍｉｎ程度である。従って、結晶質ＩＴＯ３０ａとアモルファスＩＴＯ３０ｂの選択比は、２乃至５程度と見込まれる。
【００４８】
本実施例では、結晶質ＩＴＯ３０ａとアモルファスＩＴＯ３０ｂのエッチング速度の差を利用して、エッチング速度の速いアモルファスＩＴＯ３０ｂを選択的に除去し、エッチング速度の遅い結晶質ＩＴＯ３０ａを残置することにより、ＩＴＯピラー１６を形成している。
【００４９】
次に、図３（ｂ）に示すように、ＩＯＴ膜３０を電極形状にパターニングするために、ＩＯＴ膜３０の中央部にレジスト膜３１を形成する。
【００５０】
次に、図３（ｃ）に示すように、レジスト膜３１をマスクとしてＩＯＴ膜３０を、例えば塩酸と硝酸の混酸によりエッチングする。エッチングは、結晶質ＩＴＯ３０ａおよびアモルファスＩＴＯ３０ｂが除去されるまでおこなう。
【００５１】
なお、結晶質ＩＴＯ３０ａは、残渣として残留し易いため、超音波を印加してエッチングするか、またはエッチング後に超音波洗浄を施して物理的に除去することが望ましい。
【００５２】
次に、図４（ａ）に示すように、レジスト膜３１を除去し、電極形状にパターニングされたＩＴＯ膜３０を露出させる。
【００５３】
次に、図４（ｂ）に示すように、電極形状にパターニングされたＩＴＯ膜３０を、塩酸と硝酸の混酸によりエッチングする。エッチングは、選択比を利用してアモルファスＩＴＯ３０ｂが除去され、結晶質ＩＴＯ３０ａが残置されるところまでおこなう。これにより、ＩＴＯピラー１６が得られる。
【００５４】
次に、ＩＴＯピラー１６とＰ型ＧａＮ層１２のオーミックコンタクトをとるために、熱処理を施す。熱処理は、例えば窒素中、もしくは窒素と酸素の混合雰囲気中で、温度４００乃至７５０℃程度、時間１乃至２０分程度が適当である。
【００５５】
次に、図４（ｃ）に示すように、ＩＴＯピラー１６の間を埋め込み、ＩＴＯピラー１６を覆うようにＰ型ＧａＮ層１２上にＡｇ膜を蒸着し、蒸着したＡｇ膜をフォトリソグラフィー法によりパターニングして、反射電極１７を形成する。Ａｇ膜の厚さは、例えばＩＴＯピラー１６の高さが１００ｎｍ程度の場合、２００ｎｍ以上が適当である。Ａｇ電極は、P型ＧａＮとオーミックコンタクトをとるために、窒素と酸素の混合雰囲気中で温度３００乃至５００℃程度で1乃至１０分程度の熱処理を施すとよい。また、Ag膜はＡｇＮｉ、ＡｇＰｔ、ＡｇＲｈといったように、多層構造にしてもよい。
【００５６】
次に、反射電極１７の上面および側面を覆うようにＰ型ＧａＮ層１２上にＴｉ／Ｐｔ／Ａｕを蒸着し、第１接合金属層１８ａを形成する。これとは別に、支持基板１９としてシリコン基板を用意し、支持基板１９にＡｕＳｎを蒸着し、第２接合金属層１８ｂを形成する。
【００５７】
次に、第１接合金属層１８ａと第２接合金属層１８ｂを重ね合わせて、加熱・加圧することにより、第１接合金属層１８ａと第２接合金属層１８ｂを接合する。これにより、サファイア基板上の半導体層１１と支持基板１９が接合金属層１８を介して接合され一体化する。
【００５８】
次に、レーザリフトオフ等の方法でサフアイア基板を除去する。レーザーにはＫｒＦレーザーや、ＹＡＧレーザーが使用される。次に、Ｎ型ＧａＮ層１４に第１電極１５を形成し、支持基板１９に第２電極２０を形成する。
【００５９】
次に、個々のチップに分離するためのレジスト膜を形成した後、ＲＩＥ（Reactive Ion Etching）法によりＮ型ＧａＮ層１４側から接合金属層１８が露出するまでレジスト膜を後退させつつ半導体層１１をエッチングする。これにより、半導体層１１はＮ型ＧａＮ層１４側からＰ型ＧａＮ層１２に向かって末広がり状に傾斜した側面を有する。
【００６０】
次に、接合金属層１８および支持基板１９をブレードでダイシングすることにより、図１に示す窒化物半導体発光素子１０が得られる。
【００６１】
図５はＩＴＯ膜３０のエッチング特性を示す図で、図５（ａ）乃至図５（ｃ）はエッチング時間によるＩＴＯ膜３０の変化を示す断面ＳＥＭ（Scanning Electron Microscope）像である。
【００６２】
図５（ａ）に示すように、初期のエッチング時間ｔ１では、モルファスＩＴＯ３０ｂが優先的にエッチングされるので、結晶質ＩＴＯ３０ａの頭部が突き出している様子が見て取れる。
【００６３】
図５（ｂ）に示すように、適度なエッチング時間ｔ２では、アモルファスＩＴＯ３０ｂが略除去され、結晶質ＩＴＯ３０ａが残置されている様子が見て取れる。また、レジスト膜３１とＩＴＯ膜３０の間にエッチャントが浸み込んでいき、端からＩＴＯ膜３０がサイドエッチングされていく様子が見て取れる。
【００６４】
図５（ｃ）に示すように、過剰なエッチング時間ｔ３では、結晶質ＩＴＯ３０ａもエッチングされ、残渣としてＰ型ＧａＮ層１２上に付着している様子が見て取れる。
【００６５】
以上説明したように、本実施例の半導体発光素子１０では、ＩＴＯピラー１６がＰ型ＧａＮ層１２上にＰ型ＧａＮ層１２の一部が露出するように分散して形成されている。反射電極１７がＩＴＯピラー１６の間を埋め込み、ＩＴＯピラー１６を覆うように形成されている。
【００６６】
その結果、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２がＩＴＯピラー１６で確率的に全方向に散乱されるので、Ｎ型ＧａＮ層１４の上面および側面への入射角度がＧａＮと空気の臨界角度θ（約２４°）以下となる光の割合を増加させることができる。従って、光取り出し効率を高めた半導体発光素子１０が得られる。
【００６７】
なお、ＩＴＯピラー１６で散乱されなかった光は、従来同様反射電極１７で正反射されるので、Ｎ型ＧａＮ層１４の上面および側面への入射角度が臨界角度θ以下となる光は、半導体層１１から取り出すことができる。
【００６８】
更に、本実施例は、Ｎ型ＧａＮ層１４に形成された光取り出し構造と組み合わせて実施することができる。図６はＮ型ＧａＮ層１４に光取り出し構造が形成され半導体発光素を示す断面図である。
【００６９】
図６に示すように、半導体発光素子５０では、Ｎ型ＧａＮ層１４の上面に凹凸部５１が形成されている。Ｎ型ＧａＮ層１４の上面および側面には、凹凸部５１にコンフォーマルに透明な保護膜５２、例えばシリコン酸化膜が形成されている。
【００７０】
凹凸部５１は、サファイア基板を、例えば溶融水酸化カリウム（molten ＫＯＨ）による異方性エッチングにより形成する。または、所望のパターンを有するレジスト膜をマスクとしてＲＩＥ法により形成してもよい。保護膜５２は、例えば低温でスパッタリング法により形成する。
【００７１】
凹凸部５１では、入射した光が凹凸部５１の微小な傾斜面に臨界角度θ以下の入射角度で入射する確率が高まるとともに、凹凸部５１で乱反射された光が臨界角度θ以下の入射角度で再度凹凸部５１の微小な傾斜面に入射する確率が高まる。保護膜５２は、ＧａＮからの光取り出し角度を増加させる屈折率緩和層として形成されている。従って、ＩＴＯピラー１６と凹凸部５１の相乗効果が期待できる。
【００７２】
ここでは、半導体発光素子１０が上下導通型である場合について説明したが、フリップチップ型とすることも可能である。図７はフリップチップ型の半導体発光素子を示す断面図である。
【００７３】
図７に示すように、半導体発光素子６０では、発光層１１は透明基板６１、例えばサファイア基板上に形成されている。Ｐ型ＧａＮ層１２の上には、反射電極１７の上面および側面を覆うように第２電極６２が形成されている。
【００７４】
更に、一辺側がＰ型ＧａＮ層１２からＮ型ＧａＮ層１４の一部まで掘り込まれており、露出したＮ型ＧａＮ層１４の上には、第１電極６３が形成されている。Ｎ型ＧａＮ層１４は、Ｎ型ＧａＮコンタクト層を兼ねている。
【実施例２】
【００７５】
本発明の実施例２に係る半導体発光素子について、図８を用いて説明する。図８は本実施例の半導体発光素子の製造工程の要部を順に示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、Ｐ型ＧａＮ層上に結晶質ＩＴＯピラーを直接形成することにある。
【００７６】
一般に、基板温度がＩＴＯの結晶化温度以上の場合、基板に付着したＩＴＯは成膜の初期段階では基板上をマイグレーションし、凝集して粒状の結晶質ＩＴＯを形成する。本実施例では、この粒状の結晶質ＩＴＯを散乱体として利用するものである。本明細書では、この粒状のＩＴＯもＩＴＯピラーと称している。
【００７７】
即ち、図８（ａ）に示すように、Ｐ型ＧａＮ層１２上にＩＴＯピラー７１を、例えば基板を２００℃乃至４００℃に加熱して蒸着法により粒状に形成する。得られたＩＴＯピラー７１は、粒径が１０乃至５０ｎｍであった。ＩＴＯピラー７１の粒径が大きくなり過ぎると、隣接するＩＴＯピラー７１同士が合体して平面状になり、光散乱機能が失われる。従って、ＩＴＯピラー７１の粒径は、約１００ｎｍ以下が適当である。
【００７８】
次に、図８（ｂ）に示すように、ＩＴＯピラー７１上に電極形状にパターニングされたレジスト膜７２を形成した後、レジスト膜７２をマスクとしてＩＴＯピラー７１を酸と硝酸の混酸によりエッチングする。
【００７９】
次に、図８（ｃ）に示すように、レジスト膜７２を除去した後、ＩＴＯピラー７１とＰ型ＧａＮ層１２のオーミックコンタクトをとるために、熱処理を施す。
【００８０】
次に、図８（ｄ）に示すようにＩＴＯピラー７１の間を埋め込んで、ＩＴＯピラー７１を覆う反射電極７３を形成する。以後、実施例１で説明したプロセスに従い、半導体発光素子を形成する。
【００８１】
本実施例では、ＩＴＯピラー７１のサイズパラメータαは０．２乃至０．８程度と見積もれる。従って、ＩＴＯピラー７１による散乱は、ＩＴＯピラー１６と同じく略ミー散乱で近似することができる。
【００８２】
以上説明したように、本実施例では、Ｐ型ＧａＮ層１２上に直接ＩＴＯピラー７１を形成しているので、アモルファスＩＴＯと結晶質ＩＴＯを分離するためのエッチング工程が不要であり、製造工程が簡略化されるという利点を有している。
【００８３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８４】
１０、５０、６０ 半導体発光素子
１１ 半導体層
１２ Ｐ型ＧａＮ層
１３ 活性層
１４ Ｎ型ＧａＮ層
１５、６３ 第１電極
１６、７１ ＩＴＯピラー
１７、７３ 反射電極
１８ 接合金属層
１８ａ 第１接合金属層
１８ｂ 第２接合金属層
１９ 支持基板
２０、６２ 第２電極
２１、２２、２３、２５ 光
２４ 光散乱範囲
３０ ＩＴＯ膜
３０ａ 結晶質ＩＴＯ（第１のＩＴＯ）
３０ｂ アモルファスＩＴＯ（第２のＩＴＯ）
３１、７２ レジスト膜
５１ 凹凸部
５２ 保護膜
６１ 透明基板
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子に関する。
【背景技術】
【０００２】
半導体発光素子の発光効率は内部量子効率と光取り出し効率により決定される。半導体発光素子の輝度を向上させるためには、半導体発光素子の光取り出し効率の改善が重要である。
【０００３】
従来、窒化物半導体発光素子では、Ｐ型窒化ガリウム（ＧａＮ）層に反射電極を形成し、発光層から放射された光を直接または反射電極で反射させてＮ型ＧａＮ層側から光を取り出すように構成されているものがある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３２４６７２号公報
【特許文献２】特開２００９−２１８４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、光取り出し効率を高めた半導体発光素子を提供する。
【課題を解決するための手段】
【０００６】
一つの実施形態によれば、半導体発光素子では、半導体層は第１の面と前記第１の面に対向する第２の面を有し、活性層を含む多層構造である。第１電極が、前記半導体層の前記第１の面に形成されている。複数のＩＴＯピラーが、前記半導体層の前記第２の面に、前記第２の面の一部が露出するように分散して形成されている。反射電極が、前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間を埋め込み、前記ＩＴＯピラーを覆うように前記半導体層の前記第２の面に形成されている。接合金属層が、前記反射電極上に形成されている。支持基板が、前記接合金属層を介して前記半導体層に接合されている。前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間に、前記半導体層の前記第２の面が露出し、その露出した面に前記反射電極が形成されている。
【図面の簡単な説明】
【０００７】
【図１】実施例１に係る半導体発光素子を示す断面図。
【図２】実施例１に係る半導体発光素子の上部を除去し、露出した要部を示す平面図。
【図３】実施例１に係る半導体発光素子の製造工程の要部を順に示す断面図。
【図４】実施例１に係る半導体発光素子の製造工程の要部を順に示す断面図。
【図５】実施例１に係るＩＴＯ膜のエッチング特性を示す断面図。
【図６】実施例１に係る別の半導体発光素子を示す断面図。
【図７】実施例１に係る別の半導体発光素子を示す断面図。
【図８】実施例２に係る半導体発光素子の製造工程の要部を順に示す断面図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
本実施例に係る半導体発光素子について図１および図２を用いて説明する。図１は本実施例の半導体発光素子を示す断面図、図２は半導体発光素子から半導体層を除去し、露出したＩＴＯピラーを示す平面図である。
【００１０】
図１に示すように、本実施例の半導体発光素子１０では、半導体層１１は、Ｐ型ＧａＮ層１２と、活性層１３と、Ｎ型ＧａＮ層１４を含む多層構造の半導体層である。
【００１１】
活性層１３は、例えば厚さ２μｍ程度のＮ型ＧａＮクラッド層と、厚さが５ｎｍのＧａＮ障壁層と厚さが２．５ｎｍのＩｎＧａＮ井戸層とが交互に積層され、最上層がＩｎＧａＮ井戸層である多重量子井戸（ＭＱＷ：Multiple Quantum Well）層と、厚さ１００ｎｍ程度のP型ＧａＮクラッド層で構成されている。
【００１２】
Ｐ型ＧａＮ層１２は、P型ＧａＮクラッド層上に、例えば厚さ１０ｎｍと薄く形成され、コンタクト層として設けられている。Ｎ型ＧａＮ層１４は、例えば厚さが約３μｍと厚く形成され、活性層１３およびＰ型ＧａＮ層１２を形成するときの下地単結晶層として設けられている。
【００１３】
ＩｎＧａＮ井戸層（ＩｎｘＧａ１−ｘＮ層、０＜ｘ＜１）のＩｎ組成比ｘは、半導体層１１から取り出された光のピーク波長が、例えば約４５０ｎｍになるように０．１程度に設定されている。
【００１４】
半導体層１１の側面は、Ｎ型ＧａＮ層１４側からＰ型ＧａＮ層１２側に向かって末広がり状に傾斜している。半導体層１１の側面に入射する光の取り出し効率を高めるためである。
【００１５】
第１電極（Ｎ電極）１５は、例えばチタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）の積層膜で、半導体層１１のＮ型ＧａＮ層１４の表面（第１の面）に形成されている。
【００１６】
複数のＩＴＯ（Indium Tin Oxide）ピラー１６は、半導体層１１のＰ型ＧａＮ層１２表面（第２の面）に、Ｐ型ＧａＮ層１２の表面の一部が露出するように分散して形成されている。Ｐ型ＧａＮ層１２表面の各突起がＩＴＯピラー１６であり、図１に示すようなＩＴＯピラー１６が、Ｐ型ＧａＮ層１２表面に複数形成されている。
【００１７】
図２は、複数のＩＴＯピラー１６が、Ｐ型ＧａＮ層１２の表面の一部が露出するように分散して形成されている状態を示す平面図である。
【００１８】
ＩＴＯピラー１６は、結晶質ＩＴＯで、例えば高さが約１００ｎｍ、幅が約１００ｎｍ乃至５００ｎｍであり、密度は約１０個乃至５０個／μｍ２程度に形成されている。ＩＴＯピラー１６は、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２を散乱させる散乱体として機能するように設けられている。
【００１９】
反射電極１７は、ＩＴＯピラー１６と隣接するＩＴＯピラー１６との間を埋め込み、ＩＴＯピラー１６を覆うように、半導体層１１のＰ型ＧａＮ層１２の表面に形成されている。反射電極１７は、ＩＴＯピラー１６で散乱されなかった光を半導体層１１側へ反射させるとともに、Ｐ型ＧａＮ層１２とオーミックコンタクトを取るために設けられている。
【００２０】
反射電極１７は、光の反射率が高く、且つＰ型ＧａＮ層１２と良好なオーミックコンタクトが取れる銀（Ａｇ）または銀合金が適している。Ａｇ電極の上部にはキャップ層として、ニッケル（Ｎｉ）やＰｔ、ロジウム（Ｒｈ）層を設けるとよい。銀合金としては、銀インジウム合金（ＡｇＩｎ）、銀パラジウム銅合金（ＡＰＣ：ＡｇＰｄＣｕ）などが適している。Ａｇ系の反射電極は、窒素と酸素を含んだ雰囲気で熱処理すると、オーミックコンタクト特性、密着性が良好になる。熱処理温度は３００℃以上、５００℃以下程度がよい。
【００２１】
接合金属層１８は、第１接合金属層１８ａと第２接合金属層１８ｂで構成されている。第１接合金属層１８ａは、例えばＴｉ／Ｐｔ／Ａｕの積層膜で、反射電極１７を覆うように半導体層１１のＰ型ＧａＮ層１２表面に形成されている。第２接合金属層１８ｂは、例えばハンダ材で、金錫合金（ＡｕＳｎ）である。
【００２２】
後述するように、Ｐ型ＧａＮ層１２表面に形成された第１接合金属層１８ａと支持基板１９上に形成された第２接合金属層１８ｂは熱圧着され、半導体層１１と支持基板１９を接合し一体化する。
【００２３】
支持基板１９は、導電率、熱伝導率の高い半導体基板または金属板で、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、銅タングステン合金（ＣｕＷ）、銅モリブデン合金（ＣｕＭｏ）などが適している。なお、当然ながら、指示基板１９は、活性層１３から出射する光２１に対して透明である必要はない。
【００２４】
第２電極２０は、指示基板１９がＳｉ、Ｇｅの場合にオーミックコンタクトを取るために形成され、例えばＴｉやアルミニウム（Ａｌ）である。指示基板１９がＣｕＷ、ＣｕＭｏの場合は、指示基板自体がオーミック電極になるので、第２電極２０は不要である。
【００２５】
上述した半導体発光素子１０は、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２をＩＴＯピラー１６で全方向に散乱させることにより、Ｎ型ＧａＮ層１４の上面および側面への入射角度がＧａＮと空気の臨界角度θ（約２４°）以下の光の割合を増加させ、光取り出し効率を高めるように構成されている。
【００２６】
光散乱体となるＩＴＯピラー１６が存在しない場合、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２は反射電極１７で正反射される。反射電極１７で正反射された光のうち臨界角度θより大きい入射角度でもってＮ型ＧａＮ層１４の上面に入射する光２３は、Ｎ型ＧａＮ層１４内で全反射を繰り返しやがて吸収されて消滅する。その結果、半導体層１１から取り出すことができない。
【００２７】
一方、光散乱体となるＩＴＯピラー１６が存在する場合、光２２は確率的に破線で示す０°乃至１８０°の光散乱方向２４のいずれの方向にも散乱され得る。その結果、臨界角度θより小さい入射角度でもってＮ型ＧａＮ層１４の上面に入射する光２５が増加するので、光取り出し効率を向上せることが可能である。
【００２８】
光散乱において、波長と散乱粒子の大きさに係るバラメータとしてサイズパラメータαがあり、α＝π・Ｄ／λで表わされる。ここで、Ｄは散乱粒子の径、λは光の波長である。光の散乱はサイズパラメータαに応じて、αが１より十分に小さい（α≪１）のときはレーリー散乱、αが略１（α≒１）のときはミー散乱、αが１より十分に大きい（α≫１）のときは幾何光学近似で表現される。
【００２９】
半導体層１１から取り出される光のピーク波長が約４５０ｎｍの場合、活性層１３から出射する光２１の半導体層１１内における波長は、ＧａＮの屈折率を２．４とすると、約１８８ｎｍになる。
【００３０】
ＩＴＯピラー１６は孤立して分散しており、そのサイズが約１００ｎｍ乃至５００ｎｍなので、αは０．５乃至２．６程度と見積もれる。従って、ＩＴＯピラー１６による散乱は、波長依存性の無いミー散乱で近似することができる。
【００３１】
更に、ＩＴＯは光透過率が高く（約９０％以上）、ＧａＮとのオーミックコンタクト性も良好である。従って、ＩＴＯピラー１６による素子特性への影響（光吸収による光損失増大、コンタクト抵抗による動作電圧の上昇など）はほとんど見られない。
【００３２】
次に、半導体発光素子１０の製造方法について説明する。図３および図４は半導体発光素子１０の製造工程の要部を順に示す断面図である。
【００３３】
始めに、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により、エピタキシャル成長用の基板、例えばＣ面サファイア基板にＮ型ＧａＮ層１４、活性層１３およびＰ型ＧａＮ層１２を順にエピタキシャル成長させて半導体層１１を形成する。
【００３４】
具体的には、Ｃ面サファイア基板に前処理として、例えば有機洗浄、酸洗浄を施した後、ＭＯＣＶＤ装置の反応室内に収納する。次に、例えば窒素（Ｎ２）ガスと水素（Ｈ２）ガスの常圧混合ガス雰囲気中で、高周波加熱により、基板の温度を、例えば１１００℃まで昇温する。これにより、基板の表面が気相エッチングされ、表面に形成されている自然酸化膜が除去される。
【００３５】
次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとして、例えばアンモニア（ＮＨ３）ガスと、トリメチルガリウム（ＴＭＧ：Tri-Methyl Gallium）を供給し、Ｎ型ドーパントとして、例えばシラン（ＳｉＨ４）ガスを供給し、厚さ３μｍのＮ型ＧａＮ層１４を形成する。
【００３６】
次に、同様にして厚さ２μｍのＮ型ＧａＮクラッド層を形成した後、ＮＨ３ガスは供給し続けながらＴＭＧおよびＳｉＨ４ガスの供給を停止し、基板の温度を１１００℃より低い温度、例えば８００℃まで降温し、８００℃で保持する。
【００３７】
次に、Ｎ２ガスをキャリアガスとし、プロセスガスとして、例えばＮＨ３ガスおよび、ＴＭＧを供給し、厚さ５ｎｍのＧａＮ障壁層を形成し、この中にトリメチルインジウム（ＴＭＩ：Tri-Methyl Indium）を供給することにより、厚さ２．５ｎｍ、Ｉｎ組成比が０．１のＩｎＧａＮ井戸層を形成する。
【００３８】
次に、ＴＭＩの供給を断続することにより、ＧａＮ障壁層とＩｎＧａＮ井戸層の形成を、例えば７回繰返す。これにより、ＭＱＷ層が得られる。
【００３９】
次に、ＴＭＧ、ＮＨ３ガスは供給し続けながらＴＭＩの供給を停止し、アンドープで厚さ５ｎｍのＧａＮキャップ層を形成する。
【００４０】
次に、ＮＨ３ガスは供給し続けながらＴＭＧ、ＴＭＡの供給を停止し、Ｎ２ガス雰囲気中で、基板の温度を８００℃より高い温度、例えば１０３０℃まで昇温し、１０３０℃で保持する。
【００４１】
次に、Ｎ２ガスとＨ２ガスの混合ガスをキャリアガスとし、プロセスガスとしてＮＨ３ガス、ＴＭＧ、Ｐ型ドーパントとしてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を供給し、Ｍｇ濃度が１Ｅ２０ｃｍ−３、厚さが１００ｎｍ程度のＰ型ＧａＮクラッド層を形成する。
【００４２】
次に、Ｃｐ２Ｍｇの供給を増やして、Ｍｇ濃度が１Ｅ２１ｃｍ−３、厚さ１０ｎｍ程度のＰ型ＧａＮコンタクト層１２を形成する。
【００４３】
次に、ＮＨ３ガスは供給し続けながらＴＭＧの供給を停止し、キャリアガスのみ引き続き供給し、基板を自然降温する。ＮＨ３ガスの供給は、基板の温度が５００℃に達するまで継続する。これにより、サファイア基板上に半導体層１１が形成され、Ｐ型ＧａＮ層１２が表面になる。
【００４４】
次に、図３（ａ）に示すように、例えばスパッタリング法によりＰ型ＧａＮ層１２上に厚さ約１００ｎｍのＩＴＯ膜３０を形成する。一般に、スパッタリング等でＩＴＯ膜を形成すると、成膜時の基板温度、プラズマ密度、酸素分圧等に依存して、アモルファスＩＴＯと結晶質ＩＴＯが混在したＩＴＯ膜が得られることが知られている。
【００４５】
例えば、基板温度で言えば、ＩＴＯの結晶化温度は１５０℃乃至２００℃付近にある。基板温度が結晶化温度付近にあると、アモルファスＩＴＯと結晶質ＩＴＯが混在したＩＴＯ膜が得られる。
【００４６】
ＩＴＯ膜３０に、アモルファスＩＴＯ（第２のＩＴＯ）３０ｂに囲まれるように結晶質ＩＴＯ（第１のＩＴＯ）３０ａが分散してピラー状に存在混在していることは、断面ＴＥＭ（Transmission Electron Microscope）観察および電子線回折パターン等から確かめられている。
【００４７】
結晶質ＩＴＯ３０ａのエッチング速度は、アモルファスＩＴＯ３０ｂのエッチング速度より遅くなる。結晶質ＩＴＯ３０ａのエッチング速度は、例えば５０乃至１００ｎｍ／ｍｉｎ程度である。アモルファスＩＴＯ３０ｂのエッチング速度は、例えば１００乃至５００ｎｍ／ｍｉｎ程度である。従って、結晶質ＩＴＯ３０ａとアモルファスＩＴＯ３０ｂの選択比は、２乃至５程度と見込まれる。
【００４８】
本実施例では、結晶質ＩＴＯ３０ａとアモルファスＩＴＯ３０ｂのエッチング速度の差を利用して、エッチング速度の速いアモルファスＩＴＯ３０ｂを選択的に除去し、エッチング速度の遅い結晶質ＩＴＯ３０ａを残置することにより、ＩＴＯピラー１６を形成している。
【００４９】
次に、図３（ｂ）に示すように、ＩＯＴ膜３０を電極形状にパターニングするために、ＩＯＴ膜３０の中央部にレジスト膜３１を形成する。
【００５０】
次に、図３（ｃ）に示すように、レジスト膜３１をマスクとしてＩＯＴ膜３０を、例えば塩酸と硝酸の混酸によりエッチングする。エッチングは、結晶質ＩＴＯ３０ａおよびアモルファスＩＴＯ３０ｂが除去されるまでおこなう。
【００５１】
なお、結晶質ＩＴＯ３０ａは、残渣として残留し易いため、超音波を印加してエッチングするか、またはエッチング後に超音波洗浄を施して物理的に除去することが望ましい。
【００５２】
次に、図４（ａ）に示すように、レジスト膜３１を除去し、電極形状にパターニングされたＩＴＯ膜３０を露出させる。
【００５３】
次に、図４（ｂ）に示すように、電極形状にパターニングされたＩＴＯ膜３０を、塩酸と硝酸の混酸によりエッチングする。エッチングは、選択比を利用してアモルファスＩＴＯ３０ｂが除去され、結晶質ＩＴＯ３０ａが残置されるところまでおこなう。これにより、ＩＴＯピラー１６が得られる。
【００５４】
次に、ＩＴＯピラー１６とＰ型ＧａＮ層１２のオーミックコンタクトをとるために、熱処理を施す。熱処理は、例えば窒素中、もしくは窒素と酸素の混合雰囲気中で、温度４００乃至７５０℃程度、時間１乃至２０分程度が適当である。
【００５５】
次に、図４（ｃ）に示すように、ＩＴＯピラー１６の間を埋め込み、ＩＴＯピラー１６を覆うようにＰ型ＧａＮ層１２上にＡｇ膜を蒸着し、蒸着したＡｇ膜をフォトリソグラフィー法によりパターニングして、反射電極１７を形成する。Ａｇ膜の厚さは、例えばＩＴＯピラー１６の高さが１００ｎｍ程度の場合、２００ｎｍ以上が適当である。Ａｇ電極は、P型ＧａＮとオーミックコンタクトをとるために、窒素と酸素の混合雰囲気中で温度３００乃至５００℃程度で1乃至１０分程度の熱処理を施すとよい。また、Ag膜はＡｇＮｉ、ＡｇＰｔ、ＡｇＲｈといったように、多層構造にしてもよい。
【００５６】
次に、反射電極１７の上面および側面を覆うようにＰ型ＧａＮ層１２上にＴｉ／Ｐｔ／Ａｕを蒸着し、第１接合金属層１８ａを形成する。これとは別に、支持基板１９としてシリコン基板を用意し、支持基板１９にＡｕＳｎを蒸着し、第２接合金属層１８ｂを形成する。
【００５７】
次に、第１接合金属層１８ａと第２接合金属層１８ｂを重ね合わせて、加熱・加圧することにより、第１接合金属層１８ａと第２接合金属層１８ｂを接合する。これにより、サファイア基板上の半導体層１１と支持基板１９が接合金属層１８を介して接合され一体化する。
【００５８】
次に、レーザリフトオフ等の方法でサフアイア基板を除去する。レーザーにはＫｒＦレーザーや、ＹＡＧレーザーが使用される。次に、Ｎ型ＧａＮ層１４に第１電極１５を形成し、支持基板１９に第２電極２０を形成する。
【００５９】
次に、個々のチップに分離するためのレジスト膜を形成した後、ＲＩＥ（Reactive Ion Etching）法によりＮ型ＧａＮ層１４側から接合金属層１８が露出するまでレジスト膜を後退させつつ半導体層１１をエッチングする。これにより、半導体層１１はＮ型ＧａＮ層１４側からＰ型ＧａＮ層１２に向かって末広がり状に傾斜した側面を有する。
【００６０】
次に、接合金属層１８および支持基板１９をブレードでダイシングすることにより、図１に示す窒化物半導体発光素子１０が得られる。
【００６１】
図５はＩＴＯ膜３０のエッチング特性を示す図で、図５（ａ）乃至図５（ｃ）はエッチング時間によるＩＴＯ膜３０の変化を示す断面ＳＥＭ（Scanning Electron Microscope）像である。
【００６２】
図５（ａ）に示すように、初期のエッチング時間ｔ１では、モルファスＩＴＯ３０ｂが優先的にエッチングされるので、結晶質ＩＴＯ３０ａの頭部が突き出している様子が見て取れる。
【００６３】
図５（ｂ）に示すように、適度なエッチング時間ｔ２では、アモルファスＩＴＯ３０ｂが略除去され、結晶質ＩＴＯ３０ａが残置されている様子が見て取れる。また、レジスト膜３１とＩＴＯ膜３０の間にエッチャントが浸み込んでいき、端からＩＴＯ膜３０がサイドエッチングされていく様子が見て取れる。
【００６４】
図５（ｃ）に示すように、過剰なエッチング時間ｔ３では、結晶質ＩＴＯ３０ａもエッチングされ、残渣としてＰ型ＧａＮ層１２上に付着している様子が見て取れる。
【００６５】
以上説明したように、本実施例の半導体発光素子１０では、ＩＴＯピラー１６がＰ型ＧａＮ層１２上にＰ型ＧａＮ層１２の一部が露出するように分散して形成されている。反射電極１７がＩＴＯピラー１６の間を埋め込み、ＩＴＯピラー１６を覆うように形成されている。
【００６６】
その結果、活性層１３から出射する光２１のうち、反射電極１７に向かう光２２がＩＴＯピラー１６で確率的に全方向に散乱されるので、Ｎ型ＧａＮ層１４の上面および側面への入射角度がＧａＮと空気の臨界角度θ（約２４°）以下となる光の割合を増加させることができる。従って、光取り出し効率を高めた半導体発光素子１０が得られる。
【００６７】
なお、ＩＴＯピラー１６で散乱されなかった光は、従来同様反射電極１７で正反射されるので、Ｎ型ＧａＮ層１４の上面および側面への入射角度が臨界角度θ以下となる光は、半導体層１１から取り出すことができる。
【００６８】
更に、本実施例は、Ｎ型ＧａＮ層１４に形成された光取り出し構造と組み合わせて実施することができる。図６はＮ型ＧａＮ層１４に光取り出し構造が形成され半導体発光素を示す断面図である。
【００６９】
図６に示すように、半導体発光素子５０では、Ｎ型ＧａＮ層１４の上面に凹凸部５１が形成されている。Ｎ型ＧａＮ層１４の上面および側面には、凹凸部５１にコンフォーマルに透明な保護膜５２、例えばシリコン酸化膜が形成されている。
【００７０】
凹凸部５１は、サファイア基板を、例えば溶融水酸化カリウム（molten ＫＯＨ）による異方性エッチングにより形成する。または、所望のパターンを有するレジスト膜をマスクとしてＲＩＥ法により形成してもよい。保護膜５２は、例えば低温でスパッタリング法により形成する。
【００７１】
凹凸部５１では、入射した光が凹凸部５１の微小な傾斜面に臨界角度θ以下の入射角度で入射する確率が高まるとともに、凹凸部５１で乱反射された光が臨界角度θ以下の入射角度で再度凹凸部５１の微小な傾斜面に入射する確率が高まる。保護膜５２は、ＧａＮからの光取り出し角度を増加させる屈折率緩和層として形成されている。従って、ＩＴＯピラー１６と凹凸部５１の相乗効果が期待できる。
【００７２】
ここでは、半導体発光素子１０が上下導通型である場合について説明したが、フリップチップ型とすることも可能である。図７はフリップチップ型の半導体発光素子を示す断面図である。
【００７３】
図７に示すように、半導体発光素子６０では、発光層１１は透明基板６１、例えばサファイア基板上に形成されている。Ｐ型ＧａＮ層１２の上には、反射電極１７の上面および側面を覆うように第２電極６２が形成されている。
【００７４】
更に、一辺側がＰ型ＧａＮ層１２からＮ型ＧａＮ層１４の一部まで掘り込まれており、露出したＮ型ＧａＮ層１４の上には、第１電極６３が形成されている。Ｎ型ＧａＮ層１４は、Ｎ型ＧａＮコンタクト層を兼ねている。
【実施例２】
【００７５】
本発明の実施例２に係る半導体発光素子について、図８を用いて説明する。図８は本実施例の半導体発光素子の製造工程の要部を順に示す断面図である。本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例１と異なる点は、Ｐ型ＧａＮ層上に結晶質ＩＴＯピラーを直接形成することにある。
【００７６】
一般に、基板温度がＩＴＯの結晶化温度以上の場合、基板に付着したＩＴＯは成膜の初期段階では基板上をマイグレーションし、凝集して粒状の結晶質ＩＴＯを形成する。本実施例では、この粒状の結晶質ＩＴＯを散乱体として利用するものである。本明細書では、この粒状のＩＴＯもＩＴＯピラーと称している。
【００７７】
即ち、図８（ａ）に示すように、Ｐ型ＧａＮ層１２上にＩＴＯピラー７１を、例えば基板を２００℃乃至４００℃に加熱して蒸着法により粒状に形成する。得られたＩＴＯピラー７１は、粒径が１０乃至５０ｎｍであった。ＩＴＯピラー７１の粒径が大きくなり過ぎると、隣接するＩＴＯピラー７１同士が合体して平面状になり、光散乱機能が失われる。従って、ＩＴＯピラー７１の粒径は、約１００ｎｍ以下が適当である。
【００７８】
次に、図８（ｂ）に示すように、ＩＴＯピラー７１上に電極形状にパターニングされたレジスト膜７２を形成した後、レジスト膜７２をマスクとしてＩＴＯピラー７１を酸と硝酸の混酸によりエッチングする。
【００７９】
次に、図８（ｃ）に示すように、レジスト膜７２を除去した後、ＩＴＯピラー７１とＰ型ＧａＮ層１２のオーミックコンタクトをとるために、熱処理を施す。
【００８０】
次に、図８（ｄ）に示すようにＩＴＯピラー７１の間を埋め込んで、ＩＴＯピラー７１を覆う反射電極７３を形成する。以後、実施例１で説明したプロセスに従い、半導体発光素子を形成する。
【００８１】
本実施例では、ＩＴＯピラー７１のサイズパラメータαは０．２乃至０．８程度と見積もれる。従って、ＩＴＯピラー７１による散乱は、ＩＴＯピラー１６と同じく略ミー散乱で近似することができる。
【００８２】
以上説明したように、本実施例では、Ｐ型ＧａＮ層１２上に直接ＩＴＯピラー７１を形成しているので、アモルファスＩＴＯと結晶質ＩＴＯを分離するためのエッチング工程が不要であり、製造工程が簡略化されるという利点を有している。
【００８３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８４】
１０、５０、６０ 半導体発光素子
１１ 半導体層
１２ Ｐ型ＧａＮ層
１３ 活性層
１４ Ｎ型ＧａＮ層
１５、６３ 第１電極
１６、７１ ＩＴＯピラー
１７、７３ 反射電極
１８ 接合金属層
１８ａ 第１接合金属層
１８ｂ 第２接合金属層
１９ 支持基板
２０、６２ 第２電極
２１、２２、２３、２５ 光
２４ 光散乱範囲
３０ ＩＴＯ膜
３０ａ 結晶質ＩＴＯ（第１のＩＴＯ）
３０ｂ アモルファスＩＴＯ（第２のＩＴＯ）
３１、７２ レジスト膜
５１ 凹凸部
５２ 保護膜
６１ 透明基板
【特許請求の範囲】
【請求項１】
第１の面と前記第１の面に対向する第２の面を有し、活性層を含む多層構造の半導体層と、
前記半導体層の前記第１の面に形成された第１電極と、
前記半導体層の前記第２の面に、前記第２の面の一部が露出するように分散して形成された複数のＩＴＯピラーと、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間を埋め込み、前記ＩＴＯピラーを覆うように前記半導体層の前記第２の面に形成された反射電極と、
前記反射電極上に形成された接合金属層と、
前記接合金属層を介して前記半導体層に接合された支持基板と、
を具備し、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間に、前記半導体層の前記第２の面が露出し、その露出した面に前記反射電極が形成されていることを特徴とする半導体発光素子。
【請求項２】
第１の面と前記第１の面に対向する第２の面を有し、活性層を含む多層構造の半導体層と、
前記半導体層の前記第２の面に、前記第２の面の一部が露出するように分散して形成された複数のＩＴＯピラーと、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間を埋め込み、前記ＩＴＯピラーを覆うように前記半導体層の前記第２の面に形成された金属層と、
を具備し、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間に、前記半導体層の前記第２の面が露出し、その露出した面に前記金属層が形成されていることを特徴とする半導体発光素子。
【請求項３】
前記ＩＴＯピラーは、前記半導体層の前記第２の面に、第１エッチング速度を有し、分散した第１のＩＴＯと、前記第１エッチング速度より大きい第２エッチング速度を有し、前記第１のＩＴＯを囲む第２のＩＴＯを備えたＩＴＯ膜を形成し、エッチングにより、前記第２のＩＴＯを除去し、前記第１のＩＴＯを残置することにより形成されたものであることを特徴とする請求項１または請求項２に記載の半導体発光素子。
【請求項４】
前記ＩＴＯピラーは、前記半導体層の前記第２の面に分散して島状に形成されたものであることを特徴とする請求項１または請求項２に記載の半導体発光素子。
【請求項５】
前記半導体層の前記第２の面は、Ｐ型窒化ガリウムであることを特徴とする請求項１または請求項２に記載の半導体発光素子。
【請求項１】
第１の面と前記第１の面に対向する第２の面を有し、活性層を含む多層構造の半導体層と、
前記半導体層の前記第１の面に形成された第１電極と、
前記半導体層の前記第２の面に、前記第２の面の一部が露出するように分散して形成された複数のＩＴＯピラーと、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間を埋め込み、前記ＩＴＯピラーを覆うように前記半導体層の前記第２の面に形成された反射電極と、
前記反射電極上に形成された接合金属層と、
前記接合金属層を介して前記半導体層に接合された支持基板と、
を具備し、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間に、前記半導体層の前記第２の面が露出し、その露出した面に前記反射電極が形成されていることを特徴とする半導体発光素子。
【請求項２】
第１の面と前記第１の面に対向する第２の面を有し、活性層を含む多層構造の半導体層と、
前記半導体層の前記第２の面に、前記第２の面の一部が露出するように分散して形成された複数のＩＴＯピラーと、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間を埋め込み、前記ＩＴＯピラーを覆うように前記半導体層の前記第２の面に形成された金属層と、
を具備し、
前記ＩＴＯピラーと隣接する前記ＩＴＯピラーとの間に、前記半導体層の前記第２の面が露出し、その露出した面に前記金属層が形成されていることを特徴とする半導体発光素子。
【請求項３】
前記ＩＴＯピラーは、前記半導体層の前記第２の面に、第１エッチング速度を有し、分散した第１のＩＴＯと、前記第１エッチング速度より大きい第２エッチング速度を有し、前記第１のＩＴＯを囲む第２のＩＴＯを備えたＩＴＯ膜を形成し、エッチングにより、前記第２のＩＴＯを除去し、前記第１のＩＴＯを残置することにより形成されたものであることを特徴とする請求項１または請求項２に記載の半導体発光素子。
【請求項４】
前記ＩＴＯピラーは、前記半導体層の前記第２の面に分散して島状に形成されたものであることを特徴とする請求項１または請求項２に記載の半導体発光素子。
【請求項５】
前記半導体層の前記第２の面は、Ｐ型窒化ガリウムであることを特徴とする請求項１または請求項２に記載の半導体発光素子。
【図１】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図５】
【図２】
【図３】
【図４】
【図６】
【図７】
【図８】
【図５】
【公開番号】特開２０１２−９４６３０（Ｐ２０１２−９４６３０Ａ）
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願番号】特願２０１０−２３９６４２（Ｐ２０１０−２３９６４２）
【出願日】平成２２年１０月２６日（２０１０．１０．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年５月１７日（２０１２．５．１７）
【国際特許分類】
【出願日】平成２２年１０月２６日（２０１０．１０．２６）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]