半導体装置の製造方法
【課題】脆弱な部分を有する構造の半導体装置を製造する際に、半導体装置の破損を避けてダイシングを行なう。
【解決手段】本発明の半導体装置１００の製造方法は、複数のチップを有する半導体ウェーハ１０１における各チップの所定の領域上に、振動膜１０３を形成する工程（ａ）と、各チップの振動膜１０３上に位置する犠牲層１１３を含む中間膜１０２を半導体ウェーハ上に形成する工程（ｂ）と、中間膜１０２上に固定膜１０４を形成する工程（ｃ）と、半導体ウェーハ１０１をブレードダイシングすることにより、各チップ１００ａを分離する工程（ｄ）と、各チップ１００ａに対するエッチングにより、犠牲層１１３を除去して振動膜１０３と固定膜１０４との間に空隙を設ける工程（ｅ）とを備える。
【解決手段】本発明の半導体装置１００の製造方法は、複数のチップを有する半導体ウェーハ１０１における各チップの所定の領域上に、振動膜１０３を形成する工程（ａ）と、各チップの振動膜１０３上に位置する犠牲層１１３を含む中間膜１０２を半導体ウェーハ上に形成する工程（ｂ）と、中間膜１０２上に固定膜１０４を形成する工程（ｃ）と、半導体ウェーハ１０１をブレードダイシングすることにより、各チップ１００ａを分離する工程（ｄ）と、各チップ１００ａに対するエッチングにより、犠牲層１１３を除去して振動膜１０３と固定膜１０４との間に空隙を設ける工程（ｅ）とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ダイシングの方法に関する。
【背景技術】
【０００２】
通常、半導体装置を製造するには、ウェーハ上にトランジスタ等の各種の素子を有する多数のチップを形成した後、チップとして個片化するためにダイシングを行なう。このようにダイシングを行なうとき、ウェーハ又は素子が破損し、半導体装置製造の歩留りが低下する原因となることがある。例えば、ブレードダイシングを行なうと、チップの端の部分において欠け（チッピング）が生じる場合がある。これが半導体装置におけるトランジスタ等の各種素子が形成された領域に達すると、半導体装置の機能が破壊されることになる。
【０００３】
そこで、このようなダイシングに際する破損を避けるための技術が今までにも検討されてきた。
【０００４】
一例として、特許文献１に開示されている半導体ウェーハの切断方法を、図１３（ａ）及び（ｂ）を参照して説明する。
【０００５】
図１３（ａ）は、半導体ウェーハ１１の一部の断面を示している。特に図示はしていないが半導体ウェーハ１１には各種の素子を有するチップが形成されており、スクライブ領域Ｒ中の切断線Ｌにおいて切断（ダイシング）されることにより個片化される。スクライブ領域Ｒは、チップ同士の間に設けられたダイシングのための領域である。ここで、半導体ウェーハ１１上のスクライブ領域Ｒにおいて、切断線Ｌの両側には絶縁膜１２が設けられている。
【０００６】
図１３（ｂ）には、半導体ウェーハ１１をブレード１３によりダイシングした際の様子が示されている。ダイシングは、二つの絶縁膜１２の間に位置する切断線Ｌに沿って行なわれる。このとき、ウェーハ１１の表面が欠けた（チッピング形状１４が生じた）場合にも、チッピングは絶縁膜１２によってストップされる。つまり、絶縁膜１２よりも先に進むことは抑えられる。これにより、チッピングによる半導体装置製造の歩留り低下を抑制することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３５００８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、一般的なダイシングの工程において、半導体ウェーハに形成した構造が脆弱であった場合、その部分が破壊されてしまい、その結果として製造歩留りが極めて悪くなることがある。
【０００９】
一般に、ブレードを用いるダイシングは、切断クズの除去等を目的として洗浄液（例えば水）を供給しながら行なわれる。このため、ダイシングの際に半導体ウェーハには水による圧力が加わる。この結果、半導体ウェーハに形成された構造に脆弱な部分が存在すると、そのような部分は水圧によって損傷を受けやすい。
【００１０】
特に、半導体装置が中空部分を有する場合、該中空部分を覆うような薄膜は水圧によって容易に破壊されることが考えられる。そこで、このような破壊を回避して、脆弱な部分を有する構造の半導体を実現することが課題となっている。
【００１１】
以上に鑑みて、本発明の目的は、中空部分を覆う薄膜のような脆弱な構造を有する半導体装置のより確実な製造方法を提供することである。
【課題を解決するための手段】
【００１２】
前記の目的を達成するため、本発明の第１の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、半導体ウェーハをブレードダイシングすることにより、各チップを分離する工程（ｄ）と、各チップに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｅ）とを備える。
【００１３】
本発明の半導体装置の製造方法によると、固定膜が犠牲層上に積層された状態でダイシング行なった後に犠牲層を除去するため、ダイシングの際に固定膜が破壊されるのを抑制することができる。このため、例えば振動膜と固定膜とが空隙を挟んで設けられたＭＥＭＳ（Micro Electro Mechanical Systems）マイクの構造を有する半導体装置を歩留り良く製造することができる。
【００１４】
尚、工程（ｄ）の前に、固定膜上に保護膜を設ける工程を更に備えることが好ましい。これにより、ダイシングの際の固定膜の破壊を更に確実に抑え、半導体装置製造の歩留りを向上することができる。
【００１５】
また、保護膜は、工程（ｅ）において犠牲層と共に除去されることが好ましい。このようにすると、保護膜を除去するための独立した工程を設けることは不要であり、工程数の増加を抑えて半導体装置を製造することができる。
【００１６】
次に、本発明の第２の発明の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、半導体ウェーハに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｄ）と、半導体ウェーハをレーザダイシングすることにより、各チップを分離する工程（ｅ）とを備える。
【００１７】
このようにすると、レーザダイシングは洗浄液の供給無しに行なうダイシング方法であるため、犠牲層が除かれた後に空隙上に設けられている固定膜についてもダイシングの際に破壊されることはない。この結果、振動膜と固定膜とが空隙を挟んで設けられたＭＥＭＳマイクの構造を確実に製造することができる。
【００１８】
尚、第２の半導体装置の製造方法に関し、工程（ｅ）において、半導体ウェーハの固定膜が形成された面に表面保護テープを貼り付けた後、半導体ウェーハの他方の面からレーザダイシングを行なうことが好ましい。
【００１９】
このようにすると、表面保護テープにより固定膜を保護してダイシングを行なうことができるため、より確実に固定膜の破壊を抑制することができる。
【００２０】
また、工程（ｅ）において、半導体ウェーハの固定膜が形成された面とは反対の面にダイシングテープを貼り付けた後、固定膜が形成された面からレーザダイシングを行なうことも好ましい。この場合にも、表面保護テープにより固定膜を保護してダイシングを行なうことができる。
【００２１】
以上のように、レーザダイシングは半導体ウェーハのどちらの面から行なうことも可能である。半導体ウェーハのダイシングが行なわれる領域（スクライブレーン）において、半導体ウェーハのいずれかの面に金属膜、拡散層又は酸化膜等が存在するためにレーザが反射され、レーザダイシングが不可能になっている場合がある。しかし、半導体ウェーハのいずれの面の側からレーザを照射してダイシングを行なっても良いため、都合に合わせてレーザを照射する面を選択することができる。
【００２２】
また、第２の半導体装置の製造方法に関し、工程（ｄ）の後で且つ工程（ｅ）の前に、半導体ウェーハの固定膜が形成された面に表面保護テープを貼り付けた後、半導体ウェーハの他方の面を研磨する工程を更に備え、工程（ｅ）において、半導体ウェーハの前記他方の面からレーザダイシングを行なうことが好ましい。
【００２３】
このようにすると、半導体ウェーハの固定膜が形成された面とは反対側の面の研磨（バックグラインド）及びダイシングの両方の工程において、表面保護テープにより固定膜を保護することができる。この結果、バックグラインド及びダイシングのために個別にテープを貼り付ける必要が無くなり、工程数を減らすことができる。
【００２４】
また、工程（ｅ）は、各チップの周囲にレーザ照射を行なうことにより、各チップを囲む変質層を形成する工程と、半導体ウェーハに力を加えることにより変質層に沿って各チップを分離する工程とを備えていることが好ましい。
【００２５】
レーザが照射された部分の半導体ウェーハ、中間層及び固定膜において、それぞれの材料が変質して変質層が生じる。変質層は変質する前に比べて物理的強度が低下しており、半導体ウェーハに力を加えると該変質層に沿って切断される。よって、各チップを囲むようにレーザ照射を行なって変質層を設けた後に半導体ウェーハに力を加えることにより、各チップを分離することができる。レーザダイシングは、このようにして行なうことができる。
【００２６】
次に、本発明の第３の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、半導体ウェーハに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｄ）と、工程（ｄ）の後に、固定膜上に保護膜を設けると共に、半導体ウェーハをブレードダイシングすることにより各チップを分離する工程（ｅ）とを備える。
【００２７】
本発明の第３の半導体装置の製造方法によると、保護膜によって固定膜の破壊を抑制しながら半導体ウェーハをダイシングし、振動膜と固定膜とが空隙を挟んで設けられた構造を有する半導体装置を確実に製造することができる。
【００２８】
尚、第３の半導体装置の製造方法において、工程（ｅ）の後に、各チップをチップホルダーに保持して保護膜を除去する工程を更に備えることが好ましい。このようにすると、保護膜を確実に除去することができる。
【００２９】
また、第３の半導体装置の製造方法において、工程（ｅ）において、半導体ウェーハの固定膜が形成された面とは反対の面にダイシングテープを貼り付けてブレードダイシングを行ない、工程（ｅ）の後に、ダイシングテープに貼り付けられた状態のチップから表面保護膜を除去する工程を更に供えることが好ましい。
【００３０】
このようにすると、保護膜を確実に除去することができると共に、各チップをチップホルダーに移す作業は不要となる。
【００３１】
次に、本発明の第４の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、固定膜、中間膜及び半導体ウェーハに、各チップを囲む溝を固定膜の側から形成する工程（ｄ）と、溝が形成された半導体ウェーハに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｅ）と、工程（ｅ）の後に、半導体ウェーハにおける溝を形成した面とは反対側の面を、溝に達するまで研磨することにより前記各チップを分離する工程（ｆ）とを備える。
【００３２】
第４の半導体装置の製造方法によると、まず、固定膜が犠牲層上に積層された状態において、半導体ウェーハの固定膜が形成された面から各チップを囲む溝を形成する。このとき、半導体ウェーハの他の面には達しない溝とする（ハーフカットする）ことにより、それぞれ振動膜等を含むチップが他の面の近傍においてのみ繋がった状態の半導体ウェーハを得る。犠牲層が残った状態でダイシングを行なうのであるから、この工程における固定膜の破壊は抑えられている。
【００３３】
次に、このような状態の半導体ウェーハに対してエッチングを行なって犠牲層を除去した後、半導体ウェーハの他の面を研磨（バックグラインド）する。固定膜が形成された面から設けられてる溝に達するまでこのような研磨を行なうことにより、半導体ウェーハの各チップを接続していた部分が除去される。この結果、各チップが切り離され、チップ化される。このようにして、固定膜等の破壊を避けて半導体装置を製造することができる。
【００３４】
また、工程（ｄ）において、溝は、各チップの振動膜から所定の距離を離して形成されることが好ましい。
【００３５】
犠牲層を除去するためのエッチングの際、溝の側面から半導体ウェーハがエッチングされ、製造する半導体装置の機能に影響することが考えられる。そこで、このような溝の側面のエッチングを考慮したマージンを含む所定の距離を離すように、溝を振動膜に対して配置する。これにより、溝の側面がエッチングされることによる影響を避けて半導体装置を確実に製造することができる。
【発明の効果】
【００３６】
本発明の半導体装置の製造方法によると、犠牲層上に固定膜を形成した後に犠牲層を除去することにより、空隙上に固定膜が形成された構造を有する半導体装置を製造することができる。ここで、ダイシング後に犠牲層を除去する、ダイシングをレーザにより行なう、固定膜上に保護膜を設ける、又は、ハーフカットの後にバックグラインドを行なうことにより、ダイシングの際に洗浄液の圧力によって固定膜が破壊されるのを抑え、確実に半導体装置を製造することができる。
【図面の簡単な説明】
【００３７】
【図１】図１は、本発明の各実施形態において形成する半導体装置（ＭＥＭＳマイクチップ１００）の構造を示す図である。
【図２】図２（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（ａ）及び（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法を説明する図である。
【図４】図４（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図５】図５（ａ）及び（ｂ）は、図４（ａ）〜（ｃ）に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図６】図６（ａ）〜（ｃ）は、本発明の第２の実施形態の変形例に係る半導体装置の製造方法を説明する図である。
【図７】図７（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を説明する図である。
【図８】図８（ａ）及び（ｂ）は、図７（ａ）〜（ｃ）に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を説明する図である。
【図９】図９（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の別の工程を説明する図である。
【図１０】図１０（ａ）及び（ｂ）は、本発明の第４の実施形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１（ａ）〜（ｃ）は、図１０（ａ）及び（ｂ）に引き続き、本発明の第４の実施形態に係る半導体装置の製造方法を説明する図である。
【図１２】図１２は、本発明の第４の実施形態に係る半導体装置の製造方法において、切断線Ｌと犠牲層１１３との距離Ｍについて説明するための図である。
【図１３】図１３（ａ）及び（ｂ）は、ダイシングに関する従来技術を説明するための図である。
【図１４】図１４は、ＭＥＭＳマイクチップ１００の空隙１０２ａ内に生じる場合があり、本発明において抑制しているコンタミネーション２０１について説明する図である。
【発明を実施するための形態】
【００３８】
以下、ＭＥＭＳマイクチップの製造を例として、本発明の実施形態を説明する。まず、ＭＥＭＳマイクチップとは、図１に示す構造を有する半導体装置である。
【００３９】
図１に示すように、ＭＥＭＳマイクチップ１００は、半導体基板１０１を用いて形成されている。半導体基板１０１は貫通孔１０１ａを有すると共に、半導体基板１０１上には、貫通孔１０１ａ上に位置する空隙１０２ａを有する中間膜１０２が設けられている。また、貫通孔１０１ａ上には該貫通孔１０１ａを塞ぐように振動膜１０３が設けられている。更に、中間膜１０２上及び空隙１０２ａを覆うように、固定膜１０４が設けられている。
【００４０】
このように、空隙１０２ａは、振動膜１０３と固定膜１０４とに挟まれている。また、空隙１０２ａ上の部分の固定膜１０４には音孔１０４ａが設けられていると共に、振動膜１０３には孔１０３ｂが設けられている。つまり、固定膜１０４における音孔１０４ａは、ＭＥＭＳマイクチップ１００外からの音響をＭＥＭＳマイクチップ１００内に取り入れる機能を有する。また、振動膜１０３における孔１０３ｂは、貫通孔１０１ａ側と気圧を一致させる機能を有する。
【００４１】
このような構造を有するＭＥＭＳマイクチップ１００において、音孔１０４ａを通じて導入される音波により、振動膜１０３が振動する。この結果、固定膜１０４と振動膜１０３との距離が変化するため、上部電極となる固定膜１０４と、下部電極となる振動膜１０３との間の容量の変化を電気信号として取り出すことができる。このようにして、音波を電気信号に変換することができる。
【００４２】
以下に説明する個々の実施形態においては、ＭＥＭＳマイクチップ１００の製造方法を説明する（但し、本発明がＭＥＭＳマイクチップの製造のみに限定されるわけではない）。特に、極めて薄く且つ独立した（他の膜と積層されて補強された構造とはなっていない）部分を有するために脆弱な振動膜１０３及び固定膜１０４を形成する方法について詳しく述べる。
【００４３】
尚、製造されたＭＥＭＳマイクチップ１００において、空隙１０２ａ内にコンタミネーションが発生している場合がある。
【００４４】
ここで、コンタミネーションとは、例えばＭＥＭＳマイクチップ１００の製造工程において生じる半導体ウェーハ１０１のクズ、ダイシングテープのクズ、ダイシングに用いるブレードの破片等を言う。このようなコンタミネーション２０１が孔１０３ｂ又は音孔１０４ａよりも小さい場合、図１４に示すように、ＭＥＭＳマイクチップ１００の製造工程中に孔１０３ｂ又は音孔１０４ａから空隙１０２ａ内に入り込み、製造工程が完了した後にも空隙１０２ａ内に残ることがある。図１４では振動膜１０３に付着したコンタミネーション２０１が示されているが、固定膜１０４、中間膜１０２の側面又は半導体ウェーハ１０１の側面に付着することも考えられる。
【００４５】
このようなコンタミネーション２０１が発生すると、ＭＥＭＳマイクチップ１００の性能が劣化する。特に、マイクとしての周波数特性が劣化して必要な品質を得ることができにくくなり、ＭＥＭＳマイクチップ１００製造の歩留りが低下する原因となる。
【００４６】
尚、振動膜１０３及び固定膜１０４が脆弱であること等から、一旦発生したコンタミネーション２０１を取り除くのは容易ではなく、その発生を防ぐことが望ましい。
【００４７】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。
【００４８】
図２（ａ）〜（ｅ）には、本実施形態によるＭＥＭＳマイクチップ１００の製造方法を示している。
【００４９】
まず、図２（ａ）に示すように、半導体ウェーハ１０１の一方の面（以下、表面と記す）上に、振動膜１０３に加工するための積層材料膜１０３ａを形成する。積層材料膜１０３ａは、例えば、ＳｉＮ膜、ＰＳ（Poly Silicon）膜ＴＥＯＳ（Tetraetylorthosilicate）膜及びＳｉＮ膜が下からこの順に積層した構造であってもよい。
【００５０】
次に、積層材料膜１０３ａを覆うように、振動膜１０３の加工形状に対応したパターンを有し、例えばＳｉＯ2 膜であるエッチングストッパー膜１１１を形成する。
【００５１】
尚、積層材料膜１０３ａを形成する際、半導体ウェーハ１０１における積層材料膜１０３ａを形成したのとは反対側の面（以下、裏面と記す）において、例えば酸化膜１１２が形成される場合もある。
【００５２】
また、図２（ａ）において、後の工程でダイシングされる位置である切断線Ｌを示しており、積層材料膜１０３ａ一つを含む範囲が切断線Ｌにおけるダイシングにより一つのチップとなる。図２（ａ）には一つだけ示しているが、半導体ウェーハ１０１にはこのような各チップとなる構造を複数同時に形成する。
【００５３】
この後、エッチングストッパー膜１１１をマスクとして用いてエッチングを行ない、積層材料膜１０３ａを加工して、図２（ｂ）に示す形状を有する振動膜１０３を得る。この際、例えば、ＳｉＮ膜についてフッ素系ガスを用いたドライエッチングを行ない、ＰＳ膜についてはフッ酸系溶剤を用いたウェットエッチングを行なえばよい。
【００５４】
次に、図２（ｂ）に示すように、振動膜１０３上に犠牲層１１３を有する中間膜１０２を、半導体ウェーハ１０１上に形成する。更に、犠牲層１１３及び中間膜１０２の上覆うように固定膜１０４を形成する。
【００５５】
ここで、犠牲層１１３は及び中間膜１０２は例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）により形成し、また、固定膜１０４は振動膜１０３と同一の構成を有する積層膜として形成する。つまり、本実施形態の固定膜１０４は、ＳｉＮ膜、ＰＳ膜、ＴＥＯＳ膜及びＳｉＮ膜が下からこの順に積層した構造である。
【００５６】
尚、本実施形態のＭＥＭＳマイクチップ１００において、中間膜１０２と犠牲層１１３とは１つの層として一度に形成し、その後、振動膜１０３上の部分のみを犠牲層１１３として除去することにより形成している。但し、これに限るものではなく、中間膜１０２と犠牲層１１３とを別々に形成することも考えられる。この場合、材料についても異なっていても良い。
【００５７】
次に、図２（ｃ）に示すように、半導体ウェーハ１０１に対してバックグラインドを行なう。つまり、半導体ウェーハ１０１の裏面（振動膜１０３が形成されている面と反対側の面）を研磨し、半導体ウェーハ１０１の厚さを薄くする。これは、固定膜１０４上にＢＧ（バックグラインド）テープ１１４を貼り付けて行なう。ＢＧテープ１１４としては、例えば、ポリエチレン製テープにアクリル系接着剤を塗布したものを用いても良い。
【００５８】
次に、図２（ｄ）に示すように、半導体ウェーハ１０１の裏面に、例えばシリコン酸化膜からなるマスク１１５を形成し、これを用いて半導体ウェーハ１０１に対するエッチングを行なう。これにより、半導体ウェーハ１０１に裏面から貫通孔１０１ａが形成され、振動膜１０３が貫通孔１０１ａに向かって露出することになる。
【００５９】
次に、半導体ウェーハ１０１を切断線Ｌに沿ってダイシングして各チップを分離し、チップ１００ａを形成する。このためには、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付け、ブレードを用いてダイシングする。図２（ｅ）には、チップ１００ａ二つ程度の範囲について、ダイシングした状態が示されている。尚、ダイシングテープ１１６としては、例えばポリオレフィン製テープにアクリル系接着剤を塗布したものを用いても良い。
【００６０】
このようなダイシングは、切断クズの除去を目的として例えば洗浄用の水を供給しながら行なう。固定膜１０４は薄い膜であるが、犠牲層１１３上に積層されているため、供給される水の圧力を受けても容易に破壊されることはない。
【００６１】
この後、ダイシングテープ１１６を剥離してチップ１００ａの状態でエッチング処理を行ない、犠牲層１１３を除去することにより空隙１０２ａとする。これにより、図１に示すＭＥＭＳマイクチップ１００の構造を得ることができる。尚、このエッチングの際、エッチング液としてはＨＦを用いることができる。
【００６２】
以上のように、チップ化のためのダイシングを犠牲層１１３の除去の前に行なうことにより、固定膜１０４の破壊を抑えることができる。その後、ダイシングの後に犠牲層１１３を除去すると、振動膜１０３と固定膜１０４とが空隙１０２ａを挟んで形成された構造を有する半導体装置（ＭＥＭＳマイクチップ１００）を歩留り良く製造することができる。
【００６３】
また、ダイシング工程において生じる切断クズが図１４に示したようなコンタミネーション２０１として空隙１０２ａ内に残ることは防がれている。
【００６４】
つまり、ダイシングの際、半導体ウェーハ１０１、中間膜１０２、ダイシングテープ１１６等のクズが生じ、また、ダイシングブレードの破片がクズとして生じることもある。このようなクズは、孔１０３ｂ又は音孔１０４ａよりも小さい場合もあり、仮に犠牲層１１３が無かったとすると空隙１０２ａ内に入り込むことも考えられる。このようにして、図１４のようにＭＥＭＳマイクチップ１００の完成品においてコンタミネーション２０１が発生すると、装置の品質を劣化させる。
【００６５】
しかし、本実施形態の方法によると、ダイシングの際には犠牲層１１３が残されている。よって、図１４に示すコンタミネーション２０１の発生は防がれている。結果として、ＭＥＭＳマイクチップ１００の品質及びその製造歩留りが向上する。
【００６６】
尚、以上に説明した工程においては、固定膜１０４の形成の後で且つ貫通孔１０１ａの形成の前に、半導体ウェーハ１０１のバックグラインドを行なっている。しかし、バックグラインドは、図２（ａ）に示す振動膜１０３形成の前に行なっておくことも可能である。この場合は、既に厚さの薄くなった半導体ウェーハ１０１を用いて図２（ａ）と同様に振動膜１０３の形成を行なうことになる。
【００６７】
更に、固定膜１０４の形成の後、先に貫通孔１０１ａの形成を行ない、その後にバックグラインドを行なってもよい。
【００６８】
このように、図２（ａ）〜（ｅ）に示したものとは異なる工程順によりＭＥＭＳマイクチップ１００を製造することもできる。
【００６９】
（第１の実施形態の変形例）
次に、第１の実施形態の変形例に係る半導体装置の製造方法を説明する。本変形例では、第１の実施形態の半導体装置の製造方法と比較すると、固定膜１０４上に保護膜を設けることを特徴とする。これについて、図面を参照して以下に説明する。図３（ａ）及び（ｂ）は、本変形例における特徴的な工程を示す図である。
【００７０】
まず、第１の実施形態と同様に、図２（ａ）〜（ｄ）に説明した工程を行なう。次に、図３（ａ）に示すように、固定膜１０４上に保護膜１１７を形成する。また、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付ける。この後、保護膜１１７と共に半導体ウェーハ１０１を切断線Ｌに沿ってブレードダイシングすることにより、図３（ｂ）に示すようにチップ１００ａを得る。このようにすると、保護膜１１７により固定膜１０４の破壊を更に確実に抑制し、ＭＥＭＳマイクチップ１００の製造歩留りを向上することができる。尚、保護膜１１７は、アクリル等を材料として形成することができる。
【００７１】
この後、保護膜１１７を除去する。これは、ダイシングの後、保護膜１１７除去のための独立した工程として行なうことも可能である。この場合には、保護膜１１７の除去の後、エッチングにより犠牲層１１３を除去することにより図１に示す半導体装置を得ることができる。
【００７２】
また、独立した工程として保護膜１１７を除去するのに代えて、犠牲層１１３を除去するためのエッチングの際に、保護膜１１７を同時に除去するようにすることも可能である。このようにすると、工程数の増加を抑えて図１に示す半導体装置を得ることができる。
【００７３】
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照して説明する。本実施形態でも、図１に示すＭＥＭＳマイクチップ１００を例として説明する。また、犠牲層１１３の除去及びチップ化の工程以外については第１の実施形態と同様であるため、本実施形態におけるチップ化の工程について主に説明する。尚、図４（ａ）〜（ｃ）と、図５（ａ）及び（ｂ）とは、本実施形態における半導体装置の製造工程を説明する図である。
【００７４】
具体的には、まず、第１の実施形態と同様に、図２（ａ）〜（ｄ）の工程を行なう。これにより、図２（ｄ）に示したように、各チップとなる構造を複数有する半導体ウェーハ１０１を得ることができる。
【００７５】
次に、図４（ａ）に示すように、半導体ウェーハ１０１に対してエッチング処理を行なうことにより、ウェーハ状態のまま犠牲層１１３を除去して空隙１０２ａとする。尚、図４（ａ）においても、後にダイシングされる位置である切断線Ｌを示しており、切断線Ｌに挟まれた範囲が後にダイシングにより一つのチップとなる。このため、図４（ａ）には、半導体ウェーハ１０１のうち、チップ二つ程度の範囲を示していることになる。
【００７６】
次に、図４（ｂ）に示すように、半導体ウェーハ１０１の裏面側から切断線Ｌに沿ってダイシング用のレーザ１１８を照射する。これにより、レーザ１１８を照射された部分（切断線Ｌの近傍）の半導体ウェーハ１０１、中間膜１０２及び固定膜１０４は変質し、物理的強度の低下した変質層２０２となる。
【００７７】
このため、続いて図４（ｃ）に示すように半導体ウェーハ１０１の裏面にダイシング用テープを貼り付け、エキスパンドを行なうと、半導体ウェーハ１０１等がレーザ１１８を照射された位置において切断され、チップ化される。ここで、エキスパンドとは、レーザ１１８照射後の半導体ウェーハ１０１に対して面に沿った方向の力を加えるため、ダイシングテープ１１６を広げるように引くことである。図４（ｃ）では、矢印Ｆのようにダイシングテープ１１６を引くことを示している。
【００７８】
以上のようにして、図１に示すようなＭＥＭＳマイクチップ１００を製造することができる。
【００７９】
尚、分割された個々のチップについて、周囲に変質層２０２が残されている。照射したレーザの出力が１〜１０Ｗである場合、残されている変質層２０２の幅Ｋは、１〜５μｍ程度となる。
【００８０】
図４（ｂ）及び（ｃ）において、レーザが照射された切断腺Ｌの部分の半導体ウェーハ１０１、中間膜１０２及び固定膜１０４が全て変質層２０２となっているように示されている。しかし、より限られた範囲だけが変質層２０２となり、変質されることなく残っている部分があっても良い。図４（ｃ）のエキスパンドによりチップ１００が分離される程度に変質層２０２が形成されていればよい。
【００８１】
また、変質層２０２とは、代表的には多結晶質層である。つまり、本実施形態の半導体ウェーハ１０１として単結晶のシリコンからなるウェーハを用いることができ、この場合、レーザ照射を行なった部分の結晶構造が変化して多結晶質層である変質層２０２となる。
【００８２】
単結晶のシリコンにおいては、理想的には、全ての原子が規則正しく配列してダイヤモンド格子構造を取っている。これに対して多結晶質層の場合、部分的には原子配列が規則的に配列した結晶構造が見られるが、このような部分的な結晶構造が多数集まった構造となっており、広い領域に亘る規則正しい配列は有していない。このように、レーザ照射により、原子配列が規則的な配列を有する領域が小さくなる。
【００８３】
このような単結晶及び多結晶の違いは、例えば、ラマン分光法等を用いて確認することができる。
【００８４】
このようなレーザ照射及びエキスパンドによるレーザダイシングは、洗浄水を供給することなく行なわれる。このため、空隙１０２ａ上に位置している固定膜１０４が、洗浄水の圧力等によって破壊されることはない。
【００８５】
このように、ダイシング前にウェーハ状態で犠牲層１１３を除去する場合であっても、ダイシングをレーザダイシングとすることにより、洗浄水の圧力によって固定膜１０４が破壊されることを避けてダイシングを行なうことができる。このため、ＭＥＭＳマイクチップ１００を製造する際の歩留りを向上することができる。
【００８６】
尚、レーザ照射の前に、図５（ａ）のように、固定膜１０４上に表面保護テープ１１９を貼り付けても良い。この後、半導体ウェーハ１０１の裏面からレーザ１１８を照射する。更に、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付け、表面保護テープ１１９を剥離すると、図４（ｃ）と同様にエキスパンドを行なうことができる。このように表面保護テープ１１９を用いると、ダイシングの際に固定膜１０４等が損傷を受けることを防ぎ、更に確実にＭＥＭＳマイクチップ１００を製造することができる。更に、表面保護テープ１１９により、空隙１０２ａ内へのコンタミネーション２０１の侵入（図１４を参照）を防ぐことができる。
【００８７】
また、半導体ウェーハ１０１に対するエッチング処理により犠牲層１１３を除去した後、図５（ｂ）に示すように、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付けるようにしても良い。この場合、半導体ウェーハ１０１の表面側からレーザ１１８を照射する。この後、やはり図４（ｃ）に示すようなエキスパンドを行ない、半導体ウェーハ１０１をレーザ照射による変質部分において切断し、チップ化することが可能である。
【００８８】
このように、レーザ照射については、半導体ウェーハ１０１の表面側及び裏面側のどちらから行なっても良い。図５（ａ）及び（ｂ）の場合にもレーザ照射により変質層が生じるが、その図示は省略する。
【００８９】
レーザ１１８を照射する切断線Ｌにおいて、レーザを入射する面に酸化膜又は金属膜等が存在すると、レーザ１１８が反射されることがある。このようにレーザの反射が起こる場合、レーザダイシングは困難である。しかし、前記の通り、レーザ照射は半導体ウェーハ１０１のどちらの面から行なうことも可能である。そのため表面及び裏面のどちらか一方について、酸化膜又は金属膜等の無い面になっていれば、レーザダイシングによるチップ化が可能である。
【００９０】
尚、本実施形態におけるそれぞれの構成要素について、いずれも第１の実施形態と同様の材料を用いることができる。エッチングに使用する薬液等についても、第１の実施形態と同様である。
【００９１】
（第２の実施形態の変形例）
以下に、第２の実施形態の変形例を説明する。図６（ａ）〜（ｃ）は、本変形例に係る半導体装置の製造工程を説明する図である。本変形例では、始めに、第１の実施形態と同様に固定膜１０４の形成までを行ない、図２（ｂ）に示す構造を得る。
【００９２】
次に、半導体ウェーハ１０１の裏面にマスク１１５を形成し、半導体ウェーハ１０１に対して裏面からエッチングを行なう。これにより、貫通孔１０１ｂが形成され、振動膜１０３の裏面が貫通孔１０１ｂの側に露出する。この様子を図６（ａ）に示す。
【００９３】
次に、図６（ｂ）に示すように、エッチングにより犠牲層１１３を除去して空隙１０２ａとする。続いて、図６（ｃ）に示すように表面保護テープ１１９を固定膜１０４上に貼り付けた後、半導体ウェーハ１０１の裏面を研磨する（バックグラインドを行なう）。これにより、半導体ウェーハ１０１の厚さが薄くなる。つまり、本変形例を第２の実施形態と比較すると、犠牲層１１３を除去する工程と、バックグラインドを行なう工程とについて、順序が逆になっている。
【００９４】
続いて、図５（ａ）に示すのと同様のレーザ照射を行なう。これにより、レーザ１１８を照射された部分が変質して物理的に脆弱になる。更に、図４（ｃ）と同様にダイシングテープ１１６を貼り付けると共に表面保護テープ１１９を剥離した後、エキスパンドを行なう。これにより、レーザ１１８を照射部分において半導体ウェーハ１０１、中間膜１０２及び固定膜１０４が切断され、振動膜１０３上に空隙１０２ａを挟んで固定膜１０４が形成された構造を含む個々のチップを得ることができる。
【００９５】
本変形例によると、表面保護テープ１１９を用いてバックグラインド及びレーザ照射の二つの工程を行なうことができる。つまり、第２の実施形態の場合のようにバックグラインドに用いたＢＧテープ１１４を剥がした後、表面保護テープ１１９を用いてレーザ照射を行なう場合に比べ、使用するテープの数を減らすことができる。また、テープの貼り付け及び剥離の工程についても減らすことができる。この結果、製造工程の簡略化及びコスト低減が可能である。
【００９６】
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置の製造方法について図面を参照して説明する。本実施形態でも、図１に示すＭＥＭＳマイクチップ１００を例として説明する。また、犠牲層１１３の除去及びチップ化の工程以外については第１の実施形態と同様であるため、主として本実施形態におけるチップ化の工程について説明する。尚、図７（ａ）〜（ｃ）と、図８（ａ）及び（ｂ）とは、本実施形態に係る半導体装置の製造方法を説明する図である。
【００９７】
具体的には、まず、第１の実施形態と同様に、図２（ａ）〜（ｄ）の工程を行なう。これにより、図２（ｄ）に示したように、振動膜１０３上に犠牲層１１３を介して固定膜１０４が形成された構造を複数有する半導体ウェーハ１０１を得ることができる。
【００９８】
次に、図７（ａ）に示すように、半導体ウェーハ１０１に対してエッチング処理を行なうことにより、ウェーハ状態のまま犠牲層１１３を除去して空隙１０２ａとする。尚、図７（ａ）においても、後にダイシングされる位置である切断線Ｌを示している。ここでも、ダイシングによりチップとなる範囲が二つ程度示されている。
【００９９】
次に、図７（ｂ）に示すように、固定膜１０４上に、保護膜１１７を形成する。これは、例えば、アクリル等を材料として形成すればよい。更に、半導体ウェーハ１０１の裏面に、ダイシングテープ１１６を貼り付ける。
【０１００】
続いて、図７（ｃ）に示すように、保護膜１１７と共に半導体ウェーハ１０１をブレードダイシングする。このとき、固定膜１０４上に保護膜１１７が形成されていることにより、ダイシングに伴う洗浄水の圧力によって固定膜１０４が破壊されることは抑えられている。
【０１０１】
このようにして、洗浄水の供給を伴うブレードダイシングを用いる場合であっても、保護膜１１７により固定膜１０４が破壊されることを抑制しながらダイシングを行ない、チップを得ることができる。
【０１０２】
このようなダイシングの際、保護膜１１７が形成されていることにより、図１４に示すような空隙１０２ａ内におけるコンタミネーション２０１の発生は防がれている。
【０１０３】
この後、保護膜１１７を除去すると、図１と同様のＭＥＭＳマイクチップ１００を得ることができる。保護膜１１７の除去のためには、例えば、図８（ａ）のようにダイシングされたチップをダイシングテープ１１６から外してチップホルダー１２０に移し、その後ＩＰＡ（イソプロピルアルコール）等による洗浄等を行なえばよい。このようにすると、より確実な洗浄を行なうことができる。
【０１０４】
また、保護膜１１７を除去するための別の方法としては、図８（ｂ）のように、ダイシングテープ１１６に貼り付けられた状態のままのチップに対してＩＰＡ洗浄を行なうこともできる。この場合、チップをチップホルダーに移す作業が不要であるため、より簡便な工程となる利点がある。
【０１０５】
以上のようにして、振動膜１０３上に空隙１０２ａを介して固定膜１０４が形成された構造を有する半導体装置、具体的にはＭＥＭＳマイクチップ１００を歩留り良く製造することができる。更に、コンタミネーションの発生が防止されていることによる品質及び歩留りの向上も実現する。
【０１０６】
尚、以上に説明した工程では、固定膜１０４を形成した後にバックグラインド、その次に貫通孔１０１ａの形成という順序となっている。しかし、第１の実施形態の場合と同様、バックグラインドは、振動膜１０３を形成する前に行なっても良い。
【０１０７】
また、バックグラインドは、保護膜１１７の形成後で且つダイシングの前に行なうこともできる。図９（ａ）〜（ｃ）は、このような場合の工程を説明する図である。
【０１０８】
つまり、図２（ｂ）の構造を形成した後、図９（ａ）に示すように、半導体ウェーハ１０１の裏面にマスク１１５を設けた後、これをマスクとするエッチングにより貫通孔１０１ｂを形成する。
【０１０９】
次に、図９（ｂ）に示すように、固定膜１０４上に保護膜１１７を形成する。続いて、保護膜１１７上にＢＧテープ１１４を貼り付け、半導体ウェーハ１０１のバックグラインドを行なう。これにより、図９（ｃ）に示すように、半導体ウェーハ１０１の厚さを裏面から薄くする。続いて、ＢＧテープ１１４を剥がした後、図７（ｂ）及び（ｃ）と同様に、ダイシングテープ１１６を貼り付けてブレードダイシングを行なう。保護膜１１７の除去についても、先に説明した場合と同様である。
【０１１０】
（第４の実施形態）
次に、本発明の第４の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１０（ａ）及び（ｂ）と、図１１（ａ）〜（ｃ）とは、本実施形態における半導体装置の製造方法を説明する図である。
【０１１１】
本実施形態でも、図１に示すＭＥＭＳマイクチップ１００を例として説明する。また、犠牲層１１３の除去及びチップ化の工程以外については第１の実施形態と同様であるため、本実施形態におけるチップ化の工程について主に説明する。
【０１１２】
まず、第１の実施形態と同様にして固定膜１０４の形成までを行ない、図２（ｂ）に示す構造を得る。つまり、半導体ウェーハ１０１上に振動膜１０３が形成され、その上に犠牲層１１３を介して固定膜１０４が形成された構造である。この時点では、バックグラインドは行なわれていない。
【０１１３】
次に、図１０（ａ）に示すように、半導体ウェーハ１０１の裏面（振動膜１０３が形成されているのと反対側の面）にマスク１１５を形成し、半導体ウェーハ１０１に対して裏面からエッチングを行なう。これにより、貫通孔１０１ｂが形成され、振動膜１０３の裏面が貫通孔１０１ｂの側に露出する。
【０１１４】
次に、半導体ウェーハ１０１の表面からブレードダイシングを行なう。但し、図１０（ｂ）に示すように、半導体ウェーハ１０１の裏面付近において、半導体ウェーハ１０１の一部を薄い接続部１２１として残し、表面から溝１２２を設けるようにブレードダイシングを行なう。この結果、半導体ウェーハ１０１における各チップとなるべき領域が、半導体ウェーハ１０１を薄く残した部分である接続部１２１によって繋がった状態となる。
【０１１５】
このようなブレードダイシングの際、固定膜１０４は犠牲層１１３上に積層されているため、洗浄水の圧力によって破壊されることは避けられている。また、犠牲層１１３が存在するため、ダイシングの際に発生するクズにより図１４に示すようなコンタミネーション２０１が残ることは防がれている。
【０１１６】
次に、図１１（ａ）に示すように、溝１２２の形成された半導体ウェーハ１０１に対するエッチング処理により、犠牲層１１３を除去して空隙１０２ａとする。
【０１１７】
続いて、図１１（ｂ）に示すように、固定膜１０４上にＢＧテープ１１４を貼り付けた後、半導体ウェーハ１０１の裏面を研磨する。このようなバックグラインドは、少なくとも、接続部１２１を削り取って溝１２２に達するまで行なう。これにより、接続部１２１によって互いに接続されていた個々のチップとなる領域が切り離され、図１に示すのと同じＭＥＭＳマイクチップ１００を形成することができる。
【０１１８】
この後、図１１（ｃ）に示すように、個々のチップの裏面に接するようにダイシングテープ１１６を貼り付ける。更に、ＢＧテープ１１４を剥離すると、ダイシングテープ１１６に対する転写を行なうことができる。
【０１１９】
以上のように、それぞれ振動膜１０３及び固定膜１０４を含むチップとなる領域を囲むように、ダイシングによって溝１２２を半導体ウェーハ１０１の表面から形成した後、犠牲層１１３を除去し、更にその後、半導体ウェーハ１０１の裏面からバックグラインドを行なう。このような方法によると、固定膜１０４が破壊されるのを抑制しながら、ＭＥＭＳマイクチップ１００のような半導体装置を製造することができる。また、ダイシング工程におけるコンタミネーションの発生を防ぐことにより、品質と製造歩留りの向上とを実現している。
【０１２０】
尚、犠牲層１１３を除去するためのエッチングを行なう際、溝１２２の側面についてもエッチングされ、溝１２２の幅が広くなることがある。例えば、図１２に示すように、切断線Ｌから側面侵食位置Ｅまでエッチングされることがある。このようなことが起こると、製造される半導体装置（ＭＥＭＳマイクチップ１００）の機能に影響するおそれがある。
【０１２１】
そこで、例えば図１２に示すように、切断線Ｌから後に空隙１０２ａとなる犠牲層１１３までの距離Ｍについて、エッチング処理により溝１２２の側面の側面がエッチングされる量を予め考慮してマージンを含めた距離としておく。これにより、例えば側面侵食位置Ｅまで溝１２２の側面がエッチングされた場合にも、製造される半導体装置の機能に影響が及ぶのを避けることができる。
【０１２２】
尚、以上のいずれの実施形態においても、記載した各構成要素の材料等はいずれも例示するものであり、特に限定されない。
【産業上の利用可能性】
【０１２３】
本発明に係る半導体装置の製造方法によると、脆弱な構造である部分がダイシングの際に破壊されるのを避けると共に、コンタミネーションを避けて半導体ウェーハのチップ化を行なうことができ、特に、ＭＥＭＳマイクチップ等の製造に有用である。
【符号の説明】
【０１２４】
１００ ＭＥＭＳマイクチップ
１００ａ チップ
１０１ 半導体ウェーハ
１０２ 中間膜
１０２ａ 空隙
１０２ｂ 貫通孔
１０３ 振動膜
１０３ａ 積層材料膜
１０４ 固定膜
１０４ｂ 孔
１１１ エッチングストッパー膜
１１２ 酸化膜
１１３ 犠牲層
１１４ ＢＧテープ
１１５ マスク
１１６ ダイシングテープ
１１７ 保護膜
１１８ レーザ
１１９ 表面保護テープ
１２０ チップホルダー
１２１ 接続部
１２２ 溝
２０１ コンタミネーション
２０２ 変質層
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ダイシングの方法に関する。
【背景技術】
【０００２】
通常、半導体装置を製造するには、ウェーハ上にトランジスタ等の各種の素子を有する多数のチップを形成した後、チップとして個片化するためにダイシングを行なう。このようにダイシングを行なうとき、ウェーハ又は素子が破損し、半導体装置製造の歩留りが低下する原因となることがある。例えば、ブレードダイシングを行なうと、チップの端の部分において欠け（チッピング）が生じる場合がある。これが半導体装置におけるトランジスタ等の各種素子が形成された領域に達すると、半導体装置の機能が破壊されることになる。
【０００３】
そこで、このようなダイシングに際する破損を避けるための技術が今までにも検討されてきた。
【０００４】
一例として、特許文献１に開示されている半導体ウェーハの切断方法を、図１３（ａ）及び（ｂ）を参照して説明する。
【０００５】
図１３（ａ）は、半導体ウェーハ１１の一部の断面を示している。特に図示はしていないが半導体ウェーハ１１には各種の素子を有するチップが形成されており、スクライブ領域Ｒ中の切断線Ｌにおいて切断（ダイシング）されることにより個片化される。スクライブ領域Ｒは、チップ同士の間に設けられたダイシングのための領域である。ここで、半導体ウェーハ１１上のスクライブ領域Ｒにおいて、切断線Ｌの両側には絶縁膜１２が設けられている。
【０００６】
図１３（ｂ）には、半導体ウェーハ１１をブレード１３によりダイシングした際の様子が示されている。ダイシングは、二つの絶縁膜１２の間に位置する切断線Ｌに沿って行なわれる。このとき、ウェーハ１１の表面が欠けた（チッピング形状１４が生じた）場合にも、チッピングは絶縁膜１２によってストップされる。つまり、絶縁膜１２よりも先に進むことは抑えられる。これにより、チッピングによる半導体装置製造の歩留り低下を抑制することができる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３５００８１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、一般的なダイシングの工程において、半導体ウェーハに形成した構造が脆弱であった場合、その部分が破壊されてしまい、その結果として製造歩留りが極めて悪くなることがある。
【０００９】
一般に、ブレードを用いるダイシングは、切断クズの除去等を目的として洗浄液（例えば水）を供給しながら行なわれる。このため、ダイシングの際に半導体ウェーハには水による圧力が加わる。この結果、半導体ウェーハに形成された構造に脆弱な部分が存在すると、そのような部分は水圧によって損傷を受けやすい。
【００１０】
特に、半導体装置が中空部分を有する場合、該中空部分を覆うような薄膜は水圧によって容易に破壊されることが考えられる。そこで、このような破壊を回避して、脆弱な部分を有する構造の半導体を実現することが課題となっている。
【００１１】
以上に鑑みて、本発明の目的は、中空部分を覆う薄膜のような脆弱な構造を有する半導体装置のより確実な製造方法を提供することである。
【課題を解決するための手段】
【００１２】
前記の目的を達成するため、本発明の第１の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、半導体ウェーハをブレードダイシングすることにより、各チップを分離する工程（ｄ）と、各チップに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｅ）とを備える。
【００１３】
本発明の半導体装置の製造方法によると、固定膜が犠牲層上に積層された状態でダイシング行なった後に犠牲層を除去するため、ダイシングの際に固定膜が破壊されるのを抑制することができる。このため、例えば振動膜と固定膜とが空隙を挟んで設けられたＭＥＭＳ（Micro Electro Mechanical Systems）マイクの構造を有する半導体装置を歩留り良く製造することができる。
【００１４】
尚、工程（ｄ）の前に、固定膜上に保護膜を設ける工程を更に備えることが好ましい。これにより、ダイシングの際の固定膜の破壊を更に確実に抑え、半導体装置製造の歩留りを向上することができる。
【００１５】
また、保護膜は、工程（ｅ）において犠牲層と共に除去されることが好ましい。このようにすると、保護膜を除去するための独立した工程を設けることは不要であり、工程数の増加を抑えて半導体装置を製造することができる。
【００１６】
次に、本発明の第２の発明の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、半導体ウェーハに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｄ）と、半導体ウェーハをレーザダイシングすることにより、各チップを分離する工程（ｅ）とを備える。
【００１７】
このようにすると、レーザダイシングは洗浄液の供給無しに行なうダイシング方法であるため、犠牲層が除かれた後に空隙上に設けられている固定膜についてもダイシングの際に破壊されることはない。この結果、振動膜と固定膜とが空隙を挟んで設けられたＭＥＭＳマイクの構造を確実に製造することができる。
【００１８】
尚、第２の半導体装置の製造方法に関し、工程（ｅ）において、半導体ウェーハの固定膜が形成された面に表面保護テープを貼り付けた後、半導体ウェーハの他方の面からレーザダイシングを行なうことが好ましい。
【００１９】
このようにすると、表面保護テープにより固定膜を保護してダイシングを行なうことができるため、より確実に固定膜の破壊を抑制することができる。
【００２０】
また、工程（ｅ）において、半導体ウェーハの固定膜が形成された面とは反対の面にダイシングテープを貼り付けた後、固定膜が形成された面からレーザダイシングを行なうことも好ましい。この場合にも、表面保護テープにより固定膜を保護してダイシングを行なうことができる。
【００２１】
以上のように、レーザダイシングは半導体ウェーハのどちらの面から行なうことも可能である。半導体ウェーハのダイシングが行なわれる領域（スクライブレーン）において、半導体ウェーハのいずれかの面に金属膜、拡散層又は酸化膜等が存在するためにレーザが反射され、レーザダイシングが不可能になっている場合がある。しかし、半導体ウェーハのいずれの面の側からレーザを照射してダイシングを行なっても良いため、都合に合わせてレーザを照射する面を選択することができる。
【００２２】
また、第２の半導体装置の製造方法に関し、工程（ｄ）の後で且つ工程（ｅ）の前に、半導体ウェーハの固定膜が形成された面に表面保護テープを貼り付けた後、半導体ウェーハの他方の面を研磨する工程を更に備え、工程（ｅ）において、半導体ウェーハの前記他方の面からレーザダイシングを行なうことが好ましい。
【００２３】
このようにすると、半導体ウェーハの固定膜が形成された面とは反対側の面の研磨（バックグラインド）及びダイシングの両方の工程において、表面保護テープにより固定膜を保護することができる。この結果、バックグラインド及びダイシングのために個別にテープを貼り付ける必要が無くなり、工程数を減らすことができる。
【００２４】
また、工程（ｅ）は、各チップの周囲にレーザ照射を行なうことにより、各チップを囲む変質層を形成する工程と、半導体ウェーハに力を加えることにより変質層に沿って各チップを分離する工程とを備えていることが好ましい。
【００２５】
レーザが照射された部分の半導体ウェーハ、中間層及び固定膜において、それぞれの材料が変質して変質層が生じる。変質層は変質する前に比べて物理的強度が低下しており、半導体ウェーハに力を加えると該変質層に沿って切断される。よって、各チップを囲むようにレーザ照射を行なって変質層を設けた後に半導体ウェーハに力を加えることにより、各チップを分離することができる。レーザダイシングは、このようにして行なうことができる。
【００２６】
次に、本発明の第３の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、半導体ウェーハに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｄ）と、工程（ｄ）の後に、固定膜上に保護膜を設けると共に、半導体ウェーハをブレードダイシングすることにより各チップを分離する工程（ｅ）とを備える。
【００２７】
本発明の第３の半導体装置の製造方法によると、保護膜によって固定膜の破壊を抑制しながら半導体ウェーハをダイシングし、振動膜と固定膜とが空隙を挟んで設けられた構造を有する半導体装置を確実に製造することができる。
【００２８】
尚、第３の半導体装置の製造方法において、工程（ｅ）の後に、各チップをチップホルダーに保持して保護膜を除去する工程を更に備えることが好ましい。このようにすると、保護膜を確実に除去することができる。
【００２９】
また、第３の半導体装置の製造方法において、工程（ｅ）において、半導体ウェーハの固定膜が形成された面とは反対の面にダイシングテープを貼り付けてブレードダイシングを行ない、工程（ｅ）の後に、ダイシングテープに貼り付けられた状態のチップから表面保護膜を除去する工程を更に供えることが好ましい。
【００３０】
このようにすると、保護膜を確実に除去することができると共に、各チップをチップホルダーに移す作業は不要となる。
【００３１】
次に、本発明の第４の半導体装置の製造方法は、複数のチップを有する半導体ウェーハにおける各チップの所定の領域上に、振動膜を形成する工程（ａ）と、各チップの振動膜上に位置する犠牲層を含む中間膜を半導体ウェーハ上に形成する工程（ｂ）と、中間膜上に固定膜を形成する工程（ｃ）と、固定膜、中間膜及び半導体ウェーハに、各チップを囲む溝を固定膜の側から形成する工程（ｄ）と、溝が形成された半導体ウェーハに対するエッチングにより、犠牲層を除去して振動膜と固定膜との間に空隙を設ける工程（ｅ）と、工程（ｅ）の後に、半導体ウェーハにおける溝を形成した面とは反対側の面を、溝に達するまで研磨することにより前記各チップを分離する工程（ｆ）とを備える。
【００３２】
第４の半導体装置の製造方法によると、まず、固定膜が犠牲層上に積層された状態において、半導体ウェーハの固定膜が形成された面から各チップを囲む溝を形成する。このとき、半導体ウェーハの他の面には達しない溝とする（ハーフカットする）ことにより、それぞれ振動膜等を含むチップが他の面の近傍においてのみ繋がった状態の半導体ウェーハを得る。犠牲層が残った状態でダイシングを行なうのであるから、この工程における固定膜の破壊は抑えられている。
【００３３】
次に、このような状態の半導体ウェーハに対してエッチングを行なって犠牲層を除去した後、半導体ウェーハの他の面を研磨（バックグラインド）する。固定膜が形成された面から設けられてる溝に達するまでこのような研磨を行なうことにより、半導体ウェーハの各チップを接続していた部分が除去される。この結果、各チップが切り離され、チップ化される。このようにして、固定膜等の破壊を避けて半導体装置を製造することができる。
【００３４】
また、工程（ｄ）において、溝は、各チップの振動膜から所定の距離を離して形成されることが好ましい。
【００３５】
犠牲層を除去するためのエッチングの際、溝の側面から半導体ウェーハがエッチングされ、製造する半導体装置の機能に影響することが考えられる。そこで、このような溝の側面のエッチングを考慮したマージンを含む所定の距離を離すように、溝を振動膜に対して配置する。これにより、溝の側面がエッチングされることによる影響を避けて半導体装置を確実に製造することができる。
【発明の効果】
【００３６】
本発明の半導体装置の製造方法によると、犠牲層上に固定膜を形成した後に犠牲層を除去することにより、空隙上に固定膜が形成された構造を有する半導体装置を製造することができる。ここで、ダイシング後に犠牲層を除去する、ダイシングをレーザにより行なう、固定膜上に保護膜を設ける、又は、ハーフカットの後にバックグラインドを行なうことにより、ダイシングの際に洗浄液の圧力によって固定膜が破壊されるのを抑え、確実に半導体装置を製造することができる。
【図面の簡単な説明】
【００３７】
【図１】図１は、本発明の各実施形態において形成する半導体装置（ＭＥＭＳマイクチップ１００）の構造を示す図である。
【図２】図２（ａ）〜（ｅ）は、本発明の第１の実施形態に係る半導体装置の製造方法を説明する図である。
【図３】図３（ａ）及び（ｂ）は、本発明の第１の実施形態の変形例に係る半導体装置の製造方法を説明する図である。
【図４】図４（ａ）〜（ｃ）は、本発明の第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図５】図５（ａ）及び（ｂ）は、図４（ａ）〜（ｃ）に引き続き、本発明の第２の実施形態に係る半導体装置の製造方法を説明する図である。
【図６】図６（ａ）〜（ｃ）は、本発明の第２の実施形態の変形例に係る半導体装置の製造方法を説明する図である。
【図７】図７（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法を説明する図である。
【図８】図８（ａ）及び（ｂ）は、図７（ａ）〜（ｃ）に引き続き、本発明の第３の実施形態に係る半導体装置の製造方法を説明する図である。
【図９】図９（ａ）〜（ｃ）は、本発明の第３の実施形態に係る半導体装置の製造方法の別の工程を説明する図である。
【図１０】図１０（ａ）及び（ｂ）は、本発明の第４の実施形態に係る半導体装置の製造方法を説明する図である。
【図１１】図１１（ａ）〜（ｃ）は、図１０（ａ）及び（ｂ）に引き続き、本発明の第４の実施形態に係る半導体装置の製造方法を説明する図である。
【図１２】図１２は、本発明の第４の実施形態に係る半導体装置の製造方法において、切断線Ｌと犠牲層１１３との距離Ｍについて説明するための図である。
【図１３】図１３（ａ）及び（ｂ）は、ダイシングに関する従来技術を説明するための図である。
【図１４】図１４は、ＭＥＭＳマイクチップ１００の空隙１０２ａ内に生じる場合があり、本発明において抑制しているコンタミネーション２０１について説明する図である。
【発明を実施するための形態】
【００３８】
以下、ＭＥＭＳマイクチップの製造を例として、本発明の実施形態を説明する。まず、ＭＥＭＳマイクチップとは、図１に示す構造を有する半導体装置である。
【００３９】
図１に示すように、ＭＥＭＳマイクチップ１００は、半導体基板１０１を用いて形成されている。半導体基板１０１は貫通孔１０１ａを有すると共に、半導体基板１０１上には、貫通孔１０１ａ上に位置する空隙１０２ａを有する中間膜１０２が設けられている。また、貫通孔１０１ａ上には該貫通孔１０１ａを塞ぐように振動膜１０３が設けられている。更に、中間膜１０２上及び空隙１０２ａを覆うように、固定膜１０４が設けられている。
【００４０】
このように、空隙１０２ａは、振動膜１０３と固定膜１０４とに挟まれている。また、空隙１０２ａ上の部分の固定膜１０４には音孔１０４ａが設けられていると共に、振動膜１０３には孔１０３ｂが設けられている。つまり、固定膜１０４における音孔１０４ａは、ＭＥＭＳマイクチップ１００外からの音響をＭＥＭＳマイクチップ１００内に取り入れる機能を有する。また、振動膜１０３における孔１０３ｂは、貫通孔１０１ａ側と気圧を一致させる機能を有する。
【００４１】
このような構造を有するＭＥＭＳマイクチップ１００において、音孔１０４ａを通じて導入される音波により、振動膜１０３が振動する。この結果、固定膜１０４と振動膜１０３との距離が変化するため、上部電極となる固定膜１０４と、下部電極となる振動膜１０３との間の容量の変化を電気信号として取り出すことができる。このようにして、音波を電気信号に変換することができる。
【００４２】
以下に説明する個々の実施形態においては、ＭＥＭＳマイクチップ１００の製造方法を説明する（但し、本発明がＭＥＭＳマイクチップの製造のみに限定されるわけではない）。特に、極めて薄く且つ独立した（他の膜と積層されて補強された構造とはなっていない）部分を有するために脆弱な振動膜１０３及び固定膜１０４を形成する方法について詳しく述べる。
【００４３】
尚、製造されたＭＥＭＳマイクチップ１００において、空隙１０２ａ内にコンタミネーションが発生している場合がある。
【００４４】
ここで、コンタミネーションとは、例えばＭＥＭＳマイクチップ１００の製造工程において生じる半導体ウェーハ１０１のクズ、ダイシングテープのクズ、ダイシングに用いるブレードの破片等を言う。このようなコンタミネーション２０１が孔１０３ｂ又は音孔１０４ａよりも小さい場合、図１４に示すように、ＭＥＭＳマイクチップ１００の製造工程中に孔１０３ｂ又は音孔１０４ａから空隙１０２ａ内に入り込み、製造工程が完了した後にも空隙１０２ａ内に残ることがある。図１４では振動膜１０３に付着したコンタミネーション２０１が示されているが、固定膜１０４、中間膜１０２の側面又は半導体ウェーハ１０１の側面に付着することも考えられる。
【００４５】
このようなコンタミネーション２０１が発生すると、ＭＥＭＳマイクチップ１００の性能が劣化する。特に、マイクとしての周波数特性が劣化して必要な品質を得ることができにくくなり、ＭＥＭＳマイクチップ１００製造の歩留りが低下する原因となる。
【００４６】
尚、振動膜１０３及び固定膜１０４が脆弱であること等から、一旦発生したコンタミネーション２０１を取り除くのは容易ではなく、その発生を防ぐことが望ましい。
【００４７】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。
【００４８】
図２（ａ）〜（ｅ）には、本実施形態によるＭＥＭＳマイクチップ１００の製造方法を示している。
【００４９】
まず、図２（ａ）に示すように、半導体ウェーハ１０１の一方の面（以下、表面と記す）上に、振動膜１０３に加工するための積層材料膜１０３ａを形成する。積層材料膜１０３ａは、例えば、ＳｉＮ膜、ＰＳ（Poly Silicon）膜ＴＥＯＳ（Tetraetylorthosilicate）膜及びＳｉＮ膜が下からこの順に積層した構造であってもよい。
【００５０】
次に、積層材料膜１０３ａを覆うように、振動膜１０３の加工形状に対応したパターンを有し、例えばＳｉＯ2 膜であるエッチングストッパー膜１１１を形成する。
【００５１】
尚、積層材料膜１０３ａを形成する際、半導体ウェーハ１０１における積層材料膜１０３ａを形成したのとは反対側の面（以下、裏面と記す）において、例えば酸化膜１１２が形成される場合もある。
【００５２】
また、図２（ａ）において、後の工程でダイシングされる位置である切断線Ｌを示しており、積層材料膜１０３ａ一つを含む範囲が切断線Ｌにおけるダイシングにより一つのチップとなる。図２（ａ）には一つだけ示しているが、半導体ウェーハ１０１にはこのような各チップとなる構造を複数同時に形成する。
【００５３】
この後、エッチングストッパー膜１１１をマスクとして用いてエッチングを行ない、積層材料膜１０３ａを加工して、図２（ｂ）に示す形状を有する振動膜１０３を得る。この際、例えば、ＳｉＮ膜についてフッ素系ガスを用いたドライエッチングを行ない、ＰＳ膜についてはフッ酸系溶剤を用いたウェットエッチングを行なえばよい。
【００５４】
次に、図２（ｂ）に示すように、振動膜１０３上に犠牲層１１３を有する中間膜１０２を、半導体ウェーハ１０１上に形成する。更に、犠牲層１１３及び中間膜１０２の上覆うように固定膜１０４を形成する。
【００５５】
ここで、犠牲層１１３は及び中間膜１０２は例えばＢＰＳＧ（Boron Phosphorous Silicate Glass）により形成し、また、固定膜１０４は振動膜１０３と同一の構成を有する積層膜として形成する。つまり、本実施形態の固定膜１０４は、ＳｉＮ膜、ＰＳ膜、ＴＥＯＳ膜及びＳｉＮ膜が下からこの順に積層した構造である。
【００５６】
尚、本実施形態のＭＥＭＳマイクチップ１００において、中間膜１０２と犠牲層１１３とは１つの層として一度に形成し、その後、振動膜１０３上の部分のみを犠牲層１１３として除去することにより形成している。但し、これに限るものではなく、中間膜１０２と犠牲層１１３とを別々に形成することも考えられる。この場合、材料についても異なっていても良い。
【００５７】
次に、図２（ｃ）に示すように、半導体ウェーハ１０１に対してバックグラインドを行なう。つまり、半導体ウェーハ１０１の裏面（振動膜１０３が形成されている面と反対側の面）を研磨し、半導体ウェーハ１０１の厚さを薄くする。これは、固定膜１０４上にＢＧ（バックグラインド）テープ１１４を貼り付けて行なう。ＢＧテープ１１４としては、例えば、ポリエチレン製テープにアクリル系接着剤を塗布したものを用いても良い。
【００５８】
次に、図２（ｄ）に示すように、半導体ウェーハ１０１の裏面に、例えばシリコン酸化膜からなるマスク１１５を形成し、これを用いて半導体ウェーハ１０１に対するエッチングを行なう。これにより、半導体ウェーハ１０１に裏面から貫通孔１０１ａが形成され、振動膜１０３が貫通孔１０１ａに向かって露出することになる。
【００５９】
次に、半導体ウェーハ１０１を切断線Ｌに沿ってダイシングして各チップを分離し、チップ１００ａを形成する。このためには、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付け、ブレードを用いてダイシングする。図２（ｅ）には、チップ１００ａ二つ程度の範囲について、ダイシングした状態が示されている。尚、ダイシングテープ１１６としては、例えばポリオレフィン製テープにアクリル系接着剤を塗布したものを用いても良い。
【００６０】
このようなダイシングは、切断クズの除去を目的として例えば洗浄用の水を供給しながら行なう。固定膜１０４は薄い膜であるが、犠牲層１１３上に積層されているため、供給される水の圧力を受けても容易に破壊されることはない。
【００６１】
この後、ダイシングテープ１１６を剥離してチップ１００ａの状態でエッチング処理を行ない、犠牲層１１３を除去することにより空隙１０２ａとする。これにより、図１に示すＭＥＭＳマイクチップ１００の構造を得ることができる。尚、このエッチングの際、エッチング液としてはＨＦを用いることができる。
【００６２】
以上のように、チップ化のためのダイシングを犠牲層１１３の除去の前に行なうことにより、固定膜１０４の破壊を抑えることができる。その後、ダイシングの後に犠牲層１１３を除去すると、振動膜１０３と固定膜１０４とが空隙１０２ａを挟んで形成された構造を有する半導体装置（ＭＥＭＳマイクチップ１００）を歩留り良く製造することができる。
【００６３】
また、ダイシング工程において生じる切断クズが図１４に示したようなコンタミネーション２０１として空隙１０２ａ内に残ることは防がれている。
【００６４】
つまり、ダイシングの際、半導体ウェーハ１０１、中間膜１０２、ダイシングテープ１１６等のクズが生じ、また、ダイシングブレードの破片がクズとして生じることもある。このようなクズは、孔１０３ｂ又は音孔１０４ａよりも小さい場合もあり、仮に犠牲層１１３が無かったとすると空隙１０２ａ内に入り込むことも考えられる。このようにして、図１４のようにＭＥＭＳマイクチップ１００の完成品においてコンタミネーション２０１が発生すると、装置の品質を劣化させる。
【００６５】
しかし、本実施形態の方法によると、ダイシングの際には犠牲層１１３が残されている。よって、図１４に示すコンタミネーション２０１の発生は防がれている。結果として、ＭＥＭＳマイクチップ１００の品質及びその製造歩留りが向上する。
【００６６】
尚、以上に説明した工程においては、固定膜１０４の形成の後で且つ貫通孔１０１ａの形成の前に、半導体ウェーハ１０１のバックグラインドを行なっている。しかし、バックグラインドは、図２（ａ）に示す振動膜１０３形成の前に行なっておくことも可能である。この場合は、既に厚さの薄くなった半導体ウェーハ１０１を用いて図２（ａ）と同様に振動膜１０３の形成を行なうことになる。
【００６７】
更に、固定膜１０４の形成の後、先に貫通孔１０１ａの形成を行ない、その後にバックグラインドを行なってもよい。
【００６８】
このように、図２（ａ）〜（ｅ）に示したものとは異なる工程順によりＭＥＭＳマイクチップ１００を製造することもできる。
【００６９】
（第１の実施形態の変形例）
次に、第１の実施形態の変形例に係る半導体装置の製造方法を説明する。本変形例では、第１の実施形態の半導体装置の製造方法と比較すると、固定膜１０４上に保護膜を設けることを特徴とする。これについて、図面を参照して以下に説明する。図３（ａ）及び（ｂ）は、本変形例における特徴的な工程を示す図である。
【００７０】
まず、第１の実施形態と同様に、図２（ａ）〜（ｄ）に説明した工程を行なう。次に、図３（ａ）に示すように、固定膜１０４上に保護膜１１７を形成する。また、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付ける。この後、保護膜１１７と共に半導体ウェーハ１０１を切断線Ｌに沿ってブレードダイシングすることにより、図３（ｂ）に示すようにチップ１００ａを得る。このようにすると、保護膜１１７により固定膜１０４の破壊を更に確実に抑制し、ＭＥＭＳマイクチップ１００の製造歩留りを向上することができる。尚、保護膜１１７は、アクリル等を材料として形成することができる。
【００７１】
この後、保護膜１１７を除去する。これは、ダイシングの後、保護膜１１７除去のための独立した工程として行なうことも可能である。この場合には、保護膜１１７の除去の後、エッチングにより犠牲層１１３を除去することにより図１に示す半導体装置を得ることができる。
【００７２】
また、独立した工程として保護膜１１７を除去するのに代えて、犠牲層１１３を除去するためのエッチングの際に、保護膜１１７を同時に除去するようにすることも可能である。このようにすると、工程数の増加を抑えて図１に示す半導体装置を得ることができる。
【００７３】
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照して説明する。本実施形態でも、図１に示すＭＥＭＳマイクチップ１００を例として説明する。また、犠牲層１１３の除去及びチップ化の工程以外については第１の実施形態と同様であるため、本実施形態におけるチップ化の工程について主に説明する。尚、図４（ａ）〜（ｃ）と、図５（ａ）及び（ｂ）とは、本実施形態における半導体装置の製造工程を説明する図である。
【００７４】
具体的には、まず、第１の実施形態と同様に、図２（ａ）〜（ｄ）の工程を行なう。これにより、図２（ｄ）に示したように、各チップとなる構造を複数有する半導体ウェーハ１０１を得ることができる。
【００７５】
次に、図４（ａ）に示すように、半導体ウェーハ１０１に対してエッチング処理を行なうことにより、ウェーハ状態のまま犠牲層１１３を除去して空隙１０２ａとする。尚、図４（ａ）においても、後にダイシングされる位置である切断線Ｌを示しており、切断線Ｌに挟まれた範囲が後にダイシングにより一つのチップとなる。このため、図４（ａ）には、半導体ウェーハ１０１のうち、チップ二つ程度の範囲を示していることになる。
【００７６】
次に、図４（ｂ）に示すように、半導体ウェーハ１０１の裏面側から切断線Ｌに沿ってダイシング用のレーザ１１８を照射する。これにより、レーザ１１８を照射された部分（切断線Ｌの近傍）の半導体ウェーハ１０１、中間膜１０２及び固定膜１０４は変質し、物理的強度の低下した変質層２０２となる。
【００７７】
このため、続いて図４（ｃ）に示すように半導体ウェーハ１０１の裏面にダイシング用テープを貼り付け、エキスパンドを行なうと、半導体ウェーハ１０１等がレーザ１１８を照射された位置において切断され、チップ化される。ここで、エキスパンドとは、レーザ１１８照射後の半導体ウェーハ１０１に対して面に沿った方向の力を加えるため、ダイシングテープ１１６を広げるように引くことである。図４（ｃ）では、矢印Ｆのようにダイシングテープ１１６を引くことを示している。
【００７８】
以上のようにして、図１に示すようなＭＥＭＳマイクチップ１００を製造することができる。
【００７９】
尚、分割された個々のチップについて、周囲に変質層２０２が残されている。照射したレーザの出力が１〜１０Ｗである場合、残されている変質層２０２の幅Ｋは、１〜５μｍ程度となる。
【００８０】
図４（ｂ）及び（ｃ）において、レーザが照射された切断腺Ｌの部分の半導体ウェーハ１０１、中間膜１０２及び固定膜１０４が全て変質層２０２となっているように示されている。しかし、より限られた範囲だけが変質層２０２となり、変質されることなく残っている部分があっても良い。図４（ｃ）のエキスパンドによりチップ１００が分離される程度に変質層２０２が形成されていればよい。
【００８１】
また、変質層２０２とは、代表的には多結晶質層である。つまり、本実施形態の半導体ウェーハ１０１として単結晶のシリコンからなるウェーハを用いることができ、この場合、レーザ照射を行なった部分の結晶構造が変化して多結晶質層である変質層２０２となる。
【００８２】
単結晶のシリコンにおいては、理想的には、全ての原子が規則正しく配列してダイヤモンド格子構造を取っている。これに対して多結晶質層の場合、部分的には原子配列が規則的に配列した結晶構造が見られるが、このような部分的な結晶構造が多数集まった構造となっており、広い領域に亘る規則正しい配列は有していない。このように、レーザ照射により、原子配列が規則的な配列を有する領域が小さくなる。
【００８３】
このような単結晶及び多結晶の違いは、例えば、ラマン分光法等を用いて確認することができる。
【００８４】
このようなレーザ照射及びエキスパンドによるレーザダイシングは、洗浄水を供給することなく行なわれる。このため、空隙１０２ａ上に位置している固定膜１０４が、洗浄水の圧力等によって破壊されることはない。
【００８５】
このように、ダイシング前にウェーハ状態で犠牲層１１３を除去する場合であっても、ダイシングをレーザダイシングとすることにより、洗浄水の圧力によって固定膜１０４が破壊されることを避けてダイシングを行なうことができる。このため、ＭＥＭＳマイクチップ１００を製造する際の歩留りを向上することができる。
【００８６】
尚、レーザ照射の前に、図５（ａ）のように、固定膜１０４上に表面保護テープ１１９を貼り付けても良い。この後、半導体ウェーハ１０１の裏面からレーザ１１８を照射する。更に、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付け、表面保護テープ１１９を剥離すると、図４（ｃ）と同様にエキスパンドを行なうことができる。このように表面保護テープ１１９を用いると、ダイシングの際に固定膜１０４等が損傷を受けることを防ぎ、更に確実にＭＥＭＳマイクチップ１００を製造することができる。更に、表面保護テープ１１９により、空隙１０２ａ内へのコンタミネーション２０１の侵入（図１４を参照）を防ぐことができる。
【００８７】
また、半導体ウェーハ１０１に対するエッチング処理により犠牲層１１３を除去した後、図５（ｂ）に示すように、半導体ウェーハ１０１の裏面にダイシングテープ１１６を貼り付けるようにしても良い。この場合、半導体ウェーハ１０１の表面側からレーザ１１８を照射する。この後、やはり図４（ｃ）に示すようなエキスパンドを行ない、半導体ウェーハ１０１をレーザ照射による変質部分において切断し、チップ化することが可能である。
【００８８】
このように、レーザ照射については、半導体ウェーハ１０１の表面側及び裏面側のどちらから行なっても良い。図５（ａ）及び（ｂ）の場合にもレーザ照射により変質層が生じるが、その図示は省略する。
【００８９】
レーザ１１８を照射する切断線Ｌにおいて、レーザを入射する面に酸化膜又は金属膜等が存在すると、レーザ１１８が反射されることがある。このようにレーザの反射が起こる場合、レーザダイシングは困難である。しかし、前記の通り、レーザ照射は半導体ウェーハ１０１のどちらの面から行なうことも可能である。そのため表面及び裏面のどちらか一方について、酸化膜又は金属膜等の無い面になっていれば、レーザダイシングによるチップ化が可能である。
【００９０】
尚、本実施形態におけるそれぞれの構成要素について、いずれも第１の実施形態と同様の材料を用いることができる。エッチングに使用する薬液等についても、第１の実施形態と同様である。
【００９１】
（第２の実施形態の変形例）
以下に、第２の実施形態の変形例を説明する。図６（ａ）〜（ｃ）は、本変形例に係る半導体装置の製造工程を説明する図である。本変形例では、始めに、第１の実施形態と同様に固定膜１０４の形成までを行ない、図２（ｂ）に示す構造を得る。
【００９２】
次に、半導体ウェーハ１０１の裏面にマスク１１５を形成し、半導体ウェーハ１０１に対して裏面からエッチングを行なう。これにより、貫通孔１０１ｂが形成され、振動膜１０３の裏面が貫通孔１０１ｂの側に露出する。この様子を図６（ａ）に示す。
【００９３】
次に、図６（ｂ）に示すように、エッチングにより犠牲層１１３を除去して空隙１０２ａとする。続いて、図６（ｃ）に示すように表面保護テープ１１９を固定膜１０４上に貼り付けた後、半導体ウェーハ１０１の裏面を研磨する（バックグラインドを行なう）。これにより、半導体ウェーハ１０１の厚さが薄くなる。つまり、本変形例を第２の実施形態と比較すると、犠牲層１１３を除去する工程と、バックグラインドを行なう工程とについて、順序が逆になっている。
【００９４】
続いて、図５（ａ）に示すのと同様のレーザ照射を行なう。これにより、レーザ１１８を照射された部分が変質して物理的に脆弱になる。更に、図４（ｃ）と同様にダイシングテープ１１６を貼り付けると共に表面保護テープ１１９を剥離した後、エキスパンドを行なう。これにより、レーザ１１８を照射部分において半導体ウェーハ１０１、中間膜１０２及び固定膜１０４が切断され、振動膜１０３上に空隙１０２ａを挟んで固定膜１０４が形成された構造を含む個々のチップを得ることができる。
【００９５】
本変形例によると、表面保護テープ１１９を用いてバックグラインド及びレーザ照射の二つの工程を行なうことができる。つまり、第２の実施形態の場合のようにバックグラインドに用いたＢＧテープ１１４を剥がした後、表面保護テープ１１９を用いてレーザ照射を行なう場合に比べ、使用するテープの数を減らすことができる。また、テープの貼り付け及び剥離の工程についても減らすことができる。この結果、製造工程の簡略化及びコスト低減が可能である。
【００９６】
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置の製造方法について図面を参照して説明する。本実施形態でも、図１に示すＭＥＭＳマイクチップ１００を例として説明する。また、犠牲層１１３の除去及びチップ化の工程以外については第１の実施形態と同様であるため、主として本実施形態におけるチップ化の工程について説明する。尚、図７（ａ）〜（ｃ）と、図８（ａ）及び（ｂ）とは、本実施形態に係る半導体装置の製造方法を説明する図である。
【００９７】
具体的には、まず、第１の実施形態と同様に、図２（ａ）〜（ｄ）の工程を行なう。これにより、図２（ｄ）に示したように、振動膜１０３上に犠牲層１１３を介して固定膜１０４が形成された構造を複数有する半導体ウェーハ１０１を得ることができる。
【００９８】
次に、図７（ａ）に示すように、半導体ウェーハ１０１に対してエッチング処理を行なうことにより、ウェーハ状態のまま犠牲層１１３を除去して空隙１０２ａとする。尚、図７（ａ）においても、後にダイシングされる位置である切断線Ｌを示している。ここでも、ダイシングによりチップとなる範囲が二つ程度示されている。
【００９９】
次に、図７（ｂ）に示すように、固定膜１０４上に、保護膜１１７を形成する。これは、例えば、アクリル等を材料として形成すればよい。更に、半導体ウェーハ１０１の裏面に、ダイシングテープ１１６を貼り付ける。
【０１００】
続いて、図７（ｃ）に示すように、保護膜１１７と共に半導体ウェーハ１０１をブレードダイシングする。このとき、固定膜１０４上に保護膜１１７が形成されていることにより、ダイシングに伴う洗浄水の圧力によって固定膜１０４が破壊されることは抑えられている。
【０１０１】
このようにして、洗浄水の供給を伴うブレードダイシングを用いる場合であっても、保護膜１１７により固定膜１０４が破壊されることを抑制しながらダイシングを行ない、チップを得ることができる。
【０１０２】
このようなダイシングの際、保護膜１１７が形成されていることにより、図１４に示すような空隙１０２ａ内におけるコンタミネーション２０１の発生は防がれている。
【０１０３】
この後、保護膜１１７を除去すると、図１と同様のＭＥＭＳマイクチップ１００を得ることができる。保護膜１１７の除去のためには、例えば、図８（ａ）のようにダイシングされたチップをダイシングテープ１１６から外してチップホルダー１２０に移し、その後ＩＰＡ（イソプロピルアルコール）等による洗浄等を行なえばよい。このようにすると、より確実な洗浄を行なうことができる。
【０１０４】
また、保護膜１１７を除去するための別の方法としては、図８（ｂ）のように、ダイシングテープ１１６に貼り付けられた状態のままのチップに対してＩＰＡ洗浄を行なうこともできる。この場合、チップをチップホルダーに移す作業が不要であるため、より簡便な工程となる利点がある。
【０１０５】
以上のようにして、振動膜１０３上に空隙１０２ａを介して固定膜１０４が形成された構造を有する半導体装置、具体的にはＭＥＭＳマイクチップ１００を歩留り良く製造することができる。更に、コンタミネーションの発生が防止されていることによる品質及び歩留りの向上も実現する。
【０１０６】
尚、以上に説明した工程では、固定膜１０４を形成した後にバックグラインド、その次に貫通孔１０１ａの形成という順序となっている。しかし、第１の実施形態の場合と同様、バックグラインドは、振動膜１０３を形成する前に行なっても良い。
【０１０７】
また、バックグラインドは、保護膜１１７の形成後で且つダイシングの前に行なうこともできる。図９（ａ）〜（ｃ）は、このような場合の工程を説明する図である。
【０１０８】
つまり、図２（ｂ）の構造を形成した後、図９（ａ）に示すように、半導体ウェーハ１０１の裏面にマスク１１５を設けた後、これをマスクとするエッチングにより貫通孔１０１ｂを形成する。
【０１０９】
次に、図９（ｂ）に示すように、固定膜１０４上に保護膜１１７を形成する。続いて、保護膜１１７上にＢＧテープ１１４を貼り付け、半導体ウェーハ１０１のバックグラインドを行なう。これにより、図９（ｃ）に示すように、半導体ウェーハ１０１の厚さを裏面から薄くする。続いて、ＢＧテープ１１４を剥がした後、図７（ｂ）及び（ｃ）と同様に、ダイシングテープ１１６を貼り付けてブレードダイシングを行なう。保護膜１１７の除去についても、先に説明した場合と同様である。
【０１１０】
（第４の実施形態）
次に、本発明の第４の実施形態に係る半導体装置の製造方法について、図面を参照して説明する。図１０（ａ）及び（ｂ）と、図１１（ａ）〜（ｃ）とは、本実施形態における半導体装置の製造方法を説明する図である。
【０１１１】
本実施形態でも、図１に示すＭＥＭＳマイクチップ１００を例として説明する。また、犠牲層１１３の除去及びチップ化の工程以外については第１の実施形態と同様であるため、本実施形態におけるチップ化の工程について主に説明する。
【０１１２】
まず、第１の実施形態と同様にして固定膜１０４の形成までを行ない、図２（ｂ）に示す構造を得る。つまり、半導体ウェーハ１０１上に振動膜１０３が形成され、その上に犠牲層１１３を介して固定膜１０４が形成された構造である。この時点では、バックグラインドは行なわれていない。
【０１１３】
次に、図１０（ａ）に示すように、半導体ウェーハ１０１の裏面（振動膜１０３が形成されているのと反対側の面）にマスク１１５を形成し、半導体ウェーハ１０１に対して裏面からエッチングを行なう。これにより、貫通孔１０１ｂが形成され、振動膜１０３の裏面が貫通孔１０１ｂの側に露出する。
【０１１４】
次に、半導体ウェーハ１０１の表面からブレードダイシングを行なう。但し、図１０（ｂ）に示すように、半導体ウェーハ１０１の裏面付近において、半導体ウェーハ１０１の一部を薄い接続部１２１として残し、表面から溝１２２を設けるようにブレードダイシングを行なう。この結果、半導体ウェーハ１０１における各チップとなるべき領域が、半導体ウェーハ１０１を薄く残した部分である接続部１２１によって繋がった状態となる。
【０１１５】
このようなブレードダイシングの際、固定膜１０４は犠牲層１１３上に積層されているため、洗浄水の圧力によって破壊されることは避けられている。また、犠牲層１１３が存在するため、ダイシングの際に発生するクズにより図１４に示すようなコンタミネーション２０１が残ることは防がれている。
【０１１６】
次に、図１１（ａ）に示すように、溝１２２の形成された半導体ウェーハ１０１に対するエッチング処理により、犠牲層１１３を除去して空隙１０２ａとする。
【０１１７】
続いて、図１１（ｂ）に示すように、固定膜１０４上にＢＧテープ１１４を貼り付けた後、半導体ウェーハ１０１の裏面を研磨する。このようなバックグラインドは、少なくとも、接続部１２１を削り取って溝１２２に達するまで行なう。これにより、接続部１２１によって互いに接続されていた個々のチップとなる領域が切り離され、図１に示すのと同じＭＥＭＳマイクチップ１００を形成することができる。
【０１１８】
この後、図１１（ｃ）に示すように、個々のチップの裏面に接するようにダイシングテープ１１６を貼り付ける。更に、ＢＧテープ１１４を剥離すると、ダイシングテープ１１６に対する転写を行なうことができる。
【０１１９】
以上のように、それぞれ振動膜１０３及び固定膜１０４を含むチップとなる領域を囲むように、ダイシングによって溝１２２を半導体ウェーハ１０１の表面から形成した後、犠牲層１１３を除去し、更にその後、半導体ウェーハ１０１の裏面からバックグラインドを行なう。このような方法によると、固定膜１０４が破壊されるのを抑制しながら、ＭＥＭＳマイクチップ１００のような半導体装置を製造することができる。また、ダイシング工程におけるコンタミネーションの発生を防ぐことにより、品質と製造歩留りの向上とを実現している。
【０１２０】
尚、犠牲層１１３を除去するためのエッチングを行なう際、溝１２２の側面についてもエッチングされ、溝１２２の幅が広くなることがある。例えば、図１２に示すように、切断線Ｌから側面侵食位置Ｅまでエッチングされることがある。このようなことが起こると、製造される半導体装置（ＭＥＭＳマイクチップ１００）の機能に影響するおそれがある。
【０１２１】
そこで、例えば図１２に示すように、切断線Ｌから後に空隙１０２ａとなる犠牲層１１３までの距離Ｍについて、エッチング処理により溝１２２の側面の側面がエッチングされる量を予め考慮してマージンを含めた距離としておく。これにより、例えば側面侵食位置Ｅまで溝１２２の側面がエッチングされた場合にも、製造される半導体装置の機能に影響が及ぶのを避けることができる。
【０１２２】
尚、以上のいずれの実施形態においても、記載した各構成要素の材料等はいずれも例示するものであり、特に限定されない。
【産業上の利用可能性】
【０１２３】
本発明に係る半導体装置の製造方法によると、脆弱な構造である部分がダイシングの際に破壊されるのを避けると共に、コンタミネーションを避けて半導体ウェーハのチップ化を行なうことができ、特に、ＭＥＭＳマイクチップ等の製造に有用である。
【符号の説明】
【０１２４】
１００ ＭＥＭＳマイクチップ
１００ａ チップ
１０１ 半導体ウェーハ
１０２ 中間膜
１０２ａ 空隙
１０２ｂ 貫通孔
１０３ 振動膜
１０３ａ 積層材料膜
１０４ 固定膜
１０４ｂ 孔
１１１ エッチングストッパー膜
１１２ 酸化膜
１１３ 犠牲層
１１４ ＢＧテープ
１１５ マスク
１１６ ダイシングテープ
１１７ 保護膜
１１８ レーザ
１１９ 表面保護テープ
１２０ チップホルダー
１２１ 接続部
１２２ 溝
２０１ コンタミネーション
２０２ 変質層
【特許請求の範囲】
【請求項１】
複数のチップを有する半導体ウェーハにおける前記各チップの所定の領域上に、振動膜を形成する工程（ａ）と、
前記各チップの前記振動膜上に位置する犠牲層を含む中間膜を前記半導体ウェーハ上に形成する工程（ｂ）と、
前記中間膜上に固定膜を形成する工程（ｃ）と、
前記半導体ウェーハをブレードダイシングすることにより、前記各チップを分離する工程（ｄ）と、
前記各チップに対するエッチングにより、前記犠牲層を除去して前記振動膜と前記固定膜との間に空隙を設ける工程（ｅ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｄ）の前に、前記固定膜上に保護膜を設ける工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２において、
前記保護膜は、前記工程（ｅ）において前記犠牲層と共に除去されることを特徴とする半導体装置の製造方法。
【請求項４】
複数のチップを有する半導体ウェーハにおける前記各チップの所定の領域上に、振動膜を形成する工程（ａ）と、
前記各チップの前記振動膜上に位置する犠牲層を含む中間膜を前記半導体ウェーハ上に形成する工程（ｂ）と、
前記中間膜上に固定膜を形成する工程（ｃ）と、
前記半導体ウェーハに対するエッチングにより、前記犠牲層を除去して前記振動膜と前記固定膜との間に空隙を設ける工程（ｄ）と、
前記工程（ｄ）の後に、前記固定膜上に保護膜を設けると共に、前記半導体ウェーハをブレードダイシングすることにより前記各チップを分離する工程（ｅ）とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４において、
前記工程（ｅ）の後に、前記各チップをチップホルダーに保持して前記保護膜を除去する工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４において、
前記工程（ｅ）において、前記半導体ウェーハの前記固定膜が形成された面とは反対の面にダイシングテープを貼り付けて前記ブレードダイシングを行ない、
前記工程（ｅ）の後に、前記ダイシングテープに貼り付けられた状態の各チップから前記保護膜を除去する工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項７】
複数のチップを有する半導体ウェーハにおける前記各チップの所定の領域上に、振動膜を形成する工程（ａ）と、
前記各チップの前記振動膜上に位置する犠牲層を含む中間膜を前記半導体ウェーハ上に形成する工程（ｂ）と、
前記中間膜上に固定膜を形成する工程（ｃ）と、
前記固定膜、前記中間膜及び前記半導体ウェーハに、前記各チップを囲む溝を前記固定膜の側から形成する工程（ｄ）と、
前記溝が形成された前記半導体ウェーハに対するエッチングにより、前記犠牲層を除去して前記振動膜と前記固定膜との間に空隙を設ける工程（ｅ）と、
前記工程（ｅ）の後に、前記半導体ウェーハにおける前記溝を形成した面とは反対側の面を、前記溝に達するまで研磨することにより前記各チップを分離する工程（ｆ）とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７において、
前記工程（ｄ）において、前記溝は、前記各チップの前記振動膜から所定の距離を離して形成されることを特徴とする半導体装置の製造方法。
【請求項１】
複数のチップを有する半導体ウェーハにおける前記各チップの所定の領域上に、振動膜を形成する工程（ａ）と、
前記各チップの前記振動膜上に位置する犠牲層を含む中間膜を前記半導体ウェーハ上に形成する工程（ｂ）と、
前記中間膜上に固定膜を形成する工程（ｃ）と、
前記半導体ウェーハをブレードダイシングすることにより、前記各チップを分離する工程（ｄ）と、
前記各チップに対するエッチングにより、前記犠牲層を除去して前記振動膜と前記固定膜との間に空隙を設ける工程（ｅ）とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、
前記工程（ｄ）の前に、前記固定膜上に保護膜を設ける工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項３】
請求項２において、
前記保護膜は、前記工程（ｅ）において前記犠牲層と共に除去されることを特徴とする半導体装置の製造方法。
【請求項４】
複数のチップを有する半導体ウェーハにおける前記各チップの所定の領域上に、振動膜を形成する工程（ａ）と、
前記各チップの前記振動膜上に位置する犠牲層を含む中間膜を前記半導体ウェーハ上に形成する工程（ｂ）と、
前記中間膜上に固定膜を形成する工程（ｃ）と、
前記半導体ウェーハに対するエッチングにより、前記犠牲層を除去して前記振動膜と前記固定膜との間に空隙を設ける工程（ｄ）と、
前記工程（ｄ）の後に、前記固定膜上に保護膜を設けると共に、前記半導体ウェーハをブレードダイシングすることにより前記各チップを分離する工程（ｅ）とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４において、
前記工程（ｅ）の後に、前記各チップをチップホルダーに保持して前記保護膜を除去する工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項６】
請求項４において、
前記工程（ｅ）において、前記半導体ウェーハの前記固定膜が形成された面とは反対の面にダイシングテープを貼り付けて前記ブレードダイシングを行ない、
前記工程（ｅ）の後に、前記ダイシングテープに貼り付けられた状態の各チップから前記保護膜を除去する工程を更に備えることを特徴とする半導体装置の製造方法。
【請求項７】
複数のチップを有する半導体ウェーハにおける前記各チップの所定の領域上に、振動膜を形成する工程（ａ）と、
前記各チップの前記振動膜上に位置する犠牲層を含む中間膜を前記半導体ウェーハ上に形成する工程（ｂ）と、
前記中間膜上に固定膜を形成する工程（ｃ）と、
前記固定膜、前記中間膜及び前記半導体ウェーハに、前記各チップを囲む溝を前記固定膜の側から形成する工程（ｄ）と、
前記溝が形成された前記半導体ウェーハに対するエッチングにより、前記犠牲層を除去して前記振動膜と前記固定膜との間に空隙を設ける工程（ｅ）と、
前記工程（ｅ）の後に、前記半導体ウェーハにおける前記溝を形成した面とは反対側の面を、前記溝に達するまで研磨することにより前記各チップを分離する工程（ｆ）とを備えることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７において、
前記工程（ｄ）において、前記溝は、前記各チップの前記振動膜から所定の距離を離して形成されることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２００９−２２６５８２（Ｐ２００９−２２６５８２Ａ）
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願番号】特願２００９−１６２８８４（Ｐ２００９−１６２８８４）
【出願日】平成２１年７月９日（２００９．７．９）
【分割の表示】特願２００７−１２２７（Ｐ２００７−１２２７）の分割
【原出願日】平成１９年１月９日（２００７．１．９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年１０月８日（２００９．１０．８）
【国際特許分類】
【出願日】平成２１年７月９日（２００９．７．９）
【分割の表示】特願２００７−１２２７（Ｐ２００７−１２２７）の分割
【原出願日】平成１９年１月９日（２００７．１．９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]