半導体装置及びその製造方法
【課題】コンタクトプラグを、配線のバリア層に安定して接続できる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、バリア層を介して配線に接続されたコンタクトプラグ、第1及び第２の絶縁膜を有する。第１の絶縁膜は、配線及びバリア層の側面を覆い少なくともバリア層よりも上方で配線が延在する方向と直交する方向の幅が狭まる傾斜面を有し、バリア層の上面の一部を露出すると共に配線及びバリア層の側面を露出させないように形成された開口部を備える。第２の絶縁膜は、開口部の内側を除き第１の絶縁膜上に形成され、かつ開口部を備える。
【解決手段】半導体装置は、バリア層を介して配線に接続されたコンタクトプラグ、第1及び第２の絶縁膜を有する。第１の絶縁膜は、配線及びバリア層の側面を覆い少なくともバリア層よりも上方で配線が延在する方向と直交する方向の幅が狭まる傾斜面を有し、バリア層の上面の一部を露出すると共に配線及びバリア層の側面を露出させないように形成された開口部を備える。第２の絶縁膜は、開口部の内側を除き第１の絶縁膜上に形成され、かつ開口部を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来から、コンタクトプラグを介して多層に形成した配線間を接続する技術が用いられている。特許文献１〜３（特開２００１−１３５７２３号公報、特開２００２−９１４８号公報、特開２００９−１３５２１９号公報）には、コンタクトプラグに接続した配線構造が開示されている。
【０００３】
図１と図２を参照しながら、配線にコンタクトプラグを接続させた、従来例の構造を説明する。従来の半導体装置では、図１に示したように、半導体基板１とそれを覆うように成膜された絶縁膜２にトランジスタなどの半導体装置を構成する要素が形成されている。それらを電気的に接続する配線４と配線８が、絶縁膜６を介して積層されており、さらに両配線は、絶縁膜６中に形成されたコンタクトホールに導電性材料を埋め込んだコンタクトプラグ５で接続されている。
【０００４】
ここで、例えばアルミニウムによって形成された配線４と配線８はそれぞれ、導電性に劣る窒化チタンで形成されたバリア層３とバリア層７で挟まれており、コンタクトプラグ５は、図１Ａに示すように、バリア層３ｂを貫通させた状態で配線４と接続させていた。
【０００５】
しかし、配線４とコンタクトプラグ５の界面では、エレクトロマイグレーションが生じて断線に至るため、近年では、図１Ｂに示すようにバリア層３ｂを介してコンタクトプラグ５と配線４を接続している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１３５７２３号公報
【特許文献２】特開２００２−９１４８号公報
【特許文献３】特開２００９−１３５２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体装置の微細化に伴って配線幅も小さくなり、図１Ｂに示すようなコンタクトプラグ５をバリア層３ｂに直接、接続させるのが困難となってきた。この理由は、図２Ａに示すように、コンタクトプラグ５の底部の直径Ｂとバリア層３ｂの幅Ｃがほぼ等しくなり、バリア層３ｂ上にコンタクトホールを形成する際のフォトリソグラフィ工程の位置合せマージンが減少するためである。
【０００８】
ここで、バリア層３ｂ上にコンタクトホールを形成する際の位置ずれが大きくなると、バリア層３ｂの端部からコンタクトプラグ５の底部がはみ出すこととなる。この結果、バリア層３ｂの上面部からずれて形成されたコンタクトホールは、配線４の側面部にまで達することとなる。この状態でコンタクトプラグ５を形成すると、図２Ｂに示すように、配線４にも接続された状態となる。
【０００９】
図２Ａにおけるコンタクトプラグ５の接続面積をＳａ、図２Ｂにおける接続面積をＳｂとすると、エレクトロマイグレーションが生じるまでは、Ｓａ（＝Ａ寸法による側面部の接続面積＋Ｂ寸法による底面部の接続面積）よりもＳｂ（＝Ｅ、Ｆ、Ｇ寸法による側面部の接続面積＋Ｄ寸法による底面部の接続面積）が大きくなるが、エレクトロマイグレーションが生ずると、Ｇ寸法による側面部の接続が断線するので、導電に有効な接続面積は、ＳａよりもＳｂが小さくなる。
【００１０】
このようにコンタクトプラグ５の接続面積は、コンタクトホールの位置ずれによって様々に変化する。その結果、電気抵抗値がばらつくので、半導体装置は動作不良を引き起こすという問題があった。
【００１１】
本発明では、フォトリソグラフィ工程で位置ずれが生じた場合でも、コンタクトプラグをバリア層の上面部に安定して接続させることのできる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【００１２】
一実施形態は、
半導体基板と、
前記半導体基板上において第１の方向に延在して形成された配線と、
前記配線上に形成されたバリア層と、
前記配線及びバリア層の側面を覆い少なくとも前記バリア層よりも上方において前記第１の方向と直交する第２の方向の幅が狭まる傾斜面を有するように形成された第１の絶縁膜であって、前記バリア層の上面の一部を露出すると共に前記配線及びバリア層の側面を露出させないように形成された開口部、を備えた第１の絶縁膜と、
前記開口部の内側を除き前記第１の絶縁膜上に形成され、かつ開口部を備えた第２の絶縁膜と、
少なくとも前記第１の絶縁膜の開口部を埋め込んで形成され前記バリア層を介して前記配線と接続されたコンタクトプラグと、
を備えることを特徴とする半導体装置に関する。
【００１３】
他の実施形態は、
配線とコンタクトホールを有する半導体装置の製造方法において、
半導体基板上に配線を形成する工程と、
前記配線の上面を覆うバリア層を形成する工程と、
前記配線の側面並びに前記バリア層の側面と上面を覆うと共に前記バリア層上に頂点が位置し、かつ上方に向かって幅が狭くなるように第１の絶縁膜を成膜する工程と、
前記第１の絶縁膜を覆うように第２の絶縁膜を成膜する工程と、
前記第２の絶縁膜の一部を化学機械研磨法にて研磨して、前記バリア層上における前記第１の絶縁膜の一部を露出させる工程と、
前記第２の絶縁膜をエッチングストッパー膜として前記第１の絶縁膜の露出部をエッチングすることにより、前記バリア層の一部を露出させるコンタクトホールを形成する工程と、
を有することを特徴とする半導体装置の製造方法に関する。
【発明の効果】
【００１４】
コンタクトプラグを、配線のバリア層に安定して接続できる半導体装置及びその製造方法を提供する。
【図面の簡単な説明】
【００１５】
【図１】従来例の半導体装置を説明する図面である。
【図２】従来例の半導体装置を説明する図面である。
【図３】第１実施例の半導体装置を説明する図面である。
【図４】第１実施例の半導体装置を説明する図面である。
【図５】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図６】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図７】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図８】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図９】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１０】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１１】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１２】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１３】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１４】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【発明を実施するための形態】
【００１６】
半導体装置の製造方法では、配線の側面並びにバリア層の側面と上面を覆うと共にバリア層上に頂点が位置し、かつ半導体基板の主面の法線方向の上方に向かって、配線の幅よりも徐々に幅が狭くなるように第１の絶縁膜を成膜する。この後、第１の絶縁膜を覆うように第２の絶縁膜を成膜する。従って、配線の上方において、第1の絶縁膜は、基板主面の法線方向の高さが最も高くなる。このため、第1及び第２の絶縁膜を上方から部分的に除去することにより、配線の上方に位置する第１の絶縁膜を選択的に露出させることができる。この後、第１の絶縁膜の露出部をエッチングする際に、その周辺部に存在する第２の絶縁膜が、エッチングストッパーとして機能する。このため、第１の絶縁膜内にコンタクトホールを形成する際、配線に対してフォトレジストにおける開口パターンの位置ずれが存在した場合であっても、配線上に位置する第1の絶縁膜内にのみ選択的にコンタクトホールを形成することができる。さらにコンタクトホール内に導電材料を埋め込むことによって、配線を構成するバリア層だけに接続するコンタクトプラグを形成することができる。この結果、コンタクトプラグをバリア層に安定して接続することができる。
【００１７】
半導体装置には、配線の上方を除いた領域に第２の絶縁膜が存在する。第２の絶縁膜は、その下方に位置する第１の絶縁膜を保護してコンタクトプラグが配線の側面と接続するのを防止する。この結果、コンタクトプラグとバリア層の接続面積を安定させて、信頼性に優れた半導体装置とすることができる。
【００１８】
以下では、図面を参照して、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。
【００１９】
（第１実施例）
図３及び４は、第１実施例の半導体装置の構成を示す断面図である。ここで、各図のＡ図は平面図、Ｂ図はＡ図のＡ−Ａ方向の断面図を示す。図５〜１４においても同様である。
【００２０】
図３及び４に示すように、半導体基板１１を覆うように、酸化シリコンからなる絶縁膜１２が成膜されている。半導体基板１１と絶縁膜１２には、図示していないが、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と、そこへ電気を供給する配線及びコンタクトプラグが形成されている。
【００２１】
半導体基板１１上には、配線とコンタクトプラグに接続したアルミニウム（Ａｌ）からなる配線１４が第１の方向２５に延在して形成されている。配線１４の上部と下部には、窒化チタン（ＴｉＮ）からなるアルミニウムの拡散を防止するバリア層１３ｂと１３ａが形成されている。
【００２２】
配線１４とバリア層１３の側面を覆うように、酸化シリコンからなる第１の絶縁膜１５が形成されている。第１の絶縁膜１５は、少なくともバリア層１３ｂ上において、第１の方向２５と直交し、かつ半導体基板の主面と平行な第２の方向２６における第１の絶縁膜１５の幅Ｎが、第２の方向２６における配線幅よりも狭まるように形成されている。
【００２３】
さらに第１の絶縁膜１５は、バリア層１３ｂの上面の一部を露出すると共に、配線１４及びバリア層１３の側面を露出させないように開口部１５ｂを備えている。第１の絶縁膜１５は、基板の主面の法線方向２８の上方に向かって第２の方向２６の幅が狭まる傾斜面２９を有する。この傾斜面は、基板主面の法線方向２８に対して所定の角度で傾いている。法線方向２８に対する角度は、３５〜５５°が好ましい。
【００２４】
開口部１５ｂの内側を除いた第１の絶縁膜１５上には、窒化シリコンからなる第２の絶縁膜１６が実質的に均一な厚さで形成されている。このため、第２の絶縁膜１６も、第１の絶縁膜１５と同様の傾きを持つ傾斜面２９を有する。ここで、第1の絶縁膜１５と第２の絶縁膜１６の開口部の幅は一致しており、基板主面の法線方向２８における、第１の絶縁膜１５と第２の絶縁膜１６の最上端の高さ２７（第1の高さに相当する；図３Ｂ及び４Ｂ中に、半導体基板１１の主面と平行な太線として第1の高さ２７を示す）も一致している。さらに、第１の絶縁膜１５と第２の絶縁膜１６は、エッチングレートの異なる酸化シリコンと窒化シリコンであるので、そのレート差を利用して第１の絶縁膜１５の開口部１５ｂが形成されている。
【００２５】
第２の絶縁膜１６を覆うように、第２の絶縁膜１６から第1の高さ２７までの領域に埋め込まれた酸化シリコンからなる第３の絶縁膜１７が形成されている。第３の絶縁膜１７の表面は、第２の絶縁膜１６の表面と共に第１の高さ２７における面を構成する。第３の絶縁膜１７と第２の絶縁膜１６を覆うように、酸化シリコンからなる第４の絶縁膜１８が形成されている。第３の絶縁膜１７及び第４の絶縁膜１８は第２の絶縁膜１６と異なる材料から構成されれば良く、第３の絶縁膜１７と第４の絶縁膜１８は同じ材料から構成されても、異なる材料から構成されても良い。
【００２６】
第４の絶縁膜１８と第１の絶縁膜１５を貫通し、第１の絶縁膜の開口部１５ｂを埋め込むことにより、バリア層１３ｂを介して配線１４と接続されたタングステン（Ｗ）からなるコンタクトプラグ２１が形成されている。コンタクトプラグ２１は、下部３１と上部３２からなる。
【００２７】
下部３１は第１の絶縁膜１５内の開口部１５ｂ内に埋め込まれた部分からなる。下部３１の底面はバリア層１３ｂに接続し、側面は第１の絶縁膜１５と接し、上面は上部３２と接している。
【００２８】
ここで、本明細書における「底面」とは、コンタクトプラグ下部を構成する表面のうち、基板に対向すると共に基板主面の法線方向において最も基板に近い下側の面を表す。
【００２９】
上部３２は第４の絶縁膜１８内に埋め込まれた部分からなり、上部３２の側面は第４の絶縁膜１８と接している。図３Ｂでは、上部３２の底面３３は第1の高さ２７において第２の絶縁膜１６と接している。図４Ｂでは、上部３２の底面は第1の高さ２７に位置する第２の絶縁膜１６と接する部分の底面３３と、第1の高さ２７よりも下方に位置する第２の絶縁膜１６と接する部分の底面３３ａとからなる。上部３２の底面３３は、図３Ｂのように基板の主面と平行な面だけから構成されていても、図４Ｂのように基板の主面と平行ではない面を含んでいても良い。
【００３０】
上部３２は底面３３を有するため、下部３１の径に対して、上部３２の径は不連続的に変化する。コンタクトプラグ２１の上部３２の径は、２０〜５０ｎｍであることが好ましい。コンタクトプラグ２１の下部３１の径は、１５〜４５ｎｍであることが好ましい。
【００３１】
図３Ｂの破線部Ａに示したように、後述するコンタクトホールとバリア層１３ｂの位置ずれが無い状態では、コンタクトプラグ２１は下部３１の底面の幅をＭとしてバリア層１３ｂと接続している。
【００３２】
また、図４Ｂの破線部Ｂに示したように、位置ずれが生じている場合でも、バリア層１３ｂの端部からはみ出したコンタクトプラグ２１の底面３３ａは、第２の絶縁膜１６の上部と接続されている。従って、コンタクトプラグ２１は配線１４の側面部とは接続せず、位置ずれのないときと同様に、コンタクトプラグ２１は下部３１の底面の幅をＭとしてバリア層１３ｂに接続している。
【００３３】
本実施例の半導体装置によれば、コンタクトプラグ２１の下部３１と上部３２の底面が、それぞれバリア層１３ｂと第２の絶縁膜１６に接した形状を有している。第２の絶縁膜１６は、その下方に位置する第１の絶縁膜１５を保護してコンタクトプラグ２１が配線１４の側面部と接続するのを防止するため、コンタクトプラグ２１の下部３１の底面とバリア層１３ｂとの接続面積を安定させることができる。
【００３４】
図５〜１４は、本実施例の半導体装置の製造工程を順次示した断面図である。図５に示すように、半導体基板１１を覆うように、酸化シリコン（ＳｉＯ2）からなる絶縁膜１２を成膜する。ここでは図示しないが、半導体基板１１と絶縁膜１２には、トランジスタなどの半導体装置を構成する要素が形成されている。絶縁膜１２上に、厚さが５０ｎｍ程度の窒化チタン（ＴｉＮ）からなるバリア層１３（１３ａ）と、厚さが２７０ｎｍ程度のアルミニウム（Ａｌ）からなる導電体層と、厚さが５０ｎｍ程度の窒化チタンからなるバリア層１３（１３ｂ）を順次成膜する。
【００３５】
導電体層に対して、フォトリソグラフィとドライエッチングを行うことにより、半導体基板上に配線１４を形成する。このとき配線１４とともに、バリア層１３ａと１３ｂもパターニングされるので、夫々の幅は同じとなっている。
【００３６】
配線１４とバリア層１３を覆うように、絶縁膜１２上の全面に、酸化シリコンからなる第１の絶縁膜１５を成膜する。ここで、図６は、第１の絶縁膜１５の成膜初期、図７は成膜中期、図８は成膜後の図面である。このときの成膜条件は、以下の通りである。
方式：バイアススパッタデポジション法
加熱温度：６６０℃
圧力：６ｍＴｏｒｒ
プロセスガス及び流量：モノシラン（ＳｉＨ4）／酸素（Ｏ2）／ヘリウム（Ｈｅ）＝１５０／２５０／３００ｓｃｃｍ
ソースパワー／バイアスパワー＝８０００Ｗ／３８００Ｗ
周波数：２．０ＭＨｚ。
【００３７】
バイアススパッタデポジション法とは、スパッタデポジションとスパッタエッチングを組み合わせて、埋め込み特性を向上させた成膜方法である。ここで、スパッタデポジションは、成膜粒子が基板に対して垂直方向から入射するので、基板に対して入射角度が９０°の時に成膜レートが最大値となり、入射角度の低減と共に成膜レートも小さくなる。これに対して、スパッタエッチングでは、エッチャントであるＨｅの入射角度が４５°の時にエッチングレートが極大値となり、４５°から増減するとともにエッチングレートは低減する。スパッタエッチング効果は、基板側にバイアスを印加することによって促進される。バイアススパッタデポジション法では、スパッタデポジションとスパッタエッチングが同時に進行するので、夫々のレートが組み合わさった状態で成膜される。従って相対的な成膜レートを示すと、入射角度９０°となる表面（図６におけるＨ１〜Ｈ５のエリアに相当）で最大となり、０°の表面（図６におけるＨ１とＪ１の界面に相当。なおＨ３とＪ２、Ｈ３とＪ３、Ｈ５とＪ４も同様）が続いて大きく、４５°の表面（図６におけるＪ１〜Ｊ４のエリアに相当）が最小となる。
【００３８】
このようなバイアススパッタデポジション法を用いることにより、第１の絶縁膜１５は、図８に示したように、配線１４とバリア層１３の側面と、バリア層１３ｂの上面を覆うと共に、厚さＫが４００ｎｍ程度として成膜することができる。第１の絶縁膜１５は、バリア層１３ｂの上方に頂点１５ａが位置し、基板主面の法線方向２８の上方に向かって第２の方向２６の幅が狭くなる傾斜面２９を有する。
【００３９】
この理由は、図６に示したように、成膜初期において、Ｊ１〜Ｊ４のエリアで成膜されるのは配線１４とバリア層１３の側面部に限定されていたものの、膜が堆積するにつれて、傾斜角θ１が４５°に保たれたまま夫々の幅が徐々に広がるためである。そして、図７に示したように、成膜中期には、Ｊ１＜Ｊ５（Ｊ２〜Ｊ４とＪ６〜Ｊ８の関係も同様）となるためである。逆に、図６に示した直交面である平坦なＨ１〜Ｈ５のエリアは、成膜が進むにつれて徐々に狭まり、ついには消滅することとなる。
【００４０】
このように第１の絶縁膜１５は、バリア層１３ｂの両端上に形成された傾斜面が徐々に広がって接近し、最後に一体化されることによって、頂点１５ａ（図８）を備える。従って、第１の絶縁膜１５の頂点１５ａは、成膜直後に形成されるのではなく、バリア層１３ｂの両端を起点とした２つの傾斜面が接触することで自己整合的に形成されるため、その形成位置は実質的にバリア層１３ｂの幅の中心線上となる。
【００４１】
バイアスパワー、周波数、エッチャントを変更し、エッチレートと成膜レートの割合を制御することによって、図８に示した基板主面の法線方向２８に対する傾斜面の角度θ２は、３５〜５５°程度に調整することが可能である。このようにして成膜した第１の絶縁膜１５は、配線１４を不均一な厚さで覆っているので、その表面にはバリア層１３ｂの幅の中心線上に頂点１５ａを有する凹凸が生じている。バリヤ層１３ｂの上面に形成された第１の絶縁膜１５の断面は上方が尖った山型の形状となる。
【００４２】
図９に示すように、第１の絶縁膜１５を覆うように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法による窒化シリコン（ＳｉＮ）からなる厚さ４０ｎｍ程度の第２の絶縁膜１６を成膜する。このときの成膜条件は、以下の通りである。
方式：減圧ＣＶＤ法
加熱温度：６３０℃
圧力：３００Ｐａ
プロセスガス及び流量：ジクロロシラン（ＳｉＨ2Ｃｌ2）／アンモニア（ＮＨ3）＝７５／７５０ｓｃｃｍ。
【００４３】
第２の絶縁膜１６は、第１の絶縁膜１５の表面を均一な厚さで覆っている。従って、第１の絶縁膜１５の表面に生じていた凹凸は、第２の絶縁膜１６の表面にも反映され、第２の絶縁膜１６は第１の絶縁膜１５と同様の傾斜面２９を有すると共に、頂点１６ａを有している。なお、頂点１６ａの角度θ３は、実質的に第１の絶縁膜１５の傾斜部分の角度θ２の２倍となっている。
【００４４】
図１０に示すように、第２の絶縁膜を覆うように、ＣＶＤ法による酸化シリコンからなる第３の絶縁膜１７を成膜する。この時、第３の絶縁膜１７の厚さは、第２の絶縁膜１６の表面に生じていた凹凸による段差Ｃの１．５倍以上とする。第３の絶縁膜１７は、第２の絶縁膜１６を厚く覆っているので、その表面段差は第２の絶縁膜１６の表面段差よりも小さくなっている。
【００４５】
図１１に示すように、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって、第３の絶縁膜１７を平坦化するとともに、第２の絶縁膜１６の頂点１６ａを露出させる。ここで第３の絶縁膜１７と第２の絶縁膜１６は、異なる材料である酸化シリコンと窒化シリコンで形成されているので、そこへ光を照射した際の反射強度は夫々で異なる。従って、ＣＭＰの終点検出を光学方式とすることによって、頂点１６ａが露出した時点で第３の絶縁膜１７に対するＣＭＰ処理を安定して止めることができる。
【００４６】
図１２に示すように、ＣＭＰ法により、第２の絶縁膜１６の一部を研磨して開口部１６ｂを形成し、バリア層１３ｂ上方の第１の絶縁膜１５の一部を露出させる。ここでは、第２の絶縁膜１６の表面に生じていた凹凸を利用して、その頂点１６ａ付近だけをＣＭＰによって除去することで、第２の絶縁膜１６の一部分を研磨することができる。このようにして露出した第１の絶縁膜１５、第２の絶縁膜１６及び第３の絶縁膜１７からなる面は、第１の高さ２７に位置する。第１の絶縁膜１５は、露出部１５ｃを有し、その露出幅Ｎは、配線１４の幅Ｌよりも小さくなるように、ＣＭＰの処理時間を制御して形成する。幅Ｌは２０〜５０ｎｍ、露出幅Ｎは１５〜４５ｎｍが好ましい。
【００４７】
本実施例においては、ＣＭＰの処理時間の制御が容易となるように、第２の絶縁膜１６の頂点１６ａが露出した時点で、第３の絶縁膜１７の研磨を一旦止めていたが、第３の絶縁膜１７と第２の絶縁膜１６を一度に除去しても良い。このためには、ＣＭＰの加工精度に応じて、第２の絶縁膜１６における頂点１６ａの角度θ３を調整しておく必要がある。このとき、バイアススパッタデポジション法のバイアスパワー、周波数、エッチャントを調整して、第１の絶縁膜１５の傾斜面の角度θ２を制御しておけば、第２の絶縁膜１６の頂点１６ａの角度θ３に反映されるので、角度θ３の調整は容易である。
【００４８】
図１３に示すように、露出した第１の絶縁膜１５と残留した第３の絶縁膜１７を覆うように、ＣＶＤ法による酸化シリコンからなる第４の絶縁膜１８を成膜する。このとき、第４の絶縁膜１８の表面は平坦であり、ＣＭＰによって段差を低減する必要がないので、その厚さは後述するコンタクトプラグの高さに合わせて調整する。
【００４９】
第４の絶縁膜１８上に、フォトリソグラフィによって開口パターンを有するフォトレジスト１９を形成する。このフォトレジスト１９をマスクとしたドライエッチングによって、第４の絶縁膜１８と第１の絶縁膜１５を貫通させて、第１の絶縁膜１５に開口部１５ｂを形成することで、コンタクトホール２０を形成する。このときのドライエッチング条件は、以下の通りである。
方式：２周波ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）
パワー：２５００Ｗ（上部電極）、３０００Ｗ（下部電極）
圧力：２５ｍＴｏｒｒ
ウェハ温度：２０℃
プロセスガス及び流量：ヘキサフルオロ−１．３−ブタジエン（Ｃ4Ｆ6）／三フッ化メタン（ＣＨＦ3）／酸素（Ｏ2）／アルゴン（Ａｒ）＝３０／３０／２５／４００ｓｃｃｍ
エッチング選択比（第２の絶縁膜１６に対する第１の絶縁膜１５と第４の絶縁膜１８のエッチングレート比率）：１０。
【００５０】
第１及び第４の絶縁膜の、第２の絶縁膜に対するエッチング選択比は５〜１５であることが好ましい。また、図１３のエッチング後では、第１の絶縁膜１５内にコンタクトホール２０の一部を構成する開口部１５ｂが形成され、基板主面の法線方向２８の上方に向って第２の方向２６の幅が狭まる傾斜面２９を有するようになっている。
【００５１】
以上の通り、第１の絶縁膜１５と第２の絶縁膜１６は、異なるエッチングレートを有する材料で形成されており、その選択比は１０となっているので、第２の絶縁膜１６は第１の絶縁膜１５をエッチングする際のエッチングストッパー膜となる。従って、第２の絶縁膜１６をエッチングストッパー膜として、第１の絶縁膜１５の露出部をエッチングすることにより、バリア層１３ｂの一部を露出させるコンタクトホール２０を形成することができる。
【００５２】
このとき、レジスト１９の開口パターンとバリア層１３ｂの位置ずれが無ければ、図１３Ｂに示したように、第３の絶縁膜１７はほとんどエッチングされることなく、コンタクトホール２０は、第１の絶縁膜１５の露出幅Ｎに制限された幅でバリア層１３ｂに到達する。
【００５３】
位置ずれが生じると、図１４Ｂの矢印で示したように、第３の絶縁膜１７がエッチングされて、配線１４の側面の方向へコンタクトホール２０ａが形成される。しかし、コンタクトホール２０の底面がバリア層１３ｂに到達するまでは、第２の絶縁膜１６がコンタクトホール２０ａのエッチングストッパー膜となっているので、配線１４の側面部がコンタクトホール２０ａによって露出することはない。従って、位置ずれが無い時と同じように、コンタクトホール２０の底部の幅は、第１の絶縁膜１５の露出幅Ｎに制限されることになる。
【００５４】
第１の絶縁膜１５内のコンタクトホール２０の径は１５〜４５ｎｍが好ましい。また、第４の絶縁膜１８内のコンタクトホール２０の径は２０〜５０ｎｍが好ましい。
【００５５】
残留しているレジスト１９をアッシングで除去してから、コンタクトホール２０及び２０ａを埋め込むように、タングステンからなる導電性膜を成膜する。このとき、第２の絶縁膜１６上に存在する第４の絶縁膜１８の表面には、導電性膜が残留しているので、それをＣＭＰで除去すると、バリア層１３ｂと接続したコンタクトプラグ２１が形成されて、図１３と図１４はそれぞれ、図３と図４に示した構造となる。
【００５６】
本実施例の半導体装置の製造方法によれば、バリア層１３ｂ上に位置する第１の絶縁膜の一部をＣＭＰによって露出させることができる。この露出部をドライエッチングする際に、その周辺部に存在する第２の絶縁膜１６が、エッチングストッパー膜として機能するので、レジスト１９の開口パターンとバリア層１３ｂの位置ずれ有無に関わらず、第１の絶縁膜１５の露出幅Ｎで制限された接触面積で、バリア層１３ｂとだけに接続するコンタクトプラグ２１を形成できる。
【００５７】
また、この第１の絶縁膜１５は、バイアススパッタデポジション法で形成しており、自己整合的にバリア層１３ｂの中心線上に頂点１５ａを有しているため、常に露出部１５ｃがバリア層１３ｂの直上となるように制御することができ、バリア層１３ｂと露出部１５ｃの位置がずれることなく、コンタクトプラグ２１とバリア層１３ｂとの接続を安定して行うことができる。
【符号の説明】
【００５８】
１１ 半導体基板
１２ 絶縁膜
１３、１３ａ、１３ｂ バリア層
１４ 配線
１５ 第１の絶縁膜
１５ａ、１６ａ 頂点
１５ｂ、１６ｂ 開口部
１６ 第２の絶縁膜
１７ 第３の絶縁膜
１８ 第４の絶縁膜
１９ フォトレジスト
２０、２０ａ コンタクトホール
２１ コンタクトプラグ
２５ 第１の方向
２６ 第２の方向
２７ 高さ
２８ 基板主面の法線方向
２９ 傾斜面
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来から、コンタクトプラグを介して多層に形成した配線間を接続する技術が用いられている。特許文献１〜３（特開２００１−１３５７２３号公報、特開２００２−９１４８号公報、特開２００９−１３５２１９号公報）には、コンタクトプラグに接続した配線構造が開示されている。
【０００３】
図１と図２を参照しながら、配線にコンタクトプラグを接続させた、従来例の構造を説明する。従来の半導体装置では、図１に示したように、半導体基板１とそれを覆うように成膜された絶縁膜２にトランジスタなどの半導体装置を構成する要素が形成されている。それらを電気的に接続する配線４と配線８が、絶縁膜６を介して積層されており、さらに両配線は、絶縁膜６中に形成されたコンタクトホールに導電性材料を埋め込んだコンタクトプラグ５で接続されている。
【０００４】
ここで、例えばアルミニウムによって形成された配線４と配線８はそれぞれ、導電性に劣る窒化チタンで形成されたバリア層３とバリア層７で挟まれており、コンタクトプラグ５は、図１Ａに示すように、バリア層３ｂを貫通させた状態で配線４と接続させていた。
【０００５】
しかし、配線４とコンタクトプラグ５の界面では、エレクトロマイグレーションが生じて断線に至るため、近年では、図１Ｂに示すようにバリア層３ｂを介してコンタクトプラグ５と配線４を接続している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−１３５７２３号公報
【特許文献２】特開２００２−９１４８号公報
【特許文献３】特開２００９−１３５２１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、半導体装置の微細化に伴って配線幅も小さくなり、図１Ｂに示すようなコンタクトプラグ５をバリア層３ｂに直接、接続させるのが困難となってきた。この理由は、図２Ａに示すように、コンタクトプラグ５の底部の直径Ｂとバリア層３ｂの幅Ｃがほぼ等しくなり、バリア層３ｂ上にコンタクトホールを形成する際のフォトリソグラフィ工程の位置合せマージンが減少するためである。
【０００８】
ここで、バリア層３ｂ上にコンタクトホールを形成する際の位置ずれが大きくなると、バリア層３ｂの端部からコンタクトプラグ５の底部がはみ出すこととなる。この結果、バリア層３ｂの上面部からずれて形成されたコンタクトホールは、配線４の側面部にまで達することとなる。この状態でコンタクトプラグ５を形成すると、図２Ｂに示すように、配線４にも接続された状態となる。
【０００９】
図２Ａにおけるコンタクトプラグ５の接続面積をＳａ、図２Ｂにおける接続面積をＳｂとすると、エレクトロマイグレーションが生じるまでは、Ｓａ（＝Ａ寸法による側面部の接続面積＋Ｂ寸法による底面部の接続面積）よりもＳｂ（＝Ｅ、Ｆ、Ｇ寸法による側面部の接続面積＋Ｄ寸法による底面部の接続面積）が大きくなるが、エレクトロマイグレーションが生ずると、Ｇ寸法による側面部の接続が断線するので、導電に有効な接続面積は、ＳａよりもＳｂが小さくなる。
【００１０】
このようにコンタクトプラグ５の接続面積は、コンタクトホールの位置ずれによって様々に変化する。その結果、電気抵抗値がばらつくので、半導体装置は動作不良を引き起こすという問題があった。
【００１１】
本発明では、フォトリソグラフィ工程で位置ずれが生じた場合でも、コンタクトプラグをバリア層の上面部に安定して接続させることのできる半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【００１２】
一実施形態は、
半導体基板と、
前記半導体基板上において第１の方向に延在して形成された配線と、
前記配線上に形成されたバリア層と、
前記配線及びバリア層の側面を覆い少なくとも前記バリア層よりも上方において前記第１の方向と直交する第２の方向の幅が狭まる傾斜面を有するように形成された第１の絶縁膜であって、前記バリア層の上面の一部を露出すると共に前記配線及びバリア層の側面を露出させないように形成された開口部、を備えた第１の絶縁膜と、
前記開口部の内側を除き前記第１の絶縁膜上に形成され、かつ開口部を備えた第２の絶縁膜と、
少なくとも前記第１の絶縁膜の開口部を埋め込んで形成され前記バリア層を介して前記配線と接続されたコンタクトプラグと、
を備えることを特徴とする半導体装置に関する。
【００１３】
他の実施形態は、
配線とコンタクトホールを有する半導体装置の製造方法において、
半導体基板上に配線を形成する工程と、
前記配線の上面を覆うバリア層を形成する工程と、
前記配線の側面並びに前記バリア層の側面と上面を覆うと共に前記バリア層上に頂点が位置し、かつ上方に向かって幅が狭くなるように第１の絶縁膜を成膜する工程と、
前記第１の絶縁膜を覆うように第２の絶縁膜を成膜する工程と、
前記第２の絶縁膜の一部を化学機械研磨法にて研磨して、前記バリア層上における前記第１の絶縁膜の一部を露出させる工程と、
前記第２の絶縁膜をエッチングストッパー膜として前記第１の絶縁膜の露出部をエッチングすることにより、前記バリア層の一部を露出させるコンタクトホールを形成する工程と、
を有することを特徴とする半導体装置の製造方法に関する。
【発明の効果】
【００１４】
コンタクトプラグを、配線のバリア層に安定して接続できる半導体装置及びその製造方法を提供する。
【図面の簡単な説明】
【００１５】
【図１】従来例の半導体装置を説明する図面である。
【図２】従来例の半導体装置を説明する図面である。
【図３】第１実施例の半導体装置を説明する図面である。
【図４】第１実施例の半導体装置を説明する図面である。
【図５】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図６】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図７】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図８】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図９】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１０】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１１】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１２】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１３】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【図１４】第１実施例の半導体装置の製造方法の一工程を説明する図面である。
【発明を実施するための形態】
【００１６】
半導体装置の製造方法では、配線の側面並びにバリア層の側面と上面を覆うと共にバリア層上に頂点が位置し、かつ半導体基板の主面の法線方向の上方に向かって、配線の幅よりも徐々に幅が狭くなるように第１の絶縁膜を成膜する。この後、第１の絶縁膜を覆うように第２の絶縁膜を成膜する。従って、配線の上方において、第1の絶縁膜は、基板主面の法線方向の高さが最も高くなる。このため、第1及び第２の絶縁膜を上方から部分的に除去することにより、配線の上方に位置する第１の絶縁膜を選択的に露出させることができる。この後、第１の絶縁膜の露出部をエッチングする際に、その周辺部に存在する第２の絶縁膜が、エッチングストッパーとして機能する。このため、第１の絶縁膜内にコンタクトホールを形成する際、配線に対してフォトレジストにおける開口パターンの位置ずれが存在した場合であっても、配線上に位置する第1の絶縁膜内にのみ選択的にコンタクトホールを形成することができる。さらにコンタクトホール内に導電材料を埋め込むことによって、配線を構成するバリア層だけに接続するコンタクトプラグを形成することができる。この結果、コンタクトプラグをバリア層に安定して接続することができる。
【００１７】
半導体装置には、配線の上方を除いた領域に第２の絶縁膜が存在する。第２の絶縁膜は、その下方に位置する第１の絶縁膜を保護してコンタクトプラグが配線の側面と接続するのを防止する。この結果、コンタクトプラグとバリア層の接続面積を安定させて、信頼性に優れた半導体装置とすることができる。
【００１８】
以下では、図面を参照して、本発明の具体的な態様を説明する。なお、下記実施例は、本発明のより一層の深い理解のために示される具体例であって、本発明は、これらの実施例に何ら限定されるものではない。
【００１９】
（第１実施例）
図３及び４は、第１実施例の半導体装置の構成を示す断面図である。ここで、各図のＡ図は平面図、Ｂ図はＡ図のＡ−Ａ方向の断面図を示す。図５〜１４においても同様である。
【００２０】
図３及び４に示すように、半導体基板１１を覆うように、酸化シリコンからなる絶縁膜１２が成膜されている。半導体基板１１と絶縁膜１２には、図示していないが、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）と、そこへ電気を供給する配線及びコンタクトプラグが形成されている。
【００２１】
半導体基板１１上には、配線とコンタクトプラグに接続したアルミニウム（Ａｌ）からなる配線１４が第１の方向２５に延在して形成されている。配線１４の上部と下部には、窒化チタン（ＴｉＮ）からなるアルミニウムの拡散を防止するバリア層１３ｂと１３ａが形成されている。
【００２２】
配線１４とバリア層１３の側面を覆うように、酸化シリコンからなる第１の絶縁膜１５が形成されている。第１の絶縁膜１５は、少なくともバリア層１３ｂ上において、第１の方向２５と直交し、かつ半導体基板の主面と平行な第２の方向２６における第１の絶縁膜１５の幅Ｎが、第２の方向２６における配線幅よりも狭まるように形成されている。
【００２３】
さらに第１の絶縁膜１５は、バリア層１３ｂの上面の一部を露出すると共に、配線１４及びバリア層１３の側面を露出させないように開口部１５ｂを備えている。第１の絶縁膜１５は、基板の主面の法線方向２８の上方に向かって第２の方向２６の幅が狭まる傾斜面２９を有する。この傾斜面は、基板主面の法線方向２８に対して所定の角度で傾いている。法線方向２８に対する角度は、３５〜５５°が好ましい。
【００２４】
開口部１５ｂの内側を除いた第１の絶縁膜１５上には、窒化シリコンからなる第２の絶縁膜１６が実質的に均一な厚さで形成されている。このため、第２の絶縁膜１６も、第１の絶縁膜１５と同様の傾きを持つ傾斜面２９を有する。ここで、第1の絶縁膜１５と第２の絶縁膜１６の開口部の幅は一致しており、基板主面の法線方向２８における、第１の絶縁膜１５と第２の絶縁膜１６の最上端の高さ２７（第1の高さに相当する；図３Ｂ及び４Ｂ中に、半導体基板１１の主面と平行な太線として第1の高さ２７を示す）も一致している。さらに、第１の絶縁膜１５と第２の絶縁膜１６は、エッチングレートの異なる酸化シリコンと窒化シリコンであるので、そのレート差を利用して第１の絶縁膜１５の開口部１５ｂが形成されている。
【００２５】
第２の絶縁膜１６を覆うように、第２の絶縁膜１６から第1の高さ２７までの領域に埋め込まれた酸化シリコンからなる第３の絶縁膜１７が形成されている。第３の絶縁膜１７の表面は、第２の絶縁膜１６の表面と共に第１の高さ２７における面を構成する。第３の絶縁膜１７と第２の絶縁膜１６を覆うように、酸化シリコンからなる第４の絶縁膜１８が形成されている。第３の絶縁膜１７及び第４の絶縁膜１８は第２の絶縁膜１６と異なる材料から構成されれば良く、第３の絶縁膜１７と第４の絶縁膜１８は同じ材料から構成されても、異なる材料から構成されても良い。
【００２６】
第４の絶縁膜１８と第１の絶縁膜１５を貫通し、第１の絶縁膜の開口部１５ｂを埋め込むことにより、バリア層１３ｂを介して配線１４と接続されたタングステン（Ｗ）からなるコンタクトプラグ２１が形成されている。コンタクトプラグ２１は、下部３１と上部３２からなる。
【００２７】
下部３１は第１の絶縁膜１５内の開口部１５ｂ内に埋め込まれた部分からなる。下部３１の底面はバリア層１３ｂに接続し、側面は第１の絶縁膜１５と接し、上面は上部３２と接している。
【００２８】
ここで、本明細書における「底面」とは、コンタクトプラグ下部を構成する表面のうち、基板に対向すると共に基板主面の法線方向において最も基板に近い下側の面を表す。
【００２９】
上部３２は第４の絶縁膜１８内に埋め込まれた部分からなり、上部３２の側面は第４の絶縁膜１８と接している。図３Ｂでは、上部３２の底面３３は第1の高さ２７において第２の絶縁膜１６と接している。図４Ｂでは、上部３２の底面は第1の高さ２７に位置する第２の絶縁膜１６と接する部分の底面３３と、第1の高さ２７よりも下方に位置する第２の絶縁膜１６と接する部分の底面３３ａとからなる。上部３２の底面３３は、図３Ｂのように基板の主面と平行な面だけから構成されていても、図４Ｂのように基板の主面と平行ではない面を含んでいても良い。
【００３０】
上部３２は底面３３を有するため、下部３１の径に対して、上部３２の径は不連続的に変化する。コンタクトプラグ２１の上部３２の径は、２０〜５０ｎｍであることが好ましい。コンタクトプラグ２１の下部３１の径は、１５〜４５ｎｍであることが好ましい。
【００３１】
図３Ｂの破線部Ａに示したように、後述するコンタクトホールとバリア層１３ｂの位置ずれが無い状態では、コンタクトプラグ２１は下部３１の底面の幅をＭとしてバリア層１３ｂと接続している。
【００３２】
また、図４Ｂの破線部Ｂに示したように、位置ずれが生じている場合でも、バリア層１３ｂの端部からはみ出したコンタクトプラグ２１の底面３３ａは、第２の絶縁膜１６の上部と接続されている。従って、コンタクトプラグ２１は配線１４の側面部とは接続せず、位置ずれのないときと同様に、コンタクトプラグ２１は下部３１の底面の幅をＭとしてバリア層１３ｂに接続している。
【００３３】
本実施例の半導体装置によれば、コンタクトプラグ２１の下部３１と上部３２の底面が、それぞれバリア層１３ｂと第２の絶縁膜１６に接した形状を有している。第２の絶縁膜１６は、その下方に位置する第１の絶縁膜１５を保護してコンタクトプラグ２１が配線１４の側面部と接続するのを防止するため、コンタクトプラグ２１の下部３１の底面とバリア層１３ｂとの接続面積を安定させることができる。
【００３４】
図５〜１４は、本実施例の半導体装置の製造工程を順次示した断面図である。図５に示すように、半導体基板１１を覆うように、酸化シリコン（ＳｉＯ2）からなる絶縁膜１２を成膜する。ここでは図示しないが、半導体基板１１と絶縁膜１２には、トランジスタなどの半導体装置を構成する要素が形成されている。絶縁膜１２上に、厚さが５０ｎｍ程度の窒化チタン（ＴｉＮ）からなるバリア層１３（１３ａ）と、厚さが２７０ｎｍ程度のアルミニウム（Ａｌ）からなる導電体層と、厚さが５０ｎｍ程度の窒化チタンからなるバリア層１３（１３ｂ）を順次成膜する。
【００３５】
導電体層に対して、フォトリソグラフィとドライエッチングを行うことにより、半導体基板上に配線１４を形成する。このとき配線１４とともに、バリア層１３ａと１３ｂもパターニングされるので、夫々の幅は同じとなっている。
【００３６】
配線１４とバリア層１３を覆うように、絶縁膜１２上の全面に、酸化シリコンからなる第１の絶縁膜１５を成膜する。ここで、図６は、第１の絶縁膜１５の成膜初期、図７は成膜中期、図８は成膜後の図面である。このときの成膜条件は、以下の通りである。
方式：バイアススパッタデポジション法
加熱温度：６６０℃
圧力：６ｍＴｏｒｒ
プロセスガス及び流量：モノシラン（ＳｉＨ4）／酸素（Ｏ2）／ヘリウム（Ｈｅ）＝１５０／２５０／３００ｓｃｃｍ
ソースパワー／バイアスパワー＝８０００Ｗ／３８００Ｗ
周波数：２．０ＭＨｚ。
【００３７】
バイアススパッタデポジション法とは、スパッタデポジションとスパッタエッチングを組み合わせて、埋め込み特性を向上させた成膜方法である。ここで、スパッタデポジションは、成膜粒子が基板に対して垂直方向から入射するので、基板に対して入射角度が９０°の時に成膜レートが最大値となり、入射角度の低減と共に成膜レートも小さくなる。これに対して、スパッタエッチングでは、エッチャントであるＨｅの入射角度が４５°の時にエッチングレートが極大値となり、４５°から増減するとともにエッチングレートは低減する。スパッタエッチング効果は、基板側にバイアスを印加することによって促進される。バイアススパッタデポジション法では、スパッタデポジションとスパッタエッチングが同時に進行するので、夫々のレートが組み合わさった状態で成膜される。従って相対的な成膜レートを示すと、入射角度９０°となる表面（図６におけるＨ１〜Ｈ５のエリアに相当）で最大となり、０°の表面（図６におけるＨ１とＪ１の界面に相当。なおＨ３とＪ２、Ｈ３とＪ３、Ｈ５とＪ４も同様）が続いて大きく、４５°の表面（図６におけるＪ１〜Ｊ４のエリアに相当）が最小となる。
【００３８】
このようなバイアススパッタデポジション法を用いることにより、第１の絶縁膜１５は、図８に示したように、配線１４とバリア層１３の側面と、バリア層１３ｂの上面を覆うと共に、厚さＫが４００ｎｍ程度として成膜することができる。第１の絶縁膜１５は、バリア層１３ｂの上方に頂点１５ａが位置し、基板主面の法線方向２８の上方に向かって第２の方向２６の幅が狭くなる傾斜面２９を有する。
【００３９】
この理由は、図６に示したように、成膜初期において、Ｊ１〜Ｊ４のエリアで成膜されるのは配線１４とバリア層１３の側面部に限定されていたものの、膜が堆積するにつれて、傾斜角θ１が４５°に保たれたまま夫々の幅が徐々に広がるためである。そして、図７に示したように、成膜中期には、Ｊ１＜Ｊ５（Ｊ２〜Ｊ４とＪ６〜Ｊ８の関係も同様）となるためである。逆に、図６に示した直交面である平坦なＨ１〜Ｈ５のエリアは、成膜が進むにつれて徐々に狭まり、ついには消滅することとなる。
【００４０】
このように第１の絶縁膜１５は、バリア層１３ｂの両端上に形成された傾斜面が徐々に広がって接近し、最後に一体化されることによって、頂点１５ａ（図８）を備える。従って、第１の絶縁膜１５の頂点１５ａは、成膜直後に形成されるのではなく、バリア層１３ｂの両端を起点とした２つの傾斜面が接触することで自己整合的に形成されるため、その形成位置は実質的にバリア層１３ｂの幅の中心線上となる。
【００４１】
バイアスパワー、周波数、エッチャントを変更し、エッチレートと成膜レートの割合を制御することによって、図８に示した基板主面の法線方向２８に対する傾斜面の角度θ２は、３５〜５５°程度に調整することが可能である。このようにして成膜した第１の絶縁膜１５は、配線１４を不均一な厚さで覆っているので、その表面にはバリア層１３ｂの幅の中心線上に頂点１５ａを有する凹凸が生じている。バリヤ層１３ｂの上面に形成された第１の絶縁膜１５の断面は上方が尖った山型の形状となる。
【００４２】
図９に示すように、第１の絶縁膜１５を覆うように、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法による窒化シリコン（ＳｉＮ）からなる厚さ４０ｎｍ程度の第２の絶縁膜１６を成膜する。このときの成膜条件は、以下の通りである。
方式：減圧ＣＶＤ法
加熱温度：６３０℃
圧力：３００Ｐａ
プロセスガス及び流量：ジクロロシラン（ＳｉＨ2Ｃｌ2）／アンモニア（ＮＨ3）＝７５／７５０ｓｃｃｍ。
【００４３】
第２の絶縁膜１６は、第１の絶縁膜１５の表面を均一な厚さで覆っている。従って、第１の絶縁膜１５の表面に生じていた凹凸は、第２の絶縁膜１６の表面にも反映され、第２の絶縁膜１６は第１の絶縁膜１５と同様の傾斜面２９を有すると共に、頂点１６ａを有している。なお、頂点１６ａの角度θ３は、実質的に第１の絶縁膜１５の傾斜部分の角度θ２の２倍となっている。
【００４４】
図１０に示すように、第２の絶縁膜を覆うように、ＣＶＤ法による酸化シリコンからなる第３の絶縁膜１７を成膜する。この時、第３の絶縁膜１７の厚さは、第２の絶縁膜１６の表面に生じていた凹凸による段差Ｃの１．５倍以上とする。第３の絶縁膜１７は、第２の絶縁膜１６を厚く覆っているので、その表面段差は第２の絶縁膜１６の表面段差よりも小さくなっている。
【００４５】
図１１に示すように、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法によって、第３の絶縁膜１７を平坦化するとともに、第２の絶縁膜１６の頂点１６ａを露出させる。ここで第３の絶縁膜１７と第２の絶縁膜１６は、異なる材料である酸化シリコンと窒化シリコンで形成されているので、そこへ光を照射した際の反射強度は夫々で異なる。従って、ＣＭＰの終点検出を光学方式とすることによって、頂点１６ａが露出した時点で第３の絶縁膜１７に対するＣＭＰ処理を安定して止めることができる。
【００４６】
図１２に示すように、ＣＭＰ法により、第２の絶縁膜１６の一部を研磨して開口部１６ｂを形成し、バリア層１３ｂ上方の第１の絶縁膜１５の一部を露出させる。ここでは、第２の絶縁膜１６の表面に生じていた凹凸を利用して、その頂点１６ａ付近だけをＣＭＰによって除去することで、第２の絶縁膜１６の一部分を研磨することができる。このようにして露出した第１の絶縁膜１５、第２の絶縁膜１６及び第３の絶縁膜１７からなる面は、第１の高さ２７に位置する。第１の絶縁膜１５は、露出部１５ｃを有し、その露出幅Ｎは、配線１４の幅Ｌよりも小さくなるように、ＣＭＰの処理時間を制御して形成する。幅Ｌは２０〜５０ｎｍ、露出幅Ｎは１５〜４５ｎｍが好ましい。
【００４７】
本実施例においては、ＣＭＰの処理時間の制御が容易となるように、第２の絶縁膜１６の頂点１６ａが露出した時点で、第３の絶縁膜１７の研磨を一旦止めていたが、第３の絶縁膜１７と第２の絶縁膜１６を一度に除去しても良い。このためには、ＣＭＰの加工精度に応じて、第２の絶縁膜１６における頂点１６ａの角度θ３を調整しておく必要がある。このとき、バイアススパッタデポジション法のバイアスパワー、周波数、エッチャントを調整して、第１の絶縁膜１５の傾斜面の角度θ２を制御しておけば、第２の絶縁膜１６の頂点１６ａの角度θ３に反映されるので、角度θ３の調整は容易である。
【００４８】
図１３に示すように、露出した第１の絶縁膜１５と残留した第３の絶縁膜１７を覆うように、ＣＶＤ法による酸化シリコンからなる第４の絶縁膜１８を成膜する。このとき、第４の絶縁膜１８の表面は平坦であり、ＣＭＰによって段差を低減する必要がないので、その厚さは後述するコンタクトプラグの高さに合わせて調整する。
【００４９】
第４の絶縁膜１８上に、フォトリソグラフィによって開口パターンを有するフォトレジスト１９を形成する。このフォトレジスト１９をマスクとしたドライエッチングによって、第４の絶縁膜１８と第１の絶縁膜１５を貫通させて、第１の絶縁膜１５に開口部１５ｂを形成することで、コンタクトホール２０を形成する。このときのドライエッチング条件は、以下の通りである。
方式：２周波ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）
パワー：２５００Ｗ（上部電極）、３０００Ｗ（下部電極）
圧力：２５ｍＴｏｒｒ
ウェハ温度：２０℃
プロセスガス及び流量：ヘキサフルオロ−１．３−ブタジエン（Ｃ4Ｆ6）／三フッ化メタン（ＣＨＦ3）／酸素（Ｏ2）／アルゴン（Ａｒ）＝３０／３０／２５／４００ｓｃｃｍ
エッチング選択比（第２の絶縁膜１６に対する第１の絶縁膜１５と第４の絶縁膜１８のエッチングレート比率）：１０。
【００５０】
第１及び第４の絶縁膜の、第２の絶縁膜に対するエッチング選択比は５〜１５であることが好ましい。また、図１３のエッチング後では、第１の絶縁膜１５内にコンタクトホール２０の一部を構成する開口部１５ｂが形成され、基板主面の法線方向２８の上方に向って第２の方向２６の幅が狭まる傾斜面２９を有するようになっている。
【００５１】
以上の通り、第１の絶縁膜１５と第２の絶縁膜１６は、異なるエッチングレートを有する材料で形成されており、その選択比は１０となっているので、第２の絶縁膜１６は第１の絶縁膜１５をエッチングする際のエッチングストッパー膜となる。従って、第２の絶縁膜１６をエッチングストッパー膜として、第１の絶縁膜１５の露出部をエッチングすることにより、バリア層１３ｂの一部を露出させるコンタクトホール２０を形成することができる。
【００５２】
このとき、レジスト１９の開口パターンとバリア層１３ｂの位置ずれが無ければ、図１３Ｂに示したように、第３の絶縁膜１７はほとんどエッチングされることなく、コンタクトホール２０は、第１の絶縁膜１５の露出幅Ｎに制限された幅でバリア層１３ｂに到達する。
【００５３】
位置ずれが生じると、図１４Ｂの矢印で示したように、第３の絶縁膜１７がエッチングされて、配線１４の側面の方向へコンタクトホール２０ａが形成される。しかし、コンタクトホール２０の底面がバリア層１３ｂに到達するまでは、第２の絶縁膜１６がコンタクトホール２０ａのエッチングストッパー膜となっているので、配線１４の側面部がコンタクトホール２０ａによって露出することはない。従って、位置ずれが無い時と同じように、コンタクトホール２０の底部の幅は、第１の絶縁膜１５の露出幅Ｎに制限されることになる。
【００５４】
第１の絶縁膜１５内のコンタクトホール２０の径は１５〜４５ｎｍが好ましい。また、第４の絶縁膜１８内のコンタクトホール２０の径は２０〜５０ｎｍが好ましい。
【００５５】
残留しているレジスト１９をアッシングで除去してから、コンタクトホール２０及び２０ａを埋め込むように、タングステンからなる導電性膜を成膜する。このとき、第２の絶縁膜１６上に存在する第４の絶縁膜１８の表面には、導電性膜が残留しているので、それをＣＭＰで除去すると、バリア層１３ｂと接続したコンタクトプラグ２１が形成されて、図１３と図１４はそれぞれ、図３と図４に示した構造となる。
【００５６】
本実施例の半導体装置の製造方法によれば、バリア層１３ｂ上に位置する第１の絶縁膜の一部をＣＭＰによって露出させることができる。この露出部をドライエッチングする際に、その周辺部に存在する第２の絶縁膜１６が、エッチングストッパー膜として機能するので、レジスト１９の開口パターンとバリア層１３ｂの位置ずれ有無に関わらず、第１の絶縁膜１５の露出幅Ｎで制限された接触面積で、バリア層１３ｂとだけに接続するコンタクトプラグ２１を形成できる。
【００５７】
また、この第１の絶縁膜１５は、バイアススパッタデポジション法で形成しており、自己整合的にバリア層１３ｂの中心線上に頂点１５ａを有しているため、常に露出部１５ｃがバリア層１３ｂの直上となるように制御することができ、バリア層１３ｂと露出部１５ｃの位置がずれることなく、コンタクトプラグ２１とバリア層１３ｂとの接続を安定して行うことができる。
【符号の説明】
【００５８】
１１ 半導体基板
１２ 絶縁膜
１３、１３ａ、１３ｂ バリア層
１４ 配線
１５ 第１の絶縁膜
１５ａ、１６ａ 頂点
１５ｂ、１６ｂ 開口部
１６ 第２の絶縁膜
１７ 第３の絶縁膜
１８ 第４の絶縁膜
１９ フォトレジスト
２０、２０ａ コンタクトホール
２１ コンタクトプラグ
２５ 第１の方向
２６ 第２の方向
２７ 高さ
２８ 基板主面の法線方向
２９ 傾斜面
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上において第１の方向に延在して形成された配線と、
前記配線上に形成されたバリア層と、
前記配線及びバリア層の側面を覆い少なくとも前記バリア層よりも上方において前記第１の方向と直交する第２の方向の幅が狭まる傾斜面を有するように形成された第１の絶縁膜であって、前記バリア層の上面の一部を露出すると共に前記配線及びバリア層の側面を露出させないように形成された開口部、を備えた第１の絶縁膜と、
前記開口部の内側を除き前記第１の絶縁膜上に形成され、かつ開口部を備えた第２の絶縁膜と、
少なくとも前記第１の絶縁膜の開口部を埋め込んで形成され前記バリア層を介して前記配線と接続されたコンタクトプラグと、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜における開口部の少なくとも上端の幅は、前記第２の絶縁膜の開口部の幅と一致していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜の上端部の高さは、前記第２の絶縁膜の上端部の高さと一致していることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜と前記第２の絶縁膜は、異なるエッチングレートを有する材料によって形成されていることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
【請求項５】
前記第２の絶縁膜は、実質的に均一な厚さであることを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。
【請求項６】
前記コンタクトプラグが前記第２の絶縁膜の上面と接していることを特徴とする請求項１乃至５の何れか１項に記載の半導体装置。
【請求項７】
前記半導体基板の主面の法線方向に対する前記傾斜面の角度は、３５〜５５°である、請求項１乃至６の何れか１項に記載の半導体装置。
【請求項８】
前記コンタクトプラグは更に、前記第１の絶縁膜の開口部内に埋め込まれた下部の上に設けられた上部を有し、
前記第１の絶縁膜の開口部内に埋め込まれた前記コンタクトプラグの下部の径は１５〜４５ｎｍである、請求項１乃至７の何れか１項に記載の半導体装置。
【請求項９】
前記コンタクトプラグは更に、前記第１の絶縁膜の開口部内に埋め込まれた下部の上に設けられた上部を有し、
前記コンタクトプラグの前記上部の径は２０〜５０ｎｍである、請求項１乃至８の何れか１項に記載の半導体装置。
【請求項１０】
配線とコンタクトホールを有する半導体装置の製造方法において、
半導体基板上に配線を形成する工程と、
前記配線の上面を覆うバリア層を形成する工程と、
前記配線の側面並びに前記バリア層の側面と上面を覆うと共に前記バリア層上に頂点が位置し、かつ上方に向かって幅が狭くなるように第１の絶縁膜を成膜する工程と、
前記第１の絶縁膜を覆うように第２の絶縁膜を成膜する工程と、
前記第２の絶縁膜の一部を化学機械研磨法にて研磨して、前記バリア層上における前記第１の絶縁膜の一部を露出させる工程と、
前記第２の絶縁膜をエッチングストッパー膜として前記第１の絶縁膜の露出部をエッチングすることにより、前記バリア層の一部を露出させるコンタクトホールを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記コンタクトホールを埋め込むように前記第２の絶縁膜上に導電性膜を成膜する工程と、
前記第２の絶縁膜上に残留した前記導電性膜を化学機械研磨法によって除去してコンタクトプラグを形成する工程と、
を有し、
前記コンタクトプラグを形成する工程において、前記コンタクトプラグを前記バリア層に接続させることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記露出した第１の絶縁膜の露出幅が前記配線の幅よりも小さいことを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の絶縁膜と前記第２の絶縁膜が、異なるエッチングレートを有する材料によって形成されていることを特徴とする請求項１０乃至１２の何れか１項に記載の半導体装置の製造方法。
【請求項１４】
前記第１の絶縁膜が酸化シリコンであり、前記第２の絶縁膜が窒化シリコンであることを特徴とする請求項１０乃至１３の何れか１項に記載の半導体装置の製造方法。
【請求項１５】
前記第２の絶縁膜上に第３の絶縁膜を成膜させる工程を有することを特徴とする請求項１０乃至１４の何れか１項に記載の半導体装置の製造方法。
【請求項１６】
前記第３の絶縁膜上に第４の絶縁膜を成膜させる工程を有することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記コンタクトホールを形成する工程において、
前記第１及び第４の絶縁膜の、前記第２の絶縁膜に対するエッチング選択比が５〜１５となるように、前記第１及び第４の絶縁膜をエッチングして前記コンタクトホールを形成する、請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記コンタクトホールを形成する工程において、
前記第４の絶縁膜内の前記コンタクトホールの径は２０〜５０ｎｍとなるように前記コンタクトホールを形成する、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記半導体基板の主面の法線方向に対する前記第１の絶縁膜の傾斜面の角度は３５〜５５°である、請求項１０乃至１８の何れか１項に記載の半導体装置の製造方法。
【請求項２０】
前記コンタクトホールを形成する工程において、
前記第１の絶縁膜内の前記コンタクトホールの径は１５〜４５ｎｍとなるように前記コンタクトホールを形成する、請求項１０乃至１９の何れか１項に記載の半導体装置の製造方法。
【請求項１】
半導体基板と、
前記半導体基板上において第１の方向に延在して形成された配線と、
前記配線上に形成されたバリア層と、
前記配線及びバリア層の側面を覆い少なくとも前記バリア層よりも上方において前記第１の方向と直交する第２の方向の幅が狭まる傾斜面を有するように形成された第１の絶縁膜であって、前記バリア層の上面の一部を露出すると共に前記配線及びバリア層の側面を露出させないように形成された開口部、を備えた第１の絶縁膜と、
前記開口部の内側を除き前記第１の絶縁膜上に形成され、かつ開口部を備えた第２の絶縁膜と、
少なくとも前記第１の絶縁膜の開口部を埋め込んで形成され前記バリア層を介して前記配線と接続されたコンタクトプラグと、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜における開口部の少なくとも上端の幅は、前記第２の絶縁膜の開口部の幅と一致していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜の上端部の高さは、前記第２の絶縁膜の上端部の高さと一致していることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜と前記第２の絶縁膜は、異なるエッチングレートを有する材料によって形成されていることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
【請求項５】
前記第２の絶縁膜は、実質的に均一な厚さであることを特徴とする請求項１乃至４の何れか１項に記載の半導体装置。
【請求項６】
前記コンタクトプラグが前記第２の絶縁膜の上面と接していることを特徴とする請求項１乃至５の何れか１項に記載の半導体装置。
【請求項７】
前記半導体基板の主面の法線方向に対する前記傾斜面の角度は、３５〜５５°である、請求項１乃至６の何れか１項に記載の半導体装置。
【請求項８】
前記コンタクトプラグは更に、前記第１の絶縁膜の開口部内に埋め込まれた下部の上に設けられた上部を有し、
前記第１の絶縁膜の開口部内に埋め込まれた前記コンタクトプラグの下部の径は１５〜４５ｎｍである、請求項１乃至７の何れか１項に記載の半導体装置。
【請求項９】
前記コンタクトプラグは更に、前記第１の絶縁膜の開口部内に埋め込まれた下部の上に設けられた上部を有し、
前記コンタクトプラグの前記上部の径は２０〜５０ｎｍである、請求項１乃至８の何れか１項に記載の半導体装置。
【請求項１０】
配線とコンタクトホールを有する半導体装置の製造方法において、
半導体基板上に配線を形成する工程と、
前記配線の上面を覆うバリア層を形成する工程と、
前記配線の側面並びに前記バリア層の側面と上面を覆うと共に前記バリア層上に頂点が位置し、かつ上方に向かって幅が狭くなるように第１の絶縁膜を成膜する工程と、
前記第１の絶縁膜を覆うように第２の絶縁膜を成膜する工程と、
前記第２の絶縁膜の一部を化学機械研磨法にて研磨して、前記バリア層上における前記第１の絶縁膜の一部を露出させる工程と、
前記第２の絶縁膜をエッチングストッパー膜として前記第１の絶縁膜の露出部をエッチングすることにより、前記バリア層の一部を露出させるコンタクトホールを形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項１１】
前記コンタクトホールを埋め込むように前記第２の絶縁膜上に導電性膜を成膜する工程と、
前記第２の絶縁膜上に残留した前記導電性膜を化学機械研磨法によって除去してコンタクトプラグを形成する工程と、
を有し、
前記コンタクトプラグを形成する工程において、前記コンタクトプラグを前記バリア層に接続させることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記露出した第１の絶縁膜の露出幅が前記配線の幅よりも小さいことを特徴とする請求項１０又は１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の絶縁膜と前記第２の絶縁膜が、異なるエッチングレートを有する材料によって形成されていることを特徴とする請求項１０乃至１２の何れか１項に記載の半導体装置の製造方法。
【請求項１４】
前記第１の絶縁膜が酸化シリコンであり、前記第２の絶縁膜が窒化シリコンであることを特徴とする請求項１０乃至１３の何れか１項に記載の半導体装置の製造方法。
【請求項１５】
前記第２の絶縁膜上に第３の絶縁膜を成膜させる工程を有することを特徴とする請求項１０乃至１４の何れか１項に記載の半導体装置の製造方法。
【請求項１６】
前記第３の絶縁膜上に第４の絶縁膜を成膜させる工程を有することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記コンタクトホールを形成する工程において、
前記第１及び第４の絶縁膜の、前記第２の絶縁膜に対するエッチング選択比が５〜１５となるように、前記第１及び第４の絶縁膜をエッチングして前記コンタクトホールを形成する、請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記コンタクトホールを形成する工程において、
前記第４の絶縁膜内の前記コンタクトホールの径は２０〜５０ｎｍとなるように前記コンタクトホールを形成する、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記半導体基板の主面の法線方向に対する前記第１の絶縁膜の傾斜面の角度は３５〜５５°である、請求項１０乃至１８の何れか１項に記載の半導体装置の製造方法。
【請求項２０】
前記コンタクトホールを形成する工程において、
前記第１の絶縁膜内の前記コンタクトホールの径は１５〜４５ｎｍとなるように前記コンタクトホールを形成する、請求項１０乃至１９の何れか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１１−２５８６９４（Ｐ２０１１−２５８６９４Ａ）
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願番号】特願２０１０−１３１００９（Ｐ２０１０−１３１００９）
【出願日】平成２２年６月８日（２０１０．６．８）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２３年１２月２２日（２０１１．１２．２２）
【国際特許分類】
【出願日】平成２２年６月８日（２０１０．６．８）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]