半導体装置及び表示装置
【課題】占有面積を増大せずにオン電流が低い酸化物半導体トランジスタを得ること、開口率を減少させずに、オン電流が低い酸化物半導体トランジスタを画素に用いた表示装置を得ること、同一基板上に画素にオン電流が低い酸化物半導体トランジスタ、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得る。
【解決手段】絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、第１のゲート電極及び第２のゲート電極と重畳する領域、並びに第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、ゲート絶縁膜、第１のゲート電極、第２のゲート電極、及び、酸化物半導体膜を覆い、酸化物半導体膜と直接接触している絶縁膜とを有する半導体装置、及び、当該半導体装置を有する表示装置に関する。
【解決手段】絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、第１のゲート電極及び第２のゲート電極と重畳する領域、並びに第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、ゲート絶縁膜、第１のゲート電極、第２のゲート電極、及び、酸化物半導体膜を覆い、酸化物半導体膜と直接接触している絶縁膜とを有する半導体装置、及び、当該半導体装置を有する表示装置に関する。
【発明の詳細な説明】
【技術分野】
【０００１】
開示される発明の一態様は、半導体装置、表示装置、及びそれらの作製方法に関する。
【背景技術】
【０００２】
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）からなるスイッチング素子や電流制御素子を設けたアクティブマトリクス型の表示装置（発光表示装置や電気泳動式表示装置等）が盛んに開発されている。このような発光表示装置の一つとして、例えば、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）表示装置が挙げられる。
【０００３】
また、チャネル形成領域に酸化物半導体膜を用いるトランジスタ（以下「酸化物半導体トランジスタ」と呼ぶ）を、透光性を有する基板上に形成し、表示装置のスイッチング素子などに用いる技術が研究されている（特許文献１参照）。
【０００４】
酸化物半導体トランジスタは、チャネル形成領域にアモルファスシリコン膜を用いたトランジスタに比べ、移動度が高いため、オン電流が高いという利点がある。また酸化物半導体トランジスタのオフ電流は、チャネル形成領域にアモルファスシリコン膜を用いたトランジスタに比べて低いという利点がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、発光表示装置の画素に設けられるトランジスタとして、酸化物半導体トランジスタを用いると、酸化物半導体トランジスタのオン電流が高すぎる恐れがある。オン電流が高すぎるトランジスタは、トランジスタの駆動電圧の小さな変動でドレイン電流が大きく変動してしまう。トランジスタのドレイン電流が大きく変動すると、発光表示装置の輝度が大きく変動するという問題が生じる。
【０００７】
そのため画素に設けられる酸化物半導体トランジスタは、オン電流を調節する必要がある。酸化物半導体トランジスタのオン電流を下げるためには、酸化物半導体トランジスタのチャネル長を長く設ければよい。
【０００８】
しかしながら、酸化物半導体トランジスタのチャネル長が長くなると、酸化物半導体トランジスタの占有面積が増大してしまうという恐れがある。
【０００９】
ところで、高精細の表示装置は、一つの画素の占有面積が小さい。
【００１０】
そのため、当該占有面積が小さい画素に、当該占有面積が大きいトランジスタを用いると、表示装置の開口率が小さくなるという恐れがある。
【００１１】
以上を鑑みて、開示される発明の一態様では、占有面積を増大させることなくオン電流を低減できる酸化物半導体トランジスタを得ることを課題の一とする。
【００１２】
また開示される発明の一態様では、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることを課題の一とする。
【００１３】
また酸化物半導体トランジスタは、上述のようにオン電流が高いため、ゲートドライバやソースドライバのような駆動回路に用いることができる。
【００１４】
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【００１５】
以上を鑑み、開示される発明の一態様では、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することを課題の一とする。
【００１６】
また表示装置の作製において、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【００１７】
よって、開示される発明の一態様では、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることを課題の一とする。
【課題を解決するための手段】
【００１８】
酸化物半導体トランジスタのソース電極側及びドレイン電極側それぞれに、第１のゲート電極及び第２のゲート電極を設ける。
【００１９】
これにより、酸化物半導体膜と第１のゲート電極が重畳している領域と、酸化物半導体膜と第２のゲート電極が重畳している領域との間に、酸化物半導体膜とゲート電極が重畳しない領域が生じる。本明細書では、当該ゲート電極が重畳しない酸化物半導体膜の領域をＬｏｆｆ領域と呼ぶ。当該Ｌｏｆｆ領域を設けることにより、酸化物半導体トランジスタのオン電流を減少させることができる。
【００２０】
以上の様にして作製された酸化物半導体トランジスタを画素に用いることにより、酸化物半導体トランジスタの占有面積を増大させずに、オン電流を低減させることができる。
【００２１】
また、上記のオン電流を低減させた酸化物半導体トランジスタを用いた画素を有する表示装置では、開口率が減少するのを抑制することができる。
【００２２】
また、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタは、上述のようにオン電流が高い。そこでオン電流が低い酸化物半導体トランジスタと、オン電流が高い酸化物半導体トランジスタを同一基板上に作製することができる。
【００２３】
このように、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、作製工程が削減でき、作製コストを抑制することができる。
【００２４】
また、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ（オン電流が高い酸化物半導体トランジスタ）を駆動回路を構成するトランジスタ、Ｌｏｆｆ領域を設けた酸化物半導体トランジスタ（オン電流が低い酸化物半導体トランジスタ）を、画素を構成するトランジスタとして用いると、画素と駆動回路の酸化物半導体トランジスタを同一基板上に作製することができる。
【００２５】
このように、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【００２６】
開示される発明の一態様は、絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、並びに当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第１のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該酸化物半導体膜、並びに、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有することを特徴とする半導体装置に関する。
【００２７】
開示される発明の一態様は、絶縁表面上に設けられた第１のトランジスタ及び第２のトランジスタを有する半導体装置であり、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタと、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している当該絶縁膜とを有する当該第２のトランジスタと、を有することを特徴とする半導体装置に関する。
【００２８】
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第１のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該酸化物半導体膜、及び、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有するトランジスタを有することを特徴とする表示装置に関する。
【００２９】
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している絶縁膜とを有する当該第２のトランジスタを有することを特徴とする表示装置に関する。
【００３０】
開示される発明の一態様において、当該複数の画素はそれぞれ発光素子を有することを特徴とする。
【００３１】
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極又はドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している絶縁膜とを有する当該第２のトランジスタを有することを特徴とする表示装置に関する。
【００３２】
開示される発明の一態様において、当該駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする。
【発明の効果】
【００３３】
開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。
【００３４】
また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。
【００３５】
さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
【００３６】
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【００３７】
また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。
【００３８】
同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【図面の簡単な説明】
【００３９】
【図１】半導体装置の上面図及び断面図。
【図２】半導体装置の上面図及び断面図。
【図３】半導体装置の作製工程を示す断面図。
【図４】半導体装置の作製工程を示す断面図。
【図５】表示装置のブロック図及び画素の回路図。
【図６】表示装置の断面図。
【図７】表示パネルの上面図及び断面図。
【図８】酸化物半導体トランジスタのＶｇｓ−Ｉｄ特性を示す図。
【図９】チャネル長の異なるトランジスタの特性を示す図。
【図１０】半導体装置の上面図及び断面図。
【図１１】酸化物材料の構造を説明する図。
【図１２】酸化物材料の構造を説明する図。
【図１３】酸化物材料の構造を説明する図。
【発明を実施するための形態】
【００４０】
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００４１】
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。
【００４２】
＜Ｌｏｆｆ領域を有する酸化物半導体トランジスタ＞
図１（Ｂ）に示す酸化物半導体トランジスタ１００は、絶縁表面を有する基板１０１上に形成されている。酸化物半導体トランジスタ１００は、第１のゲート電極であるゲート電極１０２ａ、第２のゲート電極であるゲート電極１０２ｂ、ゲート絶縁膜１２３、第１の酸化物半導体膜である酸化物半導体膜１０４、ソース電極又はドレイン電極の一方である電極１０５ａ、ソース電極又はドレイン電極の他方である電極１０５ｂを有している。
【００４３】
基板１０１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。
【００４４】
基板１０１上に設けられたゲート電極１０２ａ及びゲート電極１０２ｂは、互いに離れて配置されている。また、ゲート電極１０２ａ及びゲート電極１０２ｂの間には、ゲート絶縁膜１２３が配置されている。
【００４５】
第１のゲート電極であるゲート電極１０２ａ、及び第２のゲート電極であるゲート電極１０２ｂは、それぞれチタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）のいずれかを含む導電膜である。
【００４６】
また、ゲート電極１０２ａ及びゲート電極１０２ｂはそれぞれ、上記の元素のいずれかを含む導電膜を用いた単層構造であってもよく、又上記の元素のいずれかを含む導電膜の積層構造であってもよい。
【００４７】
なお、ゲート電極１０２ａ及びゲート電極１０２ｂそれぞれの上には、半導体膜や導電膜が形成される。そのため、半導体膜や導電膜の段切れ防止のため、ゲート電極１０２ａ及びゲート電極１０２ｂそれぞれの端部は、テーパ状になるように加工することが望ましい。
【００４８】
ゲート絶縁膜１２３は、ゲート電極１０２ａ及びゲート電極１０２ｂを覆って設けられている。
【００４９】
ゲート絶縁膜１２３は、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。
【００５０】
本実施の形態において、酸化窒化珪素膜とは、その組成において、窒素（Ｎ）よりも酸素（Ｏ）の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素（Ｏ）が５５〜７０原子％、窒素（Ｎ）が０．５〜１５原子％、珪素（Ｓｉ）が２５〜３５原子％、水素（Ｈ）が０．１〜１０原子％の範囲で含まれるものをいう。
【００５１】
また、窒化酸化珪素膜とは、その組成において、酸素（Ｏ）よりも窒素（Ｎ）の含有量が多いものであって、濃度範囲として酸素（Ｏ）が５〜３０原子％、窒素（Ｎ）が２０〜５５原子％、珪素（Ｓｉ）が２５〜３５原子％、水素（Ｈ）が１０〜３０原子％の範囲で含まれるものをいう。
【００５２】
但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素（Ｎ）、酸素（Ｏ）、珪素（Ｓｉ）、及び水素（Ｈ）の含有比率が上記の範囲内に含まれるものとする。
【００５３】
また、ゲート絶縁膜１２３として、アルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）の酸化物、アルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）窒化物、アルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）酸化窒化物、又はアルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）窒化酸化物のいずれかを用いることができる。また当該酸化物、窒化物、酸化窒化物、窒化酸化物の少なくとも２種以上を含む化合物を用いることもできる。
【００５４】
また酸化物半導体トランジスタ１００は、ゲート絶縁膜１２３上に形成され、チャネル形成領域が形成される酸化物半導体膜１０４を有している。酸化物半導体トランジスタ１００は、連続した面を有する酸化物半導体膜１０４を有しているので、キャリアの移動に障壁がなく好適である。
【００５５】
酸化物半導体膜１０４と第１のゲート電極１０２ａが重畳している領域と、酸化物半導体膜１０４と第２のゲート電極１０２ｂが重畳している領域との間に、酸化物半導体膜１０４とゲート電極が重畳しない領域が生じる。上述のように、本明細書では、当該ゲート電極１０２ａ及びゲート電極１０２ｂが重畳しない酸化物半導体膜１０４の領域をＬｏｆｆ領域１０９と呼ぶ。
【００５６】
酸化物半導体膜１０４は、以下の酸化物半導体の薄膜を用いる。
【００５７】
本実施の形態で用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００５８】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５９】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００６０】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００６１】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００６２】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６３】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【００６４】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を下げることにより移動度を上げることができる。
【００６５】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２、を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００６６】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【００６７】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【００６８】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００６９】
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【００７０】
【数１】
【００７１】
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【００７２】
ここで酸化物半導体が結晶性を有する場合として、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう）を含む酸化物について説明する。
【００７３】
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
【００７４】
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【００７５】
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
【００７６】
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
【００７７】
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることもできる。
【００７８】
ＣＡＡＣに含まれる結晶構造の一例について図１１乃至図１３を用いて詳細に説明する。なお、特に断りがない限り、図１１乃至図１３は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１１において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【００７９】
図１１（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図１１（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１１（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１１（Ａ）に示す小グループは電荷が０である。
【００８０】
図１１（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１１（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１１（Ｂ）に示す構造をとりうる。図１１（Ｂ）に示す小グループは電荷が０である。
【００８１】
図１１（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１１（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図１１（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１１（Ｃ）に示す小グループは電荷が０である。
【００８２】
図１１（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１１（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１１（Ｄ）に示す小グループは電荷が＋１となる。
【００８３】
図１１（Ｅ）に、２個のＺｎを含む小グループを示す。図１１（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１１（Ｅ）に示す小グループは電荷が−１となる。
【００８４】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
【００８５】
ここで、これらの小グループ同士が結合する規則について説明する。図１１（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【００８６】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【００８７】
図１２（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１２（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１２（Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【００８８】
図１２（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１２（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１２（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【００８９】
図１２（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【００９０】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１１（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【００９１】
具体的には、図１２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【００９２】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
【００９３】
例えば、図１３（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【００９４】
図１３（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【００９５】
図１３（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１３（Ｃ）は、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【００９６】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【００９７】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１３（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【００９８】
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物は、ＩＴＺＯと呼ぶことができ、用いるターゲットの組成比は、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ターゲットを用いる。
【００９９】
なお本明細書の酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定されたナトリウム（Ｎａ）の濃度は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物半導体膜において、ＳＩＭＳによって測定されたリチウム（Ｌｉ）の濃度は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物半導体膜において、ＳＩＭＳによって測定されたカリウム（Ｋ）の濃度は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。
【０１００】
当該酸化物半導体膜中において、ナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）等のアルカリ金属、並びに、アルカリ土類金属の濃度が高い場合、トランジスタ特性の劣化及びトランジスタ特性のばらつきをもたらす恐れがある。そのため、トランジスタ特性の劣化及びトランジスタ特性のばらつきを抑制するために、酸化物半導体膜中のアルカリ金属及びアルカリ土類金属は、上述の濃度範囲であることが好適である。
【０１０１】
特に、酸化物半導体膜に接する絶縁膜が酸化物絶縁膜である場合、ナトリウム（Ｎａ）は、当該絶縁膜中に拡散し、ナトリウムイオン（Ｎａ＋）となる。また、ナトリウム（Ｎａ）は、酸化物半導体膜中において、金属と酸素の結合を分断し、あるいは結合中に割り込む恐れがある。
【０１０２】
ナトリウム（Ｎａ）が絶縁膜中でナトリウムイオン（Ｎａ＋）となる場合、ナトリウム（Ｎａ）が酸化物半導体膜中において、金属と酸素の結合を分断し、或いは、ナトリウム（Ｎａ）が酸化物半導体膜中において、結合中に割り込む場合、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）の原因となる恐れがある。さらに、このようなナトリウム（Ｎａ）の振る舞いは、トランジスタ特性のばらつきの原因ともなる。
【０１０３】
上述のアルカリ金属及びアルカリ土類金属に起因するトランジスタ特性の劣化及びトランジスタ特性のばらつきは、特に酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。従って、酸化物半導体膜中の水素の濃度が、５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上述の値にすることが好適である。
【０１０４】
またソース電極又はドレイン電極の一方である電極１０５ａは、ゲート電極１０２ａの一部及び酸化物半導体膜１０４の一部と重畳している。また、ソース電極又はドレイン電極の他方である電極１０５ｂは、ゲート電極１０２ｂの一部及び酸化物半導体膜１０４の一部と重畳している。
【０１０５】
電極１０５ａ及び電極１０５ｂそれぞれは、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素を含む導電膜、上述した元素を成分とする合金膜、或いは上述した元素を組み合わせた合金膜等を用いる。
【０１０６】
なお、アルミニウム（Ａｌ）単体のアルミニウム膜は、耐熱性が劣り、また腐蝕しやすい等の問題点がある。そのため、電極１０５ａ及び電極１０５ｂそれぞれをアルミニウム（Ａｌ）を用いて形成する場合は、アルミニウム（Ａｌ）と耐熱性導電性材料を組み合わせて形成する。
【０１０７】
アルミニウム（Ａｌ）と組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む材料、または上述した元素を成分とする合金材料、上述した元素を組み合わせた合金材料、または上述した元素を成分とする窒化物を用いる。
【０１０８】
また第１のゲート電極であるゲート電極１０２ａ、第２のゲート電極であるゲート電極１０２ｂ、ゲート絶縁膜１２３、酸化物半導体膜１０４、ソース電極又はドレイン電極の一方である電極１０５ａ、ソース電極又はドレイン電極の他方である電極１０５ｂを覆って、絶縁膜１２６が形成されている。絶縁膜１２６は、酸化物半導体膜１０４に直接接触して設けられている絶縁膜であり、酸化物半導体膜１０４を保護する保護膜である。
【０１０９】
絶縁膜１２６は、ゲート絶縁膜１２３と同様に、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
【０１１０】
図１（Ａ）は、酸化物半導体トランジスタ１００の上面図であり、図１（Ａ）のＡ−Ａ’の断面図が、図１（Ｂ）となる。
【０１１１】
酸化物半導体膜１０４中の電極１０５ａ及び電極１０５ｂ（ソース電極及びドレイン電極）との間の領域が、チャネル形成領域となる。よって図１（Ａ）に示すように、電極１０５ａの端部及び電極１０５ｂの端部との間の距離が、チャネル長Ｌとなる。また電極１０５ａ又は電極１０５ｂのチャネル長と垂直な一辺の長さが、チャネル幅Ｗとなる。
【０１１２】
よって当該チャネル形成領域、かつ、酸化物半導体膜１０４がゲート電極１０２ａ及びゲート電極１０２ｂに重畳しない領域が、Ｌｏｆｆ領域１０９となる。Ｌｏｆｆ領域１０９のチャネル長方向の長さを長さＦとする。
【０１１３】
Ｌｏｆｆ領域１０９のチャネル長方向の長さである長さＦは、短すぎるとオン電流低減の効果が望めず、長すぎるとチャネル形成領域の抵抗が増大する。よって、Ｌｏｆｆ領域１０９のチャネル長方向の長さである長さＦは、１μｍ以上２０μｍ以下が好適である。
【０１１４】
Ｌｏｆｆ領域１０９を設けることにより、酸化物半導体トランジスタ１００のオン電流を低減することができる。よって、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタ１００を得ることができる。
【０１１５】
このようにＬｏｆｆ領域１０９を設けることによってオン電流が低減された酸化物半導体トランジスタ１００は、表示装置の画素に用いることができる。画素に酸化物半導体トランジスタ１００を用いた表示装置については、後述する。
【０１１６】
なお本実施の形態では、酸化物半導体トランジスタ１００として、ボトムゲート構造を有するトランジスタについて説明したが、開示される発明の一態様はこれに限定されない。第１のゲート電極と第２のゲート電極が互いに離れており、ゲート絶縁膜を介して、当該第１のゲート電極と第２のゲート電極に重畳する領域と重畳しない領域を有する酸化物半導体トランジスタは、トップゲート構造であってもオン電流低減の効果が望めるので好適である。
【０１１７】
＜同一基板上に設けられたＬｏｆｆ領域を設けない酸化物半導体トランジスタ及びＬｏｆｆ領域を設けた酸化物半導体トランジスタ＞
図２（Ａ）〜図２（Ｃ）に、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ１１０及びＬｏｆｆ領域１０９を設けた酸化物半導体トランジスタ１００の上面図と断面図を示す。
【０１１８】
図２（Ｃ）において、Ａ−Ａ’の断面図が図２（Ｂ）に対応し、Ｂ−Ｂ’の断面図が図２（Ａ）に対応する。なお、図２（Ｂ）は図１（Ａ）と同じ図面であり、図２（Ｃ）のＡ−Ａ’の断面図は、図１（Ｂ）と同じ図面である。図２（Ｂ）及び図２（Ｃ）に示される酸化物半導体トランジスタ１００の詳細な説明については、上述したので割愛する。
【０１１９】
図２（Ａ）及び図２（Ｃ）で示す酸化物半導体トランジスタ１１０は、絶縁表面を有する基板１０１上に形成されている。
【０１２０】
酸化物半導体トランジスタ１１０は、基板１０１上に設けられ、第３のゲート電極であるゲート電極１１２、及びゲート絶縁膜１２３を有している。ゲート電極１１２の材料は、ゲート電極１０２ａ及びゲート電極１０２ｂと同様である。
【０１２１】
また酸化物半導体トランジスタ１１０は、ゲート電極１１２上にゲート絶縁膜１２３を介して設けられ、チャネル形成領域が形成される第２の酸化物半導体膜である酸化物半導体膜１１４を有している。酸化物半導体膜１１４の材料は、酸化物半導体膜１０４と同様である。
【０１２２】
また酸化物半導体トランジスタ１１０は、ゲート電極１１２の一部及び酸化物半導体膜１１４の一部と重畳し、ソース電極又はドレイン電極の一方である電極１１５ａ、及び、ゲート電極１１２の一部及び酸化物半導体膜１１４の一部と重畳し、ソース電極又はドレイン電極の他方である電極１１５ｂを有している。電極１１５ａ及び電極１１５ｂの材料は、電極１０５ａ及び電極１０５ｂと同様である。
【０１２３】
また酸化物半導体トランジスタ１００と同様に、酸化物半導体トランジスタ１１０において、ゲート電極１１２、ゲート絶縁膜１２３、酸化物半導体膜１１４、ソース電極又はドレイン電極の一方である電極１１５ａ、ソース電極又はドレイン電極の他方である電極１１５ｂを覆って、絶縁膜１２６が形成されている。絶縁膜１２６は、酸化物半導体膜１１４に直接接触して設けられている絶縁膜であり、酸化物半導体膜１１４を保護する保護膜である。
【０１２４】
酸化物半導体トランジスタ１１０は、Ｌｏｆｆ領域が設けられていないので、オン電流が高い。このようなオン電流の高い酸化物半導体トランジスタ１１０は、表示装置の駆動回路に用いることができる。酸化物半導体トランジスタ１１０を駆動回路に用いた表示装置については、後述する。
【０１２５】
なお図２（Ａ）〜図２（Ｃ）においては、酸化物半導体トランジスタ１００のゲート電極１０２ａ、ゲート電極１０２ｂ、酸化物半導体膜１０４、電極１０５ａ、及び、電極１０５ｂ、並びに、酸化物半導体トランジスタ１１０のゲート電極１１２、酸化物半導体膜１１４、電極１１５ａ、及び、電極１１５ｂを矩形としたが、本実施の形態はこれに限定されない。酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０を構成するゲート電極、酸化物半導体膜、ソース電極及びドレイン電極を、図１０（Ａ）〜図１０（Ｃ）に示すように、湾曲形状を有するように形成してもよい。ゲート電極、酸化物半導体膜、ソース電極及びドレイン電極が湾曲形状を有する酸化物半導体トランジスタにおいても、Ｌｏｆｆ領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。またＬｏｆｆ領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。
【０１２６】
また本実施の形態では、酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０として、ボトムゲート構造を有するトランジスタについて説明したが、本実施の形態はこれに限定されない。トップゲート構造の酸化物半導体トランジスタにおいても、Ｌｏｆｆ領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。またＬｏｆｆ領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。
【０１２７】
同一基板１０１上に、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ１１０、及びＬｏｆｆ領域１０９を設けた酸化物半導体トランジスタ１００の作製方法について、以下に述べる。
【０１２８】
まず絶縁表面を有する基板１０１上に、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂを作製する（図３（Ａ）参照）。
【０１２９】
ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂは、スパッタリング法や真空蒸着法で、導電膜を形成し、当該導電膜をエッチングすることによって形成する。或いは、導電性ナノペーストを用い、インクジェット法により吐出し焼成することにより、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂを形成してもよい。
【０１３０】
次いで、基板１０１、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂを覆って、ゲート絶縁膜１２３を形成する（図３（Ｂ）参照）。
【０１３１】
ゲート絶縁膜１２３を覆って、酸化物半導体膜１２４を形成する（図３（Ｃ）参照）。酸化物半導体膜１２４は、上述した酸化物半導体膜１０４の材料をターゲットとして用い、スパッタ法にて形成すればよい。
【０１３２】
次いで酸化物半導体膜１２４をエッチングにて加工し、ゲート電極１１２上にゲート絶縁膜１２３を介して酸化物半導体膜１１４、並びに、ゲート電極１０２ａ及びゲート電極１０２ｂ上にゲート絶縁膜１２３を介して酸化物半導体膜１０４が形成される（図４（Ａ）参照）。これにより、酸化物半導体トランジスタ１１０のチャネル形成領域である酸化物半導体膜である１１４、及び酸化物半導体トランジスタ１００のチャネル形成領域である酸化物半導体膜１０４を、同じ材料及び同じ工程で形成することができる。
【０１３３】
図４（Ａ）において、酸化物半導体膜１０４中の領域で、ゲート電極１０２ａ及びゲート電極１０２ｂの間の領域、すなわちゲート電極と酸化物半導体膜１０４が重畳しない領域が、Ｌｏｆｆ領域１０９となる。Ｌｏｆｆ領域１０９が存在することにより、酸化物半導体トランジスタ１００のオン電流が低減される。
【０１３４】
ゲート絶縁膜１２３、酸化物半導体膜１１４、及び酸化物半導体膜１０４を覆って、導電膜１２５を形成する（図４（Ｂ）参照）。導電膜１２５は、上述した電極１０５ａ及び電極１０５ｂの材料をターゲットとして用い、スパッタ法にて形成すればよい。
【０１３５】
次いで、導電膜１２５をエッチングして、酸化物半導体トランジスタ１１０のソース電極及びドレイン電極である電極１１５ａ及び電極１１５ｂ、並びに、酸化物半導体トランジスタ１００のソース電極及びドレイン電極である電極１０５ａ及び電極１０５ｂを形成する。以上により、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００が作製される（図４（Ｃ）参照）。
【０１３６】
次いで、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００を覆って、保護膜として機能する絶縁膜１２６を形成する（図２（Ｃ）参照）。
【０１３７】
酸化物半導体トランジスタ１１０は、Ｌｏｆｆ領域が形成されないため、オン電流が高い。一方、酸化物半導体トランジスタ１００は、Ｌｏｆｆ領域１０９が設けられているため、オン電流が低減される。
【０１３８】
以上のようにして、同一基板１０１上に、オン電流が低い酸化物半導体トランジスタ１００及びオン電流が高い酸化物半導体トランジスタ１１０を作製することができる。
【０１３９】
なお、本実施の形態においては、酸化物半導体膜１２４をエッチングして酸化物半導体膜１１４及び酸化物半導体膜１０４を形成した後、導電膜１２５を形成し、導電膜１２５をエッチングすることにより電極１１５ａ、電極１１５ｂ、電極１０５ａ、及び電極１０５ｂを形成する。しかし本実施の形態は、上述の作製工程に限定されない。酸化物半導体膜１２４及び導電膜１２５を形成し、酸化物半導体膜１２４及び導電膜１２５を、同じマスクを用いてエッチングしてもよい。酸化物半導体膜１２４及び導電膜１２５を、同じマスクを用いてエッチングすると、マスク数を減らすことができ、作製工程を減らすことが可能である。
【０１４０】
このように、オン電流が低い酸化物半導体トランジスタ１００とオン電流が高い酸化物半導体トランジスタ１１０を同一基板１０１上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【０１４１】
なお本実施の形態では、オン電流が低い酸化物半導体トランジスタ１００及びオン電流が高い酸化物半導体トランジスタ１１０として、ボトムゲート構造のトランジスタを作製する例について述べたが、開示される発明の一態様はこれに限定されない。酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０としてトップゲート構造を有するトランジスタを用いた場合においても、同一基板上にそれぞれのトランジスタを同時に作製することが可能である。これにより、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【０１４２】
＜表示装置＞
本実施の形態では、本発明の一態様に係る表示装置として、発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１４３】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１４４】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１４５】
図５（Ａ）に、本発明の一態様に係る発光表示装置の一例として、アクティブマトリクス型ＥＬ表示装置を示す。図５（Ａ）に示す発光表示装置は、絶縁表面を有する基板１０１上に、複数の画素１３６を有する画素部１３１、並びに、画素部１３１を駆動する駆動回路であるゲートドライバ１３２及びソースドライバ１３４を有する。
【０１４６】
画素部１３１は、ソースドライバ１３４から伸張して配置された複数のソース線１３５により、ソースドライバ１３４と接続されている。また画素部１３１は、ゲートドライバ１３２から伸張して配置された複数のゲート線１３３によりゲートドライバ１３２と接続されている。また画素部１３１は、ソース線１３５及びゲート線１３３に対応して、マトリクス状に配置された複数の画素１３６を有する。
【０１４７】
各画素１３６は、トランジスタ１４１、トランジスタ１４２、発光素子１４４、容量素子１４３、ソース線１３５、ゲート線１３３、電源線１３７を含む（図５（Ｂ）参照）。
【０１４８】
トランジスタ１４１のソース又はドレインの一方は、ソース線１３５に電気的に接続されている。トランジスタ１４１のソース又はドレインの他方は、容量素子１４３の一方の端子、及びトランジスタ１４２のゲートに電気的に接続されている。トランジスタ１４１のゲートは、ゲート線１３３に電気的に接続されている。トランジスタ１４１は、トランジスタ１４２のオン及びオフを制御するスイッチング素子として機能する。
【０１４９】
トランジスタ１４２のソース又はドレインの一方は、発光素子１４４に電気的に接続されている。トランジスタ１４２のソース又はドレインの他方は、容量素子１４３の他方の端子、及び電源線１３７に電気的に接続されている。トランジスタ１４２のゲートは、トランジスタ１４１のソース又はドレインの他方、及び容量素子１４３の一方の端子に電気的に接続されている。トランジスタ１４２は、発光素子１４４に流す電流の制御を行う電流制御素子として機能する。
【０１５０】
容量素子１４３の一方の端子は、トランジスタ１４１のソース又はドレインの他方、及びトランジスタ１４２のゲートに電気的に接続されている。容量素子１４３の他方の端子は、トランジスタ１４２のソース又はドレインの他方、及び電源線１３７に電気的に接続されている。
【０１５１】
発光素子１４４は、トランジスタ１４２のソース又はドレインの一方に電気的に接続されている。
【０１５２】
画素１３６に用いられるトランジスタ１４１及びトランジスタ１４２はそれぞれ、図１（Ａ）〜図１（Ｂ）及び図２（Ｂ）〜図２（Ｃ）で説明された酸化物半導体トランジスタ１００を用いることができる。
【０１５３】
画素１３６に用いるトランジスタ１４１及びトランジスタ１４２として、Ｌｏｆｆ領域１０９を有する酸化物半導体トランジスタ１００を用いると、占有面積を増大させずに、オン電流が低減されたトランジスタ１４１及びトランジスタ１４２を得ることができる。
【０１５４】
以上説明したように、オン電流が低減された酸化物半導体トランジスタを画素１３６に用いた発光表示装置は、発光表示装置の開口率が減少するのを抑制することが可能である。
【０１５５】
また、発光素子１４４の電流制御用トランジスタであるトランジスタ１４２として、オン電流が低減されたトランジスタを用いると、トランジスタ１４２の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。その理由を以下に説明する。
【０１５６】
本実施の形態の発光表示装置の輝度は、発光素子１４４及びトランジスタ１４２の電流に依存する。そのため、発光素子１４４及びトランジスタ１４２の特性が発光表示装置の輝度にとっては重要である。
【０１５７】
図５に示すトランジスタ１４２として、チャネル長が長いことによりオン電流が低いトランジスタを用いた場合と、チャネル長が短いことによりオン電流が高いトランジスタを用いた場合の特性の違いを、図９（Ａ）及び図９（Ｂ）を用いて説明する。
【０１５８】
まず図５において、トランジスタ１４２のソース又はドレインのうち、電源線１３７と接続されている側の電圧をＶＡ、またトランジスタ１４２のソース又はドレインのうち、発光素子１４４と接続されている側の電圧を電圧ＶＥとする。
【０１５９】
図９（Ａ）及び図９（Ｂ）は、オン電流が低い（チャネル長が長い）トランジスタ及びオン電流が高い（チャネル長が短い）トランジスタそれぞれにおいて、電圧ＶＥ及びドレイン電流Ｉｄ特性（以下「ＶＥ−ＩＤ特性」ともいう）、並びに、発光素子１４４の電圧特性を示す。なおこのとき、オン電流が低い（チャネル長が長い）トランジスタ及びオン電流が高い（チャネル長が短い）トランジスタのゲート及びソース間電圧Ｖｇｓは等しいものとする。
【０１６０】
図９（Ａ）において、発光素子１４４の電圧特性の曲線を曲線ＣＥとする。
【０１６１】
また、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線を曲線Ｃｌ、曲線Ｃｌが曲線ＣＥと交わる点の電圧を電圧Ｖｌ、及び、曲線Ｃｌが曲線ＣＥと交わる点の電流をＩｄｌとする。
【０１６２】
また、オン電流が高い（チャネル長が短い）トランジスタのＶＥ−ＩＤ特性の曲線を曲線Ｃｓ、曲線Ｃｓが曲線ＣＥと交わる点の電圧を電圧Ｖｓ、及び、曲線Ｃｓが曲線ＣＥと交わる点の電流をＩｄｓとする。
【０１６３】
曲線Ｃｌ及び曲線Ｃｓはそれぞれ、電圧ＶＥに対してドレイン電流Ｉｄがほぼ変化しない領域である飽和領域Ｓ、及び、電圧ＶＥに対してドレイン電流Ｉｄに対して線形に変化する線形領域Ｒを有する。
【０１６４】
電圧Ｖｌはオン電流が低い（チャネル長が長い）トランジスタの駆動電圧、電圧Ｖｓはオン電流が高い（チャネル長が短い）トランジスタの駆動電圧となる。
【０１６５】
ここで図９（Ｂ）に、発光素子１４４が劣化し、発光素子１４４に流せる電流が低くなった場合の電圧特性を示す。
【０１６６】
図９（Ｂ）においては、劣化前の発光素子１４４の電圧特性の曲線ＣＥを曲線ＣＥ１とし、劣化後の発光素子１４４の電圧特性の曲線ＣＥを曲線ＣＥ２とする。
【０１６７】
また、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｌが、曲線ＣＥ１と交わる点の電圧を駆動電圧Ｖｌ１とする。オン電流が高い（チャネル長が短い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｓが、曲線ＣＥ１と交わる点の電圧を駆動電圧Ｖｓ１とする。
【０１６８】
同様に、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｌが、曲線ＣＥ２と交わる点の電圧を駆動電圧Ｖｌ２とする。オン電流が高い（チャネル長が短い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｓが、曲線ＣＥ２と交わる点の電圧を駆動電圧Ｖｓ２とする。
【０１６９】
発光素子１４４が劣化し、発光素子１４４に流せる電流が低くなると、発光素子１４４に印加する電圧を増加させなければならない。そのため、駆動電圧Ｖｌ１及び駆動電圧Ｖｓ１よりも、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２の方が電圧値が高くなる。さらに、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２が高くなると、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２が線形領域Ｒに入る恐れがある。
【０１７０】
図９（Ｂ）では、オン電流が高い（チャネル長が短い）トランジスタを用いた場合の駆動電圧Ｖｓ２が線形領域Ｒに入った場合を示している。駆動電圧が線形領域Ｒに入ると、駆動電圧の小さな変化でドレイン電流が大きく変化してしまう恐れがある。
【０１７１】
一方、オン電流が低い（チャネル長が長い）トランジスタを用いた場合の駆動電圧Ｖｌ２は、線形領域Ｒに入らず、飽和領域Ｓに存在する。
【０１７２】
そのためオン電流が低い（チャネル長が長い）トランジスタでは、駆動電圧が変化してもドレイン電流の変化量が小さいという効果を奏する。
【０１７３】
よって、トランジスタ１４２としてオン電流が低い（チャネル長の長い）トランジスタを用いると、トランジスタ１４２の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。
【０１７４】
また当該複数の画素１３６を有する画素部１３１を駆動するゲートドライバ１３２及びソースドライバ１３４に用いるトランジスタとして、図２（Ａ）及び図２（Ｃ）で説明された酸化物半導体トランジスタ１１０を用いることができる。
【０１７５】
ゲートドライバ１３２及びソースドライバ１３４に用いるトランジスタとして酸化物半導体トランジスタ１１０を用いると、オン電流が高い酸化物半導体トランジスタ１１０と、上記オン電流が低い酸化物半導体トランジスタ１００を、同一基板１０１上に作製することができる。
【０１７６】
オン電流が高い酸化物半導体トランジスタ１１０とオン電流が低い酸化物半導体トランジスタ１００を同一基板１０１上に作製すると、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００の作製工程が削減でき、作製コストを抑制することができる。
【０１７７】
よって、本実施の形態により、同一基板１０１上に、画素１３６にオン電流が低い酸化物半導体トランジスタ１００を用い、かつ駆動回路（ゲートドライバ１３２及びソースドライバ１３４）にオン電流が高い酸化物半導体トランジスタ１１０を用いた表示装置を得ることができる。
【０１７８】
よって、複数の画素１３６を有する画素部１３１、及び駆動回路（ゲートドライバ１３２及びソースドライバ１３４）に用いられるトランジスタとして、それぞれ酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０を同一基板１０１上に作製することができる。これにより、発光表示装置の作製において、作製工程が削減でき、作製コストを抑制することが可能となる。
【０１７９】
図６（Ａ）〜図６（Ｃ）に、トランジスタ１４２として用いた酸化物半導体トランジスタ１００、及び発光素子１４４の断面を示す。
【０１８０】
図６（Ａ）に示す発光表示装置は、基板１０１、トランジスタ１４２として酸化物半導体トランジスタ１００、絶縁膜１２６、絶縁膜１２７、隔壁１２８、電極１０７、発光層１５２、電極１５３を有している。電極１０７は、酸化物半導体トランジスタ１００のソース電極又はドレイン電極の他方に電気的に接続されている。また、電極１０７、発光層１５２、及び電極１５３で、発光素子１４４を形成する。
【０１８１】
発光素子１４４は、発光を取り出すために、少なくとも陽極又は陰極の一方が透光性を有すればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に係る画素構成はどの射出構造の発光素子にも適用することができる。
【０１８２】
図６（Ａ）では、上面射出構造の発光素子１４４について説明する。
【０１８３】
絶縁膜１２７は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
【０１８４】
本実施の形態では、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００）がｎ型である。そのため、電極１０７を陰極として用いることが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等の金属材料を用いることができる。
【０１８５】
隔壁１２８は、有機樹脂膜、無機絶縁膜、又は有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、電極１０７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１８６】
発光層１５２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１８７】
発光層１５２を覆うように、陽極として電極１５３を形成する。電極１５３は、透光性を有する導電性材料を用いた透光性導電膜で形成することができる。
【０１８８】
透光性を有する導電性材料として、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等が挙げられる。
【０１８９】
電極１０７、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないように、電極１５３及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０１９０】
図６（Ａ）に示した発光素子１４４の場合、陰極である電極１０７が遮光性を有する金属材料、陽極である電極１５３が透光性を有する導電性材料を用いて形成されている。そのため、図６（Ａ）に示した発光素子１４４から発せられる光は、矢印で示すように電極１５３側に射出する。よって、図６（Ａ）に示す発光素子１４４は、上面射出構造の発光素子である。
【０１９１】
なお図６（Ａ）に示す発光素子が上面射出構造の発光素子のため、発光表示装置の開口率を上げることは難しい。しかしながら、本実施の形態により、トランジスタ１４２のオン電流の最適化が行われているので好適である。
【０１９２】
図６（Ｂ）では、下面射出構造の発光素子１４４について説明する。
【０１９３】
図６（Ｂ）では、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００）に電気的に接続された電極１０８を、上述の透光性を有する導電性材料を用いて形成する。
【０１９４】
透光性を有する電極１０８上に、発光素子１４４の陰極である電極１５４が成膜されており、電極１５４上に発光層１５２、陽極である電極１５３が順に積層されている。
【０１９５】
陰極である電極１５４は、図６（Ａ）に示す電極１０７と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、電極１５４として用いることができる。
【０１９６】
陽極である電極１５３が透光性を有する場合、電極１５３を覆うように、光を反射または遮蔽するための遮蔽膜１５５を形成する。遮蔽膜１５５は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
【０１９７】
電極１５４、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないように、遮蔽膜１５５及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０１９８】
図６（Ｂ）に示した発光素子１４４の場合、陰極である電極１５４は光を透過する程度に薄い。また電極１５４の下方には、透光性を有する電極１０８が設けられている。また、陽極である電極１５３を覆って遮蔽膜１５５が形成されている。
【０１９９】
そのため、図６（Ｂ）に示した発光素子１４４から発せられる光は、矢印で示すように電極１５４側に射出する。よって、図６（Ｂ）に示す発光素子１４４は、下面射出構造の発光素子である。
【０２００】
図６（Ｂ）に示す発光素子は、上面射出構造の発光素子のため、本実施の形態により発光表示装置の開口率を上げることができる。さらに、本実施の形態により、トランジスタ１４２のオン電流の最適化が行われているので好適である。
【０２０１】
図６（Ｃ）では、両面射出構造の発光素子１４４について説明する。
【０２０２】
図６（Ｃ）では、図６（Ｂ）と同様に、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００）に電気的に接続された電極１０８を、上述の透光性を有する導電性材料を用いて形成する。
【０２０３】
また図６（Ｃ）に示す発光素子１４４において、図６（Ｂ）と同様に、透光性を有する電極１０８上に、発光素子１４４の陰極である電極１５４が成膜されており、電極１５４上に発光層１５２、陽極である電極１５３が順に積層されている。
【０２０４】
陰極である電極１５４は、図６（Ａ）に示す電極１０７と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、電極１５４として用いることができる。
【０２０５】
電極１５４、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないように、電極１５３及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０２０６】
図６（Ｃ）に示した発光素子１４４の場合、陰極である電極１５４は光を透過する程度に薄い。また電極１５４の下方には、透光性を有する電極１０８が設けられている。また、陽極である電極１５３も透光性を有する導電材料を用いて形成されている。
【０２０７】
そのため、図６（Ｃ）に示した発光素子１４４から発せられる光は、矢印で示すように電極１５４側及び電極１５３側の両方に射出する。よって、図６（Ｃ）に示す発光素子１４４は、両面射出構造の発光素子である。
【０２０８】
さらに、以上のようにして作製された発光素子１４４を、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２０９】
なお、ここでは、発光素子１４４として有機ＥＬ素子について述べたが、発光素子１４４として無機ＥＬ素子を設けることも可能である。
【０２１０】
また、酸化物半導体トランジスタ１００において、必要であれば、Ｌｏｆｆ領域１０９を遮光する遮光膜、更に或いは酸化物半導体トランジスタ１００全体を遮光する遮光膜を設けてもよい。このような遮光膜を設けることにより、光の取り出し効率を高めることができる。
【０２１１】
＜表示パネル＞
図７（Ａ）及び図７（Ｂ）は、本実施の形態の表示装置の一形態である表示パネルの上面図及び断面図である。図７（Ｂ）は、図７（Ａ）のＣ−Ｃ’の断面図に相当する。
【０２１２】
第１の基板１０１上に設けられた画素部１３１、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂを囲むようにして、シール材１６２が設けられている。また画素部１３１、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂの上に第２の基板１６１が設けられている。画素部１３１、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂは、第１の基板１０１、第２の基板１６１、及びシール材１６２によって、充填材１６９と共に密封されている。
【０２１３】
第１の基板１０１上に設けられた画素部１３１に用いられるトランジスタとして、上述のように、図１（Ａ）〜図１（Ｂ）及び図２（Ｂ）〜図２（Ｃ）で説明された酸化物半導体トランジスタ１００を用いることができる。
【０２１４】
画素部１３１に用いられるトランジスタとして、Ｌｏｆｆ領域１０９を有する酸化物半導体トランジスタ１００を用いると、画素部１３１に用いられるトランジスタは、占有面積を増大させることなくオン電流を低減することができる。
【０２１５】
このような酸化物半導体トランジスタ１００を画素部１３１に用いた表示パネルは、表示パネルの開口率が減少するのを抑制することが可能である。
【０２１６】
また、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂにトランジスタとして、上述のように、図２（Ａ）及び図２（Ｃ）で説明された酸化物半導体トランジスタ１１０を用いることができる。
【０２１７】
よって、同一基板１０１上に、画素部１３１にオン電流が低い酸化物半導体トランジスタ１００を用い、かつゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂにオン電流が高い酸化物半導体トランジスタ１１０を用いた表示パネルを得ることができる。これにより、表示パネルの作製において、作製工程が削減でき、作製コストを抑制することができる。
【０２１８】
ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂに与えられる各種信号及び電位は、ＦＰＣ１６７ａ及びＦＰＣ１６７ｂから供給されている。
【０２１９】
図７（Ｂ）に示す表示パネルでは、発光素子１４４として図６（Ａ）に示す上方射出構造の発光素子を用いる。当該表示パネルにおいて、接続端子１６５が、電極１０７と同じ導電膜から形成され、配線１６６は、発光素子１４４が有する電極１５３と同じ導電膜から形成されている。
【０２２０】
ただし発光素子１４４として、図６（Ａ）に示す上方射出構造の発光素子のみならず、図６（Ｂ）に示す下方射出構造の発光素子、図６（Ｃ）に示す両面射出構造の発光素子を用いてもよい。
【０２２１】
図７（Ｂ）に示す表示パネルに図６（Ｂ）に示す下方射出構造の発光素子を用いる場合には、接続端子１６５として電極１０８又は電極１５４と同じ導電膜、配線１６６として電極１５３と同じ導電膜を用いることができる。
【０２２２】
図７（Ｂ）に示す表示パネルに図６（Ｃ）に示す両面射出構造の発光素子を用いる場合には、接続端子１６５として電極１０８又は電極１５４と同じ導電膜、配線１６６として電極１５３と同じ導電膜を用いることができる。
【０２２３】
接続端子１６５は、ＦＰＣ１６７ａが有する端子と、異方性導電膜１６８を介して電気的に接続されている。
【０２２４】
発光素子１４４として、図６（Ａ）に示す上方射出構造の発光素子、又は図６（Ｃ）に示す両面射出構造の発光素子を用いる場合には、発光素子１４４からの光の取り出し方向に位置する第２の基板１６１は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２２５】
また、充填材１６９としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材１６９として窒素を用いた。
【０２２６】
また、必要であれば、発光素子１４４の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２２７】
以上述べたように、本実施の形態により、オン電流が低減され、かつ、占有面積の増大が抑制された酸化物半導体トランジスタを得ることができる。
【０２２８】
また本実施の形態により、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置において、表示装置の開口率が減少するのを抑制することができる。
【０２２９】
また本実施の形態により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
【０２３０】
さらに、本実施の形態により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。
【実施例】
【０２３１】
本実施例では、Ｌｏｆｆ領域１０９のチャネル長方向の長さＦを変えた場合において、酸化物半導体トランジスタの特性の変化について述べる。より具体的には、ゲート−ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄ特性（以後「Ｖｇｓ−Ｉｄ特性」ともいう）の長さＦとの依存性について述べる。
【０２３２】
図８に、長さＦを変えた酸化物半導体トランジスタのＶｇｓ−Ｉｄ特性を示す。本実施例における酸化物半導体トランジスタとして、実施の形態で述べた酸化物半導体トランジスタ１００を用いた。また、長さＦが０μｍ、すなわちＬｏｆｆ領域が存在しない酸化物半導体トランジスタの構造は、実施の形態の酸化物半導体トランジスタ１１０と同様である。なお本実施例では、酸化物半導体トランジスタ１００の酸化物半導体膜１０４、及び酸化物半導体トランジスタ１１０の酸化物半導体膜１１４の材料として、酸化インジウムと酸化ガリウムと酸化亜鉛からなる酸化物（ＩＧＺＯ：Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いた。
【０２３３】
ただし、本実施例で測定した酸化物半導体トランジスタは、それぞれチャネル長Ｌ及びチャネル幅Ｗが異なる酸化物半導体トランジスタであった。ドレイン電流Ｉｄは、チャネル長Ｌ及びチャネル幅Ｗに依存して変化してしまう。そのため、本実施例では、チャネル長Ｌ及びチャネル幅Ｗの比に基づいて、ドレイン電流Ｉｄの規格化を行った。
【０２３４】
まずＬｏｆｆ領域が存在しない酸化物半導体トランジスタをトランジスタ１、トランジスタ１のチャネル長Ｌをチャネル長Ｌ１、トランジスタ１のチャネル幅ＷをＷ１とする。
【０２３５】
Ｌｏｆｆ領域１０９のチャネル長方向の長さＦが３μｍの酸化物半導体トランジスタを、トランジスタ２とする。トランジスタ２のチャネル長Ｌをチャネル長Ｌ２、トランジスタ２のチャネル幅ＷをＷ２、及びトランジスタ２の測定されたドレイン電流ＩｄをＩｄ２とする。同様に、チャネル長方向の長さＦが１０μｍの酸化物半導体トランジスタをトランジスタ３とし、トランジスタ３のチャネル長Ｌ、チャネル幅Ｗ、測定されたドレイン電流Ｉｄをそれぞれ、チャネル長Ｌ３、チャネル幅Ｗ３、ドレイン電流Ｉｄ３とする（表１参照）。
【０２３６】
【表１】
【０２３７】
トランジスタ２のドレイン電流Ｉｄ２及びトランジスタ３のドレイン電流Ｉｄ３を、トランジスタ１のチャネル長Ｌ１とチャネル幅Ｗ１の比Ｌ１／Ｗ１によって規格化した。
【０２３８】
トランジスタ２において、測定されたドレイン電流Ｉｄをドレイン電流Ｉｄ２、規格化後のドレイン電流をドレイン電流Ｉｄ２’とする。測定されたドレイン電流Ｉｄ２をＬ１／Ｗ１によって規格化するには、Ｉｄ２’：Ｉｄ２＝Ｗ２／Ｌ２：Ｗ１／Ｌ１が成り立つ。これにより、Ｉｄ２’＝Ｉｄ２×（Ｗ２／Ｌ２）×（Ｌ１／Ｗ１）となる。またトランジスタ３においても同様の規格化を行った（表１参照）。
【０２３９】
図８に、トランジスタ１、並びに、規格化後のトランジスタ２及びトランジスタ３のＶｇｓ−Ｉｄ特性を示す。図８において、トランジスタ１のＶｇｓ−Ｉｄ特性は点線、トランジスタ２のＶｇｓ−Ｉｄ特性は一点鎖線、トランジスタ３のＶｇｓ−Ｉｄ特性は実線で示されている。
【０２４０】
図８に示されるように、Ｌｏｆｆ領域１０９のチャネル長方向の長さＦが長くなるにつれて、規格化後のドレイン電流Ｉｄ’が低くなった。
【０２４１】
以上本実施例により、Ｌｏｆｆ領域１０９によるオン電流低減の効果が確認できた。
【０２４２】
このように、開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。
【０２４３】
また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。
【０２４４】
さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
【０２４５】
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【０２４６】
また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。
【０２４７】
同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【符号の説明】
【０２４８】
１００ 酸化物半導体トランジスタ
１０１ 基板
１０２ａ ゲート電極
１０２ｂ ゲート電極
１０４ 酸化物半導体膜
１０５ａ 電極
１０５ｂ 電極
１０７ 電極
１０８ 電極
１０９ Ｌｏｆｆ領域
１１０ 酸化物半導体トランジスタ
１１２ ゲート電極
１１４ 酸化物半導体膜
１１５ａ 電極
１１５ｂ 電極
１２３ ゲート絶縁膜
１２４ 酸化物半導体膜
１２５ 導電膜
１２６ 絶縁膜
１２７ 絶縁膜
１２８ 隔壁
１３１ 画素部
１３２ ゲートドライバ
１３２ａ ゲートドライバ
１３２ｂ ゲートドライバ
１３３ ゲート線
１３４ ソースドライバ
１３４ａ ソースドライバ
１３４ｂ ソースドライバ
１３５ ソース線
１３６ 画素
１３７ 電源線
１４１ トランジスタ
１４２ トランジスタ
１４３ 容量素子
１４４ 発光素子
１５２ 発光層
１５３ 電極
１５４ 電極
１５５ 遮蔽膜
１６１ 基板
１６２ シール材
１６５ 接続端子
１６６ 配線
１６７ａ ＦＰＣ
１６７ｂ ＦＰＣ
１６８ 異方性導電膜
１６９ 充填材
【技術分野】
【０００１】
開示される発明の一態様は、半導体装置、表示装置、及びそれらの作製方法に関する。
【背景技術】
【０００２】
近年、マトリクス状に配置された表示画素毎に薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）からなるスイッチング素子や電流制御素子を設けたアクティブマトリクス型の表示装置（発光表示装置や電気泳動式表示装置等）が盛んに開発されている。このような発光表示装置の一つとして、例えば、エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）表示装置が挙げられる。
【０００３】
また、チャネル形成領域に酸化物半導体膜を用いるトランジスタ（以下「酸化物半導体トランジスタ」と呼ぶ）を、透光性を有する基板上に形成し、表示装置のスイッチング素子などに用いる技術が研究されている（特許文献１参照）。
【０００４】
酸化物半導体トランジスタは、チャネル形成領域にアモルファスシリコン膜を用いたトランジスタに比べ、移動度が高いため、オン電流が高いという利点がある。また酸化物半導体トランジスタのオフ電流は、チャネル形成領域にアモルファスシリコン膜を用いたトランジスタに比べて低いという利点がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−５６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところが、発光表示装置の画素に設けられるトランジスタとして、酸化物半導体トランジスタを用いると、酸化物半導体トランジスタのオン電流が高すぎる恐れがある。オン電流が高すぎるトランジスタは、トランジスタの駆動電圧の小さな変動でドレイン電流が大きく変動してしまう。トランジスタのドレイン電流が大きく変動すると、発光表示装置の輝度が大きく変動するという問題が生じる。
【０００７】
そのため画素に設けられる酸化物半導体トランジスタは、オン電流を調節する必要がある。酸化物半導体トランジスタのオン電流を下げるためには、酸化物半導体トランジスタのチャネル長を長く設ければよい。
【０００８】
しかしながら、酸化物半導体トランジスタのチャネル長が長くなると、酸化物半導体トランジスタの占有面積が増大してしまうという恐れがある。
【０００９】
ところで、高精細の表示装置は、一つの画素の占有面積が小さい。
【００１０】
そのため、当該占有面積が小さい画素に、当該占有面積が大きいトランジスタを用いると、表示装置の開口率が小さくなるという恐れがある。
【００１１】
以上を鑑みて、開示される発明の一態様では、占有面積を増大させることなくオン電流を低減できる酸化物半導体トランジスタを得ることを課題の一とする。
【００１２】
また開示される発明の一態様では、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることを課題の一とする。
【００１３】
また酸化物半導体トランジスタは、上述のようにオン電流が高いため、ゲートドライバやソースドライバのような駆動回路に用いることができる。
【００１４】
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【００１５】
以上を鑑み、開示される発明の一態様では、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することを課題の一とする。
【００１６】
また表示装置の作製において、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【００１７】
よって、開示される発明の一態様では、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることを課題の一とする。
【課題を解決するための手段】
【００１８】
酸化物半導体トランジスタのソース電極側及びドレイン電極側それぞれに、第１のゲート電極及び第２のゲート電極を設ける。
【００１９】
これにより、酸化物半導体膜と第１のゲート電極が重畳している領域と、酸化物半導体膜と第２のゲート電極が重畳している領域との間に、酸化物半導体膜とゲート電極が重畳しない領域が生じる。本明細書では、当該ゲート電極が重畳しない酸化物半導体膜の領域をＬｏｆｆ領域と呼ぶ。当該Ｌｏｆｆ領域を設けることにより、酸化物半導体トランジスタのオン電流を減少させることができる。
【００２０】
以上の様にして作製された酸化物半導体トランジスタを画素に用いることにより、酸化物半導体トランジスタの占有面積を増大させずに、オン電流を低減させることができる。
【００２１】
また、上記のオン電流を低減させた酸化物半導体トランジスタを用いた画素を有する表示装置では、開口率が減少するのを抑制することができる。
【００２２】
また、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタは、上述のようにオン電流が高い。そこでオン電流が低い酸化物半導体トランジスタと、オン電流が高い酸化物半導体トランジスタを同一基板上に作製することができる。
【００２３】
このように、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、作製工程が削減でき、作製コストを抑制することができる。
【００２４】
また、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ（オン電流が高い酸化物半導体トランジスタ）を駆動回路を構成するトランジスタ、Ｌｏｆｆ領域を設けた酸化物半導体トランジスタ（オン電流が低い酸化物半導体トランジスタ）を、画素を構成するトランジスタとして用いると、画素と駆動回路の酸化物半導体トランジスタを同一基板上に作製することができる。
【００２５】
このように、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【００２６】
開示される発明の一態様は、絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、並びに当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第１のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該酸化物半導体膜、並びに、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有することを特徴とする半導体装置に関する。
【００２７】
開示される発明の一態様は、絶縁表面上に設けられた第１のトランジスタ及び第２のトランジスタを有する半導体装置であり、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタと、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している当該絶縁膜とを有する当該第２のトランジスタと、を有することを特徴とする半導体装置に関する。
【００２８】
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、当該第１のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該酸化物半導体膜、及び、当該ソース電極及びドレイン電極を覆い、当該酸化物半導体膜と直接接触している絶縁膜とを有するトランジスタを有することを特徴とする表示装置に関する。
【００２９】
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している絶縁膜とを有する当該第２のトランジスタを有することを特徴とする表示装置に関する。
【００３０】
開示される発明の一態様において、当該複数の画素はそれぞれ発光素子を有することを特徴とする。
【００３１】
開示される発明の一態様は、絶縁表面上に、複数の画素を有する画素部、及び、当該画素部を駆動する駆動回路を有する表示装置であり、当該複数の画素はそれぞれ、発光素子と、当該発光素子の電流を制御する電流制御素子と、当該電流制御素子のオン及びオフを制御するスイッチング素子とを有し、当該電流制御素子は、当該絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、ゲート絶縁膜を介して、当該第１のゲート電極及び第２のゲート電極と重畳する領域、及び当該第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、当該第１のゲート電極の一部及び当該第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、当該第２のゲート電極の一部及び当該第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、当該ゲート絶縁膜、当該第１のゲート電極、当該第２のゲート電極、当該第１の酸化物半導体膜、及び、当該第１のソース電極及びドレイン電極を覆い、当該第１の酸化物半導体膜と直接接触している絶縁膜とを有する当該第１のトランジスタを有し、当該駆動回路は、当該絶縁表面上に設けられた第３のゲート電極と、当該ゲート絶縁膜を介して、当該第３のゲート電極と重畳する第２の酸化物半導体膜と、当該第３のゲート電極の一部及び当該第２の酸化物半導体膜の一部と重畳する第２のソース電極又はドレイン電極と、当該ゲート絶縁膜、当該第３のゲート電極、当該第２の酸化物半導体膜、及び、当該第２のソース電極及びドレイン電極を覆い、当該第２の酸化物半導体膜と直接接触している絶縁膜とを有する当該第２のトランジスタを有することを特徴とする表示装置に関する。
【００３２】
開示される発明の一態様において、当該駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする。
【発明の効果】
【００３３】
開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。
【００３４】
また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。
【００３５】
さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
【００３６】
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【００３７】
また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。
【００３８】
同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【図面の簡単な説明】
【００３９】
【図１】半導体装置の上面図及び断面図。
【図２】半導体装置の上面図及び断面図。
【図３】半導体装置の作製工程を示す断面図。
【図４】半導体装置の作製工程を示す断面図。
【図５】表示装置のブロック図及び画素の回路図。
【図６】表示装置の断面図。
【図７】表示パネルの上面図及び断面図。
【図８】酸化物半導体トランジスタのＶｇｓ−Ｉｄ特性を示す図。
【図９】チャネル長の異なるトランジスタの特性を示す図。
【図１０】半導体装置の上面図及び断面図。
【図１１】酸化物材料の構造を説明する図。
【図１２】酸化物材料の構造を説明する図。
【図１３】酸化物材料の構造を説明する図。
【発明を実施するための形態】
【００４０】
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００４１】
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。
【００４２】
＜Ｌｏｆｆ領域を有する酸化物半導体トランジスタ＞
図１（Ｂ）に示す酸化物半導体トランジスタ１００は、絶縁表面を有する基板１０１上に形成されている。酸化物半導体トランジスタ１００は、第１のゲート電極であるゲート電極１０２ａ、第２のゲート電極であるゲート電極１０２ｂ、ゲート絶縁膜１２３、第１の酸化物半導体膜である酸化物半導体膜１０４、ソース電極又はドレイン電極の一方である電極１０５ａ、ソース電極又はドレイン電極の他方である電極１０５ｂを有している。
【００４３】
基板１０１は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。
【００４４】
基板１０１上に設けられたゲート電極１０２ａ及びゲート電極１０２ｂは、互いに離れて配置されている。また、ゲート電極１０２ａ及びゲート電極１０２ｂの間には、ゲート絶縁膜１２３が配置されている。
【００４５】
第１のゲート電極であるゲート電極１０２ａ、及び第２のゲート電極であるゲート電極１０２ｂは、それぞれチタン（Ｔｉ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）のいずれかを含む導電膜である。
【００４６】
また、ゲート電極１０２ａ及びゲート電極１０２ｂはそれぞれ、上記の元素のいずれかを含む導電膜を用いた単層構造であってもよく、又上記の元素のいずれかを含む導電膜の積層構造であってもよい。
【００４７】
なお、ゲート電極１０２ａ及びゲート電極１０２ｂそれぞれの上には、半導体膜や導電膜が形成される。そのため、半導体膜や導電膜の段切れ防止のため、ゲート電極１０２ａ及びゲート電極１０２ｂそれぞれの端部は、テーパ状になるように加工することが望ましい。
【００４８】
ゲート絶縁膜１２３は、ゲート電極１０２ａ及びゲート電極１０２ｂを覆って設けられている。
【００４９】
ゲート絶縁膜１２３は、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。
【００５０】
本実施の形態において、酸化窒化珪素膜とは、その組成において、窒素（Ｎ）よりも酸素（Ｏ）の含有量が多いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素（Ｏ）が５５〜７０原子％、窒素（Ｎ）が０．５〜１５原子％、珪素（Ｓｉ）が２５〜３５原子％、水素（Ｈ）が０．１〜１０原子％の範囲で含まれるものをいう。
【００５１】
また、窒化酸化珪素膜とは、その組成において、酸素（Ｏ）よりも窒素（Ｎ）の含有量が多いものであって、濃度範囲として酸素（Ｏ）が５〜３０原子％、窒素（Ｎ）が２０〜５５原子％、珪素（Ｓｉ）が２５〜３５原子％、水素（Ｈ）が１０〜３０原子％の範囲で含まれるものをいう。
【００５２】
但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を１００原子％としたとき、窒素（Ｎ）、酸素（Ｏ）、珪素（Ｓｉ）、及び水素（Ｈ）の含有比率が上記の範囲内に含まれるものとする。
【００５３】
また、ゲート絶縁膜１２３として、アルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）の酸化物、アルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）窒化物、アルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）酸化窒化物、又はアルミニウム（Ａｌ）、イットリウム（Ｙ）、マグネシウム（Ｍｇ）、又はハフニウム（Ｈｆ）窒化酸化物のいずれかを用いることができる。また当該酸化物、窒化物、酸化窒化物、窒化酸化物の少なくとも２種以上を含む化合物を用いることもできる。
【００５４】
また酸化物半導体トランジスタ１００は、ゲート絶縁膜１２３上に形成され、チャネル形成領域が形成される酸化物半導体膜１０４を有している。酸化物半導体トランジスタ１００は、連続した面を有する酸化物半導体膜１０４を有しているので、キャリアの移動に障壁がなく好適である。
【００５５】
酸化物半導体膜１０４と第１のゲート電極１０２ａが重畳している領域と、酸化物半導体膜１０４と第２のゲート電極１０２ｂが重畳している領域との間に、酸化物半導体膜１０４とゲート電極が重畳しない領域が生じる。上述のように、本明細書では、当該ゲート電極１０２ａ及びゲート電極１０２ｂが重畳しない酸化物半導体膜１０４の領域をＬｏｆｆ領域１０９と呼ぶ。
【００５６】
酸化物半導体膜１０４は、以下の酸化物半導体の薄膜を用いる。
【００５７】
本実施の形態で用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００５８】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００５９】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００６０】
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００６１】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【００６２】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
【００６３】
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度等を適切なものとすることが好ましい。
【００６４】
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を下げることにより移動度を上げることができる。
【００６５】
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２、を満たすことをいい、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である。
【００６６】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【００６７】
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
【００６８】
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下の表面上に形成するとよい。
【００６９】
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。
【００７０】
【数１】
【００７１】
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
【００７２】
ここで酸化物半導体が結晶性を有する場合として、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう）を含む酸化物について説明する。
【００７３】
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸化物をいう。
【００７４】
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明確に判別できないこともある。
【００７５】
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡＣの表面などに垂直な方向）を向いていてもよい。
【００７６】
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であったりする。
【００７７】
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められる結晶を挙げることもできる。
【００７８】
ＣＡＡＣに含まれる結晶構造の一例について図１１乃至図１３を用いて詳細に説明する。なお、特に断りがない限り、図１１乃至図１３は上方向をｃ軸方向とし、ｃ軸方向と直交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の上半分、下半分をいう。また、図１１において、丸で囲まれたＯは４配位のＯを示し、二重丸で囲まれたＯは３配位のＯを示す。
【００７９】
図１１（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原子のみ示した構造を小グループと呼ぶ。図１１（Ａ）の構造は、八面体構造をとるが、簡単のため平面構造で示している。なお、図１１（Ａ）の上半分および下半分にはそれぞれ３個ずつ４配位のＯがある。図１１（Ａ）に示す小グループは電荷が０である。
【００８０】
図１１（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれもａｂ面に存在する。図１１（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位のＯがある。また、Ｉｎも５配位をとるため、図１１（Ｂ）に示す構造をとりうる。図１１（Ｂ）に示す小グループは電荷が０である。
【００８１】
図１１（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構造を示す。図１１（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがある。または、図１１（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の４配位のＯがあってもよい。図１１（Ｃ）に示す小グループは電荷が０である。
【００８２】
図１１（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構造を示す。図１１（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位のＯがある。図１１（Ｄ）に示す小グループは電荷が＋１となる。
【００８３】
図１１（Ｅ）に、２個のＺｎを含む小グループを示す。図１１（Ｅ）の上半分には１個の４配位のＯがあり、下半分には１個の４配位のＯがある。図１１（Ｅ）に示す小グループは電荷が−１となる。
【００８４】
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を大グループ（ユニットセルともいう。）と呼ぶ。
【００８５】
ここで、これらの小グループ同士が結合する規則について説明する。図１１（Ａ）に示す６配位のＩｎの上半分の３個のＯは、下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯは、下方向に１個の近接Ｇａを有し、下半分の１個のＯは、上方向に１個の近接Ｇａを有する。４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）、または４配位の金属原子（Ｚｎ）のいずれかと結合することになる。
【００８６】
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して中グループを構成する。
【００８７】
図１２（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。図１２（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１２（Ｃ）は、図１２（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
【００８８】
図１２（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠の３として示している。同様に、図１２（Ａ）において、Ｉｎの上半分および下半分にはそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１２（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎとを示している。
【００８９】
図１２（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【００９０】
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成するためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図１１（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消されるため、層構造の合計の電荷を０とすることができる。
【００９１】
具体的には、図１２（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）とする組成式で表すことができる。
【００９２】
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉｎ−Ｇａ系酸化物などを用いた場合も同様である。
【００９３】
例えば、図１３（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示す。
【００９４】
図１３（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。この中グループが複数結合して大グループを構成する。
【００９５】
図１３（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１３（Ｃ）は、図１３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
【００９６】
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合計の電荷は常に０となる。
【００９７】
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１３（Ａ）に示した中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大グループも取りうる。
【００９８】
また、Ｉｎ−Ｓｎ−Ｚｎ系酸化物は、ＩＴＺＯと呼ぶことができ、用いるターゲットの組成比は、Ｉｎ：Ｓｎ：Ｚｎが原子数比で、１：２：２、２：１：３、１：１：１、または２０：４５：３５などとなる酸化物ターゲットを用いる。
【００９９】
なお本明細書の酸化物半導体膜において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定されたナトリウム（Ｎａ）の濃度は、５×１０１６ｃｍ−３以下、好ましくは１×１０１６ｃｍ−３以下、さらに好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物半導体膜において、ＳＩＭＳによって測定されたリチウム（Ｌｉ）の濃度は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。また本明細書の酸化物半導体膜において、ＳＩＭＳによって測定されたカリウム（Ｋ）の濃度は、５×１０１５ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下が好適である。
【０１００】
当該酸化物半導体膜中において、ナトリウム（Ｎａ）、リチウム（Ｌｉ）、カリウム（Ｋ）等のアルカリ金属、並びに、アルカリ土類金属の濃度が高い場合、トランジスタ特性の劣化及びトランジスタ特性のばらつきをもたらす恐れがある。そのため、トランジスタ特性の劣化及びトランジスタ特性のばらつきを抑制するために、酸化物半導体膜中のアルカリ金属及びアルカリ土類金属は、上述の濃度範囲であることが好適である。
【０１０１】
特に、酸化物半導体膜に接する絶縁膜が酸化物絶縁膜である場合、ナトリウム（Ｎａ）は、当該絶縁膜中に拡散し、ナトリウムイオン（Ｎａ＋）となる。また、ナトリウム（Ｎａ）は、酸化物半導体膜中において、金属と酸素の結合を分断し、あるいは結合中に割り込む恐れがある。
【０１０２】
ナトリウム（Ｎａ）が絶縁膜中でナトリウムイオン（Ｎａ＋）となる場合、ナトリウム（Ｎａ）が酸化物半導体膜中において、金属と酸素の結合を分断し、或いは、ナトリウム（Ｎａ）が酸化物半導体膜中において、結合中に割り込む場合、トランジスタ特性の劣化（例えば、ノーマリオン化（しきい値の負へのシフト）、移動度の低下等）の原因となる恐れがある。さらに、このようなナトリウム（Ｎａ）の振る舞いは、トランジスタ特性のばらつきの原因ともなる。
【０１０３】
上述のアルカリ金属及びアルカリ土類金属に起因するトランジスタ特性の劣化及びトランジスタ特性のばらつきは、特に酸化物半導体膜中の水素の濃度が十分に低い場合において顕著となる。従って、酸化物半導体膜中の水素の濃度が、５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ金属の濃度を上述の値にすることが好適である。
【０１０４】
またソース電極又はドレイン電極の一方である電極１０５ａは、ゲート電極１０２ａの一部及び酸化物半導体膜１０４の一部と重畳している。また、ソース電極又はドレイン電極の他方である電極１０５ｂは、ゲート電極１０２ｂの一部及び酸化物半導体膜１０４の一部と重畳している。
【０１０５】
電極１０５ａ及び電極１０５ｂそれぞれは、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素を含む導電膜、上述した元素を成分とする合金膜、或いは上述した元素を組み合わせた合金膜等を用いる。
【０１０６】
なお、アルミニウム（Ａｌ）単体のアルミニウム膜は、耐熱性が劣り、また腐蝕しやすい等の問題点がある。そのため、電極１０５ａ及び電極１０５ｂそれぞれをアルミニウム（Ａｌ）を用いて形成する場合は、アルミニウム（Ａｌ）と耐熱性導電性材料を組み合わせて形成する。
【０１０７】
アルミニウム（Ａｌ）と組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む材料、または上述した元素を成分とする合金材料、上述した元素を組み合わせた合金材料、または上述した元素を成分とする窒化物を用いる。
【０１０８】
また第１のゲート電極であるゲート電極１０２ａ、第２のゲート電極であるゲート電極１０２ｂ、ゲート絶縁膜１２３、酸化物半導体膜１０４、ソース電極又はドレイン電極の一方である電極１０５ａ、ソース電極又はドレイン電極の他方である電極１０５ｂを覆って、絶縁膜１２６が形成されている。絶縁膜１２６は、酸化物半導体膜１０４に直接接触して設けられている絶縁膜であり、酸化物半導体膜１０４を保護する保護膜である。
【０１０９】
絶縁膜１２６は、ゲート絶縁膜１２３と同様に、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、窒化珪素膜を用いた単層構造、或いはこれらの膜を積層した積層構造を用いてもよい。保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。
【０１１０】
図１（Ａ）は、酸化物半導体トランジスタ１００の上面図であり、図１（Ａ）のＡ−Ａ’の断面図が、図１（Ｂ）となる。
【０１１１】
酸化物半導体膜１０４中の電極１０５ａ及び電極１０５ｂ（ソース電極及びドレイン電極）との間の領域が、チャネル形成領域となる。よって図１（Ａ）に示すように、電極１０５ａの端部及び電極１０５ｂの端部との間の距離が、チャネル長Ｌとなる。また電極１０５ａ又は電極１０５ｂのチャネル長と垂直な一辺の長さが、チャネル幅Ｗとなる。
【０１１２】
よって当該チャネル形成領域、かつ、酸化物半導体膜１０４がゲート電極１０２ａ及びゲート電極１０２ｂに重畳しない領域が、Ｌｏｆｆ領域１０９となる。Ｌｏｆｆ領域１０９のチャネル長方向の長さを長さＦとする。
【０１１３】
Ｌｏｆｆ領域１０９のチャネル長方向の長さである長さＦは、短すぎるとオン電流低減の効果が望めず、長すぎるとチャネル形成領域の抵抗が増大する。よって、Ｌｏｆｆ領域１０９のチャネル長方向の長さである長さＦは、１μｍ以上２０μｍ以下が好適である。
【０１１４】
Ｌｏｆｆ領域１０９を設けることにより、酸化物半導体トランジスタ１００のオン電流を低減することができる。よって、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタ１００を得ることができる。
【０１１５】
このようにＬｏｆｆ領域１０９を設けることによってオン電流が低減された酸化物半導体トランジスタ１００は、表示装置の画素に用いることができる。画素に酸化物半導体トランジスタ１００を用いた表示装置については、後述する。
【０１１６】
なお本実施の形態では、酸化物半導体トランジスタ１００として、ボトムゲート構造を有するトランジスタについて説明したが、開示される発明の一態様はこれに限定されない。第１のゲート電極と第２のゲート電極が互いに離れており、ゲート絶縁膜を介して、当該第１のゲート電極と第２のゲート電極に重畳する領域と重畳しない領域を有する酸化物半導体トランジスタは、トップゲート構造であってもオン電流低減の効果が望めるので好適である。
【０１１７】
＜同一基板上に設けられたＬｏｆｆ領域を設けない酸化物半導体トランジスタ及びＬｏｆｆ領域を設けた酸化物半導体トランジスタ＞
図２（Ａ）〜図２（Ｃ）に、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ１１０及びＬｏｆｆ領域１０９を設けた酸化物半導体トランジスタ１００の上面図と断面図を示す。
【０１１８】
図２（Ｃ）において、Ａ−Ａ’の断面図が図２（Ｂ）に対応し、Ｂ−Ｂ’の断面図が図２（Ａ）に対応する。なお、図２（Ｂ）は図１（Ａ）と同じ図面であり、図２（Ｃ）のＡ−Ａ’の断面図は、図１（Ｂ）と同じ図面である。図２（Ｂ）及び図２（Ｃ）に示される酸化物半導体トランジスタ１００の詳細な説明については、上述したので割愛する。
【０１１９】
図２（Ａ）及び図２（Ｃ）で示す酸化物半導体トランジスタ１１０は、絶縁表面を有する基板１０１上に形成されている。
【０１２０】
酸化物半導体トランジスタ１１０は、基板１０１上に設けられ、第３のゲート電極であるゲート電極１１２、及びゲート絶縁膜１２３を有している。ゲート電極１１２の材料は、ゲート電極１０２ａ及びゲート電極１０２ｂと同様である。
【０１２１】
また酸化物半導体トランジスタ１１０は、ゲート電極１１２上にゲート絶縁膜１２３を介して設けられ、チャネル形成領域が形成される第２の酸化物半導体膜である酸化物半導体膜１１４を有している。酸化物半導体膜１１４の材料は、酸化物半導体膜１０４と同様である。
【０１２２】
また酸化物半導体トランジスタ１１０は、ゲート電極１１２の一部及び酸化物半導体膜１１４の一部と重畳し、ソース電極又はドレイン電極の一方である電極１１５ａ、及び、ゲート電極１１２の一部及び酸化物半導体膜１１４の一部と重畳し、ソース電極又はドレイン電極の他方である電極１１５ｂを有している。電極１１５ａ及び電極１１５ｂの材料は、電極１０５ａ及び電極１０５ｂと同様である。
【０１２３】
また酸化物半導体トランジスタ１００と同様に、酸化物半導体トランジスタ１１０において、ゲート電極１１２、ゲート絶縁膜１２３、酸化物半導体膜１１４、ソース電極又はドレイン電極の一方である電極１１５ａ、ソース電極又はドレイン電極の他方である電極１１５ｂを覆って、絶縁膜１２６が形成されている。絶縁膜１２６は、酸化物半導体膜１１４に直接接触して設けられている絶縁膜であり、酸化物半導体膜１１４を保護する保護膜である。
【０１２４】
酸化物半導体トランジスタ１１０は、Ｌｏｆｆ領域が設けられていないので、オン電流が高い。このようなオン電流の高い酸化物半導体トランジスタ１１０は、表示装置の駆動回路に用いることができる。酸化物半導体トランジスタ１１０を駆動回路に用いた表示装置については、後述する。
【０１２５】
なお図２（Ａ）〜図２（Ｃ）においては、酸化物半導体トランジスタ１００のゲート電極１０２ａ、ゲート電極１０２ｂ、酸化物半導体膜１０４、電極１０５ａ、及び、電極１０５ｂ、並びに、酸化物半導体トランジスタ１１０のゲート電極１１２、酸化物半導体膜１１４、電極１１５ａ、及び、電極１１５ｂを矩形としたが、本実施の形態はこれに限定されない。酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０を構成するゲート電極、酸化物半導体膜、ソース電極及びドレイン電極を、図１０（Ａ）〜図１０（Ｃ）に示すように、湾曲形状を有するように形成してもよい。ゲート電極、酸化物半導体膜、ソース電極及びドレイン電極が湾曲形状を有する酸化物半導体トランジスタにおいても、Ｌｏｆｆ領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。またＬｏｆｆ領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。
【０１２６】
また本実施の形態では、酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０として、ボトムゲート構造を有するトランジスタについて説明したが、本実施の形態はこれに限定されない。トップゲート構造の酸化物半導体トランジスタにおいても、Ｌｏｆｆ領域が形成された酸化物半導体トランジスタは、オン電流が低いという点において好適である。またＬｏｆｆ領域が形成されない酸化物半導体トランジスタは、オン電流が高いので駆動回路に用いることが可能である。
【０１２７】
同一基板１０１上に、Ｌｏｆｆ領域を設けない酸化物半導体トランジスタ１１０、及びＬｏｆｆ領域１０９を設けた酸化物半導体トランジスタ１００の作製方法について、以下に述べる。
【０１２８】
まず絶縁表面を有する基板１０１上に、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂを作製する（図３（Ａ）参照）。
【０１２９】
ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂは、スパッタリング法や真空蒸着法で、導電膜を形成し、当該導電膜をエッチングすることによって形成する。或いは、導電性ナノペーストを用い、インクジェット法により吐出し焼成することにより、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂを形成してもよい。
【０１３０】
次いで、基板１０１、ゲート電極１１２、ゲート電極１０２ａ、及びゲート電極１０２ｂを覆って、ゲート絶縁膜１２３を形成する（図３（Ｂ）参照）。
【０１３１】
ゲート絶縁膜１２３を覆って、酸化物半導体膜１２４を形成する（図３（Ｃ）参照）。酸化物半導体膜１２４は、上述した酸化物半導体膜１０４の材料をターゲットとして用い、スパッタ法にて形成すればよい。
【０１３２】
次いで酸化物半導体膜１２４をエッチングにて加工し、ゲート電極１１２上にゲート絶縁膜１２３を介して酸化物半導体膜１１４、並びに、ゲート電極１０２ａ及びゲート電極１０２ｂ上にゲート絶縁膜１２３を介して酸化物半導体膜１０４が形成される（図４（Ａ）参照）。これにより、酸化物半導体トランジスタ１１０のチャネル形成領域である酸化物半導体膜である１１４、及び酸化物半導体トランジスタ１００のチャネル形成領域である酸化物半導体膜１０４を、同じ材料及び同じ工程で形成することができる。
【０１３３】
図４（Ａ）において、酸化物半導体膜１０４中の領域で、ゲート電極１０２ａ及びゲート電極１０２ｂの間の領域、すなわちゲート電極と酸化物半導体膜１０４が重畳しない領域が、Ｌｏｆｆ領域１０９となる。Ｌｏｆｆ領域１０９が存在することにより、酸化物半導体トランジスタ１００のオン電流が低減される。
【０１３４】
ゲート絶縁膜１２３、酸化物半導体膜１１４、及び酸化物半導体膜１０４を覆って、導電膜１２５を形成する（図４（Ｂ）参照）。導電膜１２５は、上述した電極１０５ａ及び電極１０５ｂの材料をターゲットとして用い、スパッタ法にて形成すればよい。
【０１３５】
次いで、導電膜１２５をエッチングして、酸化物半導体トランジスタ１１０のソース電極及びドレイン電極である電極１１５ａ及び電極１１５ｂ、並びに、酸化物半導体トランジスタ１００のソース電極及びドレイン電極である電極１０５ａ及び電極１０５ｂを形成する。以上により、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００が作製される（図４（Ｃ）参照）。
【０１３６】
次いで、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００を覆って、保護膜として機能する絶縁膜１２６を形成する（図２（Ｃ）参照）。
【０１３７】
酸化物半導体トランジスタ１１０は、Ｌｏｆｆ領域が形成されないため、オン電流が高い。一方、酸化物半導体トランジスタ１００は、Ｌｏｆｆ領域１０９が設けられているため、オン電流が低減される。
【０１３８】
以上のようにして、同一基板１０１上に、オン電流が低い酸化物半導体トランジスタ１００及びオン電流が高い酸化物半導体トランジスタ１１０を作製することができる。
【０１３９】
なお、本実施の形態においては、酸化物半導体膜１２４をエッチングして酸化物半導体膜１１４及び酸化物半導体膜１０４を形成した後、導電膜１２５を形成し、導電膜１２５をエッチングすることにより電極１１５ａ、電極１１５ｂ、電極１０５ａ、及び電極１０５ｂを形成する。しかし本実施の形態は、上述の作製工程に限定されない。酸化物半導体膜１２４及び導電膜１２５を形成し、酸化物半導体膜１２４及び導電膜１２５を、同じマスクを用いてエッチングしてもよい。酸化物半導体膜１２４及び導電膜１２５を、同じマスクを用いてエッチングすると、マスク数を減らすことができ、作製工程を減らすことが可能である。
【０１４０】
このように、オン電流が低い酸化物半導体トランジスタ１００とオン電流が高い酸化物半導体トランジスタ１１０を同一基板１０１上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【０１４１】
なお本実施の形態では、オン電流が低い酸化物半導体トランジスタ１００及びオン電流が高い酸化物半導体トランジスタ１１０として、ボトムゲート構造のトランジスタを作製する例について述べたが、開示される発明の一態様はこれに限定されない。酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０としてトップゲート構造を有するトランジスタを用いた場合においても、同一基板上にそれぞれのトランジスタを同時に作製することが可能である。これにより、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【０１４２】
＜表示装置＞
本実施の形態では、本発明の一態様に係る表示装置として、発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０１４３】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０１４４】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０１４５】
図５（Ａ）に、本発明の一態様に係る発光表示装置の一例として、アクティブマトリクス型ＥＬ表示装置を示す。図５（Ａ）に示す発光表示装置は、絶縁表面を有する基板１０１上に、複数の画素１３６を有する画素部１３１、並びに、画素部１３１を駆動する駆動回路であるゲートドライバ１３２及びソースドライバ１３４を有する。
【０１４６】
画素部１３１は、ソースドライバ１３４から伸張して配置された複数のソース線１３５により、ソースドライバ１３４と接続されている。また画素部１３１は、ゲートドライバ１３２から伸張して配置された複数のゲート線１３３によりゲートドライバ１３２と接続されている。また画素部１３１は、ソース線１３５及びゲート線１３３に対応して、マトリクス状に配置された複数の画素１３６を有する。
【０１４７】
各画素１３６は、トランジスタ１４１、トランジスタ１４２、発光素子１４４、容量素子１４３、ソース線１３５、ゲート線１３３、電源線１３７を含む（図５（Ｂ）参照）。
【０１４８】
トランジスタ１４１のソース又はドレインの一方は、ソース線１３５に電気的に接続されている。トランジスタ１４１のソース又はドレインの他方は、容量素子１４３の一方の端子、及びトランジスタ１４２のゲートに電気的に接続されている。トランジスタ１４１のゲートは、ゲート線１３３に電気的に接続されている。トランジスタ１４１は、トランジスタ１４２のオン及びオフを制御するスイッチング素子として機能する。
【０１４９】
トランジスタ１４２のソース又はドレインの一方は、発光素子１４４に電気的に接続されている。トランジスタ１４２のソース又はドレインの他方は、容量素子１４３の他方の端子、及び電源線１３７に電気的に接続されている。トランジスタ１４２のゲートは、トランジスタ１４１のソース又はドレインの他方、及び容量素子１４３の一方の端子に電気的に接続されている。トランジスタ１４２は、発光素子１４４に流す電流の制御を行う電流制御素子として機能する。
【０１５０】
容量素子１４３の一方の端子は、トランジスタ１４１のソース又はドレインの他方、及びトランジスタ１４２のゲートに電気的に接続されている。容量素子１４３の他方の端子は、トランジスタ１４２のソース又はドレインの他方、及び電源線１３７に電気的に接続されている。
【０１５１】
発光素子１４４は、トランジスタ１４２のソース又はドレインの一方に電気的に接続されている。
【０１５２】
画素１３６に用いられるトランジスタ１４１及びトランジスタ１４２はそれぞれ、図１（Ａ）〜図１（Ｂ）及び図２（Ｂ）〜図２（Ｃ）で説明された酸化物半導体トランジスタ１００を用いることができる。
【０１５３】
画素１３６に用いるトランジスタ１４１及びトランジスタ１４２として、Ｌｏｆｆ領域１０９を有する酸化物半導体トランジスタ１００を用いると、占有面積を増大させずに、オン電流が低減されたトランジスタ１４１及びトランジスタ１４２を得ることができる。
【０１５４】
以上説明したように、オン電流が低減された酸化物半導体トランジスタを画素１３６に用いた発光表示装置は、発光表示装置の開口率が減少するのを抑制することが可能である。
【０１５５】
また、発光素子１４４の電流制御用トランジスタであるトランジスタ１４２として、オン電流が低減されたトランジスタを用いると、トランジスタ１４２の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。その理由を以下に説明する。
【０１５６】
本実施の形態の発光表示装置の輝度は、発光素子１４４及びトランジスタ１４２の電流に依存する。そのため、発光素子１４４及びトランジスタ１４２の特性が発光表示装置の輝度にとっては重要である。
【０１５７】
図５に示すトランジスタ１４２として、チャネル長が長いことによりオン電流が低いトランジスタを用いた場合と、チャネル長が短いことによりオン電流が高いトランジスタを用いた場合の特性の違いを、図９（Ａ）及び図９（Ｂ）を用いて説明する。
【０１５８】
まず図５において、トランジスタ１４２のソース又はドレインのうち、電源線１３７と接続されている側の電圧をＶＡ、またトランジスタ１４２のソース又はドレインのうち、発光素子１４４と接続されている側の電圧を電圧ＶＥとする。
【０１５９】
図９（Ａ）及び図９（Ｂ）は、オン電流が低い（チャネル長が長い）トランジスタ及びオン電流が高い（チャネル長が短い）トランジスタそれぞれにおいて、電圧ＶＥ及びドレイン電流Ｉｄ特性（以下「ＶＥ−ＩＤ特性」ともいう）、並びに、発光素子１４４の電圧特性を示す。なおこのとき、オン電流が低い（チャネル長が長い）トランジスタ及びオン電流が高い（チャネル長が短い）トランジスタのゲート及びソース間電圧Ｖｇｓは等しいものとする。
【０１６０】
図９（Ａ）において、発光素子１４４の電圧特性の曲線を曲線ＣＥとする。
【０１６１】
また、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線を曲線Ｃｌ、曲線Ｃｌが曲線ＣＥと交わる点の電圧を電圧Ｖｌ、及び、曲線Ｃｌが曲線ＣＥと交わる点の電流をＩｄｌとする。
【０１６２】
また、オン電流が高い（チャネル長が短い）トランジスタのＶＥ−ＩＤ特性の曲線を曲線Ｃｓ、曲線Ｃｓが曲線ＣＥと交わる点の電圧を電圧Ｖｓ、及び、曲線Ｃｓが曲線ＣＥと交わる点の電流をＩｄｓとする。
【０１６３】
曲線Ｃｌ及び曲線Ｃｓはそれぞれ、電圧ＶＥに対してドレイン電流Ｉｄがほぼ変化しない領域である飽和領域Ｓ、及び、電圧ＶＥに対してドレイン電流Ｉｄに対して線形に変化する線形領域Ｒを有する。
【０１６４】
電圧Ｖｌはオン電流が低い（チャネル長が長い）トランジスタの駆動電圧、電圧Ｖｓはオン電流が高い（チャネル長が短い）トランジスタの駆動電圧となる。
【０１６５】
ここで図９（Ｂ）に、発光素子１４４が劣化し、発光素子１４４に流せる電流が低くなった場合の電圧特性を示す。
【０１６６】
図９（Ｂ）においては、劣化前の発光素子１４４の電圧特性の曲線ＣＥを曲線ＣＥ１とし、劣化後の発光素子１４４の電圧特性の曲線ＣＥを曲線ＣＥ２とする。
【０１６７】
また、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｌが、曲線ＣＥ１と交わる点の電圧を駆動電圧Ｖｌ１とする。オン電流が高い（チャネル長が短い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｓが、曲線ＣＥ１と交わる点の電圧を駆動電圧Ｖｓ１とする。
【０１６８】
同様に、オン電流が低い（チャネル長が長い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｌが、曲線ＣＥ２と交わる点の電圧を駆動電圧Ｖｌ２とする。オン電流が高い（チャネル長が短い）トランジスタのＶＥ−ＩＤ特性の曲線Ｃｓが、曲線ＣＥ２と交わる点の電圧を駆動電圧Ｖｓ２とする。
【０１６９】
発光素子１４４が劣化し、発光素子１４４に流せる電流が低くなると、発光素子１４４に印加する電圧を増加させなければならない。そのため、駆動電圧Ｖｌ１及び駆動電圧Ｖｓ１よりも、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２の方が電圧値が高くなる。さらに、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２が高くなると、駆動電圧Ｖｌ２及び駆動電圧Ｖｓ２が線形領域Ｒに入る恐れがある。
【０１７０】
図９（Ｂ）では、オン電流が高い（チャネル長が短い）トランジスタを用いた場合の駆動電圧Ｖｓ２が線形領域Ｒに入った場合を示している。駆動電圧が線形領域Ｒに入ると、駆動電圧の小さな変化でドレイン電流が大きく変化してしまう恐れがある。
【０１７１】
一方、オン電流が低い（チャネル長が長い）トランジスタを用いた場合の駆動電圧Ｖｌ２は、線形領域Ｒに入らず、飽和領域Ｓに存在する。
【０１７２】
そのためオン電流が低い（チャネル長が長い）トランジスタでは、駆動電圧が変化してもドレイン電流の変化量が小さいという効果を奏する。
【０１７３】
よって、トランジスタ１４２としてオン電流が低い（チャネル長の長い）トランジスタを用いると、トランジスタ１４２の駆動電圧が変化してもドレイン電流の変化量が小さいという点で特に好適である。
【０１７４】
また当該複数の画素１３６を有する画素部１３１を駆動するゲートドライバ１３２及びソースドライバ１３４に用いるトランジスタとして、図２（Ａ）及び図２（Ｃ）で説明された酸化物半導体トランジスタ１１０を用いることができる。
【０１７５】
ゲートドライバ１３２及びソースドライバ１３４に用いるトランジスタとして酸化物半導体トランジスタ１１０を用いると、オン電流が高い酸化物半導体トランジスタ１１０と、上記オン電流が低い酸化物半導体トランジスタ１００を、同一基板１０１上に作製することができる。
【０１７６】
オン電流が高い酸化物半導体トランジスタ１１０とオン電流が低い酸化物半導体トランジスタ１００を同一基板１０１上に作製すると、酸化物半導体トランジスタ１１０及び酸化物半導体トランジスタ１００の作製工程が削減でき、作製コストを抑制することができる。
【０１７７】
よって、本実施の形態により、同一基板１０１上に、画素１３６にオン電流が低い酸化物半導体トランジスタ１００を用い、かつ駆動回路（ゲートドライバ１３２及びソースドライバ１３４）にオン電流が高い酸化物半導体トランジスタ１１０を用いた表示装置を得ることができる。
【０１７８】
よって、複数の画素１３６を有する画素部１３１、及び駆動回路（ゲートドライバ１３２及びソースドライバ１３４）に用いられるトランジスタとして、それぞれ酸化物半導体トランジスタ１００及び酸化物半導体トランジスタ１１０を同一基板１０１上に作製することができる。これにより、発光表示装置の作製において、作製工程が削減でき、作製コストを抑制することが可能となる。
【０１７９】
図６（Ａ）〜図６（Ｃ）に、トランジスタ１４２として用いた酸化物半導体トランジスタ１００、及び発光素子１４４の断面を示す。
【０１８０】
図６（Ａ）に示す発光表示装置は、基板１０１、トランジスタ１４２として酸化物半導体トランジスタ１００、絶縁膜１２６、絶縁膜１２７、隔壁１２８、電極１０７、発光層１５２、電極１５３を有している。電極１０７は、酸化物半導体トランジスタ１００のソース電極又はドレイン電極の他方に電気的に接続されている。また、電極１０７、発光層１５２、及び電極１５３で、発光素子１４４を形成する。
【０１８１】
発光素子１４４は、発光を取り出すために、少なくとも陽極又は陰極の一方が透光性を有すればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様に係る画素構成はどの射出構造の発光素子にも適用することができる。
【０１８２】
図６（Ａ）では、上面射出構造の発光素子１４４について説明する。
【０１８３】
絶縁膜１２７は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて形成することが好ましい。
【０１８４】
本実施の形態では、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００）がｎ型である。そのため、電極１０７を陰極として用いることが望ましい。具体的には、陰極としては、仕事関数が小さい材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等の金属材料を用いることができる。
【０１８５】
隔壁１２８は、有機樹脂膜、無機絶縁膜、又は有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、電極１０７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０１８６】
発光層１５２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０１８７】
発光層１５２を覆うように、陽極として電極１５３を形成する。電極１５３は、透光性を有する導電性材料を用いた透光性導電膜で形成することができる。
【０１８８】
透光性を有する導電性材料として、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物等が挙げられる。
【０１８９】
電極１０７、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないように、電極１５３及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０１９０】
図６（Ａ）に示した発光素子１４４の場合、陰極である電極１０７が遮光性を有する金属材料、陽極である電極１５３が透光性を有する導電性材料を用いて形成されている。そのため、図６（Ａ）に示した発光素子１４４から発せられる光は、矢印で示すように電極１５３側に射出する。よって、図６（Ａ）に示す発光素子１４４は、上面射出構造の発光素子である。
【０１９１】
なお図６（Ａ）に示す発光素子が上面射出構造の発光素子のため、発光表示装置の開口率を上げることは難しい。しかしながら、本実施の形態により、トランジスタ１４２のオン電流の最適化が行われているので好適である。
【０１９２】
図６（Ｂ）では、下面射出構造の発光素子１４４について説明する。
【０１９３】
図６（Ｂ）では、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００）に電気的に接続された電極１０８を、上述の透光性を有する導電性材料を用いて形成する。
【０１９４】
透光性を有する電極１０８上に、発光素子１４４の陰極である電極１５４が成膜されており、電極１５４上に発光層１５２、陽極である電極１５３が順に積層されている。
【０１９５】
陰極である電極１５４は、図６（Ａ）に示す電極１０７と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、電極１５４として用いることができる。
【０１９６】
陽極である電極１５３が透光性を有する場合、電極１５３を覆うように、光を反射または遮蔽するための遮蔽膜１５５を形成する。遮蔽膜１５５は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料添加した樹脂等を用いることもできる。
【０１９７】
電極１５４、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないように、遮蔽膜１５５及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０１９８】
図６（Ｂ）に示した発光素子１４４の場合、陰極である電極１５４は光を透過する程度に薄い。また電極１５４の下方には、透光性を有する電極１０８が設けられている。また、陽極である電極１５３を覆って遮蔽膜１５５が形成されている。
【０１９９】
そのため、図６（Ｂ）に示した発光素子１４４から発せられる光は、矢印で示すように電極１５４側に射出する。よって、図６（Ｂ）に示す発光素子１４４は、下面射出構造の発光素子である。
【０２００】
図６（Ｂ）に示す発光素子は、上面射出構造の発光素子のため、本実施の形態により発光表示装置の開口率を上げることができる。さらに、本実施の形態により、トランジスタ１４２のオン電流の最適化が行われているので好適である。
【０２０１】
図６（Ｃ）では、両面射出構造の発光素子１４４について説明する。
【０２０２】
図６（Ｃ）では、図６（Ｂ）と同様に、画素１３６のトランジスタ１４２（酸化物半導体トランジスタ１００）に電気的に接続された電極１０８を、上述の透光性を有する導電性材料を用いて形成する。
【０２０３】
また図６（Ｃ）に示す発光素子１４４において、図６（Ｂ）と同様に、透光性を有する電極１０８上に、発光素子１４４の陰極である電極１５４が成膜されており、電極１５４上に発光層１５２、陽極である電極１５３が順に積層されている。
【０２０４】
陰極である電極１５４は、図６（Ａ）に示す電極１０７と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、電極１５４として用いることができる。
【０２０５】
電極１５４、発光層１５２、及び電極１５３が重畳することにより、発光素子１４４が形成されている。また、発光素子１４４に酸素、水素、水分、二酸化炭素等が侵入しないように、電極１５３及び隔壁１２８を覆って保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【０２０６】
図６（Ｃ）に示した発光素子１４４の場合、陰極である電極１５４は光を透過する程度に薄い。また電極１５４の下方には、透光性を有する電極１０８が設けられている。また、陽極である電極１５３も透光性を有する導電材料を用いて形成されている。
【０２０７】
そのため、図６（Ｃ）に示した発光素子１４４から発せられる光は、矢印で示すように電極１５４側及び電極１５３側の両方に射出する。よって、図６（Ｃ）に示す発光素子１４４は、両面射出構造の発光素子である。
【０２０８】
さらに、以上のようにして作製された発光素子１４４を、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２０９】
なお、ここでは、発光素子１４４として有機ＥＬ素子について述べたが、発光素子１４４として無機ＥＬ素子を設けることも可能である。
【０２１０】
また、酸化物半導体トランジスタ１００において、必要であれば、Ｌｏｆｆ領域１０９を遮光する遮光膜、更に或いは酸化物半導体トランジスタ１００全体を遮光する遮光膜を設けてもよい。このような遮光膜を設けることにより、光の取り出し効率を高めることができる。
【０２１１】
＜表示パネル＞
図７（Ａ）及び図７（Ｂ）は、本実施の形態の表示装置の一形態である表示パネルの上面図及び断面図である。図７（Ｂ）は、図７（Ａ）のＣ−Ｃ’の断面図に相当する。
【０２１２】
第１の基板１０１上に設けられた画素部１３１、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂを囲むようにして、シール材１６２が設けられている。また画素部１３１、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂの上に第２の基板１６１が設けられている。画素部１３１、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂは、第１の基板１０１、第２の基板１６１、及びシール材１６２によって、充填材１６９と共に密封されている。
【０２１３】
第１の基板１０１上に設けられた画素部１３１に用いられるトランジスタとして、上述のように、図１（Ａ）〜図１（Ｂ）及び図２（Ｂ）〜図２（Ｃ）で説明された酸化物半導体トランジスタ１００を用いることができる。
【０２１４】
画素部１３１に用いられるトランジスタとして、Ｌｏｆｆ領域１０９を有する酸化物半導体トランジスタ１００を用いると、画素部１３１に用いられるトランジスタは、占有面積を増大させることなくオン電流を低減することができる。
【０２１５】
このような酸化物半導体トランジスタ１００を画素部１３１に用いた表示パネルは、表示パネルの開口率が減少するのを抑制することが可能である。
【０２１６】
また、ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂにトランジスタとして、上述のように、図２（Ａ）及び図２（Ｃ）で説明された酸化物半導体トランジスタ１１０を用いることができる。
【０２１７】
よって、同一基板１０１上に、画素部１３１にオン電流が低い酸化物半導体トランジスタ１００を用い、かつゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂにオン電流が高い酸化物半導体トランジスタ１１０を用いた表示パネルを得ることができる。これにより、表示パネルの作製において、作製工程が削減でき、作製コストを抑制することができる。
【０２１８】
ゲートドライバ１３２ａ、ゲートドライバ１３２ｂ、ソースドライバ１３４ａ、及びソースドライバ１３４ｂに与えられる各種信号及び電位は、ＦＰＣ１６７ａ及びＦＰＣ１６７ｂから供給されている。
【０２１９】
図７（Ｂ）に示す表示パネルでは、発光素子１４４として図６（Ａ）に示す上方射出構造の発光素子を用いる。当該表示パネルにおいて、接続端子１６５が、電極１０７と同じ導電膜から形成され、配線１６６は、発光素子１４４が有する電極１５３と同じ導電膜から形成されている。
【０２２０】
ただし発光素子１４４として、図６（Ａ）に示す上方射出構造の発光素子のみならず、図６（Ｂ）に示す下方射出構造の発光素子、図６（Ｃ）に示す両面射出構造の発光素子を用いてもよい。
【０２２１】
図７（Ｂ）に示す表示パネルに図６（Ｂ）に示す下方射出構造の発光素子を用いる場合には、接続端子１６５として電極１０８又は電極１５４と同じ導電膜、配線１６６として電極１５３と同じ導電膜を用いることができる。
【０２２２】
図７（Ｂ）に示す表示パネルに図６（Ｃ）に示す両面射出構造の発光素子を用いる場合には、接続端子１６５として電極１０８又は電極１５４と同じ導電膜、配線１６６として電極１５３と同じ導電膜を用いることができる。
【０２２３】
接続端子１６５は、ＦＰＣ１６７ａが有する端子と、異方性導電膜１６８を介して電気的に接続されている。
【０２２４】
発光素子１４４として、図６（Ａ）に示す上方射出構造の発光素子、又は図６（Ｃ）に示す両面射出構造の発光素子を用いる場合には、発光素子１４４からの光の取り出し方向に位置する第２の基板１６１は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２２５】
また、充填材１６９としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材１６９として窒素を用いた。
【０２２６】
また、必要であれば、発光素子１４４の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２２７】
以上述べたように、本実施の形態により、オン電流が低減され、かつ、占有面積の増大が抑制された酸化物半導体トランジスタを得ることができる。
【０２２８】
また本実施の形態により、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置において、表示装置の開口率が減少するのを抑制することができる。
【０２２９】
また本実施の形態により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
【０２３０】
さらに、本実施の形態により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。
【実施例】
【０２３１】
本実施例では、Ｌｏｆｆ領域１０９のチャネル長方向の長さＦを変えた場合において、酸化物半導体トランジスタの特性の変化について述べる。より具体的には、ゲート−ソース間電圧Ｖｇｓ及びドレイン電流Ｉｄ特性（以後「Ｖｇｓ−Ｉｄ特性」ともいう）の長さＦとの依存性について述べる。
【０２３２】
図８に、長さＦを変えた酸化物半導体トランジスタのＶｇｓ−Ｉｄ特性を示す。本実施例における酸化物半導体トランジスタとして、実施の形態で述べた酸化物半導体トランジスタ１００を用いた。また、長さＦが０μｍ、すなわちＬｏｆｆ領域が存在しない酸化物半導体トランジスタの構造は、実施の形態の酸化物半導体トランジスタ１１０と同様である。なお本実施例では、酸化物半導体トランジスタ１００の酸化物半導体膜１０４、及び酸化物半導体トランジスタ１１０の酸化物半導体膜１１４の材料として、酸化インジウムと酸化ガリウムと酸化亜鉛からなる酸化物（ＩＧＺＯ：Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）を用いた。
【０２３３】
ただし、本実施例で測定した酸化物半導体トランジスタは、それぞれチャネル長Ｌ及びチャネル幅Ｗが異なる酸化物半導体トランジスタであった。ドレイン電流Ｉｄは、チャネル長Ｌ及びチャネル幅Ｗに依存して変化してしまう。そのため、本実施例では、チャネル長Ｌ及びチャネル幅Ｗの比に基づいて、ドレイン電流Ｉｄの規格化を行った。
【０２３４】
まずＬｏｆｆ領域が存在しない酸化物半導体トランジスタをトランジスタ１、トランジスタ１のチャネル長Ｌをチャネル長Ｌ１、トランジスタ１のチャネル幅ＷをＷ１とする。
【０２３５】
Ｌｏｆｆ領域１０９のチャネル長方向の長さＦが３μｍの酸化物半導体トランジスタを、トランジスタ２とする。トランジスタ２のチャネル長Ｌをチャネル長Ｌ２、トランジスタ２のチャネル幅ＷをＷ２、及びトランジスタ２の測定されたドレイン電流ＩｄをＩｄ２とする。同様に、チャネル長方向の長さＦが１０μｍの酸化物半導体トランジスタをトランジスタ３とし、トランジスタ３のチャネル長Ｌ、チャネル幅Ｗ、測定されたドレイン電流Ｉｄをそれぞれ、チャネル長Ｌ３、チャネル幅Ｗ３、ドレイン電流Ｉｄ３とする（表１参照）。
【０２３６】
【表１】
【０２３７】
トランジスタ２のドレイン電流Ｉｄ２及びトランジスタ３のドレイン電流Ｉｄ３を、トランジスタ１のチャネル長Ｌ１とチャネル幅Ｗ１の比Ｌ１／Ｗ１によって規格化した。
【０２３８】
トランジスタ２において、測定されたドレイン電流Ｉｄをドレイン電流Ｉｄ２、規格化後のドレイン電流をドレイン電流Ｉｄ２’とする。測定されたドレイン電流Ｉｄ２をＬ１／Ｗ１によって規格化するには、Ｉｄ２’：Ｉｄ２＝Ｗ２／Ｌ２：Ｗ１／Ｌ１が成り立つ。これにより、Ｉｄ２’＝Ｉｄ２×（Ｗ２／Ｌ２）×（Ｌ１／Ｗ１）となる。またトランジスタ３においても同様の規格化を行った（表１参照）。
【０２３９】
図８に、トランジスタ１、並びに、規格化後のトランジスタ２及びトランジスタ３のＶｇｓ−Ｉｄ特性を示す。図８において、トランジスタ１のＶｇｓ−Ｉｄ特性は点線、トランジスタ２のＶｇｓ−Ｉｄ特性は一点鎖線、トランジスタ３のＶｇｓ−Ｉｄ特性は実線で示されている。
【０２４０】
図８に示されるように、Ｌｏｆｆ領域１０９のチャネル長方向の長さＦが長くなるにつれて、規格化後のドレイン電流Ｉｄ’が低くなった。
【０２４１】
以上本実施例により、Ｌｏｆｆ領域１０９によるオン電流低減の効果が確認できた。
【０２４２】
このように、開示される発明の一態様により、占有面積を増大することなくオン電流を低減できる酸化物半導体トランジスタを得ることができる。
【０２４３】
また開示される発明の一態様により、開口率を減少させることなく、オン電流が低減された酸化物半導体トランジスタを画素に用いた表示装置を得ることができる。
【０２４４】
さらに、開示される発明の一態様により、同一基板上に、オン電流が低い酸化物半導体トランジスタ及びオン電流が高い酸化物半導体トランジスタを作製することができる。
【０２４５】
オン電流が低い酸化物半導体トランジスタとオン電流が高い酸化物半導体トランジスタを同一基板上に作製すると、酸化物半導体トランジスタの作製工程が削減でき、作製コストを抑制することができる。
【０２４６】
また、開示される発明の一態様により、同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを用い、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを用いた表示装置を得ることができる。
【０２４７】
同一基板上に、画素にオン電流が低い酸化物半導体トランジスタを作製し、かつ駆動回路にオン電流が高い酸化物半導体トランジスタを作製すると、表示装置の作製工程が削減でき、作製コストを抑制することができる。
【符号の説明】
【０２４８】
１００ 酸化物半導体トランジスタ
１０１ 基板
１０２ａ ゲート電極
１０２ｂ ゲート電極
１０４ 酸化物半導体膜
１０５ａ 電極
１０５ｂ 電極
１０７ 電極
１０８ 電極
１０９ Ｌｏｆｆ領域
１１０ 酸化物半導体トランジスタ
１１２ ゲート電極
１１４ 酸化物半導体膜
１１５ａ 電極
１１５ｂ 電極
１２３ ゲート絶縁膜
１２４ 酸化物半導体膜
１２５ 導電膜
１２６ 絶縁膜
１２７ 絶縁膜
１２８ 隔壁
１３１ 画素部
１３２ ゲートドライバ
１３２ａ ゲートドライバ
１３２ｂ ゲートドライバ
１３３ ゲート線
１３４ ソースドライバ
１３４ａ ソースドライバ
１３４ｂ ソースドライバ
１３５ ソース線
１３６ 画素
１３７ 電源線
１４１ トランジスタ
１４２ トランジスタ
１４３ 容量素子
１４４ 発光素子
１５２ 発光層
１５３ 電極
１５４ 電極
１５５ 遮蔽膜
１６１ 基板
１６２ シール材
１６５ 接続端子
１６６ 配線
１６７ａ ＦＰＣ
１６７ｂ ＦＰＣ
１６８ 異方性導電膜
１６９ 充填材
【特許請求の範囲】
【請求項１】
絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、並びに前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、
前記第１のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記酸化物半導体膜、並びに、前記ソース電極及びドレイン電極を覆い、前記酸化物半導体膜と直接接触している絶縁膜と、
を有することを特徴とする半導体装置。
【請求項２】
絶縁表面上に設けられた第１のトランジスタ及び第２のトランジスタを有する半導体装置であり、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、及び、前記第１のソース電極及びドレイン電極を覆い、前記第１の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第１のトランジスタと、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重畳する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、及び、前記第２のソース電極及びドレイン電極を覆い、前記第２の酸化物半導体膜と直接接触している前記絶縁膜と、
を有する前記第２のトランジスタと、
を有することを特徴とする半導体装置。
【請求項３】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、
前記電流制御素子は、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、
前記第１のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記酸化物半導体膜、及び、前記ソース電極及びドレイン電極を覆い、前記酸化物半導体膜と直接接触している絶縁膜と、
を有するトランジスタを有することを特徴とする表示装置。
【請求項４】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、及び、前記第１のソース電極及びドレイン電極を覆い、前記第１の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第１のトランジスタを有し、
前記駆動回路は、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重畳する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、及び、前記第２のソース電極及びドレイン電極を覆い、前記第２の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第２のトランジスタを有することを特徴とする表示装置。
【請求項５】
請求項４において、
前記複数の画素はそれぞれ発光素子を有することを特徴とする表示装置。
【請求項６】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、
前記電流制御素子は、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、及び、前記第１のソース電極及びドレイン電極を覆い、前記第１の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第１のトランジスタを有し、
前記駆動回路は、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重畳する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重畳する第２のソース電極又はドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、及び、前記第２のソース電極及びドレイン電極を覆い、前記第２の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第２のトランジスタを有することを特徴とする表示装置。
【請求項７】
請求項３乃至請求項６のいずれか一項において、
前記駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする表示装置。
【請求項１】
絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、並びに前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、
前記第１のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記酸化物半導体膜、並びに、前記ソース電極及びドレイン電極を覆い、前記酸化物半導体膜と直接接触している絶縁膜と、
を有することを特徴とする半導体装置。
【請求項２】
絶縁表面上に設けられた第１のトランジスタ及び第２のトランジスタを有する半導体装置であり、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、及び、前記第１のソース電極及びドレイン電極を覆い、前記第１の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第１のトランジスタと、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重畳する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、及び、前記第２のソース電極及びドレイン電極を覆い、前記第２の酸化物半導体膜と直接接触している前記絶縁膜と、
を有する前記第２のトランジスタと、
を有することを特徴とする半導体装置。
【請求項３】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、
前記電流制御素子は、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する酸化物半導体膜と、
前記第１のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記酸化物半導体膜の一部と重畳するソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記酸化物半導体膜、及び、前記ソース電極及びドレイン電極を覆い、前記酸化物半導体膜と直接接触している絶縁膜と、
を有するトランジスタを有することを特徴とする表示装置。
【請求項４】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、及び、前記第１のソース電極及びドレイン電極を覆い、前記第１の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第１のトランジスタを有し、
前記駆動回路は、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重畳する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重畳する第２のソース電極及びドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、及び、前記第２のソース電極及びドレイン電極を覆い、前記第２の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第２のトランジスタを有することを特徴とする表示装置。
【請求項５】
請求項４において、
前記複数の画素はそれぞれ発光素子を有することを特徴とする表示装置。
【請求項６】
絶縁表面上に、複数の画素を有する画素部、及び、前記画素部を駆動する駆動回路を有する表示装置であり、
前記複数の画素はそれぞれ、発光素子と、前記発光素子の電流を制御する電流制御素子と、前記電流制御素子のオン及びオフを制御するスイッチング素子とを有し、
前記電流制御素子は、
前記絶縁表面上に設けられ、互いに離れて配置された第１のゲート電極及び第２のゲート電極と、
ゲート絶縁膜を介して、前記第１のゲート電極及び第２のゲート電極と重畳する領域、及び前記第１のゲート電極及び第２のゲート電極と重畳しない領域を有する第１の酸化物半導体膜と、
前記第１のゲート電極の一部及び前記第１の酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の一方と、前記第２のゲート電極の一部及び前記第１酸化物半導体膜の一部と重畳する第１のソース電極又はドレイン電極の他方と、
前記ゲート絶縁膜、前記第１のゲート電極、前記第２のゲート電極、前記第１の酸化物半導体膜、及び、前記第１のソース電極及びドレイン電極を覆い、前記第１の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第１のトランジスタを有し、
前記駆動回路は、
前記絶縁表面上に設けられた第３のゲート電極と、
前記ゲート絶縁膜を介して、前記第３のゲート電極と重畳する第２の酸化物半導体膜と、
前記第３のゲート電極の一部及び前記第２の酸化物半導体膜の一部と重畳する第２のソース電極又はドレイン電極と、
前記ゲート絶縁膜、前記第３のゲート電極、前記第２の酸化物半導体膜、及び、前記第２のソース電極及びドレイン電極を覆い、前記第２の酸化物半導体膜と直接接触している絶縁膜と、
を有する前記第２のトランジスタを有することを特徴とする表示装置。
【請求項７】
請求項３乃至請求項６のいずれか一項において、
前記駆動回路は、ソースドライバ及びゲートドライバであることを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−８４８６４（Ｐ２０１２−８４８６４Ａ）
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願番号】特願２０１１−１９８０７７（Ｐ２０１１−１９８０７７）
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年４月２６日（２０１２．４．２６）
【国際特許分類】
【出願日】平成２３年９月１２日（２０１１．９．１２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]