反射型液晶表示パネルの製造方法
【課題】特別な工程を追加することなしに、対向電極と同じ仕事関数を有するＩＴＯ膜を電極上に形成する反射型液晶表示パネルの製造方法を提供することを目的とする。
【解決手段】反射型の画素電極１１３を有する画素電極基板と透明電極１１７を有する対向基板との間に液晶層１１６が設けられ、透明電極１１７に対する仕事関数の差が、画素電極１１３と透明電極１１７の仕事関数差よりも小さい導電性薄膜が、画素電極の表面に形成された反射型液晶表示パネルの製造方法において、画素電極となる層の表面にある、画素を分離する領域である画素分離領域上にレジストを形成する工程と、レジストが形成された後、導電性薄膜を形成する工程と、レジストリフトオフ法によって、画素分離領域上に形成された導電性薄膜を除去する工程と、を含む。
【解決手段】反射型の画素電極１１３を有する画素電極基板と透明電極１１７を有する対向基板との間に液晶層１１６が設けられ、透明電極１１７に対する仕事関数の差が、画素電極１１３と透明電極１１７の仕事関数差よりも小さい導電性薄膜が、画素電極の表面に形成された反射型液晶表示パネルの製造方法において、画素電極となる層の表面にある、画素を分離する領域である画素分離領域上にレジストを形成する工程と、レジストが形成された後、導電性薄膜を形成する工程と、レジストリフトオフ法によって、画素分離領域上に形成された導電性薄膜を除去する工程と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型液晶表示パネルの製造方法に関し、特に、透明電極に対する仕事関数の差が、画素電極と透明電極の仕事関数差よりも小さい導電性薄膜が画素電極上に形成された反射型液晶表示パネルの製造方法に関する。
【背景技術】
【０００２】
近年、プロジェクションディスプレイの高精細化、小型化及び高輝度化が進展している。それにつれて、そのプロジェクションディスプレイのデバイスとして、小型、高精細であり、高い光利用効率が期待される反射型の液晶表示パネルが注目され、一部実用化もされてきている。
【０００３】
反射型の液晶表示パネルは、通常、画素電極基板と対向基板と液晶層とから構成される。対向基板としては、通常、ガラス基板の表面に透明電極を形成したものが使用されており、代表的な透明電極としては、ＩＴＯ（Ｉｎｄｉｕｍ ＴｉＮ Ｏｘｉｄｅ；インジウムすず酸化膜）が用いられている。
【０００４】
ＩＴＯを対向基板側の透明電極に用いた反射型液晶表示パネルでは、特許文献１にも記載されているように、フリッカーや焼きつき防止のために対向電極との仕事関数差を小さくすることが重要である。
【０００５】
その目的で、対向電極と同じ仕事関数を有するＩＴＯ膜を画素電極上に形成する方法が提案されている。
【０００６】
ＩＴＯは対向電極との仕事関数差をなくす効果がある以外に、材料としての光透過率が高いため、画素電極層の上に形成しても反射率の低下を抑制できる利点がある。
【０００７】
しかし、導電性があるために反射層と同一パターンで形成する必要がある。
【特許文献１】特開２００４−１７０６０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＩＴＯは化学種を用いたドライエッチングでのパターンの形成が困難である。
【０００９】
アルゴン等を用いた逆スパッタリングによるエッチングでは、エッチングマスクであるレジストと選択比がとれず、また反射層の下層の酸化膜との選択性がないため、加工上の安定性が低くなっていた。そのため、この構造を実現することは困難であった。
【００１０】
図１３に示す特許文献１に記載される技術では、これを解決するために、画素電極基板の製造工程において画素電極を画素間で絶縁分離することを可能としている。
【００１１】
しかしながら、図１３に示した技術では、画素電極を画素間で絶縁分離するために、画素電極の下層に幅方向の断面積が画素電極の下面の面積よりも小さくなるような段差部分を形成する必要があるので、工程が増えていた。
【００１２】
さらに、画素電極の下層に横方向に凹んだ領域を形成するため、その後の成膜工程や液晶層注入工程で空隙(ボイド)を形成する可能性が高く、液晶表示パネルの均質性や吸湿性等の問題から信頼性を損ねる可能性もあった。
【００１３】
そこで、本発明は、特別な工程を追加することなしに、対向電極と同じ仕事関数を有するＩＴＯ膜を電極上に形成する反射型液晶表示パネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を解決するための手段として、反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、前記画素電極となる層の表面にある、画素を分離する領域である画素分離領域上にレジストを形成する工程と、当該レジストが形成された後、前記導電性薄膜を形成する工程と、レジストリフトオフ法によって、前記画素分離領域上に形成された前記導電性薄膜を除去する工程と、を含むことを特徴とする。
【００１５】
また、本発明は、反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、前記画素を分離する領域である画素分離領域にレジストを形成する工程と、当該レジストが形成された後、前記画素電極となる層と前記導電性薄膜とを形成する工程と、レジストリフトオフ法によって、前記画素分離領域上の、前記画素電極となる層及び前記導電性薄膜を除去する工程と、を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、特別な工程を追加することなしに、対向電極と同じ仕事関数を有するＩＴＯ膜を画素電極上に形成する反射型液晶表示パネルの製造方法を提供することが可能となった。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００１８】
[第１の実施の形態]
図１は、本発明の第１の実施形態としての反射型液晶表示パネルの画素表示部の基本構造を示す断面図である。
【００１９】
本実施の形態では、Ｓｉ基板１０１上に、ゲート電極５ｇ、ソース電極５ｓ、ドレイン電極５ｄからなるＭＯＳ−ＦＥＴ５及び上部電極６ａ、下部電極６ｂからなる補助容量部６が形成されている。
【００２０】
ＭＯＳ−ＦＥＴ５のドレイン電極５ｄは、第１接続部１０５及び信号線１０６を介して補助容量部６に接続されている。
【００２１】
そして、補助容量部６の上部電極６ａは、第１接続部１０５、信号線１０６、第２接続部１０８及び第３接続部１１２を介して画素電極１１３に接続している。
【００２２】
画素電極１１３は、対向基板１１８側からの入射光を反射するとともに、液晶層１１６に対して選択的に駆動電圧を印加する。
【００２３】
画素電極１１３は、反射率が可視光域で９０％以上と高く、一般にＬＳＩの金属配線材料として用いられているシリコン又は銅を数重量％以下添加したアルミニウム金属膜が用いられている。
【００２４】
ただし、反射率が可視光域で９０％以上と高い金属膜であれば、アルミニウム以外の物を用いても構わない。
【００２５】
また、画素電極１１３の上部にはＩＴＯ層２０１が設けられている。
【００２６】
さらに、画素電極１１３の画素間領域１１３ａ下部には、画素間領域１１３ａより侵入した入射光がＭＯＳ−ＦＥＴ５に到達するのを防止するために遮光層１１０が形成されている。
【００２７】
次に、図２〜図８を用いて、図１に示した反射型液晶素子の製造方法を示す。以下の図において、図１で用いた符号と同一符号で示される各構成要素は同一の要素に相当する。
【００２８】
図２に示すように、Ｓｉ基板１０１の上に、絶縁膜１０３を介してゲート電極５ｇを形成し、ゲート電極５ｇの両側にイオン注入法等によりソース５ｓ及びドレイン５ｄを形成する。
【００２９】
次に、ＮＳＧ(Nondoped Silica Glass)、ＢＰＳＧ(Boron doped Phospho Silicate Glass)等の材料からなる第１の絶縁膜１０４を減圧ＣＶＤ法、常圧ＣＶＤ法によって成膜する。それから、ＣＭＰ(Chemical Mechanical Polishing)法やレジストエッチバック法によって平坦化する。
【００３０】
さらに、フォトリソグラフィとドライエッチングによって第１の接続孔１０５となる箇所を開口する。そして、Ｔｉ(チタン)、ＴｉＮ(窒化チタン)等からなるバリアメタルとＷ(タングステン)を成膜し、Ｗエッチバック又はＷ−ＣＭＰにより第１の接続孔１０５を形成した。
【００３１】
次いで、第１の金属配線層１０６をスパッタリング法等により、アルミニウム、若しくはシリコン又は銅を数重量％添加したアルミニウムを形成し、フォトリソグラフィとドライエッチングによって第１の金属配線層１０６を形成した。
【００３２】
次いで、図３に示すように、第２の層間絶縁膜１０７をプラズマＣＶＤ法等で形成する。
【００３３】
そして、フォトリソグラフィとドライエッチングによって第２の接続孔１０８となる箇所を開口する。それから、Ｔｉ(チタン)、ＴｉＮ(窒化チタン)等からなるバリアメタルとＷ(タングステン)を成膜し、Ｗエッチバック又はＷ-ＣＭＰにより第１の接続孔１０８を形成した。
【００３４】
次いで、遮光層１１０をスパッタリング法等により、アルミニウム、もしくは、シリコンまたは銅を数重量％添加したアルミニウムを形成し、フォトリソグラフィとドライエッチングとにより第２の接続孔１０８を形成した。
【００３５】
次いで、第３の層間絶縁膜１０９をプラズマＣＶＤ法等で形成する。それから、フォトリソグラフィとドライエッチングによって第３の接続孔１１２となる箇所を開口する。そして、Ｔｉ(チタン)、ＴｉＮ(窒化チタン)等からなるバリアメタルとＷ(タングステン)を成膜し、Ｗエッチバック又はＷ−ＣＭＰにより第３の接続孔１１２を形成した。
【００３６】
次いで、画素電極１１３をＡｌＳｉ又はＡｌＣｕ層のスパッタリング法により成膜した。
【００３７】
次いで、図４に示すように、画素分離領域にレジストパターン２０２を形成する。このとき、レジストパターンは、側壁が垂直又は逆メサ(台形)状が望ましい。
【００３８】
次いで、図５に示すように、ＩＴＯ層２０１を蒸着法又はスパッタリング法で形成する。
【００３９】
次いで、図６に示すように、レジストリフトオフ法で画素分離領域のＩＴＯをレジストパターン２０２とともに除去する。
【００４０】
一般に、レジストリフトオフ法は、有機溶媒でレジストパターンを膨潤させてレジスト側壁に薄く被膜した材料を断片化して、レジストパターン上の材料を浮き上がらせる。しかし、ＩＴＯ層を安定的に除去するために、超音波洗浄や高圧ジェットによるリンスを適宜入れると良い。
【００４１】
次いで、図７に示すように、ＩＴＯをマスクとして、画素電極１１３をドライエッチングによりパターン形成する。
【００４２】
その後、図８に示すように、パッシベーション層１１４をプラズマＣＶＤ法と、必要に応じてＣＭＰ法やレジストエッチバック法による平坦化工程で平坦化膜１１４を形成する。
【００４３】
次いで、液晶層１１６に配向性を持たせるための配向膜１１５を形成する。そして、別途作成したＩＴＯ(インジウム錫酸化膜)などの透明導電性材料からなる対向電極１１７が形成された対向基板１１８とをシール材を介して対向させ、液晶注入口から液晶を注入して、液晶層２を形成する。
【００４４】
最後に、液晶注入口を封止することで図１に示した反射型液晶素子が製造される。
【００４５】
[第２の実施の形態]
次に、本発明の第２の実施の形態について説明する。
【００４６】
本実施の形態の反射型液晶表示パネルが第１の実施の形態と異なるのは、図３から図７を用いて説明した画素電極層１１３及びＩＴＯ層２０１付近の製造方法のみである。
【００４７】
第１の実施形態では、図３で示したように、第３の接続孔を形成した後に画素電極１１３を、スパッタリング法等によりアルミニウム、もしくは、シリコンまたは銅を数重量％添加したアルミニウムを成膜し、フォトリソグラフィとドライエッチングして形成した。
【００４８】
一方、本実施形態では、図９に示したように、第３の接続孔を形成した後にレジストパターン２０２を形成する。
【００４９】
このとき、レジストパターンは、側壁が垂直又は逆メサ(台形)状が望ましい。
【００５０】
次いで、図１０に示したように、画素電極１１３をスパッタリング法等により、アルミニウム、若しくはシリコン又は銅を数重量％添加したアルミニウムを成膜し、フォトリソグラフィとドライエッチングして形成した。
【００５１】
次いで、図１１に示すように、ＩＴＯ層２０１を蒸着法又はスパッタリング法で形成する。
【００５２】
次いで、図１２に示すように、レジストリフトオフ法で画素分離領域のＩＴＯ層及び画素電極層をレジストパターン２０２とともに除去する。
【００５３】
第１の実施の形態と同様、一般に、レジストリフトオフ法は、有機溶媒でレジストパターンを膨潤させてレジスト側壁に薄く被膜した材料を断片化して、レジストパターン上の材料を浮き上がらせる。しかし、ＩＴＯ層及び画素電極層を安定的に除去するために、超音波洗浄や高圧ジェットによるリンスを適宜入れると良い。
【００５４】
この後の工程及び構造については、第１の実施形態の図８を用いて説明したものと同様なので省略する。
【００５５】
本実施形態では、図１１と図１２で示したように、ＩＴＯ層と画素電極パターンを１回のリフトオフで一括形成できるので、第１の実施形態よりも、更に工程を簡略化できる。
【００５６】
なお、本発明は、上記各実施の形態に限定されず種々の変形実施が可能である。
【００５７】
例えば、本発明の反射型液晶表示パネルは、液晶プロジェクタに限らず、その他の表示装置、各種携帯型電子機器及び各種情報処理端末などにおける映像表示部に広く適用することが可能である。
【産業上の利用可能性】
【００５８】
本発明は、液晶プロジェクタなどに利用される反射型液晶表示パネルの製造に利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施形態としての反射型液晶表示パネルの画素構成を示す断面図である。
【図２】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図３】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図４】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図５】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図６】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図７】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図８】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図９】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１０】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１１】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１２】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１３】従来の反射型液晶表示パネルの構成を示す断面図である。
【符号の説明】
【００６０】
１ アクティブマトリクス基板
２ 液晶層
３ 透明基板
５ ＭＯＳ−ＦＥＴ
５ｓ ソース（入力端子）
５ｄ ドレイン（出力端子）
５ｇ ゲート電極（制御端子）
６ 補助容量部
６ａ 上部電極
６ｂ 下部電極
１０１ シリコン基板
１０２ 分離絶縁部
１０４、１０７、１０９、１１１、１１４ 絶縁体層
１０５ コンタクトホール
１０６ 信号線
１０８、１１２ ヴィアホール
１０９ 遮光層
１１３ 画素電極層
１１３ａ 画素分離領域
１１４ パッシベーション層
１１５ 配向層
１１６ 液晶層
１１７ 対向電極
１１８ 対向基板
２０１ ＩＴＯ層
２０２ レジスト
【技術分野】
【０００１】
本発明は、反射型液晶表示パネルの製造方法に関し、特に、透明電極に対する仕事関数の差が、画素電極と透明電極の仕事関数差よりも小さい導電性薄膜が画素電極上に形成された反射型液晶表示パネルの製造方法に関する。
【背景技術】
【０００２】
近年、プロジェクションディスプレイの高精細化、小型化及び高輝度化が進展している。それにつれて、そのプロジェクションディスプレイのデバイスとして、小型、高精細であり、高い光利用効率が期待される反射型の液晶表示パネルが注目され、一部実用化もされてきている。
【０００３】
反射型の液晶表示パネルは、通常、画素電極基板と対向基板と液晶層とから構成される。対向基板としては、通常、ガラス基板の表面に透明電極を形成したものが使用されており、代表的な透明電極としては、ＩＴＯ（Ｉｎｄｉｕｍ ＴｉＮ Ｏｘｉｄｅ；インジウムすず酸化膜）が用いられている。
【０００４】
ＩＴＯを対向基板側の透明電極に用いた反射型液晶表示パネルでは、特許文献１にも記載されているように、フリッカーや焼きつき防止のために対向電極との仕事関数差を小さくすることが重要である。
【０００５】
その目的で、対向電極と同じ仕事関数を有するＩＴＯ膜を画素電極上に形成する方法が提案されている。
【０００６】
ＩＴＯは対向電極との仕事関数差をなくす効果がある以外に、材料としての光透過率が高いため、画素電極層の上に形成しても反射率の低下を抑制できる利点がある。
【０００７】
しかし、導電性があるために反射層と同一パターンで形成する必要がある。
【特許文献１】特開２００４−１７０６０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＩＴＯは化学種を用いたドライエッチングでのパターンの形成が困難である。
【０００９】
アルゴン等を用いた逆スパッタリングによるエッチングでは、エッチングマスクであるレジストと選択比がとれず、また反射層の下層の酸化膜との選択性がないため、加工上の安定性が低くなっていた。そのため、この構造を実現することは困難であった。
【００１０】
図１３に示す特許文献１に記載される技術では、これを解決するために、画素電極基板の製造工程において画素電極を画素間で絶縁分離することを可能としている。
【００１１】
しかしながら、図１３に示した技術では、画素電極を画素間で絶縁分離するために、画素電極の下層に幅方向の断面積が画素電極の下面の面積よりも小さくなるような段差部分を形成する必要があるので、工程が増えていた。
【００１２】
さらに、画素電極の下層に横方向に凹んだ領域を形成するため、その後の成膜工程や液晶層注入工程で空隙(ボイド)を形成する可能性が高く、液晶表示パネルの均質性や吸湿性等の問題から信頼性を損ねる可能性もあった。
【００１３】
そこで、本発明は、特別な工程を追加することなしに、対向電極と同じ仕事関数を有するＩＴＯ膜を電極上に形成する反射型液晶表示パネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記課題を解決するための手段として、反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、前記画素電極となる層の表面にある、画素を分離する領域である画素分離領域上にレジストを形成する工程と、当該レジストが形成された後、前記導電性薄膜を形成する工程と、レジストリフトオフ法によって、前記画素分離領域上に形成された前記導電性薄膜を除去する工程と、を含むことを特徴とする。
【００１５】
また、本発明は、反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、前記画素を分離する領域である画素分離領域にレジストを形成する工程と、当該レジストが形成された後、前記画素電極となる層と前記導電性薄膜とを形成する工程と、レジストリフトオフ法によって、前記画素分離領域上の、前記画素電極となる層及び前記導電性薄膜を除去する工程と、を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、特別な工程を追加することなしに、対向電極と同じ仕事関数を有するＩＴＯ膜を画素電極上に形成する反射型液晶表示パネルの製造方法を提供することが可能となった。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。
【００１８】
[第１の実施の形態]
図１は、本発明の第１の実施形態としての反射型液晶表示パネルの画素表示部の基本構造を示す断面図である。
【００１９】
本実施の形態では、Ｓｉ基板１０１上に、ゲート電極５ｇ、ソース電極５ｓ、ドレイン電極５ｄからなるＭＯＳ−ＦＥＴ５及び上部電極６ａ、下部電極６ｂからなる補助容量部６が形成されている。
【００２０】
ＭＯＳ−ＦＥＴ５のドレイン電極５ｄは、第１接続部１０５及び信号線１０６を介して補助容量部６に接続されている。
【００２１】
そして、補助容量部６の上部電極６ａは、第１接続部１０５、信号線１０６、第２接続部１０８及び第３接続部１１２を介して画素電極１１３に接続している。
【００２２】
画素電極１１３は、対向基板１１８側からの入射光を反射するとともに、液晶層１１６に対して選択的に駆動電圧を印加する。
【００２３】
画素電極１１３は、反射率が可視光域で９０％以上と高く、一般にＬＳＩの金属配線材料として用いられているシリコン又は銅を数重量％以下添加したアルミニウム金属膜が用いられている。
【００２４】
ただし、反射率が可視光域で９０％以上と高い金属膜であれば、アルミニウム以外の物を用いても構わない。
【００２５】
また、画素電極１１３の上部にはＩＴＯ層２０１が設けられている。
【００２６】
さらに、画素電極１１３の画素間領域１１３ａ下部には、画素間領域１１３ａより侵入した入射光がＭＯＳ−ＦＥＴ５に到達するのを防止するために遮光層１１０が形成されている。
【００２７】
次に、図２〜図８を用いて、図１に示した反射型液晶素子の製造方法を示す。以下の図において、図１で用いた符号と同一符号で示される各構成要素は同一の要素に相当する。
【００２８】
図２に示すように、Ｓｉ基板１０１の上に、絶縁膜１０３を介してゲート電極５ｇを形成し、ゲート電極５ｇの両側にイオン注入法等によりソース５ｓ及びドレイン５ｄを形成する。
【００２９】
次に、ＮＳＧ(Nondoped Silica Glass)、ＢＰＳＧ(Boron doped Phospho Silicate Glass)等の材料からなる第１の絶縁膜１０４を減圧ＣＶＤ法、常圧ＣＶＤ法によって成膜する。それから、ＣＭＰ(Chemical Mechanical Polishing)法やレジストエッチバック法によって平坦化する。
【００３０】
さらに、フォトリソグラフィとドライエッチングによって第１の接続孔１０５となる箇所を開口する。そして、Ｔｉ(チタン)、ＴｉＮ(窒化チタン)等からなるバリアメタルとＷ(タングステン)を成膜し、Ｗエッチバック又はＷ−ＣＭＰにより第１の接続孔１０５を形成した。
【００３１】
次いで、第１の金属配線層１０６をスパッタリング法等により、アルミニウム、若しくはシリコン又は銅を数重量％添加したアルミニウムを形成し、フォトリソグラフィとドライエッチングによって第１の金属配線層１０６を形成した。
【００３２】
次いで、図３に示すように、第２の層間絶縁膜１０７をプラズマＣＶＤ法等で形成する。
【００３３】
そして、フォトリソグラフィとドライエッチングによって第２の接続孔１０８となる箇所を開口する。それから、Ｔｉ(チタン)、ＴｉＮ(窒化チタン)等からなるバリアメタルとＷ(タングステン)を成膜し、Ｗエッチバック又はＷ-ＣＭＰにより第１の接続孔１０８を形成した。
【００３４】
次いで、遮光層１１０をスパッタリング法等により、アルミニウム、もしくは、シリコンまたは銅を数重量％添加したアルミニウムを形成し、フォトリソグラフィとドライエッチングとにより第２の接続孔１０８を形成した。
【００３５】
次いで、第３の層間絶縁膜１０９をプラズマＣＶＤ法等で形成する。それから、フォトリソグラフィとドライエッチングによって第３の接続孔１１２となる箇所を開口する。そして、Ｔｉ(チタン)、ＴｉＮ(窒化チタン)等からなるバリアメタルとＷ(タングステン)を成膜し、Ｗエッチバック又はＷ−ＣＭＰにより第３の接続孔１１２を形成した。
【００３６】
次いで、画素電極１１３をＡｌＳｉ又はＡｌＣｕ層のスパッタリング法により成膜した。
【００３７】
次いで、図４に示すように、画素分離領域にレジストパターン２０２を形成する。このとき、レジストパターンは、側壁が垂直又は逆メサ(台形)状が望ましい。
【００３８】
次いで、図５に示すように、ＩＴＯ層２０１を蒸着法又はスパッタリング法で形成する。
【００３９】
次いで、図６に示すように、レジストリフトオフ法で画素分離領域のＩＴＯをレジストパターン２０２とともに除去する。
【００４０】
一般に、レジストリフトオフ法は、有機溶媒でレジストパターンを膨潤させてレジスト側壁に薄く被膜した材料を断片化して、レジストパターン上の材料を浮き上がらせる。しかし、ＩＴＯ層を安定的に除去するために、超音波洗浄や高圧ジェットによるリンスを適宜入れると良い。
【００４１】
次いで、図７に示すように、ＩＴＯをマスクとして、画素電極１１３をドライエッチングによりパターン形成する。
【００４２】
その後、図８に示すように、パッシベーション層１１４をプラズマＣＶＤ法と、必要に応じてＣＭＰ法やレジストエッチバック法による平坦化工程で平坦化膜１１４を形成する。
【００４３】
次いで、液晶層１１６に配向性を持たせるための配向膜１１５を形成する。そして、別途作成したＩＴＯ(インジウム錫酸化膜)などの透明導電性材料からなる対向電極１１７が形成された対向基板１１８とをシール材を介して対向させ、液晶注入口から液晶を注入して、液晶層２を形成する。
【００４４】
最後に、液晶注入口を封止することで図１に示した反射型液晶素子が製造される。
【００４５】
[第２の実施の形態]
次に、本発明の第２の実施の形態について説明する。
【００４６】
本実施の形態の反射型液晶表示パネルが第１の実施の形態と異なるのは、図３から図７を用いて説明した画素電極層１１３及びＩＴＯ層２０１付近の製造方法のみである。
【００４７】
第１の実施形態では、図３で示したように、第３の接続孔を形成した後に画素電極１１３を、スパッタリング法等によりアルミニウム、もしくは、シリコンまたは銅を数重量％添加したアルミニウムを成膜し、フォトリソグラフィとドライエッチングして形成した。
【００４８】
一方、本実施形態では、図９に示したように、第３の接続孔を形成した後にレジストパターン２０２を形成する。
【００４９】
このとき、レジストパターンは、側壁が垂直又は逆メサ(台形)状が望ましい。
【００５０】
次いで、図１０に示したように、画素電極１１３をスパッタリング法等により、アルミニウム、若しくはシリコン又は銅を数重量％添加したアルミニウムを成膜し、フォトリソグラフィとドライエッチングして形成した。
【００５１】
次いで、図１１に示すように、ＩＴＯ層２０１を蒸着法又はスパッタリング法で形成する。
【００５２】
次いで、図１２に示すように、レジストリフトオフ法で画素分離領域のＩＴＯ層及び画素電極層をレジストパターン２０２とともに除去する。
【００５３】
第１の実施の形態と同様、一般に、レジストリフトオフ法は、有機溶媒でレジストパターンを膨潤させてレジスト側壁に薄く被膜した材料を断片化して、レジストパターン上の材料を浮き上がらせる。しかし、ＩＴＯ層及び画素電極層を安定的に除去するために、超音波洗浄や高圧ジェットによるリンスを適宜入れると良い。
【００５４】
この後の工程及び構造については、第１の実施形態の図８を用いて説明したものと同様なので省略する。
【００５５】
本実施形態では、図１１と図１２で示したように、ＩＴＯ層と画素電極パターンを１回のリフトオフで一括形成できるので、第１の実施形態よりも、更に工程を簡略化できる。
【００５６】
なお、本発明は、上記各実施の形態に限定されず種々の変形実施が可能である。
【００５７】
例えば、本発明の反射型液晶表示パネルは、液晶プロジェクタに限らず、その他の表示装置、各種携帯型電子機器及び各種情報処理端末などにおける映像表示部に広く適用することが可能である。
【産業上の利用可能性】
【００５８】
本発明は、液晶プロジェクタなどに利用される反射型液晶表示パネルの製造に利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の第１の実施形態としての反射型液晶表示パネルの画素構成を示す断面図である。
【図２】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図３】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図４】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図５】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図６】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図７】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図８】本発明の第１の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図９】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１０】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１１】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１２】本発明の第２の実施形態としての反射型液晶表示パネルの製造方法を示す断面図である。
【図１３】従来の反射型液晶表示パネルの構成を示す断面図である。
【符号の説明】
【００６０】
１ アクティブマトリクス基板
２ 液晶層
３ 透明基板
５ ＭＯＳ−ＦＥＴ
５ｓ ソース（入力端子）
５ｄ ドレイン（出力端子）
５ｇ ゲート電極（制御端子）
６ 補助容量部
６ａ 上部電極
６ｂ 下部電極
１０１ シリコン基板
１０２ 分離絶縁部
１０４、１０７、１０９、１１１、１１４ 絶縁体層
１０５ コンタクトホール
１０６ 信号線
１０８、１１２ ヴィアホール
１０９ 遮光層
１１３ 画素電極層
１１３ａ 画素分離領域
１１４ パッシベーション層
１１５ 配向層
１１６ 液晶層
１１７ 対向電極
１１８ 対向基板
２０１ ＩＴＯ層
２０２ レジスト
【特許請求の範囲】
【請求項１】
反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、
前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、
前記画素電極となる層の表面にある、画素を分離する領域である画素分離領域上にレジストを形成する工程と、
当該レジストが形成された後、前記導電性薄膜を形成する工程と、
レジストリフトオフ法によって、前記画素分離領域上に形成された前記導電性薄膜を除去する工程と、を含むことを特徴とする反射型液晶表示パネルの製造方法。
【請求項２】
前記画素分離領域上の前記導電性薄膜が除去された後、当該導電性薄膜をマスクとして、前記画素電極となる層をエッチングして前記画素電極とする工程を含むことを特徴とする請求項１記載の反射型液晶表示パネルの製造方法。
【請求項３】
反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、
前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、
前記画素を分離する領域である画素分離領域にレジストを形成する工程と、
当該レジストが形成された後、前記画素電極となる層と前記導電性薄膜とを形成する工程と、
レジストリフトオフ法によって、前記画素分離領域上の、前記画素電極となる層及び前記導電性薄膜を除去する工程と、を含むことを特徴とする反射型液晶表示パネルの製造方法。
【請求項４】
前記画素電極上に形成された導電性薄膜は透明であることを特徴とする請求項１から３のいずれか１項記載の反射型液晶表示パネルの製造方法。
【請求項５】
前記画素電極は、アルミニウム又はアルミニウムを主成分とする材料が用いられることを特徴とする請求項１記載の反射型液晶表示パネルの製造方法。
【請求項１】
反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、
前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、
前記画素電極となる層の表面にある、画素を分離する領域である画素分離領域上にレジストを形成する工程と、
当該レジストが形成された後、前記導電性薄膜を形成する工程と、
レジストリフトオフ法によって、前記画素分離領域上に形成された前記導電性薄膜を除去する工程と、を含むことを特徴とする反射型液晶表示パネルの製造方法。
【請求項２】
前記画素分離領域上の前記導電性薄膜が除去された後、当該導電性薄膜をマスクとして、前記画素電極となる層をエッチングして前記画素電極とする工程を含むことを特徴とする請求項１記載の反射型液晶表示パネルの製造方法。
【請求項３】
反射型の画素電極を有する画素電極基板と、透明電極を有する対向基板とが対向して設けられ、前記画素電極基板と前記対向基板との間に液晶層が設けられ、
前記透明電極に対する仕事関数の差が、前記画素電極と前記透明電極の仕事関数差よりも小さい導電性薄膜が、前記画素電極の表面に形成された反射型液晶表示パネルの製造方法において、
前記画素を分離する領域である画素分離領域にレジストを形成する工程と、
当該レジストが形成された後、前記画素電極となる層と前記導電性薄膜とを形成する工程と、
レジストリフトオフ法によって、前記画素分離領域上の、前記画素電極となる層及び前記導電性薄膜を除去する工程と、を含むことを特徴とする反射型液晶表示パネルの製造方法。
【請求項４】
前記画素電極上に形成された導電性薄膜は透明であることを特徴とする請求項１から３のいずれか１項記載の反射型液晶表示パネルの製造方法。
【請求項５】
前記画素電極は、アルミニウム又はアルミニウムを主成分とする材料が用いられることを特徴とする請求項１記載の反射型液晶表示パネルの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００８−６４８５６（Ｐ２００８−６４８５６Ａ）
【公開日】平成２０年３月２１日（２００８．３．２１）
【国際特許分類】
【出願番号】特願２００６−２４０２５８（Ｐ２００６−２４０２５８）
【出願日】平成１８年９月５日（２００６．９．５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２０年３月２１日（２００８．３．２１）
【国際特許分類】
【出願日】平成１８年９月５日（２００６．９．５）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]