可変遅延回路、及びスペクトル拡散回路
【課題】従来技術と比較して、簡易な構成でスペクトラム拡散機能を有する可変遅延回路及びスペクトル拡散回路を提供する。
【解決手段】第１の直列回路の遅延セル１４の各々及び第２の直列回路の遅延セル１４の各々に対応して設けられると共に、対応する遅延セル１４から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延セルに出力し、かつ保持した切換信号を出力するフリップフロップ２８が直列接続された第３の直列回路と、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を出力するフリップフロップ２８と、第３の直列回路の最後段に設けられたフリップフロップ２８から出力された切換信号を反転して、第１の直列回路の最前段に設けられた遅延セル１４に入力するインバータ３０とを含む。
【解決手段】第１の直列回路の遅延セル１４の各々及び第２の直列回路の遅延セル１４の各々に対応して設けられると共に、対応する遅延セル１４から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延セルに出力し、かつ保持した切換信号を出力するフリップフロップ２８が直列接続された第３の直列回路と、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を出力するフリップフロップ２８と、第３の直列回路の最後段に設けられたフリップフロップ２８から出力された切換信号を反転して、第１の直列回路の最前段に設けられた遅延セル１４に入力するインバータ３０とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変遅延回路、及びスペクトル拡散回路に関する。
【背景技術】
【０００２】
従来、基準クロックを発振する基準発振器と、２つの信号の位相を比較し、位相差に応じた信号を送出する位相比較器と、低周波数帯域の信号を通過させる低域通過フィルタと、入力信号をスペクトラム拡散する変調器と、印加電圧により発振周波数が制御される電圧制御発振器と、電圧制御発振器からの信号を分周して位相比較器に送出する分周器とを少なくとも有するスペクトラム拡散機能付き位相同期発振器を用いたクロック回路において、基準発振器として高調波成分を含まない正弦波基準発振器を用いることにより、基準発振器の高調波信号が電圧制御発振器の電圧制御端子に印加されることを防止する技術が知られている（例えば、特許文献１参照）。
【０００３】
また、一般的に、図６に示すように、クロック（クロック信号）のスペクトラム拡散回路はＰＬＬ９０と一体で構成されており、入力されるクロックである参照クロックの周波数をある一定の周期で上下にスイープするように変調を行う。
【０００４】
ＰＬＬ９０は、位相・周波数検出回路（ＰＦＤ）９１、チャージポンプ（ＣＰ）９２、ローパスフィルタ（ＬＰＦ）９３、電圧制御発振回路（ＶＣＯ）９４、フィードバック分周期９５により構成されるが、スペクトル拡散回路ではＬＰＦ９３とＶＣＯ９４との間に電圧加算器９６を設け、アナログ変調器９７で生成された変調波形を加えることでＶＣＯ制御電圧を変調する。
【０００５】
ＶＣＯ９４の発振周波数は制御電圧に対して線形の特性を持っているので、変調された制御電圧と同じように発振周波数の変調が行われる。これにより、入力される参照クロックに対して変調された出力クロックが生成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２４６９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記で説明した従来技術では、周波数変調を実現するにはＰＬＬ及びアナログ変調技術が必要となるために設計が複雑になる。そのため、簡単に取り込むことができない、という問題点があった。それに加え、ＰＬＬのＬＰＦやアナログ変調回路で使用される受動素子が非常に大きな面積を占める、という問題点もあった。
【０００８】
本発明は、上記の問題点を解決するために成されたものであり、従来技術と比較して、簡易な構成でスペクトラム拡散機能を有する可変遅延回路及びスペクトル拡散回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に係る発明の可変遅延回路は、電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続された第２の直列回路と、前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路とを含んで構成されている。
【００１０】
本発明の可変遅延回路によれば、上記の第１の直列回路、第２の直列回路、及び第３の直列回路の動作によって、クロック信号のスペクトラム拡散を行うので、ＰＬＬ及びアナログ変調技術を必要としないため設計が複雑にならずに、スペクトラム拡散機能を実現することができる。従って、本発明の可変遅延回路は、従来技術と比較して、簡易な構成でスペクトラム拡散を行うことができる。
【００１１】
また、請求項２に係る発明の可変遅延回路は、前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成したものである。
【００１２】
また、請求項３に係る発明の可変遅延回路は、前記フリップフロップが、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化するようにしたものである。これにより、任意の時間から変調動作を開始することができるので、入力されたクロック信号の周波数及び振幅が安定してから変調動作を開始することができる。
【００１３】
また、上記目的を達成するために、請求項４に係る発明のスペクトル拡散回路は、電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続され、かつ最後段の遅延回路から出力されるクロック信号が、入力されたクロック信号に基づいて動作する装置に入力されるように前記最後段の遅延回路が設けられた第２の直列回路と、前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路とを含んで構成されている。
【００１４】
本発明のスペクトル拡散回路によれば、上記の第１の直列回路、第２の直列回路、及び第３の直列回路の動作によって、クロック信号のスペクトラム拡散を行うので、ＰＬＬ及びアナログ変調技術を必要としないため設計が複雑にならずに、スペクトラム拡散機能を実現することができる。従って、本発明のスペクトル拡散回路は、従来技術と比較して、簡易な構成でスペクトラム拡散を行うことができる。
【００１５】
また、請求項５に係る発明のスペクトル拡散回路は、前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成したものである。
【００１６】
また、請求項６に係る発明のスペクトル拡散回路は、前記フリップフロップが、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化するようにしたものである。これにより、任意の時間から変調動作を開始することができるので、入力されたクロック信号の周波数及び振幅が安定してから変調動作を開始することができる。
【発明の効果】
【００１７】
本発明の可変遅延回路及びスペクトル拡散回路によれば、従来技術と比較して、簡易な構成でスペクトラム拡散を行うことができる、という効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態に係る可変遅延回路の構成を示す概略図である。
【図２】遅延セルの回路構成の一例を示す図である。
【図３】本発明の実施の形態に係る可変遅延回路の動作の一例を説明するための図である。
【図４】本発明の実施の形態に係る可変遅延回路の動作結果を説明するための図である。
【図５】本発明の実施の形態に係る可変遅延回路の変形例の構成を示す概略図である。
【図６】従来技術を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、図面を用いて本発明の実施の形態について説明する。
【００２０】
図１に示すように、本実施の形態のスペクトル（スペクトラム）拡散回路としての可変遅延回路１０は、電圧生成回路部１２、可変遅延回路部１４、及び制御レジスタ部１８を備えている。
【００２１】
電圧生成回路部１２には、電源電圧ＶＤＤとＧＮＤとの間にｎ＋２個の抵抗２０＿１〜２０＿ｎ＋２が直列に接続されて設けられていると共に、電源電圧ＶＤＤとＧＮＤとの間にｎ＋１個の抵抗２２＿１〜２２＿ｎ＋１が直列に接続されて設けられている。このように、電圧生成回路部１２は、所定電圧としての電源電圧ＶＤＤを抵抗２０＿１〜２０＿ｎ＋２及び２２＿１〜２２＿ｎ＋１によって分圧することにより各々異なる電圧を生成して、詳細を後述する可変遅延回路部１４の遅延セル１４＿１〜１４〜２ｎの各々に電圧を供給する。なお、本実施の形態では、２ｎ＋３個の抵抗（抵抗２０＿１〜２０＿ｎ＋２、２２＿１〜２２＿ｎ＋１）の各々の抵抗値Ｒ［Ω］が全て同一の例について説明する。
【００２２】
すなわち、電圧生成回路部１２は、電圧値が徐々に小さくなる複数の第１の電圧Ｖ１〜Ｖｎ、電圧値が徐々に大きくなる複数の第２の電圧Ｖｎ＋１〜Ｖ２ｎ、及び所定の大きさの第３の電圧Ｖｃを生成する。なお、電圧生成回路１２は、本発明の生成手段に対応する。
【００２３】
可変遅延回路部１４は、２ｎ個の遅延セル１４＿１〜１４〜２ｎと２つのバッファ（ｂｕｆｆｅｒ）２４、２６とを含んで構成される。
【００２４】
遅延セル１４＿１〜１４〜２ｎの各々は、２種類の遅延を生成するための２つの電圧印加端子Ｂｉａｓ１、Ｂｉａｓ２、制御電圧を選択するための選択信号入力端子ｓｅｌ、論理信号入力端子ｉｎ１、ｉｎ２、及び入力されたｉｎ１、ｉｎ２の論理を変えないで出力する出力端子ｏｕｔ１、ｏｕｔ２を備えている。遅延セル１４＿ｍ（１≦ｍ≦２ｎ−１）の出力端子ｏｕｔ１と、遅延セル１４＿ｍ＋１の入力端子ｉｎ１とは直列に接続されている。また、遅延セル１４＿ｍ（１≦ｍ≦２ｎ−１）の出力端子ｏｕｔ２と、遅延セル１４＿ｍ＋１の入力端子ｉｎ２とは直列に接続されている。なお、遅延セル１４＿１〜１４＿ｎが直列に接続された部分の直列回路は本発明の第１の直列回路の一例である。また、遅延セル１４＿ｎ＋１〜１４＿２ｎが直列に接続された部分の直列回路は本発明の第２の直列回路の一例である。
【００２５】
初段（１段目）の遅延セル１４（すなわち遅延セル１４＿１）の入力端子ｉｎ１には、参照クロックの信号である参照クロック信号が入力される。そして、最終段（２ｎ段目）の遅延セル１４（すなわち遅延セル１４＿２ｎ）の出力端子ｏｕｔ１はバッファ２４の入力端子に接続され、バッファ２４の出力が出力クロックとなる。この出力クロックは、入力されたクロック信号に基づいて動作する装置（図示せず）に入力される。
【００２６】
遅延セル１４＿１の入力端子ｉｎ２は、制御レジスタ部１８の出力ｒｅｓｏｕｔに接続されている。なお、遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の入力端子ｉｎ２には、切換信号が入力される。また、遅延セル１４＿２ｎの出力端子ｏｕｔ２は、バッファ２６の入力端子に接続され、バッファ２６の出力が制御レジスタ部１８の入力ｒｅｓｉｎに接続される。
【００２７】
遅延セル１４＿１〜１４＿２ｎの各々の電圧印加端子Ｂｉａｓ１には、電圧生成回路部１２の出力Ｖｃ（＝ＶＤＤ・（ｎ＋１）／（ｎ＋２））が接続される。
【００２８】
また、遅延セル１４＿ｍ（１≦ｍ≦ｎ）の電圧印加端子Ｂｉａｓ２には、出力Ｖｍ（＝ＶＤＤ・（ｎ＋１−ｍ）／（ｎ＋２））が入力される。
【００２９】
更に、遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）の電圧印加端子Ｂｉａｓ２には、出力Ｖｍ（＝ＶＤＤ・（ｍ−ｎ）／（ｎ＋２））が入力される。
【００３０】
遅延セル１４＿１〜１４＿２ｎの各々は、Ｖｃの電圧が印加されたときの遅延をＴ、抵抗２０（または抵抗２２）一つ分の電圧変化で変動する遅延量をΔtとする特性をもつ。これにより、ｍ（１≦ｍ≦ｎ）段目の遅延セル１４＿ｍは、参照クロックを入力として、遅延Ｔ及び遅延Ｔ＋ｍ＊Δｔの遅延を持たせている。同様に、ｍ（ｎ＋１≦ｍ≦２ｎ）段目の遅延セル１４＿ｍは、遅延Ｔと遅延Ｔ＋（２ｎ−ｍ＋１）＊Δｔの遅延を持たせている。
【００３１】
なお、本実施の形態では、遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の各々は、選択信号入力端子ｓｅｌにＨｉｇｈ（＝１）が入力されると、Ｂｉａｓ２を選択してＢｉａｓ２から電圧が印加され、選択信号入力端子ｓｅｌにＬｏｗ（＝０）が入力されると、Ｂｉａｓ１を選択してＢｉａｓ１から電圧が印加される。これにより、上記で説明したように、遅延セル１４＿ｍ（１≦ｍ≦ｎ）の各々は、Ｂｉａｓ１から電圧を取り込んだ場合には、参照クロックを遅延Ｔ遅らせて出力し、Ｂｉａｓ２から電圧を取り込んだ場合には、参照クロックを遅延Ｔ＋ｍ＊Δｔ遅らせて出力する。同様に、遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）の各々は、Ｂｉａｓ１から電圧を取り込んだ場合には、参照クロックを遅延Ｔ遅らせて出力し、Ｂｉａｓ２から電圧を取り込んだ場合には、参照クロックを遅延Ｔ＋（２ｎ−ｍ＋１）＊Δｔ遅らせて出力する。
【００３２】
遅延セル１４＿ｍ（１≦ｍ≦２ｎ）は、例えば、図２に示すような回路構成によって上記で説明した機能を実現できる。しかしながら、遅延セル１４＿ｍ（１≦ｍ≦２ｎ）は、上記で説明した機能が実現可能であるならば、図２に示す回路構成以外の構成をとってもよい。
【００３３】
以上、説明したように、本実施の形態の遅延回路としての遅延セル１４＿ｍ（１≦ｍ≦ｎ）は、上記で説明した第１の電圧及び第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された選択信号に応じて第１の電圧または第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する。同様に、本実施の形態の遅延回路としての遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）は、上記で説明した第２の電圧及び第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された選択信号に応じて第２の電圧または第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する。
【００３４】
制御レジスタ部１８は、２ｎ＋１個のフリップ・フロップ（フリップフロップ）２８＿１〜２８＿２ｎ＋１を含んで構成される。フリップ・フロップ２８＿１〜２８＿２ｎ＋１の各々は、クロック端子の立ち上がりエッジでＤ入力の値がＱ出力として保持される。フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）の各々のクロック端子には、可変遅延回路部１４の対応する遅延セル１４＿ｍの出力端子ｏｕｔ１が接続される。また、フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）の各々のデータ入力端子Ｄには、前段の遅延セル１４＿ｍ＋１のｏｕｔ１にクロック端子が接続されたフリップ・フロップ２８＿ｍ＋１のデータ出力端子Ｑが接続されている。なお、データの流れを考慮すると、フリップ・フロップ２８＿ｍに対して、前段のフリップ・フロップは、フリップ・フロップ２８＿ｍ＋１となる。
【００３５】
以上、説明したように、本実施の形態の第１の切換信号出力回路としてのフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）は、上記で説明した第１の直列回路の遅延セル１４＿ｍ（１≦ｍ≦ｎ）の各々及び第２の直列回路の遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）の各々に対応して設けられると共に、対応する遅延セル１４＿ｍ（１≦ｍ≦２ｎ）から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延セル１４＿ｍ（１≦ｍ≦２ｎ）に出力し、かつ保持した切換信号を出力する。なお、フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）が直列接続された部分は、本発明の第３の直列回路の一例である。
【００３６】
また、フリップ・フロップ２８＿２ｎ＋１のクロック端子には、バッファ２４の出力端子が接続されており、フリップ・フロップ２８＿２ｎ＋１のデータ入力端子Ｄには、バッファ２６の出力端子が接続されている。すなわち、フリップ・フロップ２８＿２ｎ＋１は、上記で説明した第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が第３の直列回路の最前段の第１の切換信号出力回路としてのフリップ・フロップ２８＿２ｎに入力されるように、保持した切換信号を出力する。なお、フリップ・フロップ２８＿２ｎ＋１は、本発明の第２の切換信号出力回路の一例である。
【００３７】
更に、フリップ・フロップ２８＿１のデータ出力端子Ｑには、インバータ３０の入力端子が接続されており、インバータ３０は入力されたデータを反転させてその出力端子から出力する。インバータ３０の出力端子は、遅延セル１４＿１の入力端子ｉｎ２に接続されている。すなわち、インバータ３０は、上記で説明した第３の直列回路の最後段に設けられた第１の切換信号出力回路としてのフリップ・フロップ２８＿１から出力された切換信号を反転して、第１の直列回路の最前段に設けられた遅延回路としての遅延セル１４＿１に入力する。なお、インバータ３０は、本発明の反転回路の一例である。
【００３８】
次に本実施の形態の可変遅延回路１０の作用について、図３のタイミングチャートを参照して説明する。
【００３９】
参照クロックが入力される前は、レジスタとしての機能を有する全てのフリップ・フロップ２８＿１〜２８＿２ｎ＋１の各々は０の状態にあり、クロックの立上りエッジが遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の入力端子ｉｎ１に印加されると遅延Ｔ後に出力端子ｏｕｔ１からの信号が立上る。出力端子ｏｕｔ１からの信号が立上ると、出力端子ｏｕｔ１に接続されたフリップ・フロップ２８＿ｍが前段のフリップ・フロップ２８＿ｍ＋１の出力を保持する。前段のフリップ・フロップ２８＿ｍ＋１の出力が０の場合、当該フリップ・フロップ２８＿ｍの出力も０を保持し、遅延セル１４＿ｍの選択信号入力端子ｓｅｌに入力される信号である選択信号は変化しないため、次に立上りエッジが遅延セル１４＿ｍに印加されても遅延はＴとなる。一方、前段のフリップ・フロップ２８＿ｍ＋１の出力が１の場合、当該フリップ・フロップ２８＿ｍの出力は１に遷移し、遅延セル１４＿ｍの選択信号入力端子ｓｅｌに入力される信号である選択信号も１に変化するため、次に立上りエッジが遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の入力端子ｉｎ１に印加されると遅延は、１段目からｎ段目までの遅延セル１４＿ｍ（１≦ｍ≦ｎ）についてはＴ＋ｍ＊Δｔ、ｎ＋１段目から２ｎ段目までの遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）についてはＴ＋（２ｎ−ｍ＋１）＊Δｔとなる。最初に出力クロックに立ち上がりエッジが現れると可変遅延制御が開始され、制御レジスタ部１８内のフリップ・フロップ２８＿ｍ＋１〜フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）間で１を伝播する。全てのフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）が１となったときには、最終段のフリップ・フロップ２８＿１の出力がインバータ３０によって反転され、反転された信号resout（この場合は０）が、１段目の遅延セル１４＿１の入力端子ｉｎ２に入力される。この信号は、参照クロックと同じ遅延でｒｅｓｉｎまで到達して出力クロックとして現れると今度は、制御レジスタ部１８内のフリップ・フロップ２８＿ｍ＋１〜フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）間で０を伝播する。この繰り返しにより、クロックが伝播する毎に遅延が、以下の式（１）で制御されることでクロックの周期が変化し、周波数が変調される。
【００４０】
【数１】
【００４１】
ただし、ｓｅｌ（ｍ）は、遅延セル１４＿ｍの選択信号入力端子ｓｅｌに入力された選択信号の状態（０または１）を示す関数である。
【００４２】
ここで、図４、及び以下の表１にｎ＝５、Ｔ＝１ｎｓ、Δｔ＝１０ｐｓで参照クロック周波数４０ＭＨｚを入力した場合の遅延変化、周期の変化及び周波数の変化を示す。この場合、変調周波数はｆ／（４ｎ＋２）より１．８１８ＭＨｚで、変調率はｎ＊Δｔ／（１／ｆ）より±０．００２％の変調クロックを得ることができる。
【００４３】
【表１】
【００４４】
以上説明したように本実施の形態の可変遅延回路１０によれば、デジタル回路と電圧制御の遅延セルを設け、クロックの立上りエッジ毎に遅延の増減を制御することで入力された参照クロックを変調することができるので、デジタル回路と電圧制御の遅延セルを準備するだけで変調クロックを生成できるという効果が得られる。また、デジタル回路と抵抗で構成されているので、面積も小さくすることができるという効果が得られる。従って、本実施の形態のスペクトル拡散回路としての可変遅延回路１０によれば、従来技術と比較して、簡易な構成でスペクトラム拡散機能を有することができる。
【００４５】
なお、図５に示すように、制御レジスタ部１８の各フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）がリセット機能を備え、全てのリセット入力端子Ｒは外部からのリセット信号入力に接続されるようにしてもよい。このとき、リセット機能が活性状態となる信号がリセット入力端子Ｒから入力されると遅延を制御する制御レジスタ部の全てのフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）が０設定となり、変調動作初期状態となる。従って、このように制御レジスタ部１８のフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）をリセット機能付きとした場合には、任意の時間から変調動作を開始することができるので発振回路が参照クロックとして接続されている場合、周波数及び振幅が安定してから変調動作を開始することができる、という効果が得られる。
【００４６】
また、上記では、可変遅延回路部１４へ遅延制御用の電圧を供給する電圧生成回路部１２に抵抗（抵抗２０＿１〜２０＿ｎ＋２、２２＿１〜２２＿ｎ＋１）を用いた例について説明したが、ダイオード接続されたトランジスタを用いてもよい。
【符号の説明】
【００４７】
１０・・・可変遅延回路
１２・・・電圧生成回路部
１４・・・可変遅延回路部
１８・・・制御レジスタ部
２０、２２・・・抵抗
２４、２６・・・バッファ
２８・・・フリップ・フロップ
３０・・・インバータ
【技術分野】
【０００１】
本発明は、可変遅延回路、及びスペクトル拡散回路に関する。
【背景技術】
【０００２】
従来、基準クロックを発振する基準発振器と、２つの信号の位相を比較し、位相差に応じた信号を送出する位相比較器と、低周波数帯域の信号を通過させる低域通過フィルタと、入力信号をスペクトラム拡散する変調器と、印加電圧により発振周波数が制御される電圧制御発振器と、電圧制御発振器からの信号を分周して位相比較器に送出する分周器とを少なくとも有するスペクトラム拡散機能付き位相同期発振器を用いたクロック回路において、基準発振器として高調波成分を含まない正弦波基準発振器を用いることにより、基準発振器の高調波信号が電圧制御発振器の電圧制御端子に印加されることを防止する技術が知られている（例えば、特許文献１参照）。
【０００３】
また、一般的に、図６に示すように、クロック（クロック信号）のスペクトラム拡散回路はＰＬＬ９０と一体で構成されており、入力されるクロックである参照クロックの周波数をある一定の周期で上下にスイープするように変調を行う。
【０００４】
ＰＬＬ９０は、位相・周波数検出回路（ＰＦＤ）９１、チャージポンプ（ＣＰ）９２、ローパスフィルタ（ＬＰＦ）９３、電圧制御発振回路（ＶＣＯ）９４、フィードバック分周期９５により構成されるが、スペクトル拡散回路ではＬＰＦ９３とＶＣＯ９４との間に電圧加算器９６を設け、アナログ変調器９７で生成された変調波形を加えることでＶＣＯ制御電圧を変調する。
【０００５】
ＶＣＯ９４の発振周波数は制御電圧に対して線形の特性を持っているので、変調された制御電圧と同じように発振周波数の変調が行われる。これにより、入力される参照クロックに対して変調された出力クロックが生成される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２４６９００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記で説明した従来技術では、周波数変調を実現するにはＰＬＬ及びアナログ変調技術が必要となるために設計が複雑になる。そのため、簡単に取り込むことができない、という問題点があった。それに加え、ＰＬＬのＬＰＦやアナログ変調回路で使用される受動素子が非常に大きな面積を占める、という問題点もあった。
【０００８】
本発明は、上記の問題点を解決するために成されたものであり、従来技術と比較して、簡易な構成でスペクトラム拡散機能を有する可変遅延回路及びスペクトル拡散回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１に係る発明の可変遅延回路は、電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続された第２の直列回路と、前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路とを含んで構成されている。
【００１０】
本発明の可変遅延回路によれば、上記の第１の直列回路、第２の直列回路、及び第３の直列回路の動作によって、クロック信号のスペクトラム拡散を行うので、ＰＬＬ及びアナログ変調技術を必要としないため設計が複雑にならずに、スペクトラム拡散機能を実現することができる。従って、本発明の可変遅延回路は、従来技術と比較して、簡易な構成でスペクトラム拡散を行うことができる。
【００１１】
また、請求項２に係る発明の可変遅延回路は、前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成したものである。
【００１２】
また、請求項３に係る発明の可変遅延回路は、前記フリップフロップが、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化するようにしたものである。これにより、任意の時間から変調動作を開始することができるので、入力されたクロック信号の周波数及び振幅が安定してから変調動作を開始することができる。
【００１３】
また、上記目的を達成するために、請求項４に係る発明のスペクトル拡散回路は、電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続され、かつ最後段の遅延回路から出力されるクロック信号が、入力されたクロック信号に基づいて動作する装置に入力されるように前記最後段の遅延回路が設けられた第２の直列回路と、前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路とを含んで構成されている。
【００１４】
本発明のスペクトル拡散回路によれば、上記の第１の直列回路、第２の直列回路、及び第３の直列回路の動作によって、クロック信号のスペクトラム拡散を行うので、ＰＬＬ及びアナログ変調技術を必要としないため設計が複雑にならずに、スペクトラム拡散機能を実現することができる。従って、本発明のスペクトル拡散回路は、従来技術と比較して、簡易な構成でスペクトラム拡散を行うことができる。
【００１５】
また、請求項５に係る発明のスペクトル拡散回路は、前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成したものである。
【００１６】
また、請求項６に係る発明のスペクトル拡散回路は、前記フリップフロップが、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化するようにしたものである。これにより、任意の時間から変調動作を開始することができるので、入力されたクロック信号の周波数及び振幅が安定してから変調動作を開始することができる。
【発明の効果】
【００１７】
本発明の可変遅延回路及びスペクトル拡散回路によれば、従来技術と比較して、簡易な構成でスペクトラム拡散を行うことができる、という効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施の形態に係る可変遅延回路の構成を示す概略図である。
【図２】遅延セルの回路構成の一例を示す図である。
【図３】本発明の実施の形態に係る可変遅延回路の動作の一例を説明するための図である。
【図４】本発明の実施の形態に係る可変遅延回路の動作結果を説明するための図である。
【図５】本発明の実施の形態に係る可変遅延回路の変形例の構成を示す概略図である。
【図６】従来技術を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、図面を用いて本発明の実施の形態について説明する。
【００２０】
図１に示すように、本実施の形態のスペクトル（スペクトラム）拡散回路としての可変遅延回路１０は、電圧生成回路部１２、可変遅延回路部１４、及び制御レジスタ部１８を備えている。
【００２１】
電圧生成回路部１２には、電源電圧ＶＤＤとＧＮＤとの間にｎ＋２個の抵抗２０＿１〜２０＿ｎ＋２が直列に接続されて設けられていると共に、電源電圧ＶＤＤとＧＮＤとの間にｎ＋１個の抵抗２２＿１〜２２＿ｎ＋１が直列に接続されて設けられている。このように、電圧生成回路部１２は、所定電圧としての電源電圧ＶＤＤを抵抗２０＿１〜２０＿ｎ＋２及び２２＿１〜２２＿ｎ＋１によって分圧することにより各々異なる電圧を生成して、詳細を後述する可変遅延回路部１４の遅延セル１４＿１〜１４〜２ｎの各々に電圧を供給する。なお、本実施の形態では、２ｎ＋３個の抵抗（抵抗２０＿１〜２０＿ｎ＋２、２２＿１〜２２＿ｎ＋１）の各々の抵抗値Ｒ［Ω］が全て同一の例について説明する。
【００２２】
すなわち、電圧生成回路部１２は、電圧値が徐々に小さくなる複数の第１の電圧Ｖ１〜Ｖｎ、電圧値が徐々に大きくなる複数の第２の電圧Ｖｎ＋１〜Ｖ２ｎ、及び所定の大きさの第３の電圧Ｖｃを生成する。なお、電圧生成回路１２は、本発明の生成手段に対応する。
【００２３】
可変遅延回路部１４は、２ｎ個の遅延セル１４＿１〜１４〜２ｎと２つのバッファ（ｂｕｆｆｅｒ）２４、２６とを含んで構成される。
【００２４】
遅延セル１４＿１〜１４〜２ｎの各々は、２種類の遅延を生成するための２つの電圧印加端子Ｂｉａｓ１、Ｂｉａｓ２、制御電圧を選択するための選択信号入力端子ｓｅｌ、論理信号入力端子ｉｎ１、ｉｎ２、及び入力されたｉｎ１、ｉｎ２の論理を変えないで出力する出力端子ｏｕｔ１、ｏｕｔ２を備えている。遅延セル１４＿ｍ（１≦ｍ≦２ｎ−１）の出力端子ｏｕｔ１と、遅延セル１４＿ｍ＋１の入力端子ｉｎ１とは直列に接続されている。また、遅延セル１４＿ｍ（１≦ｍ≦２ｎ−１）の出力端子ｏｕｔ２と、遅延セル１４＿ｍ＋１の入力端子ｉｎ２とは直列に接続されている。なお、遅延セル１４＿１〜１４＿ｎが直列に接続された部分の直列回路は本発明の第１の直列回路の一例である。また、遅延セル１４＿ｎ＋１〜１４＿２ｎが直列に接続された部分の直列回路は本発明の第２の直列回路の一例である。
【００２５】
初段（１段目）の遅延セル１４（すなわち遅延セル１４＿１）の入力端子ｉｎ１には、参照クロックの信号である参照クロック信号が入力される。そして、最終段（２ｎ段目）の遅延セル１４（すなわち遅延セル１４＿２ｎ）の出力端子ｏｕｔ１はバッファ２４の入力端子に接続され、バッファ２４の出力が出力クロックとなる。この出力クロックは、入力されたクロック信号に基づいて動作する装置（図示せず）に入力される。
【００２６】
遅延セル１４＿１の入力端子ｉｎ２は、制御レジスタ部１８の出力ｒｅｓｏｕｔに接続されている。なお、遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の入力端子ｉｎ２には、切換信号が入力される。また、遅延セル１４＿２ｎの出力端子ｏｕｔ２は、バッファ２６の入力端子に接続され、バッファ２６の出力が制御レジスタ部１８の入力ｒｅｓｉｎに接続される。
【００２７】
遅延セル１４＿１〜１４＿２ｎの各々の電圧印加端子Ｂｉａｓ１には、電圧生成回路部１２の出力Ｖｃ（＝ＶＤＤ・（ｎ＋１）／（ｎ＋２））が接続される。
【００２８】
また、遅延セル１４＿ｍ（１≦ｍ≦ｎ）の電圧印加端子Ｂｉａｓ２には、出力Ｖｍ（＝ＶＤＤ・（ｎ＋１−ｍ）／（ｎ＋２））が入力される。
【００２９】
更に、遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）の電圧印加端子Ｂｉａｓ２には、出力Ｖｍ（＝ＶＤＤ・（ｍ−ｎ）／（ｎ＋２））が入力される。
【００３０】
遅延セル１４＿１〜１４＿２ｎの各々は、Ｖｃの電圧が印加されたときの遅延をＴ、抵抗２０（または抵抗２２）一つ分の電圧変化で変動する遅延量をΔtとする特性をもつ。これにより、ｍ（１≦ｍ≦ｎ）段目の遅延セル１４＿ｍは、参照クロックを入力として、遅延Ｔ及び遅延Ｔ＋ｍ＊Δｔの遅延を持たせている。同様に、ｍ（ｎ＋１≦ｍ≦２ｎ）段目の遅延セル１４＿ｍは、遅延Ｔと遅延Ｔ＋（２ｎ−ｍ＋１）＊Δｔの遅延を持たせている。
【００３１】
なお、本実施の形態では、遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の各々は、選択信号入力端子ｓｅｌにＨｉｇｈ（＝１）が入力されると、Ｂｉａｓ２を選択してＢｉａｓ２から電圧が印加され、選択信号入力端子ｓｅｌにＬｏｗ（＝０）が入力されると、Ｂｉａｓ１を選択してＢｉａｓ１から電圧が印加される。これにより、上記で説明したように、遅延セル１４＿ｍ（１≦ｍ≦ｎ）の各々は、Ｂｉａｓ１から電圧を取り込んだ場合には、参照クロックを遅延Ｔ遅らせて出力し、Ｂｉａｓ２から電圧を取り込んだ場合には、参照クロックを遅延Ｔ＋ｍ＊Δｔ遅らせて出力する。同様に、遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）の各々は、Ｂｉａｓ１から電圧を取り込んだ場合には、参照クロックを遅延Ｔ遅らせて出力し、Ｂｉａｓ２から電圧を取り込んだ場合には、参照クロックを遅延Ｔ＋（２ｎ−ｍ＋１）＊Δｔ遅らせて出力する。
【００３２】
遅延セル１４＿ｍ（１≦ｍ≦２ｎ）は、例えば、図２に示すような回路構成によって上記で説明した機能を実現できる。しかしながら、遅延セル１４＿ｍ（１≦ｍ≦２ｎ）は、上記で説明した機能が実現可能であるならば、図２に示す回路構成以外の構成をとってもよい。
【００３３】
以上、説明したように、本実施の形態の遅延回路としての遅延セル１４＿ｍ（１≦ｍ≦ｎ）は、上記で説明した第１の電圧及び第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された選択信号に応じて第１の電圧または第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する。同様に、本実施の形態の遅延回路としての遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）は、上記で説明した第２の電圧及び第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された選択信号に応じて第２の電圧または第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する。
【００３４】
制御レジスタ部１８は、２ｎ＋１個のフリップ・フロップ（フリップフロップ）２８＿１〜２８＿２ｎ＋１を含んで構成される。フリップ・フロップ２８＿１〜２８＿２ｎ＋１の各々は、クロック端子の立ち上がりエッジでＤ入力の値がＱ出力として保持される。フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）の各々のクロック端子には、可変遅延回路部１４の対応する遅延セル１４＿ｍの出力端子ｏｕｔ１が接続される。また、フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）の各々のデータ入力端子Ｄには、前段の遅延セル１４＿ｍ＋１のｏｕｔ１にクロック端子が接続されたフリップ・フロップ２８＿ｍ＋１のデータ出力端子Ｑが接続されている。なお、データの流れを考慮すると、フリップ・フロップ２８＿ｍに対して、前段のフリップ・フロップは、フリップ・フロップ２８＿ｍ＋１となる。
【００３５】
以上、説明したように、本実施の形態の第１の切換信号出力回路としてのフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）は、上記で説明した第１の直列回路の遅延セル１４＿ｍ（１≦ｍ≦ｎ）の各々及び第２の直列回路の遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）の各々に対応して設けられると共に、対応する遅延セル１４＿ｍ（１≦ｍ≦２ｎ）から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延セル１４＿ｍ（１≦ｍ≦２ｎ）に出力し、かつ保持した切換信号を出力する。なお、フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）が直列接続された部分は、本発明の第３の直列回路の一例である。
【００３６】
また、フリップ・フロップ２８＿２ｎ＋１のクロック端子には、バッファ２４の出力端子が接続されており、フリップ・フロップ２８＿２ｎ＋１のデータ入力端子Ｄには、バッファ２６の出力端子が接続されている。すなわち、フリップ・フロップ２８＿２ｎ＋１は、上記で説明した第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が第３の直列回路の最前段の第１の切換信号出力回路としてのフリップ・フロップ２８＿２ｎに入力されるように、保持した切換信号を出力する。なお、フリップ・フロップ２８＿２ｎ＋１は、本発明の第２の切換信号出力回路の一例である。
【００３７】
更に、フリップ・フロップ２８＿１のデータ出力端子Ｑには、インバータ３０の入力端子が接続されており、インバータ３０は入力されたデータを反転させてその出力端子から出力する。インバータ３０の出力端子は、遅延セル１４＿１の入力端子ｉｎ２に接続されている。すなわち、インバータ３０は、上記で説明した第３の直列回路の最後段に設けられた第１の切換信号出力回路としてのフリップ・フロップ２８＿１から出力された切換信号を反転して、第１の直列回路の最前段に設けられた遅延回路としての遅延セル１４＿１に入力する。なお、インバータ３０は、本発明の反転回路の一例である。
【００３８】
次に本実施の形態の可変遅延回路１０の作用について、図３のタイミングチャートを参照して説明する。
【００３９】
参照クロックが入力される前は、レジスタとしての機能を有する全てのフリップ・フロップ２８＿１〜２８＿２ｎ＋１の各々は０の状態にあり、クロックの立上りエッジが遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の入力端子ｉｎ１に印加されると遅延Ｔ後に出力端子ｏｕｔ１からの信号が立上る。出力端子ｏｕｔ１からの信号が立上ると、出力端子ｏｕｔ１に接続されたフリップ・フロップ２８＿ｍが前段のフリップ・フロップ２８＿ｍ＋１の出力を保持する。前段のフリップ・フロップ２８＿ｍ＋１の出力が０の場合、当該フリップ・フロップ２８＿ｍの出力も０を保持し、遅延セル１４＿ｍの選択信号入力端子ｓｅｌに入力される信号である選択信号は変化しないため、次に立上りエッジが遅延セル１４＿ｍに印加されても遅延はＴとなる。一方、前段のフリップ・フロップ２８＿ｍ＋１の出力が１の場合、当該フリップ・フロップ２８＿ｍの出力は１に遷移し、遅延セル１４＿ｍの選択信号入力端子ｓｅｌに入力される信号である選択信号も１に変化するため、次に立上りエッジが遅延セル１４＿ｍ（１≦ｍ≦２ｎ）の入力端子ｉｎ１に印加されると遅延は、１段目からｎ段目までの遅延セル１４＿ｍ（１≦ｍ≦ｎ）についてはＴ＋ｍ＊Δｔ、ｎ＋１段目から２ｎ段目までの遅延セル１４＿ｍ（ｎ＋１≦ｍ≦２ｎ）についてはＴ＋（２ｎ−ｍ＋１）＊Δｔとなる。最初に出力クロックに立ち上がりエッジが現れると可変遅延制御が開始され、制御レジスタ部１８内のフリップ・フロップ２８＿ｍ＋１〜フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）間で１を伝播する。全てのフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）が１となったときには、最終段のフリップ・フロップ２８＿１の出力がインバータ３０によって反転され、反転された信号resout（この場合は０）が、１段目の遅延セル１４＿１の入力端子ｉｎ２に入力される。この信号は、参照クロックと同じ遅延でｒｅｓｉｎまで到達して出力クロックとして現れると今度は、制御レジスタ部１８内のフリップ・フロップ２８＿ｍ＋１〜フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ）間で０を伝播する。この繰り返しにより、クロックが伝播する毎に遅延が、以下の式（１）で制御されることでクロックの周期が変化し、周波数が変調される。
【００４０】
【数１】
【００４１】
ただし、ｓｅｌ（ｍ）は、遅延セル１４＿ｍの選択信号入力端子ｓｅｌに入力された選択信号の状態（０または１）を示す関数である。
【００４２】
ここで、図４、及び以下の表１にｎ＝５、Ｔ＝１ｎｓ、Δｔ＝１０ｐｓで参照クロック周波数４０ＭＨｚを入力した場合の遅延変化、周期の変化及び周波数の変化を示す。この場合、変調周波数はｆ／（４ｎ＋２）より１．８１８ＭＨｚで、変調率はｎ＊Δｔ／（１／ｆ）より±０．００２％の変調クロックを得ることができる。
【００４３】
【表１】
【００４４】
以上説明したように本実施の形態の可変遅延回路１０によれば、デジタル回路と電圧制御の遅延セルを設け、クロックの立上りエッジ毎に遅延の増減を制御することで入力された参照クロックを変調することができるので、デジタル回路と電圧制御の遅延セルを準備するだけで変調クロックを生成できるという効果が得られる。また、デジタル回路と抵抗で構成されているので、面積も小さくすることができるという効果が得られる。従って、本実施の形態のスペクトル拡散回路としての可変遅延回路１０によれば、従来技術と比較して、簡易な構成でスペクトラム拡散機能を有することができる。
【００４５】
なお、図５に示すように、制御レジスタ部１８の各フリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）がリセット機能を備え、全てのリセット入力端子Ｒは外部からのリセット信号入力に接続されるようにしてもよい。このとき、リセット機能が活性状態となる信号がリセット入力端子Ｒから入力されると遅延を制御する制御レジスタ部の全てのフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）が０設定となり、変調動作初期状態となる。従って、このように制御レジスタ部１８のフリップ・フロップ２８＿ｍ（１≦ｍ≦２ｎ＋１）をリセット機能付きとした場合には、任意の時間から変調動作を開始することができるので発振回路が参照クロックとして接続されている場合、周波数及び振幅が安定してから変調動作を開始することができる、という効果が得られる。
【００４６】
また、上記では、可変遅延回路部１４へ遅延制御用の電圧を供給する電圧生成回路部１２に抵抗（抵抗２０＿１〜２０＿ｎ＋２、２２＿１〜２２＿ｎ＋１）を用いた例について説明したが、ダイオード接続されたトランジスタを用いてもよい。
【符号の説明】
【００４７】
１０・・・可変遅延回路
１２・・・電圧生成回路部
１４・・・可変遅延回路部
１８・・・制御レジスタ部
２０、２２・・・抵抗
２４、２６・・・バッファ
２８・・・フリップ・フロップ
３０・・・インバータ
【特許請求の範囲】
【請求項１】
電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、
前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、
前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続された第２の直列回路と、
前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、
前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、
前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路と、
を含む可変遅延回路。
【請求項２】
前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成した請求項１記載の可変遅延回路。
【請求項３】
前記フリップフロップは、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化する請求項２記載の可変遅延回路。
【請求項４】
電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、
前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、
前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続され、かつ最後段の遅延回路から出力されるクロック信号が、入力されたクロック信号に基づいて動作する装置に入力されるように前記最後段の遅延回路が設けられた第２の直列回路と、
前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、
前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、
前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路と、
を含むスペクトル拡散回路。
【請求項５】
前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成した請求項４記載のスペクトル拡散回路。
【請求項６】
前記フリップフロップは、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化する請求項５記載のスペクトル拡散回路。
【請求項１】
電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、
前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、
前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続された第２の直列回路と、
前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、
前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、
前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路と、
を含む可変遅延回路。
【請求項２】
前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成した請求項１記載の可変遅延回路。
【請求項３】
前記フリップフロップは、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化する請求項２記載の可変遅延回路。
【請求項４】
電圧値が徐々に小さくなる複数の第１の電圧、電圧値が徐々に大きくなる複数の第２の電圧、及び所定の大きさの第３の電圧を生成する生成手段と、
前記第１の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第１の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続された第１の直列回路と、
前記第２の電圧及び前記第３の電圧が印加されると共に、クロック信号、切換信号、及び選択信号が入力され、入力された前記選択信号に応じて前記第２の電圧または前記第３の電圧を選択し、選択された電圧に応じて入力されたクロック信号のパルス幅を変更したクロック信号及び入力された切換信号のパルス幅を変更した切換信号を出力する遅延回路を複数個備え、前記複数の遅延回路が、前段に設けられた遅延回路から出力されたクロック信号及び切換信号の各々が後段に設けられた遅延回路に入力されるように直列に接続されると共に、前記第１の直列回路から出力されたクロック信号及び切換信号の各々が入力されるように前記第１の直列回路と接続され、かつ最後段の遅延回路から出力されるクロック信号が、入力されたクロック信号に基づいて動作する装置に入力されるように前記最後段の遅延回路が設けられた第２の直列回路と、
前記第１の直列回路の遅延回路の各々及び前記第２の直列回路の遅延回路の各々に対応して設けられると共に、対応する遅延回路から出力されたクロック信号が入力され、かつ切換信号が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号を選択信号として対応する遅延回路に出力し、かつ保持した切換信号を出力する第１の切換信号出力回路を複数個備え、前記複数の第１の切換信号出力回路が、前段に設けられた第１の切換信号出力回路から出力された切換信号が後段に設けられた第１の切換信号出力回路に入力されるように直列接続された第３の直列回路と、
前記第２の直列回路から出力されたクロック信号及び切換信号の各々が入力され、入力されたクロック信号に同期させて入力された切換信号を保持し、保持した切換信号が前記第３の直列回路の最前段の第１の切換信号出力回路に入力されるように、保持した切換信号を出力する第２の切換信号出力回路と、
前記第３の直列回路の最後段に設けられた第１の切換信号出力回路から出力された切換信号を反転して、前記第１の直列回路の最前段に設けられた遅延回路に入力する反転回路と、
を含むスペクトル拡散回路。
【請求項５】
前記第１の切換信号出力回路及び前記第２の切換信号出力回路をフリップフロップで構成した請求項４記載のスペクトル拡散回路。
【請求項６】
前記フリップフロップは、外部からのリセット信号に基づいて、保持して出力する信号の状態を初期化する請求項５記載のスペクトル拡散回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−９８５４（Ｐ２０１１−９８５４Ａ）
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願番号】特願２００９−１４８８６４（Ｐ２００９−１４８８６４）
【出願日】平成２１年６月２３日（２００９．６．２３）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
【公開日】平成２３年１月１３日（２０１１．１．１３）
【国際特許分類】
【出願日】平成２１年６月２３日（２００９．６．２３）
【出願人】（３０８０３３７１１）ＯＫＩセミコンダクタ株式会社 (898)
【Ｆターム（参考）】
[ Back to top ]